docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	rs6000	MD	next_suggestion	CPU	620,100	[ "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "src", ")" ]	[ "src", "=", "gen_rtx_UNSPEC", "(", "V16QImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "regoff", ")", ")", ",", "UNSPEC_MMA_EXTRACT", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	620,101	[ "v32i8", ":" ]	[ "MVT", "FpVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getFloatingPointVT", "(", "ElementBits", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "FpVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "FpVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "FpVT", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ")", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "MVT", "::", "v4f64", ":", "return", "lowerV4F64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::", "v4i64", ":", "return", "lowerV4I64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::", "v8f32", ":", "return", "lowerV8F32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::", "v8i32", ":", "return", "lowerV8I32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::", "v16i16", ":", "return", "lowerV16I16VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::" ]
LLVM	ARM	TD	stmt_completion	CPU	620,102	[ "}", ";" ]	[ "def", "VLD1LNd16", ":", "VLD1LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ",", "v4i16", ",", "extloadi16", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	620,103	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "VHSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VHSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,104	[ ";" ]	[ "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "}", "return", "false" ]
LLVM	AArch64	TD	next_suggestion	CPU	620,105	[ "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "let", "DestructiveInstType", "=", "Destructive", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	620,106	[ "u1", ";" ]	[ "class", "sme_int_outer_product_inst", "<", "bit", "u0", ",", "bit", "u1", ",", "bit", "S", ",", "bit", "sz", ",", "MatrixTileOperand", "za_ty", ",", "ZPRRegOp", "zpr_ty", ",", "string", "mnemonic", ">", ":", "I", "<", "(", "outs", "za_ty", ":", "$", "ZAda", ")", ",", "(", "ins", "PPR3bAny", ":", "$", "Pn", ",", "PPR3bAny", ":", "$", "Pm", ",", "zpr_ty", ":", "$", "Zn", ",", "zpr_ty", ":", "$", "Zm", ")", ",", "mnemonic", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "Pm", ";", "bits", "<", "<NUM_LIT>", ">", "Pn", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "u0", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,107	[ "return", "<STR_LIT>", "PPCISD::STRICT_FCFID", "<STR_LIT>", ";" ]	[ "return", "<STR_LIT>", "PPCISD::SCALAR_TO_VECTOR_PERMUTED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ANDI_rec_1_EQ_BIT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ANDI_rec_1_GT_BIT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VCMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VCMP_rec", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LBRX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STBRX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LFIWAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LFIWZX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LXSIZX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STXSIX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VEXTS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LXVD2X", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STXVD2X", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LOAD_VEC_BE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STORE_VEC_BE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ST_VSR_SCAL_INT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::COND_BRANCH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::BDNZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::BDZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::MFFS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::FADDRTZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::TC_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::CR6SET", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::CR6UNSET", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::PPC32_GOT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::PPC32_PICGOT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDIS_GOT_TPREL_HA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LD_GOT_TPREL_L", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADD_TLS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDIS_TLSGD_HA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_TLSGD_L", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::GET_TLS_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_TLSGD_L_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDIS_TLSLD_HA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_TLSLD_L", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::GET_TLSLD_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_TLSLD_L_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDIS_DTPREL_HA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_DTPREL_L", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::PADDI_DTPREL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VADD_SPLAT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::SC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::CLRBHRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::MFBHRBE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::RFEBB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::XXSWAPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::SWAP_NO_CHAIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VABSD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::BUILD_FP128", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::BUILD_SPE64", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::EXTRACT_SPE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::EXTSWSLI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LD_VSX_LH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::FP_EXTEND_HALF", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::MAT_PCREL_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::TLS_DYNAMIC_MAT_PCREL_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::TLS_LOCAL_EXEC_MAT_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ACC_BUILD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::PAIR_BUILD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::EXTRACT_VSX_REG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::XXMFACC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LD_SPLAT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::FNMSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FADDRTZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FCTIDZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FCTIWZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FCTIDUZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FCTIWUZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	visium	MD	stmt_completion	Virtual ISA	620,108	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "set", "(", "reg", ":", "SI", "R_MDC", ")", "(", "truncate", ":", "SI", "(", "mod", ":", "DI", "(", "reg", ":", "DI", "R_MDB", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Z80	CPP	code_generation	MPU	620,109	[ "bool", "Z80AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "Z80Operand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "auto", "CurrentTokenKind", "=", "getLexer", "(", ")", ".", "getKind", "(", ")", ";", "if", "(", "CurrentTokenKind", "==", "AsmToken", "::", "Comma", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "continue", ";", "}", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in operand list", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	620,110	[ "}" ]	[ "if", "(", "MI", "->", "isDebugValue", "(", ")", "\|\|", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "continue", ";", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_NOP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "NopInserted", ".", "insert", "(", "DL", ".", "getLine", "(", ")", ")", ";", "}", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,111	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
GCC	nds32	CPP	next_suggestion	CPU	620,112	[ "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";" ]	[ "}", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "gcc_unreachable", "(", ")", ";", "}", "else", "{", "if", "(", "NDS32_ARG_PARTIAL_IN_GPR_REG_P", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ")", "{", "regno", "=", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	620,113	[ "&&", "Disp", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";" ]	[ "bool", "Is16BitMemOperand", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "BaseReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrBaseReg", ")", ";", "const", "MCOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrIndexReg", ")", ";", "const", "MCOperand", "&", "Disp", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrDisp", ")", ";", "if", "(", "is16BitMode", "(", "STI", ")", "&&", "BaseReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "Disp", ".", "isImm", "(", ")" ]
LLVM	ARM	TD	program_repair	CPU	620,114	[ "<FIXS>", "(", "t2PLIpci", "t2ldr_pcrel_imm12", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ",", "<FIXE>" ]	[ "def", ":", "t2InstAlias", "<STR_LIT>", ",", "(", "t2PLDpci", "t2ldr_pcrel_imm12", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "InstAlias", "<STR_LIT>", ",", "<BUGS>", "(", "t2PLIpci", "t2ldr_pcrel_imm12", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ">", ",", "<BUGE>", "Requires", "[", "IsThumb2", ",", "HasV7", "]", ">", ";" ]
LLVM	AArch64	TD	program_repair	CPU	620,115	[ "<FIXS>", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "<FIXE>" ]	[ "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ",", "<BUGS>", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "<BUGE>", "[", "(", "set", "(", "v4i32", "VPR128", ":", "$", "Rd", ")", ",", "(", "v4i32", "(", "opnode", "(", "timm", ":", "$", "Imm", ")", ",", "(", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ")", ")", ")", "]", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	620,116	[ ",", "ValTy", ",", "CP", "->", "getAlignment", "(", ")", ")", ";" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "ValTy", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")" ]
GCC	m32r	CPP	program_repair	MPU	620,117	[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "<FIXE>" ]	[ "rtx", "regblock", ";", "regblock", "=", "gen_frame_mem", "(", "BLKmode", ",", "<BUGS>", "plus_constant", "(", "arg_pointer_rtx", ",", "<BUGE>", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "regblock", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "first_reg_offset", ",", "regblock", ",", "size", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	620,118	[ "enum", "aarch64_parse_opt_result", "ext_res", "=", "aarch64_parse_extension", "(", "ext", ",", "&", "isa_temp", ",", "invalid_extension", ")", ";" ]	[ "if", "(", "len", "==", "<NUM_LIT>", ")", "return", "AARCH64_PARSE_MISSING_ARG", ";", "for", "(", "arch", "=", "all_architectures", ";", "arch", "->", "name", "!=", "NULL", ";", "arch", "++", ")", "{", "if", "(", "strlen", "(", "arch", "->", "name", ")", "==", "len", "&&", "strncmp", "(", "arch", "->", "name", ",", "to_parse", ",", "len", ")", "==", "<NUM_LIT>", ")", "{", "uint64_t", "isa_temp", "=", "arch", "->", "flags", ";", "if", "(", "ext", "!=", "NULL", ")", "{" ]
LLVM	GBZ80	CPP	stmt_completion	MPU	620,119	[ "(", ")", ")", ";" ]	[ "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "EFlags", "\|=", "getEFlagsForFeatureSet", "(", "STI", ".", "getFeatureBits" ]
GCC	aarch64	CPP	stmt_completion	CPU	620,120	[ ";" ]	[ "vmovn_u32", "(", "uint32x4_t", "a", ")", "{", "uint16x4_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "xtn %0.4h,%1.4s", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result" ]
GCC	powerpcspe	CPP	code_generation	CPU	620,121	[ "int", "num_insns_constant_wide", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", "+", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "value", ">>", "<NUM_LIT>", "==", "-", "<NUM_LIT>", "\|\|", "value", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_POWERPC64", ")", "{", "HOST_WIDE_INT", "low", "=", "(", "(", "value", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "HOST_WIDE_INT", "high", "=", "value", ">>", "<NUM_LIT>", ";", "if", "(", "high", "==", "<NUM_LIT>", "\|\|", "high", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "high", ">>=", "<NUM_LIT>", ";", "if", "(", "low", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "high", ")", "+", "<NUM_LIT>", ";", "else", "if", "(", "high", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ";", "else", "return", "(", "num_insns_constant_wide", "(", "high", ")", "+", "num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ")", ";", "}", "else", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "an", "integer", "register", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	620,122	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	program_repair	CPU	620,123	[ "<FIXS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_VSX", ";", "rs6000_isa_flags_explicit", "\|=", "OPTION_MASK_VSX", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "\|=", "(", "ISA_2_6_MASKS_SERVER", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "\|=", "(", "ISA_2_6_MASKS_EMBEDDED", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "\|=", "(", "ISA_2_5_MASKS_SERVER", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "\|=", "(", "ISA_2_5_MASKS_EMBEDDED", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "\|=", "(", "ISA_2_4_MASKS", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "\|=", "(", "ISA_2_2_MASKS", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "\|=", "(", "OPTION_MASK_PPC_GFXOPT", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>" ]	[ "if", "(", "msg", ")", "{", "warning", "(", "<NUM_LIT>", ",", "msg", ")", ";", "<BUGS>", "target_flags", "&=", "~", "MASK_VSX", ";", "target_flags_explicit", "\|=", "MASK_VSX", ";", "<BUGE>", "}", "}", "if", "(", "TARGET_VSX", ")", "<BUGS>", "target_flags", "\|=", "(", "ISA_2_6_MASKS_SERVER", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_POPCNTD", ")", "<BUGS>", "target_flags", "\|=", "(", "ISA_2_6_MASKS_EMBEDDED", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_DFP", ")", "<BUGS>", "target_flags", "\|=", "(", "ISA_2_5_MASKS_SERVER", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_CMPB", ")", "<BUGS>", "target_flags", "\|=", "(", "ISA_2_5_MASKS_EMBEDDED", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_FPRND", ")", "<BUGS>", "target_flags", "\|=", "(", "ISA_2_4_MASKS", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_POPCNTB", ")", "<BUGS>", "target_flags", "\|=", "(", "ISA_2_2_MASKS", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_ALTIVEC", ")", "<BUGS>", "target_flags", "\|=", "(", "MASK_PPC_GFXOPT", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>" ]
GCC	i386	CPP	stmt_completion	CPU	620,124	[ "m128d", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtpd_epu64", "(", "_", "_" ]
GCC	i386	CPP	stmt_completion	CPU	620,125	[ "window_num", ")", ";" ]	[ "DEBUG_FUNCTION", "void", "debug_dispatch_window", "(", "int", "window_num", ")", "{", "debug_dispatch_window_file", "(", "stdout", "," ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	620,126	[ "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "reg", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "reg", "}", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]
LLVM	Mips	CPP	stmt_completion	CPU	620,127	[ ")", ";" ]	[ "void", "MipsAsmPrinter", "::", "emitInlineAsmStart", "(", ")", "const", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "emitDirectiveSetPush", "(", ")", ";", "TS", ".", "emitDirectiveSetAt", "(" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	620,128	[ "}" ]	[ "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "PPC", "::", "X1", ",", "PtrVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "StackPtr", ",", "TOCOff", ")", ";", "Ops", ".", "insert", "(", "std", "::", "next", "(", "Ops", ".", "begin", "(", ")", ")", ",", "AddTOC", ")", ";", "}", "else", "if", "(", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "(", "!", "isLocalCall", "(", "Callee", ")", "\|\|", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ")", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "BytesCalleePops", ",", "dl", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";" ]
LLVM	PowerPC	CPP	code_generation	CPU	620,129	[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "PowerPC Machine Code Emitter", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,130	[ ",", "<NUM_LIT>", ")", ";" ]	[ "return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,131	[ "::", "<STR_LIT>", "(", "AM3Opc", ")", ")", "{" ]	[ "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "ARM", "::", "PC", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Binary", "\|=", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "AM3Opc", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "\|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "\|=", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	620,132	[ "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpcomleub", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", "," ]
GCC	i386	CPP	stmt_completion	CPU	620,133	[ "cost", ";" ]	[ "if", "(", "(", "insn_type", "==", "TYPE_PUSH", "\|\|", "insn_type", "==", "TYPE_POP", ")", "&&", "(", "dep_insn_type", "==", "TYPE_PUSH", "\|\|", "dep_insn_type", "==", "TYPE_POP", ")", ")", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_ATHLON", ":", "case", "PROCESSOR_K8", ":", "memory", "=", "get_attr_memory", "(", "insn", ")", ";", "if", "(", "(", "memory", "==", "MEMORY_LOAD", "\|\|", "memory", "==", "MEMORY_BOTH", ")", "&&", "!", "ix86_agi_dependent", "(", "dep_insn", ",", "insn", ")", ")", "{", "enum", "attr_unit", "unit", "=", "get_attr_unit", "(", "insn", ")", ";", "int", "loadcost", "=", "<NUM_LIT>", ";", "if", "(", "unit", "==", "UNIT_INTEGER", "\|\|", "unit", "==", "UNIT_UNKNOWN", ")", "loadcost", "=", "<NUM_LIT>", ";", "else", "loadcost", "=", "TARGET_ATHLON", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "cost", ">=", "loadcost", ")", "cost", "-=", "loadcost", ";", "else", "cost", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "PROCESSOR_ZNVER1", ":", "if", "(", "(", "insn_type", "==", "TYPE_PUSH", "\|\|", "insn_type", "==", "TYPE_POP", ")", "&&", "(", "dep_insn_type", "==", "TYPE_PUSH", "\|\|", "dep_insn_type", "==", "TYPE_POP", ")", ")", "return", "<NUM_LIT>", ";", "memory", "=", "get_attr_memory", "(", "insn", ")", ";", "if", "(", "(", "memory", "==", "MEMORY_LOAD", "\|\|", "memory", "==", "MEMORY_BOTH", ")", "&&", "!", "ix86_agi_dependent", "(", "dep_insn", ",", "insn", ")", ")", "{", "enum", "attr_unit", "unit", "=", "get_attr_unit", "(", "insn", ")", ";", "int", "loadcost", ";", "if", "(", "unit", "==", "UNIT_INTEGER", "\|\|", "unit", "==", "UNIT_UNKNOWN", ")", "loadcost", "=", "<NUM_LIT>", ";", "else", "loadcost", "=", "<NUM_LIT>", ";", "if", "(", "cost", ">=", "loadcost", ")", "cost", "-=", "loadcost", ";", "else", "cost", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "PROCESSOR_CORE2", ":", "case", "PROCESSOR_NEHALEM", ":", "case", "PROCESSOR_SANDYBRIDGE", ":", "case", "PROCESSOR_HASWELL", ":", "case", "PROCESSOR_GENERIC", ":", "if", "(", "(", "insn_type", "==", "TYPE_PUSH", "\|\|", "insn_type", "==", "TYPE_POP", ")", "&&", "(", "dep_insn_type", "==", "TYPE_PUSH", "\|\|", "dep_insn_type", "==", "TYPE_POP", ")", ")", "return", "<NUM_LIT>", ";", "memory", "=", "get_attr_memory", "(", "insn", ")", ";", "if", "(", "(", "memory", "==", "MEMORY_LOAD", "\|\|", "memory", "==", "MEMORY_BOTH", ")", "&&", "!", "ix86_agi_dependent", "(", "dep_insn", ",", "insn", ")", ")", "{", "if", "(", "cost", ">=", "<NUM_LIT>", ")", "cost", "-=", "<NUM_LIT>", ";", "else", "cost", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_KNL", ":", "case", "PROCESSOR_KNM", ":", "case", "PROCESSOR_INTEL", ":", "if", "(", "!", "reload_completed", ")", "return" ]
LLVM	ARM	CPP	code_generation	CPU	620,134	[ "MachineInstr", "", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "MOVCCr", ":", "case", "ARM", "::", "t2MOVCCr", ":", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "PredReg", "!=", "ARM", "::", "CPSR", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}" ]	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	620,135	[ "}" ]	[ "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "\|\|", "Size", "==", "<NUM_LIT>", "\|\|", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported size", "<STR_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";", "return", "AddrReg", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	620,136	[ "}" ]	[ "def", "Xi", ":", "BaseCondSetFlagsImm", "<", "op", ",", "GPR64", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	m68k	MD	stmt_completion	MPU	620,137	[ "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "=", "=", "const0_rtx", ")", "emit_insn", "(", "gen_tstdi", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_cmpdi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	620,138	[ ")", ";" ]	[ "void", "SPIRVInstructionSelector", "::", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "", "PSI", ",", "BlockFrequencyInfo", "*", "BFI", ")", "{", "MRI", "=", "&", "MF", ".", "getRegInfo", "(" ]
GCC	sparc	MD	program_repair	CPU	620,139	[ "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "reg", ":", "CCX_NOOV", "<NUM_LIT>", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "<BUGE>", "(", "compare", ":", "CC_NOOV", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CCX_NOOV", "<NUM_LIT>", ")", "<BUGE>", "(", "compare", ":", "CCX_NOOV", "(", "neg", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	620,140	[ "<FIXS>", "emit_insn", "(", "gen_rint", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]	[ "ix86_expand_rint", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "else", "<BUGS>", "{", "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op1", "=", "gen_reg_rtx", "(", "XFmode", ")", "emit_insn", "(", "gen_extend", "mode", ">", "xf2", "(", "op1", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_rintxf2", "(", "op0", ",", "op1", ")", ")", "emit_insn", "(", "gen_truncxf", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "op0", ")", ")", "}", "<BUGE>", "DONE", "}", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,141	[ "let", "IClass", "=", "<NUM_LIT>", ";" ]	[ "class", "T_ALU32_2op", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "minOp", ">", ":", "ALU32Inst", "<", "(", "outs", "IntRegs", ":", "$", "Rd", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";" ]
GCC	i386	CPP	next_suggestion	CPU	620,142	[ "}" ]	[ "static", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_setr_ps", "(", "float", "_", "_", "Z", ",", "float", "_", "_", "Y", ",", "float", "_", "_", "X", ",", "float", "_", "_", "W", ")", "{", "return", "_", "_", "extension__", "(", "_", "_", "m128", ")", "(", "_", "_", "v4sf", ")", "{", "_", "_", "Z", ",", "_", "_", "Y", ",", "_", "_", "X", ",", "_", "_", "W", "}", ";" ]
LLVM	M68k	CPP	stmt_completion	MPU	620,143	[ "(", ")", ";" ]	[ "}", "else", "if", "(", "auto", "*", "AndRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "uint64_t", "AndRHSVal", "=", "AndRHS", "->", "getZExtValue", "(", ")", ";", "SDValue", "AndLHS", "=", "Op0", ";", "if", "(", "AndRHSVal", "==", "<NUM_LIT>", "&&", "AndLHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "{", "LHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AndRHSVal", ")", "&&", "isPowerOf2_64", "(", "AndRHSVal", ")", ")", "{", "LHS", "=", "AndLHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "AndRHSVal", ")", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "}", "if", "(", "LHS", ".", "getNode", "(", ")", ")", "return", "getBitTestCondition", "(", "LHS", ",", "RHS", ",", "CC", ",", "DL", ",", "DAG", ")", ";", "return", "SDValue" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,144	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_h16_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	nios2	CPP	next_suggestion	MPU	620,145	[ "", "cmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "", "op1", ",", "*", "op2", ")", ";" ]	[ "code", "=", "swap_condition", "(", "code", ")", ";", "if", "(", "nios2_fpu_compare_enabled", "(", "code", ",", "mode", ")", ")", "rev_p", "=", "true", ";", "else", "return", "false", ";", "}", "if", "(", "modify_p", ")", "{", "if", "(", "rev_p", ")", "{", "rtx", "tmp", "=", "", "op1", ";", "", "op1", "=", "", "op2", ";", "", "op2", "=", "tmp", ";", "}", "", "op1", "=", "force_reg", "(", "mode", ",", "", "op1", ")", ";", "", "op2", "=", "force_reg", "(", "mode", ",", "", "op2", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	620,146	[ "first_reg", ")", ")", "break", ";" ]	[ "for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(" ]
GCC	arm	CPP	stmt_completion	CPU	620,147	[ "_", "p", ")", ";" ]	[ "_", "_", "builtin_mve_vstrwq_scatter_base_p_fv4sf", "(", "_", "_", "addr", ",", "_", "_", "offset", ",", "_", "_", "value", ",", "_" ]
LLVM	ARM	TD	stmt_completion	CPU	620,148	[ ")", ";" ]	[ "def", "VecListTwoQHWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListTwoQHWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx" ]
LLVM	SystemZ	TD	program_repair	CPU	620,149	[ "<FIXS>", "def", ":", "InstRW", "[", "LSU", ",", "VecDF2", ",", "VecDF2", ",", "Lat15", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "LSU", ",", "VecXsPm", ",", "Lat9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "LSU", ",", "VecDF", ",", "VecDF", ",", "Lat15", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>" ]
GCC	arm	CPP	stmt_completion	CPU	620,150	[ "b", ")", "{" ]	[ "vhsub_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	620,151	[ "break", ";" ]	[ "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "assert", "(", "shouldWidenToHvx", "(", "ty", "(", "Op", ")", ",", "DAG", ")", "&&", "<STR_LIT>", "Not widening?", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "T", "=", "WidenHvxExtend", "(", "Op", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "T", ")", ";", "break", ";", "case", "ISD", "::", "TRUNCATE", ":", "assert", "(", "shouldWidenToHvx", "(", "ty", "(", "Op", ")", ",", "DAG", ")", "&&", "<STR_LIT>", "Not widening?", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "T", "=", "WidenHvxTruncate", "(", "Op", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "T", ")", ";" ]
GCC	s390	CPP	code_generation	MPU	620,152	[ "static", "rtx", "find_ltrel_base", "(", "rtx", "x", ")", "{", "int", "i", ",", "j", ";", "const", "char", "*", "fmt", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_LTREL_BASE", ")", "return", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "x", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "x", ")", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", ")", "{", "rtx", "fnd", "=", "find_ltrel_base", "(", "XEXP", "(", "x", ",", "i", ")", ")", ";", "if", "(", "fnd", ")", "return", "fnd", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "{", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "x", ",", "i", ")", ";", "j", "++", ")", "{", "rtx", "fnd", "=", "find_ltrel_base", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ";", "if", "(", "fnd", ")", "return", "fnd", ";", "}", "}", "}", "return", "NULL_RTX", ";", "}" ]	[ "Check", "whether", "X", "contains", "an", "UNSPEC_LTREL_BASE", ".", "Return", "its", "constant", "pool", "symbol", "if", "found", ",", "NULL_RTX", "otherwise", "." ]
LLVM	X86	TD	program_repair	CPU	620,153	[ "<FIXS>", "VR128", ":", "$", "src1", ",", "(", "memopv4f32", "addr", ":", "$", "src2", ")", ",", "<FIXE>" ]	[ "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "v4f32", "(", "vector_shuffle", "<BUGS>", "VR128", ":", "$", "src1", ",", "(", "load", "addr", ":", "$", "src2", ")", ",", "<BUGE>", "UNPCKH_shuffle_mask", ")", ")", ")", "]", ">", ";", "def", "UNPCKLPSrr", ":", "PSI", "<NUM_LIT>", ",", "MRMSrcReg", "," ]
LLVM	SystemZ	TD	next_suggestion	CPU	620,154	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	620,155	[ "}" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "MRI", ".", "use_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "if", "(", "hasArgumentDef", "(", "Reg", ",", "MRI", ")", ")", "continue", ";", "BuildMI", "(", "Entry", ",", "Entry", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "IMPLICIT_DEF", ")", ",", "Reg", ")", ";", "Changed", "=", "true", ";" ]
GCC	i386	CPP	next_suggestion	CPU	620,156	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_unpacklo_pd", "(", "_", "_", "m256d", "_", "_", "A", ",", "_", "_", "m256d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_unpcklpd256", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "B", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	620,157	[ "}" ]	[ "Mask", ".", "push_back", "(", "i", ")", ";", "Mask", ".", "push_back", "(", "i", "+", "NumElems", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	620,158	[ "}" ]	[ "case", "FCmpInst", "::", "FCMP_OGE", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "GE_F32", ":", "WebAssembly", "::", "GE_F64", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_OLT", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "LT_F32", ":", "WebAssembly", "::", "LT_F64", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_OLE", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "LE_F32", ":", "WebAssembly", "::", "LE_F64", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_UGT", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "LE_F32", ":", "WebAssembly", "::", "LE_F64", ";", "Not", "=", "true", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_UGE", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "LT_F32", ":", "WebAssembly", "::", "LT_F64", ";", "Not", "=", "true", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_ULT", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "GE_F32", ":", "WebAssembly", "::", "GE_F64", ";", "Not", "=", "true", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_ULE", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "GT_F32", ":", "WebAssembly", "::", "GT_F64", ";", "Not", "=", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ";", "if", "(", "Not", ")", "ResultReg", "=", "not", "Value", "(", "ResultReg", ")", ";", "updateValueMap", "(", "FCmp", ",", "ResultReg", ")", ";", "return", "true", ";" ]
LLVM	CSKY	CPP	stmt_completion	CPU	620,159	[ "HasBTST16", ";" ]	[ "bool", "hasBTST16", "(", ")", "const", "{", "return" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	620,160	[ "getSubExpr", "(", ")", ")", ";" ]	[ "void", "Cpu0MCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")", "const", "{", "Streamer", ".", "visitUsedExpr", "(", "*" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	620,161	[ "opName", ";" ]	[ "class", "SOPK_Pseudo", "<", "string", "opName", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmOps", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "InstSI", "<", "outs", ",", "ins", ",", "<STR_LIT>", ",", "pattern", ">", ",", "SIMCInstr", "<", "opName", ",", "SIEncodingFamily", ".", "NONE", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "SALU", "=", "<NUM_LIT>", ";", "let", "SOPK", "=", "<NUM_LIT>", ";", "let", "SchedRW", "=", "[", "WriteSALU", "]", ";", "let", "UseNamedOperandTable", "=", "<NUM_LIT>", ";", "string", "Mnemonic", "=" ]
LLVM	AVR	TD	stmt_completion	MPU	620,162	[ "(", "i8", "<NUM_LIT>", ")", ">", ";" ]	[ "def", "AVR_COND_NE", ":", "PatLeaf", "<" ]
GCC	s390	MD	stmt_completion	MPU	620,163	[ ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	620,164	[ "}" ]	[ "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "", "ConstantN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "bool", "FullFP16", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "ConstantN1", "&&", "ConstantN1", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "hasPairwiseAdd", "(", "N0", "->", "getOpcode", "(", ")", ",", "VT", ",", "FullFP16", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ShuffleVectorSDNode", "", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N01", ")", ";", "SDValue", "Other", "=", "N00", ";", "if", "(", "!", "Shuffle", ")", "{", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N00", ")", ";", "Other", "=", "N01", ";", "}", "if", "(", "Shuffle", "&&", "Shuffle", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Other", "==", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VT", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VT", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ")", ";" ]
GCC	alpha	MD	next_suggestion	MPU	620,165	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "leu", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	620,166	[ "*", "_", "_", "edx", ")", ";" ]	[ "if", "(", "_", "_", "get_cpuid_max", "(", "_", "_", "ext", ",", "<NUM_LIT>", ")", "<", "_", "_", "level", ")", "return", "<NUM_LIT>", ";", "_", "_", "cpuid", "(", "_", "_", "level", ",", "", "_", "_", "eax", ",", "", "_", "_", "ebx", ",", "*", "_", "_", "ecx", "," ]
LLVM	AArch64	CPP	code_generation	CPU	620,167	[ "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "CCAssignFn", "", "RetCC", "=", "CallConv", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_AArch64_WebKit_JS", ":", "RetCC_AArch64_AAPCS", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "if", "(", "Outs", "[", "i", "]", ".", "ArgVT", "==", "MVT", "::", "i1", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i1", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "}", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "RetOps", "[", "<NUM_LIT>", "]", ",", "DL", ",", "SRetReg", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "RetValReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "}", "const", "AArch64RegisterInfo", "", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "", "I", ";", "++", "I", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "", "I", ",", "MVT", "::", "i64", ")", ")", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "", "I", ",", "MVT", "::", "getFloatingPointVT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class in CSRsViaCopy!", "<STR_LIT>", ")", ";", "}", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC	mips	CPP	program_repair	CPU	620,168	[ "<FIXS>", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", ")", "<FIXE>" ]	[ "enum", "reg_classmips_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "<BUGS>", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", ")", "<BUGE>", "{", "int", "regno", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	620,169	[ "}" ]	[ "def", "VORRiv4i16", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI16", ":", "$", "SIMM", ",", "DPR", ":", "$", "src", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "v4i16", "(", "NEONvorrImm", "DPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SIMM", "{", "<NUM_LIT>", "}", ";" ]
GCC	aarch64	CPP	program_repair	CPU	620,170	[ "<FIXS>", "static", "const", "aarch64_sve_vec_issue_info", "neoversev2_sve_issue_info", "=", "<FIXE>" ]	[ "<NUM_LIT>", "}", ";", "<BUGS>", "static", "const", "aarch64_sve_vec_issue_info", "demeter_sve_issue_info", "=", "<BUGE>", "{", "{", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,171	[ "Val", ";" ]	[ "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Val", "=", "Imm8", "<<", "(", "<NUM_LIT>", "", "ByteNum", ")", ";", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Val", "=", "Imm8", "<<", "(", "<NUM_LIT>", "", "ByteNum", ")", ";", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ByteNum", "=", "<NUM_LIT>", "+", "(", "OpCmode", "&", "<NUM_LIT>", ")", ";", "Val", "=", "(", "Imm8", "<<", "(", "<NUM_LIT>", "", "ByteNum", ")", ")", "\|", "(", "<NUM_LIT>", ">>", "(", "<NUM_LIT>", "", "(", "<NUM_LIT>", "-", "ByteNum", ")", ")", ")", ";", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "OpCmode", "==", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "ByteNum", "=", "<NUM_LIT>", ";", "ByteNum", "<", "<NUM_LIT>", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "ModImm", ">>", "ByteNum", ")", "&", "<NUM_LIT>", ")", "Val", "\|=", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "*", "ByteNum", ")", ";", "}", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported VMOV immediate", "<STR_LIT>", ")", ";", "}", "return" ]
GCC	i386	CPP	stmt_completion	CPU	620,172	[ "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pminub128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ",", "(", "_", "_", "v16qi", ")", "_", "_" ]
LLVM	TVM	CPP	stmt_completion	Virtual ISA	620,173	[ "(", ")", ";" ]	[ "return", "new", "TVMRegStackify" ]
LLVM	Mips	TD	stmt_completion	CPU	620,174	[ "=", "funct", ";" ]	[ "class", "SYS_FM", "<", "bits", "<", "<NUM_LIT>", ">", "funct", ">", ":", "StdArch", "{", "bits", "<", "<NUM_LIT>", ">", "code_", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "code_", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	620,175	[ "if", "(", "NextMII", "!=", "E", "&&", "MI", "->", "isInsideBundle", "(", ")", "&&", "!", "NextMII", "->", "isInsideBundle", "(", ")", ")", "{" ]	[ "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	620,176	[ "}" ]	[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Hexagon Split Double Registers", "<STR_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	620,177	[ "}", "else", "{" ]	[ "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "'", "$", "'", "<<", "Op", ".", "getImm", "(", ")", ";", "if", "(", "CommentStream", "&&", "(", "Op", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "\|\|", "Op", ".", "getImm", "(", ")", "<", "-", "<NUM_LIT>", ")", ")", "*", "CommentStream", "<<", "format", "(", "<STR_LIT>", "imm = 0x%llX\\n", "<STR_LIT>", ",", "(", "long", "long", ")", "Op", ".", "getImm", "(", ")", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	620,178	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	program_repair	CPU	620,179	[ "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>" ]	[ "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "," ]
GCC	mips	CPP	stmt_completion	CPU	620,180	[ ")", ")", "return", "true", ";" ]	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "perm2", "[", "i", "]", "+=", "nelt", ";", "if", "(", "mips_expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "perm2", ",", "nelt", ")", ")", "return", "true", ";", "}", "else", "{", "if", "(", "mips_expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "d", "->", "perm", ",", "nelt", ")", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "perm2", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "+", "nelt", ")", "&", "(", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "if", "(", "mips_expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op1", ",", "d", "->", "op0", ",", "perm2", ",", "nelt" ]
LLVM	AArch64	CPP	stmt_completion	CPU	620,181	[ "(", ")", ",", "getShiftExtendAmount", "(", ")", ")", ";" ]	[ "void", "addShifterOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "unsigned", "Imm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "getShiftExtendType" ]
LLVM	Mips	TD	stmt_completion	CPU	620,182	[ "<", "<NUM_LIT>", ">", ";" ]	[ "class", "CMP_EQ_PH_ENC", ":", "CMP_EQ_QB_R2_FMT" ]
LLVM	X86	CPP	stmt_completion	CPU	620,183	[ "CreateExpr", "(", "BranchTarget", ")", ")", ";" ]	[ "Branch", ".", "addOperand", "(", "MCOperand", "::" ]
LLVM	Hexagon	TD	stmt_completion	DSP	620,184	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]" ]
GCC	arm	CPP	code_generation	CPU	620,185	[ "static", "void", "arm_reorg", "(", "void", ")", "{", "rtx", "insn", ";", "HOST_WIDE_INT", "address", "=", "<NUM_LIT>", ";", "Mfix", "", "fix", ";", "minipool_fix_head", "=", "minipool_fix_tail", "=", "NULL", ";", "insn", "=", "get_insns", "(", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "insn", ")", "==", "NOTE", ")", ";", "for", "(", "insn", "=", "next_nonnote_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_nonnote_insn", "(", "insn", ")", ")", "{", "if", "(", "TARGET_CIRRUS_FIX_INVALID_INSNS", "&&", "(", "arm_cirrus_insn_p", "(", "insn", ")", "\|\|", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "\|\|", "arm_memory_load_p", "(", "insn", ")", ")", ")", "cirrus_reorg", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "BARRIER", ")", "push_minipool_barrier", "(", "insn", ",", "address", ")", ";", "else", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "rtx", "table", ";", "not", "e_invalid_constants", "(", "insn", ",", "address", ",", "true", ")", ";", "address", "+=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "(", "table", "=", "is_jump_table", "(", "insn", ")", ")", "!=", "NULL", ")", "{", "address", "+=", "get_jump_table_size", "(", "table", ")", ";", "insn", "=", "table", ";", "}", "}", "}", "fix", "=", "minipool_fix_head", ";", "while", "(", "fix", ")", "{", "Mfix", "", "ftmp", ";", "Mfix", "", "fdel", ";", "Mfix", "", "last_added_fix", ";", "Mfix", "", "last_barrier", "=", "NULL", ";", "Mfix", "", "this_fix", ";", "while", "(", "fix", "&&", "GET_CODE", "(", "fix", "->", "insn", ")", "==", "BARRIER", ")", "fix", "=", "fix", "->", "next", ";", "if", "(", "fix", "==", "NULL", ")", "break", ";", "last_added_fix", "=", "NULL", ";", "for", "(", "ftmp", "=", "fix", ";", "ftmp", ";", "ftmp", "=", "ftmp", "->", "next", ")", "{", "if", "(", "GET_CODE", "(", "ftmp", "->", "insn", ")", "==", "BARRIER", ")", "{", "if", "(", "ftmp", "->", "address", ">=", "minipool_vector_head", "->", "max_address", ")", "break", ";", "last_barrier", "=", "ftmp", ";", "}", "else", "if", "(", "(", "ftmp", "->", "minipool", "=", "add_minipool_forward_ref", "(", "ftmp", ")", ")", "==", "NULL", ")", "break", ";", "last_added_fix", "=", "ftmp", ";", "}", "if", "(", "last_barrier", "!=", "NULL", ")", "{", "for", "(", "fdel", "=", "last_barrier", "->", "next", ";", "fdel", "&&", "fdel", "!=", "ftmp", ";", "fdel", "=", "fdel", "->", "next", ")", "{", "fdel", "->", "minipool", "->", "refcount", "--", ";", "fdel", "->", "minipool", "=", "NULL", ";", "}", "ftmp", "=", "last_barrier", ";", "}", "else", "{", "HOST_WIDE_INT", "max_address", ";", "gcc_assert", "(", "ftmp", ")", ";", "max_address", "=", "minipool_vector_head", "->", "max_address", ";", "if", "(", "ftmp", "->", "address", "<", "max_address", ")", "max_address", "=", "ftmp", "->", "address", ";", "last_barrier", "=", "create_fix_barrier", "(", "last_added_fix", ",", "max_address", ")", ";", "}", "assign_minipool_offsets", "(", "last_barrier", ")", ";", "while", "(", "ftmp", ")", "{", "if", "(", "GET_CODE", "(", "ftmp", "->", "insn", ")", "!=", "BARRIER", "&&", "(", "(", "ftmp", "->", "minipool", "=", "add_minipool_backward_ref", "(", "ftmp", ")", ")", "==", "NULL", ")", ")", "break", ";", "ftmp", "=", "ftmp", "->", "next", ";", "}", "for", "(", "this_fix", "=", "fix", ";", "this_fix", "&&", "ftmp", "!=", "this_fix", ";", "this_fix", "=", "this_fix", "->", "next", ")", "if", "(", "GET_CODE", "(", "this_fix", "->", "insn", ")", "!=", "BARRIER", ")", "{", "rtx", "addr", "=", "plus_constant", "(", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "minipool_vector_label", ")", ",", "this_fix", "->", "minipool", "->", "offset", ")", ";", "*", "this_fix", "->", "loc", "=", "gen_rtx_MEM", "(", "this_fix", "->", "mode", ",", "addr", ")", ";", "}", "dump_minipool", "(", "last_barrier", "->", "insn", ")", ";", "fix", "=", "ftmp", ";", "}", "after_arm_reorg", "=", "<NUM_LIT>", ";", "obstack_free", "(", "&", "minipool_obstack", ",", "minipool_startobj", ")", ";", "}" ]	[ "Gcc", "puts", "the", "pool", "in", "the", "wrong", "place", "for", "ARM", ",", "since", "we", "can", "only", "load", "addresses", "a", "limited", "distance", "around", "the", "pc", ".", "We", "do", "some", "special", "munging", "to", "move", "the", "constant", "pool", "values", "to", "the", "correct", "point", "in", "the", "code", "." ]
GCC	alpha	CPP	program_repair	MPU	620,186	[ "<FIXS>", "FRP", "(", "emit_move_insn", "(", "sa_reg", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "bias", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "FRP", "(", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "stack_pointer_rtx", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_PV", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "FRP", "(", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "sa_reg", ",", "reg_offset", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_RA", ")", ")", ")", ";", "<FIXE>" ]	[ "bias", "=", "reg_offset", ",", "reg_offset", "=", "<NUM_LIT>", ";", "sa_reg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "emit_move_insn", "(", "sa_reg", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "bias", ")", ")", ";", "<BUGE>", "}", "if", "(", "TARGET_OPEN_VMS", "&&", "vms_is_stack_procedure", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "stack_pointer_rtx", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_PV", ")", ")", ";", "<BUGE>", "}", "if", "(", "imask", "&", "(", "<NUM_LIT>", "L", "<<", "REG_RA", ")", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "sa_reg", ",", "reg_offset", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_RA", ")", ")", ";", "<BUGE>", "imask", "&=", "~", "(", "<NUM_LIT>", "L", "<<", "REG_RA", ")", ";", "reg_offset", "+=", "<NUM_LIT>", ";", "}" ]
GCC	i386	MD	next_suggestion	CPU	620,187	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V4DF", "(", "vec_concat", ":", "V8DF", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	620,188	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,189	[ "*=", "-", "<NUM_LIT>", ";" ]	[ "if", "(", "Val", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "<NUM_LIT>", ";", "if", "(", "!", "(", "Val", "&", "<NUM_LIT>", ")", ")", "imm" ]
GCC	aarch64	MD	program_repair	CPU	620,190	[ "<FIXS>", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "{", "@", "[", "cons", ":", "<NUM_LIT>", "[", "Ucr", "[", "Usf", "}", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CALLEE_ABI", ")", "(", "clobber", "(", "reg", ":", "DI", "LR_REGNUM", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_expand", "<STR_LIT>" ]
GCC	lm32	CPP	code_generation	MPU	620,191	[ "static", "void", "lm32_block_move_inline", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "switch", "(", "alignment", ")", "{", "case", "<NUM_LIT>", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "}", "mode", "=", "int_mode_for_size", "(", "bits", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "}", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "if", "(", "offset", "<", "length", ")", "{", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "move_by_pieces", "(", "dest", ",", "src", ",", "length", "-", "offset", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ",", "RETURN_BEGIN", ")", ";", "}", "}" ]	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]
LLVM	AMDGPU	CPP	program_repair	GPU	620,192	[ "<FIXS>", "using", "SDWAOperandsVector", "=", "SmallVector", "SDWAOperand", "*", ",", "<NUM_LIT>", ">", ";", "<FIXE>" ]	[ "class", "SIPeepholeSDWA", ":", "public", "MachineFunctionPass", "{", "public", ":", "<BUGS>", "typedef", "SmallVector", "SDWAOperand", "", ",", "<NUM_LIT>", ">", "SDWAOperandsVector", ";", "<BUGE>", "private", ":", "MachineRegisterInfo", "", "MRI", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	620,193	[ ")", "{" ]	[ "LiveInterval", "", "ToLI", "=", "&", "LIS", ".", "getInterval", "(", "ToReg", ")", ";", "SlotIndex", "FromIdx", "=", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getRegSlot", "(", ")", ";", "VNInfo", "", "FromVNI", "=", "FromLI", "->", "getVNInfoAt", "(", "FromIdx", ")", ";", "SmallVector", "<", "SlotIndex", ",", "<NUM_LIT>", ">", "Indices", ";", "for", "(", "auto", "I", "=", "MRI", ".", "use_begin", "(", "FromReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "", "I", "++", ";", "MachineInstr", "", "Where", "=", "O", ".", "getParent", "(", ")", ";", "if", "(", "&", "MI", "==", "Where", "\|\|", "!", "MDT", ".", "dominates", "(", "&", "MI", ",", "Where", ")", ")", "continue", ";", "SlotIndex", "WhereIdx", "=", "LIS", ".", "getInstructionIndex", "(", "", "Where", ")", ";", "VNInfo", "", "WhereVNI", "=", "FromLI", "->", "getVNInfoAt", "(", "WhereIdx", ")", ";", "if", "(", "WhereVNI", "&&", "WhereVNI", "!=", "FromVNI", ")", "continue", ";", "VNInfo", "", "ToVNI", "=", "ToLI", "->", "getVNInfoAt", "(", "WhereIdx", ")", ";", "if", "(", "ToVNI", "&&", "ToVNI", "!=", "FromVNI", ")", "continue", ";", "Changed", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Setting operand ", "<STR_LIT>", "<<", "O", "<<", "<STR_LIT>", " in ", "<STR_LIT>", "<<", "", "Where", "<<", "<STR_LIT>", " from ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "O", ".", "setReg", "(", "ToReg", ")", ";", "if", "(", "!", "O", ".", "isUndef", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", "false", ")", ";", "Indices", ".", "push_back", "(", "WhereIdx", ".", "getRegSlot", "(", ")", ")", ";", "}", "}", "if", "(", "Changed" ]
LLVM	X86	CPP	next_suggestion	CPU	620,194	[ "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";" ]	[ "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "We can only lower v32i8 with AVX2!", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v32i8", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	620,195	[ "const", "{" ]	[ "Register", "ARMTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")" ]
LLVM	PIC16	CPP	next_suggestion	MPU	620,196	[ "InFlag", "=", "getOutFlag", "(", "LoadRet", ")", ";" ]	[ "SDValue", "LoadRet", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i", "<", "RetVals", ";", "i", "++", ")", "{", "LoadRet", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Chain", ",", "LdLo", ",", "LdHi", ",", "DAG", ".", "getConstant", "(", "LdOffset", "+", "Offset", ",", "MVT", "::", "i8", ")", ",", "InFlag", ")", ";" ]
LLVM	Mips	CPP	program_repair	CPU	620,197	[ "<FIXS>", "if", "(", "STI", "->", "hasMips32r6", "(", ")", ")", "<FIXE>", "<FIXS>", "TII", "->", "get", "(", "STI", "->", "inMicroMipsMode", "(", ")", "?", "Mips", "::", "BC_MMR6", ":", "Mips", "::", "BC", ")", ")", "<FIXE>", "<FIXS>", ".", "append", "(", "BuildMI", "(", "", "MFp", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "J", ")", ")", ".", "addMBB", "(", "TgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "", "MFp", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "NOP", ")", ")", ")", ";", "<FIXE>" ]	[ "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "LongBrMBB", "->", "addSuccessor", "(", "TgtMBB", ")", ";", "<BUGS>", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", ")", "<BUGE>", "BuildMI", "(", "", "LongBrMBB", ",", "Pos", ",", "DL", ",", "<BUGS>", "TII", "->", "get", "(", "Subtarget", ".", "inMicroMipsMode", "(", ")", "?", "Mips", "::", "BC_MMR6", ":", "Mips", "::", "BC", ")", ")", "<BUGE>", ".", "addMBB", "(", "TgtMBB", ")", ";", "elseMIBundleBuilder", "(", "", "LongBrMBB", ",", "Pos", ")", "<BUGS>", ".", "append", "(", "BuildMI", "(", "", "MF", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "J", ")", ")", ".", "addMBB", "(", "TgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "", "MF", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "NOP", ")", ")", ")", ";", "<BUGE>", "assert", "(", "LongBrMBB", "->", "size", "(", ")", "==", "LongBranchSeqSize", ")", ";", "}" ]
GCC	pru	CPP	next_suggestion	CPU	620,198	[ "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";" ]	[ "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "<=", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";" ]
GCC	rx	MD	next_suggestion	CPU	620,199	[ "<STR_LIT>" ]	[ "(", "memex_nocc", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "extend_types", ":", "SI", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

620,100

[ "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "src", ")" ]

[ "src", "=", "gen_rtx_UNSPEC", "(", "V16QImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "regoff", ")", ")", ",", "UNSPEC_MMA_EXTRACT", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

620,101

[ "v32i8", ":" ]

[ "MVT", "FpVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getFloatingPointVT", "(", "ElementBits", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "FpVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "FpVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "FpVT", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ")", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "MVT", "::", "v4f64", ":", "return", "lowerV4F64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::", "v4i64", ":", "return", "lowerV4I64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::", "v8f32", ":", "return", "lowerV8F32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::", "v8i32", ":", "return", "lowerV8I32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::", "v16i16", ":", "return", "lowerV16I16VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "MVT", "::" ]

LLVM

ARM

TD

stmt_completion

CPU

620,102

[ "}", ";" ]

[ "def", "VLD1LNd16", ":", "VLD1LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ",", "v4i16", ",", "extloadi16", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

620,103

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "VHSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VHSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,104

[ ";" ]

[ "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "}", "return", "false" ]

LLVM

AArch64

TD

next_suggestion

CPU

620,105

[ "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "let", "DestructiveInstType", "=", "Destructive", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

620,106

[ "u1", ";" ]

[ "class", "sme_int_outer_product_inst", "<", "bit", "u0", ",", "bit", "u1", ",", "bit", "S", ",", "bit", "sz", ",", "MatrixTileOperand", "za_ty", ",", "ZPRRegOp", "zpr_ty", ",", "string", "mnemonic", ">", ":", "I", "<", "(", "outs", "za_ty", ":", "$", "ZAda", ")", ",", "(", "ins", "PPR3bAny", ":", "$", "Pn", ",", "PPR3bAny", ":", "$", "Pm", ",", "zpr_ty", ":", "$", "Zn", ",", "zpr_ty", ":", "$", "Zm", ")", ",", "mnemonic", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "Pm", ";", "bits", "<", "<NUM_LIT>", ">", "Pn", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "u0", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,107

[ "return", "<STR_LIT>", "PPCISD::STRICT_FCFID", "<STR_LIT>", ";" ]

[ "return", "<STR_LIT>", "PPCISD::SCALAR_TO_VECTOR_PERMUTED", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ANDI_rec_1_EQ_BIT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ANDI_rec_1_GT_BIT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VCMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VCMP_rec", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LBRX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STBRX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LFIWAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LFIWZX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LXSIZX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STXSIX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VEXTS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LXVD2X", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STXVD2X", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LOAD_VEC_BE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STORE_VEC_BE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ST_VSR_SCAL_INT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::COND_BRANCH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::BDNZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::BDZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::MFFS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::FADDRTZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::TC_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::CR6SET", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::CR6UNSET", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::PPC32_GOT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::PPC32_PICGOT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDIS_GOT_TPREL_HA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LD_GOT_TPREL_L", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADD_TLS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDIS_TLSGD_HA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_TLSGD_L", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::GET_TLS_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_TLSGD_L_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDIS_TLSLD_HA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_TLSLD_L", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::GET_TLSLD_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_TLSLD_L_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDIS_DTPREL_HA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ADDI_DTPREL_L", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::PADDI_DTPREL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VADD_SPLAT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::SC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::CLRBHRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::MFBHRBE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::RFEBB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::XXSWAPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::SWAP_NO_CHAIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::VABSD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::BUILD_FP128", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::BUILD_SPE64", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::EXTRACT_SPE", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::EXTSWSLI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LD_VSX_LH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::FP_EXTEND_HALF", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::MAT_PCREL_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::TLS_DYNAMIC_MAT_PCREL_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::TLS_LOCAL_EXEC_MAT_ADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::ACC_BUILD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::PAIR_BUILD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::EXTRACT_VSX_REG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::XXMFACC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::LD_SPLAT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::FNMSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FADDRTZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FCTIDZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FCTIWZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FCTIDUZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "PPCISD::STRICT_FCTIWUZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

visium

MD

stmt_completion

Virtual ISA

620,108

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "set", "(", "reg", ":", "SI", "R_MDC", ")", "(", "truncate", ":", "SI", "(", "mod", ":", "DI", "(", "reg", ":", "DI", "R_MDB", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Z80

CPP

code_generation

MPU

620,109

[ "bool", "Z80AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "Z80Operand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "auto", "CurrentTokenKind", "=", "getLexer", "(", ")", ".", "getKind", "(", ")", ";", "if", "(", "CurrentTokenKind", "==", "AsmToken", "::", "Comma", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "continue", ";", "}", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in operand list", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

620,110

[ "}" ]

[ "if", "(", "MI", "->", "isDebugValue", "(", ")", "||", "!", "MI", "->", "getDebugLoc", "(", ")", ")", "continue", ";", "auto", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NopInserted", ".", "find", "(", "DL", ".", "getLine", "(", ")", ")", "==", "NopInserted", ".", "end", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_NOP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "NopInserted", ".", "insert", "(", "DL", ".", "getLine", "(", ")", ")", ";", "}", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,111

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

GCC

nds32

CPP

next_suggestion

CPU

620,112

[ "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";" ]

[ "}", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "gcc_unreachable", "(", ")", ";", "}", "else", "{", "if", "(", "NDS32_ARG_PARTIAL_IN_GPR_REG_P", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ")", "{", "regno", "=", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

620,113

[ "&&", "Disp", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";" ]

[ "bool", "Is16BitMemOperand", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "BaseReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrBaseReg", ")", ";", "const", "MCOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrIndexReg", ")", ";", "const", "MCOperand", "&", "Disp", "=", "MI", ".", "getOperand", "(", "Op", "+", "X86", "::", "AddrDisp", ")", ";", "if", "(", "is16BitMode", "(", "STI", ")", "&&", "BaseReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "Disp", ".", "isImm", "(", ")" ]

LLVM

ARM

TD

program_repair

CPU

620,114

[ "<FIXS>", "(", "t2PLIpci", "t2ldr_pcrel_imm12", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<NUM_LIT>", ">", ",", "<FIXE>" ]

[ "def", ":", "t2InstAlias", "<STR_LIT>", ",", "(", "t2PLDpci", "t2ldr_pcrel_imm12", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ">", ";", "def", ":", "InstAlias", "<STR_LIT>", ",", "<BUGS>", "(", "t2PLIpci", "t2ldr_pcrel_imm12", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ">", ",", "<BUGE>", "Requires", "[", "IsThumb2", ",", "HasV7", "]", ">", ";" ]

LLVM

AArch64

TD

program_repair

CPU

620,115

[ "<FIXS>", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "<FIXE>" ]

[ "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ",", "<BUGS>", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "<BUGE>", "[", "(", "set", "(", "v4i32", "VPR128", ":", "$", "Rd", ")", ",", "(", "v4i32", "(", "opnode", "(", "timm", ":", "$", "Imm", ")", ",", "(", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ")", ")", ")", "]", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

620,116

[ ",", "ValTy", ",", "CP", "->", "getAlignment", "(", ")", ")", ";" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "SDValue", "Res", ";", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "ValTy", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "else", "Res", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")" ]

GCC

m32r

CPP

program_repair

MPU

620,117

[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "<FIXE>" ]

[ "rtx", "regblock", ";", "regblock", "=", "gen_frame_mem", "(", "BLKmode", ",", "<BUGS>", "plus_constant", "(", "arg_pointer_rtx", ",", "<BUGE>", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "regblock", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "first_reg_offset", ",", "regblock", ",", "size", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

620,118

[ "enum", "aarch64_parse_opt_result", "ext_res", "=", "aarch64_parse_extension", "(", "ext", ",", "&", "isa_temp", ",", "invalid_extension", ")", ";" ]

[ "if", "(", "len", "==", "<NUM_LIT>", ")", "return", "AARCH64_PARSE_MISSING_ARG", ";", "for", "(", "arch", "=", "all_architectures", ";", "arch", "->", "name", "!=", "NULL", ";", "arch", "++", ")", "{", "if", "(", "strlen", "(", "arch", "->", "name", ")", "==", "len", "&&", "strncmp", "(", "arch", "->", "name", ",", "to_parse", ",", "len", ")", "==", "<NUM_LIT>", ")", "{", "uint64_t", "isa_temp", "=", "arch", "->", "flags", ";", "if", "(", "ext", "!=", "NULL", ")", "{" ]

LLVM

GBZ80

CPP

stmt_completion

MPU

620,119

[ "(", ")", ")", ";" ]

[ "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "EFlags", "|=", "getEFlagsForFeatureSet", "(", "STI", ".", "getFeatureBits" ]

GCC

aarch64

CPP

stmt_completion

CPU

620,120

[ ";" ]

[ "vmovn_u32", "(", "uint32x4_t", "a", ")", "{", "uint16x4_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "xtn %0.4h,%1.4s", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result" ]

GCC

powerpcspe

CPP

code_generation

CPU

620,121

[ "int", "num_insns_constant_wide", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", "+", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "value", ">>", "<NUM_LIT>", "==", "-", "<NUM_LIT>", "||", "value", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_POWERPC64", ")", "{", "HOST_WIDE_INT", "low", "=", "(", "(", "value", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "HOST_WIDE_INT", "high", "=", "value", ">>", "<NUM_LIT>", ";", "if", "(", "high", "==", "<NUM_LIT>", "||", "high", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "high", ">>=", "<NUM_LIT>", ";", "if", "(", "low", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "high", ")", "+", "<NUM_LIT>", ";", "else", "if", "(", "high", "==", "<NUM_LIT>", ")", "return", "num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ";", "else", "return", "(", "num_insns_constant_wide", "(", "high", ")", "+", "num_insns_constant_wide", "(", "low", ")", "+", "<NUM_LIT>", ")", ";", "}", "else", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "an", "integer", "register", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

620,122

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

program_repair

CPU

620,123

[ "<FIXS>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_VSX", ";", "rs6000_isa_flags_explicit", "|=", "OPTION_MASK_VSX", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "|=", "(", "ISA_2_6_MASKS_SERVER", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "|=", "(", "ISA_2_6_MASKS_EMBEDDED", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "|=", "(", "ISA_2_5_MASKS_SERVER", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "|=", "(", "ISA_2_5_MASKS_EMBEDDED", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "|=", "(", "ISA_2_4_MASKS", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "|=", "(", "ISA_2_2_MASKS", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>", "<FIXS>", "rs6000_isa_flags", "|=", "(", "OPTION_MASK_PPC_GFXOPT", "&", "~", "rs6000_isa_flags_explicit", ")", ";", "<FIXE>" ]

[ "if", "(", "msg", ")", "{", "warning", "(", "<NUM_LIT>", ",", "msg", ")", ";", "<BUGS>", "target_flags", "&=", "~", "MASK_VSX", ";", "target_flags_explicit", "|=", "MASK_VSX", ";", "<BUGE>", "}", "}", "if", "(", "TARGET_VSX", ")", "<BUGS>", "target_flags", "|=", "(", "ISA_2_6_MASKS_SERVER", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_POPCNTD", ")", "<BUGS>", "target_flags", "|=", "(", "ISA_2_6_MASKS_EMBEDDED", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_DFP", ")", "<BUGS>", "target_flags", "|=", "(", "ISA_2_5_MASKS_SERVER", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_CMPB", ")", "<BUGS>", "target_flags", "|=", "(", "ISA_2_5_MASKS_EMBEDDED", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_FPRND", ")", "<BUGS>", "target_flags", "|=", "(", "ISA_2_4_MASKS", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_POPCNTB", ")", "<BUGS>", "target_flags", "|=", "(", "ISA_2_2_MASKS", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_ALTIVEC", ")", "<BUGS>", "target_flags", "|=", "(", "MASK_PPC_GFXOPT", "&", "~", "target_flags_explicit", ")", ";", "<BUGE>" ]

GCC

i386

CPP

stmt_completion

CPU

620,124

[ "m128d", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtpd_epu64", "(", "_", "_" ]

GCC

i386

CPP

stmt_completion

CPU

620,125

[ "window_num", ")", ";" ]

[ "DEBUG_FUNCTION", "void", "debug_dispatch_window", "(", "int", "window_num", ")", "{", "debug_dispatch_window_file", "(", "stdout", "," ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

620,126

[ "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "reg", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "reg", "}", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]

LLVM

Mips

CPP

stmt_completion

CPU

620,127

[ ")", ";" ]

[ "void", "MipsAsmPrinter", "::", "emitInlineAsmStart", "(", ")", "const", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "emitDirectiveSetPush", "(", ")", ";", "TS", ".", "emitDirectiveSetAt", "(" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

620,128

[ "}" ]

[ "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "PPC", "::", "X1", ",", "PtrVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "StackPtr", ",", "TOCOff", ")", ";", "Ops", ".", "insert", "(", "std", "::", "next", "(", "Ops", ".", "begin", "(", ")", ")", ",", "AddTOC", ")", ";", "}", "else", "if", "(", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "(", "!", "isLocalCall", "(", "Callee", ")", "||", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ")", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "BytesCalleePops", ",", "dl", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";" ]

LLVM

PowerPC

CPP

code_generation

CPU

620,129

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "PowerPC Machine Code Emitter", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,130

[ ",", "<NUM_LIT>", ")", ";" ]

[ "return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,131

[ "::", "<STR_LIT>", "(", "AM3Opc", ")", ")", "{" ]

[ "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "ARM", "::", "PC", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "AM3Opc", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

620,132

[ "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpcomleub", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", "," ]

GCC

i386

CPP

stmt_completion

CPU

620,133

[ "cost", ";" ]

[ "if", "(", "(", "insn_type", "==", "TYPE_PUSH", "||", "insn_type", "==", "TYPE_POP", ")", "&&", "(", "dep_insn_type", "==", "TYPE_PUSH", "||", "dep_insn_type", "==", "TYPE_POP", ")", ")", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_ATHLON", ":", "case", "PROCESSOR_K8", ":", "memory", "=", "get_attr_memory", "(", "insn", ")", ";", "if", "(", "(", "memory", "==", "MEMORY_LOAD", "||", "memory", "==", "MEMORY_BOTH", ")", "&&", "!", "ix86_agi_dependent", "(", "dep_insn", ",", "insn", ")", ")", "{", "enum", "attr_unit", "unit", "=", "get_attr_unit", "(", "insn", ")", ";", "int", "loadcost", "=", "<NUM_LIT>", ";", "if", "(", "unit", "==", "UNIT_INTEGER", "||", "unit", "==", "UNIT_UNKNOWN", ")", "loadcost", "=", "<NUM_LIT>", ";", "else", "loadcost", "=", "TARGET_ATHLON", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "cost", ">=", "loadcost", ")", "cost", "-=", "loadcost", ";", "else", "cost", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "PROCESSOR_ZNVER1", ":", "if", "(", "(", "insn_type", "==", "TYPE_PUSH", "||", "insn_type", "==", "TYPE_POP", ")", "&&", "(", "dep_insn_type", "==", "TYPE_PUSH", "||", "dep_insn_type", "==", "TYPE_POP", ")", ")", "return", "<NUM_LIT>", ";", "memory", "=", "get_attr_memory", "(", "insn", ")", ";", "if", "(", "(", "memory", "==", "MEMORY_LOAD", "||", "memory", "==", "MEMORY_BOTH", ")", "&&", "!", "ix86_agi_dependent", "(", "dep_insn", ",", "insn", ")", ")", "{", "enum", "attr_unit", "unit", "=", "get_attr_unit", "(", "insn", ")", ";", "int", "loadcost", ";", "if", "(", "unit", "==", "UNIT_INTEGER", "||", "unit", "==", "UNIT_UNKNOWN", ")", "loadcost", "=", "<NUM_LIT>", ";", "else", "loadcost", "=", "<NUM_LIT>", ";", "if", "(", "cost", ">=", "loadcost", ")", "cost", "-=", "loadcost", ";", "else", "cost", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "PROCESSOR_CORE2", ":", "case", "PROCESSOR_NEHALEM", ":", "case", "PROCESSOR_SANDYBRIDGE", ":", "case", "PROCESSOR_HASWELL", ":", "case", "PROCESSOR_GENERIC", ":", "if", "(", "(", "insn_type", "==", "TYPE_PUSH", "||", "insn_type", "==", "TYPE_POP", ")", "&&", "(", "dep_insn_type", "==", "TYPE_PUSH", "||", "dep_insn_type", "==", "TYPE_POP", ")", ")", "return", "<NUM_LIT>", ";", "memory", "=", "get_attr_memory", "(", "insn", ")", ";", "if", "(", "(", "memory", "==", "MEMORY_LOAD", "||", "memory", "==", "MEMORY_BOTH", ")", "&&", "!", "ix86_agi_dependent", "(", "dep_insn", ",", "insn", ")", ")", "{", "if", "(", "cost", ">=", "<NUM_LIT>", ")", "cost", "-=", "<NUM_LIT>", ";", "else", "cost", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_KNL", ":", "case", "PROCESSOR_KNM", ":", "case", "PROCESSOR_INTEL", ":", "if", "(", "!", "reload_completed", ")", "return" ]

LLVM

ARM

CPP

code_generation

CPU

620,134

[ "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "MOVCCr", ":", "case", "ARM", "::", "t2MOVCCr", ":", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "PredReg", "!=", "ARM", "::", "CPSR", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "}" ]

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

620,135

[ "}" ]

[ "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported size", "<STR_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";", "return", "AddrReg", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

620,136

[ "}" ]

[ "def", "Xi", ":", "BaseCondSetFlagsImm", "<", "op", ",", "GPR64", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

m68k

MD

stmt_completion

MPU

620,137

[ "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "=", "=", "const0_rtx", ")", "emit_insn", "(", "gen_tstdi", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_cmpdi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

620,138

[ ")", ";" ]

[ "void", "SPIRVInstructionSelector", "::", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "*", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "*", "PSI", ",", "BlockFrequencyInfo", "*", "BFI", ")", "{", "MRI", "=", "&", "MF", ".", "getRegInfo", "(" ]

GCC

sparc

MD

program_repair

CPU

620,139

[ "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "reg", ":", "CCX_NOOV", "<NUM_LIT>", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "<BUGE>", "(", "compare", ":", "CC_NOOV", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CCX_NOOV", "<NUM_LIT>", ")", "<BUGE>", "(", "compare", ":", "CCX_NOOV", "(", "neg", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

620,140

[ "<FIXS>", "emit_insn", "(", "gen_rint", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]

[ "ix86_expand_rint", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "else", "<BUGS>", "{", "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op1", "=", "gen_reg_rtx", "(", "XFmode", ")", "emit_insn", "(", "gen_extend", "mode", ">", "xf2", "(", "op1", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_rintxf2", "(", "op0", ",", "op1", ")", ")", "emit_insn", "(", "gen_truncxf", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "op0", ")", ")", "}", "<BUGE>", "DONE", "}", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,141

[ "let", "IClass", "=", "<NUM_LIT>", ";" ]

[ "class", "T_ALU32_2op", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "minOp", ">", ":", "ALU32Inst", "<", "(", "outs", "IntRegs", ":", "$", "Rd", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";" ]

GCC

i386

CPP

next_suggestion

CPU

620,142

[ "}" ]

[ "static", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_setr_ps", "(", "float", "_", "_", "Z", ",", "float", "_", "_", "Y", ",", "float", "_", "_", "X", ",", "float", "_", "_", "W", ")", "{", "return", "_", "_", "extension__", "(", "_", "_", "m128", ")", "(", "_", "_", "v4sf", ")", "{", "_", "_", "Z", ",", "_", "_", "Y", ",", "_", "_", "X", ",", "_", "_", "W", "}", ";" ]

LLVM

M68k

CPP

stmt_completion

MPU

620,143

[ "(", ")", ";" ]

[ "}", "else", "if", "(", "auto", "*", "AndRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "uint64_t", "AndRHSVal", "=", "AndRHS", "->", "getZExtValue", "(", ")", ";", "SDValue", "AndLHS", "=", "Op0", ";", "if", "(", "AndRHSVal", "==", "<NUM_LIT>", "&&", "AndLHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "{", "LHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "AndLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AndRHSVal", ")", "&&", "isPowerOf2_64", "(", "AndRHSVal", ")", ")", "{", "LHS", "=", "AndLHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "AndRHSVal", ")", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "}", "if", "(", "LHS", ".", "getNode", "(", ")", ")", "return", "getBitTestCondition", "(", "LHS", ",", "RHS", ",", "CC", ",", "DL", ",", "DAG", ")", ";", "return", "SDValue" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,144

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_h16_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

nios2

CPP

next_suggestion

MPU

620,145

[ "*", "cmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "*", "op1", ",", "*", "op2", ")", ";" ]

[ "code", "=", "swap_condition", "(", "code", ")", ";", "if", "(", "nios2_fpu_compare_enabled", "(", "code", ",", "mode", ")", ")", "rev_p", "=", "true", ";", "else", "return", "false", ";", "}", "if", "(", "modify_p", ")", "{", "if", "(", "rev_p", ")", "{", "rtx", "tmp", "=", "*", "op1", ";", "*", "op1", "=", "*", "op2", ";", "*", "op2", "=", "tmp", ";", "}", "*", "op1", "=", "force_reg", "(", "mode", ",", "*", "op1", ")", ";", "*", "op2", "=", "force_reg", "(", "mode", ",", "*", "op2", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

620,146

[ "first_reg", ")", ")", "break", ";" ]

[ "for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(" ]

GCC

arm

CPP

stmt_completion

CPU

620,147

[ "_", "p", ")", ";" ]

[ "_", "_", "builtin_mve_vstrwq_scatter_base_p_fv4sf", "(", "_", "_", "addr", ",", "_", "_", "offset", ",", "_", "_", "value", ",", "_" ]

LLVM

ARM

TD

stmt_completion

CPU

620,148

[ ")", ";" ]

[ "def", "VecListTwoQHWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListTwoQHWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx" ]

LLVM

SystemZ

TD

program_repair

CPU

620,149

[ "<FIXS>", "def", ":", "InstRW", "[", "LSU", ",", "VecDF2", ",", "VecDF2", ",", "Lat15", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "LSU", ",", "VecXsPm", ",", "Lat9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "LSU", ",", "VecDF", ",", "VecDF", ",", "Lat15", ",", "GroupAlone", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>" ]

GCC

arm

CPP

stmt_completion

CPU

620,150

[ "b", ")", "{" ]

[ "vhsub_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

620,151

[ "break", ";" ]

[ "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "assert", "(", "shouldWidenToHvx", "(", "ty", "(", "Op", ")", ",", "DAG", ")", "&&", "<STR_LIT>", "Not widening?", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "T", "=", "WidenHvxExtend", "(", "Op", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "T", ")", ";", "break", ";", "case", "ISD", "::", "TRUNCATE", ":", "assert", "(", "shouldWidenToHvx", "(", "ty", "(", "Op", ")", ",", "DAG", ")", "&&", "<STR_LIT>", "Not widening?", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "T", "=", "WidenHvxTruncate", "(", "Op", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "T", ")", ";" ]

GCC

s390

CPP

code_generation

MPU

620,152

[ "static", "rtx", "find_ltrel_base", "(", "rtx", "x", ")", "{", "int", "i", ",", "j", ";", "const", "char", "*", "fmt", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_LTREL_BASE", ")", "return", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "x", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "x", ")", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", ")", "{", "rtx", "fnd", "=", "find_ltrel_base", "(", "XEXP", "(", "x", ",", "i", ")", ")", ";", "if", "(", "fnd", ")", "return", "fnd", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "{", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "x", ",", "i", ")", ";", "j", "++", ")", "{", "rtx", "fnd", "=", "find_ltrel_base", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ";", "if", "(", "fnd", ")", "return", "fnd", ";", "}", "}", "}", "return", "NULL_RTX", ";", "}" ]

[ "Check", "whether", "X", "contains", "an", "UNSPEC_LTREL_BASE", ".", "Return", "its", "constant", "pool", "symbol", "if", "found", ",", "NULL_RTX", "otherwise", "." ]

LLVM

X86

TD

program_repair

CPU

620,153

[ "<FIXS>", "VR128", ":", "$", "src1", ",", "(", "memopv4f32", "addr", ":", "$", "src2", ")", ",", "<FIXE>" ]

[ "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "v4f32", "(", "vector_shuffle", "<BUGS>", "VR128", ":", "$", "src1", ",", "(", "load", "addr", ":", "$", "src2", ")", ",", "<BUGE>", "UNPCKH_shuffle_mask", ")", ")", ")", "]", ">", ";", "def", "UNPCKLPSrr", ":", "PSI", "<NUM_LIT>", ",", "MRMSrcReg", "," ]

LLVM

SystemZ

TD

next_suggestion

CPU

620,154

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

620,155

[ "}" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "MRI", ".", "use_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "if", "(", "hasArgumentDef", "(", "Reg", ",", "MRI", ")", ")", "continue", ";", "BuildMI", "(", "Entry", ",", "Entry", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "IMPLICIT_DEF", ")", ",", "Reg", ")", ";", "Changed", "=", "true", ";" ]

GCC

i386

CPP

next_suggestion

CPU

620,156

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_unpacklo_pd", "(", "_", "_", "m256d", "_", "_", "A", ",", "_", "_", "m256d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_unpcklpd256", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "B", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

620,157

[ "}" ]

[ "Mask", ".", "push_back", "(", "i", ")", ";", "Mask", ".", "push_back", "(", "i", "+", "NumElems", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

620,158

[ "}" ]

[ "case", "FCmpInst", "::", "FCMP_OGE", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "GE_F32", ":", "WebAssembly", "::", "GE_F64", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_OLT", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "LT_F32", ":", "WebAssembly", "::", "LT_F64", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_OLE", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "LE_F32", ":", "WebAssembly", "::", "LE_F64", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_UGT", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "LE_F32", ":", "WebAssembly", "::", "LE_F64", ";", "Not", "=", "true", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_UGE", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "LT_F32", ":", "WebAssembly", "::", "LT_F64", ";", "Not", "=", "true", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_ULT", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "GE_F32", ":", "WebAssembly", "::", "GE_F64", ";", "Not", "=", "true", ";", "break", ";", "case", "FCmpInst", "::", "FCMP_ULE", ":", "Opc", "=", "F32", "?", "WebAssembly", "::", "GT_F32", ":", "WebAssembly", "::", "GT_F64", ";", "Not", "=", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ";", "if", "(", "Not", ")", "ResultReg", "=", "not", "Value", "(", "ResultReg", ")", ";", "updateValueMap", "(", "FCmp", ",", "ResultReg", ")", ";", "return", "true", ";" ]

LLVM

CSKY

CPP

stmt_completion

CPU

620,159

[ "HasBTST16", ";" ]

[ "bool", "hasBTST16", "(", ")", "const", "{", "return" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

620,160

[ "getSubExpr", "(", ")", ")", ";" ]

[ "void", "Cpu0MCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")", "const", "{", "Streamer", ".", "visitUsedExpr", "(", "*" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

620,161

[ "opName", ";" ]

[ "class", "SOPK_Pseudo", "<", "string", "opName", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmOps", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "InstSI", "<", "outs", ",", "ins", ",", "<STR_LIT>", ",", "pattern", ">", ",", "SIMCInstr", "<", "opName", ",", "SIEncodingFamily", ".", "NONE", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "SALU", "=", "<NUM_LIT>", ";", "let", "SOPK", "=", "<NUM_LIT>", ";", "let", "SchedRW", "=", "[", "WriteSALU", "]", ";", "let", "UseNamedOperandTable", "=", "<NUM_LIT>", ";", "string", "Mnemonic", "=" ]

LLVM

AVR

TD

stmt_completion

MPU

620,162

[ "(", "i8", "<NUM_LIT>", ")", ">", ";" ]

[ "def", "AVR_COND_NE", ":", "PatLeaf", "<" ]

GCC

s390

MD

stmt_completion

MPU

620,163

[ ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

620,164

[ "}" ]

[ "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "ConstantN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "bool", "FullFP16", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "ConstantN1", "&&", "ConstantN1", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "hasPairwiseAdd", "(", "N0", "->", "getOpcode", "(", ")", ",", "VT", ",", "FullFP16", ")", ")", "{", "SDLoc", "DL", "(", "N0", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N01", ")", ";", "SDValue", "Other", "=", "N00", ";", "if", "(", "!", "Shuffle", ")", "{", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N00", ")", ";", "Other", "=", "N01", ";", "}", "if", "(", "Shuffle", "&&", "Shuffle", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Other", "==", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VT", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VT", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ")", ";" ]

GCC

alpha

MD

next_suggestion

MPU

620,165

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "leu", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

620,166

[ "*", "_", "_", "edx", ")", ";" ]

[ "if", "(", "_", "_", "get_cpuid_max", "(", "_", "_", "ext", ",", "<NUM_LIT>", ")", "<", "_", "_", "level", ")", "return", "<NUM_LIT>", ";", "_", "_", "cpuid", "(", "_", "_", "level", ",", "*", "_", "_", "eax", ",", "*", "_", "_", "ebx", ",", "*", "_", "_", "ecx", "," ]

LLVM

AArch64

CPP

code_generation

CPU

620,167

[ "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "CCAssignFn", "*", "RetCC", "=", "CallConv", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_AArch64_WebKit_JS", ":", "RetCC_AArch64_AAPCS", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "if", "(", "Outs", "[", "i", "]", ".", "ArgVT", "==", "MVT", "::", "i1", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i1", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "}", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "RetOps", "[", "<NUM_LIT>", "]", ",", "DL", ",", "SRetReg", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "RetValReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "}", "const", "AArch64RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "MVT", "::", "i64", ")", ")", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "MVT", "::", "getFloatingPointVT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class in CSRsViaCopy!", "<STR_LIT>", ")", ";", "}", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

GCC

mips

CPP

program_repair

CPU

620,168

[ "<FIXS>", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", ")", "<FIXE>" ]

[ "enum", "reg_classmips_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "<BUGS>", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", ")", "<BUGE>", "{", "int", "regno", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

620,169

[ "}" ]

[ "def", "VORRiv4i16", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI16", ":", "$", "SIMM", ",", "DPR", ":", "$", "src", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "v4i16", "(", "NEONvorrImm", "DPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SIMM", "{", "<NUM_LIT>", "}", ";" ]

GCC

aarch64

CPP

program_repair

CPU

620,170

[ "<FIXS>", "static", "const", "aarch64_sve_vec_issue_info", "neoversev2_sve_issue_info", "=", "<FIXE>" ]

[ "<NUM_LIT>", "}", ";", "<BUGS>", "static", "const", "aarch64_sve_vec_issue_info", "demeter_sve_issue_info", "=", "<BUGE>", "{", "{", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,171

[ "Val", ";" ]

[ "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Val", "=", "Imm8", "<<", "(", "<NUM_LIT>", "*", "ByteNum", ")", ";", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ByteNum", "=", "(", "OpCmode", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Val", "=", "Imm8", "<<", "(", "<NUM_LIT>", "*", "ByteNum", ")", ";", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ByteNum", "=", "<NUM_LIT>", "+", "(", "OpCmode", "&", "<NUM_LIT>", ")", ";", "Val", "=", "(", "Imm8", "<<", "(", "<NUM_LIT>", "*", "ByteNum", ")", ")", "|", "(", "<NUM_LIT>", ">>", "(", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "ByteNum", ")", ")", ")", ";", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "OpCmode", "==", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "ByteNum", "=", "<NUM_LIT>", ";", "ByteNum", "<", "<NUM_LIT>", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "ModImm", ">>", "ByteNum", ")", "&", "<NUM_LIT>", ")", "Val", "|=", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "*", "ByteNum", ")", ";", "}", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported VMOV immediate", "<STR_LIT>", ")", ";", "}", "return" ]

GCC

i386

CPP

stmt_completion

CPU

620,172

[ "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pminub128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ",", "(", "_", "_", "v16qi", ")", "_", "_" ]

LLVM

TVM

CPP

stmt_completion

Virtual ISA

620,173

[ "(", ")", ";" ]

[ "return", "new", "TVMRegStackify" ]

LLVM

Mips

TD

stmt_completion

CPU

620,174

[ "=", "funct", ";" ]

[ "class", "SYS_FM", "<", "bits", "<", "<NUM_LIT>", ">", "funct", ">", ":", "StdArch", "{", "bits", "<", "<NUM_LIT>", ">", "code_", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "code_", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

620,175

[ "if", "(", "NextMII", "!=", "E", "&&", "MI", "->", "isInsideBundle", "(", ")", "&&", "!", "NextMII", "->", "isInsideBundle", "(", ")", ")", "{" ]

[ "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

620,176

[ "}" ]

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Hexagon Split Double Registers", "<STR_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

620,177

[ "}", "else", "{" ]

[ "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "'", "$", "'", "<<", "Op", ".", "getImm", "(", ")", ";", "if", "(", "CommentStream", "&&", "(", "Op", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "||", "Op", ".", "getImm", "(", ")", "<", "-", "<NUM_LIT>", ")", ")", "*", "CommentStream", "<<", "format", "(", "<STR_LIT>", "imm = 0x%llX\\n", "<STR_LIT>", ",", "(", "long", "long", ")", "Op", ".", "getImm", "(", ")", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

620,178

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

program_repair

CPU

620,179

[ "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>" ]

[ "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "," ]

GCC

mips

CPP

stmt_completion

CPU

620,180

[ ")", ")", "return", "true", ";" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "perm2", "[", "i", "]", "+=", "nelt", ";", "if", "(", "mips_expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "perm2", ",", "nelt", ")", ")", "return", "true", ";", "}", "else", "{", "if", "(", "mips_expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "d", "->", "perm", ",", "nelt", ")", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "perm2", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "+", "nelt", ")", "&", "(", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "if", "(", "mips_expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op1", ",", "d", "->", "op0", ",", "perm2", ",", "nelt" ]

LLVM

AArch64

CPP

stmt_completion

CPU

620,181

[ "(", ")", ",", "getShiftExtendAmount", "(", ")", ")", ";" ]

[ "void", "addShifterOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "unsigned", "Imm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "getShiftExtendType" ]

LLVM

Mips

TD

stmt_completion

CPU

620,182

[ "<", "<NUM_LIT>", ">", ";" ]

[ "class", "CMP_EQ_PH_ENC", ":", "CMP_EQ_QB_R2_FMT" ]

LLVM

X86

CPP

stmt_completion

CPU

620,183

[ "CreateExpr", "(", "BranchTarget", ")", ")", ";" ]

[ "Branch", ".", "addOperand", "(", "MCOperand", "::" ]

LLVM

Hexagon

TD

stmt_completion

DSP

620,184

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]" ]

GCC

arm

CPP

code_generation

CPU

620,185

[ "static", "void", "arm_reorg", "(", "void", ")", "{", "rtx", "insn", ";", "HOST_WIDE_INT", "address", "=", "<NUM_LIT>", ";", "Mfix", "*", "fix", ";", "minipool_fix_head", "=", "minipool_fix_tail", "=", "NULL", ";", "insn", "=", "get_insns", "(", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "insn", ")", "==", "NOTE", ")", ";", "for", "(", "insn", "=", "next_nonnote_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_nonnote_insn", "(", "insn", ")", ")", "{", "if", "(", "TARGET_CIRRUS_FIX_INVALID_INSNS", "&&", "(", "arm_cirrus_insn_p", "(", "insn", ")", "||", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "||", "arm_memory_load_p", "(", "insn", ")", ")", ")", "cirrus_reorg", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "BARRIER", ")", "push_minipool_barrier", "(", "insn", ",", "address", ")", ";", "else", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "rtx", "table", ";", "not", "e_invalid_constants", "(", "insn", ",", "address", ",", "true", ")", ";", "address", "+=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "(", "table", "=", "is_jump_table", "(", "insn", ")", ")", "!=", "NULL", ")", "{", "address", "+=", "get_jump_table_size", "(", "table", ")", ";", "insn", "=", "table", ";", "}", "}", "}", "fix", "=", "minipool_fix_head", ";", "while", "(", "fix", ")", "{", "Mfix", "*", "ftmp", ";", "Mfix", "*", "fdel", ";", "Mfix", "*", "last_added_fix", ";", "Mfix", "*", "last_barrier", "=", "NULL", ";", "Mfix", "*", "this_fix", ";", "while", "(", "fix", "&&", "GET_CODE", "(", "fix", "->", "insn", ")", "==", "BARRIER", ")", "fix", "=", "fix", "->", "next", ";", "if", "(", "fix", "==", "NULL", ")", "break", ";", "last_added_fix", "=", "NULL", ";", "for", "(", "ftmp", "=", "fix", ";", "ftmp", ";", "ftmp", "=", "ftmp", "->", "next", ")", "{", "if", "(", "GET_CODE", "(", "ftmp", "->", "insn", ")", "==", "BARRIER", ")", "{", "if", "(", "ftmp", "->", "address", ">=", "minipool_vector_head", "->", "max_address", ")", "break", ";", "last_barrier", "=", "ftmp", ";", "}", "else", "if", "(", "(", "ftmp", "->", "minipool", "=", "add_minipool_forward_ref", "(", "ftmp", ")", ")", "==", "NULL", ")", "break", ";", "last_added_fix", "=", "ftmp", ";", "}", "if", "(", "last_barrier", "!=", "NULL", ")", "{", "for", "(", "fdel", "=", "last_barrier", "->", "next", ";", "fdel", "&&", "fdel", "!=", "ftmp", ";", "fdel", "=", "fdel", "->", "next", ")", "{", "fdel", "->", "minipool", "->", "refcount", "--", ";", "fdel", "->", "minipool", "=", "NULL", ";", "}", "ftmp", "=", "last_barrier", ";", "}", "else", "{", "HOST_WIDE_INT", "max_address", ";", "gcc_assert", "(", "ftmp", ")", ";", "max_address", "=", "minipool_vector_head", "->", "max_address", ";", "if", "(", "ftmp", "->", "address", "<", "max_address", ")", "max_address", "=", "ftmp", "->", "address", ";", "last_barrier", "=", "create_fix_barrier", "(", "last_added_fix", ",", "max_address", ")", ";", "}", "assign_minipool_offsets", "(", "last_barrier", ")", ";", "while", "(", "ftmp", ")", "{", "if", "(", "GET_CODE", "(", "ftmp", "->", "insn", ")", "!=", "BARRIER", "&&", "(", "(", "ftmp", "->", "minipool", "=", "add_minipool_backward_ref", "(", "ftmp", ")", ")", "==", "NULL", ")", ")", "break", ";", "ftmp", "=", "ftmp", "->", "next", ";", "}", "for", "(", "this_fix", "=", "fix", ";", "this_fix", "&&", "ftmp", "!=", "this_fix", ";", "this_fix", "=", "this_fix", "->", "next", ")", "if", "(", "GET_CODE", "(", "this_fix", "->", "insn", ")", "!=", "BARRIER", ")", "{", "rtx", "addr", "=", "plus_constant", "(", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "minipool_vector_label", ")", ",", "this_fix", "->", "minipool", "->", "offset", ")", ";", "*", "this_fix", "->", "loc", "=", "gen_rtx_MEM", "(", "this_fix", "->", "mode", ",", "addr", ")", ";", "}", "dump_minipool", "(", "last_barrier", "->", "insn", ")", ";", "fix", "=", "ftmp", ";", "}", "after_arm_reorg", "=", "<NUM_LIT>", ";", "obstack_free", "(", "&", "minipool_obstack", ",", "minipool_startobj", ")", ";", "}" ]

[ "Gcc", "puts", "the", "pool", "in", "the", "wrong", "place", "for", "ARM", ",", "since", "we", "can", "only", "load", "addresses", "a", "limited", "distance", "around", "the", "pc", ".", "We", "do", "some", "special", "munging", "to", "move", "the", "constant", "pool", "values", "to", "the", "correct", "point", "in", "the", "code", "." ]

GCC

alpha

CPP

program_repair

MPU

620,186

[ "<FIXS>", "FRP", "(", "emit_move_insn", "(", "sa_reg", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "bias", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "FRP", "(", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "stack_pointer_rtx", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_PV", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "FRP", "(", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "sa_reg", ",", "reg_offset", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_RA", ")", ")", ")", ";", "<FIXE>" ]

[ "bias", "=", "reg_offset", ",", "reg_offset", "=", "<NUM_LIT>", ";", "sa_reg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "emit_move_insn", "(", "sa_reg", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "bias", ")", ")", ";", "<BUGE>", "}", "if", "(", "TARGET_OPEN_VMS", "&&", "vms_is_stack_procedure", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "stack_pointer_rtx", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_PV", ")", ")", ";", "<BUGE>", "}", "if", "(", "imask", "&", "(", "<NUM_LIT>", "L", "<<", "REG_RA", ")", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "sa_reg", ",", "reg_offset", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "REG_RA", ")", ")", ";", "<BUGE>", "imask", "&=", "~", "(", "<NUM_LIT>", "L", "<<", "REG_RA", ")", ";", "reg_offset", "+=", "<NUM_LIT>", ";", "}" ]

GCC

i386

MD

next_suggestion

CPU

620,187

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V4DF", "(", "vec_concat", ":", "V8DF", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

620,188

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,189

[ "*=", "-", "<NUM_LIT>", ";" ]

[ "if", "(", "Val", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "<NUM_LIT>", ";", "if", "(", "!", "(", "Val", "&", "<NUM_LIT>", ")", ")", "imm" ]

GCC

aarch64

MD

program_repair

CPU

620,190

[ "<FIXS>", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "{", "@", "[", "cons", ":", "<NUM_LIT>", "[", "Ucr", "[", "Usf", "}", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CALLEE_ABI", ")", "(", "clobber", "(", "reg", ":", "DI", "LR_REGNUM", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_expand", "<STR_LIT>" ]

GCC

lm32

CPP

code_generation

MPU

620,191

[ "static", "void", "lm32_block_move_inline", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "switch", "(", "alignment", ")", "{", "case", "<NUM_LIT>", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "bits", "=", "<NUM_LIT>", ";", "break", ";", "}", "mode", "=", "int_mode_for_size", "(", "bits", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "delta", "=", "bits", "/", "BITS_PER_UNIT", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "length", "/", "delta", ")", ";", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offset", ")", ")", ";", "}", "for", "(", "offset", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "offset", "+", "delta", "<=", "length", ";", "offset", "+=", "delta", ",", "i", "++", ")", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offset", ")", ",", "regs", "[", "i", "]", ")", ";", "if", "(", "offset", "<", "length", ")", "{", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "offset", ")", ";", "move_by_pieces", "(", "dest", ",", "src", ",", "length", "-", "offset", ",", "MIN", "(", "MEM_ALIGN", "(", "src", ")", ",", "MEM_ALIGN", "(", "dest", ")", ")", ",", "RETURN_BEGIN", ")", ";", "}", "}" ]

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

LLVM

AMDGPU

CPP

program_repair

GPU

620,192

[ "<FIXS>", "using", "SDWAOperandsVector", "=", "SmallVector", "SDWAOperand", "*", ",", "<NUM_LIT>", ">", ";", "<FIXE>" ]

[ "class", "SIPeepholeSDWA", ":", "public", "MachineFunctionPass", "{", "public", ":", "<BUGS>", "typedef", "SmallVector", "SDWAOperand", "*", ",", "<NUM_LIT>", ">", "SDWAOperandsVector", ";", "<BUGE>", "private", ":", "MachineRegisterInfo", "*", "MRI", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

620,193

[ ")", "{" ]

[ "LiveInterval", "*", "ToLI", "=", "&", "LIS", ".", "getInterval", "(", "ToReg", ")", ";", "SlotIndex", "FromIdx", "=", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getRegSlot", "(", ")", ";", "VNInfo", "*", "FromVNI", "=", "FromLI", "->", "getVNInfoAt", "(", "FromIdx", ")", ";", "SmallVector", "<", "SlotIndex", ",", "<NUM_LIT>", ">", "Indices", ";", "for", "(", "auto", "I", "=", "MRI", ".", "use_begin", "(", "FromReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", "++", ";", "MachineInstr", "*", "Where", "=", "O", ".", "getParent", "(", ")", ";", "if", "(", "&", "MI", "==", "Where", "||", "!", "MDT", ".", "dominates", "(", "&", "MI", ",", "Where", ")", ")", "continue", ";", "SlotIndex", "WhereIdx", "=", "LIS", ".", "getInstructionIndex", "(", "*", "Where", ")", ";", "VNInfo", "*", "WhereVNI", "=", "FromLI", "->", "getVNInfoAt", "(", "WhereIdx", ")", ";", "if", "(", "WhereVNI", "&&", "WhereVNI", "!=", "FromVNI", ")", "continue", ";", "VNInfo", "*", "ToVNI", "=", "ToLI", "->", "getVNInfoAt", "(", "WhereIdx", ")", ";", "if", "(", "ToVNI", "&&", "ToVNI", "!=", "FromVNI", ")", "continue", ";", "Changed", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Setting operand ", "<STR_LIT>", "<<", "O", "<<", "<STR_LIT>", " in ", "<STR_LIT>", "<<", "*", "Where", "<<", "<STR_LIT>", " from ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "O", ".", "setReg", "(", "ToReg", ")", ";", "if", "(", "!", "O", ".", "isUndef", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", "false", ")", ";", "Indices", ".", "push_back", "(", "WhereIdx", ".", "getRegSlot", "(", ")", ")", ";", "}", "}", "if", "(", "Changed" ]

LLVM

X86

CPP

next_suggestion

CPU

620,194

[ "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";" ]

[ "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "We can only lower v32i8 with AVX2!", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v32i8", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

620,195

[ "const", "{" ]

[ "Register", "ARMTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")" ]

LLVM

PIC16

CPP

next_suggestion

MPU

620,196

[ "InFlag", "=", "getOutFlag", "(", "LoadRet", ")", ";" ]

[ "SDValue", "LoadRet", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i", "<", "RetVals", ";", "i", "++", ")", "{", "LoadRet", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Chain", ",", "LdLo", ",", "LdHi", ",", "DAG", ".", "getConstant", "(", "LdOffset", "+", "Offset", ",", "MVT", "::", "i8", ")", ",", "InFlag", ")", ";" ]

LLVM

Mips

CPP

program_repair

CPU

620,197

[ "<FIXS>", "if", "(", "STI", "->", "hasMips32r6", "(", ")", ")", "<FIXE>", "<FIXS>", "TII", "->", "get", "(", "STI", "->", "inMicroMipsMode", "(", ")", "?", "Mips", "::", "BC_MMR6", ":", "Mips", "::", "BC", ")", ")", "<FIXE>", "<FIXS>", ".", "append", "(", "BuildMI", "(", "*", "MFp", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "J", ")", ")", ".", "addMBB", "(", "TgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MFp", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "NOP", ")", ")", ")", ";", "<FIXE>" ]

[ "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "LongBrMBB", "->", "addSuccessor", "(", "TgtMBB", ")", ";", "<BUGS>", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", ")", "<BUGE>", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "<BUGS>", "TII", "->", "get", "(", "Subtarget", ".", "inMicroMipsMode", "(", ")", "?", "Mips", "::", "BC_MMR6", ":", "Mips", "::", "BC", ")", ")", "<BUGE>", ".", "addMBB", "(", "TgtMBB", ")", ";", "elseMIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", "<BUGS>", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "J", ")", ")", ".", "addMBB", "(", "TgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "NOP", ")", ")", ")", ";", "<BUGE>", "assert", "(", "LongBrMBB", "->", "size", "(", ")", "==", "LongBranchSeqSize", ")", ";", "}" ]

GCC

pru

CPP

next_suggestion

CPU

620,198

[ "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";" ]

[ "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "<=", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";" ]

GCC

rx

MD

next_suggestion

CPU

620,199

[ "<STR_LIT>" ]

[ "(", "memex_nocc", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "extend_types", ":", "SI", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]