docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	SystemZ	TD	next_suggestion	CPU	623,700	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	MD	stmt_completion	CPU	623,701	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	code_generation	GPU	623,702	[ "int", "GCNTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "", ">", "Args", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "!", "OrigTy", ".", "isSimple", "(", ")", ")", "{", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "MVT", "::", "SimpleValueType", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "if", "(", "SLT", "==", "MVT", "::", "i64", ")", "return", "get64BitInstrCost", "(", ")", "", "LT", ".", "first", "", "NElts", ";", "return", "getFullRateInstrCost", "(", ")", "", "LT", ".", "first", "", "NElts", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "AND", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "if", "(", "SLT", "==", "MVT", "::", "i64", ")", "{", "return", "<NUM_LIT>", "", "getFullRateInstrCost", "(", ")", "", "LT", ".", "first", "", "NElts", ";", "}", "return", "LT", ".", "first", "", "NElts", "", "getFullRateInstrCost", "(", ")", ";", "case", "ISD", "::", "MUL", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "MVT", "::", "i64", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "<NUM_LIT>", "", "QuarterRateCost", "+", "(", "<NUM_LIT>", "", "<NUM_LIT>", ")", "", "FullRateCost", ")", "", "LT", ".", "first", "", "NElts", ";", "}", "return", "QuarterRateCost", "", "NElts", "", "LT", ".", "first", ";", "}", "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "FSUB", ":", "case", "ISD", "::", "FMUL", ":", "if", "(", "SLT", "==", "MVT", "::", "f64", ")", "return", "LT", ".", "first", "", "NElts", "", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "MVT", "::", "f32", "\|\|", "SLT", "==", "MVT", "::", "f16", ")", "return", "LT", ".", "first", "", "NElts", "", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "ISD", "::", "FDIV", ":", "case", "ISD", "::", "FREM", ":", "if", "(", "SLT", "==", "MVT", "::", "f64", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "", "get64BitInstrCost", "(", ")", "+", "<NUM_LIT>", "", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "<NUM_LIT>", "", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "", "Cost", "", "NElts", ";", "}", "if", "(", "!", "Args", ".", "empty", "(", ")", "&&", "match", "(", "Args", "[", "<NUM_LIT>", "]", ",", "PatternMatch", "::", "m_FPOne", "(", ")", ")", ")", "{", "if", "(", "(", "SLT", "==", "MVT", "::", "f32", "&&", "!", "ST", "->", "hasFP32Denormals", "(", ")", ")", "\|\|", "(", "SLT", "==", "MVT", "::", "f16", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", ")", "{", "return", "LT", ".", "first", "", "getQuarterRateInstrCost", "(", ")", "", "NElts", ";", "}", "}", "if", "(", "SLT", "==", "MVT", "::", "f16", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "", "getFullRateInstrCost", "(", ")", "+", "<NUM_LIT>", "", "getQuarterRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "", "Cost", "", "NElts", ";", "}", "if", "(", "SLT", "==", "MVT", "::", "f32", "\|\|", "SLT", "==", "MVT", "::", "f16", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "", "getFullRateInstrCost", "(", ")", "+", "<NUM_LIT>", "", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasFP32Denormals", "(", ")", ")", "{", "Cost", "+=", "<NUM_LIT>", "", "getFullRateInstrCost", "(", ")", ";", "}", "return", "LT", ".", "first", "", "NElts", "", "Cost", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}" ]	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
LLVM	Mips	CPP	program_repair	CPU	623,703	[ "<FIXS>", "if", "(", "auto", "*", "MipsExpr", "=", "dyn_cast", "MipsMCExpr", ">", "(", "Value", ")", ")", "{", "if", "(", "MipsExpr", "&&", "MipsExpr", "->", "getKind", "(", ")", "==", "MipsMCExpr", "::", "MEK_DTPREL", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "OutStreamer", "->", "EmitDTPRel32Value", "(", "MipsExpr", "->", "getSubExpr", "(", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OutStreamer", "->", "EmitDTPRel64Value", "(", "MipsExpr", "->", "getSubExpr", "(", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected size of expression value.", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "<FIXE>" ]	[ "void", "MipsAsmPrinter", "::", "EmitDebugValue", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ")", "const", "{", "<BUGS>", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "OutStreamer", "->", "EmitDTPRel32Value", "(", "Value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OutStreamer", "->", "EmitDTPRel64Value", "(", "Value", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected size of expression value.", "<STR_LIT>", ")", ";", "<BUGE>", "}", "}" ]
GCC	rs6000	CPP	stmt_completion	CPU	623,704	[ "ret", ";" ]	[ "end_sequence", "(", ")", ";", "if", "(", "ret", "!=", "x", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nrs6000_legitimize_address: mode %s, old code %s, ", "<STR_LIT>", "<STR_LIT>", "new code %s, modified\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "x", ")", ")", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "ret", ")", ")", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Original address:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "oldx:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "oldx", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "New address:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "ret", ")", ";", "if", "(", "insns", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Insns added:\\n", "<STR_LIT>", ")", ";", "debug_rtx_list", "(", "insns", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nrs6000_legitimize_address: mode %s, code %s, no change:\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "x", ")", ")", ")", ";", "debug_rtx", "(", "x", ")", ";", "}", "if", "(", "insns", ")", "emit_insn", "(", "insns", ")", ";", "return" ]
LLVM	ARM	CPP	program_repair	CPU	623,705	[ "<FIXS>", "typedef", "std", "::", "pair", "unsigned", ",", "bool", ">", "RegAndKill", ";", "SmallVector", "RegAndKill", ",", "<NUM_LIT>", ">", "Regs", ";", "<FIXE>" ]	[ "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "<BUGS>", "SmallVector", "std", "::", "pair", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "Regs", ";", "<BUGE>", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	623,706	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "SIMDLdStSingleDTied", "<", "bit", "L", ",", "bit", "R", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "string", "asm", ",", "dag", "oops", ",", "dag", "iops", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDLdStSingleTied", "<", "L", ",", "R", ",", "opcode", ",", "asm", ",", "<STR_LIT>", ",", "oops", ",", "iops", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,707	[ "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128bh", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtne2ps_pbh", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128bh", ")", "_", "_", "builtin_ia32_cvtne2ps2bf16_v8bf", "(", "_", "_", "A", ",", "_", "_" ]
LLVM	PowerPC	CPP	program_repair	CPU	623,708	[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/MC/MCStreamer.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/PassManager.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "PPCTargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "PPC.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/PassManager.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCStreamer.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetOptions.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/CommandLine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/FormattedStream.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/TargetRegistry.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "static", "cl", "::" ]
GCC	i386	CPP	code_generation	CPU	623,709	[ "static", "void", "ix86_emit_save_reg_using_mov", "(", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "rtx", "mem", ",", "addr", ",", "base", ",", "insn", ";", "unsigned", "int", "align", ";", "addr", "=", "choose_baseaddr", "(", "cfa_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "addr", ")", ";", "align", "=", "MIN", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ",", "INCOMING_STACK_BOUNDARY", ")", ";", "set_mem_align", "(", "mem", ",", "align", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "base", "=", "addr", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "gcc_checking_assert", "(", "REG_P", "(", "base", ")", ")", ";", "if", "(", "m", "->", "fs", ".", "realigned", ")", "{", "gcc_checking_assert", "(", "stack_realign_drap", ")", ";", "if", "(", "regno", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "mem", ")", ";", "}", "else", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_EXPRESSION", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "}", "else", "if", "(", "base", "!=", "m", "->", "fs", ".", "cfa_reg", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "m", "->", "fs", ".", "cfa_reg", ",", "m", "->", "fs", ".", "cfa_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "}" ]	[ "Emit", "a", "single", "register", "save", "at", "CFA", "-", "CFA_OFFSET", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	623,710	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", "Unexpected ISD::MEMBARRIER encountered. Should be libcall!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}" ]
GCC	mcore	CPP	code_generation	MPU	623,711	[ "static", "const", "char", "", "mcore_strip_name_encoding", "(", "const", "char", "", "str", ")", "{", "return", "str", "+", "(", "str", "[", "<NUM_LIT>", "]", "==", "'", "@", "'", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}" ]	[ "Undo", "the", "effects", "of", "the", "above", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,712	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]
LLVM	X86	CPP	next_suggestion	CPU	623,713	[ "FuncInfo", "->", "setBytesToPopOnReturn", "(", "<NUM_LIT>", ")", ";" ]	[ "int", "HomeOffset", "=", "TFI", ".", "getOffsetOfLocalArea", "(", ")", "+", "<NUM_LIT>", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NumIntRegs", "", "<NUM_LIT>", "+", "HomeOffset", ",", "false", ")", ")", ";", "if", "(", "NumIntRegs", "<", "<NUM_LIT>", ")", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ")", ";", "}", "else", "{", "FuncInfo", "->", "setVarArgsGPOffset", "(", "NumIntRegs", "", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setVarArgsFPOffset", "(", "ArgGPRs", ".", "size", "(", ")", "", "<NUM_LIT>", "+", "NumXMMRegs", "", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "ArgGPRs", ".", "size", "(", ")", "", "<NUM_LIT>", "+", "ArgXMMs", ".", "size", "(", ")", "", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "RSFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Offset", "=", "FuncInfo", "->", "getVarArgsGPOffset", "(", ")", ";", "for", "(", "SDValue", "Val", ":", "LiveGPRs", ")", "{", "SDValue", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "RSFIN", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "Offset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "!", "ArgXMMs", ".", "empty", "(", ")", "&&", "NumXMMRegs", "!=", "ArgXMMs", ".", "size", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SaveXMMOps", ";", "SaveXMMOps", ".", "push_back", "(", "Chain", ")", ";", "SaveXMMOps", ".", "push_back", "(", "ALVal", ")", ";", "SaveXMMOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ")", ")", ";", "SaveXMMOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "FuncInfo", "->", "getVarArgsFPOffset", "(", ")", ")", ")", ";", "SaveXMMOps", ".", "insert", "(", "SaveXMMOps", ".", "end", "(", ")", ",", "LiveXMMRegs", ".", "begin", "(", ")", ",", "LiveXMMRegs", ".", "end", "(", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "SaveXMMOps", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOps", ")", ";", "}", "else", "{", "assert", "(", "MFI", "->", "hasMustTailInVarArgFunc", "(", ")", ")", ";", "auto", "&", "Forwards", "=", "FuncInfo", "->", "getForwardedMustTailRegParms", "(", ")", ";", "typedef", "X86MachineFunctionInfo", "::", "Forward", "Forward", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "LiveGPRs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LiveGPRs", "[", "I", "]", ")", ";", "Forwards", ".", "push_back", "(", "Forward", "(", "VReg", ",", "ArgGPRs", "[", "NumIntRegs", "+", "I", "]", ",", "MVT", "::", "i64", ")", ")", ";", "}", "if", "(", "!", "ArgXMMs", ".", "empty", "(", ")", ")", "{", "unsigned", "ALVReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ALVReg", ",", "ALVal", ")", ";", "Forwards", ".", "push_back", "(", "Forward", "(", "ALVReg", ",", "X86", "::", "AL", ",", "MVT", "::", "i8", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "LiveXMMRegs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "X86", "::", "VR128RegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LiveXMMRegs", "[", "I", "]", ")", ";", "Forwards", ".", "push_back", "(", "Forward", "(", "VReg", ",", "ArgXMMs", "[", "NumXMMRegs", "+", "I", "]", ",", "MVT", "::", "v4f32", ")", ")", ";", "}", "}", "}", "}", "if", "(", "X86", "::", "isCalleePop", "(", "CallConv", ",", "Is64Bit", ",", "isVarArg", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "{", "FuncInfo", "->", "setBytesToPopOnReturn", "(", "StackSize", ")", ";", "}", "else", "{" ]
GCC	rs6000	CPP	program_repair	CPU	623,714	[ "<FIXS>", "if", "(", "mode", "==", "DFmode", ")", "<FIXE>", "<FIXS>", "if", "(", "mode", "==", "SFmode", "&&", "named", ")", "<FIXE>" ]	[ "{", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "return", "false", ";", "<BUGS>", "if", "(", "TARGET_DOUBLE_FLOAT", "&&", "mode", "==", "DFmode", ")", "<BUGE>", "return", "true", ";", "<BUGS>", "if", "(", "TARGET_SINGLE_FLOAT", "&&", "mode", "==", "SFmode", "&&", "named", ")", "<BUGE>", "return", "true", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,715	[ "Unable to resolve frame index!", "<STR_LIT>", ")", ";" ]	[ "const", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "AArch64InstrInfo", "", "TII", "=", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Done", "=", "rewriteAArch64FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	623,716	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "set", "(", "strict_low_part", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "ior", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,717	[ "::", "Fail", ";" ]	[ "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "return", "MCDisassembler" ]
LLVM	X86	CPP	stmt_completion	CPU	623,718	[ ";" ]	[ "unsigned", "DstReg", ";", "unsigned", "MemOpndSlot", "=", "<NUM_LIT>", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "CurOp", "++", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "TRI", "->", "isTypeLegalForClass", "(", "", "RC", ",", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Invalid destination!", "<STR_LIT>", ")", ";", "(", "void", ")", "TRI", ";", "Register", "mainDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "restoreDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MemOpndSlot", "=", "CurOp", ";", "MVT", "PVT", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "(", "PVT", "==", "MVT", "::", "i64", "\|\|", "PVT", "==", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Invalid Pointer Size!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "", "thisMBB", "=", "MBB", ";", "MachineBasicBlock", "", "mainMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "", "restoreMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "I", ",", "mainMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "MF", "->", "push_back", "(", "restoreMBB", ")", ";", "restoreMBB", "->", "setMachineBlockAddressTaken", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "unsigned", "PtrStoreOpc", "=", "<NUM_LIT>", ";", "unsigned", "LabelReg", "=", "<NUM_LIT>", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "", "PVT", ".", "getStoreSize", "(", ")", ";", "bool", "UseImmLabel", "=", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "&&", "!", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "UseImmLabel", ")", "{", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";", "const", "TargetRegisterClass", "", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "LabelReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "", "thisMBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "LEA64r", ")", ",", "LabelReg", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "restoreMBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "X86InstrInfo", "", "XII", "=", "static_cast", "<", "const", "X86InstrInfo", "", ">", "(", "TII", ")", ";", "MIB", "=", "BuildMI", "(", "", "thisMBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "LEA32r", ")", ",", "LabelReg", ")", ".", "addReg", "(", "XII", "->", "getGlobalBaseReg", "(", "MF", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "restoreMBB", ",", "Subtarget", ".", "classifyBlockAddressReference", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mi32", ":", "X86", "::", "MOV32mi", ";", "MIB", "=", "BuildMI", "(", "", "thisMBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "PtrStoreOpc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86", "::", "AddrNumOperands", ";", "++", "i", ")", "{", "if", "(", "i", "==", "X86", "::", "AddrDisp", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ")", ";", "}", "if", "(", "!", "UseImmLabel", ")", "MIB", ".", "addReg", "(", "LabelReg", ")", ";", "else", "MIB", ".", "addMBB", "(", "restoreMBB", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "if", "(", "MF", "->", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", "cf-protection-return", "<STR_LIT>", ")", ")", "{", "emitSetJmpShadowStackFix", "(", "MI", ",", "thisMBB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "", "thisMBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "EH_SjLj_Setup", ")", ")", ".", "addMBB", "(", "restoreMBB", ")", ";", "const", "X86RegisterInfo", "", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "MIB", ".", "addRegMask", "(", "RegInfo", "->", "getNoPreservedMask", "(", ")", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "restoreMBB", ")", ";", "BuildMI", "(", "mainMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "MOV32r0", ")", ",", "mainDstReg", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "PHI", ")", ",", "DstReg", ")", ".", "addReg", "(", "mainDstReg", ")", ".", "addMBB", "(", "mainMBB", ")", ".", "addReg", "(", "restoreDstReg", ")", ".", "addMBB", "(", "restoreMBB", ")", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "", "MF", ")", ")", "{", "const", "bool", "Uses64BitFramePtr", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "\|\|", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "X86MachineFunctionInfo", "", "X86FI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "X86FI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "MF", ")", ";", "Register", "BasePtr", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "unsigned", "Opm", "=", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rm", ":", "X86", "::", "MOV32rm", ";", "addRegOffset", "(", "BuildMI", "(", "restoreMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "Opm", ")", ",", "BasePtr", ")", ",", "FramePtr", ",", "true", ",", "X86FI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "BuildMI", "(", "restoreMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "MOV32ri", ")", ",", "restoreDstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "restoreMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "restoreMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "sinkMBB" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,719	[ "return", "VAddrSize", "==", "AddrSize", ";" ]	[ "int", "SrsrcIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "int", "DimIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "dim", ")", ";", "assert", "(", "VAddr0Idx", "!=", "-", "<NUM_LIT>", ")", ";", "assert", "(", "SrsrcIdx", "!=", "-", "<NUM_LIT>", ")", ";", "assert", "(", "SrsrcIdx", ">", "VAddr0Idx", ")", ";", "if", "(", "DimIdx", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "AMDGPU", "::", "MIMGDimInfo", "*", "DimInfo", "=", "AMDGPU", "::", "getMIMGDimInfoByEncoding", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "<NUM_LIT>", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "AMDGPU", "::", "getRegOperandSize", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "<NUM_LIT>", ";", "unsigned", "AddrSize", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "<NUM_LIT>", ")", "AddrSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "AddrSize", ">", "<NUM_LIT>", ")", "AddrSize", "=", "<NUM_LIT>", ";", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	623,720	[ "TM", ",", "MCE", ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createX86CodeEmitterPass", "(", "X86TargetMachine", "&", "TM", ",", "MachineCodeEmitter", "&", "MCE", ")", "{", "return", "new", "Emitter", "(" ]
GCC	i386	MD	next_suggestion	CPU	623,721	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Alpha	CPP	stmt_completion	MPU	623,722	[ "&", "JCE", ")", "{" ]	[ "bool", "AlphaTargetMachine", "::", "addSimpleCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DumpAsm", ",", "JITCodeEmitter" ]
LLVM	Patmos	CPP	program_repair	VLIW	623,723	[ "<FIXS>", "std", "::", "vector", "Register", ">", "rreg_spilled", ";", "std", "::", "map", "Register", ",", "unsigned", ">", "sreg_unspilled", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "CSI", ".", "size", "(", ")", ";", "i", "++", ")", "{", "auto", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "auto", "frame_idx", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "<FIXE>", "<FIXS>", "for", "(", "auto", "entry", ":", "sreg_unspilled", ")", "{", "auto", "reg", "=", "entry", ".", "first", ";", "auto", "frame_idx", "=", "entry", ".", "second", ";", "Register", "tmpReg", ";", "if", "(", "rreg_spilled", ".", "empty", "(", ")", ")", "{", "auto", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "assert", "(", "(", "!", "PatmosSinglePathInfo", "::", "isEnabled", "(", "", "MF", ")", "\|\|", "!", "PatmosSinglePathInfo", "::", "isRootLike", "(", "", "MF", ")", ")", "&&", "<STR_LIT>", "Couldn't find general-purpose register to use for spilling special-purpose register", "<STR_LIT>", ")", ";", "tmpReg", "=", "get_special_spill_restore_reg", "(", "reg", ")", ";", "}", "else", "{", "tmpReg", "=", "rreg_spilled", "[", "reg", ".", "id", "(", ")", "%", "rreg_spilled", ".", "size", "(", ")", "]", ";", "}", "TII", ".", "copyPhysReg", "(", "MBB", ",", "MI", ",", "DL", ",", "tmpReg", ",", "reg", ",", "true", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "tmpReg", ",", "true", ",", "frame_idx", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "<FIXE>" ]	[ "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "STC", ".", "getInstrInfo", "(", ")", ";", "<BUGS>", "unsigned", "spilledSize", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "<BUGE>", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "<BUGS>", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "continue", ";", "}", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "auto", "tmpReg", "=", "get_special_spill_restore_reg", "(", "Reg", ")", ";", "TII", ".", "copyPhysReg", "(", "MBB", ",", "MI", ",", "DL", ",", "tmpReg", ",", "Reg", ",", "true", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "Reg", "=", "tmpReg", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "spilledSize", "+=", "<NUM_LIT>", ";", "<BUGE>", "}", "return", "true", ";" ]
GCC	i386	CPP	stmt_completion	CPU	623,724	[ "_", "_", "v4df", ")", "_", "mm256_avx512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_shuffle_f64x2", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256d", "_", "_", "A", ",", "_", "_", "m256d", "_", "_", "B", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_shuf_f64x2_256_mask", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(" ]
LLVM	ARM64	TD	next_suggestion	CPU	623,725	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
GCC	s390	MD	next_suggestion	MPU	623,726	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VF_HW", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	ia64	CPP	next_suggestion	CPU	623,727	[ "else", "if", "(", "LOC_REGNO_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "current_frame_info", ".", "n_input_regs", "+", "regno", "-", "LOC_REG", "(", "<NUM_LIT>", ")", ";" ]	[ "else", "if", "(", "regno", "==", "current_frame_info", ".", "r", "[", "reg_fp", "]", ")", "regno", "=", "HARD_FRAME_POINTER_REGNUM", ";", "}", "if", "(", "IN_REGNO_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "IN_REG", "(", "<NUM_LIT>", ")", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	623,728	[ "OS", "<<", "'", "\\n", "'", ";" ]	[ "if", "(", "First", ")", "First", "=", "false", ";", "else", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "OS", "<<", "WebAssembly", "::", "TypeToString", "(", "WebAssembly", "::", "toValType", "(", "Type", ")", ")", ";", "}" ]
LLVM	FISC	CPP	program_repair	CPU	623,729	[ "<FIXS>", "case", "ISD", "::", "Constant", ":", "<FIXE>" ]	[ "switch", "(", "Src", ".", "getOpcode", "(", ")", ")", "{", "<BUGS>", "case", "ISD", "::", "Constant", ":", "<BUGE>", "Src", "=", "ConstantToRegisterExpand", "(", "N", ",", "Src", ")", ";", "break", ";" ]
GCC	i386	MD	program_repair	CPU	623,730	[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,731	[ ";" ]	[ "BuildMI", "(", "", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY_U_H", ")", ",", "Rs", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "UsingMips32", "?", "Mips", "::", "SH", ":", "Mips", "::", "SH64", ")", ")", ".", "addReg", "(", "Rs", ")", ".", "addReg", "(", "Rt", ")", ".", "addImm", "(", "Imm", ")", ".", "addMemOperand", "(", "BB", "->", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "&", "MMO", ",", "MMO", ".", "getOffset", "(", ")", ",", "MMO", ".", "getSize", "(", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB" ]
GCC	pa	MD	next_suggestion	CPU	623,732	[ "(", "cond", "[", "(", "and", "(", "const_int", "<NUM_LIT>", ")", "(", "eq", "(", "const_int", "<NUM_LIT>", ")", "(", "pc", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")" ]
GCC	pa	CPP	stmt_completion	CPU	623,733	[ "SHIFT_REGS", ")", "{" ]	[ "if", "(", "flag_pic", "\|\|", "!", "read_only_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "SImode", ":", "sri", "->", "icode", "=", "CODE_FOR_reload_insi_r1", ";", "break", ";", "case", "DImode", ":", "sri", "->", "icode", "=", "CODE_FOR_reload_indi_r1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "NO_REGS", ";", "}", "}", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "\|\|", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "regno", "=", "true_regnum", "(", "x", ")", ";", "if", "(", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "\|\|", "regno", "==", "-", "<NUM_LIT>", ")", "&&", "FP_REG_CLASS_P", "(", "rclass", ")", ")", "{", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "IS_INDEX_ADDR_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "}", "sri", "->", "icode", "=", "(", "in_p", "?", "direct_optab_handler", "(", "reload_in_optab", ",", "mode", ")", ":", "direct_optab_handler", "(", "reload_out_optab", ",", "mode", ")", ")", ";", "return", "NO_REGS", ";", "}", "if", "(", "rclass", "==" ]
LLVM	ARM	TD	stmt_completion	CPU	623,734	[ "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	Z80	CPP	stmt_completion	MPU	623,735	[ "&&", "<STR_LIT>", "Constraints: EliminateFI", "<STR_LIT>", ")", ";" ]	[ "unsigned", "OpNo", "=", "FIOperandNum", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "FrameReg", "=", "Z80", "::", "SP", ";", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Offset : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";", "const", "Z80InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "Z80InstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "Z80", "::", "LD16ri", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Z80", "::", "HL" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,736	[ "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "new", "Phi", "(", "BA", ")", ";" ]	[ "if", "(", "HasDF", "==", "PhiM", ".", "end", "(", ")", "\|\|", "HasDF", "->", "second", ".", "empty", "(", ")", ")", "return", ";", "auto", "MaxCoverIn", "=", "[", "this", "]", "(", "RegisterRef", "RR", ",", "RegisterSet", "&", "RRs", ")", "->", "RegisterRef", "{", "for", "(", "RegisterRef", "I", ":", "RRs", ")", "if", "(", "I", "!=", "RR", "&&", "RegisterAggr", "::", "isCoverOf", "(", "I", ",", "RR", ",", "PRI", ")", ")", "RR", "=", "I", ";", "return", "RR", ";", "}", ";", "RegisterSet", "MaxDF", ";", "for", "(", "RegisterRef", "I", ":", "HasDF", "->", "second", ")", "MaxDF", ".", "insert", "(", "MaxCoverIn", "(", "I", ",", "HasDF", "->", "second", ")", ")", ";", "std", "::", "vector", "<", "RegisterRef", ">", "MaxRefs", ";", "RegisterSet", "&", "RefB", "=", "RefM", "[", "BA", ".", "Id", "]", ";", "for", "(", "RegisterRef", "I", ":", "MaxDF", ")", "MaxRefs", ".", "push_back", "(", "MaxCoverIn", "(", "I", ",", "RefB", ")", ")", ";", "std", "::", "sort", "(", "MaxRefs", ".", "begin", "(", ")", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "auto", "NewEnd", "=", "std", "::", "unique", "(", "MaxRefs", ".", "begin", "(", ")", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "MaxRefs", ".", "erase", "(", "NewEnd", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "auto", "Aliased", "=", "[", "this", ",", "&", "MaxRefs", "]", "(", "RegisterRef", "RR", ",", "std", "::", "vector", "<", "unsigned", ">", "&", "Closure", ")", "->", "bool", "{", "for", "(", "unsigned", "I", ":", "Closure", ")", "if", "(", "PRI", ".", "alias", "(", "RR", ",", "MaxRefs", "[", "I", "]", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "NodeList", "Preds", ";", "const", "MachineBasicBlock", "", "MBB", "=", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "for", "(", "MachineBasicBlock", "", "PB", ":", "MBB", "->", "predecessors", "(", ")", ")", "Preds", ".", "push_back", "(", "findBlock", "(", "PB", ")", ")", ";", "while", "(", "!", "MaxRefs", ".", "empty", "(", ")", ")", "{", "std", "::", "vector", "<", "unsigned", ">", "ClosureIdx", "=", "{", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "MaxRefs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Aliased", "(", "MaxRefs", "[", "i", "]", ",", "ClosureIdx", ")", ")", "ClosureIdx", ".", "push_back", "(", "i", ")", ";", "unsigned", "CS", "=", "ClosureIdx", ".", "size", "(", ")", ";" ]
GCC	sparc	MD	next_suggestion	CPU	623,737	[ "<STR_LIT>" ]	[ "(", "neg", ":", "SF", "(", "fma", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	623,738	[ "if", "(", "!", "LoopContainsA", "&&", "LoopContainsB", ")", "return", "false", ";" ]	[ "MachineBasicBlock", "", "LayoutSucc", "=", "Next", "==", "MF", ".", "end", "(", ")", "?", "nullptr", ":", "&", "", "Next", ";", "std", "::", "stable_sort", "(", "Succs", ".", "begin", "(", ")", ",", "Succs", ".", "end", "(", ")", ",", "[", "=", ",", "&", "MLI", "]", "(", "const", "MachineBasicBlock", "", "A", ",", "const", "MachineBasicBlock", "", "B", ")", "{", "if", "(", "A", "==", "B", ")", "return", "false", ";", "bool", "LoopContainsA", "=", "LoopContains", "(", "Loop", ",", "A", ")", ";", "bool", "LoopContainsB", "=", "LoopContains", "(", "Loop", ",", "B", ")", ";", "if", "(", "LoopContainsA", "&&", "!", "LoopContainsB", ")", "return", "true", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,739	[ "while", "(", "!", "PHIOperands", ".", "empty", "(", ")", ")", "{" ]	[ "bool", "hasVGPRInput", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "InputReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "unsigned", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "", "MRI", ",", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "}", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Def", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "", "MRI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "!", "isSafeToFoldImmIntoCopy", "(", "Def", ",", "SrcDef", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "{", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "Def", "->", "addImplicitDefUseOperands", "(", "", "MF", ")", ";", "Def", "->", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "}", "}", "}", "if", "(", "(", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "PHIRes", ")", "&&", "RC0", "!=", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "&&", "(", "hasVGPRInput", "\|\|", "numVGPRUses", ">", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing PHI: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Legalizing PHI: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "legalizeOperands", "(", "MI", ",", "MDT", ")", ";", "}" ]
LLVM	Mips	CPP	program_repair	CPU	623,740	[ "<FIXS>", "SDValue", "MAdd", "=", "CurDAG", "->", "getNode", "(", "MultOpc", ",", "DL", ",", "MVT", "::", "Untyped", ",", "<FIXE>", "<FIXS>", "ACCIn", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "LoIdx", "=", "CurDAG", "->", "getConstant", "(", "Mips", "::", "sub_lo", ",", "MVT", "::", "i32", ")", ";", "SDValue", "LoOut", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "MAdd", ",", "LoIdx", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ",", "LoOut", ")", ";", "}", "if", "(", "!", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "HiIdx", "=", "CurDAG", "->", "getConstant", "(", "Mips", "::", "sub_hi", ",", "MVT", "::", "i32", ")", ";", "SDValue", "HiOut", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "MAdd", ",", "HiIdx", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ",", "HiOut", ")", ";", "}", "<FIXE>" ]	[ "SDValue", "Chain", "=", "CurDAG", "->", "getEntryNode", "(", ")", ";", "DebugLoc", "DL", "=", "ADDENode", "->", "getDebugLoc", "(", ")", ";", "MultOpc", "=", "MultOpc", "==", "ISD", "::", "UMUL_LOHI", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGS>", "SDValue", "MAdd", "=", "CurDAG", "->", "getNode", "(", "MultOpc", ",", "DL", ",", "MVT", "::", "Glue", ",", "<BUGE>", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "ADDCNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ADDENode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CopyFromLo", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Mips", "::", "LO", ",", "MVT", "::", "i32", ",", "MAdd", ")", ";", "SDValue", "CopyFromHi", "=", "CurDAG", "->", "getCopyFromReg", "(", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Mips", "::", "HI", ",", "MVT", "::", "i32", ",", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "!", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ",", "CopyFromLo", ")", ";", "if", "(", "!", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ",", "CopyFromHi", ")", ";", "<BUGE>", "return", "true", ";", "}" ]
LLVM	MSP430	CPP	next_suggestion	MPU	623,741	[ "}" ]	[ "SMLoc", "EndLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Val", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "case", "AsmToken", "::", "At", ":", "{", "SMLoc", "StartLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ";", "SMLoc", "RegStartLoc", ",", "EndLoc", ";", "if", "(", "ParseRegister", "(", "RegNo", ",", "RegStartLoc", ",", "EndLoc", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Plus", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Hash", ":", "SMLoc", "StartLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ")", ")", "{", "SMLoc", "EndLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,742	[ "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "Base", "=", "Const32", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", ")", "{", "EVT", "StoredVT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getOffset", "(", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "OffsetFitsS11", "(", "StoredVT", ",", "Offset", ")", ")", "{", "MVT", "PointerTy", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "const", "GlobalValue", "", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getGlobal", "(", ")", ";", "SDValue", "TargAddr", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PointerTy", ",", "<NUM_LIT>", ")", ";", "SDNode", "", "NewBase", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "CONST32_set", ",", "dl", ",", "PointerTy", ",", "TargAddr", ")", ";", "if", "(", "StoredVT", "==", "MVT", "::", "i64", ")", "Opcode", "=", "Hexagon", "::", "STrid_indexed", ";", "else", "if", "(", "StoredVT", "==", "MVT", "::", "i32", ")", "Opcode", "=", "Hexagon", "::", "STriw_indexed", ";", "else", "if", "(", "StoredVT", "==", "MVT", "::", "i16", ")", "Opcode", "=", "Hexagon", "::", "STrih_indexed", ";", "else", "if", "(", "StoredVT", "==", "MVT", "::", "i8", ")", "Opcode", "=", "Hexagon", "::", "STrib_indexed", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "unknown memory type", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "NewBase", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Offset", ",", "PointerTy", ")", ",", "Value", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops", ",", "<NUM_LIT>", ")", ";" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	623,743	[ "<NUM_LIT>", ";" ]	[ "int", "MAD24HI", "=", "<NUM_LIT>", ";", "int", "MUL24", "=", "<NUM_LIT>", ";", "int", "MUL24HI", "=", "<NUM_LIT>", ";", "int", "SHL", "=", "<NUM_LIT>", ";", "int", "SHR", "=", "<NUM_LIT>", ";", "int", "AND", "=", "<NUM_LIT>", ";", "int", "NOT", "=", "<NUM_LIT>", ";", "int", "OR", "=", "<NUM_LIT>", ";", "int", "POPCOUNT", "=", "<NUM_LIT>", ";", "int", "XOR", "=", "<NUM_LIT>", ";", "int", "BITEXTRACT", "=", "<NUM_LIT>", ";", "int", "BITINSERT", "=", "<NUM_LIT>", ";", "int", "BITMASK", "=", "<NUM_LIT>", ";", "int", "BITREV", "=", "<NUM_LIT>", ";", "int", "BITSELECT", "=", "<NUM_LIT>", ";", "int", "FIRSTBIT", "=", "<NUM_LIT>", ";", "int", "LASTBIT", "=", "<NUM_LIT>", ";", "int", "COMBINE", "=", "<NUM_LIT>", ";", "int", "EXPAND", "=", "<NUM_LIT>", ";", "int", "LDA", "=", "<NUM_LIT>", ";", "int", "MOV", "=", "<NUM_LIT>", ";", "int", "SHUFFLE", "=", "<NUM_LIT>", ";", "int", "UNPACKHI", "=", "<NUM_LIT>", ";", "int", "UNPACKLO", "=", "<NUM_LIT>", ";", "int", "PACK", "=", "<NUM_LIT>", ";", "int", "UNPACK", "=", "<NUM_LIT>", ";", "int", "CMOV", "=", "<NUM_LIT>", ";", "int", "CLASS", "=", "<NUM_LIT>", ";", "int", "NCOS", "=", "<NUM_LIT>", ";", "int", "NEXP2", "=", "<NUM_LIT>", ";", "int", "NFMA", "=", "<NUM_LIT>", ";", "int", "NLOG2", "=", "<NUM_LIT>", ";", "int", "NRCP", "=", "<NUM_LIT>", ";", "int", "NRSQRT", "=", "<NUM_LIT>", ";", "int", "NSIN", "=", "<NUM_LIT>", ";", "int", "NSQRT", "=", "<NUM_LIT>", ";", "int", "BITALIGN", "=", "<NUM_LIT>", ";", "int", "BYTEALIGN", "=", "<NUM_LIT>", ";", "int", "PACKCVT", "=", "<NUM_LIT>", ";", "int", "UNPACKCVT", "=", "<NUM_LIT>", ";", "int", "LERP", "=", "<NUM_LIT>", ";", "int", "SAD", "=", "<NUM_LIT>", ";", "int", "SADHI", "=", "<NUM_LIT>", ";", "int", "SEGMENTP", "=", "<NUM_LIT>", ";", "int", "FTOS", "=", "<NUM_LIT>", ";", "int", "STOF", "=", "<NUM_LIT>", ";", "int", "CMP", "=", "<NUM_LIT>", ";", "int", "CVT", "=", "<NUM_LIT>", ";", "int", "LD", "=", "<NUM_LIT>", ";", "int", "ST", "=", "<NUM_LIT>", ";", "int", "ATOMIC", "=", "<NUM_LIT>", ";", "int", "ATOMICNORET", "=", "<NUM_LIT>", ";", "int", "SIGNAL", "=", "<NUM_LIT>", ";", "int", "SIGNALNORET", "=", "<NUM_LIT>", ";", "int", "MEMFENCE", "=", "<NUM_LIT>", ";", "int", "RDIMAGE", "=", "<NUM_LIT>", ";", "int", "LDIMAGE", "=", "<NUM_LIT>", ";", "int", "STIMAGE", "=", "<NUM_LIT>", ";", "int", "IMAGEFENCE", "=", "<NUM_LIT>", ";", "int", "QUERYIMAGE", "=", "<NUM_LIT>", ";", "int", "QUERYSAMPLER", "=", "<NUM_LIT>", ";", "int", "CBR", "=", "<NUM_LIT>", ";", "int", "BR", "=", "<NUM_LIT>", ";", "int", "SBR", "=", "<NUM_LIT>", ";", "int", "BARRIER", "=", "<NUM_LIT>", ";", "int", "WAVEBARRIER", "=", "<NUM_LIT>", ";", "int", "ARRIVEFBAR", "=", "<NUM_LIT>", ";", "int", "INITFBAR", "=", "<NUM_LIT>", ";", "int", "JOINFBAR", "=", "<NUM_LIT>", ";", "int", "LEAVEFBAR", "=", "<NUM_LIT>", ";", "int", "RELEASEFBAR", "=", "<NUM_LIT>", ";", "int", "WAITFBAR", "=", "<NUM_LIT>", ";", "int", "LDF", "=", "<NUM_LIT>", ";", "int", "ACTIVELANECOUNT", "=", "<NUM_LIT>", ";", "int", "ACTIVELANEID", "=", "<NUM_LIT>", ";", "int", "ACTIVELANEMASK", "=", "<NUM_LIT>", ";", "int", "ACTIVELANEPERMUTE", "=", "<NUM_LIT>", ";", "int", "CALL", "=", "<NUM_LIT>", ";", "int", "SCALL", "=", "<NUM_LIT>", ";", "int", "ICALL", "=", "<NUM_LIT>", ";", "int", "RET", "=", "<NUM_LIT>", ";", "int", "ALLOCA", "=", "<NUM_LIT>", ";", "int", "CURRENTWORKGROUPSIZE", "=", "<NUM_LIT>", ";", "int", "CURRENTWORKITEMFLATID", "=", "<NUM_LIT>", ";", "int", "DIM", "=", "<NUM_LIT>", ";", "int", "GRIDGROUPS", "=", "<NUM_LIT>", ";", "int", "GRIDSIZE", "=", "<NUM_LIT>", ";", "int", "PACKETCOMPLETIONSIG", "=", "<NUM_LIT>", ";", "int", "PACKETID", "=", "<NUM_LIT>", ";", "int", "WORKGROUPID", "=", "<NUM_LIT>", ";", "int", "WORKGROUPSIZE", "=", "<NUM_LIT>", ";", "int", "WORKITEMABSID", "=", "<NUM_LIT>", ";", "int", "WORKITEMFLATABSID", "=", "<NUM_LIT>", ";", "int", "WORKITEMFLATID", "=", "<NUM_LIT>", ";", "int", "WORKITEMID", "=", "<NUM_LIT>", ";", "int", "CLEARDETECTEXCEPT", "=", "<NUM_LIT>", ";", "int", "GETDETECTEXCEPT", "=", "<NUM_LIT>", ";", "int", "SETDETECTEXCEPT", "=", "<NUM_LIT>", ";", "int", "ADDQUEUEWRITEINDEX", "=", "<NUM_LIT>", ";", "int", "CASQUEUEWRITEINDEX", "=", "<NUM_LIT>", ";", "int", "LDQUEUEREADINDEX", "=", "<NUM_LIT>", ";", "int", "LDQUEUEWRITEINDEX", "=", "<NUM_LIT>", ";", "int", "STQUEUEREADINDEX", "=", "<NUM_LIT>", ";", "int", "STQUEUEWRITEINDEX", "=", "<NUM_LIT>", ";", "int", "CLOCK", "=", "<NUM_LIT>", ";", "int", "CUID", "=", "<NUM_LIT>", ";", "int", "DEBUGTRAP", "=", "<NUM_LIT>", ";", "int", "GROUPBASEPTR", "=", "<NUM_LIT>", ";", "int", "KERNARGBASEPTR", "=", "<NUM_LIT>", ";", "int", "LANEID", "=", "<NUM_LIT>", ";", "int", "MAXCUID", "=", "<NUM_LIT>", ";", "int", "MAXWAVEID", "=", "<NUM_LIT>", ";", "int", "NULLPTR", "=", "<NUM_LIT>", ";", "int", "WAVEID", "=", "<NUM_LIT>", ";", "int", "FIRST_USER_DEFINED", "=", "<NUM_LIT>", ";", "int", "GCNMADU", "=", "<NUM_LIT>", ";", "int", "GCNMADS", "=", "<NUM_LIT>", ";", "int", "GCNMAX3", "=", "<NUM_LIT>", ";", "int", "GCNMIN3", "=", "<NUM_LIT>", ";", "int", "GCNMED3", "=", "<NUM_LIT>", ";", "int", "GCNFLDEXP", "=", "<NUM_LIT>", ";", "int", "GCNFREXP_EXP", "=", "<NUM_LIT>", ";", "int", "GCNFREXP_MANT", "=", "<NUM_LIT>", ";", "int", "GCNTRIG_PREOP", "=", "<NUM_LIT>", ";", "int", "GCNBFM", "=", "<NUM_LIT>", ";", "int", "GCNLD", "=", "<NUM_LIT>", ";", "int", "GCNST", "=", "<NUM_LIT>", ";", "int", "GCNATOMIC", "=", "<NUM_LIT>", ";", "int", "GCNATOMICNORET", "=", "<NUM_LIT>", ";", "int", "GCNSLEEP", "=", "<NUM_LIT>", ";", "int", "GCNPRIORITY", "=", "<NUM_LIT>", ";", "int", "GCNREGIONALLOC", "=" ]
LLVM	R600	CPP	next_suggestion	GPU	623,744	[ "while", "(", "!", "Order", ".", "empty", "(", ")", "&&", "!", "Visited", ".", "count", "(", "LoopEnd", ")", "&&", "dominatesPredicates", "(", "Entry", ",", "Order", ".", "back", "(", ")", ")", ")", "{" ]	[ "}", "else", "{", "BasicBlock", "", "Flow", "=", "needPrefix", "(", "false", ")", ";", "BasicBlock", "", "Entry", "=", "Node", "->", "getEntry", "(", ")", ";", "BasicBlock", "*", "Next", "=", "needPostfix", "(", "Flow", ",", "ExitUseAllowed", ")", ";", "Conditions", ".", "push_back", "(", "BranchInst", "::", "Create", "(", "Entry", ",", "Next", ",", "BoolUndef", ",", "Flow", ")", ")", ";", "addPhiValues", "(", "Flow", ",", "Entry", ")", ";", "DT", "->", "changeImmediateDominator", "(", "Entry", ",", "Flow", ")", ";", "PrevNode", "=", "Node", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	623,745	[ "asm", ",", "<STR_LIT>", ",", "OpNode", ",", "v8i8", ">", ";" ]	[ "def", "v8i8", ":", "BaseSIMDZipVector", "<", "<NUM_LIT>", ",", "opc", ",", "V64", "," ]
GCC	pa	MD	stmt_completion	CPU	623,746	[ ")", ")" ]	[ "(", "plus", ":", "DI", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	623,747	[ "==", "<NUM_LIT>", ";" ]	[ "static", "bool", "isVINSERTIndex", "(", "SDNode", "", "N", ",", "unsigned", "vecWidth", ")", "{", "assert", "(", "(", "vecWidth", "==", "<NUM_LIT>", "\|\|", "vecWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected vector width", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "Index", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "(", "Index", "", "ElSize", ")", "%", "vecWidth" ]
GCC	i386	CPP	stmt_completion	CPU	623,748	[ "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "v2df", ")", "_", "_", "C", ")", ";" ]	[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vfmaddsd", "(", "-", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_" ]
GCC	avr	CPP	stmt_completion	MPU	623,749	[ ")", ")", "{" ]	[ "static", "addr_space_t", "avr_nonconst_pointer_addrspace", "(", "tree", "typ", ")", "{", "while", "(", "ARRAY_TYPE", "==", "TREE_CODE", "(", "typ", ")", ")", "typ", "=", "TREE_TYPE", "(", "typ", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "typ", ")", ")", "{", "tree", "target", "=", "TREE_TYPE", "(", "typ", ")", ";", "if", "(", "FUNCTION_TYPE", "==", "TREE_CODE", "(", "target", ")", ")", "return", "avr_nonconst_pointer_addrspace", "(", "TREE_TYPE", "(", "target", ")", ")", ";", "while", "(", "TREE_CODE", "(", "target", ")", "==", "ARRAY_TYPE", ")", "target", "=", "TREE_TYPE", "(", "target", ")", ";", "addr_space_t", "as", "=", "TYPE_ADDR_SPACE", "(", "target", ")", ";", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "as", ")", "&&", "!", "TYPE_READONLY", "(", "target", ")", "&&", "avr_addr_space_supported_p", "(", "as" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	623,750	[ "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{" ]	[ "void", "ScheduleDAGPostRA", "::", "dumpSchedule", "(", ")", "const", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "begin", "(", ")", ",", "ME", "=" ]
LLVM	R600	CPP	stmt_completion	GPU	623,751	[ ")", "<", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "KCacheBanks", "[", "<NUM_LIT>", "]", ".", "second", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "KCacheBanks", "[", "<NUM_LIT>", "]", ".", "second", ")", ".", "addImm", "(", "AluInstCount", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]	[ "BuildMI", "(", "MBB", ",", "ClauseHead", ",", "MBB", ".", "findDebugLoc", "(", "ClauseHead", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Address", "++", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "KCacheBanks", "[", "<NUM_LIT>", "]", ".", "first", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "KCacheBanks", "[", "<NUM_LIT>", "]", ".", "first", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,752	[ "&", "Invalid", ")", ";" ]	[ "return", "isValue", "(", ")", "\|\|", "!", "(", "OpN" ]
GCC	mips	MD	stmt_completion	CPU	623,753	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]
LLVM	Mips	TD	stmt_completion	CPU	623,754	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "CLTI_U_W_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,755	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_tfrt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue" ]
GCC	ia64	MD	next_suggestion	CPU	623,756	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,757	[ ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>" ]
GCC	pa	CPP	next_suggestion	CPU	623,758	[ "update_total_code_bytes", "(", "last_address", ")", ";" ]	[ "if", "(", "insn", "&&", "CALL_P", "(", "insn", ")", ")", "{", "fputs", "(", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ",", "file", ")", ";", "extra_nop", "=", "true", ";", "}", "else", "extra_nop", "=", "false", ";", "fputs", "(", "<STR_LIT>", "\\t.EXIT\\n\\t.PROCEND\\n", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "TARGET_SOM", "&&", "TARGET_GAS", ")", "{", "in_section", "=", "NULL", ";", "cfun", "->", "machine", "->", "in_nsubspa", "=", "<NUM_LIT>", ";", "}", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "last_address", "=", "extra_nop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "insn", "=", "get_last_nonnote_insn", "(", ")", ";", "if", "(", "insn", ")", "{", "last_address", "+=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "if", "(", "INSN_P", "(", "insn", ")", ")", "last_address", "+=", "insn_default_length", "(", "insn", ")", ";", "}", "last_address", "=", "(", "(", "last_address", "+", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "&", "~", "(", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", ";", "}", "else", "last_address", "=", "UINT_MAX", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,759	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	623,760	[ ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v2f32", ",", "fmul", ">", ";" ]	[ "def", "VMULslfd", ":", "N3VDSL", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBIND" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,761	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	CPP	stmt_completion	CPU	623,762	[ ".", "_", "_", "o", ")", ";" ]	[ "_", "_", "builtin_neon_vst4v2sf", "(", "(", "_", "_", "builtin_neon_sf", "*", ")", "_", "_", "a", ",", "_", "_", "bu" ]
LLVM	X86	CPP	program_repair	CPU	623,763	[ "<FIXS>", "class", "X86ExecutionDomainFix", ":", "public", "ExecutionDomainFix", "{", "<FIXE>", "<FIXS>", "X86ExecutionDomainFix", "(", ")", ":", "ExecutionDomainFix", "(", "ID", ",", "X86", "::", "VR128XRegClass", ")", "{", "}", "<FIXE>", "<FIXS>", "char", "X86ExecutionDomainFix", "::", "ID", ";", "<FIXE>", "<FIXS>", "INITIALIZE_PASS_BEGIN", "(", "X86ExecutionDomainFix", ",", "<STR_LIT>", "x86-execution-domain-fix", "<STR_LIT>", ",", "<STR_LIT>", "X86 Execution Domain Fix", "<STR_LIT>", ",", "false", ",", "false", ")", "INITIALIZE_PASS_DEPENDENCY", "(", "ReachingDefAnalysis", ")", "INITIALIZE_PASS_END", "(", "X86ExecutionDomainFix", ",", "<STR_LIT>", "x86-execution-domain-fix", "<STR_LIT>", ",", "<STR_LIT>", "X86 Execution Domain Fix", "<STR_LIT>", ",", "false", ",", "false", ")", "<FIXE>" ]	[ "void", "addPreSched2", "(", ")", "override", ";", "}", ";", "<BUGS>", "class", "X86ExecutionDepsFix", ":", "public", "ExecutionDepsFix", "{", "<BUGE>", "public", ":", "static", "char", "ID", ";", "<BUGS>", "X86ExecutionDepsFix", "(", ")", ":", "ExecutionDepsFix", "(", "ID", ",", "X86", "::", "VR128XRegClass", ")", "{", "}", "<BUGE>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Execution Dependency Fix", "<STR_LIT>", ";", "}", "}", ";", "<BUGS>", "char", "X86ExecutionDepsFix", "::", "ID", ";", "<BUGE>", "}", "<BUGS>", "INITIALIZE_PASS", "(", "X86ExecutionDepsFix", ",", "<STR_LIT>", "x86-execution-deps-fix", "<STR_LIT>", ",", "<STR_LIT>", "X86 Execution Dependency Fix", "<STR_LIT>", ",", "false", ",", "false", ")", "<BUGE>", "TargetPassConfig", "", "X86TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "X86PassConfig", "(", "", "this", ",", "PM", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	623,764	[ "return", "SDValue", "(", ")", ";" ]	[ "static", "SDValue", "PerformSUBECombine", "(", "SDNode", "", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "MipsSubtarget", "", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMips32", "(", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", "&&", "SelectMsub", "(", "N", ",", "&", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	623,765	[ "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "alignment : ", "<STR_LIT>", "<<", "DebugStr", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]	[ "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\nFunction : ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "uint64_t", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "int64_t", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "FrameIndex : ", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "spOffset : ", "<STR_LIT>", "<<", "spOffset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "stackSize : ", "<STR_LIT>", "<<", "stackSize" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	623,766	[ "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";" ]	[ "bool", "Changed", "=", "false", ";", "if", "(", "OldReg", "==", "NewReg", ")", "{", "Changed", "=", "true", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "OldReg", ")", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MO", ".", "setIsDead", "(", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	623,767	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	623,768	[ "Last", ".", "dump", "(", ")", ";", ")", ";" ]	[ "continue", ";", "}", "unsigned", "LastVReg", "=", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "auto", "UI", "=", "MRI", "->", "use_nodbg_begin", "(", "LastVReg", ")", ",", "UE", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "MachineOperand", "&", "MO", "=", "", "UI", "++", ";", "MachineInstr", "&", "MI", "=", "", "MO", ".", "getParent", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "MemOpNo", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", "+", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ")", ";", "MO", ".", "setReg", "(", "First", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "MemOpNo", "+", "X86", "::", "AddrDisp", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Op", ".", "setImm", "(", "Op", ".", "getImm", "(", ")", "+", "AddrDispShift", ")", ";", "else", "if", "(", "!", "Op", ".", "isJTI", "(", ")", ")", "Op", ".", "setOffset", "(", "Op", ".", "getOffset", "(", ")", "+", "AddrDispShift", ")", ";", "}", "MRI", "->", "markUsesInDebugValueAsUndef", "(", "LastVReg", ")", ";", "MRI", "->", "clearKillFlags", "(", "First", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "++", "NumRedundantLEAs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "OptimizeLEAs: Remove redundant LEA: ", "<STR_LIT>", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	623,769	[ "addExpr", "(", "Inst", ",", "ImmTLS", ".", "Imm", ")", ";" ]	[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands", "<STR_LIT>", ")", ";", "assert", "(", "Kind", "==", "KindImmTLS", "&&", "<STR_LIT>", "Invalid operand type", "<STR_LIT>", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	623,770	[ ">", ";" ]	[ "uint8_t", "Imm", "=", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "return", "getI8Imm", "(", "Imm", "^", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "BlendCommuteImm8", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint8_t", "Imm", "=", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "return", "getI8Imm", "(", "Imm", "^", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]" ]
LLVM	AMDGPU	CPP	code_generation	GPU	623,771	[ "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", "+promote-alloca,+load-store-opt,+enable-ds128,", "<STR_LIT>", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "<STR_LIT>", "+flat-for-global,+unaligned-access-mode,+trap-handler,", "<STR_LIT>", ";", "FullFS", "+=", "<STR_LIT>", "+enable-prt-strict-null,", "<STR_LIT>", ";", "if", "(", "FS", ".", "contains_insensitive", "(", "<STR_LIT>", "+wavefrontsize", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "FS", ".", "contains_insensitive", "(", "<STR_LIT>", "wavefrontsize16", "<STR_LIT>", ")", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize16,", "<STR_LIT>", ";", "if", "(", "!", "FS", ".", "contains_insensitive", "(", "<STR_LIT>", "wavefrontsize32", "<STR_LIT>", ")", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize32,", "<STR_LIT>", ";", "if", "(", "!", "FS", ".", "contains_insensitive", "(", "<STR_LIT>", "wavefrontsize64", "<STR_LIT>", ")", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize64,", "<STR_LIT>", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "GPU", ",", "FullFS", ")", ";", "if", "(", "Gen", "==", "AMDGPUSubtarget", "::", "INVALID", ")", "{", "Gen", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ":", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ";", "}", "assert", "(", "!", "hasFP64", "(", ")", "\|\|", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "assert", "(", "hasAddr64", "(", ")", "\|\|", "hasFlat", "(", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", "flat-for-global", "<STR_LIT>", ")", "&&", "!", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "AMDGPU", "::", "FeatureFlatForGlobal", ")", ";", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "!", "hasFlat", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", "flat-for-global", "<STR_LIT>", ")", "&&", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "AMDGPU", "::", "FeatureFlatForGlobal", ")", ";", "FlatForGlobal", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")", "MaxPrivateElementSize", "=", "<NUM_LIT>", ";", "if", "(", "LDSBankCount", "==", "<NUM_LIT>", ")", "LDSBankCount", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "<NUM_LIT>", ")", "LocalMemorySize", "=", "<NUM_LIT>", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "<NUM_LIT>", ")", "WavefrontSizeLog2", "=", "<NUM_LIT>", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ";", "HasSMulHi", "=", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX9", ";", "TargetID", ".", "setTargetIDFromFeaturesString", "(", "FS", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "xnack setting for subtarget: ", "<STR_LIT>", "<<", "TargetID", ".", "getXnackSetting", "(", ")", "<<", "'", "\\n", "'", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "sramecc setting for subtarget: ", "<STR_LIT>", "<<", "TargetID", ".", "getSramEccSetting", "(", ")", "<<", "'", "\\n", "'", ")", ";", "return", "*", "this", ";", "}" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
LLVM	PowerPC	CPP	program_repair	CPU	623,772	[ "<FIXS>", "const", "TargetRegisterInfo", "*", "TRI", ",", "Register", "VReg", ")", "const", "{", "<FIXE>" ]	[ "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "", "RC", ",", "<BUGS>", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "<BUGE>" ]
GCC	aarch64	CPP	stmt_completion	CPU	623,773	[ ")", "return", ";" ]	[ "tree", "new", "_", "tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "!", "new", "_", "tree", "&&", "old_tree", ")", "new", "_", "tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "==", "new", "_", "tree" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	623,774	[ ";" ]	[ "const", "std", "::", "multimap", "<", "int", ",", "std", "::", "tuple", "<", "int", ",", "std", "::", "string", ",", "std", "::", "string", ">>", "&", "getStartBEndBCoords", "(", ")", "{", "return", "StartBEndBCoords" ]
LLVM	Hexagon	TD	stmt_completion	DSP	623,775	[ "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	623,776	[ "}" ]	[ "class", "arith_extended_reg32to64", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "arith_extend64", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	623,777	[ ")", ";" ]	[ "return", "createMacroFusionDAGMutation", "(", "shouldScheduleAdjacent" ]
GCC	sh	MD	stmt_completion	CPU	623,778	[ "const_string", "<STR_LIT>", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(" ]
LLVM	X86	CPP	program_repair	CPU	623,779	[ "<FIXS>", "if", "(", "getClassB", "(", "CI", "->", "getType", "(", ")", ")", "==", "getClassB", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "&&", "(", "CI", "->", "getType", "(", ")", "!=", "Type", "::", "FloatTy", "\|\|", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "!=", "Type", "::", "DoubleTy", ")", ")", "<FIXE>" ]	[ "BuildMI", "(", "", "MBB", ",", "IPt", ",", "X86", "::", "MOV32ri", ",", "<NUM_LIT>", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "return", "Reg", ";", "}", "else", "if", "(", "CastInst", "", "CI", "=", "dyn_cast", "CastInst", ">", "(", "V", ")", ")", "{", "<BUGS>", "if", "(", "getClassB", "(", "CI", "->", "getType", "(", ")", ")", "==", "getClassB", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", "<BUGE>", "return", "getReg", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MBB", ",", "IPt", ")", ";", "}", "else", "if", "(", "AllocaInst", "*", "AI", "=", "dyn_castFixedAlloca", "(", "V", ")", ")", "{" ]
LLVM	ARM	TD	stmt_completion	CPU	623,780	[ "v4i32", ",", "v2i32", ",", "ShOp", ">", ";" ]	[ "def", "v4i32", ":", "N3VQSL", "<", "<NUM_LIT>", ",", "op11_8", ",", "IIC_VMULi32Q", ",", "OpcodeStr", ",", "<STR_LIT>", "," ]
LLVM	AArch64	TD	program_repair	CPU	623,781	[ "<FIXS>", "SDPatternOperator", "hiop", ">", "<FIXE>", "<FIXS>", "(", "HalfOpTy", "(", "Neon_vduplane", "(", "EleOpTy", "EleOpVPR", ":", "$", "Re", ")", ",", "(", "i64", "OpImm", ":", "$", "Index", ")", ")", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "SDPatternOperator", "hiop", ">", "<FIXE>", "<FIXS>", "(", "HalfOpTy", "(", "Neon_vduplane", "(", "EleOpTy", "EleOpVPR", ":", "$", "Re", ")", ",", "(", "i64", "OpImm", ":", "$", "Index", ")", ")", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR128Lo", ",", "v4i32", ",", "v4i16", ",", "v8i16", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR128", ",", "v2i64", ",", "v2i32", ",", "v4i32", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128Lo", ",", "v4i32", ",", "v8i16", ",", "v8i16", ",", "v4i16", ",", "Neon_High8H", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "v2i64", ",", "v4i32", ",", "v4i32", ",", "v2i32", ",", "Neon_High4S", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR64Lo", ",", "v4i32", ",", "v4i16", ",", "v4i16", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR64", ",", "v2i64", ",", "v2i32", ",", "v2i32", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR64Lo", ",", "v4i32", ",", "v8i16", ",", "v4i16", ",", "v4i16", ",", "Neon_High8H", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR64", ",", "v2i64", ",", "v4i32", ",", "v2i32", ",", "v2i32", ",", "Neon_High4S", ">", ";", "<FIXE>" ]	[ "class", "NI_2VEL2_laneq", "Instruction", "INST", ",", "Operand", "OpImm", ",", "SDPatternOperator", "op", ",", "RegisterOperand", "EleOpVPR", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "ValueType", "EleOpTy", ",", "ValueType", "HalfOpTy", ",", "<BUGS>", "SDPatternOperator", "hiop", ",", "SDPatternOperator", "coreop", ">", "<BUGE>", ":", "Pat", "(", "ResTy", "(", "op", "(", "ResTy", "VPR128", ":", "$", "src", ")", ",", "(", "HalfOpTy", "(", "hiop", "(", "OpTy", "VPR128", ":", "$", "Rn", ")", ")", ")", ",", "<BUGS>", "(", "HalfOpTy", "(", "coreop", "(", "EleOpTy", "EleOpVPR", ":", "$", "Re", ")", ",", "(", "i64", "OpImm", ":", "$", "Index", ")", ")", ")", ")", ")", ",", "<BUGE>", "(", "INST", "VPR128", ":", "$", "src", ",", "VPR128", ":", "$", "Rn", ",", "EleOpVPR", ":", "$", "Re", ",", "OpImm", ":", "$", "Index", ")", ">", ";", "class", "NI_2VEL2_lane", "Instruction", "INST", ",", "Operand", "OpImm", ",", "SDPatternOperator", "op", ",", "RegisterOperand", "EleOpVPR", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "ValueType", "EleOpTy", ",", "ValueType", "HalfOpTy", ",", "<BUGS>", "SDPatternOperator", "hiop", ",", "SDPatternOperator", "coreop", ">", "<BUGE>", ":", "Pat", "(", "ResTy", "(", "op", "(", "ResTy", "VPR128", ":", "$", "src", ")", ",", "(", "HalfOpTy", "(", "hiop", "(", "OpTy", "VPR128", ":", "$", "Rn", ")", ")", ")", ",", "<BUGS>", "(", "HalfOpTy", "(", "coreop", "(", "EleOpTy", "EleOpVPR", ":", "$", "Re", ")", ",", "(", "i64", "OpImm", ":", "$", "Index", ")", ")", ")", ")", ")", ",", "<BUGE>", "(", "INST", "VPR128", ":", "$", "src", ",", "VPR128", ":", "$", "Rn", ",", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "EleOpVPR", ":", "$", "Re", ",", "sub_64", ")", ",", "OpImm", ":", "$", "Index", ")", ">", ";", "multiclass", "NI_2VEL_v3_pat", "string", "subop", ",", "SDPatternOperator", "op", ">", "{", "def", ":", "NI_2VE_laneq", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm3_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR128Lo", ",", "v4i32", ",", "v4i16", ",", "v8i16", ",", "BinOpFrag", "(", "Neon_vduplane", "(", "Neon_Low8H", "node", ":", "$", "LHS", ")", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VE_laneq", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm2_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR128", ",", "v2i64", ",", "v2i32", ",", "v4i32", ",", "BinOpFrag", "(", "Neon_vduplane", "(", "Neon_Low4S", "node", ":", "$", "LHS", ")", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VEL2_laneq", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm3_bare", ",", "<BUGS>", "op", ",", "VPR128Lo", ",", "v4i32", ",", "v8i16", ",", "v8i16", ",", "v4i16", ",", "Neon_High8H", ",", "BinOpFrag", "(", "Neon_vduplane", "(", "Neon_Low8H", "node", ":", "$", "LHS", ")", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VEL2_laneq", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm2_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "v2i64", ",", "v4i32", ",", "v4i32", ",", "v2i32", ",", "Neon_High4S", ",", "BinOpFrag", "(", "Neon_vduplane", "(", "Neon_Low4S", "node", ":", "$", "LHS", ")", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VE_lane", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm2_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR64Lo", ",", "v4i32", ",", "v4i16", ",", "v4i16", ",", "BinOpFrag", "(", "Neon_vduplane", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VE_lane", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm1_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR64", ",", "v2i64", ",", "v2i32", ",", "v2i32", ",", "BinOpFrag", "(", "Neon_vduplane", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VEL2_lane", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm2_bare", ",", "<BUGS>", "op", ",", "VPR64Lo", ",", "v4i32", ",", "v8i16", ",", "v4i16", ",", "v4i16", ",", "Neon_High8H", ",", "BinOpFrag", "(", "Neon_vduplane", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VEL2_lane", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm1_bare", ",", "<BUGS>", "op", ",", "VPR64", ",", "v2i64", ",", "v4i32", ",", "v2i32", ",", "v2i32", ",", "Neon_High4S", ",", "BinOpFrag", "(", "Neon_vduplane", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "}", "defm", "SMLAL_lane_v3", ":", "NI_2VEL_v3_pat", "<STR_LIT>", ",", "Neon_smlal", ">", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	623,782	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	623,783	[ "return", "ExtendedInMem", "?", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ":", "Val", ";" ]	[ "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", "\|\|", "ExtendedInMem", ")", "ValVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "else", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "Bytes", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "return", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	623,784	[ "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "return", "LowerDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SMIN", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "UMIN", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "SMAX", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "UMAX", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SHL", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "PREFETCH", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "STRICT_SINT_TO_FP", ":", "case", "ISD", "::", "STRICT_UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "STRICT_FP_TO_SINT", ":", "case", "ISD", "::", "STRICT_FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MGATHER", ":", "return", "LowerMGATHER", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MSCATTER", ":", "return", "LowerMSCATTER", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECREDUCE_SEQ_FADD", ":", "return", "LowerVECREDUCE_SEQ_FADD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECREDUCE_ADD", ":", "case", "ISD", "::", "VECREDUCE_AND", ":", "case", "ISD", "::", "VECREDUCE_OR", ":", "case", "ISD", "::", "VECREDUCE_XOR", ":", "case", "ISD", "::", "VECREDUCE_SMAX", ":", "case", "ISD", "::", "VECREDUCE_SMIN", ":", "case", "ISD", "::", "VECREDUCE_UMAX", ":", "case", "ISD", "::", "VECREDUCE_UMIN", ":", "case", "ISD", "::", "VECREDUCE_FADD", ":", "case", "ISD", "::", "VECREDUCE_FMAX", ":", "case", "ISD", "::", "VECREDUCE_FMIN", ":", "return", "LowerVECREDUCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "LowerATOMIC_LOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "return", "LowerATOMIC_LOAD_AND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VSCALE", ":", "return", "LowerVSCALE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerFixedLengthVectorIntExtendToSVE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "{", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "EVT", "ExtraEltVT", "=", "ExtraVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "ExtraEltVT", "!=", "MVT", "::", "i8", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i16", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i32", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i64", ")", ")", "return", "SDValue", "(", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	623,785	[ "<STR_LIT>", ")", ";" ]	[ "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "G_TRUNC", "&&", "<STR_LIT>", "Unsupported operand for G_ANYEXT", "<STR_LIT>", ")", ";", "assert", "(", "DstRegBank", ".", "getID", "(", ")", "==", "ARM", "::", "GPRRegBankID", "&&", "<STR_LIT>", "Unsupported combination of register banks", "<STR_LIT>", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "SrcReg", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported size", "<STR_LIT>", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported size", "<STR_LIT>", ")", ";", "unsigned", "IgnoredBits", "=", "MRI", ".", "createVirtualRegister", "(", "&", "ARM", "::", "GPRRegClass", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "I", ".", "getIterator", "(", ")", ")", ";", "auto", "MovI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "ARM", "::", "VMOVRRD", ")", ")", ".", "addDef", "(", "DstReg", ")", ".", "addDef", "(", "IgnoredBits", ")", ".", "addUse", "(", "SrcReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "", "MovI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "DstRegBank", ".", "getID", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "G_TRUNC/G_ANYEXT operands on different register banks\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "ARM", "::", "GPRRegBankID", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "G_TRUNC/G_ANYEXT on non-GPR not supported yet\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "COPY", ")", ")", ";", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "G_CONSTANT", ":", "{", "if", "(", "!", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "isPointer", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unsupported constant type\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "&", "Val", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "isCImm", "(", ")", ")", "{", "if", "(", "!", "Val", ".", "getCImm", "(", ")", "->", "isZero", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unsupported pointer constant value\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Val", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Val", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Unexpected operand for G_CONSTANT", "<STR_LIT>", ")", ";", "if", "(", "Val", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unsupported pointer constant value\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "assert", "(", "!", "STI", ".", "isThumb", "(", ")", "&&", "<STR_LIT>", "Unsupported subtarget", "<STR_LIT>", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "ARM", "::", "MOVi", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Alignment", "=", "Size", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "\|\|", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported FP constant type", "<STR_LIT>", ")", ";", "auto", "LoadOpcode", "=", "Size", "==", "<NUM_LIT>", "?", "ARM", "::", "VLDRS", ":", "ARM", "::", "VLDRD", ";", "auto", "ConstPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "auto", "CPIndex", "=", "ConstPool", "->", "getConstantPoolIndex", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", ",", "Alignment", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "LoadOpcode", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addConstantPoolIndex", "(", "CPIndex", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "case", "G_INTTOPTR", ":", "case", "G_PTRTOINT", ":", "{", "auto", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "auto", "&", "SrcRegBank", "=", "", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "const", "auto", "&", "DstRegBank", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "DstRegBank", ".", "getID", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "G_INTTOPTR/G_PTRTOINT operands on different register banks\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "ARM", "::", "GPRRegBankID", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "G_INTTOPTR/G_PTRTOINT on non-GPR not supported yet\\n" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	623,786	[ "}" ]	[ "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "Originals", ".", "push_back", "(", "&", "I", ")", ";", "for", "(", "Instruction", "*", "I", ":", "Originals", ")", "{", "auto", "[", "Rsrc", ",", "Off", "]", "=", "visit", "(", "I", ")", ";", "assert", "(", "(", "(", "Rsrc", "&&", "Off", ")", "\|\|", "(", "!", "Rsrc", "&&", "!", "Off", ")", ")", "&&", "<STR_LIT>", "Can't have a resource but no offset", "<STR_LIT>", ")", ";", "if", "(", "Rsrc", ")", "RsrcParts", "[", "I", "]", "=", "Rsrc", ";", "if", "(", "Off", ")", "OffParts", "[", "I", "]", "=", "Off", ";" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	623,787	[ "llvm_float_ty", "]", ",", "[", "llvm_float_ty", "]", ",", "[", "IntrNoMem", "]", ">", ";" ]	[ "def", "int_HSAIL_nlog2_f32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[" ]
LLVM	X86	CPP	code_generation	CPU	623,788	[ "bool", "X86TargetLowering", "::", "ExpandInlineAsm", "(", "CallInst", "", "CI", ")", "const", "{", "InlineAsm", "", "IA", "=", "cast", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ";", "const", "std", "::", "string", "&", "AsmStr", "=", "IA", "->", "getAsmString", "(", ")", ";", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "Ty", "\|\|", "Ty", "->", "getBitWidth", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "AsmPieces", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "<STR_LIT>", ";\\n", "<STR_LIT>", ")", ";", "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "if", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapl", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapq", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapl", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapq", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", ")", "{", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "=r,0,", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rolw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", ")", ")", "{", "AsmPieces", ".", "clear", "(", ")", ";", "StringRef", "ConstraintsStr", "=", "IA", "->", "getConstraintString", "(", ")", ";", "SplitString", "(", "StringRef", "(", "ConstraintsStr", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "array_pod_sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "clobbersFlagRegisters", "(", "AsmPieces", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "=r,0,", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorl", "<STR_LIT>", ",", "<STR_LIT>", "$$16,", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", ")", "{", "AsmPieces", ".", "clear", "(", ")", ";", "StringRef", "ConstraintsStr", "=", "IA", "->", "getConstraintString", "(", ")", ";", "SplitString", "(", "StringRef", "(", "ConstraintsStr", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "array_pod_sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "clobbersFlagRegisters", "(", "AsmPieces", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "InlineAsm", "::", "ConstraintInfoVector", "Constraints", "=", "IA", "->", "ParseConstraints", "(", ")", ";", "if", "(", "Constraints", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "A", "<STR_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "%eax", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "%edx", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "xchgl", "<STR_LIT>", ",", "<STR_LIT>", "%eax,", "<STR_LIT>", ",", "<STR_LIT>", "%edx", "<STR_LIT>", "}", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "}", "break", ";", "}", "return", "false", ";", "}" ]	[ "This", "hook", "allows", "the", "target", "to", "expand", "an", "inline", "asm", "call", "to", "be", "explicit", "llvm", "code", "if", "it", "wants", "to", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,789	[ "return", "Top", ";" ]	[ "MapType", "::", "const_iterator", "F", "=", "Map", ".", "find", "(", "R", ")", ";", "if", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", "return", "F", "->", "second", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	623,790	[ "ReplaceNode", "(", "N", ",", "Result", ")", ";" ]	[ "}", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "S2_asr_r_r_acc", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	CAHP	CPP	stmt_completion	CPU	623,791	[ ")", "const", "{" ]	[ "bool", "isUImm4", "(" ]
GCC	frv	CPP	code_generation	VLIW	623,792	[ "static", "rtx", "frv_expand_mwtacc_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "op0", "=", "frv_int_to_acc", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "if", "(", "!", "op0", ")", "return", "NULL_RTX", ";", "op1", "=", "frv_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "pat", ")", "emit_insn", "(", "pat", ")", ";", "return", "NULL_RTX", ";", "}" ]	[ "Expand", "MWTACC", "and", "MWTACCG", ".", "These", "builtins", "take", "an", "accumulator", "or", "accumulator", "guard", "as", "their", "first", "argument", "and", "an", "SImode", "value", "as", "their", "second", "." ]
GCC	m68k	MD	stmt_completion	MPU	623,793	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	bfin	MD	next_suggestion	DSP	623,794	[ "}", ")" ]	[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "PLUS", "\|", "\|", "GET_RTX_CLASS", "(", "GET_CODE", "(", "op", ")", ")", "=", "=", "RTX_AUTOINC", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "gcc_assert", "(", "REG_P", "(", "op", ")", ")", "return", "IREG_P", "(", "op", ")" ]
LLVM	XCore	CPP	stmt_completion	MPU	623,795	[ "-", "<NUM_LIT>", ")", ";" ]	[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")" ]
LLVM	X86	CPP	code_generation	CPU	623,796	[ "SDValue", "X86TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "X86MachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_X86", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "MVT", "::", "i16", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "i", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", "Unexpected FP-extend for return value.", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "MVT", "::", "f32", "\|\|", "ValVT", "==", "MVT", "::", "f64", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "{", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i64", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "ValToCopy", ")", ";", "}", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "assert", "(", "(", "Subtarget", "->", "is64Bit", "(", ")", "\|\|", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "&&", "<STR_LIT>", "No need for an sret register", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SRetReg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "RetValReg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "isTarget64BitILP32", "(", ")", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "{", "RetValReg", "=", "Subtarget", "->", "isTarget64BitILP32", "(", ")", "?", "X86", "::", "EAX", ":", "X86", "::", "RAX", ";", "SDValue", "Zext", "=", "DAG", ".", "getZExtOrTrunc", "(", "Val", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "RAX", ",", "Zext", ",", "Flag", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "}", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC	s390	MD	next_suggestion	MPU	623,797	[ "(", "unspec", "[", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_RELOAD_BASE", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	TD	stmt_completion	CPU	623,798	[ "FR64", ":", "$", "src1", ",", "VR128", ")", ")", ",", "(", "v2f64", "(", "COPY_TO_REGCLASS", "FR64", ":", "$", "src2", ",", "VR128", ")", ")", ")", ")", ",", "FR64", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f64", "(", "X86fxor", "FR64", ":", "$", "src1", ",", "FR64", ":", "$", "src2", ")", ")", ",", "(", "COPY_TO_REGCLASS", "(", "v2f64", "(", "VXORPDrr", "(", "v2f64", "(", "COPY_TO_REGCLASS" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	623,799	[ "MCI", ")", ".", "TSFlags", ";" ]	[ "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", "," ]

LLVM

SystemZ

TD

next_suggestion

CPU

623,700

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

MD

stmt_completion

CPU

623,701

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

code_generation

GPU

623,702

[ "int", "GCNTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "!", "OrigTy", ".", "isSimple", "(", ")", ")", "{", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "MVT", "::", "SimpleValueType", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "SimpleTy", ";", "switch", "(", "ISD", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "if", "(", "SLT", "==", "MVT", "::", "i64", ")", "return", "get64BitInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "return", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "AND", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "if", "(", "SLT", "==", "MVT", "::", "i64", ")", "{", "return", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "case", "ISD", "::", "MUL", ":", "{", "const", "int", "QuarterRateCost", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "MVT", "::", "i64", ")", "{", "const", "int", "FullRateCost", "=", "getFullRateInstrCost", "(", ")", ";", "return", "(", "<NUM_LIT>", "*", "QuarterRateCost", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "*", "FullRateCost", ")", "*", "LT", ".", "first", "*", "NElts", ";", "}", "return", "QuarterRateCost", "*", "NElts", "*", "LT", ".", "first", ";", "}", "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "FSUB", ":", "case", "ISD", "::", "FMUL", ":", "if", "(", "SLT", "==", "MVT", "::", "f64", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "SLT", "==", "MVT", "::", "f32", "||", "SLT", "==", "MVT", "::", "f16", ")", "return", "LT", ".", "first", "*", "NElts", "*", "getFullRateInstrCost", "(", ")", ";", "break", ";", "case", "ISD", "::", "FDIV", ":", "case", "ISD", "::", "FREM", ":", "if", "(", "SLT", "==", "MVT", "::", "f64", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "*", "get64BitInstrCost", "(", ")", "+", "<NUM_LIT>", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasUsableDivScaleConditionOutput", "(", ")", ")", "Cost", "+=", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "!", "Args", ".", "empty", "(", ")", "&&", "match", "(", "Args", "[", "<NUM_LIT>", "]", ",", "PatternMatch", "::", "m_FPOne", "(", ")", ")", ")", "{", "if", "(", "(", "SLT", "==", "MVT", "::", "f32", "&&", "!", "ST", "->", "hasFP32Denormals", "(", ")", ")", "||", "(", "SLT", "==", "MVT", "::", "f16", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", ")", "{", "return", "LT", ".", "first", "*", "getQuarterRateInstrCost", "(", ")", "*", "NElts", ";", "}", "}", "if", "(", "SLT", "==", "MVT", "::", "f16", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", "+", "<NUM_LIT>", "*", "getQuarterRateInstrCost", "(", ")", ";", "return", "LT", ".", "first", "*", "Cost", "*", "NElts", ";", "}", "if", "(", "SLT", "==", "MVT", "::", "f32", "||", "SLT", "==", "MVT", "::", "f16", ")", "{", "int", "Cost", "=", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", "+", "<NUM_LIT>", "*", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "!", "ST", "->", "hasFP32Denormals", "(", ")", ")", "{", "Cost", "+=", "<NUM_LIT>", "*", "getFullRateInstrCost", "(", ")", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "Cost", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "}" ]

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

LLVM

Mips

CPP

program_repair

CPU

623,703

[ "<FIXS>", "if", "(", "auto", "*", "MipsExpr", "=", "dyn_cast", "MipsMCExpr", ">", "(", "Value", ")", ")", "{", "if", "(", "MipsExpr", "&&", "MipsExpr", "->", "getKind", "(", ")", "==", "MipsMCExpr", "::", "MEK_DTPREL", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "OutStreamer", "->", "EmitDTPRel32Value", "(", "MipsExpr", "->", "getSubExpr", "(", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OutStreamer", "->", "EmitDTPRel64Value", "(", "MipsExpr", "->", "getSubExpr", "(", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected size of expression value.", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "<FIXE>" ]

[ "void", "MipsAsmPrinter", "::", "EmitDebugValue", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ")", "const", "{", "<BUGS>", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "OutStreamer", "->", "EmitDTPRel32Value", "(", "Value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OutStreamer", "->", "EmitDTPRel64Value", "(", "Value", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected size of expression value.", "<STR_LIT>", ")", ";", "<BUGE>", "}", "}" ]

GCC

rs6000

CPP

stmt_completion

CPU

623,704

[ "ret", ";" ]

[ "end_sequence", "(", ")", ";", "if", "(", "ret", "!=", "x", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nrs6000_legitimize_address: mode %s, old code %s, ", "<STR_LIT>", "<STR_LIT>", "new code %s, modified\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "x", ")", ")", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "ret", ")", ")", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Original address:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "oldx:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "oldx", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "New address:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "ret", ")", ";", "if", "(", "insns", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Insns added:\\n", "<STR_LIT>", ")", ";", "debug_rtx_list", "(", "insns", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nrs6000_legitimize_address: mode %s, code %s, no change:\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "x", ")", ")", ")", ";", "debug_rtx", "(", "x", ")", ";", "}", "if", "(", "insns", ")", "emit_insn", "(", "insns", ")", ";", "return" ]

LLVM

ARM

CPP

program_repair

CPU

623,705

[ "<FIXS>", "typedef", "std", "::", "pair", "unsigned", ",", "bool", ">", "RegAndKill", ";", "SmallVector", "RegAndKill", ",", "<NUM_LIT>", ">", "Regs", ";", "<FIXE>" ]

[ "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "<BUGS>", "SmallVector", "std", "::", "pair", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "Regs", ";", "<BUGE>", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

623,706

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "SIMDLdStSingleDTied", "<", "bit", "L", ",", "bit", "R", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "string", "asm", ",", "dag", "oops", ",", "dag", "iops", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDLdStSingleTied", "<", "L", ",", "R", ",", "opcode", ",", "asm", ",", "<STR_LIT>", ",", "oops", ",", "iops", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,707

[ "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128bh", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtne2ps_pbh", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128bh", ")", "_", "_", "builtin_ia32_cvtne2ps2bf16_v8bf", "(", "_", "_", "A", ",", "_", "_" ]

LLVM

PowerPC

CPP

program_repair

CPU

623,708

[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/MC/MCStreamer.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/PassManager.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "PPCTargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "PPC.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/PassManager.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCStreamer.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetOptions.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/CommandLine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/FormattedStream.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/TargetRegistry.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "static", "cl", "::" ]

GCC

i386

CPP

code_generation

CPU

623,709

[ "static", "void", "ix86_emit_save_reg_using_mov", "(", "machine_mode", "mode", ",", "unsigned", "int", "regno", ",", "HOST_WIDE_INT", "cfa_offset", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "rtx", "mem", ",", "addr", ",", "base", ",", "insn", ";", "unsigned", "int", "align", ";", "addr", "=", "choose_baseaddr", "(", "cfa_offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "addr", ")", ";", "align", "=", "MIN", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ",", "INCOMING_STACK_BOUNDARY", ")", ";", "set_mem_align", "(", "mem", ",", "align", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "base", "=", "addr", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "gcc_checking_assert", "(", "REG_P", "(", "base", ")", ")", ";", "if", "(", "m", "->", "fs", ".", "realigned", ")", "{", "gcc_checking_assert", "(", "stack_realign_drap", ")", ";", "if", "(", "regno", "==", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "mem", ")", ";", "}", "else", "{", "gcc_checking_assert", "(", "cfun", "->", "machine", "->", "fs", ".", "fp_valid", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "cfun", "->", "machine", "->", "fs", ".", "fp_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_EXPRESSION", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "}", "else", "if", "(", "base", "!=", "m", "->", "fs", ".", "cfa_reg", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "m", "->", "fs", ".", "cfa_reg", ",", "m", "->", "fs", ".", "cfa_offset", "-", "cfa_offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "}" ]

[ "Emit", "a", "single", "register", "save", "at", "CFA", "-", "CFA_OFFSET", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

623,710

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", "Unexpected ISD::MEMBARRIER encountered. Should be libcall!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}" ]

GCC

mcore

CPP

code_generation

MPU

623,711

[ "static", "const", "char", "*", "mcore_strip_name_encoding", "(", "const", "char", "*", "str", ")", "{", "return", "str", "+", "(", "str", "[", "<NUM_LIT>", "]", "==", "'", "@", "'", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}" ]

[ "Undo", "the", "effects", "of", "the", "above", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,712

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]

LLVM

X86

CPP

next_suggestion

CPU

623,713

[ "FuncInfo", "->", "setBytesToPopOnReturn", "(", "<NUM_LIT>", ")", ";" ]

[ "int", "HomeOffset", "=", "TFI", ".", "getOffsetOfLocalArea", "(", ")", "+", "<NUM_LIT>", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NumIntRegs", "*", "<NUM_LIT>", "+", "HomeOffset", ",", "false", ")", ")", ";", "if", "(", "NumIntRegs", "<", "<NUM_LIT>", ")", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ")", ";", "}", "else", "{", "FuncInfo", "->", "setVarArgsGPOffset", "(", "NumIntRegs", "*", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setVarArgsFPOffset", "(", "ArgGPRs", ".", "size", "(", ")", "*", "<NUM_LIT>", "+", "NumXMMRegs", "*", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "ArgGPRs", ".", "size", "(", ")", "*", "<NUM_LIT>", "+", "ArgXMMs", ".", "size", "(", ")", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "RSFIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Offset", "=", "FuncInfo", "->", "getVarArgsGPOffset", "(", ")", ";", "for", "(", "SDValue", "Val", ":", "LiveGPRs", ")", "{", "SDValue", "FIN", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "RSFIN", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ",", "Offset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "if", "(", "!", "ArgXMMs", ".", "empty", "(", ")", "&&", "NumXMMRegs", "!=", "ArgXMMs", ".", "size", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SaveXMMOps", ";", "SaveXMMOps", ".", "push_back", "(", "Chain", ")", ";", "SaveXMMOps", ".", "push_back", "(", "ALVal", ")", ";", "SaveXMMOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "FuncInfo", "->", "getRegSaveFrameIndex", "(", ")", ")", ")", ";", "SaveXMMOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "FuncInfo", "->", "getVarArgsFPOffset", "(", ")", ")", ")", ";", "SaveXMMOps", ".", "insert", "(", "SaveXMMOps", ".", "end", "(", ")", ",", "LiveXMMRegs", ".", "begin", "(", ")", ",", "LiveXMMRegs", ".", "end", "(", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "SaveXMMOps", ")", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOps", ")", ";", "}", "else", "{", "assert", "(", "MFI", "->", "hasMustTailInVarArgFunc", "(", ")", ")", ";", "auto", "&", "Forwards", "=", "FuncInfo", "->", "getForwardedMustTailRegParms", "(", ")", ";", "typedef", "X86MachineFunctionInfo", "::", "Forward", "Forward", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "LiveGPRs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LiveGPRs", "[", "I", "]", ")", ";", "Forwards", ".", "push_back", "(", "Forward", "(", "VReg", ",", "ArgGPRs", "[", "NumIntRegs", "+", "I", "]", ",", "MVT", "::", "i64", ")", ")", ";", "}", "if", "(", "!", "ArgXMMs", ".", "empty", "(", ")", ")", "{", "unsigned", "ALVReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ALVReg", ",", "ALVal", ")", ";", "Forwards", ".", "push_back", "(", "Forward", "(", "ALVReg", ",", "X86", "::", "AL", ",", "MVT", "::", "i8", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "LiveXMMRegs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "X86", "::", "VR128RegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LiveXMMRegs", "[", "I", "]", ")", ";", "Forwards", ".", "push_back", "(", "Forward", "(", "VReg", ",", "ArgXMMs", "[", "NumXMMRegs", "+", "I", "]", ",", "MVT", "::", "v4f32", ")", ")", ";", "}", "}", "}", "}", "if", "(", "X86", "::", "isCalleePop", "(", "CallConv", ",", "Is64Bit", ",", "isVarArg", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "{", "FuncInfo", "->", "setBytesToPopOnReturn", "(", "StackSize", ")", ";", "}", "else", "{" ]

GCC

rs6000

CPP

program_repair

CPU

623,714

[ "<FIXS>", "if", "(", "mode", "==", "DFmode", ")", "<FIXE>", "<FIXS>", "if", "(", "mode", "==", "SFmode", "&&", "named", ")", "<FIXE>" ]

[ "{", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "return", "false", ";", "<BUGS>", "if", "(", "TARGET_DOUBLE_FLOAT", "&&", "mode", "==", "DFmode", ")", "<BUGE>", "return", "true", ";", "<BUGS>", "if", "(", "TARGET_SINGLE_FLOAT", "&&", "mode", "==", "SFmode", "&&", "named", ")", "<BUGE>", "return", "true", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,715

[ "Unable to resolve frame index!", "<STR_LIT>", ")", ";" ]

[ "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "AArch64InstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Done", "=", "rewriteAArch64FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

623,716

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "set", "(", "strict_low_part", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "ior", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,717

[ "::", "Fail", ";" ]

[ "static", "DecodeStatus", "DecodeGPRnopcRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "return", "MCDisassembler" ]

LLVM

X86

CPP

stmt_completion

CPU

623,718

[ ";" ]

[ "unsigned", "DstReg", ";", "unsigned", "MemOpndSlot", "=", "<NUM_LIT>", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "CurOp", "++", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Invalid destination!", "<STR_LIT>", ")", ";", "(", "void", ")", "TRI", ";", "Register", "mainDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "restoreDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MemOpndSlot", "=", "CurOp", ";", "MVT", "PVT", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "(", "PVT", "==", "MVT", "::", "i64", "||", "PVT", "==", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Invalid Pointer Size!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "mainMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "restoreMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "I", ",", "mainMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "MF", "->", "push_back", "(", "restoreMBB", ")", ";", "restoreMBB", "->", "setMachineBlockAddressTaken", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "unsigned", "PtrStoreOpc", "=", "<NUM_LIT>", ";", "unsigned", "LabelReg", "=", "<NUM_LIT>", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "bool", "UseImmLabel", "=", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "&&", "!", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "UseImmLabel", ")", "{", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";", "const", "TargetRegisterClass", "*", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "LabelReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "LEA64r", ")", ",", "LabelReg", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "restoreMBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "X86InstrInfo", "*", "XII", "=", "static_cast", "<", "const", "X86InstrInfo", "*", ">", "(", "TII", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "LEA32r", ")", ",", "LabelReg", ")", ".", "addReg", "(", "XII", "->", "getGlobalBaseReg", "(", "MF", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "restoreMBB", ",", "Subtarget", ".", "classifyBlockAddressReference", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mi32", ":", "X86", "::", "MOV32mi", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "PtrStoreOpc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86", "::", "AddrNumOperands", ";", "++", "i", ")", "{", "if", "(", "i", "==", "X86", "::", "AddrDisp", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ")", ";", "}", "if", "(", "!", "UseImmLabel", ")", "MIB", ".", "addReg", "(", "LabelReg", ")", ";", "else", "MIB", ".", "addMBB", "(", "restoreMBB", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "if", "(", "MF", "->", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", "cf-protection-return", "<STR_LIT>", ")", ")", "{", "emitSetJmpShadowStackFix", "(", "MI", ",", "thisMBB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "EH_SjLj_Setup", ")", ")", ".", "addMBB", "(", "restoreMBB", ")", ";", "const", "X86RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "MIB", ".", "addRegMask", "(", "RegInfo", "->", "getNoPreservedMask", "(", ")", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "restoreMBB", ")", ";", "BuildMI", "(", "mainMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "MOV32r0", ")", ",", "mainDstReg", ")", ";", "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "PHI", ")", ",", "DstReg", ")", ".", "addReg", "(", "mainDstReg", ")", ".", "addMBB", "(", "mainMBB", ")", ".", "addReg", "(", "restoreDstReg", ")", ".", "addMBB", "(", "restoreMBB", ")", ";", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "*", "MF", ")", ")", "{", "const", "bool", "Uses64BitFramePtr", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "X86FI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "*", "MF", ")", ";", "Register", "BasePtr", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "unsigned", "Opm", "=", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rm", ":", "X86", "::", "MOV32rm", ";", "addRegOffset", "(", "BuildMI", "(", "restoreMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "Opm", ")", ",", "BasePtr", ")", ",", "FramePtr", ",", "true", ",", "X86FI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "BuildMI", "(", "restoreMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "MOV32ri", ")", ",", "restoreDstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "restoreMBB", ",", "MIMD", ",", "TII", "->", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "restoreMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "sinkMBB" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,719

[ "return", "VAddrSize", "==", "AddrSize", ";" ]

[ "int", "SrsrcIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "int", "DimIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "dim", ")", ";", "assert", "(", "VAddr0Idx", "!=", "-", "<NUM_LIT>", ")", ";", "assert", "(", "SrsrcIdx", "!=", "-", "<NUM_LIT>", ")", ";", "assert", "(", "SrsrcIdx", ">", "VAddr0Idx", ")", ";", "if", "(", "DimIdx", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";", "const", "AMDGPU", "::", "MIMGDimInfo", "*", "DimInfo", "=", "AMDGPU", "::", "getMIMGDimInfoByEncoding", "(", "Dim", ")", ";", "bool", "IsNSA", "=", "SrsrcIdx", "-", "VAddr0Idx", ">", "<NUM_LIT>", ";", "unsigned", "VAddrSize", "=", "IsNSA", "?", "SrsrcIdx", "-", "VAddr0Idx", ":", "AMDGPU", "::", "getRegOperandSize", "(", "getMRI", "(", ")", ",", "Desc", ",", "VAddr0Idx", ")", "/", "<NUM_LIT>", ";", "unsigned", "AddrSize", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsNSA", ")", "{", "if", "(", "AddrSize", ">", "<NUM_LIT>", ")", "AddrSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "AddrSize", ">", "<NUM_LIT>", ")", "AddrSize", "=", "<NUM_LIT>", ";", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

623,720

[ "TM", ",", "MCE", ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createX86CodeEmitterPass", "(", "X86TargetMachine", "&", "TM", ",", "MachineCodeEmitter", "&", "MCE", ")", "{", "return", "new", "Emitter", "(" ]

GCC

i386

MD

next_suggestion

CPU

623,721

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Alpha

CPP

stmt_completion

MPU

623,722

[ "&", "JCE", ")", "{" ]

[ "bool", "AlphaTargetMachine", "::", "addSimpleCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DumpAsm", ",", "JITCodeEmitter" ]

LLVM

Patmos

CPP

program_repair

VLIW

623,723

[ "<FIXS>", "std", "::", "vector", "Register", ">", "rreg_spilled", ";", "std", "::", "map", "Register", ",", "unsigned", ">", "sreg_unspilled", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "CSI", ".", "size", "(", ")", ";", "i", "++", ")", "{", "auto", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "auto", "frame_idx", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "<FIXE>", "<FIXS>", "for", "(", "auto", "entry", ":", "sreg_unspilled", ")", "{", "auto", "reg", "=", "entry", ".", "first", ";", "auto", "frame_idx", "=", "entry", ".", "second", ";", "Register", "tmpReg", ";", "if", "(", "rreg_spilled", ".", "empty", "(", ")", ")", "{", "auto", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "assert", "(", "(", "!", "PatmosSinglePathInfo", "::", "isEnabled", "(", "*", "MF", ")", "||", "!", "PatmosSinglePathInfo", "::", "isRootLike", "(", "*", "MF", ")", ")", "&&", "<STR_LIT>", "Couldn't find general-purpose register to use for spilling special-purpose register", "<STR_LIT>", ")", ";", "tmpReg", "=", "get_special_spill_restore_reg", "(", "reg", ")", ";", "}", "else", "{", "tmpReg", "=", "rreg_spilled", "[", "reg", ".", "id", "(", ")", "%", "rreg_spilled", ".", "size", "(", ")", "]", ";", "}", "TII", ".", "copyPhysReg", "(", "MBB", ",", "MI", ",", "DL", ",", "tmpReg", ",", "reg", ",", "true", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "tmpReg", ",", "true", ",", "frame_idx", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ",", "TRI", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "<FIXE>" ]

[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STC", ".", "getInstrInfo", "(", ")", ";", "<BUGS>", "unsigned", "spilledSize", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "<BUGE>", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "<BUGS>", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "continue", ";", "}", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "auto", "tmpReg", "=", "get_special_spill_restore_reg", "(", "Reg", ")", ";", "TII", ".", "copyPhysReg", "(", "MBB", ",", "MI", ",", "DL", ",", "tmpReg", ",", "Reg", ",", "true", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "Reg", "=", "tmpReg", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "spilledSize", "+=", "<NUM_LIT>", ";", "<BUGE>", "}", "return", "true", ";" ]

GCC

i386

CPP

stmt_completion

CPU

623,724

[ "_", "_", "v4df", ")", "_", "mm256_avx512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_shuffle_f64x2", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256d", "_", "_", "A", ",", "_", "_", "m256d", "_", "_", "B", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_shuf_f64x2_256_mask", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(" ]

LLVM

ARM64

TD

next_suggestion

CPU

623,725

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

GCC

s390

MD

next_suggestion

MPU

623,726

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VF_HW", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

ia64

CPP

next_suggestion

CPU

623,727

[ "else", "if", "(", "LOC_REGNO_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "current_frame_info", ".", "n_input_regs", "+", "regno", "-", "LOC_REG", "(", "<NUM_LIT>", ")", ";" ]

[ "else", "if", "(", "regno", "==", "current_frame_info", ".", "r", "[", "reg_fp", "]", ")", "regno", "=", "HARD_FRAME_POINTER_REGNUM", ";", "}", "if", "(", "IN_REGNO_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "IN_REG", "(", "<NUM_LIT>", ")", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

623,728

[ "OS", "<<", "'", "\\n", "'", ";" ]

[ "if", "(", "First", ")", "First", "=", "false", ";", "else", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "OS", "<<", "WebAssembly", "::", "TypeToString", "(", "WebAssembly", "::", "toValType", "(", "Type", ")", ")", ";", "}" ]

LLVM

FISC

CPP

program_repair

CPU

623,729

[ "<FIXS>", "case", "ISD", "::", "Constant", ":", "<FIXE>" ]

[ "switch", "(", "Src", ".", "getOpcode", "(", ")", ")", "{", "<BUGS>", "case", "ISD", "::", "Constant", ":", "<BUGE>", "Src", "=", "ConstantToRegisterExpand", "(", "N", ",", "Src", ")", ";", "break", ";" ]

GCC

i386

MD

program_repair

CPU

623,730

[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,731

[ ";" ]

[ "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY_U_H", ")", ",", "Rs", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "UsingMips32", "?", "Mips", "::", "SH", ":", "Mips", "::", "SH64", ")", ")", ".", "addReg", "(", "Rs", ")", ".", "addReg", "(", "Rt", ")", ".", "addImm", "(", "Imm", ")", ".", "addMemOperand", "(", "BB", "->", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "&", "MMO", ",", "MMO", ".", "getOffset", "(", ")", ",", "MMO", ".", "getSize", "(", ")", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB" ]

GCC

pa

MD

next_suggestion

CPU

623,732

[ "(", "cond", "[", "(", "and", "(", "const_int", "<NUM_LIT>", ")", "(", "eq", "(", "const_int", "<NUM_LIT>", ")", "(", "pc", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")" ]

GCC

pa

CPP

stmt_completion

CPU

623,733

[ "SHIFT_REGS", ")", "{" ]

[ "if", "(", "flag_pic", "||", "!", "read_only_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "SImode", ":", "sri", "->", "icode", "=", "CODE_FOR_reload_insi_r1", ";", "break", ";", "case", "DImode", ":", "sri", "->", "icode", "=", "CODE_FOR_reload_indi_r1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "NO_REGS", ";", "}", "}", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "regno", "=", "true_regnum", "(", "x", ")", ";", "if", "(", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "regno", "==", "-", "<NUM_LIT>", ")", "&&", "FP_REG_CLASS_P", "(", "rclass", ")", ")", "{", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "IS_INDEX_ADDR_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "}", "sri", "->", "icode", "=", "(", "in_p", "?", "direct_optab_handler", "(", "reload_in_optab", ",", "mode", ")", ":", "direct_optab_handler", "(", "reload_out_optab", ",", "mode", ")", ")", ";", "return", "NO_REGS", ";", "}", "if", "(", "rclass", "==" ]

LLVM

ARM

TD

stmt_completion

CPU

623,734

[ "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

Z80

CPP

stmt_completion

MPU

623,735

[ "&&", "<STR_LIT>", "Constraints: EliminateFI", "<STR_LIT>", ")", ";" ]

[ "unsigned", "OpNo", "=", "FIOperandNum", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "FrameReg", "=", "Z80", "::", "SP", ";", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Offset : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";", "const", "Z80InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Z80InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "Z80", "::", "LD16ri", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Z80", "::", "HL" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,736

[ "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "new", "Phi", "(", "BA", ")", ";" ]

[ "if", "(", "HasDF", "==", "PhiM", ".", "end", "(", ")", "||", "HasDF", "->", "second", ".", "empty", "(", ")", ")", "return", ";", "auto", "MaxCoverIn", "=", "[", "this", "]", "(", "RegisterRef", "RR", ",", "RegisterSet", "&", "RRs", ")", "->", "RegisterRef", "{", "for", "(", "RegisterRef", "I", ":", "RRs", ")", "if", "(", "I", "!=", "RR", "&&", "RegisterAggr", "::", "isCoverOf", "(", "I", ",", "RR", ",", "PRI", ")", ")", "RR", "=", "I", ";", "return", "RR", ";", "}", ";", "RegisterSet", "MaxDF", ";", "for", "(", "RegisterRef", "I", ":", "HasDF", "->", "second", ")", "MaxDF", ".", "insert", "(", "MaxCoverIn", "(", "I", ",", "HasDF", "->", "second", ")", ")", ";", "std", "::", "vector", "<", "RegisterRef", ">", "MaxRefs", ";", "RegisterSet", "&", "RefB", "=", "RefM", "[", "BA", ".", "Id", "]", ";", "for", "(", "RegisterRef", "I", ":", "MaxDF", ")", "MaxRefs", ".", "push_back", "(", "MaxCoverIn", "(", "I", ",", "RefB", ")", ")", ";", "std", "::", "sort", "(", "MaxRefs", ".", "begin", "(", ")", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "auto", "NewEnd", "=", "std", "::", "unique", "(", "MaxRefs", ".", "begin", "(", ")", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "MaxRefs", ".", "erase", "(", "NewEnd", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "auto", "Aliased", "=", "[", "this", ",", "&", "MaxRefs", "]", "(", "RegisterRef", "RR", ",", "std", "::", "vector", "<", "unsigned", ">", "&", "Closure", ")", "->", "bool", "{", "for", "(", "unsigned", "I", ":", "Closure", ")", "if", "(", "PRI", ".", "alias", "(", "RR", ",", "MaxRefs", "[", "I", "]", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "NodeList", "Preds", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "PB", ":", "MBB", "->", "predecessors", "(", ")", ")", "Preds", ".", "push_back", "(", "findBlock", "(", "PB", ")", ")", ";", "while", "(", "!", "MaxRefs", ".", "empty", "(", ")", ")", "{", "std", "::", "vector", "<", "unsigned", ">", "ClosureIdx", "=", "{", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "MaxRefs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Aliased", "(", "MaxRefs", "[", "i", "]", ",", "ClosureIdx", ")", ")", "ClosureIdx", ".", "push_back", "(", "i", ")", ";", "unsigned", "CS", "=", "ClosureIdx", ".", "size", "(", ")", ";" ]

GCC

sparc

MD

next_suggestion

CPU

623,737

[ "<STR_LIT>" ]

[ "(", "neg", ":", "SF", "(", "fma", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

623,738

[ "if", "(", "!", "LoopContainsA", "&&", "LoopContainsB", ")", "return", "false", ";" ]

[ "MachineBasicBlock", "*", "LayoutSucc", "=", "Next", "==", "MF", ".", "end", "(", ")", "?", "nullptr", ":", "&", "*", "Next", ";", "std", "::", "stable_sort", "(", "Succs", ".", "begin", "(", ")", ",", "Succs", ".", "end", "(", ")", ",", "[", "=", ",", "&", "MLI", "]", "(", "const", "MachineBasicBlock", "*", "A", ",", "const", "MachineBasicBlock", "*", "B", ")", "{", "if", "(", "A", "==", "B", ")", "return", "false", ";", "bool", "LoopContainsA", "=", "LoopContains", "(", "Loop", ",", "A", ")", ";", "bool", "LoopContainsB", "=", "LoopContains", "(", "Loop", ",", "B", ")", ";", "if", "(", "LoopContainsA", "&&", "!", "LoopContainsB", ")", "return", "true", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,739

[ "while", "(", "!", "PHIOperands", ".", "empty", "(", ")", ")", "{" ]

[ "bool", "hasVGPRInput", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "InputReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "unsigned", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "}", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Def", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "!", "isSafeToFoldImmIntoCopy", "(", "Def", ",", "SrcDef", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "Def", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "Def", "->", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "}", "}", "}", "if", "(", "(", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "PHIRes", ")", "&&", "RC0", "!=", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "&&", "(", "hasVGPRInput", "||", "numVGPRUses", ">", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fixing PHI: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Legalizing PHI: ", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "legalizeOperands", "(", "MI", ",", "MDT", ")", ";", "}" ]

LLVM

Mips

CPP

program_repair

CPU

623,740

[ "<FIXS>", "SDValue", "MAdd", "=", "CurDAG", "->", "getNode", "(", "MultOpc", ",", "DL", ",", "MVT", "::", "Untyped", ",", "<FIXE>", "<FIXS>", "ACCIn", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "LoIdx", "=", "CurDAG", "->", "getConstant", "(", "Mips", "::", "sub_lo", ",", "MVT", "::", "i32", ")", ";", "SDValue", "LoOut", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "MAdd", ",", "LoIdx", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ",", "LoOut", ")", ";", "}", "if", "(", "!", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "HiIdx", "=", "CurDAG", "->", "getConstant", "(", "Mips", "::", "sub_hi", ",", "MVT", "::", "i32", ")", ";", "SDValue", "HiOut", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "MAdd", ",", "HiIdx", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ",", "HiOut", ")", ";", "}", "<FIXE>" ]

[ "SDValue", "Chain", "=", "CurDAG", "->", "getEntryNode", "(", ")", ";", "DebugLoc", "DL", "=", "ADDENode", "->", "getDebugLoc", "(", ")", ";", "MultOpc", "=", "MultOpc", "==", "ISD", "::", "UMUL_LOHI", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGS>", "SDValue", "MAdd", "=", "CurDAG", "->", "getNode", "(", "MultOpc", ",", "DL", ",", "MVT", "::", "Glue", ",", "<BUGE>", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "ADDCNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ADDENode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CopyFromLo", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Mips", "::", "LO", ",", "MVT", "::", "i32", ",", "MAdd", ")", ";", "SDValue", "CopyFromHi", "=", "CurDAG", "->", "getCopyFromReg", "(", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Mips", "::", "HI", ",", "MVT", "::", "i32", ",", "CopyFromLo", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "!", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ",", "CopyFromLo", ")", ";", "if", "(", "!", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDENode", ",", "<NUM_LIT>", ")", ",", "CopyFromHi", ")", ";", "<BUGE>", "return", "true", ";", "}" ]

LLVM

MSP430

CPP

next_suggestion

MPU

623,741

[ "}" ]

[ "SMLoc", "EndLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Val", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "case", "AsmToken", "::", "At", ":", "{", "SMLoc", "StartLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ";", "SMLoc", "RegStartLoc", ",", "EndLoc", ";", "if", "(", "ParseRegister", "(", "RegNo", ",", "RegStartLoc", ",", "EndLoc", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Plus", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Hash", ":", "SMLoc", "StartLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ")", ")", "{", "SMLoc", "EndLoc", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ",", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,742

[ "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Base", "=", "Const32", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", ")", "{", "EVT", "StoredVT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getOffset", "(", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "OffsetFitsS11", "(", "StoredVT", ",", "Offset", ")", ")", "{", "MVT", "PointerTy", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getGlobal", "(", ")", ";", "SDValue", "TargAddr", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PointerTy", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBase", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "CONST32_set", ",", "dl", ",", "PointerTy", ",", "TargAddr", ")", ";", "if", "(", "StoredVT", "==", "MVT", "::", "i64", ")", "Opcode", "=", "Hexagon", "::", "STrid_indexed", ";", "else", "if", "(", "StoredVT", "==", "MVT", "::", "i32", ")", "Opcode", "=", "Hexagon", "::", "STriw_indexed", ";", "else", "if", "(", "StoredVT", "==", "MVT", "::", "i16", ")", "Opcode", "=", "Hexagon", "::", "STrih_indexed", ";", "else", "if", "(", "StoredVT", "==", "MVT", "::", "i8", ")", "Opcode", "=", "Hexagon", "::", "STrib_indexed", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "unknown memory type", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "NewBase", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Offset", ",", "PointerTy", ")", ",", "Value", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops", ",", "<NUM_LIT>", ")", ";" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

623,743

[ "<NUM_LIT>", ";" ]

[ "int", "MAD24HI", "=", "<NUM_LIT>", ";", "int", "MUL24", "=", "<NUM_LIT>", ";", "int", "MUL24HI", "=", "<NUM_LIT>", ";", "int", "SHL", "=", "<NUM_LIT>", ";", "int", "SHR", "=", "<NUM_LIT>", ";", "int", "AND", "=", "<NUM_LIT>", ";", "int", "NOT", "=", "<NUM_LIT>", ";", "int", "OR", "=", "<NUM_LIT>", ";", "int", "POPCOUNT", "=", "<NUM_LIT>", ";", "int", "XOR", "=", "<NUM_LIT>", ";", "int", "BITEXTRACT", "=", "<NUM_LIT>", ";", "int", "BITINSERT", "=", "<NUM_LIT>", ";", "int", "BITMASK", "=", "<NUM_LIT>", ";", "int", "BITREV", "=", "<NUM_LIT>", ";", "int", "BITSELECT", "=", "<NUM_LIT>", ";", "int", "FIRSTBIT", "=", "<NUM_LIT>", ";", "int", "LASTBIT", "=", "<NUM_LIT>", ";", "int", "COMBINE", "=", "<NUM_LIT>", ";", "int", "EXPAND", "=", "<NUM_LIT>", ";", "int", "LDA", "=", "<NUM_LIT>", ";", "int", "MOV", "=", "<NUM_LIT>", ";", "int", "SHUFFLE", "=", "<NUM_LIT>", ";", "int", "UNPACKHI", "=", "<NUM_LIT>", ";", "int", "UNPACKLO", "=", "<NUM_LIT>", ";", "int", "PACK", "=", "<NUM_LIT>", ";", "int", "UNPACK", "=", "<NUM_LIT>", ";", "int", "CMOV", "=", "<NUM_LIT>", ";", "int", "CLASS", "=", "<NUM_LIT>", ";", "int", "NCOS", "=", "<NUM_LIT>", ";", "int", "NEXP2", "=", "<NUM_LIT>", ";", "int", "NFMA", "=", "<NUM_LIT>", ";", "int", "NLOG2", "=", "<NUM_LIT>", ";", "int", "NRCP", "=", "<NUM_LIT>", ";", "int", "NRSQRT", "=", "<NUM_LIT>", ";", "int", "NSIN", "=", "<NUM_LIT>", ";", "int", "NSQRT", "=", "<NUM_LIT>", ";", "int", "BITALIGN", "=", "<NUM_LIT>", ";", "int", "BYTEALIGN", "=", "<NUM_LIT>", ";", "int", "PACKCVT", "=", "<NUM_LIT>", ";", "int", "UNPACKCVT", "=", "<NUM_LIT>", ";", "int", "LERP", "=", "<NUM_LIT>", ";", "int", "SAD", "=", "<NUM_LIT>", ";", "int", "SADHI", "=", "<NUM_LIT>", ";", "int", "SEGMENTP", "=", "<NUM_LIT>", ";", "int", "FTOS", "=", "<NUM_LIT>", ";", "int", "STOF", "=", "<NUM_LIT>", ";", "int", "CMP", "=", "<NUM_LIT>", ";", "int", "CVT", "=", "<NUM_LIT>", ";", "int", "LD", "=", "<NUM_LIT>", ";", "int", "ST", "=", "<NUM_LIT>", ";", "int", "ATOMIC", "=", "<NUM_LIT>", ";", "int", "ATOMICNORET", "=", "<NUM_LIT>", ";", "int", "SIGNAL", "=", "<NUM_LIT>", ";", "int", "SIGNALNORET", "=", "<NUM_LIT>", ";", "int", "MEMFENCE", "=", "<NUM_LIT>", ";", "int", "RDIMAGE", "=", "<NUM_LIT>", ";", "int", "LDIMAGE", "=", "<NUM_LIT>", ";", "int", "STIMAGE", "=", "<NUM_LIT>", ";", "int", "IMAGEFENCE", "=", "<NUM_LIT>", ";", "int", "QUERYIMAGE", "=", "<NUM_LIT>", ";", "int", "QUERYSAMPLER", "=", "<NUM_LIT>", ";", "int", "CBR", "=", "<NUM_LIT>", ";", "int", "BR", "=", "<NUM_LIT>", ";", "int", "SBR", "=", "<NUM_LIT>", ";", "int", "BARRIER", "=", "<NUM_LIT>", ";", "int", "WAVEBARRIER", "=", "<NUM_LIT>", ";", "int", "ARRIVEFBAR", "=", "<NUM_LIT>", ";", "int", "INITFBAR", "=", "<NUM_LIT>", ";", "int", "JOINFBAR", "=", "<NUM_LIT>", ";", "int", "LEAVEFBAR", "=", "<NUM_LIT>", ";", "int", "RELEASEFBAR", "=", "<NUM_LIT>", ";", "int", "WAITFBAR", "=", "<NUM_LIT>", ";", "int", "LDF", "=", "<NUM_LIT>", ";", "int", "ACTIVELANECOUNT", "=", "<NUM_LIT>", ";", "int", "ACTIVELANEID", "=", "<NUM_LIT>", ";", "int", "ACTIVELANEMASK", "=", "<NUM_LIT>", ";", "int", "ACTIVELANEPERMUTE", "=", "<NUM_LIT>", ";", "int", "CALL", "=", "<NUM_LIT>", ";", "int", "SCALL", "=", "<NUM_LIT>", ";", "int", "ICALL", "=", "<NUM_LIT>", ";", "int", "RET", "=", "<NUM_LIT>", ";", "int", "ALLOCA", "=", "<NUM_LIT>", ";", "int", "CURRENTWORKGROUPSIZE", "=", "<NUM_LIT>", ";", "int", "CURRENTWORKITEMFLATID", "=", "<NUM_LIT>", ";", "int", "DIM", "=", "<NUM_LIT>", ";", "int", "GRIDGROUPS", "=", "<NUM_LIT>", ";", "int", "GRIDSIZE", "=", "<NUM_LIT>", ";", "int", "PACKETCOMPLETIONSIG", "=", "<NUM_LIT>", ";", "int", "PACKETID", "=", "<NUM_LIT>", ";", "int", "WORKGROUPID", "=", "<NUM_LIT>", ";", "int", "WORKGROUPSIZE", "=", "<NUM_LIT>", ";", "int", "WORKITEMABSID", "=", "<NUM_LIT>", ";", "int", "WORKITEMFLATABSID", "=", "<NUM_LIT>", ";", "int", "WORKITEMFLATID", "=", "<NUM_LIT>", ";", "int", "WORKITEMID", "=", "<NUM_LIT>", ";", "int", "CLEARDETECTEXCEPT", "=", "<NUM_LIT>", ";", "int", "GETDETECTEXCEPT", "=", "<NUM_LIT>", ";", "int", "SETDETECTEXCEPT", "=", "<NUM_LIT>", ";", "int", "ADDQUEUEWRITEINDEX", "=", "<NUM_LIT>", ";", "int", "CASQUEUEWRITEINDEX", "=", "<NUM_LIT>", ";", "int", "LDQUEUEREADINDEX", "=", "<NUM_LIT>", ";", "int", "LDQUEUEWRITEINDEX", "=", "<NUM_LIT>", ";", "int", "STQUEUEREADINDEX", "=", "<NUM_LIT>", ";", "int", "STQUEUEWRITEINDEX", "=", "<NUM_LIT>", ";", "int", "CLOCK", "=", "<NUM_LIT>", ";", "int", "CUID", "=", "<NUM_LIT>", ";", "int", "DEBUGTRAP", "=", "<NUM_LIT>", ";", "int", "GROUPBASEPTR", "=", "<NUM_LIT>", ";", "int", "KERNARGBASEPTR", "=", "<NUM_LIT>", ";", "int", "LANEID", "=", "<NUM_LIT>", ";", "int", "MAXCUID", "=", "<NUM_LIT>", ";", "int", "MAXWAVEID", "=", "<NUM_LIT>", ";", "int", "NULLPTR", "=", "<NUM_LIT>", ";", "int", "WAVEID", "=", "<NUM_LIT>", ";", "int", "FIRST_USER_DEFINED", "=", "<NUM_LIT>", ";", "int", "GCNMADU", "=", "<NUM_LIT>", ";", "int", "GCNMADS", "=", "<NUM_LIT>", ";", "int", "GCNMAX3", "=", "<NUM_LIT>", ";", "int", "GCNMIN3", "=", "<NUM_LIT>", ";", "int", "GCNMED3", "=", "<NUM_LIT>", ";", "int", "GCNFLDEXP", "=", "<NUM_LIT>", ";", "int", "GCNFREXP_EXP", "=", "<NUM_LIT>", ";", "int", "GCNFREXP_MANT", "=", "<NUM_LIT>", ";", "int", "GCNTRIG_PREOP", "=", "<NUM_LIT>", ";", "int", "GCNBFM", "=", "<NUM_LIT>", ";", "int", "GCNLD", "=", "<NUM_LIT>", ";", "int", "GCNST", "=", "<NUM_LIT>", ";", "int", "GCNATOMIC", "=", "<NUM_LIT>", ";", "int", "GCNATOMICNORET", "=", "<NUM_LIT>", ";", "int", "GCNSLEEP", "=", "<NUM_LIT>", ";", "int", "GCNPRIORITY", "=", "<NUM_LIT>", ";", "int", "GCNREGIONALLOC", "=" ]

LLVM

R600

CPP

next_suggestion

GPU

623,744

[ "while", "(", "!", "Order", ".", "empty", "(", ")", "&&", "!", "Visited", ".", "count", "(", "LoopEnd", ")", "&&", "dominatesPredicates", "(", "Entry", ",", "Order", ".", "back", "(", ")", ")", ")", "{" ]

[ "}", "else", "{", "BasicBlock", "*", "Flow", "=", "needPrefix", "(", "false", ")", ";", "BasicBlock", "*", "Entry", "=", "Node", "->", "getEntry", "(", ")", ";", "BasicBlock", "*", "Next", "=", "needPostfix", "(", "Flow", ",", "ExitUseAllowed", ")", ";", "Conditions", ".", "push_back", "(", "BranchInst", "::", "Create", "(", "Entry", ",", "Next", ",", "BoolUndef", ",", "Flow", ")", ")", ";", "addPhiValues", "(", "Flow", ",", "Entry", ")", ";", "DT", "->", "changeImmediateDominator", "(", "Entry", ",", "Flow", ")", ";", "PrevNode", "=", "Node", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

623,745

[ "asm", ",", "<STR_LIT>", ",", "OpNode", ",", "v8i8", ">", ";" ]

[ "def", "v8i8", ":", "BaseSIMDZipVector", "<", "<NUM_LIT>", ",", "opc", ",", "V64", "," ]

GCC

pa

MD

stmt_completion

CPU

623,746

[ ")", ")" ]

[ "(", "plus", ":", "DI", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

623,747

[ "==", "<NUM_LIT>", ";" ]

[ "static", "bool", "isVINSERTIndex", "(", "SDNode", "*", "N", ",", "unsigned", "vecWidth", ")", "{", "assert", "(", "(", "vecWidth", "==", "<NUM_LIT>", "||", "vecWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected vector width", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "Index", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "return", "(", "Index", "*", "ElSize", ")", "%", "vecWidth" ]

GCC

i386

CPP

stmt_completion

CPU

623,748

[ "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "v2df", ")", "_", "_", "C", ")", ";" ]

[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vfmaddsd", "(", "-", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_" ]

GCC

avr

CPP

stmt_completion

MPU

623,749

[ ")", ")", "{" ]

[ "static", "addr_space_t", "avr_nonconst_pointer_addrspace", "(", "tree", "typ", ")", "{", "while", "(", "ARRAY_TYPE", "==", "TREE_CODE", "(", "typ", ")", ")", "typ", "=", "TREE_TYPE", "(", "typ", ")", ";", "if", "(", "POINTER_TYPE_P", "(", "typ", ")", ")", "{", "tree", "target", "=", "TREE_TYPE", "(", "typ", ")", ";", "if", "(", "FUNCTION_TYPE", "==", "TREE_CODE", "(", "target", ")", ")", "return", "avr_nonconst_pointer_addrspace", "(", "TREE_TYPE", "(", "target", ")", ")", ";", "while", "(", "TREE_CODE", "(", "target", ")", "==", "ARRAY_TYPE", ")", "target", "=", "TREE_TYPE", "(", "target", ")", ";", "addr_space_t", "as", "=", "TYPE_ADDR_SPACE", "(", "target", ")", ";", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "as", ")", "&&", "!", "TYPE_READONLY", "(", "target", ")", "&&", "avr_addr_space_supported_p", "(", "as" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

623,750

[ "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{" ]

[ "void", "ScheduleDAGPostRA", "::", "dumpSchedule", "(", ")", "const", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "begin", "(", ")", ",", "ME", "=" ]

LLVM

R600

CPP

stmt_completion

GPU

623,751

[ ")", "<", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "KCacheBanks", "[", "<NUM_LIT>", "]", ".", "second", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "KCacheBanks", "[", "<NUM_LIT>", "]", ".", "second", ")", ".", "addImm", "(", "AluInstCount", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "BuildMI", "(", "MBB", ",", "ClauseHead", ",", "MBB", ".", "findDebugLoc", "(", "ClauseHead", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Address", "++", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "KCacheBanks", "[", "<NUM_LIT>", "]", ".", "first", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "KCacheBanks", "[", "<NUM_LIT>", "]", ".", "first", ")", ".", "addImm", "(", "KCacheBanks", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "(", "KCacheBanks", ".", "size", "(" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,752

[ "&", "Invalid", ")", ";" ]

[ "return", "isValue", "(", ")", "||", "!", "(", "OpN" ]

GCC

mips

MD

stmt_completion

CPU

623,753

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]

LLVM

Mips

TD

stmt_completion

CPU

623,754

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "CLTI_U_W_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,755

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_tfrt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue" ]

GCC

ia64

MD

next_suggestion

CPU

623,756

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,757

[ ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>" ]

GCC

pa

CPP

next_suggestion

CPU

623,758

[ "update_total_code_bytes", "(", "last_address", ")", ";" ]

[ "if", "(", "insn", "&&", "CALL_P", "(", "insn", ")", ")", "{", "fputs", "(", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ",", "file", ")", ";", "extra_nop", "=", "true", ";", "}", "else", "extra_nop", "=", "false", ";", "fputs", "(", "<STR_LIT>", "\\t.EXIT\\n\\t.PROCEND\\n", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "TARGET_SOM", "&&", "TARGET_GAS", ")", "{", "in_section", "=", "NULL", ";", "cfun", "->", "machine", "->", "in_nsubspa", "=", "<NUM_LIT>", ";", "}", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "last_address", "=", "extra_nop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "insn", "=", "get_last_nonnote_insn", "(", ")", ";", "if", "(", "insn", ")", "{", "last_address", "+=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "if", "(", "INSN_P", "(", "insn", ")", ")", "last_address", "+=", "insn_default_length", "(", "insn", ")", ";", "}", "last_address", "=", "(", "(", "last_address", "+", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "&", "~", "(", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", ";", "}", "else", "last_address", "=", "UINT_MAX", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,759

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

623,760

[ ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v2f32", ",", "fmul", ">", ";" ]

[ "def", "VMULslfd", ":", "N3VDSL", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBIND" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,761

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

CPP

stmt_completion

CPU

623,762

[ ".", "_", "_", "o", ")", ";" ]

[ "_", "_", "builtin_neon_vst4v2sf", "(", "(", "_", "_", "builtin_neon_sf", "*", ")", "_", "_", "a", ",", "_", "_", "bu" ]

LLVM

X86

CPP

program_repair

CPU

623,763

[ "<FIXS>", "class", "X86ExecutionDomainFix", ":", "public", "ExecutionDomainFix", "{", "<FIXE>", "<FIXS>", "X86ExecutionDomainFix", "(", ")", ":", "ExecutionDomainFix", "(", "ID", ",", "X86", "::", "VR128XRegClass", ")", "{", "}", "<FIXE>", "<FIXS>", "char", "X86ExecutionDomainFix", "::", "ID", ";", "<FIXE>", "<FIXS>", "INITIALIZE_PASS_BEGIN", "(", "X86ExecutionDomainFix", ",", "<STR_LIT>", "x86-execution-domain-fix", "<STR_LIT>", ",", "<STR_LIT>", "X86 Execution Domain Fix", "<STR_LIT>", ",", "false", ",", "false", ")", "INITIALIZE_PASS_DEPENDENCY", "(", "ReachingDefAnalysis", ")", "INITIALIZE_PASS_END", "(", "X86ExecutionDomainFix", ",", "<STR_LIT>", "x86-execution-domain-fix", "<STR_LIT>", ",", "<STR_LIT>", "X86 Execution Domain Fix", "<STR_LIT>", ",", "false", ",", "false", ")", "<FIXE>" ]

[ "void", "addPreSched2", "(", ")", "override", ";", "}", ";", "<BUGS>", "class", "X86ExecutionDepsFix", ":", "public", "ExecutionDepsFix", "{", "<BUGE>", "public", ":", "static", "char", "ID", ";", "<BUGS>", "X86ExecutionDepsFix", "(", ")", ":", "ExecutionDepsFix", "(", "ID", ",", "X86", "::", "VR128XRegClass", ")", "{", "}", "<BUGE>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Execution Dependency Fix", "<STR_LIT>", ";", "}", "}", ";", "<BUGS>", "char", "X86ExecutionDepsFix", "::", "ID", ";", "<BUGE>", "}", "<BUGS>", "INITIALIZE_PASS", "(", "X86ExecutionDepsFix", ",", "<STR_LIT>", "x86-execution-deps-fix", "<STR_LIT>", ",", "<STR_LIT>", "X86 Execution Dependency Fix", "<STR_LIT>", ",", "false", ",", "false", ")", "<BUGE>", "TargetPassConfig", "*", "X86TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "X86PassConfig", "(", "*", "this", ",", "PM", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

623,764

[ "return", "SDValue", "(", ")", ";" ]

[ "static", "SDValue", "PerformSUBECombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "MipsSubtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMips32", "(", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", "&&", "SelectMsub", "(", "N", ",", "&", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

623,765

[ "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "alignment : ", "<STR_LIT>", "<<", "DebugStr", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]

[ "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\nFunction : ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "uint64_t", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "int64_t", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "FrameIndex : ", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "spOffset : ", "<STR_LIT>", "<<", "spOffset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", "stackSize : ", "<STR_LIT>", "<<", "stackSize" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

623,766

[ "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";" ]

[ "bool", "Changed", "=", "false", ";", "if", "(", "OldReg", "==", "NewReg", ")", "{", "Changed", "=", "true", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "OldReg", ")", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MO", ".", "setIsDead", "(", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

623,767

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

623,768

[ "Last", ".", "dump", "(", ")", ";", ")", ";" ]

[ "continue", ";", "}", "unsigned", "LastVReg", "=", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "auto", "UI", "=", "MRI", "->", "use_nodbg_begin", "(", "LastVReg", ")", ",", "UE", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "MachineOperand", "&", "MO", "=", "*", "UI", "++", ";", "MachineInstr", "&", "MI", "=", "*", "MO", ".", "getParent", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "MemOpNo", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", "+", "<STR_LIT>", "::", "<STR_LIT>", "(", "Desc", ")", ";", "MO", ".", "setReg", "(", "First", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "MemOpNo", "+", "X86", "::", "AddrDisp", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Op", ".", "setImm", "(", "Op", ".", "getImm", "(", ")", "+", "AddrDispShift", ")", ";", "else", "if", "(", "!", "Op", ".", "isJTI", "(", ")", ")", "Op", ".", "setOffset", "(", "Op", ".", "getOffset", "(", ")", "+", "AddrDispShift", ")", ";", "}", "MRI", "->", "markUsesInDebugValueAsUndef", "(", "LastVReg", ")", ";", "MRI", "->", "clearKillFlags", "(", "First", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "++", "NumRedundantLEAs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "OptimizeLEAs: Remove redundant LEA: ", "<STR_LIT>", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

623,769

[ "addExpr", "(", "Inst", ",", "ImmTLS", ".", "Imm", ")", ";" ]

[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands", "<STR_LIT>", ")", ";", "assert", "(", "Kind", "==", "KindImmTLS", "&&", "<STR_LIT>", "Invalid operand type", "<STR_LIT>", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

623,770

[ ">", ";" ]

[ "uint8_t", "Imm", "=", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "return", "getI8Imm", "(", "Imm", "^", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "BlendCommuteImm8", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint8_t", "Imm", "=", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "return", "getI8Imm", "(", "Imm", "^", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]" ]

LLVM

AMDGPU

CPP

code_generation

GPU

623,771

[ "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", "+promote-alloca,+load-store-opt,+enable-ds128,", "<STR_LIT>", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "<STR_LIT>", "+flat-for-global,+unaligned-access-mode,+trap-handler,", "<STR_LIT>", ";", "FullFS", "+=", "<STR_LIT>", "+enable-prt-strict-null,", "<STR_LIT>", ";", "if", "(", "FS", ".", "contains_insensitive", "(", "<STR_LIT>", "+wavefrontsize", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "FS", ".", "contains_insensitive", "(", "<STR_LIT>", "wavefrontsize16", "<STR_LIT>", ")", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize16,", "<STR_LIT>", ";", "if", "(", "!", "FS", ".", "contains_insensitive", "(", "<STR_LIT>", "wavefrontsize32", "<STR_LIT>", ")", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize32,", "<STR_LIT>", ";", "if", "(", "!", "FS", ".", "contains_insensitive", "(", "<STR_LIT>", "wavefrontsize64", "<STR_LIT>", ")", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize64,", "<STR_LIT>", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "GPU", ",", "FullFS", ")", ";", "if", "(", "Gen", "==", "AMDGPUSubtarget", "::", "INVALID", ")", "{", "Gen", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ":", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ";", "}", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "assert", "(", "hasAddr64", "(", ")", "||", "hasFlat", "(", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", "flat-for-global", "<STR_LIT>", ")", "&&", "!", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "AMDGPU", "::", "FeatureFlatForGlobal", ")", ";", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "!", "hasFlat", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", "flat-for-global", "<STR_LIT>", ")", "&&", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "AMDGPU", "::", "FeatureFlatForGlobal", ")", ";", "FlatForGlobal", "=", "false", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")", "MaxPrivateElementSize", "=", "<NUM_LIT>", ";", "if", "(", "LDSBankCount", "==", "<NUM_LIT>", ")", "LDSBankCount", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "<NUM_LIT>", ")", "LocalMemorySize", "=", "<NUM_LIT>", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "<NUM_LIT>", ")", "WavefrontSizeLog2", "=", "<NUM_LIT>", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ";", "HasSMulHi", "=", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX9", ";", "TargetID", ".", "setTargetIDFromFeaturesString", "(", "FS", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "xnack setting for subtarget: ", "<STR_LIT>", "<<", "TargetID", ".", "getXnackSetting", "(", ")", "<<", "'", "\\n", "'", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "sramecc setting for subtarget: ", "<STR_LIT>", "<<", "TargetID", ".", "getSramEccSetting", "(", ")", "<<", "'", "\\n", "'", ")", ";", "return", "*", "this", ";", "}" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

LLVM

PowerPC

CPP

program_repair

CPU

623,772

[ "<FIXS>", "const", "TargetRegisterInfo", "*", "TRI", ",", "Register", "VReg", ")", "const", "{", "<FIXE>" ]

[ "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "<BUGS>", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "<BUGE>" ]

GCC

aarch64

CPP

stmt_completion

CPU

623,773

[ ")", "return", ";" ]

[ "tree", "new", "_", "tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "!", "new", "_", "tree", "&&", "old_tree", ")", "new", "_", "tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "==", "new", "_", "tree" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

623,774

[ ";" ]

[ "const", "std", "::", "multimap", "<", "int", ",", "std", "::", "tuple", "<", "int", ",", "std", "::", "string", ",", "std", "::", "string", ">>", "&", "getStartBEndBCoords", "(", ")", "{", "return", "StartBEndBCoords" ]

LLVM

Hexagon

TD

stmt_completion

DSP

623,775

[ "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

623,776

[ "}" ]

[ "class", "arith_extended_reg32to64", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "arith_extend64", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

623,777

[ ")", ";" ]

[ "return", "createMacroFusionDAGMutation", "(", "shouldScheduleAdjacent" ]

GCC

sh

MD

stmt_completion

CPU

623,778

[ "const_string", "<STR_LIT>", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(" ]

LLVM

X86

CPP

program_repair

CPU

623,779

[ "<FIXS>", "if", "(", "getClassB", "(", "CI", "->", "getType", "(", ")", ")", "==", "getClassB", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "&&", "(", "CI", "->", "getType", "(", ")", "!=", "Type", "::", "FloatTy", "||", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "!=", "Type", "::", "DoubleTy", ")", ")", "<FIXE>" ]

[ "BuildMI", "(", "*", "MBB", ",", "IPt", ",", "X86", "::", "MOV32ri", ",", "<NUM_LIT>", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "return", "Reg", ";", "}", "else", "if", "(", "CastInst", "*", "CI", "=", "dyn_cast", "CastInst", ">", "(", "V", ")", ")", "{", "<BUGS>", "if", "(", "getClassB", "(", "CI", "->", "getType", "(", ")", ")", "==", "getClassB", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", "<BUGE>", "return", "getReg", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MBB", ",", "IPt", ")", ";", "}", "else", "if", "(", "AllocaInst", "*", "AI", "=", "dyn_castFixedAlloca", "(", "V", ")", ")", "{" ]

LLVM

ARM

TD

stmt_completion

CPU

623,780

[ "v4i32", ",", "v2i32", ",", "ShOp", ">", ";" ]

[ "def", "v4i32", ":", "N3VQSL", "<", "<NUM_LIT>", ",", "op11_8", ",", "IIC_VMULi32Q", ",", "OpcodeStr", ",", "<STR_LIT>", "," ]

LLVM

AArch64

TD

program_repair

CPU

623,781

[ "<FIXS>", "SDPatternOperator", "hiop", ">", "<FIXE>", "<FIXS>", "(", "HalfOpTy", "(", "Neon_vduplane", "(", "EleOpTy", "EleOpVPR", ":", "$", "Re", ")", ",", "(", "i64", "OpImm", ":", "$", "Index", ")", ")", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "SDPatternOperator", "hiop", ">", "<FIXE>", "<FIXS>", "(", "HalfOpTy", "(", "Neon_vduplane", "(", "EleOpTy", "EleOpVPR", ":", "$", "Re", ")", ",", "(", "i64", "OpImm", ":", "$", "Index", ")", ")", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR128Lo", ",", "v4i32", ",", "v4i16", ",", "v8i16", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR128", ",", "v2i64", ",", "v2i32", ",", "v4i32", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128Lo", ",", "v4i32", ",", "v8i16", ",", "v8i16", ",", "v4i16", ",", "Neon_High8H", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "v2i64", ",", "v4i32", ",", "v4i32", ",", "v2i32", ",", "Neon_High4S", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR64Lo", ",", "v4i32", ",", "v4i16", ",", "v4i16", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR64", ",", "v2i64", ",", "v2i32", ",", "v2i32", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR64Lo", ",", "v4i32", ",", "v8i16", ",", "v4i16", ",", "v4i16", ",", "Neon_High8H", ">", ";", "<FIXE>", "<FIXS>", "op", ",", "VPR64", ",", "v2i64", ",", "v4i32", ",", "v2i32", ",", "v2i32", ",", "Neon_High4S", ">", ";", "<FIXE>" ]

[ "class", "NI_2VEL2_laneq", "Instruction", "INST", ",", "Operand", "OpImm", ",", "SDPatternOperator", "op", ",", "RegisterOperand", "EleOpVPR", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "ValueType", "EleOpTy", ",", "ValueType", "HalfOpTy", ",", "<BUGS>", "SDPatternOperator", "hiop", ",", "SDPatternOperator", "coreop", ">", "<BUGE>", ":", "Pat", "(", "ResTy", "(", "op", "(", "ResTy", "VPR128", ":", "$", "src", ")", ",", "(", "HalfOpTy", "(", "hiop", "(", "OpTy", "VPR128", ":", "$", "Rn", ")", ")", ")", ",", "<BUGS>", "(", "HalfOpTy", "(", "coreop", "(", "EleOpTy", "EleOpVPR", ":", "$", "Re", ")", ",", "(", "i64", "OpImm", ":", "$", "Index", ")", ")", ")", ")", ")", ",", "<BUGE>", "(", "INST", "VPR128", ":", "$", "src", ",", "VPR128", ":", "$", "Rn", ",", "EleOpVPR", ":", "$", "Re", ",", "OpImm", ":", "$", "Index", ")", ">", ";", "class", "NI_2VEL2_lane", "Instruction", "INST", ",", "Operand", "OpImm", ",", "SDPatternOperator", "op", ",", "RegisterOperand", "EleOpVPR", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "ValueType", "EleOpTy", ",", "ValueType", "HalfOpTy", ",", "<BUGS>", "SDPatternOperator", "hiop", ",", "SDPatternOperator", "coreop", ">", "<BUGE>", ":", "Pat", "(", "ResTy", "(", "op", "(", "ResTy", "VPR128", ":", "$", "src", ")", ",", "(", "HalfOpTy", "(", "hiop", "(", "OpTy", "VPR128", ":", "$", "Rn", ")", ")", ")", ",", "<BUGS>", "(", "HalfOpTy", "(", "coreop", "(", "EleOpTy", "EleOpVPR", ":", "$", "Re", ")", ",", "(", "i64", "OpImm", ":", "$", "Index", ")", ")", ")", ")", ")", ",", "<BUGE>", "(", "INST", "VPR128", ":", "$", "src", ",", "VPR128", ":", "$", "Rn", ",", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "EleOpVPR", ":", "$", "Re", ",", "sub_64", ")", ",", "OpImm", ":", "$", "Index", ")", ">", ";", "multiclass", "NI_2VEL_v3_pat", "string", "subop", ",", "SDPatternOperator", "op", ">", "{", "def", ":", "NI_2VE_laneq", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm3_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR128Lo", ",", "v4i32", ",", "v4i16", ",", "v8i16", ",", "BinOpFrag", "(", "Neon_vduplane", "(", "Neon_Low8H", "node", ":", "$", "LHS", ")", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VE_laneq", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm2_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR128", ",", "v2i64", ",", "v2i32", ",", "v4i32", ",", "BinOpFrag", "(", "Neon_vduplane", "(", "Neon_Low4S", "node", ":", "$", "LHS", ")", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VEL2_laneq", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm3_bare", ",", "<BUGS>", "op", ",", "VPR128Lo", ",", "v4i32", ",", "v8i16", ",", "v8i16", ",", "v4i16", ",", "Neon_High8H", ",", "BinOpFrag", "(", "Neon_vduplane", "(", "Neon_Low8H", "node", ":", "$", "LHS", ")", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VEL2_laneq", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm2_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "v2i64", ",", "v4i32", ",", "v4i32", ",", "v2i32", ",", "Neon_High4S", ",", "BinOpFrag", "(", "Neon_vduplane", "(", "Neon_Low4S", "node", ":", "$", "LHS", ")", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VE_lane", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm2_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR64Lo", ",", "v4i32", ",", "v4i16", ",", "v4i16", ",", "BinOpFrag", "(", "Neon_vduplane", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VE_lane", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm1_bare", ",", "<BUGS>", "op", ",", "VPR128", ",", "VPR64", ",", "VPR64", ",", "v2i64", ",", "v2i32", ",", "v2i32", ",", "BinOpFrag", "(", "Neon_vduplane", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VEL2_lane", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm2_bare", ",", "<BUGS>", "op", ",", "VPR64Lo", ",", "v4i32", ",", "v8i16", ",", "v4i16", ",", "v4i16", ",", "Neon_High8H", ",", "BinOpFrag", "(", "Neon_vduplane", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "def", ":", "NI_2VEL2_lane", "!", "cast", "Instruction", ">", "(", "subop", "#", "<STR_LIT>", ")", ",", "neon_uimm1_bare", ",", "<BUGS>", "op", ",", "VPR64", ",", "v2i64", ",", "v4i32", ",", "v2i32", ",", "v2i32", ",", "Neon_High4S", ",", "BinOpFrag", "(", "Neon_vduplane", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ")", ">", ">", ";", "<BUGE>", "}", "defm", "SMLAL_lane_v3", ":", "NI_2VEL_v3_pat", "<STR_LIT>", ",", "Neon_smlal", ">", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

623,782

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

623,783

[ "return", "ExtendedInMem", "?", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ":", "Val", ";" ]

[ "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", "||", "ExtendedInMem", ")", "ValVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "else", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "Bytes", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "return", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

623,784

[ "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "return", "LowerDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SMIN", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "UMIN", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "SMAX", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "UMAX", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SHL", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "PREFETCH", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "STRICT_SINT_TO_FP", ":", "case", "ISD", "::", "STRICT_UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "STRICT_FP_TO_SINT", ":", "case", "ISD", "::", "STRICT_FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MGATHER", ":", "return", "LowerMGATHER", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MSCATTER", ":", "return", "LowerMSCATTER", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECREDUCE_SEQ_FADD", ":", "return", "LowerVECREDUCE_SEQ_FADD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECREDUCE_ADD", ":", "case", "ISD", "::", "VECREDUCE_AND", ":", "case", "ISD", "::", "VECREDUCE_OR", ":", "case", "ISD", "::", "VECREDUCE_XOR", ":", "case", "ISD", "::", "VECREDUCE_SMAX", ":", "case", "ISD", "::", "VECREDUCE_SMIN", ":", "case", "ISD", "::", "VECREDUCE_UMAX", ":", "case", "ISD", "::", "VECREDUCE_UMIN", ":", "case", "ISD", "::", "VECREDUCE_FADD", ":", "case", "ISD", "::", "VECREDUCE_FMAX", ":", "case", "ISD", "::", "VECREDUCE_FMIN", ":", "return", "LowerVECREDUCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "LowerATOMIC_LOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "return", "LowerATOMIC_LOAD_AND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VSCALE", ":", "return", "LowerVSCALE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerFixedLengthVectorIntExtendToSVE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "{", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "EVT", "ExtraEltVT", "=", "ExtraVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "(", "ExtraEltVT", "!=", "MVT", "::", "i8", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i16", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i32", ")", "&&", "(", "ExtraEltVT", "!=", "MVT", "::", "i64", ")", ")", "return", "SDValue", "(", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

623,785

[ "<STR_LIT>", ")", ";" ]

[ "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "G_TRUNC", "&&", "<STR_LIT>", "Unsupported operand for G_ANYEXT", "<STR_LIT>", ")", ";", "assert", "(", "DstRegBank", ".", "getID", "(", ")", "==", "ARM", "::", "GPRRegBankID", "&&", "<STR_LIT>", "Unsupported combination of register banks", "<STR_LIT>", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "SrcReg", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported size", "<STR_LIT>", ")", ";", "assert", "(", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported size", "<STR_LIT>", ")", ";", "unsigned", "IgnoredBits", "=", "MRI", ".", "createVirtualRegister", "(", "&", "ARM", "::", "GPRRegClass", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "I", ".", "getIterator", "(", ")", ")", ";", "auto", "MovI", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "ARM", "::", "VMOVRRD", ")", ")", ".", "addDef", "(", "DstReg", ")", ".", "addDef", "(", "IgnoredBits", ")", ".", "addUse", "(", "SrcReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "MovI", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "DstRegBank", ".", "getID", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "G_TRUNC/G_ANYEXT operands on different register banks\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "ARM", "::", "GPRRegBankID", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "G_TRUNC/G_ANYEXT on non-GPR not supported yet\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "COPY", ")", ")", ";", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "G_CONSTANT", ":", "{", "if", "(", "!", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "isPointer", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unsupported constant type\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "&", "Val", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "isCImm", "(", ")", ")", "{", "if", "(", "!", "Val", ".", "getCImm", "(", ")", "->", "isZero", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unsupported pointer constant value\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Val", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Val", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Unexpected operand for G_CONSTANT", "<STR_LIT>", ")", ";", "if", "(", "Val", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unsupported pointer constant value\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "assert", "(", "!", "STI", ".", "isThumb", "(", ")", "&&", "<STR_LIT>", "Unsupported subtarget", "<STR_LIT>", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "ARM", "::", "MOVi", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Alignment", "=", "Size", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported FP constant type", "<STR_LIT>", ")", ";", "auto", "LoadOpcode", "=", "Size", "==", "<NUM_LIT>", "?", "ARM", "::", "VLDRS", ":", "ARM", "::", "VLDRD", ";", "auto", "ConstPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "auto", "CPIndex", "=", "ConstPool", "->", "getConstantPoolIndex", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", ",", "Alignment", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "LoadOpcode", ")", ")", ";", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addConstantPoolIndex", "(", "CPIndex", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "case", "G_INTTOPTR", ":", "case", "G_PTRTOINT", ":", "{", "auto", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "auto", "&", "SrcRegBank", "=", "*", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "const", "auto", "&", "DstRegBank", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "DstRegBank", ".", "getID", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "G_INTTOPTR/G_PTRTOINT operands on different register banks\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "!=", "ARM", "::", "GPRRegBankID", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "G_INTTOPTR/G_PTRTOINT on non-GPR not supported yet\\n" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

623,786

[ "}" ]

[ "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "Originals", ".", "push_back", "(", "&", "I", ")", ";", "for", "(", "Instruction", "*", "I", ":", "Originals", ")", "{", "auto", "[", "Rsrc", ",", "Off", "]", "=", "visit", "(", "I", ")", ";", "assert", "(", "(", "(", "Rsrc", "&&", "Off", ")", "||", "(", "!", "Rsrc", "&&", "!", "Off", ")", ")", "&&", "<STR_LIT>", "Can't have a resource but no offset", "<STR_LIT>", ")", ";", "if", "(", "Rsrc", ")", "RsrcParts", "[", "I", "]", "=", "Rsrc", ";", "if", "(", "Off", ")", "OffParts", "[", "I", "]", "=", "Off", ";" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

623,787

[ "llvm_float_ty", "]", ",", "[", "llvm_float_ty", "]", ",", "[", "IntrNoMem", "]", ">", ";" ]

[ "def", "int_HSAIL_nlog2_f32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[" ]

LLVM

X86

CPP

code_generation

CPU

623,788

[ "bool", "X86TargetLowering", "::", "ExpandInlineAsm", "(", "CallInst", "*", "CI", ")", "const", "{", "InlineAsm", "*", "IA", "=", "cast", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ";", "const", "std", "::", "string", "&", "AsmStr", "=", "IA", "->", "getAsmString", "(", ")", ";", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "Ty", "||", "Ty", "->", "getBitWidth", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "AsmPieces", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "<STR_LIT>", ";\\n", "<STR_LIT>", ")", ";", "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "if", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapl", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapq", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapl", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapq", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", ")", "{", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "=r,0,", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rolw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", ")", ")", "{", "AsmPieces", ".", "clear", "(", ")", ";", "StringRef", "ConstraintsStr", "=", "IA", "->", "getConstraintString", "(", ")", ";", "SplitString", "(", "StringRef", "(", "ConstraintsStr", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "array_pod_sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "clobbersFlagRegisters", "(", "AsmPieces", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "=r,0,", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorl", "<STR_LIT>", ",", "<STR_LIT>", "$$16,", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", ")", "{", "AsmPieces", ".", "clear", "(", ")", ";", "StringRef", "ConstraintsStr", "=", "IA", "->", "getConstraintString", "(", ")", ";", "SplitString", "(", "StringRef", "(", "ConstraintsStr", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "array_pod_sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "clobbersFlagRegisters", "(", "AsmPieces", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "InlineAsm", "::", "ConstraintInfoVector", "Constraints", "=", "IA", "->", "ParseConstraints", "(", ")", ";", "if", "(", "Constraints", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "A", "<STR_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "%eax", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "%edx", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "xchgl", "<STR_LIT>", ",", "<STR_LIT>", "%eax,", "<STR_LIT>", ",", "<STR_LIT>", "%edx", "<STR_LIT>", "}", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "}", "break", ";", "}", "return", "false", ";", "}" ]

[ "This", "hook", "allows", "the", "target", "to", "expand", "an", "inline", "asm", "call", "to", "be", "explicit", "llvm", "code", "if", "it", "wants", "to", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,789

[ "return", "Top", ";" ]

[ "MapType", "::", "const_iterator", "F", "=", "Map", ".", "find", "(", "R", ")", ";", "if", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", "return", "F", "->", "second", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

623,790

[ "ReplaceNode", "(", "N", ",", "Result", ")", ";" ]

[ "}", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "S2_asr_r_r_acc", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

CAHP

CPP

stmt_completion

CPU

623,791

[ ")", "const", "{" ]

[ "bool", "isUImm4", "(" ]

GCC

frv

CPP

code_generation

VLIW

623,792

[ "static", "rtx", "frv_expand_mwtacc_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "op0", "=", "frv_int_to_acc", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "if", "(", "!", "op0", ")", "return", "NULL_RTX", ";", "op1", "=", "frv_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "pat", ")", "emit_insn", "(", "pat", ")", ";", "return", "NULL_RTX", ";", "}" ]

[ "Expand", "MWTACC", "and", "MWTACCG", ".", "These", "builtins", "take", "an", "accumulator", "or", "accumulator", "guard", "as", "their", "first", "argument", "and", "an", "SImode", "value", "as", "their", "second", "." ]

GCC

m68k

MD

stmt_completion

MPU

623,793

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

bfin

MD

next_suggestion

DSP

623,794

[ "}", ")" ]

[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "PLUS", "|", "|", "GET_RTX_CLASS", "(", "GET_CODE", "(", "op", ")", ")", "=", "=", "RTX_AUTOINC", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "gcc_assert", "(", "REG_P", "(", "op", ")", ")", "return", "IREG_P", "(", "op", ")" ]

LLVM

XCore

CPP

stmt_completion

MPU

623,795

[ "-", "<NUM_LIT>", ")", ";" ]

[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")" ]

LLVM

X86

CPP

code_generation

CPU

623,796

[ "SDValue", "X86TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "X86MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_X86", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "MVT", "::", "i16", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "i", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", "Unexpected FP-extend for return value.", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "MVT", "::", "f32", "||", "ValVT", "==", "MVT", "::", "f64", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "{", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i64", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "ValToCopy", ")", ";", "}", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "assert", "(", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "&&", "<STR_LIT>", "No need for an sret register", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SRetReg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "RetValReg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "isTarget64BitILP32", "(", ")", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "{", "RetValReg", "=", "Subtarget", "->", "isTarget64BitILP32", "(", ")", "?", "X86", "::", "EAX", ":", "X86", "::", "RAX", ";", "SDValue", "Zext", "=", "DAG", ".", "getZExtOrTrunc", "(", "Val", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "RAX", ",", "Zext", ",", "Flag", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "}", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

GCC

s390

MD

next_suggestion

MPU

623,797

[ "(", "unspec", "[", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_RELOAD_BASE", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

TD

stmt_completion

CPU

623,798

[ "FR64", ":", "$", "src1", ",", "VR128", ")", ")", ",", "(", "v2f64", "(", "COPY_TO_REGCLASS", "FR64", ":", "$", "src2", ",", "VR128", ")", ")", ")", ")", ",", "FR64", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f64", "(", "X86fxor", "FR64", ":", "$", "src1", ",", "FR64", ":", "$", "src2", ")", ")", ",", "(", "COPY_TO_REGCLASS", "(", "v2f64", "(", "VXORPDrr", "(", "v2f64", "(", "COPY_TO_REGCLASS" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

623,799

[ "MCI", ")", ".", "TSFlags", ";" ]

[ "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", "," ]