Add files using upload-large-folder tool

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/4B6i9SfenxU.srt

@@ -0,0 +1,3447 @@
+1
+00:00:23,440 --> 00:00:28,360
+الـ Architecture body بيعرف 
+
+2
+00:00:28,360 --> 00:00:33,180
+ال behavior أو ال structure تبع ال design entity
+
+3
+00:00:33,180 --> 00:00:38,640
+هي ال structure أو ال function يعني how it is
+
+4
+00:00:38,640 --> 00:00:42,700
+constructed و التالي هو بيعمللي ال internal view
+
+5
+00:00:42,700 --> 00:00:46,850
+تبع ال design entity بينما يقولنا ال entity
+
+6
+00:00:46,850 --> 00:00:50,410
+declaration هو عبارة عن ال view مع ال external
+
+7
+00:00:50,410 --> 00:00:56,510
+environment أو عبارة عن ال interface أي
+
+8
+00:00:56,510 --> 00:01:00,330
+architecture body لازم تعمله association مع
+
+9
+00:01:00,330 --> 00:01:05,450
+specific entity declaration يعني لازم يكون مصاحب ل
+
+10
+00:01:05,450 --> 00:01:08,970
+some entity declaration عشان يعملك entity
+
+11
+00:01:08,970 --> 00:01:14,920
+architecture pair أو سميناها design entity و التالي
+
+12
+00:01:14,920 --> 00:01:19,020
+مش ممكن تلاقي architecture body معمول لحاله من غير
+
+13
+00:01:19,020 --> 00:01:30,320
+ما تمالي association مع entity declaration ممكن
+
+14
+00:01:30,320 --> 00:01:35,480
+يكون عندك أكثر من architecture body associated مع
+
+15
+00:01:35,480 --> 00:01:40,500
+نفس ال entity declaration بيصير و التالي بيعملك
+
+16
+00:01:40,500 --> 00:01:46,460
+different design entities و هذا بيصير لما أنت تعمل
+
+17
+00:01:46,460 --> 00:01:51,180
+أكثر من alternative أكثر من بديل ل architecture
+
+18
+00:01:51,180 --> 00:01:56,850
+تبع ال entity declaration ال entity نفسه الآن ممكن
+
+19
+00:01:56,850 --> 00:02:02,170
+the same functionality can be designed أكثر من 
+
+20
+00:02:02,170 --> 00:02:06,050
+طريقة زي ما قلت لكم ال other مثلاً بنعمل parallel
+
+21
+00:02:06,050 --> 00:02:10,710
+other عادي باستخدام full others بنعمل look ahead
+
+22
+00:02:10,710 --> 00:02:16,850
+other binational بنعمل serial other في طرق مختلفة
+
+23
+00:02:16,850 --> 00:02:20,130
+فهذه different architectures لنفس ال functionality
+
+24
+00:02:20,130 --> 00:02:27,350
+بالنسبة للمثال اللي كنا درسناه تبع ال half adder ال
+
+25
+00:02:27,350 --> 00:02:33,210
+body تبع architecture تبعته كانت بشكل ثاني تلاحظ
+
+26
+00:02:33,210 --> 00:02:39,630
+بدأت بال keyword architecture و بعدين white space
+
+27
+00:02:39,630 --> 00:02:45,170
+و بعدين data flow هذا اسم ال architecture و بعدين
+
+28
+00:02:45,170 --> 00:02:50,570
+space و بعدين ال keyword of و بعدين space و بعدين
+
+29
+00:02:50,570 --> 00:02:54,170
+اسم ال entity declaration المصاحب بال architecture
+
+30
+00:02:54,170 --> 00:02:57,970
+هذا معناه this architecture اللي سميناها data flow من
+
+31
+00:02:57,970 --> 00:03:02,570
+عندنا is associated with this entity declaration
+
+32
+00:03:02,570 --> 00:03:16,650
+وقتالي
+
+33
+00:03:16,650 --> 00:03:20,610
+المفروض أنت بتكون already عامل entity declaration
+
+34
+00:03:20,610 --> 00:03:24,840
+بالاسم هذا مش هيك ولا ايه؟ ما ينفعش يتغير اسم و you
+
+35
+00:03:24,840 --> 00:03:28,360
+have to use the same name نفس ال spelling exactly
+
+36
+00:03:28,360 --> 00:03:33,200
+بعديها
+
+37
+00:03:33,200 --> 00:03:37,420
+بتكتب كلمة begin و لو أنه بين ال begin و بين ال is
+
+38
+00:03:37,420 --> 00:03:43,620
+ممكن تحط something هيتكلم عليه برضه تلاحظ هنا بعد
+
+39
+00:03:43,620 --> 00:03:47,260
+ال begin كتبتوا concurrent assignment signal
+
+40
+00:03:47,260 --> 00:03:51,940
+assignment statements الأولانية بتحسب لك ال sum
+
+41
+00:03:52,550 --> 00:03:59,650
+و بتاع بتحسب ايه اللي هو ال carry out في ظاهر في ال
+
+42
+00:03:59,650 --> 00:04:03,630
+two statements ال logical operators زي ال not زي
+
+43
+00:04:03,630 --> 00:04:11,130
+ال and هدول بنقول عليهم logical operators هدول
+
+44
+00:04:11,130 --> 00:04:15,290
+operators و في غيرهم كمان كثير are predefined بال
+
+45
+00:04:15,290 --> 00:04:20,450
+VHDL فقط لل data types اللي هم bit و boolean
+
+46
+00:04:22,740 --> 00:04:26,740
+بينما احنا في ال entity declaration تبع ال design
+
+47
+00:04:26,740 --> 00:04:32,320
+entity هذه كلنا عرفناهم ال a و ال b و ال carry out و
+
+48
+00:04:32,320 --> 00:04:36,340
+ال sum standard logic و هدول ما همش pre defined
+
+49
+00:04:36,340 --> 00:04:42,400
+بال VHDL بينما في ال package هذه اللي هي جزء من ال
+
+50
+00:04:42,400 --> 00:04:46,440
+IEEE library عالمين extension أن ال operators هدول
+
+51
+00:04:46,440 --> 00:04:50,830
+بحيث ممكن يشتغلوا على standard logic  مشان هيك كنا
+
+52
+00:04:50,830 --> 00:04:53,850
+أضفنا ال two clauses ال context clauses اللي هي
+
+53
+00:04:53,850 --> 00:05:00,710
+واحدة لل library و واحدة لمين؟ لل use واحدة لل use بديلك
+
+54
+00:05:00,710 --> 00:05:06,450
+بال figure التالي simplified formal syntax
+
+55
+00:05:06,450 --> 00:05:15,870
+definition ل architecture body طلع ال figure ال
+
+56
+00:05:15,870 --> 00:05:19,850
+architecture body is equivalent to أو can be
+
+57
+00:05:19,850 --> 00:05:23,530
+replaced by زي ما تشوف تكتب كلمة architecture
+
+58
+00:05:23,530 --> 00:05:30,570
+بعدين ايه؟ fire فده اسم ال architecture من عندك you
+
+59
+00:05:30,570 --> 00:05:35,490
+follow the same conventions الخاصة بالآيات ال fire
+
+60
+00:05:35,490 --> 00:05:41,530
+اللي ذكرناها في محاضرة سابقة بعدين بتحط white
+
+61
+00:05:41,530 --> 00:05:47,430
+space بعدين ال keyword of white space و ال entity
+
+62
+00:05:47,430 --> 00:05:52,950
+name اللي هي اسم ال declaration أنت كنت عملته هيكون
+
+63
+00:05:52,950 --> 00:05:58,850
+مصاحب لل architecture اللي هي هذه و بعدها is هذه
+
+64
+00:05:58,850 --> 00:06:04,130
+ال keyword اتلاحظ بين ال is و بين ال begin في
+
+65
+00:06:04,130 --> 00:06:09,750
+something حاطينه بين two braces معناه ال part
+
+66
+00:06:09,750 --> 00:06:14,330
+هذا is ايه؟ is optional مش شرط تعمل declarations في
+
+67
+00:06:14,330 --> 00:06:17,230
+المكان إذا احتجت بتعمل
+
+68
+00:06:20,510 --> 00:06:25,170
+و ممكن يتكرر ال block هذا zero or more times مش هيك
+
+69
+00:06:25,170 --> 00:06:28,990
+ولا أو أي شيء between two bases ممكن تكرره zero or
+
+70
+00:06:28,990 --> 00:06:36,310
+more times وبعدين بدينا بال statement part نكتب
+
+71
+00:06:36,310 --> 00:06:40,890
+كلمة begin و بتكتب مجموعة concurrent statements
+
+72
+00:06:40,890 --> 00:06:46,630
+تمام؟ أي عدد من ال concurrent statements و بعدين
+
+73
+00:06:46,630 --> 00:06:50,780
+end و التالي خلص ال architecture تبعي ال
+
+74
+00:06:50,780 --> 00:06:54,620
+architecture body حبيت تكتب كلمة architecture ال
+
+75
+00:06:54,620 --> 00:06:59,180
+key word بنفع تلاحظ اختياري يعني يا تكتب أو ما
+
+76
+00:06:59,180 --> 00:07:02,300
+تكتبها و ممكن كمان تكتب اسم ال architecture اللي 
+
+77
+00:07:02,300 --> 00:07:05,980
+أنت حاطيته هنا أمام؟ لو بدك برضه هذا
+
+78
+00:07:05,980 --> 00:07:11,600
+optional بس في الآخر تنهي عايش ب semi column
+
+79
+00:07:18,600 --> 00:07:21,880
+بالنسبة لـ declarative part اللي بتقول ال is will
+
+80
+00:07:21,880 --> 00:07:26,620
+begin بتحط فيه بتعمل declarations ل signals ل
+
+81
+00:07:26,620 --> 00:07:30,300
+constants ل some objects زي ما هنشوف لما ندخل في
+
+82
+00:07:30,300 --> 00:07:32,560
+المادة أكثر إن شاء الله
+
+83
+00:07:48,520 --> 00:07:51,920
+بين ال begin و بين ال end و بين ال end بتحط
+
+84
+00:07:51,920 --> 00:07:55,700
+concurrent statements ال concurrent statements
+
+85
+00:07:55,700 --> 00:08:00,940
+اللي هتتواجهك أما هتكون concurrent signal or
+
+86
+00:08:00,940 --> 00:08:04,740
+simple statement عادية أو process statement كنا
+
+87
+00:08:04,740 --> 00:08:08,000
+قلنا ال process علي بعضها تعتبر كلها concurrent
+
+88
+00:08:08,000 --> 00:08:13,220
+أو component instantiation statement يعني تعمل
+
+89
+00:08:13,220 --> 00:08:16,760
+instance من component زي ما هنشوف
+
+90
+00:08:20,460 --> 00:08:23,760
+كنا قلنا بالنسبة لـ Concrete Statements ال order
+
+91
+00:08:23,760 --> 00:08:28,040
+اللي بتظهر فيه is irrelevant يعني مش مهم مش هيكوى
+
+92
+00:08:28,040 --> 00:08:33,220
+لأن يعني لو ال design كان مكوّن من عشر Concrete
+
+93
+00:08:33,220 --> 00:08:37,860
+Statements لو أنت كتبتهم أي ترتيب ذكي بيديلك the
+
+94
+00:08:37,860 --> 00:08:43,240
+same ايه design بس احنا مضطرين نكتبهم ورا بعض لأن
+
+95
+00:08:43,240 --> 00:08:45,520
+و أنا بنكتب text و ما فيش طريقة نكتبه لغير نكتب
+
+96
+00:08:45,520 --> 00:08:50,000
+واحدة ورا ايه؟ ورا التانية لكن في الآخر ال hardware
+
+97
+00:08:50,000 --> 00:08:52,860
+اللي بيطلع بيشغل أكيد ايش؟ concurrently مش
+
+98
+00:08:52,860 --> 00:08:56,680
+sequentially لو في عندك كذا input و كذا output لو
+
+99
+00:08:56,680 --> 00:09:01,580
+في input أو أكثر يتغيروا ال output اللي بتتأثر ��ل
+
+100
+00:09:01,580 --> 00:09:04,160
+function فيهم هيتغيروا اللي هو مع بعض ال parallel
+
+101
+00:09:04,160 --> 00:09:07,740
+مش sequentially بتغيروا ايش؟ concurrently عشان هي
+
+102
+00:09:07,740 --> 00:09:10,400
+عشان هيك بيجوا عليهم concurrent statements لأن ال
+
+103
+00:09:10,400 --> 00:09:13,920
+hardware اللي بيطلع في الآخر بيشغل concurrently
+
+104
+00:09:17,080 --> 00:09:22,060
+يعني مثلاً في ال half adder تبعنا كنا حاطين ال two
+
+105
+00:09:22,060 --> 00:09:24,060
+statements هدول ... هدول signal assignment
+
+106
+00:09:24,060 --> 00:09:28,960
+statements و طبعاً هدول كون كورنت مش هيكوا لأ لذلك
+
+107
+00:09:28,960 --> 00:09:32,660
+لو أنت كتبتهم لو عكس ترتيبهم بيجيلك the same
+
+108
+00:09:32,660 --> 00:09:37,280
+design the same architecture exactly ما فيش أي فرق
+
+109
+00:09:37,280 --> 00:09:38,880
+تمام؟ 
+
+110
+00:09:51,130 --> 00:10:00,610
+طب لو قلنا a بيساوي b plus c و
+
+111
+00:10:00,610 --> 00:10:15,490
+d بيساوي a plus e مظبوطة هيك؟ طب لو عكستهم على
+
+112
+00:10:15,490 --> 00:10:17,610
+الرغم من أن ال a بتنحسب بعديها في المشاكل ولا
+
+113
+00:10:17,610 --> 00:10:27,070
+بينفع؟ ماشي الحال أوكي ماشي في
+
+114
+00:10:27,070 --> 00:10:34,930
+شغل هنا جانبية تلاحظ مر علينا design entity design
+
+115
+00:10:34,930 --> 00:10:41,350
+entity يعني أنت declaration مع architecture تمام
+
+116
+00:10:41,350 --> 00:10:46,870
+و مر علينا entity declaration شوفناها اللي بنعرف فيها ال
+
+117
+00:10:46,870 --> 00:10:50,690
+parts و مع ورق علينا ال architecture body اللي ال
+
+118
+00:10:50,690 --> 00:10:54,290
+architecture يدو احنا مخلصينها قبل بشوية واضحين
+
+119
+00:10:54,290 --> 00:11:00,610
+بالنسبة لنا لكن مرات ممكن يخلق في الكتاب بدل ما
+
+120
+00:11:00,610 --> 00:11:04,990
+يقولك entity declaration يقولك entity بدل ما يقولك
+
+121
+00:11:04,990 --> 00:11:07,710
+architecture body يقولك ايش architecture لكن
+
+122
+00:11:07,710 --> 00:11:13,510
+المفروض السياق إنه بيوضح ايش المقصود هل قصده هنا
+
+123
+00:11:13,510 --> 00:11:16,520
+في entity هل design entity ولا entity ايش
+
+124
+00:11:16,520 --> 00:11:21,060
+declaration مش الحال السياق المفروض إنه بيوضح
+
+125
+00:11:21,060 --> 00:11:24,580
+و مرات بقول entity architecture بيقصوا entity
+
+126
+00:11:24,580 --> 00:11:31,840
+declaration architecture body pair بيقصوا هيك
+
+127
+00:11:31,840 --> 00:11:36,940
+لأن مرات ال design entity برضه هتختصر لكلمة entity
+
+128
+00:11:36,940 --> 00:11:42,420
+طبعاً فتخليك يعني منتبه طبعاً ممكن نفس الكلمة يقصد
+
+129
+00:11:42,420 --> 00:11:46,520
+فيها entity declaration أو ال design يعني دي وصيحة
+
+130
+00:11:46,520 --> 00:11:54,500
+المفروض وين مكتوبة بيوضح لك ايه المقصود ال
+
+131
+00:11:54,500 --> 00:12:00,580
+architecture ممكن تكتبها بأحد ثلاثة basic coding
+
+132
+00:12:00,580 --> 00:12:07,740
+styles أو بخليط منهم تمام ممكن يكون some mix زي ما
+
+133
+00:12:07,740 --> 00:12:13,140
+هنفصل الثلاثة styles هي ال data flow و ال behavior
+
+134
+00:12:13,140 --> 00:12:17,900
+و ال structural بالنسبة
+
+135
+00:12:17,900 --> 00:12:22,460
+لل data flow هتلاقي فقط بيستخدم concurrent signal
+
+136
+00:12:22,460 --> 00:12:27,340
+assignment statements بين ال behavior لأن ال
+
+137
+00:12:27,340 --> 00:12:31,820
+behavior بيستخدم ال processes one process or more
+
+138
+00:12:31,820 --> 00:12:36,700
+ال structural بيعمل instantiation من components
+
+139
+00:12:36,700 --> 00:12:40,200
+يعني ال components بيعملها instances زي ما يكون
+
+140
+00:12:40,200 --> 00:12:44,220
+عندك فيه class في ال Java و بتعمل objects instances 
+
+141
+00:12:44,220 --> 00:12:50,620
+بيسموها مسترخية من الـ classes هنفسر فيهم برضه
+
+142
+00:12:50,620 --> 00:12:56,240
+وقولنا ممكن الـ activation تتكتب mix of these three
+
+143
+00:12:56,240 --> 00:13:00,720
+data styles ممكن تحط data flow على الـ behavior على 
+
+144
+00:13:00,720 --> 00:13:05,360
+الـ structure نظريا
+
+145
+00:13:06,090 --> 00:13:12,070
+أي description ممكن ينكتب بأي من الـ styles دول لكن
+
+146
+00:13:12,070 --> 00:13:16,590
+مرات الـ design بيكون very simple زي الـ half adder
+
+147
+00:13:16,590 --> 00:13:20,430
+مش محتاج لا structure ولا محتاج ليه components
+
+148
+00:13:20,430 --> 00:13:27,290
+مينكتب الحلقات data flow لكن مرات أنت بيكون في الـ
+
+149
+00:13:27,290 --> 00:13:32,370
+design مهتم مثلا بالـ algorithmic behavior تبع الـ
+
+150
+00:13:32,370 --> 00:13:35,720
+system بشكل algorithmic بغض النظر على هدول إيش هيطلع
+
+151
+00:13:35,720 --> 00:13:39,860
+في الآخر فبتكتب في الحالة هذي behavioral عن طريق
+
+152
+00:13:39,860 --> 00:13:44,500
+إيش بوصفه مش عن طريق إيش بوصفه لكن مرات بيكون الـ
+
+153
+00:13:44,500 --> 00:13:49,660
+system is very complicated complex ومكون من layers
+
+154
+00:13:49,660 --> 00:13:53,860
+عندك الـ top design و الـ lower و الـ lower and so on
+
+155
+00:13:53,860 --> 00:13:58,780
+فممكن الـ top بينكتب in terms of components في الـ
+
+156
+00:13:58,780 --> 00:14:02,420
+level اللي وراه وكل component من هدول اللي وراه
+
+157
+00:14:02,420 --> 00:14:05,820
+تكون برضه still it is complex، انكتب in terms of 
+
+158
+00:14:05,820 --> 00:14:09,680
+some other smaller components and so on، and is so
+
+159
+00:14:09,680 --> 00:14:13,120
+on، لكن أكيد في الآخر، هوصل لمرحلة في الآخر تحت
+
+160
+00:14:13,120 --> 00:14:18,200
+خالص، هكتب يا behavior عليها أيش؟ يا data flow؟
+
+161
+00:14:18,200 --> 00:14:21,530
+شاكلة عليها data أيش؟ لأن الـ Compile لحالة لا 
+
+162
+00:14:21,530 --> 00:14:25,330
+يتحدد بيها behavioral فسأوصل في الأخر لمرحلة لازم أختار 
+
+163
+00:14:25,330 --> 00:14:28,870
+عليها الـ data flow أو الـ behavioral أو خليط من
+
+164
+00:14:28,870 --> 00:14:45,870
+data flow عليها الـ behavioral زي ما سنشوف دي
+
+165
+00:14:45,870 --> 00:14:53,090
+بدأ بالـ data flowالـ data flow style بيوصف في الـ
+
+166
+00:14:53,090 --> 00:14:58,730
+system كيف الـ data flows كيف الـ signals flows اللي
+
+167
+00:14:58,730 --> 00:15:05,190
+هو في الـ system و
+
+168
+00:15:05,190 --> 00:15:08,690
+التالي بيكون تجربة واضح إيش الـ hardware اللي هيطلع
+
+169
+00:15:08,690 --> 00:15:17,130
+الـ description لما تقول a بتساوي b plus c بيبينها
+
+170
+00:15:17,130 --> 00:15:24,440
+بدها قدر هيستخدمها الآخر وهيكون الـ b input و c input و
+
+171
+00:15:24,440 --> 00:15:29,300
+output بشكل
+
+172
+00:15:29,300 --> 00:15:38,460
+مباشر بيديك الـ gate level implementation تبعه وزي
+
+173
+00:15:38,460 --> 00:15:41,960
+ما قلنا الـ data flow description بيكون مكون من one
+
+174
+00:15:41,960 --> 00:15:46,320
+or more concurrent signal assignment statement
+
+175
+00:15:52,880 --> 00:15:57,580
+زي لما كتبنا الهاف أدَر كنا كتبناها بطريقة معينة
+
+176
+00:15:57,580 --> 00:16:04,000
+قبل كده هنا برضه كاتبوا data flow to concurrent
+
+177
+00:16:04,000 --> 00:16:07,280
+signal assignment statements بس الآن كتب ax or b
+
+178
+00:16:07,280 --> 00:16:11,440
+في الأول كتبناها in terms of الـ and و الـ not
+
+179
+00:16:11,440 --> 00:16:15,900
+فاكرين الـ carry out ما فيش فيه يعني مناورة كثير
+
+180
+00:16:15,900 --> 00:16:20,060
+لازال a and الـ a and الـ b
+
+181
+00:16:30,260 --> 00:16:33,380
+وبالتالي يشوف الـ data flow اللي هو الـ style تبعها
+
+182
+00:16:33,380 --> 00:16:40,260
+في أدَر تلاحظ الـ entity نفسها برا الموضوع بالنسبة
+
+183
+00:16:40,260 --> 00:16:44,180
+لـ codec style مش هيك ولا لأن هذه ما نتحدثش 
+
+184
+00:16:44,180 --> 00:16:47,100
+operations مش هيك ولا functionality بس interface
+
+185
+00:16:47,100 --> 00:16:51,730
+input و output لما أقول اللي هو الـ data styles الـ
+
+186
+00:16:51,730 --> 00:16:54,570
+coding styles اللي ذكرناهم عمال باتكلم على مين
+
+187
+00:16:54,570 --> 00:16:58,310
+بالتحديد على architecture على مين الـ architecture
+
+188
+00:16:58,310 --> 00:17:02,610
+هي تحدد الـ functionality تشوف هنا كيف كتبها تلاحظ
+
+189
+00:17:02,610 --> 00:17:07,930
+سمّاها data flow 2 of half adder هذا تصريح لكلام
+
+190
+00:17:07,930 --> 00:17:10,530
+اللي قلناه إن more than one architecture can be
+
+191
+00:17:10,530 --> 00:17:16,650
+associated with the same entity declaration مظبوط؟
+
+192
+00:17:16,650 --> 00:17:22,070
+okay بتلاحظ فعلاً هنا عامل architecture تاني اللي هو الـ
+
+193
+00:17:22,070 --> 00:17:26,690
+sum بيساوي a x or b و الـ carry out بيساوي a and b
+
+194
+00:17:26,690 --> 00:17:30,510
+هنا ما فيش structure ولا في behavioral behavioral
+
+195
+00:17:30,510 --> 00:17:34,830
+مجرد data flow تتولد تانية وتولد تانية ومبين من
+
+196
+00:17:34,830 --> 00:17:39,270
+هنا هدول إيش هيطلع الأولاني هتطلع إيش x or و
+
+197
+00:17:39,270 --> 00:17:42,890
+التاني هتطلع إيش هتعمل أنت هتحتاج إيش إلى أنت
+
+198
+00:17:51,340 --> 00:17:57,940
+وبالتالي بما أن اتنين are concurrent لو حصل change
+
+199
+00:17:57,940 --> 00:18:02,920
+على أي من الـ a و الـ b أو الاتنين مع بعض المفروض
+
+200
+00:18:02,920 --> 00:18:09,840
+الاتنين are concurrently in simulation time in
+
+201
+00:18:09,840 --> 00:18:14,460
+parallel in simulation time واحد يقول إيش جاسك بالـ
+
+202
+00:18:14,460 --> 00:18:17,780
+in simulation time طبعاً أنت لما تكون شغال
+
+203
+00:18:17,780 --> 00:18:22,160
+بأسيملاتور على pc عادي بتكون شغالة على الـ sequential
+
+204
+00:18:22,160 --> 00:18:26,940
+machine يعني الـ state بتعمل ورا بعض و ورا التانية
+
+205
+00:18:26,940 --> 00:18:30,740
+in real time هعملهم واحدة ورا التانية صحيح لكن in
+
+206
+00:18:30,740 --> 00:18:36,020
+simulation time هيشتغلهم مع بعض كمان كما لو
+
+207
+00:18:36,020 --> 00:18:39,480
+إنهم مع بعض على اعتبار إن المعمل بيعمل
+
+208
+00:18:39,480 --> 00:18:42,760
+simulation لمين؟ للـ hardware بيعمل simulation
+
+209
+00:18:42,760 --> 00:18:46,280
+لمين؟ يعني فيه ملف عملنا بعد كده الـ last stage للـ
+
+210
+00:18:46,280 --> 00:18:51,760
+hardware مش هيشتغل concurrently مظبوط ولا عادي هي 
+
+211
+00:18:51,760 --> 00:18:59,240
+ماشية هذا الـ data flow style whether مكون من single
+
+212
+00:18:59,240 --> 00:19:03,660
+statement أو اتنين أو عشرين ده same concept شاكلة 
+
+213
+00:19:03,660 --> 00:19:10,960
+ولا pure data flow style الـ behavior style هذا هو الـ
+
+214
+00:19:10,960 --> 00:19:15,520
+most abstract يعني هو بيلخص لك الـ الشيء يعني في زي ما
+
+215
+00:19:15,520 --> 00:19:15,880
+تقول
+
+216
+00:19:21,660 --> 00:19:29,240
+اختصار أكثر إيش abstraction بيوصف
+
+217
+00:19:29,240 --> 00:19:33,420
+الـ behavior أو الـ function تبع الـ system in an
+
+218
+00:19:33,420 --> 00:19:36,800
+algorithmic vision يعني بشكل الـ algorithm بشكل
+
+219
+00:19:36,800 --> 00:19:43,060
+الخوارزمية وفي المرحلة دي بيكونش الواحد مهتم إيش
+
+220
+00:19:43,060 --> 00:19:44,260
+اللي هضله هيطلع exactly
+
+221
+00:19:46,780 --> 00:19:54,440
+وحتى أنت من الـ behavior description اللي هدوله
+
+222
+00:19:54,440 --> 00:20:00,240
+بيطلع بيكونش واضح بشكل مباشر ولو إنه لما نشوف
+
+223
+00:20:00,240 --> 00:20:02,580
+الـ later إن شاء الله لما نخش الـ sequential يعني
+
+224
+00:20:02,580 --> 00:20:06,260
+بتقدر يعني أنت تستطلع بناء على العروض المعينة إيش اللي
+
+225
+00:20:06,260 --> 00:20:10,780
+ممكن يطلع لكن مش بشكل مباشر مباشر زي الـ data flow
+
+226
+00:20:10,780 --> 00:20:17,140
+زي إيش؟ زي اللي هو الـ data flow الـ behavior style
+
+227
+00:20:17,140 --> 00:20:22,200
+هتلاقي مكون من one or more processes أو أكثر
+
+228
+00:20:22,200 --> 00:20:27,620
+process أو إيش أو أكثر وكنا قولنا الـ process
+
+229
+00:20:27,620 --> 00:20:33,520
+الواحدة هي concurrent مش هيك ولا لكن الـ statements
+
+230
+00:20:33,520 --> 00:20:37,220
+اللي داخلها بتكون sequential زي الـ conventional
+
+231
+00:20:37,220 --> 00:20:41,440
+اللي هي الـ address العادية اللي تعرفينها دي على الـ
+
+232
+00:20:41,440 --> 00:20:46,030
+sequential وبالتالي by simulator they are suited
+
+233
+00:20:46,030 --> 00:20:49,110
+اللي هي واحدة ورا التانية حتى بـ submission time
+
+234
+00:20:49,110 --> 00:20:55,610
+واحدة وليه ورا التانية طلع مثلاً على الـ
+
+235
+00:20:55,610 --> 00:21:01,310
+description التالي مديلك behavior style للـ half
+
+236
+00:21:01,310 --> 00:21:04,330
+أدر زي ما راح نشوف كمان شوية إن الـ decoration
+
+237
+00:21:04,330 --> 00:21:08,670
+المفروض إنها ما تتأثرش مش هيك ولا إنها ما تتغيرش
+
+238
+00:21:08,670 --> 00:21:12,690
+بأنها راح يتغير مين اللي هو الـ architecture
+
+239
+00:21:15,240 --> 00:21:21,160
+طلع على الـ listing هي
+
+240
+00:21:21,160 --> 00:21:31,440
+فعلاً الـ entity لم تتغير صح؟ بينما
+
+241
+00:21:31,440 --> 00:21:35,220
+الـ architecture سُمّي behavior هي صار كم
+
+242
+00:21:35,220 --> 00:21:38,880
+architecture عاملين لنفس الـ .. وأشياء ما أعرفش الـ
+
+243
+00:21:38,880 --> 00:21:41,960
+entity صار ثلاثة okay
+
+244
+00:21:43,890 --> 00:21:48,310
+تلاحظ في الـ activation فيه process من هنا لغاية
+
+245
+00:21:48,310 --> 00:21:58,210
+هنا وقدّى لـ process اسم في العادة optional بندي لـ
+
+246
+00:21:58,210 --> 00:22:01,570
+process اسم لأنه ممكن يكون في الـ design more than
+
+247
+00:22:01,570 --> 00:22:06,130
+one process فبنحب نسميهم نديها label وبعدين colon
+
+248
+00:22:06,130 --> 00:22:07,870
+هذا اسم لـ process اللي هي 
+
+249
+00:22:11,860 --> 00:22:14,440
+وبعدين بين two parentheses أي أنبياء هتكلم
+
+250
+00:22:14,440 --> 00:22:20,840
+عليهم كمان شوية وبعدين begin اللي بدأت من هنا وهي
+
+251
+00:22:20,840 --> 00:22:28,420
+نهاية تلاحظ كاتب جواها single if statement لذلك الـ
+
+252
+00:22:28,420 --> 00:22:30,760
+if هذه بيبقى إن الكاتبة جوا الـ process تحتوي
+
+253
+00:22:30,760 --> 00:22:36,440
+sequential ولا concurrent؟ sequential تحتوي ليه؟
+
+254
+00:22:36,440 --> 00:22:42,510
+sequential عامل بيعمل test على إذا الـ F في الـ A
+
+255
+00:22:42,510 --> 00:22:44,850
+بيساوي .. شوف الـ function تبع الـ half adder طبعاً
+
+256
+00:22:44,850 --> 00:22:47,710
+هو عامل بيعمل لنا الـ half adder behavioral وهو مش
+
+257
+00:22:47,710 --> 00:22:51,310
+مستاهل أصلاً تمام ولا هو أشم مستاهل يعني if the
+
+258
+00:22:51,310 --> 00:22:52,890
+answer is very simple و direct اعمل أو طول data
+
+259
+00:22:52,890 --> 00:22:56,930
+flow ما بتعقدهاش بس عامل هو بيعرفنا إيش الـ concept
+
+260
+00:22:56,930 --> 00:23:00,030
+of behavioral يعني إيش مش الحال still هو بعدين كنا
+
+261
+00:23:00,030 --> 00:23:02,990
+قلنا جملة اللي هو anything ممكن تكتب أي style لو
+
+262
+00:23:02,990 --> 00:23:07,770
+حبيت ممكن تكتب أي شيء بأي شكل وهذا حالياً بنعمله
+
+263
+00:23:07,770 --> 00:23:10,910
+بالنسبة للحياة السهلة لكن الأفضل استخدم إيش لأي شيء
+
+264
+00:23:10,910 --> 00:23:17,690
+اللي بيناسبه قال لك إذا الـ a بيساوي واحد then الـ sum
+
+265
+00:23:17,690 --> 00:23:25,210
+not b فكر فيها لأن لو الـ a بواحد لو الـ b بـ zero
+
+266
+00:23:25,210 --> 00:23:29,420
+فعلاً لازم يكون الـ sum واحد لو الـ b واحد إذا كان
+
+267
+00:23:29,420 --> 00:23:32,940
+sum بـ zero أنا واحد زي واحد بـ zero بيطلع مظبوط الجزء
+
+268
+00:23:32,940 --> 00:23:37,620
+الأولاني والـ carry out بيساوي كام؟ بيساوي الـ b لو
+
+269
+00:23:37,620 --> 00:23:42,560
+لو الـ b بـ zero واحد ما فيش carry فالـ carry out
+
+270
+00:23:42,560 --> 00:23:47,800
+بيساوي مظبوط لكن لو الـ b بواحد واحد واحد بيلغي
+
+271
+00:23:47,800 --> 00:23:51,640
+واحد فاضي فتطلع بيبقى الـ part الأولاني الـ branch
+
+272
+00:23:51,640 --> 00:23:58,320
+الأولاني of الـ F is correct تمام؟ طيب لكن لو الـ a
+
+273
+00:23:58,320 --> 00:24:05,380
+مش بواحد الـ sum ما عطوه الـ a بـ zero ما عطوه الـ sum
+
+274
+00:24:05,380 --> 00:24:09,120
+بيه والـ carry out بيساوي كام؟ Zero لو ترى ببعت الـ
+
+275
+00:24:09,120 --> 00:24:11,360
+logic واحنا الآن يعني الحكاية الـ half adder احنا
+
+276
+00:24:11,360 --> 00:24:15,500
+حرفياً مش محتاج شيء إنه تلاقي فعلاً it works يعني
+
+277
+00:24:15,500 --> 00:24:19,800
+بيعمل فعلاً فكشية تبعت مين؟ تبعت اللي هو الـ half
+
+278
+00:24:19,800 --> 00:24:26,140
+adder لكن تلاحظ إنه مع إن هو في أدَر مش واضح بشكل
+
+279
+00:24:26,140 --> 00:24:30,920
+يعني سريع مباشر إيش اللي هدول ممكن يطلعوه، صح؟ و ك
+
+280
+00:24:30,920 --> 00:24:36,300
+algorithmic شغال والـ synthesizer هيعملك هدول في الآخر، 
+
+281
+00:24:36,300 --> 00:24:41,460
+هذا اللي حابب نقوله، و بيفيد ال coding style هذا
+
+282
+00:24:41,460 --> 00:24:44,480
+لما يكون عندك algorithm مرات تلاقي algorithm مش 
+
+283
+00:24:44,480 --> 00:24:50,780
+كبيرة وبيهمك كيف شغال لكن يعني .. يعني how it's
+
+284
+00:24:50,780 --> 00:24:52,860
+implemented في الآخر من ناحية هذول مش جايزة بعدين
+
+285
+00:24:52,860 --> 00:24:56,980
+بنفكر فيه بيهمك فقط من ناحية algorithmic كيف شغال
+
+286
+00:24:56,980 --> 00:25:01,040
+فبيكون استخ��ام ال process إيش مناسب للاشي هذا
+
+287
+00:25:18,010 --> 00:25:23,690
+بتلاحظ في الـ process اللي فاتت كان حاطط لك اللي
+
+288
+00:25:23,690 --> 00:25:28,730
+هي list of signals in parentheses جوا قوسين اللي هم
+
+289
+00:25:28,730 --> 00:25:37,230
+ال a و ال b صح هدول بيسموهم sensitivity list ال
+
+290
+00:25:37,230 --> 00:25:42,630
+list of signals اللي ال statements اللي جوا ال
+
+291
+00:25:42,630 --> 00:25:46,960
+process حساسها إيهابقالك كل ما تتغير ولازم يعملهم
+
+292
+00:25:46,960 --> 00:25:52,280
+run من أول و جديد بنقول عليها sensitivity list تمام؟
+
+293
+00:25:52,280 --> 00:25:55,340
+لأي أي signal ال process حاسسها لها لازم يحطها وين
+
+294
+00:25:55,340 --> 00:26:01,700
+في sensitivity list اللي هو list فإذا حصل تغيير على أي من ال
+
+295
+00:26:01,700 --> 00:26:07,220
+signals اللي في sensitivity list بعمل execute لل
+
+296
+00:26:07,220 --> 00:26:10,200
+process كلها اللي هي كلها بعمل execute لكل ال
+
+297
+00:26:10,200 --> 00:26:13,120
+process
+
+298
+00:26:15,830 --> 00:26:20,810
+طبعا لذلك بتطلع هنا احنا ال statement هذه some
+
+299
+00:26:20,810 --> 00:26:28,810
+بيسوّي not بي واضح أنه هذي assistive لل بي لو ال بي 
+
+300
+00:26:28,810 --> 00:26:36,250
+اتغير هذا بيتغير مش هيك؟ و
+
+301
+00:26:36,250 --> 00:26:40,410
+التالي حاطينا لإيه هنا؟ وهنا برضه some بيسوّي بي
+
+302
+00:26:40,410 --> 00:26:45,130
+كمان assistive لمين؟للـ B نفس الشيء الكلمة ذلك
+
+303
+00:26:45,130 --> 00:26:49,190
+حطينا ال B إيه في sensitivity list لأن ال
+
+304
+00:26:49,190 --> 00:26:56,150
+statements هذه are sensitive لل A و لل B إذا حصل
+
+305
+00:26:56,150 --> 00:27:01,590
+change على أي من ال A و ال B كل ال statements أو
+
+306
+00:27:01,590 --> 00:27:06,690
+ال process بين ال begin و ال end are
+
+307
+00:27:06,690 --> 00:27:07,770
+executed
+
+308
+00:27:28,200 --> 00:27:32,720
+و بتلاحظ جوا كل ال F هنا في المثال تبعنا مكونة من
+
+309
+00:27:32,720 --> 00:27:36,360
+كم branch و two branches الأولاني اللي بعد ال
+
+310
+00:27:36,360 --> 00:27:39,060
+then و الثاني اللي بعد ال else هذا مكون من كم
+
+311
+00:27:39,060 --> 00:27:42,540
+statement اللي اثنين areاش ال F لحالة على بعض
+
+312
+00:27:42,540 --> 00:27:46,300
+sequential وكمان هدول areاش sequential و هدول
+
+313
+00:27:46,300 --> 00:27:48,980
+areاش are sequential
+
+314
+00:28:17,320 --> 00:28:20,500
+لكن زي ما قلنا بنقول على ان ال behavior style
+
+315
+00:28:20,500 --> 00:28:23,780
+بتلاحظ مش واضح عشان ال hardware اللي بيطلع مش زي
+
+316
+00:28:23,780 --> 00:28:37,800
+ال data flow ال structural style بيوصف
+
+317
+00:28:37,800 --> 00:28:43,230
+لك ال system بشكل Hierarchyيعني يكون عنده design
+
+318
+00:28:43,230 --> 00:28:46,070
+entities وفي بينهم interconnections وفيه hierarchy
+
+319
+00:28:46,070 --> 00:28:48,730
+فيه ال top وفيه ال lower وفيه ال lower لغاية اللي
+
+320
+00:28:48,730 --> 00:28:56,310
+هو ال lowest لغاية
+
+321
+00:28:56,310 --> 00:29:00,390
+اللي هيش ال lowest ولا ال structure بيفيد كتير لما
+
+322
+00:29:00,390 --> 00:29:05,190
+يكون الشكل الشمالي complex لما يكونش اللي هو بسيط
+
+323
+00:29:09,800 --> 00:29:12,680
+والطريقة ها دي بتكون أنت you are applying زي ما
+
+324
+00:29:12,680 --> 00:29:16,500
+يسمونه divide and conquer يعني أنت بتجسم ال system
+
+325
+00:29:16,500 --> 00:29:20,900
+يعني فيه top view تحتها بتنظر له عينه مكوّن من 
+
+326
+00:29:20,900 --> 00:29:23,840
+اثنين ثلاثة اربعة components وبعدين كل component
+
+327
+00:29:23,840 --> 00:29:28,100
+من الأربعة دول مكوّن من كذا component and so on و
+
+328
+00:29:28,100 --> 00:29:34,430
+تقدر تعمل design لكل component independentlyممكن
+
+329
+00:29:34,430 --> 00:29:37,650
+تعمل design لكل component independently بيكون ..
+
+330
+00:29:37,650 --> 00:29:41,030
+بيكون الاشي too .. too .. too much easier حتى بال
+
+331
+00:29:41,030 --> 00:29:45,110
+revision و ال update بيكون أسهل لك بكتير بدل ما
+
+332
+00:29:45,110 --> 00:29:47,250
+يكون سباغيتي code just one file و عشان design
+
+333
+00:29:47,250 --> 00:29:54,510
+entity وقت بالك فلو بدك تعمل اللي هي التعديل بدك
+
+334
+00:29:54,510 --> 00:29:57,930
+تطلع كل ال file تفهمه أول جديد مش هيك ولا إنما لو
+
+335
+00:29:57,930 --> 00:30:02,730
+هو is divided into components ساعتها بتشوف التعديل
+
+336
+00:30:02,730 --> 00:30:05,430
+يعني to which component it belongs بتروح لها و
+
+337
+00:30:05,430 --> 00:30:08,330
+بتعدل فيها just it وبتبتدي يكون صغير بيكون لو
+
+338
+00:30:08,330 --> 00:30:10,850
+بديت تبعه وفهمه واستيعابه والتعديل وال
+
+339
+00:30:10,850 --> 00:30:14,470
+verification تبعه وال .. وال .. ولأ بيكون is
+
+340
+00:30:14,470 --> 00:30:24,290
+too much simpler خلينا 
+
+341
+00:30:24,290 --> 00:30:25,690
+نشوف structure style
+
+342
+00:30:34,380 --> 00:30:37,900
+عشان نعرف ال concept يعني عشان نعرف إيش اللي هو ال
+
+343
+00:30:37,900 --> 00:30:44,300
+concept حالياتي هنشوف لهذا هعمل design entity لل
+
+344
+00:30:44,300 --> 00:30:48,450
+XOR لحالة design entity المنفصلة كمان وكمان الاند
+
+345
+00:30:48,450 --> 00:30:50,870
+جاية نعملها ك design entity اللي هو ثانية وبعدين
+
+346
+00:30:50,870 --> 00:30:54,350
+هعملهم إيش interconnection ونشوف اللي هو إيش اللي
+
+347
+00:30:54,350 --> 00:30:57,490
+هتسير فاللي هتلاقيه هيظهرلك في ال design ثلاثة
+
+348
+00:30:57,490 --> 00:31:01,690
+design entities ال top وبعدين ال lower ال lower
+
+349
+00:31:01,690 --> 00:31:06,290
+XOR design entity وال end اخر وال end another
+
+350
+00:31:06,290 --> 00:31:12,230
+design entity كله
+
+351
+00:31:12,230 --> 00:31:15,010
+ممكن تحطه one .. one file
+
+352
+00:31:18,220 --> 00:31:22,780
+ولو حبيتي تحط كل واحدة في file it works usually
+
+353
+00:31:22,780 --> 00:31:26,300
+في الغالب نحطه كل واحدة عايشة في file كل واحدة عايشة
+
+354
+00:31:26,300 --> 00:31:26,940
+في file
+
+355
+00:31:45,780 --> 00:31:48,200
+لو حاطيته كل واحدة في ال file بيكون أسهل كفي ال
+
+356
+00:31:48,200 --> 00:31:50,380
+management لإن كنا في الآخر كل شيء بنحط في الآخر
+
+357
+00:31:50,380 --> 00:31:53,500
+وين لما تعمل كمبلاش في اللعب يجب تشيركه أعلن في ال
+
+358
+00:31:53,500 --> 00:31:56,520
+.. في ال component اللي هو أو أنت .. ال design أنت
+
+359
+00:31:56,520 --> 00:31:59,460
+reuse بيكون it is this, it is .. it is .. it is 
+
+360
+00:31:59,460 --> 00:32:06,220
+simple طلع ال code هذه
+
+361
+00:32:06,220 --> 00:32:13,180
+.. هاي اللعبة I will use بدأ بال XORXOR عدّى الـ
+
+362
+00:32:13,180 --> 00:32:17,380
+score اثنين جصده بيعمل XOR إلى كم input؟ two
+
+363
+00:32:17,380 --> 00:32:23,320
+inputs إيه ال ports؟ I1 و I2؟ inputs standard
+
+364
+00:32:23,320 --> 00:32:26,800
+logic وال output واحد؟ output standard logic
+
+365
+00:32:26,800 --> 00:32:34,160
+الاكشف تبعتها أي data flow of XOR 2 واحد ممكن
+
+366
+00:32:34,160 --> 00:32:39,360
+يقول إنه طب احنا الآن شغالين structure وعمال هنا
+
+367
+00:32:39,360 --> 00:32:44,120
+شغالين data flow هدول هم هيكونوا في ال lower level و
+
+368
+00:32:44,120 --> 00:32:47,200
+لا في الآخر خالص هتوصل لمستوى لازم تعمل يا data
+
+369
+00:32:47,200 --> 00:32:54,220
+flow يا behavioral صح ولا؟ مظبوط فهد مش ال top
+
+370
+00:32:54,220 --> 00:32:58,560
+layer هدول ال bottom مادي إيش جزء من ال bottom
+
+371
+00:32:58,560 --> 00:33:02,320
+طلع فعلاً كتب saying a concrete statement concrete
+
+372
+00:33:02,320 --> 00:33:06,960
+statement معناته it is إيش data flow data flow
+
+373
+00:33:06,960 --> 00:33:16,700
+style خلصنا من ال XOR طلع على ال and gate هاي ال
+
+374
+00:33:16,700 --> 00:33:22,720
+entity تبعتها and اثنين ال inputs ال ports I واحد
+
+375
+00:33:22,720 --> 00:33:26,620
+و I اثنين input standard logic واحد منهم يقول طب
+
+376
+00:33:26,620 --> 00:33:29,620
+هنا we are using ال I واحد and I اثنين في ال XOR
+
+377
+00:33:29,620 --> 00:33:32,780
+مش مشكلة هدول التواصل كان internal local internal
+
+378
+00:33:33,560 --> 00:33:42,540
+بإمكانك استخدام الوثيقة الوثيقة الوثيقة
+
+379
+00:33:42,540 --> 00:33:46,240
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+380
+00:33:46,240 --> 00:33:46,540
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+381
+00:33:46,540 --> 00:33:46,780
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+382
+00:33:46,780 --> 00:33:47,940
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+383
+00:33:47,940 --> 00:33:50,180
+الوثيقة الو��يقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+384
+00:33:50,180 --> 00:33:53,980
+الوثيقة الوثيقة الوثيقة
+
+385
+00:33:53,980 --> 00:33:55,720
+الوثيقة
+
+386
+00:34:01,740 --> 00:34:07,400
+هذه هي الاركتكتر داتا فلو إيش داتا فلو إيش طيب نجي
+
+387
+00:34:07,400 --> 00:34:13,120
+ال gate لل half adder جالك entity half adder port
+
+388
+00:34:13,120 --> 00:34:17,880
+a و b in std_logic و sum و carry out std_logic خلص
+
+389
+00:34:17,880 --> 00:34:20,820
+ال entity طبعاً لما اتكلم عن entity يعني مالاش دخل
+
+390
+00:34:20,820 --> 00:34:23,820
+بالياش بال code استخدامه مش هيك ولا نشوف ال
+
+391
+00:34:23,820 --> 00:34:29,800
+architecture تبعتها جالك architecture structure of
+
+392
+00:34:29,800 --> 00:34:37,310
+half adder بعدين هنا عمل في ال statement هذه بنقول
+
+393
+00:34:37,310 --> 00:34:47,370
+instance من ال design entity الاسم ماقياش XOR2 وإيش
+
+394
+00:34:47,370 --> 00:34:54,170
+سماها يواحى تديها اسم label بقالك entity XOR2
+
+395
+00:34:54,170 --> 00:34:59,950
+بتلاحظ XOR2 مش اسم ال architecture اسم ال entity
+
+396
+00:34:59,950 --> 00:35:04,240
+declaration وهي في ال file it is associated مع
+
+397
+00:35:04,240 --> 00:35:06,720
+اكتشاف مش رايكوها فهو هيفهم مش رايكوها ده ولو
+
+398
+00:35:06,720 --> 00:35:11,520
+مافيه كلام عليها تفصيل أكثر بقى بعدين هيعرف هنا ال
+
+399
+00:35:11,520 --> 00:35:16,420
+port mapping يحدد اللي هي which signal من ال top
+
+400
+00:35:16,420 --> 00:35:21,220
+level من هاف ادر هتكون موصلة مع which signals من
+
+401
+00:35:21,220 --> 00:35:27,780
+ال .. من ال .. من ال .. من ال lower من ال .. من ال
+
+402
+00:35:27,780 --> 00:35:34,220
+XOR 2 هذا الـ I1 جاء من أين؟ من أي جزء؟ من الـ XOR
+
+403
+00:35:34,220 --> 00:35:41,220
+فقال لي وصّلي الـ I1 input of XOR مع الـ A تبع من؟
+
+404
+00:35:41,220 --> 00:35:47,040
+الـ half adder والـ I2 of XOR مع ال B of A of half
+
+405
+00:35:47,040 --> 00:35:51,360
+adder وال output واحد of XOR هو هدينه sum of half
+
+406
+00:35:51,360 --> 00:35:57,700
+adder يسمي هذا port إيه؟ mapping لأنه يحدد ال ports
+
+407
+00:35:58,410 --> 00:36:03,810
+تبعات هذه هيتواصلوا مع which signals من اللي هو ال
+
+408
+00:36:03,810 --> 00:36:10,590
+upper level ال design entity مش هيكوا الآن هنا
+
+409
+00:36:10,590 --> 00:36:17,410
+عمال بيعمل instance ثاني ال which entity ال and
+
+410
+00:36:17,410 --> 00:36:24,550
+بسميها U2 وهي ال port map برضه بيقولي ال I1 وال
+
+411
+00:36:24,550 --> 00:36:29,620
+and هال gate هذه تمام طبعاً لازم تستخدم نفس ال
+
+412
+00:36:29,620 --> 00:36:33,980
+naming إذا مسميها هناك I واحد بدك تستخدم هنا I
+
+413
+00:36:33,980 --> 00:36:38,820
+واحد عشان كل شيء meaningful مش هيك وصّلها مع ال A
+
+414
+00:36:38,820 --> 00:36:43,000
+of the half adder و I اثنين of ال and مع ال B of
+
+415
+00:36:43,000 --> 00:36:46,600
+the half adder وال out of ال O واحد of ال and
+
+416
+00:36:46,600 --> 00:36:49,920
+اللي طالع من ال and مع ال carry out of the half
+
+417
+00:36:49,920 --> 00:36:50,840
+adder
+
+418
+00:37:17,450 --> 00:37:20,090
+يبقى ال design اللي شوفناه ده مكوّن من كم entity
+
+419
+00:37:20,090 --> 00:37:26,230
+من ثلاثة entities في المثال حاطبه بكم file one
+
+420
+00:37:26,230 --> 00:37:31,450
+file لكن هيطلع عنه كم entity ثلاثة entities لكن
+
+421
+00:37:31,450 --> 00:37:34,790
+بتقدر أنت تحط كل واحد في one file والأفضل تحط كل
+
+422
+00:37:34,790 --> 00:37:38,330
+واحد في file بالذات لما يكون ال entity الواحدة 
+
+423
+00:37:38,330 --> 00:37:38,870
+الكبيرة
+
+424
+00:37:44,710 --> 00:37:48,170
+تلاحظ الـ structure الوحيد اللي هو مين ال half
+
+425
+00:37:48,170 --> 00:37:53,290
+other  مشاكلة الأولانية ال XOR مع ال AND gate كانوا
+
+426
+00:37:53,290 --> 00:38:09,690
+عبارة عن data flow في 
+
+427
+00:38:09,690 --> 00:38:13,550
+ال statements اللي شفناهم تعاون ال half other بنقول 
+
+428
+00:38:13,550 --> 00:38:17,130
+أنه عاملين بنعمل component instantiation يعني
+
+429
+00:38:17,130 --> 00:38:20,530
+بتعمل instance من أيش؟ من ال .. من ال component
+
+430
+00:38:20,530 --> 00:38:24,050
+بتعمل instance من ال component طلعت كل instance
+
+431
+00:38:24,050 --> 00:38:28,850
+بتديها unique label بتديها unique أيش؟ اسم يعني
+
+432
+00:38:28,850 --> 00:38:36,130
+unique فريد طلع على ال syntax تبع ال component
+
+433
+00:38:36,130 --> 00:38:39,730
+instantiation على الفيجر التالي
+
+434
+00:38:49,560 --> 00:39:00,940
+بتروح عندك طريقتين بتروح حطيت instance label عملها
+
+435
+00:39:00,940 --> 00:39:07,280
+label بيكون unique من عندك و colon و بعدين بتروح 
+
+436
+00:39:07,280 --> 00:39:12,440
+كاتب entity name entity 
+
+437
+00:39:12,440 --> 00:39:15,860
+قصدي و بعدين اسم entity انت بتكون عاملها
+
+438
+00:39:19,310 --> 00:39:27,490
+الجزء وهذا optional لو أنت ما كتبتوش ال last
+
+439
+00:39:27,490 --> 00:39:32,170
+compiled architecture المصاحبة لانت هو هياخدها في 
+
+440
+00:39:32,170 --> 00:39:40,130
+ال design لل component لكن أنت لو بدك specific
+
+441
+00:39:40,130 --> 00:39:42,350
+architecture لأن زي ما شوفنا ممكن نفس ال
+
+442
+00:39:42,350 --> 00:39:45,250
+integration كانت أشياء وضمه ده وضمه ده one
+
+443
+00:39:45,250 --> 00:39:48,290
+architecture مش هيكوه لأ لو أنت بدك specific 
+
+444
+00:39:48,290 --> 00:39:52,630
+architecture ساعتها بتكتب between two parentheses
+
+445
+00:39:52,630 --> 00:39:57,670
+اسم ال architecture أنا
+
+446
+00:39:57,670 --> 00:40:02,550
+شايف الأفضل تكتب اسم ال architecture عشان تكون
+
+447
+00:40:02,550 --> 00:40:05,530
+متأكد يعني هو ال .. لأن الواحد بنسي إيش هي ال
+
+448
+00:40:05,530 --> 00:40:12,430
+default مش هيك ولا طبعا
+
+449
+00:40:12,430 --> 00:40:14,350
+أي issue between square brackets زي ما أقول لها ال
+
+450
+00:40:14,350 --> 00:40:16,690
+square brackets are not written ما بتنكتبش مش هيك و
+
+451
+00:40:16,690 --> 00:40:26,870
+لا عرفناها المرة الفاترة بعدين بتروح عامل ال port
+
+452
+00:40:26,870 --> 00:40:30,750
+map ال 
+
+453
+00:40:30,750 --> 00:40:36,550
+square bracket الأخير هذا زي هذا أحد في هذا ما لوش 
+
+454
+00:40:36,550 --> 00:40:43,370
+مقابل مش هيك واحدة بتروح عامل ال port map كاتب
+
+455
+00:40:43,370 --> 00:40:46,030
+between two parentheses اللي هي ال port
+
+456
+00:40:46,030 --> 00:40:50,080
+association list زي ما شوفنا ال I1 مع ال A ال I2 مع
+
+457
+00:40:50,080 --> 00:40:55,660
+ال B and so on this is one way إنك تعمل component 
+
+458
+00:40:55,660 --> 00:41:00,460
+in a sense لكن or هنا هذا ال vertical برضه ما عنده
+
+459
+00:41:00,460 --> 00:41:06,420
+أو في طرق تانية لسه ما شوفناش لكن هذا ال syntax
+
+460
+00:41:06,420 --> 00:41:09,940
+تبعها خلينا بس نيجي يجي يجي واجته كمان شوية
+
+461
+00:41:20,910 --> 00:41:23,850
+الطريقة الأولانية هي قصة الأولاني ال option
+
+462
+00:41:23,850 --> 00:41:27,370
+الأولاني من ال component in instantiation بيسموه
+
+463
+00:41:27,370 --> 00:41:30,630
+direct design entity in instantiation يعني نعملها
+
+464
+00:41:30,630 --> 00:41:33,830
+بشكل direct لأنه تاني يعتبر indirect وهنشوف ليش
+
+465
+00:41:33,830 --> 00:41:36,550
+بعد كده indirect لأن هنا اتلاحظ بيستخدم اسم ال
+
+466
+00:41:36,550 --> 00:41:40,310
+design entity بشكل مباشر هنا فعلا بس بس هنا بكتب 
+
+467
+00:41:40,310 --> 00:41:45,210
+اسم ال entity على طول لكن هنا بتكتب كلمة component
+
+468
+00:41:45,210 --> 00:41:48,330
+وبعد كلمة name وال component name هي بتكون معرفة
+
+469
+00:41:48,330 --> 00:41:51,790
+in terms of use of some design entity هذا indirect 
+
+470
+00:41:51,790 --> 00:42:06,170
+وهذا indirect فلاحظ إننا نشتغل على ال direct برضه
+
+471
+00:42:06,170 --> 00:42:09,610
+إذا ما كتبتش اسم ال architecture اللي بدك إياها
+
+472
+00:42:09,610 --> 00:42:12,290
+يعني بيستخدم ال most recently compiled
+
+473
+00:42:12,290 --> 00:42:17,070
+architecture أخر واحدة لو في أكثر من واحدة أخر
+
+474
+00:42:17,070 --> 00:42:19,670
+واحدة عملتها compilation هو اللي بياخدها بال
+
+475
+00:42:19,670 --> 00:42:19,930
+instance
+
+476
+00:42:23,840 --> 00:42:32,420
+طبعا؟ أوكي ماشي يعني
+
+477
+00:42:32,420 --> 00:42:36,700
+في ال design اللي فات اتلاحظ
+
+478
+00:42:36,700 --> 00:42:41,760
+عملنا unit سميناها واحد عبارة عن XOR ال input اي
+
+479
+00:42:41,760 --> 00:42:46,990
+واحد أنا اتلاحظ أي واحدة هذا I2 وهي output واحد
+
+480
+00:42:46,990 --> 00:42:54,030
+وعملنا instance من ال end سمناها U2 وال input I1 و
+
+481
+00:42:54,030 --> 00:42:55,450
+I2 و output is O
+
+482
+00:43:15,440 --> 00:43:18,200
+يعني برضه بيسمو هذا component in association على 
+
+483
+00:43:18,200 --> 00:43:19,980
+الرغم من أنه ما استخدموناه ما استخدموناه كلمة
+
+484
+00:43:19,980 --> 00:43:23,440
+component فيها بالمرة لكن هو بيعملك component 
+
+485
+00:43:23,440 --> 00:43:28,020
+واحدة من XOR اتنين وواحدة من ال .. التانية من ال 
+
+486
+00:43:28,020 --> 00:43:37,700
+and اللي هو اتنين ال port map ال port map زي ما
+
+487
+00:43:37,700 --> 00:43:44,760
+شوفنا بيحدد which بورت من design entity هيتوصل مع
+
+488
+00:43:44,760 --> 00:43:49,060
+which signal of the inclusive architecture يعني
+
+489
+00:43:49,060 --> 00:43:52,400
+اللي هيش اللي هو ال higher level architecture ال
+
+490
+00:43:52,400 --> 00:43:54,240
+architecture اللي أنت مستخدم فيها هيش اللي هي ال 
+
+491
+00:43:54,240 --> 00:43:59,220
+component أو ال instance في
+
+492
+00:43:59,220 --> 00:44:07,620
+عندك تلت خيارات كل port of design entity ممكن 
+
+493
+00:44:07,620 --> 00:44:12,460
+تمارس association مع signal والسجن اللي هذه معرفة بال
+
+494
+00:44:12,460 --> 00:44:15,400
+architecture ال inclosing إيش ال inclosing؟ يعني
+
+495
+00:44:15,400 --> 00:44:19,660
+في الهفؤادات مش استخدمنا XOR و AND اتنين ال
+
+496
+00:44:19,660 --> 00:44:22,640
+architecture هذه اللي استخدمنا فيها ال XOR و ال
+
+497
+00:44:22,640 --> 00:44:27,060
+AND بيسمون ال closing إيش؟ architecture تمام؟ اللي
+
+498
+00:44:27,060 --> 00:44:29,560
+هي .. اللي هي المحاوطة .. اللي استخدم فيها الشيء
+
+499
+00:44:29,560 --> 00:44:35,760
+كيف؟ أينها؟ اللي تحت الهفؤادة بيسمون ال closing
+
+500
+00:44:35,760 --> 00:44:38,320
+إيش؟ architecture تمام؟
+
+501
+00:44:40,740 --> 00:44:45,020
+أي design أنت تستخدمها ك component كل port منها 
+
+502
+00:44:45,020 --> 00:44:50,720
+بنفعل تعمل شيء عشان توصله مع signal أما معرفة بال 
+
+503
+00:44:50,720 --> 00:44:57,140
+inclusive architecture أو تديها expression أو ال
+
+504
+00:44:57,140 --> 00:44:59,660
+keyword open لو بدك توصلها معا شيء
+
+505
+00:45:08,810 --> 00:45:10,710
+الـ signals اللي في الـ inclusive architecture
+
+506
+00:45:10,710 --> 00:45:13,410
+اللي بتواصل مع ال ports تبع ذا entity عبارة عن 
+
+507
+00:45:13,410 --> 00:45:20,250
+إيه؟ أول شيء ال ports لأن كل ال ports تعتبر إيه؟ 
+
+508
+00:45:20,250 --> 00:45:24,970
+signals، مظبوط؟
+
+509
+00:45:24,970 --> 00:45:30,650
+في ال ports كنا في التعريف تبعها ممكن تكتب signal
+
+510
+00:45:30,650 --> 00:45:35,510
+بشكل صريح أو ما تكتبها بس حتى لو كتبت تعتبر إيه؟ 
+
+511
+00:45:35,510 --> 00:45:39,830
+signal الـ input و ال output و ال in out و ال
+
+512
+00:45:39,830 --> 00:45:46,430
+buffer كل شيء كل ال post كلها إيش signals أو 
+
+513
+00:45:46,430 --> 00:45:50,430
+signal أنت معرفها في ال decorative part تبع ال
+
+514
+00:45:50,430 --> 00:45:53,570
+architecture مش قلنا في ال .. في ال architecture
+
+515
+00:45:53,570 --> 00:45:56,970
+between ال is و between ال begin فيه decorative
+
+516
+00:45:56,970 --> 00:46:03,730
+part ممكن أعمل decoration لأشياء كثيرة منها signals
+
+517
+00:46:05,810 --> 00:46:09,770
+فمعناته ال port تبع design entity أنت بتستخدمها في
+
+518
+00:46:09,770 --> 00:46:16,310
+ال closing architecture ممكن توصل مع signal في ال 
+
+519
+00:46:16,310 --> 00:46:20,310
+closing architecture أو ينساب open أو تديله some
+
+520
+00:46:20,310 --> 00:46:24,050
+expression حسبة معينة some expression اللي هو some
+
+521
+00:46:24,050 --> 00:46:28,090
+expression لكن
+
+522
+00:46:28,090 --> 00:46:31,530
+أنت لو قديت له لو ال port associated مع expression 
+
+523
+00:46:32,970 --> 00:46:36,310
+المفروض قيمة ال expression تكون static، يعني
+
+524
+00:46:36,310 --> 00:46:43,470
+constant، طبعا ما ينفعش يكون في signals، تمام؟ يعني 
+
+525
+00:46:43,470 --> 00:46:45,450
+at compilation time، لما ال compiler يعمل
+
+526
+00:46:45,450 --> 00:46:48,550
+compilation، لازم يقدر يعرف قيمة ال expression at
+
+527
+00:46:48,550 --> 00:46:54,030
+compilation إيه إيش، time، لو هو signals، كيف
+
+528
+00:46:54,030 --> 00:46:56,630
+هيعرف؟ ال signals بتتخيلها للهدد، لل simulation 
+
+529
+00:46:56,630 --> 00:46:57,630
+بتغير، مش هيكوا إلا 
+
+530
+00:47:02,460 --> 00:47:09,420
+ماشي الحال أو ممكن أنت تسيب ال port open يعني 
+
+531
+00:47:09,420 --> 00:47:19,340
+unconnected هذا بيفيد لل output ports لو 
+
+532
+00:47:19,340 --> 00:47:23,400
+عندك output port ل design entity أنت مش تستخدمها ك
+
+533
+00:47:23,400 --> 00:47:28,240
+component ممكن ال port مش شرط تتواصل مع signal في
+
+534
+00:47:28,240 --> 00:47:34,540
+ال exclusive architecture كيف تقوله؟ بنقوله open يعني 
+
+535
+00:47:34,540 --> 00:47:39,700
+سيبه open unconnected بيصير أنا مرة أنا بستخدم
+
+536
+00:47:39,700 --> 00:47:42,660
+component فيها أربعة أو أربعة خمس أقصى مثلا أو
+
+537
+00:47:42,660 --> 00:47:45,240
+أربعة بدي استخدم ثلاثة واتنين بديش استخدمهم إيش
+
+538
+00:47:45,240 --> 00:47:51,300
+ال motion؟ ما لولاه؟ لل level اللي ورا ال output
+
+539
+00:47:51,300 --> 00:47:55,460
+مثلا ثلاثة بدي أوصلهم مع ال level اللي بعدين و
+
+540
+00:47:55,460 --> 00:47:58,100
+اتنين بديش أوصلهم لسبب من الأسباب ال design بده هيك
+
+541
+00:47:58,100 --> 00:48:03,940
+بدوش أكثر من هيك Okay فمعناته ليه ممكن ال port إذا
+
+542
+00:48:03,940 --> 00:48:13,240
+كان output ينعمل open يعني unconnected لكن 
+
+543
+00:48:13,240 --> 00:48:20,280
+ال port إذا كان input ممكن تعمل open بس لازم في
+
+544
+00:48:20,280 --> 00:48:23,120
+الحالة دي تكون أنت مديله default value في ال 
+
+545
+00:48:23,120 --> 00:48:26,940
+integration إذا 
+
+546
+00:48:26,940 --> 00:48:30,470
+فاكرين لما كنا في ال entity إذا في input بتقدر
+
+547
+00:48:30,470 --> 00:48:37,590
+تديله initial value default value تمام default is
+
+548
+00:48:37,590 --> 00:48:43,870
+value في الحلقة هذه بنفع تخلي open على اعتبار إن 
+
+549
+00:48:43,870 --> 00:48:47,410
+هو هياخد قيمته عنوان من ال default value
+
+550
+00:48:56,610 --> 00:49:14,630
+بعض البرنامج بس لSimulation فقط لSimulation شوفوا
+
+551
+00:49:14,630 --> 00:49:22,070
+الفيجر التالي ستة اتنين ستة تلاتة مرنا
+
+552
+00:49:22,070 --> 00:49:22,710
+عليه يمكن
+
+553
+00:49:26,840 --> 00:49:30,480
+في ال design تبعنا ال structure فعلا فعلا عمل ال
+
+554
+00:49:30,480 --> 00:49:37,540
+U1 and ال U2 وتلاحظ ال I1 port من ال entity هذه 
+
+555
+00:49:37,540 --> 00:49:41,780
+مش هيك ولا وصلها مع ال A ال A port في ال
+
+556
+00:49:41,780 --> 00:49:47,580
+inclusive architecture مش هيك ولا وال I2 برضه 
+
+557
+00:49:47,580 --> 00:49:52,380
+port في ال entity هذه وصلها مع ال B ال B signal و
+
+558
+00:49:52,380 --> 00:49:55,360
+بتحديد port في ال inclusive architecture مش هيك ولا
+
+559
+00:49:55,360 --> 00:50:01,110
+لا الـ artwork تباع ال entity هذه وصلها مع ال sum 
+
+560
+00:50:01,110 --> 00:50:04,830
+ال sum برضه في ال architecture ال closing يعتبر 
+
+561
+00:50:04,830 --> 00:50:08,670
+part مش حاجة تكون part في ال closing المهم يكون
+
+562
+00:50:08,670 --> 00:50:12,710
+signal تموّل يمكن يكون له signal و كده بالنسبالي
+
+563
+00:50:12,710 --> 00:50:20,470
+ال carry اتلاحظ هنا ماسبش ولا اي اش open ماسبش ولا
+
+564
+00:50:20,470 --> 00:50:25,850
+اي اش open unconnected على اعتبار ال design زي ما
+
+565
+00:50:25,850 --> 00:50:29,370
+تشوفين لازم الكلام هاد مش هيك و الآن انا لازمني ال
+
+566
+00:50:29,370 --> 00:50:34,350
+sum هدول لازميني اكيد عشان اعرف اجمع two inputs و
+
+567
+00:50:34,350 --> 00:50:38,990
+لازمني في ال output sum and air and carry لذلك ولا
+
+568
+00:50:38,990 --> 00:50:43,830
+واحدة من ال ports are air is open مش هيك و لا
+
+569
+00:50:53,460 --> 00:50:58,820
+بتلاحظ في ال port map ال association symbol اللي
+
+570
+00:50:58,820 --> 00:51:03,680
+هو العلامة هذه مش هيك كنت بقول أي واحد is
+
+571
+00:51:03,680 --> 00:51:07,200
+associated with ايه؟ ما هو اللي حكت بيه ناحية العلامة هذه؟
+
+572
+00:51:07,200 --> 00:51:12,840
+فهذا ال symbol تبع ال .. ال .. ال .. ال .. ال
+
+573
+00:51:12,840 --> 00:51:16,740
+signal تبع ال design entity port من كتاب ناحية
+
+574
+00:51:16,740 --> 00:51:19,400
+الشمال و تبع ال inclusive أنا كتير شبه كتاب ناحية
+
+575
+00:51:19,400 --> 00:51:25,550
+أيهاش؟ ناحية اللي هو ال .. ال .. اليمين الطريقة
+
+576
+00:51:25,550 --> 00:51:30,550
+هذه إذا كتبت الأسماء ال port ساعتها بنقول we are
+
+577
+00:51:30,550 --> 00:51:33,950
+using named abstraction يعني abstraction بالاسم
+
+578
+00:51:33,950 --> 00:51:37,350
+بشكل 
+
+579
+00:51:37,350 --> 00:51:46,530
+صريح و في الحالة هذه الترتيب مش مشكلة ايه معناه
+
+580
+00:51:46,530 --> 00:51:48,870
+لما عملنا في الأول ال port map ال abstraction
+
+581
+00:51:48,870 --> 00:51:53,380
+عملنا في الأول أي واحد مع ال a و الأيتين مع مين؟ مع
+
+582
+00:51:53,380 --> 00:51:58,240
+ال B لكن الأوعية ككلام و في الآخر عملنا ال sum مش
+
+583
+00:51:58,240 --> 00:52:06,760
+هيك لو عملناها كده ال I2 مع ال B و ال O1 مع ال sum
+
+584
+00:52:06,760 --> 00:52:11,200
+و ال I1 مع ال A ده same هتحقق نفس ال association
+
+585
+00:52:11,200 --> 00:52:15,520
+لأنه named لأنه حددت يعني هذا هيتوصل مع مين
+
+586
+00:52:15,520 --> 00:52:20,040
+بالتحديد و ال O1 مع مين بالتحديد و ال I1 مع مين
+
+587
+00:52:20,040 --> 00:52:25,040
+بالتحديد بالتالي ال situation هدا و اللي فات are
+
+588
+00:52:25,040 --> 00:52:31,340
+the same مختلفش لكن فيه برضه نوع تاني من ال
+
+589
+00:52:31,340 --> 00:52:35,280
+situation مش some position ال situation بيعتمد على
+
+590
+00:52:35,280 --> 00:52:44,960
+الموقع و بالتالي
+
+591
+00:52:44,960 --> 00:52:48,300
+ال signals are situated بناء على موقعهم في ال
+
+592
+00:52:48,300 --> 00:52:49,580
+declaration
+
+593
+00:52:53,090 --> 00:52:59,070
+طلع هنا مثلا اتلاحظ
+
+594
+00:52:59,070 --> 00:53:02,950
+هنا ما استخدمش اللي هو ال name ال association كتب
+
+595
+00:53:02,950 --> 00:53:07,950
+a و b و sum كيف في الحالة دي بيعتمد على التوصيل
+
+596
+00:53:07,950 --> 00:53:12,390
+بيرجع لل port map تبع التمييه لل port ال port تبع
+
+597
+00:53:12,390 --> 00:53:18,590
+التمييه so بيلاقي أول اشي معرف من ال I1 فبيفهم ان
+
+598
+00:53:18,590 --> 00:53:24,470
+ال A is connected to I1 الثاني اشي معرف من مين مين
+
+599
+00:53:24,470 --> 00:53:29,230
+الثاني هنا ال B فبيرفع ان ال B is connected مع مين
+
+600
+00:53:29,230 --> 00:53:36,770
+مع ال I2 و بعدين ثالث ايش كانت ب مين ثالث ايش
+
+601
+00:53:36,770 --> 00:53:41,310
+بالنسبة لها دي مين ال O1 و ثالث ايش هنا في ال list
+
+602
+00:53:41,310 --> 00:53:45,570
+هذه مين ال sum فيرفع ان الثالث مع الثالث الأول مع
+
+603
+00:53:45,570 --> 00:53:48,610
+الأول الثاني مع الثاني الثالث معاش مع الثالث
+
+604
+00:53:48,610 --> 00:53:53,860
+فبيسموه position association لذلك لو كتبت تهالجات
+
+605
+00:53:53,860 --> 00:53:58,220
+بدل هذه كتب بي و اي و sum في الحالة هذه هيوصل بي
+
+606
+00:53:58,220 --> 00:54:05,120
+مع مين؟ مع الواحد و ال اي؟ و ال sum؟ مع ال او واحد
+
+607
+00:54:05,120 --> 00:54:08,640
+طبعا
+
+608
+00:54:08,640 --> 00:54:13,720
+ال position association واضح انه more concise يعني
+
+609
+00:54:13,720 --> 00:54:18,380
+مقتصر موجز أكثر لكن ممكن واحد يجي بالغلط مش شكوى
+
+610
+00:54:18,380 --> 00:54:22,450
+ده لذلك الأفضل تستخدمه دائما ياشالـ Named
+
+611
+00:54:22,450 --> 00:54:24,810
+Association عشان تكون متأكد انك تتواصل ايه معيش
+
+612
+00:54:24,810 --> 00:54:31,010
+تمام؟
+
+613
+00:54:31,010 --> 00:54:42,590
+وكان
+
+614
+00:54:42,590 --> 00:54:45,210
+في الـ Structure Design تبعنا كان في ال statement
+
+615
+00:54:45,210 --> 00:54:51,400
+ال .. ال component الثاني هذه اللي بنعملها برضه ال
+
+616
+00:54:51,400 --> 00:54:55,260
+components ال component in association برضه بنقول
+
+617
+00:54:55,260 --> 00:54:59,680
+عليهم concurrent statements concurrent خلّي بالك
+
+618
+00:54:59,680 --> 00:55:05,020
+أي شيء concurrent ماعدا ياش اللي جوه process أو
+
+619
+00:55:05,020 --> 00:55:07,600
+بعد كده لو ضال وقت اللي جوه ال sub program زي ال
+
+620
+00:55:07,600 --> 00:55:11,080
+functions و ال procedures otherwise كله ياش
+
+621
+00:55:11,080 --> 00:55:15,260
+concurrent حتى انك تعمل component انت زي ياش ال
+
+622
+00:55:15,260 --> 00:55:20,930
+concurrent و اتعرف لو حصل أي event ايه event يعني
+
+623
+00:55:20,930 --> 00:55:26,530
+أي change على أي signal تمام مصاحبة ل component
+
+624
+00:55:26,530 --> 00:55:32,710
+تبع component signal input ل design entity و ال
+
+625
+00:55:32,710 --> 00:55:38,630
+entity مستخدمة في component تمام
+
+626
+00:55:38,630 --> 00:55:45,310
+ساعتها ال component executes تشتغل تمام ال
+
+627
+00:55:45,310 --> 00:55:49,000
+component مقاومة فيها entity و ال input بتاعها
+
+628
+00:55:49,000 --> 00:55:52,640
+input و ال input تتغير يعني سار event ساعتها ال
+
+629
+00:55:52,640 --> 00:55:55,040
+output على ال input لازم يتغير مش هيك ولا و بالذلك
+
+630
+00:55:55,040 --> 00:55:58,080
+بنقول ان ال .. ال .. ال .. ال component هذه is ..
+
+631
+00:55:58,080 --> 00:56:00,840
+is .. is .. it executes ال instance هذه بتشتغل
+
+632
+00:56:00,840 --> 00:56:04,420
+تمام ولا فتطلق ال outputs تبعونها الجدد مش هيك
+
+633
+00:56:04,420 --> 00:56:08,900
+ولا لأنه يلها outputs و ال outputs يعني طبيعي انه
+
+634
+00:56:08,900 --> 00:56:11,240
+في .. في العادة they drive some other inputs مش
+
+635
+00:56:11,240 --> 00:56:15,820
+هيك ولا اي نعم هذا ايش ال .. ال .. بنقول
+
+636
+00:56:30,350 --> 00:56:34,990
+هذه شغلة بسيطة ولكن ال component insertion اللي
+
+637
+00:56:34,990 --> 00:56:39,350
+شوفناها ما كان جزء من ال phdl انه بيستخدم اسم ال
+
+638
+00:56:39,350 --> 00:56:42,090
+design بتاعتها بشكل مباشر فنعمل insertion من ال
+
+639
+00:56:42,090 --> 00:56:48,230
+component لغاية فترة معينة بعد كده صار جزء من ال
+
+640
+00:56:48,230 --> 00:56:52,210
+phdl كان في الأول الطريقة الجديدة هي الطريقة
+
+641
+00:56:52,210 --> 00:56:55,390
+الجديدة more versatile أحسن اللي هتشوفها الجهة
+
+642
+00:57:16,590 --> 00:57:19,850
+طبعا يعني انت في الآخر لازم أي component تتعرفها
+
+643
+00:57:19,850 --> 00:57:23,890
+تعملها تكون يعني فيه design تدخله فيه تركيبها مش
+
+644
+00:57:23,890 --> 00:57:27,530
+هيك و لا بينعمل لازم تعمل binding لل component مع
+
+645
+00:57:27,530 --> 00:57:30,710
+ال entity هذه تربطهم مع بعض تعملهم ماشي و تقول انا
+
+646
+00:57:30,710 --> 00:57:33,130
+فيه ان ال component ماشي لكن في الآخر بدك تعرف ال
+
+647
+00:57:33,130 --> 00:57:35,350
+functionality بتاعتها بعدين بدك design أيش entity
+
+648
+00:57:35,350 --> 00:57:38,570
+فبنقول we are binding ال component هذه مع مين مع
+
+649
+00:57:38,570 --> 00:57:41,690
+design entity الفلانية okay
+
+650
+00:57:47,610 --> 00:57:53,150
+إذا استخدمت ال components في ال architecture بدك
+
+651
+00:57:53,150 --> 00:57:57,930
+تعمل declaration لكل component هتستخدمها تعمله بال
+
+652
+00:57:57,930 --> 00:58:01,750
+declarative part تبع ال architecture قالت احنا
+
+653
+00:58:01,750 --> 00:58:04,690
+شايفين بالطريقة الثانية ال indirect مولا إذا
+
+654
+00:58:04,690 --> 00:58:07,910
+استخدمت components في ال design و ثاني شايفين ال
+
+655
+00:58:07,910 --> 00:58:12,150
+structure بدك كل component هتستخدمها تعملها ايش ال
+
+656
+00:58:12,150 --> 00:58:15,590
+declaration في ال declarative part تبع ال
+
+657
+00:58:15,590 --> 00:58:21,930
+architecture و بعد ان تبدأ في الـ statement part
+
+658
+00:58:21,930 --> 00:58:26,090
+تبدأ تعمل instances من ال components و تعمل بينهم
+
+659
+00:58:26,090 --> 00:58:33,010
+اللي هو interconnections زي ما هنشوف و بعدين تعمل
+
+660
+00:58:33,010 --> 00:58:37,610
+binding between كل component حتوصلها مع اي design
+
+661
+00:58:37,610 --> 00:58:39,610
+entity و بتنعمل
+
+662
+00:58:46,740 --> 00:58:49,420
+بالطريقة هذه بيسمي و اندعى designing the
+
+663
+00:58:49,420 --> 00:58:52,600
+instantiation زي ما هنشوف خليني نشوف ال listing
+
+664
+00:58:52,600 --> 00:58:58,940
+نرجع الفيجور اللي فات اللي هي ال statement الثانية
+
+665
+00:58:58,940 --> 00:59:04,560
+ايوه
+
+666
+00:59:04,560 --> 00:59:11,120
+هنا شوف هاي ال component ايش ممكن تكون
+
+667
+00:59:11,120 --> 00:59:14,320
+instantiation
+
+668
+00:59:14,320 --> 00:59:20,810
+label تديها label بعدين تكتب كلمة component ال
+
+669
+00:59:20,810 --> 00:59:25,870
+keyword هذه optional و بعدين اسم ال component و
+
+670
+00:59:25,870 --> 00:59:28,770
+بعدين port map عادي زي اللي فوق بس أنا component
+
+671
+00:59:28,770 --> 00:59:34,210
+هيش نام مش entity هيش نام و ال component هيكون is
+
+672
+00:59:34,210 --> 00:59:41,150
+bound مربوطة بيهش ب entity مربوطة
+
+673
+00:59:41,150 --> 00:59:44,550
+ب design entity تمام okay
+
+674
+00:59:46,750 --> 00:59:56,030
+بنشوف المثال بيوضح أكثر طلع
+
+675
+00:59:56,030 --> 01:00:10,690
+على ال listing التالي اي
+
+676
+01:00:10,690 --> 01:00:18,980
+نعم شوف entity have other is هي ال ports a and b in
+
+677
+01:00:18,980 --> 01:00:21,980
+standard logic و ال sum will carry out of standard
+
+678
+01:00:21,980 --> 01:00:24,800
+logic and have other ما تغيرش هذه entity
+
+679
+01:00:24,800 --> 01:00:28,620
+declaration عادي ما راحش دعوة بالموضوع اصلا الشغل
+
+680
+01:00:28,620 --> 01:00:33,460
+الجديد وين هال gate؟ في ال architecture يقول ان هو
+
+681
+01:00:33,460 --> 01:00:38,140
+يستخدم components الطريقة ال indirect لذلك every
+
+682
+01:00:38,140 --> 01:00:41,900
+component will be used must be declared بال
+
+683
+01:00:41,900 --> 01:00:44,720
+declarative part تبقى مين؟ الـ architecture اللي
+
+684
+01:00:44,720 --> 01:00:49,220
+between ال is و ال is و ال bigger فعلاً هاتوب
+
+685
+01:00:49,220 --> 01:00:55,720
+يقول ان في عندي component اسمه xr2 وهي ال parts
+
+686
+01:00:55,720 --> 01:01:01,700
+سبعنا اطلع هاتوب هنا بكتب جواها ال parts عند هو
+
+687
+01:01:01,700 --> 01:01:04,820
+بكون already عامل xr2 ك design entity عاملها entity
+
+688
+01:01:04,820 --> 01:01:08,880
+decoration و architecture وعملها parts و مستخدم نفس
+
+689
+01:01:08,880 --> 01:01:13,840
+اسم ال parts اللي هنا طبعا فانت كأنك هنا بال port
+
+690
+01:01:13,840 --> 01:01:17,120
+statement هنا بتاعة ال component you are copying
+
+691
+01:01:17,120 --> 01:01:20,680
+ال port statement من ال declaration تبع ال end
+
+692
+01:01:20,680 --> 01:01:25,480
+اللي هتتوصل معاه طبعا فهي بيقول port أي واحد و
+
+693
+01:01:25,480 --> 01:01:28,120
+اثنين standard logic و input و لو واحد out
+
+694
+01:01:28,120 --> 01:01:31,460
+standard logic end component هذا بيسمي component
+
+695
+01:01:31,460 --> 01:01:34,400
+declaration طبعا ده ال component ده
+
+696
+01:01:42,110 --> 01:01:48,030
+نفس الأسماء .. نفس الأسماء .. نفس الأسماء ال ports
+
+697
+01:01:48,030 --> 01:01:53,270
+يعني نفس الأسماء عملنا
+
+698
+01:01:53,270 --> 01:01:59,630
+component بتاعنا declaration الها نسميها و اثنين
+
+699
+01:01:59,630 --> 01:02:04,590
+وهي ال ports تبعونها يبقى عملنا ال port
+
+700
+01:02:04,590 --> 01:02:09,400
+declaration اللي اتقالتها ليش؟ قدوا يعملوا 
+
+701
+01:02:09,400 --> 01:02:12,840
+instances مش هيك ولا؟ خلي بالك هذا الموضوع مش جارة
+
+702
+01:02:12,840 --> 01:02:20,380
+declaration لسه ما عملش instances مش هيك؟ تمام قالت
+
+703
+01:02:20,380 --> 01:02:24,080
+لك يا واحد .. اللي ليه أقول تبعها مش هيك ولا؟ الاسم
+
+704
+01:02:24,080 --> 01:02:30,560
+يقول إن أنا unique نعم وبعدين XO اتنين من هذه
+
+705
+01:02:30,560 --> 01:02:33,900
+يقول إن أنا بدأ أعمل instance من هذه تمام؟ وهي ال
+
+706
+01:02:33,900 --> 01:02:38,330
+port map هي ال port map وخلي بالك اللي هي ال I1
+
+707
+01:02:38,330 --> 01:02:41,270
+of this component تواصل مع مين؟ مع ال A وال A
+
+708
+01:02:41,270 --> 01:02:45,770
+وين؟ ال A of ال top level اللي هي هذه مش هيك ولا
+
+709
+01:02:45,770 --> 01:02:50,770
+ده نفس طريقة ال map بتقدر تعمل named وبتقدر تعمل
+
+710
+01:02:50,770 --> 01:02:54,530
+positional بنعمل طريقتها بنعمل named and ايش و
+
+711
+01:02:54,530 --> 01:03:03,690
+بنعمل اللي هي positional تمام؟ أوكي ماشي وهنا عمل
+
+712
+01:03:03,690 --> 01:03:07,060
+instance تانية من مين؟ من الاند اتنين اللي هي
+
+713
+01:03:07,060 --> 01:03:12,760
+declared here check أوكي ماشي هذا indirect
+
+714
+01:03:12,760 --> 01:03:18,760
+component use استخدامه بشكل ايش غير مباشر لو ليش
+
+715
+01:03:18,760 --> 01:03:21,940
+indirect لو اتلاحظ لحد الآن ما حددناش طب ال
+
+716
+01:03:21,940 --> 01:03:24,660
+component هذي مكونة من which entity مش ذا entity
+
+717
+01:03:24,660 --> 01:03:28,860
+مش محددة مش هيكوية لها لحد الآن مش مربوطة اتلاحظ
+
+718
+01:03:28,860 --> 01:03:34,980
+هنا بقول component طب ال component هذي ايش اند
+
+719
+01:03:34,980 --> 01:03:38,690
+اتنين الايحاد ال functionality تبعتها ال design
+
+720
+01:03:38,690 --> 01:03:43,850
+تتربط معاها زي ما هتشوفها ال gate ال gate مجرد
+
+721
+01:03:43,850 --> 01:03:47,190
+تقولها هتستخدم coupon الاسم I and II طب ماشي ال
+
+722
+01:03:47,190 --> 01:03:50,470
+coupon هتهدي ايش ال functionality ايش ال design
+
+723
+01:03:50,470 --> 01:03:55,190
+تبعتها نعملها later نعملها ال gate هنعملها إن شاء
+
+724
+01:03:55,190 --> 01:03:55,250
+الله
+
+725
+01:04:22,040 --> 01:04:25,840
+طلع على الفيجر التالي فانشوف ال formal syntax تبع
+
+726
+01:04:25,840 --> 01:04:32,360
+ال component declaration فيجر 6.4 هذا
+
+727
+01:04:32,360 --> 01:04:36,800
+component
+
+728
+01:04:36,800 --> 01:04:39,860
+declaration بتكتب component وبتدخل fire وال is
+
+729
+01:04:39,860 --> 01:04:43,800
+optional هنا وبعدين port وبعدين اللي هو local
+
+730
+01:04:43,800 --> 01:04:48,540
+port ال interface list وبعدين end وcomponent و
+
+731
+01:04:48,540 --> 01:04:53,290
+بعدين ممكن تنهي بنفس ال component اللي هو name الـ
+
+732
+01:04:53,290 --> 01:04:58,290
+Local Port Interface List ممكن تكتب Signal ممكن
+
+733
+01:04:58,290 --> 01:05:05,550
+تكتب
+
+734
+01:05:05,550 --> 01:05:09,350
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+735
+01:05:09,350 --> 01:05:10,170
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+736
+01:05:10,170 --> 01:05:11,830
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+737
+01:05:11,830 --> 01:05:16,890
+Signal ممكن تكتب
+
+738
+01:05:16,890 --> 01:05:22,230
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+739
+01:05:22,230 --> 01:05:24,500
+Signal ممكن تكتب Signal هذه اللي هو ال component
+
+740
+01:05:24,500 --> 01:05:28,600
+declaration
+
+741
+01:05:28,600 --> 01:05:45,980
+هنتقل
+
+742
+01:05:45,980 --> 01:05:52,170
+إلى ال binding لما عملنا في ال design تبعنا ال
+
+743
+01:05:52,170 --> 01:05:57,530
+instance هذه من ال component هذه ال instance
+
+744
+01:05:57,530 --> 01:06:01,550
+must be bound to some design entity مش محدد لحتى
+
+745
+01:06:01,550 --> 01:06:08,510
+الآن ال design ايش اللي هو entity ممكن
+
+746
+01:06:08,510 --> 01:06:10,970
+تعمل كلام هذا باستخدام configuration declaration
+
+747
+01:06:18,200 --> 01:06:23,440
+لكن خلي الموضوع تاني بتكتب file مختلف بيسموه
+
+748
+01:06:23,440 --> 01:06:26,940
+configuration file بتحدد كل component هتتوصل مع
+
+749
+01:06:26,940 --> 01:06:32,620
+which entity تمام ولا لها طريقة لكن حاجتي هنستخدم
+
+750
+01:06:32,620 --> 01:06:37,960
+ايش default configuration شوف كيف يعمل binding يعني
+
+751
+01:06:37,960 --> 01:06:42,120
+يربط component بزا انتتي باستخدام ال default
+
+752
+01:06:42,120 --> 01:06:46,260
+configuration  حرش العالمين بيداكش ال default إلا
+
+753
+01:06:46,260 --> 01:06:49,060
+طريقة إذا أنت مستعد تتطلع تتطلع تتطلع تتطلع تتطلع
+
+754
+01:06:49,060 --> 01:06:49,220
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+755
+01:06:49,220 --> 01:06:51,060
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+756
+01:06:51,060 --> 01:06:53,700
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+757
+01:06:53,700 --> 01:06:59,780
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+758
+01:06:59,780 --> 01:07:09,300
+تتطلع تتطلع تتطل
+
+759
+01:07:10,860 --> 01:07:14,840
+وال port interface بنعتبرهم اه بس بنفس الاشي إذا
+
+760
+01:07:14,840 --> 01:07:21,360
+نفس ال identical names and types ال
+
+761
+01:07:21,360 --> 01:07:25,640
+default configuration rules إن ال component
+
+762
+01:07:25,640 --> 01:07:28,620
+بيعملها binding مع مين بيدور هل في اللعبة فيه
+
+763
+01:07:28,620 --> 01:07:34,840
+design entity تقيلها نفس الاسم زي ال component وتحتفظ
+
+764
+01:07:34,840 --> 01:07:38,210
+على إنه مش شرط يكون نفس الاسم بس إذا مش نفس الاسم
+
+765
+01:07:38,210 --> 01:07:41,090
+ما نفعش اعتمد على default ايه ايش لازم أوه لامنه ل ال
+
+766
+01:07:41,090 --> 01:07:45,550
+explicit file وتحدد تكتب فيه اللي بدك إياه يعني ال
+
+767
+01:07:45,550 --> 01:07:48,230
+default بيدور بيشوف هل في في ال library في
+
+768
+01:07:48,230 --> 01:07:53,530
+component compiled لها نفس الاسم ونفس ال port
+
+769
+01:07:53,530 --> 01:07:57,590
+interface يعني ايش نفس ال port interface ال ports
+
+770
+01:07:57,590 --> 01:08:03,090
+لهم نفس الاسماء ال ports ونفس ال data types تمام
+
+771
+01:08:04,980 --> 01:08:08,280
+نفس الـ data types واضح إن الـ direct insertion
+
+772
+01:08:08,280 --> 01:08:13,560
+اللي شوفناه قبل كده إنه أثر بكتير مشاكل ولاك لكن
+
+773
+01:08:13,560 --> 01:08:19,960
+التاني هذا is more flexible
+
+774
+01:08:19,960 --> 01:08:23,180
+التاني
+
+775
+01:08:23,180 --> 01:08:26,580
+إنّه أنت بتقدر تتحكم يعني بتكتب اسم ال component و
+
+776
+01:08:26,580 --> 01:08:29,960
+later on بتشوف هتوصل ال component مع مين بس بتجه
+
+777
+01:08:29,960 --> 01:08:35,350
+تعمل configuration أيهاش configuration file Okay؟
+
+778
+01:08:35,350 --> 01:08:37,810
+إذًا احنا لغاية ما يوصل ال chapter هذا .. مش حاجة
+
+779
+01:08:37,810 --> 01:08:40,810
+لكي يوصل على فكرة في ال .. في ال semester هذا ..
+
+780
+01:08:40,810 --> 01:08:45,650
+كنت أنا بشرحهم مرات في ال .. هذا حسب ترتيب الشباتر
+
+781
+01:08:45,650 --> 01:08:49,370
+في الكتب، يختلف من كتاب لكتاب، لكن ايه في وقت
+
+782
+01:08:49,370 --> 01:08:52,710
+الرشد تطلع أنت على chapter اللي هو خمستاشر، سهل،
+
+783
+01:08:52,710 --> 01:08:57,340
+أنا مش .. مش .. مش الجاضي، okay؟ إذًا يعني هنستخدم
+
+784
+01:08:57,340 --> 01:09:02,760
+ال .. ال .. ال .. ال direct تمام؟ إن اسم ال design
+
+785
+01:09:02,760 --> 01:09:07,040
+entity بشكل مباشر هحطوه ايش؟ اللي هي بال .. بال
+
+786
+01:09:07,040 --> 01:09:11,140
+top level اللي هو design entity من غير ما استخدم
+
+787
+01:09:11,140 --> 01:09:13,500
+ال component .. اسم ال .. ال key وال component
+
+788
+01:09:13,500 --> 01:09:16,060
+يعني من غير ما استخدم ال direct مثلا هستخدم ال
+
+789
+01:09:16,060 --> 01:09:20,200
+direct ال direct اللي هو method
+
+790
+01:09:25,540 --> 01:09:27,880
+حتى هنا أنا مبين لي كمان السؤال اللي أنت سألته و
+
+791
+01:09:27,880 --> 01:09:31,340
+أعقبلك عليه إذا استخدم ال support set مش شرط يكون
+
+792
+01:09:31,340 --> 01:09:36,180
+نفس ال port names مش نفس ال ايش ال port names عشان
+
+793
+01:09:36,180 --> 01:09:41,780
+تطلع التفاصيل على chapter اللي هو خمستاشر هد ايش
+
+794
+01:09:41,780 --> 01:09:43,380
+هد؟ هد شوفناها هدي؟
+
+795
+01:10:00,710 --> 01:10:03,630
+صيرنا عارفين التلاتة styles اللي هو ال data flow و
+
+796
+01:10:03,630 --> 01:10:08,590
+ال structure وال behavior كل نظرية بتقدر تعمل أي
+
+797
+01:10:08,590 --> 01:10:10,850
+design حابداني اللي هي تلهاف قدر مش مستحيل عملنا
+
+798
+01:10:10,850 --> 01:10:17,050
+بتلاتة methods بنعمل لكن أنت بتستخدم السهل استخدمه
+
+799
+01:10:17,050 --> 01:10:21,230
+السهل مش هيك هو ال data flow طبعًا لكن اللي بيصير
+
+800
+01:10:21,230 --> 01:10:23,930
+عمليًا ممكن نخلط في نفس ال design يكون من هذا على
+
+801
+01:10:23,930 --> 01:10:28,570
+هذا مش شرط يكون في نفسي يكون pure data flow أو
+
+802
+01:10:28,570 --> 01:10:29,470
+pure كذا
+
+803
+01:10:33,920 --> 01:10:38,760
+تطلع على ال listing التالي بديلك mix ال style half
+
+804
+01:10:38,760 --> 01:10:45,800
+other مستخدم data flow على behavioral تطلع على ال
+
+805
+01:10:45,800 --> 01:10:53,600
+listing ال
+
+806
+01:10:53,600 --> 01:10:59,260
+entity ما تغيرتش ال architecture فعلا هي sum بيشوف
+
+807
+01:10:59,260 --> 01:11:06,910
+ax or b على data flow صح؟ وبينما الباقي ال .. ال
+
+808
+01:11:06,910 --> 01:11:10,710
+carry عملوا عن طريق ايش؟ process بقت
+
+809
+01:11:10,710 --> 01:11:13,290
+behaviorally بقت هو هو هو هو هو هو هو هو هو هو هو
+
+810
+01:11:13,290 --> 01:11:14,190
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+811
+01:11:14,190 --> 01:11:15,010
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+812
+01:11:15,010 --> 01:11:15,790
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+813
+01:11:15,790 --> 01:11:16,270
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+814
+01:11:16,270 --> 01:11:17,070
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+815
+01:11:17,070 --> 01:11:20,130
+هو هو هو هو
+
+816
+01:11:20,130 --> 01:11:28,150
+هو هو هو هو هو هو هو هو هذه على بعضها ايه ايه ايه
+
+817
+01:11:28,150 --> 01:11:34,350
+ايه مش ممكن تقارن، فبنفع الترتيب مالوش اعتبار،
+
+818
+01:11:34,350 --> 01:11:36,450
+مالوش اعتبار
+
+819
+01:12:05,060 --> 01:12:10,660
+تلاحظ حتى ال data flow بيوصف لك ال behavior لأنه
+
+820
+01:12:10,660 --> 01:12:13,840
+simple statements واحدة ورا التانية مظبوط ولا ؟
+
+821
+01:12:13,840 --> 01:12:19,000
+تقول a بيساوي a plus b وc بيساوي كده .. بالك ..
+
+822
+01:12:19,000 --> 01:12:21,260
+لكن ال behavior العادي اللي بيستخدم ال process
+
+823
+01:12:21,260 --> 01:12:25,920
+بيوصف الاشي بشكل algorithmic يعني مثلا تقول ب
+
+824
+01:12:25,920 --> 01:12:32,600
+layer شغال اعلى .. بالك ولا؟ بالذات في حاجات بتكون
+
+825
+01:12:32,600 --> 01:12:38,180
+complex مرات ال algorithms ممكن حسب ال .. ال .. ال
+
+826
+01:12:38,180 --> 01:12:41,740
+completion بتاعة ال algorithm مبكونش مجرد أكامن
+
+827
+01:12:41,740 --> 01:12:47,060
+استفادة اللي هم ورا بعض مش هيك ولا okay لكن بنقول
+
+828
+01:12:47,060 --> 01:12:50,820
+إنّه ال .. ال .. ال .. يعني .. يعني أنت بتقدر تعرف
+
+829
+01:12:50,820 --> 01:12:52,840
+ال behavior بتاع ال system حتى لو كان data flow مش
+
+830
+01:12:52,840 --> 01:12:57,260
+هيك ولا لكن هذا يستخدم ال data flow لل system زي
+
+831
+01:12:57,260 --> 01:13:00,980
+ايش اللي هي ال .. البسيط اللي simple okay okay
+
+832
+01:13:07,670 --> 01:13:13,990
+وميزة ال dataflow إنه بسهولة تعرف ال hardware
+
+833
+01:13:13,990 --> 01:13:21,250
+اللي ممكن يطلع و
+
+834
+01:13:21,250 --> 01:13:24,450
+ممكن تحويلها كمان ل process هنشوفه بعد كده إن شاء
+
+835
+01:13:24,450 --> 01:13:30,810
+الله ال concurrent signal assignment statement
+
+836
+01:13:30,810 --> 01:13:34,610
+ممكن تتحول ل process لو بدك
+
+837
+01:13:49,570 --> 01:13:52,710
+بينما تلاحظ بال structure هل أنت بال structure
+
+838
+01:13:52,710 --> 01:14:00,650
+بتقدر تعرف ال behavior؟ as long as you don't enter
+
+839
+01:14:00,650 --> 01:14:04,490
+اللي هو ال entities اللي تحت خالص ما بتعرفش أنت بس
+
+840
+01:14:04,490 --> 01:14:12,250
+أنت كله components موصلة مع بعض صح؟ ال behavior 
+
+841
+01:14:12,250 --> 01:14:17,040
+مابتعرفوش يعني كنت عارف الـ behavioral بشكل زي ما 
+
+842
+01:14:17,040 --> 01:14:20,140
+بتقول يعني الـ top خالص يعني بتعرف حد يبتجمع و حد 
+
+843
+01:14:20,140 --> 01:14:22,660
+بتضحك و كده لكن مش عارف كل واحدة كيف شغال الـ
+
+844
+01:14:22,660 --> 01:14:26,680
+behavior مش عارف هو إيه إلا إذا نزلت لـ .. لـ
+
+845
+01:14:26,680 --> 01:14:30,100
+layer تحتاني خالص وعرفت الـ entities من جوا كيف
+
+846
+01:14:30,100 --> 01:14:33,840
+بتشتغل بتقدر .. يعني otherwise من الـ top تطلع على
+
+847
+01:14:33,840 --> 01:14:35,840
+الـ .. الـ structure اللي بيشتغل على الـ components
+
+848
+01:14:35,840 --> 01:14:38,740
+you cannot know الـ behavior تبعي اللي هو الـ system
+
+849
+01:14:39,910 --> 01:14:41,850
+لكن من الـ behavior على ما هو behavioral processes
+
+850
+01:14:41,850 --> 01:14:45,310
+مبينة algorithm بتعرف كيف شغال إيش .. كيف بيشكل و
+
+851
+01:14:45,310 --> 01:14:47,950
+كيف الـ algorithm تبعه من data flow which is very
+
+852
+01:14:47,950 --> 01:14:50,630
+simple مبينة يعني استخدمت ورا تاني ماشي ورا بعض
+
+853
+01:14:50,630 --> 01:14:54,370
+you know على طول كيف الـ .. اللي هو الـ .. الـ
+
+854
+01:14:54,370 --> 01:15:02,060
+behavior مش شاكة ولا ..و خلي بالك بالـ structure
+
+855
+01:15:02,060 --> 01:15:06,420
+اللي هو design لازم في الآخر خالص اللي هو إنك توصل
+
+856
+01:15:06,420 --> 01:15:09,040
+للـ components اللي في الـ .. اللي في الـ .. اللي في
+
+857
+01:15:09,040 --> 01:15:12,620
+الـ bottom level إنّها تنعمل يا بـ data flow يا إيش
+
+858
+01:15:12,620 --> 01:15:16,920
+عشان يقدر يعمل consensus ويعمل compilation مظبوط
+
+859
+01:15:16,920 --> 01:15:20,920
+ولا .. أي نعم لازم توصل لمرحلة إنه عشان يعمل
+
+860
+01:15:20,920 --> 01:15:24,530
+consensus عشان يطلع hardware اللي يبقى لازم في
+
+861
+01:15:24,530 --> 01:15:28,170
+المرحلة الأخيرة خلاص الـ bottom مابنفعش تنعمل بالـ
+
+862
+01:15:28,170 --> 01:15:32,890
+structure بتنعمل data flow أو behavioral أو اتنين 

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/4B6i9SfenxU_postprocess.srt

@@ -0,0 +1,3448 @@
+1
+00:00:23,440 --> 00:00:28,360
+الـ Architecture body بيعرف
+
+2
+00:00:28,360 --> 00:00:33,180
+ال behavior أو ال structure تبع ال design entity
+
+3
+00:00:33,180 --> 00:00:38,640
+هم ال structure أو ال function يعني how it is
+
+4
+00:00:38,640 --> 00:00:42,700
+constructed و التالي هو بيعمللي ال internal view
+
+5
+00:00:42,700 --> 00:00:46,850
+تبع ال design entityبينما يقولنا ال entity
+
+6
+00:00:46,850 --> 00:00:50,410
+declaration هو عبارة عن ال view مع ال external
+
+7
+00:00:50,410 --> 00:00:56,510
+environment أو عبارة عن ال interface اي
+
+8
+00:00:56,510 --> 00:01:00,330
+architecture body لازم تعمله association مع
+
+9
+00:01:00,330 --> 00:01:05,450
+specific entity declaration يعني لازم يكون مصاحب ل
+
+10
+00:01:05,450 --> 00:01:08,970
+some entity declaration عشان يعملك entity
+
+11
+00:01:08,970 --> 00:01:14,920
+architecture pair او سميناها design entityوالتالي
+
+12
+00:01:14,920 --> 00:01:19,020
+مش ممكن تلاقي architecture body معمول لحاله من غير
+
+13
+00:01:19,020 --> 00:01:30,320
+ما تمالي association مع entity declaration ممكن
+
+14
+00:01:30,320 --> 00:01:35,480
+يكون عندك اكتر من architecture body associated مع
+
+15
+00:01:35,480 --> 00:01:40,500
+نفس ال entity declaration بيصير والتالي بيعملك
+
+16
+00:01:40,500 --> 00:01:46,460
+different design entitiesو هذا بيصير لما انت تعمل
+
+17
+00:01:46,460 --> 00:01:51,180
+اكتر من alternative اكتر من بديل ل architecture
+
+18
+00:01:51,180 --> 00:01:56,850
+تبع ال entity decoration ال entity نفسهالأن ممكن
+
+19
+00:01:56,850 --> 00:02:02,170
+the same functionality can be designed أكتر من
+
+20
+00:02:02,170 --> 00:02:06,050
+طريقة زي ما قلتلكوا ال other مثلا بنعمل parallel
+
+21
+00:02:06,050 --> 00:02:10,710
+other عادي باستخدام full others بنعمل look ahead
+
+22
+00:02:10,710 --> 00:02:16,850
+other binational بنعمل serial other في طرق مختلفة
+
+23
+00:02:16,850 --> 00:02:20,130
+فهذه different architectures لنفس ال functionality
+
+24
+00:02:20,130 --> 00:02:27,350
+بالنسبة للمثال اللي كنا درسناه تبع ال half otherال
+
+25
+00:02:27,350 --> 00:02:33,210
+body تبعت architecture تبعته كانت بشكل تاني تلاحظ
+
+26
+00:02:33,210 --> 00:02:39,630
+بدأت بال keyword architecture و بعدين white space
+
+27
+00:02:39,630 --> 00:02:45,170
+و بعدين data flow هذا اسم ال architecture و بعدين
+
+28
+00:02:45,170 --> 00:02:50,570
+space و بعدين ال keyword off و بعدين space و بعدين
+
+29
+00:02:50,570 --> 00:02:54,170
+اسم ال entity declaration المصاحب بال architecture
+
+30
+00:02:54,170 --> 00:02:57,970
+هذهمعناته this architecture اللي سمينها تتفلو من
+
+31
+00:02:57,970 --> 00:03:02,570
+عندنا is associated with this entity declaration
+
+32
+00:03:02,570 --> 00:03:16,650
+وقتالي
+
+33
+00:03:16,650 --> 00:03:20,610
+المفروض انت بتكون already عامل entity declaration
+
+34
+00:03:20,610 --> 00:03:24,840
+بالاسم هذا مش هيك ولا ايهماينفعش يتغير اسم و you
+
+35
+00:03:24,840 --> 00:03:28,360
+have to use the same name نفس ال spelling exactly
+
+36
+00:03:28,360 --> 00:03:33,200
+بعديها
+
+37
+00:03:33,200 --> 00:03:37,420
+بتكتب كلمة begin و لو انه بين ال begin و بين ال is
+
+38
+00:03:37,420 --> 00:03:43,620
+ممكن حط something هيتكلم عليه برضه تلاحظ هنا بعد
+
+39
+00:03:43,620 --> 00:03:47,260
+ال begin كتبتوا concant assignment signal
+
+40
+00:03:47,260 --> 00:03:51,940
+assignment statements الأولانية بتحسبلك ال sum
+
+41
+00:03:52,550 --> 00:03:59,650
+وبتاع بتحسب ايه اللي هو ال carry out في ظاهر في ال
+
+42
+00:03:59,650 --> 00:04:03,630
+two statements ال logical operators زي ال not زي
+
+43
+00:04:03,630 --> 00:04:11,130
+ال and هدول بنقول عليهم logical operators هدول
+
+44
+00:04:11,130 --> 00:04:15,290
+operators وفي غيرهم كمان كتير are predefined بال
+
+45
+00:04:15,290 --> 00:04:20,450
+phdl فقط لل data types اللي هم bit and boolean
+
+46
+00:04:22,740 --> 00:04:26,740
+بينما احنا في ال inci declaration تبع ال design
+
+47
+00:04:26,740 --> 00:04:32,320
+التي هذه كلنا عرفناهم ال a و ال b و ال carry out و
+
+48
+00:04:32,320 --> 00:04:36,340
+ال sum standard logic و هدول ماهماش pre defined
+
+49
+00:04:36,340 --> 00:04:42,400
+بال VHDL بينما في ال package هذه اللي هي جزء من ال
+
+50
+00:04:42,400 --> 00:04:46,440
+IEEE library عالمين extension ان ال operators هدول
+
+51
+00:04:46,440 --> 00:04:50,830
+بحيث ممكن يشتغلوا على standard H logicمشان هيك كنا
+
+52
+00:04:50,830 --> 00:04:53,850
+اضافنا ال two clauses ال context clauses اللي هي
+
+53
+00:04:53,850 --> 00:05:00,710
+واحدة للربي و واحدة لمين لل use واحدة لل use بديلك
+
+54
+00:05:00,710 --> 00:05:06,450
+بال figure التالي simplified formal syntax
+
+55
+00:05:06,450 --> 00:05:15,870
+definition ل architecture body طلع ال figure ال
+
+56
+00:05:15,870 --> 00:05:19,850
+architecture body is equivalent toأو can be
+
+57
+00:05:19,850 --> 00:05:23,530
+replaced by زي ما تشايف تكتب كلمة architecture
+
+58
+00:05:23,530 --> 00:05:30,570
+بعدين آية fire فده اسم ال architecture من عندك you
+
+59
+00:05:30,570 --> 00:05:35,490
+follow the same conventions الخاصة بالآيات ال fire
+
+60
+00:05:35,490 --> 00:05:41,530
+اللي ذكرناها في محاضرة سابقة بعدين بتحط white
+
+61
+00:05:41,530 --> 00:05:47,430
+space بعدين ال keyword of white space و ال entity
+
+62
+00:05:47,430 --> 00:05:52,950
+nameاللي هي اسم ال declaration انت كنت عملته هيكون
+
+63
+00:05:52,950 --> 00:05:58,850
+مصاحب لل architecture اللي هي هذه و بعدها is هذه
+
+64
+00:05:58,850 --> 00:06:04,130
+ال keyword اتلاحظ بين ال is و بين ال begin في
+
+65
+00:06:04,130 --> 00:06:09,750
+something حاطينه between two braces معناته ال part
+
+66
+00:06:09,750 --> 00:06:14,330
+هذا is ايه is optional مش شرط تعمل declarations في
+
+67
+00:06:14,330 --> 00:06:17,230
+المكان اذا احتجت بتعمل
+
+68
+00:06:20,510 --> 00:06:25,170
+وممكن يتكرر ال block هذا zero or more times مش هيك
+
+69
+00:06:25,170 --> 00:06:28,990
+ولا او اي اش between two bases ممكن تكرره zero or
+
+70
+00:06:28,990 --> 00:06:36,310
+more times وبعدين بدينا بال statement part نكتب
+
+71
+00:06:36,310 --> 00:06:40,890
+كلمة begin وبتكتب مجموعة concurrent statements
+
+72
+00:06:40,890 --> 00:06:46,630
+تمام؟ اي عدد من ال concurrent statements وبعدين
+
+73
+00:06:46,630 --> 00:06:50,780
+endوالتالي خلص ال architecture تبعي ال
+
+74
+00:06:50,780 --> 00:06:54,620
+architecture body حبيت تكتب كلمة architecture ال
+
+75
+00:06:54,620 --> 00:06:59,180
+key word بنفع تلاحظ اختياري يعني يا تكتب أو ما
+
+76
+00:06:59,180 --> 00:07:02,300
+تكتبها وممكن كمان تكتب اسم ال architecture اللي
+
+77
+00:07:02,300 --> 00:07:05,980
+انت عايش اللي انت حاطيته هنا امام؟ لو بدك برضه هذا
+
+78
+00:07:05,980 --> 00:07:11,600
+optional بس في الآخر تنهي عايش ب semi column
+
+79
+00:07:18,600 --> 00:07:21,880
+بالنسبة لـ Decorative part اللي بتقول ال is will
+
+80
+00:07:21,880 --> 00:07:26,620
+begin بتحط فيه بتعمل decorations ل signals ل
+
+81
+00:07:26,620 --> 00:07:30,300
+constants ل some objects زي ما هنشوف لما ندخل في
+
+82
+00:07:30,300 --> 00:07:32,560
+المادة أكتر ان شاء الله
+
+83
+00:07:48,520 --> 00:07:51,920
+بين ال begin و بين ال end وبين ال end بتحط
+
+84
+00:07:51,920 --> 00:07:55,700
+concurrent statements ال concurrent statements
+
+85
+00:07:55,700 --> 00:08:00,940
+اللي هتتواجهك اما هتكون concurrent signal or
+
+86
+00:08:00,940 --> 00:08:04,740
+sample statement عادية او process statement كنا
+
+87
+00:08:04,740 --> 00:08:08,000
+قولنا ال process علي بعضها تعتبر كلها concurrent
+
+88
+00:08:08,000 --> 00:08:13,220
+او component instantiation statement يعني تعمل
+
+89
+00:08:13,220 --> 00:08:16,760
+instant من component زي ما هنشوف
+
+90
+00:08:20,460 --> 00:08:23,760
+كننا قولنا بالنسبة لـ Concrete Statements ال order
+
+91
+00:08:23,760 --> 00:08:28,040
+اللي بتظهر فيه is irrelevant يعني مش مهم مش هيكوى
+
+92
+00:08:28,040 --> 00:08:33,220
+لان يعني لو ال design كان مكوّن من عشر Concrete
+
+93
+00:08:33,220 --> 00:08:37,860
+Statements لو انت كتبتهم اي ترتيب دكية بيديلك the
+
+94
+00:08:37,860 --> 00:08:43,240
+same ايه design بس احنا مضطرين نكتبهم ورا بعض لإن
+
+95
+00:08:43,240 --> 00:08:45,520
+و أنا بنكتب text و مافيش طريقة نكتبه لغير نكتب
+
+96
+00:08:45,520 --> 00:08:50,000
+واحدة ورا ايه ورا التانيةلكن في الاخر ال hardware
+
+97
+00:08:50,000 --> 00:08:52,860
+اللى بيطلع بيشغل اكيد ايش concurrently مش
+
+98
+00:08:52,860 --> 00:08:56,680
+concurrently لو في عندك كذا input و كذا output لو
+
+99
+00:08:56,680 --> 00:09:01,580
+في input او اكتر يتغيروا ال output اللى بتتأثر ال
+
+100
+00:09:01,580 --> 00:09:04,160
+function فيهم هيتغيروا اللى هو مع بعض ال parallel
+
+101
+00:09:04,160 --> 00:09:07,740
+مش concurrently بتغيروا ايش concurrently عشان هي
+
+102
+00:09:07,740 --> 00:09:10,400
+عشان هيك بيجوا عليهم concurrent statements لان ال
+
+103
+00:09:10,400 --> 00:09:13,920
+hardware اللى بيطلع في الاخر بيشغل concurrently
+
+104
+00:09:17,080 --> 00:09:22,060
+يعني مثلا في ال half other تبعنا كنا حاطينا ال two
+
+105
+00:09:22,060 --> 00:09:24,060
+statements هدول .. هدول signal assignment
+
+106
+00:09:24,060 --> 00:09:28,960
+statements و طبعا هدول كون كامة مش هيكوا لأ لذلك
+
+107
+00:09:28,960 --> 00:09:32,660
+لو انت كتبتهم لو عكس ترتيبهم بيجيلك the same
+
+108
+00:09:32,660 --> 00:09:37,280
+design the same architecture exactly مافيش اي فارق
+
+109
+00:09:37,280 --> 00:09:38,880
+تمام؟
+
+110
+00:09:51,130 --> 00:10:00,610
+طب لو قلنا a بيساوي b plus c و
+
+111
+00:10:00,610 --> 00:10:15,490
+d بيساوي a plus e مظبوطة هيك؟ طب لو عكستهم على
+
+112
+00:10:15,490 --> 00:10:17,610
+الرغم من ان ال a بتنحسب بعديها في المشاكل ولا
+
+113
+00:10:17,610 --> 00:10:27,070
+بينفعماشي الحال اوكي ماشي في
+
+114
+00:10:27,070 --> 00:10:34,930
+شغل هنا جانبية تلاحظ مر علينا design entity design
+
+115
+00:10:34,930 --> 00:10:41,350
+entity يعني انت ديكليراشن مع architecture تمام
+
+116
+00:10:41,350 --> 00:10:46,870
+ومر علينا انت ديكليراشن شوفناها اللي بنعرف فيها ال
+
+117
+00:10:46,870 --> 00:10:50,690
+partsو مع ورق علينا ال architecture body اللي ال
+
+118
+00:10:50,690 --> 00:10:54,290
+architecture يدو احنا مخلصينها قبل بشويه واضحين
+
+119
+00:10:54,290 --> 00:11:00,610
+بالنسبة لنا لكن مرات ممكن يخلق في الكتاب بدل ما
+
+120
+00:11:00,610 --> 00:11:04,990
+يقولك entity declaration يقولك entity بدل ما يقولك
+
+121
+00:11:04,990 --> 00:11:07,710
+architecture body يقولك ايش architecture لكن
+
+122
+00:11:07,710 --> 00:11:13,510
+المفروض السياق انه بيوضح ايش المقصود هل جصده هنا
+
+123
+00:11:13,510 --> 00:11:16,520
+في entity هل design entityولا entity ايش
+
+124
+00:11:16,520 --> 00:11:21,060
+declaration مش الحال السياق المفروض ايش انه بيوضح
+
+125
+00:11:21,060 --> 00:11:24,580
+و مرات بقول entity architecture بيقصوا entity
+
+126
+00:11:24,580 --> 00:11:31,840
+declaration architecture body pair بيقصوا هيك
+
+127
+00:11:31,840 --> 00:11:36,940
+لان مرات ال design entity برضه هتختصر لكلمة entity
+
+128
+00:11:36,940 --> 00:11:42,420
+طبعا فتخليك يعني منتبه طبعا ممكن نفس الكلمة يقصد
+
+129
+00:11:42,420 --> 00:11:46,520
+فيها any declarationأو ال design يعني دي وصيحة
+
+130
+00:11:46,520 --> 00:11:54,500
+المفروض وين مكتوبة بيوضح لك إيه المقصود ال
+
+131
+00:11:54,500 --> 00:12:00,580
+architecture ممكن تكتبها بأحد تلاتة basic coding
+
+132
+00:12:00,580 --> 00:12:07,740
+styles أو بخليط منهم تمام ممكن يكون some mix زي ما
+
+133
+00:12:07,740 --> 00:12:13,140
+هنفصلالتلاتة styles هي ال data flow و ال behavior
+
+134
+00:12:13,140 --> 00:12:17,900
+و ال structurer بالنسبة
+
+135
+00:12:17,900 --> 00:12:22,460
+لل data flow هتلاقي فقط بيستخدم concurrent signal
+
+136
+00:12:22,460 --> 00:12:27,340
+assignment statements بين ال behavior لأن ال
+
+137
+00:12:27,340 --> 00:12:31,820
+behavior بيستخدم ال processes one process or more
+
+138
+00:12:31,820 --> 00:12:36,700
+ال structurer بيعمل instantiation من components
+
+139
+00:12:36,700 --> 00:12:40,200
+يعني ال components بيعملها instancesزي ما يكون
+
+140
+00:12:40,200 --> 00:12:44,220
+عندك فيه class في ال Java وبتعمل objects instances
+
+141
+00:12:44,220 --> 00:12:50,620
+بيسموها مسترخوة من ال classes هنفسر فيهم برضه
+
+142
+00:12:50,620 --> 00:12:56,240
+وقولنا ممكن ال activation تتكتب mix of these three
+
+143
+00:12:56,240 --> 00:13:00,720
+data styles ممكن تحط data flow على ال behavior على
+
+144
+00:13:00,720 --> 00:13:05,360
+ال structure نظريا
+
+145
+00:13:06,090 --> 00:13:12,070
+أي description ممكن ينكتب بأي من ال styles دول لكن
+
+146
+00:13:12,070 --> 00:13:16,590
+مرات ال design بيكون very simple زي ال half other
+
+147
+00:13:16,590 --> 00:13:20,430
+مش محتاج لا structure ولا محتاج ليه components
+
+148
+00:13:20,430 --> 00:13:27,290
+مينكت�� الحلقات data flow لكن مرات انت بيكون في ال
+
+149
+00:13:27,290 --> 00:13:32,370
+design مهتم مثلا بال algorithmic behavior تبع ال
+
+150
+00:13:32,370 --> 00:13:35,720
+system بشكل algorithmicبغض نظر على هدول إيش هيطلع
+
+151
+00:13:35,720 --> 00:13:39,860
+في الآخر فبتكتب في الحالة هذي behavioral عن طريق
+
+152
+00:13:39,860 --> 00:13:44,500
+إيش بوصيسش عن طريق إيهش بوصيسز لكن مرات بيكون ال
+
+153
+00:13:44,500 --> 00:13:49,660
+system is very complicated complex ومكون من layers
+
+154
+00:13:49,660 --> 00:13:53,860
+عندك ال top design و ال lower و ال lower and so on
+
+155
+00:13:53,860 --> 00:13:58,780
+فممكن ال top بينكتب in terms of components في ال
+
+156
+00:13:58,780 --> 00:14:02,420
+level اللي وراوكل component من هدول اللي وراها
+
+157
+00:14:02,420 --> 00:14:05,820
+تكون برضه still it is complex، انكتب in terms of
+
+158
+00:14:05,820 --> 00:14:09,680
+some other smaller components and so on، and is so
+
+159
+00:14:09,680 --> 00:14:13,120
+on، لكن أكيد في الآخر، هوصل لمرحلة في الآخر تحت
+
+160
+00:14:13,120 --> 00:14:18,200
+خالص، هكتب يا behavior عليها أيش؟ يا data flow؟
+
+161
+00:14:18,200 --> 00:14:21,530
+شاكوا عليها data أيش؟لأن الـ Compile لحالة لا
+
+162
+00:14:21,530 --> 00:14:25,330
+يتحدد بيهابيرال فسأوصل في الأخر لمرحلة لازم أشهر
+
+163
+00:14:25,330 --> 00:14:28,870
+عليها ال data flow أو ال behavioral أو خليط من
+
+164
+00:14:28,870 --> 00:14:45,870
+data flow عليها ال behavioral زي ما سنشوف دي
+
+165
+00:14:45,870 --> 00:14:53,090
+بدأ بال data flowالـ data flow style بيوصف في ال
+
+166
+00:14:53,090 --> 00:14:58,730
+system كيف ال data flows كيف ال signals flows اللي
+
+167
+00:14:58,730 --> 00:15:05,190
+هو في ال system و
+
+168
+00:15:05,190 --> 00:15:08,690
+التالي بيكون تجربة واضح ايش ال hardware اللي هيطلع
+
+169
+00:15:08,690 --> 00:15:17,130
+ال description لما تقول a بتساوي b plus c بيبينها
+
+170
+00:15:17,130 --> 00:15:24,440
+بدها قدرهيستخدم اخر وهيكون ال b input و c input و
+
+171
+00:15:24,440 --> 00:15:29,300
+output بشكل
+
+172
+00:15:29,300 --> 00:15:38,460
+مباشر بيديك ال gate level implementation تبعه وزي
+
+173
+00:15:38,460 --> 00:15:41,960
+ما قلنا ال data flow description بيكون مكون من one
+
+174
+00:15:41,960 --> 00:15:46,320
+or more concurrent signal assignment statement
+
+175
+00:15:52,880 --> 00:15:57,580
+زي لما كتبنا الهاف قدر كنا كتبناها بطريقة معينة
+
+176
+00:15:57,580 --> 00:16:04,000
+قبل كده هنا برضه كاتبوا data flow to concurrent
+
+177
+00:16:04,000 --> 00:16:07,280
+signal assignment statements بس الان كتب ax or b
+
+178
+00:16:07,280 --> 00:16:11,440
+في الأول كتبناها in terms of ال and و ال not
+
+179
+00:16:11,440 --> 00:16:15,900
+فاكرين ال carry out مافيش فيه يعني مناورة كتير
+
+180
+00:16:15,900 --> 00:16:20,060
+لازال a and ال a and ال b
+
+181
+00:16:30,260 --> 00:16:33,380
+وبالتالي يشوف ال data flow اللي هو ال style تبعها
+
+182
+00:16:33,380 --> 00:16:40,260
+في قدر تلاحظ ال entity نفسها برا الموضوع بالنسبة
+
+183
+00:16:40,260 --> 00:16:44,180
+لـ codec style مش هيك و لا لأن هذه ما بنتحدثش
+
+184
+00:16:44,180 --> 00:16:47,100
+operations مش هيك و لا functionality بس interface
+
+185
+00:16:47,100 --> 00:16:51,730
+input و outputلما اقول اللي هو ال data styles ال
+
+186
+00:16:51,730 --> 00:16:54,570
+coding styles اللي ذكرناهم عمال باتكلم على مين
+
+187
+00:16:54,570 --> 00:16:58,310
+بالتحديد على architecture على مين ال architecture
+
+188
+00:16:58,310 --> 00:17:02,610
+هي الحدد الفنقشنالية تشوف هنا كيف كتبها تلاحظ
+
+189
+00:17:02,610 --> 00:17:07,930
+سماها data flow 2 of half other هذا تصريح لكلام
+
+190
+00:17:07,930 --> 00:17:10,530
+اللي قلناه ان more than one architecture can be
+
+191
+00:17:10,530 --> 00:17:16,650
+associated with the same entity declaration مظبوط؟
+
+192
+00:17:16,650 --> 00:17:22,070
+okayبتلاحظ فعلا هنا عامل architecture تاني اللي ال
+
+193
+00:17:22,070 --> 00:17:26,690
+sum بيسوي a x or b و ال carry out بيسوي a and b
+
+194
+00:17:26,690 --> 00:17:30,510
+هنا مافيش structure ولا في behavioral behavioral
+
+195
+00:17:30,510 --> 00:17:34,830
+مجرد data flow تتولد تانيا و تتولد تانيا و مبين من
+
+196
+00:17:34,830 --> 00:17:39,270
+هنا هدول ��يش هيطلع الأولاني هتطلع ايش x or و
+
+197
+00:17:39,270 --> 00:17:42,890
+التاني هتطلع ايش هتعمل انت هتحتاج ايش إلى انت
+
+198
+00:17:51,340 --> 00:17:57,940
+بالتالي بما ان اتنين are concurrent لو حصل change
+
+199
+00:17:57,940 --> 00:18:02,920
+على اي من ال a و ال b او الاتنين مع بعض المفروض
+
+200
+00:18:02,920 --> 00:18:09,840
+الاتنين are concurrently in simulation time in
+
+201
+00:18:09,840 --> 00:18:14,460
+parallel in simulation time واحد يقول ايش جاسك بال
+
+202
+00:18:14,460 --> 00:18:17,780
+in simulation time طبعا انت لما تكون شغال
+
+203
+00:18:17,780 --> 00:18:22,160
+اسيمولاتور على pc عاديبتكون شغالة ع ال sequential
+
+204
+00:18:22,160 --> 00:18:26,940
+machine يعني ال state بتعمل ورا أياش و ورا التانية
+
+205
+00:18:26,940 --> 00:18:30,740
+in real time هعملهم واحدة ورا التانية صحيح لكن in
+
+206
+00:18:30,740 --> 00:18:36,020
+simulation time هيشتغلهم أياش مع بعض كمان كما لو
+
+207
+00:18:36,020 --> 00:18:39,480
+انهم أياش مع بعض على اعتبار ان المعمل بيعمل
+
+208
+00:18:39,480 --> 00:18:42,760
+simulation لمين؟ لل hardware بيعمل simulation
+
+209
+00:18:42,760 --> 00:18:46,280
+لمين؟ يعني فيه ملوى عملنا بعد كده ال last stage لل
+
+210
+00:18:46,280 --> 00:18:51,760
+hardware مش هشتغل concurrentlyمظبوط ولا عادى هى
+
+211
+00:18:51,760 --> 00:18:59,240
+ماشى هذا ال data flow style whether مكون من single
+
+212
+00:18:59,240 --> 00:19:03,660
+statement او تنتين او عشرين ده same concept شكوا
+
+213
+00:19:03,660 --> 00:19:10,960
+ولا pure data flow style ال behavior style هذا ال
+
+214
+00:19:10,960 --> 00:19:15,520
+most abstract يعني هو بيلخصلك الاشي يعني في زى ما
+
+215
+00:19:15,520 --> 00:19:15,880
+تقول
+
+216
+00:19:21,660 --> 00:19:29,240
+اختصار اكتر ايش abstraction بيوصف
+
+217
+00:19:29,240 --> 00:19:33,420
+ال behavior او ال function تبع ال system in an
+
+218
+00:19:33,420 --> 00:19:36,800
+algorithmic vision يعني بشكل ال algorithm بشكل
+
+219
+00:19:36,800 --> 00:19:43,060
+الخوارزم و في المرحلة دي بيكونش الواحد مهتم ايش
+
+220
+00:19:43,060 --> 00:19:44,260
+اللي هضله هيطلع exactly
+
+221
+00:19:46,780 --> 00:19:54,440
+وحتى انت من ال behavior description اللي هدوله
+
+222
+00:19:54,440 --> 00:20:00,240
+بيطلع بيكونش واضح بشكل مباشر ولو انه لما نشوف
+
+223
+00:20:00,240 --> 00:20:02,580
+lateral ان شاء الله لما نخش ال sequential يعني
+
+224
+00:20:02,580 --> 00:20:06,260
+بتقدر يعني انت تستطبط بناء العروض المعينة أيش اللي
+
+225
+00:20:06,260 --> 00:20:10,780
+ممكن يطلع لكن مش بشكل مباشر مباشر زي ال data flow
+
+226
+00:20:10,780 --> 00:20:17,140
+زي ايش؟ زي اللي هو ال data flowالـ behavior style
+
+227
+00:20:17,140 --> 00:20:22,200
+هتلاقي مكوّن من one or more processes أو أكتر
+
+228
+00:20:22,200 --> 00:20:27,620
+process أو إيش أو أكتر و كنا قولنا ال process
+
+229
+00:20:27,620 --> 00:20:33,520
+الواحدة هي concurrent مش هيك ولا لكن ال statements
+
+230
+00:20:33,520 --> 00:20:37,220
+اللي داخلها بتكون sequential زي ال conventional
+
+231
+00:20:37,220 --> 00:20:41,440
+اللي هي ال address العادية اللي تعرفينها دي ع ال
+
+232
+00:20:41,440 --> 00:20:46,030
+sequentialوالتالي by simulator they are suited
+
+233
+00:20:46,030 --> 00:20:49,110
+اللي هي واحدة ورا التانية حتى ب submission time
+
+234
+00:20:49,110 --> 00:20:55,610
+واحدة و ليش ورا التانية طلع مثلا على ال
+
+235
+00:20:55,610 --> 00:21:01,310
+description التالي مديلك behavior style لل half
+
+236
+00:21:01,310 --> 00:21:04,330
+أدر فزي ما راح نشوف كمان شوية ان ال decoration
+
+237
+00:21:04,330 --> 00:21:08,670
+المفروض انها ماتتأثرش مش هيك و لا انها ماتتغيرش
+
+238
+00:21:08,670 --> 00:21:12,690
+بأنها راح يتغير مين اللي هو ال architecture
+
+239
+00:21:15,240 --> 00:21:21,160
+طلع على ال listing هى
+
+240
+00:21:21,160 --> 00:21:31,440
+فعلا ال entity لم تتغير صح؟ بينما
+
+241
+00:21:31,440 --> 00:21:35,220
+ال architecture سمى behavior هى صار كام
+
+242
+00:21:35,220 --> 00:21:38,880
+architecture عاملين لنفس ال .. و أشياء ما عرفش ال
+
+243
+00:21:38,880 --> 00:21:41,960
+entity صار تلاتة okay
+
+244
+00:21:43,890 --> 00:21:48,310
+تلاحظ في الـ activation فيه process من هنا لغاية
+
+245
+00:21:48,310 --> 00:21:58,210
+هنا و قدّى لـ process اسم في العادة اوشنال بندل ال
+
+246
+00:21:58,210 --> 00:22:01,570
+process اسم لأنه ممكن يكون في ال design more than
+
+247
+00:22:01,570 --> 00:22:06,130
+one process فبنحب نسميهم تديها label و بعدين colon
+
+248
+00:22:06,130 --> 00:22:07,870
+هذا اسم لـ process اللي هي
+
+249
+00:22:11,860 --> 00:22:14,440
+و بعدين between two parentheses اي أنبياء هتكلم
+
+250
+00:22:14,440 --> 00:22:20,840
+عليهم كمان شوية و بعدين begin اللي بدأت من هنا وهي
+
+251
+00:22:20,840 --> 00:22:28,420
+نهاية تلاحظ كاتب جواها single if statement لذلك ال
+
+252
+00:22:28,420 --> 00:22:30,760
+if هادى بيبقى انه الكاتبة جوا ال process تحتوى
+
+253
+00:22:30,760 --> 00:22:36,440
+سيكوينشال ولا كون كحان؟ سيكوينشال تحتوى ليه؟
+
+254
+00:22:36,440 --> 00:22:42,510
+سيكوينشالعامل بيعمل test على إذا ال F في ال A
+
+255
+00:22:42,510 --> 00:22:44,850
+بيساوي .. شوف ال function تبع ال half other طبعا
+
+256
+00:22:44,850 --> 00:22:47,710
+هو عامل بيعملنا ال half other behavioral و هو مش
+
+257
+00:22:47,710 --> 00:22:51,310
+مستاهل أصلا تمام و لأ هو أشم مستاهل يعني if the
+
+258
+00:22:51,310 --> 00:22:52,890
+answer is very simple و direct اعمل او طول data
+
+259
+00:22:52,890 --> 00:22:56,930
+flow مابتعجدهاش بس عامل هو بيعرفنا إيش ال concept
+
+260
+00:22:56,930 --> 00:23:00,030
+of behavioral يعني إيش مش الحال still هو بعدين كنا
+
+261
+00:23:00,030 --> 00:23:02,990
+جولنا جملة اللي هو anything ممكن تكتب أي style لو
+
+262
+00:23:02,990 --> 00:23:07,770
+حبيتممكن تكتب أياش بأي صغر و هذا حاليا بنعمله
+
+263
+00:23:07,770 --> 00:23:10,910
+بالنسبة للحياة السهلة لكن الأفضل استخدم ايش للاياش
+
+264
+00:23:10,910 --> 00:23:17,690
+للي بيناسمه قال لك اذا ال a بي سا واحد then ال sum
+
+265
+00:23:17,690 --> 00:23:25,210
+not b فكر فيها لأن لو ال a بواحد لو ال b ب zero
+
+266
+00:23:25,210 --> 00:23:29,420
+فعلا لازم يكون ال sum واحدلو ال بي واحد اذا كنت
+
+267
+00:23:29,420 --> 00:23:32,940
+sum ب zero انا واحد زي واحد بزيها بطلع مظبوط الجزء
+
+268
+00:23:32,940 --> 00:23:37,620
+الاولاني و ال carry out بيساوي كام بيساوي ال بي لو
+
+269
+00:23:37,620 --> 00:23:42,560
+لو ال بي ب zero واحد مافيش carry فال carry out
+
+270
+00:23:42,560 --> 00:23:47,800
+بيساوي مظبوط لكن لو ال بي بواحد واحد واحد بيلاك
+
+271
+00:23:47,800 --> 00:23:51,640
+واحد فاش فتطلع بيبقى ال part الاولاني ال branch
+
+272
+00:23:51,640 --> 00:23:58,320
+الاولاني of ال F is correct تمام؟ طيبلكن لو ال a
+
+273
+00:23:58,320 --> 00:24:05,380
+مش بواحد ال sum ماعطوه ال a ب zero ماعطوه ال sum
+
+274
+00:24:05,380 --> 00:24:09,120
+بيه و الكراوت بيساوي كام؟ Zero لو ترى ببعت ال
+
+275
+00:24:09,120 --> 00:24:11,360
+logic و احنا الان يعني الحكاية ال half other احنا
+
+276
+00:24:11,360 --> 00:24:15,500
+حرفيا مش محتاج اشي انه تلاقي فعلا it works يعني
+
+277
+00:24:15,500 --> 00:24:19,800
+بيعمل فعلا فكشية تبعت مين؟ تبعت اللي هو ال half
+
+278
+00:24:19,800 --> 00:24:26,140
+otherلكن تلاحظ انه مع ان هو في قدر مش واضح بشكل
+
+279
+00:24:26,140 --> 00:24:30,920
+يعني سريع مباشر ايش اللي هدول ممكن يطلعوه، صح؟ و ك
+
+280
+00:24:30,920 --> 00:24:36,300
+algorithmic شغال و الستاذر هيعملك هدول في الآخر،
+
+281
+00:24:36,300 --> 00:24:41,460
+هذا اللي حابب نقوله، و بفيد ال coding style هذا
+
+282
+00:24:41,460 --> 00:24:44,480
+لما يكون عندك algorithm مرات تلاقي algorithm مش
+
+283
+00:24:44,480 --> 00:24:50,780
+كبيرةو بيهمك كيف شغال لكن يعني .. يعني how it's
+
+284
+00:24:50,780 --> 00:24:52,860
+implemented في الآخر من ناحية هذول مش جاضية بعدين
+
+285
+00:24:52,860 --> 00:24:56,980
+بنفكر فيه بيهمك فقط من ناحية algorithmic كيف شغال
+
+286
+00:24:56,980 --> 00:25:01,040
+فبيكون استخدام ال process إيش مناسب للاشي هذا
+
+287
+00:25:18,010 --> 00:25:23,690
+اتلاحظ في الـ process اللي فاتت كان حاطط لك اللي
+
+288
+00:25:23,690 --> 00:25:28,730
+هي list of signals in parentheses جوا حسين اللي هم
+
+289
+00:25:28,730 --> 00:25:37,230
+ال a و ال b صح هدول بيسموهم sensitivity list ال
+
+290
+00:25:37,230 --> 00:25:42,630
+list of signals اللي ال statements اللي جوا ال
+
+291
+00:25:42,630 --> 00:25:46,960
+process حساسها إيهابقالك كل ما تتغير و لازم يعملهم
+
+292
+00:25:46,960 --> 00:25:52,280
+run من أول و جديد بنقول عليها system list تمام؟
+
+293
+00:25:52,280 --> 00:25:55,340
+لإي اي signal ال process حاسسها لها لازم يحطها وين
+
+294
+00:25:55,340 --> 00:26:01,700
+في system اللي هو list فإذا حصل تغيير على أي من ال
+
+295
+00:26:01,700 --> 00:26:07,220
+signals اللي في system list بعمل execute لل
+
+296
+00:26:07,220 --> 00:26:10,200
+process كلها اللي هي كلها بعمل execute لكل ال
+
+297
+00:26:10,200 --> 00:26:13,120
+process
+
+298
+00:26:15,830 --> 00:26:20,810
+طبعا لذلك اتطلع هنا احنا ال statement هذه some
+
+299
+00:26:20,810 --> 00:26:28,810
+بيسوء not بي واضح انه هذي assistive لل بي لو ال بي
+
+300
+00:26:28,810 --> 00:26:36,250
+اتغير هذا بيتغير مش هيك؟ و
+
+301
+00:26:36,250 --> 00:26:40,410
+التالي حاطينا لإيه هنا؟ و هنا برضه some بيسوء بي
+
+302
+00:26:40,410 --> 00:26:45,130
+كمان assistive لمين؟للـ B نفس الشيء الكلمة ذلك
+
+303
+00:26:45,130 --> 00:26:49,190
+حطينا ال B إيه فى sensitivity list لأن ال
+
+304
+00:26:49,190 --> 00:26:56,150
+statements هذه are system لل A و لل B إذا حصل
+
+305
+00:26:56,150 --> 00:27:01,590
+change على أي من ال A و ال B كل ال statements أو
+
+306
+00:27:01,590 --> 00:27:06,690
+ال process between ال begin and ال end are
+
+307
+00:27:06,690 --> 00:27:07,770
+executed
+
+308
+00:27:28,200 --> 00:27:32,720
+و تلاحظ جوا كل ال F هنا في المثال تبعنا مكونة من
+
+309
+00:27:32,720 --> 00:27:36,360
+كام branch و two branches الأولاني اللي بعد ال
+
+310
+00:27:36,360 --> 00:27:39,060
+then و التاني اللي بعد ال else هذا مكون من كام
+
+311
+00:27:39,060 --> 00:27:42,540
+statement اللي اتنين areاش ال F لحالة على بعض
+
+312
+00:27:42,540 --> 00:27:46,300
+sequential و كمان هدول areاش sequential و هدول
+
+313
+00:27:46,300 --> 00:27:48,980
+areاش are sequential
+
+314
+00:28:17,320 --> 00:28:20,500
+لكن زى ما قلنا بنقول على ان ال behavior style
+
+315
+00:28:20,500 --> 00:28:23,780
+اتلاحظ مش واضح عشان ال hardware اللى بيطلع مش زى
+
+316
+00:28:23,780 --> 00:28:37,800
+ال data flow ال structural style بيوصف
+
+317
+00:28:37,800 --> 00:28:43,230
+لك ال system بشكل Hierarchyيعني يكون عنده design
+
+318
+00:28:43,230 --> 00:28:46,070
+entities وفي بينهم interconnections وفيه hierarchy
+
+319
+00:28:46,070 --> 00:28:48,730
+فيه ال top وفيه ال lower وفيه ال lower لغاية اللي
+
+320
+00:28:48,730 --> 00:28:56,310
+هو ال lowest لغاية
+
+321
+00:28:56,310 --> 00:29:00,390
+اللي هيش ال lowest ولا ال structure بيفيد كتير لما
+
+322
+00:29:00,390 --> 00:29:05,190
+يكون الشكل الشمالي complex لما يكونش اللي هو بسيط
+
+323
+00:29:09,800 --> 00:29:12,680
+و الطريقة ها دي بتكون انت you are applying زي ما
+
+324
+00:29:12,680 --> 00:29:16,500
+يسمونه divide and conquer يعني انت بتجسم ال system
+
+325
+00:29:16,500 --> 00:29:20,900
+يعني فيه top view تحتها بتنظر له عينه مكوّن من
+
+326
+00:29:20,900 --> 00:29:23,840
+اتنين تلاتة اربعة components و بعدين كل component
+
+327
+00:29:23,840 --> 00:29:28,100
+من الأربعة دول مكوّن من كذا component and so on و
+
+328
+00:29:28,100 --> 00:29:34,430
+تقدر تعمل design لكل component independentlyممكن
+
+329
+00:29:34,430 --> 00:29:37,650
+تعمل design لكل component independently بيكون ..
+
+330
+00:29:37,650 --> 00:29:41,030
+بيكون الاشي too .. too .. too much easier حتى بال
+
+331
+00:29:41,030 --> 00:29:45,110
+revision و ال update بيكون أسهل لك بكتير بدل ما
+
+332
+00:29:45,110 --> 00:29:47,250
+يكون سبكيتي code just one file و عشان design
+
+333
+00:29:47,250 --> 00:29:54,510
+entity وقت بالك فلو بدك تعمل اللي هي التعديل بدك
+
+334
+00:29:54,510 --> 00:29:57,930
+تطلع كل ال file تفهمه أول جديد مش هيك ولاإنما لو
+
+335
+00:29:57,930 --> 00:30:02,730
+هو is divided into components ساعتها بتشوف التعديل
+
+336
+00:30:02,730 --> 00:30:05,430
+يعني to which component it belongs بتروح لها و
+
+337
+00:30:05,430 --> 00:30:08,330
+بتعدل فيها just it و بتبتدي يكون صغير بيك��ن لو
+
+338
+00:30:08,330 --> 00:30:10,850
+بديت تبعه و فهمه و استيعابه و التعديل و ال
+
+339
+00:30:10,850 --> 00:30:14,470
+verification تبعه و ال .. و ال .. و لأ بيكون is
+
+340
+00:30:14,470 --> 00:30:24,290
+too much simpler خلينا
+
+341
+00:30:24,290 --> 00:30:25,690
+نشوف structure style
+
+342
+00:30:34,380 --> 00:30:37,900
+عشان نعرف ال concept يعني عشان نعرف ايش اللي هو ال
+
+343
+00:30:37,900 --> 00:30:44,300
+concept حالياتي هنشوف لهذا هعمل design entity لل
+
+344
+00:30:44,300 --> 00:30:48,450
+XOR لحالة design entity المنفصلةكمان و كمان الاند
+
+345
+00:30:48,450 --> 00:30:50,870
+جاية تعملها ك design entity اللي هو تانية و بعدين
+
+346
+00:30:50,870 --> 00:30:54,350
+هعملهم إيش interconnection و نشوف اللي هو إيش اللي
+
+347
+00:30:54,350 --> 00:30:57,490
+هتسير فاللي هتلاقيه هيظهرلك في ال design تلاتة
+
+348
+00:30:57,490 --> 00:31:01,690
+design entities ال top و بعدين ال lower ال lower
+
+349
+00:31:01,690 --> 00:31:06,290
+XOR design entity و ال end اخر و ال end another
+
+350
+00:31:06,290 --> 00:31:12,230
+design entity كله
+
+351
+00:31:12,230 --> 00:31:15,010
+ممكن تحطه one .. one file
+
+352
+00:31:18,220 --> 00:31:22,780
+و لو حبيتي تحط كل واحدة في file it works usually
+
+353
+00:31:22,780 --> 00:31:26,300
+في الغالب نحطه كل واحدة عايش في file كل واحدة عايش
+
+354
+00:31:26,300 --> 00:31:26,940
+في file
+
+355
+00:31:45,780 --> 00:31:48,200
+لو حاطيته كل واحدة في ال file بيكون أسهل كفي ال
+
+356
+00:31:48,200 --> 00:31:50,380
+management لإن كنا في الآخر كل شي بنحط في الآخر
+
+357
+00:31:50,380 --> 00:31:53,500
+وين لما تعمل كمبلاش في اللعب يجب تشيركه أعلن في ال
+
+358
+00:31:53,500 --> 00:31:56,520
+.. في ال component اللي هو أو انت .. ال design انت
+
+359
+00:31:56,520 --> 00:31:59,460
+reuse بيكون it is this, it is .. it is .. it is
+
+360
+00:31:59,460 --> 00:32:06,220
+simple طلع ال code هذه
+
+361
+00:32:06,220 --> 00:32:13,180
+.. هاي اللعبة I will use بدأ بال XORXOR عدّى الـ
+
+362
+00:32:13,180 --> 00:32:17,380
+score اتنين جصده بيعمل XOR إلى كام input؟ two
+
+363
+00:32:17,380 --> 00:32:23,320
+inputs ايه ال ports؟ I1 و I2؟ inputs standard
+
+364
+00:32:23,320 --> 00:32:26,800
+logic و ال output واحد؟ output standard logic
+
+365
+00:32:26,800 --> 00:32:34,160
+الاكتشف تبعتها اي data flow of XOR 2 واحد ممكن
+
+366
+00:32:34,160 --> 00:32:39,360
+يقول انه طب احنا الآن شغالين structureو عمال هنا
+
+367
+00:32:39,360 --> 00:32:44,120
+شغال data flow هدول هم هيكونوا فى ال lower level و
+
+368
+00:32:44,120 --> 00:32:47,200
+لا فى الآخر خالص هتوصل لمستوى لازم تعمل يا data
+
+369
+00:32:47,200 --> 00:32:54,220
+flow يا behavioral صح و لا؟ مظبوط فهد مش ال top
+
+370
+00:32:54,220 --> 00:32:58,560
+layer هد ال bottom مادي ايه اش جزء من ال bottom
+
+371
+00:32:58,560 --> 00:33:02,320
+طلع فعلا كتب saying a concrete statement concrete
+
+372
+00:33:02,320 --> 00:33:06,960
+statement معناته it is ايه اشdata flow data flow
+
+373
+00:33:06,960 --> 00:33:16,700
+style خلصنا من ال XOR طلع على ال and gate هاي ال
+
+374
+00:33:16,700 --> 00:33:22,720
+entity تبعتها and اتنين ال inputs ال ports I واحد
+
+375
+00:33:22,720 --> 00:33:26,620
+و I اتنين input standard logic واحد منهم يقول طب
+
+376
+00:33:26,620 --> 00:33:29,620
+هنا we are using ال I واحد and I اتنين في ال XOR
+
+377
+00:33:29,620 --> 00:33:32,780
+مش مشكلة هدوع التواصل كان internal local internal
+
+378
+00:33:33,560 --> 00:33:42,540
+بإمكانك استخدام الوثيقة الوثيقة الوثيقة
+
+379
+00:33:42,540 --> 00:33:46,240
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+380
+00:33:46,240 --> 00:33:46,540
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+381
+00:33:46,540 --> 00:33:46,780
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+382
+00:33:46,780 --> 00:33:47,940
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+383
+00:33:47,940 --> 00:33:50,180
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+384
+00:33:50,180 --> 00:33:53,980
+الوثيقة الوثيقة الوثيقة
+
+385
+00:33:53,980 --> 00:33:55,720
+الوثيقة
+
+386
+00:34:01,740 --> 00:34:07,400
+هذه هي الاركتكتر داتا فلو ايش داتا فلو ايش طيب نجي
+
+387
+00:34:07,400 --> 00:34:13,120
+ال gate لل half other جالك entity half other port
+
+388
+00:34:13,120 --> 00:34:17,880
+a و b in sinlogic و sum و carry out sinlogic خلص
+
+389
+00:34:17,880 --> 00:34:20,820
+ال entity طبعا لما اتكلم عن entity يعني مالاش دوة
+
+390
+00:34:20,820 --> 00:34:23,820
+بالياش بال code استخدامي مش هيك ولا نشوف ال
+
+391
+00:34:23,820 --> 00:34:29,800
+architecture تبعتها جالك architecture structure of
+
+392
+00:34:29,800 --> 00:34:37,310
+half otherبعدين هنا عمل في ال statement هذه بنقول
+
+393
+00:34:37,310 --> 00:34:47,370
+instance من ال design entity الاسم ماقياش XOR2 واش
+
+394
+00:34:47,370 --> 00:34:54,170
+سماها يواحى تديها اسم label بقالك entity XOR2
+
+395
+00:34:54,170 --> 00:34:59,950
+تلاحظ XOR2 مش اسم ال architecture اسم ال entity
+
+396
+00:34:59,950 --> 00:35:04,240
+declarationوهي في ال file it is associated مع
+
+397
+00:35:04,240 --> 00:35:06,720
+اكتشاف مش رايكوها فهو هيفهم مش رايكوها ده ولو
+
+398
+00:35:06,720 --> 00:35:11,520
+مافيه كلام عليها تفصيل اكتر بقى بعدين هيعرف هنا ال
+
+399
+00:35:11,520 --> 00:35:16,420
+port mapping يحدد اللي هي which signal من ال top
+
+400
+00:35:16,420 --> 00:35:21,220
+level من هاف اعتر هتكون موصلة مع which signals من
+
+401
+00:35:21,220 --> 00:35:27,780
+ال .. من ال .. من ال .. من ال lower من ال .. من ال
+
+402
+00:35:27,780 --> 00:35:34,220
+XOR 2هذا الـ I1 جاء من أين؟ من أي جزء؟ من الـ XOR
+
+403
+00:35:34,220 --> 00:35:41,220
+فقال لي وصّلي الـ I1 input of XOR مع الـ A تبع من؟
+
+404
+00:35:41,220 --> 00:35:47,040
+الـ half adder والـ I2 of XOR مع ال B of A of half
+
+405
+00:35:47,040 --> 00:35:51,360
+adder وال output واحد of XOR هو هدينة sum of half
+
+406
+00:35:51,360 --> 00:35:57,700
+adder يسمي هذا port ايه؟ ماب لأنه يحدد ال ports
+
+407
+00:35:58,410 --> 00:36:03,810
+تبعات هذه هيتواصلوا مع which signals من اللي هو ال
+
+408
+00:36:03,810 --> 00:36:10,590
+upper level ال design entity مش هيكوا الان هنا
+
+409
+00:36:10,590 --> 00:36:17,410
+عمال بيعمل innocence تاني ال which entity ال and
+
+410
+00:36:17,410 --> 00:36:24,550
+بسميها U2 وهي ال port map برضه بيقولي ال I1 و ال
+
+411
+00:36:24,550 --> 00:36:29,620
+and هال gate هذه تمامطبعا لازم تستخدم نفس ال
+
+412
+00:36:29,620 --> 00:36:33,980
+naming إذا مسميها هناك I واحد بدك تستخدم هنا I
+
+413
+00:36:33,980 --> 00:36:38,820
+واحد عشان كل إشي meaningful مش هيك وصلها مع ال A
+
+414
+00:36:38,820 --> 00:36:43,000
+of the half other و I اتنين of ال and مع ال B of
+
+415
+00:36:43,000 --> 00:36:46,600
+the half other و ال out of ال O واحد of ال and
+
+416
+00:36:46,600 --> 00:36:49,920
+اللي طالع من ال and مع ال carry out of the half
+
+417
+00:36:49,920 --> 00:36:50,840
+other
+
+418
+00:37:17,450 --> 00:37:20,090
+يبقى ال design اللى شوفناه ده مكون من كام entity
+
+419
+00:37:20,090 --> 00:37:26,230
+من تلاتة entities في المثال حاطبه بكام file one
+
+420
+00:37:26,230 --> 00:37:31,450
+file لكن هيطلع عنه كام entity تلاتة entities لكن
+
+421
+00:37:31,450 --> 00:37:34,790
+بتقدر انت تحط كل واحد في one file و الأفضل تحط كل
+
+422
+00:37:34,790 --> 00:37:38,330
+واحد في file بالذات لما يكون ال entity الواحدة
+
+423
+00:37:38,330 --> 00:37:38,870
+الكبيرة
+
+424
+00:37:44,710 --> 00:37:48,170
+تلاحظ الـ structure الوحيد اللي هو مين ال half
+
+425
+00:37:48,170 --> 00:37:53,290
+other مشاكلة الأولانية ال XOR مع ال AND gate كانوا
+
+426
+00:37:53,290 --> 00:38:09,690
+عبارة عن data flow في
+
+427
+00:38:09,690 --> 00:38:13,550
+ال statements اللي شفناهم تعاون ال half otherبنقول
+
+428
+00:38:13,550 --> 00:38:17,130
+أنه عاملين بنعمل component instantiation يعني
+
+429
+00:38:17,130 --> 00:38:20,530
+بتعمل innocence من أيش؟ من ال .. من ال component
+
+430
+00:38:20,530 --> 00:38:24,050
+بتعمل innocence من ال component طلعت كل innocence
+
+431
+00:38:24,050 --> 00:38:28,850
+بتديها unique label بتديها unique أيش؟ اسم يعني
+
+432
+00:38:28,850 --> 00:38:36,130
+unique فريد طلع على ال syntax تبع ال component
+
+433
+00:38:36,130 --> 00:38:39,730
+instantiation على الفيجر التالي
+
+434
+00:38:49,560 --> 00:39:00,940
+بتروح عندك طريقتين بتروح حطت innocence label عملها
+
+435
+00:39:00,940 --> 00:39:07,280
+label بيكون unique من عندك و colon و بعدين بتروح
+
+436
+00:39:07,280 --> 00:39:12,440
+كاتب entity name entity
+
+437
+00:39:12,440 --> 00:39:15,860
+جصدي و بعدين اسم entity انت بتكون عاملها
+
+438
+00:39:19,310 --> 00:39:27,490
+الجزء وهذا optional لو انت ما كتبتوش ال last
+
+439
+00:39:27,490 --> 00:39:32,170
+compiled architecture المصاحبة لانت هو هياخدها في
+
+440
+00:39:32,170 --> 00:39:40,130
+ال design لل component لكن انت لو بدك specific
+
+441
+00:39:40,130 --> 00:39:42,350
+architecture لان زى ما شوفنا ممكن نفس ال
+
+442
+00:39:42,350 --> 00:39:45,250
+integration كانت أشيات و ضمه ده و ضمه ده one
+
+443
+00:39:45,250 --> 00:39:48,290
+architecture مش هيكوه لأ لو انت بدك specific
+
+444
+00:39:48,290 --> 00:39:52,630
+architectureساعتها بتكتب between two parentheses
+
+445
+00:39:52,630 --> 00:39:57,670
+اسم ال architecture انا
+
+446
+00:39:57,670 --> 00:40:02,550
+شايف الأفضل تكتب اسم ال architecture عشان تكون
+
+447
+00:40:02,550 --> 00:40:05,530
+متأكد يعني هو ال .. لإن الواحد بنسي ايش هي ال
+
+448
+00:40:05,530 --> 00:40:12,430
+default مش هيك و لا طبعا
+
+449
+00:40:12,430 --> 00:40:14,350
+أي issue between square brackets زي ما اقول لها ال
+
+450
+00:40:14,350 --> 00:40:16,690
+square brackets are not written مابتنكتبش مش هيك و
+
+451
+00:40:16,690 --> 00:40:26,870
+لا عرفناها المرة الفاترةبعدين بتروح عامل ال port
+
+452
+00:40:26,870 --> 00:40:30,750
+map ال
+
+453
+00:40:30,750 --> 00:40:36,550
+square bracket الأخير هذا زي هذا احد في هذا مالوش
+
+454
+00:40:36,550 --> 00:40:43,370
+مقابل مش هيك واحدة بتروح عامل ال port map كاتب
+
+455
+00:40:43,370 --> 00:40:46,030
+between two parentheses اللي هي ال port
+
+456
+00:40:46,030 --> 00:40:50,080
+association listزي ما شوفنا ال I1 مع ال A ال I2 مع
+
+457
+00:40:50,080 --> 00:40:55,660
+ال B and so on this is one way انك تعمل component
+
+458
+00:40:55,660 --> 00:41:00,460
+in a sense لكن or هنا هذا ال vertical برضه ماعنته
+
+459
+00:41:00,460 --> 00:41:06,420
+او في طريقات تانية لسه ماشوفناش لكن هذا ال syntax
+
+460
+00:41:06,420 --> 00:41:09,940
+تبعها خليا بس نيجي يجي يجي واجته كمان شوية
+
+461
+00:41:20,910 --> 00:41:23,850
+الطريقة الأولانية هي قصة الأولاني ال option
+
+462
+00:41:23,850 --> 00:41:27,370
+الأولاني من ال component in instantiation بيسموه
+
+463
+00:41:27,370 --> 00:41:30,630
+direct design entity in instantiation يعني نعملها
+
+464
+00:41:30,630 --> 00:41:33,830
+بشكل direct لأنه تاني يعتبر indirect و هنشوف ليش
+
+465
+00:41:33,830 --> 00:41:36,550
+بعد كده indirect لأن هنا اتلاحظ بستخدم اسم ال
+
+466
+00:41:36,550 --> 00:41:40,310
+design entity بشكل مباشر هنا فعلا بس بس هنا بكتب
+
+467
+00:41:40,310 --> 00:41:45,210
+اسم ال entity على طول لكن هنا بتكتب كلمة component
+
+468
+00:41:45,210 --> 00:41:48,330
+و بعد كلمة name و ال component name هي بتكون معرفة
+
+469
+00:41:48,330 --> 00:41:51,790
+in terms of use of some design entityهذا indirect
+
+470
+00:41:51,790 --> 00:42:06,170
+وهذا indirect فلاحظ اننا نشتغل على ال direct برضه
+
+471
+00:42:06,170 --> 00:42:09,610
+اذا ما كتبتش اسم ال architecture اللي بدك ايها
+
+472
+00:42:09,610 --> 00:42:12,290
+يعني بيستخدم ال most recently compiled
+
+473
+00:42:12,290 --> 00:42:17,070
+architecture اخر واحدة لو في اكتر من واحدة اخر
+
+474
+00:42:17,070 --> 00:42:19,670
+واحدة عملتها compilation هو اللي بياخدها بال
+
+475
+00:42:19,670 --> 00:42:19,930
+instance
+
+476
+00:42:23,840 --> 00:42:32,420
+طبعا؟ اوكي ماشي يعني
+
+477
+00:42:32,420 --> 00:42:36,700
+في ال design اللي فات اتلاحظ
+
+478
+00:42:36,700 --> 00:42:41,760
+عملنا unit سمينا ي واحد عبارة عن XOR ال input اي
+
+479
+00:42:41,760 --> 00:42:46,990
+واحد انا اتلاحظ اي واحدهذا I2 وهي output واحد
+
+480
+00:42:46,990 --> 00:42:54,030
+وعملنا انسانس من ال end سمناها U2 و ال input I1 و
+
+481
+00:42:54,030 --> 00:42:55,450
+I2 و output is O
+
+482
+00:43:15,440 --> 00:43:18,200
+يعني برضه بيسمو هذا component in association على
+
+483
+00:43:18,200 --> 00:43:19,980
+الرغم من أنه ما استخدموناه ما استخدموناه كلمة
+
+484
+00:43:19,980 --> 00:43:23,440
+component فيها بالمرة لكن هو بيعملك component
+
+485
+00:43:23,440 --> 00:43:28,020
+واحدة من XOR اتنين وواحدة من ال .. التانية من ال
+
+486
+00:43:28,020 --> 00:43:37,700
+and اللي هو اتنين ال port map ال port map زي ما
+
+487
+00:43:37,700 --> 00:43:44,760
+شوفنا بيحدد whichبورت من design entity هيتوصل مع
+
+488
+00:43:44,760 --> 00:43:49,060
+which signal of the inclusive architecture يعني
+
+489
+00:43:49,060 --> 00:43:52,400
+اللي هيش اللي هو ال higher level architecture ال
+
+490
+00:43:52,400 --> 00:43:54,240
+architecture اللي انت مستخدم فيها هيش اللي هي ال
+
+491
+00:43:54,240 --> 00:43:59,220
+component او ال innocence في
+
+492
+00:43:59,220 --> 00:44:07,620
+عندك تلت خيارات كل port of design entity ممكن
+
+493
+00:44:07,620 --> 00:44:12,460
+تمارسiation مع signalوالسجن اللي هذه معرفة بال
+
+494
+00:44:12,460 --> 00:44:15,400
+architecture ال inclosing ايش ال inclosing؟ يعني
+
+495
+00:44:15,400 --> 00:44:19,660
+في الهفؤادات مش استخدمنا XOR و AND اتنين ال
+
+496
+00:44:19,660 --> 00:44:22,640
+architecture هذه اللي استخدمنا فيها ال XOR و ال
+
+497
+00:44:22,640 --> 00:44:27,060
+AND بيسمون ال closing ايش؟ architecture تمام؟ اللي
+
+498
+00:44:27,060 --> 00:44:29,560
+هي .. اللي هي المحاوطة .. اللي استخدم فيها الاشي
+
+499
+00:44:29,560 --> 00:44:35,760
+كيف؟ اينها؟ اللي تحت الهفؤادة بيسمون ال closing
+
+500
+00:44:35,760 --> 00:44:38,320
+ايش؟ architecture تمام؟
+
+501
+00:44:40,740 --> 00:44:45,020
+أى design انت تستخدمها ك component كل port منها
+
+502
+00:44:45,020 --> 00:44:50,720
+بنفعل تعمل اشي عشان توصله مع signal اما عرفة بال
+
+503
+00:44:50,720 --> 00:44:57,140
+inclusive architecture او تديها expression او ال
+
+504
+00:44:57,140 --> 00:44:59,660
+keyword open لو بدك توصلها معاشر
+
+505
+00:45:08,810 --> 00:45:10,710
+الـ signals اللي في الـ inclusive architecture
+
+506
+00:45:10,710 --> 00:45:13,410
+اللي بتواصل مع ال ports تبع ذا entity عبارة عن
+
+507
+00:45:13,410 --> 00:45:20,250
+أيه؟ أول شيء ال ports لأن كل ال ports تعتبر أيه؟
+
+508
+00:45:20,250 --> 00:45:24,970
+signals، مظبوط؟
+
+509
+00:45:24,970 --> 00:45:30,650
+في ال ports كنا في التعريف تبعها ممكن تكتب signal
+
+510
+00:45:30,650 --> 00:45:35,510
+بشكل صريح أو ما تكتبها بس حتى لو كتبت تعتبر أيه؟
+
+511
+00:45:35,510 --> 00:45:39,830
+signalالـ input و ال output و ال in out و ال
+
+512
+00:45:39,830 --> 00:45:46,430
+buffer كل شيء كل ال post كلها إيش signals أو
+
+513
+00:45:46,430 --> 00:45:50,430
+signal انت معرفها في ال decorative part تبع ال
+
+514
+00:45:50,430 --> 00:45:53,570
+architecture مش جولنا في ال .. في ال architecture
+
+515
+00:45:53,570 --> 00:45:56,970
+between ال is و between ال begin فيه decorative
+
+516
+00:45:56,970 --> 00:46:03,730
+part ممكن أعمل decoration لأشياء كتير منها signals
+
+517
+00:46:05,810 --> 00:46:09,770
+فمعناته ال port تبع design entity انت بتستخدمها في
+
+518
+00:46:09,770 --> 00:46:16,310
+ال closing architecture ممكن توصل مع signal في ال
+
+519
+00:46:16,310 --> 00:46:20,310
+closing architecture او ينساب open او تديله some
+
+520
+00:46:20,310 --> 00:46:24,050
+expression حسبة معينة some expression اللي هو some
+
+521
+00:46:24,050 --> 00:46:28,090
+expression لكن
+
+522
+00:46:28,090 --> 00:46:31,530
+انت لو قديتله لو ال port associated مع expression
+
+523
+00:46:32,970 --> 00:46:36,310
+المفروض قيمة ال expression تكون static، يعني
+
+524
+00:46:36,310 --> 00:46:43,470
+constant، طبعا ماينفعش يكون في signals، تمام؟ يعني
+
+525
+00:46:43,470 --> 00:46:45,450
+at compilation time، لما ال compiler يعمل
+
+526
+00:46:45,450 --> 00:46:48,550
+compilation، لازم يقدر يعرف قيمة ال expression at
+
+527
+00:46:48,550 --> 00:46:54,030
+compilation إيه إيش، time، لو هو signals، كيف
+
+528
+00:46:54,030 --> 00:46:56,630
+هيعرف؟ ال signals بتخيلها للهدد، لل simulation
+
+529
+00:46:56,630 --> 00:46:57,630
+بتغير، مش هيكوا إلا
+
+530
+00:47:02,460 --> 00:47:09,420
+ماشي الحال او ممكن انت تسيب ال port open يعني
+
+531
+00:47:09,420 --> 00:47:19,340
+unconnected هذا بيفيد لل output ports لو
+
+532
+00:47:19,340 --> 00:47:23,400
+عندك output port ل design entity انت مش تستخدمها ك
+
+533
+00:47:23,400 --> 00:47:28,240
+component ممكن ال port مش شرط تتواصل مع signal في
+
+534
+00:47:28,240 --> 00:47:34,540
+الeclusive architecture كيف تقوله؟بنقوله open يعني
+
+535
+00:47:34,540 --> 00:47:39,700
+سيبه open unconnected بيصير انا مرة انا بستخدم
+
+536
+00:47:39,700 --> 00:47:42,660
+component فيها اربعة او اربعة خمس اقص مثلا او
+
+537
+00:47:42,660 --> 00:47:45,240
+اربعة بدي استخدم تلاتة و اتنين بديش استخدمهم ايش
+
+538
+00:47:45,240 --> 00:47:51,300
+ال motion؟ مالولاك؟ لل level اللي ورا ال output
+
+539
+00:47:51,300 --> 00:47:55,460
+مثلا تلاتة بدي اوصلهم مع ال level اللي بعدين و
+
+540
+00:47:55,460 --> 00:47:58,100
+اتنين بديش اوصلهم لسبب الأسباب ال design بده هيك
+
+541
+00:47:58,100 --> 00:48:03,940
+بدوش اكتر من هيكOkay فمعناته ليه ممكن ال port إذا
+
+542
+00:48:03,940 --> 00:48:13,240
+كان output ينعمل open يعني unconnected لكن
+
+543
+00:48:13,240 --> 00:48:20,280
+ال port إذا كان input ممكن تعمل open بس لازم في
+
+544
+00:48:20,280 --> 00:48:23,120
+الحالة دي تكون انت مديله default value في ال
+
+545
+00:48:23,120 --> 00:48:26,940
+integration إذا
+
+546
+00:48:26,940 --> 00:48:30,470
+فاكرينلما كنا في ال entity إذا في input بتقدر
+
+547
+00:48:30,470 --> 00:48:37,590
+تديله initial value default value تمام default is
+
+548
+00:48:37,590 --> 00:48:43,870
+value في الحلقة هذه بنفع تخلي open على اعتبار ان
+
+549
+00:48:43,870 --> 00:48:47,410
+هو هياخد قيمته عنوان من ال default value
+
+550
+00:48:56,610 --> 00:49:14,630
+بعض البرنامج بس لSimulation فقط لSimulation شوفوا
+
+551
+00:49:14,630 --> 00:49:22,070
+الفجر التالي ستة اتنين ستة تلاتة مرنا
+
+552
+00:49:22,070 --> 00:49:22,710
+عليه يمكن
+
+553
+00:49:26,840 --> 00:49:30,480
+في ال design تبعنا ال structure فعلا فعلا عمل ال
+
+554
+00:49:30,480 --> 00:49:37,540
+U1 and ال U2 و تلاحظ ال I1 port من ال entity هذه
+
+555
+00:49:37,540 --> 00:49:41,780
+مش هيك و لا وصلها مع ال A ال A port في ال
+
+556
+00:49:41,780 --> 00:49:47,580
+inclusive architecture مش هيك و لا و ال I2 برضه
+
+557
+00:49:47,580 --> 00:49:52,380
+port في ال entity هذه وصلها مع ال B ال B signal و
+
+558
+00:49:52,380 --> 00:49:55,360
+بتحديد port في ال inclusive architecture مش هيك و
+
+559
+00:49:55,360 --> 00:50:01,110
+لاالـ artwork تباع ال entity هذه وصلها مع ال sum
+
+560
+00:50:01,110 --> 00:50:04,830
+ال sum برضه في ال architecture ال closing يعتبر
+
+561
+00:50:04,830 --> 00:50:08,670
+part مش حاجة تكون part في ال closing المهم يكون
+
+562
+00:50:08,670 --> 00:50:12,710
+signal تموّل يمكن يكون له signal و كده بالنسبالي
+
+563
+00:50:12,710 --> 00:50:20,470
+ال carry اتلاحظ هنا ماسبش ولا اي اش open ماسبش ولا
+
+564
+00:50:20,470 --> 00:50:25,850
+اي اش open unconnectedعلى اعتبار ال design زى ما
+
+565
+00:50:25,850 --> 00:50:29,370
+تشوفين لازم الكلام هاد مش هيك و الان انا لازمني ال
+
+566
+00:50:29,370 --> 00:50:34,350
+sum هدول لازميني اكيد عشان اعرف اجمع two inputs و
+
+567
+00:50:34,350 --> 00:50:38,990
+لازمني في ال output sum and air and carry لذلك ولا
+
+568
+00:50:38,990 --> 00:50:43,830
+واحدة من ال ports are air is open مش هيك و لا
+
+569
+00:50:53,460 --> 00:50:58,820
+بتلاحظ في ال port map ال association symbol اللي
+
+570
+00:50:58,820 --> 00:51:03,680
+هو العلمة هذه مش هيك كنت بقول اي واحد is
+
+571
+00:51:03,680 --> 00:51:07,200
+associated with ايه؟ مانو حكت بيه ناحي العلمة هذه؟
+
+572
+00:51:07,200 --> 00:51:12,840
+فهذا ال symbol تبع ال .. ال .. ال .. ال .. ال
+
+573
+00:51:12,840 --> 00:51:16,740
+signal تبع ال design entity port من كتاب ناحية
+
+574
+00:51:16,740 --> 00:51:19,400
+الشمال و تبع ال inclusive انا كتير شبه كتاب ناحية
+
+575
+00:51:19,400 --> 00:51:25,550
+ايهاش؟ ناحية اللي هو ال .. ال .. اليمينو الطريقة
+
+576
+00:51:25,550 --> 00:51:30,550
+هذه إذا كتبت الأسماء ال post ساعتها بنقول we are
+
+577
+00:51:30,550 --> 00:51:33,950
+using named abstraction يعني abstraction بالاسم
+
+578
+00:51:33,950 --> 00:51:37,350
+بشكل
+
+579
+00:51:37,350 --> 00:51:46,530
+صريح و في الحالة هذه الترتيب مش مشكلة أيه معناه
+
+580
+00:51:46,530 --> 00:51:48,870
+لما عملنا في الأول ال port map ال abstraction
+
+581
+00:51:48,870 --> 00:51:53,380
+عملنا في الأول أي واحد مع ال a و الأيتين مع مين؟مع
+
+582
+00:51:53,380 --> 00:51:58,240
+ال B لكن الأوعات ككلام و في الآخر عملنا ال sum مش
+
+583
+00:51:58,240 --> 00:52:06,760
+هيك لو عملناها كده ال I2 مع ال B و ال O1 مع ال sum
+
+584
+00:52:06,760 --> 00:52:11,200
+و ال I1 مع ال A ده same هتحقق نفس ال association
+
+585
+00:52:11,200 --> 00:52:15,520
+لأنه named لأنه حددت يعني هذا هيتوصل مع مين
+
+586
+00:52:15,520 --> 00:52:20,040
+بالتحديد و ال O1 مع مين بالتحديد و ال I1 مع مين
+
+587
+00:52:20,040 --> 00:52:25,040
+بالتحديدبالتالي ال situation هدا و اللي فات are
+
+588
+00:52:25,040 --> 00:52:31,340
+the same مختلفش لكن فيه برضه نوع تاني من ال
+
+589
+00:52:31,340 --> 00:52:35,280
+situation مش some position ال situation بيعتمد على
+
+590
+00:52:35,280 --> 00:52:44,960
+الموقع والتالي
+
+591
+00:52:44,960 --> 00:52:48,300
+ال signals are situated بناء على موقعهم في ال
+
+592
+00:52:48,300 --> 00:52:49,580
+declaration
+
+593
+00:52:53,090 --> 00:52:59,070
+طلع هنا مثلا اتلاحظ
+
+594
+00:52:59,070 --> 00:53:02,950
+هنا ما استخدمش اللي هو ال name ال association كتب
+
+595
+00:53:02,950 --> 00:53:07,950
+a و b و some كيف في الحالة دي بيعتمد على التوصيل
+
+596
+00:53:07,950 --> 00:53:12,390
+بيرجع لل port map تبع التمييه لل port ال post تبع
+
+597
+00:53:12,390 --> 00:53:18,590
+التمييه SO بيلاقي اول اشي معرف من ال I1 فبيفهم ان
+
+598
+00:53:18,590 --> 00:53:24,470
+ال A is connected to I1 التاني اشي معرف منمين مين
+
+599
+00:53:24,470 --> 00:53:29,230
+التاني هنا ال B فبيرفع ان ال B is connected مع مين
+
+600
+00:53:29,230 --> 00:53:36,770
+مع ال I2 و بعدين تالت ايش كانت بمين تالت ايش
+
+601
+00:53:36,770 --> 00:53:41,310
+بالنسبة لها دي مين ال O1 و تالت ايش هنا في ال list
+
+602
+00:53:41,310 --> 00:53:45,570
+هذه مين ال sum فيرفع ان التالت مع التالت الاول مع
+
+603
+00:53:45,570 --> 00:53:48,610
+الاول التاني مع التاني التالت معاش مع التالت
+
+604
+00:53:48,610 --> 00:53:53,860
+فبيسموه position associationلذلك لو كتبت تهالجات
+
+605
+00:53:53,860 --> 00:53:58,220
+بدل هذه كتب بي و اي و sum في الحالة هذه هيوصل بي
+
+606
+00:53:58,220 --> 00:54:05,120
+مع مين؟ مع الواحد و ال اي؟ و ال sum؟ مع ال او واحد
+
+607
+00:54:05,120 --> 00:54:08,640
+طبعا
+
+608
+00:54:08,640 --> 00:54:13,720
+ال position association واضح انه more concise يعني
+
+609
+00:54:13,720 --> 00:54:18,380
+مقتصر موجز اكتر لكن ممكن واحد يجي بالغلط مش شكوى
+
+610
+00:54:18,380 --> 00:54:22,450
+ده لذلك الأفضل تستخدمه دايما ياشالـ Named
+
+611
+00:54:22,450 --> 00:54:24,810
+Association عشان تكون متأكد انك تتواصل إيه ماعيش
+
+612
+00:54:24,810 --> 00:54:31,010
+تمام؟
+
+613
+00:54:31,010 --> 00:54:42,590
+وكان
+
+614
+00:54:42,590 --> 00:54:45,210
+في الـ Structure Design تبعنا كان في ال statement
+
+615
+00:54:45,210 --> 00:54:51,400
+ال .. ال component التاني هذه اللي بنعملهابرضه ال
+
+616
+00:54:51,400 --> 00:54:55,260
+components ال component in association برضه بنقول
+
+617
+00:54:55,260 --> 00:54:59,680
+عليهم concurrent statements concurrent خلّي بالك
+
+618
+00:54:59,680 --> 00:55:05,020
+أي شيء concurrent ماعدا ياش اللي جوه process أو
+
+619
+00:55:05,020 --> 00:55:07,600
+بعد كده لو ضال وقت اللي جوه ال sub program زي ال
+
+620
+00:55:07,600 --> 00:55:11,080
+functions و ال procedures otherwise كله ياش
+
+621
+00:55:11,080 --> 00:55:15,260
+concurrent حتى انك تعمل component انت زي ياش ال
+
+622
+00:55:15,260 --> 00:55:20,930
+concurrentو اتعرف لو حصل اي event ايه event يعني
+
+623
+00:55:20,930 --> 00:55:26,530
+اي change على اي signal تمام مصاحبة ل component
+
+624
+00:55:26,530 --> 00:55:32,710
+تبع component signal input ل design entity و ال
+
+625
+00:55:32,710 --> 00:55:38,630
+entity مستخدمة في component تمام
+
+626
+00:55:38,630 --> 00:55:45,310
+ساعتها ال component executes تشتغل تمام ال
+
+627
+00:55:45,310 --> 00:55:49,000
+component مقاومة فيها entityو ال input تقيلها
+
+628
+00:55:49,000 --> 00:55:52,640
+input و ال input تتغير يعني سار even ساعتها ال
+
+629
+00:55:52,640 --> 00:55:55,040
+output على ال input لازم يتغير مش هيك ولا و بالذلك
+
+630
+00:55:55,040 --> 00:55:58,080
+بنقول ان ال .. ال .. ال .. ال component هذه is ..
+
+631
+00:55:58,080 --> 00:56:00,840
+is .. is .. it executes ال instance هذه بتشتغل
+
+632
+00:56:00,840 --> 00:56:04,420
+تمام ولا فتطلق ال outputs تبعونها الجداد مش هيك
+
+633
+00:56:04,420 --> 00:56:08,900
+ولا لأنه يلها outputs و ال outputs يعني طبيعي انه
+
+634
+00:56:08,900 --> 00:56:11,240
+في .. في العادة they drive some other inputs مش
+
+635
+00:56:11,240 --> 00:56:15,820
+هيك ولا اي نعم هذا ايش ال .. ال .. بنقول
+
+636
+00:56:30,350 --> 00:56:34,990
+هذه شغلة بسيطة ولكن ال component insertion اللى
+
+637
+00:56:34,990 --> 00:56:39,350
+شوفناها ماكان جزء من ال phdl انه بيستخدم اسم ال
+
+638
+00:56:39,350 --> 00:56:42,090
+design بتاعة بشكل مباشر فنعمل insertion من ال
+
+639
+00:56:42,090 --> 00:56:48,230
+component لغاية فترة معينة بعد كده صار جزء من ال
+
+640
+00:56:48,230 --> 00:56:52,210
+phdl كان في الأول الطريقة الجديدة هي الطريقة
+
+641
+00:56:52,210 --> 00:56:55,390
+الجديدة more versatile أحسن اللى هتشوفها الجهة
+
+642
+00:57:16,590 --> 00:57:19,850
+طبعا يعني انت في الآخر لازم اي component تتعرفها
+
+643
+00:57:19,850 --> 00:57:23,890
+تعملها تكون يعني فيه design تدخله فيه تركيبها مش
+
+644
+00:57:23,890 --> 00:57:27,530
+هيك و لا بينعمل لازم تعمل binding لل component مع
+
+645
+00:57:27,530 --> 00:57:30,710
+ال entity هذي تربطهم مع بعض تعملهم ماشي و تقول انا
+
+646
+00:57:30,710 --> 00:57:33,130
+فيه ان ال component ماشي لكن في الآخر بدك تعرف ال
+
+647
+00:57:33,130 --> 00:57:35,350
+functionality بتاعتها بعدين بدك design أيش entity
+
+648
+00:57:35,350 --> 00:57:38,570
+فبنقول we are binding ال component هذه مع مين مع
+
+649
+00:57:38,570 --> 00:57:41,690
+design entity الفلانية okay
+
+650
+00:57:47,610 --> 00:57:53,150
+إذا استخدمت ال components في ال architecture بدك
+
+651
+00:57:53,150 --> 00:57:57,930
+تعمل declaration لكل component هتستخدمها تعمله بال
+
+652
+00:57:57,930 --> 00:58:01,750
+decorative part تبع ال architecture قالت احنا
+
+653
+00:58:01,750 --> 00:58:04,690
+شايفين بالطريقة التانية ال indirect مولا إذا
+
+654
+00:58:04,690 --> 00:58:07,910
+استخدمت components في ال design و تاني شايفين ال
+
+655
+00:58:07,910 --> 00:58:12,150
+structure بدك كل component هتستخدمها تعملها ايش ال
+
+656
+00:58:12,150 --> 00:58:15,590
+declaration في ال decorative part تبع ال
+
+657
+00:58:15,590 --> 00:58:21,930
+architectureو بعد ان تبدأ في الـ statement part
+
+658
+00:58:21,930 --> 00:58:26,090
+تبدأ تعمل instances من ال components و تعمل بينهم
+
+659
+00:58:26,090 --> 00:58:33,010
+اللي هو interconnections زي ما هنشوف و بعدين تعمل
+
+660
+00:58:33,010 --> 00:58:37,610
+binding between كل component حتوصلها مع اي design
+
+661
+00:58:37,610 --> 00:58:39,610
+entity و بتنعمل
+
+662
+00:58:46,740 --> 00:58:49,420
+بالطريقة هذه بيسمي اندعى designing the
+
+663
+00:58:49,420 --> 00:58:52,600
+instantiation زي ما هنشوف خليني نشوف ال listing
+
+664
+00:58:52,600 --> 00:58:58,940
+نرجع الفيجور اللي فات اللي هي ال statement التانية
+
+665
+00:58:58,940 --> 00:59:04,560
+ايوة
+
+666
+00:59:04,560 --> 00:59:11,120
+هنا شوف هاي ال component ايش ممكن تكون
+
+667
+00:59:11,120 --> 00:59:14,320
+instantiation
+
+668
+00:59:14,320 --> 00:59:20,810
+label تديها labelبعدين تكتب كلمة component ال
+
+669
+00:59:20,810 --> 00:59:25,870
+keyword هذه optional و بعدين اسم ال component و
+
+670
+00:59:25,870 --> 00:59:28,770
+بعدين port map عادي زي اللي فوق بس أنا component
+
+671
+00:59:28,770 --> 00:59:34,210
+هيش نام مش entity هيش نام و ال component هيكون is
+
+672
+00:59:34,210 --> 00:59:41,150
+bound مربوطة بيهش ب entity مربوطة
+
+673
+00:59:41,150 --> 00:59:44,550
+ب design entity تمام okay
+
+674
+00:59:46,750 --> 00:59:56,030
+بنشوف المثال بيوضح أكتر طلع
+
+675
+00:59:56,030 --> 01:00:10,690
+على ال listing التالي اي
+
+676
+01:00:10,690 --> 01:00:18,980
+نعم شوف entity have other isهي ال ports a and b in
+
+677
+01:00:18,980 --> 01:00:21,980
+standard logic و ال sum will carry out of standard
+
+678
+01:00:21,980 --> 01:00:24,800
+logic and have other ماتغيرش هذه entity
+
+679
+01:00:24,800 --> 01:00:28,620
+declaration عادي ماروش دعوة بالموضوع اصلا الشغل
+
+680
+01:00:28,620 --> 01:00:33,460
+الجديد وين هال gate؟ في ال architecture يقول ان هو
+
+681
+01:00:33,460 --> 01:00:38,140
+يستخدم components الطريقة ال indirect لذلك every
+
+682
+01:00:38,140 --> 01:00:41,900
+component will be used must be declared بال
+
+683
+01:00:41,900 --> 01:00:44,720
+declarative part تبقى مين؟الـ architecture اللي
+
+684
+01:00:44,720 --> 01:00:49,220
+between ال is and ال is and ال bigger فعلاً هاتوب
+
+685
+01:00:49,220 --> 01:00:55,720
+يقول ان في عندي component اسمه xr2 وهي ال parts
+
+686
+01:00:55,720 --> 01:01:01,700
+سبعنا اطلع هاتوب هنا بكتب جواها ال parts عند هو
+
+687
+01:01:01,700 --> 01:01:04,820
+بكون already عامل xr2 كdesign entity عاملها entity
+
+688
+01:01:04,820 --> 01:01:08,880
+decoration و architecture وعملها parts ومستخدم نفس
+
+689
+01:01:08,880 --> 01:01:13,840
+اسم ال parts اللي هناطبعا فانت كأنك هنا بال port
+
+690
+01:01:13,840 --> 01:01:17,120
+statement هنا بتاعة ال component you are copying
+
+691
+01:01:17,120 --> 01:01:20,680
+ال port statement من ال declaration تبع ال end
+
+692
+01:01:20,680 --> 01:01:25,480
+اللي هتتوصل معاه طبعا فهي بيقول port أي واحد و
+
+693
+01:01:25,480 --> 01:01:28,120
+ايتين standard logic و input و لو واحد out
+
+694
+01:01:28,120 --> 01:01:31,460
+standard logic end component هذا بيسمي component
+
+695
+01:01:31,460 --> 01:01:34,400
+declaration طبعا ده ال component ده
+
+696
+01:01:42,110 --> 01:01:48,030
+نفس الأسماء .. نفس الأسماء .. نفس الأسماء ال ports
+
+697
+01:01:48,030 --> 01:01:53,270
+يعني نفس الأسماء عملنا
+
+698
+01:01:53,270 --> 01:01:59,630
+component بتاعنا declaration إلها نسميها and اتنين
+
+699
+01:01:59,630 --> 01:02:04,590
+وهي ال ports تبعونها يبقى عملنا ال port
+
+700
+01:02:04,590 --> 01:02:09,400
+declarationاللي اتقالتها ليش؟ قدوا يعملوا
+
+701
+01:02:09,400 --> 01:02:12,840
+instances مش هيك ولا؟ خلي بالك هذا الموضوع مش جارة
+
+702
+01:02:12,840 --> 01:02:20,380
+declaration لسه ماعملش instances مش هيك؟ تمام قالت
+
+703
+01:02:20,380 --> 01:02:24,080
+لك يواحد .. اللي ليه اقول تبعها مش هيك ولا؟ الاسم
+
+704
+01:02:24,080 --> 01:02:30,560
+يقول ان انا unique نعم و بعدين XO اتنين من هذه
+
+705
+01:02:30,560 --> 01:02:33,900
+يقول ان انا بدأ اعمل instance من هذه تمام؟ وهي ال
+
+706
+01:02:33,900 --> 01:02:38,330
+port mapهي ال port map و خلّي بالك اللي هي ال I1
+
+707
+01:02:38,330 --> 01:02:41,270
+of this component تواصل مع مين؟ مع ال A و ال A
+
+708
+01:02:41,270 --> 01:02:45,770
+وين؟ ال A of ال top level اللي هي هذه مش هيك و لا
+
+709
+01:02:45,770 --> 01:02:50,770
+ده نفس طريقة ال map بتقدر تعمل named و بتقدر تعمل
+
+710
+01:02:50,770 --> 01:02:54,530
+positional بنعمل طريقتها بنعمل named and ايش و
+
+711
+01:02:54,530 --> 01:03:03,690
+بنعمل اللي هي positional تمام؟ اوكي ماشي و هنا عمل
+
+712
+01:03:03,690 --> 01:03:07,060
+innocence تانية من مين؟من الاند اتنين اللي هي
+
+713
+01:03:07,060 --> 01:03:12,760
+declared here check اوكي ماشي هذا indirect
+
+714
+01:03:12,760 --> 01:03:18,760
+component use استخدامه بشكل ايش غير مباشر لو ليش
+
+715
+01:03:18,760 --> 01:03:21,940
+indirect لو اتلاحظ لحد الان ماحددناش طب ال
+
+716
+01:03:21,940 --> 01:03:24,660
+component هذي مكونة من which entity مش ذا entity
+
+717
+01:03:24,660 --> 01:03:28,860
+مش محددة مش هيكوية لها لحد الان مش مربوطة اتلاحظ
+
+718
+01:03:28,860 --> 01:03:34,980
+هنا بقول component طب ال component هذي ايش اند
+
+719
+01:03:34,980 --> 01:03:38,690
+اتنينالايحاد ال functionality تبعتها ال design
+
+720
+01:03:38,690 --> 01:03:43,850
+تتربط معاها زي ما هتشوفها ال gate ال gate مجرد
+
+721
+01:03:43,850 --> 01:03:47,190
+تقولها هتستخدم coupon الاسم I and II طب ماشي ال
+
+722
+01:03:47,190 --> 01:03:50,470
+coupon هتهدي ايش ال functionality ايش ال design
+
+723
+01:03:50,470 --> 01:03:55,190
+تبعتها نعملها later نعملها ال gate هنعملها ان شاء
+
+724
+01:03:55,190 --> 01:03:55,250
+الله
+
+725
+01:04:22,040 --> 01:04:25,840
+طلع على الفيجر التالي فانشوف ال formal syntax تبع
+
+726
+01:04:25,840 --> 01:04:32,360
+ال component declaration فيجر 6.4 هذا
+
+727
+01:04:32,360 --> 01:04:36,800
+component
+
+728
+01:04:36,800 --> 01:04:39,860
+declaration بتكتب component و بتدخل fire و ال is
+
+729
+01:04:39,860 --> 01:04:43,800
+optional هنا و بعدين port و بعدين اللي هو local
+
+730
+01:04:43,800 --> 01:04:48,540
+port ال interface list و بعدين end و component و
+
+731
+01:04:48,540 --> 01:04:53,290
+بعدين ممكن تنهي بنفس ال component اللي هو nameالـ
+
+732
+01:04:53,290 --> 01:04:58,290
+Local Point On First List ممكن تكتب Signal ممكن
+
+733
+01:04:58,290 --> 01:05:05,550
+تكتب
+
+734
+01:05:05,550 --> 01:05:09,350
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+735
+01:05:09,350 --> 01:05:10,170
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+736
+01:05:10,170 --> 01:05:11,830
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+737
+01:05:11,830 --> 01:05:16,890
+Signal ممكن تكتب
+
+738
+01:05:16,890 --> 01:05:22,230
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+739
+01:05:22,230 --> 01:05:24,500
+Signal ممكن تكتب Signalهذه اللي هو ال component
+
+740
+01:05:24,500 --> 01:05:28,600
+declaration
+
+741
+01:05:28,600 --> 01:05:45,980
+هنتقل
+
+742
+01:05:45,980 --> 01:05:52,170
+إلى ال bitingلما عملنا في ال design تبعنا ال
+
+743
+01:05:52,170 --> 01:05:57,530
+innocence هذه من ال component هذه ال innocence
+
+744
+01:05:57,530 --> 01:06:01,550
+must be bound to some design entity مش محدد لحتى
+
+745
+01:06:01,550 --> 01:06:08,510
+الآن ال design أيش اللي هو entity ممكن
+
+746
+01:06:08,510 --> 01:06:10,970
+تعمل كلام هذا باستخدام configuration declaration
+
+747
+01:06:18,200 --> 01:06:23,440
+لكن خلّي الموضوع تاني بتكتب file مختلف بيسموه
+
+748
+01:06:23,440 --> 01:06:26,940
+configuration file بتحدد كل component هتتوصل مع
+
+749
+01:06:26,940 --> 01:06:32,620
+which entity تمام ولا لها طريقة لكن حاجتي هنستخدم
+
+750
+01:06:32,620 --> 01:06:37,960
+اش default configuration شوف كيف يعمل binding يعني
+
+751
+01:06:37,960 --> 01:06:42,120
+يربط component بزا انتتي باستخدام ال default
+
+752
+01:06:42,120 --> 01:06:46,260
+configurationحرش العالمين بيداكش ال default إلا
+
+753
+01:06:46,260 --> 01:06:49,060
+طريقة إذا أنت مستعد تتطلع تتطلع تتطلع تتطلع تتطلع
+
+754
+01:06:49,060 --> 01:06:49,220
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+755
+01:06:49,220 --> 01:06:51,060
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+756
+01:06:51,060 --> 01:06:53,700
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+757
+01:06:53,700 --> 01:06:59,780
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+758
+01:06:59,780 --> 01:07:09,300
+تتطلع تتطلع تتطل
+
+759
+01:07:10,860 --> 01:07:14,840
+و ال port interface بنعتبرهم اه بس بنفس الاشي اذا
+
+760
+01:07:14,840 --> 01:07:21,360
+نفس ال identical names and types ال
+
+761
+01:07:21,360 --> 01:07:25,640
+default configuration rules ان ال component
+
+762
+01:07:25,640 --> 01:07:28,620
+بيعملها binding مع مين بيدور هل في اللعبة فيه
+
+763
+01:07:28,620 --> 01:07:34,840
+design a تقيلها نفس الاسم زي ال component و تحتفظ
+
+764
+01:07:34,840 --> 01:07:38,210
+على انه مش شرط يكون نفس الاسمبس اذا مش نفس الاسم
+
+765
+01:07:38,210 --> 01:07:41,090
+مانفعش اعتمد على default ايه اش لازم اوه لامن ل ال
+
+766
+01:07:41,090 --> 01:07:45,550
+explicit file و تحدد تكتب فيه اللي بدكيه يعني ال
+
+767
+01:07:45,550 --> 01:07:48,230
+default بيدور بيشوف هل في في ال library في
+
+768
+01:07:48,230 --> 01:07:53,530
+component compiled لها نفس الاسم و نفس ال port
+
+769
+01:07:53,530 --> 01:07:57,590
+interface يعني ايش نفس ال port interface ال ports
+
+770
+01:07:57,590 --> 01:08:03,090
+لهم نفس ال اسماء ال ports و نفس ال data types تمام
+
+771
+01:08:04,980 --> 01:08:08,280
+نفس الـ data types واضح ان الـ direct insertion
+
+772
+01:08:08,280 --> 01:08:13,560
+اللي شوفناه قبل كده انه أثر بكتير مشاكل ولاك لكن
+
+773
+01:08:13,560 --> 01:08:19,960
+التاني هذا is more flexible
+
+774
+01:08:19,960 --> 01:08:23,180
+التاني
+
+775
+01:08:23,180 --> 01:08:26,580
+انه انت بتقدر تتحكم يعني بتكتب اسم ال component و
+
+776
+01:08:26,580 --> 01:08:29,960
+later on بتشوف هتوصل ال component مع مين بس بتجه
+
+777
+01:08:29,960 --> 01:08:35,350
+تعمل configuration ايهاش configuration fileOkay؟
+
+778
+01:08:35,350 --> 01:08:37,810
+إذلك احنا لغاية ما يوصل ��ل chapter هذا .. مش حاجة
+
+779
+01:08:37,810 --> 01:08:40,810
+لكي يوصل على فكرة في ال .. في ال semester هذا ..
+
+780
+01:08:40,810 --> 01:08:45,650
+كنت انا بشرحهم مرات في ال .. هذا حسب ترتيب الشباتر
+
+781
+01:08:45,650 --> 01:08:49,370
+في الكتب، يختلف من كتاب لكتاب، لكن ايه في وقت
+
+782
+01:08:49,370 --> 01:08:52,710
+الرشد تطلع انت على chapter اللي هو خمستاشر، سهل،
+
+783
+01:08:52,710 --> 01:08:57,340
+انا مش .. مش .. مش الجاضي، okay؟الذلك يعني هنستخدم
+
+784
+01:08:57,340 --> 01:09:02,760
+ال .. ال .. ال .. ال direct تمام؟ ان اسم ال design
+
+785
+01:09:02,760 --> 01:09:07,040
+entity بشكل مباشر هحطوه ايش؟ اللي هي بال .. بال
+
+786
+01:09:07,040 --> 01:09:11,140
+top level اللي هو design entity من غير ما استخدم
+
+787
+01:09:11,140 --> 01:09:13,500
+ال component .. اسم ال .. ال key و ال component
+
+788
+01:09:13,500 --> 01:09:16,060
+يعني من غير ما استخدم ال direct مثلا هستخدم ال
+
+789
+01:09:16,060 --> 01:09:20,200
+direct ال direct اللي هو method
+
+790
+01:09:25,540 --> 01:09:27,880
+حتى هنا انا مبين لي كمان السؤال اللي انت سألته و
+
+791
+01:09:27,880 --> 01:09:31,340
+اعقبلك عليه اذا استخدم ال support set مش شرط يكون
+
+792
+01:09:31,340 --> 01:09:36,180
+نفس ال port names مش نفس ال ايش ال port names عشان
+
+793
+01:09:36,180 --> 01:09:41,780
+تطلع التفاصيل على chapter اللي هو خمستاش هد ايش
+
+794
+01:09:41,780 --> 01:09:43,380
+هد؟ هد شوفناها هدي؟
+
+795
+01:10:00,710 --> 01:10:03,630
+صيرنا عارفين التلاتة styles اللي هو ال data flow و
+
+796
+01:10:03,630 --> 01:10:08,590
+ال structure و ال behavior كل نظرية بتقدر تعمل أي
+
+797
+01:10:08,590 --> 01:10:10,850
+design حابداني اللي هي تلهاف قدر مش مستحيل عملنا
+
+798
+01:10:10,850 --> 01:10:17,050
+بتلاتة methods بنعمل لكن انت بتستخدم السهل استخدمه
+
+799
+01:10:17,050 --> 01:10:21,230
+السهل مش هيك هو ال data flow طبعا لكن اللي بيصير
+
+800
+01:10:21,230 --> 01:10:23,930
+عمليا ممكن نخلط في نفس ال design يكون من هذا على
+
+801
+01:10:23,930 --> 01:10:28,570
+هذا مش شرط يكون في نفسي يكون pure data flow او
+
+802
+01:10:28,570 --> 01:10:29,470
+pure كذا
+
+803
+01:10:33,920 --> 01:10:38,760
+تطلع على ال listing التالي بديلك mix ال style half
+
+804
+01:10:38,760 --> 01:10:45,800
+other مستخدم data flow على behavioral تطلع على ال
+
+805
+01:10:45,800 --> 01:10:53,600
+listing ال
+
+806
+01:10:53,600 --> 01:10:59,260
+entity ما تغيرتش ال architecture فعلا هي sum بيشوف
+
+807
+01:10:59,260 --> 01:11:06,910
+ax or b على data flowصح؟ و بينما الباقي ال .. ال
+
+808
+01:11:06,910 --> 01:11:10,710
+carry عملوا عن طريق إيش؟ possessed بقت
+
+809
+01:11:10,710 --> 01:11:13,290
+behaviorally بقت هو هو هو هو هو هو هو هو هو هو هو
+
+810
+01:11:13,290 --> 01:11:14,190
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+811
+01:11:14,190 --> 01:11:15,010
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+812
+01:11:15,010 --> 01:11:15,790
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+813
+01:11:15,790 --> 01:11:16,270
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+814
+01:11:16,270 --> 01:11:17,070
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+815
+01:11:17,070 --> 01:11:20,130
+هو هو هو هو
+
+816
+01:11:20,130 --> 01:11:28,150
+هو هو هو هو هو هو هو هووهذه على بعضها إيه إيه إيه
+
+817
+01:11:28,150 --> 01:11:34,350
+إيه مش ممكن تقارن، فبنفع الترتيب مالوش اعتبار،
+
+818
+01:11:34,350 --> 01:11:36,450
+مالوش اعتبار
+
+819
+01:12:05,060 --> 01:12:10,660
+تلاحظ حتى ال data flow بيوصف لك ال behavior لأنه
+
+820
+01:12:10,660 --> 01:12:13,840
+simple statements واحدة ورا التانية مظبوط ولا ؟
+
+821
+01:12:13,840 --> 01:12:19,000
+تقول a بيساوي a plus b و c بيساوي كده .. بالك ..
+
+822
+01:12:19,000 --> 01:12:21,260
+لكن ال behavior العادي اللي بيستخدم ال process
+
+823
+01:12:21,260 --> 01:12:25,920
+بيوصف الاشي بشكل algorithmic يعني مثلا تقول ب
+
+824
+01:12:25,920 --> 01:12:32,600
+layer شغال أعلى .. بالك ولا؟ بالذات في حاجات بتكون
+
+825
+01:12:32,600 --> 01:12:38,180
+complex ��رات ال algorithmsممكن حسب ال .. ال .. ال
+
+826
+01:12:38,180 --> 01:12:41,740
+completion بتاعة ال algorithm مبكونش مجرد أكامن
+
+827
+01:12:41,740 --> 01:12:47,060
+استفادة اللي هم ورا بعض مش هيك و لا okay لكن بنقول
+
+828
+01:12:47,060 --> 01:12:50,820
+انه ال .. ال .. ال .. يعني .. يعني انت بتقدر تعرف
+
+829
+01:12:50,820 --> 01:12:52,840
+ال behavior بتاع ال system حتى لو كان data flow مش
+
+830
+01:12:52,840 --> 01:12:57,260
+هيك و لا لكن هذا يستخدم ال data flow لل system زي
+
+831
+01:12:57,260 --> 01:13:00,980
+ايش اللي هي ال .. البسيط اللي simple okay okay
+
+832
+01:13:07,670 --> 01:13:13,990
+و ميزتي ال dataflow انه بسهولة تعرف ال hardware
+
+833
+01:13:13,990 --> 01:13:21,250
+اللى ممكن يطلع و
+
+834
+01:13:21,250 --> 01:13:24,450
+ممكن تحويلها كمان ل process هنشوفه بعد كده ان شاء
+
+835
+01:13:24,450 --> 01:13:30,810
+الله ال concurrent signal assignment statement
+
+836
+01:13:30,810 --> 01:13:34,610
+ممكن تتحول ل process لو بدك
+
+837
+01:13:49,570 --> 01:13:52,710
+بينما تلاحظ بال structure هل انت بال structure
+
+838
+01:13:52,710 --> 01:14:00,650
+بتقدر تعرف ال behavior؟ as long as you don't enter
+
+839
+01:14:00,650 --> 01:14:04,490
+اللي هو ال entities اللي تحت خالص مابتعرفش انت بس
+
+840
+01:14:04,490 --> 01:14:12,250
+انت كله components موصلة مع بعض صح؟ ال behavior
+
+841
+01:14:12,250 --> 01:14:17,040
+مابتعرفوشيعني كنت عارف ال behavioral بشكل زي ما
+
+842
+01:14:17,040 --> 01:14:20,140
+بتقول يعني ال top خالص يعني بتعرف حد يبتجمع و حد
+
+843
+01:14:20,140 --> 01:14:22,660
+بتضحك و كده لكن مش عارف كل واحدة كيف شغال ال
+
+844
+01:14:22,660 --> 01:14:26,680
+behavior مش عارف هو اين اه الا اذا انزلت ل .. ل
+
+845
+01:14:26,680 --> 01:14:30,100
+layer تحتاني خالص و عرفت ال entities من جوا كيف
+
+846
+01:14:30,100 --> 01:14:33,840
+بتشتغل بتقدر .. يعني otherwise من ال top تطلع على
+
+847
+01:14:33,840 --> 01:14:35,840
+ال .. ال structure اللي بيشتغل على ال components
+
+848
+01:14:35,840 --> 01:14:38,740
+you cannot know ال behavior تبعي اللي هو ال system
+
+849
+01:14:39,910 --> 01:14:41,850
+لكن من ال behavior على ما هو behavioral processes
+
+850
+01:14:41,850 --> 01:14:45,310
+مبينة algorithm بتعرف كيف شغال ايش .. كيف بيشكل و
+
+851
+01:14:45,310 --> 01:14:47,950
+كيف ال algorithm تبعه من data flow which is very
+
+852
+01:14:47,950 --> 01:14:50,630
+simple مبينة يعني استخدمت ورا تاني ماشي ورا بعض
+
+853
+01:14:50,630 --> 01:14:54,370
+you know على طول كيف ال .. اللي هو ال .. ال
+
+854
+01:14:54,370 --> 01:15:02,060
+behavior مش شاكه ولا ..و خلّي بالك بال structure
+
+855
+01:15:02,060 --> 01:15:06,420
+اللي هو design لازم في الآخر خالص اللي هو انك توصل
+
+856
+01:15:06,420 --> 01:15:09,040
+لل components اللي في ال .. اللي في ال .. اللي في
+
+857
+01:15:09,040 --> 01:15:12,620
+ال bottom level انها تنعمل يا ب data flow يا إيش
+
+858
+01:15:12,620 --> 01:15:16,920
+عشان يقدر يعمل consensus و يعمل compilation مظبوط
+
+859
+01:15:16,920 --> 01:15:20,920
+ولا .. اي نعم لازم توصل لمرحلة انه عشان يعمل
+
+860
+01:15:20,920 --> 01:15:24,530
+consensus عشان يطلع hardwareاللي يبقى لازم في
+
+861
+01:15:24,530 --> 01:15:28,170
+المرحلة الأخيرة خلاص ال bottom مابنفعش تنعمل بال
+
+862
+01:15:28,170 --> 01:15:32,890
+structure بتنعمل data flow أو behavioral أو اتنين
+

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/4B6i9SfenxU_raw.srt

@@ -0,0 +1,3492 @@
+1
+00:00:23,440 --> 00:00:28,360
+الـ Architecture body بيعرف
+
+2
+00:00:28,360 --> 00:00:33,180
+ال behavior أو ال structure تبع ال design entity
+
+3
+00:00:33,180 --> 00:00:38,640
+هم ال structure أو ال function يعني how it is
+
+4
+00:00:38,640 --> 00:00:42,700
+constructed و التالي هو بيعمللي ال internal view
+
+5
+00:00:42,700 --> 00:00:46,850
+تبع ال design entityبينما يقولنا ال entity
+
+6
+00:00:46,850 --> 00:00:50,410
+declaration هو عبارة عن ال view مع ال external
+
+7
+00:00:50,410 --> 00:00:56,510
+environment أو عبارة عن ال interface اي
+
+8
+00:00:56,510 --> 00:01:00,330
+architecture body لازم تعمله association مع
+
+9
+00:01:00,330 --> 00:01:05,450
+specific entity declaration يعني لازم يكون مصاحب ل
+
+10
+00:01:05,450 --> 00:01:08,970
+some entity declaration عشان يعملك entity
+
+11
+00:01:08,970 --> 00:01:14,920
+architecture pair او سميناها design entityوالتالي
+
+12
+00:01:14,920 --> 00:01:19,020
+مش ممكن تلاقي architecture body معمول لحاله من غير
+
+13
+00:01:19,020 --> 00:01:30,320
+ما تمالي association مع entity declaration ممكن
+
+14
+00:01:30,320 --> 00:01:35,480
+يكون عندك اكتر من architecture body associated مع
+
+15
+00:01:35,480 --> 00:01:40,500
+نفس ال entity declaration بيصير والتالي بيعملك
+
+16
+00:01:40,500 --> 00:01:46,460
+different design entitiesو هذا بيصير لما انت تعمل
+
+17
+00:01:46,460 --> 00:01:51,180
+اكتر من alternative اكتر من بديل ل architecture
+
+18
+00:01:51,180 --> 00:01:56,850
+تبع ال entity decoration ال entity نفسهالأن ممكن
+
+19
+00:01:56,850 --> 00:02:02,170
+the same functionality can be designed أكتر من
+
+20
+00:02:02,170 --> 00:02:06,050
+طريقة زي ما قلتلكوا ال other مثلا بنعمل parallel
+
+21
+00:02:06,050 --> 00:02:10,710
+other عادي باستخدام full others بنعمل look ahead
+
+22
+00:02:10,710 --> 00:02:16,850
+other binational بنعمل serial other في طرق مختلفة
+
+23
+00:02:16,850 --> 00:02:20,130
+فهذه different architectures لنفس ال functionality
+
+24
+00:02:20,130 --> 00:02:27,350
+بالنسبة للمثال اللي كنا درسناه تبع ال half otherال
+
+25
+00:02:27,350 --> 00:02:33,210
+body تبعت architecture تبعته كانت بشكل تاني تلاحظ
+
+26
+00:02:33,210 --> 00:02:39,630
+بدأت بال keyword architecture و بعدين white space
+
+27
+00:02:39,630 --> 00:02:45,170
+و بعدين data flow هذا اسم ال architecture و بعدين
+
+28
+00:02:45,170 --> 00:02:50,570
+space و بعدين ال keyword off و بعدين space و بعدين
+
+29
+00:02:50,570 --> 00:02:54,170
+اسم ال entity declaration المصاحب بال architecture
+
+30
+00:02:54,170 --> 00:02:57,970
+هذهمعناته this architecture اللي سمينها تتفلو من
+
+31
+00:02:57,970 --> 00:03:02,570
+عندنا is associated with this entity declaration
+
+32
+00:03:02,570 --> 00:03:16,650
+وقتالي
+
+33
+00:03:16,650 --> 00:03:20,610
+المفروض انت بتكون already عامل entity declaration
+
+34
+00:03:20,610 --> 00:03:24,840
+بالاسم هذا مش هيك ولا ايهماينفعش يتغير اسم و you
+
+35
+00:03:24,840 --> 00:03:28,360
+have to use the same name نفس ال spelling exactly
+
+36
+00:03:28,360 --> 00:03:33,200
+بعديها
+
+37
+00:03:33,200 --> 00:03:37,420
+بتكتب كلمة begin و لو انه بين ال begin و بين ال is
+
+38
+00:03:37,420 --> 00:03:43,620
+ممكن حط something هيتكلم عليه برضه تلاحظ هنا بعد
+
+39
+00:03:43,620 --> 00:03:47,260
+ال begin كتبتوا concant assignment signal
+
+40
+00:03:47,260 --> 00:03:51,940
+assignment statements الأولانية بتحسبلك ال sum
+
+41
+00:03:52,550 --> 00:03:59,650
+وبتاع بتحسب ايه اللي هو ال carry out في ظاهر في ال
+
+42
+00:03:59,650 --> 00:04:03,630
+two statements ال logical operators زي ال not زي
+
+43
+00:04:03,630 --> 00:04:11,130
+ال and هدول بنقول عليهم logical operators هدول
+
+44
+00:04:11,130 --> 00:04:15,290
+operators وفي غيرهم كمان كتير are predefined بال
+
+45
+00:04:15,290 --> 00:04:20,450
+phdl فقط لل data types اللي هم bit and boolean
+
+46
+00:04:22,740 --> 00:04:26,740
+بينما احنا في ال inci declaration تبع ال design
+
+47
+00:04:26,740 --> 00:04:32,320
+التي هذه كلنا عرفناهم ال a و ال b و ال carry out و
+
+48
+00:04:32,320 --> 00:04:36,340
+ال sum standard logic و هدول ماهماش pre defined
+
+49
+00:04:36,340 --> 00:04:42,400
+بال VHDL بينما في ال package هذه اللي هي جزء من ال
+
+50
+00:04:42,400 --> 00:04:46,440
+IEEE library عالمين extension ان ال operators هدول
+
+51
+00:04:46,440 --> 00:04:50,830
+بحيث ممكن يشتغلوا على standard H logicمشان هيك كنا
+
+52
+00:04:50,830 --> 00:04:53,850
+اضافنا ال two clauses ال context clauses اللي هي
+
+53
+00:04:53,850 --> 00:05:00,710
+واحدة للربي و واحدة لمين لل use واحدة لل use بديلك
+
+54
+00:05:00,710 --> 00:05:06,450
+بال figure التالي simplified formal syntax
+
+55
+00:05:06,450 --> 00:05:15,870
+definition ل architecture body طلع ال figure ال
+
+56
+00:05:15,870 --> 00:05:19,850
+architecture body is equivalent toأو can be
+
+57
+00:05:19,850 --> 00:05:23,530
+replaced by زي ما تشايف تكتب كلمة architecture
+
+58
+00:05:23,530 --> 00:05:30,570
+بعدين آية fire فده اسم ال architecture من عندك you
+
+59
+00:05:30,570 --> 00:05:35,490
+follow the same conventions الخاصة بالآيات ال fire
+
+60
+00:05:35,490 --> 00:05:41,530
+اللي ذكرناها في محاضرة سابقة بعدين بتحط white
+
+61
+00:05:41,530 --> 00:05:47,430
+space بعدين ال keyword of white space و ال entity
+
+62
+00:05:47,430 --> 00:05:52,950
+nameاللي هي اسم ال declaration انت كنت عملته هيكون
+
+63
+00:05:52,950 --> 00:05:58,850
+مصاحب لل architecture اللي هي هذه و بعدها is هذه
+
+64
+00:05:58,850 --> 00:06:04,130
+ال keyword اتلاحظ بين ال is و بين ال begin في
+
+65
+00:06:04,130 --> 00:06:09,750
+something حاطينه between two braces معناته ال part
+
+66
+00:06:09,750 --> 00:06:14,330
+هذا is ايه is optional مش شرط تعمل declarations في
+
+67
+00:06:14,330 --> 00:06:17,230
+المكان اذا احتجت بتعمل
+
+68
+00:06:20,510 --> 00:06:25,170
+وممكن يتكرر ال block هذا zero or more times مش هيك
+
+69
+00:06:25,170 --> 00:06:28,990
+ولا او اي اش between two bases ممكن تكرره zero or
+
+70
+00:06:28,990 --> 00:06:36,310
+more times وبعدين بدينا بال statement part نكتب
+
+71
+00:06:36,310 --> 00:06:40,890
+كلمة begin وبتكتب مجموعة concurrent statements
+
+72
+00:06:40,890 --> 00:06:46,630
+تمام؟ اي عدد من ال concurrent statements وبعدين
+
+73
+00:06:46,630 --> 00:06:50,780
+endوالتالي خلص ال architecture تبعي ال
+
+74
+00:06:50,780 --> 00:06:54,620
+architecture body حبيت تكتب كلمة architecture ال
+
+75
+00:06:54,620 --> 00:06:59,180
+key word بنفع تلاحظ اختياري يعني يا تكتب أو ما
+
+76
+00:06:59,180 --> 00:07:02,300
+تكتبها وممكن كمان تكتب اسم ال architecture اللي
+
+77
+00:07:02,300 --> 00:07:05,980
+انت عايش اللي انت حاطيته هنا امام؟ لو بدك برضه هذا
+
+78
+00:07:05,980 --> 00:07:11,600
+optional بس في الآخر تنهي عايش ب semi column
+
+79
+00:07:18,600 --> 00:07:21,880
+بالنسبة لـ Decorative part اللي بتقول ال is will
+
+80
+00:07:21,880 --> 00:07:26,620
+begin بتحط فيه بتعمل decorations ل signals ل
+
+81
+00:07:26,620 --> 00:07:30,300
+constants ل some objects زي ما هنشوف لما ندخل في
+
+82
+00:07:30,300 --> 00:07:32,560
+المادة أكتر ان شاء الله
+
+83
+00:07:48,520 --> 00:07:51,920
+بين ال begin و بين ال end وبين ال end بتحط
+
+84
+00:07:51,920 --> 00:07:55,700
+concurrent statements ال concurrent statements
+
+85
+00:07:55,700 --> 00:08:00,940
+اللي هتتواجهك اما هتكون concurrent signal or
+
+86
+00:08:00,940 --> 00:08:04,740
+sample statement عادية او process statement كنا
+
+87
+00:08:04,740 --> 00:08:08,000
+قولنا ال process علي بعضها تعتبر كلها concurrent
+
+88
+00:08:08,000 --> 00:08:13,220
+او component instantiation statement يعني تعمل
+
+89
+00:08:13,220 --> 00:08:16,760
+instant من component زي ما هنشوف
+
+90
+00:08:20,460 --> 00:08:23,760
+كننا قولنا بالنسبة لـ Concrete Statements ال order
+
+91
+00:08:23,760 --> 00:08:28,040
+اللي بتظهر فيه is irrelevant يعني مش مهم مش هيكوى
+
+92
+00:08:28,040 --> 00:08:33,220
+لان يعني لو ال design كان مكوّن من عشر Concrete
+
+93
+00:08:33,220 --> 00:08:37,860
+Statements لو انت كتبتهم اي ترتيب دكية بيديلك the
+
+94
+00:08:37,860 --> 00:08:43,240
+same ايه design بس احنا مضطرين نكتبهم ورا بعض لإن
+
+95
+00:08:43,240 --> 00:08:45,520
+و أنا بنكتب text و مافيش طريقة نكتبه لغير نكتب
+
+96
+00:08:45,520 --> 00:08:50,000
+واحدة ورا ايه ورا التانيةلكن في الاخر ال hardware
+
+97
+00:08:50,000 --> 00:08:52,860
+اللى بيطلع بيشغل اكيد ايش concurrently مش
+
+98
+00:08:52,860 --> 00:08:56,680
+concurrently لو في عندك كذا input و كذا output لو
+
+99
+00:08:56,680 --> 00:09:01,580
+في input او اكتر يتغيروا ال output اللى بتتأثر ال
+
+100
+00:09:01,580 --> 00:09:04,160
+function فيهم هيتغيروا اللى هو مع بعض ال parallel
+
+101
+00:09:04,160 --> 00:09:07,740
+مش concurrently بتغيروا ايش concurrently عشان هي
+
+102
+00:09:07,740 --> 00:09:10,400
+عشان هيك بيجوا عليهم concurrent statements لان ال
+
+103
+00:09:10,400 --> 00:09:13,920
+hardware اللى بيطلع في الاخر بيشغل concurrently
+
+104
+00:09:17,080 --> 00:09:22,060
+يعني مثلا في ال half other تبعنا كنا حاطينا ال two
+
+105
+00:09:22,060 --> 00:09:24,060
+statements هدول .. هدول signal assignment
+
+106
+00:09:24,060 --> 00:09:28,960
+statements و طبعا هدول كون كامة مش هيكوا لأ لذلك
+
+107
+00:09:28,960 --> 00:09:32,660
+لو انت كتبتهم لو عكس ترتيبهم بيجيلك the same
+
+108
+00:09:32,660 --> 00:09:37,280
+design the same architecture exactly مافيش اي فارق
+
+109
+00:09:37,280 --> 00:09:38,880
+تمام؟
+
+110
+00:09:51,130 --> 00:10:00,610
+طب لو قلنا a بيساوي b plus c و
+
+111
+00:10:00,610 --> 00:10:15,490
+d بيساوي a plus e مظبوطة هيك؟ طب لو عكستهم على
+
+112
+00:10:15,490 --> 00:10:17,610
+الرغم من ان ال a بتنحسب بعديها في المشاكل ولا
+
+113
+00:10:17,610 --> 00:10:27,070
+بينفعماشي الحال اوكي ماشي في
+
+114
+00:10:27,070 --> 00:10:34,930
+شغل هنا جانبية تلاحظ مر علينا design entity design
+
+115
+00:10:34,930 --> 00:10:41,350
+entity يعني انت ديكليراشن مع architecture تمام
+
+116
+00:10:41,350 --> 00:10:46,870
+ومر علينا انت ديكليراشن شوفناها اللي بنعرف فيها ال
+
+117
+00:10:46,870 --> 00:10:50,690
+partsو مع ورق علينا ال architecture body اللي ال
+
+118
+00:10:50,690 --> 00:10:54,290
+architecture يدو احنا مخلصينها قبل بشويه واضحين
+
+119
+00:10:54,290 --> 00:11:00,610
+بالنسبة لنا لكن مرات ممكن يخلق في الكتاب بدل ما
+
+120
+00:11:00,610 --> 00:11:04,990
+يقولك entity declaration يقولك entity بدل ما يقولك
+
+121
+00:11:04,990 --> 00:11:07,710
+architecture body يقولك ايش architecture لكن
+
+122
+00:11:07,710 --> 00:11:13,510
+المفروض السياق انه بيوضح ايش المقصود هل جصده هنا
+
+123
+00:11:13,510 --> 00:11:16,520
+في entity هل design entityولا entity ايش
+
+124
+00:11:16,520 --> 00:11:21,060
+declaration مش الحال السياق المفروض ايش انه بيوضح
+
+125
+00:11:21,060 --> 00:11:24,580
+و مرات بقول entity architecture بيقصوا entity
+
+126
+00:11:24,580 --> 00:11:31,840
+declaration architecture body pair بيقصوا هيك
+
+127
+00:11:31,840 --> 00:11:36,940
+لان مرات ال design entity برضه هتختصر لكلمة entity
+
+128
+00:11:36,940 --> 00:11:42,420
+طبعا فتخليك يعني منتبه طبعا ممكن نفس الكلمة يقصد
+
+129
+00:11:42,420 --> 00:11:46,520
+فيها any declarationأو ال design يعني دي وصيحة
+
+130
+00:11:46,520 --> 00:11:54,500
+المفروض وين مكتوبة بيوضح لك إيه المقصود ال
+
+131
+00:11:54,500 --> 00:12:00,580
+architecture ممكن تكتبها بأحد تلاتة basic coding
+
+132
+00:12:00,580 --> 00:12:07,740
+styles أو بخليط منهم تمام ممكن يكون some mix زي ما
+
+133
+00:12:07,740 --> 00:12:13,140
+هنفصلالتلاتة styles هي ال data flow و ال behavior
+
+134
+00:12:13,140 --> 00:12:17,900
+و ال structurer بالنسبة
+
+135
+00:12:17,900 --> 00:12:22,460
+لل data flow هتلاقي فقط بيستخدم concurrent signal
+
+136
+00:12:22,460 --> 00:12:27,340
+assignment statements بين ال behavior لأن ال
+
+137
+00:12:27,340 --> 00:12:31,820
+behavior بيستخدم ال processes one process or more
+
+138
+00:12:31,820 --> 00:12:36,700
+ال structurer بيعمل instantiation من components
+
+139
+00:12:36,700 --> 00:12:40,200
+يعني ال components بيعملها instancesزي ما يكون
+
+140
+00:12:40,200 --> 00:12:44,220
+عندك فيه class في ال Java وبتعمل objects instances
+
+141
+00:12:44,220 --> 00:12:50,620
+بيسموها مسترخوة من ال classes هنفسر فيهم برضه
+
+142
+00:12:50,620 --> 00:12:56,240
+وقولنا ممكن ال activation تتكتب mix of these three
+
+143
+00:12:56,240 --> 00:13:00,720
+data styles ممكن تحط data flow على ال behavior على
+
+144
+00:13:00,720 --> 00:13:05,360
+ال structure نظريا
+
+145
+00:13:06,090 --> 00:13:12,070
+أي description ممكن ينكتب بأي من ال styles دول لكن
+
+146
+00:13:12,070 --> 00:13:16,590
+مرات ال design بيكون very simple زي ال half other
+
+147
+00:13:16,590 --> 00:13:20,430
+مش محتاج لا structure ولا محتاج ليه components
+
+148
+00:13:20,430 --> 00:13:27,290
+مينكت�� الحلقات data flow لكن مرات انت بيكون في ال
+
+149
+00:13:27,290 --> 00:13:32,370
+design مهتم مثلا بال algorithmic behavior تبع ال
+
+150
+00:13:32,370 --> 00:13:35,720
+system بشكل algorithmicبغض نظر على هدول إيش هيطلع
+
+151
+00:13:35,720 --> 00:13:39,860
+في الآخر فبتكتب في الحالة هذي behavioral عن طريق
+
+152
+00:13:39,860 --> 00:13:44,500
+إيش بوصيسش عن طريق إيهش بوصيسز لكن مرات بيكون ال
+
+153
+00:13:44,500 --> 00:13:49,660
+system is very complicated complex ومكون من layers
+
+154
+00:13:49,660 --> 00:13:53,860
+عندك ال top design و ال lower و ال lower and so on
+
+155
+00:13:53,860 --> 00:13:58,780
+فممكن ال top بينكتب in terms of components في ال
+
+156
+00:13:58,780 --> 00:14:02,420
+level اللي وراوكل component من هدول اللي وراها
+
+157
+00:14:02,420 --> 00:14:05,820
+تكون برضه still it is complex، انكتب in terms of
+
+158
+00:14:05,820 --> 00:14:09,680
+some other smaller components and so on، and is so
+
+159
+00:14:09,680 --> 00:14:13,120
+on، لكن أكيد في الآخر، هوصل لمرحلة في الآخر تحت
+
+160
+00:14:13,120 --> 00:14:18,200
+خالص، هكتب يا behavior عليها أيش؟ يا data flow؟
+
+161
+00:14:18,200 --> 00:14:21,530
+شاكوا عليها data أيش؟لأن الـ Compile لحالة لا
+
+162
+00:14:21,530 --> 00:14:25,330
+يتحدد بيهابيرال فسأوصل في الأخر لمرحلة لازم أشهر
+
+163
+00:14:25,330 --> 00:14:28,870
+عليها ال data flow أو ال behavioral أو خليط من
+
+164
+00:14:28,870 --> 00:14:45,870
+data flow عليها ال behavioral زي ما سنشوف دي
+
+165
+00:14:45,870 --> 00:14:53,090
+بدأ بال data flowالـ data flow style بيوصف في ال
+
+166
+00:14:53,090 --> 00:14:58,730
+system كيف ال data flows كيف ال signals flows اللي
+
+167
+00:14:58,730 --> 00:15:05,190
+هو في ال system و
+
+168
+00:15:05,190 --> 00:15:08,690
+التالي بيكون تجربة واضح ايش ال hardware اللي هيطلع
+
+169
+00:15:08,690 --> 00:15:17,130
+ال description لما تقول a بتساوي b plus c بيبينها
+
+170
+00:15:17,130 --> 00:15:24,440
+بدها قدرهيستخدم اخر وهيكون ال b input و c input و
+
+171
+00:15:24,440 --> 00:15:29,300
+output بشكل
+
+172
+00:15:29,300 --> 00:15:38,460
+مباشر بيديك ال gate level implementation تبعه وزي
+
+173
+00:15:38,460 --> 00:15:41,960
+ما قلنا ال data flow description بيكون مكون من one
+
+174
+00:15:41,960 --> 00:15:46,320
+or more concurrent signal assignment statement
+
+175
+00:15:52,880 --> 00:15:57,580
+زي لما كتبنا الهاف قدر كنا كتبناها بطريقة معينة
+
+176
+00:15:57,580 --> 00:16:04,000
+قبل كده هنا برضه كاتبوا data flow to concurrent
+
+177
+00:16:04,000 --> 00:16:07,280
+signal assignment statements بس الان كتب ax or b
+
+178
+00:16:07,280 --> 00:16:11,440
+في الأول كتبناها in terms of ال and و ال not
+
+179
+00:16:11,440 --> 00:16:15,900
+فاكرين ال carry out مافيش فيه يعني مناورة كتير
+
+180
+00:16:15,900 --> 00:16:20,060
+لازال a and ال a and ال b
+
+181
+00:16:30,260 --> 00:16:33,380
+وبالتالي يشوف ال data flow اللي هو ال style تبعها
+
+182
+00:16:33,380 --> 00:16:40,260
+في قدر تلاحظ ال entity نفسها برا الموضوع بالنسبة
+
+183
+00:16:40,260 --> 00:16:44,180
+لـ codec style مش هيك و لا لأن هذه ما بنتحدثش
+
+184
+00:16:44,180 --> 00:16:47,100
+operations مش هيك و لا functionality بس interface
+
+185
+00:16:47,100 --> 00:16:51,730
+input و outputلما اقول اللي هو ال data styles ال
+
+186
+00:16:51,730 --> 00:16:54,570
+coding styles اللي ذكرناهم عمال باتكلم على مين
+
+187
+00:16:54,570 --> 00:16:58,310
+بالتحديد على architecture على مين ال architecture
+
+188
+00:16:58,310 --> 00:17:02,610
+هي الحدد الفنقشنالية تشوف هنا كيف كتبها تلاحظ
+
+189
+00:17:02,610 --> 00:17:07,930
+سماها data flow 2 of half other هذا تصريح لكلام
+
+190
+00:17:07,930 --> 00:17:10,530
+اللي قلناه ان more than one architecture can be
+
+191
+00:17:10,530 --> 00:17:16,650
+associated with the same entity declaration مظبوط؟
+
+192
+00:17:16,650 --> 00:17:22,070
+okayبتلاحظ فعلا هنا عامل architecture تاني اللي ال
+
+193
+00:17:22,070 --> 00:17:26,690
+sum بيسوي a x or b و ال carry out بيسوي a and b
+
+194
+00:17:26,690 --> 00:17:30,510
+هنا مافيش structure ولا في behavioral behavioral
+
+195
+00:17:30,510 --> 00:17:34,830
+مجرد data flow تتولد تانيا و تتولد تانيا و مبين من
+
+196
+00:17:34,830 --> 00:17:39,270
+هنا هدول ��يش هيطلع الأولاني هتطلع ايش x or و
+
+197
+00:17:39,270 --> 00:17:42,890
+التاني هتطلع ايش هتعمل انت هتحتاج ايش إلى انت
+
+198
+00:17:51,340 --> 00:17:57,940
+بالتالي بما ان اتنين are concurrent لو حصل change
+
+199
+00:17:57,940 --> 00:18:02,920
+على اي من ال a و ال b او الاتنين مع بعض المفروض
+
+200
+00:18:02,920 --> 00:18:09,840
+الاتنين are concurrently in simulation time in
+
+201
+00:18:09,840 --> 00:18:14,460
+parallel in simulation time واحد يقول ايش جاسك بال
+
+202
+00:18:14,460 --> 00:18:17,780
+in simulation time طبعا انت لما تكون شغال
+
+203
+00:18:17,780 --> 00:18:22,160
+اسيمولاتور على pc عاديبتكون شغالة ع ال sequential
+
+204
+00:18:22,160 --> 00:18:26,940
+machine يعني ال state بتعمل ورا أياش و ورا التانية
+
+205
+00:18:26,940 --> 00:18:30,740
+in real time هعملهم واحدة ورا التانية صحيح لكن in
+
+206
+00:18:30,740 --> 00:18:36,020
+simulation time هيشتغلهم أياش مع بعض كمان كما لو
+
+207
+00:18:36,020 --> 00:18:39,480
+انهم أياش مع بعض على اعتبار ان المعمل بيعمل
+
+208
+00:18:39,480 --> 00:18:42,760
+simulation لمين؟ لل hardware بيعمل simulation
+
+209
+00:18:42,760 --> 00:18:46,280
+لمين؟ يعني فيه ملوى عملنا بعد كده ال last stage لل
+
+210
+00:18:46,280 --> 00:18:51,760
+hardware مش هشتغل concurrentlyمظبوط ولا عادى هى
+
+211
+00:18:51,760 --> 00:18:59,240
+ماشى هذا ال data flow style whether مكون من single
+
+212
+00:18:59,240 --> 00:19:03,660
+statement او تنتين او عشرين ده same concept شكوا
+
+213
+00:19:03,660 --> 00:19:10,960
+ولا pure data flow style ال behavior style هذا ال
+
+214
+00:19:10,960 --> 00:19:15,520
+most abstract يعني هو بيلخصلك الاشي يعني في زى ما
+
+215
+00:19:15,520 --> 00:19:15,880
+تقول
+
+216
+00:19:21,660 --> 00:19:29,240
+اختصار اكتر ايش abstraction بيوصف
+
+217
+00:19:29,240 --> 00:19:33,420
+ال behavior او ال function تبع ال system in an
+
+218
+00:19:33,420 --> 00:19:36,800
+algorithmic vision يعني بشكل ال algorithm بشكل
+
+219
+00:19:36,800 --> 00:19:43,060
+الخوارزم و في المرحلة دي بيكونش الواحد مهتم ايش
+
+220
+00:19:43,060 --> 00:19:44,260
+اللي هضله هيطلع exactly
+
+221
+00:19:46,780 --> 00:19:54,440
+وحتى انت من ال behavior description اللي هدوله
+
+222
+00:19:54,440 --> 00:20:00,240
+بيطلع بيكونش واضح بشكل مباشر ولو انه لما نشوف
+
+223
+00:20:00,240 --> 00:20:02,580
+lateral ان شاء الله لما نخش ال sequential يعني
+
+224
+00:20:02,580 --> 00:20:06,260
+بتقدر يعني انت تستطبط بناء العروض المعينة أيش اللي
+
+225
+00:20:06,260 --> 00:20:10,780
+ممكن يطلع لكن مش بشكل مباشر مباشر زي ال data flow
+
+226
+00:20:10,780 --> 00:20:17,140
+زي ايش؟ زي اللي هو ال data flowالـ behavior style
+
+227
+00:20:17,140 --> 00:20:22,200
+هتلاقي مكوّن من one or more processes أو أكتر
+
+228
+00:20:22,200 --> 00:20:27,620
+process أو إيش أو أكتر و كنا قولنا ال process
+
+229
+00:20:27,620 --> 00:20:33,520
+الواحدة هي concurrent مش هيك ولا لكن ال statements
+
+230
+00:20:33,520 --> 00:20:37,220
+اللي داخلها بتكون sequential زي ال conventional
+
+231
+00:20:37,220 --> 00:20:41,440
+اللي هي ال address العادية اللي تعرفينها دي ع ال
+
+232
+00:20:41,440 --> 00:20:46,030
+sequentialوالتالي by simulator they are suited
+
+233
+00:20:46,030 --> 00:20:49,110
+اللي هي واحدة ورا التانية حتى ب submission time
+
+234
+00:20:49,110 --> 00:20:55,610
+واحدة و ليش ورا التانية طلع مثلا على ال
+
+235
+00:20:55,610 --> 00:21:01,310
+description التالي مديلك behavior style لل half
+
+236
+00:21:01,310 --> 00:21:04,330
+أدر فزي ما راح نشوف كمان شوية ان ال decoration
+
+237
+00:21:04,330 --> 00:21:08,670
+المفروض انها ماتتأثرش مش هيك و لا انها ماتتغيرش
+
+238
+00:21:08,670 --> 00:21:12,690
+بأنها راح يتغير مين اللي هو ال architecture
+
+239
+00:21:15,240 --> 00:21:21,160
+طلع على ال listing هى
+
+240
+00:21:21,160 --> 00:21:31,440
+فعلا ال entity لم تتغير صح؟ بينما
+
+241
+00:21:31,440 --> 00:21:35,220
+ال architecture سمى behavior هى صار كام
+
+242
+00:21:35,220 --> 00:21:38,880
+architecture عاملين لنفس ال .. و أشياء ما عرفش ال
+
+243
+00:21:38,880 --> 00:21:41,960
+entity صار تلاتة okay
+
+244
+00:21:43,890 --> 00:21:48,310
+تلاحظ في الـ activation فيه process من هنا لغاية
+
+245
+00:21:48,310 --> 00:21:58,210
+هنا و قدّى لـ process اسم في العادة اوشنال بندل ال
+
+246
+00:21:58,210 --> 00:22:01,570
+process اسم لأنه ممكن يكون في ال design more than
+
+247
+00:22:01,570 --> 00:22:06,130
+one process فبنحب نسميهم تديها label و بعدين colon
+
+248
+00:22:06,130 --> 00:22:07,870
+هذا اسم لـ process اللي هي
+
+249
+00:22:11,860 --> 00:22:14,440
+و بعدين between two parentheses اي أنبياء هتكلم
+
+250
+00:22:14,440 --> 00:22:20,840
+عليهم كمان شوية و بعدين begin اللي بدأت من هنا وهي
+
+251
+00:22:20,840 --> 00:22:28,420
+نهاية تلاحظ كاتب جواها single if statement لذلك ال
+
+252
+00:22:28,420 --> 00:22:30,760
+if هادى بيبقى انه الكاتبة جوا ال process تحتوى
+
+253
+00:22:30,760 --> 00:22:36,440
+سيكوينشال ولا كون كحان؟ سيكوينشال تحتوى ليه؟
+
+254
+00:22:36,440 --> 00:22:42,510
+سيكوينشالعامل بيعمل test على إذا ال F في ال A
+
+255
+00:22:42,510 --> 00:22:44,850
+بيساوي .. شوف ال function تبع ال half other طبعا
+
+256
+00:22:44,850 --> 00:22:47,710
+هو عامل بيعملنا ال half other behavioral و هو مش
+
+257
+00:22:47,710 --> 00:22:51,310
+مستاهل أصلا تمام و لأ هو أشم مستاهل يعني if the
+
+258
+00:22:51,310 --> 00:22:52,890
+answer is very simple و direct اعمل او طول data
+
+259
+00:22:52,890 --> 00:22:56,930
+flow مابتعجدهاش بس عامل هو بيعرفنا إيش ال concept
+
+260
+00:22:56,930 --> 00:23:00,030
+of behavioral يعني إيش مش الحال still هو بعدين كنا
+
+261
+00:23:00,030 --> 00:23:02,990
+جولنا جملة اللي هو anything ممكن تكتب أي style لو
+
+262
+00:23:02,990 --> 00:23:07,770
+حبيتممكن تكتب أياش بأي صغر و هذا حاليا بنعمله
+
+263
+00:23:07,770 --> 00:23:10,910
+بالنسبة للحياة السهلة لكن الأفضل استخدم ايش للاياش
+
+264
+00:23:10,910 --> 00:23:17,690
+للي بيناسمه قال لك اذا ال a بي سا واحد then ال sum
+
+265
+00:23:17,690 --> 00:23:25,210
+not b فكر فيها لأن لو ال a بواحد لو ال b ب zero
+
+266
+00:23:25,210 --> 00:23:29,420
+فعلا لازم يكون ال sum واحدلو ال بي واحد اذا كنت
+
+267
+00:23:29,420 --> 00:23:32,940
+sum ب zero انا واحد زي واحد بزيها بطلع مظبوط الجزء
+
+268
+00:23:32,940 --> 00:23:37,620
+الاولاني و ال carry out بيساوي كام بيساوي ال بي لو
+
+269
+00:23:37,620 --> 00:23:42,560
+لو ال بي ب zero واحد مافيش carry فال carry out
+
+270
+00:23:42,560 --> 00:23:47,800
+بيساوي مظبوط لكن لو ال بي بواحد واحد واحد بيلاك
+
+271
+00:23:47,800 --> 00:23:51,640
+واحد فاش فتطلع بيبقى ال part الاولاني ال branch
+
+272
+00:23:51,640 --> 00:23:58,320
+الاولاني of ال F is correct تمام؟ طيبلكن لو ال a
+
+273
+00:23:58,320 --> 00:24:05,380
+مش بواحد ال sum ماعطوه ال a ب zero ماعطوه ال sum
+
+274
+00:24:05,380 --> 00:24:09,120
+بيه و الكراوت بيساوي كام؟ Zero لو ترى ببعت ال
+
+275
+00:24:09,120 --> 00:24:11,360
+logic و احنا الان يعني الحكاية ال half other احنا
+
+276
+00:24:11,360 --> 00:24:15,500
+حرفيا مش محتاج اشي انه تلاقي فعلا it works يعني
+
+277
+00:24:15,500 --> 00:24:19,800
+بيعمل فعلا فكشية تبعت مين؟ تبعت اللي هو ال half
+
+278
+00:24:19,800 --> 00:24:26,140
+otherلكن تلاحظ انه مع ان هو في قدر مش واضح بشكل
+
+279
+00:24:26,140 --> 00:24:30,920
+يعني سريع مباشر ايش اللي هدول ممكن يطلعوه، صح؟ و ك
+
+280
+00:24:30,920 --> 00:24:36,300
+algorithmic شغال و الستاذر هيعملك هدول في الآخر،
+
+281
+00:24:36,300 --> 00:24:41,460
+هذا اللي حابب نقوله، و بفيد ال coding style هذا
+
+282
+00:24:41,460 --> 00:24:44,480
+لما يكون عندك algorithm مرات تلاقي algorithm مش
+
+283
+00:24:44,480 --> 00:24:50,780
+كبيرةو بيهمك كيف شغال لكن يعني .. يعني how it's
+
+284
+00:24:50,780 --> 00:24:52,860
+implemented في الآخر من ناحية هذول مش جاضية بعدين
+
+285
+00:24:52,860 --> 00:24:56,980
+بنفكر فيه بيهمك فقط من ناحية algorithmic كيف شغال
+
+286
+00:24:56,980 --> 00:25:01,040
+فبيكون استخدام ال process إيش مناسب للاشي هذا
+
+287
+00:25:18,010 --> 00:25:23,690
+اتلاحظ في الـ process اللي فاتت كان حاطط لك اللي
+
+288
+00:25:23,690 --> 00:25:28,730
+هي list of signals in parentheses جوا حسين اللي هم
+
+289
+00:25:28,730 --> 00:25:37,230
+ال a و ال b صح هدول بيسموهم sensitivity list ال
+
+290
+00:25:37,230 --> 00:25:42,630
+list of signals اللي ال statements اللي جوا ال
+
+291
+00:25:42,630 --> 00:25:46,960
+process حساسها إيهابقالك كل ما تتغير و لازم يعملهم
+
+292
+00:25:46,960 --> 00:25:52,280
+run من أول و جديد بنقول عليها system list تمام؟
+
+293
+00:25:52,280 --> 00:25:55,340
+لإي اي signal ال process حاسسها لها لازم يحطها وين
+
+294
+00:25:55,340 --> 00:26:01,700
+في system اللي هو list فإذا حصل تغيير على أي من ال
+
+295
+00:26:01,700 --> 00:26:07,220
+signals اللي في system list بعمل execute لل
+
+296
+00:26:07,220 --> 00:26:10,200
+process كلها اللي هي كلها بعمل execute لكل ال
+
+297
+00:26:10,200 --> 00:26:13,120
+process
+
+298
+00:26:15,830 --> 00:26:20,810
+طبعا لذلك اتطلع هنا احنا ال statement هذه some
+
+299
+00:26:20,810 --> 00:26:28,810
+بيسوء not بي واضح انه هذي assistive لل بي لو ال بي
+
+300
+00:26:28,810 --> 00:26:36,250
+اتغير هذا بيتغير مش هيك؟ و
+
+301
+00:26:36,250 --> 00:26:40,410
+التالي حاطينا لإيه هنا؟ و هنا برضه some بيسوء بي
+
+302
+00:26:40,410 --> 00:26:45,130
+كمان assistive لمين؟للـ B نفس الشيء الكلمة ذلك
+
+303
+00:26:45,130 --> 00:26:49,190
+حطينا ال B إيه فى sensitivity list لأن ال
+
+304
+00:26:49,190 --> 00:26:56,150
+statements هذه are system لل A و لل B إذا حصل
+
+305
+00:26:56,150 --> 00:27:01,590
+change على أي من ال A و ال B كل ال statements أو
+
+306
+00:27:01,590 --> 00:27:06,690
+ال process between ال begin and ال end are
+
+307
+00:27:06,690 --> 00:27:07,770
+executed
+
+308
+00:27:28,200 --> 00:27:32,720
+و تلاحظ جوا كل ال F هنا في المثال تبعنا مكونة من
+
+309
+00:27:32,720 --> 00:27:36,360
+كام branch و two branches الأولاني اللي بعد ال
+
+310
+00:27:36,360 --> 00:27:39,060
+then و التاني اللي بعد ال else هذا مكون من كام
+
+311
+00:27:39,060 --> 00:27:42,540
+statement اللي اتنين areاش ال F لحالة على بعض
+
+312
+00:27:42,540 --> 00:27:46,300
+sequential و كمان هدول areاش sequential و هدول
+
+313
+00:27:46,300 --> 00:27:48,980
+areاش are sequential
+
+314
+00:28:17,320 --> 00:28:20,500
+لكن زى ما قلنا بنقول على ان ال behavior style
+
+315
+00:28:20,500 --> 00:28:23,780
+اتلاحظ مش واضح عشان ال hardware اللى بيطلع مش زى
+
+316
+00:28:23,780 --> 00:28:37,800
+ال data flow ال structural style بيوصف
+
+317
+00:28:37,800 --> 00:28:43,230
+لك ال system بشكل Hierarchyيعني يكون عنده design
+
+318
+00:28:43,230 --> 00:28:46,070
+entities وفي بينهم interconnections وفيه hierarchy
+
+319
+00:28:46,070 --> 00:28:48,730
+فيه ال top وفيه ال lower وفيه ال lower لغاية اللي
+
+320
+00:28:48,730 --> 00:28:56,310
+هو ال lowest لغاية
+
+321
+00:28:56,310 --> 00:29:00,390
+اللي هيش ال lowest ولا ال structure بيفيد كتير لما
+
+322
+00:29:00,390 --> 00:29:05,190
+يكون الشكل الشمالي complex لما يكونش اللي هو بسيط
+
+323
+00:29:09,800 --> 00:29:12,680
+و الطريقة ها دي بتكون انت you are applying زي ما
+
+324
+00:29:12,680 --> 00:29:16,500
+يسمونه divide and conquer يعني انت بتجسم ال system
+
+325
+00:29:16,500 --> 00:29:20,900
+يعني فيه top view تحتها بتنظر له عينه مكوّن من
+
+326
+00:29:20,900 --> 00:29:23,840
+اتنين تلاتة اربعة components و بعدين كل component
+
+327
+00:29:23,840 --> 00:29:28,100
+من الأربعة دول مكوّن من كذا component and so on و
+
+328
+00:29:28,100 --> 00:29:34,430
+تقدر تعمل design لكل component independentlyممكن
+
+329
+00:29:34,430 --> 00:29:37,650
+تعمل design لكل component independently بيكون ..
+
+330
+00:29:37,650 --> 00:29:41,030
+بيكون الاشي too .. too .. too much easier حتى بال
+
+331
+00:29:41,030 --> 00:29:45,110
+revision و ال update بيكون أسهل لك بكتير بدل ما
+
+332
+00:29:45,110 --> 00:29:47,250
+يكون سبكيتي code just one file و عشان design
+
+333
+00:29:47,250 --> 00:29:54,510
+entity وقت بالك فلو بدك تعمل اللي هي التعديل بدك
+
+334
+00:29:54,510 --> 00:29:57,930
+تطلع كل ال file تفهمه أول جديد مش هيك ولاإنما لو
+
+335
+00:29:57,930 --> 00:30:02,730
+هو is divided into components ساعتها بتشوف التعديل
+
+336
+00:30:02,730 --> 00:30:05,430
+يعني to which component it belongs بتروح لها و
+
+337
+00:30:05,430 --> 00:30:08,330
+بتعدل فيها just it و بتبتدي يكون صغير بيك��ن لو
+
+338
+00:30:08,330 --> 00:30:10,850
+بديت تبعه و فهمه و استيعابه و التعديل و ال
+
+339
+00:30:10,850 --> 00:30:14,470
+verification تبعه و ال .. و ال .. و لأ بيكون is
+
+340
+00:30:14,470 --> 00:30:24,290
+too much simpler خلينا
+
+341
+00:30:24,290 --> 00:30:25,690
+نشوف structure style
+
+342
+00:30:34,380 --> 00:30:37,900
+عشان نعرف ال concept يعني عشان نعرف ايش اللي هو ال
+
+343
+00:30:37,900 --> 00:30:44,300
+concept حالياتي هنشوف لهذا هعمل design entity لل
+
+344
+00:30:44,300 --> 00:30:48,450
+XOR لحالة design entity المنفصلةكمان و كمان الاند
+
+345
+00:30:48,450 --> 00:30:50,870
+جاية تعملها ك design entity اللي هو تانية و بعدين
+
+346
+00:30:50,870 --> 00:30:54,350
+هعملهم إيش interconnection و نشوف اللي هو إيش اللي
+
+347
+00:30:54,350 --> 00:30:57,490
+هتسير فاللي هتلاقيه هيظهرلك في ال design تلاتة
+
+348
+00:30:57,490 --> 00:31:01,690
+design entities ال top و بعدين ال lower ال lower
+
+349
+00:31:01,690 --> 00:31:06,290
+XOR design entity و ال end اخر و ال end another
+
+350
+00:31:06,290 --> 00:31:12,230
+design entity كله
+
+351
+00:31:12,230 --> 00:31:15,010
+ممكن تحطه one .. one file
+
+352
+00:31:18,220 --> 00:31:22,780
+و لو حبيتي تحط كل واحدة في file it works usually
+
+353
+00:31:22,780 --> 00:31:26,300
+في الغالب نحطه كل واحدة عايش في file كل واحدة عايش
+
+354
+00:31:26,300 --> 00:31:26,940
+في file
+
+355
+00:31:45,780 --> 00:31:48,200
+لو حاطيته كل واحدة في ال file بيكون أسهل كفي ال
+
+356
+00:31:48,200 --> 00:31:50,380
+management لإن كنا في الآخر كل شي بنحط في الآخر
+
+357
+00:31:50,380 --> 00:31:53,500
+وين لما تعمل كمبلاش في اللعب يجب تشيركه أعلن في ال
+
+358
+00:31:53,500 --> 00:31:56,520
+.. في ال component اللي هو أو انت .. ال design انت
+
+359
+00:31:56,520 --> 00:31:59,460
+reuse بيكون it is this, it is .. it is .. it is
+
+360
+00:31:59,460 --> 00:32:06,220
+simple طلع ال code هذه
+
+361
+00:32:06,220 --> 00:32:13,180
+.. هاي اللعبة I will use بدأ بال XORXOR عدّى الـ
+
+362
+00:32:13,180 --> 00:32:17,380
+score اتنين جصده بيعمل XOR إلى كام input؟ two
+
+363
+00:32:17,380 --> 00:32:23,320
+inputs ايه ال ports؟ I1 و I2؟ inputs standard
+
+364
+00:32:23,320 --> 00:32:26,800
+logic و ال output واحد؟ output standard logic
+
+365
+00:32:26,800 --> 00:32:34,160
+الاكتشف تبعتها اي data flow of XOR 2 واحد ممكن
+
+366
+00:32:34,160 --> 00:32:39,360
+يقول انه طب احنا الآن شغالين structureو عمال هنا
+
+367
+00:32:39,360 --> 00:32:44,120
+شغال data flow هدول هم هيكونوا فى ال lower level و
+
+368
+00:32:44,120 --> 00:32:47,200
+لا فى الآخر خالص هتوصل لمستوى لازم تعمل يا data
+
+369
+00:32:47,200 --> 00:32:54,220
+flow يا behavioral صح و لا؟ مظبوط فهد مش ال top
+
+370
+00:32:54,220 --> 00:32:58,560
+layer هد ال bottom مادي ايه اش جزء من ال bottom
+
+371
+00:32:58,560 --> 00:33:02,320
+طلع فعلا كتب saying a concrete statement concrete
+
+372
+00:33:02,320 --> 00:33:06,960
+statement معناته it is ايه اشdata flow data flow
+
+373
+00:33:06,960 --> 00:33:16,700
+style خلصنا من ال XOR طلع على ال and gate هاي ال
+
+374
+00:33:16,700 --> 00:33:22,720
+entity تبعتها and اتنين ال inputs ال ports I واحد
+
+375
+00:33:22,720 --> 00:33:26,620
+و I اتنين input standard logic واحد منهم يقول طب
+
+376
+00:33:26,620 --> 00:33:29,620
+هنا we are using ال I واحد and I اتنين في ال XOR
+
+377
+00:33:29,620 --> 00:33:32,780
+مش مشكلة هدوع التواصل كان internal local internal
+
+378
+00:33:33,560 --> 00:33:42,540
+بإمكانك استخدام الوثيقة الوثيقة الوثيقة
+
+379
+00:33:42,540 --> 00:33:46,240
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+380
+00:33:46,240 --> 00:33:46,540
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+381
+00:33:46,540 --> 00:33:46,780
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+382
+00:33:46,780 --> 00:33:47,940
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+383
+00:33:47,940 --> 00:33:50,180
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+384
+00:33:50,180 --> 00:33:50,180
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+385
+00:33:50,180 --> 00:33:53,980
+الوثيقة الوثيقة الوثيقة
+
+386
+00:33:53,980 --> 00:33:55,720
+الوثيقة
+
+387
+00:34:01,740 --> 00:34:07,400
+هذه هي الاركتكتر داتا فلو ايش داتا فلو ايش طيب نجي
+
+388
+00:34:07,400 --> 00:34:13,120
+ال gate لل half other جالك entity half other port
+
+389
+00:34:13,120 --> 00:34:17,880
+a و b in sinlogic و sum و carry out sinlogic خلص
+
+390
+00:34:17,880 --> 00:34:20,820
+ال entity طبعا لما اتكلم عن entity يعني مالاش دوة
+
+391
+00:34:20,820 --> 00:34:23,820
+بالياش بال code استخدامي مش هيك ولا نشوف ال
+
+392
+00:34:23,820 --> 00:34:29,800
+architecture تبعتها جالك architecture structure of
+
+393
+00:34:29,800 --> 00:34:37,310
+half otherبعدين هنا عمل في ال statement هذه بنقول
+
+394
+00:34:37,310 --> 00:34:47,370
+instance من ال design entity الاسم ماقياش XOR2 واش
+
+395
+00:34:47,370 --> 00:34:54,170
+سماها يواحى تديها اسم label بقالك entity XOR2
+
+396
+00:34:54,170 --> 00:34:59,950
+تلاحظ XOR2 مش اسم ال architecture اسم ال entity
+
+397
+00:34:59,950 --> 00:35:04,240
+declarationوهي في ال file it is associated مع
+
+398
+00:35:04,240 --> 00:35:06,720
+اكتشاف مش رايكوها فهو هيفهم مش رايكوها ده ولو
+
+399
+00:35:06,720 --> 00:35:11,520
+مافيه كلام عليها تفصيل اكتر بقى بعدين هيعرف هنا ال
+
+400
+00:35:11,520 --> 00:35:16,420
+port mapping يحدد اللي هي which signal من ال top
+
+401
+00:35:16,420 --> 00:35:21,220
+level من هاف اعتر هتكون موصلة مع which signals من
+
+402
+00:35:21,220 --> 00:35:27,780
+ال .. من ال .. من ال .. من ال lower من ال .. من ال
+
+403
+00:35:27,780 --> 00:35:34,220
+XOR 2هذا الـ I1 جاء من أين؟ من أي جزء؟ من الـ XOR
+
+404
+00:35:34,220 --> 00:35:41,220
+فقال لي وصّلي الـ I1 input of XOR مع الـ A تبع من؟
+
+405
+00:35:41,220 --> 00:35:47,040
+الـ half adder والـ I2 of XOR مع ال B of A of half
+
+406
+00:35:47,040 --> 00:35:51,360
+adder وال output واحد of XOR هو هدينة sum of half
+
+407
+00:35:51,360 --> 00:35:57,700
+adder يسمي هذا port ايه؟ ماب لأنه يحدد ال ports
+
+408
+00:35:58,410 --> 00:36:03,810
+تبعات هذه هيتواصلوا مع which signals من اللي هو ال
+
+409
+00:36:03,810 --> 00:36:10,590
+upper level ال design entity مش هيكوا الان هنا
+
+410
+00:36:10,590 --> 00:36:17,410
+عمال بيعمل innocence تاني ال which entity ال and
+
+411
+00:36:17,410 --> 00:36:24,550
+بسميها U2 وهي ال port map برضه بيقولي ال I1 و ال
+
+412
+00:36:24,550 --> 00:36:29,620
+and هال gate هذه تمامطبعا لازم تستخدم نفس ال
+
+413
+00:36:29,620 --> 00:36:33,980
+naming إذا مسميها هناك I واحد بدك تستخدم هنا I
+
+414
+00:36:33,980 --> 00:36:38,820
+واحد عشان كل إشي meaningful مش هيك وصلها مع ال A
+
+415
+00:36:38,820 --> 00:36:43,000
+of the half other و I اتنين of ال and مع ال B of
+
+416
+00:36:43,000 --> 00:36:46,600
+the half other و ال out of ال O واحد of ال and
+
+417
+00:36:46,600 --> 00:36:49,920
+اللي طالع من ال and مع ال carry out of the half
+
+418
+00:36:49,920 --> 00:36:50,840
+other
+
+419
+00:37:17,450 --> 00:37:20,090
+يبقى ال design اللى شوفناه ده مكون من كام entity
+
+420
+00:37:20,090 --> 00:37:26,230
+من تلاتة entities في المثال حاطبه بكام file one
+
+421
+00:37:26,230 --> 00:37:31,450
+file لكن هيطلع عنه كام entity تلاتة entities لكن
+
+422
+00:37:31,450 --> 00:37:34,790
+بتقدر انت تحط كل واحد في one file و الأفضل تحط كل
+
+423
+00:37:34,790 --> 00:37:38,330
+واحد في file بالذات لما يكون ال entity الواحدة
+
+424
+00:37:38,330 --> 00:37:38,870
+الكبيرة
+
+425
+00:37:44,710 --> 00:37:48,170
+تلاحظ الـ structure الوحيد اللي هو مين ال half
+
+426
+00:37:48,170 --> 00:37:53,290
+other مشاكلة الأولانية ال XOR مع ال AND gate كانوا
+
+427
+00:37:53,290 --> 00:38:09,690
+عبارة عن data flow في
+
+428
+00:38:09,690 --> 00:38:13,550
+ال statements اللي شفناهم تعاون ال half otherبنقول
+
+429
+00:38:13,550 --> 00:38:17,130
+أنه عاملين بنعمل component instantiation يعني
+
+430
+00:38:17,130 --> 00:38:20,530
+بتعمل innocence من أيش؟ من ال .. من ال component
+
+431
+00:38:20,530 --> 00:38:24,050
+بتعمل innocence من ال component طلعت كل innocence
+
+432
+00:38:24,050 --> 00:38:28,850
+بتديها unique label بتديها unique أيش؟ اسم يعني
+
+433
+00:38:28,850 --> 00:38:36,130
+unique فريد طلع على ال syntax تبع ال component
+
+434
+00:38:36,130 --> 00:38:39,730
+instantiation على الفيجر التالي
+
+435
+00:38:49,560 --> 00:39:00,940
+بتروح عندك طريقتين بتروح حطت innocence label عملها
+
+436
+00:39:00,940 --> 00:39:07,280
+label بيكون unique من عندك و colon و بعدين بتروح
+
+437
+00:39:07,280 --> 00:39:12,440
+كاتب entity name entity
+
+438
+00:39:12,440 --> 00:39:15,860
+جصدي و بعدين اسم entity انت بتكون عاملها
+
+439
+00:39:19,310 --> 00:39:27,490
+الجزء وهذا optional لو انت ما كتبتوش ال last
+
+440
+00:39:27,490 --> 00:39:32,170
+compiled architecture المصاحبة لانت هو هياخدها في
+
+441
+00:39:32,170 --> 00:39:40,130
+ال design لل component لكن انت لو بدك specific
+
+442
+00:39:40,130 --> 00:39:42,350
+architecture لان زى ما شوفنا ممكن نفس ال
+
+443
+00:39:42,350 --> 00:39:45,250
+integration كانت أشيات و ضمه ده و ضمه ده one
+
+444
+00:39:45,250 --> 00:39:48,290
+architecture مش هيكوه لأ لو انت بدك specific
+
+445
+00:39:48,290 --> 00:39:52,630
+architectureساعتها بتكتب between two parentheses
+
+446
+00:39:52,630 --> 00:39:57,670
+اسم ال architecture انا
+
+447
+00:39:57,670 --> 00:40:02,550
+شايف الأفضل تكتب اسم ال architecture عشان تكون
+
+448
+00:40:02,550 --> 00:40:05,530
+متأكد يعني هو ال .. لإن الواحد بنسي ايش هي ال
+
+449
+00:40:05,530 --> 00:40:12,430
+default مش هيك و لا طبعا
+
+450
+00:40:12,430 --> 00:40:14,350
+أي issue between square brackets زي ما اقول لها ال
+
+451
+00:40:14,350 --> 00:40:16,690
+square brackets are not written مابتنكتبش مش هيك و
+
+452
+00:40:16,690 --> 00:40:26,870
+لا عرفناها المرة الفاترةبعدين بتروح عامل ال port
+
+453
+00:40:26,870 --> 00:40:30,750
+map ال
+
+454
+00:40:30,750 --> 00:40:36,550
+square bracket الأخير هذا زي هذا احد في هذا مالوش
+
+455
+00:40:36,550 --> 00:40:43,370
+مقابل مش هيك واحدة بتروح عامل ال port map كاتب
+
+456
+00:40:43,370 --> 00:40:46,030
+between two parentheses اللي هي ال port
+
+457
+00:40:46,030 --> 00:40:50,080
+association listزي ما شوفنا ال I1 مع ال A ال I2 مع
+
+458
+00:40:50,080 --> 00:40:55,660
+ال B and so on this is one way انك تعمل component
+
+459
+00:40:55,660 --> 00:41:00,460
+in a sense لكن or هنا هذا ال vertical برضه ماعنته
+
+460
+00:41:00,460 --> 00:41:06,420
+او في طريقات تانية لسه ماشوفناش لكن هذا ال syntax
+
+461
+00:41:06,420 --> 00:41:09,940
+تبعها خليا بس نيجي يجي يجي واجته كمان شوية
+
+462
+00:41:20,910 --> 00:41:23,850
+الطريقة الأولانية هي قصة الأولاني ال option
+
+463
+00:41:23,850 --> 00:41:27,370
+الأولاني من ال component in instantiation بيسموه
+
+464
+00:41:27,370 --> 00:41:30,630
+direct design entity in instantiation يعني نعملها
+
+465
+00:41:30,630 --> 00:41:33,830
+بشكل direct لأنه تاني يعتبر indirect و هنشوف ليش
+
+466
+00:41:33,830 --> 00:41:36,550
+بعد كده indirect لأن هنا اتلاحظ بستخدم اسم ال
+
+467
+00:41:36,550 --> 00:41:40,310
+design entity بشكل مباشر هنا فعلا بس بس هنا بكتب
+
+468
+00:41:40,310 --> 00:41:45,210
+اسم ال entity على طول لكن هنا بتكتب كلمة component
+
+469
+00:41:45,210 --> 00:41:48,330
+و بعد كلمة name و ال component name هي بتكون معرفة
+
+470
+00:41:48,330 --> 00:41:51,790
+in terms of use of some design entityهذا indirect
+
+471
+00:41:51,790 --> 00:42:06,170
+وهذا indirect فلاحظ اننا نشتغل على ال direct برضه
+
+472
+00:42:06,170 --> 00:42:09,610
+اذا ما كتبتش اسم ال architecture اللي بدك ايها
+
+473
+00:42:09,610 --> 00:42:12,290
+يعني بيستخدم ال most recently compiled
+
+474
+00:42:12,290 --> 00:42:17,070
+architecture اخر واحدة لو في اكتر من واحدة اخر
+
+475
+00:42:17,070 --> 00:42:19,670
+واحدة عملتها compilation هو اللي بياخدها بال
+
+476
+00:42:19,670 --> 00:42:19,930
+instance
+
+477
+00:42:23,840 --> 00:42:32,420
+طبعا؟ اوكي ماشي يعني
+
+478
+00:42:32,420 --> 00:42:36,700
+في ال design اللي فات اتلاحظ
+
+479
+00:42:36,700 --> 00:42:41,760
+عملنا unit سمينا ي واحد عبارة عن XOR ال input اي
+
+480
+00:42:41,760 --> 00:42:46,990
+واحد انا اتلاحظ اي واحدهذا I2 وهي output واحد
+
+481
+00:42:46,990 --> 00:42:54,030
+وعملنا انسانس من ال end سمناها U2 و ال input I1 و
+
+482
+00:42:54,030 --> 00:42:55,450
+I2 و output is O
+
+483
+00:43:15,440 --> 00:43:18,200
+يعني برضه بيسمو هذا component in association على
+
+484
+00:43:18,200 --> 00:43:19,980
+الرغم من أنه ما استخدموناه ما استخدموناه ك��مة
+
+485
+00:43:19,980 --> 00:43:23,440
+component فيها بالمرة لكن هو بيعملك component
+
+486
+00:43:23,440 --> 00:43:28,020
+واحدة من XOR اتنين وواحدة من ال .. التانية من ال
+
+487
+00:43:28,020 --> 00:43:37,700
+and اللي هو اتنين ال port map ال port map زي ما
+
+488
+00:43:37,700 --> 00:43:44,760
+شوفنا بيحدد whichبورت من design entity هيتوصل مع
+
+489
+00:43:44,760 --> 00:43:49,060
+which signal of the inclusive architecture يعني
+
+490
+00:43:49,060 --> 00:43:52,400
+اللي هيش اللي هو ال higher level architecture ال
+
+491
+00:43:52,400 --> 00:43:54,240
+architecture اللي انت مستخدم فيها هيش اللي هي ال
+
+492
+00:43:54,240 --> 00:43:59,220
+component او ال innocence في
+
+493
+00:43:59,220 --> 00:44:07,620
+عندك تلت خيارات كل port of design entity ممكن
+
+494
+00:44:07,620 --> 00:44:12,460
+تمارسiation مع signalوالسجن اللي هذه معرفة بال
+
+495
+00:44:12,460 --> 00:44:15,400
+architecture ال inclosing ايش ال inclosing؟ يعني
+
+496
+00:44:15,400 --> 00:44:19,660
+في الهفؤادات مش استخدمنا XOR و AND اتنين ال
+
+497
+00:44:19,660 --> 00:44:22,640
+architecture هذه اللي استخدمنا فيها ال XOR و ال
+
+498
+00:44:22,640 --> 00:44:27,060
+AND بيسمون ال closing ايش؟ architecture تمام؟ اللي
+
+499
+00:44:27,060 --> 00:44:29,560
+هي .. اللي هي المحاوطة .. اللي استخدم فيها الاشي
+
+500
+00:44:29,560 --> 00:44:35,760
+كيف؟ اينها؟ اللي تحت الهفؤادة بيسمون ال closing
+
+501
+00:44:35,760 --> 00:44:38,320
+ايش؟ architecture تمام؟
+
+502
+00:44:40,740 --> 00:44:45,020
+أى design انت تستخدمها ك component كل port منها
+
+503
+00:44:45,020 --> 00:44:50,720
+بنفعل تعمل اشي عشان توصله مع signal اما عرفة بال
+
+504
+00:44:50,720 --> 00:44:57,140
+inclusive architecture او تديها expression او ال
+
+505
+00:44:57,140 --> 00:44:59,660
+keyword open لو بدك توصلها معاشر
+
+506
+00:45:08,810 --> 00:45:10,710
+الـ signals اللي في الـ inclusive architecture
+
+507
+00:45:10,710 --> 00:45:13,410
+اللي بتواصل مع ال ports تبع ذا entity عبارة عن
+
+508
+00:45:13,410 --> 00:45:20,250
+أيه؟ أول شيء ال ports لأن كل ال ports تعتبر أيه؟
+
+509
+00:45:20,250 --> 00:45:24,970
+signals، مظبوط؟
+
+510
+00:45:24,970 --> 00:45:30,650
+في ال ports كنا في التعريف تبعها ممكن تكتب signal
+
+511
+00:45:30,650 --> 00:45:35,510
+بشكل صريح أو ما تكتبها بس حتى لو كتبت تعتبر أيه؟
+
+512
+00:45:35,510 --> 00:45:39,830
+signalالـ input و ال output و ال in out و ال
+
+513
+00:45:39,830 --> 00:45:46,430
+buffer كل شيء كل ال post كلها إيش signals أو
+
+514
+00:45:46,430 --> 00:45:50,430
+signal انت معرفها في ال decorative part تبع ال
+
+515
+00:45:50,430 --> 00:45:53,570
+architecture مش جولنا في ال .. في ال architecture
+
+516
+00:45:53,570 --> 00:45:56,970
+between ال is و between ال begin فيه decorative
+
+517
+00:45:56,970 --> 00:46:03,730
+part ممكن أعمل decoration لأشياء كتير منها signals
+
+518
+00:46:05,810 --> 00:46:09,770
+فمعناته ال port تبع design entity انت بتستخدمها في
+
+519
+00:46:09,770 --> 00:46:16,310
+ال closing architecture ممكن توصل مع signal في ال
+
+520
+00:46:16,310 --> 00:46:20,310
+closing architecture او ينساب open او تديله some
+
+521
+00:46:20,310 --> 00:46:24,050
+expression حسبة معينة some expression اللي هو some
+
+522
+00:46:24,050 --> 00:46:28,090
+expression لكن
+
+523
+00:46:28,090 --> 00:46:31,530
+انت لو قديتله لو ال port associated مع expression
+
+524
+00:46:32,970 --> 00:46:36,310
+المفروض قيمة ال expression تكون static، يعني
+
+525
+00:46:36,310 --> 00:46:43,470
+constant، طبعا ماينفعش يكون في signals، تمام؟ يعني
+
+526
+00:46:43,470 --> 00:46:45,450
+at compilation time، لما ال compiler يعمل
+
+527
+00:46:45,450 --> 00:46:48,550
+compilation، لازم يقدر يعرف قيمة ال expression at
+
+528
+00:46:48,550 --> 00:46:54,030
+compilation إيه إيش، time، لو هو signals، كيف
+
+529
+00:46:54,030 --> 00:46:56,630
+هيعرف؟ ال signals بتخيلها للهدد، لل simulation
+
+530
+00:46:56,630 --> 00:46:57,630
+بتغير، مش هيكوا إلا
+
+531
+00:47:02,460 --> 00:47:09,420
+ماشي الحال او ممكن انت تسيب ال port open يعني
+
+532
+00:47:09,420 --> 00:47:19,340
+unconnected هذا بيفيد لل output ports لو
+
+533
+00:47:19,340 --> 00:47:23,400
+عندك output port ل design entity انت مش تستخدمها ك
+
+534
+00:47:23,400 --> 00:47:28,240
+component ممكن ال port مش شرط تتواصل مع signal في
+
+535
+00:47:28,240 --> 00:47:34,540
+الeclusive architecture كيف تقوله؟بنقوله open يعني
+
+536
+00:47:34,540 --> 00:47:39,700
+سيبه open unconnected بيصير انا مرة انا بستخدم
+
+537
+00:47:39,700 --> 00:47:42,660
+component فيها اربعة او اربعة خمس اقص مثلا او
+
+538
+00:47:42,660 --> 00:47:45,240
+اربعة بدي استخدم تلاتة و اتنين بديش استخدمهم ايش
+
+539
+00:47:45,240 --> 00:47:51,300
+ال motion؟ مالولاك؟ لل level اللي ورا ال output
+
+540
+00:47:51,300 --> 00:47:55,460
+مثلا تلاتة بدي اوصلهم مع ال level اللي بعدين و
+
+541
+00:47:55,460 --> 00:47:58,100
+اتنين بديش اوصلهم لسبب الأسباب ال design بده هيك
+
+542
+00:47:58,100 --> 00:48:03,940
+بدوش اكتر من هيكOkay فمعناته ليه ممكن ال port إذا
+
+543
+00:48:03,940 --> 00:48:13,240
+كان output ينعمل open يعني unconnected لكن
+
+544
+00:48:13,240 --> 00:48:20,280
+ال port إذا كان input ممكن تعمل open بس لازم في
+
+545
+00:48:20,280 --> 00:48:23,120
+الحالة دي تكون انت مديله default value في ال
+
+546
+00:48:23,120 --> 00:48:26,940
+integration إذا
+
+547
+00:48:26,940 --> 00:48:30,470
+فاكرينلما كنا في ال entity إذا في input بتقدر
+
+548
+00:48:30,470 --> 00:48:37,590
+تديله initial value default value تمام default is
+
+549
+00:48:37,590 --> 00:48:43,870
+value في الحلقة هذه بنفع تخلي open على اعتبار ان
+
+550
+00:48:43,870 --> 00:48:47,410
+هو هياخد قيمته عنوان من ال default value
+
+551
+00:48:56,610 --> 00:49:14,630
+بعض البرنامج بس لSimulation فقط لSimulation شوفوا
+
+552
+00:49:14,630 --> 00:49:22,070
+الفجر التالي ستة اتنين ستة تلاتة مرنا
+
+553
+00:49:22,070 --> 00:49:22,710
+عليه يمكن
+
+554
+00:49:26,840 --> 00:49:30,480
+في ال design تبعنا ال structure فعلا فعلا عمل ال
+
+555
+00:49:30,480 --> 00:49:37,540
+U1 and ال U2 و تلاحظ ال I1 port من ال entity هذه
+
+556
+00:49:37,540 --> 00:49:41,780
+مش هيك و لا وصلها مع ال A ال A port في ال
+
+557
+00:49:41,780 --> 00:49:47,580
+inclusive architecture مش هيك و لا و ال I2 برضه
+
+558
+00:49:47,580 --> 00:49:52,380
+port في ال entity هذه وصلها مع ال B ال B signal و
+
+559
+00:49:52,380 --> 00:49:55,360
+بتحديد port في ال inclusive architecture مش هيك و
+
+560
+00:49:55,360 --> 00:50:01,110
+لاالـ artwork تباع ال entity هذه وصلها مع ال sum
+
+561
+00:50:01,110 --> 00:50:04,830
+ال sum برضه في ال architecture ال closing يعتبر
+
+562
+00:50:04,830 --> 00:50:08,670
+part مش حاجة تكون part في ال closing المهم يكون
+
+563
+00:50:08,670 --> 00:50:12,710
+signal تموّل يمكن يكون له signal و كده بالنسبالي
+
+564
+00:50:12,710 --> 00:50:20,470
+ال carry اتلاحظ هنا ماسبش ولا اي اش open ماسبش ولا
+
+565
+00:50:20,470 --> 00:50:25,850
+اي اش open unconnectedعلى اعتبار ال design زى ما
+
+566
+00:50:25,850 --> 00:50:29,370
+تشوفين لازم الكلام هاد مش هيك و الان انا لازمني ال
+
+567
+00:50:29,370 --> 00:50:34,350
+sum هدول لازميني اكيد عشان اعرف اجمع two inputs و
+
+568
+00:50:34,350 --> 00:50:38,990
+لازمني في ال output sum and air and carry لذلك ولا
+
+569
+00:50:38,990 --> 00:50:43,830
+واحدة من ال ports are air is open مش هيك و لا
+
+570
+00:50:53,460 --> 00:50:58,820
+بتلاحظ في ال port map ال association symbol اللي
+
+571
+00:50:58,820 --> 00:51:03,680
+هو العلمة هذه مش هيك كنت بقول اي واحد is
+
+572
+00:51:03,680 --> 00:51:07,200
+associated with ايه؟ مانو حكت بيه ناحي العلمة هذه؟
+
+573
+00:51:07,200 --> 00:51:12,840
+فهذا ال symbol تبع ال .. ال .. ال .. ال .. ال
+
+574
+00:51:12,840 --> 00:51:16,740
+signal تبع ال design entity port من كتاب ناحية
+
+575
+00:51:16,740 --> 00:51:19,400
+الشمال و تبع ال inclusive انا كتير شبه كتاب ناحية
+
+576
+00:51:19,400 --> 00:51:25,550
+ايهاش؟ ناحية اللي هو ال .. ال .. اليمينو الطريقة
+
+577
+00:51:25,550 --> 00:51:30,550
+هذه إذا كتبت الأسماء ال post ساعتها بنقول we are
+
+578
+00:51:30,550 --> 00:51:33,950
+using named abstraction يعني abstraction بالاسم
+
+579
+00:51:33,950 --> 00:51:37,350
+بشكل
+
+580
+00:51:37,350 --> 00:51:46,530
+صريح و في الحالة هذه الترتيب مش مشكلة أيه معناه
+
+581
+00:51:46,530 --> 00:51:48,870
+لما عملنا في الأول ال port map ال abstraction
+
+582
+00:51:48,870 --> 00:51:53,380
+عملنا في الأول أي واحد مع ال a و الأيتين مع مين؟مع
+
+583
+00:51:53,380 --> 00:51:58,240
+ال B لكن الأوعات ككلام و في الآخر عملنا ال sum مش
+
+584
+00:51:58,240 --> 00:52:06,760
+هيك لو عملناها كده ال I2 مع ال B و ال O1 مع ال sum
+
+585
+00:52:06,760 --> 00:52:11,200
+و ال I1 مع ال A ده same هتحقق نفس ال association
+
+586
+00:52:11,200 --> 00:52:15,520
+لأنه named لأنه حددت يعني هذا هيتوصل مع مين
+
+587
+00:52:15,520 --> 00:52:20,040
+بالتحديد و ال O1 مع مين بالتحديد و ال I1 مع مين
+
+588
+00:52:20,040 --> 00:52:25,040
+بالتحديدبالتالي ال situation هدا و اللي فات are
+
+589
+00:52:25,040 --> 00:52:31,340
+the same مختلفش لكن فيه برضه نوع تاني من ال
+
+590
+00:52:31,340 --> 00:52:35,280
+situation مش some position ال situation بيعتمد على
+
+591
+00:52:35,280 --> 00:52:44,960
+الموقع والتالي
+
+592
+00:52:44,960 --> 00:52:48,300
+ال signals are situated بناء على موقعهم في ال
+
+593
+00:52:48,300 --> 00:52:49,580
+declaration
+
+594
+00:52:53,090 --> 00:52:59,070
+طلع هنا مثلا اتلاحظ
+
+595
+00:52:59,070 --> 00:53:02,950
+هنا ما استخدمش اللي هو ال name ال association كتب
+
+596
+00:53:02,950 --> 00:53:07,950
+a و b و some كيف في الحالة دي بيعتمد على التوصيل
+
+597
+00:53:07,950 --> 00:53:12,390
+بيرجع لل port map تبع التمييه لل port ال post تبع
+
+598
+00:53:12,390 --> 00:53:18,590
+التمييه SO بيلاقي اول اشي معرف من ال I1 فبيفهم ان
+
+599
+00:53:18,590 --> 00:53:24,470
+ال A is connected to I1 التاني اشي معرف منمين مين
+
+600
+00:53:24,470 --> 00:53:29,230
+التاني هنا ال B فبيرفع ان ال B is connected مع مين
+
+601
+00:53:29,230 --> 00:53:36,770
+مع ال I2 و بعدين تالت ايش كانت بمين تالت ايش
+
+602
+00:53:36,770 --> 00:53:41,310
+بالنسبة لها دي مين ال O1 و تالت ايش هنا في ال list
+
+603
+00:53:41,310 --> 00:53:45,570
+هذه مين ال sum فيرفع ان التالت مع التالت الاول مع
+
+604
+00:53:45,570 --> 00:53:48,610
+الاول التاني مع التاني التالت معاش مع التالت
+
+605
+00:53:48,610 --> 00:53:53,860
+فبيسموه position associationلذلك لو كتبت تهالجات
+
+606
+00:53:53,860 --> 00:53:58,220
+بدل هذه كتب بي و اي و sum في الحالة هذه هيوصل بي
+
+607
+00:53:58,220 --> 00:54:05,120
+مع مين؟ مع الواحد و ال اي؟ و ال sum؟ مع ال او واحد
+
+608
+00:54:05,120 --> 00:54:08,640
+طبعا
+
+609
+00:54:08,640 --> 00:54:13,720
+ال position association واضح انه more concise يعني
+
+610
+00:54:13,720 --> 00:54:18,380
+مقتصر موجز اكتر لكن ممكن واحد يجي بالغلط مش شكوى
+
+611
+00:54:18,380 --> 00:54:22,450
+ده لذلك الأفضل تستخدمه دايما ياشالـ Named
+
+612
+00:54:22,450 --> 00:54:24,810
+Association عشان تكون متأكد انك تتواصل إيه ماعيش
+
+613
+00:54:24,810 --> 00:54:31,010
+تمام؟
+
+614
+00:54:31,010 --> 00:54:42,590
+وكان
+
+615
+00:54:42,590 --> 00:54:45,210
+في الـ Structure Design تبعنا كان في ال statement
+
+616
+00:54:45,210 --> 00:54:51,400
+ال .. ال component التاني هذه اللي بنعملهابرضه ال
+
+617
+00:54:51,400 --> 00:54:55,260
+components ال component in association برضه بنقول
+
+618
+00:54:55,260 --> 00:54:59,680
+عليهم concurrent statements concurrent خلّي بالك
+
+619
+00:54:59,680 --> 00:55:05,020
+أي شيء concurrent ماعدا ياش اللي جوه process أو
+
+620
+00:55:05,020 --> 00:55:07,600
+بعد كده لو ضال وقت اللي جوه ال sub program زي ال
+
+621
+00:55:07,600 --> 00:55:11,080
+functions و ال procedures otherwise كله ياش
+
+622
+00:55:11,080 --> 00:55:15,260
+concurrent حتى انك تعمل component انت زي ياش ال
+
+623
+00:55:15,260 --> 00:55:20,930
+concurrentو اتعرف لو حصل اي event ايه event يعني
+
+624
+00:55:20,930 --> 00:55:26,530
+اي change على اي signal تمام مصاحبة ل component
+
+625
+00:55:26,530 --> 00:55:32,710
+تبع component signal input ل design entity و ال
+
+626
+00:55:32,710 --> 00:55:38,630
+entity مستخدمة في component تمام
+
+627
+00:55:38,630 --> 00:55:45,310
+ساعتها ال component executes تشتغل تمام ال
+
+628
+00:55:45,310 --> 00:55:49,000
+component مقاومة فيها entityو ال input تقيلها
+
+629
+00:55:49,000 --> 00:55:52,640
+input و ال input تتغير يعني سار even ساعتها ال
+
+630
+00:55:52,640 --> 00:55:55,040
+output على ال input لازم يتغير مش هيك ��لا و بالذلك
+
+631
+00:55:55,040 --> 00:55:58,080
+بنقول ان ال .. ال .. ال .. ال component هذه is ..
+
+632
+00:55:58,080 --> 00:56:00,840
+is .. is .. it executes ال instance هذه بتشتغل
+
+633
+00:56:00,840 --> 00:56:04,420
+تمام ولا فتطلق ال outputs تبعونها الجداد مش هيك
+
+634
+00:56:04,420 --> 00:56:08,900
+ولا لأنه يلها outputs و ال outputs يعني طبيعي انه
+
+635
+00:56:08,900 --> 00:56:11,240
+في .. في العادة they drive some other inputs مش
+
+636
+00:56:11,240 --> 00:56:15,820
+هيك ولا اي نعم هذا ايش ال .. ال .. بنقول
+
+637
+00:56:30,350 --> 00:56:34,990
+هذه شغلة بسيطة ولكن ال component insertion اللى
+
+638
+00:56:34,990 --> 00:56:39,350
+شوفناها ماكان جزء من ال phdl انه بيستخدم اسم ال
+
+639
+00:56:39,350 --> 00:56:42,090
+design بتاعة بشكل مباشر فنعمل insertion من ال
+
+640
+00:56:42,090 --> 00:56:48,230
+component لغاية فترة معينة بعد كده صار جزء من ال
+
+641
+00:56:48,230 --> 00:56:52,210
+phdl كان في الأول الطريقة الجديدة هي الطريقة
+
+642
+00:56:52,210 --> 00:56:55,390
+الجديدة more versatile أحسن اللى هتشوفها الجهة
+
+643
+00:57:16,590 --> 00:57:19,850
+طبعا يعني انت في الآخر لازم اي component تتعرفها
+
+644
+00:57:19,850 --> 00:57:23,890
+تعملها تكون يعني فيه design تدخله فيه تركيبها مش
+
+645
+00:57:23,890 --> 00:57:27,530
+هيك و لا بينعمل لازم تعمل binding لل component مع
+
+646
+00:57:27,530 --> 00:57:30,710
+ال entity هذي تربطهم مع بعض تعملهم ماشي و تقول انا
+
+647
+00:57:30,710 --> 00:57:33,130
+فيه ان ال component ماشي لكن في الآخر بدك تعرف ال
+
+648
+00:57:33,130 --> 00:57:35,350
+functionality بتاعتها بعدين بدك design أيش entity
+
+649
+00:57:35,350 --> 00:57:38,570
+فبنقول we are binding ال component هذه مع مين مع
+
+650
+00:57:38,570 --> 00:57:41,690
+design entity الفلانية okay
+
+651
+00:57:47,610 --> 00:57:53,150
+إذا استخدمت ال components في ال architecture بدك
+
+652
+00:57:53,150 --> 00:57:57,930
+تعمل declaration لكل component هتستخدمها تعمله بال
+
+653
+00:57:57,930 --> 00:58:01,750
+decorative part تبع ال architecture قالت احنا
+
+654
+00:58:01,750 --> 00:58:04,690
+شايفين بالطريقة التانية ال indirect مولا إذا
+
+655
+00:58:04,690 --> 00:58:07,910
+استخدمت components في ال design و تاني شايفين ال
+
+656
+00:58:07,910 --> 00:58:12,150
+structure بدك كل component هتستخدمها تعملها ايش ال
+
+657
+00:58:12,150 --> 00:58:15,590
+declaration في ال decorative part تبع ال
+
+658
+00:58:15,590 --> 00:58:21,930
+architectureو بعد ان تبدأ في الـ statement part
+
+659
+00:58:21,930 --> 00:58:26,090
+تبدأ تعمل instances من ال components و تعمل بينهم
+
+660
+00:58:26,090 --> 00:58:33,010
+اللي هو interconnections زي ما هنشوف و بعدين تعمل
+
+661
+00:58:33,010 --> 00:58:37,610
+binding between كل component حتوصلها مع اي design
+
+662
+00:58:37,610 --> 00:58:39,610
+entity و بتنعمل
+
+663
+00:58:46,740 --> 00:58:49,420
+بالطريقة هذه بيسمي اندعى designing the
+
+664
+00:58:49,420 --> 00:58:52,600
+instantiation زي ما هنشوف خليني نشوف ال listing
+
+665
+00:58:52,600 --> 00:58:58,940
+نرجع الفيجور اللي فات اللي هي ال statement التانية
+
+666
+00:58:58,940 --> 00:59:04,560
+ايوة
+
+667
+00:59:04,560 --> 00:59:11,120
+هنا شوف هاي ال component ايش ممكن تكون
+
+668
+00:59:11,120 --> 00:59:14,320
+instantiation
+
+669
+00:59:14,320 --> 00:59:20,810
+label تديها labelبعدين تكتب كلمة component ال
+
+670
+00:59:20,810 --> 00:59:25,870
+keyword هذه optional و بعدين اسم ال component و
+
+671
+00:59:25,870 --> 00:59:28,770
+بعدين port map عادي زي اللي فوق بس أنا component
+
+672
+00:59:28,770 --> 00:59:34,210
+هيش نام مش entity هيش نام و ال component هيكون is
+
+673
+00:59:34,210 --> 00:59:41,150
+bound مربوطة بيهش ب entity مربوطة
+
+674
+00:59:41,150 --> 00:59:44,550
+ب design entity تمام okay
+
+675
+00:59:46,750 --> 00:59:56,030
+بنشوف المثال بيوضح أكتر طلع
+
+676
+00:59:56,030 --> 01:00:10,690
+على ال listing التالي اي
+
+677
+01:00:10,690 --> 01:00:18,980
+نعم شوف entity have other isهي ال ports a and b in
+
+678
+01:00:18,980 --> 01:00:21,980
+standard logic و ال sum will carry out of standard
+
+679
+01:00:21,980 --> 01:00:24,800
+logic and have other ماتغيرش هذه entity
+
+680
+01:00:24,800 --> 01:00:28,620
+declaration عادي ماروش دع��ة بالموضوع اصلا الشغل
+
+681
+01:00:28,620 --> 01:00:33,460
+الجديد وين هال gate؟ في ال architecture يقول ان هو
+
+682
+01:00:33,460 --> 01:00:38,140
+يستخدم components الطريقة ال indirect لذلك every
+
+683
+01:00:38,140 --> 01:00:41,900
+component will be used must be declared بال
+
+684
+01:00:41,900 --> 01:00:44,720
+declarative part تبقى مين؟الـ architecture اللي
+
+685
+01:00:44,720 --> 01:00:49,220
+between ال is and ال is and ال bigger فعلاً هاتوب
+
+686
+01:00:49,220 --> 01:00:55,720
+يقول ان في عندي component اسمه xr2 وهي ال parts
+
+687
+01:00:55,720 --> 01:01:01,700
+سبعنا اطلع هاتوب هنا بكتب جواها ال parts عند هو
+
+688
+01:01:01,700 --> 01:01:04,820
+بكون already عامل xr2 كdesign entity عاملها entity
+
+689
+01:01:04,820 --> 01:01:08,880
+decoration و architecture وعملها parts ومستخدم نفس
+
+690
+01:01:08,880 --> 01:01:13,840
+اسم ال parts اللي هناطبعا فانت كأنك هنا بال port
+
+691
+01:01:13,840 --> 01:01:17,120
+statement هنا بتاعة ال component you are copying
+
+692
+01:01:17,120 --> 01:01:20,680
+ال port statement من ال declaration تبع ال end
+
+693
+01:01:20,680 --> 01:01:25,480
+اللي هتتوصل معاه طبعا فهي بيقول port أي واحد و
+
+694
+01:01:25,480 --> 01:01:28,120
+ايتين standard logic و input و لو واحد out
+
+695
+01:01:28,120 --> 01:01:31,460
+standard logic end component هذا بيسمي component
+
+696
+01:01:31,460 --> 01:01:34,400
+declaration طبعا ده ال component ده
+
+697
+01:01:42,110 --> 01:01:48,030
+نفس الأسماء .. نفس الأسماء .. نفس الأسماء ال ports
+
+698
+01:01:48,030 --> 01:01:53,270
+يعني نفس الأسماء عملنا
+
+699
+01:01:53,270 --> 01:01:59,630
+component بتاعنا declaration إلها نسميها and اتنين
+
+700
+01:01:59,630 --> 01:02:04,590
+وهي ال ports تبعونها يبقى عملنا ال port
+
+701
+01:02:04,590 --> 01:02:09,400
+declarationاللي اتقالتها ليش؟ قدوا يعملوا
+
+702
+01:02:09,400 --> 01:02:12,840
+instances مش هيك ولا؟ خلي بالك هذا الموضوع مش جارة
+
+703
+01:02:12,840 --> 01:02:20,380
+declaration لسه ماعملش instances مش هيك؟ تمام قالت
+
+704
+01:02:20,380 --> 01:02:24,080
+لك يواحد .. اللي ليه اقول تبعها مش هيك ولا؟ الاسم
+
+705
+01:02:24,080 --> 01:02:30,560
+يقول ان انا unique نعم و بعدين XO اتنين من هذه
+
+706
+01:02:30,560 --> 01:02:33,900
+يقول ان انا بدأ اعمل instance من هذه تمام؟ وهي ال
+
+707
+01:02:33,900 --> 01:02:38,330
+port mapهي ال port map و خلّي بالك اللي هي ال I1
+
+708
+01:02:38,330 --> 01:02:41,270
+of this component تواصل مع مين؟ مع ال A و ال A
+
+709
+01:02:41,270 --> 01:02:45,770
+وين؟ ال A of ال top level اللي هي هذه مش هيك و لا
+
+710
+01:02:45,770 --> 01:02:50,770
+ده نفس طريقة ال map بتقدر تعمل named و بتقدر تعمل
+
+711
+01:02:50,770 --> 01:02:54,530
+positional بنعمل طريقتها بنعمل named and ايش و
+
+712
+01:02:54,530 --> 01:03:03,690
+بنعمل اللي هي positional تمام؟ اوكي ماشي و هنا عمل
+
+713
+01:03:03,690 --> 01:03:07,060
+innocence تانية من مين؟من الاند اتنين اللي هي
+
+714
+01:03:07,060 --> 01:03:12,760
+declared here check اوكي ماشي هذا indirect
+
+715
+01:03:12,760 --> 01:03:18,760
+component use استخدامه بشكل ايش غير مباشر لو ليش
+
+716
+01:03:18,760 --> 01:03:21,940
+indirect لو اتلاحظ لحد الان ماحددناش طب ال
+
+717
+01:03:21,940 --> 01:03:24,660
+component هذي مكونة من which entity مش ذا entity
+
+718
+01:03:24,660 --> 01:03:28,860
+مش محددة مش هيكوية لها لحد الان مش مربوطة اتلاحظ
+
+719
+01:03:28,860 --> 01:03:34,980
+هنا بقول component طب ال component هذي ايش اند
+
+720
+01:03:34,980 --> 01:03:38,690
+اتنينالايحاد ال functionality تبعتها ال design
+
+721
+01:03:38,690 --> 01:03:43,850
+تتربط معاها زي ما هتشوفها ال gate ال gate مجرد
+
+722
+01:03:43,850 --> 01:03:47,190
+تقولها هتستخدم coupon الاسم I and II طب ماشي ال
+
+723
+01:03:47,190 --> 01:03:50,470
+coupon هتهدي ايش ال functionality ايش ال design
+
+724
+01:03:50,470 --> 01:03:55,190
+تبعتها نعملها later نعملها ال gate هنعملها ان شاء
+
+725
+01:03:55,190 --> 01:03:55,250
+الله
+
+726
+01:04:22,040 --> 01:04:25,840
+طلع على الفيجر التالي فانشوف ال formal syntax تبع
+
+727
+01:04:25,840 --> 01:04:32,360
+ال component declaration فيجر 6.4 هذا
+
+728
+01:04:32,360 --> 01:04:36,800
+component
+
+729
+01:04:36,800 --> 01:04:39,860
+declaration بتكتب component و بتدخل fire و ال is
+
+730
+01:04:39,860 --> 01:04:43,800
+optional هنا و بعدين port و بعدين اللي هو local
+
+731
+01:04:43,800 --> 01:04:48,540
+port ال interface list و بعدين end و component و
+
+732
+01:04:48,540 --> 01:04:53,290
+بعدين ممكن تنهي بنفس ال component اللي هو nameالـ
+
+733
+01:04:53,290 --> 01:04:58,290
+Local Point On First List ممكن تكتب Signal ممكن
+
+734
+01:04:58,290 --> 01:05:05,550
+تكتب
+
+735
+01:05:05,550 --> 01:05:09,350
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+736
+01:05:09,350 --> 01:05:10,170
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+737
+01:05:10,170 --> 01:05:11,830
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+738
+01:05:11,830 --> 01:05:16,890
+Signal ممكن تكتب
+
+739
+01:05:16,890 --> 01:05:22,230
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+740
+01:05:22,230 --> 01:05:22,230
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+741
+01:05:22,230 --> 01:05:22,230
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+742
+01:05:22,230 --> 01:05:22,230
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+743
+01:05:22,230 --> 01:05:22,230
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+744
+01:05:22,230 --> 01:05:22,230
+Signal ممكن تكتب Signal ممكن تكتب Signal ممكن تكتب
+
+745
+01:05:22,230 --> 01:05:24,500
+Signal ممكن تكتب Signalهذه اللي هو ال component
+
+746
+01:05:24,500 --> 01:05:28,600
+declaration
+
+747
+01:05:28,600 --> 01:05:45,980
+هنتقل
+
+748
+01:05:45,980 --> 01:05:52,170
+إلى ال bitingلما عملنا في ال design تبعنا ال
+
+749
+01:05:52,170 --> 01:05:57,530
+innocence هذه من ال component هذه ال innocence
+
+750
+01:05:57,530 --> 01:06:01,550
+must be bound to some design entity مش محدد لحتى
+
+751
+01:06:01,550 --> 01:06:08,510
+الآن ال design أيش اللي هو entity ممكن
+
+752
+01:06:08,510 --> 01:06:10,970
+تعمل كلام هذا باستخدام configuration declaration
+
+753
+01:06:18,200 --> 01:06:23,440
+لكن خلّي الموضوع تاني بتكتب file مختلف بيسموه
+
+754
+01:06:23,440 --> 01:06:26,940
+configuration file بتحدد كل component هتتوصل مع
+
+755
+01:06:26,940 --> 01:06:32,620
+which entity تمام ولا لها طريقة لكن حاجتي هنستخدم
+
+756
+01:06:32,620 --> 01:06:37,960
+اش default configuration شوف كيف يعمل binding يعني
+
+757
+01:06:37,960 --> 01:06:42,120
+يربط component بزا انتتي باستخدام ال default
+
+758
+01:06:42,120 --> 01:06:46,260
+configurationحرش العالمين بيداكش ال default إلا
+
+759
+01:06:46,260 --> 01:06:49,060
+طريقة إذا أنت مستعد تتطلع تتطلع تتطلع تتطلع تتطلع
+
+760
+01:06:49,060 --> 01:06:49,220
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+761
+01:06:49,220 --> 01:06:51,060
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+762
+01:06:51,060 --> 01:06:53,700
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+763
+01:06:53,700 --> 01:06:59,780
+تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع تتطلع
+
+764
+01:06:59,780 --> 01:07:09,300
+تتطلع تتطلع تتطل
+
+765
+01:07:10,860 --> 01:07:14,840
+و ال port interface بنعتبرهم اه بس بنفس الاشي اذا
+
+766
+01:07:14,840 --> 01:07:21,360
+نفس ال identical names and types ال
+
+767
+01:07:21,360 --> 01:07:25,640
+default configuration rules ان ال component
+
+768
+01:07:25,640 --> 01:07:28,620
+بيعملها binding مع مين بيدور هل في اللعبة فيه
+
+769
+01:07:28,620 --> 01:07:34,840
+design a تقيلها نفس الاسم زي ال component و تحتفظ
+
+770
+01:07:34,840 --> 01:07:38,210
+على انه مش شرط يكون نفس الاسمبس اذا مش نفس الاسم
+
+771
+01:07:38,210 --> 01:07:41,090
+مانفعش اعتمد على default ايه اش لازم اوه لامن ل ال
+
+772
+01:07:41,090 --> 01:07:45,550
+explicit file و تحدد تكتب فيه اللي بدكيه يعني ال
+
+773
+01:07:45,550 --> 01:07:48,230
+default بيدور بيشوف هل في في ال library في
+
+774
+01:07:48,230 --> 01:07:53,530
+component compiled لها نفس الاسم و نفس ال port
+
+775
+01:07:53,530 --> 01:07:57,590
+interface يعني ايش نفس ال port interface ال ports
+
+776
+01:07:57,590 --> 01:08:03,090
+لهم نفس ال اسماء ال ports و نفس ال data types تمام
+
+777
+01:08:04,980 --> 01:08:08,280
+نفس الـ data types واضح ان الـ direct insertion
+
+778
+01:08:08,280 --> 01:08:13,560
+اللي شوفناه قبل كده انه أثر بكتير مشاكل ولاك لكن
+
+779
+01:08:13,560 --> 01:08:19,960
+التاني هذا is more flexible
+
+780
+01:08:19,960 --> 01:08:23,180
+التاني
+
+781
+01:08:23,180 --> 01:08:26,580
+انه انت بتقدر تتحكم يعني بتكتب اسم ال component و
+
+782
+01:08:26,580 --> 01:08:29,960
+later on بتشوف هتوصل ال component مع مين بس بتجه
+
+783
+01:08:29,960 --> 01:08:35,350
+تعمل configuration ايهاش configuration fileOkay؟
+
+784
+01:08:35,350 --> 01:08:37,810
+إذلك احنا لغاية ما يوصل ال chapter هذا .. مش حاجة
+
+785
+01:08:37,810 --> 01:08:40,810
+لكي يوصل على فكرة في ال .. في ال semester هذا ..
+
+786
+01:08:40,810 --> 01:08:45,650
+كنت انا بشرحهم مرات في ال .. هذا حسب ترتيب الشباتر
+
+787
+01:08:45,650 --> 01:08:49,370
+في الكتب، يختلف من كتاب لكتاب، لكن ايه في وقت
+
+788
+01:08:49,370 --> 01:08:52,710
+الرشد تطلع انت على chapter اللي هو خمستاشر، سهل،
+
+789
+01:08:52,710 --> 01:08:57,340
+انا مش .. مش .. مش الجاضي، okay؟الذلك يعني هنستخدم
+
+790
+01:08:57,340 --> 01:09:02,760
+ال .. ال .. ال .. ال direct تمام؟ ان اسم ال design
+
+791
+01:09:02,760 --> 01:09:07,040
+entity بشكل مباشر هحطوه ايش؟ اللي هي بال .. بال
+
+792
+01:09:07,040 --> 01:09:11,140
+top level اللي هو design entity من غير ما استخدم
+
+793
+01:09:11,140 --> 01:09:13,500
+ال component .. اسم ال .. ال key و ال component
+
+794
+01:09:13,500 --> 01:09:16,060
+يعني من غير ما استخدم ال direct مثلا هستخدم ال
+
+795
+01:09:16,060 --> 01:09:20,200
+direct ال direct اللي هو method
+
+796
+01:09:25,540 --> 01:09:27,880
+حتى هنا انا مبين لي كمان السؤال اللي انت سألته و
+
+797
+01:09:27,880 --> 01:09:31,340
+اعقبلك عليه اذا استخدم ال support set مش شرط يكون
+
+798
+01:09:31,340 --> 01:09:36,180
+نفس ال port names مش نفس ال ايش ال port names عشان
+
+799
+01:09:36,180 --> 01:09:41,780
+تطلع التفاصيل على chapter اللي هو خمستاش هد ايش
+
+800
+01:09:41,780 --> 01:09:43,380
+هد؟ هد شوفناها هدي؟
+
+801
+01:10:00,710 --> 01:10:03,630
+صيرنا عارفين التلاتة styles اللي هو ال data flow و
+
+802
+01:10:03,630 --> 01:10:08,590
+ال structure و ال behavior كل نظرية بتقدر تعمل أي
+
+803
+01:10:08,590 --> 01:10:10,850
+design حابداني اللي هي تلهاف قدر مش مستحيل عملنا
+
+804
+01:10:10,850 --> 01:10:17,050
+بتلاتة methods بنعمل لكن انت بتستخدم السهل استخدمه
+
+805
+01:10:17,050 --> 01:10:21,230
+السهل مش هيك هو ال data flow طبعا لكن اللي بيصير
+
+806
+01:10:21,230 --> 01:10:23,930
+عمليا ممكن نخلط في نفس ال design يكون من هذا على
+
+807
+01:10:23,930 --> 01:10:28,570
+هذا مش شرط يكون في نفسي يكون pure data flow او
+
+808
+01:10:28,570 --> 01:10:29,470
+pure كذا
+
+809
+01:10:33,920 --> 01:10:38,760
+تطلع على ال listing التالي بديلك mix ال style half
+
+810
+01:10:38,760 --> 01:10:45,800
+other مستخدم data flow على behavioral تطلع على ال
+
+811
+01:10:45,800 --> 01:10:53,600
+listing ال
+
+812
+01:10:53,600 --> 01:10:59,260
+entity ما تغيرتش ال architecture فعلا هي sum بيشوف
+
+813
+01:10:59,260 --> 01:11:06,910
+ax or b على data flowصح؟ و بينما الباقي ال .. ال
+
+814
+01:11:06,910 --> 01:11:10,710
+carry عملوا عن طريق إيش؟ possessed بقت
+
+815
+01:11:10,710 --> 01:11:13,290
+behaviorally بقت هو هو هو هو هو هو هو هو هو هو هو
+
+816
+01:11:13,290 --> 01:11:14,190
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+817
+01:11:14,190 --> 01:11:15,010
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+818
+01:11:15,010 --> 01:11:15,790
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+819
+01:11:15,790 --> 01:11:16,270
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+820
+01:11:16,270 --> 01:11:17,070
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+821
+01:11:17,070 --> 01:11:20,130
+هو هو هو هو
+
+822
+01:11:20,130 --> 01:11:20,130
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+823
+01:11:20,130 --> 01:11:20,130
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+824
+01:11:20,130 --> 01:11:20,130
+هو هو هو هو هو هو هو هو هو هو هو ��و هو هو هو هو هو
+
+825
+01:11:20,130 --> 01:11:20,130
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+826
+01:11:20,130 --> 01:11:20,130
+هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو هو
+
+827
+01:11:20,130 --> 01:11:28,150
+هو هو هو هو هو هو هو هووهذه على بعضها إيه إيه إيه
+
+828
+01:11:28,150 --> 01:11:34,350
+إيه مش ممكن تقارن، فبنفع الترتيب مالوش اعتبار،
+
+829
+01:11:34,350 --> 01:11:36,450
+مالوش اعتبار
+
+830
+01:12:05,060 --> 01:12:10,660
+تلاحظ حتى ال data flow بيوصف لك ال behavior لأنه
+
+831
+01:12:10,660 --> 01:12:13,840
+simple statements واحدة ورا التانية مظبوط ولا ؟
+
+832
+01:12:13,840 --> 01:12:19,000
+تقول a بيساوي a plus b و c بيساوي كده .. بالك ..
+
+833
+01:12:19,000 --> 01:12:21,260
+لكن ال behavior العادي اللي بيستخدم ال process
+
+834
+01:12:21,260 --> 01:12:25,920
+بيوصف الاشي بشكل algorithmic يعني مثلا تقول ب
+
+835
+01:12:25,920 --> 01:12:32,600
+layer شغال أعلى .. بالك ولا؟ بالذات في حاجات بتكون
+
+836
+01:12:32,600 --> 01:12:38,180
+complex مرات ال algorithmsممكن حسب ال .. ال .. ال
+
+837
+01:12:38,180 --> 01:12:41,740
+completion بتاعة ال algorithm مبكونش مجرد أكامن
+
+838
+01:12:41,740 --> 01:12:47,060
+استفادة اللي هم ورا بعض مش هيك و لا okay لكن بنقول
+
+839
+01:12:47,060 --> 01:12:50,820
+انه ال .. ال .. ال .. يعني .. يعني انت بتقدر تعرف
+
+840
+01:12:50,820 --> 01:12:52,840
+ال behavior بتاع ال system حتى لو كان data flow مش
+
+841
+01:12:52,840 --> 01:12:57,260
+هيك و لا لكن هذا يستخدم ال data flow لل system زي
+
+842
+01:12:57,260 --> 01:13:00,980
+ايش اللي هي ال .. البسيط اللي simple okay okay
+
+843
+01:13:07,670 --> 01:13:13,990
+و ميزتي ال dataflow انه بسهولة تعرف ال hardware
+
+844
+01:13:13,990 --> 01:13:21,250
+اللى ممكن يطلع و
+
+845
+01:13:21,250 --> 01:13:24,450
+ممكن تحويلها كمان ل process هنشوفه بعد كده ان شاء
+
+846
+01:13:24,450 --> 01:13:30,810
+الله ال concurrent signal assignment statement
+
+847
+01:13:30,810 --> 01:13:34,610
+ممكن تتحول ل process لو بدك
+
+848
+01:13:49,570 --> 01:13:52,710
+بينما تلاحظ بال structure هل انت بال structure
+
+849
+01:13:52,710 --> 01:14:00,650
+بتقدر تعرف ال behavior؟ as long as you don't enter
+
+850
+01:14:00,650 --> 01:14:04,490
+اللي هو ال entities اللي تحت خالص مابتعرفش انت بس
+
+851
+01:14:04,490 --> 01:14:12,250
+انت كله components موصلة مع بعض صح؟ ال behavior
+
+852
+01:14:12,250 --> 01:14:17,040
+مابتعرفوشيعني كنت عارف ال behavioral بشكل زي ما
+
+853
+01:14:17,040 --> 01:14:20,140
+بتقول يعني ال top خالص يعني بتعرف حد يبتجمع و حد
+
+854
+01:14:20,140 --> 01:14:22,660
+بتضحك و كده لكن مش عارف كل واحدة كيف شغال ال
+
+855
+01:14:22,660 --> 01:14:26,680
+behavior مش عارف هو اين اه الا اذا انزلت ل .. ل
+
+856
+01:14:26,680 --> 01:14:30,100
+layer تحتاني خالص و عرفت ال entities من جوا كيف
+
+857
+01:14:30,100 --> 01:14:33,840
+بتشتغل بتقدر .. يعني otherwise من ال top تطلع على
+
+858
+01:14:33,840 --> 01:14:35,840
+ال .. ال structure اللي بيشتغل على ال components
+
+859
+01:14:35,840 --> 01:14:38,740
+you cannot know ال behavior تبعي اللي هو ال system
+
+860
+01:14:39,910 --> 01:14:41,850
+لكن من ال behavior على ما هو behavioral processes
+
+861
+01:14:41,850 --> 01:14:45,310
+مبينة algorithm بتعرف كيف شغال ايش .. كيف بيشكل و
+
+862
+01:14:45,310 --> 01:14:47,950
+كيف ال algorithm تبعه من data flow which is very
+
+863
+01:14:47,950 --> 01:14:50,630
+simple مبينة يعني استخدمت ورا تاني ماشي ورا بعض
+
+864
+01:14:50,630 --> 01:14:54,370
+you know على طول كيف ال .. اللي هو ال .. ال
+
+865
+01:14:54,370 --> 01:15:02,060
+behavior مش شاكه ولا ..و خلّي بالك بال structure
+
+866
+01:15:02,060 --> 01:15:06,420
+اللي هو design لازم في الآخر خالص اللي هو انك توصل
+
+867
+01:15:06,420 --> 01:15:09,040
+لل components اللي في ال .. اللي في ال .. اللي في
+
+868
+01:15:09,040 --> 01:15:12,620
+ال bottom level انها تنعمل يا ب data flow يا إيش
+
+869
+01:15:12,620 --> 01:15:16,920
+عشان يقدر يعمل consensus و يعمل compilation مظبوط
+
+870
+01:15:16,920 --> 01:15:20,920
+ولا .. اي نعم لازم توصل لمرحلة انه عشان يعمل
+
+871
+01:15:20,920 --> 01:15:24,530
+consensus عشان يطلع hardwareاللي يبقى لازم في
+
+872
+01:15:24,530 --> 01:15:28,170
+المرحلة الأخيرة خلاص ال bottom مابنفعش تنعمل بال
+
+873
+01:15:28,170 --> 01:15:32,890
+structure بتنعمل data flow أو behavioral أو اتنين
+

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/CRD_SaSvvNE.srt

@@ -0,0 +1,3387 @@
+1
+00:00:20,810 --> 00:00:26,330
+السلام عليكم ورحمة الله وبركاته المادة إليها
+
+2
+00:00:26,330 --> 00:00:32,050
+متطلب سابق اللي هو digital logic design موادها زي
+
+3
+00:00:32,050 --> 00:00:36,430
+ما تعرفيهم اثنين و نص لتنتين يوم لحد و تلات في
+
+4
+00:00:36,430 --> 00:00:46,230
+المكان هذا M601 ولو كل واحد منك و جري ال ..
+
+5
+00:00:47,200 --> 00:00:53,100
+المحاضرة مسبقا الشيء المتوقع أنه نشرحه بيكون أفضل
+
+6
+00:00:53,100 --> 00:00:59,020
+الاستيعاب بيكون أكمل ويكون عندك في التفاعل في
+
+7
+00:00:59,020 --> 00:01:04,820
+background قبل ما تسأل أو ت schedule ولو استحبت
+
+8
+00:01:04,820 --> 00:01:10,580
+معاك الكتاب الـ material printed copy بيكون كويس
+
+9
+00:01:10,580 --> 00:01:14,940
+برضه حيث إذا في عندك notes أي شيء تعلم عليها
+
+10
+00:01:14,940 --> 00:01:21,910
+تكتبها بيفيدك بالنسبة لتوزيع العلامات تبعت المساق
+
+11
+00:01:21,910 --> 00:01:32,170
+نظري طبعًا في نظري وفي عملي هيكون في مشاريع هنزلها
+
+12
+00:01:32,170 --> 00:01:37,170
+أنا بحددها وهي نفسها اللي بتعمله في المعامل
+
+13
+00:01:37,170 --> 00:01:42,990
+هتنحسب في مساق نظري ومساق المعمل في النظري
+
+14
+00:01:42,990 --> 00:01:52,570
+هتنحسب عشرة في المية كل طالب هيشتغل لحاله هيخصم المعيد
+
+15
+00:01:52,570 --> 00:01:59,070
+10% عن كل يوم تأخير لغاية أربع أيام تأخير maximum
+
+16
+00:01:59,070 --> 00:02:08,830
+بعد الأربع أيام بياخد zero ما بيضلش عذر هترسل الـ
+
+17
+00:02:08,830 --> 00:02:17,080
+project كـ file عن طريق الـ email in PDF format هتحط
+
+18
+00:02:17,080 --> 00:02:20,980
+فيه شغلات التالية على سبيل المثال وليست على سبيل
+
+19
+00:02:20,980 --> 00:02:27,160
+الحصر حسب اللزوم في بعض الـ items ممكن ما تلزمش في
+
+20
+00:02:27,160 --> 00:02:31,340
+items أخرى أنا مش كاتبها يمكن تلزم حسب لزوم
+
+21
+00:02:31,340 --> 00:02:36,560
+المشروع مثلًا ممكن تحط specifications block
+
+22
+00:02:36,560 --> 00:02:41,660
+diagrams code simulation analysis of results and
+
+23
+00:02:41,660 --> 00:02:49,130
+references الـ file اللي هتبعته للمعيد هتسميه حسب الـ
+
+24
+00:02:49,130 --> 00:02:55,290
+syntax التالي الـ ID يعني رقم الطالب الجامعي و
+
+25
+00:02:55,290 --> 00:03:00,290
+بعدين underscore وبعدين PN project name project
+
+26
+00:03:00,290 --> 00:03:04,210
+number وبعدين underscore وبعدين student name اسم
+
+27
+00:03:04,210 --> 00:03:12,310
+الطالب مثلًا لو قلنا هذا رقم طالب هي رقمه underscore
+
+28
+00:03:12,310 --> 00:03:20,950
+01 رقم المشروع underscore اسم الطالب بعد العشرة في
+
+29
+00:03:20,950 --> 00:03:26,910
+المية في تلاتين في المية لـ midterm exam الـ
+
+30
+00:03:26,910 --> 00:03:31,130
+midterm exam اللي هيحطه المعيد وهو كمان اللي
+
+31
+00:03:31,130 --> 00:03:35,050
+هيصححه بيقولكوا على العلامات هيكون إن شاء الله
+
+32
+00:03:35,050 --> 00:03:41,950
+open book موعد الامتحان تاريخه ووقته ومكانه
+
+33
+00:03:41,950 --> 00:03:45,890
+اللي بتحدده الجامعة هتلاقيه موجود على صفحتك
+
+34
+00:03:45,890 --> 00:03:54,430
+بالنسبة للـ final بيضل له ستين من مية open book أنا 
+
+35
+00:03:54,430 --> 00:04:00,290
+اللي هحط الامتحان وهقوم بتصحيحه إن شاء الله تاريخ
+
+36
+00:04:00,290 --> 00:04:05,540
+الامتحان ووقت الامتحان ومكانه برضه بتحدده 
+
+37
+00:04:05,540 --> 00:04:11,660
+الجامعة تطلع على صفحتك تتعرفي التفاصيل هذه هذا
+
+38
+00:04:11,660 --> 00:04:23,840
+بالنسبة للمساق النظري بالنسبة للمساق العملي اللي
+
+39
+00:04:23,840 --> 00:04:24,780
+هيديه الموايد
+
+40
+00:04:27,430 --> 00:04:31,270
+المشاريع اللي أنا أحددها كلها هتنحسب في نظري عندي
+
+41
+00:04:31,270 --> 00:04:36,510
+عشرة في المية في الـ .. في نفس المشاريع نفسها في
+
+42
+00:04:36,510 --> 00:04:44,410
+المعمل هتنحسب ستين في المية الـ
+
+43
+00:04:44,410 --> 00:04:50,210
+term exam اللي هتاخده في النظري هينحسب في المعمل
+
+44
+00:04:50,210 --> 00:04:54,930
+ثلاثين وفي الـ .. وعندي كام هنا ثلاثين هينحسب مرتين
+
+45
+00:04:54,930 --> 00:04:58,980
+نفس الـ exam والتالي مش هيكون لأن المعمل في final
+
+46
+00:04:58,980 --> 00:05:03,700
+exam فقط من الـ term exam هينحسب اندي ثلاثين في
+
+47
+00:05:03,700 --> 00:05:08,060
+النظري نفس الامتحان وفي المعمل هينحسب كام ثلاثين
+
+48
+00:05:08,060 --> 00:05:13,210
+بيضل في المعمل عشرة في المية هذه الـ lab activities
+
+49
+00:05:13,210 --> 00:05:19,190
+بيحددها المعيد ممكن يكلفك نشاط إضافي مهم ممكن ياخد
+
+50
+00:05:19,190 --> 00:05:23,010
+حضوره ياب شغلات من هذا القبيل عشان يعمل control
+
+51
+00:05:23,010 --> 00:05:28,630
+أكثر ويطبق فلسفته وخبرته في المعمل هي توزيع
+
+52
+00:05:28,630 --> 00:05:36,990
+العلامات اخترت الكتاب كويس وممتاز كينيث شورت اسمه
+
+53
+00:05:36,990 --> 00:05:41,660
+BHDL for engineers first edition هذا كتاب ممتاز
+
+54
+00:05:41,660 --> 00:05:47,440
+درست أنا منه قبل هيك ودرست من كتب أخرى ممتازة لكن
+
+55
+00:05:47,440 --> 00:05:51,760
+رجعت لكتاب هذا لأنه بصراحة كويس يعني هذه الـ
+
+56
+00:05:51,760 --> 00:05:57,600
+references الأخرى في الـ VHDL للمجتمع واللي عاوز يقرأ
+
+57
+00:05:57,600 --> 00:06:04,930
+أكثر ويتوسع بقدر يقرأ self reading أنت مطالب في
+
+58
+00:06:04,930 --> 00:06:08,110
+الحاجات اللي أنا بعلم عليها بالأصفر في برضه أجل
+
+59
+00:06:08,110 --> 00:06:13,790
+للمساق في لو روحت على صفحتي هتلاقي digital system
+
+60
+00:06:13,790 --> 00:06:19,270
+design click it بديلك صفحة فيها link اضغط على الـ
+
+61
+00:06:19,270 --> 00:06:24,390
+link بتوديك على folder digital system design بتفتح
+
+62
+00:06:24,390 --> 00:06:27,410
+هو بتلاقي كل الـ material اللي أنا هعملها upload
+
+63
+00:06:27,410 --> 00:06:32,490
+بتقدر تنزلها دائمًا أنا بعمل update للـ course
+
+64
+00:06:32,490 --> 00:06:42,400
+layout وبحطه في المكان هذا فأنت وقتش 
+
+65
+00:06:42,400 --> 00:06:46,360
+طلعت عليه آخر مرة بالأمس
+
+66
+00:06:46,360 --> 00:06:51,860
+بعد ما رجعت حطيت في something يمكن أنت الصبح قبل
+
+67
+00:06:51,860 --> 00:06:55,620
+الظهر أو كده لكن يمكن بالليل أو بعد العصر مش فاكر
+
+68
+00:06:55,620 --> 00:07:01,720
+وقت حطيت في something  وأنت بصفة دورية بتطلع على 
+
+69
+00:07:01,720 --> 00:07:06,110
+الـ folders هذه سواء تبعت الـ data system design أو
+
+70
+00:07:06,110 --> 00:07:12,930
+تبعت الـ whatting systems الـ material
+
+71
+00:07:12,930 --> 00:07:16,570
+اللي أنا بعلم عليه بالأصفر هي أنت اللي مطالب فيها
+
+72
+00:07:16,570 --> 00:07:21,030
+لكن الـ material الأخرى اللي مش معلم عليها الأفضل
+
+73
+00:07:21,030 --> 00:07:25,870
+أنك تقراها بتكتسب مزيد من الـ knowledge في المادة
+
+74
+00:07:25,870 --> 00:07:32,210
+أرقام المشاريع اللي أنا هنزلها هيكون هنا هي الـ
+
+75
+00:07:32,210 --> 00:07:35,290
+problems أرقام المسائل والـ issue date تاريخ
+
+76
+00:07:35,290 --> 00:07:40,270
+الإصدار والـ date الـ deadline يعني تاريخ الـ maximum
+
+77
+00:07:40,270 --> 00:07:45,050
+للتسليم والـ weight تبع المشروع بالنسبة لغيره
+
+78
+00:07:45,050 --> 00:07:50,270
+مطلوب منك تبدأ من اليوم تعمل installation على الـ
+
+79
+00:07:50,270 --> 00:07:55,570
+laptop تبعك أو الـ pc وتتعرف على الـ HDL simulation
+
+80
+00:07:55,570 --> 00:08:00,250
+and synthesis software التالية هنرسل على الـ الديك
+
+81
+00:08:00,250 --> 00:08:04,050
+أكثر HDL simulator وفي عندك الـ synthesizer
+
+82
+00:08:04,050 --> 00:08:10,370
+اللي هو هذا وفي عندك الـ liver replace and root هذه
+
+83
+00:08:10,370 --> 00:08:14,790
+كل الـ software مستخدم في مراحل متعددة في المادة أو
+
+84
+00:08:14,790 --> 00:08:22,910
+في التصميم زي ما هنشوف الـ lab activities قبل ما
+
+85
+00:08:22,910 --> 00:08:30,670
+يبدأ الأسبوع يومين أو أكثر بحدد أنا مسبقًا ايش اللي
+
+86
+00:08:30,670 --> 00:08:35,090
+هيتم في الـ next week في الأسبوع القادم إلى كل
+
+87
+00:08:35,090 --> 00:08:38,970
+المعيد بحيث المعيد وأنت بتكون عارف ايش اللي هيصير
+
+88
+00:08:38,970 --> 00:08:43,710
+يعني مثلًا الأسبوع اللي احنا فيه هذا اللي بيبدأ في
+
+89
+00:08:43,710 --> 00:08:47,930
+تسعة تسعة هكون مجرد تعريف بالـ lab lab
+
+90
+00:08:47,930 --> 00:08:52,830
+familiarization الأسبوع اللي يليه هكون software
+
+91
+00:08:52,830 --> 00:08:56,770
+familiarization على الـ ALDEC والـ software اللي
+
+92
+00:08:56,770 --> 00:09:01,860
+ذكرتلكوا وأي activities بعد كده هنضيفها إن شاء
+
+93
+00:09:01,860 --> 00:09:15,460
+الله اتباعًا أولًا بأول المادة سهلة وشيقة VHDL
+
+94
+00:09:15,460 --> 00:09:22,180
+PLD DESIGN METHODOLOGY المصادق بتكلم على الـ design
+
+95
+00:09:22,180 --> 00:09:28,400
+and implementation of digital systems في language
+
+96
+00:09:28,400 --> 00:09:37,910
+اسمها VHDL اختصار لـ Very Large
+
+97
+00:09:37,910 --> 00:09:42,710
+Scale High Description Language تستخدم في الـ
+
+98
+00:09:42,710 --> 00:09:46,830
+description of digital systems والـ verification
+
+99
+00:09:46,830 --> 00:09:52,310
+من مراحل عديدة زي ما هنشوف للـ implementation
+
+100
+00:09:52,310 --> 00:09:58,630
+نستخدم ICs أو devices بيسموها PLDs اختصار لـ
+
+101
+00:09:58,630 --> 00:10:03,930
+Programmable Logical Devices وفيها أنواع عديدة زي
+
+102
+00:10:03,930 --> 00:10:10,610
+ما هنشوف إن شاء الله طبعًا
+
+103
+00:10:10,610 --> 00:10:15,930
+عشان تمر مراحل اللي هو تصميم وتنفيذ digital
+
+104
+00:10:15,930 --> 00:10:24,010
+system بتمر بمراحل عديدة بتبدأ بـ description بتمر
+
+105
+00:10:24,010 --> 00:10:30,730
+توصل لـ legalization إنك بتحطها على PLD وتستخدم
+
+106
+00:10:30,730 --> 00:10:34,930
+لهذا الغرض tools عديدة بيسموها computer-aided
+
+107
+00:10:34,930 --> 00:10:39,290
+engineering tools هنشوف ايش الـ tools هذه بالتفصيل
+
+108
+00:10:39,290 --> 00:10:45,210
+إن شاء الله هنسميها VHDL PLD methodology design
+
+109
+00:10:45,210 --> 00:10:49,180
+methodology اللي أنا هستخدم فيها الـ VHDL كـ
+
+110
+00:10:49,180 --> 00:10:52,640
+description language والـ simulation and verification
+
+111
+00:10:52,640 --> 00:10:57,380
+والـ PLDs عشان نحط فيها في الآخر الـ design تبعنا
+
+112
+00:10:57,380 --> 00:11:01,920
+الـ
+
+113
+00:11:01,920 --> 00:11:05,440
+VHDL again عبارة عن هرضية description language
+
+114
+00:11:05,440 --> 00:11:13,740
+تستخدم بشكل واسع for specifying وmodeling و
+
+115
+00:11:13,740 --> 00:11:20,240
+designing وsimulation لـ digital systems تقدر توصف
+
+116
+00:11:20,240 --> 00:11:23,180
+الـ data الـ system أما إنه structurally أو
+
+117
+00:11:23,180 --> 00:11:28,340
+behaviorally يعني شكل تركيبي أو شكل سلوكي بالعربي
+
+118
+00:11:28,340 --> 00:11:36,440
+شكل تركيبي أو شكل سلوكي وكل واحد منهم at several
+
+119
+00:11:36,440 --> 00:11:40,200
+different levels of abstraction يعني ممكن تفصل
+
+120
+00:11:40,200 --> 00:11:44,560
+بتفصيل دقيق ممكن أقل دقة أكبر أكبر and so on تعلق
+
+121
+00:11:44,560 --> 00:11:51,120
+بالـ levels زي ما بدك بالـ VHDL وإمكانياتها هتلاقي
+
+122
+00:11:51,120 --> 00:11:54,860
+بسرعة كبيرة جدًا وبسهولة ممكن نعمل design لـ very
+
+123
+00:11:54,860 --> 00:12:00,660
+large systems وcomplex systems هو في الأساس لما
+
+124
+00:12:00,660 --> 00:12:05,860
+عملوا الـ VHDL عملوها كـ description language لـ
+
+125
+00:12:05,860 --> 00:12:11,560
+documentation and simulation أو
+
+126
+00:12:11,560 --> 00:12:14,720
+لما عملوها عملوها كـ description language عشان يوصف
+
+127
+00:12:14,720 --> 00:12:18,750
+فيها digital system ويقدر يعمله simulation
+
+128
+00:12:18,750 --> 00:12:22,750
+simulation
+
+129
+00:12:22,750 --> 00:12:26,930
+simulation عشان تتأكد من صحة الـ designers تبعك
+
+130
+00:12:26,930 --> 00:12:35,130
+وبيقدي الوظائف اللي أنت قصدها من
+
+131
+00:12:35,130 --> 00:12:39,790
+الميزات اللي هو الـ VHDL زي ما هنشوف إنك ممكن تعمل
+
+132
+00:12:39,790 --> 00:12:44,850
+حاجة اسمها test bench test bench إنك بتحدد
+
+133
+00:12:44,850 --> 00:12:49,970
+أنت للـ system description للـ input sequences والـ
+
+134
+00:12:49,970 --> 00:12:55,110
+corresponding اللي هي output responses يعني لو
+
+135
+00:12:55,110 --> 00:13:00,090
+قدرته input لفلاني ايش المفروض يطلع output وثالث
+
+136
+00:13:00,090 --> 00:13:02,710
+VHDL ما هي تشتغل بيقدر يطبق input هدول ويشوف الـ
+
+137
+00:13:02,710 --> 00:13:05,710
+output طلع من الـ design اللي أنت عملته ويقارب بالـ
+
+138
+00:13:05,710 --> 00:13:09,510
+design المفروض اللي أن�� جايله عليه إذا الحقيقي طلع
+
+139
+00:13:09,510 --> 00:13:13,540
+بيساوي المفروض معناه design is okay إذا وقعش الـ
+
+140
+00:13:13,540 --> 00:13:17,280
+design ايش فيه problem فبتراجع يمكن أنت مش فاهم
+
+141
+00:13:17,280 --> 00:13:20,940
+طبيعة الـ problem التعريف تبعها يمكن فاهم بس لما
+
+142
+00:13:20,940 --> 00:13:25,560
+جيت عملت الـ design في some bug في الـ coding أو في
+
+143
+00:13:25,560 --> 00:13:29,620
+الـ .. في الـ .. في الـ coding أو في إحدى المراحل
+
+144
+00:13:29,620 --> 00:13:32,940
+بيكون في مسألة .. في problem بتحل المسألة وبتعيد
+
+145
+00:13:32,940 --> 00:13:35,920
+الـ design و الـ compilation و الـ simulation و الـ test
+
+146
+00:13:35,920 --> 00:13:39,240
+bench اللي هو testing لغاية ما تتأكد أنه it is 
+
+147
+00:13:39,240 --> 00:13:40,120
+okay زي ما بدك
+
+148
+00:13:43,790 --> 00:13:47,770
+و قلتلي بما أنه أنا بكتب الـ test bench بنش الـ VHDL
+
+149
+00:13:47,770 --> 00:13:50,850
+يعني أنت description تاع الـ design بتكتب الـ VHDL و
+
+150
+00:13:50,850 --> 00:13:54,050
+الـ test bench برضه بنكتب الـ VHDL مش محتاج اللي هو
+
+151
+00:13:54,050 --> 00:13:57,370
+أخرى عشان أكتب اللي هو الـ test bench قلتلي بسيط عليك
+
+152
+00:13:57,370 --> 00:14:02,030
+كتير مش هيك ولاك مش محتاج إلى language أخرى عشان 
+
+153
+00:14:02,030 --> 00:14:04,670
+أكتب الـ test bench نفس الـ language بتتكتب ..
+
+154
+00:14:04,670 --> 00:14:09,350
+بتنفعاش لـ design description و لـ .. و لـ testing
+
+155
+00:14:12,620 --> 00:14:15,080
+بعدين قالوا طيب ماشي خلينا نطور الـ video دي ايه
+
+156
+00:14:15,080 --> 00:14:20,880
+كمان شوية عملوا synthesizer tools هذه بتحولك اللي
+
+157
+00:14:20,880 --> 00:14:25,900
+هو a description إلى gates and و or و multiplexers
+
+158
+00:14:25,900 --> 00:14:29,560
+و decoders و encoders و flip-flops و counters و
+
+159
+00:14:29,560 --> 00:14:36,020
+registers و بتحول الـ design أيش إلى gates و hardware
+
+160
+00:14:36,020 --> 00:14:39,940
+الـ tools اللي بتعمل التحويل هذا بيسموها الـ
+
+161
+00:14:39,940 --> 00:14:43,580
+synthesizer tools فبنقول إنك تعمل عملية synthesis
+
+162
+00:14:43,580 --> 00:14:50,120
+يعني تخليق عملية ايه؟ تخليق بيحولك description إلى
+
+163
+00:14:50,120 --> 00:14:56,680
+gates و قلت له هذا سهلك عملية الـ design كتير هذا نوع
+
+164
+00:14:56,680 --> 00:15:00,580
+من أنواع اللي هو الـ automation مش هيك و لا ووفرلك
+
+165
+00:15:00,580 --> 00:15:05,120
+ليه time and effort ووفر في الـ course كتير time
+
+166
+00:15:05,120 --> 00:15:07,280
+and effort بيسووا مصاري في الآخر مش هيك و لا
+
+167
+00:15:11,100 --> 00:15:15,400
+الـ PLD عبارة عن ايش عبارة عن Digital Integrated
+
+168
+00:15:15,400 --> 00:15:21,500
+Circuit IC تجارب أنت تعملها programming وتحدد الـ
+
+169
+00:15:21,500 --> 00:15:24,140
+functionality تبعتها زي ما بدك طبعا بيظل محدود
+
+170
+00:15:24,140 --> 00:15:29,940
+بإمكانيات ايه اللي هو الـ PLD جوا
+
+171
+00:15:29,940 --> 00:15:33,540
+الـ PLD زي ما هنشوف بيكون فيه gates و flip-flops
+
+172
+00:15:33,540 --> 00:15:40,180
+وشغلات وبيكون فيه interconnects و contacts يا بتخليها
+
+173
+00:15:40,180 --> 00:15:45,220
+يا بتحرجها يا بتوصلها فعملية اللي هي الـ PLD
+
+174
+00:15:45,220 --> 00:15:49,140
+Programming إنك تتخلص بعضك وتحرج بعضك حسب لزوم الـ
+
+175
+00:15:49,140 --> 00:15:56,080
+design حسب لزوم ايش اللي هو الـ design ومزيدها كمان
+
+176
+00:15:56,080 --> 00:16:00,880
+أن الـ PLD it can be reprogrammed وبالتالي إنك تعريف
+
+177
+00:16:00,880 --> 00:16:05,660
+تعريف الـ function تليف تبعتها they can be
+
+178
+00:16:05,660 --> 00:16:09,670
+reprogrammed إنك تمسح الكنز طبيعتها و تعيد برمجتها
+
+179
+00:16:09,670 --> 00:16:14,510
+و تحط فيها new design بذات أنه أنت لما تفعل design
+
+180
+00:16:14,510 --> 00:16:17,270
+اللي في الغالب ما بيطلعش اللي أذكرته زي ما بدك من
+
+181
+00:16:17,270 --> 00:16:20,070
+أول مرة تعمل فيه modifications عديدة بعد كده مش
+
+182
+00:16:20,070 --> 00:16:24,250
+شكوى لغاية ما يديلك المطلوب فمش معقول كل مرة اللي
+
+183
+00:16:24,250 --> 00:16:27,290
+أعمل design على PLD و أروح راميها و دي واحدة تانية
+
+184
+00:16:27,290 --> 00:16:31,530
+بيكون costly تمام فنفس الـ PLD ممكن تحط فيها design
+
+185
+00:16:31,530 --> 00:16:32,910
+مرات عديدة
+
+186
+00:16:36,740 --> 00:16:41,300
+عملين من الـ PLDs architectures كثيرة ولهم vendors
+
+187
+00:16:41,300 --> 00:16:46,080
+مصنعين أكثر من الـ PLDs من الـ architectures
+
+188
+00:16:46,080 --> 00:16:54,580
+الموجودة حاجة باسمها simple PLD SPLD وفي الـ
+
+189
+00:16:54,580 --> 00:17:00,540
+complex PLD CPLD وفي الـ field programmable gate arrays
+
+190
+00:17:00,540 --> 00:17:03,800
+gate
+
+191
+00:17:03,800 --> 00:17:08,300
+arrays ممكن يوصل عدد الـ gates في الـ PLEDs هدول من
+
+192
+00:17:08,300 --> 00:17:17,380
+مئات الـ gates إلى ملايين الـ gates فتخيل الـ
+
+193
+00:17:17,380 --> 00:17:20,600
+complexity وضخامة الـ systems اللي ممكن تحط بـ
+
+194
+00:17:20,600 --> 00:17:24,360
+chips single chip زي كده حتى مرات بيسموها system
+
+195
+00:17:24,360 --> 00:17:29,120
+on chip system on a on chip يعني system كامل محطوط
+
+196
+00:17:29,120 --> 00:17:31,880
+بـ IC بـ chip واحدة
+
+197
+00:17:36,150 --> 00:17:39,310
+طبعا اللي هييمكننا من أنه نستخدم الـ design
+
+198
+00:17:39,310 --> 00:17:43,850
+methodology اللي احنا بنقول عليها أنه وفرولنا
+
+199
+00:17:43,850 --> 00:17:48,650
+powerful و easy to use computer aided engineering
+
+200
+00:17:48,650 --> 00:17:52,710
+tools tools عديدة بتسهل ايش اللي هو الـ design اللي
+
+201
+00:17:52,710 --> 00:17:55,270
+هو هذا من غيرها ما كانش ممكن نستخدم الـ methodology
+
+202
+00:17:55,270 --> 00:18:01,710
+هذه من الـ tools زي ما هنشوف الـ compiler نفسه الـ
+
+203
+00:18:01,710 --> 00:18:06,540
+simulator الـ synthesizer الـ place and route فتر
+
+204
+00:18:06,540 --> 00:18:09,640
+هنشوف فايديتها ومعانيها إن شاء الله لما نتقدم
+
+205
+00:18:09,640 --> 00:18:13,820
+بعدين
+
+206
+00:18:13,820 --> 00:18:17,420
+راحوا بعد ما عملوا extensive tools عملوا حاجة
+
+207
+00:18:17,420 --> 00:18:23,600
+بيسموها place and route tools هذه الـ synthesized
+
+208
+00:18:23,600 --> 00:18:29,020
+logic بيحول الـ description إلى gates بس هذا لسه
+
+209
+00:18:29,020 --> 00:18:33,780
+بيكفيش الـ gate الـ gates المفروض محطه PLDs مش هيك ولا
+
+210
+00:18:34,710 --> 00:18:38,190
+كل PLD فيه جواها some elements تختلف من PLD إلى
+
+211
+00:18:38,190 --> 00:18:42,870
+PLD تانية فإذا في طلع لـ gate and gate هنا معينة
+
+212
+00:18:42,870 --> 00:18:46,870
+مثلا في الـ design على which element أو set of
+
+213
+00:18:46,870 --> 00:18:50,030
+elements هيحطها في ايش في الـ PLD أنت عارف الـ and
+
+214
+00:18:50,030 --> 00:18:52,350
+gate ببساطة لو في في الـ PLD and gate بيحطها الـ and
+
+215
+00:18:52,350 --> 00:18:55,210
+gate اللي في الـ design طلع بيحطها ايش في PLD في
+
+216
+00:18:55,210 --> 00:18:59,150
+and gate في PLD لكن يمكن أن الـ PLD فيش في and gate
+
+217
+00:18:59,150 --> 00:19:02,990
+اللي اخترت في إن and gates وبالتالي he has to
+
+218
+00:19:02,990 --> 00:19:05,770
+implement اللي هو الـ NAND gate باستخدام NAND gates
+
+219
+00:19:05,770 --> 00:19:11,450
+ويشوف which set of NAND gates في الـ PLD هتقابل الـ
+
+220
+00:19:11,450 --> 00:19:15,670
+NAND gate اللي طلعت في الـ design فالذي يعمل هذا
+
+221
+00:19:15,670 --> 00:19:21,070
+الشيء هو الـ which tool الـ place and route اللي
+
+222
+00:19:21,070 --> 00:19:23,830
+هو تقول بيشوف وين هي place وين هيحط يعني و اتبع لك
+
+223
+00:19:23,830 --> 00:19:26,110
+اللي طلع الـ methodesis طلع الـ gate معين أو الـ
+
+224
+00:19:26,110 --> 00:19:28,230
+matrix أو الـ encoder أو الـ decoder بيشوف which
+
+225
+00:19:28,230 --> 00:19:31,530
+corresponding gates أو elements في الـ PLD هتقابل
+
+226
+00:19:31,530 --> 00:19:33,790
+هتنفع يعمل فيها ايش الـ part اللي هو الفلاني الـ and
+
+227
+00:19:33,790 --> 00:19:37,470
+gate أو الـ non gate أو الـ more الـ matrix أو الفلان
+
+228
+00:19:37,470 --> 00:19:39,350
+تمام؟
+
+229
+00:19:41,210 --> 00:19:45,570
+وكمان الـ place and route اللي بيعمل لك حاجة مهمة
+
+230
+00:19:45,570 --> 00:19:49,270
+باسمها timing model عشان تعمل simulation و timing
+
+231
+00:19:49,270 --> 00:19:52,750
+analysis بقى لو بيصير إن في الـ design زي اللي
+
+232
+00:19:52,750 --> 00:19:55,850
+بنشوف ممكن يكون فيه timing requirements لأن
+
+233
+00:19:55,850 --> 00:19:58,810
+المفروض يعمل حسبة أو الاشي اللي فلاني في وجه ما يزيدش
+
+234
+00:19:58,810 --> 00:20:04,010
+عن وجه معين مثلا تمام؟ وبالتالي بيكفيش الـ
+
+235
+00:20:04,010 --> 00:20:08,310
+functionality إنه ممنحك تكون كـ design سليم وبس بدك
+
+236
+00:20:08,310 --> 00:20:13,680
+الـ timing requirements must be fit صح okay فالـ
+
+237
+00:20:13,680 --> 00:20:16,740
+place and route will بيطلع لك اللي هو timing model
+
+238
+00:20:16,740 --> 00:20:19,720
+يعني الـ timing information عن طريقها ممكن أعمل
+
+239
+00:20:19,720 --> 00:20:23,380
+timing analysis وأتأكد علي إن رزايي لما ينحط بالـ
+
+240
+00:20:23,380 --> 00:20:27,000
+PLD الفلانية اللي أنت اختارتها حيافي بالـ timing
+
+241
+00:20:27,000 --> 00:20:30,340
+requirements اللي أنت حددتها أثناء الـ requirements
+
+242
+00:20:30,340 --> 00:20:37,760
+analysis تمام وبالتحديد
+
+243
+00:20:37,760 --> 00:20:39,520
+بيطلع لك configuration file
+
+244
+00:20:43,180 --> 00:20:45,480
+خليني أقول بالإضافة للـ Timing Analysis بتطلع
+
+245
+00:20:45,480 --> 00:20:49,520
+Configuration File عشان أبرمج اللي هو الـ PLD
+
+246
+00:20:49,520 --> 00:20:54,300
+تمام؟
+
+247
+00:20:54,300 --> 00:20:58,320
+إذا الـ Placement هو بيعمل Placing وبيعملك Timing
+
+248
+00:20:58,320 --> 00:21:02,060
+Model بيعملك Configuration File الـ Configuration File
+
+249
+00:21:02,060 --> 00:21:04,580
+اللي فيه بالتحديد فيه زي ما تقول اللي هي which
+
+250
+00:21:04,580 --> 00:21:08,960
+اللي هي الـ context في الـ PLD مين اللي هيضله مين
+
+251
+00:21:08,960 --> 00:21:14,170
+ايه اللي هينحرج يعمله pair وهو اللي بيستخدمه اللي
+
+252
+00:21:14,170 --> 00:21:18,090
+هو الـ programer جهاز البرمجة ده هو اللي بيستخدمه
+
+253
+00:21:18,090 --> 00:21:27,950
+عشان يحدد يعرف كيف يبرمج اللي هو الـ PLD بناءً
+
+254
+00:21:27,950 --> 00:21:32,870
+على كلام هذا ايش هي الـ advantages تبع الـ VHDL PLD
+
+255
+00:21:32,870 --> 00:21:38,950
+Design Methodology؟ لها advantages عديدة
+
+256
+00:21:41,920 --> 00:21:45,760
+ممكن أنت تجرب اللي هي بالـ design من قبل ما تعمله
+
+257
+00:21:45,760 --> 00:21:49,440
+building يعني من قبل ما تعمله physical realization
+
+258
+00:21:49,440 --> 00:21:54,320
+يعني كله by software تعمل simulation مراحل عديدة
+
+259
+00:21:54,320 --> 00:21:56,540
+فيها أنواع عديدة من الـ simulation زي ما هنشوف
+
+260
+00:21:56,540 --> 00:22:02,340
+تمام؟ ويتأكد أنه .. أنه سليم من قبل ما تجيب الـ
+
+261
+00:22:02,340 --> 00:22:09,220
+physical pieces الـ physical IC يعني دي أول
+
+262
+00:22:09,220 --> 00:22:13,820
+advantage بعدها عملية الـ synthesizers اللي هو
+
+263
+00:22:13,820 --> 00:22:17,120
+التحويل من description إلى gates إلى hardware is
+
+264
+00:22:17,120 --> 00:22:21,740
+automatic is automatic by software بالـ
+
+265
+00:22:21,740 --> 00:22:27,180
+synthesizer وبعدها نفسها ممكن تستخدم نفس الـ VHDL
+
+266
+00:22:27,180 --> 00:22:31,200
+تستخدم لـ description والـ simulation and
+
+267
+00:22:31,200 --> 00:22:35,560
+verification يعني للـ test benches لكتابة test
+
+268
+00:22:35,560 --> 00:22:41,590
+benches وتشغيل كمان الـ test benches وبعدين اللي هو
+
+269
+00:22:41,590 --> 00:22:47,870
+الـ VHDL ماهو standard محتكر تمام يعني متاح لجميع
+
+270
+00:22:47,870 --> 00:22:52,330
+الـ vendors وجميع المصنعين والمطورين بحيث أنت لو
+
+271
+00:22:52,330 --> 00:22:56,850
+كتبت اللي هو some design أو some test bench أو أي
+
+272
+00:22:56,850 --> 00:23:00,230
+شيء بالـ VHDL it is portable to other vendors and
+
+273
+00:23:00,230 --> 00:23:02,290
+other software tools أو PLDs
+
+274
+00:23:09,200 --> 00:23:12,700
+بتعرف الـ systems في الـ industry وغير الـ industry
+
+275
+00:23:12,700 --> 00:23:17,440
+يعني very complex ومعمورة زي ما بتزداد تعقيدا مش
+
+276
+00:23:17,440 --> 00:23:23,780
+هيك ولا مع المتطلبات اللي هو الصناعة والتعليم و
+
+277
+00:23:23,780 --> 00:23:30,600
+الـ industry اللي بتتزيد وبتوسع وتكبر يوم بعد يوم
+
+278
+00:23:30,600 --> 00:23:36,540
+بتزيد الـ designs اللي بتلزم لحل المشاكل تبعتهم في
+
+279
+00:23:36,540 --> 00:23:39,660
+الـ completion تبعتها مش هيك ولا وبالتالي بدها time
+
+280
+00:23:39,660 --> 00:23:45,540
+أكبر للـ design وبيصير الوجود المحصور بينك وبينك 
+
+281
+00:23:45,540 --> 00:23:49,140
+إنك تطلع ال design للحياة وإنك تبقى وتصير محدود
+
+282
+00:23:49,140 --> 00:23:52,600
+فبدك فعلا tools و methodologies تسرع وتسهل 
+
+283
+00:23:52,600 --> 00:23:57,400
+العملية ال
+
+284
+00:23:57,400 --> 00:24:00,240
+methodologies تبعتنا هذه ال VHDI و ال PLD هي بتسرع
+
+285
+00:24:00,240 --> 00:24:04,100
+العملية كتير وتسهل عليك
+
+286
+00:24:07,080 --> 00:24:14,320
+بنسبة لـ designs اللي في الكتاب هذا إنعملت وعملها
+
+287
+00:24:14,320 --> 00:24:18,440
+simulation باستخدام الـ Active-HDL design and
+
+288
+00:24:18,440 --> 00:24:22,500
+simulation environment و ال synthesizer هذا اسمه
+
+289
+00:24:22,500 --> 00:24:26,840
+Simplicity synthesizer بيستخدمه في ال synthesis
+
+290
+00:24:28,330 --> 00:24:33,110
+واستخدم ال place and route tools من windows متعددين
+
+291
+00:24:33,110 --> 00:24:37,870
+فاحنا غالبا هنستخدم ال Aldec Active-HDL وممكن 
+
+292
+00:24:37,870 --> 00:24:41,670
+تستخدم هذا لو طلعت منك إنك تعمل ال synthesis اللي
+
+293
+00:24:41,670 --> 00:24:47,890
+هو Simplicity synthesizer فتدور عليها 
+
+294
+00:24:47,890 --> 00:24:50,550
+في ال internet و تعملها download و installation
+
+295
+00:24:50,550 --> 00:24:53,750
+عشان تبقى تشتري عليها المؤيد هيساعدكوا كتير في
+
+296
+00:24:53,750 --> 00:24:54,810
+الموضوع هذا إن شاء الله 
+
+297
+00:25:09,480 --> 00:25:12,820
+إلى مرة أخرى بنقول إن ال VHDL عبارة عن programming
+
+298
+00:25:12,820 --> 00:25:16,400
+language لل design و modeling أنواع ال digital
+
+299
+00:25:16,400 --> 00:25:25,540
+hardware systems استخدام 
+
+300
+00:25:25,540 --> 00:25:30,720
+ال VHDL ال VHDL و
+
+301
+00:25:30,720 --> 00:25:35,380
+ال tools electronic design automation tools
+
+302
+00:25:36,620 --> 00:25:40,880
+بالإضافة لـ PLDs هتلاقي إن احنا بسرعة بنعمل إيش
+
+303
+00:25:40,880 --> 00:25:44,680
+اللي هو ال designs ويختصر الوقت كتير وبنسهل
+
+304
+00:25:44,680 --> 00:25:50,160
+العملية قولنا هنسمي ال approach هذا VHDL PLD
+
+305
+00:25:50,160 --> 00:25:55,400
+DESIGN METHODOLOGY و ي apply the same methodology
+
+306
+00:25:55,400 --> 00:26:00,780
+سواء ال system كان بسيط أو كان complex ممكن 
+
+307
+00:26:00,780 --> 00:26:04,880
+يصل لغاية micro controller أو micro processor أي
+
+308
+00:26:04,880 --> 00:26:19,380
+system بالأخر بنعمل إيه بالمثدولجي هذى؟ بالمثدولجي
+
+309
+00:26:19,380 --> 00:26:24,080
+هذى وباستخدامك ال VHDL سهل جدا لإنك تدخل بعد كده
+
+310
+00:26:24,080 --> 00:26:29,570
+تعديلات على ال system زي ما بدك تعمل update لل
+
+311
+00:26:29,570 --> 00:26:36,170
+design files و recompile و resimulate و synthesize 
+
+312
+00:26:36,170 --> 00:26:40,150
+و place and route و برمج ال chip بديلك system جديد
+
+313
+00:26:52,040 --> 00:26:56,180
+إذا ال design methodology عبارة عن مجموعة من ال
+
+314
+00:26:56,180 --> 00:26:59,200
+methods و ال principles و ال rules في إنك تعمل
+
+315
+00:26:59,200 --> 00:27:02,680
+design إيش؟ لسيستيم طبعا بما إنه design
+
+316
+00:27:02,680 --> 00:27:06,300
+methodology معناته فيه steps وفيه tools تستخدم في 
+
+317
+00:27:06,300 --> 00:27:12,140
+كل step وفيه tools تستخدم في كل step وأنت لما 
+
+318
+00:27:12,140 --> 00:27:15,460
+بتمر على ال steps اللي هي دي بتكون ماشي في sequence
+
+319
+00:27:15,460 --> 00:27:20,640
+معين تمام؟ المشي في الـ sequence هذا ما يسميه
+
+320
+00:27:20,640 --> 00:27:24,140
+design flow you are following, design is flowing
+
+321
+00:27:24,140 --> 00:27:31,660
+بتمر بال steps يعني معينة زي ما هنشوف بال
+
+322
+00:27:31,660 --> 00:27:36,760
+design مثل دول الجهة دي برضه مرة أخرى ال VHDL
+
+323
+00:27:36,760 --> 00:27:40,980
+هنستخدمها في إنه نوصف ال design ونعمل كمان فيه
+
+324
+00:27:40,980 --> 00:27:46,450
+test bench عشان أعمل verification لل system بال
+
+325
+00:27:46,450 --> 00:27:50,770
+design methodology هستخدم software simulator tool
+
+326
+00:27:50,770 --> 00:27:53,610
+عشان أعمل simulation لل design وأتأكد من ال
+
+327
+00:27:53,610 --> 00:27:59,570
+functionality تبعته ومن ال timing مظبوط بقدر أعمل 
+
+328
+00:27:59,570 --> 00:28:03,710
+synthesis أحول ال design إلى gates إلى hardware لما 
+
+329
+00:28:03,710 --> 00:28:05,710
+أقول كلمة gates مش يعني gate ال and والأول وبس
+
+330
+00:28:05,710 --> 00:28:09,770
+خلي بالكم يعني hardware تمام سواء ال gates البسيطة
+
+331
+00:28:09,770 --> 00:28:14,120
+اللي تعرفينها ال decoders ال encoders أريتماتيك
+
+332
+00:28:14,120 --> 00:28:17,380
+لوجيك يونيت control unit هذا بيسموه إيش ممكن تقول
+
+333
+00:28:17,380 --> 00:28:23,400
+مرات عليه كلمة كلمة gates كلمة gates okay هنستخدم
+
+334
+00:28:23,400 --> 00:28:27,340
+في ال methodology place and route tool هذا هيعمل
+
+335
+00:28:27,340 --> 00:28:33,330
+mapping هيحولك ال logic اللي طلعوا يعملوا mapping
+
+336
+00:28:33,330 --> 00:28:36,310
+على طريقة PLD اللي أنت اخترتها لأن ال PLD هتلاقي 
+
+337
+00:28:36,310 --> 00:28:39,930
+بيدرس كتير كل vendor بيطلع كذا family وكل family
+
+338
+00:28:39,930 --> 00:28:42,830
+فيها كذا member تفهم أنت هتختار member معين أي رقم 
+
+339
+00:28:42,830 --> 00:28:45,990
+معين تقول أنا اخترت هذا يقولك إيه ماشي يقولك okay
+
+340
+00:28:45,990 --> 00:28:48,590
+طب ماشي وأين ال file ال synthesis file اللي طلع
+
+341
+00:28:48,590 --> 00:28:53,050
+يقوله هي اتوا اعملي mapping هذي ال this design هذا
+
+342
+00:28:53,050 --> 00:28:55,710
+على ال PLD الفلانية هعملك ال mapping هذا ال place 
+
+343
+00:28:55,710 --> 00:28:58,690
+and route وهيطيرلك كمان ال place and route ال
+
+344
+00:28:58,690 --> 00:29:03,220
+timing model عشان تعمل timing simulation وهييمل لك
+
+345
+00:29:03,220 --> 00:29:04,320
+configuration file
+
+346
+00:29:11,540 --> 00:29:16,520
+طبعا بدك PLD كمان عشان تضمن النهائي يمكن أنت عندك 
+
+347
+00:29:16,520 --> 00:29:19,300
+في المصانع بتحديد مش هنديلك PLD حتى في المعمل
+
+348
+00:29:19,300 --> 00:29:22,760
+هتعمل كل ال software simulations لكن عشان توصل 
+
+349
+00:29:22,760 --> 00:29:25,600
+لمراحل أخرى لازم يكون عندك إيش ال physical PLD
+
+350
+00:29:25,600 --> 00:29:29,760
+عشان تبرمجها for your information إذا أنت عملت 
+
+351
+00:29:29,760 --> 00:29:33,000
+session على ال internet هتلاقي فيه اللي هي some 
+
+352
+00:29:33,000 --> 00:29:39,170
+educational boards موجودة ومش غالية يعني ممكن
+
+353
+00:29:39,170 --> 00:29:43,170
+ما بتزيدش عن مية دولار تقدر أنت تشتريها وتقتنيها و
+
+354
+00:29:43,170 --> 00:29:47,390
+تشتري عليها في البيت بتعلمك كتير ممكن كل اتنين 
+
+355
+00:29:47,390 --> 00:29:50,890
+تلاتة منكوا يشتركوا في one board يشتريوه ويتعلموا
+
+356
+00:29:50,890 --> 00:29:53,990
+في البيت إذا أنت بدك توصل للمراحل الأخيرة من 
+
+357
+00:29:53,990 --> 00:29:57,990
+design إنك تحط design في .. في .. في PLD
+
+358
+00:30:10,150 --> 00:30:13,510
+ال programming language construct هو ال building
+
+359
+00:30:13,510 --> 00:30:17,290
+block of the language، يعني أي language مكون من 
+
+360
+00:30:17,290 --> 00:30:23,650
+constructs، من تراكيب، زي الجافا، عندك لو قلت مثلا 
+
+361
+00:30:23,650 --> 00:30:27,270
+الـ if statement، الـ while statement، والـ if نفسها كمان
+
+362
+00:30:27,270 --> 00:30:30,390
+مركبة من إزاي، مش هيك ولا؟ if كذا، condition then 
+
+363
+00:30:30,390 --> 00:30:33,130
+كذا، مش هيك؟ هذه مثلا ال language إيه؟ ال 
+
+364
+00:30:33,130 --> 00:30:39,810
+constructs وكل construct مكوّن من some items زي ال
+
+365
+00:30:39,810 --> 00:30:44,750
+keywords وشغلات تانية مش هيك ال construct إيش
+
+366
+00:30:44,750 --> 00:30:48,070
+بيعمل؟ بيعمل نتيجته some operation أو some effect
+
+367
+00:30:48,070 --> 00:30:50,470
+ممكن يكون إذا هو مثلا بيعمل حسبة بيعمل الحسبة
+
+368
+00:30:50,470 --> 00:30:55,190
+تبعته إذا هو statement بتجمع أو بتطرح أو كده إذا
+
+369
+00:30:55,190 --> 00:31:00,170
+هو declaration ل variable بيعمل declaration لمن؟
+
+370
+00:31:00,170 --> 00:31:06,450
+لل variable هذا مش جديد عليناطبعا ال VHDL أو ال
+
+371
+00:31:06,450 --> 00:31:08,610
+hardware description languages تعتبر high level
+
+372
+00:31:08,610 --> 00:31:13,830
+languages textual يعني إيش؟ يعني أنت بتكتبها على 
+
+373
+00:31:13,830 --> 00:31:19,110
+شكل text على شكل إيش؟ Text عادي زي الـ C وزي الجافا و
+
+374
+00:31:19,110 --> 00:31:21,490
+زي الأدس زي اللغات هذه اللي أنتوا عارفين high
+
+375
+00:31:21,490 --> 00:31:24,390
+level languages ل��ن هذه ال hardware مخصوص وهنشوف
+
+376
+00:31:24,390 --> 00:31:27,650
+إيش .. إيش .. هنشوف إيش الفروقات فيها لما نتوغل في
+
+377
+00:31:27,650 --> 00:31:33,690
+المساعد إن شاء الله طبعا هي فوتالي الـ hardware
+
+378
+00:31:33,690 --> 00:31:35,690
+description languages عبارة عن languages high
+
+379
+00:31:35,690 --> 00:31:40,390
+level تستخدم لإنك تعمل description and modeling لل
+
+380
+00:31:40,390 --> 00:31:42,410
+behavior و ال structure تبع ال hardware system
+
+381
+00:31:42,410 --> 00:31:47,030
+تمام؟ لل structure و ال behavior تبع ال .. اللي هو
+
+382
+00:31:47,030 --> 00:31:50,410
+ال digital اللي هو ال system تبع ال hardware هو ال
+
+383
+00:31:50,410 --> 00:31:58,570
+digital system تقدر أنت بال .. بال HDL إنك توصف ال
+
+384
+00:31:58,570 --> 00:32:06,330
+behavior أو ال structure أو الاتنين إذا بدك بال
+
+385
+00:32:06,330 --> 00:32:10,650
+level اللي بدك إياه بال level air اللي بدك إياه سواء ال
+
+386
+00:32:10,650 --> 00:32:14,930
+top level أو أقل أو تحت أو تحت لغاية ما توصل ل
+
+387
+00:32:14,930 --> 00:32:17,090
+level very tight ممكن اللي level بتاع ال
+
+388
+00:32:17,090 --> 00:32:21,110
+transistors و الرزق والمقاومات تشغلها لو بدك بس
+
+389
+00:32:21,110 --> 00:32:23,130
+إحنا مش هنوصل ل level هذا احنا نكون شغالين air level
+
+390
+00:32:23,130 --> 00:32:23,650
+أعلى كده
+
+391
+00:32:26,680 --> 00:32:31,520
+الـ HDL ال program بيشبه نوعا ما ال programs في
+
+392
+00:32:31,520 --> 00:32:38,500
+اللغات العادية ال Java أو ال C لكن أكيد فيه فروقات
+
+393
+00:32:38,500 --> 00:32:41,660
+هتتضح الفروقات إن شاء الله قولها لما نشتغل ما نخش
+
+394
+00:32:41,660 --> 00:32:45,260
+أكثر في ال .. في ال .. في المسار لأن هتلاقي فيه
+
+395
+00:32:45,260 --> 00:32:48,620
+some constructs which support concurrency اللي
+
+396
+00:32:48,620 --> 00:32:51,620
+هدول ال structure و ال timing هدول مش موجودة في اللغات
+
+397
+00:32:51,620 --> 00:32:56,920
+العادية تمام اللغات زي ال Java and C مش معمولة عشان 
+
+398
+00:32:56,920 --> 00:33:00,380
+تعمل description and simulation لل hardware مش
+
+399
+00:33:00,380 --> 00:33:06,660
+هيك؟ okay ماشي VHDL 
+
+400
+00:33:06,660 --> 00:33:12,260
+و ال .. and Verilog في two standards two languages
+
+401
+00:33:12,260 --> 00:33:20,640
+مشهورين لل hardware ال VHDL و ال Verilog ال syntax
+
+402
+00:33:22,120 --> 00:33:24,760
+و ال semantics تبع الاتنين مختلفين بيختلفوا كتير
+
+403
+00:33:24,760 --> 00:33:29,440
+عن بعض لكن بيستخدموا نفس الغرض for modeling
+
+404
+00:33:29,440 --> 00:33:40,580
+simulation synthesis of digital systems ال hdl ال
+
+405
+00:33:40,580 --> 00:33:45,800
+vhdl أو ال Verilog لكن بيختلفوا ليش؟ بيختلفوا في ال
+
+406
+00:33:45,800 --> 00:33:50,650
+syntax ال syntax توعي ال VHDL قريب شويه للغات
+
+407
+00:33:50,650 --> 00:33:54,770
+العادية زي القريب للأهداف للأهداف بالتحديد
+
+408
+00:33:54,770 --> 00:33:58,910
+لكن ال Verilog قريب لمن؟ قريب للـ C قريب مش
+
+409
+00:33:58,910 --> 00:34:01,450
+في ديها متفرجش معانا okay وهتلاقي فعلا ال VHDL
+
+410
+00:34:01,450 --> 00:34:05,290
+أسهل من لو أنت اتعلمت .. أنا هعلمك ال VHDL ال Verilog
+
+411
+00:34:05,290 --> 00:34:09,290
+بتغلب فعلا مش .. مش friendly يعني تمام؟ و المشهور 
+
+412
+00:34:09,290 --> 00:34:12,190
+اللي عايش .. اللي بيعيش ال VHDL حتى ممكن يهتئوسك
+
+413
+00:34:12,190 --> 00:34:18,650
+حتى جايلك هنا فيها more constructs بإنك تعمل high
+
+414
+00:34:18,650 --> 00:34:23,250
+level modeling تعمل model parameterization يعني
+
+415
+00:34:23,250 --> 00:34:26,890
+إنك تعمل model تقدر بتدخيل parameters مختلفة تديلك 
+
+416
+00:34:26,890 --> 00:34:32,550
+system مختلف تمام هذا بيكون أسهل اسم بال VHDL في
+
+417
+00:34:32,550 --> 00:34:36,330
+ال design ال use في ال management of large designs
+
+418
+00:34:36,330 --> 00:34:40,810
+تمام إنك تجسم ال design تحط لعبة تعمل لعبة وتعمل 
+
+419
+00:34:40,810 --> 00:34:45,470
+package وتعمل components وكده بيكون بال VHDL is
+
+420
+00:34:45,470 --> 00:34:47,270
+easier than Verilog
+
+421
+00:34:50,820 --> 00:34:55,520
+تمام؟ okay عاملين طبعا اللي هي tools اللي بتشتغل 
+
+422
+00:34:55,520 --> 00:34:59,400
+مع الـ Vrolog أو مع الـ VHDL أو ��ع التنتين احنا 
+
+423
+00:34:59,400 --> 00:35:02,560
+بيهمنا فقط الـ tools اللي شغال على مين؟ على الـ VHDL
+
+424
+00:35:02,560 --> 00:35:13,080
+لأن هذا احنا اللي هنستخدمه و نشتغل عليه VHDL
+
+425
+00:35:13,080 --> 00:35:17,280
+model عبارة عن textual description للـ system يعني
+
+426
+00:35:17,280 --> 00:35:21,220
+توصيف للـ system text عادي زي أي لغة برمجة عادية زي
+
+427
+00:35:21,220 --> 00:35:24,200
+ما هنشوف حيث أنت لما تعمله description لها 
+
+428
+00:35:24,200 --> 00:35:28,780
+simulation بتصرف زي المفروض الـ system حاجة يشتغل 
+
+429
+00:35:28,780 --> 00:35:33,860
+كأنه موجود الـ system تكتب description للـ system
+
+430
+00:35:33,860 --> 00:35:37,860
+بالـ language هذه تيجي تعمل simulation لما تديله 
+
+431
+00:35:37,860 --> 00:35:44,360
+some input بتديلك outputs نفس الاشي كما لو أن الـ
+
+432
+00:35:44,360 --> 00:35:48,890
+physical system موجود عندك وشغال تمام فبتقولي تعمل
+
+433
+00:35:48,890 --> 00:35:59,770
+موديلنج تعمل موديلنج تعمل موديلنج
+
+434
+00:35:59,770 --> 00:35:59,850
+تعمل موديلنج تعمل موديلنج تعمل موديلنج تعمل
+
+435
+00:35:59,850 --> 00:35:59,950
+موديلنج تعمل موديلنج تعمل موديلنج تعمل موديلنج
+
+436
+00:35:59,950 --> 00:36:01,030
+تعمل موديلنج تعمل موديلنج تعمل موديلنج تعمل
+
+437
+00:36:01,030 --> 00:36:01,470
+موديلنج تعمل موديلنج تعمل موديلنج تعمل موديلنج
+
+438
+00:36:01,470 --> 00:36:03,010
+تعمل موديلنج تعمل موديلنج تعمل موديلنج تعمل
+
+439
+00:36:03,010 --> 00:36:16,130
+موديلنج تعمل موديلنج تعمل موديلنج تعمل موديلنج
+
+440
+00:36:16,130 --> 00:36:16,330
+ت
+
+441
+00:36:23,130 --> 00:36:26,750
+طبعاً لما تجي تعمل ليها system هتلاقي فيه عندك
+
+442
+00:36:26,750 --> 00:36:29,870
+logic signals اللي بتنتقل من one component لـ
+
+443
+00:36:29,870 --> 00:36:32,790
+component أخرى يعني and gate مثلاً طالع منها output
+
+444
+00:36:32,790 --> 00:36:38,190
+رايح input لـ gate أخرى فبدها wire بظبط بدها إياها 
+
+445
+00:36:38,190 --> 00:36:42,670
+wire بتنتقل عليها علشان ليها signal مش هيك ولا؟
+
+446
+00:36:42,670 --> 00:36:47,650
+okay فلقيت الـ signal هذه بتكون في لحظة من الأوقات 
+
+447
+00:36:47,650 --> 00:36:54,410
+ماخدة قيمة معينة بعد كده ممكن يتغير تمام؟ تغير قيمة 
+
+448
+00:36:54,410 --> 00:36:58,470
+الـ signal إذا تغيرت بنقول على إنه حصل event على الـ
+
+449
+00:36:58,470 --> 00:37:04,250
+signal هذا حصل إيه؟ event حصل إيه؟ event فالجد بالـ
+
+450
+00:37:04,250 --> 00:37:08,710
+VHDL اللي هتلاقي عندنا إمكانية أنه نقدر نوصف الـ
+
+451
+00:37:08,710 --> 00:37:13,730
+events بشكل .. يعني بحيث أو الـ events اللي بتحصل
+
+452
+00:37:13,730 --> 00:37:17,610
+simultaneously يعني ممكن كده event بيحصل at the
+
+453
+00:37:17,610 --> 00:37:22,910
+same time بالـ VHDL اللي بنقدر نوصف بنقدر إيش نوصف
+
+454
+00:37:22,910 --> 00:37:26,110
+لإن بتبقى الـ hardware لما تعمل hardware design
+
+455
+00:37:26,110 --> 00:37:29,470
+ممكن يكون عندك مثلاً في level أولاني كده جيت صح and 
+
+456
+00:37:29,470 --> 00:37:32,250
+or كده كل واحدة بتطلع output لو اتغير الـ input 
+
+457
+00:37:32,250 --> 00:37:34,910
+بيتغير الـ output تبع الكل simultaneous مش هيك ولا
+
+458
+00:37:34,910 --> 00:37:39,270
+مش كل واحد بيستنى التاني مش هيك فلازم يكون عندك الـ
+
+459
+00:37:39,270 --> 00:37:42,710
+language فيها القدرة capability على أنه لما يتغير
+
+460
+00:37:42,710 --> 00:37:49,130
+الـ هو some event some signal إذا هي بتأثر على كده
+
+461
+00:37:49,130 --> 00:37:54,040
+output كلهم بيتغيروا simultaneous مش هيك؟ ولا ..
+
+462
+00:37:54,040 --> 00:38:06,480
+okay لذلك
+
+463
+00:38:06,480 --> 00:38:11,440
+بتقول فعلاً simultaneous events ممكن الـ output أو
+
+464
+00:38:11,440 --> 00:38:16,920
+كذا signal يتغير فيهم at the same time فنقول عليهم
+
+465
+00:38:16,920 --> 00:38:20,790
+simultaneous events أو current events concurrent is
+
+466
+00:38:20,790 --> 00:38:25,970
+even يعني بتغيروا in parallel مع بعض at the same
+
+467
+00:38:25,970 --> 00:38:33,730
+time الـ VHDL أصلاً من يعملوها دول اللي هو الـ IEEE
+
+468
+00:38:33,730 --> 00:38:37,410
+اللي هو الـ institute of electrical and electronic
+
+469
+00:38:37,410 --> 00:38:41,710
+engineers الـ IEEE هو مش محتكروه أنه حقيقة عامل
+
+470
+00:38:41,710 --> 00:38:45,550
+standard ومتاح لجميع الـ vendors يدلك في بناس كثير
+
+471
+00:38:45,550 --> 00:38:53,480
+عملوا tools كثير طبقاً للـ standard اللي هو هذا و
+
+472
+00:38:53,480 --> 00:38:57,940
+كمان عاملين الـ standard للـ synthesis طبعاً لو أنت 
+
+473
+00:38:57,940 --> 00:39:03,390
+تبعت الـ synthesis standard طبعاً الـ IEEE هتلاقي أنه
+
+474
+00:39:03,390 --> 00:39:09,910
+الـ design تبعك من السهل أنك تعمله porting
+
+475
+00:39:09,910 --> 00:39:14,750
+يعني بيكون portable على عدد كبير من الـ PLDs بس أنك
+
+476
+00:39:14,750 --> 00:39:17,430
+.. بس أنك تلتزم بالـ؟ بالـ standard يعني استخدم
+
+477
+00:39:17,430 --> 00:39:20,690
+constructs معينة و جانب إشي معين هتلاقي بعد كده
+
+478
+00:39:20,690 --> 00:39:23,250
+أنه ممكن في الكتاب بيقولك .. بيقولك constructs ..
+
+479
+00:39:23,250 --> 00:39:26,010
+construct هذا مثلاً portable أو not portable أو في
+
+480
+00:39:26,010 --> 00:39:29,110
+كتاب آخر فاستخدم فقط من الحاجات اللي ماشية مع الـ
+
+481
+00:39:29,110 --> 00:39:34,060
+standard تمام؟ عشان لو حبيت تحطها على PLD مختلفة ما
+
+482
+00:39:34,060 --> 00:39:46,060
+تعملش تغييرات يكون portable الـ design في
+
+483
+00:39:46,060 --> 00:39:48,940
+tools عديدة للـ design تبع digital system زي ما 
+
+484
+00:39:48,940 --> 00:39:54,320
+هنشوف منها الـ simulators و الـ compilers قبلها و الـ
+
+485
+00:39:54,320 --> 00:39:57,080
+synthesizers place and route tools 
+
+486
+00:40:00,940 --> 00:40:06,840
+هنستخدمها كل هدول في الـ methodology تبعتنا عشان
+
+487
+00:40:06,840 --> 00:40:13,820
+نوفر في الوجد والمجهول في عمل الـ design يعني مثلاً
+
+488
+00:40:13,820 --> 00:40:18,680
+أنت عارف لو بدك تعمل optimization لـ design that is
+
+489
+00:40:18,680 --> 00:40:23,720
+very time consuming و بتتعب عملية مضنية أظبط يعني
+
+490
+00:40:23,720 --> 00:40:29,770
+لو أنت عندك كماشر ساكن و بدك تعملها design طبعاً
+
+491
+00:40:29,770 --> 00:40:32,970
+بتمر بمرحلة اللي هي الـ logic minimization مش هتاخد 
+
+492
+00:40:32,970 --> 00:40:35,290
+معاها مثلاً أنتو عارفين كارنو مابس و القصص هذه مش
+
+493
+00:40:35,290 --> 00:40:39,550
+هيك ولا .. okay بتتعب .. بتتعب علاجات أربعة غيرها
+
+494
+00:40:39,550 --> 00:40:45,430
+بيضلبك، خمسة بيضلب أكتر، ستة هذا .. مش هيك فإذا أنت
+
+495
+00:40:45,430 --> 00:40:49,410
+تعمل design واستخدامك للـ software tools هدول you
+
+496
+00:40:49,410 --> 00:40:53,050
+don't need to use الـ manual method بإنك تعمل
+
+497
+00:40:53,050 --> 00:40:57,500
+minimization مين بيعملك إياه؟ الـ tools أنت بتكتب الـ
+
+498
+00:40:57,500 --> 00:40:59,920
+equation على طول و بتقولش إذا في مجلش بتعمل و بظبط
+
+499
+00:40:59,920 --> 00:41:03,980
+لكيه أو لو أنت بتعمل design ليهش sequential مثلاً 
+
+500
+00:41:03,980 --> 00:41:08,480
+فيها flip-flops فيها counters و guesses تعرف لما 
+
+501
+00:41:08,480 --> 00:41:11,260
+تجيب تعمل design لأي sequential system مش أنت one
+
+502
+00:41:11,260 --> 00:41:15,080
+step أنك تعمل من مجلش لعدد الـ states عاملته ولا لأ
+
+503
+00:41:15,080 --> 00:41:18,060
+في آخر الـ semester تبع الـ digital design و تغلب و 
+
+504
+00:41:18,060 --> 00:41:23,190
+تاخد وجهوكمان أنت عارف الوقت مش يعني هو مهم طبعاً
+
+505
+00:41:23,190 --> 00:41:27,830
+لكن الهم كمان أنه أي إشي manual بيكون احتمالية
+
+506
+00:41:27,830 --> 00:41:32,830
+الخطأ أكبر بكثير صح ولا بلو أي إشي اللي هي automated
+
+507
+00:41:32,830 --> 00:41:35,770
+طبعاً أي ات .. أي automation system اللي عملوه في
+
+508
+00:41:35,770 --> 00:41:38,310
+الاخر بين الأدمين where يكون في bug في الـ system
+
+509
+00:41:38,310 --> 00:41:42,490
+لكن بيكون مر مراحل testing واخد بالك اللي هي كثيرة
+
+510
+00:41:42,490 --> 00:41:45,610
+وناس بعت نص وكذا و تقريباً يعني three of errors مش
+
+511
+00:41:45,610 --> 00:41:50,950
+هيك ولا .. okay فالـ tools هذه كثير بيسهلك الموضوع
+
+512
+00:41:50,950 --> 00:41:56,370
+من ناحية optimization و من نواحي أخرى عديدة و
+
+513
+00:41:56,370 --> 00:42:02,070
+تقصرلك الوجد كمان و كمان بتمكنك الـ tools هذه أنك 
+
+514
+00:42:02,070 --> 00:42:08,010
+تستخدم طرق عديدة لحل نفس الـ problem و تشوف أيها
+
+515
+00:42:08,010 --> 00:42:10,670
+الأكثر سواء من ناحية performance أو من ناحية cost
+
+516
+00:42:10,670 --> 00:42:16,160
+أو من ناحية time من ناحية weight من ناحية كده تعرف
+
+517
+00:42:16,160 --> 00:42:20,600
+نفس الـ problem ممكن تتحل بأكثر من طريقة مظبوط ولأن 
+
+518
+00:42:20,600 --> 00:42:24,520
+لماذا أقول لك مثلاً بدي اعمل circuit يضرب رقمين في
+
+519
+00:42:24,520 --> 00:42:30,160
+بعض يعني أبسط اللي هو التعددية أن واحد يعملها مثلاً
+
+520
+00:42:30,160 --> 00:42:33,360
+بدي أعملها and or inverter واحد يقول بدي اعملها
+
+521
+00:42:33,360 --> 00:42:36,980
+بنانسي واحد بنارز واحد يقول لأ أنا مش هستخدم
+
+522
+00:42:36,980 --> 00:42:39,640
+هستخدم components و اعمل multiply بطريقة معينة 
+
+523
+00:42:39,640 --> 00:42:42,580
+إليها طرق عادية على فكرة فممكن تعمل كده اكتشف نفس
+
+524
+00:42:42,580 --> 00:42:47,140
+الـ design تماماً لجيت الـ software مش عمال أكلش هذا
+
+525
+00:42:47,140 --> 00:42:50,800
+.. هذا بده فعلاً الـ human بده البني آدم فأنت عمال
+
+526
+00:42:50,800 --> 00:42:58,300
+بتقع في نفسك و توفر وقتك وإبداعك ومجهودك من 
+
+527
+00:42:58,300 --> 00:43:03,480
+شغلات which are very time consuming و error prone
+
+528
+00:43:03,480 --> 00:43:07,060
+يعني و أرض أنك تقع فيها في الخطأ كثير و توفر عقلك
+
+529
+00:43:07,060 --> 00:43:10,720
+و دهنك و وقتك لحاجات إيش أرقى بتجرب دفعة
+
+530
+00:43:10,720 --> 00:43:14,260
+architectures أو دفعة designs تعملها و توصفها بالـ
+
+531
+00:43:14,260 --> 00:43:18,060
+VHDL و بتقعد تعمل في إلها analysis و simulation و
+
+532
+00:43:18,060 --> 00:43:23,020
+testing وكذا و تشوف تمام هذه ميزة الـ VHDL وميزة 
+
+533
+00:43:23,020 --> 00:43:36,900
+الـ methodology اللي احنا بتتكلم عليها تمام again
+
+534
+00:43:36,900 --> 00:43:42,240
+قلنا الـ P&T عبارة عن إيه؟ عبارة عن ICs chips
+
+535
+00:43:42,240 --> 00:43:46,680
+بيستخدموها أنك تحط فيها some digital system تبرمجها 
+
+536
+00:43:46,680 --> 00:43:50,240
+بحيث أن ها تعمل functionality تبع تبعة some issue
+
+537
+00:43:50,240 --> 00:43:54,260
+اللي هي الـ system وأنا
+
+538
+00:43:54,260 --> 00:43:59,740
+فيها منها capacities يعني range كبير ممكن من مئات 
+
+539
+00:43:59,740 --> 00:44:05,780
+الـ gates إلى ملايين الـ gates ومعظمها are
+
+540
+00:44:05,780 --> 00:44:10,080
+reprogramable يعني إذا أنت حطيت فيها system برمجتها
+
+541
+00:44:10,080 --> 00:44:13,200
+ممكن تعمل erase للـ system وتحط فيه system جديد 
+
+542
+00:44:13,200 --> 00:44:19,920
+كأنها ما كأنك ما كتبتش فيها وأنا هستخدم برمجتها 
+
+543
+00:44:19,920 --> 00:44:23,380
+اللي هي file سمينا الـ configuration file والهدفين
+
+544
+00:44:23,380 --> 00:44:26,700
+اللي بيطلعوه اللي هو الـ place and is and root
+
+545
+00:44:26,700 --> 00:44:36,380
+فاكرين place and root اللي هو tool وبعدين
+
+546
+00:44:37,690 --> 00:44:43,170
+في PLDs بيسموها in circuit irreprogramable يعني 
+
+547
+00:44:43,170 --> 00:44:49,390
+بيكون فيه عندك bar في إحدى الـ chips بيكون PLD زمان 
+
+548
+00:44:49,390 --> 00:44:53,490
+كان عشان تبرمج قطعة بيعملها socket بتسحبها من الـ
+
+549
+00:44:53,490 --> 00:44:57,570
+socket وبعدين بتبرمجها في programmer منفصل موصل مع
+
+550
+00:44:57,570 --> 00:45:01,290
+الـ PC أو workstation أو لابتوب أو whatever وبعدين 
+
+551
+00:45:01,290 --> 00:45:06,140
+بعد بتبرمجها بترجع على الـ socket هل جيت المعظمها in
+
+552
+00:45:06,140 --> 00:45:10,140
+field أو in circuit reprogramable يعني أنت من غير
+
+553
+00:45:10,140 --> 00:45:13,840
+ما تشيلها من الـ board وهي في نفس الـ board حتى لو
+
+554
+00:45:13,840 --> 00:45:18,760
+بتكون ملحمة soldered يعني بيتبرمجها وتواصلها مع 
+
+555
+00:45:18,760 --> 00:45:21,060
+الـ pc الـ board أو الـ system وبتعملها 
+
+556
+00:45:21,060 --> 00:45:25,360
+reprogramming من غير ما تفكر طبعاً هذا بيوفر كثير 
+
+557
+00:45:25,360 --> 00:45:29,520
+في الـ budget و الـ time وحتى كمان بيحافظ على سلامة
+
+558
+00:45:29,520 --> 00:45:34,930
+الـ IC تعرفي القصيدة لو سحبتها، لو أنت مش يعني .. لو
+
+559
+00:45:34,930 --> 00:45:39,870
+مش حاوية، ممكن تخربها، مش هيك ولا، أوكي ماشي 
+
+560
+00:45:59,310 --> 00:46:02,850
+في الـ figure التالي هنشوف design methodology 
+
+561
+00:46:02,850 --> 00:46:10,330
+تبعتنا ال flow هنمر بخطوات عديدة هأتكلم عليها 
+
+562
+00:46:10,330 --> 00:46:14,810
+بالتفصيل إن شاء الله شوف تبدأ بال analyze
+
+563
+00:46:14,810 --> 00:46:15,550
+requirements
+
+564
+00:46:21,120 --> 00:46:23,460
+Write a VHDL design description and so on ..
+
+565
+00:46:23,460 --> 00:46:28,460
+هيتكلم عن كل خطوة بتوصيل إن شاء الله تلاحظ مجسم ال
+
+566
+00:46:28,460 --> 00:46:32,640
+steps إلى columns هاي ال column الأولاني الثاني
+
+567
+00:46:32,640 --> 00:46:36,400
+كذا إلى
+
+568
+00:46:36,400 --> 00:46:38,680
+groups كل group هتطلعش ب column
+
+569
+00:46:47,290 --> 00:46:50,250
+بحيث ال .. ال .. ال phases اللي .. اللي علاقة ببعض
+
+570
+00:46:50,250 --> 00:46:54,210
+حاططها بوان إيش بوان كولم يعني مثلا يمكن أنتم
+
+571
+00:46:54,210 --> 00:46:57,870
+درستوا software engineering يعني usually
+
+572
+00:46:57,870 --> 00:47:00,450
+requirements مع .. مع less specification مش هيكويها
+
+573
+00:47:00,450 --> 00:47:02,670
+لأ حتى مرة بيسموها .. برة بيسموها software
+
+574
+00:47:02,670 --> 00:47:04,190
+engineering requirements and specification
+
+575
+00:47:04,190 --> 00:47:07,210
+document مش هيكويها لأ مثلا إذا كنت كاتب جملة لكن
+
+576
+00:47:07,210 --> 00:47:10,310
+هو لو بدك تفشل أكثر في الأول تكتب .. تكتب
+
+577
+00:47:10,310 --> 00:47:13,730
+requirements وبعدين إيش less specification فهيحطلك
+
+578
+00:47:13,730 --> 00:47:18,620
+يهم one إيش و one كولمالـ code writing ال writing
+
+579
+00:47:18,620 --> 00:47:23,120
+بتاع ال VHDL code و ال compilation حاططهم مع بعض ب
+
+580
+00:47:23,120 --> 00:47:27,460
+another column لأنهم two related tasks اللي اللي
+
+581
+00:47:27,460 --> 00:47:31,640
+علاقة ببعض فال task اللي اللي علاقة ببعض حاططهم ب
+
+582
+00:47:31,640 --> 00:47:38,100
+one column ال shaded phases هتلاقي اللي هي المراحل
+
+583
+00:47:38,100 --> 00:47:40,620
+اللي بيعمل فيها verification لل system طلع هنا
+
+584
+00:47:40,620 --> 00:47:46,020
+مثلا هنا المرحلة هذه فيها functional simulation
+
+585
+00:47:48,530 --> 00:47:53,290
+فانكشنال سيموليشي سنتحدث عنها هذه برضه سيموليشي
+
+586
+00:47:53,290 --> 00:47:57,870
+تستينغ هذه post-synth simulation timing simulation
+
+587
+00:47:57,870 --> 00:48:01,070
+بعدين verified PLDs operation هذه كلها مراحل
+
+588
+00:48:01,070 --> 00:48:04,950
+verification مراحل verification اللي معمولة بالـ
+
+589
+00:48:04,950 --> 00:48:11,630
+gray طبعا
+
+590
+00:48:11,630 --> 00:48:15,480
+ال flow اللي هنا اتلاحظ أنه linear تمشي step by
+
+591
+00:48:15,480 --> 00:48:20,500
+step لكن ما بيخفيش عليكم أنه أي design سواء
+
+592
+00:48:20,500 --> 00:48:24,540
+hardware او software ممكن تيجي لمرحلة أو أكثر
+
+593
+00:48:24,540 --> 00:48:28,600
+تعملها من أول وجديد مش هيك ولا .. و تاني لأنه في
+
+594
+00:48:28,600 --> 00:48:32,480
+الأخر العملية iterative process .. iterative إيش؟
+
+595
+00:48:32,480 --> 00:48:36,020
+process .. ممكن أنا آجي أضطر ل .. يمكن
+
+596
+00:48:36,020 --> 00:48:38,880
+requirements بالأساس أنا كتبتها غلط مش مظبوط
+
+597
+00:48:38,880 --> 00:48:42,790
+مافهمتش ال problemأو simple problem نوعا ما لكن
+
+598
+00:48:42,790 --> 00:48:46,350
+لما أجيت خشفت بالتفاصيل بكتب و كتبت ال
+
+599
+00:48:46,350 --> 00:48:49,650
+specifications و طلعت ناقصة أو مش مظبوطة مية في
+
+600
+00:48:49,650 --> 00:48:55,750
+المية و أكاد أي مرحلة فالممكن اللي هو خلال مراحل
+
+601
+00:48:55,750 --> 00:49:01,330
+ال design هدول إنه ترجع لأي مرحلة أو أكثر و تشتغلها
+
+602
+00:49:01,330 --> 00:49:04,470
+من أول جديد مرة مرتين تلاتة أو أكثر، هذا شيء
+
+603
+00:49:04,470 --> 00:49:09,070
+طبيعي، شيء .. طبيعي لغاية ما تحصل على ال
+
+604
+00:49:09,070 --> 00:49:11,670
+stimulation اللي بدك إياه و ال .. و ال response
+
+605
+00:49:11,670 --> 00:49:14,170
+اللي بدك إياها، شكوا إلى .. okay ماشي
+
+606
+00:49:18,290 --> 00:49:22,110
+يعني ممكن يكون عندك مثلا يعني نقص في الفهم ال
+
+607
+00:49:22,110 --> 00:49:26,010
+requirements ممكن يكون فهمت ال requirements وعملت
+
+608
+00:49:26,010 --> 00:49:29,190
+ال specification سليم و كله تمام تمام لكن جيت في
+
+609
+00:49:29,190 --> 00:49:35,370
+ال coding غلطت يصير مش هيك ولا .. أي نعم يمكن في
+
+610
+00:49:35,370 --> 00:49:38,070
+timing constraint violations ال design function
+
+611
+00:49:38,070 --> 00:49:43,590
+سليم الجيت فيه سليم لكن بعملك المطلوب بس ووجدت أبطأ
+
+612
+00:49:43,590 --> 00:49:49,660
+من المطلوب بال .. بالفعل مش هيك يعني تمام؟ لازم it
+
+613
+00:49:49,660 --> 00:49:53,100
+has to fulfill ال time requirements يعني لازم يفي
+
+614
+00:49:53,100 --> 00:49:55,340
+بال time requirements اللي أنت حاطيتها مش هيك و
+
+615
+00:49:55,340 --> 00:49:58,800
+إيه لإن؟ مرات في شغلات بالذات في الحاجات ال
+
+616
+00:49:58,800 --> 00:50:03,980
+disaster ال .. ال .. المصائب و الحاجات ال critical
+
+617
+00:50:03,980 --> 00:50:06,700
+اللي حايزة زي مثلا غرفة إنعاش بتعمل design ل
+
+618
+00:50:06,700 --> 00:50:10,580
+system المفروض مثلا أنه المريض يحقن أو بالشيء اللي
+
+619
+00:50:10,580 --> 00:50:13,900
+فلاني في الوقت اللي لو حصل عرض لفلاني واحد ثلاثة
+
+620
+00:50:13,900 --> 00:50:16,360
+يحقن بالمدى اللي فلاني خلال ال time معين وإلا
+
+621
+00:50:16,360 --> 00:50:25,530
+هيستير الشيء حت ..الفلانة okay ف .. فمعناته ال
+
+622
+00:50:25,530 --> 00:50:28,770
+timing مهم مش هيكويها ال timing إيه ده يعني ممكن
+
+623
+00:50:28,770 --> 00:50:31,510
+ال system functional يشغل لكن من ناحية ال timing
+
+624
+00:50:31,510 --> 00:50:35,350
+مافيش بال times بال time المطلوب تعرف ال
+
+625
+00:50:35,350 --> 00:50:37,290
+functional شغال زي إيش ماهو يقولك functional زي إيش
+
+626
+00:50:37,290 --> 00:50:40,290
+ماهو يقولك مثلا إيش functionalين بيدودي مثلا اللي هو
+
+627
+00:50:40,290 --> 00:50:47,130
+ال .. ال .. ال .. ال .. الشنطة هذه للساحة تمام
+
+628
+00:50:47,130 --> 00:50:52,910
+للساحة بدي أوديها ب .. بتقدر توديها بكذا طريقة، إذا
+
+629
+00:50:52,910 --> 00:50:57,750
+مافيش constraints بتقدر توديها بمشي على الأقدام و
+
+630
+00:50:57,750 --> 00:51:01,110
+على بسكليت و بسيارة أجرة و بسيارة خاصة طلب و بأكثر
+
+631
+00:51:01,110 --> 00:51:04,130
+من طريقة مش هيك ولا .. لكن لو أنا حاططلك
+
+632
+00:51:04,130 --> 00:51:11,050
+constraint مثلا خلال تلت ساعة تكون في الساحة هذا في
+
+633
+00:51:11,050 --> 00:51:13,730
+time constraint مش هيك ولا لا واضح أنه مش هينفع
+
+634
+00:51:13,730 --> 00:51:17,290
+المشي .. ماشي بيعمل شيء functionally لكن ما بيفيش
+
+635
+00:51:17,290 --> 00:51:21,510
+بالقياش بال timing المطلوب و ماشي ما بتيجيش طبعا
+
+636
+00:51:21,510 --> 00:51:27,010
+ولا؟ و يمكن على بسكليتي ممكن تيجي .. يمكن بس مش أكيد
+
+637
+00:51:27,010 --> 00:51:31,170
+مش هيك ولا لا؟ جربتها؟ إذا أنا احنا هنستخدم المثل
+
+638
+00:51:31,170 --> 00:51:36,990
+ذول الجهاد و هنتكلم على تفصيل خطوات بإذن الله تباعا
+
+639
+00:51:38,430 --> 00:51:42,630
+بنبدأ بالخطوتين اللي في الأول اللي هو analyze
+
+640
+00:51:42,630 --> 00:51:45,690
+requirements و develop specifications هدول هما اللي
+
+641
+00:51:45,690 --> 00:51:48,190
+هم مش تعرف بالطريقة حتى سواء أنت شغال بال
+
+642
+00:51:48,190 --> 00:51:50,390
+methodology تبعتنا أو أي شيء ثاني سواء هدول أسوت
+
+643
+00:51:50,390 --> 00:51:53,330
+وير أي series اللي بدك تعمل عليه ال design لازم
+
+644
+00:51:53,330 --> 00:51:57,550
+يمر بمرحلة analysis ل requirements و بعدين تكتب
+
+645
+00:51:57,550 --> 00:51:58,990
+specifications مش هيك واضح
+
+646
+00:52:04,710 --> 00:52:07,350
+في requirements analysis إيش بنسوي؟ بنحاول نفهم ال
+
+647
+00:52:07,350 --> 00:52:10,130
+problem تبعاتنا المفروض إيش هتحل إيش المشكلة اللي
+
+648
+00:52:10,130 --> 00:52:16,570
+هتحلها و نكتب ال problem في شكل واضح تبعاتنا نعرف
+
+649
+00:52:16,570 --> 00:52:20,150
+ال problem فبالك أنك تعرف ال problem هذي مهم ج��ا
+
+650
+00:52:20,150 --> 00:52:26,690
+هذي مهم جدا أنك تعرف ال problem و تكتبها مرحلة
+
+651
+00:52:26,690 --> 00:52:30,670
+مهمة جدا لأن إذا أنت ما عملتش تعريف واضح و كامل لل
+
+652
+00:52:30,670 --> 00:52:33,550
+problem الـ design اللي هتعمله في الآخر مش حافظ
+
+653
+00:52:33,550 --> 00:52:40,310
+بالمطلوب مش رايكوا أي نوع .. أي نوع إذا
+
+654
+00:52:40,310 --> 00:52:44,950
+في constraints لل system سواء من ناحية environment
+
+655
+00:52:44,950 --> 00:52:49,170
+من ناحية كده المفروض تتحدد تمام من constraints ما
+
+656
+00:52:49,170 --> 00:52:53,610
+تتقول مثلا المفروض يعمل إيش فلاني خلال one second
+
+657
+00:52:53,610 --> 00:52:57,250
+المفروض يكون الوزن ال weight تبع ال system ما يزيدش
+
+658
+00:52:57,250 --> 00:53:01,580
+عن كده مثلا الـ volume ما يزيدش عن كده هذا بتكتب في
+
+659
+00:53:01,580 --> 00:53:10,920
+ال requirements تمام؟ مع ال concerns الشروط هذه
+
+660
+00:53:10,920 --> 00:53:16,060
+كله بالكتاب وين اللي هو في ال requirements بعدين
+
+661
+00:53:16,060 --> 00:53:17,800
+بتخش على إيش؟ على ال specifications
+
+662
+00:53:24,650 --> 00:53:28,510
+ال input طبعا ال specification writing او ال
+
+663
+00:53:28,510 --> 00:53:30,290
+specification document اللي هو requirements
+
+664
+00:53:30,290 --> 00:53:35,390
+document طبعا في ال specification بتحدد إيش
+
+665
+00:53:35,390 --> 00:53:38,990
+interface تبعت ال system إيش ال input إيش ال
+
+666
+00:53:38,990 --> 00:53:41,650
+output إيش ال functions اللي ال system المفروض
+
+667
+00:53:41,650 --> 00:53:47,030
+يعملها عشان يحل ال problem طبعا ال system
+
+668
+00:53:47,030 --> 00:53:51,350
+functions ممكن تعملها
+
+669
+00:53:51,350 --> 00:53:52,470
+specification أما
+
+670
+00:54:01,650 --> 00:54:06,090
+خليني أقول .. أعيد الجملة هذه ثاني أن أنت في ال
+
+671
+00:54:06,090 --> 00:54:12,290
+specification بتحدد ال .. ال .. ال .. ال system
+
+672
+00:54:12,290 --> 00:54:16,650
+المفروض إيش ال behavior تبعه، إيش السلوك، لكن مش
+
+673
+00:54:16,650 --> 00:54:20,370
+كيف هينعمل السلوك، هيتنفذ، هذا مش شغل .. مش شغل من
+
+674
+00:54:20,370 --> 00:54:24,130
+ال specification، لسه بعد كده فيه ال design، تمام؟
+
+675
+00:54:24,130 --> 00:54:26,750
+الشخص بتقول ال behavior بتاعه المفروض يكون كده،
+
+676
+00:54:26,750 --> 00:54:30,650
+تمام؟ يعني لما أنا أديله كده، يصير كده، لكن كيف
+
+677
+00:54:30,650 --> 00:54:38,470
+بيصير؟ هذا ليس شغل الـ specification ممكن تضع فيه
+
+678
+00:54:38,470 --> 00:54:40,890
+performance requirements and constraints في الـ
+
+679
+00:54:40,890 --> 00:54:44,550
+specification زي الـ speed of operation وقدرة ال
+
+680
+00:54:44,550 --> 00:54:50,910
+power consumption إذا كنت تعمل مثلا جوال هذا مهم
+
+681
+00:54:50,910 --> 00:54:53,510
+فيه كثير في حكايات الـ power consumption
+
+682
+00:54:57,140 --> 00:55:02,760
+لأنه أنت بيهمك الجوال يكون ما تضطرش أنك تشحنه و
+
+683
+00:55:02,760 --> 00:55:06,040
+يمر مثلا على جال يوم و يومين حسب تصالتك بشيكويلان
+
+684
+00:55:06,040 --> 00:55:09,860
+غير ما تحطه في الشاحن مرة أخرى و شيكويلان و اتعالى
+
+685
+00:55:09,860 --> 00:55:12,220
+لما تستخدم ال ICs فيه معينة يكون ال power
+
+686
+00:55:12,220 --> 00:55:14,980
+consumption تبعها جليل وإيه اللي لو ما أخذش
+
+687
+00:55:14,980 --> 00:55:19,740
+الاعتبار هذا في الحسبان هتلاقي أنه ال battery نفدت
+
+688
+00:55:19,740 --> 00:55:24,430
+و راحل فيها في واجهة جليلمشكلة problem أدخلينها في
+
+689
+00:55:24,430 --> 00:55:26,070
+power consumption requirement بتشيكوا ولا
+
+690
+00:55:26,070 --> 00:55:28,550
+specification غير تقول اه والله أنا من
+
+691
+00:55:28,550 --> 00:55:31,890
+specification لازم أنا ال battery حاطوليها و
+
+692
+00:55:31,890 --> 00:55:35,250
+استخدم استخدام عادي أو حسب نوع الاستخدام اللي
+
+693
+00:55:35,250 --> 00:55:41,370
+بدك إياه ما تخلصش خلال 24 ساعة أو 48 ساعة كله هدف من
+
+694
+00:55:41,370 --> 00:55:45,210
+حاطوليها في ال specification ال weight مثلا ممكن
+
+695
+00:55:45,210 --> 00:55:47,870
+بنحطه في ال specification تقول أنا بدي أعمل جوال
+
+696
+00:55:47,870 --> 00:55:54,660
+أو بدي أعمل tablet مثلا طب ماشي ال tablet اللي هي
+
+697
+00:55:54,660 --> 00:56:01,460
+دي المفروض تنحمل بالإيد صح ولا لأ المفروض أنا إذا
+
+698
+00:56:01,460 --> 00:56:05,420
+حملتها لمدة مثلا ساعة زمان أو كده ما أحسش بالتعب أو
+
+699
+00:56:05,420 --> 00:56:12,140
+كده و لو أنه يعني أنا عندي tablet في البيت بصراحة
+
+700
+00:56:12,140 --> 00:56:15,920
+بحس أنها ثقيلة اللي بشيلها يعني في ال .. هي طبعا 
+
+701
+00:56:15,920 --> 00:56:18,980
+معمولة ممكن تركّنها ت .. ت .. تسندها أو كده بس مرات
+
+702
+00:56:18,980 --> 00:56:22,070
+بحب الواحد يمسكها بيده و كده إذا مسكت مدة طويلة من
+
+703
+00:56:22,070 --> 00:56:25,850
+حيث أنّها فيها toggle و لا لأ فمعناته في
+
+704
+00:56:25,850 --> 00:56:29,530
+requirement في شغلات تفاصيل زي كده لازم الكتاب وين
+
+705
+00:56:29,530 --> 00:56:32,650
+في الـ classification من ناحية weight من ناحية
+
+706
+00:56:32,650 --> 00:56:34,530
+volume من ناحية power consumption من ناحية شغلات
+
+707
+00:56:34,530 --> 00:56:40,390
+إيش كتير okay الـ
+
+708
+00:56:40,390 --> 00:56:43,490
+classification الـ requirements أكيد بنكتب لعشرة
+
+709
+00:56:43,490 --> 00:56:46,650
+language عادي باللغة بتاعتنا سواء بالإيليس أو
+
+710
+00:56:46,650 --> 00:56:49,830
+بالعربي أو بأي لغة أخرى بقى مينكتبش الـ requirements
+
+711
+00:56:49,830 --> 00:56:55,550
+مينكتبش بالـ إياش بالـ VHDL مينكتب لغة عادية و الـ
+
+712
+00:56:55,550 --> 00:56:57,810
+specification برضه في العادة مينكتب إياش بناشر
+
+713
+00:56:57,810 --> 00:57:02,930
+language عادية تمام و لا لغة عادية مش لغة خاصة لكن
+
+714
+00:57:02,930 --> 00:57:05,930
+بتقدر تكتب الـ specification باستخدام إياش الـ VHDL
+
+715
+00:57:05,930 --> 00:57:10,630
+برضه لو بدّك عينا
+
+716
+00:57:10,630 --> 00:57:14,450
+بالعمل simulation تتأكد من الـ behavior لكن في
+
+717
+00:57:14,450 --> 00:57:17,150
+الغالب اللي .. اللي كتبته متقدرش تعمل الـ synthesis
+
+718
+00:57:17,150 --> 00:57:20,760
+متحولش لـ gates هيضطر لك تعمل design اللي هي file
+
+719
+00:57:20,760 --> 00:57:25,040
+تاني عشان تعمل إيش تعمله تنسيسي لو أنت مرات
+
+720
+00:57:25,040 --> 00:57:27,540
+الإنسان بيكون في مرحلة .. من المرحلة بيكون مهتمّ
+
+721
+00:57:27,540 --> 00:57:31,760
+بالـ idea بالفكرة وبالطريقة بعدين إيش بيدهضون
+
+722
+00:57:31,760 --> 00:57:35,260
+مابيهمنيش كتير موضوع تاني تمام فتكتب requirements
+
+723
+00:57:35,260 --> 00:57:38,700
+and specification بالـ VHDL behavioral behavioral
+
+724
+00:57:38,700 --> 00:57:43,180
+سلوكي و بتعمل simulation بتلاقي اه والله فعلا
+
+725
+00:57:43,180 --> 00:57:47,120
+بالطريقة اعملّي هذا بعدين الـ behavior هذا و
+
+726
+00:57:47,120 --> 00:57:50,790
+تشهروله هيعمل موضوع تاني تمام؟ إذا أنت مهتمّ إنّك
+
+727
+00:57:50,790 --> 00:57:55,250
+تطلعلي الـ hardware بتكتب some اللي هي الـ file تاني
+
+728
+00:57:55,250 --> 00:57:58,510
+ممكن يعمله synthesis يعمله تخليق اللي هو تحوي ..
+
+729
+00:57:58,510 --> 00:58:00,190
+قولنا synthesis إيش بيشي حوي .. بيشي بيشي حوي
+
+730
+00:58:00,190 --> 00:58:03,970
+بيحوي من description إلى إيه إيش إلى gates إلى
+
+731
+00:58:03,970 --> 00:58:09,190
+hardware إلى logic إلى logic تمام؟ فبتنكتب برضه
+
+732
+00:58:09,190 --> 00:58:15,420
+ممكن تنكتب الـ specification تنكتب الـ VHDL تمام؟ و
+
+733
+00:58:15,420 --> 00:58:22,080
+يشمزتها أنت عارف الآيات لغة برمجها سواء هدوء أو
+
+734
+00:58:22,080 --> 00:58:26,640
+سواء و مافيش فيها ambiguities تمام ولا؟ مافيش فيها
+
+735
+00:58:26,640 --> 00:58:30,240
+التباس بينهم لغات الكلام العادية اللي بنقل بيه
+
+736
+00:58:30,240 --> 00:58:34,960
+ambiguous مظبوط ولا؟ يعني ممكن التعبير الواحد أو
+
+737
+00:58:34,960 --> 00:58:37,380
+الكلمة الواحدة أو الكشتكة الواحد يعني أكتر من
+
+738
+00:58:37,380 --> 00:58:40,340
+المعنى يفهمه الواحد بأكتر من طريقة أو الأشخاص
+
+739
+00:58:40,340 --> 00:58:44,680
+المختلفين إذا استخدمت أنت VHDL أنت لغيتي الـ
+
+740
+00:58:44,680 --> 00:58:48,460
+ambiguities هدول مش هيكوا الالتباسات مش هيك؟ إيه
+
+741
+00:58:48,460 --> 00:58:55,280
+نعم؟ okay
+
+742
+00:58:55,280 --> 00:58:58,900
+فأنت عاملا إذا كتبت classification باستخدام VHDL
+
+743
+00:58:58,900 --> 00:59:01,700
+عاملا تكتب الـ algorithm تبعت الـ system الـ behavior
+
+744
+00:59:01,700 --> 00:59:04,640
+تبعت إيش الـ system بغض النظر إيش حياتي إيش ملزمة
+
+745
+00:59:04,640 --> 00:59:09,640
+إيش hardware للـ implementation و تعملوا simulation
+
+746
+00:59:09,640 --> 00:59:14,620
+تتأكدوا سليم و تمام تمام okay لكن عمليًا إنّهم
+
+747
+00:59:14,620 --> 00:59:17,420
+بيستخدموش اللي بيشتغل كتابة اللي هو classification
+
+748
+00:59:17,420 --> 00:59:24,460
+بيستخدموا اللغة اللي هو العادي، اللغة عادي سواء
+
+749
+00:59:24,460 --> 00:59:30,380
+English أو Arabic أو أي لغة أو أي لغة أخرى لأنّ
+
+750
+00:59:30,380 --> 00:59:35,500
+العيب هو إنّه لو كتبت الـ explanation باستخدام VHDL
+
+751
+00:59:35,500 --> 00:59:39,160
+most probably مش هيكون synthesizable مش هيقدر
+
+752
+00:59:39,160 --> 00:59:43,040
+يحوله إلى IIS إلى IIS هيضطر تكتب في IIS file تاني
+
+753
+00:59:43,040 --> 00:59:49,280
+description تاني عشان تحوله إلى hardware قريبًا
+
+754
+00:59:49,280 --> 00:59:55,600
+نشوف المثال التالي على
+
+755
+00:59:55,600 --> 00:59:59,060
+half adder عارفين الـ half adder؟ very simple
+
+756
+01:00:03,250 --> 01:00:08,910
+السيركيت نبدأ بكتابة requirements بنشتغل لغة عادية
+
+757
+01:00:08,910 --> 01:00:14,850
+ممكن تقول نحتاج أن نتمكن من إضافة two one bit by
+
+758
+01:00:14,850 --> 01:00:19,170
+numbers هذه هي requirements هذه هي requirements
+
+759
+01:00:19,170 --> 01:00:23,770
+بدنا يعني نعمل أشي مش بعلي رقمين كل رقم one bit
+
+760
+01:00:23,770 --> 01:00:28,650
+هذه هي requirements بدنا
+
+761
+01:00:28,650 --> 01:00:32,790
+نكتب الـ specification ممكن نضيف تاريخ نعمل تاريخ
+
+762
+01:00:32,790 --> 01:00:39,770
+تجمع بيانامبرز تاريخ
+
+763
+01:00:39,770 --> 01:00:40,250
+تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ
+
+764
+01:00:40,250 --> 01:00:40,370
+تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ
+
+765
+01:00:40,370 --> 01:00:40,590
+تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ
+
+766
+01:00:40,590 --> 01:00:41,390
+تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ
+
+767
+01:00:41,390 --> 01:00:41,430
+تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ
+
+768
+01:00:41,430 --> 01:00:57,930
+تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ تاريخ ت
+
+769
+01:01:01,250 --> 01:01:09,890
+ممكن إضافة بلوك دياجرام إذا 
+
+770
+01:01:09,890 --> 01:01:13,130
+فهمت
+
+771
+01:01:13,130 --> 01:01:16,930
+الكورس على أي أش صغير فتعمل على أي أش كبير ممكن
+
+772
+01:01:16,930 --> 01:01:22,330
+إضافة للوصفة بلوك دياجرام مثل هذا بلوك دياجرام فيه
+
+773
+01:01:22,330 --> 01:01:27,070
+اتصالين أو اتصالين A و B و الـ two outputs اللي
+
+774
+01:01:27,070 --> 01:01:30,750
+أولًا نسمّيه ثاني إيش الـ carry out و سمّينا إيش half
+
+775
+01:01:30,750 --> 01:01:36,010
+adder سمّيناها half adder و تقريبًا جينا احنا كتبنا
+
+776
+01:01:36,010 --> 01:01:40,350
+requirements و كتبنا وراها إيش justification مش 
+
+777
+01:01:40,350 --> 01:01:44,990
+هيك و لا أوكي مثلًا we are following the data flow
+
+778
+01:01:44,990 --> 01:01:47,310
+design اللي هو الـ diagram اللي هو اللي شفناه قبل
+
+779
+01:01:47,310 --> 01:01:50,650
+شوي تابعين بعد كده في الـ step اللي وراها لو روحت
+
+780
+01:01:50,650 --> 01:01:53,490
+للـ diagram اللي هي تكتب الـ description بالـ VHDL
+
+781
+01:01:55,250 --> 01:02:08,550
+تكتب description باستخدام الـ VHDL يعني
+
+782
+01:02:08,550 --> 01:02:11,190
+هنا بالكتاب هذا بالتحديد و بالـ course هذا بالتحديد
+
+783
+01:02:11,190 --> 01:02:16,810
+الـ designs اللي هنكتبهم كلهم synthesizable يعني
+
+784
+01:02:16,810 --> 01:02:21,130
+فعلا بتحولوا لـ hardware تمويله لذلك هتلاقي أنت لو
+
+785
+01:02:21,130 --> 01:02:24,820
+روحت الفرنسة الـ VHDL شباب على الـ internet هتلاقي الـ
+
+786
+01:02:24,820 --> 01:02:27,640
+.. رهيبة فيها شغلات كتير فما .. فيكون ��يها مصطلح
+
+787
+01:02:27,640 --> 01:02:30,520
+كتير احنا مش .. بالغرض من المصطلح .. مابدناش نتعلم
+
+788
+01:02:30,520 --> 01:02:34,740
+كل التراكيب تبع الـ digital بدّه تراكيب إيش؟ اللي
+
+789
+01:02:34,740 --> 01:02:38,580
+بتلزمنا بس اللي بتقدر إيش؟ اللي هو الشغل if you
+
+790
+01:02:38,580 --> 01:02:40,780
+are interested you can learn more about it about
+
+791
+01:02:40,780 --> 01:02:44,720
+them على الـ internet موجود بده تراكيب اللي بتلزم و
+
+792
+01:02:44,720 --> 01:02:47,880
+اللي بقدر أعمل فيها design لـ digital .. لـ complete
+
+793
+01:02:47,880 --> 01:02:54,590
+digital system complete digital system okay اللي
+
+794
+01:02:54,590 --> 01:02:56,830
+جاي تبقى نعمل description قولنا ممكن يكون الـ
+
+795
+01:02:56,830 --> 01:03:03,210
+behavior ممكن يكون إيش الـ behavior الـ behavior
+
+796
+01:03:03,210 --> 01:03:09,690
+بيوصف لك الـ output as a function of إيش و الـ input
+
+797
+01:03:09,690 --> 01:03:16,310
+بينما الـ structure عبارة عن description يعني
+
+798
+01:03:16,310 --> 01:03:23,560
+description هيكلي أو معماري خليني أقول بيقول
+
+799
+01:03:23,560 --> 01:03:29,640
+components بتقول أنا high component مثلًا حاش في الـ
+
+800
+01:03:29,640 --> 01:03:32,640
+level الأولى إنّ في high level component و هستخدم
+
+801
+01:03:32,640 --> 01:03:35,180
+two components و بعدين كل component مكوّنة من جوا
+
+802
+01:03:35,180 --> 01:03:38,380
+من كده و كده أصغر منها و اللي أصغر مكوّنة من جوا من
+
+803
+01:03:38,380 --> 01:03:42,180
+كده و كده فيها تفاصيل هذا بيسمّوه إيش structure
+
+804
+01:03:46,270 --> 01:03:49,910
+بس حتى في الآخر هتوصل لـ level من الـ levels لـ الـ
+
+805
+01:03:49,910 --> 01:03:51,970
+structure إنّ الـ component بتتحدّد الـ behavior
+
+806
+01:03:51,970 --> 01:03:55,330
+بتتحدّد الـ behavior بتتحدّد الـ behavior بتتحدّد الـ
+
+807
+01:03:55,330 --> 01:03:55,350
+behavior بتتحدّد الـ behavior بتتحدّد الـ behavior
+
+808
+01:03:55,350 --> 01:03:59,990
+بتتحدّد الـ behavior بتتحدّد الـ behavior بتتحدّد الـ
+
+809
+01:03:59,990 --> 01:04:01,270
+behavior بتتحدّد الـ behavior بتتحدّد الـ behavior
+
+810
+01:04:01,270 --> 01:04:01,590
+بتتحدّد الـ behavior بتتحدّد الـ behavior بتتحدّد الـ
+
+811
+01:04:01,590 --> 01:04:05,090
+behavior بتتحدّد الـ behavior بتتحدّد الـ behavior
+
+812
+01:04:05,090 --> 01:04:15,710
+بتتحدّد الـ behavior بتتحدّد الـ behavior بتتحد
+
+813
+01:04:16,320 --> 01:04:20,700
+هي الـ truth table احنا قلنا الـ a و الـ b كل واحد
+
+814
+01:04:20,700 --> 01:04:25,460
+كم bit just one bit to impose أربع combination
+
+815
+01:04:25,460 --> 01:04:30,060
+بتدينا هي الـ sum و هي إيش الـ carry لو أنا بدّي أجيب
+
+816
+01:04:30,060 --> 01:04:33,760
+الـ sum of الـ carry اللي هي sum of products هتيجي لـ
+
+817
+01:04:33,760 --> 01:04:36,540
+الـ midterms مش هيك ولا هي الـ midterm الأولى تبع الـ
+
+818
+01:04:36,540 --> 01:04:40,600
+sum هي الـ midterm الثانية إذا هذا أو هذا مش هيك الـ
+
+819
+01:04:40,600 --> 01:04:45,660
+carry في just one midterm اللي واحد مش هيك إذا هدول
+
+820
+01:04:45,660 --> 01:04:56,460
+الـ equation تبعت مين الصمد الـ sum و الـ carry لو
+
+821
+01:04:56,460 --> 01:05:03,700
+الـ circuit إلها أكتر من two inputs عدد كبير ممكن
+
+822
+01:05:03,700 --> 01:05:09,960
+يطلع لك عدد كبير من الـ min terms طيب
+
+823
+01:05:09,960 --> 01:05:14,580
+هل عمل هو minimization بإيدي؟ لأ you don't need لأنّ
+
+824
+01:05:14,580 --> 01:05:17,120
+في الأسئلة الـ software هو اللي يعمل لها مشاك و
+
+825
+01:05:17,120 --> 01:05:21,220
+لا الـ tools الـ synthesis tool هو اللي يعمل لك
+
+826
+01:05:21,220 --> 01:05:22,700
+minimization you don't need إنّك تعمل أيّ
+
+827
+01:05:22,700 --> 01:05:26,340
+minimization manually ولو أنت اللي هو الـ equation
+
+828
+01:05:26,340 --> 01:05:28,900
+is available for you minimized و جاهزة و أنت عارف
+
+829
+01:05:28,900 --> 01:05:32,020
+فبتكتبها لكن إذا أنت هي dot know الـ equation هي
+
+830
+01:05:32,020 --> 01:05:36,070
+dot need و minimized مين هيعمل لك minimization؟ الـ
+
+831
+01:05:36,070 --> 01:05:41,170
+Synthesizer Tool هو اللي يعمل لك الـ Minimization،
+
+832
+01:05:41,170 --> 01:05:44,030
+لكن لا تقلق، إنّه متأك�� إنّه سيعمل لك Minimization
+
+833
+01:05:44,030 --> 01:05:47,950
+صالحين، لا تقلق إنّه سيعمل لك Minimization غلط
+
+834
+01:06:06,360 --> 01:06:10,040
+Okay حدّدنا الـ equations إذا هلجأت بدنا نكتب ال ..
+
+835
+01:06:10,040 --> 01:06:14,520
+ال .. الـ design بدنا نعمل توصيف بالـ VHDL لحتى أنا
+
+836
+01:06:14,520 --> 01:06:17,120
+had equations على ورق هدول مش هيك ولا لسه لحتى أنا
+
+837
+01:06:17,120 --> 01:06:22,880
+ماكتبناش أيّ .. أيّ VHDL had equations عادي على ورق
+
+838
+01:06:22,880 --> 01:06:27,940
+ماهيّش VHDL language هده تمام؟ بدنا نكتب اللي هو
+
+839
+01:06:27,940 --> 01:06:33,910
+الـ description باستخدام الـ VHDL الـ description
+
+840
+01:06:33,910 --> 01:06:39,310
+اللي بيطلع هنسمّيه أو design file source file
+
+841
+01:06:39,310 --> 01:06:44,470
+هنسميه design file مكتوب text عادي plain text عادي
+
+842
+01:06:44,470 --> 01:06:50,310
+مكون من lexical elements declarations و F و
+
+843
+01:06:50,310 --> 01:06:55,310
+integer و كذا بين
+
+844
+01:06:55,310 --> 01:06:59,210
+كل element و التاني بـ delimiters سواء space أو فاصلة
+
+845
+01:06:59,210 --> 01:07:00,910
+أو course أو
+
+846
+01:07:13,900 --> 01:07:17,920
+خلّينا نتوقف لغاية هنا، المرة الجاية بإذن الله بنكمل
+
+847
+01:07:17,920 --> 01:07:18,400
+إن شاء الله 

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/R5Z2MMI07vU.srt

@@ -0,0 +1,2947 @@
+1
+00:00:20,820 --> 00:00:28,140
+السلام عليكم ورحمة الله وبركاته حسب
+
+2
+00:00:28,140 --> 00:00:35,360
+الـ figure واحد و واحد و واحد اللي شرحناه قبل كده 
+
+3
+00:00:35,360 --> 00:00:39,640
+محاضرة اللي بعد اللي هي instances و simulation
+
+4
+00:00:39,640 --> 00:00:44,820
+تبعهم اللي بيجي اللي هو الـ place and route مش
+
+5
+00:00:44,820 --> 00:00:45,500
+هيكوا أو لا؟
+
+6
+00:00:50,470 --> 00:00:56,450
+و الـ timing simulation طلع
+
+7
+00:00:56,450 --> 00:01:03,710
+الفيل التالي قولنا
+
+8
+00:01:03,710 --> 00:01:10,310
+في فايل طلع من الـ synthesis قولها 
+
+9
+00:01:10,310 --> 00:01:16,690
+مكتوب هذا بالـ Format بالـ EDIF Format هذه عبارة عن
+
+10
+00:01:16,690 --> 00:01:23,970
+نت لست خاصة بال .. يعني هتكون input للـ place and 
+
+11
+00:01:23,970 --> 00:01:30,090
+route مش هيك ولا لذلك في الـ stage هذي و يعرضون
+
+12
+00:01:30,090 --> 00:01:32,430
+place and route باستخدام الـ place and route اللي هو 
+
+13
+00:01:32,430 --> 00:01:36,870
+tool و الـ input تبعه اللي هو إيش اللي هو الـ EDF
+
+14
+00:01:36,870 --> 00:01:42,270
+file اللي طلع ولمن its charger وهذا اللي هي طبعا
+
+15
+00:01:42,270 --> 00:01:44,170
+PLD dependent مش هيك ولا التكنولوجيا إيش
+
+16
+00:01:44,170 --> 00:01:47,490
+dependent okay
+
+17
+00:01:49,890 --> 00:01:53,450
+بيطلع من الـ place and route اللي هي timing model
+
+18
+00:01:53,450 --> 00:01:58,970
+بيسموه post-fit VHDL timing model مكتوب الـ VHDL
+
+19
+00:01:58,970 --> 00:02:05,830
+من اسمه مكتوب بالـ R بالـ VHDL بيخش مع الـ compiled
+
+20
+00:02:05,830 --> 00:02:08,870
+test bench هي نفسها اللي خشت في الـ functional
+
+21
+00:02:08,870 --> 00:02:13,350
+simulation و في the thesis simulation نفس الـ test
+
+22
+00:02:13,350 --> 00:02:16,810
+bench نفس الـ test bench you don't need to write
+
+23
+00:02:16,810 --> 00:02:20,310
+another test bench مع الفايل هذا بيخشوا على الـ
+
+24
+00:02:20,310 --> 00:02:22,990
+timing إيش الـ simulation و تالك و تالك بيدرك إيه
+
+25
+00:02:22,990 --> 00:02:29,070
+الـ simulator الـ simulation أما إنه passed الـ 
+
+26
+00:02:29,070 --> 00:02:37,930
+timing المطلوب أو it didn't pass تمام لو ما نجحش
+
+27
+00:02:37,930 --> 00:02:42,070
+بتروح للـ stages الـ early يعني الجبل كده سواء بالـ 
+
+28
+00:02:42,070 --> 00:02:47,650
+functional بداية الـ functional اللي هو إنك تكتب الـ
+
+29
+00:02:47,650 --> 00:02:51,470
+VHDL design description file أو تروح لاحظ لا تنسى
+
+30
+00:02:51,470 --> 00:02:55,890
+تطلع على الـ connectors واحد أو اتنين في الـ .. في
+
+31
+00:02:55,890 --> 00:03:01,090
+الـ flash charts اللي فاتوا لو الـ simulation نجح
+
+32
+00:03:01,090 --> 00:03:05,270
+تلاحظ فيه file تاني كمان بيطلع من الـ place and
+
+33
+00:03:05,270 --> 00:03:11,510
+route اسمه الـ configuration file بالـ configuration
+
+34
+00:03:11,510 --> 00:03:16,540
+file هذه بنقدر نتبرمج مين اللي هو الـ PLD وهيتكلم
+
+35
+00:03:16,540 --> 00:03:21,460
+عليها نفصل شوية و
+
+36
+00:03:21,460 --> 00:03:25,700
+بعد كده و بيرفع الـ PLD operation if it is okay it
+
+37
+00:03:25,700 --> 00:03:29,540
+is done خلصناه لكن لو في problem بنرجع لأي من
+
+38
+00:03:29,540 --> 00:03:32,980
+المراحل اللي فات و هنفصلها الجات شوية
+
+39
+00:03:47,000 --> 00:03:50,420
+إذا نقول الـ place and route اللي بيسموه مرة الفترة
+
+40
+00:03:50,420 --> 00:03:54,500
+عبارة عن software أتوماتيكالي بيعمل mapping أو
+
+41
+00:03:54,500 --> 00:03:58,940
+fitting للـ logic الذي طلع من مين من الـ synthesis
+
+42
+00:03:58,940 --> 00:04:02,020
+بيعملوا mapping على الـ target PLD architecture
+
+43
+00:04:02,020 --> 00:04:07,180
+بيشوف أنت إيش الـ PLD اللي أنت اختارتها بيشوف اللي هو
+
+44
+00:04:07,180 --> 00:04:11,680
+كل primitive طلع من الـ synthesis هيحطه في أيش
+
+45
+00:04:11,680 --> 00:04:20,390
+primitive اللي هو وين في الـ PLD بنفس الحالة كل
+
+46
+00:04:20,390 --> 00:04:24,750
+primitive طالع من الـ synthesis بيشوف إيش الـ primitive
+
+47
+00:04:24,750 --> 00:04:28,770
+المناسب في الـ pld اللي هيحطوه إيش اللي هو فيه هذه
+
+48
+00:04:28,770 --> 00:04:33,470
+الـ fitting الـ route operation هذه الـ place
+
+49
+00:04:33,470 --> 00:04:37,290
+operation الـ route operation إيش ب��سوي أنت عارف
+
+50
+00:04:37,290 --> 00:04:43,230
+between two logical two elements اختارهم الـ pld لو
+
+51
+00:04:43,230 --> 00:04:47,360
+هيعمل path من output لواحدة تبع واحدة الـ input
+
+52
+00:04:47,360 --> 00:04:52,820
+لواحدة ثانية بدوا يشوفوا إيش الـ best path أو لو في
+
+53
+00:04:52,820 --> 00:04:56,380
+output من تبع الـ primitive هيطلعوا على pin من الـ 
+
+54
+00:04:56,380 --> 00:05:00,140
+pins تبع الـ pld بدوا يشوفوا إيش الـ best path لأن
+
+55
+00:05:00,140 --> 00:05:03,240
+داخل الموضوع اللي هو الـ timing مش هيك ولا داخل في
+
+56
+00:05:03,240 --> 00:05:06,680
+الموضوع اللي هو الـ timing زائد pin assignments
+
+57
+00:05:06,680 --> 00:05:11,700
+هنشوفها كمان شوية عشان كده اسمه place and route
+
+58
+00:05:16,470 --> 00:05:19,990
+هذا اللي بنقول الـ place and route كمان إيش بيخش
+
+59
+00:05:19,990 --> 00:05:24,030
+اللي هو input الـ adf file اللي طلع من مين من اللي
+
+60
+00:05:24,030 --> 00:05:26,890
+هو extension هزر مش هيك ولا وهالة تطور يتبينها
+
+61
+00:05:26,890 --> 00:05:32,650
+gate level description مش هيك وكمان بيخش فيه شوية
+
+62
+00:05:32,650 --> 00:05:36,890
+constraints زي الـ pin assignments for port signals
+
+63
+00:05:36,890 --> 00:05:40,250
+and timing constraints في شوية constraints timing
+
+64
+00:05:40,250 --> 00:05:44,350
+كنا حددناها في requirements and specifications مش
+
+65
+00:05:44,350 --> 00:05:48,440
+هيك ولا وفي كمان ممكن نحط صورة ثانية هنشوف كيف
+
+66
+00:05:48,440 --> 00:05:51,500
+هتنحط باسمها PIN ASSIGNMENTS PIN ASSIGNMENTS
+
+67
+00:05:51,500 --> 00:06:02,540
+اللي هو constraints الـ
+
+68
+00:06:02,540 --> 00:06:05,040
+constraints هدول المفروض الـ place and route يخدهم
+
+69
+00:06:05,040 --> 00:06:08,660
+في الاعتبار الـ PIN ASSIGNMENTS زي دقاش اللي هو الـ
+
+70
+00:06:08,660 --> 00:06:09,600
+timing
+
+71
+00:06:14,250 --> 00:06:17,110
+بالنسبة للـ half other example البسيط اللي احنا
+
+72
+00:06:17,110 --> 00:06:21,090
+شرحناه ما كناش حاطين أي constraints بالنسبة للـ
+
+73
+00:06:21,090 --> 00:06:25,230
+inputs يخشوا عن طريق أي pins و ال output يطلع عن
+
+74
+00:06:25,230 --> 00:06:29,490
+طريق أي pins سيبناها free للـ place and route هو
+
+75
+00:06:29,490 --> 00:06:36,610
+إيش يحددها بشكل إيش اللي هو automatic لكن مرات إيش
+
+76
+00:06:36,610 --> 00:06:37,170
+اللي بيصير
+
+77
+00:06:40,220 --> 00:06:43,320
+لو أنت سبت الـ place and route اللي هو يعملك الـ
+
+78
+00:06:43,320 --> 00:06:47,960
+assignments على كيفه اللي هو أنت عملت بعد كده
+
+79
+00:06:47,960 --> 00:06:51,800
+modification للـ design أو الـ design أصلا كان فيه
+
+80
+00:06:51,800 --> 00:06:57,780
+غلط وطيب تعمل تعديل و المرة الثانية سبت الـ place
+
+81
+00:06:57,780 --> 00:07:02,000
+and route اللي هو اللي عملك الـ pin assignment و الـ
+
+82
+00:07:02,000 --> 00:07:04,380
+design الأولى اللي كنت حاطيها في الـ pin second bar
+
+83
+00:07:04,380 --> 00:07:09,870
+خلاص الحاسب مفهوم ومحدد الـ traces الـ path و الـ
+
+84
+00:07:09,870 --> 00:07:12,810
+socket محددة في الـ input وفي الـ output فجيت لو
+
+85
+00:07:12,810 --> 00:07:18,250
+غيرت اللي هو الـ design أو عملت له upgrade ممكن الـ 
+
+86
+00:07:18,250 --> 00:07:21,770
+place and route يغير الـ pin assignment يعني لم يعد
+
+87
+00:07:21,770 --> 00:07:25,070
+الـ input اللي اسمه يخش عن طريق pin واحد مثلا يمكن
+
+88
+00:07:25,070 --> 00:07:28,920
+يخش عن طريق pin تلاتة وهتلاقي اللي هم يقعد اللي هو
+
+89
+00:07:28,920 --> 00:07:31,960
+الـ output الفلاني وليكن الـ carry يطلع عن طريق PIN
+
+90
+00:07:31,960 --> 00:07:36,440
+خمسة يمكن يطلع عن طريق PIN رقم كام عشرة ساعتها if
+
+91
+00:07:36,440 --> 00:07:41,200
+you plug إذا حطيت الـ IC في الـ socket it will not
+
+92
+00:07:41,200 --> 00:07:43,720
+work مش هيك ولا إنه خلاص اللي printed circuit
+
+93
+00:07:43,720 --> 00:07:46,980
+board printed على اعتبار الـ input يخش من واحد و الـ
+
+94
+00:07:46,980 --> 00:07:51,560
+output يطلع من كده تمام فمعناته ما صبطش الـ .. الـ
+
+95
+00:07:51,560 --> 00:07:55,950
+.. الـشيء هذا لذلك الـ place and route فيه الإمكانية
+
+96
+00:07:55,950 --> 00:08:14,210
+إنك تحدد أنت 
+
+97
+00:08:14,210 --> 00:08:18,130
+تعمل pin assignments تحدده تقوله أنا بدي الـ input
+
+98
+00:08:18,130 --> 00:08:20,950
+الفلاني يخش عن طريق الـ pin الفلاني و ال output
+
+99
+00:08:20,950 --> 00:08:26,520
+الفلاني يخش يطلع عن طريق ال output الفلاني تمام؟
+
+100
+00:08:26,520 --> 00:08:30,720
+بحيث later on إذا أنت غيرت في الـ design أو صححت
+
+101
+00:08:30,720 --> 00:08:35,340
+فيه هيظل الـ inputs و ال outputs هيخشوا ويطلعوا عن
+
+102
+00:08:35,340 --> 00:08:40,440
+طريق الـ pins اللي أنت حددته والالتالي هينفع إنك 
+
+103
+00:08:40,440 --> 00:08:43,360
+ترجع الـ IC على نفس المكان الـ printed circuit board
+
+104
+00:08:43,360 --> 00:08:46,780
+اللي كانت فيه مش هيك ولا أين أنا هذا اللي بيصير
+
+105
+00:08:54,730 --> 00:09:01,510
+طب كيف بنعمله pin assignment إحدى الطرق إنك تكتب
+
+106
+00:09:01,510 --> 00:09:05,570
+أنت VHDL code some attributes بيسموها user defined
+
+107
+00:09:05,570 --> 00:09:09,510
+attributes زي
+
+108
+00:09:09,510 --> 00:09:13,150
+ما هنشوف later في في الـ VHDL attributes خصائص يعني
+
+109
+00:09:13,150 --> 00:09:17,650
+كده تمام features في predefined وفي أنت بتقدر
+
+110
+00:09:17,650 --> 00:09:20,930
+تتعامل فهي من عندك تديها أسماء من عندك وكذا
+
+111
+00:09:25,240 --> 00:09:29,240
+بنحطها في نفس الـ design description file نفس الـ
+
+112
+00:09:29,240 --> 00:09:32,380
+VHDL file اللي كتبناه أول مرة فاكرينه؟ احنا قلنا
+
+113
+00:09:32,380 --> 00:09:37,760
+كم شغلة بنكتب؟ اتنين و testbench والباقي 
+
+114
+00:09:37,760 --> 00:09:39,700
+الفايلات بيطلع إيش أوتوماتيكي لما بيقول باجيته
+
+115
+00:09:39,700 --> 00:09:45,600
+بيطلع إيش بيطلع اللي هو أوتوماتيكي تمام الـ user
+
+116
+00:09:45,600 --> 00:09:49,440
+defined attribute ما بتأثرش على ال semantics of الـ
+
+117
+00:09:49,440 --> 00:09:52,340
+code some attributes بتلزم للـ tools اللي لاحق
+
+118
+00:09:52,340 --> 00:09:57,090
+تمام؟ يعني إذا أنت شغال مجرد function simulation و
+
+119
+00:09:57,090 --> 00:10:00,970
+بدوش الـ attribute كأنك ما كتبته كأنك كده ما كتبته
+
+120
+00:10:00,970 --> 00:10:05,070
+لكن بعض الـ tools اللاحقة هتلاقي بالزمد الـ 
+
+121
+00:10:05,070 --> 00:10:10,350
+attribute هذه إذا أنت معرفها بيستخدمها طبعا زي ما
+
+122
+00:10:10,350 --> 00:10:16,910
+هنشوف هل جت وبالتالي الناس بتخدم الـ attribute هذه
+
+123
+00:10:16,910 --> 00:10:19,730
+عشان تعمل passing لـ some information ومن الـ pin
+
+124
+00:10:19,730 --> 00:10:21,670
+assignment للـ tools اللي هتيجي
+
+125
+00:10:27,020 --> 00:10:30,900
+لذلك هتلاقي في الـ synthesis tool و الـ place and route
+
+126
+00:10:30,900 --> 00:10:33,580
+اللي هم attributes user defined attributes خاصة
+
+127
+00:10:33,580 --> 00:10:37,560
+فيهم بحيث بديلك الإمكانية إنك إيش تحدد قيامهم تحدد
+
+128
+00:10:37,560 --> 00:10:43,320
+إيش قيامهم ولما ييجي الـ place and route يشتغل
+
+129
+00:10:43,320 --> 00:10:45,880
+بيلاقي أنت قولت له الـ attributes الفلاني بديها تكون
+
+130
+00:10:45,880 --> 00:10:48,520
+بشكل فلاني فبيستخدم الكلام هذا
+
+131
+00:10:55,270 --> 00:10:59,070
+عشان تعرف إن أنت هتستخدم هدول you need to look at الـ
+
+132
+00:10:59,070 --> 00:11:02,730
+documentation تبع الـ tool تمام يعني بتروح لـ الـ place
+
+133
+00:11:02,730 --> 00:11:05,190
+and route documentation بيقول لك أنا عندي attributes
+
+134
+00:11:05,190 --> 00:11:08,990
+العشرة هدول المية هدول تمام فتقدر إيش تستخدمهم لو
+
+135
+00:11:08,990 --> 00:11:22,950
+أنت إيش عاوز تمام okay بالنسبة
+
+136
+00:11:22,950 --> 00:11:23,210
+لـ ..
+
+137
+00:11:26,650 --> 00:11:30,070
+الـ attributes عندك الـ Lattice اسم الشركة هذه إيه
+
+138
+00:11:30,070 --> 00:11:35,030
+لهم attributes للـ pin assignment بالنسبة ليهم و
+
+139
+00:11:35,030 --> 00:11:37,270
+أين بيحطوا الـ attribute في الـ entity declaration
+
+140
+00:11:37,270 --> 00:11:41,170
+في الـ entity دي هاش entity اللي هو declaration 
+
+141
+00:11:41,170 --> 00:11:45,790
+هدول attributes هشوفوا مالها كمان شوية  أجلجوش تمام
+
+142
+00:11:45,790 --> 00:11:50,130
+ال compiler و ال processor بيهملهم بيضلهم لعيت ما نوصل
+
+143
+00:11:50,130 --> 00:11:55,490
+لمين؟ ل place and route لأن هم عرفين لمين؟ ل press
+
+144
+00:11:55,490 --> 00:12:00,070
+and route خاصية بال pin assigned بستخدمهم تمام okay
+
+145
+00:12:00,070 --> 00:12:10,910
+هلاقيهم 
+
+146
+00:12:10,910 --> 00:12:15,010
+ما بعرفين وين؟ مش قولنا اللي هو الشجر بتطلع ال file
+
+147
+00:12:15,010 --> 00:12:19,390
+ال EDIF file هذا ال input لمين؟ لل place and route
+
+148
+00:12:20,250 --> 00:12:23,690
+هتلاقيهم انتقلوا من description تبعك وانت حاطيتهم
+
+149
+00:12:23,690 --> 00:12:26,930
+كلها بال entity declaration ووصلوا لمين؟ ل radiify
+
+150
+00:12:26,930 --> 00:12:30,810
+file اللي هو ايش؟ اللي هو حيكون input لمين؟ ل place
+
+151
+00:12:30,810 --> 00:12:37,810
+and route اللي هو .. تمام؟ okay ماشي لكن أول designs في
+
+152
+00:12:37,810 --> 00:12:41,050
+الكتاب هذا بالتحديد مش مستخدم الحديث اللي هنشوفها
+
+153
+00:12:41,050 --> 00:12:44,170
+بعد كده ال designs  لخينا نشوف كيف هنا بيعملها طلع
+
+154
+00:12:44,170 --> 00:12:44,530
+ال listing
+
+155
+00:12:47,740 --> 00:12:50,060
+قلنا هذا ال library closed وهذا ال user اللي هو
+
+156
+00:12:50,060 --> 00:12:53,080
+closed احنا عارفينها هاي ال entity طلع ال parts
+
+157
+00:12:53,080 --> 00:12:56,560
+عندك ال a و ال b inputs و النوع من standard logic
+
+158
+00:12:56,560 --> 00:13:01,120
+ال sum و ال carry output و ال data type standard
+
+159
+00:13:01,120 --> 00:13:04,260
+logic هذا مش جديد هاي attribute كيف بيعرف ال
+
+160
+00:13:04,260 --> 00:13:09,040
+attribute بكتب ال keyword attribute تمام ال k و ال
+
+161
+00:13:09,040 --> 00:13:13,140
+h attribute و بعدين هي مسمية اللي هي ال location
+
+162
+00:13:13,140 --> 00:13:19,570
+تمام فانو يون جبنا الاسمأينها place and 
+
+163
+00:13:19,570 --> 00:13:23,370
+documentation خاصة بجانب ال assignment سموها look
+
+164
+00:13:23,370 --> 00:13:28,230
+تمام و ايش نوعها string ده type تبعها ده comment
+
+165
+00:13:28,230 --> 00:13:33,610
+الأخير و بعدين هالجيت بدأ يستخدمها جاله أنا في لل
+
+166
+00:13:33,610 --> 00:13:37,710
+a هيستخدم ال attribute هذه ال port a هاي port a
+
+167
+00:13:37,710 --> 00:13:46,500
+تمام و where ال a is a signal جاله استخدم لل a الـ
+
+168
+00:13:46,500 --> 00:13:53,140
+PIN P3 بتكتبها كـ String ساعتها هيفهمها ال place
+
+169
+00:13:53,140 --> 00:13:58,220
+and route tool على انه ال signal A ها دي اللي Port
+
+170
+00:13:58,220 --> 00:14:04,440
+A اللي هو input هيشبكه مع PIN number 3 of ال chip
+
+171
+00:14:04,440 --> 00:14:08,460
+تمام؟ و التالي بعد كده مهما غيرت في ال design أو
+
+172
+00:14:08,460 --> 00:14:12,340
+غيرت في ال architecture هخلص اللي هو pin رقم a will
+
+173
+00:14:12,340 --> 00:14:18,520
+be stuck to pin number a3 هيكون .. هيلزجوا دايما
+
+174
+00:14:18,520 --> 00:14:24,360
+وين في pin رقم a3 اللي هو a3 وكذا بالنسبة لل b
+
+175
+00:14:24,360 --> 00:14:29,300
+قالوا برضه ال location attribute of port b ال
+
+176
+00:14:29,300 --> 00:14:37,760
+signal is P4 يعني pin رقم 4 و ال sum pin رقم 25 و
+
+177
+00:14:37,760 --> 00:14:41,740
+ال carry out pin رقم كام؟ عشرين و عشرين و التالي هيك
+
+178
+00:14:41,740 --> 00:14:47,380
+اتحكم بال pin assignment exactly زي ما بده و ضمن
+
+179
+00:14:47,380 --> 00:14:51,160
+لو هو برمج ال PLD مرة و حطها في ال system و خلاص
+
+180
+00:14:51,160 --> 00:14:58,800
+ال system is printed ال ball is printed انطبع و
+
+181
+00:14:58,800 --> 00:15:02,500
+سحب ال PLD و غير في ال design و عمل ال compilation
+
+182
+00:15:02,500 --> 00:15:04,240
+لغاية واحدة الأخيرة مش هتغير ال pin assignment
+
+183
+00:15:04,240 --> 00:15:07,880
+هينفع يرجع ال PLD نفسه اللي هي المكان غير ما يرمي
+
+184
+00:15:07,880 --> 00:15:19,210
+ال printer circuitboard طب
+
+185
+00:15:19,210 --> 00:15:25,390
+ايش بيطلع لي ال place and route بيطلع
+
+186
+00:15:25,390 --> 00:15:33,350
+تلاتة output ال chip report و configuration file و
+
+187
+00:15:33,350 --> 00:15:39,800
+VHDL timing model بالنسبة لل report الـ report عادي
+
+188
+00:15:39,800 --> 00:15:45,660
+بسيط هذا بيكون مكتوب فيه which port signals are
+
+189
+00:15:45,660 --> 00:15:50,360
+assigned to which PLD pins تمام؟ يعني كل port
+
+190
+00:15:50,360 --> 00:15:53,820
+اتوصل مع أيه؟ PIN الـ A مع which PIN الـ B مع which
+
+191
+00:15:53,820 --> 00:15:57,040
+PIN and so on و جدّيش في المية استخدم من الـ
+
+192
+00:15:57,040 --> 00:16:00,960
+capacity بتاعت الـ PLD عشان يعرفك هل الـ PLD
+
+193
+00:16:00,960 --> 00:16:05,260
+مقترضة بال design تبعك ولا في وسع لسه فيها وقولنا
+
+194
+00:16:05,260 --> 00:16:08,830
+.. قولنا as a recommendation مش كويس انك .. انك ..
+
+195
+00:16:08,830 --> 00:16:12,690
+انك تعب ال PLD على الآخر يعني لغاية تسعين و تسعين
+
+196
+00:16:12,690 --> 00:16:13,310
+و تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+197
+00:16:13,310 --> 00:16:14,550
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+198
+00:16:14,550 --> 00:16:16,230
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+199
+00:16:16,230 --> 00:16:16,390
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+200
+00:16:16,390 --> 00:16:18,110
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+201
+00:16:18,110 --> 00:16:23,810
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+202
+00:16:23,810 --> 00:16:34,210
+تسعين و
+
+203
+00:16:34,210 --> 00:16:41,870
+هذا الـ chip report بسيط الـ chip اللي هو report
+
+204
+00:16:41,870 --> 00:16:51,410
+بديلك
+
+205
+00:16:51,410 --> 00:16:57,310
+مثال بسيط يقول هذه 22V10 SPLD مشهورة واتكلم عليها
+
+206
+00:16:57,310 --> 00:17:04,240
+بالتفصيل يبتدي هذه على هيئة أكتر من هيئة ال
+
+207
+00:17:04,240 --> 00:17:07,200
+dip اللي يدوها ال inline package يعني بتكون اللي
+
+208
+00:17:07,200 --> 00:17:15,600
+هي ال chip ال pins تبعونها على خطين متوازين خطين
+
+209
+00:17:15,600 --> 00:17:19,780
+ايش؟ متوازين مش هو ال dip ايش inline package أربع
+
+210
+00:17:19,780 --> 00:17:22,440
+و عشرين pin احدى ال package تالي أربع و عشرين pin
+
+211
+00:17:22,440 --> 00:17:27,460
+تقول انها دي في اثنا عشر pin لل input و كمان عشر
+
+212
+00:17:27,460 --> 00:17:32,620
+input ايش output هي كم؟ اثنا عشر و عشرة بين واشين وفي
+
+213
+00:17:32,620 --> 00:17:37,400
+كمان لل ground و ال power و ال power و ال power
+
+214
+00:17:37,400 --> 00:17:43,140
+two pins هي الأربعة و عشرين اللي هم pin فال half
+
+215
+00:17:43,140 --> 00:17:47,480
+هذا تبعنا ياله كام input و two input و two output
+
+216
+00:17:47,480 --> 00:17:53,260
+تين و تين كام؟ أربعة أربعة و هي فيه أربعة و عشرين
+
+217
+00:17:53,260 --> 00:17:57,500
+pin فعلا أقل من عشرين في المستخدم أقل من عشرين في
+
+218
+00:17:57,500 --> 00:18:02,520
+المية من ال pins تبعتها و ال logic تقريبا بعد كده
+
+219
+00:18:02,520 --> 00:18:05,590
+يمكنك إضافة المزيد من الـ functionalities ممكن تحط
+
+220
+00:18:05,590 --> 00:18:09,850
+كذا other لسه جايلك أربعة حرف others في نفس ال PLD
+
+221
+00:18:09,850 --> 00:18:15,590
+أو أي design ايه ايش اللي هو design أخر عادي في ال
+
+222
+00:18:15,590 --> 00:18:18,410
+report في ال chip report بيطيرك ويقولك ولا لل chip
+
+223
+00:18:18,410 --> 00:18:22,630
+هذين أنت استخدمت PIN ايه؟ PIN رقم فعلي لل A و PIN
+
+224
+00:18:22,630 --> 00:18:26,670
+رقم فعلي لل B و لكذا لل sum و هذا لل carry و
+
+225
+00:18:26,670 --> 00:18:29,890
+استخدمت عشرين ثمان عشر تلاتة و عشرين فمية من ال
+
+226
+00:18:29,890 --> 00:18:35,600
+logic تبعي ايش اللي هو ال PLD عشان يعرفك الاشي
+
+227
+00:18:35,600 --> 00:18:39,360
+التاني اللي بيطلع من ال place and route بيسموه ال
+
+228
+00:18:39,360 --> 00:18:44,580
+configuration file تمام هذا بتديلك يعني
+
+229
+00:18:44,580 --> 00:18:48,540
+information عن ال interconnections ال data اللي
+
+230
+00:18:48,540 --> 00:18:52,520
+بتلزم عشان يبرمج ياشي ال PLD which اللي هي cross
+
+231
+00:18:52,520 --> 00:18:58,860
+-internet هيخليها on يعني short و which اللي هيخلي
+
+232
+00:18:58,860 --> 00:19:02,920
+ياشي يخلي اللي هو open بيستخدوا مين ال programmer
+
+233
+00:19:02,920 --> 00:19:03,560
+تمام ولا
+
+234
+00:19:10,600 --> 00:19:14,660
+الأشهد التاني اللي بيطلعه الـ Place and Route اللي
+
+235
+00:19:14,660 --> 00:19:18,620
+هو ال timing model هذا structure بيبين ال
+
+236
+00:19:18,620 --> 00:19:21,580
+description مش behavioral يعني بره عن اللي هي
+
+237
+00:19:21,580 --> 00:19:27,220
+equations أو components أو معدلات بيبين ايش ال
+
+238
+00:19:27,220 --> 00:19:29,940
+assignments ال statements اللي هي عادية مش
+
+239
+00:19:29,940 --> 00:19:32,840
+behavioral تمام ولا ال structure style بيشيل اللي
+
+240
+00:19:32,840 --> 00:19:37,660
+هو program تمام بس في ال logic اللي بيلزم كمان في
+
+241
+00:19:37,660 --> 00:19:41,860
+ايش؟ اللي هو ال timing تمام بعد ما عمل complete
+
+242
+00:19:41,860 --> 00:19:45,210
+mapping من الـ science logic الهاش إلى ال PLD
+
+243
+00:19:45,210 --> 00:19:50,650
+ل بطالية الهاش اللي هو PLD ده اللي كتلاحظ فيه
+
+244
+00:19:50,650 --> 00:19:53,310
+information عن ال progression of the signal
+
+245
+00:19:53,310 --> 00:19:56,930
+through the PLD مش هيك واضحة انه في timing الهاش
+
+246
+00:19:56,930 --> 00:20:00,150
+اللي هو information وهذا هو اللي هستخدم الهاش في
+
+247
+00:20:00,150 --> 00:20:03,450
+ال timing simulation هذا هو اللي هستخدم في ال
+
+248
+00:20:03,450 --> 00:20:08,770
+timing اللي هو simulation ال timing model هذا اللي
+
+249
+00:20:08,770 --> 00:20:13,050
+طلعهو بيستخدم مجموعة من ال timing parameters عشان
+
+250
+00:20:13,050 --> 00:20:15,850
+يحدد ال vocation delays تبع ال parameters اللي
+
+251
+00:20:15,850 --> 00:20:20,710
+بتستخدمها في ال design بيشتغل عين مابينج MLAS
+
+252
+00:20:20,710 --> 00:20:25,850
+مابينج من ال synthesizer logic لل PLD وعارف
+
+253
+00:20:25,850 --> 00:20:28,370
+exactly لكل parameter من ال synthesis وين هيستخدم
+
+254
+00:20:28,370 --> 00:20:32,800
+وين في الـ PLD وبالتالي حدد exactly جدفة ليه تبع كل
+
+255
+00:20:32,800 --> 00:20:36,200
+path و تبع كل element primitive هيستخدمه مش هيكوها
+
+256
+00:20:36,200 --> 00:20:40,380
+لأ طيب قعدت بكتب ال .. ال .. ال .. ال timing ال
+
+257
+00:20:40,380 --> 00:20:42,160
+parameters هدول بتاعة ال parameters اللي استخدمها
+
+258
+00:20:42,160 --> 00:20:45,620
+و ال .. و ال paths في some اللي هو syntax في ال
+
+259
+00:20:45,620 --> 00:20:48,920
+file هذا اللي فيه ال timing model لذلك أنت حقا لو
+
+260
+00:20:48,920 --> 00:20:52,700
+طلعت على ال timing model اللي بيطلع هو بقى كتير
+
+261
+00:20:52,700 --> 00:20:54,820
+الشيء اللي هتلاقيه مختلف تماما عن ال .. هو
+
+262
+00:20:54,820 --> 00:20:58,220
+functionally زي اللي أنت كتبته design description
+
+263
+00:20:58,220 --> 00:21:02,340
+file فاكرينه؟ فاهمش ثانية لكن هتلاقي المعادلات
+
+264
+00:21:02,340 --> 00:21:04,900
+مكتوبة أنت خدت معادلة عادية بتقوله اللي هي مثلا ال
+
+265
+00:21:04,900 --> 00:21:09,740
+sum بيساوي a b prime أو ال b a prime مش هيكوا لأ
+
+266
+00:21:09,740 --> 00:21:13,740
+مش هتلاقيها مكتوبة في نفس المعادلة هتلاقي معادلات
+
+267
+00:21:13,740 --> 00:21:17,600
+مختلفة يمكن تلاقي أكتر من معادلك أول ايش لأن هو
+
+268
+00:21:17,600 --> 00:21:20,820
+بتعتمد على ال ايش ال ايش ال elements اللي موجودة
+
+269
+00:21:20,820 --> 00:21:26,510
+وين بال PLD ايك ال PLD في ال PLD ما فيها اليمكن
+
+270
+00:21:26,510 --> 00:21:29,890
+فيها XOR فيها نانس فيها نور فيها شغلات ثانية ماشي
+
+271
+00:21:29,890 --> 00:21:36,370
+الحالة أوكي ماشي و كمان انه مضيوف فيه كمان اللي هو
+
+272
+00:21:36,370 --> 00:21:39,390
+مضاف إليه اللي هو ال timing parameters تبع ال
+
+273
+00:21:39,390 --> 00:21:42,490
+temperature اللي اختارها من ال PLD هل أنت كتبت هذا
+
+274
+00:21:42,490 --> 00:21:47,930
+أنت في ال design لأ مظبوطه لأ ما كتبتاش ايش اللي
+
+275
+00:21:47,930 --> 00:21:50,870
+هو في ال .. اللي هو في ال .. في ال .. في ال design
+
+276
+00:21:50,870 --> 00:21:55,220
+أنت كل اللي قلت له في specification قلت له أنا بدي
+
+277
+00:21:55,220 --> 00:22:00,600
+ال delay ما تزيدش مثلا عن عشر نانو second بدي اجمع و
+
+278
+00:22:00,600 --> 00:22:03,740
+الموضوع ياخد for any input change ال output يظهر
+
+279
+00:22:03,740 --> 00:22:08,520
+بعد at most عشر نانو second تمام عشر نانو ايه؟ ال
+
+280
+00:22:08,520 --> 00:22:15,040
+.. ال second okay ماشي و 
+
+281
+00:22:15,040 --> 00:22:17,480
+زي ما احنا نشوف later يمكن في آخر الـ semester يظل
+
+282
+00:22:17,480 --> 00:22:20,600
+وجديدني بيتم تعريف الـ punctus  هدول عن طريق الـ
+
+283
+00:22:20,600 --> 00:22:22,860
+generics  generics هي constants constants هي فعلا
+
+284
+00:22:22,860 --> 00:22:28,180
+constants بيسموها إيش؟ generics تمام؟ بتنحط في الـ
+
+285
+00:22:28,180 --> 00:22:33,180
+timing model وبينفع تنحط بصورة اللي هو file تمام؟
+
+286
+00:22:33,180 --> 00:22:36,780
+generated by place and route اللي هو tool إذا 
+
+287
+00:22:36,780 --> 00:22:40,140
+انحطت في الـ file مفصل بتنكتب بـ format معينة بيسموها الـ
+
+288
+00:22:40,140 --> 00:22:44,500
+SDF file standard delay format file لكن user بتنحط
+
+289
+00:22:44,500 --> 00:22:52,130
+وين؟ مش عارف ليش اليوم بتنحط في نفس الـ timing model
+
+290
+00:22:52,130 --> 00:22:56,970
+file تمام نفس الـ timing  ياش اللي هو model الـ file
+
+291
+00:22:56,970 --> 00:23:01,670
+تمام طبعا أي timing parameter function مش عارف إيه
+
+292
+00:23:01,670 --> 00:23:05,470
+ياش function بالـ delays بتاعة الـ primitives  زاد الـ
+
+293
+00:23:05,470 --> 00:23:08,450
+paths اللي هتسلكها الـ signal كلها بتاخد في 
+
+294
+00:23:08,450 --> 00:23:11,750
+الاعتبار تمام يعني لو فيه primitive عبارة عن non
+
+295
+00:23:11,750 --> 00:23:16,120
+-real أو flip-flop بيكون في الـ characteristics في الـ
+
+296
+00:23:16,120 --> 00:23:19,280
+characteristics تبع الـ PLD معروف الـ delay تبع الـ
+
+297
+00:23:19,280 --> 00:23:22,260
+primitive هذه القيمة القياسية عشرة نانو تلاتة 
+
+298
+00:23:22,260 --> 00:23:26,000
+نانو مثلا زاد الـ connection between الـ  auto والـ
+
+299
+00:23:26,000 --> 00:23:29,540
+non gate هذه لغاية الـ input تبع الـ primitive
+
+300
+00:23:29,540 --> 00:23:32,080
+التالي جدش delay بكون مكتوبة في الـ data sheet تبع التيمين
+
+301
+00:23:32,080 --> 00:23:37,160
+تبع الـ PLD تمام منها بيطولها اللي هو الـ present
+
+302
+00:23:37,160 --> 00:23:40,240
+tool وبيحطها في timing model على شكل Gen X على
+
+303
+00:23:40,240 --> 00:23:43,600
+شكل الـ parameter عشان لو بتيجي تعمل simulation هكذا
+
+304
+00:23:43,600 --> 00:23:46,960
+هتحصل على access بشكل دقيق لأن الـ get لما تشاهد
+
+305
+00:23:46,960 --> 00:23:50,620
+الـ simulation والـ waveform سيأخذ  الاعتبار كل الـ
+
+306
+00:23:50,620 --> 00:24:07,280
+timings هدول كل ما هو الـ timings دلوقت
+
+307
+00:24:07,280 --> 00:24:12,070
+عندما تقوم بتعمل احنا كنا نقول أن لغاية الـ synthesis
+
+308
+00:24:12,070 --> 00:24:17,010
+مابتطلعش على الـ timing صح ولا لأ
+
+309
+00:24:17,010 --> 00:24:20,350
+والتالي ممكن لغاية الـ synthesis يكون الـ circuit is
+
+310
+00:24:20,350 --> 00:24:23,730
+functionally correct لكن ممكن ما تفيش بالـ timing
+
+311
+00:24:23,730 --> 00:24:27,570
+constraints اللي احنا حددناه في الـ specification
+
+312
+00:24:27,570 --> 00:24:33,040
+مش هيك ولا لأ لأن الـ timing simulation تمام بيخليك
+
+313
+00:24:33,040 --> 00:24:37,620
+تشوف هل فعلا انت وفيت بالـ timing في الـ .. تاع الـ
+
+314
+00:24:37,620 --> 00:24:42,240
+testification ولا ما تمشي الوفاء اللي هو فيها
+
+315
+00:24:42,240 --> 00:24:44,920
+تمام؟ okay ماشي
+
+316
+00:24:59,930 --> 00:25:02,750
+وكنا قولنا إننا لو بصيحي تعمل الـ timing
+
+317
+00:25:02,750 --> 00:25:06,490
+simulation بنستخدم الـ timing model as a unit under
+
+318
+00:25:06,490 --> 00:25:11,210
+test مش هيك ولا معاها test bench معاهاش معاها
+
+319
+00:25:11,210 --> 00:25:15,010
+test bench بتعلي لك some waveforms تمام؟ و التالي
+
+320
+00:25:15,010 --> 00:25:19,870
+بتعلي لك some waveforms من الـ waveforms بتقدر تعرف هل الـ
+
+321
+00:25:19,870 --> 00:25:22,170
+function correct لو مش correct زاد ناحية الـ timing
+
+322
+00:25:22,170 --> 00:25:26,870
+هل وف بالـ timing اللي مطلوب ولا مش .. ولا مش ..
+
+323
+00:25:26,870 --> 00:25:44,170
+ولا موافيهاش okay ماشي نشوف بالنسبة لـ half adder لو 
+
+324
+00:25:44,170 --> 00:25:47,870
+جيت طلعت على الـ timing model اللي طلع من half adder
+
+325
+00:25:47,870 --> 00:25:51,490
+قلنا في entity هتلاقيه فيه declaration الـ entity
+
+326
+00:25:51,490 --> 00:25:55,290
+تقريبا نفس الـ entity اللي كتبتها في الأساس تمام
+
+327
+00:25:57,650 --> 00:26:01,030
+نفس الـ entity اللي أنت كتبتها لكن في اختلاف اللي 
+
+328
+00:26:01,030 --> 00:26:07,850
+هتلاقيه وين؟ في الـ architecture تمام؟
+
+329
+00:26:07,850 --> 00:26:11,210
+الاختلاف
+
+330
+00:26:11,210 --> 00:26:13,290
+اللي هتلاقيه وين؟ اللي هو في الـ architecture
+
+331
+00:26:13,290 --> 00:26:16,430
+هتلاقيه فيه اختلاف اللي هو كبير functionally they
+
+332
+00:26:16,430 --> 00:26:19,230
+are the same ليش؟ لأن لما جيت قلنا بالـ time model
+
+333
+00:26:19,230 --> 00:26:23,190
+كتب اللي هو الـ design تبعك in terms of اللي فهمت
+
+334
+00:26:23,190 --> 00:26:27,700
+استخدمت مين الـ PLD وأضاف برضه المعلومات عن إيش عن
+
+335
+00:26:27,700 --> 00:26:30,060
+الـ timing مشاكله لها عن إيش تحتاجيه إيش هتلاقيه
+
+336
+00:26:30,060 --> 00:26:34,540
+مختلف فعلا okay عن الـ design script file اللي
+
+337
+00:26:34,540 --> 00:26:39,820
+أنت كتبته أول مرة وبرضه again اللي بيكون كتير بشكل
+
+338
+00:26:39,820 --> 00:26:46,840
+structural style architecture تمام لو
+
+339
+00:26:46,840 --> 00:26:48,220
+جينا لقى لف قدر تبعنا
+
+340
+00:26:50,890 --> 00:26:54,650
+بيقول لك بالنسبة لـ PLD هذا بتحديد إيه دي ليه في
+
+341
+00:26:54,650 --> 00:27:03,630
+حدود عشرة نانو ثانية بأكيد
+
+342
+00:27:03,630 --> 00:27:09,570
+الـ suspension اللي كنا كتبناها قبل فترة للأفعال ده
+
+343
+00:27:09,570 --> 00:27:12,490
+كان بيظبط لبعض الناس بيقول إيه بيساوي Zero بيساوي
+
+344
+00:27:12,490 --> 00:27:16,260
+Zero وبعدين بيعمل تصل الـ output بعد فترة بيساوي
+
+345
+00:27:16,260 --> 00:27:18,920
+payload مشاكله ده وكنا حاطينا الـ payload في الـ
+
+346
+00:27:18,920 --> 00:27:25,160
+test bench كم قيمتها عشرين نانو second معناته
+
+347
+00:27:25,160 --> 00:27:28,920
+in our example إذا هو استخدم الـ  PLD هذه
+
+348
+00:27:28,920 --> 00:27:34,020
+بيقول لك ده يتبع كام عشرة تمام؟ معناته بده عشرة عشان
+
+349
+00:27:34,020 --> 00:27:38,520
+for any change لازم يستخدم العشرة عشان يبدأ الـ
+
+350
+00:27:38,520 --> 00:27:42,480
+output يستخدم تمام؟ وبيستخدم كام عن عشرة بكون فيه
+
+351
+00:27:42,480 --> 00:27:46,760
+مستقر الـ 10 أولا لسه إذا هالـ gate حطيت input واتغير
+
+352
+00:27:46,760 --> 00:27:50,160
+بيتغيرش الـ output اللي هو instantaneously 
+
+353
+00:27:50,160 --> 00:27:56,200
+لحظيا بياخد كام nano عشرة تمام بس بعد مش عـ العشرة
+
+354
+00:27:56,200 --> 00:27:59,860
+الحروف اللي بيشتغل تمام بيستنى كمان عشرة عشان يعمل
+
+355
+00:27:59,860 --> 00:28:05,420
+test on الـ output تمام ماشي الحال okay
+
+356
+00:28:28,660 --> 00:28:41,180
+طالع على الـ waveform التالي هذا
+
+357
+00:28:41,180 --> 00:28:45,540
+الـ timing simulation للـ half adder هذا هو الـ time
+
+358
+00:28:45,540 --> 00:28:50,740
+هنا الـ time zero عشرين نانو أربعين ستين and so on
+
+359
+00:28:50,740 --> 00:28:55,480
+هي الـ input تبع الـ test bench الـ A test bench الـ B
+
+360
+00:28:55,480 --> 00:29:03,150
+test bench تلاحظ عندما الوقت كان زيرو كانت الـ A
+
+361
+00:29:03,150 --> 00:29:09,890
+بزيرو والـ B بكم؟ بزيرو الـ output هنا حطله خطب نقط
+
+362
+00:29:09,890 --> 00:29:15,230
+في المُنص بين الـ zero و between الـ one نقول عنه إنه
+
+363
+00:29:15,230 --> 00:29:20,350
+غير محدد لأن الـ PLD اللي اختارها بدها كم nano عشان
+
+364
+00:29:20,350 --> 00:29:23,290
+يحطها الـ output بدها عشر نانو فـ still output is
+
+365
+00:29:23,290 --> 00:29:28,830
+not defined لكن بعد عشر نانو بدل أوتبوت إيش يظهر
+
+366
+00:29:28,830 --> 00:29:36,770
+فعلا طالع الـ sum بكم؟ بزيرو والـ carry بكم؟ بزيرو طيب
+
+367
+00:29:36,770 --> 00:29:44,870
+الـ time عشرين بيتغير صار بكم؟ بواحد هل المفروض
+
+368
+00:29:44,870 --> 00:29:47,550
+الـ sum يصير بكم؟ بواحد functionally لكن هل صار
+
+369
+00:29:47,550 --> 00:29:50,690
+بواحد؟ ما صار لأنك راجح شغال الـ timing إيش
+
+370
+00:29:50,690 --> 00:29:54,750
+simulation صح ولا لازم ياخد الـ delays في الاعتبار
+
+371
+00:29:55,750 --> 00:29:59,310
+والـ delay تبع الـ PLD في الـ device تبعنا بكم؟ عشرة
+
+372
+00:29:59,310 --> 00:30:03,430
+نانو لذلك it works عشان تستنى عشرة نانو بعد
+
+373
+00:30:03,430 --> 00:30:06,310
+العشرة نانو ابتدا يظهر مين الـ output فعلا صار الـ
+
+374
+00:30:06,310 --> 00:30:12,490
+sum بكم واحد والـ carry بكم اللي هو F0 وكذا for
+
+375
+00:30:12,490 --> 00:30:16,510
+any change هتلاقي إيش إن الـ output هيبدأ يعمل ..
+
+376
+00:30:16,510 --> 00:30:20,490
+هي .. هيظهر القيمة الجيدة تبعته بعد الـ delay أو 
+
+377
+00:30:20,490 --> 00:30:24,950
+بالـ SPLD اللي عشرة نانو second فاللي فعلا أخد إيش 
+
+378
+00:30:25,250 --> 00:30:29,750
+اللي هو الـ timing delays into consideration وصار
+
+379
+00:30:29,750 --> 00:30:33,850
+هذا بشكل هذا إذا أنت اجتاز الـ UR passing إذا نجح
+
+380
+00:30:33,850 --> 00:30:37,910
+معناته اتأكد على إنه functionally correct وكمان من
+
+381
+00:30:37,910 --> 00:30:39,650
+ناحية الـ timing إنه correct
+
+382
+00:30:59,740 --> 00:31:08,720
+Okay ماشي و
+
+383
+00:31:08,720 --> 00:31:10,980
+قلنا قيمة الـ payoff in this design من وين
+
+384
+00:31:10,980 --> 00:31:14,720
+بنجيبها من وين؟ بنحددها من الـ classification يعني 
+
+385
+00:31:14,720 --> 00:31:18,940
+هو بيكون جاي لو أنا بعد عشرين يكون الـ output يعني
+
+386
+00:31:18,940 --> 00:31:23,220
+settled ومستقر و stable وصل الـ steady state أمامي
+
+387
+00:31:23,220 --> 00:31:27,680
+وبالتالي عشان نضمن عشري لازم تاخد PLD أقل من عشري
+
+388
+00:31:28,710 --> 00:31:33,990
+فاعل استخدامها كم قيمتها لليب عشر هذا الـ parameter
+
+389
+00:31:33,990 --> 00:31:36,650
+احنا حاطينه من هنا جايبينه من الـ specification
+
+390
+00:31:36,650 --> 00:31:42,090
+وعرفناه وين بالتحديد in each file في الـ test bench
+
+391
+00:31:56,120 --> 00:32:01,900
+الـ tools اللي اتكلمنا عليها اللي فاتت كلها بالذات
+
+392
+00:32:01,900 --> 00:32:05,800
+الـ simulators الـ
+
+393
+00:32:05,800 --> 00:32:08,840
+functional simulation والـ .. والـ synthesis والـ 
+
+394
+00:32:08,840 --> 00:32:13,000
+.. والـ timing simulation والـ place and route والـ
+
+395
+00:32:13,000 --> 00:32:19,040
+timing اللي هو simulation ممكن تلاقي يعني لكل tool
+
+396
+00:32:19,040 --> 00:32:23,220
+program separate منفصل هي برمجة منفصلة بس اللي بيصير
+
+397
+00:32:23,220 --> 00:32:25,920
+هم بيشرون إيه؟ هم بيحطوه  مبوّن  بـ IDE 
+
+398
+00:32:25,920 --> 00:32:28,940
+متكامل Integrated environment وبيشرون اللي
+
+399
+00:32:28,940 --> 00:32:31,520
+بيستخدمه مشاكله إذا you don't need to install
+
+400
+00:32:31,520 --> 00:32:33,580
+modern software you install just one software في
+
+401
+00:32:33,580 --> 00:32:38,240
+كل الـ components في كل الـ tools هدول تمام؟ لكن الـ 
+
+402
+00:32:38,240 --> 00:32:42,390
+.. كل واحد إنه بيسموه point tool تمام؟ لأنه بيستخدم
+
+403
+00:32:42,390 --> 00:32:46,010
+في مرحلة في من المراحل في point من الـ points بتاعت
+
+404
+00:32:46,010 --> 00:32:51,390
+الـ design flow اللي احنا شفناه في figure واحد واحد 
+
+405
+00:32:51,390 --> 00:32:54,690
+واحد واحد وفصلنا فيه طول الـ lecture اللي فات تمام؟
+
+406
+00:32:54,690 --> 00:33:00,650
+كل فلّاحة في مرحلة إلها tool اللي هو تبعها إما إنه
+
+407
+00:33:00,650 --> 00:33:05,440
+بيحطونا إياه بـ IDE وبيسهل الموضوع تمام؟ لذلك
+
+408
+00:33:05,440 --> 00:33:08,600
+هتلاقي نفسك بتعمل project بتعرف project وبيروح
+
+409
+00:33:08,600 --> 00:33:12,200
+فعملك مثلا subfolder directory بيحط فيه كل الـ 
+
+410
+00:33:12,200 --> 00:33:15,600
+files بتاع الـ project لكل إيش اللي هو المراحل 
+
+411
+00:33:15,600 --> 00:33:18,960
+تمام؟ بيكون طبعا بطريقة هذه أسهل شيء إنه الـ
+
+412
+00:33:18,960 --> 00:33:22,620
+استخدامه بيكون الـ interface اللي موحد مش هيك و
+
+413
+00:33:22,620 --> 00:33:26,300
+يعني وأسهلك في التعامل مع environment واحد من أنك 
+
+414
+00:33:26,300 --> 00:33:30,200
+تجيب الـ tools من كل واحد من شركة من vendor مختلف
+
+415
+00:33:30,200 --> 00:33:34,700
+عن الثاني لكن مرات تـ تضطر تستخدم tool مش .. 
+
+416
+00:33:34,700 --> 00:33:38,120
+يعني مرات ممكن تلاقي software بيعملش synthesis على
+
+417
+00:33:38,120 --> 00:33:42,560
+فكرة تضطر تجيب إيش .. synthesizer إيش خارجي synthesizer
+
+418
+00:33:42,560 --> 00:33:46,070
+.. synthesizer إيش اللي هو خارجي مرات .. مرات تتلاقي
+
+419
+00:33:46,070 --> 00:33:50,070
+بـ تعمل cash place and route وتالي ولا simulation 
+
+420
+00:33:50,070 --> 00:33:54,910
+إيش اللي وراها فبتضطر تجيب place and route طول من 
+
+421
+00:33:54,910 --> 00:34:01,250
+اللي هو third party vendor من طرف اللي هو ثالث
+
+422
+00:34:01,250 --> 00:34:05,670
+كمان فممكن
+
+423
+00:34:18,280 --> 00:34:21,640
+بالذات إنه يعني مرات تلاقي .. مرات ناس متخصصين ب
+
+424
+00:34:21,640 --> 00:34:24,940
+.. ب .. ب .. مثلا بيعملوا tennis شغلتهم بيعملوا
+
+425
+00:34:24,940 --> 00:34:28,060
+tennis عارف تلاقي it is too much powerful than 
+
+426
+00:34:28,060 --> 00:34:31,380
+اللي هو الشخص اللي جاي مع نفسه مع ال ID معاه
+
+427
+00:34:31,380 --> 00:34:37,040
+.. معاه اللي هو ال .. ال ID، if it's up to you و
+
+428
+00:34:37,040 --> 00:34:41,020
+بالنسبة هتلاقي في في الـ IDك، لو اشتغلت على الـ IDك،
+
+429
+00:34:41,020 --> 00:34:44,860
+عمالكوا المؤيد وراكوا الـ IDك وليه ده؟ ماختوش ولا
+
+430
+00:34:44,860 --> 00:34:47,060
+مرة؟ ماجاكوش ولا أسبوع؟
+
+431
+00:34:58,810 --> 00:35:06,770
+طيب ماشي في
+
+432
+00:35:06,770 --> 00:35:12,330
+بعض الـ simulator فيها design flow manager فاكرين الـ
+
+433
+00:35:12,330 --> 00:35:15,930
+.. ال .. ال flow اللي شوفنا في figure 111 ال .. ال
+
+434
+00:35:15,930 --> 00:35:19,250
+design كان الـ design بتدرجة طبعتنا مكونة من .. من
+
+435
+00:35:19,250 --> 00:35:23,590
+ال steps عديدة طبعا ممكن لل manager هذا تقوله أنا 
+
+436
+00:35:23,590 --> 00:35:27,810
+بال step الفلانية بدي اكتشف طول الفلاني طبعا و الـ
+
+437
+00:35:27,810 --> 00:35:30,270
+step الأخرى استخدم الطول الفلاني طول خارجي غير الـ
+
+438
+00:35:30,270 --> 00:35:34,810
+IDE طبعا موجود في الـ aldic active الكيابيتر فيه 
+
+439
+00:35:34,810 --> 00:35:37,990
+design flow manager طبعا ممكن تستخدم external
+
+440
+00:35:37,990 --> 00:35:41,500
+treasure أو external place and role بعملك كمان
+
+441
+00:35:41,500 --> 00:35:46,900
+graphical interface للـ design تبعك بحيث أنت بتيجي 
+
+442
+00:35:46,900 --> 00:35:50,740
+على الـ stage اللي بدك إياها just click ليه باتون
+
+443
+00:35:50,740 --> 00:35:55,300
+تمام مثلا أنا بدي الـ stage ها استخدم اللي هي الـ
+
+444
+00:35:55,300 --> 00:35:58,360
+synthesis مثلا الـ synthesizer تبع الشركة الفنانية
+
+445
+00:35:58,360 --> 00:36:02,140
+بعرف ليها طريقة معينة تمام بحيث just you click it
+
+446
+00:36:02,140 --> 00:36:05,020
+تمام بشغلك الـ external synthesizer مش الـ
+
+447
+00:36:05,020 --> 00:36:08,380
+synthesizer تبع إيش تبع الـ IDك تمام فالموضوع
+
+448
+00:36:08,380 --> 00:36:12,280
+الكبير تهدي في الـ ID كإيشفي الـ IDك اللي هو active
+
+449
+00:36:12,280 --> 00:36:15,900
+المفروض أنتو .. بس دايمًا أنا .. دايمًا بقول في كل
+
+450
+00:36:15,900 --> 00:36:19,760
+الهادات أنت بدأت تعتمد على نفسك ماشي الحال المفروض 
+
+451
+00:36:19,760 --> 00:36:22,320
+أنتوا نسختوا عملتوا الـ installation و ضربتوا على
+
+452
+00:36:22,320 --> 00:36:28,580
+شغلتها دي يعني اتعلم .. أنك تتعلم على نفسك أكثر من
+
+453
+00:36:28,580 --> 00:36:35,220
+الآخرين برضه ماشي الحال okay
+
+454
+00:36:35,220 --> 00:36:35,600
+ماشي
+
+455
+00:36:45,110 --> 00:36:50,410
+قلتلي أنت قبل الـ IDك تستخدم الـ IDE تبعهم و تعمل كل 
+
+456
+00:36:50,410 --> 00:36:54,630
+شيء باللي عندهم أو تستخدم external tools و هم 
+
+457
+00:36:54,630 --> 00:36:58,390
+عاملينك manager بيسهلك الأشياء تمام ولا؟ عاملينك 
+
+458
+00:36:58,390 --> 00:37:01,090
+manager بيسهلك الكلام
+
+459
+00:37:11,240 --> 00:37:15,440
+أتيت للمرحلة الأخيرة أن اكتئن programming و
+
+460
+00:37:15,440 --> 00:37:23,920
+refining للـ target PLD جوال
+
+461
+00:37:23,920 --> 00:37:27,580
+بلس اندرويد بتطلع الـ file اسمه الـ configuration
+
+462
+00:37:27,580 --> 00:37:33,280
+file تمام هو اللي بيستخدم برامج برامج اللي هو الـ 
+
+463
+00:37:33,280 --> 00:37:38,900
+PLD عن
+
+464
+00:37:38,900 --> 00:37:40,420
+طريق programmer
+
+465
+00:37:43,440 --> 00:37:47,720
+إذا الـ PLD مش موجودة بال .. في الـ design يعني بره
+
+466
+00:37:47,720 --> 00:37:53,620
+في العادة بيكون في عندي PLD programmer جهاز بسيط 
+
+467
+00:37:53,620 --> 00:37:57,680
+كده و بيجي معاه software تبعه بي uninstall الـ 
+
+468
+00:37:57,680 --> 00:38:01,760
+software على الـ PC أو laptop بي connect الـ
+
+469
+00:38:01,760 --> 00:38:05,040
+programmer ب .. بيكون ب some cable في العادة بيكون
+
+470
+00:38:05,040 --> 00:38:09,800
+serial أو USB اللي هو cable أو حاجة سبيها بتحط الـ
+
+471
+00:38:09,800 --> 00:38:12,740
+IC في الـ programmer كمان في الـ socket
+
+472
+00:38:15,780 --> 00:38:19,220
+و طبعا الـ interface تبعه و بتعرفله 
+
+473
+00:38:19,220 --> 00:38:23,620
+الـ file و بتحمل الـ file اللي هو بالـ PLD، تمام؟ بالـ
+
+474
+00:38:23,620 --> 00:38:27,600
+.. بالـ PLD عن طريق الـ اللي هو الـ programmer،
+
+475
+00:38:27,600 --> 00:38:30,940
+تمام؟
+
+476
+00:38:30,940 --> 00:38:31,480
+تمام؟
+
+477
+00:38:37,240 --> 00:38:39,880
+هو نفس الـ grammar و كمان eraser على فكرة لو .. لو
+
+478
+00:38:39,880 --> 00:38:42,940
+ممكن أمسحلك إياها لو بدك تمام؟ it can be لو في .. لو
+
+479
+00:38:42,940 --> 00:38:45,420
+في .. لو في something it can be إيش؟ it can be
+
+480
+00:38:45,420 --> 00:38:54,960
+اللي هو erased تمام؟ okay و بتأكدلك إنه بعد ما
+
+481
+00:38:54,960 --> 00:38:57,980
+تبرمجها إنه it is إيش؟ programmed اللي هو properly أو
+
+482
+00:38:57,980 --> 00:39:03,080
+correctly ده
+
+483
+00:39:03,080 --> 00:39:06,880
+.. ده الـ سوء ده اللي راح يديني الشمال okay ماشي
+
+484
+00:39:06,880 --> 00:39:11,100
+فالبعد
+
+485
+00:39:11,100 --> 00:39:13,860
+أنت بعد ما برمجتها صار عندك خلاص physical PND فيها
+
+486
+00:39:13,860 --> 00:39:15,940
+الـ design شايفين إذا فيه أي شيء فيها الـ complete
+
+487
+00:39:15,940 --> 00:39:22,900
+أي شيء اللي هو الـ design لكن في PND أخرى منه أحيانًا مرات
+
+488
+00:39:22,900 --> 00:39:29,760
+بتكون الـ PND ملحومة في الـ part تبقى بتقول there is 
+
+489
+00:39:29,760 --> 00:39:33,560
+no way أنك تفكر تحمّها و تطلعها okay
+
+490
+00:39:35,860 --> 00:39:38,940
+اللي جرب منكم الـ شيء هذا أنا جربتوا الـ شيء هذا بقى 
+
+491
+00:39:38,940 --> 00:39:41,700
+لك؟ يعني ال .. ال .. ال .. اللي مسك soldering iron 
+
+492
+00:39:41,700 --> 00:39:44,200
+بإيده و قعد يلحمه و كده و أخده بقى لك بيعرف الكلام 
+
+493
+00:39:44,200 --> 00:39:48,080
+هذا كويس لو أنت بالـ pins المسافة بين كل بالـ pin و
+
+494
+00:39:48,080 --> 00:39:52,260
+الثاني بتكون very very small بتكون small و لو جبت 
+
+495
+00:39:52,260 --> 00:39:54,640
+أي soldering iron عادية بشكل ما اللي لو حاولت 
+
+496
+00:39:54,640 --> 00:39:56,760
+تنساح بسيح الجسد اللي بتسيح على بعضها بتلخمط 
+
+497
+00:39:56,760 --> 00:40:00,660
+الدنيا خلاص رايح الـ board كله معناه؟ و التالي في
+
+498
+00:40:00,660 --> 00:40:06,330
+أنواع من الـ PLDs هدول بتكون هي manufacture بحيث
+
+499
+00:40:06,330 --> 00:40:09,270
+أنها it can be programmed و هي in system بيسموها
+
+500
+00:40:09,270 --> 00:40:17,170
+in system programmable و هي في الـ system تمام و
+
+501
+00:40:17,170 --> 00:40:27,450
+نفس الـ PLD بيكون فيها اللي هي code تمام بتعاون مع 
+
+502
+00:40:27,450 --> 00:40:31,870
+الـ software اللي على ال .. على ال .. على الـ laptop
+
+503
+00:40:31,870 --> 00:40:40,230
+بتتوصل عن طريق اللي هي serial كيو اللي عادي و يكون
+
+504
+00:40:40,230 --> 00:40:45,670
+الـ software مركب على الـ laptop و الـ PLD فيها some
+
+505
+00:40:45,670 --> 00:40:49,210
+logic .. some program .. some program و بتالي
+
+506
+00:40:49,210 --> 00:40:52,170
+هتفهم على إنه بيكون فيها الـ mind controller
+
+507
+00:40:52,170 --> 00:40:54,830
+embedded system صغير كده بس عشان لما تيجي تبرمجها 
+
+508
+00:40:54,830 --> 00:40:56,990
+بتتعامل مع الـ software اللي .. اللي صورت على الـ
+
+509
+00:40:56,990 --> 00:41:02,910
+laptop يبرمجلك إياه تمومة لا يعني لفش الـ PLD نفسها
+
+510
+00:41:02,910 --> 00:41:05,530
+غير اللي وش تبقى على جام فيه ماكو ترحب مع ال هضوء
+
+511
+00:41:05,530 --> 00:41:08,550
+مع الـ firmware تبعه الـ firmware عشان يعرف الـ
+
+512
+00:41:08,550 --> 00:41:12,650
+provision  دكياها أنت ما هو لأ و بلك اين عم 
+
+513
+00:41:12,650 --> 00:41:15,130
+فالاتنين in cooperation بتعاون و الـ firmware اللي 
+
+514
+00:41:15,130 --> 00:41:17,430
+على الـ PLD مع الـ software اللي على الـ laptop
+
+515
+00:41:17,430 --> 00:41:23,950
+بتتبرمج و هي in system و هي أيش in system من غير 
+
+516
+00:41:23,950 --> 00:41:29,750
+ما تشيلها بالتالي تخيل بيوفرلك كثير في الـ cost و من
+
+517
+00:41:29,750 --> 00:41:37,210
+حية الأمان و صحة الأشياء و الغلبة و الـ risk و
+
+518
+00:41:37,210 --> 00:41:40,370
+هو في العادة إذا شيء program و الـ system بيكتبلك
+
+519
+00:41:40,370 --> 00:41:44,470
+جابلي الرقم تبعها ISP يعني in system programmable
+
+520
+00:41:44,470 --> 00:41:51,630
+تلاحظ هنا هذي 22V10 بس ISP يعني in system
+
+521
+00:41:51,630 --> 00:41:56,020
+programmable يعني تتبرمج و هي أيش وهي في ال .. في 
+
+522
+00:41:56,020 --> 00:42:12,620
+ال .. في ال .. في ال system سواء
+
+523
+00:42:12,620 --> 00:42:17,080
+برمجة الـ PLD خارجيًا أو كانت في الـ system و برمجتها
+
+524
+00:42:17,080 --> 00:42:19,420
+بدأت تعمل verification تأكدت شغالة و هي في الـ
+
+525
+00:42:19,420 --> 00:42:23,060
+system الحقيقي في الأشياء عادة special device مش 
+
+526
+00:42:23,060 --> 00:42:28,770
+ده كله كده هناتمام؟ أشهر هي بيكون دورة عالية في
+
+527
+00:42:28,770 --> 00:42:33,030
+الانترنت الـ device بيسموه اللي هو state and timing
+
+528
+00:42:33,030 --> 00:42:38,330
+analyzer state and إيش؟ and timing analyzer state
+
+529
+00:42:38,330 --> 00:42:41,090
+and timing إيش؟ اللي هو analyzer هذا اللي هو
+
+530
+00:42:41,090 --> 00:42:46,010
+device ممكن تركب توصل معاه واحد بالـ data bus و
+
+531
+00:42:46,010 --> 00:42:49,570
+address bus و signal control شغلات ممكن يوصل الـ
+
+532
+00:42:49,570 --> 00:42:57,350
+أكثر من 200 signal واحد بالـ؟ و clocks و شغلات بحيث
+
+533
+00:42:57,350 --> 00:42:59,710
+تعمل الـ proofing و الـ testing لأن الـ issue إنه
+
+534
+00:42:59,710 --> 00:43:02,790
+شغال في الـ set و لا مش شغال بالإضافة ل الـ set الـ
+
+535
+00:43:02,790 --> 00:43:06,290
+timing analyzers في شغلات صغيرة بسيطة و للأسف
+
+536
+00:43:06,290 --> 00:43:09,110
+ليست موجودة عندكم في المعامل المفروض كلها موجودة زي 
+
+537
+00:43:09,110 --> 00:43:11,890
+اللي هي الـ logic probe و الـ logic pulsar و الـ
+
+538
+00:43:11,890 --> 00:43:14,030
+current tracer و الحاجات هذه استخدمتوها في الـ 
+
+539
+00:43:14,030 --> 00:43:19,490
+digital design lab استخدمتوها الـ logic probe أي
+
+540
+00:43:19,490 --> 00:43:22,820
+واحد تمام في الـ logic probe و الـ logic pulser، هذه 
+
+541
+00:43:22,820 --> 00:43:26,860
+أدوات تعمل shooting devices بسيطة، تمام؟ بس الـ
+
+542
+00:43:26,860 --> 00:43:29,720
+secreted الشيء اللي هو الـ timing and logic is اللي 
+
+543
+00:43:29,720 --> 00:43:34,560
+هو analyzers تستخدم في الـ testing النهائي لما تكون
+
+544
+00:43:34,560 --> 00:43:39,400
+الشيء الـ system physically معمول بتعمل test and 
+
+545
+00:43:39,400 --> 00:43:42,660
+see هل شغال و لا مش شغال إذا مش شغال بتعيد و تشوف
+
+546
+00:43:42,660 --> 00:43:46,660
+أنت أيش المراحل اللي هترجعلها ممكن في خطأ في الـ
+
+547
+00:43:46,660 --> 00:43:51,960
+design خطأ في الـ timing الـ socket الـ chip نفسها مش
+
+548
+00:43:51,960 --> 00:44:01,920
+مش شغالة الـ PLD فيها problem مش الحال لكن
+
+549
+00:44:01,920 --> 00:44:06,230
+جايلك هنا statute مهمة كثير و بتستخدم الـ
+
+550
+00:44:06,230 --> 00:44:12,750
+verification of the program PLD عوضًا
+
+551
+00:44:12,750 --> 00:44:17,930
+عن أنك اللي هو الـ simulation تقول خلاص ما أنا ما
+
+552
+00:44:17,930 --> 00:44:21,070
+زال هأعمل في الآخر اللي هو verification الـ PLD و في 
+
+553
+00:44:21,070 --> 00:44:24,010
+الـ system باستخدام الـ logic props و pulses و
+
+554
+00:44:24,010 --> 00:44:29,030
+tracers و logic and state and time analyzers
+
+555
+00:44:29,030 --> 00:44:35,480
+ما بنزمنيش أعمل simulation خليها للآخر، لأ، أنت 
+
+556
+00:44:35,480 --> 00:44:39,520
+بتضيع وقت موجود على الفضل، مهبولك؟ لأنه أي رزاق
+
+557
+00:44:39,520 --> 00:44:43,920
+مهما كانت حوية و حريص، هيكون .. هيكون فيه bugs مش 
+
+558
+00:44:43,920 --> 00:44:47,320
+.. بدأ أقولك some bug، مش هيك ولا، إذا .. bugs و
+
+559
+00:44:47,320 --> 00:44:52,180
+أغلاط و كده فالمفروض أنك تطلع الشركة دي very early
+
+560
+00:44:52,180 --> 00:44:54,540
+جاي ما توصل الـ physical implementation مش هيك ولا
+
+561
+00:44:54,540 --> 00:44:58,700
+أصلًا أنت بعد ما تبرمج كل الحاجات هادئ و متسلسل و سليم
+
+562
+00:44:58,700 --> 00:45:00,540
+و تمام يمكن لما تحطها في system as a service كمان
+
+563
+00:45:00,540 --> 00:45:03,360
+كنت في بالك في أنواع تانية من outputs من القطار اللي
+
+564
+00:45:03,360 --> 00:45:08,220
+همتيجي تحطها تمام يمكن جوتل ضربت لك مثال برا اللي
+
+565
+00:45:08,220 --> 00:45:12,900
+فاتت يمكن أنت في أحد ال pins تبع ال PID هيمثله ك
+
+566
+00:45:12,900 --> 00:45:16,780
+output تمام و في الشركة في ال board اللي حاططه فيه
+
+567
+00:45:16,780 --> 00:45:20,470
+it is feeding مثلًا عدد من inputs تمام يمكن أن تدريب
+
+568
+00:45:20,470 --> 00:45:26,810
+كيابيليتي ال PLD أكثر من 5 inputs لكن هو في ال
+
+569
+00:45:26,810 --> 00:45:31,270
+board مشبوك مع كام output more than 5 وأنت مش عامل 
+
+570
+00:45:31,270 --> 00:45:36,690
+حسابه بس هو أنت لو إنك حويت أصلًا في الأساس المفروض
+
+571
+00:45:36,690 --> 00:45:40,320
+من الأول تكون عامل حسابه قبل ما تبدأ حساب ال design في
+
+572
+00:45:40,320 --> 00:45:44,580
+اختيارك لمن؟ لل PLD لأن نفس ال PLD على فكرة أي
+
+573
+00:45:44,580 --> 00:45:48,280
+أجهزة أي device سواء Data أو Analog أي حاجة
+
+574
+00:45:48,280 --> 00:45:51,380
+تسمى Electrical Characteristics تمام ولا لا غير
+
+575
+00:45:51,380 --> 00:45:54,220
+الحاجات ال functionality الحاجات ال ethical لازم
+
+576
+00:45:54,220 --> 00:45:56,980
+تكون أنت ك designer لازم تشوف أنت ناوي توصلها مع عشر
+
+577
+00:45:56,980 --> 00:45:59,180
+inputs طب العشر inputs بده كم؟ بده كم ميكرو
+
+578
+00:45:59,180 --> 00:46:02,080
+أمبير أو كده؟ بده كده تجمعهم طيب هذا ال output
+
+579
+00:46:02,080 --> 00:46:04,580
+بيقدر اللي في حالتي اللي هيدي كم و في حالتي اللي
+
+580
+00:46:04,580 --> 00:46:11,470
+هو يديك كم و تطلع على ال data sheet تبعها إذا و
+
+581
+00:46:11,470 --> 00:46:25,810
+بالمطلوب كان بها إذا ما بدأت تختار PLD غير الوثيقة
+
+582
+00:46:25,810 --> 00:46:37,970
+الوثيقة الوثيقة
+
+583
+00:46:37,970 --> 00:46:38,590
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+584
+00:46:38,590 --> 00:46:38,610
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+585
+00:46:38,610 --> 00:46:41,530
+الوثيقة الـ production testing اللي هي جهزته لما
+
+586
+00:46:41,530 --> 00:46:46,250
+بيبرمج ال PLD الواحدة هل ال PLD اللي هتبرمج صح و
+
+587
+00:46:46,250 --> 00:46:49,530
+لا مش صح لأن هتبرمجش لك بعد ما يحطها في ال
+
+588
+00:46:49,530 --> 00:46:52,630
+system إنه ال system يشتغل زي ما بده هذا موضوع
+
+589
+00:46:52,630 --> 00:46:56,210
+ثاني لكن احنا we are going beyond أكثر من حاجات
+
+590
+00:46:56,210 --> 00:46:58,850
+أشياء ده احنا برمجناها و ال grammar نفسه تأكد أنها
+
+591
+00:46:58,850 --> 00:47:02,590
+سليمة فالباقي لك في حاجة هقولها برضه أضيفها لجهة و
+
+592
+00:47:02,590 --> 00:47:06,350
+نفس ال grammar بيبرمج بيمسح لك و بيبرمج و بيقولك
+
+593
+00:47:06,350 --> 00:47:09,750
+وذا برمج ات verified على أنه برمج مظبوط بيقارن ال
+
+594
+00:47:09,750 --> 00:47:12,250
+.. بيقرأ ال .. ال .. ال PLD تاني و بيقارن .. و
+
+595
+00:47:12,250 --> 00:47:15,270
+بيقارنها بالـ covariation file if they are .. if
+
+596
+00:47:15,270 --> 00:47:15,810
+they are .. if they are .. if they are .. if they
+
+597
+00:47:15,810 --> 00:47:24,490
+are .. if they are .. if they are .. if
+
+598
+00:47:24,490 --> 00:47:25,070
+they are .. if they are .. if they are .. if they
+
+599
+00:47:25,070 --> 00:47:25,150
+they are .. if they are .. if they are .. if they
+
+600
+00:47:25,150 --> 00:47:25,290
+are .. if they are .. if they are .. if they are
+
+601
+00:47:25,290 --> 00:47:25,630
+.. if they are .. if they are .. if they are .. if
+
+602
+00:47:25,630 --> 00:47:27,110
+they are .. if they are .. if they are .. if they
+
+603
+00:47:27,110 --> 00:47:27,170
+are .. if they are .. if they are .. if they are
+
+604
+00:47:27,170 --> 00:47:35,010
+.. if they are .. if
+
+605
+00:47:35,010 --> 00:47:38,750
+they are ..
+
+606
+00:47:43,840 --> 00:47:47,680
+خليني أعد هالجولة أنلخص يعني أنا كنت حاد في ال
+
+607
+00:47:47,680 --> 00:47:51,500
+part هذا لكن بدي أقوله مرتين بصراحة مهم هالجولة
+
+608
+00:47:51,500 --> 00:47:53,880
+هنجيها مرتين على design methodology كامل مش هيك و
+
+609
+00:47:53,880 --> 00:47:57,520
+لا نشوف عديش ميزات مرة أخرى عشان نسترجع ال ..
+
+610
+00:47:57,520 --> 00:48:04,180
+الشيء اللي هو تبعنا okay ماشي ال advantage تبعها
+
+611
+00:48:04,180 --> 00:48:10,140
+سميناها
+
+612
+00:48:10,140 --> 00:48:15,600
+PLD design methodology مش هيك ولا Okay أول
+
+613
+00:48:15,600 --> 00:48:19,600
+شيء بتقدر
+
+614
+00:48:19,600 --> 00:48:21,860
+تعمل عن طريقها management و design ل complex
+
+615
+00:48:21,860 --> 00:48:28,000
+systems مش هيك ولا إذا أنت مشيت systematic بالحسب
+
+616
+00:48:28,000 --> 00:48:30,880
+ال precautions اللي احنا بيانناها بغالِ النظر عن
+
+617
+00:48:30,880 --> 00:48:34,640
+complexity تبع ال system بيسهلك الموضوع يسمونه
+
+618
+00:48:34,640 --> 00:48:39,040
+divide and conquer مش هيك ولا أي نعم بتقدر توصف ال
+
+619
+00:48:39,040 --> 00:48:40,720
+complex systems هو behavior أو
+
+620
+00:48:43,350 --> 00:48:48,210
+توصفه بأكثر من level من التفصيل و abstraction
+
+621
+00:48:48,210 --> 00:48:54,650
+تمام؟ okay
+
+622
+00:48:54,650 --> 00:48:57,550
+ده أول شيء تقدر تعمل design ل complex system مع
+
+623
+00:48:57,550 --> 00:49:00,490
+مكانة ال communication تبعته إذا أنت تبعت الطريقة
+
+624
+00:49:00,490 --> 00:49:06,850
+هذه بسهولة ثاني شيء أنت
+
+625
+00:49:06,850 --> 00:49:12,490
+تلاحظ you are using a single VHDL language و للوش
+
+626
+00:49:12,490 --> 00:49:17,190
+دي كتبنا فيها it's unscripted file صح ولا؟ و كتبنا
+
+627
+00:49:17,190 --> 00:49:21,090
+فيها كمان يا أستاذ .. it's a spreadsheet و لممكن كمان
+
+628
+00:49:21,090 --> 00:49:25,810
+كتبنا فيها كمان specification كنا ذكرناها لو بدك هو
+
+629
+00:49:25,810 --> 00:49:28,770
+شريف العادة بتاعة كتابة كده بالجلم يعني على ورقة و
+
+630
+00:49:28,770 --> 00:49:32,910
+جلم كده يعني مش بلغة عادية يعني لكن if you want to
+
+631
+00:49:32,910 --> 00:49:36,970
+be more accurate و exact بتقدر تكتب ال expression
+
+632
+00:49:36,970 --> 00:49:41,450
+برضه باستخدام ال EI اللي هو ال VHDL مش هيك ولا ف
+
+633
+00:49:41,450 --> 00:49:43,050
+ال just one language حتى ال timing model اللي
+
+634
+00:49:43,050 --> 00:49:46,050
+بيطلع في الآخر ال timing model مكتوب بال EI بال
+
+635
+00:49:46,050 --> 00:49:52,730
+VHDL مش هيك ولا okay فمعناته أنت بتتعلم فقط just
+
+636
+00:49:52,730 --> 00:49:55,790
+one language و هذا بيسهل الشيء كثير مش هيك ولا 
+
+637
+00:49:55,790 --> 00:49:58,570
+لأنه في الآخر language مش غاية مش هي الهدف مش
+
+638
+00:49:58,570 --> 00:50:01,730
+هيك ولا أنا بدي design عادي إذا بدي أعمله
+
+639
+00:50:01,730 --> 00:50:06,390
+automation فمش كويس أقعد أتنطط بين اللغة وكذا و ..
+
+640
+00:50:06,390 --> 00:50:11,230
+أوكي ماشي، ثاني شيء إن ال VHDL ماهو حكر زي ما
+
+641
+00:50:11,230 --> 00:50:14,870
+نقول من قبل IEEE أو .. أو كذا أو من قبل vendor
+
+642
+00:50:14,870 --> 00:50:19,270
+معين، لذلك بتلاقي ال .. ال .. ال VHDL is يعني شيء
+
+643
+00:50:19,270 --> 00:50:22,790
+عام common مشترك متاح للجميع و بتالي the size
+
+644
+00:50:22,790 --> 00:50:28,160
+المالي are portable طبعًا إذا
+
+645
+00:50:28,160 --> 00:50:35,420
+كتبت في الوصف
+
+646
+00:50:35,420 --> 00:50:37,400
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+647
+00:50:37,400 --> 00:50:38,860
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+648
+00:50:38,860 --> 00:50:38,900
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+649
+00:50:38,900 --> 00:50:39,860
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+650
+00:50:39,860 --> 00:50:52,660
+الوصف الوصف الوصف الوصف ال
+
+651
+00:50:53,120 --> 00:50:56,620
+لو أحد عمل design ل لابس ل components بيشتغل و
+
+652
+00:50:56,620 --> 00:50:59,780
+يقابلك جاهزة تقدر تعملها download تشتغلها تستخدمها
+
+653
+00:50:59,780 --> 00:51:05,760
+تمام و تعملها compilation عادي من غير أي مشاكل
+
+654
+00:51:05,760 --> 00:51:09,640
+بعدين
+
+655
+00:51:09,640 --> 00:51:13,420
+بالنسبة ل ال tools عندك tools كثيرة تمام عندك ada
+
+656
+00:51:13,420 --> 00:51:19,550
+tools موجودة تمام سواء compiler أو تشيكر أو
+
+657
+00:51:19,550 --> 00:51:23,450
+simulators أو place and route اللي هو tools
+
+658
+00:51:23,450 --> 00:51:27,190
+available و they are powerful لأنك تستخدمهم اللي
+
+659
+00:51:27,190 --> 00:51:31,810
+هو زي ما بدك مش هيك ولا .. بس في ال PLD vendor
+
+660
+00:51:31,810 --> 00:51:34,990
+بتديك اللي هي شوية ممكن بالذات place and route
+
+661
+00:51:36,670 --> 00:51:40,150
+بتعامل في الآخر مع ال PLD بدي like اللي يا أستاذ ال
+
+662
+00:51:40,150 --> 00:51:45,050
+place and route tool for اللي هو free مش هيك ولا
+
+663
+00:51:45,050 --> 00:51:49,710
+أين عارف فال availability تبع ال tools هذه بيسهلك
+
+664
+00:51:49,710 --> 00:52:01,710
+اللي هو ال design اللي هو كثير بعدين
+
+665
+00:52:01,710 --> 00:52:04,130
+ممكن تكتب اللي هو design إستراحة لو ما نحنا نكتب
+
+666
+00:52:04,130 --> 00:52:09,160
+أول design أول مرة اللي هو description file ما بتعتمدش
+
+667
+00:52:09,160 --> 00:52:11,520
+على ال device .. هل لما كتبنا في الأول ايش ال
+
+668
+00:52:11,520 --> 00:52:13,660
+other قلنا بدنا ال PLD فعلًا ممكن نجيبنا سيرة PLD
+
+669
+00:52:13,660 --> 00:52:17,640
+ولا كده؟ ال device independent إذا أنت بس لغاية
+
+670
+00:52:17,640 --> 00:52:20,100
+المرحلة حد ما ما بدأت ال functionality خلاص لا
+
+671
+00:52:20,100 --> 00:52:24,360
+بتطلع على ثلجزر ولا على ال playa android ولا شيء
+
+672
+00:52:24,360 --> 00:52:27,340
+أنت بهمك ال functionality  تايم ال design كله تتأكد
+
+673
+00:52:27,340 --> 00:52:29,400
+أن ال functionality is correct و بتخلي الشيء على
+
+674
+00:52:29,400 --> 00:52:33,940
+غيرك أو مرحلة تانية بتطلع على ال devices وبتاع
+
+675
+00:52:33,940 --> 00:52:37,180
+اللي ممكن تعمل design أول بالذات أول file
+
+676
+00:52:37,180 --> 00:52:38,780
+independent ده ما بتعتمدش بالمرة بيعتمدش على
+
+677
+00:52:38,780 --> 00:52:41,900
+التكنولوجيا مش هيك ولا بيعتمدش على specific PLD
+
+678
+00:52:41,900 --> 00:52:47,170
+مظبوط ولا ايه نوع سواء structure أو behavior Okay
+
+679
+00:52:47,170 --> 00:53:00,090
+ماشي و
+
+680
+00:53:00,090 --> 00:53:03,530
+التالي بتمكنك بطريقة هذه أنك تعمل prototyping
+
+681
+00:53:03,530 --> 00:53:09,470
+بسرعة proof of concept عندك فكرة وهتبقى لك تعمل
+
+682
+00:53:09,470 --> 00:53:12,330
+design اللي هو على السريع بال VHDL و simulation و
+
+683
+00:53:12,330 --> 00:53:18,170
+كده و تلاقي اللي هو مظبوط تمام ممكن تعمل .. تنتج
+
+684
+00:53:18,170 --> 00:53:23,370
+شوية .. تكمل chip بس منها ماشي الحال تمام لو الشيء
+
+685
+00:53:23,370 --> 00:53:29,670
+اللي هو نجح ممكن تحوله ل ASICs تسموها دي
+
+686
+00:53:29,670 --> 00:53:35,410
+applications circuit by circuit تمام يعني ايش
+
+687
+00:53:35,410 --> 00:53:36,130
+ASICs
+
+688
+00:53:38,690 --> 00:53:44,310
+بعد ما تعمل اللي هو ال design وبتبعته ل .. بنعمل
+
+689
+00:53:44,310 --> 00:53:47,050
+الشهادة عندك في ال .. في ال site لل factory
+
+690
+00:53:47,050 --> 00:53:51,030
+مباشرة، بيعمل optimization أكثر وياخد بقية لك،
+
+691
+00:53:51,030 --> 00:53:53,670
+إليك، ونفس ال functionality و ال design بالوصفات
+
+692
+00:53:53,670 --> 00:53:56,620
+اللي أنت بعتها بيحطولك إيه هيبقى مش one and ship one
+
+693
+00:53:56,620 --> 00:54:00,840
+chip one chip وده بتساعد بالخطوات إذا بتكتمل أنت زي
+
+694
+00:54:00,840 --> 00:54:05,000
+ما نقول high production يعني كمية عالية تمام؟
+
+695
+00:54:05,000 --> 00:54:10,280
+بيطلع أرخص .. بيطلع الأرخص اللي هو ب .. بكثير
+
+696
+00:54:10,280 --> 00:54:15,500
+تمام؟ و برضه again أنت لا تحتاج أنك تحوله ل ASIC لو
+
+697
+00:54:15,500 --> 00:54:21,060
+تعمل إنتاج عن طريق ال ASIC لا تحتاج أنك تكتب ال
+
+698
+00:54:21,060 --> 00:54:27,460
+design بلغة جديدة نفس ال VHDL نفس الفايلز اللي طلعت
+
+699
+00:54:27,460 --> 00:54:30,960
+من المراحل الدراسية المختلفة اللي أصلًا كتبه ال VHDL
+
+700
+00:54:30,960 --> 00:54:32,100
+هي اللي بتبعتها 
+
+701
+00:54:42,760 --> 00:54:45,020
+فاكركم فيها في مرة تانية كنا بنقول ال بي إتش تقيل
+
+702
+00:54:45,020 --> 00:54:47,700
+اختصار لإيش الـ بي إتش from a very high speed
+
+703
+00:54:47,700 --> 00:54:49,860
+integrated circuit hardware description language
+
+704
+00:54:49,860 --> 00:54:52,820
+بي إتش hardware description language مش هيك ولا ممكن
+
+705
+00:54:52,820 --> 00:54:57,400
+هرجعنا من الأول ماشي الحال okay لأن خلصت الشبطة
+
+706
+00:54:57,400 --> 00:54:59,740
+لهذه الجهة الشبطة خلصت تقريبا okay
+
+707
+00:55:05,660 --> 00:55:08,820
+اه في شغل اللي بقولك عليها مش كل الـ constructs
+
+708
+00:55:08,820 --> 00:55:12,520
+تعرفي زي الـ R تنزجهم، كنا ذاكرناها مش هنقولها لأ،
+
+709
+00:55:12,520 --> 00:55:16,260
+في بعضها are not في الكتاب هذا ويمكن كل كتب
+
+710
+00:55:16,260 --> 00:55:19,340
+دراستها بيحصل إنه إيش بيستخدم الحاجات اللي ممكن
+
+711
+00:55:19,340 --> 00:55:23,280
+تتحول لـ hardware، لعملها إيش؟ tensions، في بعض
+
+712
+00:55:23,280 --> 00:55:28,280
+التراكيب الـ constructs مابتتحولش لـ hardware، واخد 
+
+713
+00:55:28,280 --> 00:55:32,100
+بالك؟ أيه نعملذلك في الكتاب هذا هتلاقي إنه مستخدم
+
+714
+00:55:32,100 --> 00:55:35,320
+فقط الـ constructs اللي هي اللي ممكن تحول اليهاش
+
+715
+00:55:35,320 --> 00:55:38,000
+اللي هو الـ hardware
+
+716
+00:56:06,610 --> 00:56:10,950
+هذا ما دي لك رقم IEEE إذا كنت تتبع هذه المعاملة،
+
+717
+00:56:10,950 --> 00:56:13,410
+فإنك تستخدم مصطلحات استثمارية استثمارية استثمارية
+
+718
+00:56:13,410 --> 00:56:18,890
+استثمارية استثمارية إذا كنت
+
+719
+00:56:18,890 --> 00:56:27,110
+تتبع هذه المعاملة، فإنك تستخدم مصطلحات استثمارية 
+
+720
+00:56:27,110 --> 00:56:35,570
+استثمارية استثمارية
+
+721
+00:56:46,280 --> 00:56:49,740
+فاللي بقى لك الـ test matches are not judged و
+
+722
+00:56:49,740 --> 00:56:51,760
+قلتلي مسموح لك في الـ test matches بالتحديد و
+
+723
+00:56:51,760 --> 00:56:55,520
+استخدم أي شيء مش سطر يكون إياه تتجاربه لأنه اصلا
+
+724
+00:56:55,520 --> 00:56:57,900
+الـ test matches مش هعملها synthesis هو بعمل سجل
+
+725
+00:56:57,900 --> 00:57:02,360
+لمين لـ design description file مش هيك ولا الأصل
+
+726
+00:57:02,360 --> 00:57:05,550
+الأولاني التست بنش فقط يعني لتستجلال simulation
+
+727
+00:57:05,550 --> 00:57:08,730
+وستخدمتها مين الـ simulation التلت أنواع الـ
+
+728
+00:57:08,730 --> 00:57:11,070
+simulation الـ functional و الـ post tenses و الـ
+
+729
+00:57:11,070 --> 00:57:16,290
+post place and rule فمافيش section على استخدام أي
+
+730
+00:57:16,290 --> 00:57:20,450
+statement جوا a test benches تمام whether it is
+
+731
+00:57:20,450 --> 00:57:24,510
+synthesizable or not مافيش أي عياش مافيش أي اللي 
+
+732
+00:57:24,510 --> 00:57:29,750
+هو consensus او اي test benches تمام okay ماشي
+
+733
+00:57:35,820 --> 00:57:38,060
+هنزلكوا أنا إن شاء الله اللي هو assignment
+
+734
+00:57:38,060 --> 00:57:41,520
+problems أربعة عشر و ستة و عشرين و اثنين و ثلاثين
+
+735
+00:57:41,520 --> 00:57:45,260
+تحلوهم وتسلموهم وهكتبلكوا في الـ word file الـ
+
+736
+00:57:45,260 --> 00:57:47,960
+deadline تبعهم إن شاء الله بجدنا طب المرجع نكمل
+
+737
+00:57:47,960 --> 00:57:48,300
+إن شاء الله

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/R5Z2MMI07vU_postprocess.srt

@@ -0,0 +1,2948 @@
+1
+00:00:20,820 --> 00:00:28,140
+السلام عليكم بسم الله حسب
+
+2
+00:00:28,140 --> 00:00:35,360
+ال figure واحد و واحد و واحد اللي شرحناه قبل كده
+
+3
+00:00:35,360 --> 00:00:39,640
+محاضرة اللي بعد اللي هي instances و simulation
+
+4
+00:00:39,640 --> 00:00:44,820
+تبعهم اللي بيجي اللي هو ال place and route مش
+
+5
+00:00:44,820 --> 00:00:45,500
+هيكوا او لا؟
+
+6
+00:00:50,470 --> 00:00:56,450
+و الـ timing simulation طلع
+
+7
+00:00:56,450 --> 00:01:03,710
+الفجر التالي قولنا
+
+8
+00:01:03,710 --> 00:01:10,310
+في فايل طلع من ال senses قولها
+
+9
+00:01:10,310 --> 00:01:16,690
+مكتوب هذا بال Format بال EDIF Format هذه عبارة عن
+
+10
+00:01:16,690 --> 00:01:23,970
+نت لست خاصةبال .. يعني هتكون input لل place and
+
+11
+00:01:23,970 --> 00:01:30,090
+route مش هيك و لا لذلك في ال stage هذي و يعرضون
+
+12
+00:01:30,090 --> 00:01:32,430
+place and route باستخدام place and route اللي هو
+
+13
+00:01:32,430 --> 00:01:36,870
+tool و ال input تبعه اللي هو إيش اللي هو ال EDF
+
+14
+00:01:36,870 --> 00:01:42,270
+file اللي طلع و لمن its charger وهذا اللي هي طبعا
+
+15
+00:01:42,270 --> 00:01:44,170
+PLD dependent مش هيك و لا التكنولوجيا إيش
+
+16
+00:01:44,170 --> 00:01:47,490
+dependent okay
+
+17
+00:01:49,890 --> 00:01:53,450
+بطلع من الـ place and route اللي هي timing model
+
+18
+00:01:53,450 --> 00:01:58,970
+بيسموه post-fit VHDL timing model مكتوب الـ VHDL
+
+19
+00:01:58,970 --> 00:02:05,830
+من اسمه مكتوب بالـ R بالـ VHDL بيخش مع ال compiled
+
+20
+00:02:05,830 --> 00:02:08,870
+test bench هي نفسها اللي خشت في ال functional
+
+21
+00:02:08,870 --> 00:02:13,350
+simulation و في the thesis simulation نفس ال test
+
+22
+00:02:13,350 --> 00:02:16,810
+bench نفس ال R test bench you don't need to write
+
+23
+00:02:16,810 --> 00:02:20,310
+another test benchمع الفايل هذا بيخشوا على ال
+
+24
+00:02:20,310 --> 00:02:22,990
+timing ايش ال simulation و تالك و تالك بيدرك ايه
+
+25
+00:02:22,990 --> 00:02:29,070
+ال simulator ال simulation اما انه passed ال
+
+26
+00:02:29,070 --> 00:02:37,930
+timing المطلوب او it didn't pass تمام لو ما نجحش
+
+27
+00:02:37,930 --> 00:02:42,070
+بتروح لل stages ال early يعني الجبل كده سواء بال
+
+28
+00:02:42,070 --> 00:02:47,650
+functionalبداية الـ functional اللي هو انك تكتب ال
+
+29
+00:02:47,650 --> 00:02:51,470
+VHDL design description file او تروح لاحظ لا تنسى
+
+30
+00:02:51,470 --> 00:02:55,890
+تطلع على ال connectors واحد او اتنين في ال .. في
+
+31
+00:02:55,890 --> 00:03:01,090
+ال flash charts اللي فاتوا لو ال simulation نجح
+
+32
+00:03:01,090 --> 00:03:05,270
+تلاحظ فيه file تاني كمان بيطلع من ال place and
+
+33
+00:03:05,270 --> 00:03:11,510
+role اسمه ال configuration file بال configuration
+
+34
+00:03:11,510 --> 00:03:16,540
+file هذهبنقدر نتبرمج مين اللي هو ال PLD و هيتكلم
+
+35
+00:03:16,540 --> 00:03:21,460
+عليها نفصل شوية و
+
+36
+00:03:21,460 --> 00:03:25,700
+بعد كده و بيرفع ال PLD operation if it is okay it
+
+37
+00:03:25,700 --> 00:03:29,540
+is done خلصناه لكن لو في problem بنرجع لأي من
+
+38
+00:03:29,540 --> 00:03:32,980
+المراحل اللي فات و هنفصلها الجات شوية
+
+39
+00:03:47,000 --> 00:03:50,420
+إذا نقول place and route اللي بيسموه مرة الفترة
+
+40
+00:03:50,420 --> 00:03:54,500
+عبارة عن software اتوماتيكالي بيعمل mapping او
+
+41
+00:03:54,500 --> 00:03:58,940
+fitting لل logic الذي طلع من مين من الزجاجر
+
+42
+00:03:58,940 --> 00:04:02,020
+بيعملوا mapping على ال target PLD architecture
+
+43
+00:04:02,020 --> 00:04:07,180
+بشوف انت ايش ال PLD اللي انت اختارتها بشوف اللي هو
+
+44
+00:04:07,180 --> 00:04:11,680
+كل primitive طلع من ال senses هيحطه في watch
+
+45
+00:04:11,680 --> 00:04:20,390
+primitive اللي هو وين في ال PLDبنفس الحالة كل
+
+46
+00:04:20,390 --> 00:04:24,750
+primitive طالع من الـcensus بيشوف ايش ال primitive
+
+47
+00:04:24,750 --> 00:04:28,770
+المناسب في ال-pld اللي هيحطوه ايش اللي هو فيه هذه
+
+48
+00:04:28,770 --> 00:04:33,470
+ال fitting ال route operation هذه ال place
+
+49
+00:04:33,470 --> 00:04:37,290
+operation ال route operation ايش بيسوي انت عارف
+
+50
+00:04:37,290 --> 00:04:43,230
+between two logical two elements اختارهم ال-pld لو
+
+51
+00:04:43,230 --> 00:04:47,360
+هيعمل pathمن output لواحدة تبع واحدة ال input
+
+52
+00:04:47,360 --> 00:04:52,820
+لواحدة تانية بدوا يشوف ايش ال best path او لو في
+
+53
+00:04:52,820 --> 00:04:56,380
+output من تبع ال primitive هيطلعوا على pin من ال
+
+54
+00:04:56,380 --> 00:05:00,140
+pins تبع ال pld بدوا يشوف ايش ال best path لان
+
+55
+00:05:00,140 --> 00:05:03,240
+داخل الموضوع اللي هو ال timing مش هيك و لا داخل في
+
+56
+00:05:03,240 --> 00:05:06,680
+الموضوع اللي هو ال timing زاد pin assignments
+
+57
+00:05:06,680 --> 00:05:11,700
+هنشوفها كمان شوية عشان كده اسمه place and route
+
+58
+00:05:16,470 --> 00:05:19,990
+هذا اللي بنقول ال place and route كمان ايش بيخش
+
+59
+00:05:19,990 --> 00:05:24,030
+اللي هو input ال adf file اللي طلع من مين من اللي
+
+60
+00:05:24,030 --> 00:05:26,890
+هو extension هزر مش هيك و لا و هالة تطور يتبينها
+
+61
+00:05:26,890 --> 00:05:32,650
+get level description مش هيك و كمان بيخش فيه شوية
+
+62
+00:05:32,650 --> 00:05:36,890
+constraints زي ال pin assignments for port signals
+
+63
+00:05:36,890 --> 00:05:40,250
+and timing constraints في شوية constraints timing
+
+64
+00:05:40,250 --> 00:05:44,350
+كنا حددناها في requirements and specifications مش
+
+65
+00:05:44,350 --> 00:05:48,440
+هيك و لاو في كمان ممكن نحط صورة تانية هنشوف كيف
+
+66
+00:05:48,440 --> 00:05:51,500
+هتنحط باسمها PIN ASSIGNMENTS PIN AS ASSIGNMENTS
+
+67
+00:05:51,500 --> 00:06:02,540
+اللي هو constraints ال
+
+68
+00:06:02,540 --> 00:06:05,040
+constraints هدوة المفروض ال place and route يخدهم
+
+69
+00:06:05,040 --> 00:06:08,660
+في الاعتبار ال PIN ASSIGNMENTS زي دقاش اللي هو ال
+
+70
+00:06:08,660 --> 00:06:09,600
+timing
+
+71
+00:06:14,250 --> 00:06:17,110
+بالنسبة لل half other example البسيط اللي احنا
+
+72
+00:06:17,110 --> 00:06:21,090
+شرحناه ماكناش حطينا اي constraints بالنسبة لل
+
+73
+00:06:21,090 --> 00:06:25,230
+inputs يخشوا عن طريق اي pins وال output يطلع عن
+
+74
+00:06:25,230 --> 00:06:29,490
+طريق اي pins سيبناها free لل place and route هو
+
+75
+00:06:29,490 --> 00:06:36,610
+ايش يحددها بشكل ايش اللي هو automatic لكن مرات اش
+
+76
+00:06:36,610 --> 00:06:37,170
+اللي بيصير
+
+77
+00:06:40,220 --> 00:06:43,320
+لو انت سبت ال place and route اللي هو يعملك ال
+
+78
+00:06:43,320 --> 00:06:47,960
+assignments على كيفه اللي هو انت عملت بعد كده
+
+79
+00:06:47,960 --> 00:06:51,800
+modification لل design او ال design اصلا كان فيه
+
+80
+00:06:51,800 --> 00:06:57,780
+غلط و طيب تعمل تعديل و المرة التانية سبت ال place
+
+81
+00:06:57,780 --> 00:07:02,000
+and route اللي هو اللي عملك ال pin assignment و ال
+
+82
+00:07:02,000 --> 00:07:04,380
+design الأولى اللي كنت حاطيته في ال pin second bar
+
+83
+00:07:04,380 --> 00:07:09,870
+خلاص الحاس مفهور و محدد ال traces ال pathو الـ
+
+84
+00:07:09,870 --> 00:07:12,810
+socket محددة في ال input و في ال output فجيت لو
+
+85
+00:07:12,810 --> 00:07:18,250
+غيرت اللي هو ال design أو عملتله upgrade ممكن ال
+
+86
+00:07:18,250 --> 00:07:21,770
+place and route يغير ال pin assignment يعني لم يعد
+
+87
+00:07:21,770 --> 00:07:25,070
+ال input اللي اسمه يخش عن طريق pin واحد مثلا يمكن
+
+88
+00:07:25,070 --> 00:07:28,920
+يخش عن طريق pin تلاتةو هتلاقي اللي هم يقعد اللي هو
+
+89
+00:07:28,920 --> 00:07:31,960
+ال output الفلاني و ليكن ال carry يطلع عن طريق PIN
+
+90
+00:07:31,960 --> 00:07:36,440
+خمسة يمكن تطلع عن طريق PIN رقم كام عشرة ساعتها if
+
+91
+00:07:36,440 --> 00:07:41,200
+you plug اذا حطيت ال IC في ال socket it will not
+
+92
+00:07:41,200 --> 00:07:43,720
+work مش هيك ولا انه خلاص اللي printed circuit
+
+93
+00:07:43,720 --> 00:07:46,980
+board printed على اعتبار ال input يخش من واحد و ال
+
+94
+00:07:46,980 --> 00:07:51,560
+output يطلع من كده تمام فمعناته ماصبوطش ال .. ال
+
+95
+00:07:51,560 --> 00:07:55,950
+.. الاشي هدا لذلك ال place and routeفيه الإمكانية
+
+96
+00:07:55,950 --> 00:08:14,210
+انك تحدد انت
+
+97
+00:08:14,210 --> 00:08:18,130
+تعمل pin assignments تحدده تقوله انا بدلي ال input
+
+98
+00:08:18,130 --> 00:08:20,950
+الفلاني يخش ع طريق ال pin الفلاني و ال output
+
+99
+00:08:20,950 --> 00:08:26,520
+الفلاني يخش يطلع ع طريق ال output الفلانيتمام؟
+
+100
+00:08:26,520 --> 00:08:30,720
+بحيث later on اذا انت غيرت في ال design او صححت
+
+101
+00:08:30,720 --> 00:08:35,340
+فيه هيظل ال inputs و ال outputs هيخشوا و يطلعوا عن
+
+102
+00:08:35,340 --> 00:08:40,440
+طريق ال pens اللي انت حددته و التالي هينفع انك
+
+103
+00:08:40,440 --> 00:08:43,360
+ترجع ال IC على نفس المكان ال pen circuit board
+
+104
+00:08:43,360 --> 00:08:46,780
+اللي كانت فيه مش هيك و لا اين انا هذا اللي بيصير
+
+105
+00:08:54,730 --> 00:09:01,510
+طب كيف بنعمله pen assignment احدى الطرق انك تكتب
+
+106
+00:09:01,510 --> 00:09:05,570
+انت VHDL code some attributes بيسموها user defined
+
+107
+00:09:05,570 --> 00:09:09,510
+attributes زي
+
+108
+00:09:09,510 --> 00:09:13,150
+ما هنشوف later في في ال VHDL attributes خصائص يعني
+
+109
+00:09:13,150 --> 00:09:17,650
+كده تمام features في predefined وفي انت بتقدر
+
+110
+00:09:17,650 --> 00:09:20,930
+تتعابل فهي من عندك تديها أسماء من عندك و كذا
+
+111
+00:09:25,240 --> 00:09:29,240
+بنحطها في نفس ال design description file نفس ال
+
+112
+00:09:29,240 --> 00:09:32,380
+VHDL file اللي كتبناه أول مرة فاكرينه؟ احنا قولنا
+
+113
+00:09:32,380 --> 00:09:37,760
+كام شغلة بنكتب؟ اتنين و testbench و الباقية
+
+114
+00:09:37,760 --> 00:09:39,700
+الفيالات بيطلع ايش اوتوماتيكي لما بيقول باجيته
+
+115
+00:09:39,700 --> 00:09:45,600
+بيطلع ايش بيطلع اللي هو اوتوماتيكي تمام ال user
+
+116
+00:09:45,600 --> 00:09:49,440
+defined attribute مابتأثرش على ال semantics of ال
+
+117
+00:09:49,440 --> 00:09:52,340
+code some attributes بتلزم لل tools اللي لاحق
+
+118
+00:09:52,340 --> 00:09:57,090
+تمام؟يعني اذا انت شغال مجرد function simulation و
+
+119
+00:09:57,090 --> 00:10:00,970
+بدوش ال attribute كأنك ما كتبته كأنك كده ما كتبته
+
+120
+00:10:00,970 --> 00:10:05,070
+لكن بعض ال tools اللاحقة هتلاقي بالزمد ال
+
+121
+00:10:05,070 --> 00:10:10,350
+attribute هذه اذا انت معرفها بستخدمها طبعا زي ما
+
+122
+00:10:10,350 --> 00:10:16,910
+هنشوف هل جت وبالتالي الناس تخدم ال attribute هذه
+
+123
+00:10:16,910 --> 00:10:19,730
+عشان يعمل passing ل some information ومن ال pin
+
+124
+00:10:19,730 --> 00:10:21,670
+assignment لل tools اللي هتيجي
+
+125
+00:10:27,020 --> 00:10:30,900
+لذلك هتلاقي في الـ Censuses tool و place and route
+
+126
+00:10:30,900 --> 00:10:33,580
+اللي هم attributes user defined attributes خاصة
+
+127
+00:10:33,580 --> 00:10:37,560
+فيهم بحيث بديلك الامكانية انك ايش تحدد قيامهم تحدد
+
+128
+00:10:37,560 --> 00:10:43,320
+ايش قيامهم و لما ييجي ال place and route يشتغل
+
+129
+00:10:43,320 --> 00:10:45,880
+بيلاقي انت قولتله ال attributes الفناني بديها تكون
+
+130
+00:10:45,880 --> 00:10:48,520
+بشكل فلاني فبيستخدم الكلام هذا
+
+131
+00:10:55,270 --> 00:10:59,070
+عشان تعرف ان انت اتبوث هدول you need to look at ال
+
+132
+00:10:59,070 --> 00:11:02,730
+documentation تبع الطول تمام يعني بتروح ل ال place
+
+133
+00:11:02,730 --> 00:11:05,190
+and route documentation بيقولك انا عندى اتبوث
+
+134
+00:11:05,190 --> 00:11:08,990
+العشرة هدول المية هدول تمام فتقدر ايش تستخدمهم لو
+
+135
+00:11:08,990 --> 00:11:22,950
+انت ايش عاوز تمام okay بالنسبة
+
+136
+00:11:22,950 --> 00:11:23,210
+لل ..
+
+137
+00:11:26,650 --> 00:11:30,070
+الattributes عندك ال lattice اسم الشركة هذي ايه
+
+138
+00:11:30,070 --> 00:11:35,030
+لهم attributes ل ال pin assignment بالنسبة ليهم و
+
+139
+00:11:35,030 --> 00:11:37,270
+اين بيحطوا ال attribute في ال entity declaration
+
+140
+00:11:37,270 --> 00:11:41,170
+في ال entity دي هاش entity اللي هو declaration
+
+141
+00:11:41,170 --> 00:11:45,790
+هدول attributes هشوفوا مالية كمان شوية اجلجوش تمام
+
+142
+00:11:45,790 --> 00:11:50,130
+ال compiler و الcessor بيهملهم بيضلهم لعيط ما نوصل
+
+143
+00:11:50,130 --> 00:11:55,490
+لمين ل press and root لأن هم عرفين لمين ل press
+
+144
+00:11:55,490 --> 00:12:00,070
+and rootخاصية بال pin assigned بستخدمهم تمام okay
+
+145
+00:12:00,070 --> 00:12:10,910
+هلاجيهم
+
+146
+00:12:10,910 --> 00:12:15,010
+ما بعرفين وين مش قولنا اللي هو الشجر بتطلع ال file
+
+147
+00:12:15,010 --> 00:12:19,390
+ال EDIF file هذا ال input لمين لل place and role
+
+148
+00:12:20,250 --> 00:12:23,690
+هتلاقيهم انتقلوا من description تبعك وانت حاطيتهم
+
+149
+00:12:23,690 --> 00:12:26,930
+كلها بال entity declaration ووصلوا لمين ل radiify
+
+150
+00:12:26,930 --> 00:12:30,810
+file اللي هو ايش اللي هو حيكون input لمين ل place
+
+151
+00:12:30,810 --> 00:12:37,810
+and اللي هو .. تمام؟ okay ماشي لكن اول designs في
+
+152
+00:12:37,810 --> 00:12:41,050
+الكتاب هذا بالتحديد مش مستخدم الحديث اللي هنشوفها
+
+153
+00:12:41,050 --> 00:12:44,170
+بعد كده ال designs لخينا نشوف كيف هنا بيعملها طلع
+
+154
+00:12:44,170 --> 00:12:44,530
+ال listing
+
+155
+00:12:47,740 --> 00:12:50,060
+قلنا هذا ال library closed وهذا ال user اللي هو
+
+156
+00:12:50,060 --> 00:12:53,080
+closed احنا عارفينها هاي ال entity طلع ال parts
+
+157
+00:12:53,080 --> 00:12:56,560
+عندك ال a و ال b inputs و النوع من standard logic
+
+158
+00:12:56,560 --> 00:13:01,120
+ال sum و ال carry output و ال data type standard
+
+159
+00:13:01,120 --> 00:13:04,260
+logic هذا مش جديد هاي attribute كيف بيعرف ال
+
+160
+00:13:04,260 --> 00:13:09,040
+attribute بكتب ال keyword attribute تمام ال k و ال
+
+161
+00:13:09,040 --> 00:13:13,140
+h attribute و بعدين هي مسمية اللي هي ال location
+
+162
+00:13:13,140 --> 00:13:19,570
+تمام فانو يون جبنا الاسمأينها place and
+
+163
+00:13:19,570 --> 00:13:23,370
+documentation خاصة بجانب الassignment سموها look
+
+164
+00:13:23,370 --> 00:13:28,230
+تمام و إيش نوعها string ده type تبعها ده comment
+
+165
+00:13:28,230 --> 00:13:33,610
+الأخير و بعدين هالجيت بدأ يستخدمها جاله انا في لل
+
+166
+00:13:33,610 --> 00:13:37,710
+a هيستخدم ال attribute هذه ال port a هاي port a
+
+167
+00:13:37,710 --> 00:13:46,500
+تمام و where ال a is a signal جاله استخدم لل aالـ
+
+168
+00:13:46,500 --> 00:13:53,140
+PIN P3 بتكتبها كـ String ساعتها هيفهمها ال place
+
+169
+00:13:53,140 --> 00:13:58,220
+and route tool على انه ال signal A ها دي اللي Port
+
+170
+00:13:58,220 --> 00:14:04,440
+A اللي هو input هيشبكه مع PIN number 3 of ال chip
+
+171
+00:14:04,440 --> 00:14:08,460
+تمام؟ و التالي بعد كده مهما غيرت في ال design او
+
+172
+00:14:08,460 --> 00:14:12,340
+غيرت في ال architectureهخلص اللي هو pin رقم a will
+
+173
+00:14:12,340 --> 00:14:18,520
+be stuck to pin number a3 هيكون .. هيلزجوا دايما
+
+174
+00:14:18,520 --> 00:14:24,360
+وين في pin رقم a3 اللي هو a3 وكذا بالنسبة لل b
+
+175
+00:14:24,360 --> 00:14:29,300
+قالوا برضه ال location attribute of port b ال
+
+176
+00:14:29,300 --> 00:14:37,760
+signal is P4 يعني pin رقم 4 و ال sum pin رقم 25 و
+
+177
+00:14:37,760 --> 00:14:41,740
+ال carry out pin رقم كامعشرة و عشرين و التالي هيك
+
+178
+00:14:41,740 --> 00:14:47,380
+اتحكم بال pin assignment exactly زي ما بده و ضمن
+
+179
+00:14:47,380 --> 00:14:51,160
+لو هو برمج ال PLD مرة و حطها في ال system و خلاص
+
+180
+00:14:51,160 --> 00:14:58,800
+ال system is printed ال ball is printed انطبع و
+
+181
+00:14:58,800 --> 00:15:02,500
+سحب ال PLD و غير في ال design و عمل ال compilation
+
+182
+00:15:02,500 --> 00:15:04,240
+لغاية واحدة الأخيرة مش هتغير ال pin assignment
+
+183
+00:15:04,240 --> 00:15:07,880
+هينفع يرجع ال PLD نفسه اللي هي المكان غير ما يرمي
+
+184
+00:15:07,880 --> 00:15:19,210
+ال printer circuitboard طب
+
+185
+00:15:19,210 --> 00:15:25,390
+ايش بيطلع لي ال place and route بيطلع
+
+186
+00:15:25,390 --> 00:15:33,350
+تلاتة output ال chip report و configuration file و
+
+187
+00:15:33,350 --> 00:15:39,800
+VHDL timing model بالنسبة لل reportالـ report عادي
+
+188
+00:15:39,800 --> 00:15:45,660
+بسيط هذا بيكون مكتوب فيه which port signals are
+
+189
+00:15:45,660 --> 00:15:50,360
+assigned to which PLD pins تمام؟ يعني كل port
+
+190
+00:15:50,360 --> 00:15:53,820
+اتوصل مع أيه PIN الـ A مع which PIN الـ B مع which
+
+191
+00:15:53,820 --> 00:15:57,040
+PIN and so on و جدّيش في المية استخدم من الـ
+
+192
+00:15:57,040 --> 00:16:00,960
+capacity بتاعت الـ PLD عشان يعرفك هل الـ PLD
+
+193
+00:16:00,960 --> 00:16:05,260
+مقترضة بال design تبعك ولا في وسع لسه فيها وقولنا
+
+194
+00:16:05,260 --> 00:16:08,830
+.. قولنا as a recommendationمش كو��س انك .. انك ..
+
+195
+00:16:08,830 --> 00:16:12,690
+انك تعب ال PLD على الآخر يعني لغاية تسعين و تسعين
+
+196
+00:16:12,690 --> 00:16:13,310
+و تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+197
+00:16:13,310 --> 00:16:14,550
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+198
+00:16:14,550 --> 00:16:16,230
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+199
+00:16:16,230 --> 00:16:16,390
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+200
+00:16:16,390 --> 00:16:18,110
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+201
+00:16:18,110 --> 00:16:23,810
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+202
+00:16:23,810 --> 00:16:34,210
+تسعين و
+
+203
+00:16:34,210 --> 00:16:41,870
+تهذا الـ chip report بسيط الـ chip اللي هو report
+
+204
+00:16:41,870 --> 00:16:51,410
+بديلك
+
+205
+00:16:51,410 --> 00:16:57,310
+مثال بسيط يقول هذه 22V10 SPLD مشهورة واتكلم عليها
+
+206
+00:16:57,310 --> 00:17:04,240
+بالتفصيل يبتدي هذه على هيئة اكتر من هيئةالها ال
+
+207
+00:17:04,240 --> 00:17:07,200
+dip اللي يدوها ال inline package يعني بتكون اللي
+
+208
+00:17:07,200 --> 00:17:15,600
+هي ال chip ال pins تبعونها على خطين متوازين خطين
+
+209
+00:17:15,600 --> 00:17:19,780
+ايش؟ متوازين مش هو ال dip ايش inline package اربع
+
+210
+00:17:19,780 --> 00:17:22,440
+و عشرين pin احدى ال package تالي اربع و عشرين pin
+
+211
+00:17:22,440 --> 00:17:27,460
+تقول انها دي في اتناشر pin لل input و كمان عشر
+
+212
+00:17:27,460 --> 00:17:32,620
+input ايش output هي كم؟ اتناشر و عشرةبين واشين وفي
+
+213
+00:17:32,620 --> 00:17:37,400
+كمان لل ground و ال power و ال power و ال power
+
+214
+00:17:37,400 --> 00:17:43,140
+two pins هى الأربعة و عشرين اللي هم pin فال half
+
+215
+00:17:43,140 --> 00:17:47,480
+هذا تبعنا ياله كام input و two input و two output
+
+216
+00:17:47,480 --> 00:17:53,260
+تين و تين كام اربعة اربعة و هى فيه اربعة و عشرين
+
+217
+00:17:53,260 --> 00:17:57,500
+pin فعلا اقل من عشرين في المستخدم اقل من عشرين في
+
+218
+00:17:57,500 --> 00:18:02,520
+المية من ال pins تبعتها و ال logic تقريبابعد كده
+
+219
+00:18:02,520 --> 00:18:05,590
+يمكنك اضافةمزيد من الـ functionalities ممكن تحط
+
+220
+00:18:05,590 --> 00:18:09,850
+كذا other لسه جايلك اربعة حرف others في نفس ال PLD
+
+221
+00:18:09,850 --> 00:18:15,590
+او اي design ايه اش اللي هو design اخر عادى في ال
+
+222
+00:18:15,590 --> 00:18:18,410
+report في ال chip report بيطيرك ويقولك ولا لل chip
+
+223
+00:18:18,410 --> 00:18:22,630
+هذين انت استخدمت PIN ايه PIN رقم فعلي لل A و PIN
+
+224
+00:18:22,630 --> 00:18:26,670
+رقم فعلي لل B و لكذا لل sum و هذا لل carry و
+
+225
+00:18:26,670 --> 00:18:29,890
+استخدمت عشرين تمانتاش تلاتة و عشرين فمية من ال
+
+226
+00:18:29,890 --> 00:18:35,600
+logic تبعي اش اللي هو ال PLD عشان يعرفكالاشي
+
+227
+00:18:35,600 --> 00:18:39,360
+التاني اللى بيطلع من ال place and route بيسموه ال
+
+228
+00:18:39,360 --> 00:18:44,580
+configuration file تمام هذا بتديلك يعني
+
+229
+00:18:44,580 --> 00:18:48,540
+information عن ال interconnections ال data اللى
+
+230
+00:18:48,540 --> 00:18:52,520
+بتلزم عشان يبرمج ياشي ال PLD which اللى هى cross
+
+231
+00:18:52,520 --> 00:18:58,860
+-internet هيخليها on يعني short و which اللى هيخلي
+
+232
+00:18:58,860 --> 00:19:02,920
+ياشي يخلي اللى هو open بيستخدوا مين ال programmer
+
+233
+00:19:02,920 --> 00:19:03,560
+تمام ولا
+
+234
+00:19:10,600 --> 00:19:14,660
+الأشهد التاني اللي بيطلعه الـ Place and Routeاللي
+
+235
+00:19:14,660 --> 00:19:18,620
+هو ال timing model هذا structure بيبين ال
+
+236
+00:19:18,620 --> 00:19:21,580
+description مش behavioral يعني بره عن اللي هي
+
+237
+00:19:21,580 --> 00:19:27,220
+equations أو components أو معدلات بيبين ايش ال
+
+238
+00:19:27,220 --> 00:19:29,940
+assignments ال statements اللي هي عادية مش
+
+239
+00:19:29,940 --> 00:19:32,840
+behavioral تمام ولا ال structure style بيشيل اللي
+
+240
+00:19:32,840 --> 00:19:37,660
+هو program تمام بس في ال logic اللي بيلزم كمان في
+
+241
+00:19:37,660 --> 00:19:41,860
+ايش اللي هو ال timing تمام بعد ما عمل complete
+
+242
+00:19:41,860 --> 00:19:45,210
+mappingمن الـ science logic الهاش إلى ال PLD
+
+243
+00:19:45,210 --> 00:19:50,650
+لبطالية الهاش اللي هو PLD ده اللي كتلاحظ فيه
+
+244
+00:19:50,650 --> 00:19:53,310
+information عن ال progression of the signal
+
+245
+00:19:53,310 --> 00:19:56,930
+through the PLD مش هيك واضحة انه في timing الهاش
+
+246
+00:19:56,930 --> 00:20:00,150
+اللي هو information وهذا هو اللي هستخدم الهاش في
+
+247
+00:20:00,150 --> 00:20:03,450
+ال timing simulation هذا هو اللي هستخدم في ال
+
+248
+00:20:03,450 --> 00:20:08,770
+timing اللي هو simulation ال timing model هذا اللي
+
+249
+00:20:08,770 --> 00:20:13,050
+طلعهو بيستخدم مجموعة من ال timing parameters عشان
+
+250
+00:20:13,050 --> 00:20:15,850
+يحدد ال vocation delays تبع ال parameters اللي
+
+251
+00:20:15,850 --> 00:20:20,710
+بتستخدمها في ال design بيشتغل عين مابينج MLAS
+
+252
+00:20:20,710 --> 00:20:25,850
+مابينج من ال synthesizer logic لل PLD وعارف
+
+253
+00:20:25,850 --> 00:20:28,370
+exactly لكل parameter من ال synthesis وين هيستخدم
+
+254
+00:20:28,370 --> 00:20:32,800
+وينفي الـ PLD وبالتالي حدد exactly جدفة ليه تبع كل
+
+255
+00:20:32,800 --> 00:20:36,200
+path و تبع كل element primitive هيستخدمه مش هيكوها
+
+256
+00:20:36,200 --> 00:20:40,380
+لأ طيب قعدت بكتب ال .. ال .. ال .. ال timing ال
+
+257
+00:20:40,380 --> 00:20:42,160
+parameters هدول بتاعة ال parameters اللي استخدمها
+
+258
+00:20:42,160 --> 00:20:45,620
+و ال .. و ال paths في some اللي هو syntax في ال
+
+259
+00:20:45,620 --> 00:20:48,920
+file هذا اللي فيه ال timing model لذلك انت حقا لو
+
+260
+00:20:48,920 --> 00:20:52,700
+طلعت على ال timing model اللي بيطلع هو بقى كتير
+
+261
+00:20:52,700 --> 00:20:54,820
+الشيء اللي هتلاقيه مختلف تماما عن ال .. هو
+
+262
+00:20:54,820 --> 00:20:58,220
+functionally زي اللي انت كتبتهdesign description
+
+263
+00:20:58,220 --> 00:21:02,340
+file فاكرينه؟ فاهمش تانية لكن هتلاقي المعادلات
+
+264
+00:21:02,340 --> 00:21:04,900
+مكتوبة انت خدت معادلة عادية بتقوله اللي هي مثلا ال
+
+265
+00:21:04,900 --> 00:21:09,740
+sum بيساوي a b prime او ال b a prime مش هيكوا لأ
+
+266
+00:21:09,740 --> 00:21:13,740
+مش هتلاقيها مكتوبة في نفس المعادلة هتلاقي معادلات
+
+267
+00:21:13,740 --> 00:21:17,600
+مختلفة يمكن تلاقي اكتر من معادلك اول اش لان هو
+
+268
+00:21:17,600 --> 00:21:20,820
+بتعتمد على ال ايش ال ايش ال elements اللي موجودة
+
+269
+00:21:20,820 --> 00:21:26,510
+وين بال PLD ايك ال PLD في ال PLD مافيش فيها اليمكن
+
+270
+00:21:26,510 --> 00:21:29,890
+فيها XOR فيها نانس فيها نور فيها شغلات تانية ماشي
+
+271
+00:21:29,890 --> 00:21:36,370
+الحالة اوكي ماشي و كمان انه مضيوف فيه كمان اللي هو
+
+272
+00:21:36,370 --> 00:21:39,390
+مضاف إليه اللي هو ال timing parameters تبع ال
+
+273
+00:21:39,390 --> 00:21:42,490
+temperatur اللي اختارها من ال PLD هل انت كتبت هذا
+
+274
+00:21:42,490 --> 00:21:47,930
+انت في ال design لأ مظبوطه لأ ماكتبتاش أياش اللي
+
+275
+00:21:47,930 --> 00:21:50,870
+هو في ال .. اللي هو في ال .. في ال .. في ال design
+
+276
+00:21:50,870 --> 00:21:55,220
+انت كل اللي قلتله في specificationقلت له انا بدي
+
+277
+00:21:55,220 --> 00:22:00,600
+ال delay مازلتش مثلا عن عشر نانو second بدي اجمع و
+
+278
+00:22:00,600 --> 00:22:03,740
+الموضوع ياخد for any input change ال output يظهر
+
+279
+00:22:03,740 --> 00:22:08,520
+بعد at most عشر نانو second تمام عشر نانو ايه؟ ال
+
+280
+00:22:08,520 --> 00:22:15,040
+.. ال second okay ماشي و
+
+281
+00:22:15,040 --> 00:22:17,480
+زي ما احنا نشوف later يمكن في اخر ال semester يظل
+
+282
+00:22:17,480 --> 00:22:20,600
+وجديعني بيتم تعريف الـ punctus هدول عن طريق الـ
+
+283
+00:22:20,600 --> 00:22:22,860
+generics generics هي كونسانس كونسانس هي فعلا
+
+284
+00:22:22,860 --> 00:22:28,180
+كونسانس بيسموها أيش؟ generics تمام؟ بتنحط في ال
+
+285
+00:22:28,180 --> 00:22:33,180
+timing model و بينفع تنحط بصفرة اللي هو file تمام؟
+
+286
+00:22:33,180 --> 00:22:36,780
+generated by place and route اللي هو tool إذا
+
+287
+00:22:36,780 --> 00:22:40,140
+انحطت الفايل مفصل بتنكتب format معينة بيسموها ال
+
+288
+00:22:40,140 --> 00:22:44,500
+SDF file standard delay format file لكن user بتنحط
+
+289
+00:22:44,500 --> 00:22:52,130
+وين؟مش عارف ليش اليوم تنحط في نفس ال timing model
+
+290
+00:22:52,130 --> 00:22:56,970
+file تمام نفس ال timing ياش اللي هو model ال file
+
+291
+00:22:56,970 --> 00:23:01,670
+تمام طبعا أي timing parameter function مش عارف ايه
+
+292
+00:23:01,670 --> 00:23:05,470
+ياش function بال delays بتاعة ال primitives زاد ال
+
+293
+00:23:05,470 --> 00:23:08,450
+paths اللي هتسلكها ال signal كلها تواخد في
+
+294
+00:23:08,450 --> 00:23:11,750
+الاعتبار تمام يعني لو فيه primitive عبارة عن non
+
+295
+00:23:11,750 --> 00:23:16,120
+-real أو flip-flopبكون في ال characteristics في ال
+
+296
+00:23:16,120 --> 00:23:19,280
+characteristics تبع ال PLD معروف ال delay تبع ال
+
+297
+00:23:19,280 --> 00:23:22,260
+primitive هدى القيمة القوانينية عشرة نانو تلاتة
+
+298
+00:23:22,260 --> 00:23:26,000
+نانو مثلا زاد ال connection between ال auto و ال
+
+299
+00:23:26,000 --> 00:23:29,540
+non gate هدى لغاية ال input تبع ال primitive
+
+300
+00:23:29,540 --> 00:23:32,080
+التالي جدش delay بكون مكتوبة في اللابة تبع تمين
+
+301
+00:23:32,080 --> 00:23:37,160
+تبع ال PLD تمام منها بيطولها اللي هو ال present
+
+302
+00:23:37,160 --> 00:23:40,240
+tool و بيحطها في timing model على شكل Gen X على
+
+303
+00:23:40,240 --> 00:23:43,600
+شكل ال parameter عشان لو بتيجي تعمل simulationهكذا
+
+304
+00:23:43,600 --> 00:23:46,960
+ستحصل على أكسدس بشكل مصبوط لأن الـ get لما تشاهد
+
+305
+00:23:46,960 --> 00:23:50,620
+الـ simulation و ال form سيأخذ الاعتبار كل ال
+
+306
+00:23:50,620 --> 00:24:07,280
+timings هدول كل ما هو ال timings دلوقت
+
+307
+00:24:07,280 --> 00:24:12,070
+عندما تقوم بتعملأحنا كنا نقول أن لغاية الثانثيز
+
+308
+00:24:12,070 --> 00:24:17,010
+مابتطلعش على ال timing صح ولا لأ
+
+309
+00:24:17,010 --> 00:24:20,350
+و التالي ممكن لغاية الثانثيز يكون ال circuit is
+
+310
+00:24:20,350 --> 00:24:23,730
+functionally correct لكن ممكن ما تفيش بال timing
+
+311
+00:24:23,730 --> 00:24:27,570
+constraints اللي احنا حددناه في ال specification
+
+312
+00:24:27,570 --> 00:24:33,040
+مش هيك ولا لأ لإن ال timing simulationتمام بيخليك
+
+313
+00:24:33,040 --> 00:24:37,620
+تشوف هل فعلا انت وفيت بال timing في ال .. تاع ال
+
+314
+00:24:37,620 --> 00:24:42,240
+testification ولا ما تمشي الوفاء اللي هو فيها
+
+315
+00:24:42,240 --> 00:24:44,920
+تمام؟ okay ماشي
+
+316
+00:24:59,930 --> 00:25:02,750
+و كنا قولنا اننا لو بصيحي تعمل ال timing
+
+317
+00:25:02,750 --> 00:25:06,490
+simulation بنستخدم ال timing model as a unit under
+
+318
+00:25:06,490 --> 00:25:11,210
+test مش هيك و لا معاها test bench معاهاش معاها
+
+319
+00:25:11,210 --> 00:25:15,010
+test bench بتعلي لك some forms تمام؟ و التالي
+
+320
+00:25:15,010 --> 00:25:19,870
+بتعلي لك some forms من ال forms بتقدر تعرف هل ال
+
+321
+00:25:19,870 --> 00:25:22,170
+function correct لو مش correct زاد ناحية ال timing
+
+322
+00:25:22,170 --> 00:25:26,870
+هل وف بال timing اللي مطلوب ولا مش .. ولا مش ..
+
+323
+00:25:26,870 --> 00:25:44,170
+ولا موفيهاش okay ماشينشوف بالنسبة لهاف قادر لو
+
+324
+00:25:44,170 --> 00:25:47,870
+جيت طلعت على ال timing model اللى طلع منهاف قادر
+
+325
+00:25:47,870 --> 00:25:51,490
+قولنا في entity هتلاقيه فيه declaration ال entity
+
+326
+00:25:51,490 --> 00:25:55,290
+تقريبا نفس ال entity اللى كتبتها في الأساس تمام
+
+327
+00:25:57,650 --> 00:26:01,030
+نفس الانتجابة اللي انت كتبت لكن في الاختلاف اللي
+
+328
+00:26:01,030 --> 00:26:07,850
+هتلاقيه وين؟ في ال architecture تمام؟
+
+329
+00:26:07,850 --> 00:26:11,210
+الاختلاف
+
+330
+00:26:11,210 --> 00:26:13,290
+اللي هتلاقيه وين؟ اللي هو في ال architecture
+
+331
+00:26:13,290 --> 00:26:16,430
+هتلاقيه فيه اختلاف اللي هو كبير functionally they
+
+332
+00:26:16,430 --> 00:26:19,230
+are the same ليش؟ لأن مالجيت قلنا بال time model
+
+333
+00:26:19,230 --> 00:26:23,190
+كتب اللي هو ال design تبعك in terms of اللي فهمت
+
+334
+00:26:23,190 --> 00:26:27,700
+استخبعت مين ال PLDواضاف برضه المعلومات عن ايش عن
+
+335
+00:26:27,700 --> 00:26:30,060
+ال timing مشاكله لها عن ايش تحتاجيه ايش هتلاقيه
+
+336
+00:26:30,060 --> 00:26:34,540
+مختلف فعلا okay عن ال ال design script file اللي
+
+337
+00:26:34,540 --> 00:26:39,820
+انت كتبته اول مرة و برضه again اللي بيكون كتير شكل
+
+338
+00:26:39,820 --> 00:26:46,840
+structural style architecture تمام لو
+
+339
+00:26:46,840 --> 00:26:48,220
+جينا لقى لف قدر تبعنا
+
+340
+00:26:50,890 --> 00:26:54,650
+بقول لك بالنسبة لل PLD هذا بتحديد إيه دي ليه في
+
+341
+00:26:54,650 --> 00:27:03,630
+حدود عشرة نانو ثانو باكيد
+
+342
+00:27:03,630 --> 00:27:09,570
+ال suspension اللي كنا كتبناها قبل فترة للأفعال ده
+
+343
+00:27:09,570 --> 00:27:12,490
+كان بيظبط لسم الناس بيقول إيه بيسوى Zero بيسوى
+
+344
+00:27:12,490 --> 00:27:16,260
+Zeroو بعدين بيعمل تصل ال output بعد فترة بيساوي
+
+345
+00:27:16,260 --> 00:27:18,920
+payload مشاكله ده و كنا حاطينا ال payload في ال
+
+346
+00:27:18,920 --> 00:27:25,160
+test machine كام قيمتها عشرين نانو second معناته
+
+347
+00:27:25,160 --> 00:27:28,920
+in our example إذا هو استخدم ال .. ال PLD هذي
+
+348
+00:27:28,920 --> 00:27:34,020
+بيقولك ده يتبع كام عشرة تمام؟ معناته بده عشرة عشان
+
+349
+00:27:34,020 --> 00:27:38,520
+for any change لازم يستخدم العشرة عشان يبدأ ال
+
+350
+00:27:38,520 --> 00:27:42,480
+output يستخدم تمام؟ و بيستخدم كام عن عشرةبكون فيه
+
+351
+00:27:42,480 --> 00:27:46,760
+مستقر الـ 10 اولين لسه اذا هال gate حطيت input و
+
+352
+00:27:46,760 --> 00:27:50,160
+اتغير بيتغيرش ال output اللي هو instantaneously
+
+353
+00:27:50,160 --> 00:27:56,200
+لحظيا بياخد كام nano عشرة تمام بس بعد مش ع العشرة
+
+354
+00:27:56,200 --> 00:27:59,860
+الحروف اللي بيشتغل تمام بيستنى كمان عشرة عشان يعمل
+
+355
+00:27:59,860 --> 00:28:05,420
+test on ال output تمام ماشي الحال okay
+
+356
+00:28:28,660 --> 00:28:41,180
+طالع على ال web form التالي هذا
+
+357
+00:28:41,180 --> 00:28:45,540
+ال timing simulation لل half adder هذا هو ال time
+
+358
+00:28:45,540 --> 00:28:50,740
+هنا ال time zero عشرين نانو اربعين ستين and so on
+
+359
+00:28:50,740 --> 00:28:55,480
+هى ال input تبع ال test bench ال A test bench ال B
+
+360
+00:28:55,480 --> 00:29:03,150
+test benchتلاحظ عندما الوقت كان زيرو كانت ال A
+
+361
+00:29:03,150 --> 00:29:09,890
+بزيرو وال B بكم بزيرو ال output هنا حطله خطب نقط
+
+362
+00:29:09,890 --> 00:29:15,230
+في المُص بين ال zero و between ال one نقول عنه انه
+
+363
+00:29:15,230 --> 00:29:20,350
+غير مخصص لأن ال PRD اللي اختارها بدها كم nano عشان
+
+364
+00:29:20,350 --> 00:29:23,290
+يحطها ال output بدها عشان نانو ف still output is
+
+365
+00:29:23,290 --> 00:29:28,830
+not definedلكن بعد عشر دقائق بدل اوتوت اياش يظهر
+
+366
+00:29:28,830 --> 00:29:36,770
+فعلا طالع الصم بكم؟ بزيرو و الكتر بكم؟ بزيرو طيب
+
+367
+00:29:36,770 --> 00:29:44,870
+ال time عشرين بيتغير صار بكم؟ بواحد هل المفروض
+
+368
+00:29:44,870 --> 00:29:47,550
+الصم يصير بكم؟ بواحد functionally لكن هل صار
+
+369
+00:29:47,550 --> 00:29:50,690
+بواحد؟ ماتصارش لان راجيت شغال ال timing اياش
+
+370
+00:29:50,690 --> 00:29:54,750
+simulation صح ولا لازم ياخد ال delays في الاعتبار
+
+371
+00:29:55,750 --> 00:29:59,310
+والـ delay تبع ال PLD في المفتاح تبعنا بكم؟ عشرة
+
+372
+00:29:59,310 --> 00:30:03,430
+نانو ده لك it works عشان تستنى عشرة نانو بعد
+
+373
+00:30:03,430 --> 00:30:06,310
+العشرة نانو ابتدا يظهر مين ال output فعلا صار ال
+
+374
+00:30:06,310 --> 00:30:12,490
+sum بكم واحد و ال carry بكم اللي هو F0 وكذا for
+
+375
+00:30:12,490 --> 00:30:16,510
+any change هتلاقي ايش ان ال output هيبدأ يعمل ..
+
+376
+00:30:16,510 --> 00:30:20,490
+هي .. هيظهر القيمة الجيدة تبعته بعد ال delay او
+
+377
+00:30:20,490 --> 00:30:24,950
+بال SPLD اللي عشرة نانو second فاللي فعلا اخد ايش
+
+378
+00:30:25,250 --> 00:30:29,750
+اللي هو ال timing delays into consideration وصار
+
+379
+00:30:29,750 --> 00:30:33,850
+هذا بشكل هذا إذا انت اجتاز ال UR passing إذا نجح
+
+380
+00:30:33,850 --> 00:30:37,910
+يمعته اتأكد على انه functionally correct وكمان من
+
+381
+00:30:37,910 --> 00:30:39,650
+ناحية ال timing انه correct
+
+382
+00:30:59,740 --> 00:31:08,720
+Okay ماشي و
+
+383
+00:31:08,720 --> 00:31:10,980
+قولنا قيمة ال pay off in this pension من وين
+
+384
+00:31:10,980 --> 00:31:14,720
+بنجيبها من وين بنحددها من ال classification يعني
+
+385
+00:31:14,720 --> 00:31:18,940
+هو بيكون جاي لو انا بعد عشرين يكون ال output يعني
+
+386
+00:31:18,940 --> 00:31:23,220
+settled و مستقر و stable وصل ال city state أمامي
+
+387
+00:31:23,220 --> 00:31:27,680
+وبالتالي عشان نضمن عشري لازم تاخد PLD أقل من عشري
+
+388
+00:31:28,710 --> 00:31:33,990
+فاعل استخدامها كم قيمتها لليب عشر هذا ال parameter
+
+389
+00:31:33,990 --> 00:31:36,650
+احنا حاطينه من هنا جايبينه من ال specification
+
+390
+00:31:36,650 --> 00:31:42,090
+وعرفناه وين بالتحديد in each file في ال test bench
+
+391
+00:31:56,120 --> 00:32:01,900
+ال tools اللى اتكلمنا عليها اللى فاتت كلها بالذات
+
+392
+00:32:01,900 --> 00:32:05,800
+ال simulators ال
+
+393
+00:32:05,800 --> 00:32:08,840
+functional simulation و ال .. و ال synthesis و ال
+
+394
+00:32:08,840 --> 00:32:13,000
+.. و ال simulation و ال place and route و ال
+
+395
+00:32:13,000 --> 00:32:19,040
+timing اللى هو simulation ممكن تلاقي يعني لكل tool
+
+396
+00:32:19,040 --> 00:32:23,220
+program separate منفصل هي برمج منفصلةبس اللي بيصير
+
+397
+00:32:23,220 --> 00:32:25,920
+هم بيشهرون ايه؟ هم بيحطوه مبوين انتجارية IDE
+
+398
+00:32:25,920 --> 00:32:28,940
+متكامل انتجارية ال environment و بيشهر اللي
+
+399
+00:32:28,940 --> 00:32:31,520
+يستخدمه مشاكله اذا you don't need to install
+
+400
+00:32:31,520 --> 00:32:33,580
+modern software you install just one software فى
+
+401
+00:32:33,580 --> 00:32:38,240
+كل ال components فى كل ال tools هدول تمام؟ لكن ال
+
+402
+00:32:38,240 --> 00:32:42,390
+.. كل واحد انه بيسموه point toolتمام؟ لأنه بيستخدم
+
+403
+00:32:42,390 --> 00:32:46,010
+في مرحلة في من المراحل في point من ال points تبعت
+
+404
+00:32:46,010 --> 00:32:51,390
+ال design flow اللي احنا شفناه في figure واحد واحد
+
+405
+00:32:51,390 --> 00:32:54,690
+واحد واحد وفصلنا فيه طول ال budget اللي فات تمام؟
+
+406
+00:32:54,690 --> 00:33:00,650
+كل فلاحة في مرحلة إلها tool اللي هو تبعها إما أنه
+
+407
+00:33:00,650 --> 00:33:05,440
+بيحطونا إياه ب IDE و بيسهلي الموضوع تمام؟لذلك
+
+408
+00:33:05,440 --> 00:33:08,600
+هتلاقي نفسك بتعمل project، بتعرف project و بيروح
+
+409
+00:33:08,600 --> 00:33:12,200
+فعملك مثلا subfolder، directory، بيحط فيه كل ال
+
+410
+00:33:12,200 --> 00:33:15,600
+files بتاع ال project، لكل إيش اللي هو المراحل،
+
+411
+00:33:15,600 --> 00:33:18,960
+تمام؟بكون طبعا بطريقة هذه أسهل الاشي انه ال
+
+412
+00:33:18,960 --> 00:33:22,620
+استخدامه، بكون ال interface اللي موحد مش هيك و
+
+413
+00:33:22,620 --> 00:33:26,300
+يعني و أسهلك في التعامل مع environment واحد من أنك
+
+414
+00:33:26,300 --> 00:33:30,200
+تجيب ال tools من كل واحد، من شركة، من vendor مختلف
+
+415
+00:33:30,200 --> 00:33:34,700
+عن التاني، لكن مرات ت .. تضطر تستخدم tool مش ..
+
+416
+00:33:34,700 --> 00:33:38,120
+يعني مرات ممكن تلاقي software بيعملش تنسيس على
+
+417
+00:33:38,120 --> 00:33:42,560
+فكرة، تضطر تجيب إيش .. سنتساجر إيش خارجي، سنتساجر
+
+418
+00:33:42,560 --> 00:33:46,070
+.. سنتساجر إيش اللي هو خارجيماراش .. مارات تتلاقي
+
+419
+00:33:46,070 --> 00:33:50,070
+بعمال cash place and route و تالي ولا assimilation
+
+420
+00:33:50,070 --> 00:33:54,910
+ايش اللي وراها فبتضطر تجيب place and route طول من
+
+421
+00:33:54,910 --> 00:34:01,250
+اللي هو third party vendor من طرف اللي هو تالت
+
+422
+00:34:01,250 --> 00:34:05,670
+كمان فممكن
+
+423
+00:34:18,280 --> 00:34:21,640
+بالذات انه يعني مرات تلاقي .. المرات ناس متخصصين ب
+
+424
+00:34:21,640 --> 00:34:24,940
+.. ب .. ب .. مثلا بيعملوا tennis شغلتهم بيعملوا
+
+425
+00:34:24,940 --> 00:34:28,060
+tennis عارف تلاقي it is too much powerful than
+
+426
+00:34:28,060 --> 00:34:31,380
+الاش اللي ��و الشخص اللي جاي مع نفسه مع ال ID معاش
+
+427
+00:34:31,380 --> 00:34:37,040
+.. معاش اللي هو ال .. ال ID، if it's up to you و
+
+428
+00:34:37,040 --> 00:34:41,020
+بالنسبة هتلاقي في في القلدك، لو اشتغلت على القلدك،
+
+429
+00:34:41,020 --> 00:34:44,860
+عمالكوا المؤيد وراكوا القلدك وليه ده؟ ماختوش ولا
+
+430
+00:34:44,860 --> 00:34:47,060
+مرة؟ ماجاكوش ولا سبوع؟
+
+431
+00:34:58,810 --> 00:35:06,770
+طيب ماشي في
+
+432
+00:35:06,770 --> 00:35:12,330
+بعض ال simulator فيها design flow managerفاكرين ال
+
+433
+00:35:12,330 --> 00:35:15,930
+.. ال .. ال flow اللى شوفنا في figure 111 ال .. ال
+
+434
+00:35:15,930 --> 00:35:19,250
+design كان ال design بتدرجة طبعتنا مكونة من .. من
+
+435
+00:35:19,250 --> 00:35:23,590
+ال steps عديدة طبعا ممكن لل manager هذا تقوله انا
+
+436
+00:35:23,590 --> 00:35:27,810
+بال step الفلانية بدي اكتشف طول الفلاني طبعا و ال
+
+437
+00:35:27,810 --> 00:35:30,270
+step الأخرى استخدم الطول الفلاني طول خارجي غير ال
+
+438
+00:35:30,270 --> 00:35:34,810
+IDE طبعا موجود في ال aldic active الكيابيتر فيه
+
+439
+00:35:34,810 --> 00:35:37,990
+design flow manager طبعا ممكن تستخدم external
+
+440
+00:35:37,990 --> 00:35:41,500
+treasure او external place and roleبعملك كمان
+
+441
+00:35:41,500 --> 00:35:46,900
+graphical interface لل design تبعك بحيث انت بتيجي
+
+442
+00:35:46,900 --> 00:35:50,740
+على ال stage اللي بدك إياها just click ليه باتون
+
+443
+00:35:50,740 --> 00:35:55,300
+تمام مثلا انا بدى ال stage ها استخدم اللي هي ال
+
+444
+00:35:55,300 --> 00:35:58,360
+synthesis مثلا ال synthesizer تبع الشركة الفنانية
+
+445
+00:35:58,360 --> 00:36:02,140
+بعرف ليها طريقة معينة تمام بحيث just you click it
+
+446
+00:36:02,140 --> 00:36:05,020
+تمام بشغلك ال external synthesizer مش ال
+
+447
+00:36:05,020 --> 00:36:08,380
+synthesizer تبع إيش تبع القلدك تمام فالموضوع
+
+448
+00:36:08,380 --> 00:36:12,280
+الكبير تهدي في القلد كإيشفي الالدك اللي هو active
+
+449
+00:36:12,280 --> 00:36:15,900
+المفروض انتوا .. بس دايما انا .. دايما بقول في كل
+
+450
+00:36:15,900 --> 00:36:19,760
+الهادات انت بدأت تعتمد على نفسك ماشي الحال مفروض
+
+451
+00:36:19,760 --> 00:36:22,320
+انتوا نسكوا عملته ال installation و ضربته على
+
+452
+00:36:22,320 --> 00:36:28,580
+شغلتها دي يعني اتعلم .. انك تتعلم على نفسك اكتر من
+
+453
+00:36:28,580 --> 00:36:35,220
+الآخرين برضه ماشي الحال okay
+
+454
+00:36:35,220 --> 00:36:35,600
+ماشي
+
+455
+00:36:45,110 --> 00:36:50,410
+قلتلي انت قبل قلدك تستخدم ال IDE تبعهم و تعمل كل
+
+456
+00:36:50,410 --> 00:36:54,630
+شي باللي عندهم او تستخدم external tools و هم
+
+457
+00:36:54,630 --> 00:36:58,390
+عاملينك manager بيسهلك الاشياء تمام ولا؟ عاملينك
+
+458
+00:36:58,390 --> 00:37:01,090
+manager بيسهلك الكلام
+
+459
+00:37:11,240 --> 00:37:15,440
+أتيت للمرحلة الأخيرة ان اكتئن programming و
+
+460
+00:37:15,440 --> 00:37:23,920
+refining لل target PLD جولال
+
+461
+00:37:23,920 --> 00:37:27,580
+بلس اندرويد بتطلع ال file اسمه ال configuration
+
+462
+00:37:27,580 --> 00:37:33,280
+file تمام هو اللي استخدم برامج برامج اللي هو ال
+
+463
+00:37:33,280 --> 00:37:38,900
+PLD عن
+
+464
+00:37:38,900 --> 00:37:40,420
+طريق programer
+
+465
+00:37:43,440 --> 00:37:47,720
+إذا ال PLD مش موجودة بال .. في ال design يعني برا
+
+466
+00:37:47,720 --> 00:37:53,620
+فى العادة بيكون فى عندى PLD programmer جهاز بسيط
+
+467
+00:37:53,620 --> 00:37:57,680
+كده و بيجي معاه software تبعه ي uninstall ال
+
+468
+00:37:57,680 --> 00:38:01,760
+software على ال PC أو laptop ي connect ال
+
+469
+00:38:01,760 --> 00:38:05,040
+programmer ب .. بكون ب some cable فالعادة بيكون
+
+470
+00:38:05,040 --> 00:38:09,800
+serial أو USB اللى هو cable أو حاجة سبيها بتحط ال
+
+471
+00:38:09,800 --> 00:38:12,740
+IC في ال programmer كمان فى ال socket
+
+472
+00:38:15,780 --> 00:38:19,220
+و طبعا الترفيه .. ال .. ال .. ال .. ال .. ال .. ال
+
+473
+00:38:19,220 --> 00:38:23,620
+.. ال .. ال .. ال .. ال interface تبعه و بتعرفله
+
+474
+00:38:23,620 --> 00:38:27,600
+ال file و بتحمل ال file اللي هو بال PLD، تمام؟ با��
+
+475
+00:38:27,600 --> 00:38:30,940
+.. بال PLD ع طريق الاشي اللي هو ال programmer،
+
+476
+00:38:30,940 --> 00:38:31,480
+تمام؟
+
+477
+00:38:37,240 --> 00:38:39,880
+هو نفس ال grammar و كمان eraser على فكرة لو .. لو
+
+478
+00:38:39,880 --> 00:38:42,940
+ممكن امسحلكيها لو بدك تمام؟ it can be لو في .. لو
+
+479
+00:38:42,940 --> 00:38:45,420
+في .. لو في something it can be ايش؟ it can be
+
+480
+00:38:45,420 --> 00:38:54,960
+اللي هو erased تمام؟ okay و بتأكدلك انه بعد ما
+
+481
+00:38:54,960 --> 00:38:57,980
+تبرمجها انه it is ايش؟ grammed اللي هو properly او
+
+482
+00:38:57,980 --> 00:39:03,080
+correctly ده
+
+483
+00:39:03,080 --> 00:39:06,880
+.. ده السوء ده اللي راح يديني الشمالOkay ماشي
+
+484
+00:39:06,880 --> 00:39:11,100
+فالبعد
+
+485
+00:39:11,100 --> 00:39:13,860
+انت بعد ما برمجتها صار عندك خلاص physical PND فيها
+
+486
+00:39:13,860 --> 00:39:15,940
+ال design شايفوا اذا فيه اياش فيها ال complete
+
+487
+00:39:15,940 --> 00:39:22,900
+اياش اللي هو design لكن في PND اخرى منه اتانى مرات
+
+488
+00:39:22,900 --> 00:39:29,760
+بتكون ال PND ملحومة في ال part تبقى بتقول there is
+
+489
+00:39:29,760 --> 00:39:33,560
+no way انك تفكر الحم و تطلعها okay
+
+490
+00:39:35,860 --> 00:39:38,940
+اللي جرب منكوا الاشي هذا انا جربتهوا الاشي هذا بقى
+
+491
+00:39:38,940 --> 00:39:41,700
+لك؟ يعني ال .. ال .. ال .. اللي مسك soldering iron
+
+492
+00:39:41,700 --> 00:39:44,200
+بإيده وقعد يلحمه وكده واخده بقى لك بيعرف الكلام
+
+493
+00:39:44,200 --> 00:39:48,080
+هذا كويس لو انت بال pins المسافة بين كل بال pin و
+
+494
+00:39:48,080 --> 00:39:52,260
+التاني بتكون very very small بتكون small و لو جبت
+
+495
+00:39:52,260 --> 00:39:54,640
+اي soldering iron عادية بشكل ما اللي لو حاولت
+
+496
+00:39:54,640 --> 00:39:56,760
+انساح بسيح الجسد اللي بتسيح على بعضها بتلخمط
+
+497
+00:39:56,760 --> 00:40:00,660
+الدنيا خلاص راحس ال board كله معناه؟ و التالي في
+
+498
+00:40:00,660 --> 00:40:06,330
+أنواع من ال PLDs هدولبتكون هي manufacture بحيث
+
+499
+00:40:06,330 --> 00:40:09,270
+انها it can be programmed و هي in system بيسموها
+
+500
+00:40:09,270 --> 00:40:17,170
+in system programmable و هي في ال system تمام و
+
+501
+00:40:17,170 --> 00:40:27,450
+نفس ال PLD بيكون فيها اللي هي code تمام بتعاون مع
+
+502
+00:40:27,450 --> 00:40:31,870
+ال software اللي على ال .. على ال .. على ال laptop
+
+503
+00:40:31,870 --> 00:40:40,230
+بتتوصل عن طريقاللي هي serial كيو اللي عادي و يكون
+
+504
+00:40:40,230 --> 00:40:45,670
+ال software مركب على ال laptop و ال PLD فيها some
+
+505
+00:40:45,670 --> 00:40:49,210
+logic .. some program .. some program و بتالي
+
+506
+00:40:49,210 --> 00:40:52,170
+هتفهم على أنه بيكون فيها ال mind controller
+
+507
+00:40:52,170 --> 00:40:54,830
+embedded system صغير كده بس عشان لما تيتبرمجها
+
+508
+00:40:54,830 --> 00:40:56,990
+بتتعامل مع ال software اللي .. اللي صورت على ال
+
+509
+00:40:56,990 --> 00:41:02,910
+laptop يبرمجلك إياه تموّة لأيعني لفش ال PLD نفسها
+
+510
+00:41:02,910 --> 00:41:05,530
+غير اللي وش تبقى على جام فيه ماكو ترحب مع ال هضوء
+
+511
+00:41:05,530 --> 00:41:08,550
+مع ال firmware تبعه ال firmware عشان يعرف ال
+
+512
+00:41:08,550 --> 00:41:12,650
+provision دكياها انت ما هو لأ و بلك اين عم
+
+513
+00:41:12,650 --> 00:41:15,130
+فالاتنين in cooperation بتعاون و ال firmware اللي
+
+514
+00:41:15,130 --> 00:41:17,430
+على ال PLD مع ال software اللي على ال laptop
+
+515
+00:41:17,430 --> 00:41:23,950
+بتتبرمج و هي in system و هي اياش in system من غير
+
+516
+00:41:23,950 --> 00:41:29,750
+ما تشيلهابالتالي تخيل بيوفرلك كثير في ال cost و من
+
+517
+00:41:29,750 --> 00:41:37,210
+حية الأمان و صحة الأشي و الغلبة و ال risk و
+
+518
+00:41:37,210 --> 00:41:40,370
+هو في العادة إذا إشي program و ال system بيكتبلك
+
+519
+00:41:40,370 --> 00:41:44,470
+جابلي الرقم تبعها ISP يعني in system programmable
+
+520
+00:41:44,470 --> 00:41:51,630
+تلاحظ هنا هذي 22V10 بس ISP يعني in system
+
+521
+00:41:51,630 --> 00:41:56,020
+programmable يعني تتبرمج و هي أياشو هي في ال .. في
+
+522
+00:41:56,020 --> 00:42:12,620
+ال .. في ال .. في ال system سواء
+
+523
+00:42:12,620 --> 00:42:17,080
+برمجة ال PLD خارجيا او كانت في ال system و برمجتها
+
+524
+00:42:17,080 --> 00:42:19,420
+بدأت تعمل verification اتاكدة شغالة و هي في ال
+
+525
+00:42:19,420 --> 00:42:23,060
+system الحقيقي في الاشياء عادة special device مش
+
+526
+00:42:23,060 --> 00:42:28,770
+ده كله كدا هناتمام؟ أشهر هي بيكون دورة عالية في
+
+527
+00:42:28,770 --> 00:42:33,030
+الانترنت ال device بيسموه اللي هو state and timing
+
+528
+00:42:33,030 --> 00:42:38,330
+analyzer state and إيش؟ and timing analyzer state
+
+529
+00:42:38,330 --> 00:42:41,090
+and timing إيش؟ اللي هو analyzer هذا اللي هو
+
+530
+00:42:41,090 --> 00:42:46,010
+device ممكن تركب توصل معاه واحد بالك data bus و
+
+531
+00:42:46,010 --> 00:42:49,570
+address bus و signal control شغلات ممكن يوصل ال
+
+532
+00:42:49,570 --> 00:42:57,350
+اكتر من 200 signal واحد بالك؟و clocks و شغلات بحيث
+
+533
+00:42:57,350 --> 00:42:59,710
+تعمل ال proofing و ال testing لان ال issue انه
+
+534
+00:42:59,710 --> 00:43:02,790
+شغال في ال set و لا مش شغال بالاضافة ل ال set ال
+
+535
+00:43:02,790 --> 00:43:06,290
+timing analyzers في شغلات صغيرة بسيطة و بالأسف
+
+536
+00:43:06,290 --> 00:43:09,110
+ليست موجودة عندكم في المعامل مفروض كلها موجودة زي
+
+537
+00:43:09,110 --> 00:43:11,890
+اللي هي ال logic probe و ال logic pulsar و ال
+
+538
+00:43:11,890 --> 00:43:14,030
+current tracer و الحاجات هذه استخدمتوها في ال
+
+539
+00:43:14,030 --> 00:43:19,490
+digital design lab استخدمتوها ال logic probe أي
+
+540
+00:43:19,490 --> 00:43:22,820
+واحد تمامفي ال logic probe و ال logic pulser، هذه
+
+541
+00:43:22,820 --> 00:43:26,860
+أدوات تعمل shooting devices بسيطة، تمام؟ بس ال
+
+542
+00:43:26,860 --> 00:43:29,720
+secreted الاشي اللي هو ال timing and logic is اللي
+
+543
+00:43:29,720 --> 00:43:34,560
+هو analyzers تستخدم في ال testing النهائي لما تكون
+
+544
+00:43:34,560 --> 00:43:39,400
+الاشي ال system physically معمولفبتعمل test and
+
+545
+00:43:39,400 --> 00:43:42,660
+see هل شغال و لا مش شغال اذا مش شغال بتقيد و تشوف
+
+546
+00:43:42,660 --> 00:43:46,660
+انت ايش المراحل اللي هترجعلها ممكن في خطأ في ال
+
+547
+00:43:46,660 --> 00:43:51,960
+design خطأ في ال timing ال socket ال chip نفسها مش
+
+548
+00:43:51,960 --> 00:44:01,920
+مش شغالة ال PLD فيها problem مش الحال لكن
+
+549
+00:44:01,920 --> 00:44:06,230
+جايلك هنا statute مهمة كتيرهو تستخدم ال
+
+550
+00:44:06,230 --> 00:44:12,750
+verification of the program PLD عوضا
+
+551
+00:44:12,750 --> 00:44:17,930
+عن انك اللي هو ال simulation تقول خلاص ما انا ما
+
+552
+00:44:17,930 --> 00:44:21,070
+زال هعمل في الآخر اللي هو verification ال PLD و في
+
+553
+00:44:21,070 --> 00:44:24,010
+ال system باستخدام ال logic props و pulses و
+
+554
+00:44:24,010 --> 00:44:29,030
+tracers و logic and state and time analyzers
+
+555
+00:44:29,030 --> 00:44:35,480
+مابنزمنيش اعمل simulationخلّيها للآخر، لأ، انت
+
+556
+00:44:35,480 --> 00:44:39,520
+بتضيع وقت موجود على الفضل، مهبولك؟ لأنه أي رزاق
+
+557
+00:44:39,520 --> 00:44:43,920
+مهما كانت حوية وحريص، هيكون .. هيكون فيه bugs مش
+
+558
+00:44:43,920 --> 00:44:47,320
+.. بدأ أقولك some bug، مش هيك و لا، اذا .. bugs و
+
+559
+00:44:47,320 --> 00:44:52,180
+أغلاط و كدهفالمفروض انك تطلع الشركة دي very early
+
+560
+00:44:52,180 --> 00:44:54,540
+جاي ما توصل ال physical implementation مش هيك و لا
+
+561
+00:44:54,540 --> 00:44:58,700
+اصلا انت بعد ما تبر كل الحاجات هادئ و مسلسل و سليم
+
+562
+00:44:58,700 --> 00:45:00,540
+و تمام يمكن لما تحطها في system as a service كمان
+
+563
+00:45:00,540 --> 00:45:03,360
+كنت في بالك في انواع تانية من ايات من القطار اللي
+
+564
+00:45:03,360 --> 00:45:08,220
+همتيجي تحطها تمام يمكن جوتل ضربتلك مثال برا اللي
+
+565
+00:45:08,220 --> 00:45:12,900
+فاتت يمكن انت في احد ال pin تبع ال PID هيمتمشله ك
+
+566
+00:45:12,900 --> 00:45:16,780
+output تمام و في الشركة في ال board اللي حاططه فيه
+
+567
+00:45:16,780 --> 00:45:20,470
+it is feeding مثلا عدد من inputs تماميمكن ان تدريب
+
+568
+00:45:20,470 --> 00:45:26,810
+كيابيليتي ال PLD اكتر من 5 انبوت لكن هو في ال
+
+569
+00:45:26,810 --> 00:45:31,270
+board مشبك مع كام output more than 5 وانت مش عامل
+
+570
+00:45:31,270 --> 00:45:36,690
+حسابه بس هو انت لو انك حويت اصلا في الأساس المفروض
+
+571
+00:45:36,690 --> 00:45:40,320
+من اول تكون عامل حسابه قبل ما هدأ حساب ال designفي
+
+572
+00:45:40,320 --> 00:45:44,580
+اختيارك لمن؟ لل PLD لأن نفس ال PLD على فكرة اي
+
+573
+00:45:44,580 --> 00:45:48,280
+الاتريال اي device سواء Data او Analog ايله حاجة
+
+574
+00:45:48,280 --> 00:45:51,380
+تسمى Electrical Characteristics تمام ولا لا غير
+
+575
+00:45:51,380 --> 00:45:54,220
+الحاجات ال functionality الحاجات ال ethical لازم
+
+576
+00:45:54,220 --> 00:45:56,980
+تكون انت كوتنش دي لازم تشوف انت ناوي توصلها مع عشر
+
+577
+00:45:56,980 --> 00:45:59,180
+input طب العشر في كل input بده كم؟ بده كم ميكرو
+
+578
+00:45:59,180 --> 00:46:02,080
+أمبير او كده؟ بده كده تجمعهم طيب هذا ال output
+
+579
+00:46:02,080 --> 00:46:04,580
+بيقدر اللي في حالتي اللي هيدي كم و في حالتي اللي
+
+580
+00:46:04,580 --> 00:46:11,470
+هو يديك كم و تطلع على ال data sheet تبعهاإذا وف
+
+581
+00:46:11,470 --> 00:46:25,810
+بالمطلوب كان بها إذا ما بدأت تختار PLD غير الوثيقة
+
+582
+00:46:25,810 --> 00:46:37,970
+الوثيقة الوثيقة
+
+583
+00:46:37,970 --> 00:46:38,590
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+584
+00:46:38,590 --> 00:46:38,610
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+585
+00:46:38,610 --> 00:46:41,530
+الوثيالـ production testing اللى هى جهزته لما
+
+586
+00:46:41,530 --> 00:46:46,250
+بيبرمج ال PLD الواحدة هل ال PLD اللى هتبرمج صح و
+
+587
+00:46:46,250 --> 00:46:49,530
+لا مش صح لإن هتبيبرمجش إلك بعد ما يحطها فى ال
+
+588
+00:46:49,530 --> 00:46:52,630
+system إنه ال system يشتغل زى ما بدها هذا موضوع
+
+589
+00:46:52,630 --> 00:46:56,210
+تانى لكن احنا we are going beyond أكتر من حاجات
+
+590
+00:46:56,210 --> 00:46:58,850
+إشياء ده احنا برمجناها و ال grammar نفسه تأكد أنها
+
+591
+00:46:58,850 --> 00:47:02,590
+سليمة فالبقى لك فى حاجة هقولها برضه أضيفها لجهة و
+
+592
+00:47:02,590 --> 00:47:06,350
+نفس ال grammar بيبرمج بيمسحلك و بيبرمج و بيقولك
+
+593
+00:47:06,350 --> 00:47:09,750
+وذا برمج ات verified على أنه برمج مظبوطبيقارن ال
+
+594
+00:47:09,750 --> 00:47:12,250
+.. بيقرا ال .. ال .. ال PLD تاني و بيقارن .. و
+
+595
+00:47:12,250 --> 00:47:15,270
+بيقارنها بالـ covariation file if they are .. if
+
+596
+00:47:15,270 --> 00:47:15,810
+they are .. if they are .. if they are .. if they
+
+597
+00:47:15,810 --> 00:47:24,490
+are .. if they are .. if they are .. if
+
+598
+00:47:24,490 --> 00:47:25,070
+they are .. if they are .. if they are .. if they
+
+599
+00:47:25,070 --> 00:47:25,150
+they are .. if they are .. if they are .. if they
+
+600
+00:47:25,150 --> 00:47:25,290
+are .. if they are .. if they are .. if they are
+
+601
+00:47:25,290 --> 00:47:25,630
+.. if they are .. if they are .. if they are .. if
+
+602
+00:47:25,630 --> 00:47:27,110
+they are .. if they are .. if they are .. if they
+
+603
+00:47:27,110 --> 00:47:27,170
+are .. if they are .. if they are .. if they are
+
+604
+00:47:27,170 --> 00:47:35,010
+.. if they are .. if
+
+605
+00:47:35,010 --> 00:47:38,750
+they are ..
+
+606
+00:47:43,840 --> 00:47:47,680
+خلّيني أعد هالجيلة أنلخص يعني أنا كنت حاد في ال
+
+607
+00:47:47,680 --> 00:47:51,500
+part هذا لكن بدي أقوله مرتين بصراحة مهم هالجيلة
+
+608
+00:47:51,500 --> 00:47:53,880
+هنتجيها مرين على design methodology كامل مش هيك و
+
+609
+00:47:53,880 --> 00:47:57,520
+لا نشوف عديش ميزات مرة أخرى عشان نسترجع ال ..
+
+610
+00:47:57,520 --> 00:48:04,180
+الاشي اللي هو تبعنا okay ماشي ال advantage تبعتها
+
+611
+00:48:04,180 --> 00:48:10,140
+سمناها
+
+612
+00:48:10,140 --> 00:48:15,600
+PhD LPLD design methodology مش هيك و لاOkay اول
+
+613
+00:48:15,600 --> 00:48:19,600
+اشي بتقدر
+
+614
+00:48:19,600 --> 00:48:21,860
+تعمل عن طريقها management و design ل complex
+
+615
+00:48:21,860 --> 00:48:28,000
+systems مش هيك ولا اذا انت مشيت systematic بالحسب
+
+616
+00:48:28,000 --> 00:48:30,880
+ال precautions اللي اح��ا بيانناها بغال نظر عن
+
+617
+00:48:30,880 --> 00:48:34,640
+complexity تبعت ال system بيسهلك الموضوع يسمونه
+
+618
+00:48:34,640 --> 00:48:39,040
+divide and conquer مش هيك ولا اي نعم بتقدر توصف ال
+
+619
+00:48:39,040 --> 00:48:40,720
+complex systems هو behavior او
+
+620
+00:48:43,350 --> 00:48:48,210
+توصفه بأكتر من level من التفصيل و abstraction
+
+621
+00:48:48,210 --> 00:48:54,650
+تمام؟ okay
+
+622
+00:48:54,650 --> 00:48:57,550
+ده أول إشي تقدر تعمل design ل complex system مع
+
+623
+00:48:57,550 --> 00:49:00,490
+مكانة ال communication تبعته إذا انت تبعت الطريقة
+
+624
+00:49:00,490 --> 00:49:06,850
+هذه بسهولة تاني إشي انت
+
+625
+00:49:06,850 --> 00:49:12,490
+تلاحظ you are using a single VHDA languageو للوش
+
+626
+00:49:12,490 --> 00:49:17,190
+دي كتبنا فيها it's unscripted file صح ولا؟ و كتبنا
+
+627
+00:49:17,190 --> 00:49:21,090
+فيها كمان ياش .. it's a spreadsheet و لممكن كمان
+
+628
+00:49:21,090 --> 00:49:25,810
+كتب فيها كمان specification كنا ذكرناها لو بدك هو
+
+629
+00:49:25,810 --> 00:49:28,770
+شريف العادة بتاعة كتابة كده بالجلم يعني على ورقة و
+
+630
+00:49:28,770 --> 00:49:32,910
+جلم كده يعني مش بلغة عادية يعني لكن if you want to
+
+631
+00:49:32,910 --> 00:49:36,970
+be more accurate و exactبتقدر تكتب ال expression
+
+632
+00:49:36,970 --> 00:49:41,450
+برضه بستخدام ال EI اللى هو ال VHDL مش هيكوا لأ ف
+
+633
+00:49:41,450 --> 00:49:43,050
+ال just one language حتى ال timing model اللى
+
+634
+00:49:43,050 --> 00:49:46,050
+بيطلع في الآخر ال timing model مكتوب بال EI بال
+
+635
+00:49:46,050 --> 00:49:52,730
+VHDL مش هيكوا لأ okay فمعناته انت بتتعلم فقط just
+
+636
+00:49:52,730 --> 00:49:55,790
+one language و هذا بيسهل الاشي كتير مش هيكوا لأ
+
+637
+00:49:55,790 --> 00:49:58,570
+لأنه في الآخر language مش غاية مش هي الهدف مش
+
+638
+00:49:58,570 --> 00:50:01,730
+هيكوا لأ انا بدي design عادي اذا بدي اعمله
+
+639
+00:50:01,730 --> 00:50:06,390
+automationفمش كويس اقعد اتنطط بين اللغة وكذا و ..
+
+640
+00:50:06,390 --> 00:50:11,230
+اوكي ماشي، تاني اشي ان ال BGDL ماهواش حكر زي ما
+
+641
+00:50:11,230 --> 00:50:14,870
+نقول من قبل IEEE او .. او كذا او من قبل vendor
+
+642
+00:50:14,870 --> 00:50:19,270
+معين، لذلك بتلاقي ال .. ال .. ال BGDL is يعني اشي
+
+643
+00:50:19,270 --> 00:50:22,790
+عام common مشترك متاح للجميع و بتالي the size
+
+644
+00:50:22,790 --> 00:50:28,160
+المالي are portableطبعا اذا
+
+645
+00:50:28,160 --> 00:50:35,420
+كتبت في الوصف
+
+646
+00:50:35,420 --> 00:50:37,400
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+647
+00:50:37,400 --> 00:50:38,860
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+648
+00:50:38,860 --> 00:50:38,900
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+649
+00:50:38,900 --> 00:50:39,860
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+650
+00:50:39,860 --> 00:50:52,660
+الوصف الوصف الوصف الوصف ال
+
+651
+00:50:53,120 --> 00:50:56,620
+لو حد عمل design ل لابس ل components بيشتغل و
+
+652
+00:50:56,620 --> 00:50:59,780
+يقبلك جاهزة تقدر تعملها download تشتغلها تستخدمها
+
+653
+00:50:59,780 --> 00:51:05,760
+تمام و تعملها compilation عادي من غير اي مشاكل
+
+654
+00:51:05,760 --> 00:51:09,640
+بعدين
+
+655
+00:51:09,640 --> 00:51:13,420
+بالنسبة ل ال tools عندك tools كتيرة تمام عندك ada
+
+656
+00:51:13,420 --> 00:51:19,550
+tools موجودة تمامسواء كومبيلار أو تشاجر أو
+
+657
+00:51:19,550 --> 00:51:23,450
+simulators أو place and route اللي هو tools
+
+658
+00:51:23,450 --> 00:51:27,190
+available و they are powerful لإنك تستخدمهم اللي
+
+659
+00:51:27,190 --> 00:51:31,810
+هو زي ما بدك مش هيك ولا .. بس في ال PLVD vendor
+
+660
+00:51:31,810 --> 00:51:34,990
+بتديلك اللي هي شوية ممكن بالذات place and route
+
+661
+00:51:36,670 --> 00:51:40,150
+بتعامل في الاخر مع ال PLD بدي like اللي ياش ال
+
+662
+00:51:40,150 --> 00:51:45,050
+place and route tool for اللي هو free مش هيك ولا
+
+663
+00:51:45,050 --> 00:51:49,710
+اين عارف فال availability تبعت ال tools هذي بيسهلك
+
+664
+00:51:49,710 --> 00:52:01,710
+اللي هو ال design اللي هو كتير بعدين
+
+665
+00:52:01,710 --> 00:52:04,130
+ممكن تكتب اللي هو design استلاحة لو مانحنا نكتب
+
+666
+00:52:04,130 --> 00:52:09,160
+اول designأول مرة اللي هو deception file مابعتمدش
+
+667
+00:52:09,160 --> 00:52:11,520
+على ال device .. هل لما كتبنا في الأول ايش ال
+
+668
+00:52:11,520 --> 00:52:13,660
+other قولنا بدنا ال PLD فعلا ممكن نجيبنا سيرة PLD
+
+669
+00:52:13,660 --> 00:52:17,640
+و لا كده؟ ال device independentإذا انت بس لغاية
+
+670
+00:52:17,640 --> 00:52:20,100
+المرحلة حد ما مابدأتش ال functionality خلاص لا
+
+671
+00:52:20,100 --> 00:52:24,360
+بتطلع على ثلجزر ولا على ال playa android ولا إشي
+
+672
+00:52:24,360 --> 00:52:27,340
+انت بهمك ال functionality تايم ال design كله تتأكد
+
+673
+00:52:27,340 --> 00:52:29,400
+ان ال functionality is correct و بتخلي الاشي على
+
+674
+00:52:29,400 --> 00:52:33,940
+غيرك أو مرحلة تانية بتطلع على ال devices وبتاع
+
+675
+00:52:33,940 --> 00:52:37,180
+اللي ممكن تعمل design أول بالذات أول file
+
+676
+00:52:37,180 --> 00:52:38,780
+independent ده تعتمدش بالمرة بيعتمدش على
+
+677
+00:52:38,780 --> 00:52:41,900
+التكنولوجيا مش هيك و لا بيعتمدش على specific PLD
+
+678
+00:52:41,900 --> 00:52:47,170
+مظبوط و لا أيه نوع سواء structure أو behaviorOkay
+
+679
+00:52:47,170 --> 00:53:00,090
+ماشي و
+
+680
+00:53:00,090 --> 00:53:03,530
+التالي بتمكنك بطريقة هذه انك تعمل prototyping
+
+681
+00:53:03,530 --> 00:53:09,470
+بسرعة proof of concept عندك فكرةو هتبقى لك تعمل
+
+682
+00:53:09,470 --> 00:53:12,330
+design اللي هو على السريع بال VHDL و simulation و
+
+683
+00:53:12,330 --> 00:53:18,170
+كده و تلاقي اللي هو مظبوط تمام ممكن تعمل .. تنتج
+
+684
+00:53:18,170 --> 00:53:23,370
+شوية .. اكمل chip بس منها ماشي الحال تمام لو الاشي
+
+685
+00:53:23,370 --> 00:53:29,670
+اللي هو نجح ممكن تحوله ل ASICS تسموها دي
+
+686
+00:53:29,670 --> 00:53:35,410
+applications circuit by circuit تمام يعني ايش
+
+687
+00:53:35,410 --> 00:53:36,130
+ASICS
+
+688
+00:53:38,690 --> 00:53:44,310
+بعد ما تعمل اللي هو ال design وبتبعته ل .. بنعمل
+
+689
+00:53:44,310 --> 00:53:47,050
+الشهادة عندك في ال .. في ال site لل factory
+
+690
+00:53:47,050 --> 00:53:51,030
+مباشرة، بيعمل optimization أكتر واخد بقية لك،
+
+691
+00:53:51,030 --> 00:53:53,670
+إليك، ونفس ال functionality و ال design بالوصفات
+
+692
+00:53:53,670 --> 00:53:56,620
+اللي انت بعتها بيحطولك إيه هبقاش one and shipone
+
+693
+00:53:56,620 --> 00:54:00,840
+ash one chip وده بتساعد بالخطوات إذا بتكتمل إنت زي
+
+694
+00:54:00,840 --> 00:54:05,000
+ما نقول high production يعني كمية عالية تمام؟
+
+695
+00:54:05,000 --> 00:54:10,280
+بيطلع أرخص .. بيطلع الأرخص اللي هو ب .. بكتير
+
+696
+00:54:10,280 --> 00:54:15,500
+تمام؟و برضه again انت لا تحتاج انك تحوله ل ASIC لو
+
+697
+00:54:15,500 --> 00:54:21,060
+تعمله إنتاج عن طريق ال ASIC لا تحتاج انك تكتب ال
+
+698
+00:54:21,060 --> 00:54:27,460
+design بلغة جديدة نفس ال VCL نفس الفايز اللي طلعت
+
+699
+00:54:27,460 --> 00:54:30,960
+من المراحل الدراسية المختلفة اللي اصلا كتبه ال VCL
+
+700
+00:54:30,960 --> 00:54:32,100
+هي اللي بتبعتها
+
+701
+00:54:42,760 --> 00:54:45,020
+فاكركم فيها في مرة تانية كنا بيقول ال بيش تقيل
+
+702
+00:54:45,020 --> 00:54:47,700
+اختصار لإيش ال ال بيه from a very high speed
+
+703
+00:54:47,700 --> 00:54:49,860
+integrated circuit hardware description language
+
+704
+00:54:49,860 --> 00:54:52,820
+بيش hardware description language مش هيك و لا ممكن
+
+705
+00:54:52,820 --> 00:54:57,400
+هرجعنا من الأول ماشي الحال okay لان خلصت الشبطة
+
+706
+00:54:57,400 --> 00:54:59,740
+لهذه الجهة الشبطة خلصت تقريبا okay
+
+707
+00:55:05,660 --> 00:55:08,820
+اه فى شغل اللى بقولك عليها مش كل ال constructs
+
+708
+00:55:08,820 --> 00:55:12,520
+تعرفى زى ال R تنزجهم، كنا ذاكرناها مش هيكواها لأ،
+
+709
+00:55:12,520 --> 00:55:16,260
+فى بعضها are not فى الكتاب هذا و يمكن كل كتب
+
+710
+00:55:16,260 --> 00:55:19,340
+دراستها بيحصل إنه إيش بيستخدم الحياتات اللى ممكن
+
+711
+00:55:19,340 --> 00:55:23,280
+تتحول ل hardware، لعملها إيش؟ tensions، فى بعض
+
+712
+00:55:23,280 --> 00:55:28,280
+التراكيب ال constructs مابتتحولش ل hardware، واخد
+
+713
+00:55:28,280 --> 00:55:32,100
+بالك؟ أيه نعملذلك في الكتاب هذا هتلاقي انه مستخدم
+
+714
+00:55:32,100 --> 00:55:35,320
+فقط ال constructs اللى هى اللى ممكن تحول اليهاش
+
+715
+00:55:35,320 --> 00:55:38,000
+اللى هو ال hardware
+
+716
+00:56:06,610 --> 00:56:10,950
+هذا ما دي لك رقم IEEEإذا كنت تتبع هذه المعاملة،
+
+717
+00:56:10,950 --> 00:56:13,410
+فإنك تستخدم مصطلحات استثمارية استثمارية استثمارية
+
+718
+00:56:13,410 --> 00:56:18,890
+استثمارية استثمارية إذا كنت
+
+719
+00:56:18,890 --> 00:56:27,110
+تتبع هذه المعاملة، فإنك تستخدم مصطلحات استثمارية
+
+720
+00:56:27,110 --> 00:56:35,570
+استثمارية استثمارية
+
+721
+00:56:46,280 --> 00:56:49,740
+فاللي بقى لك ال test matches are not judged و
+
+722
+00:56:49,740 --> 00:56:51,760
+قلتلي مسموح لك في ال test matches بالتحديد و
+
+723
+00:56:51,760 --> 00:56:55,520
+استخدم أي شيء مش سطر يكون اياش تتجاربه لأنه اصلا
+
+724
+00:56:55,520 --> 00:56:57,900
+ال test matches مش هعملها synthesis هو بعمل سلسجل
+
+725
+00:56:57,900 --> 00:57:02,360
+لمين ل design description file مش هيك ولا الأصل
+
+726
+00:57:02,360 --> 00:57:05,550
+الأولانيالتست بنش فقط يعني لتستجلال simulation
+
+727
+00:57:05,550 --> 00:57:08,730
+وستخدمتها مين ال simulation التلت أنواع ال
+
+728
+00:57:08,730 --> 00:57:11,070
+simulation ال functional و ال post tenses و ال
+
+729
+00:57:11,070 --> 00:57:16,290
+post place and rule فمافيش section على استخدام أي
+
+730
+00:57:16,290 --> 00:57:20,450
+statement جوا a test benches تمام whether it is
+
+731
+00:57:20,450 --> 00:57:24,510
+synthesizable or not مافيش أي عياش مافيش اي اللي
+
+732
+00:57:24,510 --> 00:57:29,750
+هو consensus او اي test benches تمام okay ماشي
+
+733
+00:57:35,820 --> 00:57:38,060
+هنزلكوا انا ان شاء الله اللي هو assignment
+
+734
+00:57:38,060 --> 00:57:41,520
+problems اربعتاش و ستة و عشرين و اتنين و تلاتين
+
+735
+00:57:41,520 --> 00:57:45,260
+اتحلوهم و اتسلموهم و هكتبلكوا في ال word file ال
+
+736
+00:57:45,260 --> 00:57:47,960
+deadline تبعهم ان شاء الله بجدنا طب المرجع بنكمل
+
+737
+00:57:47,960 --> 00:57:48,300
+ان شاء الله
+

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/R5Z2MMI07vU_raw.srt

@@ -0,0 +1,2996 @@
+1
+00:00:20,820 --> 00:00:28,140
+السلام عليكم بسم الله حسب
+
+2
+00:00:28,140 --> 00:00:35,360
+ال figure واحد و واحد و واحد اللي شرحناه قبل كده
+
+3
+00:00:35,360 --> 00:00:39,640
+محاضرة اللي بعد اللي هي instances و simulation
+
+4
+00:00:39,640 --> 00:00:44,820
+تبعهم اللي بيجي اللي هو ال place and route مش
+
+5
+00:00:44,820 --> 00:00:45,500
+هيكوا او لا؟
+
+6
+00:00:50,470 --> 00:00:56,450
+و الـ timing simulation طلع
+
+7
+00:00:56,450 --> 00:01:03,710
+الفجر التالي قولنا
+
+8
+00:01:03,710 --> 00:01:10,310
+في فايل طلع من ال senses قولها
+
+9
+00:01:10,310 --> 00:01:16,690
+مكتوب هذا بال Format بال EDIF Format هذه عبارة عن
+
+10
+00:01:16,690 --> 00:01:23,970
+نت لست خاصةبال .. يعني هتكون input لل place and
+
+11
+00:01:23,970 --> 00:01:30,090
+route مش هيك و لا لذلك في ال stage هذي و يعرضون
+
+12
+00:01:30,090 --> 00:01:32,430
+place and route باستخدام place and route اللي هو
+
+13
+00:01:32,430 --> 00:01:36,870
+tool و ال input تبعه اللي هو إيش اللي هو ال EDF
+
+14
+00:01:36,870 --> 00:01:42,270
+file اللي طلع و لمن its charger وهذا اللي هي طبعا
+
+15
+00:01:42,270 --> 00:01:44,170
+PLD dependent مش هيك و لا التكنولوجيا إيش
+
+16
+00:01:44,170 --> 00:01:47,490
+dependent okay
+
+17
+00:01:49,890 --> 00:01:53,450
+بطلع من الـ place and route اللي هي timing model
+
+18
+00:01:53,450 --> 00:01:58,970
+بيسموه post-fit VHDL timing model مكتوب الـ VHDL
+
+19
+00:01:58,970 --> 00:02:05,830
+من اسمه مكتوب بالـ R بالـ VHDL بيخش مع ال compiled
+
+20
+00:02:05,830 --> 00:02:08,870
+test bench هي نفسها اللي خشت في ال functional
+
+21
+00:02:08,870 --> 00:02:13,350
+simulation و في the thesis simulation نفس ال test
+
+22
+00:02:13,350 --> 00:02:16,810
+bench نفس ال R test bench you don't need to write
+
+23
+00:02:16,810 --> 00:02:20,310
+another test benchمع الفايل هذا بيخشوا على ال
+
+24
+00:02:20,310 --> 00:02:22,990
+timing ايش ال simulation و تالك و تالك بيدرك ايه
+
+25
+00:02:22,990 --> 00:02:29,070
+ال simulator ال simulation اما انه passed ال
+
+26
+00:02:29,070 --> 00:02:37,930
+timing المطلوب او it didn't pass تمام لو ما نجحش
+
+27
+00:02:37,930 --> 00:02:42,070
+بتروح لل stages ال early يعني الجبل كده سواء بال
+
+28
+00:02:42,070 --> 00:02:47,650
+functionalبداية الـ functional اللي هو انك تكتب ال
+
+29
+00:02:47,650 --> 00:02:51,470
+VHDL design description file او تروح لاحظ لا تنسى
+
+30
+00:02:51,470 --> 00:02:55,890
+تطلع على ال connectors واحد او اتنين في ال .. في
+
+31
+00:02:55,890 --> 00:03:01,090
+ال flash charts اللي فاتوا لو ال simulation نجح
+
+32
+00:03:01,090 --> 00:03:05,270
+تلاحظ فيه file تاني كمان بيطلع من ال place and
+
+33
+00:03:05,270 --> 00:03:11,510
+role اسمه ال configuration file بال configuration
+
+34
+00:03:11,510 --> 00:03:16,540
+file هذهبنقدر نتبرمج مين اللي هو ال PLD و هيتكلم
+
+35
+00:03:16,540 --> 00:03:21,460
+عليها نفصل شوية و
+
+36
+00:03:21,460 --> 00:03:25,700
+بعد كده و بيرفع ال PLD operation if it is okay it
+
+37
+00:03:25,700 --> 00:03:29,540
+is done خلصناه لكن لو في problem بنرجع لأي من
+
+38
+00:03:29,540 --> 00:03:32,980
+المراحل اللي فات و هنفصلها الجات شوية
+
+39
+00:03:47,000 --> 00:03:50,420
+إذا نقول place and route اللي بيسموه مرة الفترة
+
+40
+00:03:50,420 --> 00:03:54,500
+عبارة عن software اتوماتيكالي بيعمل mapping او
+
+41
+00:03:54,500 --> 00:03:58,940
+fitting لل logic الذي طلع من مين من الزجاجر
+
+42
+00:03:58,940 --> 00:04:02,020
+بيعملوا mapping على ال target PLD architecture
+
+43
+00:04:02,020 --> 00:04:07,180
+بشوف انت ايش ال PLD اللي انت اختارتها بشوف اللي هو
+
+44
+00:04:07,180 --> 00:04:11,680
+كل primitive طلع من ال senses هيحطه في watch
+
+45
+00:04:11,680 --> 00:04:20,390
+primitive اللي هو وين في ال PLDبنفس الحالة كل
+
+46
+00:04:20,390 --> 00:04:24,750
+primitive طالع من الـcensus بيشوف ايش ال primitive
+
+47
+00:04:24,750 --> 00:04:28,770
+المناسب في ال-pld اللي هيحطوه ايش اللي هو فيه هذه
+
+48
+00:04:28,770 --> 00:04:33,470
+ال fitting ال route operation هذه ال place
+
+49
+00:04:33,470 --> 00:04:37,290
+operation ال route operation ايش بيسوي انت عارف
+
+50
+00:04:37,290 --> 00:04:43,230
+between two logical two elements اختارهم ال-pld لو
+
+51
+00:04:43,230 --> 00:04:47,360
+هيعمل pathمن output لواحدة تبع واحدة ال input
+
+52
+00:04:47,360 --> 00:04:52,820
+لواحدة تانية بدوا يشوف ايش ال best path او لو في
+
+53
+00:04:52,820 --> 00:04:56,380
+output من تبع ال primitive هيطلعوا على pin من ال
+
+54
+00:04:56,380 --> 00:05:00,140
+pins تبع ال pld بدوا يشوف ايش ال best path لان
+
+55
+00:05:00,140 --> 00:05:03,240
+داخل الموضوع اللي هو ال timing مش هيك و لا داخل في
+
+56
+00:05:03,240 --> 00:05:06,680
+الموضوع اللي هو ال timing زاد pin assignments
+
+57
+00:05:06,680 --> 00:05:11,700
+هنشوفها كمان شوية عشان كده اسمه place and route
+
+58
+00:05:16,470 --> 00:05:19,990
+هذا اللي بنقول ال place and route كمان ايش بيخش
+
+59
+00:05:19,990 --> 00:05:24,030
+اللي هو input ال adf file اللي طلع من مين من اللي
+
+60
+00:05:24,030 --> 00:05:26,890
+هو extension هزر مش هيك و لا و هالة تطور يتبينها
+
+61
+00:05:26,890 --> 00:05:32,650
+get level description مش هيك و كمان بيخش فيه شوية
+
+62
+00:05:32,650 --> 00:05:36,890
+constraints زي ال pin assignments for port signals
+
+63
+00:05:36,890 --> 00:05:40,250
+and timing constraints في شوية constraints timing
+
+64
+00:05:40,250 --> 00:05:44,350
+كنا حددناها في requirements and specifications مش
+
+65
+00:05:44,350 --> 00:05:48,440
+هيك و لاو في كمان ممكن نحط صورة تانية هنشوف كيف
+
+66
+00:05:48,440 --> 00:05:51,500
+هتنحط باسمها PIN ASSIGNMENTS PIN AS ASSIGNMENTS
+
+67
+00:05:51,500 --> 00:06:02,540
+اللي هو constraints ال
+
+68
+00:06:02,540 --> 00:06:05,040
+constraints هدوة المفروض ال place and route يخدهم
+
+69
+00:06:05,040 --> 00:06:08,660
+في الاعتبار ال PIN ASSIGNMENTS زي دقاش اللي هو ال
+
+70
+00:06:08,660 --> 00:06:09,600
+timing
+
+71
+00:06:14,250 --> 00:06:17,110
+بالنسبة لل half other example البسيط اللي احنا
+
+72
+00:06:17,110 --> 00:06:21,090
+شرحناه ماكناش حطينا اي constraints بالنسبة لل
+
+73
+00:06:21,090 --> 00:06:25,230
+inputs يخشوا عن طريق اي pins وال output يطلع عن
+
+74
+00:06:25,230 --> 00:06:29,490
+طريق اي pins سيبناها free لل place and route هو
+
+75
+00:06:29,490 --> 00:06:36,610
+ايش يحددها بشكل ايش اللي هو automatic لكن مرات اش
+
+76
+00:06:36,610 --> 00:06:37,170
+اللي بيصير
+
+77
+00:06:40,220 --> 00:06:43,320
+لو انت سبت ال place and route اللي هو يعملك ال
+
+78
+00:06:43,320 --> 00:06:47,960
+assignments على كيفه اللي هو انت عملت بعد كده
+
+79
+00:06:47,960 --> 00:06:51,800
+modification لل design او ال design اصلا كان فيه
+
+80
+00:06:51,800 --> 00:06:57,780
+غلط و طيب تعمل تعديل و المرة التانية سبت ال place
+
+81
+00:06:57,780 --> 00:07:02,000
+and route اللي هو اللي عملك ال pin assignment و ال
+
+82
+00:07:02,000 --> 00:07:04,380
+design الأولى اللي كنت حاطيته في ال pin second bar
+
+83
+00:07:04,380 --> 00:07:09,870
+خلاص الحاس مفهور و محدد ال traces ال pathو الـ
+
+84
+00:07:09,870 --> 00:07:12,810
+socket محددة في ال input و في ال output فجيت لو
+
+85
+00:07:12,810 --> 00:07:18,250
+غيرت اللي هو ال design أو عملتله upgrade ممكن ال
+
+86
+00:07:18,250 --> 00:07:21,770
+place and route يغير ال pin assignment يعني لم يعد
+
+87
+00:07:21,770 --> 00:07:25,070
+ال input اللي اسمه يخش عن طريق pin واحد مثلا يمكن
+
+88
+00:07:25,070 --> 00:07:28,920
+يخش عن طريق pin تلاتةو هتلاقي اللي هم يقعد اللي هو
+
+89
+00:07:28,920 --> 00:07:31,960
+ال output الفلاني و ليكن ال carry يطلع عن طريق PIN
+
+90
+00:07:31,960 --> 00:07:36,440
+خمسة يمكن تطلع عن طريق PIN رقم كام عشرة ساعتها if
+
+91
+00:07:36,440 --> 00:07:41,200
+you plug اذا حطيت ال IC في ال socket it will not
+
+92
+00:07:41,200 --> 00:07:43,720
+work مش هيك ولا انه خلاص اللي printed circuit
+
+93
+00:07:43,720 --> 00:07:46,980
+board printed على اعتبار ال input يخش من واحد و ال
+
+94
+00:07:46,980 --> 00:07:51,560
+output يطلع من كده تمام فمعناته ماصبوطش ال .. ال
+
+95
+00:07:51,560 --> 00:07:55,950
+.. الاشي هدا لذلك ال place and routeفيه الإمكانية
+
+96
+00:07:55,950 --> 00:08:14,210
+انك تحدد انت
+
+97
+00:08:14,210 --> 00:08:18,130
+تعمل pin assignments تحدده تقوله انا بدلي ال input
+
+98
+00:08:18,130 --> 00:08:20,950
+الفلاني يخش ع طريق ال pin الفلاني و ال output
+
+99
+00:08:20,950 --> 00:08:26,520
+الفلاني يخش يطلع ع طريق ال output الفلانيتمام؟
+
+100
+00:08:26,520 --> 00:08:30,720
+بحيث later on اذا انت غيرت في ال design او صححت
+
+101
+00:08:30,720 --> 00:08:35,340
+فيه هيظل ال inputs و ال outputs هيخشوا و يطلعوا عن
+
+102
+00:08:35,340 --> 00:08:40,440
+طريق ال pens اللي انت حددته و التالي هينفع انك
+
+103
+00:08:40,440 --> 00:08:43,360
+ترجع ال IC على نفس المكان ال pen circuit board
+
+104
+00:08:43,360 --> 00:08:46,780
+اللي كانت فيه مش هيك و لا اين انا هذا اللي بيصير
+
+105
+00:08:54,730 --> 00:09:01,510
+طب كيف بنعمله pen assignment احدى الطرق انك تكتب
+
+106
+00:09:01,510 --> 00:09:05,570
+انت VHDL code some attributes بيسموها user defined
+
+107
+00:09:05,570 --> 00:09:09,510
+attributes زي
+
+108
+00:09:09,510 --> 00:09:13,150
+ما هنشوف later في في ال VHDL attributes خصائص يعني
+
+109
+00:09:13,150 --> 00:09:17,650
+كده تمام features في predefined وفي انت بتقدر
+
+110
+00:09:17,650 --> 00:09:20,930
+تتعابل فهي من عندك تديها أسماء من عندك و كذا
+
+111
+00:09:25,240 --> 00:09:29,240
+بنحطها في نفس ال design description file نفس ال
+
+112
+00:09:29,240 --> 00:09:32,380
+VHDL file اللي كتبناه أول مرة فاكرينه؟ احنا قولنا
+
+113
+00:09:32,380 --> 00:09:37,760
+كام شغلة بنكتب؟ اتنين و testbench و الباقية
+
+114
+00:09:37,760 --> 00:09:39,700
+الفيالات بيطلع ايش اوتوماتيكي لما بيقول باجيته
+
+115
+00:09:39,700 --> 00:09:45,600
+بيطلع ايش بيطلع اللي هو اوتوماتيكي تمام ال user
+
+116
+00:09:45,600 --> 00:09:49,440
+defined attribute مابتأثرش على ال semantics of ال
+
+117
+00:09:49,440 --> 00:09:52,340
+code some attributes بتلزم لل tools اللي لاحق
+
+118
+00:09:52,340 --> 00:09:57,090
+تمام؟يعني اذا انت شغال مجرد function simulation و
+
+119
+00:09:57,090 --> 00:10:00,970
+بدوش ال attribute كأنك ما كتبته كأنك كده ما كتبته
+
+120
+00:10:00,970 --> 00:10:05,070
+لكن بعض ال tools اللاحقة هتلاقي بالزمد ال
+
+121
+00:10:05,070 --> 00:10:10,350
+attribute هذه اذا انت معرفها بستخدمها طبعا زي ما
+
+122
+00:10:10,350 --> 00:10:16,910
+هنشوف هل جت وبالتالي الناس تخدم ال attribute هذه
+
+123
+00:10:16,910 --> 00:10:19,730
+عشان يعمل passing ل some information ومن ال pin
+
+124
+00:10:19,730 --> 00:10:21,670
+assignment لل tools اللي هتيجي
+
+125
+00:10:27,020 --> 00:10:30,900
+لذلك هتلاقي في الـ Censuses tool و place and route
+
+126
+00:10:30,900 --> 00:10:33,580
+اللي هم attributes user defined attributes خاصة
+
+127
+00:10:33,580 --> 00:10:37,560
+فيهم بحيث بديلك الامكانية انك ايش تحدد قيامهم تحدد
+
+128
+00:10:37,560 --> 00:10:43,320
+ايش قيامهم و لما ييجي ال place and route يشتغل
+
+129
+00:10:43,320 --> 00:10:45,880
+بيلاقي انت قولتله ال attributes الفناني بديها تكون
+
+130
+00:10:45,880 --> 00:10:48,520
+بشكل فلاني فبيستخدم الكلام هذا
+
+131
+00:10:55,270 --> 00:10:59,070
+عشان تعرف ان انت اتبوث هدول you need to look at ال
+
+132
+00:10:59,070 --> 00:11:02,730
+documentation تبع الطول تمام يعني بتروح ل ال place
+
+133
+00:11:02,730 --> 00:11:05,190
+and route documentation بيقولك انا عندى اتبوث
+
+134
+00:11:05,190 --> 00:11:08,990
+العشرة هدول المية هدول تمام فتقدر ايش تستخدمهم لو
+
+135
+00:11:08,990 --> 00:11:22,950
+انت ايش عاوز تمام okay بالنسبة
+
+136
+00:11:22,950 --> 00:11:23,210
+لل ..
+
+137
+00:11:26,650 --> 00:11:30,070
+الattributes عندك ال lattice اسم الشركة هذي ايه
+
+138
+00:11:30,070 --> 00:11:35,030
+لهم attributes ل ال pin assignment بالنسبة ليهم و
+
+139
+00:11:35,030 --> 00:11:37,270
+اين بيحطوا ال attribute في ال entity declaration
+
+140
+00:11:37,270 --> 00:11:41,170
+في ال entity دي هاش entity اللي هو declaration
+
+141
+00:11:41,170 --> 00:11:45,790
+هدول attributes هشوفوا مالية كمان شوية اجلجوش تمام
+
+142
+00:11:45,790 --> 00:11:50,130
+ال compiler و الcessor بيهملهم بيضلهم لعيط ما نوصل
+
+143
+00:11:50,130 --> 00:11:55,490
+لمين ل press and root لأن هم عرفين لمين ل press
+
+144
+00:11:55,490 --> 00:12:00,070
+and rootخاصية بال pin assigned بستخدمهم تمام okay
+
+145
+00:12:00,070 --> 00:12:10,910
+هلاجيهم
+
+146
+00:12:10,910 --> 00:12:15,010
+ما بعرفين وين مش قولنا اللي هو الشجر بتطلع ال file
+
+147
+00:12:15,010 --> 00:12:19,390
+ال EDIF file هذا ال input لمين لل place and role
+
+148
+00:12:20,250 --> 00:12:23,690
+هتلاقيهم انتقلوا من description تبعك وانت حاطيتهم
+
+149
+00:12:23,690 --> 00:12:26,930
+كلها بال entity declaration ووصلوا لمين ل radiify
+
+150
+00:12:26,930 --> 00:12:30,810
+file اللي هو ايش اللي هو حيكون input لمين ل place
+
+151
+00:12:30,810 --> 00:12:37,810
+and اللي هو .. تمام؟ okay ماشي لكن اول designs في
+
+152
+00:12:37,810 --> 00:12:41,050
+الكتاب هذا بالتحديد مش مستخدم الحديث اللي هنشوفها
+
+153
+00:12:41,050 --> 00:12:44,170
+بعد كده ال designs لخينا نشوف كيف هنا بيعملها طلع
+
+154
+00:12:44,170 --> 00:12:44,530
+ال listing
+
+155
+00:12:47,740 --> 00:12:50,060
+قلنا هذا ال library closed وهذا ال user اللي هو
+
+156
+00:12:50,060 --> 00:12:53,080
+closed احنا عارفينها هاي ال entity طلع ال parts
+
+157
+00:12:53,080 --> 00:12:56,560
+عندك ال a و ال b inputs و النوع من standard logic
+
+158
+00:12:56,560 --> 00:13:01,120
+ال sum و ال carry output و ال data type standard
+
+159
+00:13:01,120 --> 00:13:04,260
+logic هذا مش جديد هاي attribute كيف بيعرف ال
+
+160
+00:13:04,260 --> 00:13:09,040
+attribute بكتب ال keyword attribute تمام ال k و ال
+
+161
+00:13:09,040 --> 00:13:13,140
+h attribute و بعدين هي مسمية اللي هي ال location
+
+162
+00:13:13,140 --> 00:13:19,570
+تمام فانو يون جبنا الاسمأينها place and
+
+163
+00:13:19,570 --> 00:13:23,370
+documentation خاصة بجانب الassignment سموها look
+
+164
+00:13:23,370 --> 00:13:28,230
+تمام و إيش نوعها string ده type تبعها ده comment
+
+165
+00:13:28,230 --> 00:13:33,610
+الأخير و بعدين هالجيت بدأ يستخدمها جاله انا في لل
+
+166
+00:13:33,610 --> 00:13:37,710
+a هيستخدم ال attribute هذه ال port a هاي port a
+
+167
+00:13:37,710 --> 00:13:46,500
+تمام و where ال a is a signal جاله استخدم لل aالـ
+
+168
+00:13:46,500 --> 00:13:53,140
+PIN P3 بتكتبها كـ String ساعتها هيفهمها ال place
+
+169
+00:13:53,140 --> 00:13:58,220
+and route tool على انه ال signal A ها دي اللي Port
+
+170
+00:13:58,220 --> 00:14:04,440
+A اللي هو input هيشبكه مع PIN number 3 of ال chip
+
+171
+00:14:04,440 --> 00:14:08,460
+تمام؟ و التالي بعد كده مهما غيرت في ال design او
+
+172
+00:14:08,460 --> 00:14:12,340
+غيرت في ال architectureهخلص اللي هو pin رقم a will
+
+173
+00:14:12,340 --> 00:14:18,520
+be stuck to pin number a3 هيكون .. هيلزجوا دايما
+
+174
+00:14:18,520 --> 00:14:24,360
+وين في pin رقم a3 اللي هو a3 وكذا بالنسبة لل b
+
+175
+00:14:24,360 --> 00:14:29,300
+قالوا برضه ال location attribute of port b ال
+
+176
+00:14:29,300 --> 00:14:37,760
+signal is P4 يعني pin رقم 4 و ال sum pin رقم 25 و
+
+177
+00:14:37,760 --> 00:14:41,740
+ال carry out pin رقم كامعشرة و عشرين و التالي هيك
+
+178
+00:14:41,740 --> 00:14:47,380
+اتحكم بال pin assignment exactly زي ما بده و ضمن
+
+179
+00:14:47,380 --> 00:14:51,160
+لو هو برمج ال PLD مرة و حطها في ال system و خلاص
+
+180
+00:14:51,160 --> 00:14:58,800
+ال system is printed ال ball is printed انطبع و
+
+181
+00:14:58,800 --> 00:15:02,500
+سحب ال PLD و غير في ال design و عمل ال compilation
+
+182
+00:15:02,500 --> 00:15:04,240
+لغاية واحدة الأخيرة مش هتغير ال pin assignment
+
+183
+00:15:04,240 --> 00:15:07,880
+هينفع يرجع ال PLD نفسه اللي هي المكان غير ما يرمي
+
+184
+00:15:07,880 --> 00:15:19,210
+ال printer circuitboard طب
+
+185
+00:15:19,210 --> 00:15:25,390
+ايش بيطلع لي ال place and route بيطلع
+
+186
+00:15:25,390 --> 00:15:33,350
+تلاتة output ال chip report و configuration file و
+
+187
+00:15:33,350 --> 00:15:39,800
+VHDL timing model بالنسبة لل reportالـ report عادي
+
+188
+00:15:39,800 --> 00:15:45,660
+بسيط هذا بيكون مكتوب فيه which port signals are
+
+189
+00:15:45,660 --> 00:15:50,360
+assigned to which PLD pins تمام؟ يعني كل port
+
+190
+00:15:50,360 --> 00:15:53,820
+اتوصل مع أيه PIN الـ A مع which PIN الـ B مع which
+
+191
+00:15:53,820 --> 00:15:57,040
+PIN and so on و جدّيش في المية استخدم من الـ
+
+192
+00:15:57,040 --> 00:16:00,960
+capacity بتاعت الـ PLD عشان يعرفك هل الـ PLD
+
+193
+00:16:00,960 --> 00:16:05,260
+مقترضة بال design تبعك ولا في وسع لسه فيها وقولنا
+
+194
+00:16:05,260 --> 00:16:08,830
+.. قولنا as a recommendationمش كو��س انك .. انك ..
+
+195
+00:16:08,830 --> 00:16:12,690
+انك تعب ال PLD على الآخر يعني لغاية تسعين و تسعين
+
+196
+00:16:12,690 --> 00:16:13,310
+و تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+197
+00:16:13,310 --> 00:16:14,550
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+198
+00:16:14,550 --> 00:16:16,230
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+199
+00:16:16,230 --> 00:16:16,390
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+200
+00:16:16,390 --> 00:16:18,110
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+201
+00:16:18,110 --> 00:16:23,810
+تسعين و تسعين و تسعين و تسعين و تسعين و تسعين و
+
+202
+00:16:23,810 --> 00:16:34,210
+تسعين و
+
+203
+00:16:34,210 --> 00:16:41,870
+تهذا الـ chip report بسيط الـ chip اللي هو report
+
+204
+00:16:41,870 --> 00:16:51,410
+بديلك
+
+205
+00:16:51,410 --> 00:16:57,310
+مثال بسيط يقول هذه 22V10 SPLD مشهورة واتكلم عليها
+
+206
+00:16:57,310 --> 00:17:04,240
+بالتفصيل يبتدي هذه على هيئة اكتر من هيئةالها ال
+
+207
+00:17:04,240 --> 00:17:07,200
+dip اللي يدوها ال inline package يعني بتكون اللي
+
+208
+00:17:07,200 --> 00:17:15,600
+هي ال chip ال pins تبعونها على خطين متوازين خطين
+
+209
+00:17:15,600 --> 00:17:19,780
+ايش؟ متوازين مش هو ال dip ايش inline package اربع
+
+210
+00:17:19,780 --> 00:17:22,440
+و عشرين pin احدى ال package تالي اربع و عشرين pin
+
+211
+00:17:22,440 --> 00:17:27,460
+تقول انها دي في اتناشر pin لل input و كمان عشر
+
+212
+00:17:27,460 --> 00:17:32,620
+input ايش output هي كم؟ اتناشر و عشرةبين واشين وفي
+
+213
+00:17:32,620 --> 00:17:37,400
+كمان لل ground و ال power و ال power و ال power
+
+214
+00:17:37,400 --> 00:17:43,140
+two pins هى الأربعة و عشرين اللي هم pin فال half
+
+215
+00:17:43,140 --> 00:17:47,480
+هذا تبعنا ياله كام input و two input و two output
+
+216
+00:17:47,480 --> 00:17:53,260
+تين و تين كام اربعة اربعة و هى فيه اربعة و عشرين
+
+217
+00:17:53,260 --> 00:17:57,500
+pin فعلا اقل من عشرين في المستخدم اقل من عشرين في
+
+218
+00:17:57,500 --> 00:18:02,520
+المية من ال pins تبعتها و ال logic تقريبابعد كده
+
+219
+00:18:02,520 --> 00:18:05,590
+يمكنك اضافةمزيد من الـ functionalities ممكن تحط
+
+220
+00:18:05,590 --> 00:18:09,850
+كذا other لسه جايلك اربعة حرف others في نفس ال PLD
+
+221
+00:18:09,850 --> 00:18:15,590
+او اي design ايه اش اللي هو design اخر عادى في ال
+
+222
+00:18:15,590 --> 00:18:18,410
+report في ال chip report بيطيرك ويقولك ولا لل chip
+
+223
+00:18:18,410 --> 00:18:22,630
+هذين انت استخدمت PIN ايه PIN رقم فعلي لل A و PIN
+
+224
+00:18:22,630 --> 00:18:26,670
+رقم فعلي لل B و لكذا لل sum و هذا لل carry و
+
+225
+00:18:26,670 --> 00:18:29,890
+استخدمت عشرين تمانتاش تلاتة و عشرين فمية من ال
+
+226
+00:18:29,890 --> 00:18:35,600
+logic تبعي اش اللي هو ال PLD عشان يعرفكالاشي
+
+227
+00:18:35,600 --> 00:18:39,360
+التاني اللى بيطلع من ال place and route بيسموه ال
+
+228
+00:18:39,360 --> 00:18:44,580
+configuration file تمام هذا بتديلك يعني
+
+229
+00:18:44,580 --> 00:18:48,540
+information عن ال interconnections ال data اللى
+
+230
+00:18:48,540 --> 00:18:52,520
+بتلزم عشان يبرمج ياشي ال PLD which اللى هى cross
+
+231
+00:18:52,520 --> 00:18:58,860
+-internet هيخليها on يعني short و which اللى هيخلي
+
+232
+00:18:58,860 --> 00:19:02,920
+ياشي يخلي اللى هو open بيستخدوا مين ال programmer
+
+233
+00:19:02,920 --> 00:19:03,560
+تمام ولا
+
+234
+00:19:10,600 --> 00:19:14,660
+الأشهد التاني اللي بيطلعه الـ Place and Routeاللي
+
+235
+00:19:14,660 --> 00:19:18,620
+هو ال timing model هذا structure بيبين ال
+
+236
+00:19:18,620 --> 00:19:21,580
+description مش behavioral يعني بره عن اللي هي
+
+237
+00:19:21,580 --> 00:19:27,220
+equations أو components أو معدلات بيبين ايش ال
+
+238
+00:19:27,220 --> 00:19:29,940
+assignments ال statements اللي هي عادية مش
+
+239
+00:19:29,940 --> 00:19:32,840
+behavioral تمام ولا ال structure style بيشيل اللي
+
+240
+00:19:32,840 --> 00:19:37,660
+هو program تمام بس في ال logic اللي بيلزم كمان في
+
+241
+00:19:37,660 --> 00:19:41,860
+ايش اللي هو ال timing تمام بعد ما عمل complete
+
+242
+00:19:41,860 --> 00:19:45,210
+mappingمن الـ science logic الهاش إلى ال PLD
+
+243
+00:19:45,210 --> 00:19:50,650
+لبطالية الهاش اللي هو PLD ده اللي كتلاحظ فيه
+
+244
+00:19:50,650 --> 00:19:53,310
+information عن ال progression of the signal
+
+245
+00:19:53,310 --> 00:19:56,930
+through the PLD مش هيك واضحة انه في timing الهاش
+
+246
+00:19:56,930 --> 00:20:00,150
+اللي هو information وهذا هو اللي هستخدم الهاش في
+
+247
+00:20:00,150 --> 00:20:03,450
+ال timing simulation هذا هو اللي هستخدم في ال
+
+248
+00:20:03,450 --> 00:20:08,770
+timing اللي هو simulation ال timing model هذا اللي
+
+249
+00:20:08,770 --> 00:20:13,050
+طلعهو بيستخدم مجموعة من ال timing parameters عشان
+
+250
+00:20:13,050 --> 00:20:15,850
+يحدد ال vocation delays تبع ال parameters اللي
+
+251
+00:20:15,850 --> 00:20:20,710
+بتستخدمها في ال design بيشتغل عين مابينج MLAS
+
+252
+00:20:20,710 --> 00:20:25,850
+مابينج من ال synthesizer logic لل PLD وعارف
+
+253
+00:20:25,850 --> 00:20:28,370
+exactly لكل parameter من ال synthesis وين هيستخدم
+
+254
+00:20:28,370 --> 00:20:32,800
+وينفي الـ PLD وبالتالي حدد exactly جدفة ليه تبع كل
+
+255
+00:20:32,800 --> 00:20:36,200
+path و تبع كل element primitive هيستخدمه مش هيكوها
+
+256
+00:20:36,200 --> 00:20:40,380
+لأ طيب قعدت بكتب ال .. ال .. ال .. ال timing ال
+
+257
+00:20:40,380 --> 00:20:42,160
+parameters هدول بتاعة ال parameters اللي استخدمها
+
+258
+00:20:42,160 --> 00:20:45,620
+و ال .. و ال paths في some اللي هو syntax في ال
+
+259
+00:20:45,620 --> 00:20:48,920
+file هذا اللي فيه ال timing model لذلك انت حقا لو
+
+260
+00:20:48,920 --> 00:20:52,700
+طلعت على ال timing model اللي بيطلع هو بقى كتير
+
+261
+00:20:52,700 --> 00:20:54,820
+الشيء اللي هتلاقيه مختلف تماما عن ال .. هو
+
+262
+00:20:54,820 --> 00:20:58,220
+functionally زي اللي انت كتبتهdesign description
+
+263
+00:20:58,220 --> 00:21:02,340
+file فاكرينه؟ فاهمش تانية لكن هتلاقي المعادلات
+
+264
+00:21:02,340 --> 00:21:04,900
+مكتوبة انت خدت معادلة عادية بتقوله اللي هي مثلا ال
+
+265
+00:21:04,900 --> 00:21:09,740
+sum بيساوي a b prime او ال b a prime مش هيكوا لأ
+
+266
+00:21:09,740 --> 00:21:13,740
+مش هتلاقيها مكتوبة في نفس المعادلة هتلاقي معادلات
+
+267
+00:21:13,740 --> 00:21:17,600
+مختلفة يمكن تلاقي اكتر من معادلك اول اش لان هو
+
+268
+00:21:17,600 --> 00:21:20,820
+بتعتمد على ال ايش ال ايش ال elements اللي موجودة
+
+269
+00:21:20,820 --> 00:21:26,510
+وين بال PLD ايك ال PLD في ال PLD مافيش فيها اليمكن
+
+270
+00:21:26,510 --> 00:21:29,890
+فيها XOR فيها نانس فيها نور فيها شغلات تانية ماشي
+
+271
+00:21:29,890 --> 00:21:36,370
+الحالة اوكي ماشي و كمان انه مضيوف فيه كمان اللي هو
+
+272
+00:21:36,370 --> 00:21:39,390
+مضاف إليه اللي هو ال timing parameters تبع ال
+
+273
+00:21:39,390 --> 00:21:42,490
+temperatur اللي اختارها من ال PLD هل انت كتبت هذا
+
+274
+00:21:42,490 --> 00:21:47,930
+انت في ال design لأ مظبوطه لأ ماكتبتاش أياش اللي
+
+275
+00:21:47,930 --> 00:21:50,870
+هو في ال .. اللي هو في ال .. في ال .. في ال design
+
+276
+00:21:50,870 --> 00:21:55,220
+انت كل اللي قلتله في specificationقلت له انا بدي
+
+277
+00:21:55,220 --> 00:22:00,600
+ال delay مازلتش مثلا عن عشر نانو second بدي اجمع و
+
+278
+00:22:00,600 --> 00:22:03,740
+الموضوع ياخد for any input change ال output يظهر
+
+279
+00:22:03,740 --> 00:22:08,520
+بعد at most عشر نانو second تمام عشر نانو ايه؟ ال
+
+280
+00:22:08,520 --> 00:22:15,040
+.. ال second okay ماشي و
+
+281
+00:22:15,040 --> 00:22:17,480
+زي ما احنا نشوف later يمكن في اخر ال semester يظل
+
+282
+00:22:17,480 --> 00:22:20,600
+وجديعني بيتم تعريف الـ punctus هدول عن طريق الـ
+
+283
+00:22:20,600 --> 00:22:22,860
+generics generics هي كونسانس كونسانس هي فعلا
+
+284
+00:22:22,860 --> 00:22:28,180
+كونسانس بيسموها أيش؟ generics تمام؟ بتنحط في ال
+
+285
+00:22:28,180 --> 00:22:33,180
+timing model و بينفع تنحط بصفرة اللي هو file تمام؟
+
+286
+00:22:33,180 --> 00:22:36,780
+generated by place and route اللي هو tool إذا
+
+287
+00:22:36,780 --> 00:22:40,140
+انحطت الفايل مفصل بتنكتب format معينة بيسموها ال
+
+288
+00:22:40,140 --> 00:22:44,500
+SDF file standard delay format file لكن user بتنحط
+
+289
+00:22:44,500 --> 00:22:52,130
+وين؟مش عارف ليش اليوم تنحط في نفس ال timing model
+
+290
+00:22:52,130 --> 00:22:56,970
+file تمام نفس ال timing ياش اللي هو model ال file
+
+291
+00:22:56,970 --> 00:23:01,670
+تمام طبعا أي timing parameter function مش عارف ايه
+
+292
+00:23:01,670 --> 00:23:05,470
+ياش function بال delays بتاعة ال primitives زاد ال
+
+293
+00:23:05,470 --> 00:23:08,450
+paths اللي هتسلكها ال signal كلها تواخد في
+
+294
+00:23:08,450 --> 00:23:11,750
+الاعتبار تمام يعني لو فيه primitive عبارة عن non
+
+295
+00:23:11,750 --> 00:23:16,120
+-real أو flip-flopبكون في ال characteristics في ال
+
+296
+00:23:16,120 --> 00:23:19,280
+characteristics تبع ال PLD معروف ال delay تبع ال
+
+297
+00:23:19,280 --> 00:23:22,260
+primitive هدى القيمة القوانينية عشرة نانو تلاتة
+
+298
+00:23:22,260 --> 00:23:26,000
+نانو مثلا زاد ال connection between ال auto و ال
+
+299
+00:23:26,000 --> 00:23:29,540
+non gate هدى لغاية ال input تبع ال primitive
+
+300
+00:23:29,540 --> 00:23:32,080
+التالي جدش delay بكون مكتوبة في اللابة تبع تمين
+
+301
+00:23:32,080 --> 00:23:37,160
+تبع ال PLD تمام منها بيطولها اللي هو ال present
+
+302
+00:23:37,160 --> 00:23:40,240
+tool و بيحطها في timing model على شكل Gen X على
+
+303
+00:23:40,240 --> 00:23:43,600
+شكل ال parameter عشان لو بتيجي تعمل simulationهكذا
+
+304
+00:23:43,600 --> 00:23:46,960
+ستحصل على أكسدس بشكل مصبوط لأن الـ get لما تشاهد
+
+305
+00:23:46,960 --> 00:23:50,620
+الـ simulation و ال form سيأخذ الاعتبار كل ال
+
+306
+00:23:50,620 --> 00:24:07,280
+timings هدول كل ما هو ال timings دلوقت
+
+307
+00:24:07,280 --> 00:24:12,070
+عندما تقوم بتعملأحنا كنا نقول أن لغاية الثانثيز
+
+308
+00:24:12,070 --> 00:24:17,010
+مابتطلعش على ال timing صح ولا لأ
+
+309
+00:24:17,010 --> 00:24:20,350
+و التالي ممكن لغاية الثانثيز يكون ال circuit is
+
+310
+00:24:20,350 --> 00:24:23,730
+functionally correct لكن ممكن ما تفيش بال timing
+
+311
+00:24:23,730 --> 00:24:27,570
+constraints اللي احنا حددناه في ال specification
+
+312
+00:24:27,570 --> 00:24:33,040
+مش هيك ولا لأ لإن ال timing simulationتمام بيخليك
+
+313
+00:24:33,040 --> 00:24:37,620
+تشوف هل فعلا انت وفيت بال timing في ال .. تاع ال
+
+314
+00:24:37,620 --> 00:24:42,240
+testification ولا ما تمشي الوفاء اللي هو فيها
+
+315
+00:24:42,240 --> 00:24:44,920
+تمام؟ okay ماشي
+
+316
+00:24:59,930 --> 00:25:02,750
+و كنا قولنا اننا لو بصيحي تعمل ال timing
+
+317
+00:25:02,750 --> 00:25:06,490
+simulation بنستخدم ال timing model as a unit under
+
+318
+00:25:06,490 --> 00:25:11,210
+test مش هيك و لا معاها test bench معاهاش معاها
+
+319
+00:25:11,210 --> 00:25:15,010
+test bench بتعلي لك some forms تمام؟ و التالي
+
+320
+00:25:15,010 --> 00:25:19,870
+بتعلي لك some forms من ال forms بتقدر تعرف هل ال
+
+321
+00:25:19,870 --> 00:25:22,170
+function correct لو مش correct زاد ناحية ال timing
+
+322
+00:25:22,170 --> 00:25:26,870
+هل وف بال timing اللي مطلوب ولا مش .. ولا مش ..
+
+323
+00:25:26,870 --> 00:25:44,170
+ولا موفيهاش okay ماشينشوف بالنسبة لهاف قادر لو
+
+324
+00:25:44,170 --> 00:25:47,870
+جيت طلعت على ال timing model اللى طلع منهاف قادر
+
+325
+00:25:47,870 --> 00:25:51,490
+قولنا في entity هتلاقيه فيه declaration ال entity
+
+326
+00:25:51,490 --> 00:25:55,290
+تقريبا نفس ال entity اللى كتبتها في الأساس تمام
+
+327
+00:25:57,650 --> 00:26:01,030
+نفس الانتجابة اللي انت كتبت لكن في الاختلاف اللي
+
+328
+00:26:01,030 --> 00:26:07,850
+هتلاقيه وين؟ في ال architecture تمام؟
+
+329
+00:26:07,850 --> 00:26:11,210
+الاختلاف
+
+330
+00:26:11,210 --> 00:26:13,290
+اللي هتلاقيه وين؟ اللي هو في ال architecture
+
+331
+00:26:13,290 --> 00:26:16,430
+هتلاقيه فيه اختلاف اللي هو كبير functionally they
+
+332
+00:26:16,430 --> 00:26:19,230
+are the same ليش؟ لأن مالجيت قلنا بال time model
+
+333
+00:26:19,230 --> 00:26:23,190
+كتب اللي هو ال design تبعك in terms of اللي فهمت
+
+334
+00:26:23,190 --> 00:26:27,700
+استخبعت مين ال PLDواضاف برضه المعلومات عن ايش عن
+
+335
+00:26:27,700 --> 00:26:30,060
+ال timing مشاكله لها عن ايش تحتاجيه ايش هتلاقيه
+
+336
+00:26:30,060 --> 00:26:34,540
+مختلف فعلا okay عن ال ال design script file اللي
+
+337
+00:26:34,540 --> 00:26:39,820
+انت كتبته اول مرة و برضه again اللي بيكون كتير شكل
+
+338
+00:26:39,820 --> 00:26:46,840
+structural style architecture تمام لو
+
+339
+00:26:46,840 --> 00:26:48,220
+جينا لقى لف قدر تبعنا
+
+340
+00:26:50,890 --> 00:26:54,650
+بقول لك بالنسبة لل PLD هذا بتحديد إيه دي ليه في
+
+341
+00:26:54,650 --> 00:27:03,630
+حدود عشرة نانو ثانو باكيد
+
+342
+00:27:03,630 --> 00:27:09,570
+ال suspension اللي كنا كتبناها قبل فترة للأفعال ده
+
+343
+00:27:09,570 --> 00:27:12,490
+كان بيظبط لسم الناس بيقول إيه بيسوى Zero بيسوى
+
+344
+00:27:12,490 --> 00:27:16,260
+Zeroو بعدين بيعمل تصل ال output بعد فترة بيساوي
+
+345
+00:27:16,260 --> 00:27:18,920
+payload مشاكله ده و كنا حاطينا ال payload في ال
+
+346
+00:27:18,920 --> 00:27:25,160
+test machine كام قيمتها عشرين نانو second معناته
+
+347
+00:27:25,160 --> 00:27:28,920
+in our example إذا هو استخدم ال .. ال PLD هذي
+
+348
+00:27:28,920 --> 00:27:34,020
+بيقولك ده يتبع كام عشرة تمام؟ معناته بده عشرة عشان
+
+349
+00:27:34,020 --> 00:27:38,520
+for any change لازم يستخدم العشرة عشان يبدأ ال
+
+350
+00:27:38,520 --> 00:27:42,480
+output يستخدم تمام؟ و بيستخدم كام عن عشرةبكون فيه
+
+351
+00:27:42,480 --> 00:27:46,760
+مستقر الـ 10 اولين لسه اذا هال gate حطيت input و
+
+352
+00:27:46,760 --> 00:27:50,160
+اتغير بيتغيرش ال output اللي هو instantaneously
+
+353
+00:27:50,160 --> 00:27:56,200
+لحظيا بياخد كام nano عشرة تمام بس بعد مش ع العشرة
+
+354
+00:27:56,200 --> 00:27:59,860
+الحروف اللي بيشتغل تمام بيستنى كمان عشرة عشان يعمل
+
+355
+00:27:59,860 --> 00:28:05,420
+test on ال output تمام ماشي الحال okay
+
+356
+00:28:28,660 --> 00:28:41,180
+طالع على ال web form التالي هذا
+
+357
+00:28:41,180 --> 00:28:45,540
+ال timing simulation لل half adder هذا هو ال time
+
+358
+00:28:45,540 --> 00:28:50,740
+هنا ال time zero عشرين نانو اربعين ستين and so on
+
+359
+00:28:50,740 --> 00:28:55,480
+هى ال input تبع ال test bench ال A test bench ال B
+
+360
+00:28:55,480 --> 00:29:03,150
+test benchتلاحظ عندما الوقت كان زيرو كانت ال A
+
+361
+00:29:03,150 --> 00:29:09,890
+بزيرو وال B بكم بزيرو ال output هنا حطله خطب نقط
+
+362
+00:29:09,890 --> 00:29:15,230
+في المُص بين ال zero و between ال one نقول عنه انه
+
+363
+00:29:15,230 --> 00:29:20,350
+غير مخصص لأن ال PRD اللي اختارها بدها كم nano عشان
+
+364
+00:29:20,350 --> 00:29:23,290
+يحطها ال output بدها عشان نانو ف still output is
+
+365
+00:29:23,290 --> 00:29:28,830
+not definedلكن بعد عشر دقائق بدل اوتوت اياش يظهر
+
+366
+00:29:28,830 --> 00:29:36,770
+فعلا طالع الصم بكم؟ بزيرو و الكتر بكم؟ بزيرو طيب
+
+367
+00:29:36,770 --> 00:29:44,870
+ال time عشرين بيتغير صار بكم؟ بواحد هل المفروض
+
+368
+00:29:44,870 --> 00:29:47,550
+الصم يصير بكم؟ بواحد functionally لكن هل صار
+
+369
+00:29:47,550 --> 00:29:50,690
+بواحد؟ ماتصارش لان راجيت شغال ال timing اياش
+
+370
+00:29:50,690 --> 00:29:54,750
+simulation صح ولا لازم ياخد ال delays في الاعتبار
+
+371
+00:29:55,750 --> 00:29:59,310
+والـ delay تبع ال PLD في المفتاح تبعنا بكم؟ عشرة
+
+372
+00:29:59,310 --> 00:30:03,430
+نانو ده لك it works عشان تستنى عشرة نانو بعد
+
+373
+00:30:03,430 --> 00:30:06,310
+العشرة نانو ابتدا يظهر مين ال output فعلا صار ال
+
+374
+00:30:06,310 --> 00:30:12,490
+sum بكم واحد و ال carry بكم اللي هو F0 وكذا for
+
+375
+00:30:12,490 --> 00:30:16,510
+any change هتلاقي ايش ان ال output هيبدأ يعمل ..
+
+376
+00:30:16,510 --> 00:30:20,490
+هي .. هيظهر القيمة الجيدة تبعته بعد ال delay او
+
+377
+00:30:20,490 --> 00:30:24,950
+بال SPLD اللي عشرة نانو second فاللي فعلا اخد ايش
+
+378
+00:30:25,250 --> 00:30:29,750
+اللي هو ال timing delays into consideration وصار
+
+379
+00:30:29,750 --> 00:30:33,850
+هذا بشكل هذا إذا انت اجتاز ال UR passing إذا نجح
+
+380
+00:30:33,850 --> 00:30:37,910
+يمعته اتأكد على انه functionally correct وكمان من
+
+381
+00:30:37,910 --> 00:30:39,650
+ناحية ال timing انه correct
+
+382
+00:30:59,740 --> 00:31:08,720
+Okay ماشي و
+
+383
+00:31:08,720 --> 00:31:10,980
+قولنا قيمة ال pay off in this pension من وين
+
+384
+00:31:10,980 --> 00:31:14,720
+بنجيبها من وين بنحددها من ال classification يعني
+
+385
+00:31:14,720 --> 00:31:18,940
+هو بيكون جاي لو انا بعد عشرين يكون ال output يعني
+
+386
+00:31:18,940 --> 00:31:23,220
+settled و مستقر و stable وصل ال city state أمامي
+
+387
+00:31:23,220 --> 00:31:27,680
+وبالتالي عشان نضمن عشري لازم تاخد PLD أقل من عشري
+
+388
+00:31:28,710 --> 00:31:33,990
+فاعل استخدامها كم قيمتها لليب عشر هذا ال parameter
+
+389
+00:31:33,990 --> 00:31:36,650
+احنا حاطينه من هنا جايبينه من ال specification
+
+390
+00:31:36,650 --> 00:31:42,090
+وعرفناه وين بالتحديد in each file في ال test bench
+
+391
+00:31:56,120 --> 00:32:01,900
+ال tools اللى اتكلمنا عليها اللى فاتت كلها بالذات
+
+392
+00:32:01,900 --> 00:32:05,800
+ال simulators ال
+
+393
+00:32:05,800 --> 00:32:08,840
+functional simulation و ال .. و ال synthesis و ال
+
+394
+00:32:08,840 --> 00:32:13,000
+.. و ال simulation و ال place and route و ال
+
+395
+00:32:13,000 --> 00:32:19,040
+timing اللى هو simulation ممكن تلاقي يعني لكل tool
+
+396
+00:32:19,040 --> 00:32:23,220
+program separate منفصل هي برمج منفصلةبس اللي بيصير
+
+397
+00:32:23,220 --> 00:32:25,920
+هم بيشهرون ايه؟ هم بيحطوه مبوين انتجارية IDE
+
+398
+00:32:25,920 --> 00:32:28,940
+متكامل انتجارية ال environment و بيشهر اللي
+
+399
+00:32:28,940 --> 00:32:31,520
+يستخدمه مشاكله اذا you don't need to install
+
+400
+00:32:31,520 --> 00:32:33,580
+modern software you install just one software فى
+
+401
+00:32:33,580 --> 00:32:38,240
+كل ال components فى كل ال tools هدول تمام؟ لكن ال
+
+402
+00:32:38,240 --> 00:32:42,390
+.. كل واحد انه بيسموه point toolتمام؟ لأنه بيستخدم
+
+403
+00:32:42,390 --> 00:32:46,010
+في مرحلة في من المراحل في point من ال points تبعت
+
+404
+00:32:46,010 --> 00:32:51,390
+ال design flow اللي احنا شفناه في figure واحد واحد
+
+405
+00:32:51,390 --> 00:32:54,690
+واحد واحد وفصلنا فيه طول ال budget اللي فات تمام؟
+
+406
+00:32:54,690 --> 00:33:00,650
+كل فلاحة في مرحلة إلها tool اللي هو تبعها إما أنه
+
+407
+00:33:00,650 --> 00:33:05,440
+بيحطونا إياه ب IDE و بيسهلي الموضوع تمام؟لذلك
+
+408
+00:33:05,440 --> 00:33:08,600
+هتلاقي نفسك بتعمل project، بتعرف project و بيروح
+
+409
+00:33:08,600 --> 00:33:12,200
+فعملك مثلا subfolder، directory، بيحط فيه كل ال
+
+410
+00:33:12,200 --> 00:33:15,600
+files بتاع ال project، لكل إيش اللي هو المراحل،
+
+411
+00:33:15,600 --> 00:33:18,960
+تمام؟بكون طبعا بطريقة هذه أسهل الاشي انه ال
+
+412
+00:33:18,960 --> 00:33:22,620
+استخدامه، بكون ال interface اللي موحد مش هيك و
+
+413
+00:33:22,620 --> 00:33:26,300
+يعني و أسهلك في التعامل مع environment واحد من أنك
+
+414
+00:33:26,300 --> 00:33:30,200
+تجيب ال tools من كل واحد، من شركة، من vendor مختلف
+
+415
+00:33:30,200 --> 00:33:34,700
+عن التاني، لكن مرات ت .. تضطر تستخدم tool مش ..
+
+416
+00:33:34,700 --> 00:33:38,120
+يعني مرات ممكن تلاقي software بيعملش تنسيس على
+
+417
+00:33:38,120 --> 00:33:42,560
+فكرة، تضطر تجيب إيش .. سنتساجر إيش خارجي، سنتساجر
+
+418
+00:33:42,560 --> 00:33:46,070
+.. سنتساجر إيش اللي هو خارجيماراش .. مارات تتلاقي
+
+419
+00:33:46,070 --> 00:33:50,070
+بعمال cash place and route و تالي ولا assimilation
+
+420
+00:33:50,070 --> 00:33:54,910
+ايش اللي وراها فبتضطر تجيب place and route طول من
+
+421
+00:33:54,910 --> 00:34:01,250
+اللي هو third party vendor من طرف اللي هو تالت
+
+422
+00:34:01,250 --> 00:34:05,670
+كمان فممكن
+
+423
+00:34:18,280 --> 00:34:21,640
+بالذات انه يعني مرات تلاقي .. المرات ناس متخصصين ب
+
+424
+00:34:21,640 --> 00:34:24,940
+.. ب .. ب .. مثلا بيعملوا tennis شغلتهم بيعملوا
+
+425
+00:34:24,940 --> 00:34:28,060
+tennis عارف تلاقي it is too much powerful than
+
+426
+00:34:28,060 --> 00:34:31,380
+الاش اللي ��و الشخص اللي جاي مع نفسه مع ال ID معاش
+
+427
+00:34:31,380 --> 00:34:37,040
+.. معاش اللي هو ال .. ال ID، if it's up to you و
+
+428
+00:34:37,040 --> 00:34:41,020
+بالنسبة هتلاقي في في القلدك، لو اشتغلت على القلدك،
+
+429
+00:34:41,020 --> 00:34:44,860
+عمالكوا المؤيد وراكوا القلدك وليه ده؟ ماختوش ولا
+
+430
+00:34:44,860 --> 00:34:47,060
+مرة؟ ماجاكوش ولا سبوع؟
+
+431
+00:34:58,810 --> 00:35:06,770
+طيب ماشي في
+
+432
+00:35:06,770 --> 00:35:12,330
+بعض ال simulator فيها design flow managerفاكرين ال
+
+433
+00:35:12,330 --> 00:35:15,930
+.. ال .. ال flow اللى شوفنا في figure 111 ال .. ال
+
+434
+00:35:15,930 --> 00:35:19,250
+design كان ال design بتدرجة طبعتنا مكونة من .. من
+
+435
+00:35:19,250 --> 00:35:23,590
+ال steps عديدة طبعا ممكن لل manager هذا تقوله انا
+
+436
+00:35:23,590 --> 00:35:27,810
+بال step الفلانية بدي اكتشف طول الفلاني طبعا و ال
+
+437
+00:35:27,810 --> 00:35:30,270
+step الأخرى استخدم الطول الفلاني طول خارجي غير ال
+
+438
+00:35:30,270 --> 00:35:34,810
+IDE طبعا موجود في ال aldic active الكيابيتر فيه
+
+439
+00:35:34,810 --> 00:35:37,990
+design flow manager طبعا ممكن تستخدم external
+
+440
+00:35:37,990 --> 00:35:41,500
+treasure او external place and roleبعملك كمان
+
+441
+00:35:41,500 --> 00:35:46,900
+graphical interface لل design تبعك بحيث انت بتيجي
+
+442
+00:35:46,900 --> 00:35:50,740
+على ال stage اللي بدك إياها just click ليه باتون
+
+443
+00:35:50,740 --> 00:35:55,300
+تمام مثلا انا بدى ال stage ها استخدم اللي هي ال
+
+444
+00:35:55,300 --> 00:35:58,360
+synthesis مثلا ال synthesizer تبع الشركة الفنانية
+
+445
+00:35:58,360 --> 00:36:02,140
+بعرف ليها طريقة معينة تمام بحيث just you click it
+
+446
+00:36:02,140 --> 00:36:05,020
+تمام بشغلك ال external synthesizer مش ال
+
+447
+00:36:05,020 --> 00:36:08,380
+synthesizer تبع إيش تبع القلدك تمام فالموضوع
+
+448
+00:36:08,380 --> 00:36:12,280
+الكبير تهدي في القلد كإيشفي الالدك اللي هو active
+
+449
+00:36:12,280 --> 00:36:15,900
+المفروض انتوا .. بس دايما انا .. دايما بقول في كل
+
+450
+00:36:15,900 --> 00:36:19,760
+الهادات انت بدأت تعتمد على نفسك ماشي الحال مفروض
+
+451
+00:36:19,760 --> 00:36:22,320
+انتوا نسكوا عملته ال installation و ضربته على
+
+452
+00:36:22,320 --> 00:36:28,580
+شغلتها دي يعني اتعلم .. انك تتعلم على نفسك اكتر من
+
+453
+00:36:28,580 --> 00:36:35,220
+الآخرين برضه ماشي الحال okay
+
+454
+00:36:35,220 --> 00:36:35,600
+ماشي
+
+455
+00:36:45,110 --> 00:36:50,410
+قلتلي انت قبل قلدك تستخدم ال IDE تبعهم و تعمل كل
+
+456
+00:36:50,410 --> 00:36:54,630
+شي باللي عندهم او تستخدم external tools و هم
+
+457
+00:36:54,630 --> 00:36:58,390
+عاملينك manager بيسهلك الاشياء تمام ولا؟ عاملينك
+
+458
+00:36:58,390 --> 00:37:01,090
+manager بيسهلك الكلام
+
+459
+00:37:11,240 --> 00:37:15,440
+أتيت للمرحلة الأخيرة ان اكتئن programming و
+
+460
+00:37:15,440 --> 00:37:23,920
+refining لل target PLD جولال
+
+461
+00:37:23,920 --> 00:37:27,580
+بلس اندرويد بتطلع ال file اسمه ال configuration
+
+462
+00:37:27,580 --> 00:37:33,280
+file تمام هو اللي استخدم برامج برامج اللي هو ال
+
+463
+00:37:33,280 --> 00:37:38,900
+PLD عن
+
+464
+00:37:38,900 --> 00:37:40,420
+طريق programer
+
+465
+00:37:43,440 --> 00:37:47,720
+إذا ال PLD مش موجودة بال .. في ال design يعني برا
+
+466
+00:37:47,720 --> 00:37:53,620
+فى العادة بيكون فى عندى PLD programmer جهاز بسيط
+
+467
+00:37:53,620 --> 00:37:57,680
+كده و بيجي معاه software تبعه ي uninstall ال
+
+468
+00:37:57,680 --> 00:38:01,760
+software على ال PC أو laptop ي connect ال
+
+469
+00:38:01,760 --> 00:38:05,040
+programmer ب .. بكون ب some cable فالعادة بيكون
+
+470
+00:38:05,040 --> 00:38:09,800
+serial أو USB اللى هو cable أو حاجة سبيها بتحط ال
+
+471
+00:38:09,800 --> 00:38:12,740
+IC في ال programmer كمان فى ال socket
+
+472
+00:38:15,780 --> 00:38:19,220
+و طبعا الترفيه .. ال .. ال .. ال .. ال .. ال .. ال
+
+473
+00:38:19,220 --> 00:38:23,620
+.. ال .. ال .. ال .. ال interface تبعه و بتعرفله
+
+474
+00:38:23,620 --> 00:38:27,600
+ال file و بتحمل ال file اللي هو بال PLD، تمام؟ با��
+
+475
+00:38:27,600 --> 00:38:30,940
+.. بال PLD ع طريق الاشي اللي هو ال programmer،
+
+476
+00:38:30,940 --> 00:38:31,480
+تمام؟
+
+477
+00:38:37,240 --> 00:38:39,880
+هو نفس ال grammar و كمان eraser على فكرة لو .. لو
+
+478
+00:38:39,880 --> 00:38:42,940
+ممكن امسحلكيها لو بدك تمام؟ it can be لو في .. لو
+
+479
+00:38:42,940 --> 00:38:45,420
+في .. لو في something it can be ايش؟ it can be
+
+480
+00:38:45,420 --> 00:38:54,960
+اللي هو erased تمام؟ okay و بتأكدلك انه بعد ما
+
+481
+00:38:54,960 --> 00:38:57,980
+تبرمجها انه it is ايش؟ grammed اللي هو properly او
+
+482
+00:38:57,980 --> 00:39:03,080
+correctly ده
+
+483
+00:39:03,080 --> 00:39:06,880
+.. ده السوء ده اللي راح يديني الشمالOkay ماشي
+
+484
+00:39:06,880 --> 00:39:11,100
+فالبعد
+
+485
+00:39:11,100 --> 00:39:13,860
+انت بعد ما برمجتها صار عندك خلاص physical PND فيها
+
+486
+00:39:13,860 --> 00:39:15,940
+ال design شايفوا اذا فيه اياش فيها ال complete
+
+487
+00:39:15,940 --> 00:39:22,900
+اياش اللي هو design لكن في PND اخرى منه اتانى مرات
+
+488
+00:39:22,900 --> 00:39:29,760
+بتكون ال PND ملحومة في ال part تبقى بتقول there is
+
+489
+00:39:29,760 --> 00:39:33,560
+no way انك تفكر الحم و تطلعها okay
+
+490
+00:39:35,860 --> 00:39:38,940
+اللي جرب منكوا الاشي هذا انا جربتهوا الاشي هذا بقى
+
+491
+00:39:38,940 --> 00:39:41,700
+لك؟ يعني ال .. ال .. ال .. اللي مسك soldering iron
+
+492
+00:39:41,700 --> 00:39:44,200
+بإيده وقعد يلحمه وكده واخده بقى لك بيعرف الكلام
+
+493
+00:39:44,200 --> 00:39:48,080
+هذا كويس لو انت بال pins المسافة بين كل بال pin و
+
+494
+00:39:48,080 --> 00:39:52,260
+التاني بتكون very very small بتكون small و لو جبت
+
+495
+00:39:52,260 --> 00:39:54,640
+اي soldering iron عادية بشكل ما اللي لو حاولت
+
+496
+00:39:54,640 --> 00:39:56,760
+انساح بسيح الجسد اللي بتسيح على بعضها بتلخمط
+
+497
+00:39:56,760 --> 00:40:00,660
+الدنيا خلاص راحس ال board كله معناه؟ و التالي في
+
+498
+00:40:00,660 --> 00:40:06,330
+أنواع من ال PLDs هدولبتكون هي manufacture بحيث
+
+499
+00:40:06,330 --> 00:40:09,270
+انها it can be programmed و هي in system بيسموها
+
+500
+00:40:09,270 --> 00:40:17,170
+in system programmable و هي في ال system تمام و
+
+501
+00:40:17,170 --> 00:40:27,450
+نفس ال PLD بيكون فيها اللي هي code تمام بتعاون مع
+
+502
+00:40:27,450 --> 00:40:31,870
+ال software اللي على ال .. على ال .. على ال laptop
+
+503
+00:40:31,870 --> 00:40:40,230
+بتتوصل عن طريقاللي هي serial كيو اللي عادي و يكون
+
+504
+00:40:40,230 --> 00:40:45,670
+ال software مركب على ال laptop و ال PLD فيها some
+
+505
+00:40:45,670 --> 00:40:49,210
+logic .. some program .. some program و بتالي
+
+506
+00:40:49,210 --> 00:40:52,170
+هتفهم على أنه بيكون فيها ال mind controller
+
+507
+00:40:52,170 --> 00:40:54,830
+embedded system صغير كده بس عشان لما تيتبرمجها
+
+508
+00:40:54,830 --> 00:40:56,990
+بتتعامل مع ال software اللي .. اللي صورت على ال
+
+509
+00:40:56,990 --> 00:41:02,910
+laptop يبرمجلك إياه تموّة لأيعني لفش ال PLD نفسها
+
+510
+00:41:02,910 --> 00:41:05,530
+غير اللي وش تبقى على جام فيه ماكو ترحب مع ال هضوء
+
+511
+00:41:05,530 --> 00:41:08,550
+مع ال firmware تبعه ال firmware عشان يعرف ال
+
+512
+00:41:08,550 --> 00:41:12,650
+provision دكياها انت ما هو لأ و بلك اين عم
+
+513
+00:41:12,650 --> 00:41:15,130
+فالاتنين in cooperation بتعاون و ال firmware اللي
+
+514
+00:41:15,130 --> 00:41:17,430
+على ال PLD مع ال software اللي على ال laptop
+
+515
+00:41:17,430 --> 00:41:23,950
+بتتبرمج و هي in system و هي اياش in system من غير
+
+516
+00:41:23,950 --> 00:41:29,750
+ما تشيلهابالتالي تخيل بيوفرلك كثير في ال cost و من
+
+517
+00:41:29,750 --> 00:41:37,210
+حية الأمان و صحة الأشي و الغلبة و ال risk و
+
+518
+00:41:37,210 --> 00:41:40,370
+هو في العادة إذا إشي program و ال system بيكتبلك
+
+519
+00:41:40,370 --> 00:41:44,470
+جابلي الرقم تبعها ISP يعني in system programmable
+
+520
+00:41:44,470 --> 00:41:51,630
+تلاحظ هنا هذي 22V10 بس ISP يعني in system
+
+521
+00:41:51,630 --> 00:41:56,020
+programmable يعني تتبرمج و هي أياشو هي في ال .. في
+
+522
+00:41:56,020 --> 00:42:12,620
+ال .. في ال .. في ال system سواء
+
+523
+00:42:12,620 --> 00:42:17,080
+برمجة ال PLD خارجيا او كانت في ال system و برمجتها
+
+524
+00:42:17,080 --> 00:42:19,420
+بدأت تعمل verification اتاكدة شغالة و هي في ال
+
+525
+00:42:19,420 --> 00:42:23,060
+system الحقيقي في الاشياء عادة special device مش
+
+526
+00:42:23,060 --> 00:42:28,770
+ده كله كدا هناتمام؟ أشهر هي بيكون دورة عالية في
+
+527
+00:42:28,770 --> 00:42:33,030
+الانترنت ال device بيسموه اللي هو state and timing
+
+528
+00:42:33,030 --> 00:42:38,330
+analyzer state and إيش؟ and timing analyzer state
+
+529
+00:42:38,330 --> 00:42:41,090
+and timing إيش؟ اللي هو analyzer هذا اللي هو
+
+530
+00:42:41,090 --> 00:42:46,010
+device ممكن تركب توصل معاه واحد بالك data bus و
+
+531
+00:42:46,010 --> 00:42:49,570
+address bus و signal control شغلات ممكن يوصل ال
+
+532
+00:42:49,570 --> 00:42:57,350
+اكتر من 200 signal واحد بالك؟و clocks و شغلات بحيث
+
+533
+00:42:57,350 --> 00:42:59,710
+تعمل ال proofing و ال testing لان ال issue انه
+
+534
+00:42:59,710 --> 00:43:02,790
+شغال في ال set و لا مش شغال بالاضافة ل ال set ال
+
+535
+00:43:02,790 --> 00:43:06,290
+timing analyzers في شغلات صغيرة بسيطة و بالأسف
+
+536
+00:43:06,290 --> 00:43:09,110
+ليست موجودة عندكم في المعامل مفروض كلها موجودة زي
+
+537
+00:43:09,110 --> 00:43:11,890
+اللي هي ال logic probe و ال logic pulsar و ال
+
+538
+00:43:11,890 --> 00:43:14,030
+current tracer و الحاجات هذه استخدمتوها في ال
+
+539
+00:43:14,030 --> 00:43:19,490
+digital design lab استخدمتوها ال logic probe أي
+
+540
+00:43:19,490 --> 00:43:22,820
+واحد تمامفي ال logic probe و ال logic pulser، هذه
+
+541
+00:43:22,820 --> 00:43:26,860
+أدوات تعمل shooting devices بسيطة، تمام؟ بس ال
+
+542
+00:43:26,860 --> 00:43:29,720
+secreted الاشي اللي هو ال timing and logic is اللي
+
+543
+00:43:29,720 --> 00:43:34,560
+هو analyzers تستخدم في ال testing النهائي لما تكون
+
+544
+00:43:34,560 --> 00:43:39,400
+الاشي ال system physically معمولفبتعمل test and
+
+545
+00:43:39,400 --> 00:43:42,660
+see هل شغال و لا مش شغال اذا مش شغال بتقيد و تشوف
+
+546
+00:43:42,660 --> 00:43:46,660
+انت ايش المراحل اللي هترجعلها ممكن في خطأ في ال
+
+547
+00:43:46,660 --> 00:43:51,960
+design خطأ في ال timing ال socket ال chip نفسها مش
+
+548
+00:43:51,960 --> 00:44:01,920
+مش شغالة ال PLD فيها problem مش الحال لكن
+
+549
+00:44:01,920 --> 00:44:06,230
+جايلك هنا statute مهمة كتيرهو تستخدم ال
+
+550
+00:44:06,230 --> 00:44:12,750
+verification of the program PLD عوضا
+
+551
+00:44:12,750 --> 00:44:17,930
+عن انك اللي هو ال simulation تقول خلاص ما انا ما
+
+552
+00:44:17,930 --> 00:44:21,070
+زال هعمل في الآخر اللي هو verification ال PLD و في
+
+553
+00:44:21,070 --> 00:44:24,010
+ال system باستخدام ال logic props و pulses و
+
+554
+00:44:24,010 --> 00:44:29,030
+tracers و logic and state and time analyzers
+
+555
+00:44:29,030 --> 00:44:35,480
+مابنزمنيش اعمل simulationخلّيها للآخر، لأ، انت
+
+556
+00:44:35,480 --> 00:44:39,520
+بتضيع وقت موجود على الفضل، مهبولك؟ لأنه أي رزاق
+
+557
+00:44:39,520 --> 00:44:43,920
+مهما كانت حوية وحريص، هيكون .. هيكون فيه bugs مش
+
+558
+00:44:43,920 --> 00:44:47,320
+.. بدأ أقولك some bug، مش هيك و لا، اذا .. bugs و
+
+559
+00:44:47,320 --> 00:44:52,180
+أغلاط و كدهفالمفروض انك تطلع الشركة دي very early
+
+560
+00:44:52,180 --> 00:44:54,540
+جاي ما توصل ال physical implementation مش هيك و لا
+
+561
+00:44:54,540 --> 00:44:58,700
+اصلا انت بعد ما تبر كل الحاجات هادئ و مسلسل و سليم
+
+562
+00:44:58,700 --> 00:45:00,540
+و تمام يمكن لما تحطها في system as a service كمان
+
+563
+00:45:00,540 --> 00:45:03,360
+كنت في بالك في انواع تانية من ايات من القطار اللي
+
+564
+00:45:03,360 --> 00:45:08,220
+همتيجي تحطها تمام يمكن جوتل ضربتلك مثال برا اللي
+
+565
+00:45:08,220 --> 00:45:12,900
+فاتت يمكن انت في احد ال pin تبع ال PID هيمتمشله ك
+
+566
+00:45:12,900 --> 00:45:16,780
+output تمام و في الشركة في ال board اللي حاططه فيه
+
+567
+00:45:16,780 --> 00:45:20,470
+it is feeding مثلا عدد من inputs تماميمكن ان تدريب
+
+568
+00:45:20,470 --> 00:45:26,810
+كيابيليتي ال PLD اكتر من 5 انبوت لكن هو في ال
+
+569
+00:45:26,810 --> 00:45:31,270
+board مشبك مع كام output more than 5 وانت مش عامل
+
+570
+00:45:31,270 --> 00:45:36,690
+حسابه بس هو انت لو انك حويت اصلا في الأساس المفروض
+
+571
+00:45:36,690 --> 00:45:40,320
+من اول تكون عامل حسابه قبل ما هدأ حساب ال designفي
+
+572
+00:45:40,320 --> 00:45:44,580
+اختيارك لمن؟ لل PLD لأن نفس ال PLD على فكرة اي
+
+573
+00:45:44,580 --> 00:45:48,280
+الاتريال اي device سواء Data او Analog ايله حاجة
+
+574
+00:45:48,280 --> 00:45:51,380
+تسمى Electrical Characteristics تمام ولا لا غير
+
+575
+00:45:51,380 --> 00:45:54,220
+الحاجات ال functionality الحاجات ال ethical لازم
+
+576
+00:45:54,220 --> 00:45:56,980
+تكون انت كوتنش دي لازم تشوف انت ناوي توصلها مع عشر
+
+577
+00:45:56,980 --> 00:45:59,180
+input طب العشر في كل input بده كم؟ بده كم ميكرو
+
+578
+00:45:59,180 --> 00:46:02,080
+أمبير او كده؟ بده كده تجمعهم طيب هذا ال output
+
+579
+00:46:02,080 --> 00:46:04,580
+بيقدر اللي في حالتي اللي هيدي كم و في حالتي اللي
+
+580
+00:46:04,580 --> 00:46:11,470
+هو يديك كم و تطلع على ال data sheet تبعهاإذا وف
+
+581
+00:46:11,470 --> 00:46:25,810
+بالمطلوب كان بها إذا ما بدأت تختار PLD غير الوثيقة
+
+582
+00:46:25,810 --> 00:46:37,970
+الوثيقة الوثيقة
+
+583
+00:46:37,970 --> 00:46:38,590
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+584
+00:46:38,590 --> 00:46:38,590
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+585
+00:46:38,590 --> 00:46:38,590
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+586
+00:46:38,590 --> 00:46:38,590
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+587
+00:46:38,590 --> 00:46:38,590
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+588
+00:46:38,590 --> 00:46:38,610
+الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة الوثيقة
+
+589
+00:46:38,610 --> 00:46:41,530
+الوثيالـ production testing اللى هى جهزته لما
+
+590
+00:46:41,530 --> 00:46:46,250
+بيبرمج ال PLD الواحدة هل ال PLD اللى هتبرمج صح و
+
+591
+00:46:46,250 --> 00:46:49,530
+لا مش صح لإن هتبيبرمجش إلك بعد ما يحطها فى ال
+
+592
+00:46:49,530 --> 00:46:52,630
+system إنه ال system يشتغل زى ما بدها هذا موضوع
+
+593
+00:46:52,630 --> 00:46:56,210
+تانى لكن احنا we are going beyond أكتر من حاجات
+
+594
+00:46:56,210 --> 00:46:58,850
+إشياء ده احنا برمجناها و ال grammar نفسه تأكد أنها
+
+595
+00:46:58,850 --> 00:47:02,590
+سليمة فالبقى لك فى حاجة هقولها برضه أضيفها لجهة و
+
+596
+00:47:02,590 --> 00:47:06,350
+نفس ال grammar بيبرمج بيمسحلك و بيبرمج و بيقولك
+
+597
+00:47:06,350 --> 00:47:09,750
+وذا برمج ات verified على أنه برمج مظبوطبيقارن ال
+
+598
+00:47:09,750 --> 00:47:12,250
+.. بيقرا ال .. ال .. ال PLD تاني و بيقارن .. و
+
+599
+00:47:12,250 --> 00:47:15,270
+بيقارنها بالـ covariation file if they are .. if
+
+600
+00:47:15,270 --> 00:47:15,810
+they are .. if they are .. if they are .. if they
+
+601
+00:47:15,810 --> 00:47:24,490
+are .. if they are .. if they are .. if
+
+602
+00:47:24,490 --> 00:47:25,070
+they are .. if they are .. if they are .. if they
+
+603
+00:47:25,070 --> 00:47:25,070
+are .. if they are .. if they are .. if they are
+
+604
+00:47:25,070 --> 00:47:25,070
+.. if they are .. if they are .. if they are .. if
+
+605
+00:47:25,070 --> 00:47:25,150
+they are .. if they are .. if they are .. if they
+
+606
+00:47:25,150 --> 00:47:25,290
+are .. if they are .. if they are .. if they are
+
+607
+00:47:25,290 --> 00:47:25,630
+.. if they are .. if they are .. if they are .. if
+
+608
+00:47:25,630 --> 00:47:27,110
+they are .. if they are .. if they are .. if they
+
+609
+00:47:27,110 --> 00:47:27,110
+are .. if they are .. if they are .. if they are
+
+610
+00:47:27,110 --> 00:47:27,110
+.. if they are .. if they are .. if they are .. if
+
+611
+00:47:27,110 --> 00:47:27,110
+they are .. if they are .. if they are .. if they
+
+612
+00:47:27,110 --> 00:47:27,170
+are .. if they are .. if they are .. if they are
+
+613
+00:47:27,170 --> 00:47:35,010
+.. if they are .. if
+
+614
+00:47:35,010 --> 00:47:38,750
+they are ..
+
+615
+00:47:38,750 --> 00:47:38,750
+if
+
+616
+00:47:43,840 --> 00:47:47,680
+خلّيني أعد هالجيلة أنل��ص يعني أنا كنت حاد في ال
+
+617
+00:47:47,680 --> 00:47:51,500
+part هذا لكن بدي أقوله مرتين بصراحة مهم هالجيلة
+
+618
+00:47:51,500 --> 00:47:53,880
+هنتجيها مرين على design methodology كامل مش هيك و
+
+619
+00:47:53,880 --> 00:47:57,520
+لا نشوف عديش ميزات مرة أخرى عشان نسترجع ال ..
+
+620
+00:47:57,520 --> 00:48:04,180
+الاشي اللي هو تبعنا okay ماشي ال advantage تبعتها
+
+621
+00:48:04,180 --> 00:48:10,140
+سمناها
+
+622
+00:48:10,140 --> 00:48:15,600
+PhD LPLD design methodology مش هيك و لاOkay اول
+
+623
+00:48:15,600 --> 00:48:19,600
+اشي بتقدر
+
+624
+00:48:19,600 --> 00:48:21,860
+تعمل عن طريقها management و design ل complex
+
+625
+00:48:21,860 --> 00:48:28,000
+systems مش هيك ولا اذا انت مشيت systematic بالحسب
+
+626
+00:48:28,000 --> 00:48:30,880
+ال precautions اللي احنا بيانناها بغال نظر عن
+
+627
+00:48:30,880 --> 00:48:34,640
+complexity تبعت ال system بيسهلك الموضوع يسمونه
+
+628
+00:48:34,640 --> 00:48:39,040
+divide and conquer مش هيك ولا اي نعم بتقدر توصف ال
+
+629
+00:48:39,040 --> 00:48:40,720
+complex systems هو behavior او
+
+630
+00:48:43,350 --> 00:48:48,210
+توصفه بأكتر من level من التفصيل و abstraction
+
+631
+00:48:48,210 --> 00:48:54,650
+تمام؟ okay
+
+632
+00:48:54,650 --> 00:48:57,550
+ده أول إشي تقدر تعمل design ل complex system مع
+
+633
+00:48:57,550 --> 00:49:00,490
+مكانة ال communication تبعته إذا انت تبعت الطريقة
+
+634
+00:49:00,490 --> 00:49:06,850
+هذه بسهولة تاني إشي انت
+
+635
+00:49:06,850 --> 00:49:12,490
+تلاحظ you are using a single VHDA languageو للوش
+
+636
+00:49:12,490 --> 00:49:17,190
+دي كتبنا فيها it's unscripted file صح ولا؟ و كتبنا
+
+637
+00:49:17,190 --> 00:49:21,090
+فيها كمان ياش .. it's a spreadsheet و لممكن كمان
+
+638
+00:49:21,090 --> 00:49:25,810
+كتب فيها كمان specification كنا ذكرناها لو بدك هو
+
+639
+00:49:25,810 --> 00:49:28,770
+شريف العادة بتاعة كتابة كده بالجلم يعني على ورقة و
+
+640
+00:49:28,770 --> 00:49:32,910
+جلم كده يعني مش بلغة عادية يعني لكن if you want to
+
+641
+00:49:32,910 --> 00:49:36,970
+be more accurate و exactبتقدر تكتب ال expression
+
+642
+00:49:36,970 --> 00:49:41,450
+برضه بستخدام ال EI اللى هو ال VHDL مش هيكوا لأ ف
+
+643
+00:49:41,450 --> 00:49:43,050
+ال just one language حتى ال timing model اللى
+
+644
+00:49:43,050 --> 00:49:46,050
+بيطلع في الآخر ال timing model مكتوب بال EI بال
+
+645
+00:49:46,050 --> 00:49:52,730
+VHDL مش هيكوا لأ okay فمعناته انت بتتعلم فقط just
+
+646
+00:49:52,730 --> 00:49:55,790
+one language و هذا بيسهل الاشي كتير مش هيكوا لأ
+
+647
+00:49:55,790 --> 00:49:58,570
+لأنه في الآخر language مش غاية مش هي الهدف مش
+
+648
+00:49:58,570 --> 00:50:01,730
+هيكوا لأ انا بدي design عادي اذا بدي اعمله
+
+649
+00:50:01,730 --> 00:50:06,390
+automationفمش كويس اقعد اتنطط بين اللغة وكذا و ..
+
+650
+00:50:06,390 --> 00:50:11,230
+اوكي ماشي، تاني اشي ان ال BGDL ماهواش حكر زي ما
+
+651
+00:50:11,230 --> 00:50:14,870
+نقول من قبل IEEE او .. او كذا او من قبل vendor
+
+652
+00:50:14,870 --> 00:50:19,270
+معين، لذلك بتلاقي ال .. ال .. ال BGDL is يعني اشي
+
+653
+00:50:19,270 --> 00:50:22,790
+عام common مشترك متاح للجميع و بتالي the size
+
+654
+00:50:22,790 --> 00:50:28,160
+المالي are portableطبعا اذا
+
+655
+00:50:28,160 --> 00:50:35,420
+كتبت في الوصف
+
+656
+00:50:35,420 --> 00:50:37,400
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+657
+00:50:37,400 --> 00:50:38,860
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+658
+00:50:38,860 --> 00:50:38,860
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+659
+00:50:38,860 --> 00:50:38,900
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+660
+00:50:38,900 --> 00:50:38,900
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+661
+00:50:38,900 --> 00:50:39,860
+الوصف الوصف الوصف الوصف الوصف الوصف الوصف الوصف
+
+662
+00:50:39,860 --> 00:50:52,660
+الوصف الوصف الوصف الوصف ال
+
+663
+00:50:53,120 --> 00:50:56,620
+لو حد عمل design ل لابس ل components بيشتغل و
+
+664
+00:50:56,620 --> 00:50:59,780
+يقبلك جاهزة تقد�� تعملها download تشتغلها تستخدمها
+
+665
+00:50:59,780 --> 00:51:05,760
+تمام و تعملها compilation عادي من غير اي مشاكل
+
+666
+00:51:05,760 --> 00:51:09,640
+بعدين
+
+667
+00:51:09,640 --> 00:51:13,420
+بالنسبة ل ال tools عندك tools كتيرة تمام عندك ada
+
+668
+00:51:13,420 --> 00:51:19,550
+tools موجودة تمامسواء كومبيلار أو تشاجر أو
+
+669
+00:51:19,550 --> 00:51:23,450
+simulators أو place and route اللي هو tools
+
+670
+00:51:23,450 --> 00:51:27,190
+available و they are powerful لإنك تستخدمهم اللي
+
+671
+00:51:27,190 --> 00:51:31,810
+هو زي ما بدك مش هيك ولا .. بس في ال PLVD vendor
+
+672
+00:51:31,810 --> 00:51:34,990
+بتديلك اللي هي شوية ممكن بالذات place and route
+
+673
+00:51:36,670 --> 00:51:40,150
+بتعامل في الاخر مع ال PLD بدي like اللي ياش ال
+
+674
+00:51:40,150 --> 00:51:45,050
+place and route tool for اللي هو free مش هيك ولا
+
+675
+00:51:45,050 --> 00:51:49,710
+اين عارف فال availability تبعت ال tools هذي بيسهلك
+
+676
+00:51:49,710 --> 00:52:01,710
+اللي هو ال design اللي هو كتير بعدين
+
+677
+00:52:01,710 --> 00:52:04,130
+ممكن تكتب اللي هو design استلاحة لو مانحنا نكتب
+
+678
+00:52:04,130 --> 00:52:09,160
+اول designأول مرة اللي هو deception file مابعتمدش
+
+679
+00:52:09,160 --> 00:52:11,520
+على ال device .. هل لما كتبنا في الأول ايش ال
+
+680
+00:52:11,520 --> 00:52:13,660
+other قولنا بدنا ال PLD فعلا ممكن نجيبنا سيرة PLD
+
+681
+00:52:13,660 --> 00:52:17,640
+و لا كده؟ ال device independentإذا انت بس لغاية
+
+682
+00:52:17,640 --> 00:52:20,100
+المرحلة حد ما مابدأتش ال functionality خلاص لا
+
+683
+00:52:20,100 --> 00:52:24,360
+بتطلع على ثلجزر ولا على ال playa android ولا إشي
+
+684
+00:52:24,360 --> 00:52:27,340
+انت بهمك ال functionality تايم ال design كله تتأكد
+
+685
+00:52:27,340 --> 00:52:29,400
+ان ال functionality is correct و بتخلي الاشي على
+
+686
+00:52:29,400 --> 00:52:33,940
+غيرك أو مرحلة تانية بتطلع على ال devices وبتاع
+
+687
+00:52:33,940 --> 00:52:37,180
+اللي ممكن تعمل design أول بالذات أول file
+
+688
+00:52:37,180 --> 00:52:38,780
+independent ده تعتمدش بالمرة بيعتمدش على
+
+689
+00:52:38,780 --> 00:52:41,900
+التكنولوجيا مش هيك و لا بيعتمدش على specific PLD
+
+690
+00:52:41,900 --> 00:52:47,170
+مظبوط و لا أيه نوع سواء structure أو behaviorOkay
+
+691
+00:52:47,170 --> 00:53:00,090
+ماشي و
+
+692
+00:53:00,090 --> 00:53:03,530
+التالي بتمكنك بطريقة هذه انك تعمل prototyping
+
+693
+00:53:03,530 --> 00:53:09,470
+بسرعة proof of concept عندك فكرةو هتبقى لك تعمل
+
+694
+00:53:09,470 --> 00:53:12,330
+design اللي هو على السريع بال VHDL و simulation و
+
+695
+00:53:12,330 --> 00:53:18,170
+كده و تلاقي اللي هو مظبوط تمام ممكن تعمل .. تنتج
+
+696
+00:53:18,170 --> 00:53:23,370
+شوية .. اكمل chip بس منها ماشي الحال تمام لو الاشي
+
+697
+00:53:23,370 --> 00:53:29,670
+اللي هو نجح ممكن تحوله ل ASICS تسموها دي
+
+698
+00:53:29,670 --> 00:53:35,410
+applications circuit by circuit تمام يعني ايش
+
+699
+00:53:35,410 --> 00:53:36,130
+ASICS
+
+700
+00:53:38,690 --> 00:53:44,310
+بعد ما تعمل اللي هو ال design وبتبعته ل .. بنعمل
+
+701
+00:53:44,310 --> 00:53:47,050
+الشهادة عندك في ال .. في ال site لل factory
+
+702
+00:53:47,050 --> 00:53:51,030
+مباشرة، بيعمل optimization أكتر واخد بقية لك،
+
+703
+00:53:51,030 --> 00:53:53,670
+إليك، ونفس ال functionality و ال design بالوصفات
+
+704
+00:53:53,670 --> 00:53:56,620
+اللي انت بعتها بيحطولك إيه هبقاش one and shipone
+
+705
+00:53:56,620 --> 00:54:00,840
+ash one chip وده بتساعد بالخطوات إذا بتكتمل إنت زي
+
+706
+00:54:00,840 --> 00:54:05,000
+ما نقول high production يعني كمية عالية تمام؟
+
+707
+00:54:05,000 --> 00:54:10,280
+بيطلع أرخص .. بيطلع الأرخص اللي هو ب .. بكتير
+
+708
+00:54:10,280 --> 00:54:15,500
+تمام؟و برضه again انت لا تحتاج انك تحوله ل ASIC لو
+
+709
+00:54:15,500 --> 00:54:21,060
+تعمله إنتاج عن طريق ال ASIC لا تحتاج انك تكتب ال
+
+710
+00:54:21,060 --> 00:54:27,460
+design بلغة جديدة نفس ال VCL نفس الفايز اللي طلعت
+
+711
+00:54:27,460 --> 00:54:30,960
+من المراحل الدراسية المختلفة اللي ��صلا كتبه ال VCL
+
+712
+00:54:30,960 --> 00:54:32,100
+هي اللي بتبعتها
+
+713
+00:54:42,760 --> 00:54:45,020
+فاكركم فيها في مرة تانية كنا بيقول ال بيش تقيل
+
+714
+00:54:45,020 --> 00:54:47,700
+اختصار لإيش ال ال بيه from a very high speed
+
+715
+00:54:47,700 --> 00:54:49,860
+integrated circuit hardware description language
+
+716
+00:54:49,860 --> 00:54:52,820
+بيش hardware description language مش هيك و لا ممكن
+
+717
+00:54:52,820 --> 00:54:57,400
+هرجعنا من الأول ماشي الحال okay لان خلصت الشبطة
+
+718
+00:54:57,400 --> 00:54:59,740
+لهذه الجهة الشبطة خلصت تقريبا okay
+
+719
+00:55:05,660 --> 00:55:08,820
+اه فى شغل اللى بقولك عليها مش كل ال constructs
+
+720
+00:55:08,820 --> 00:55:12,520
+تعرفى زى ال R تنزجهم، كنا ذاكرناها مش هيكواها لأ،
+
+721
+00:55:12,520 --> 00:55:16,260
+فى بعضها are not فى الكتاب هذا و يمكن كل كتب
+
+722
+00:55:16,260 --> 00:55:19,340
+دراستها بيحصل إنه إيش بيستخدم الحياتات اللى ممكن
+
+723
+00:55:19,340 --> 00:55:23,280
+تتحول ل hardware، لعملها إيش؟ tensions، فى بعض
+
+724
+00:55:23,280 --> 00:55:28,280
+التراكيب ال constructs مابتتحولش ل hardware، واخد
+
+725
+00:55:28,280 --> 00:55:32,100
+بالك؟ أيه نعملذلك في الكتاب هذا هتلاقي انه مستخدم
+
+726
+00:55:32,100 --> 00:55:35,320
+فقط ال constructs اللى هى اللى ممكن تحول اليهاش
+
+727
+00:55:35,320 --> 00:55:38,000
+اللى هو ال hardware
+
+728
+00:56:06,610 --> 00:56:10,950
+هذا ما دي لك رقم IEEEإذا كنت تتبع هذه المعاملة،
+
+729
+00:56:10,950 --> 00:56:13,410
+فإنك تستخدم مصطلحات استثمارية استثمارية استثمارية
+
+730
+00:56:13,410 --> 00:56:18,890
+استثمارية استثمارية إذا كنت
+
+731
+00:56:18,890 --> 00:56:27,110
+تتبع هذه المعاملة، فإنك تستخدم مصطلحات استثمارية
+
+732
+00:56:27,110 --> 00:56:35,570
+استثمارية استثمارية
+
+733
+00:56:46,280 --> 00:56:49,740
+فاللي بقى لك ال test matches are not judged و
+
+734
+00:56:49,740 --> 00:56:51,760
+قلتلي مسموح لك في ال test matches بالتحديد و
+
+735
+00:56:51,760 --> 00:56:55,520
+استخدم أي شيء مش سطر يكون اياش تتجاربه لأنه اصلا
+
+736
+00:56:55,520 --> 00:56:57,900
+ال test matches مش هعملها synthesis هو بعمل سلسجل
+
+737
+00:56:57,900 --> 00:57:02,360
+لمين ل design description file مش هيك ولا الأصل
+
+738
+00:57:02,360 --> 00:57:05,550
+الأولانيالتست بنش فقط يعني لتستجلال simulation
+
+739
+00:57:05,550 --> 00:57:08,730
+وستخدمتها مين ال simulation التلت أنواع ال
+
+740
+00:57:08,730 --> 00:57:11,070
+simulation ال functional و ال post tenses و ال
+
+741
+00:57:11,070 --> 00:57:16,290
+post place and rule فمافيش section على استخدام أي
+
+742
+00:57:16,290 --> 00:57:20,450
+statement جوا a test benches تمام whether it is
+
+743
+00:57:20,450 --> 00:57:24,510
+synthesizable or not مافيش أي عياش مافيش اي اللي
+
+744
+00:57:24,510 --> 00:57:29,750
+هو consensus او اي test benches تمام okay ماشي
+
+745
+00:57:35,820 --> 00:57:38,060
+هنزلكوا انا ان شاء الله اللي هو assignment
+
+746
+00:57:38,060 --> 00:57:41,520
+problems اربعتاش و ستة و عشرين و اتنين و تلاتين
+
+747
+00:57:41,520 --> 00:57:45,260
+اتحلوهم و اتسلموهم و هكتبلكوا في ال word file ال
+
+748
+00:57:45,260 --> 00:57:47,960
+deadline تبعهم ان شاء الله بجدنا طب المرجع بنكمل
+
+749
+00:57:47,960 --> 00:57:48,300
+ان شاء الله
+

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/UDfinLiTSqg.srt

@@ -0,0 +1,3339 @@
+
+1
+00:00:20,970 --> 00:00:26,350
+السلام عليكم بسم الله اللي جئنا لو عندنا ثمانية
+
+2
+00:00:26,350 --> 00:00:31,130
+bits و بدك تمثل الأرقام it was complement range
+
+3
+00:00:31,130 --> 00:00:36,190
+المفروض من minus 128 إلى 127 على اعتبار الـ bit
+
+4
+00:00:36,190 --> 00:00:39,850
+الأخير هيكون الـ sign bit و تعالي عندك من ونات الـ
+
+5
+00:00:39,850 --> 00:00:43,410
+minus 128 تاخد one bit للـ sign بيبقى عندك سبعة
+
+6
+00:00:43,410 --> 00:00:46,890
+bits مش هيكوها لأ هيبصير اثنين والسبعة minus 128
+
+7
+00:00:46,890 --> 00:00:50,950
+هذا ليش اللي هي أكثر إيش negativeلكن أكثر شيء
+
+8
+00:00:50,950 --> 00:00:54,670
+positive هيكون عندك اللي هي اثنين أقصى سبعة ماينس
+
+9
+00:00:54,670 --> 00:00:57,930
+واحد الـ minus مش في القص أيوة الـ one hundred and
+
+10
+00:00:57,930 --> 00:01:00,890
+twenty minus one hundred بيطلع 127 و كده لو عندك
+
+11
+00:01:00,890 --> 00:01:04,910
+اثنين و ثلاثين اللي هو bits زي هذه الـ integer
+
+12
+00:01:04,910 --> 00:01:09,090
+هيكون اللي هي الـ most positive نبدأ الـ positive
+
+13
+00:01:09,090 --> 00:01:13,290
+أسهل بدأت آخذ one bit في الأول أمين للـ last sign
+
+14
+00:01:13,290 --> 00:01:17,550
+تبقى عندك كم واحد و ثلاثين اثنين أقصى واحد و
+
+15
+00:01:17,550 --> 00:01:17,930
+ثلاثين
+
+16
+00:01:22,710 --> 00:01:27,130
+بيديلك واحد قدامه واحد و ثلاثين زيرو بس هذا بيده
+
+17
+00:01:27,130 --> 00:01:31,510
+اثنين و ثلاثين بيت مش هيك ولا بتنقص واحد بيديلك 
+
+18
+00:01:31,510 --> 00:01:34,910
+واحد و ثلاثين وان و اتالي إيش واحد و ثلاثين بيت و
+
+19
+00:01:34,910 --> 00:01:37,090
+بيبقى الـ bit للـ sign ما عنده إيش اللي هي أكبر
+
+20
+00:01:37,090 --> 00:01:40,270
+رقم بظب ممكن يتمثل باثنين و ثلاثين بيت على اعتبار
+
+21
+00:01:40,270 --> 00:01:42,590
+الـ bit الأخر رقم اثنين و ثلاثين كيه اللي هو الـ
+
+22
+00:01:42,590 --> 00:01:47,160
+sign هيكون بـ zero الـ negativeالـ نجاتي المفروض إذا
+
+23
+00:01:47,160 --> 00:01:50,520
+نستخدم الـ two's يبقى على الـ minus أس واحد و
+
+24
+00:01:50,520 --> 00:01:54,680
+ثلاثين صفرة كتمة من غير صفرة هو البلد بس أنا حابب
+
+25
+00:01:54,680 --> 00:01:57,980
+أن أعملها symmetric لحظة لما أقول الـ minus 127 و
+
+26
+00:01:57,980 --> 00:02:02,000
+minus أس 127 يجب أن يكون symmetric بمعنى حوالين
+
+27
+00:02:02,000 --> 00:02:06,120
+الـ zero كم رقم positive بعد الـ zero 127 لكن كم
+
+28
+00:02:06,120 --> 00:02:09,890
+رقم negative it is not symmetricعشان أكون
+
+29
+00:02:09,890 --> 00:02:11,970
+symmetric قالوا بناشي القيمة الأخرى في الـ
+
+30
+00:02:11,970 --> 00:02:17,090
+negative بلاش تمام فاش فراح جمعنا ياش واحد صارت
+
+31
+00:02:17,090 --> 00:02:19,790
+minus اثنين اصلاح ثلاثين زاد واحد صار symmetric
+
+32
+00:02:19,790 --> 00:02:23,630
+صار ياش symmetric يعني عدد الأرقام الـ positive
+
+33
+00:02:23,630 --> 00:02:27,270
+اللي فوق الـ zero جد عدد الأرقام الـ negative اللي
+
+34
+00:02:27,270 --> 00:02:31,350
+تحت ياش اللي هو الـ zero وده فايدة رياضية على فكرة
+
+35
+00:02:31,350 --> 00:02:36,570
+لو تفكر فيها إيش ممكن يكون فايدتها لو فكرت فيها
+
+36
+00:02:38,550 --> 00:02:41,850
+خلّيه على جد ثمانية بيتز المص نجاتب الـ number
+
+37
+00:02:41,850 --> 00:02:45,130
+مجدهش في الـ تسكوب الـ mid minus 128 لو بديش يا
+
+38
+00:02:45,130 --> 00:02:48,650
+symmetric بدي عادي بدي أستخدم كل الـ range لكن لو
+
+39
+00:02:48,650 --> 00:02:52,870
+عندك رقم هلجيت أنا حاطط أنت رقم minus 128 مص نجاتب
+
+40
+00:02:52,870 --> 00:02:56,630
+على تبع أنت ثمانية بيتز one byلو جبت الـ negative
+
+41
+00:02:56,630 --> 00:02:59,870
+تبعه، المفروض minus راح يديلك زائد مية أو كم،
+
+42
+00:02:59,870 --> 00:03:04,610
+128، صح؟ هل الـ 128 تتمثل اللي هي بـ8 bits على تبع
+
+43
+00:03:04,610 --> 00:03:08,710
+الـ 7 اللي ما جبته الواحد لصين؟ لأ، مظلوط ولا لأ،
+
+44
+00:03:08,710 --> 00:03:11,470
+فجالك في نفس القيمة الأخيرة، عشان لو صدف إن واحد
+
+45
+00:03:11,470 --> 00:03:12,930
+مستخدم الـmost negative value بوده يجيب
+
+46
+00:03:12,930 --> 00:03:15,310
+الـnegative تبعها، يظل ممكن إياش تمتيلها إياش
+
+47
+00:03:15,310 --> 00:03:17,990
+بـrepresentation اللي هو الموجود، فعملوها
+
+48
+00:03:17,990 --> 00:03:19,430
+symmetric، مش الحال
+
+49
+00:03:44,790 --> 00:03:50,090
+الـ chapter هذا بتتكلم على الـ data flow style
+
+50
+00:03:50,090 --> 00:03:55,910
+combinational design عارف
+
+51
+00:03:55,910 --> 00:03:58,670
+إذا أنت بتعمل combinational design بطرق عادية
+
+52
+00:03:58,670 --> 00:04:03,510
+بتحتاج some kind of minimization مش هيك ولا .. لكن
+
+53
+00:04:03,510 --> 00:04:06,110
+بما أن الـ minimization process بتكون manual على
+
+54
+00:04:06,110 --> 00:04:09,710
+ورق زي curve mapو retabulation method و في طرق
+
+55
+00:04:09,710 --> 00:04:15,770
+أخرى ف it takes effort كبير مش شاكلها لأ زاد كمان
+
+56
+00:04:15,770 --> 00:04:18,310
+حتى قدرتك أنك تستخدم المال مثل العادية أنك
+
+57
+00:04:18,310 --> 00:04:21,090
+termination بتكون محدودة لأن أنت غاية أربع خمس
+
+58
+00:04:21,090 --> 00:04:25,590
+بلايوز تنعمل ستة بلايوز تنعمل باليد على ورق لكن
+
+59
+00:04:25,590 --> 00:04:30,890
+more than this يعني بيصير شبه شبه صعب كثير إذا
+
+60
+00:04:30,890 --> 00:04:37,370
+ما كانش صعب كثير جدا بس الحالبينما في عيوزك الـ VHDL
+
+61
+00:04:37,370 --> 00:04:39,670
+سواء بتعمل combination design أو sequential
+
+62
+00:04:39,670 --> 00:04:43,070
+الموازنش اللي بيعملها منين اللي هو الـ .. الـ sensor
+
+63
+00:04:43,070 --> 00:04:45,930
+و الـ place and route tools مشاكلها لأ أوتوماتيك
+
+64
+00:04:45,930 --> 00:04:49,850
+اللي بيعمل لك هي مشاكلها لأ طالع بيوفر لك وقت و time
+
+65
+00:04:49,850 --> 00:04:56,250
+كثير الـ VHDL فيها logical operators اللي هم الـ and
+
+66
+00:04:56,250 --> 00:05:02,070
+و الـ r و الـ xr و الـ nor و الـ x0
+
+67
+00:05:04,220 --> 00:05:08,520
+وفيها كمان النقطة اللي هذا بيعتبروه مش من ضمن الـ
+
+68
+00:05:08,520 --> 00:05:11,640
+logical ولو أن هو logical بيعتبروه مصلين على
+
+69
+00:05:11,640 --> 00:05:14,700
+اعتبار الـ periods of after residence أعلى من هدول
+
+70
+00:05:14,700 --> 00:05:18,600
+هو logical بس حاطينه في category ثاني هدول
+
+71
+00:05:18,600 --> 00:05:23,280
+الموجودين اللي هو بالـ VHDL
+
+72
+00:05:23,280 --> 00:05:31,640
+ومعرفين في الـ package اسمها standard في الـ package
+
+73
+00:05:44,120 --> 00:05:46,420
+وبيشتغلوا على الـ .. الـ .. الـ .. الـ .. الـ .. الـ
+
+74
+00:05:46,420 --> 00:05:48,340
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ ال
+
+75
+00:05:48,340 --> 00:05:48,360
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. 
+
+76
+00:05:48,360 --> 00:05:50,000
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ ال
+
+77
+00:05:50,000 --> 00:05:52,720
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. 
+
+78
+00:05:52,720 --> 00:05:54,160
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ ال
+
+79
+00:05:54,160 --> 00:05:54,440
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. 
+
+80
+00:05:54,440 --> 00:05:56,880
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ ال
+
+81
+00:05:56,880 --> 00:05:56,980
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. 
+
+82
+00:05:56,980 --> 00:05:57,100
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. 
+
+83
+00:05:57,100 --> 00:05:57,440
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ ال
+
+84
+00:05:57,440 --> 00:06:01,480
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. 
+
+85
+00:06:08,700 --> 00:06:13,240
+لو عندك two inputs a and b not a معروفة طبعا
+
+86
+00:06:13,240 --> 00:06:23,100
+مشحتاج أن أشرحها في
+
+87
+00:06:23,100 --> 00:06:29,320
+الـ package هذه معرفية أن functions بتشترى لنفس الـ
+
+88
+00:06:29,320 --> 00:06:33,980
+logical operators بس بتشترى على الـ logicتلاحظ إحنا
+
+89
+00:06:33,980 --> 00:06:36,340
+أصلًا هي معرفة على مين على الـ bit و الـ ash و الـ
+
+90
+00:06:36,340 --> 00:06:39,900
+boolean و معرفين في أي package في الـ standard لكن
+
+91
+00:06:39,900 --> 00:06:43,060
+في الـ package هذه عاملين overloading للـ functions
+
+92
+00:06:43,060 --> 00:06:48,020
+هدول بحيث يشتغل أي type على الـ u logic الـ
+
+93
+00:06:48,020 --> 00:06:54,500
+unresolved logic و
+
+94
+00:06:54,500 --> 00:06:57,160
+بيشتغلوا كمان على مين على الـ standard طبعا اللي هو
+
+95
+00:06:57,160 --> 00:07:02,520
+logic لأن هو أصلًا subtype من هذا مش هيك و هذا Okay
+
+96
+00:07:02,520 --> 00:07:08,540
+ماشي طيب لما الـ .. الـ .. الـ compiler يلاقي في
+
+97
+00:07:08,540 --> 00:07:12,420
+طريقة الـ logical operator which version اللي هو to
+
+98
+00:07:12,420 --> 00:07:16,920
+call في الحالة دي بنها على مين الـ times بنها على
+
+99
+00:07:16,920 --> 00:07:22,880
+مين علاش اللي هو الـ times بنها علاش اللي هو الـ
+
+100
+00:07:22,880 --> 00:07:26,920
+times بالنسبة
+
+101
+00:07:29,260 --> 00:07:34,340
+إذا الـ .. الـ operands يولوجك ساعتها الـ operators
+
+102
+00:07:34,340 --> 00:07:39,060
+هدول ممكن يرجعوا لك الـ .. الـ .. الـ .. الـ output الـ
+
+103
+00:07:39,060 --> 00:07:42,660
+function اللي بتطلع returned value ممكن يكون zero
+
+104
+00:07:42,660 --> 00:07:46,560
+أو واحد طبيعي و ممكن يكون x أو .. أو .. أو un
+
+105
+00:07:46,560 --> 00:07:52,670
+initializedلكن إذا اقتصدت على input 0 and 1، فلا
+
+106
+00:07:52,670 --> 00:07:57,770
+يمكن أن يصدر output لا X ولا Uninitialized، فسيظهر
+
+107
+00:07:57,770 --> 00:08:04,730
+either 0 أو 1، لذلك أيضا نفس التيابول التي رأيتها
+
+108
+00:08:04,730 --> 00:08:07,970
+قبل قليل تعمل لو كان الـ input standard logic و
+
+109
+00:08:07,970 --> 00:08:12,810
+standard u logic
+
+110
+00:08:19,710 --> 00:08:24,630
+طلع عاملك or هنا بسيط الـ path a and b standard
+
+111
+00:08:24,630 --> 00:08:30,650
+logic و الـ or out out standard logic برضه شوف الـ
+
+112
+00:08:30,650 --> 00:08:35,950
+architecture تبعتها or out يساوي a or b هنا الـ or
+
+113
+00:08:35,950 --> 00:08:40,270
+is a logical operator الـ a standard logic و هذا
+
+114
+00:08:40,270 --> 00:08:42,510
+standard logic معناته هيندي which variant of الـ
+
+115
+00:08:42,510 --> 00:08:45,290
+standard logic
+
+116
+00:09:00,170 --> 00:09:22,230
+Okay ماشي Okay
+
+117
+00:09:22,230 --> 00:09:30,590
+بالنسبة للـ business أولوية اللي هو التنفيذ طبعًا
+
+118
+00:09:30,590 --> 00:09:34,310
+أعلىهم مين اللي هو الـ note؟ الـ بآجين اللي لهم نفس
+
+119
+00:09:34,310 --> 00:09:38,730
+residence و لو طلعت على التابع اللي كنا شوفناها
+
+120
+00:09:38,730 --> 00:09:42,430
+قبل كده هتلاجيهم موجودين في السطر التحتاني خالص
+
+121
+00:09:42,430 --> 00:09:46,930
+فمعناته الـ logical operators كلها الماعدة الـ note
+
+122
+00:09:46,930 --> 00:09:54,170
+اللي هو الـ business الـ priority في التنفيذ البآجين
+
+123
+00:09:54,170 --> 00:09:56,770
+يعني كل الـ logical operators كل الـ logical
+
+124
+00:09:56,770 --> 00:10:00,190
+operators الماعدة الـ noteاللي هي الـ lowest air
+
+125
+00:10:00,190 --> 00:10:16,230
+residence تخلي بالك من الشغل هذا طبعًا
+
+126
+00:10:16,230 --> 00:10:20,550
+الـ order of evaluation اللي ما فيش آجواج بيبدأ
+
+127
+00:10:20,550 --> 00:10:22,490
+بالـ highest إذا فيه نقطة بيبدأ إيش اللي هي بالنقطة
+
+128
+00:10:22,490 --> 00:10:27,150
+مش شكرا لك البآجين من الشمال لغاية إيش لغاية اليمين
+
+129
+00:10:27,150 --> 00:10:31,020
+زي ما إحنا عارفينأكن لو حطيت parenthesis يعني
+
+130
+00:10:31,020 --> 00:10:36,060
+أخواج، ساعتها أنت بتكون الـ أشياء يعني بتتحكم فيه
+
+131
+00:10:36,060 --> 00:10:41,260
+جامعة بدك exactly و تكون متأكد من الـ result أكثر،
+
+132
+00:10:41,260 --> 00:10:43,860
+طبعًا أكيد إذا في الـ parenthesis، في الأول اللي جوا
+
+133
+00:10:43,860 --> 00:10:45,980
+الـ parenthesis it's evaluated .. is evaluated fast
+
+134
+00:10:45,980 --> 00:10:50,440
+مش هيك واحدة قبل ما .. ما .. ما .. ما يضم للي
+
+135
+00:10:50,440 --> 00:10:51,840
+جانبه يمين أو شمال
+
+136
+00:11:04,970 --> 00:11:10,370
+Okay سي مثلًا بنعمل الـ XOR operation of الـ A and الـ
+
+137
+00:11:10,370 --> 00:11:18,450
+B باستخدام الـ and و الـ or و الـ not و نحط result في
+
+138
+00:11:18,450 --> 00:11:22,290
+الـ C لو أنت شغال على ورق الـ بولي ألجابر العادي أو
+
+139
+00:11:22,290 --> 00:11:28,630
+على برنامج عادي زي الـ C أو الـ Java لو كتبت كده it
+
+140
+00:11:28,630 --> 00:11:33,510
+worksشوف هنا إحنا عارفين الـ XOR أصلًا إيش؟ هو A and
+
+141
+00:11:33,510 --> 00:11:40,570
+B عبارة عن الـ A بي بار أو الـ A bar بي بار صح؟ أو
+
+142
+00:11:40,570 --> 00:11:50,150
+هي الـ A and not B أو not A and الـ B تمام؟
+
+143
+00:11:50,150 --> 00:11:54,810
+على اعتبار إحنا عارفين أنه الـ .. الـ .. الـ .. الـ
+
+144
+00:11:54,810 --> 00:11:57,950
+not الهو الـ .. الـ highest business هيعمل في الأول
+
+145
+00:11:57,950 --> 00:12:03,330
+الـ A .. الـ not Bو بعدين الـ a مع اللي طلع مع الـ not
+
+146
+00:12:03,330 --> 00:12:07,570
+بي بقى الـ جاي اللي مامل اللي هو الـ or هيعمل في أول
+
+147
+00:12:07,570 --> 00:12:12,170
+not من الـ a و الـ and أعلى من من من الـ o هيعمل بعد
+
+148
+00:12:12,170 --> 00:12:15,910
+كده not a اللي طلع مع الـ بي و طلع خالص or مع اللي
+
+149
+00:12:15,910 --> 00:12:20,930
+جاي أعمله قبل تلاحظ هنا بالـ .. بالـ .. باللغات
+
+150
+00:12:20,930 --> 00:12:23,590
+البرمج العادية الـ business of الـ and أكثر من
+
+151
+00:12:23,590 --> 00:12:27,190
+الأعلى من الـ not بينما الـ business الـ اختلف الـ and
+
+152
+00:12:27,190 --> 00:12:32,680
+زي الـ oكلهم زي بعض معدّمين معدنه تخلي بالك من اللي
+
+153
+00:12:32,680 --> 00:12:37,040
+لسه هذه شغلات صغيرة بس تخلي بالك منها و مرات إذا
+
+154
+00:12:37,040 --> 00:12:42,200
+أنت اشتغل الـ أشياء يعني غير المتوقع ممكن مرات الواحد
+
+155
+00:12:42,200 --> 00:12:46,220
+بيَلحق الـ .. بت .. بتفهم الـ compiler أو بيقولك
+
+156
+00:12:46,220 --> 00:12:48,860
+ياساس فيه bug أو فيه غلط مش هيك و هلأ بتصير مرات
+
+157
+00:12:48,860 --> 00:12:52,120
+مع الواحد و الآخر بيكتشف أنه الـ .. الواحد هو نفسه
+
+158
+00:12:52,120 --> 00:12:58,720
+مش فاهم الشغل كويس مش هيك؟ okay ماشي لكن يقول لنا بالـ
+
+159
+00:12:58,720 --> 00:13:03,220
+VHL الـ and نفس الـ O نفس الـ business بتاعتي اللي هو
+
+160
+00:13:03,220 --> 00:13:08,060
+الـ O تمام؟ لذلك في الـ إذا أنت كتبت نفس الكلام
+
+161
+00:13:08,060 --> 00:13:13,800
+هذا بالـ VHL حابهم و كده، شوف كده بحابهم، في الأول
+
+162
+00:13:13,800 --> 00:13:17,080
+يقولنا الـ not الـ highest مش هيك و لا، فهيعمل not A
+
+163
+00:13:17,080 --> 00:13:20,860
+و هيعمل not B، بعدين يقولنا بما أنه الـ and عنده زي
+
+164
+00:13:20,860 --> 00:13:25,900
+الـ O نفس الـ business، بتعملك الـ and الـ A and not
+
+165
+00:13:25,900 --> 00:13:33,260
+اللي هو الـ Bتمام و لا لأ و بعدين هيعملك اللي هو
+
+166
+00:13:33,260 --> 00:13:41,300
+إيش R مع الـ not a و اللي طلع خالص قعد مع مين؟ مع
+
+167
+00:13:41,300 --> 00:13:47,000
+الـ B لم يعود XR مش هيك ولا؟ الـ result غلط مش
+
+168
+00:13:47,000 --> 00:13:52,920
+مابيضايقها مش هيك؟ لكن لو استخدمنا الأخوات بالشكل
+
+169
+00:13:52,920 --> 00:13:58,440
+التالي عشان نحسن الموضوعهيأت الـ a and not b هيعملك
+
+170
+00:13:58,440 --> 00:14:01,640
+not b و بعدين قد مع مين؟ مع اللي متطلع عشان يخلص
+
+171
+00:14:01,640 --> 00:14:05,000
+من مين؟ من الجوز، مش هيك ولا؟ و بعدين فيه جوز
+
+172
+00:14:05,000 --> 00:14:07,540
+ثاني، not a في الأول و بعدين اللي بيطلع قد مع الـ
+
+173
+00:14:07,540 --> 00:14:10,860
+بيخلص من الجوز، مظبوطة و بعدين اللي في الآخر هدم
+
+174
+00:14:10,860 --> 00
+
+201
+00:16:19,260 --> 00:16:23,040
+طريقة مثلا بالشكل هذا a and b and c أصبحت في الاند
+
+202
+00:16:23,040 --> 00:16:25,840
+ماشي بتمشي الحالة هذه تعملك and ككم input لها
+
+203
+00:16:25,840 --> 00:16:30,520
+تلاتة واللي بطلعنا صارت أيش a three input non
+
+204
+00:16:30,520 --> 00:16:38,880
+gate صارت a three input non gate okay ماشي
+
+205
+00:16:42,630 --> 00:16:45,090
+الـ Logical operators برضه بتشتغل على ال index تبع
+
+206
+00:16:45,090 --> 00:16:50,310
+الأرين بأنك تستخدم index تبع ال element طلع المثال
+
+207
+00:16:50,310 --> 00:16:54,170
+التالي مثلا لو
+
+208
+00:16:54,170 --> 00:16:59,590
+قلنا ال X and ال Y صدور logic تلاتة down to zero
+
+209
+00:16:59,590 --> 00:17:03,890
+كل واحد منهم وال F out برضه صدور logic vector
+
+210
+00:17:03,890 --> 00:17:09,170
+تلاتة down to zero يعني كل واحد كم element أربعة
+
+211
+00:17:09,170 --> 00:17:13,120
+elements بقدر أجيب وال element y element ال f تلاتة
+
+212
+00:17:13,120 --> 00:17:16,460
+بيصير x تلاتة قصة وال element رقم تلاتة ومين و
+
+213
+00:17:16,460 --> 00:17:20,680
+ال x بيصير ال and وال element رقم تلاتة ومين و
+
+214
+00:17:20,680 --> 00:17:22,840
+ال y تلاحظ ال element هذا وهذا على ال analogy
+
+215
+00:17:22,840 --> 00:17:25,640
+مش هيك ولا تقلي ال operator it applies بيشتغل على
+
+216
+00:17:25,640 --> 00:17:28,520
+ال analogy مش هيك بيكون overloaded وكده بيشتغل
+
+217
+00:17:28,520 --> 00:17:32,680
+على مين ولا التانين يعني بتشتغل على كل element
+
+218
+00:17:32,680 --> 00:17:38,950
+لحال تقدر تستخدمه مع ال logical operators وبتقدر
+
+219
+00:17:38,950 --> 00:17:41,310
+على ال .. أنت .. على ال .. أنت على ال .. على ال ..
+
+220
+00:17:41,310 --> 00:17:45,950
+على القرية كله بس بحيث يكون ال two areas ال two
+
+221
+00:17:45,950 --> 00:17:49,190
+sides لهما نفس ال .. نفس ال length نفس ال .. ال
+
+222
+00:17:49,190 --> 00:17:52,710
+length ال result قرية لهما نفس ال .. ال length كيف
+
+223
+00:17:52,710 --> 00:17:55,190
+بيعمل؟ كل element مع ال corresponding element
+
+224
+00:17:55,190 --> 00:17:58,010
+بيعمل ال logical operation اللي طلبته كل element
+
+225
+00:17:58,010 --> 00:18:03,140
+مع مين؟ مع ال corresponding اللي هو element وتالي
+
+226
+00:18:03,140 --> 00:18:07,800
+كان ممكن اللي فات المثال هذا يعني أعمله ب just one
+
+227
+00:18:07,800 --> 00:18:11,080
+statement أقوله ال F اللي هو قرية مش هيك ولا 
+
+228
+00:18:11,080 --> 00:18:15,660
+بيسوّي ال X and مين and ال Y هيعمل ال X تلاتة مع ال
+
+229
+00:18:15,660 --> 00:18:18,720
+Y تلاتة and ويحطه في ال F تلاتة وال X الثاني مع
+
+230
+00:18:18,720 --> 00:18:21,260
+ال Y الثاني ويحطه في ال اتنين and so on لغاية ما
+
+231
+00:18:21,260 --> 00:18:26,700
+يخلص طبعًا نفعل شيء لو الاتنين قرية ما تعدلوا كلاهما 
+
+232
+00:18:26,700 --> 00:18:31,590
+ولهما نفس ال length نفس ال length لو
+
+233
+00:18:31,590 --> 00:18:38,610
+اختلف ال length ال compiler بيديلك Error تمام
+
+234
+00:18:38,610 --> 00:18:49,310
+ال
+
+235
+00:18:49,310 --> 00:18:53,110
+matching بالنسبة لل logic operators مع ال arrays
+
+236
+00:18:53,110 --> 00:18:57,050
+position يعني بيبدأ بال left most position
+
+237
+00:19:00,040 --> 00:19:03,560
+تمام؟ بغض النظر عن هل ال index تبع واحد كان اللي
+
+238
+00:19:03,560 --> 00:19:06,700
+هو ascending والتاني descending بيبدأ بال left most
+
+239
+00:19:06,700 --> 00:19:09,980
+اللي هي positive خلي بالك من شغلها دي يعني مثلا
+
+240
+00:19:09,980 --> 00:19:15,640
+طلع على ال example هذا ال X تلاحظ ال logic vector
+
+241
+00:19:15,640 --> 00:19:22,620
+كتبنا أربعة elements و descending صح ولا؟ بينما ال Y
+
+242
+00:19:22,620 --> 00:19:30,340
+is ascending وال F زيها is descending طب هل بنفع
+
+243
+00:19:30,340 --> 00:19:34,560
+أعملهم أستخدم معاهم ال logical operators؟ بنفع بس
+
+244
+00:19:34,560 --> 00:19:37,720
+خلي بالك من الشغلان في الحالة دي لو كتبت لها
+
+245
+00:19:37,720 --> 00:19:43,360
+بيساوي x and y كيف هيحسها عملها؟ هيعملها كده
+
+246
+00:19:43,360 --> 00:19:47,840
+بيقولنا بيبدأ بال left most ال left most تبع ال x
+
+247
+00:19:47,840 --> 00:19:51,360
+اللي هو مين؟ تلاتة ال left most تبع ال y مين؟ ال
+
+248
+00:19:51,360 --> 00:19:55,080
+zero يبقى عامل لك تلاتة مع ال zero و left مش تبع ال
+
+249
+00:19:55,080 --> 00:19:59,460
+.. ولبعد التلاتة بنسبة ال X يعني الاتنين، لبعد ال
+
+250
+00:19:59,460 --> 00:20:04,420
+.. ال zero بنسبة ال Y يعني واحد أو أكثر، خلي بالك، إذا
+
+251
+00:20:04,420 --> 00:20:08,300
+أنت بدكش ك .. ك .. هيك ت .. ت .. تظبط نفسك، ولا من
+
+252
+00:20:08,300 --> 00:20:11,320
+الأفضل أن تخليه .. من المرة فاهم تخليه إيه؟ تخليه
+
+253
+00:20:11,320 --> 00:20:17,840
+descending، أنت معي؟ تخليه إيه؟ descending، أوكي
+
+254
+00:20:17,840 --> 00:20:23,320
+ماشي اللي هو إذا أنت قصدت شغلة معينة يعني، مظبوط أو
+
+255
+00:20:23,320 --> 00:20:29,860
+لا، okay؟ المرة اللي الواحد بيستخدم الشغل غير
+
+256
+00:20:29,860 --> 00:20:37,600
+استخ��امه الطبيعي، بيكون بيخلط معين، تمام؟ بيجي شوية
+
+257
+00:20:37,600 --> 00:20:41,300
+كراسي قاعدين عليها ناس كبار، بيجي الطفل بيجيب شوية
+
+258
+00:20:41,300 --> 00:20:43,660
+كراسي، بيسحب تعمّج على بيجيبها، بيصير كرسي، بجود
+
+259
+00:20:43,660 --> 00:20:49,470
+عليها، مظبوط أو لا؟ بيصير إيش؟ بيصير كرسي بيقى تعريف
+
+260
+00:20:49,470 --> 00:20:56,990
+بقالك في it works شايفك ولا؟ أوكي ماشي لأ هي اللي
+
+261
+00:20:56,990 --> 00:21:00,730
+أحلى من هدف بلاش الطنجرة بقول لك تفهم بقى بقالك بشير
+
+262
+00:21:00,730 --> 00:21:05,410
+كرسي برضه أريح كمان شايفك ولا؟ أوكي ماشي
+
+263
+00:21:14,670 --> 00:21:17,670
+سأتكلم اليوم عن الـSignal Assignments in Data Flow
+
+264
+00:21:17,670 --> 00:21:22,830
+Style Architecture سنستخدم
+
+265
+00:21:22,830 --> 00:21:26,790
+الـSignal Assignments هل جيتها يتوسع اللي فيها
+
+266
+00:21:26,790 --> 00:21:31,710
+شوية طبعًا
+
+267
+00:21:31,710 --> 00:21:35,170
+الـSentence تبع الـAssignment أي statement بناخدها
+
+268
+00:21:35,170 --> 00:21:39,370
+الـSentence تبعها الأصلي أكبر من هكذا لكن بنظام
+
+269
+00:21:39,370 --> 00:21:43,420
+نفسنا كل الكيابلتس تبع أي construct بنظامها دي
+
+270
+00:21:43,420 --> 00:21:46,940
+ماشي ياش اللي هو ال .. ال .. ال .. الشغل if you
+
+271
+00:21:46,940 --> 00:21:49,300
+want اللي هي ال full اللي هي ال syntax تبع أي
+
+272
+00:21:49,300 --> 00:21:51,780
+construct بترجع لمين ال references المقالي موجودين
+
+273
+00:21:51,780 --> 00:21:56,380
+على ال internet طبعًا okay
+
+274
+00:21:56,380 --> 00:21:59,880
+ماشي طالع على ال syntax تبع ال assignment اللي هي
+
+275
+00:21:59,880 --> 00:22:02,660
+اللي هي ال synthesizer وال assignment statement
+
+276
+00:22:02,660 --> 00:22:07,560
+اللي هو موجود في الفجرة التالية target بيساوي value
+
+277
+00:22:07,560 --> 00:22:11,160
+expression value
+
+278
+00:22:11,160 --> 00:22:16,290
+يعني expression target بيساوي name أو some
+
+279
+00:22:16,290 --> 00:22:21,290
+aggregate أو
+
+280
+00:22:21,290 --> 00:22:34,090
+ايش aggregate ماشي
+
+281
+00:22:34,090 --> 00:22:36,310
+طبعًا ممكن يكون expression كمان يعني وإنبسطة كثير
+
+282
+00:22:36,310 --> 00:22:39,710
+هنا ممكنش نكون زي اللي فعته كان نحط اليمين عبارة
+
+283
+00:22:39,710 --> 00:22:53,020
+عن أيش expression a or b or c و .. أوكي ماشي طبعًا
+
+284
+00:22:53,020 --> 00:22:56,780
+أي signal assignment statement بتحطها بال body تبع
+
+285
+00:22:56,780 --> 00:22:59,980
+الاكتشاف بال statement part على الاكتشاف تعتبر
+
+286
+00:22:59,980 --> 00:23:07,400
+concurrent مش هيك ولا .. هذا مش جديد علينا ولكن في
+
+287
+00:23:07,400 --> 00:23:09,720
+عندك two forms of ال concurrent signal assignment
+
+288
+00:23:09,720 --> 00:23:14,540
+statement ال selected وال conditionalSelected
+
+289
+00:23:14,540 --> 00:23:19,180
+والـ Conditional وفي
+
+290
+00:23:19,180 --> 00:23:21,920
+عنده كمان Boolean Expression Concurrent Signal
+
+291
+00:23:21,920 --> 00:23:23,840
+Assignment Statement هذه الـ Simplified Form أو
+
+292
+00:23:23,840 --> 00:23:27,060
+الـ Conditional Signal هنشوف الاتنين هلّقيت إن شاء
+
+293
+00:23:27,060 --> 00:23:30,380
+الله لذلك
+
+294
+00:23:30,380 --> 00:23:33,740
+هنشوف تلاتة أنواع ال Concurrent Signal Assignment
+
+295
+00:23:33,740 --> 00:23:37,980
+Statement using الـ Boolean Expression وفي الـ
+
+296
+00:23:37,980 --> 00:23:40,940
+SelectedSignal Assignment Statement وفي الـ
+
+297
+00:23:40,940 --> 00:24:00,440
+Conditional Signal Assignment الـ Statement نشوف
+
+298
+00:24:00,440 --> 00:24:03,040
+الـ Boolean Expression Assignment يعني أنه يوصي
+
+299
+00:24:03,040 --> 00:24:08,770
+قيمة خاصة لسينال يقول F بيساوي A and B It's very
+
+300
+00:24:08,770 --> 00:24:14,110
+simple هنشوف design تبع multiplexer بيستخدم حاجة
+
+301
+00:24:14,110 --> 00:24:17,290
+زي كده تشبه الكلام هذا عامل كالجهة أربعة في واحد
+
+302
+00:24:17,290 --> 00:24:22,350
+multiplexer وتالي عندك أربعة inputs وكم
+
+303
+00:24:22,350 --> 00:24:27,570
+selection line بالجمع two selection lines ال input
+
+304
+00:24:27,570 --> 00:24:32,690
+هم C0 C1 غير C3 وفي عنده كمان اللي هي control
+
+305
+00:24:32,690 --> 00:24:39,520
+line اللي هو اللي مسميه هنا ال G bar الـ G bar عشان
+
+306
+00:24:39,520 --> 00:24:43,060
+واحد منهم يطلع لازم يكون بكم؟ بـ 0 لأنه جي بار
+
+307
+00:24:43,060 --> 00:24:50,360
+قال لك تمام؟ وبعدين إذا الـ G bar is 0 حسب كم ال
+
+308
+00:24:50,360 --> 00:24:53,740
+selection لو 0،0 اللي بيطلع مين؟ C0 على ال Y لو
+
+309
+00:24:53,740 --> 00:24:58,480
+1،0 اللي بيطلع الـ C1 هو كذا لكن لو الـ G bar is
+
+310
+00:24:58,480 --> 00:25:02,420
+not 0 is 1 ساعة ال Y بيكون بكم؟ هو قال لك 0 عاوزين
+
+311
+00:25:02,420 --> 00:25:05,840
+نعملها هيك عاوزين نعملها إيش؟ هكذا هذا ما ال tip
+
+312
+00:25:05,840 --> 00:25:13,220
+لكسة هذا عبارة عن ملتي بلكسر شوف
+
+313
+00:25:13,220 --> 00:25:18,980
+ال code تبعنا كيف هيكون هاي
+
+314
+00:25:18,980 --> 00:25:23,300
+ال inputs من C0 لغاية C3 standard logic تلاحظ كل
+
+315
+00:25:23,300 --> 00:25:29,480
+منهم م scalar ال G bar والB والA are standard
+
+316
+00:25:29,480 --> 00:25:34,320
+logic برضه وال output اللي هو ال Y standard logic
+
+317
+00:25:34,320 --> 00:25:38,170
+تلاحظ هذا برضه صفته input مش شكوه لأ بالضبط يحتوي
+
+318
+00:25:38,170 --> 00:25:45,310
+بالنسبة لـ system input signal OK شوف ال design
+
+319
+00:25:45,310 --> 00:25:49,750
+طبعًا كيف ال architecture طبعًا عشان ال matrix من
+
+320
+00:25:49,750 --> 00:25:53,690
+الأساس يشتغل لازم يكون ال جي بار أصلاً من كم من
+
+321
+00:25:53,690 --> 00:25:57,870
+زيرو ده يجب تلاحظ اللي هي ويب السونات جي بار تمام
+
+322
+00:25:57,870 --> 00:26:02,490
+و هذا ال course هذا التسكيك التبعاته هي هذا تمام
+
+323
+00:26:03,230 --> 00:26:09,290
+هذا كله مرجوع بأن جي بارق ينتهي بكم؟ بزيرو and بعد
+
+324
+00:26:09,290 --> 00:26:13,810
+كده حسب ال selection إذا not b إذا ال a is zero وال
+
+325
+00:26:13,810 --> 00:26:18,730
+ال b is zero وال a is zero and c zero اللي بيطلع
+
+326
+00:26:18,730 --> 00:26:23,930
+على مين؟ c zero لأن إذا ال b is zero ال not b
+
+327
+00:26:23,930 --> 00:26:27,650
+بيطلع واحد إذا ال a is zero ال not a بيطلع واحد
+
+328
+00:26:27,650 --> 00:26:30,910
+واحد وواحد وواحد and c zero بيطلع c zero معناته
+
+329
+00:26:30,910 --> 00:26:35,050
+ال y بيساوي إيه؟ بيساوي c zero فكده بجيت مين اللي
+
+330
+00:26:35,050 --> 00:26:39,750
+هي ال combinations الأخرى
+
+331
+00:26:39,750 --> 00:26:45,770
+تمام
+
+332
+00:26:45,770 --> 00:26:52,070
+فواضح أن what is إيش ملتبلكسا مش هيك ال Y اللي
+
+333
+00:26:52,070 --> 00:26:57,400
+بيطلع ال Y بيساوي إما C0 أو C1 أو C2 أو C3 حسب قيمين
+
+334
+00:26:57,400 --> 00:27:01,040
+الـP والـA بس بشرط أن الـG bar يكون بكم يكون بـ0
+
+335
+00:27:01,040 --> 00:27:11,620
+otherwise بيكون الـY بـ0 طيب لكن
+
+336
+00:27:11,620 --> 00:27:16,460
+لو في اللي فاتوا كان اللي ما كانتش مستخدم ال vectors
+
+337
+00:27:16,460 --> 00:27:21,380
+مش عارف إذا لو بدي أعرف ال input
+
+338
+00:27:22,630 --> 00:27:27,270
+as a vector ال C جالك ال C is a analogic vector
+
+339
+00:27:27,270 --> 00:27:31,890
+تلاتة down to zero وال G bar وال B والA لازالوا زي
+
+340
+00:27:31,890 --> 00:27:36,470
+ما همّا وال Y هو ال out وال analogic شوف you can
+
+341
+00:27:36,470 --> 00:27:40,450
+write ال statement بشكل تالي write تلاحظ هنا هذه
+
+342
+00:27:40,450 --> 00:27:44,590
+عبارة الشهد في اللي فات إنه هذه عبارة عن بولين
+
+343
+00:27:44,590 --> 00:27:46,530
+سيجنال كونكارن سيجنال أصلاً بالسترخي مش عارف هو إيه
+
+344
+00:27:46,530 --> 00:27:48,990
+لأن لحظة بولين ليهاش expression بولين ليهاش
+
+345
+00:27:48,990 --> 00:27:54,440
+expression طلع هنا نفس ال design اللي فات بس ال c
+
+346
+00:27:54,440 --> 00:27:58,280
+صار إيش صار
+
+347
+00:27:58,280 --> 00:28:03,040
+vector تلاتة down to zero شوف اللي هي y برضه بدو not
+
+348
+00:28:03,040 --> 00:28:06,620
+g bar and هذا ال course هذا تذكيرته هنا نفس ال
+
+349
+00:28:06,620 --> 00:28:09,160
+logic بس صار اتلاحظ عامل بيعمل فاصل لكل element
+
+350
+00:28:09,160 --> 00:28:12,480
+بال index تبعه مشاكله هنا هنا c0 هنا c1 هنا c2 هنا
+
+351
+00:28:12,480 --> 00:28:18,180
+c3 ال c هنا is an array is a vector مش هيك C of 0
+
+352
+00:28:18,180 --> 00:28:21,340
+يعني قلبت نوع رقم عاشر رقم Zero معاتو another
+
+353
+00:28:21,340 --> 00:28:24,480
+design لمين لل multiplexer أربعة في واحد
+
+354
+00:28:24,480 --> 00:28:30,180
+multiplexer ال
+
+355
+00:28:30,180 --> 00:28:34,680
+selected signal assignment statement بقالات
+
+356
+00:28:34,680 --> 00:28:40,150
+بيسمّوها with select when statement هذا اللي بيخليك
+
+357
+00:28:40,150 --> 00:28:43,490
+أنت تقدر تحط يعني أحد القيم تديها ال signal
+
+358
+00:28:43,490 --> 00:28:46,350
+اعتمادًا على some expression بيسمّوه select
+
+359
+00:28:46,350 --> 00:28:55,270
+expression تطلع على ال syntax تبعها تروح
+
+360
+00:28:55,270 --> 00:29:01,550
+كاتب with وبعدين هنا some expression select هنا ال
+
+361
+00:29:01,550 --> 00:29:06,470
+target signal بتساوي تمام إذا ما بدكش ال braces
+
+362
+00:29:06,470 --> 00:29:09,950
+هذول ساعتها بتكتب just لل option هذه Value of
+
+363
+00:29:09,950 --> 00:29:13,890
+Exhibition بيساوي كم كذا وين متى الـ Choice
+
+364
+00:29:13,890 --> 00:29:21,270
+الخيارات إذا بيقيم الـ Exhibition هذا إذا قيمته
+
+365
+00:29:21,270 --> 00:29:24,290
+طلعت أحد الخيارات المكتوبة هنا ساعة التاريخ بتأخذ
+
+366
+00:29:24,290 --> 00:29:28,930
+القيمة هذا تمام؟ أو ثاني ممكن تحط أكثر من ياش أكثر
+
+367
+00:29:28,930 --> 00:29:32,930
+من ال clause تمام؟ أو ثاني كده بيبدأ ال evaluation
+
+368
+00:29:32,930 --> 00:29:38,250
+بيعمل evaluation في أول ميل Exhibition تمام؟ فأنا
+
+369
+00:29:38,250 --> 00:29:42,030
+بيشوف جدش قيمته، هل بتساوي أحد الخيارات تبع تلوني
+
+370
+00:29:42,030 --> 00:29:44,890
+الأولانية؟ if yes ساعتها ال type بتساوي من؟ القيمة
+
+371
+00:29:44,890 --> 00:29:50,010
+الأولانية، هذا wise thinking لمن؟ للي بعده، إذا ال
+
+372
+00:29:50,010 --> 00:29:52,870
+exception قيمته بتساوي أحد الخيارات اللي مكتوبة في
+
+373
+00:29:52,870 --> 00:29:55,510
+الوان التانية، ساعتها ال type بتساوي ال value
+
+374
+00:29:55,510 --> 00:29:58,230
+exception الثانية هذا، and so on، لغاية ما
+
+375
+00:29:58,230 --> 00:30:01,690
+يخلص، لغاية ما أوصل لمن؟ للأخيرة
+
+376
+00:30:07,230 --> 00:30:11,430
+الـ Select Expression لازم يكون discrete type أو
+
+377
+00:30:11,430 --> 00:30:17,050
+one dimensional character array يعني one
+
+378
+00:30:17,050 --> 00:30:20,770
+dimensional array اللي مستوعبونه إيه ال characters
+
+379
+00:30:20,770 --> 00:30:25,110
+عشان يكون عدد الخيارات finite لـ Select
+
+380
+00:30:25,110 --> 00:30:33,510
+Expression علشان يكون عدد الخيارات finite
+
+401
+00:32:26,430 --> 00:32:31,350
+يغطي كل القيم اللي ممكن ياخدها مين ال exception
+
+402
+00:32:31,350 --> 00:32:39,910
+تمام
+
+403
+00:32:39,910 --> 00:32:46,610
+هنشوف السبب كمان شوية الخيارات
+
+404
+00:32:46,610 --> 00:32:49,830
+اللي كاتبها في ال win لازم 
+
+405
+00:32:51,230 --> 00:32:55,290
+على بعض يغطوا كل القيم اللي ممكن ياخدها ال select
+
+406
+00:32:55,290 --> 00:33:00,790
+expression أدوارس بيعملك مشكلة زي ما هنشوف عشان ال
+
+407
+00:33:00,790 --> 00:33:07,210
+design يطلع كباي national لأنه لو ماغطوش كل القيم
+
+408
+00:33:07,210 --> 00:33:11,030
+اللي ممكن ياخدها ال selection ساعتها بيطلع ال
+
+409
+00:33:11,030 --> 00:33:14,050
+design مش كباي national بيطلع sequential بيعمل
+
+410
+00:33:14,050 --> 00:33:17,290
+latches هنشوف كيف بيصير الكلام 
+
+411
+00:33:24,390 --> 00:33:27,310
+في شغلنا احنا في الغالب ال select ال select
+
+412
+00:33:27,310 --> 00:33:29,490
+سيجعل سبسكتر اللي هستخدمها في الغالب هيكون على شكل
+
+413
+00:33:29,490 --> 00:33:35,570
+التالي with expression select تعريفه بيساوي some
+
+414
+00:33:35,570 --> 00:33:38,230
+value expression when choices الخيارات الأولانية
+
+415
+00:33:38,230 --> 00:33:44,170
+comma value expression تاني when خيارات التانية بس
+
+416
+00:33:44,170 --> 00:33:47,350
+في الأخر نكتر value expression when others when
+
+417
+00:33:47,350 --> 00:33:52,750
+ايش others طبعا لأ once حطيت others بتاع معانطه
+
+418
+00:33:52,750 --> 00:33:58,360
+غير غطيت كل الاشكال احتمالات ال expression تمام؟
+
+419
+00:34:22,780 --> 00:34:26,580
+لو أنت بتتكلم لو ال signal سبعتك ال expression
+
+420
+00:34:26,580 --> 00:34:35,500
+نفسه كان عبارة standard logic ساعتها
+
+421
+00:34:35,500 --> 00:34:40,500
+أنت لا��م تستخدم ال others لأن الخيارات اللي
+
+422
+00:34:40,500 --> 00:34:42,560
+بتغطيها في الحلقة تعارف standard logic اللي هي
+
+423
+00:34:42,560 --> 00:34:47,610
+بياخد كام قيمة ممكن تسعة قيملكن في العادة احنا
+
+424
+00:34:47,610 --> 00:34:49,870
+بنغطي ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+425
+00:34:49,870 --> 00:34:50,590
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+426
+00:34:50,590 --> 00:34:50,910
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+427
+00:34:50,910 --> 00:34:50,950
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+428
+00:34:50,950 --> 00:34:53,730
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+429
+00:34:53,730 --> 00:34:59,290
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+430
+00:34:59,290 --> 00:34:59,550
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+431
+00:34:59,550 --> 00:35:00,590
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+432
+00:35:00,590 --> 00:35:00,850
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+433
+00:35:00,850 --> 00:35:00,870
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+434
+00:35:00,870 --> 00:35:00,890
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+435
+00:35:00,890 --> 00:35:04,490
+ال .. ال .. ال .. ال .. ال
+
+436
+00:35:12,920 --> 00:35:16,700
+والتالي عندي هنا ال gate اذا استخدم اللي هي ال ال
+
+437
+00:35:16,700 --> 00:35:18,080
+ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال
+
+438
+00:35:18,080 --> 00:35:19,520
+ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال
+
+439
+00:35:19,520 --> 00:35:21,180
+ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال
+
+440
+00:35:21,180 --> 00:35:24,880
+ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال
+
+441
+00:35:24,880 --> 00:35:28,620
+ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال
+
+442
+00:35:28,620 --> 00:35:29,000
+ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال
+
+443
+00:35:29,000 --> 00:35:32,340
+ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال ال
+
+444
+00:35:40,040 --> 00:35:43,340
+إذا حطيت ال single quote هذا إشي غريب شكله هنا
+
+445
+00:35:43,340 --> 00:35:48,960
+وبعدين between parenthesis ال g bar و ال b و ال a
+
+446
+00:35:48,960 --> 00:35:54,820
+هذا ال exhibition تبعنا هو بالأساس اللي هو هدول
+
+447
+00:35:54,820 --> 00:35:57,860
+التلاتة مع بعض صار aggregate مش هيك ولا مظبوط ولا
+
+448
+00:35:57,860 --> 00:36:01,440
+لا كل واحد من هدول عبارة عن نفس الكلمة عاملها جت
+
+449
+00:36:01,440 --> 00:36:07,520
+منهم ايش aggregate بالتشكيلة بال .. باللي شافه
+
+450
+00:36:07,520 --> 00:36:12,910
+اللي بين حسين ايه الكلام هذا؟ بس ال aggregate هذا
+
+451
+00:36:12,910 --> 00:36:18,710
+لحاله كده ال type تبعه لسه مش .. مش محدد is
+
+452
+00:36:18,710 --> 00:36:29,050
+undefined تمام؟ مالوش type مالوش إيش .. مالوش
+
+453
+00:36:29,050 --> 00:36:33,790
+type تمام؟ وهلقيت اللي هيصير هيقارن الخيارات هذه
+
+454
+00:36:33,790 --> 00:36:36,010
+بقيمة من ال expression
+
+455
+00:36:38,840 --> 00:36:42,020
+بس عشان يقارن ال compiler اللي هذا بده يستخدم
+
+456
+00:36:42,020 --> 00:36:46,220
+relation operators عشان
+
+457
+00:36:46,220 --> 00:36:49,920
+يقارن شغلتها لازم يكون لهم نفس ال type نفس ال ..
+
+458
+00:36:49,920 --> 00:36:52,220
+يعني اللي لازم يكون هذا ال type وهذا ياش وهذا ال
+
+459
+00:36:52,220 --> 00:36:55,920
+type ولازم يكونوا نفس كمان ياش اللي هو ال type
+
+460
+00:36:55,920 --> 00:37:00,440
+اللي هجرجت لحاله كده مالوش type يعني مالوش ياش
+
+461
+00:37:00,440 --> 00:37:05,720
+type فبضيف حاجة بسموها هذا هجيت انا هبدأ اتعامل مع
+
+462
+00:37:05,720 --> 00:37:11,110
+هدول ك standard vector تمام؟ لذلك لازم أخلّي ال
+
+463
+00:37:11,110 --> 00:37:14,910
+type .. أخلّي ال compiler يعتبر هذا ال type طبعا
+
+464
+00:37:14,910 --> 00:37:18,350
+ياسره standard logical vector استخدم حاجة بيسموها
+
+465
+00:37:18,350 --> 00:37:21,530
+standard logical qualifier تلاحظ جاملة X استخدمت
+
+466
+00:37:21,530 --> 00:37:25,010
+حاجة زي .. بتشبه الكلام اللي هي ده بس كان من غير
+
+467
+00:37:25,010 --> 00:37:28,290
+ا�� single quote كنا بيقول مثلا فكرا ال X بيساوي
+
+468
+00:37:28,290 --> 00:37:31,030
+standard logical vector بين غسلين ال Y تمام؟ بس ما
+
+469
+00:37:31,030 --> 00:37:34,990
+أخدمتش علامة اللي هي ال quote ليش هناك كان بنفع من
+
+470
+00:37:34,990 --> 00:37:38,030
+غير quote؟ كان هناك مجرد زي ال casting هناك كان
+
+471
+00:37:38,030 --> 00:37:40,910
+بيعتبر ال data type نفسه اسمه كإنه function call
+
+472
+00:37:40,910 --> 00:37:45,830
+كإنه function call وبينه function call أي function
+
+473
+00:37:45,830 --> 00:37:49,450
+اللي هي arguments صح ولا ولا ال arguments ال data
+
+474
+00:37:49,450 --> 00:37:53,270
+همكون معرف ولما تعملها call اللي هتبصيلها هي لازم
+
+475
+00:37:53,270 --> 00:37:56,310
+ال data type تبع ال boss يكون exactly ال data type
+
+476
+00:37:56,310 --> 00:37:59,430
+تبع ال arguments بتعرف ال functionتعطي نفعية الـ
+
+477
+00:37:59,430 --> 00:38:01,910
+Function كنا بيقولوا فعلا ال Y بيستوظف ال Logic
+
+478
+00:38:01,910 --> 00:38:05,670
+بين جثين X ال X كان يستخدم Logic Vector و ال Y
+
+479
+00:38:05,670 --> 00:38:08,770
+كانت Logic Vector .. sorry كان مثلا Unsigned و
+
+480
+00:38:08,770 --> 00:38:14,360
+تاني نفع اللي هو ال .. ال .. ال .. تبقى اسم ال data
+
+481
+00:38:14,360 --> 00:38:18,120
+type نفسه ك function call أو أي function في
+
+482
+00:38:18,120 --> 00:38:21,940
+تعريفها ال argument كل argument له data type معروف
+
+483
+00:38:21,940 --> 00:38:24,920
+يعني لما أنت تعمل ال calling ال past parameter
+
+484
+00:38:24,920 --> 00:38:27,580
+اللي هتبصيها لازم يكون نفسه ال type كل type محدد
+
+485
+00:38:27,580 --> 00:38:31,220
+مشاكل ولاك بين فعالتنا الجهة تأجلت كذا لحاله لسه
+
+486
+00:38:31,220 --> 00:38:35,320
+مالوش type حاولوا زي ما بدك هنا حاببنا هنعمل منه
+
+487
+00:38:35,320 --> 00:38:39,400
+ايش standard logic vector طبعا standard logic
+
+488
+00:38:39,400 --> 00:38:43,040
+vector مانفعش استخدمه بمجال ال qualifying يعني في
+
+489
+00:38:43,040 --> 00:38:45,200
+الحقيقة يطلع علي هدول يقولك طب يا عم هدول أنت
+
+490
+00:38:45,200 --> 00:38:50,260
+طالما حطيت اللي هي without code هعتبر ال type هدا
+
+491
+00:38:50,260 --> 00:38:53,040
+ك function code بس عشان أنا اعطيك كمش code ده
+
+492
+00:38:53,040 --> 00:38:55,240
+كتبصي اللي إيش إيه إيه إيه ال type أنت بصي
+
+493
+00:38:55,240 --> 00:38:58,120
+aggregate لسه مالو إيش type لسه مالو إيه إيه إيه
+
+494
+00:38:58,120 --> 00:39:00,240
+ال type طب الحقيقة دي لك compilation إيه رأي .. حد
+
+495
+00:39:00,240 --> 00:39:02,920
+دي لك compilation إيه رأي فبيستخدم حاجة بيسموها
+
+496
+00:39:02,920 --> 00:39:07,650
+اللي هي .. اللي هي اللي بيسموها type qualifier الـ
+
+497
+00:39:07,650 --> 00:39:10,350
+qualifying يعني بالطريقة هذه بالـ quota اللي
+
+498
+00:39:10,350 --> 00:39:14,350
+بيقولك و أنت بيقوله اعتبرليه مش حاولليه ال casting
+
+499
+00:39:14,350 --> 00:39:18,030
+بيحول conversion من type معروف إلى type ايش معروف
+
+500
+00:39:18,030 --> 00:39:20,870
+وفي function coach أخرى بتحول برضه من type معروف
+
+501
+00:39:20,870 --> 00:39:23,350
+إلى type ايش معروف لكن ال qualification بيكون
+
+502
+00:39:23,350 --> 00:39:26,230
+مالوش type وبيقوله اعتبرليه كذا مش حاولليه يعني
+
+503
+00:39:26,230 --> 00:39:31,250
+اعتبرليه كذا و اضحك هذا يعني بيقول اعتبرليه هذا ال
+
+504
+00:39:31,250 --> 00:39:37,870
+vector عشان أفقر مع مين معلي و هدول ال gate لو قيمة
+
+505
+00:39:37,870 --> 00:39:42,030
+ال exception هذا طلع ال this value ساعتها ال y جت
+
+506
+00:39:42,030 --> 00:39:46,890
+c1 و c0 otherwise إذا مش القيمة هذه إذا القيمة هذه
+
+507
+00:39:46,890 --> 00:39:52,270
+جت ال c1 and so on لو لا هذه ولا هذه واحدة جت c0 و
+
+508
+00:39:52,270 --> 00:39:59,630
+ال others طبعا هدول كام كام combination أربع طبعا
+
+509
+00:39:59,630 --> 00:40:04,870
+عندك كام bit أصلا كام element تلاتة يعني كل element
+
+510
+00:40:04,870 --> 00:40:09,710
+standard logic vector standard logic vector بياخد
+
+511
+00:40:09,710 --> 00:40:14,730
+كام قيمة تسعة قيم لما يكون لك تلاتة bits بقعد عندك
+
+512
+00:40:14,730 --> 00:40:18,350
+كام combination تسعة في تسعة في تسعة بيطلع سبعمية
+
+513
+00:40:18,350 --> 00:40:24,310
+و تسعة و عشرين سبعمية و كام هنا الأربعة قبلين غطى
+
+514
+00:40:24,310 --> 00:40:30,890
+أربعة منهم ضال عندك كام سبعمية ووخمسة وعشرين وخمسة
+
+515
+00:40:30,890 --> 00:40:38,650
+اش وشئ ما مغطى منهم الاخرين تمام؟
+
+516
+00:40:38,650 --> 00:40:42,070
+اللي بيغطيهم منهم الاخرين يعني for any other value
+
+517
+00:40:42,070 --> 00:40:44,010
+المفروض في ال hardware لما يفتح طبيعي في الأخر
+
+518
+00:40:44,010 --> 00:40:47,990
+القوية من الأخر مش هتطلع أصلا مش هيكوها لأ، مظبوط؟
+
+519
+00:40:47,990 --> 00:40:53,140
+اللي جاس ال X و Y وشغلاتهافتلاحظ غطاء تلاحظ الأشياء
+
+520
+00:40:53,140 --> 00:40:56,380
+اللي بيهم ال جي بار يكون ب zero و بعدين ال a و ال
+
+521
+00:40:56,380 --> 00:40:59,280
+b تلاحظ غطى كل قيمة المطلوبين مش هيك ولاك
+
+522
+00:40:59,280 --> 00:41:03,060
+otherwise إذا ال جي بار is واحد أو anything else
+
+523
+00:41:03,060 --> 00:41:07,820
+لكوبينيش الأخرى بتديلك ياشي ال output ب zero و
+
+524
+00:41:07,820 --> 00:41:12,280
+تالي بيطلع pure binational ال design في الآخر
+
+525
+00:41:31,800 --> 00:41:33,340
+ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي
+
+526
+00:41:33,340 --> 00:41:34,140
+ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي
+
+527
+00:41:34,140 --> 00:41:34,480
+ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي
+
+528
+00:41:34,480 --> 00:41:36,700
+ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي
+
+529
+00:41:36,700 --> 00:41:38,540
+ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي ماشي
+
+530
+00:41:38,540 --> 00:41:44,260
+ماشي ماشي ماشي ماشي ماش
+
+531
+00:42:23,500 --> 00:42:31,020
+Okay شوف ال type boolean and
+
+532
+00:42:31,020 --> 00:42:36,640
+directional operators يقولنا
+
+533
+00:42:36,640 --> 00:42:39,240
+في نوع تاني اسمه ال condition خدها selected هال
+
+534
+00:42:39,240 --> 00:42:45,050
+gate ال gate هيتكلم على مين على ال condition و ال
+
+535
+00:42:45,050 --> 00:42:46,990
+connaissance بيخش فيها اللي هي relational
+
+536
+00:42:46,990 --> 00:42:51,010
+operators تمام والطرف ال relational اللي هو
+
+537
+00:42:51,010 --> 00:42:54,710
+operators والقيمة تبع اكنش في الآخر بتكون Boolean
+
+538
+00:42:54,710 --> 00:42:58,450
+يا true يا اش يا false لذلك هنشوف ايش ال type
+
+539
+00:42:58,450 --> 00:43:02,430
+Boolean ونشوف ايش ال relational اللي هو operators
+
+540
+00:43:02,430 --> 00:43:07,560
+okay إذا ال condition عبارة عن expression فيكون
+
+541
+00:43:07,560 --> 00:43:10,640
+some object و relational operators زي أكبر أصغر
+
+542
+00:43:10,640 --> 00:43:13,480
+يساوي لا يساوي أكبر أو يساوي دول بيسموهم
+
+543
+00:43:13,480 --> 00:43:16,320
+relational operators ودايما ال result بتكون
+
+544
+00:43:16,320 --> 00:43:18,560
+Boolean بيكون ياش طبعا result of our condition is
+
+545
+00:43:18,560 --> 00:43:22,720
+Boolean يعني يا true يا ياش ويا false وكنا جلنا
+
+546
+00:43:22,720 --> 00:43:25,320
+أن ال Boolean عبارة عن emulation data type ال type
+
+547
+00:43:25,320 --> 00:43:29,320
+المعرف وبيقولوا يا false يا ياش يا true مر علينا
+
+548
+00:43:29,320 --> 00:43:34,240
+في ال standard package وهو يقولنا كمان المرة
+
+549
+00:43:34,240 --> 00:43:36,360
+الفاترة it is an abstract term يعني not
+
+550
+00:43:36,360 --> 00:43:38,620
+distinguishable لما يجي من التنسيس بيحاولوا في
+
+551
+00:43:38,620 --> 00:43:43,320
+الآخر لمين نستخدم ال logic صح؟ لما يجي من التنسيس
+
+552
+00:43:43,320 --> 00:43:47,480
+التتجارب بيحاولوا إيش ل standard اللي هو ال logic
+
+553
+00:43:47,480 --> 00:43:50,620
+فأنت استخدمه لل signals اللي هي ال internal اللي
+
+554
+00:43:50,620 --> 00:43:58,890
+هي الداخلية خلي بالك البوليا المختلفة عن ال bit الـ
+
+555
+00:43:58,890 --> 00:44:02,610
+bit in a numeration بياخد أي قيمة واحد أو زيرو but
+
+556
+00:44:02,610 --> 00:44:06,130
+مالجورش ال true هي الواحد و ال zero هي الفals they
+
+557
+00:44:06,130 --> 00:44:15,770
+are different types بس الحل okay ال
+
+558
+00:44:15,770 --> 00:44:19,030
+definition تبعهم زي تعريف ال logical operators
+
+559
+00:44:19,030 --> 00:44:22,390
+يعني
+
+560
+00:44:22,390 --> 00:44:28,440
+تقدر تطبيقها على Boolean على ال boolean type ودي
+
+561
+00:44:28,440 --> 00:44:36,140
+لك نفس التعريف في ال table اللي شفناه قبل كده
+
+562
+00:44:36,140 --> 00:44:44,080
+في
+
+563
+00:44:44,080 --> 00:44:46,580
+ال standard package المعروف لك ال natural
+
+564
+00:44:46,580 --> 00:44:51,300
+operators اللي هم هدول هذا ال equality operator
+
+565
+00:44:51,300 --> 00:44:59,860
+طبعا بده two appearance ال two opions أي إشي ماعدا
+
+566
+00:44:59,860 --> 00:45:04,100
+فاعل بس
+
+567
+00:45:04,100 --> 00:45:07,140
+لازم يكون ال two sides اللي هم نفس الاشي نفس ال
+
+568
+00:45:07,140 --> 00:45:15,620
+type طبعا و ال inequality زيه ال inequality هدول
+
+569
+00:45:15,620 --> 00:45:20,200
+ال less than والتانين بيقبلوا إما الطرفين يكونوا
+
+570
+00:45:20,200 --> 00:45:23,380
+scalar أو اتنين يكونوا composite أو some discrete
+
+571
+00:45:23,380 --> 00:45:27,860
+type ودا ما طبعا فيهم كل مرزاعة بتكون عياش ويقول إن
+
+572
+00:45:27,860 --> 00:45:30,340
+جسده تبري خلي بقى اللي جسده هنا مش كاتب ايش جسده
+
+573
+00:45:30,340 --> 00:45:32,960
+ده ال same نفس السطر اللي هتكتب وماشي الحال وجسده
+
+574
+00:45:32,960 --> 00:45:35,940
+هنا الكلام هت applies على مين؟ على الأربع هدول
+
+575
+00:45:35,940 --> 00:45:39,460
+تمام؟ وها دي same as left applies على مين؟ على
+
+576
+00:45:39,460 --> 00:45:42,800
+الأربع ونفس الشي هنا ماشي الحال خلي بقى okay
+
+577
+00:46:17,020 --> 00:46:20,240
+ولكن ال package هذه مش عاملة overloading لل
+
+578
+00:46:20,240 --> 00:46:23,780
+relation operators دي اللي they apply على standard
+
+579
+00:46:23,780 --> 00:46:26,480
+logic و standard logic vectors والش
+
+601
+00:48:06,510 --> 00:48:10,690
+position .. الـ position تبعه position ايش .. تبعه
+
+602
+00:48:10,690 --> 00:48:15,710
+بالاسم الـ arrays في عليها كلام كتير لكن احنا
+
+603
+00:48:15,710 --> 00:48:18,310
+بيهمنا الـ arrays الـ y dimension ويلها نفس الـ ..
+
+604
+00:48:18,310 --> 00:48:23,740
+نفس الـ length و نفس الـ .. نفس الـ length عشان تكونوا
+
+605
+00:48:23,740 --> 00:48:27,760
+two arrays are equal المفروض every two
+
+606
+00:48:27,760 --> 00:48:29,700
+corresponding elements في الارض يكونوا يا  the
+
+607
+00:48:29,700 --> 00:48:33,340
+same يعني لو عليهم مثلا عشر و عشر element بيقارن
+
+608
+00:48:33,340 --> 00:48:35,740
+الـ left most بالـ left most و اللي وراهم باللي
+
+609
+00:48:35,740 --> 00:48:38,660
+وراهم and so on إذا كل element من هنا بيساوي
+
+610
+00:48:38,660 --> 00:48:42,200
+element اللي مقابله و كده يعني they are يا  equal
+
+611
+00:48:42,200 --> 00:48:44,880
+لو at least one element مع اللي مقابله are not
+
+612
+00:48:44,880 --> 00:48:50,280
+equal يعني two arrays are not يا  are not equal
+
+613
+00:49:03,560 --> 00:49:12,900
+بالنسبة للـ one dimension arrays كيف بيقارنهم كيف
+
+614
+00:49:12,900 --> 00:49:16,940
+اذا بدى يعرف اقل او اكبر بيبدأ بالـ left most
+
+615
+00:49:16,940 --> 00:49:22,460
+elements طبعا بدوش يعرف مثلا طلع التعريف في هذا
+
+616
+00:49:22,460 --> 00:49:25,860
+signal a and b standard of vectors تلاتة down to
+
+617
+00:49:25,860 --> 00:49:29,100
+zero لنعرف هل الـ a اقل من الـ b ساعتها بيبدأ ب
+
+618
+00:49:29,100 --> 00:49:33,460
+element كام إذا الـ element 3 of a is less than
+
+619
+00:49:33,460 --> 00:49:41,440
+element of b, then الـ a is less than الـ b. اذا واش
+
+620
+00:49:41,440 --> 00:49:46,320
+if ده equal، بنتقل لمين؟ للي بعد، للي بعد، و كده،
+
+621
+00:49:46,320 --> 00:49:50,500
+لغاية ما يحسن كيف؟
+
+622
+00:49:50,500 --> 00:49:55,300
+هتبدأ بيعني انه تلاتة كل عميل سطر تور تلاتة، تعتقد
+
+623
+00:49:55,300 --> 00:49:58,930
+بيصير السطر خارج التلاتة بيبدأ من الـ lift دايما ..
+
+624
+00:49:58,930 --> 00:50:02,070
+اينا .. بيبدأ أياش اللي هو من الـ lift .. بيبدأ من
+
+625
+00:50:02,070 --> 00:50:05,430
+الـ lift يعني حتى لو الـ .. ايه .. لو الـ a مثلا
+
+626
+00:50:05,430 --> 00:50:07,750
+تلاتة to zero و اللي بيجي اصلا من الـ zero لتلاتة
+
+627
+00:50:07,750 --> 00:50:10,590
+مش شكوه لأ .. بيبدأ من أياش من الـ left يعني حقا
+
+628
+00:50:10,590 --> 00:50:15,650
+تلاتة مع الـ zero .. بيبدأ أياش من الـ lift .. بيبدأ
+
+629
+00:50:15,650 --> 00:50:19,130
+أياش من الـ lift .. تمام؟ okay
+
+630
+00:50:25,670 --> 00:50:32,390
+طبعا الـ list down or equal to بسيط بالأول is
+
+631
+00:50:32,390 --> 00:50:34,650
+it true يعني إما أن الـ a بيساوي b ساعتين is it
+
+632
+00:50:34,650 --> 00:50:37,730
+true otherwise بتشوفها أجل من b مش هيك ولا اوكي
+
+633
+00:50:37,730 --> 00:50:45,590
+بيجمع بين الاتنين اللي هو اللي فاتوا تلاحظ
+
+634
+00:50:45,590 --> 00:50:49,010
+في شغلها بسيطة جايلك عليها هنا تلاحظ الـ list down
+
+635
+00:50:49,010 --> 00:50:54,450
+or equal to شكله بيشبه الـ assignment operator تبع
+
+636
+00:50:54,450 --> 00:51:01,010
+الـ signals صح طبعا بيعرف من الـ context من السياق الـ
+
+637
+00:51:01,010 --> 00:51:03,770
+component بيحدد whether you mean less than or
+
+638
+00:51:03,770 --> 00:51:07,910
+equal to أو الـ assignment statement الـ operator
+
+639
+00:51:07,910 --> 00:51:14,890
+بالـ assignment اللي هو statement الـ conditional
+
+640
+00:51:14,890 --> 00:51:21,690
+signal assignment statement شوف
+
+641
+00:51:21,690 --> 00:51:22,650
+كيف الـ conditional
+
+642
+00:51:26,490 --> 00:51:30,670
+بالضبط بيعمل assignment لـ value لـ signal بناء
+
+643
+00:51:30,670 --> 00:51:36,190
+على set of conditions الـ conditions بما أن الـ
+
+644
+00:51:36,190 --> 00:51:38,050
+conditions يعني فيها relational as operators زي ما
+
+645
+00:51:38,050 --> 00:51:48,090
+قلنا مش هيك ولا اليادوب احنا مخلصينها مش هيك برات
+
+646
+00:51:48,090 --> 00:51:52,230
+بيسموها when else statement طلع الـ syntax تبعها
+
+647
+00:51:54,850 --> 00:51:57,150
+الـ target بيساوى value of expression when
+
+648
+00:51:57,150 --> 00:52:01,990
+condition it evaluates الـ condition إذا الـ
+
+649
+00:52:01,990 --> 00:52:05,210
+condition is true ساعتها الـ signal هنا بتاخد الـ
+
+650
+00:52:05,210 --> 00:52:11,010
+expression هنا كلمة الـ expression else
+
+651
+00:52:11,010 --> 00:52:18,990
+لو في تكمل لو انت مكمل و
+
+652
+00:52:18,990 --> 00:52:21,170
+كاتب condition هنا تلاحظ الـ condition الأخر هنا في
+
+653
+00:52:21,170 --> 00:52:27,060
+الأخر is optional يعني انت ممكن في اخر .. اخر ..
+
+654
+00:52:27,060 --> 00:52:32,700
+اخر value expression ما تكتبش win condition .. win
+
+655
+00:52:32,700 --> 00:52:36,040
+اياش condition و هذا بيفيد اذا انت بدأ يطلع
+
+656
+00:52:36,040 --> 00:52:40,580
+combination الـ design تمام؟ عشان تغطي كل الياش ..
+
+657
+00:52:40,580 --> 00:52:49,160
+كل الـ .. شوف هنا .. يعني اتلاحظ احنا الاصلاح
+
+658
+00:52:49,160 --> 00:52:54,000
+بتستخدم العادية .. اتلاحظ اللي كنا استخدمناها من
+
+659
+00:52:54,000 --> 00:52:57,920
+غير condition واللي غير select كنا .. we are not
+
+660
+00:52:57,920 --> 00:53:01,560
+using الحاجات تبع الـ brace هذه we are not using الـ
+
+661
+00:53:01,560 --> 00:53:04,500
+optional و ان الأخيرة قالت اللي تعالجت بسبب و
+
+662
+00:53:04,500 --> 00:53:09,700
+exception هذا العادة مظبوط على okay هيتلاحظ هذا الـ
+
+663
+00:53:09,700 --> 00:53:13,640
+part optional ممكن ما تكتبوش بس هذا بيصير في
+
+664
+00:53:13,640 --> 00:53:17,560
+الأخيرة إذا تعمل كده win أخر win ممكن تكتبش معاها
+
+665
+00:53:17,560 --> 00:53:22,560
+أخر الـ value expression ممكن ماتكتبش ورا win
+
+666
+00:53:22,560 --> 00:53:26,380
+condition بينفع لكن إذا في إيش جابله you have to
+
+667
+00:53:26,380 --> 00:53:29,240
+write here some condition و بعدين else else else
+
+668
+00:53:29,240 --> 00:53:33,380
+okay
+
+669
+00:53:48,740 --> 00:53:57,900
+طيب ماشي بقى
+
+670
+00:53:57,900 --> 00:54:00,460
+الدراجين بتتكلم على كوبا national خلي بالك من
+
+671
+00:54:00,460 --> 00:54:04,220
+النادي عشان تعمل اشي لو انت ناوي الاشي يكون كوبا
+
+672
+00:54:04,220 --> 00:54:08,840
+national و بدك تعمل باستخدام الـ conditional serial
+
+673
+00:54:08,840 --> 00:54:13,020
+assignment statement ساعتها اخر value suppression
+
+674
+00:54:13,020 --> 00:54:20,560
+المفروض مايكونش مع win condition تمام ولا لا؟ بيبقى
+
+675
+00:54:20,560 --> 00:54:23,620
+تتأكد على أن الـ design بتطلع في الأخر إياش اللي هو
+
+676
+00:54:23,620 --> 00:54:28,640
+is combinational و
+
+677
+00:54:28,640 --> 00:54:32,200
+بتتأكد على أنه .. أن الـ signal أكيد هتاخد قيمة
+
+678
+00:54:32,200 --> 00:54:39,940
+هتاخد إياش لأ لو أنت لمّا حاطيتش في الأخير لو الـ
+
+679
+00:54:39,940 --> 00:54:43,570
+.. لو الـ one الأخيرة حاطط معاه condition وصار كله
+
+680
+00:54:43,570 --> 00:54:45,950
+إلها conditions مفترض الـ conditions ولا واحد حاجة
+
+681
+00:54:45,950 --> 00:54:48,930
+كان كله false false false false ساعترش هتاخد أيش
+
+682
+00:54:48,930 --> 00:54:53,530
+القيمة طبعتها؟ إيش بيسوي؟ هتاخد أخر قيمة كانت
+
+683
+00:54:53,530 --> 00:54:57,530
+أخدتها قبل كده أخر run عمل الـ shoot للـ assignment
+
+684
+00:54:57,530 --> 00:55:01,470
+statement هذي تمام جداش كانت قيمة الـ signal
+
+685
+00:55:01,470 --> 00:55:04,910
+بيخليها القيمة الجديدة معناته بيطلع على الـ past
+
+686
+00:55:04,910 --> 00:55:09,510
+على الـ history صار memory معناته بيحط latch زي ما
+
+687
+00:55:09,510 --> 00:55:18,190
+هنشوف تمام فهمت كده؟ ايوة لو انت حطيت win اذا من الـ
+
+688
+00:55:18,190 --> 00:55:21,050
+goal بنأكد عليها اذا انت عمالك بتعمل cubanational
+
+689
+00:55:21,050 --> 00:55:26,230
+design و بدلك يكون cubanational و بتستخدم الـ
+
+690
+00:55:26,230 --> 00:55:29,310
+conditional assignment statement في الـ exhibition
+
+691
+00:55:29,310 --> 00:55:33,650
+الأخير ماستخدمش معوين condition لو استخدمت معوين
+
+692
+00:55:33,650 --> 00:55:37,570
+condition معناته ممكن يكون الـ conditions كلها
+
+693
+00:55:37,570 --> 00:55:42,930
+false وارد طب إذا كانت فالس الـ target signal مش
+
+694
+00:55:42,930 --> 00:55:46,870
+هتاخد قيمة طب إيش هسوي الزراعي هيقول لأ لازم أديها
+
+695
+00:55:46,870 --> 00:55:52,810
+قيمة تمام فبقول ماشي هديها القيمة الـ previous شوف
+
+696
+00:55:52,810 --> 00:55:56,250
+أخر الـ previous إيش اللي هو value مع الـ previous
+
+697
+00:55:56,250 --> 00:55:59,930
+معانطه صار فيه memory memory يعني latch فبيحط
+
+698
+00:55:59,930 --> 00:56:03,930
+latch جالس
+
+699
+00:56:03,930 --> 00:56:08,730
+ماحط latch صار الـ design مش هو الـ intended لم يعد
+
+700
+00:56:10,190 --> 00:56:15,150
+هو يكلفك hardware و مصاري زيادة و لا يبدل لك الـ
+
+701
+00:56:15,150 --> 00:56:16,890
+functionality اللي بديه لك الـ functionality اللي
+
+702
+00:56:16,890 --> 00:56:20,050
+بديه لك بضعف معين otherwise بتختلف الـ
+
+703
+00:56:20,050 --> 00:56:25,930
+functionality زي ما هنشوف تمام هتخلي بالك من الشغل
+
+704
+00:56:25,930 --> 00:56:30,730
+هذا لذلك اذا استخدمنا الـ conditional or a substate
+
+705
+00:56:30,730 --> 00:56:34,330
+فالغالب هيكون الشكل التالي تعرف سوي value شمس
+
+706
+00:56:34,330 --> 00:56:38,390
+الأولاني وين كل شمس الأولاني value exception تاني
+
+707
+00:56:38,390 --> 00:56:41,870
+win condition تاني else and so on بس في الـ else
+
+708
+00:56:41,870 --> 00:56:45,590
+الأخر بعد الـ else الأخر فقط value exception
+
+709
+00:56:45,590 --> 00:57:03,310
+without win تلعب
+
+710
+00:57:03,310 --> 00:57:04,470
+على الـ example التالي
+
+711
+00:57:13,400 --> 00:57:18,580
+العشان نعمل اربعة بت كومبيراتور اله تلاتة اوتو زي
+
+712
+00:57:18,580 --> 00:57:24,060
+ما هنشوف طلع دي نشوف
+
+713
+00:57:24,060 --> 00:57:31,920
+الـ P
+
+714
+00:57:31,920 --> 00:57:38,240
+و الـ Q انبوت استخدمت لونك فيكتور وقمت بتخلصها من
+
+715
+00:57:38,240 --> 00:57:41,300
+الـ down to zero هيقارن بين الـ P and الـ Q لكن كل
+
+716
+00:57:41,300 --> 00:57:47,600
+واحد منهم كان بيت اربعة بيت و بعدين عندك الـ
+
+717
+00:57:47,600 --> 00:57:53,780
+greater than بار تلاحظ بار يعني اكتفه ده لو تشوف
+
+718
+00:57:53,780 --> 00:57:58,780
+كلمة بار او هذا تعرف انه اكتف ايش لو تمام و بعد الـ
+
+719
+00:57:58,780 --> 00:58:02,780
+equal bar و less than bar تلاتة output استخدمت
+
+720
+00:58:02,780 --> 00:58:07,260
+لونك فيكتور يعني if they are equal الـ P and الـ Q
+
+721
+00:58:07,260 --> 00:58:12,780
+المفروض من اللي يكون شغال اللي هو هذا كم هيكون
+
+722
+00:58:12,780 --> 00:58:19,360
+قيمته؟ Zero و الباقين واحد لو الـ P is greater than
+
+723
+00:58:19,360 --> 00:58:24,000
+الـ Q هذا هيكون قيمته بكم؟ Zero و الباقين باش؟ واحد
+
+724
+00:58:24,000 --> 00:58:28,300
+و كذا شوف الـ architecture باستخدام الـ conditional
+
+725
+00:58:31,640 --> 00:58:35,580
+الجريتر يعني ايش بيساوي؟ Zero one الـ P أكبر من الـ
+
+726
+00:58:35,580 --> 00:58:40,260
+Q وشوفنا كيف تعريف الـ .. الـ .. الـ .. الـ .. الـ ..
+
+727
+00:58:40,260 --> 00:58:41,340
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. ال
+
+728
+00:58:41,340 --> 00:58:41,380
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. ال
+
+729
+00:58:41,380 --> 00:58:42,000
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. ال
+
+730
+00:58:42,000 --> 00:58:42,460
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. ال
+
+731
+00:58:42,460 --> 00:58:42,960
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. ال
+
+732
+00:58:42,960 --> 00:58:43,480
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. ال
+
+733
+00:58:43,480 --> 00:58:43,680
+الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. ال
+
+734
+00:58:43,680 --> 00:58:44,680
+.. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. الـ .. ال
+
+735
+00:58:44,680 --> 00:58:48,900
+الـ .. الـ .. الـ ..
+
+736
+00:58:48,900 --> 00:58:52,460
+الـ .. الـ
+
+737
+00:58:58,330 --> 00:59:03,670
+هل مع الـ سنة احط one ولا اي شي لأ يبقى ضمنها هذه
+
+738
+00:59:03,670 --> 00:59:09,870
+هتعمل كوبون ناشن اللي هيش logic اللي هيطلع منها بس
+
+739
+00:59:09,870 --> 00:59:12,830
+ان احنا بيعمل design بكم statement تلاتة اتلاحظ
+
+740
+00:59:12,830 --> 00:59:16,550
+هذه واحدة جديدة تمام اللي هي الـ equal بيثوى zero و
+
+741
+00:59:16,550 --> 00:59:20,310
+الـ P بيثوى شكليه الـ سنة واحدة يبقى برضه another
+
+742
+00:59:20,310 --> 00:59:23,990
+conditional signal assignment statement مظبوط و
+
+743
+00:59:23,990 --> 00:59:26,710
+بعد الـ الـ سنة ماحطش condition
+
+744
+00:59:34,730 --> 00:59:40,150
+والتالتة زي ما فعلا اعمل ليه ايش كمباراتون
+
+745
+01:00:02,120 --> 01:00:06,360
+هنشوف كمان مرة اربعة وان مات بالاكسار لكن باستخدام
+
+746
+01:00:06,360 --> 01:00:11,600
+الجهاز الـ conditional assignment statement طلع
+
+747
+01:00:11,600 --> 01:00:18,160
+على الـ string التالي اربعة
+
+748
+01:00:18,160 --> 01:00:19,140
+وان مات بالاكسار
+
+749
+01:00:31,900 --> 01:00:37,460
+عندك C0 to C3 input الـ standard logic والـ G bar
+
+750
+01:00:37,460 --> 01:00:43,540
+والـ B والـ A input والـ Y is الـ output شوف هنا
+
+751
+01:00:43,540 --> 01:00:48,820
+عرف لك local way قولنا بنفع between الـ S و الـ
+
+752
+01:00:48,820 --> 01:00:52,780
+beginning تبعك texture هذا الـ declaration path مش
+
+753
+01:00:52,780 --> 01:00:56,160
+هيك و لا لأ ممكن تعرف فيه something signal اللي
+
+754
+01:00:56,160 --> 01:00:59,920
+بدك ايه او cononsense بنفع تمام هنا معرف signal
+
+755
+01:00:59,920 --> 01:01:00,360
+ايه اسمها
+
+756
+01:01:09,910 --> 01:01:13,410
+عشان يسهل الـ code يعني حط فيها الـ جي بار aggregate
+
+757
+01:01:13,410 --> 01:01:17,410
+هذا ومر علينا نوع من الـ set زي كده مشاكل و لا
+
+758
+01:01:17,410 --> 01:01:24,370
+تلاحظ الـ جي بار is a standard logic و كده الـ b و
+
+759
+01:01:24,370 --> 01:01:29,740
+الـ a والطرف اللى .. اللى هو الـ .. الشمال الـ
+
+760
+01:01:29,740 --> 01:01:33,660
+standard vector فسأل الـ company انه يقول okay هدول
+
+761
+01:01:33,660 --> 01:01:35,860
+ها .. ها .. هاعتبروا تلت و انا هساعدك ايه اللى هو
+
+762
+01:01:35,860 --> 01:01:39,680
+vector مش محتاج لك qualification ولا اي ايش تمام؟
+
+763
+01:01:39,680 --> 01:01:46,540
+okay ماشي ولا conversion تمام الجهة جاهزة تمت اللى
+
+764
+01:01:46,540 --> 01:01:50,880
+قالك why بيساوي C0 وين التم بيساوياش هذا الـ
+
+765
+01:01:50,880 --> 01:01:57,080
+company ش الأولانية تلاحظ دى بقرب كام ب .. احنا
+
+766
+01:01:57,080 --> 01:01:58,620
+بنعمل multiple extra خلّي بالك مش هيك و أهلا
+
+767
+01:01:58,620 --> 01:02:02,960
+multiple extra مظبوط إذا الـ G برضه ب Zero تمام و
+
+768
+01:02:02,960 --> 01:02:07,100
+البجين ب Zero Zero طالع لمين الـ C Zero أدوات إذا
+
+769
+01:02:07,100 --> 01:02:09,860
+الـ G برضه بده Zero و البجين الـ B و الـ A ب Zero
+
+770
+01:02:09,860 --> 01:02:13,060
+واحد طالع من الـ C واحد and so on بس تلاحظ الـ else
+
+771
+01:02:13,060 --> 01:02:18,580
+في الآخر الـ else Zero Zero زي كده ضمننا على أنه زن
+
+772
+01:02:18,580 --> 01:02:23,940
+إيش زي إيش الـ combination مظبوط لإن هدول كل واحد
+
+773
+01:02:23,940 --> 01:02:28,190
+أمامي الـ standard logic يعني تسعة قيم يعني تسعة
+
+774
+01:02:28,190 --> 01:02:32,530
+أقصى ثلاثة سبعمية و تسعة و عشرين combination تمام
+
+775
+01:02:32,530 --> 01:02:36,130
+بهدول we are covering just four ضال سبعمية و خمسة
+
+776
+01:02:36,130 --> 01:02:38,530
+و عشرين مشاكل ولا .. هذا covers كل الباقية سبعمية
+
+777
+01:02:38,530 --> 01:02:42,330
+و إياش خمسة و
+
+801
+01:04:48,290 --> 01:04:51,460
+covering كل ال values وممكن ياخد ده التيمة طبعا فقط
+
+802
+01:04:51,460 --> 01:04:56,960
+اربعة فقط S اللي هو اربعة طبعا ساعتها بيجي بالصرف
+
+803
+01:04:56,960 --> 01:05:00,180
+من عنده لو بقولك S هحط Latch هحط Latch طبعا أنه
+
+804
+01:05:00,180 --> 01:05:04,220
+هحط Latch لمين؟ للـ output للـ Y طبعا هجيب S للـ Y شوف
+
+805
+01:05:04,220 --> 01:05:09,300
+كيف هيشتغل فعلا؟ كيف هيشتغل؟ هتيجي تحط لك Latch هنا و
+
+806
+01:05:09,300 --> 01:05:13,960
+تلاحظ تحط الـ code تبعها مين؟ اللي هو الـ G bar ليش
+
+807
+01:05:13,960 --> 01:05:16,280
+حطوا الـ code تبع الـ G bar الـ Latch خلي بالك مش في
+
+808
+01:05:16,280 --> 01:05:19,560
+اللي بيحلوك بالـ Latch الذي نسميه الـ flip-flop لما
+
+809
+01:05:19,560 --> 01:05:22,220
+تكون شغالة على الـ edges الـ latch زي ما نقول
+
+810
+01:05:22,220 --> 01:05:25,280
+storage device تمام لكن بيكون transparent اللي هو
+
+811
+01:05:25,280 --> 01:05:29,120
+enable line اللي هو هذا الـC تمام؟ لما يكون له هنا
+
+812
+01:05:29,120 --> 01:05:35,060
+يبقى الـ Y follows مين؟ اللي يوديه تمام الـ Y's
+
+813
+01:05:35,060 --> 01:05:39,880
+follows mean اللي هو الـ D once صار اللي هو الـ C ما
+
+814
+01:05:39,880 --> 01:05:44,520
+هووش له صار بـ high بتظل قيمة الـ Y أخر قيمة كانت قبل
+
+815
+01:05:44,520 --> 01:05:51,160
+ما يصير إيش؟ اللي هو الـ Y الـ C هنا دي asserted ماشي
+
+816
+01:05:51,160 --> 01:05:54,500
+الحد يعني لو أجيت مثلا كان هنا active كان هنا zero
+
+817
+01:05:54,500 --> 01:05:58,960
+وكان هنا واحد كنت إذا طلع هنا إيش؟ واحد طبعا أجيت
+
+818
+01:05:58,960 --> 01:06:01,860
+إذا أجيت طلع حد على واحد بتظل هنا كام؟ حتى لو
+
+819
+01:06:01,860 --> 01:06:07,450
+اتغيرت D حتى تتغير يعني ذلك بنقول على انه طول ما
+
+820
+01:06:07,450 --> 01:06:10,530
+الـ C بـ Y هنا zero هذي بيكون transparent شفافة زي
+
+821
+01:06:10,530 --> 01:06:12,410
+لوحة الجهاز يعني من هنا شايف اللي هنا يعني الـ Y
+
+822
+01:06:12,410 --> 01:06:14,950
+بيشوف مين؟ الـ D اللي على الـ D بيطلع لمين؟ على اللي
+
+823
+01:06:14,950 --> 01:06:18,170
+هو الـ Y كأنه مش وجوده فبيشتغل ازاي؟ ما بدنا بيشتغل
+
+824
+01:06:18,170 --> 01:06:21,090
+ازاي ما بدنا؟ ازاي ما بدنا؟ لإن بيكون الـ transport
+
+825
+01:06:21,090 --> 01:06:25,330
+بيكون الـ Y follows مين؟ الـ D لإن كل فرق بيشتغل ازاي؟
+
+826
+01:06:25,330 --> 01:06:27,310
+ما بيشتغل ازاي؟ ما بيشتغل ازاي؟ ما بيشتغل ازاي؟ ما
+
+827
+01:06:27,310 --> 01:06:33,380
+بيشتغل ازاي؟ ما بيشتغل ازاي؟ ما بيشتغل السؤال هو ليش
+
+828
+01:06:33,380 --> 01:06:36,300
+اختار الـ synthesizer الـ G bar لانه يكون .. يعني
+
+829
+01:06:36,300 --> 01:06:39,320
+ليش ما اختار مثلا B أو G أنا هقولك هيتلحظ شوية و
+
+830
+01:06:39,320 --> 01:06:42,120
+هتقولك استنى شوية هي .. هي في الأول كمل .. شوف الـ
+
+831
+01:06:42,120 --> 01:06:45,320
+part تبقى الـ combinational الـ part تبقى مين؟ اللي
+
+832
+01:06:45,320 --> 01:06:50,800
+هو الـ .. الـ .. الـ combinational الـ .. الـ
+
+833
+01:06:50,800 --> 01:06:54,960
+combinational اتلاحظ هنا هاد الآن شغالة على الـ
+
+834
+01:06:54,960 --> 01:06:58,200
+zero zero of الـ A and الـ B يعني إذا الأتنين اه
+
+835
+01:06:58,200 --> 01:07:03,130
+zero بديلك هنا واحد مش هيك؟ و لا بتقولي هذا إيش إدلك
+
+836
+01:07:03,130 --> 01:07:09,730
+الـ E هنا و بعدين في عندك الـ .. الـ .. مع الـ .. الـ
+
+837
+01:07:09,730 --> 01:07:14,050
+C0 مع مين؟ مع C يعني إذا كان الـ ايه؟ يعني هتلاقي
+
+838
+01:07:14,050 --> 01:07:17,430
+هنا في some اللي هو logic كما نشتري اللي هو logic
+
+839
+01:07:17,430 --> 01:07:22,810
+الـ part هذا بحيث لو هنا إدلك واحد يعني هنا 00 الـ
+
+840
+01:07:22,810 --> 01:07:27,320
+C0 هو اللي بيطلعلك وين؟ على الـ D على إيش؟ الـ D
+
+841
+01:07:27,320 --> 01:07:29,960
+الشيء اللي تعمله عبارة عن and gate وفي الآخر في or
+
+842
+01:07:29,960 --> 01:07:32,640
+gate واحدة بتطلع على تدخل على الـ D مش هالقضية تمام؟
+
+843
+01:07:32,640 --> 01:07:35,780
+لو فكرت فيه تمام؟ لو ش الاشي هنا هي الـ combination
+
+844
+01:07:35,780 --> 01:07:38,620
+تانية إذا كانت هنا الـ A بكم؟ بواحد عند الـ B إيش
+
+845
+01:07:38,620 --> 01:07:42,660
+اللي هو F0 بيصدّيلك هذا active combined مع مين؟ مع
+
+846
+01:07:42,660 --> 01:07:49,360
+اللي هي الـ C الـ C كم؟ الـ C واحد معناته بده and gate
+
+847
+01:07:49,360 --> 01:07:51,220
+و اللي بيطلع على الـ or gate الوحيد اللي في الـ outer
+
+848
+01:07:51,220 --> 01:07:54,810
+بيديلك مين؟ بيديلك إيش؟ الـ D طبعا فعملين هو يعني هنا
+
+849
+01:07:54,810 --> 01:07:58,110
+he is just controlling طبعا الاوضة تبقى المطلب كسر
+
+850
+01:07:58,110 --> 01:08:02,290
+هذا الـ بياش؟ اللي هي فقط بالـ A and مين؟ الـ B لكن لسه
+
+851
+01:08:02,290 --> 01:08:07,830
+ما عملش control لمين؟ لـ .. لـ .. لـ .. لـ .. باستخدام
+
+852
+01:08:07,830 --> 01:08:10,570
+الـ G bar فخلى الـ G bar لمين؟ للاخيرة واحدة فكرت فيها
+
+853
+01:08:10,570 --> 01:08:12,750
+أنت الـ A و الـ B مش هديها الـ control بلكي يعني
+
+854
+01:08:12,750 --> 01:08:18,010
+عشانك .. عشانك اختار مين؟ الـ G bar طبعا الـ A و الـ B
+
+855
+01:08:18,010 --> 01:08:20,710
+يعني بيختار الـ data in terminal ماشي؟ قررنا هنا
+
+856
+01:08:20,710 --> 01:08:25,250
+يطلع الـ whether الـ C0 أو C1 أو C2 أو C3 بناء على
+
+857
+01:08:25,250 --> 01:08:27,810
+الـ A و الـ B لكن مين هتطلع في الآخر هنا خلال الميان
+
+858
+01:08:27,810 --> 01:08:31,410
+الالكترون الكبير هو مين؟ الـ G bar فاتلاحظ اللي هو الـ
+
+859
+01:08:31,410 --> 01:08:36,670
+G bar طول ما هو F0 الـ Y follows مين؟ دي و شغال عادي
+
+860
+01:08:36,670 --> 01:08:38,890
+مش مبين المشكلة فتفتحوا ده الـ gate
+
+861
+01:08:43,300 --> 01:08:51,440
+الـ .. افترض كان الـ A B بـ ..
+
+862
+01:08:51,440 --> 01:08:57,360
+بكم؟ بـ zero zero تمام؟ المفروض يطلع هنا مين؟ يزي
+
+863
+01:08:57,360 --> 01:09:03,080
+هنا مين؟ الـ C zero افترض ان الـ C zero كان بـ .. بـ
+
+864
+01:09:03,080 --> 01:09:08,760
+واحد تمام؟ هتطلع هنا كم؟ واحد طالما وجدت الـ G bar
+
+865
+01:09:08,760 --> 01:09:15,200
+طلع صار بواحد كده إيش حق من قيمة الـ Y؟ واحد لكن في
+
+866
+01:09:15,200 --> 01:09:17,800
+الـ classification احنا كان طالبين يكون كام؟ Zero
+
+867
+01:09:17,800 --> 01:09:22,040
+اختلف،
+
+868
+01:09:22,040 --> 01:09:25,440
+مظبوط ولا .. مش الـ function اللي بدي اياها as long
+
+869
+01:09:25,440 --> 01:09:28,760
+as الـ G bar is zero it works as intended زي ما
+
+870
+01:09:28,760 --> 01:09:34,900
+بدنا لكن once صار الـ G bar بواحد بحتفظ بأخر إيش؟
+
+871
+01:09:34,900 --> 01:09:38,230
+قيمة و هذا الشغل للاشوف من وين جابه؟ هو مش من رأسه
+
+872
+01:09:38,230 --> 01:09:40,510
+.. هو جابه من رأسه بس مش من رأسه .. بس مش من رأسه
+
+873
+01:09:40,510 --> 01:09:43,110
+يعني احنا سيبناله .. سيبناله إشي undetermined ..
+
+874
+01:09:43,110 --> 01:09:45,750
+undetermined .. undetermined مش محدد و اتحمل له
+
+875
+01:09:45,750 --> 01:09:49,270
+فرصة له ي .. ي .. يتصرف مش عارف بالـ hardware
+
+876
+01:09:49,270 --> 01:09:55,030
+ما فيها مجال للعب you have انت كـ human كـ engineer
+
+877
+01:09:55,030 --> 01:09:57,830
+to specify everything عشان ما تخليش الـ compiler
+
+878
+01:09:57,830 --> 01:10:00,760
+يلعب على كيف .. هو بيلعب جوان في الـ automation ماشي
+
+879
+01:10:00,760 --> 01:10:02,500
+خليه يصرحوا يعملوا زي ما بدها ده كويس
+
+880
+01:10:02,500 --> 01:10:05,080
+بالنسبالنا، أو ضبطه ولا .. فيلم المعادل يتجلل الـ
+
+881
+01:10:05,080 --> 01:10:09,060
+.. ايه لا؟ يتجلل الـ .. الـ logic تمام؟ ي .. ي ..
+
+882
+01:10:09,060 --> 01:10:11,800
+يسرق الـ .. يعملك design اللي هو سريع أو شغالة زي
+
+883
+01:10:11,800 --> 01:10:15,100
+كده، لكن من ناحية functionality انت يبقى at the
+
+884
+01:10:15,100 --> 01:10:18,560
+top of everything، مش هيك و لا؟ ايه نعم؟ أوكي،
+
+885
+01:10:18,560 --> 01:10:24,200
+أدهي، و هذي نتج من وين؟ أنه احنا هنا ما حطيناش الـ
+
+886
+01:10:24,200 --> 01:10:30,880
+.. الـ ث الأخيرة، مش هيك و لا؟ أوكي، ماشي دكتور في
+
+887
+01:10:30,880 --> 01:10:35,600
+أول حالة، أول ما يشتغل، لو كانت الـ G بواحد تطلع
+
+888
+01:10:35,600 --> 01:10:40,920
+الأفضل اندفاع .. أفضل اندفاع؟ أو .. مش .. مش عارف؟
+
+889
+01:10:40,920 --> 01:10:46,520
+ولا Zero؟ يعني بقولش فيه كلمة في الـ Latch في العصر
+
+890
+01:10:46,520 --> 01:10:50,400
+الأول؟ كم سنة؟ لأ فاهم جاستك، فاهم سؤاله، زميلك
+
+891
+01:10:50,400 --> 01:10:54,920
+بيسأل طبعا قولنا في الـ simulation
+
+892
+01:10:57,660 --> 01:11:00,140
+في الـ simulation قبل ما يبدأ الـ simulation
+
+893
+01:11:00,140 --> 01:11:05,320
+everything نفسه بيكون إيش؟ are initialized الـ A مع
+
+894
+01:11:05,320 --> 01:11:08,860
+الـ B مع الـ G bar مع الـ .. مع الـ .. اللي هو الـ ..
+
+895
+01:11:08,860 --> 01:11:16,160
+الـ C طبعا فالـ .. الـ .. الـ Y ممكن إيش نعتبرها في
+
+896
+01:11:16,160 --> 01:11:23,140
+الحالة هذه الـ Y لأ
+
+897
+01:11:23,140 --> 01:11:27,690
+ما هو طالب un .. uninitialized okay هتصور طبيعي
+
+898
+01:11:27,690 --> 01:11:33,390
+اعتبرها uninitialized مبدئيا أو ممكن بس حتى لو
+
+899
+01:11:33,390 --> 01:11:35,950
+قانون لأ أنا اعتبرها uninitialized الـ Y عيش
+
+900
+01:11:35,950 --> 01:11:40,190
+uninitialized هي صحينا بالنسبالي لو output اعتبرها
+
+901
+01:11:40,190 --> 01:11:43,850
+عيش uninitialized أو ممكن unknown بقالك بس الأفضل
+
+902
+01:11:43,850 --> 01:11:47,090
+الـ unknown من و أنت الـ unknown الـ unknown بتيجي هي
+
+903
+01:11:47,090 --> 01:11:50,930
+بيكون في sources الـ driving الاشي و بيعمل solution
+
+904
+01:11:50,930 --> 01:11:53,730
+بتديلك يا X يا عيش تقولنا يا الـ W مشكلة و لا
+
+905
+01:11:53,730 --> 01:11:58,600
+unknown لكن هنا لسه لا يوجد easy driving يمكن نقول
+
+906
+01:11:58,600 --> 01:12:09,980
+أن أنشالايز أن أنشالايز أن أنشالايز لكن عندما
+
+907
+01:12:09,980 --> 01:12:12,500
+يبدأ الـ simulation و بدأ الـ test bench سيبدأ يعطي
+
+908
+01:12:12,500 --> 01:12:20,720
+هنا قيم صح ولا لأ؟ سيصبح هنا R يتحدد الـ قيم
+
+909
+01:12:23,970 --> 01:12:29,490
+بيدي uninitialized مظبوط لو رجعت أنت لـ .. قولنا الـ
+
+910
+01:12:29,490 --> 01:12:35,550
+autos تبعت اللي هو الـ hands الـ operators قولنا
+
+911
+01:12:35,550 --> 01:12:42,150
+بيرجع كذا قيمة يا zero يا واحد يا uninitialized يا
+
+912
+01:12:42,150 --> 01:12:50,850
+F ليش القيمة الأخي اللي قولناها بيطلع عن one برضه
+
+913
+01:12:50,850 --> 01:12:52,410
+رجعنا
+
+914
+01:12:59,310 --> 01:13:13,250
+يا و كام؟ مية و تلاتة و عشرين و
+
+915
+01:13:13,250 --> 01:13:17,230
+unknown و
+
+916
+01:13:17,230 --> 01:13:22,930
+بيرجعلك كمان اللي هو unknown إذا هي يا هتكون يا U
+
+917
+01:13:22,930 --> 01:13:26,740
+يا X حسب كيف هيعتبره خيار يقول عشان مش الحال ابجي
+
+918
+01:13:26,740 --> 01:13:30,560
+اعمل دور ع الـ help تبع الـ .. هيدا و اشوف يا you يا
+
+919
+01:13:30,560 --> 01:13:35,440
+أنا فاهم؟ يمكن الـ .. المنطقية أكثر يكون
+
+920
+01:13:35,440 --> 01:13:38,440
+initialized اعتبار الـ input are not initialized
+
+921
+01:13:38,440 --> 01:13:44,840
+فالـ output is .. اه بقالك الـ input are not
+
+922
+01:13:44,840 --> 01:13:47,420
+initialized فالـ output يكون initialized اللي هو
+
+923
+01:13:47,420 --> 01:13:53,200
+still ماشي؟ okay ماشي طيب نروح الصفحة كام؟ احنا
+
+924
+01:13:53,200 --> 01:13:53,980
+قولنا عالية 136
+
+925
+01:13:56,930 --> 01:13:58,490
+طب المرة الجاية بينكم إن شاء الله

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/ZtBY2dC0bd0_postprocess.srt

@@ -0,0 +1,3480 @@
+1
+00:00:00,200 --> 00:00:05,700
+الـ description و تحطه ب file او خليني اقول
+
+2
+00:00:05,700 --> 00:00:11,840
+المفروض انك تحطه ب file مش هيك و لا المفروض
+
+3
+00:00:11,840 --> 00:00:16,800
+ال file عشان يكون readable by ال VHDL compiler
+
+4
+00:00:16,800 --> 00:00:22,980
+يكون مخزن بال unformatted plain text يعني ماينفعش
+
+5
+00:00:22,980 --> 00:00:26,460
+ماشي تكتبه بال word العادل اللي انت عارفينه و
+
+6
+00:00:26,460 --> 00:00:30,710
+تخزنهلأنه في formatting و كده ف it is not readable
+
+7
+00:00:30,710 --> 00:00:33,210
+لازم يكون plain text editor بس characters مفيش اي
+
+8
+00:00:33,210 --> 00:00:37,470
+formatting يعني
+
+9
+00:00:37,470 --> 00:00:40,410
+بنفع مثلا بال notepad و تقدر تكتب بال notepad لإنه
+
+10
+00:00:40,410 --> 00:00:46,950
+بيخزن الهدأ unformatted it works لكن أسهلك بيجي
+
+11
+00:00:46,950 --> 00:00:50,550
+VHD ال editors مع نفس ال store اللي انت هتعمله
+
+12
+00:00:50,550 --> 00:00:55,250
+download و install أفضللأن مذيتها هنا بتعمل لك
+
+13
+00:00:55,250 --> 00:00:59,750
+coloring و indentation ل syntetical constructs
+
+14
+00:00:59,750 --> 00:01:04,810
+تلوين edible face هذا إيتاليك هذا كذا حسب معناه
+
+15
+00:01:04,810 --> 00:01:09,270
+ومكانه وبيكون ال file على ال screen بظهر مرتب أكتر
+
+16
+00:01:09,270 --> 00:01:14,630
+و readable وإمكانية استخراز ال errors و الأخطاء
+
+17
+00:01:14,630 --> 00:01:22,530
+بيكون أسرع و أسهلOkay فبالتالي تستخدم ال editor
+
+18
+00:01:22,530 --> 00:01:27,710
+اللي جاي مع ال VHDL software هذا الكلام المفروض
+
+19
+00:01:27,710 --> 00:01:31,990
+معروف لكن
+
+20
+00:01:31,990 --> 00:01:35,550
+في الكتاب هنا البرامج اللي هنشوفها و مكتوبة بال
+
+21
+00:01:35,550 --> 00:01:43,450
+VHDL هتكون ظهرة Formatted إلك تمام لكي يكون معلوم
+
+22
+00:01:43,450 --> 00:01:47,430
+على إنه مخزنة في الفايل Unformated في الفايل مخزنة
+
+23
+00:01:47,430 --> 00:01:53,230
+Unformatedالـ keywords هو ان اكيد في .. في اي
+
+24
+00:01:53,230 --> 00:01:58,770
+language فيه some set of keywords هذه ال keywords
+
+25
+00:01:58,770 --> 00:02:02,890
+مش مسموح تستخدمها ك objects من عندك او identifiers
+
+26
+00:02:02,890 --> 00:02:08,350
+او اسمها variables ايه الأغراض و معاني المحددة ده؟
+
+27
+00:02:08,350 --> 00:02:12,310
+و بتظهرلك في ال code اذا انت استخدمت VHDL editor
+
+28
+00:02:12,310 --> 00:02:18,970
+boldfaced يعني بخط ايش؟ بخط غامقطبعا لما تريد تكتب
+
+29
+00:02:18,970 --> 00:02:22,170
+اللي هو ال program بال VHDL هتلاقيه مكوّن من
+
+30
+00:02:22,170 --> 00:02:27,130
+statements كل statement عبارة عن construct بيعمل
+
+31
+00:02:27,130 --> 00:02:31,870
+one or more actions ويلها معاني محددة حسب نوع ال
+
+32
+00:02:31,870 --> 00:02:35,990
+statement ال statement بال VHDL لازم تنهيها ب semi
+
+33
+00:02:35,990 --> 00:02:42,010
+colon ب semi ايه؟ ب semi colonاستخدامك لل comments
+
+34
+00:02:42,010 --> 00:02:46,790
+أكيد بيوضح أو بيشرح البرنامج بيكون أسهل لك إلك
+
+35
+00:02:46,790 --> 00:02:53,490
+تعرف لو كتبت code و رجعتله بعد وقت مابتنسى إيش
+
+36
+00:02:53,490 --> 00:02:57,370
+جستك بالسطر هذا أو مجموعة الأسطر هدول فكتابة ال
+
+37
+00:02:57,370 --> 00:03:00,790
+comments كتير بيسهلك عملية ال development و أنك
+
+38
+00:03:00,790 --> 00:03:05,390
+ترجع للبرنامج حتى بيسهل على غيرك لو غيرك عاوز يفهم
+
+39
+00:03:05,390 --> 00:03:08,370
+ال code بيعمله update أو كده أنك بتكون كاتب ال
+
+40
+00:03:08,370 --> 00:03:14,390
+commentsبسهل كثير عليه ال comment بيبدأ ممكن في أي
+
+41
+00:03:14,390 --> 00:03:19,470
+سطر تحط two hyphens ورا بعض بجيت السطر الى نهايته
+
+42
+00:03:19,470 --> 00:03:24,910
+واعتبر ايش comment وممكن تحط الكلمة ده في أي سطر
+
+43
+00:03:24,910 --> 00:03:28,530
+يعني معناته تحط double hyphen hyphen hyphen ورا
+
+44
+00:03:28,530 --> 00:03:31,710
+بعض من غير ال space ولا اي شي ال hyphen مش ال
+
+45
+00:03:31,710 --> 00:03:36,770
+underscore اللي هو الشرطة العادية شرطة العاديةبجيت
+
+46
+00:03:36,770 --> 00:03:41,630
+السطر إلى نهايته يعتبر ايش؟ يعتبر comment مافيش في
+
+47
+00:03:41,630 --> 00:03:46,450
+ال VHDL block comment feature يعني فيه مثلا في ال
+
+48
+00:03:46,450 --> 00:03:50,570
+C لو حطيت علامة ال slash و وراها نجمة تمام كل اللي
+
+49
+00:03:50,570 --> 00:03:52,630
+بتكتب بعدين comment حتى اللي أخدتها سطر لغاية ما
+
+50
+00:03:52,630 --> 00:03:56,470
+يتسكر بنجمة و slash مش موجودة ال feature هذه أيش؟
+
+51
+00:03:56,470 --> 00:04:00,770
+بال VHDL ال comment موجود فيها per line per أيش؟
+
+52
+00:04:00,770 --> 00:04:07,110
+per line ال comments بتظهرلك بال editorItaly-sized
+
+53
+00:04:07,110 --> 00:04:16,430
+يعني خط إيطالي مائلة يعني خط مائل مديلك
+
+54
+00:04:16,430 --> 00:04:19,450
+بال figure التالي formatted design description لل
+
+55
+00:04:19,450 --> 00:04:26,150
+half adder طبعا هذا code كامل حقيقة يعني انت لحد
+
+56
+00:04:26,150 --> 00:04:30,970
+تلان مش معد انك تفهم كل تفاصيل ال code لكن في
+
+57
+00:04:30,970 --> 00:04:37,200
+المقدمة هذه هنشرحشوية شغلات و الباقي في حينهي في
+
+58
+00:04:37,200 --> 00:04:43,180
+الشباتيه تبعته هنقول كل تفاصيله تمام ولا فإذا لجيت
+
+59
+00:04:43,180 --> 00:04:47,520
+something لان مش كامل بالنسبالك ما تجلجش لأنه احنا
+
+60
+00:04:47,520 --> 00:04:52,660
+الحين عاملين ايش بنقدم هذا ايش introduction تقديم
+
+61
+00:04:52,660 --> 00:04:59,240
+اتلاحظ
+
+62
+00:04:59,240 --> 00:05:03,850
+فيه في بداية ال codeيعني هذا حق حاليا عبارة عن
+
+63
+00:05:03,850 --> 00:05:08,070
+design description للحفظ قدر هذه بداية ال code من
+
+64
+00:05:08,070 --> 00:05:12,710
+كلمة library لغاية في الآخر عندك in data flow ال
+
+65
+00:05:12,710 --> 00:05:17,730
+two statements الأولانيين ال library IEEE و ال use
+
+66
+00:05:17,730 --> 00:05:22,730
+clause هدول بيسموهم
+
+67
+00:05:22,730 --> 00:05:26,690
+context clause مقوانين زي ما تشايف من سطرين
+
+68
+00:05:26,690 --> 00:05:29,770
+الأولاني عبارة عن library clause والتاني use
+
+69
+00:05:29,770 --> 00:05:35,150
+clauseال library clauses بلزم متى مرات انت بتكون
+
+70
+00:05:35,150 --> 00:05:41,330
+مستخدم في برنامج تبعك objects وشغلات مش معرفة by
+
+71
+00:05:41,330 --> 00:05:48,690
+ال bhdl معرفة ب some other libraries لذلك ال
+
+72
+00:05:48,690 --> 00:05:51,770
+libraries هدول لازم تكون تعرفهم و تحطهم اش و
+
+73
+00:05:51,770 --> 00:05:58,010
+تعرفهم في بداية ال description ب library clauses
+
+74
+00:06:01,530 --> 00:06:05,670
+أوكي ماشي يعني مثلا في ال half adder هذا هتلاقي
+
+75
+00:06:05,670 --> 00:06:11,510
+هنا مستخدم data type اسمه
+
+76
+00:06:11,510 --> 00:06:18,970
+standard logic هذا مش معرف بال bridge ال نفسه في
+
+77
+00:06:18,970 --> 00:06:22,970
+ال compiler و ال library تبعته في ال compiler معرف
+
+78
+00:06:22,970 --> 00:06:26,070
+في ال library اللي هيش اللي هو دي ال data type
+
+79
+00:06:26,070 --> 00:06:32,860
+اللي هو دي standard logic معرف هنالذلك نحتاج أن
+
+80
+00:06:32,860 --> 00:06:36,620
+نذكر أو نستخدم هذه الاختصارة نقول library space
+
+81
+00:06:36,620 --> 00:06:40,300
+itably اسم ال library اللي معرف فيها ال data type
+
+82
+00:06:40,300 --> 00:06:43,160
+اللي هو هذا زي لما كنت بتقول في البرج عادي include
+
+83
+00:06:43,160 --> 00:06:49,340
+كذا مثلا نفس الاشي بس هنا تكتب كلمة library واسم
+
+84
+00:06:49,340 --> 00:06:51,740
+ال library اللي انت عايز بدك تستخدمها
+
+85
+00:06:59,640 --> 00:07:04,080
+وكمان ال library نفسها هتلاقي مكونا من packages من
+
+86
+00:07:04,080 --> 00:07:09,360
+ايش؟ من packages you have to specify which
+
+87
+00:07:09,360 --> 00:07:15,480
+packages بدكيها بالتحديد ال data type اللي هو هذا
+
+88
+00:07:15,480 --> 00:07:20,100
+ال standard logic امعرف في ال package هذه اللي هي
+
+89
+00:07:20,100 --> 00:07:21,500
+موجودة ايش في ال library هذه
+
+90
+00:07:28,400 --> 00:07:31,760
+اللي موجود عايش في اللعبة اللي هي هذه لذلك تلاحظ
+
+91
+00:07:31,760 --> 00:07:38,140
+السطر اللي وراها عبارة عن close بيسموها use close
+
+92
+00:07:38,140 --> 00:07:42,720
+تلاحظ كتب use هذا اسم اللعبة اللي هي هذه واسم ال
+
+93
+00:07:42,720 --> 00:07:47,760
+package اللي انا عاوزها طب ال package اللي واحد
+
+94
+00:07:47,760 --> 00:07:50,520
+هتلاقي معرف فيها شريعة كتير معرف فيها
+
+95
+00:07:54,520 --> 00:07:58,720
+Various data types معرف فيها constants معرف فيها
+
+96
+00:07:58,720 --> 00:08:03,560
+sub programs زي functions زي procedures هل أنت بدك
+
+97
+00:08:03,560 --> 00:08:05,780
+.. بدك يعني كلهم يقول لو بدك something usually
+
+98
+00:08:05,780 --> 00:08:08,960
+بنكتب dot all يعني إيش خليها available كلها إليك و
+
+99
+00:08:08,960 --> 00:08:12,260
+طبع ال compiler هيختار هياخد الحاجات اللي بتاعني
+
+100
+00:08:12,260 --> 00:08:16,480
+هيستخدم الحاجات إيش اللي هي مستخدمة في ال code
+
+101
+00:08:29,700 --> 00:08:34,060
+أبسط أنواع ال .. ال .. ال bhdl design descriptions
+
+102
+00:08:34,060 --> 00:08:39,820
+هتلاقي مكوّن من single design entity واحدة design
+
+103
+00:08:39,820 --> 00:08:43,760
+.. design ايش entity ال design entity ممكن تمثل لك
+
+104
+00:08:43,760 --> 00:08:48,160
+كل ال design كل ال system او جزء من ال system لكن
+
+105
+00:08:48,160 --> 00:08:51,320
+اللي بيصير عملية لما ال system يكون كبير بتلاقي
+
+106
+00:08:51,320 --> 00:08:56,150
+مكوّن من ايش من كده design entityلكن في المثال
+
+107
+00:08:56,150 --> 00:09:00,290
+تبعنا اللي هو love other مش مستاهل just one design
+
+108
+00:09:00,290 --> 00:09:05,250
+إيش design entity ال design entity الواحدة عبارة
+
+109
+00:09:05,250 --> 00:09:08,170
+عن well-defined إلها إلها well-defined inputs and
+
+110
+00:09:08,170 --> 00:09:13,130
+outputs وبتعمل well-defined function يعني إلها
+
+111
+00:09:13,130 --> 00:09:17,870
+inputs محددين ومعروفين و outputs بيكونوا معروفين
+
+112
+00:09:17,870 --> 00:09:22,010
+well-defined وبتعمل طبعا أكيد function إيش محددة
+
+113
+00:09:24,250 --> 00:09:29,030
+design entity هتلاقيها بتتكون من two parts entity
+
+114
+00:09:29,030 --> 00:09:35,390
+.. entity declaration و architecture body ممكن
+
+115
+00:09:35,390 --> 00:09:40,830
+تحطه في نفس ال file و في العادة بنعمل كده تمام و
+
+116
+00:09:40,830 --> 00:09:46,250
+ممكن تحطه في separate files بنفع تمام ممكن تحطهم
+
+117
+00:09:46,250 --> 00:09:50,560
+في نفس ال file او في separate filesفي ال code اللي
+
+118
+00:09:50,560 --> 00:09:58,060
+كاتبني هنا هحطه في single file نفس ال file ال part
+
+119
+00:09:58,060 --> 00:10:01,880
+من هنا ل هنا هو ال entity declaration ال part اللي
+
+120
+00:10:01,880 --> 00:10:05,480
+من هنا ل هنا هو ال architecture declaration من هنا
+
+121
+00:10:05,480 --> 00:10:09,700
+ل هنا ممكن تحطه في one file و من هنا ل هنا في
+
+122
+00:10:09,700 --> 00:10:13,780
+another file و ممكن تحطه في نفس ال file نفس ال
+
+123
+00:10:13,780 --> 00:10:16,720
+file لكن usually لما تكون ال designs سهلة مش
+
+124
+00:10:16,720 --> 00:10:28,020
+محتاجة نحطهم في نفس النفس ال file ال
+
+125
+00:10:28,020 --> 00:10:30,500
+entity declaration كيف تعمل ال entity declaration
+
+126
+00:10:30,500 --> 00:10:37,700
+بيدي لل design entity اسم و بيوصف ال interface ايش
+
+127
+00:10:37,700 --> 00:10:40,300
+فيها ال input و ال output تبع ال entity تبع ال
+
+128
+00:10:40,300 --> 00:10:40,660
+design
+
+129
+00:10:44,610 --> 00:10:48,970
+بيحدد او بتحدد ايش هي ال input و ايش هي ال output
+
+130
+00:10:48,970 --> 00:10:54,210
+ال interface مش سامعاش ال interface
+
+131
+00:10:54,210 --> 00:11:00,090
+وبالتالي لو انت قرنت ال entity هذه اللي عندنا بال
+
+132
+00:11:00,090 --> 00:11:04,690
+figureبالـ figure اللي شفناها المرة الفاتعة تبعي
+
+133
+00:11:04,690 --> 00:11:10,230
+لها في قدر تفكريله تلاحظ فعلا كتب entity شوف كيف
+
+134
+00:11:10,230 --> 00:11:13,170
+تنكتب في الأول تكتب كلمة entity واضح ان هذه entity
+
+135
+00:11:13,170 --> 00:11:17,870
+عبارة عن keyword صح و لا لانها معمولة boldface و
+
+136
+00:11:17,870 --> 00:11:22,890
+بعدين space وبعدين بتديها اسم من عندك unique طبعا
+
+137
+00:11:22,890 --> 00:11:25,230
+الاسم في العادة بيكون مكوّن من alpha bits و أرقام
+
+138
+00:11:25,230 --> 00:11:30,070
+و underscore وشغلات لكن طبعا يكون الاسم ماهواش
+
+139
+00:11:30,070 --> 00:11:37,310
+keyword تمام ولابعدين ال space is تلاحظ بعديها كتب
+
+140
+00:11:37,310 --> 00:11:43,810
+كلمة part ال inputs و ال outputs في ال system بال
+
+141
+00:11:43,810 --> 00:11:52,610
+VHDL بيقولوا عليهم parts بيسموه ماشي parts ذلك
+
+142
+00:11:52,610 --> 00:11:56,770
+عشان نتعرف ال input و ال output بتكتب كلمة part
+
+143
+00:11:56,770 --> 00:12:01,510
+فبتفتح اللي هو course و بتكتب اللي هو قولنا a و b
+
+144
+00:12:01,510 --> 00:12:08,240
+هدول ال inputsو بعدين كولون نقطتين ايش نوعهم input
+
+145
+00:12:08,240 --> 00:12:11,940
+ولا output كال mode في in و في out و في in out و
+
+146
+00:12:11,940 --> 00:12:16,160
+في شغلات كتير هنفصل فيها later لكن our simple exam
+
+147
+00:12:16,160 --> 00:12:20,300
+بالاشنوع هم بالتحديد input تكتب in يعني هدول input
+
+148
+00:12:20,300 --> 00:12:23,740
+طيب input ماشي لكن كده تتعرف ايش نوعهم في انواع
+
+149
+00:12:23,740 --> 00:12:27,980
+عديدة حاليا كاتب هو عايش standard logic standard
+
+150
+00:12:27,980 --> 00:12:30,880
+عايش logic هيتكلم عليه كمان شوية standard عايش
+
+151
+00:12:30,880 --> 00:12:34,460
+logic اذا هذا ال modeهل هي input ولا output ولا
+
+152
+00:12:34,460 --> 00:12:38,580
+إيش تاني in our example they are input و بعدها ده
+
+153
+00:12:38,580 --> 00:12:41,380
+ال data type تبع ال A و ال B فارق بين ال mode و
+
+154
+00:12:41,380 --> 00:12:45,220
+بين ايش و بين ايش اللي هو ال data type سيمي كولون
+
+155
+00:12:45,220 --> 00:12:49,080
+كان ممكن تكتب ال A لحال و ال B لحال تقول ال A
+
+156
+00:12:49,080 --> 00:12:53,180
+كولون in sadalogic semicolon و ال B in sadalogic
+
+157
+00:12:53,180 --> 00:12:57,720
+semicolon بنفع لكن بالنسبة مش يعني مرات يعني ممكن
+
+158
+00:12:57,720 --> 00:13:01,080
+تدمج تنتين او كده ايش مع بعضه إذا الاشي مش محتاج
+
+159
+00:13:01,080 --> 00:13:06,350
+يعنيبعدين عندك فى command port اللى هو ال sum و ال
+
+160
+00:13:06,350 --> 00:13:11,410
+carry sum, carry, colon ايش ال mod تبعهم هدول فى
+
+161
+00:13:11,410 --> 00:13:16,330
+المثال تبعنا output فبتكتب كلمة out out يعني
+
+162
+00:13:16,330 --> 00:13:20,290
+output تمام لإنه فى ال design عبارة عن ايه output
+
+163
+00:13:20,290 --> 00:13:27,330
+و بعدين space و data type they are also standard
+
+164
+00:13:27,330 --> 00:13:32,960
+logic برضه برضه هدولإذا خلصت خلاص بتكتب الـ port
+
+165
+00:13:32,960 --> 00:13:38,880
+statement و بتنهيها ياشي باسم الـ colon end إذا ال
+
+166
+00:13:38,880 --> 00:13:41,240
+entity خلصت تكتب end خلّي بالك إذا ما هنشوف بعد
+
+167
+00:13:41,240 --> 00:13:43,960
+كده بنكتب في ال entity شغلات تانية برضه ممكن
+
+168
+00:13:43,960 --> 00:13:47,180
+تشوفها بعدين لك في ال moment خلّينا نقول اسم ال
+
+169
+00:13:47,180 --> 00:13:53,080
+entity فقط ال input و ال output تنهيها ب end تمام
+
+170
+00:13:53,080 --> 00:13:56,520
+و بعدين فراغ و بنفس اسم ال entity اللي انت سميته
+
+171
+00:13:57,710 --> 00:13:59,970
+معناته ان ال declaration محصور منها إلى هنا
+
+172
+00:14:39,370 --> 00:14:43,630
+ال data type بيحدد زي ما تعرفين في اي language ايش
+
+173
+00:14:43,630 --> 00:14:47,130
+القيم اللى ممكن ياخدها ال variable او في حالتنا ال
+
+174
+00:14:47,130 --> 00:14:51,850
+signal تمام يا ال input هدا هتمشي عليه signal طيب
+
+175
+00:14:51,850 --> 00:14:54,790
+ايش انواع القيم او القيم اللى ممكن تاخدها ال
+
+176
+00:14:54,790 --> 00:14:58,970
+signal هدا هو اللى بيحدده مين ال data type زي ما
+
+177
+00:14:58,970 --> 00:15:02,130
+اقولك انتجار مثلا في ال Java او موجودة في ال C
+
+178
+00:15:02,130 --> 00:15:06,830
+كمان او في ال VHDL انتجار معناتههيأخذ القيم من ال
+
+179
+00:15:06,830 --> 00:15:10,190
+integer اللي تعرفها السالب والموجب والزيرو مش هيك
+
+180
+00:15:10,190 --> 00:15:14,430
+الأرقام الصحيحة اللي هو ال numbers ومن data type
+
+181
+00:15:14,430 --> 00:15:17,650
+برضه انت عملك بتحرف او بتحدد ايش العمليات اللي
+
+182
+00:15:17,650 --> 00:15:21,310
+بتنعمل على ال integer صح ولا الجمع والطرق والجسمة
+
+183
+00:15:21,310 --> 00:15:26,030
+والضرب العمليات المعروفة معناته ال data type بيحدد
+
+184
+00:15:26,030 --> 00:15:30,070
+اللي هو القيم اللي ممكن تاخدها signal والعمليات ال
+
+185
+00:15:30,070 --> 00:15:33,170
+operations اللي ممكن تتعمل علي مين على اس اللي هو
+
+186
+00:15:33,170 --> 00:15:37,570
+ال values اللي هو هدولIn our example جولنا داتا
+
+187
+00:15:37,570 --> 00:15:40,530
+تبع ال input وال output ايش كان عندنا standard
+
+188
+00:15:40,530 --> 00:15:47,210
+logic هتستغرب انه standard logic بيسمح انه ال
+
+189
+00:15:47,210 --> 00:15:52,570
+signal تاخد واحد من تسعة قيم هنشوف تفصيلة بعد كده
+
+190
+00:15:52,570 --> 00:15:59,330
+و ليش التسعة هدول هذا بيديلك تثيل بيخليك ايش اسهل
+
+191
+00:15:59,330 --> 00:16:06,650
+في تمثيل ال signalsواختشاف الأخطاء وشغلات هنشوفها
+
+192
+00:16:06,650 --> 00:16:10,930
+ان شاء الله لكن على الأقل في المرحلة هذه بنقول على
+
+193
+00:16:10,930 --> 00:16:14,150
+أنه القيم اللي هو zero و الواحد جزء من التسعة
+
+194
+00:16:14,150 --> 00:16:17,090
+signatures هدول اذا نستخدم ال logic اللي بياخد كام
+
+195
+00:16:17,090 --> 00:16:21,150
+قيمة ممكن ال signature تاخد كام قيمة واحد من تسعة
+
+196
+00:16:21,150 --> 00:16:26,910
+قيم منهم اللي هي ال zero و الواحد في data type
+
+197
+00:16:26,910 --> 00:16:32,010
+بتاعه التاني اسمه bit في ال VHDLالبيت هذا بياخد
+
+198
+00:16:32,010 --> 00:16:36,750
+كام قيمة بس 01 usually .. usually we use standard
+
+199
+00:16:36,750 --> 00:16:40,270
+logic we don't use البيت data type standard logic
+
+200
+00:16:40,270 --> 00:16:42,410
+أحسن لك في simulation و debugging وشغلات كتير
+
+201
+00:16:42,410 --> 00:16:47,930
+standard logic data type أحسن من مين أحسن من ال ..
+
+202
+00:16:47,930 --> 00:16:50,530
+من البيت okay
+
+203
+00:16:56,160 --> 00:16:59,800
+بعد الـ entity declaration تروح كاتب الـ
+
+204
+00:16:59,800 --> 00:17:05,580
+architecture بدء هذا يبدأ بالكيوت architecture و
+
+205
+00:17:05,580 --> 00:17:09,040
+بعدين اسم ال architecture في ال example تبع نطلع
+
+206
+00:17:09,040 --> 00:17:21,680
+ال example هذه
+
+207
+00:17:21,680 --> 00:17:26,770
+فعلا بدأ بالكيوت architecturespace و بعدين ادها
+
+208
+00:17:26,770 --> 00:17:32,010
+اسم طب هذه architecture to which entity لهذه فبنت
+
+209
+00:17:32,010 --> 00:17:37,270
+of half other تمام يعني بقول انا عاملا بدي اوصف هل
+
+210
+00:17:37,270 --> 00:17:40,370
+جيت ال design فعلا ايش بيسوي تمام له which entity
+
+211
+00:17:40,370 --> 00:17:44,470
+هذه فقط بتحدد ال interface ايش ال input و ايش ال
+
+212
+00:17:44,470 --> 00:17:49,930
+output لكن ايش ال logic مش محدد لسه وين بيحددوه في
+
+213
+00:17:49,930 --> 00:17:53,850
+ال architecture في architecture space و بتديها اسم
+
+214
+00:17:54,580 --> 00:17:58,580
+من عندك data flow مثلا وكلمة of keyword هذه و
+
+215
+00:17:58,580 --> 00:18:01,440
+بعدين space و بعدين of architecture of which
+
+216
+00:18:01,440 --> 00:18:07,920
+entity هذه ايش اسمها هاف عادى is تروح كاتب بعد كده
+
+217
+00:18:07,920 --> 00:18:11,680
+كلمة begin هذا بداية ال body تبع ال architecture و
+
+218
+00:18:11,680 --> 00:18:14,580
+تنهي ب end في الآخر بينهم بتحط ال statements اللي
+
+219
+00:18:14,580 --> 00:18:20,040
+بتوصف ال design اللي بتوصف ال .. اللي هو ال design
+
+220
+00:18:20,040 --> 00:18:29,310
+طلعش كاتب هنا مثلاكاتب sum بيساوي
+
+221
+00:18:29,310 --> 00:18:35,310
+not a يعني a bar a complement and b or بين جسيم a
+
+222
+00:18:35,310 --> 00:18:38,050
+and not b فعلا هي هذه ال equation بتاعة ال sum في
+
+223
+00:18:38,050 --> 00:18:42,810
+ال half other اللي احنا جيبناها بال truth table او
+
+224
+00:18:42,810 --> 00:18:48,090
+بأي طريقة أخرى اللي بدكيها ونهينا ال statement ب
+
+225
+00:18:48,090 --> 00:18:54,920
+semi colon عطب من هنا لهنا single statementبيسموها
+
+226
+00:18:54,920 --> 00:19:00,300
+concurrent assignment statement هنقول لك أنا إيش
+
+227
+00:19:00,300 --> 00:19:04,100
+concurrent كمان شوية وفي كمان statement يعني خاصة
+
+228
+00:19:04,100 --> 00:19:08,400
+بمين ال carry المعادلة تبعت ال carry كانت عبارة عن
+
+229
+00:19:08,400 --> 00:19:12,520
+إيش a and b a and إيش and b إذا carry out سماها
+
+230
+00:19:12,520 --> 00:19:15,160
+carry out تلاحظ هنا كلمة sum معرفة هنا هي
+
+231
+00:19:15,160 --> 00:19:18,900
+assignment صح ولا؟ و بعدين اللي هي ال a and b are
+
+232
+00:19:18,900 --> 00:19:22,680
+defined هي هي a and b ك inputلازم يكونوا معرفين في
+
+233
+00:19:22,680 --> 00:19:27,980
+مكان ما و لا بديلك إرهار في الكمبايلر و بعد ال
+
+234
+00:19:27,980 --> 00:19:33,340
+carry out بتاعتها معرفة ك output port يساوي ال a
+
+235
+00:19:33,340 --> 00:19:35,160
+and ال b
+
+236
+00:19:55,240 --> 00:19:59,400
+إذا ال entity architecture بتوصف ال behavior أو ال
+
+237
+00:19:59,400 --> 00:20:05,040
+structure تبعتي ال design unit ال architecture
+
+238
+00:20:05,040 --> 00:20:08,840
+المكتوبة اللي وردتك إياها مكتوبة بstyle بيسموه
+
+239
+00:20:08,840 --> 00:20:13,540
+data flow لأنه بالstyle هذا أنت توصف ال behavior
+
+240
+00:20:13,540 --> 00:20:16,920
+تبعي اللي هو ال system in terms of how data flows
+
+241
+00:20:16,920 --> 00:20:20,610
+through the systemفتلاحظ فعلا كتب ال sum بيساوي
+
+242
+00:20:20,610 --> 00:20:23,150
+function بال input و ال carry function بال input و
+
+243
+00:20:23,150 --> 00:20:26,710
+إذا في اخبار أخرى بتكتبها و رابعة تمام فبيسمو ال
+
+244
+00:20:26,710 --> 00:20:34,750
+data flow ال style بدأ
+
+245
+00:20:34,750 --> 00:20:37,350
+بال sum بيساوي ال statement هذه و قولنا ايه اسمها
+
+246
+00:20:37,350 --> 00:20:41,230
+concurrent signal assignment statement و بعدين ال
+
+247
+00:20:41,230 --> 00:20:43,650
+carry another concurrent signal assignment
+
+248
+00:20:43,650 --> 00:20:51,080
+statement فالي بالك ال and و الو ال not و ال and و
+
+249
+00:20:51,080 --> 00:20:58,740
+ال or و ال and هدى كمان are not actual
+
+250
+00:20:58,740 --> 00:21:05,580
+gates logic operators هدوة بمعنى هي مكتوبة كتبناها
+
+251
+00:21:05,580 --> 00:21:10,520
+في ال design كده بال visual مش بضرورة ال not هدى
+
+252
+00:21:10,520 --> 00:21:13,220
+لما يجى يحولها ل hardware يتحول ل inverter
+
+253
+00:21:13,220 --> 00:21:15,860
+بالتحديد من اللى تعرفينه يمكن يستخدم بدل ال
+
+254
+00:21:15,860 --> 00:21:21,260
+inverter ان and gateتمام هنا and حسب ال PLD اللي
+
+255
+00:21:21,260 --> 00:21:25,120
+هتستخدمها يمكن ال PLD اللي هتستخدمها مافيش فيها
+
+256
+00:21:25,120 --> 00:21:29,340
+and get كده بشكل صريح يعني فيها nouns أو نظر او
+
+257
+00:21:29,340 --> 00:21:32,620
+كده في الحالة هذي ال six hours اتها supplement ال
+
+258
+00:21:32,620 --> 00:21:36,600
+and باستخدام ال nouns اللي موجودين تمام ولا؟ ذلك
+
+259
+00:21:36,600 --> 00:21:42,360
+بنقول على ان ال .. ال .. ال operators هدول are
+
+260
+00:21:42,360 --> 00:21:45,620
+logical operators و ليست ايه اسمش ضرورة تقابل
+
+261
+00:21:45,620 --> 00:21:50,480
+باسمهاالجيس الانت العادى اللى تعرفينها تمام ولا هو
+
+262
+00:21:50,480 --> 00:21:52,740
+بعد كده ال synthesizer بتشوف ايش ال corresponding
+
+263
+00:21:52,740 --> 00:21:55,180
+ايش الجيس اللى موجود فى ال BLD ويحاول يعمل mapping
+
+264
+00:21:55,180 --> 00:21:59,400
+اذا فى نوت جاهز ماسة بيستخدمه لكن اذا فى نوت
+
+265
+00:21:59,400 --> 00:22:03,380
+بيحاول يعمل ال equivalent له من اللى موجود تمام
+
+266
+00:22:03,380 --> 00:22:04,860
+okay
+
+267
+00:22:13,210 --> 00:22:17,950
+يبقى حتى الآن شفنا اللي هو الحاجة سمناها signal
+
+268
+00:22:17,950 --> 00:22:22,590
+assignment اللي هي statement وقلنا عليها
+
+269
+00:22:22,590 --> 00:22:27,270
+concurrent ايش
+
+270
+00:22:27,270 --> 00:22:31,910
+بتساوي في ال statement ها؟ دي ايش بيصير فيها؟ لو
+
+271
+00:22:31,910 --> 00:22:35,030
+حصل event على اي من ال signals اللي في ال right
+
+272
+00:22:35,030 --> 00:22:40,190
+hand side على طول السيبنيوتر بيروح حاسب مين قيم ال
+
+273
+00:22:40,190 --> 00:22:44,660
+signal اللي في left hand sideيعني المعنى هنا يعني
+
+274
+00:22:44,660 --> 00:22:47,580
+في ال statement هذه الأولانية بنقول ال sum is
+
+275
+00:22:47,580 --> 00:22:51,460
+sensitive لل signals اللي ظهر على ناحية H اللي هو
+
+276
+00:22:51,460 --> 00:22:55,760
+اليمين اللي هو مين هنا في المثال تبعنا ال A and B
+
+277
+00:22:55,760 --> 00:23:02,620
+لو حصل event على ال A أو ال B يعني إيش event؟ أي
+
+278
+00:23:02,620 --> 00:23:07,500
+تغيير أي تغيير على الطول ال simulator بيحسق يتمين
+
+279
+00:23:07,500 --> 00:23:11,200
+اللي هو ال sum و نفس ال issue ال carry out هنا
+
+280
+00:23:11,200 --> 00:23:16,010
+sensitive لمين؟لل a و ال b لو حصل اي change اي
+
+281
+00:23:16,010 --> 00:23:18,810
+event على ال a و ال b ال simulator على طول بروح
+
+282
+00:23:18,810 --> 00:23:23,730
+حاسب قيمة مين ال carry out طب تلاحظ كل من ال sum و
+
+283
+00:23:23,730 --> 00:23:28,710
+ال carry out sensitive لل a و ال b لما بدأت اذا لو
+
+284
+00:23:28,710 --> 00:23:32,270
+حصل تقرير على ال a و ال b على طول هيحسب مين ال sum
+
+285
+00:23:32,270 --> 00:23:41,130
+و ال carry يحسبهم عشان على طول طيب ال .. يمكن هنا
+
+286
+00:23:52,580 --> 00:23:56,700
+أفترض أنا في ال design كان في statement تالتة مثلا
+
+287
+00:23:56,700 --> 00:24:02,680
+ال X بيساوي Y
+
+288
+00:24:02,680 --> 00:24:11,880
+plus واحد مثلا تمام و حصل تغيير فقط على ال A في
+
+289
+00:24:11,880 --> 00:24:17,140
+الحالة هذه ال simulator بيحصل قيمة مين ال sum will
+
+290
+00:24:17,140 --> 00:24:20,480
+carry out لأنه مش sensitive لمين لل Aلكن ال
+
+291
+00:24:20,480 --> 00:24:24,140
+statement التالتة اللي انا اضافتها هل بيحسبها؟ لأ،
+
+292
+00:24:24,140 --> 00:24:26,780
+معناته انت في ال concurrent signal assigned to a
+
+293
+00:24:26,780 --> 00:24:30,940
+statement ما تفهمهاش انها sequential بس هي الطريقة
+
+294
+00:24:30,940 --> 00:24:33,200
+ان الوحيه تنكتب يعني بكتب text انك تكتب واحدة و
+
+295
+00:24:33,200 --> 00:24:37,300
+تنكتب واحدة ورا التانية، لكن في حسابهم يشتغل
+
+296
+00:24:37,300 --> 00:24:40,220
+سميوتر parallel، المتعملية لما هاد يتحول لها
+
+297
+00:24:40,220 --> 00:24:43,510
+square في الآخرلما تجيب gates و ال system دخله ال
+
+298
+00:24:43,510 --> 00:24:46,830
+a و ال b و طالع منه ال sum و الكاريه، لو حصت أغير
+
+299
+00:24:46,830 --> 00:24:48,770
+على واحدة، automatic الاتنين ال parallel بتغيروا،
+
+300
+00:24:48,770 --> 00:24:52,350
+مش هيك و لا، مافيش حد بيشتنى التاني، مش هيك و لا،
+
+301
+00:24:52,350 --> 00:24:55,210
+لكن في ال coding، لو بنكتب .. احنا بغاسم المضطرين،
+
+302
+00:24:55,210 --> 00:24:59,820
+لو text file، بنكتب سطر و لا سطرما هو لأ فما تفهمش
+
+303
+00:24:59,820 --> 00:25:01,900
+انه .. انه .. انه .. انه هذا التنفيذ يعني انه
+
+304
+00:25:01,900 --> 00:25:04,260
+بيحسب ال some و بعدين بيستنى و بعدين بيحسب ال
+
+305
+00:25:04,260 --> 00:25:06,460
+current لأ تفهمهم على انه بيحسبوا ايش concurrent
+
+306
+00:25:06,460 --> 00:25:09,820
+يعني عاملا كلام لو كان مثلا عنده y و على الجهة
+
+307
+00:25:09,820 --> 00:25:12,380
+التانية في مثلا carry out معمول لها ماعيش تاني
+
+308
+00:25:12,380 --> 00:25:19,000
+مثلا و اتغير ال carry out مش هتغير مثلا ال y لأ
+
+309
+00:25:19,000 --> 00:25:24,060
+هيدير هيدير تمام؟ و هنا برضه هذا ب .. ب .. ب ..
+
+310
+00:25:24,060 --> 00:25:27,420
+هيدير تمام؟بس ال .. ال .. التغيير هيصير على كذا
+
+311
+00:25:27,420 --> 00:25:32,220
+stage هيصير على كذا stage إذا ال carry بتغير
+
+312
+00:25:32,220 --> 00:25:34,440
+وبعدها ال carry input ل function اللي هي تانية
+
+313
+00:25:34,440 --> 00:25:37,800
+واخد بالك ل .. ل .. ل signal تانية ساعة تانية برضه
+
+314
+00:25:37,800 --> 00:25:40,180
+هي بتغير بس طبعا في ال calculation حتى بال
+
+315
+00:25:40,180 --> 00:25:43,480
+hardware مش بده و بوجهش delay time بيحسف الأول
+
+316
+00:25:43,480 --> 00:25:45,720
+level أولاني بيخلص منه لما يخلص بعد كده بيخش input
+
+317
+00:25:45,720 --> 00:25:48,340
+على ال stage ال .. ع ال level التاني و بطلع ال
+
+318
+00:25:48,340 --> 00:25:52,380
+output التاني مش هيك ولاك لكن برضه عشان أدعمك أكتر
+
+319
+00:25:52,380 --> 00:25:57,590
+بمعنىلو قلت ال state مثلا هدول بدلتهم و حطيت هدى
+
+320
+00:25:57,590 --> 00:26:01,570
+قبل هدى بديلك the same design او ال state اللى انت
+
+321
+00:26:01,570 --> 00:26:05,790
+ذكرتها لو حطيتها في الأول بديلك نفس ال design
+
+322
+00:26:05,790 --> 00:26:09,470
+الترتيب ليه يعني شيء تمام ال concurrency الترتيب
+
+323
+00:26:09,470 --> 00:26:14,270
+ليه يعني شيء اللى هو الشيء تمام ال concurrent يعني
+
+324
+00:26:14,270 --> 00:26:18,130
+اذا حصل تغيير في اي signal ناحية اليمين بشوف مين
+
+325
+00:26:18,130 --> 00:26:20,750
+بتأثر فيها بروح بحسب
+
+326
+00:26:23,420 --> 00:26:27,020
+تمام؟ و لو هنا مثلا غير هنا ال ايه اتغير اول بيقول
+
+327
+00:26:27,020 --> 00:26:29,540
+اتغير ال carry بيحسب ال carry ايه؟ لو ال carry
+
+328
+00:26:29,540 --> 00:26:32,420
+نفسه اللي هو هذا بيأثع signal تانية هنا ال state
+
+329
+00:26:32,420 --> 00:26:36,500
+من التانية بيروح حاسبها اينا تمام؟ و هذا اللي بتتم
+
+330
+00:26:36,500 --> 00:26:41,240
+في ال hardware نفس ال design ايه؟ مش هيتغير ال
+
+331
+00:26:41,240 --> 00:26:46,340
+design تمام ولا؟ و التالي ايش؟ هذا المفهوم ال
+
+332
+00:26:46,340 --> 00:26:49,560
+concurrency حاجة critical و مهمة على فكرة لو
+
+333
+00:26:49,560 --> 00:27:03,330
+تفهمها هيك تمام ولا؟ماشي الحال؟ اتلاحظ
+
+334
+00:27:03,330 --> 00:27:07,970
+ايش
+
+335
+00:27:07,970 --> 00:27:11,950
+شكل علامة هادى و يساق ورا بعض
+
+336
+00:27:14,170 --> 00:27:16,870
+هتلاقي في بعض ال operators اللي بيشتغل تلاقي مقام
+
+337
+00:27:16,870 --> 00:27:19,190
+من two characters طبعا من غير space بينهم من غير
+
+338
+00:27:19,190 --> 00:27:22,610
+ايش space بينهم هتقولش مش معناه لأنه في عنده
+
+339
+00:27:22,610 --> 00:27:25,590
+summit operator لحاله من غير هذا اللي بيستخدمه ولا
+
+340
+00:27:25,590 --> 00:27:28,770
+حاجة تانية هتشوفه بعد كده ان شاء الله، تمام؟ لكن
+
+341
+00:27:28,770 --> 00:27:31,170
+للكوكارد ال signal assigned to set it بيستخدم
+
+342
+00:27:31,170 --> 00:27:35,390
+علامة اللي هو less than و وراها ايش اللي هي ال ال
+
+343
+00:27:35,390 --> 00:27:43,110
+equal ال signماشي الحال اوكي ماشي ممكن تقرا as red
+
+344
+00:27:43,110 --> 00:27:45,690
+as it gets او اللي بدكي يعني مرات بيقول يساوي
+
+345
+00:27:45,690 --> 00:27:53,010
+لسرعة و كده ماتفرجش اللي هو كتير النوع هذا من ال
+
+346
+00:27:53,010 --> 00:27:56,990
+operator اللي مكون من اكتر او من two adjacent
+
+347
+00:27:56,990 --> 00:28:03,830
+characters بيقول عنه compound delimiter لأنه
+
+348
+00:28:03,830 --> 00:28:06,870
+مكون من اكتر من character
+
+349
+00:28:12,220 --> 00:28:15,700
+بنقول مرة أخرى انه بالقرار signal assigned to
+
+350
+00:28:15,700 --> 00:28:20,140
+statement متى بتتنفذ اذا حصل event على اي من ال
+
+351
+00:28:20,140 --> 00:28:22,380
+signals اللي هي sensitive لها اللي ظهر ناحية مين
+
+352
+00:28:22,380 --> 00:28:28,820
+اللي هو اليامين و بعدين ترتيب التنفيذ فقط اللي
+
+353
+00:28:28,820 --> 00:28:34,340
+بيحدده مين اللي هي ال order of events اللي هي لها
+
+354
+00:28:34,340 --> 00:28:38,740
+sensitive ترتيب ايه في التنفيذ يعني لو انا كاتب
+
+355
+00:28:38,740 --> 00:28:41,940
+ماشية الخمسة statementsتمام؟ وفي واحدة منهم في
+
+356
+00:28:41,940 --> 00:28:45,780
+النصف sensitive ل signal X والباقية مش مو مو مو مو
+
+357
+00:28:45,780 --> 00:28:46,260
+مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو
+
+358
+00:28:46,260 --> 00:28:46,960
+مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو
+
+359
+00:28:46,960 --> 00:28:49,380
+مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو
+
+360
+00:28:49,380 --> 00:28:51,040
+مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو مو
+
+361
+00:28:51,040 --> 00:28:58,500
+مو مو مو مو مو مو مو مو مو مو
+
+362
+00:29:07,810 --> 00:29:11,750
+تنظر ال concordate اللي هي statement عليها تتنفذ
+
+363
+00:29:11,750 --> 00:29:16,230
+بشكل simultaneous تمام ولا .. اذا حصل تغيير على
+
+364
+00:29:16,230 --> 00:29:20,810
+سجن مشتركة بين هذه الاتنين تنظرهم تتنفذ
+
+365
+00:29:20,810 --> 00:29:23,690
+simultaneously تمام؟ لأنه في ال hardware في الأخر
+
+366
+00:29:23,690 --> 00:29:26,310
+هيشيلوها كذا مش هيك في ال hardware
+
+367
+00:29:34,340 --> 00:29:38,780
+و هذا احد الفروق الاساسية و الجوهرية between ال
+
+368
+00:29:38,780 --> 00:29:42,680
+VHDL او اي HDL و ال sequential language العادى او
+
+369
+00:29:42,680 --> 00:29:46,220
+ال sequential statements باللغات العادية لاحظت انت
+
+370
+00:29:46,220 --> 00:29:49,360
+لو تكتب برنامج بالجفا او اي لغة اخرى العادية هذه
+
+371
+00:29:49,360 --> 00:29:52,800
+فعلا التنفيذ بيكون مش كوكارت سيكوينشان مش
+
+372
+00:29:52,800 --> 00:29:57,080
+هيكوينشان و الترتيب هو الاعتبارلو قلت I بيسوي خمسة
+
+373
+00:29:57,080 --> 00:30:03,020
+و بعدين بي بيسوي I plus كده و كده لو لخبطهم قعدت
+
+374
+00:30:03,020 --> 00:30:08,060
+الترتيب بتغير ال code مش هيك ولاك تمام بيسموه هنا
+
+375
+00:30:08,060 --> 00:30:11,840
+sequential statements و for you information في بال
+
+376
+00:30:11,840 --> 00:30:13,580
+visual aid كمان sequential statements اللي هنشوفها
+
+377
+00:30:13,580 --> 00:30:19,040
+برضه فيها concreto فيها عياشة و فيها sequential
+
+378
+00:30:19,040 --> 00:30:20,140
+statements
+
+379
+00:30:25,220 --> 00:30:28,020
+sequential statements لكن الـ sequential
+
+380
+00:30:28,020 --> 00:30:31,620
+statements في ال VHDL بتظهر وين؟ بتظهر في
+
+381
+00:30:31,620 --> 00:30:34,260
+statement بتسمى process هتشوفه بعد كده ان شاء الله
+
+382
+00:30:34,260 --> 00:30:38,320
+او جوا sub program sub program يعني function أوياش
+
+383
+00:30:38,320 --> 00:30:44,360
+او procedure معناته في في ال VHDL sequential
+
+384
+00:30:44,360 --> 00:30:51,220
+statements وين بتظهر؟ جوا process او sub program
+
+385
+00:30:51,980 --> 00:30:55,060
+الـ subprogram اما انه function او ايش او
+
+386
+00:30:55,060 --> 00:31:00,860
+procedure هنشوفه في حينه ان شاء الله تمام؟ و لتالي
+
+387
+00:31:00,860 --> 00:31:04,220
+انت من مكان ضهوق ال statements في ال code هتعرف هل
+
+388
+00:31:04,220 --> 00:31:07,920
+هي concurrent ولا ايش ولا sequential اذا لقيت
+
+389
+00:31:07,920 --> 00:31:13,020
+statement اللي هي جوا process يبقى اكيد ايش؟
+
+390
+00:31:13,020 --> 00:31:16,880
+sequential جوا subprogram اكيد ايش؟ sequential ما
+
+391
+00:31:16,880 --> 00:31:20,760
+هي جوا هذه او هذه يبقى concurrent يبقى concurrent
+
+392
+00:31:21,480 --> 00:31:26,040
+لكن الـ process على بعضها بالجملة concurrent فاللي
+
+393
+00:31:26,040 --> 00:31:31,680
+بقى لك تمام؟ هيك تاضح أكتر لما تشوف بعد كده ال
+
+394
+00:31:31,680 --> 00:31:35,020
+process ال statement كبيرة كده جواها بتحط
+
+395
+00:31:35,020 --> 00:31:38,860
+statement أخرى اللي جواها بيكون إيه؟ sequential
+
+396
+00:31:38,860 --> 00:31:44,040
+لإن كلها على بعض concurrent لإن ممكن تحط في ال
+
+397
+00:31:44,040 --> 00:31:48,620
+code كده process واحد بقى لك مش جوا بعض process و
+
+398
+00:31:48,620 --> 00:31:53,110
+بعدين وراها process and so onالـ processes بالجملة
+
+399
+00:31:53,110 --> 00:31:57,770
+concurrent لكن كل واحدة تفاصيلها من جهة SSH الـ
+
+400
+00:31:57,770 --> 00:32:04,290
+sequential الـ
+
+401
+00:32:04,290 --> 00:32:10,310
+processes هنشوفها بعدين ان شاء الله هلقيت
+
+402
+00:32:10,310 --> 00:32:13,730
+بعد ما كتبت ال design description بال BHTL وخزنته
+
+403
+00:32:13,730 --> 00:32:18,010
+بدك تعمله compilation زي ما بتعمل في أي language
+
+404
+00:32:19,290 --> 00:32:24,370
+بال VHDL مرات بيسمو ال compilers analyzers يمكن
+
+405
+00:32:24,370 --> 00:32:30,830
+كلمة analyzer أدق من compiler تمام؟ ليش؟ لأنه انت
+
+406
+00:32:30,830 --> 00:32:40,190
+بال compilation العادل اللي بتعرفه إيش بيصير و هذا
+
+407
+00:32:40,190 --> 00:32:41,750
+بيطلع برضه، لأ مش هذا الفرق
+
+408
+00:32:46,340 --> 00:32:49,420
+أيوة بيحاولوا code كان ل machine ل machine code مش
+
+409
+00:32:49,420 --> 00:32:52,140
+هيك ولا ل .. بيطلعلك x file ي run ال file بيشتغل
+
+410
+00:32:52,140 --> 00:32:55,180
+ال file مش هيك ولا لا هذا مش ال compiler في ال
+
+411
+00:32:55,180 --> 00:32:58,720
+visual مش هيك ال compiler مش انت بيكون لك source
+
+412
+00:32:58,720 --> 00:33:01,980
+source file فعلا بتعمل ال compilation بيطلعش اللي
+
+413
+00:33:01,980 --> 00:33:04,680
+هي file you run it عشان يعملك اللي بدك يهيأ له
+
+414
+00:33:04,680 --> 00:33:08,820
+بيديلك بيخزن بيعمل ال .. ال .. ال .. ال .. بيعمل
+
+415
+00:33:08,820 --> 00:33:13,600
+analysis syntax و semantic analysis ل ال code تبعك
+
+416
+00:33:13,600 --> 00:33:18,710
+بحيث يطلع الأخطاء و هنشوف إيش الأخطاء ديلو هو free
+
+417
+00:33:18,710 --> 00:33:23,250
+of errors بيخزّي لك ال file بsome intermediate
+
+418
+00:33:23,250 --> 00:33:26,790
+form بحيث ال simulator بيجرحها ك input عشان نقدر
+
+419
+00:33:26,790 --> 00:33:31,930
+يعمل منها simulation تمام ولا؟ يعني بيديلاكش file
+
+420
+00:33:31,930 --> 00:33:34,490
+بحيث انت من غير simulator لحاله كده يورانيات
+
+421
+00:33:34,490 --> 00:33:38,990
+بيشتغل تلاحظ بال compilers عادية اشبنز بيجي لل C
+
+422
+00:33:38,990 --> 00:33:41,530
+أو ال Java compile بيطلع code على جامب كده بنقدر
+
+423
+00:33:41,530 --> 00:33:43,750
+نشغله من غير ال environment طبعا لها ده مظبط ولا
+
+424
+00:33:43,750 --> 00:33:48,730
+لأ تماماوزرعتها مش بتديلك ال function a dot out او
+
+425
+00:33:48,730 --> 00:33:52,590
+whatever او كده بتديلك اللي هي some exe file ال
+
+426
+00:33:52,590 --> 00:33:55,550
+code ال exe اكتشافه بالاخير في الآخر و بعدين you
+
+427
+00:33:55,550 --> 00:33:57,550
+just type اسم ال .. لو روحت ال .. لو روحت ال
+
+428
+00:33:57,550 --> 00:34:00,830
+command line you type اللي هي اسم ال code اللي طلع
+
+429
+00:34:01,520 --> 00:34:04,880
+اللي XE file و بيشتغل من غير ما تكون في ال
+
+430
+00:34:04,880 --> 00:34:07,620
+environment مشاكه ولا .. لا بده simulator ولا اشي
+
+431
+00:34:07,620 --> 00:34:11,060
+لكن بال VHDL بيعمل compilation بمعنى بيعمل
+
+432
+00:34:11,060 --> 00:34:14,300
+analysis للي اشي لل program إذا فيه syntax errors
+
+433
+00:34:14,300 --> 00:34:16,300
+بيقاللك إياها إذا فيه static semantic errors
+
+434
+00:34:16,300 --> 00:34:19,500
+بيطالعلك إياها لغاية ما يصير فيه free of errors
+
+435
+00:34:19,500 --> 00:34:23,740
+واتصح واتظبطه بيخزنه في some intermediate form هذا
+
+436
+00:34:23,740 --> 00:34:28,320
+بيجرح simulator عشان يعرف يعملك simulation you
+
+437
+00:34:28,320 --> 00:34:30,950
+cannot run intermediate format without meanالـ
+
+438
+00:34:30,950 --> 00:34:34,390
+simulator لذلك المعنى الأضعف اللي هو ash اللي هو
+
+439
+00:34:34,390 --> 00:34:37,650
+ash analyzer و ليس ash compiler بالمعنى المعهود
+
+440
+00:34:37,650 --> 00:34:40,170
+لكن في الكتاب هذا و الكتب الأخرى بيقول compilation
+
+441
+00:34:40,170 --> 00:34:44,210
+على اعتبار انك انت فاهم ال differences الاختلافات
+
+442
+00:34:44,210 --> 00:34:47,010
+و لو قولها compilation مش حال جدي يعني مش الحال
+
+443
+00:34:47,010 --> 00:34:54,230
+بيكون هذا at least ash in mind تمام okay
+
+444
+00:35:02,780 --> 00:35:07,020
+طبعا لما تكتب code بيخلاش الأمر بيكون فيه errors
+
+445
+00:35:07,020 --> 00:35:12,500
+يعني عادي طبيعي مش هيك؟ بيكون فيه some syntax
+
+446
+00:35:12,500 --> 00:35:16,240
+errors يعني هذه violations لل grammar تبعتي ال
+
+447
+00:35:16,240 --> 00:35:22,380
+language يعني مثلا ال entity لازم تنتهي ب end يمكن
+
+448
+00:35:22,380 --> 00:35:26,500
+تنسى تكتب ال end فلما تنسي تعمل compilation بيقولك
+
+449
+00:35:26,500 --> 00:35:30,200
+انه تنسي end او كده بديلك error message بحيث بتصحح
+
+450
+00:35:30,200 --> 00:35:35,980
+و بتعيد عمليةاللي هي ال .. ال compilation في نوع
+
+451
+00:35:35,980 --> 00:35:38,800
+تاني بيسموه من ال errors بيسموه semantic errors
+
+452
+00:35:38,800 --> 00:35:42,180
+لأنه
+
+453
+00:35:42,180 --> 00:35:45,300
+أي language ل ال constructs تبعتها و مكوناتها بتدي
+
+454
+00:35:45,300 --> 00:35:49,500
+معاني محددة مش هيك ولا .. لو أنت أسأت استخدام
+
+455
+00:35:49,500 --> 00:35:54,480
+المعنى بتديلك error بتديلك إيش .. بيسموه semantic
+
+456
+00:35:54,480 --> 00:35:58,720
+إيش errors ال semantic في نوعين في اللي هو static
+
+457
+00:35:58,720 --> 00:36:03,230
+و في إيش و في dynamicالـ Static Semantic Errors
+
+458
+00:36:03,230 --> 00:36:08,370
+هذي سهلة تتكتبها من خلال الكمبايلر لو تجهيزك إلى
+
+459
+00:36:08,370 --> 00:36:08,990
+الكمبايلر و تجهيزك إلى الكمبايلر و تجهيزك إلى
+
+460
+00:36:08,990 --> 00:36:10,750
+الكمبايلر و تجهيزك إلى الكمبايلر و تجهيزك إلى
+
+461
+00:36:10,750 --> 00:36:11,570
+الكمبايلر و تجهيزك إلى الكمبايلر و تجهيزك إلى
+
+462
+00:36:11,570 --> 00:36:12,490
+الكمبايلر و تجهيزك إلى الكمبايلر و تجهيزك إلى
+
+463
+00:36:12,490 --> 00:36:15,990
+الكمبايلر و تجهيزك إلى الكمبايلر
+
+464
+00:36:15,990 --> 00:36:20,230
+و تجهيزك إلى الكمبايلر و تجهيزك إلى الكمبايلر و
+
+465
+00:36:20,230 --> 00:36:25,670
+تجهيزك إلى الكمبايلر و تجهيزك إلى الكمبا
+
+466
+00:36:26,630 --> 00:36:30,310
+والـ compiler يعني هي ك syntax سليمة ك semantic مش
+
+467
+00:36:30,310 --> 00:36:33,610
+سليمة عمالك بدك ت��ط اشي data تابعه standard logic
+
+468
+00:36:33,610 --> 00:36:39,390
+وناحية الشمال is bit مش هينفع ال compiler بيديلك
+
+469
+00:36:39,390 --> 00:36:43,850
+error تمام بتروح انت مصحه توحد النوعين مثلا لحالها
+
+470
+00:36:43,850 --> 00:36:46,510
+تخلي الاتنين بت او الاتنين standard logic ت work
+
+471
+00:36:46,510 --> 00:36:50,190
+ساعتها تمام هذه بيسموها semantic static semantic
+
+472
+00:36:50,190 --> 00:36:54,850
+error لأنه static لأنه بيتم تحديده قبل عملية ال
+
+473
+00:36:54,850 --> 00:37:01,990
+run ال simulationأثناء ال compilation
+
+474
+00:37:01,990 --> 00:37:09,330
+لكن ال dynamic هذه تكتشف فقط بعد ال compilation
+
+475
+00:37:09,330 --> 00:37:13,450
+أثناء ال simulation يعني
+
+476
+00:37:13,450 --> 00:37:17,590
+مثلا ممكن تكون عامل assignment statement و مبينة
+
+477
+00:37:17,590 --> 00:37:25,150
+سليمة الطرفين the same type لكن
+
+478
+00:37:25,150 --> 00:37:30,310
+عاملكأثناء assimilation حسب حسبة لاجئ انك تحط قيمة
+
+479
+00:37:30,310 --> 00:37:34,750
+ناحية الشمال outside ال range المسموح في ال data
+
+480
+00:37:34,750 --> 00:37:40,510
+type هذا كمان مش قولنا ال data type بتحدد عدد ايش
+
+481
+00:37:40,510 --> 00:37:42,490
+هي القيم اللي ممكن ياخدها و ايش العمليات اللي
+
+482
+00:37:42,490 --> 00:37:47,630
+بتنعمل عليه مش هيك فلما هو أثناء ال running عمل
+
+483
+00:37:47,630 --> 00:37:53,070
+statement assignment كذا بيسوي و كذا طلعت قيمةأجر
+
+484
+00:37:53,070 --> 00:37:56,170
+ال simulator بتطلع عليها لجهة القيمة هذه مش في ال
+
+485
+00:37:56,170 --> 00:37:59,670
+range of values اللي ممكن تحط في السجن اللي ناحية
+
+486
+00:37:59,670 --> 00:38:05,310
+الشمال هذا بيسموه dynamic semantic edge error ده
+
+487
+00:38:05,310 --> 00:38:09,330
+بديلك اروح على طول تروح انت مصححه و تبالك و تشوف
+
+488
+00:38:09,330 --> 00:38:12,910
+ايش المشكلة ليش طلعت القيمة ده outside of range و
+
+489
+00:38:12,910 --> 00:38:18,810
+تعمل compilation و simulation من أول و جديد إذا
+
+490
+00:38:18,810 --> 00:38:24,070
+انت ال staticالـ syntax و ال static semantic
+
+491
+00:38:24,070 --> 00:38:28,310
+بيطلعوا بال compilation لكن ال dynamic بيطلع بال
+
+492
+00:38:28,310 --> 00:38:43,890
+simulation بذلك
+
+493
+00:38:43,890 --> 00:38:48,750
+هتستخدم ال simulator بشكل كبير في ال development و
+
+494
+00:38:48,750 --> 00:38:52,380
+ال verification و ال debuggingهيستخدم simulator
+
+495
+00:38:52,380 --> 00:38:59,540
+verification ايش ال verification ال verification
+
+496
+00:38:59,540 --> 00:39:02,940
+عبارة عن ال process انت فيها بتتأكد من صحة ال
+
+497
+00:39:02,940 --> 00:39:07,960
+design تمام هل هو بيثق بال functional و ال time
+
+498
+00:39:07,960 --> 00:39:13,320
+requirements اللي احنا كتبناهم specifications قبل
+
+499
+00:39:13,320 --> 00:39:17,560
+ما انا ابرمج ايه في ال PLD بيسموها ده ايه
+
+500
+00:39:17,560 --> 00:39:22,000
+verificationمش فيه اللي هي functional requirements
+
+501
+00:39:22,000 --> 00:39:25,700
+مثلا بدي اعمل الهافقة ده المفروض ان يجمع هل فعلا
+
+502
+00:39:25,700 --> 00:39:29,700
+جمع تمام زي ما بدي بتطلع ال sum مظبوط و ال carry
+
+503
+00:39:29,700 --> 00:39:34,520
+مظبوط لكل الاحتمالات هل وف بال timing requirements
+
+504
+00:39:34,520 --> 00:39:38,720
+اللي انا حددتها تمام هذا الفحوصات هذي بيسموها ايش
+
+505
+00:39:38,720 --> 00:39:45,360
+verification جابل ما تحطه في ال PLD تمامو هذا كله
+
+506
+00:39:45,360 --> 00:39:48,820
+منعمل خلال مين؟ خلال اللي هو simulation بحيث لو في
+
+507
+00:39:48,820 --> 00:39:51,880
+أي errors لو في function errors لو في في ال timing
+
+508
+00:39:51,880 --> 00:39:54,940
+في إيش مش مظبوط بتعيد اللي هو ال design و بتظبط
+
+509
+00:39:54,940 --> 00:40:03,980
+بالصح ال issue و بتشوف أول جديد طبعا okay طبعا
+
+510
+00:40:03,980 --> 00:40:08,900
+بدنا مجهود خلي بالكيعني ما تحاولش لو انت عندك فان
+
+511
+00:40:08,900 --> 00:40:12,560
+ال PLD او ال FGA انك من اول مرة انك من غير
+
+512
+00:40:12,560 --> 00:40:15,760
+simulation انك ت .. تحط ال design بال PLD بتضيع
+
+513
+00:40:15,760 --> 00:40:18,840
+وقت على الفاضي لأنه اشي طبيعي احنا قلنا كبار
+
+514
+00:40:18,840 --> 00:40:21,100
+الأدمين انه ال design بالذات لما يكون كبير يكون
+
+515
+00:40:21,100 --> 00:40:23,820
+فيه some errors مشاكل ولا فيه some bugs ال
+
+516
+00:40:23,820 --> 00:40:26,340
+simulation بيوفر عليك مصاري و وقت كتير بتعالج
+
+517
+00:40:26,340 --> 00:40:29,520
+إياها بعد ما تصحح و تتأكد ان ال issue is free of
+
+518
+00:40:29,520 --> 00:40:37,030
+errors تماما بتحطها بال PLD إذا بدكتمام؟ لو رجعت
+
+519
+00:40:37,030 --> 00:40:40,610
+لل figure اللى شوفناه المرة اللى فاتت في اخر
+
+520
+00:40:40,610 --> 00:40:43,230
+المحاضرة كان فيه figure اذا فكري المشاكل والأداء
+
+521
+00:40:43,230 --> 00:40:51,630
+اللى لكل عملية ال design هتلاقي فيه تلت مراحل تلت
+
+522
+00:40:51,630 --> 00:40:57,010
+phases بنستخدم فيهم ال simulation وكل مرحلة لها
+
+523
+00:40:57,010 --> 00:41:01,590
+غرض معين و بتستخدم model معين او description معين
+
+524
+00:41:01,590 --> 00:41:06,720
+بال VHDL for the same design entityلو روحت لل
+
+525
+00:41:06,720 --> 00:41:10,640
+figure إذا فاكرينه كان figure مكوّن من كذا group
+
+526
+00:41:10,640 --> 00:41:19,520
+وقسم إلى columns ترجع هنا ترجع لك مثلا figure هاد
+
+527
+00:41:19,520 --> 00:41:25,300
+شايفين لحد الآن احنا خلصنا اي مرحلة عملنا ال
+
+528
+00:41:25,300 --> 00:41:28,360
+requirements وعملنا ال specifications وكتبنا ال
+
+529
+00:41:28,360 --> 00:41:32,260
+code وعملنا ال compilation تمام هل جيبش نتكلم على
+
+530
+00:41:32,260 --> 00:41:36,600
+ال verification و الشغلات هادةاتلاحظ اللي هي عندك
+
+531
+00:41:36,600 --> 00:41:39,280
+كام simulation اللي مكتوب .. اللي معمول بالرمادي
+
+532
+00:41:39,280 --> 00:41:42,340
+هذا functional simulation وفي .. وفي post
+
+533
+00:41:42,340 --> 00:41:47,220
+synthesis simulation وفي timing simulation كمان
+
+534
+00:41:47,220 --> 00:41:50,140
+هذا في الآخر مش simulation هذا بيفحص نفس ال PLD
+
+535
+00:41:50,140 --> 00:41:53,800
+بعد ما يبرمجها معناته مين اللي في كام type of
+
+536
+00:41:53,800 --> 00:41:57,820
+simulations تلاتة functional و post synthesis وفي
+
+537
+00:41:57,820 --> 00:42:01,280
+ايش وفي timing اللي هو simulation معناته احنا
+
+538
+00:42:01,280 --> 00:42:03,220
+حاليا شغالين في اي .. في اي group في ال group هذه
+
+539
+00:42:03,220 --> 00:42:08,560
+شغالين هناتمام اللي هي Develop Modification Plan و
+
+540
+00:42:08,560 --> 00:42:11,220
+Write ال VHDL Test Bench و Compile ال Test Bench و
+
+541
+00:42:11,220 --> 00:42:12,720
+بعدين Function Simulation
+
+542
+00:42:37,890 --> 00:42:43,590
+functional simulation بالـ
+
+543
+00:42:43,590 --> 00:42:46,390
+functional simulation you simulate ال design
+
+544
+00:42:46,390 --> 00:42:51,170
+description اللي كتبته انت بال VHDL يعني ال input
+
+545
+00:42:51,170 --> 00:42:54,210
+تبع ال function simulator اللي هو نفس ال VHDL ال
+
+546
+00:42:54,210 --> 00:42:57,590
+code اللي كتبته ال source code اللي كتبته هذا ايش
+
+547
+00:42:57,590 --> 00:43:02,310
+وظيفته بتأكد انه ال design بيفي بال function
+
+548
+00:43:02,310 --> 00:43:08,300
+requirements اللي انت عملتهيعني انه بيجمع مثلا او
+
+549
+00:43:08,300 --> 00:43:10,840
+لو كانت بيضرب بيضرب الرقامين زي ما بدك او بيجسم
+
+550
+00:43:10,840 --> 00:43:14,440
+بيعملك الاشي الاشي بتأكد من ال functionality لكن
+
+551
+00:43:14,440 --> 00:43:17,860
+بيعملش testing على ال timing بتأكدش من الاشي بس من
+
+552
+00:43:17,860 --> 00:43:18,960
+ال functionality هاي اللي بيقدر الوظائف اللي
+
+553
+00:43:18,960 --> 00:43:22,860
+المطلوبة ولا لا سواء بيضرب رقامين في بعض بيجمع
+
+554
+00:43:22,860 --> 00:43:26,280
+بيعمل اي اشي بتأكد من الوظائف اللي انت حددتها بال
+
+555
+00:43:26,280 --> 00:43:30,040
+requirements و ال simplification ال force
+
+556
+00:43:30,040 --> 00:43:34,810
+synthesis gate level simulation ايش بيسويمش قولنا
+
+557
+00:43:34,810 --> 00:43:39,910
+فيه synthesizer بيحول ال description إلى gates هذا
+
+558
+00:43:39,910 --> 00:43:46,670
+وظيفته و بيطلع منه model بيسموه اللي هو ال VHDL
+
+559
+00:43:46,670 --> 00:43:50,130
+netlist هذه عبارة عن get level description لل
+
+560
+00:43:50,130 --> 00:43:54,710
+model تبعك ال synthesizer ايش ال input تبعه اللي
+
+561
+00:43:54,710 --> 00:43:58,410
+��و ال source code اللي انت كتبته تمام ايش ال
+
+562
+00:43:58,410 --> 00:44:01,390
+output تبعه بيديلك netlist يعني file على فكرة
+
+563
+00:44:01,390 --> 00:44:05,070
+بيسموه netlist equations بتكونبكون فيه gate level
+
+564
+00:44:05,070 --> 00:44:09,970
+description للـ logic اللي لازم تمام ولا gate
+
+565
+00:44:09,970 --> 00:44:13,950
+level ايش description it's related by مين قولنا by
+
+566
+00:44:13,950 --> 00:44:23,170
+اللي هو الـ Synthesizer فإيش
+
+567
+00:44:23,170 --> 00:44:28,590
+بيسوي ال post synthesis gate level simulation برضه
+
+568
+00:44:28,590 --> 00:44:31,710
+بيعمل testing على ال functionality مش على ال
+
+569
+00:44:31,710 --> 00:44:36,710
+timing برضهلكن بيعمل testing على ال functionality
+
+570
+00:44:36,710 --> 00:44:42,170
+على ال guess نفسها اللي طلعت على ال netlist file
+
+571
+00:44:42,170 --> 00:44:46,730
+يقول إن هذا get level description ده design معدلات
+
+572
+00:44:46,730 --> 00:44:50,150
+أمام okay get level description كل معدلة ممكن
+
+573
+00:44:50,150 --> 00:44:54,270
+تحتاج إلى get to be implemented أمام فبيستخدم ال
+
+574
+00:44:54,270 --> 00:44:57,670
+level هذا ال model هذا اللي طلع من السيزر ك input
+
+575
+00:44:57,670 --> 00:45:01,070
+عشان يعمل simulation ويتأكد إنه فعلا بديه نقاش ال
+
+576
+00:45:01,070 --> 00:45:06,620
+function المطلوبةبرضه مش خاشش لحتى ال unmean اللي
+
+577
+00:45:06,620 --> 00:45:11,080
+هو ال timing يعني ال level اللي جابله مش شغال على
+
+578
+00:45:11,080 --> 00:45:12,900
+ال gate level شغال على ال source code على طول
+
+579
+00:45:12,900 --> 00:45:16,860
+كمعادلات يعني مثلا and or بي ال or ك يعني ك
+
+580
+00:45:16,860 --> 00:45:20,280
+operator ك logical operator و مش داخل كيف how it
+
+581
+00:45:20,280 --> 00:45:23,180
+will be implemented تموّل، لكن لأ ال gate في ال
+
+582
+00:45:23,180 --> 00:45:26,900
+level التاني صار طالع محدد gatesطب ما هو لأ ف it
+
+583
+00:45:26,900 --> 00:45:29,080
+applies الاشي اللي هو ال testing و الفكاشة
+
+584
+00:45:29,080 --> 00:45:31,820
+العالمية على ال getly هذا الفئة هتديل المطلوب لمش
+
+585
+00:45:31,820 --> 00:45:34,000
+حدد الاشي اللي هو المطلوب هذا بيسموه post
+
+586
+00:45:34,000 --> 00:45:36,660
+synthesis اللي هو simulation لأنه بنعمل بعد اللي
+
+587
+00:45:36,660 --> 00:45:41,360
+هو مين بتعمل synthesis تخليق تحول المعادلات يعني
+
+588
+00:45:41,360 --> 00:45:44,680
+its design description إلى ايه؟ إلى .. إلى getly
+
+589
+00:45:44,680 --> 00:45:52,960
+بال description النوع التالت بيسموه اللي هو timing
+
+590
+00:45:52,960 --> 00:45:55,000
+post route simulation
+
+591
+00:46:05,300 --> 00:46:10,160
+مش جولنا ال .. ال .. ال .. ال جات .. الجات ليه بال
+
+592
+00:46:10,160 --> 00:46:13,940
+description اللي طلع من التحذير مش هو اللي على ..
+
+593
+00:46:13,940 --> 00:46:19,600
+اللي بنحط على طول في ال PLD بيقولنا المرة الفاتة
+
+594
+00:46:19,600 --> 00:46:23,230
+بيقولوا على مرحلة اسمها place and route toolبيقول
+
+595
+00:46:23,230 --> 00:46:27,250
+اوكى هنا طلع بده and get طب ماشي بيجي بيشوف طب ايش
+
+596
+00:46:27,250 --> 00:46:30,390
+ال PLD اللي اختارها اللي هو ال developer بيلاقي
+
+597
+00:46:30,390 --> 00:46:33,630
+اختار PLD فيش فيه and get؟ فيها and و knows و كذا
+
+598
+00:46:33,630 --> 00:46:36,490
+و شغلانة و بيشوف ايش ال equivalent اللي عمله ايش
+
+599
+00:46:36,490 --> 00:46:39,910
+and get من ال mappingتمام؟ من ال gates اللي طلعت
+
+600
+00:46:39,910 --> 00:46:43,870
+من السجر لل gates اللي موجودة وين في ال PLD يمكن
+
+601
+00:46:43,870 --> 00:46:46,490
+يضطر يعمل ال un gate مثلا ب two level مثلا اللي هو
+
+602
+00:46:46,490 --> 00:46:49,590
+none gates في الأول اتنين none gates و بعدين في ال
+
+603
+00:46:49,590 --> 00:46:51,910
+level الأخير و just one gate و التالي صار طلعت ال
+
+604
+00:46:51,910 --> 00:46:57,150
+un gate مثلا okay و بيعمل كمان بيطلع ال timing ال
+
+605
+00:46:57,150 --> 00:46:59,110
+place and route بيطلع ال timing model
+
+606
+00:47:03,370 --> 00:47:08,990
+Timer model يعني description لل design أخذا في
+
+607
+00:47:08,990 --> 00:47:11,930
+الاعتبار ال timing constraints اللي انت حاطيتها في
+
+608
+00:47:11,930 --> 00:47:14,510
+ال specifications ف��ير مش جولة ممكن احط timing
+
+609
+00:47:14,510 --> 00:47:18,170
+constraints تمام يعني مثلا انت ممكن تحطلي
+
+610
+00:47:18,170 --> 00:47:20,970
+constraints و تقوله I want to add اللي هي ال
+
+611
+00:47:20,970 --> 00:47:26,360
+result تطلعلي بعد مثلا عشر secondطب ما هو لأ قالت
+
+612
+00:47:26,360 --> 00:47:29,520
+في المرحلتين في النوعين الأولانين من ال simulation
+
+613
+00:47:29,520 --> 00:47:33,000
+و we don't take into consideration اللي هو ال
+
+614
+00:47:33,000 --> 00:47:37,040
+timing مش هيك و لا في التالت بتاخده في الاعتبار في
+
+615
+00:47:37,040 --> 00:47:40,320
+التالت بتاخده في الاعتبار ال timing بتاخد ال
+
+616
+00:47:40,320 --> 00:47:42,360
+timing في الاعتبار
+
+617
+00:47:44,730 --> 00:47:51,050
+تمام بياخد بالاعتبار يعني بيشوف لو هنحط استثناء
+
+618
+00:47:51,050 --> 00:47:54,790
+logic هذا في ال PLD الفلانية اللي اتحدتها تمام و
+
+619
+00:47:54,790 --> 00:47:57,190
+عنده معلومات و تفاصيلة بيكون ال PLD في ال
+
+620
+00:47:57,190 --> 00:48:01,970
+libraries موجودة هل اللي واخدنا ال جداشنال طالب
+
+621
+00:48:01,970 --> 00:48:05,330
+delay يكون ال system maximum و هو بيكون عارف من
+
+622
+00:48:05,330 --> 00:48:08,310
+نوعية ال chip اللي اخترتها ال delays تبعتها بتاعة
+
+623
+00:48:08,310 --> 00:48:11,870
+ال gates و تفاصيلها هل ال delays اللي موجودة فعلا
+
+624
+00:48:11,870 --> 00:48:16,190
+هتفه بالمطلوبولا مش تفيه هذا بيتم وين في ال timing
+
+625
+00:48:16,190 --> 00:48:22,430
+simulation اللي هو بعد place and ash and root تمام
+
+626
+00:48:22,430 --> 00:48:26,350
+إذا ال input في المرحلة هد مين هو ال topic model
+
+627
+00:48:26,350 --> 00:48:33,490
+اللي طلع من مين اللي طلع من place and root هنفصف
+
+628
+00:48:33,490 --> 00:48:41,810
+شغلات هد كتير بعد كده ان شاء الله ال simulator بده
+
+629
+00:48:41,810 --> 00:48:47,600
+sequence of input valuesبتديها انت لل VHDL model
+
+630
+00:48:47,600 --> 00:48:51,400
+عشان يعمل verification يعني لازم تديله input و
+
+631
+00:48:51,400 --> 00:48:54,820
+تشوف ايش ال output عشان تعمله verification مش هيك
+
+632
+00:48:54,820 --> 00:48:57,540
+و ايه لأ فلقيت ال sequence of input بقى يازم
+
+633
+00:48:57,540 --> 00:49:11,920
+يسموها stimulus بيسموه ايه؟ stimulus بيسموها في
+
+634
+00:49:11,920 --> 00:49:16,150
+تلات طرقبتستخدمها عشان تعمل generation لل stimulus
+
+635
+00:49:16,150 --> 00:49:20,270
+في interactive اذا نقول ناسي ال stimulus بارع ال
+
+636
+00:49:20,270 --> 00:49:23,990
+sequence of input to be applied to the model عشان
+
+637
+00:49:23,990 --> 00:49:29,330
+يتأكد انه شغال ولا مش شغال هدوي بيحددها انت تمام
+
+638
+00:49:29,330 --> 00:49:32,270
+ولا .. اسمه ال stimulus اللي هو الإثارة يعني او
+
+639
+00:49:32,270 --> 00:49:36,730
+اللي هتديها ل .. للمodel عشان تشوف شغال ولا مش
+
+640
+00:49:36,730 --> 00:49:42,560
+شغالفي تلت طرق تستخدمها عشان تعمل جريش للsimulus
+
+641
+00:49:42,560 --> 00:49:46,600
+في الـ interactive manual هذه وفي ال command line
+
+642
+00:49:46,600 --> 00:49:54,560
+وفي test bench بال interactive إذا في عندك
+
+643
+00:49:54,560 --> 00:49:58,280
+interactive simulator وطبعا و اللي بتشغلين عليه
+
+644
+00:49:58,280 --> 00:50:00,860
+فيه الإمكانية هذه بمجنك انك تدخل ال stimulus
+
+645
+00:50:00,860 --> 00:50:01,220
+manual
+
+646
+00:50:09,860 --> 00:50:13,280
+فبروح ال simulator بال input اللي اتحدته بشكل
+
+647
+00:50:13,280 --> 00:50:20,080
+interactive بيحسبلك ال output تمام و بيطلعلك في
+
+648
+00:50:20,080 --> 00:50:24,540
+العادة على شكل web forms بيظهرلك على شكل web forms
+
+649
+00:50:24,540 --> 00:50:29,320
+بيظهر ال input و ال output ك web forms و انت
+
+650
+00:50:29,320 --> 00:50:33,300
+بتعينها انت ك developer او designer بتعينها
+
+651
+00:50:33,300 --> 00:50:38,010
+بيشوفها بعينك يعنيو اتحدد هل في غلط و لا ايش و لا
+
+652
+00:50:38,010 --> 00:50:41,790
+مش غلط و انت بتكون طبعا على طلع ما انت لعمل design
+
+653
+00:50:41,790 --> 00:50:43,930
+على طلع ال requirements و ال specifications و انت
+
+654
+00:50:43,930 --> 00:50:48,050
+الكتاب اللي بيشتغل ال code ف you view ال web forms
+
+655
+00:50:48,050 --> 00:50:52,360
+و اتحدد اذا في مشاكل و لا مشاكل مشاكل و لابيرسم لك
+
+656
+00:50:52,360 --> 00:50:54,640
+ال signals اللي هي ال input و ال output as a
+
+657
+00:50:54,640 --> 00:50:57,840
+function of time as a function of ياش of time ال
+
+658
+00:50:57,840 --> 00:51:00,940
+time على ال horizontal و ال signals علي ياش على ال
+
+659
+00:51:00,940 --> 00:51:05,300
+vertical طبعا تقدر تعمل zoom in و zoom out زي ما
+
+660
+00:51:05,300 --> 00:51:09,740
+بدك تختار فترات معينة تجيس المسافة بين ال
+
+661
+00:51:09,740 --> 00:51:12,320
+transition و ال transition بين نقطة و نقطة في ال
+
+662
+00:51:12,320 --> 00:51:16,960
+timeممكن تعمل display ل ال signals as bits منفردة
+
+663
+00:51:16,960 --> 00:51:21,680
+متفاصلة او ك .. او .. او ك hexadecimal numbers او
+
+664
+00:51:21,680 --> 00:51:26,620
+symbolic values زي ما بدك تمام؟ okay و again بنقول
+
+665
+00:51:26,620 --> 00:51:30,260
+انت نفسك كشخص انت اللي بتعين ال web forms و بتشوف
+
+666
+00:51:30,260 --> 00:51:34,540
+وين الأغلط مشاكوا او لا؟ بس الطريقة هذه لو ال
+
+667
+00:51:34,540 --> 00:51:40,500
+design is simple يعني ممكن تتكفيلكن لو ال design
+
+668
+00:51:40,500 --> 00:51:45,700
+صار involved و صار more complex أكيد بتكون متعبة
+
+669
+00:51:45,700 --> 00:51:48,760
+مش هيك و لا لأنه احنا ال design مش هيكون just
+
+670
+00:51:48,760 --> 00:51:50,980
+اتنين او تلاتة input بيكون ممكن يكون عشر عشرين
+
+671
+00:51:50,980 --> 00:51:54,140
+input او او ممكن يكون عدد جليل من input بس من جوا
+
+672
+00:51:54,140 --> 00:51:56,600
+ال design complicated بيحسب شغلات كتير و في حاجات
+
+673
+00:51:56,600 --> 00:52:01,640
+تمام فإنك تعمل verification لل systemو تشوف وين
+
+674
+00:52:01,640 --> 00:52:05,160
+الغلط و الصح اللي هي بشكل manual هو هيطلع لك ال
+
+675
+00:52:05,160 --> 00:52:08,960
+وفوانز مش؟ لك تقعد تتبحلك في عينيك و تتدججلها تجلد
+
+676
+00:52:08,960 --> 00:52:11,600
+جبلهاد و تبعدهادي و تضايلها عشر ناجسة لخمسة و كده
+
+677
+00:52:11,600 --> 00:52:15,020
+مضعبة مضنية مش هيك ولا .. و صعبة كتير على بناء آدم
+
+678
+00:52:15,020 --> 00:52:20,060
+ل designs اللي هي مش .. اللي مش سهلة، كمان؟بالذات
+
+679
+00:52:20,060 --> 00:52:23,000
+اذا بدك تعمل comprehensive stimulus comprehensive
+
+680
+00:52:23,000 --> 00:52:25,200
+يعني اللي هي فحص زي ما نقول اللي هو شامل لكل
+
+681
+00:52:25,200 --> 00:52:27,860
+الحالات اللي ممكن تمره ايه لكل ال combination و ال
+
+682
+00:52:27,860 --> 00:52:30,260
+input ايه ال corresponding output و تتقارن و تشوف
+
+683
+00:52:30,260 --> 00:52:33,620
+ايه المشكلة فبتكون عملية مضية و تام اللي you are
+
+684
+00:52:33,620 --> 00:52:38,160
+consuming تمام و كمان فيه دسات و ماتتش كبيرة انه
+
+685
+00:52:38,160 --> 00:52:42,900
+انت لو غيط في ال design شوية you have to modify كل
+
+686
+00:52:42,900 --> 00:52:46,620
+input مش هيك و لا و تدخله و تعمله و تدخله و انت
+
+687
+00:52:46,620 --> 00:52:53,580
+active من أول و جديد فمش عمليةماشي اش عمليه لذلك
+
+688
+00:52:53,580 --> 00:52:56,980
+الطريقة التانية بيجي مع ال simulators طريقة تانية
+
+689
+00:52:56,980 --> 00:53:03,000
+بيسموها command line stimulus language يعني بيدخل
+
+690
+00:53:03,000 --> 00:53:09,360
+ال stimulus تبعك عن طريق اللي هي commands عن طريق
+
+691
+00:53:09,360 --> 00:53:16,840
+ايش commands عن
+
+692
+00:53:16,840 --> 00:53:21,820
+طريق ايش commandsممكن تدخلها بشكل interactive او
+
+693
+00:53:21,820 --> 00:53:25,240
+ممكن تضعها ايا ش ب file ممكن تضعها ايا ش ب file و
+
+694
+00:53:25,240 --> 00:53:30,060
+تنفذ ال file بعد هيك اكيد اللي هي انك تضعها في
+
+695
+00:53:30,060 --> 00:53:34,760
+file بال queue اسهلك من انك تدخلها بشكل
+
+696
+00:53:34,760 --> 00:53:38,520
+interactive لانك لو دخلت في file لو انتقلت في ال
+
+697
+00:53:38,520 --> 00:53:43,760
+designساعتها الفايل أكيد هيتغير، بس mainly some
+
+698
+00:53:43,760 --> 00:53:47,500
+part أو parts منه هتتغير مش هيكوينها، مش هتكتب كل
+
+699
+00:53:47,500 --> 00:53:52,080
+إشي from scratch، من ال zero، من البداية، تمام؟
+
+700
+00:53:52,080 --> 00:53:55,000
+فبيكون أحسن شوية على جالب ال interactive الأولاني
+
+701
+00:53:55,000 --> 00:54:01,860
+هذا لكن برضه، بيضال ال approach هذا مش كفاء، مش ذا
+
+702
+00:54:01,860 --> 00:54:03,780
+كفاء إذا الاشي كان complex
+
+703
+00:54:06,500 --> 00:54:10,380
+كمان حتى ال command line language ماهياش portable
+
+704
+00:54:12,330 --> 00:54:15,830
+يعني انت لو اشتغلت بشكل بال command line على
+
+705
+00:54:15,830 --> 00:54:19,350
+system environment و جيت نجلت ال .. ال .. ال
+
+706
+00:54:19,350 --> 00:54:22,090
+visual file على system تاني و بدك تعمل نفس اللي
+
+707
+00:54:22,090 --> 00:54:24,330
+اللي هو ال stimulus بشكل بال command line هتلاقي
+
+708
+00:54:24,330 --> 00:54:26,090
+ال command line لوج تبعته التاني مختلف عن مين
+
+709
+00:54:26,090 --> 00:54:30,350
+الأولى يعني بدك تتعامل بمعنات و بدك تتعلم ال
+
+710
+00:54:30,350 --> 00:54:33,810
+command line لوج تبعت ال simulator .. ال simulator
+
+711
+00:54:33,810 --> 00:54:39,730
+ال system التاني مش هيك ولا فبتتعب تمام أحسن طريقة
+
+712
+00:54:39,730 --> 00:54:45,150
+اللي هي التالتة الأخيرة هذهانك تكتب stimulus على
+
+713
+00:54:45,150 --> 00:54:50,450
+شكل test bench على شكل ايه؟ test bench ال test
+
+714
+00:54:50,450 --> 00:54:54,390
+bench عبارة عن VHD ال code عادي بس بيسموه ايه؟
+
+715
+00:54:54,390 --> 00:54:55,330
+test bench
+
+716
+00:55:10,370 --> 00:55:14,510
+الـ test bench قولنا عبارة عن ايش VHDL code عادى
+
+717
+00:55:14,510 --> 00:55:17,050
+فأنا قلت لك انك لا تحتاج ان تتعلم لغوية جديدة عشان
+
+718
+00:55:17,050 --> 00:55:19,530
+تكتب test bench مش هيك و لا نفسها بتكتب فيها
+
+719
+00:55:19,530 --> 00:55:23,370
+design description و نفسها بتكتب فيها مين ال test
+
+720
+00:55:23,370 --> 00:55:28,290
+bench تمام؟ لذلك احنا بال .. عشان to verify ال
+
+721
+00:55:28,290 --> 00:55:30,950
+function correctness و اه design هنعمل خطوات
+
+722
+00:55:30,950 --> 00:55:34,010
+التالية هنعمل في الأول اللي هي verification plan
+
+723
+00:55:34,900 --> 00:55:38,220
+بعدين هنكتب ال VHDL Test Bench و Compile Test
+
+724
+00:55:38,220 --> 00:55:41,140
+Bench و نعمل ال function أيش اللي هو simulation
+
+725
+00:55:41,140 --> 00:55:46,180
+تبعنا ال
+
+726
+00:55:46,180 --> 00:55:51,100
+evacuation plan طبعاً
+
+727
+00:55:51,100 --> 00:55:54,580
+بدك تكون انت قارئ ال requirements و ال evacuation
+
+728
+00:55:54,580 --> 00:56:00,200
+بالتفصيل و فاهمها تماما عشان تعمل ال plan تشوف كيف
+
+729
+00:56:00,200 --> 00:56:05,210
+هتفحص ال systemأشياء اللي هي ال sequences of
+
+730
+00:56:05,210 --> 00:56:07,950
+inputs to be applied to the system واشي المفروض
+
+731
+00:56:07,950 --> 00:56:12,870
+يطلع ال output تمام و لا علشان تقدر تقول أنا فحصت
+
+732
+00:56:12,870 --> 00:56:15,650
+ال system بشكل comprehensive بشكل شامل و متأكد من
+
+733
+00:56:15,650 --> 00:56:19,610
+جميع الحالات أو على أقل معظمها مش هيك و لا أينع ف
+
+734
+00:56:19,610 --> 00:56:22,970
+ال text اللي هو ال time و بدها صبر و بدها تعملها
+
+735
+00:56:22,970 --> 00:56:27,510
+بعينها يعني ماشي الحال ال .. ال .. ال plan اللي
+
+736
+00:56:27,510 --> 00:56:29,790
+بتعملها هذه الأفضل أنك تعملها documentation و
+
+737
+00:56:29,790 --> 00:56:34,460
+تحطها في verification planbification يعني مش plan
+
+738
+00:56:34,460 --> 00:56:36,260
+طبعا هو الكلام اللي حبنا نحكيه في المحاولات
+
+739
+00:56:36,260 --> 00:56:41,340
+الأولانية هذه طبعا يعني هو كلام يعني أهم كتير من
+
+740
+00:56:41,340 --> 00:56:43,720
+ال coding إذا حاطيتك في ال coding ال coding نفسه
+
+741
+00:56:43,720 --> 00:56:47,660
+مش و لا حاجة طبعا بس عندك خطوات أساسية و لازم
+
+742
+00:56:47,660 --> 00:56:51,500
+تعرفها و تتبعها و تكون زي ما تقول هي طريقتك في ال
+
+743
+00:56:51,500 --> 00:56:54,620
+.. في ال .. في ال design و في الحياة طبعا و لا
+
+744
+00:56:54,620 --> 00:56:58,420
+okay طريقتك في ال design و في الحياة كلشي بده
+
+745
+00:56:58,420 --> 00:57:03,210
+planning و بدهتمام okay كان ممكن انا مثلا اقفز على
+
+746
+00:57:03,210 --> 00:57:05,830
+ال part side و اروح اطول على ال code لأ مش كويس
+
+747
+00:57:05,830 --> 00:57:13,190
+هيك تمام okay ماشي لذلك اللي تعمل اللي هي ال
+
+748
+00:57:13,190 --> 00:57:16,370
+verification plan is time consuming و بدها effort
+
+749
+00:57:16,370 --> 00:57:20,810
+و بدها صبر و منك و بدها مجهود تمام و لأ لكن بيستحق
+
+750
+00:57:20,810 --> 00:57:25,810
+اللي هو ال issue تمام okay ماشي
+
+751
+00:57:38,550 --> 00:57:47,030
+بدها plan اي اشي حتى لو بسيط بده .. بده plan طبعا،
+
+752
+00:57:47,030 --> 00:57:51,110
+لازم انك تفكر .. تفكر في الاشي حتى في هذا و اي نوع
+
+753
+00:57:51,110 --> 00:57:54,350
+من .. اي اشي بدهو ياشي بدك تقول حطت خطة إيه، بقى
+
+754
+00:57:54,350 --> 00:58:02,510
+لك؟ اي نوع يعني okay ماشي طيب
+
+755
+00:58:06,450 --> 00:58:09,050
+ال test bench إذا قلنا ال test bench عبارة عن إيش
+
+756
+00:58:09,050 --> 00:58:14,450
+يا شباب عبارة عن بيشتغل code عادي program تمام
+
+757
+00:58:14,450 --> 00:58:18,510
+فانت predetermined اللي هي stimulus انت ال
+
+758
+00:58:18,510 --> 00:58:21,890
+stimulus انت محدده مسبقا و كتبته بال verification
+
+759
+00:58:21,890 --> 00:58:26,790
+اللي هو a plan ال test bench بيطبقها بيحطها input
+
+760
+00:58:26,790 --> 00:58:30,670
+لل circuit اللي انت عملتها لل designوشوف ال output
+
+761
+00:58:30,670 --> 00:58:34,190
+اللي طلع و بيقارنه بالاش بالمفروض يطلع انت بتكون
+
+762
+00:58:34,190 --> 00:58:37,450
+محدد في test bench برضه لو في اي error من دي لكي
+
+763
+00:58:37,450 --> 00:58:41,350
+بيقولك في error message بيقولك و لا في error هذا
+
+764
+00:58:41,350 --> 00:58:46,830
+كله محطوين اللي هو في ال test bench تمام؟ اذا بال
+
+765
+00:58:46,830 --> 00:58:52,990
+test bench انت بتحدد بتقوله بتدخل input و بيشوف ال
+
+766
+00:58:52,990 --> 00:58:57,860
+output الحقيقي اللي طلع و بيقارنه بالمفروضإذا فيه
+
+767
+00:58:57,860 --> 00:59:00,040
+discrepancy فيه اختلاف بيديلك error message انت
+
+768
+00:59:00,040 --> 00:59:04,120
+بتقوله طريقة error message تمام ولا؟ وكل مكان ال
+
+769
+00:59:04,120 --> 00:59:08,320
+test is comprehensive كل مكان أحسن شكوا لا؟ okay
+
+770
+00:59:08,320 --> 00:59:14,620
+ماشي ال
+
+771
+00:59:14,620 --> 00:59:18,600
+design entity اللي هي being verified هنسميها unit
+
+772
+00:59:18,600 --> 00:59:26,070
+under test U U T unit under testالـ Design Entity
+
+773
+00:59:26,070 --> 00:59:28,450
+اللي عاملا بيفحص فيها لو بتختلف حسب المرحلة على
+
+774
+00:59:28,450 --> 00:59:31,590
+فكرة يعني مرات ممكن الـ Design Entity هو ال
+
+775
+00:59:31,590 --> 00:59:33,850
+description file الأولاني ال source code الأولاني
+
+776
+00:59:33,850 --> 00:59:37,070
+مرات بيكون Design Entity ال code اللي ترميه ال
+
+777
+00:59:37,070 --> 00:59:39,250
+code يطلع من الشجرة ال get level code ال net list
+
+778
+00:59:39,250 --> 00:59:42,450
+اللي طلع من الشجرة مرات بيكون اللي هو Design
+
+779
+00:59:42,450 --> 00:59:44,270
+Entity ال time mode اللي يطلع من ال main من ال
+
+780
+00:59:44,270 --> 00:59:47,230
+place عنده Android حسب نوع main اللي هو simulation
+
+781
+00:59:47,230 --> 00:59:51,290
+نوع ال test تمامحسب نوع ال test simulation و نوع
+
+782
+00:59:51,290 --> 00:59:53,670
+ال test اللي هو ال test ده like a design entity
+
+783
+00:59:53,670 --> 00:59:57,990
+اللي under test هسميها unit under test unit under
+
+784
+00:59:57,990 --> 01:00:03,210
+test انا كاتبلك paragraph ممكن مرو عليها بتضرش
+
+785
+01:00:03,210 --> 01:00:06,750
+اللي testing في العادة في ال verification بيقصد
+
+786
+01:00:06,750 --> 01:00:12,030
+منه ايش لما
+
+787
+01:00:12,030 --> 01:00:17,350
+بعمل product و اذا عاوز منه مية حبة بمسك كل unit
+
+788
+01:00:17,350 --> 01:00:22,070
+لحالبعملها testing هل شغالة و مش و لمش شغالة من ال
+
+789
+01:00:22,070 --> 01:00:26,610
+product النهائي الأخير per unit لكن احنا في
+
+790
+01:00:26,610 --> 01:00:30,170
+المرحلة في ال unit هذا test مش ال product النهائي
+
+791
+01:00:30,170 --> 01:00:35,970
+هذا test أثناء design أثناء design فيمكن اللي هو
+
+792
+01:00:35,970 --> 01:00:38,290
+استخدام ال concept هنا is misleading is testing
+
+793
+01:00:38,290 --> 01:00:42,390
+you can أفضل تسميه verification هو فعلا سميها
+
+794
+01:00:42,390 --> 01:00:48,150
+verificationإذا الـ verification لإيش؟ عشان نتأكد
+
+795
+01:00:48,150 --> 01:00:50,510
+هل ال design meets its requirements و
+
+796
+01:00:50,510 --> 01:00:53,190
+specifications or not مش هيك و لا جانب ما يعملوا
+
+797
+01:00:53,190 --> 01:00:55,850
+manufacturing جانب ما يعملوا manufacturing بينما
+
+798
+01:00:55,850 --> 01:00:58,770
+ال testing بتسمي الأصلية أو المصطلح اللي استخدم
+
+799
+01:00:58,770 --> 01:01:03,470
+بعد ما ال product is manufactured بعد ما يتم
+
+800
+01:01:03,470 --> 01:01:08,250
+تصنيعه ينتج منه مثلا اللي هي 100 unit 100 حبة كل
+
+801
+01:01:08,250 --> 01:01:10,650
+يوم تمسكها على جامب كده بيعملها testing هل شغالة و
+
+802
+01:01:10,650 --> 01:01:19,330
+مش شغالة تمام؟Okay ماشي ال
+
+803
+01:01:19,330 --> 01:01:23,070
+test بنفسها عبارة عن design entity يعني من واحد ده
+
+804
+01:01:23,070 --> 01:01:25,510
+هتستخدم إيش في ال design و هتستخدم إيش ل test تبع
+
+805
+01:01:25,510 --> 01:01:29,190
+ال design unit تانية اللي هي description file أو
+
+806
+01:01:29,190 --> 01:01:36,130
+ال file أو ال time model اللي طلع من ال place and
+
+807
+01:01:36,130 --> 01:01:40,060
+routeماشي قولنا ال testbench عبارة عن design
+
+808
+01:01:40,060 --> 01:01:43,040
+entity لذلك فهي مكونة من testbench entity
+
+809
+01:01:43,040 --> 01:01:46,880
+declaration ومن architecture ما احنا قولنا في
+
+810
+01:01:46,880 --> 01:01:49,840
+بداية الكلام مش قولنا ال testbench عبارة عن VHDL
+
+811
+01:01:49,840 --> 01:01:54,280
+code صح فهتلاقيها مكونة من entity declaration
+
+812
+01:01:54,280 --> 01:02:02,420
+وكمان من ايش من architecture تمام ال
+
+813
+01:02:02,420 --> 01:02:05,820
+architecture ايش بنحط فيها ال architecture
+
+814
+01:02:11,570 --> 01:02:15,190
+بتروح عامل فيها innocence من ال UUT ال unit under
+
+815
+01:02:15,190 --> 01:02:21,170
+test one innocence بتروح
+
+816
+01:02:21,170 --> 01:02:26,150
+معرفة كمان signals جديدة هم اللي هتوصلهم مع ال
+
+817
+01:02:26,150 --> 01:02:30,590
+unit under test بعدين بتروح عامل one process او
+
+818
+01:02:30,590 --> 01:02:33,990
+اكتر to apply ال stimulus ال input اللي انت عاوزهم
+
+819
+01:02:33,990 --> 01:02:35,770
+على ال UUT
+
+820
+01:02:38,400 --> 01:02:41,320
+يعني مكوّنة ال body تبقى التشغيل الميلي بنحط فيه
+
+821
+01:02:41,320 --> 01:02:44,300
+تلاتة شغلات هذول بتروح عامل innocence from unity
+
+822
+01:02:44,300 --> 01:02:48,600
+هنشوف الكلام هذي بتروح عامل signal جديدة هتعملها
+
+823
+01:02:48,600 --> 01:02:53,120
+mapping و توصلها مع ال signal تبعت مين ال unit
+
+824
+01:02:53,120 --> 01:02:56,040
+under test وبعدين بتروح عامل process statement
+
+825
+01:02:56,040 --> 01:02:58,740
+تمام عن طريق ال process you apply ال statements
+
+826
+01:02:58,740 --> 01:03:01,420
+اللي بدك هيه و بتراقب ال output اللي طلع و تقارب
+
+827
+01:03:01,420 --> 01:03:05,960
+المفروض عشان تشوف هتدي error message و لا مش هتدي
+
+828
+01:03:05,960 --> 01:03:07,120
+تمام
+
+829
+01:03:11,620 --> 01:03:16,340
+طلع الفيجارة التالية عشان
+
+830
+01:03:16,340 --> 01:03:20,500
+تشوف العلاقة بين ال test bench و ال UET هذا كله
+
+831
+01:03:20,500 --> 01:03:26,200
+test bench و هنكتبه بال VHDL
+
+832
+01:03:26,200 --> 01:03:28,940
+تلاحظ فيها بتروح هذي اليوم تقنضى ال test بتروح
+
+833
+01:03:28,940 --> 01:03:31,820
+عاملين منها innocence زي object جديد زي ما تقول
+
+834
+01:03:31,820 --> 01:03:34,540
+innocence يعني كأن object بنروح عاملين منها
+
+835
+01:03:34,540 --> 01:03:40,000
+innocence و هدول ال signalsهذول عرفناهم في ال test
+
+836
+01:03:40,000 --> 01:03:44,740
+bench بنطلب من ال code بتقوله واصلي مثلا هذه مع ال
+
+837
+01:03:44,740 --> 01:03:48,520
+a تبع ال unit وهذه مع ال b تبع ال unit هذول برضه
+
+838
+01:03:48,520 --> 01:03:52,580
+signals عرفناهم في ال test bench برضه و هطلب زي ما
+
+839
+01:03:52,580 --> 01:03:56,160
+هنشوف بنقوله واصلي هذه مثلا مع ال sum وهذه مع ال
+
+840
+01:03:56,160 --> 01:04:00,980
+carry تمام؟ و بعدين بال process اللي انت هتكتبها
+
+841
+01:04:00,980 --> 01:04:04,060
+بتروح كاتر ل stimulus تبعك السماحي ان هيش stimulus
+
+842
+01:04:04,060 --> 01:04:08,200
+generatorبتقوله apply مثلا get zero zero و apply
+
+843
+01:04:08,200 --> 01:04:11,440
+zero واحد و apply كذا و بعدين في جزء code تاني
+
+844
+01:04:11,440 --> 01:04:15,140
+بيعمل monitoring لمين لل response لل output و
+
+845
+01:04:15,140 --> 01:04:19,900
+بيقارنه بالمفروض بالsupposed بالمفروض if they are
+
+846
+01:04:19,900 --> 01:04:23,280
+the same في ايه مشكلة اذا في اختلاف بتخليه يديك
+
+847
+01:04:23,280 --> 01:04:26,040
+error message
+
+848
+01:04:30,230 --> 01:04:33,590
+وان جوه ال test bench is entirely self contained
+
+849
+01:04:33,590 --> 01:04:37,250
+مالهاش لا input ولا output خلّي بالك هدول ال
+
+850
+01:04:37,250 --> 01:04:40,950
+signals اللي هنعرفهم داخليين مافيش فيها pots يعني
+
+851
+01:04:40,950 --> 01:04:43,770
+فيها entity لكن ال entity ال declaration is empty
+
+852
+01:04:43,770 --> 01:04:45,930
+طيب
+
+853
+01:05:01,940 --> 01:05:09,100
+للـ functional simulation إيش هي ال UUT ال VHDL
+
+854
+01:05:09,100 --> 01:05:10,840
+design description ال source code الأولى اللي
+
+855
+01:05:10,840 --> 01:05:15,960
+كتبته أول file كتبته هذا ال unit under إيش under
+
+856
+01:05:15,960 --> 01:05:22,120
+test لل post-sense simulation إيش الموديل ال unit
+
+857
+01:05:22,120 --> 01:05:24,360
+under test هو ال netlist اللي طلع من مين اللي طلع
+
+858
+01:05:24,360 --> 01:05:29,070
+من Zajar اللي هو ال gate level description تماملـ
+
+859
+01:05:29,070 --> 01:05:32,110
+Timing Simulation، ماهو الـ Model اللي نفحصه؟ الـ
+
+860
+01:05:32,110 --> 01:05:33,590
+Timing Model اللي طلع من مين من الـ Play Store و
+
+861
+01:05:33,590 --> 01:05:39,210
+Android طبعا، إذا للـ Functional بستخدم مين؟ الـ
+
+862
+01:05:39,210 --> 01:05:43,210
+Source Code الأولاني للـ Post Synthesis بستخدم
+
+863
+01:05:43,210 --> 01:05:46,150
+مين؟ اللي هو الـ Netlist، الـ Get Level Model اللي
+
+864
+01:05:46,150 --> 01:05:52,140
+طلع من مين؟سنزجر ال timing اذا بعمل timing
+
+865
+01:05:52,140 --> 01:05:56,000
+simulation بستخدم ال U U T هتكون عبارة عن ايه ال
+
+866
+01:05:56,000 --> 01:05:59,220
+timing model اللي طلع من ال place عنده ايه and
+
+867
+01:05:59,220 --> 01:06:03,840
+root انا شايف لو توقفنا لها عشان نكون متكامل okay
+
+868
+01:06:03,840 --> 01:06:06,220
+لان مش هانالحاج نقول اشي في ال test because انها
+
+869
+01:06:06,220 --> 01:06:11,240
+بدها some time okay خليها المرة افضل مش هيكوا لأ
+
+870
+01:06:11,240 --> 01:06:15,020
+ماشي الحال ان شاء الله الله يعطيكوا العفو
+

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/d_e7b48O024.srt

@@ -0,0 +1,3291 @@
+1
+00:00:22,090 --> 00:00:28,330
+السلام عليكم ورحمة الله وبركاته لما يكون في
+
+2
+00:00:28,330 --> 00:00:33,630
+عندك design  وتعمله coding نقول في different
+
+3
+00:00:33,630 --> 00:00:39,750
+coding styles اللي لو أنت عملتها وحاولت تعملها 
+
+4
+00:00:39,750 --> 00:00:45,930
+synthesis لنفس ال target PLD ممكن تتوقع أن ال
+
+5
+00:00:45,930 --> 00:00:48,990
+synthesizer logic اللي هتطلع في الآخر على مستوى ال
+
+6
+00:00:48,990 --> 00:00:50,290
+gates يطلع نفسه
+
+7
+00:00:53,320 --> 00:00:56,540
+for simple designs زي ال half adder اللي احنا 
+
+8
+00:00:56,540 --> 00:01:02,780
+أخذناها بيطلع ممكن يطلع نفسه لكن لل complex designs
+
+9
+00:01:02,780 --> 00:01:06,900
+ال gate level logic بيكون مختلف صح functionally 
+
+10
+00:01:06,900 --> 00:01:10,240
+بيكون equivalent من ناحية function لكن ال gate
+
+11
+00:01:10,240 --> 00:01:14,820
+logic اللي بيطلع في الآخر اللي mapped to the
+
+12
+00:01:14,820 --> 00:01:18,160
+target PLD بيكون مختلف
+
+13
+00:01:20,810 --> 00:01:26,050
+لأنه ال .. إذا عندك أنت different descriptions 
+
+14
+00:01:26,050 --> 00:01:29,950
+different coding styles إذا زاد لما يطلع ال logic
+
+15
+00:01:29,950 --> 00:01:35,810
+بيمر ب optimization stages فممكن ال path اللي يمر
+
+16
+00:01:35,810 --> 00:01:41,890
+فيه للكود المعمول بالstyle فلاني ال path of
+
+17
+00:01:41,890 --> 00:01:45,230
+optimization يكون مختلف عن ال path تبع ال coding
+
+18
+00:01:45,230 --> 00:01:50,970
+style التاني وبالتالي يؤدي في الآخر إلى أن ال gate
+
+19
+00:01:50,970 --> 00:02:03,110
+level representation مايكونش the same بعض
+
+20
+00:02:03,110 --> 00:02:08,170
+التنسيقات عايزة بتديلك RTL hierarchical view لل
+
+21
+00:02:08,170 --> 00:02:11,630
+logic اللي بيطلع بالإضافة إلى technology dependent 
+
+22
+00:02:11,630 --> 00:02:16,330
+flattened to gates view gates view مر علينا اللي
+
+23
+00:02:16,330 --> 00:02:24,360
+اتكلمنا عنه قبل كده زي دي ال article view ال
+
+24
+00:02:24,360 --> 00:02:27,520
+article view اللي كانت ال result اللي بتطلع من
+
+25
+00:02:27,520 --> 00:02:32,560
+step واحد من ال thesis زي ما كنا شرحناها قبل كده وطبعا
+
+26
+00:02:32,560 --> 00:02:36,080
+بيعتمد على ال style of description whether it is
+
+27
+00:02:36,080 --> 00:02:39,340
+data flow أو behavioral أو structural
+
+28
+00:02:48,210 --> 00:02:51,650
+الـ technology dependent flattened to gates view 
+
+29
+00:02:51,650 --> 00:02:58,570
+وارد
+
+30
+00:02:58,570 --> 00:03:03,650
+أن في الآخر ال gates view يكون the same لكن هذا
+
+31
+00:03:03,650 --> 00:03:07,970
+احتمال ضئيل جدا بيصير فقط لما يكون ال designs
+
+32
+00:03:07,970 --> 00:03:12,210
+اللي هي are simple لكن إذا ال designs are complex
+
+33
+00:03:12,210 --> 00:03:16,070
+بيديلك different gate level views
+
+34
+00:03:18,550 --> 00:03:21,830
+خلينا نشوف ال RTL hierarchical representation تبع
+
+35
+00:03:21,830 --> 00:03:26,450
+ال hardware اللي طلع الشجر من ال data flow style
+
+36
+00:03:26,450 --> 00:03:32,450
+of ال half adder اللي مر علينا قبل كده it is very 
+
+37
+00:03:32,450 --> 00:03:39,190
+simple طلع الشجر التالي لو 
+
+38
+00:03:39,190 --> 00:03:45,250
+رجعت لل listing هذا هتلاقي فيه two statements 
+
+39
+00:03:45,250 --> 00:03:51,950
+واحدة لل sum يستخدم فيها ال XOR Operator وواحدة
+
+40
+00:03:51,950 --> 00:03:58,630
+للكاري يستخدم فيها ال AND Operator فببساطة ال RTL
+
+41
+00:03:58,630 --> 00:04:01,470
+Representation ال RTL اللي هو Register Transfer Logic
+
+42
+00:04:01,470 --> 00:04:05,570
+بيطلع in terms of ال
+
+43
+00:04:05,570 --> 00:04:09,010
+components المعروفة as و as و multiplexers و 
+
+44
+00:04:09,010 --> 00:04:13,870
+decoders و decoders و decoders و latches و flip
+
+45
+00:04:13,870 --> 00:04:19,780
+flops و counters و registers و شغلات من هذا القبيل فهي
+
+46
+00:04:19,780 --> 00:04:23,260
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+47
+00:04:23,260 --> 00:04:23,380
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+48
+00:04:23,380 --> 00:04:26,540
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+49
+00:04:26,540 --> 00:04:26,560
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+50
+00:04:26,560 --> 00:04:26,660
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+51
+00:04:26,660 --> 00:04:26,940
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+52
+00:04:26,940 --> 00:04:27,080
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+53
+00:04:27,080 --> 00:04:29,400
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+54
+00:04:29,400 --> 00:04:29,420
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+55
+00:04:29,420 --> 00:04:29,640
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+56
+00:04:29,640 --> 00:04:32,080
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+57
+00:04:43,990 --> 00:04:47,530
+لكن كنا شوفنا كمان اللي هو behavioral
+
+58
+00:04:47,530 --> 00:04:53,830
+representation للهفئة ده فكر لما عملنا process و
+
+59
+00:04:53,830 --> 00:04:58,490
+حطينا فيها if statement كان لها two branches ال
+
+60
+00:04:58,490 --> 00:05:01,290
+branch الأولاني و ال branch الثاني اللي هو ال else
+
+61
+00:05:01,290 --> 00:05:06,650
+لو بدك تشوف اللي هو ال article هي حكاية 
+
+62
+00:05:06,650 --> 00:05:10,990
+representation اللي هيطلع الزرعة ممكن يكون بالشكل
+
+63
+00:05:10,990 --> 00:05:11,730
+التالي
+
+64
+00:05:16,740 --> 00:05:23,800
+تلاحظ ال branch الأولاني تلاحظ أنه حط لي two 
+
+65
+00:05:23,800 --> 00:05:30,460
+multiplexers لأن ال F كان إليها two branches كل
+
+66
+00:05:30,460 --> 00:05:36,180
+branch خاص بإيش؟ خاص ب one لأن ال F اللي هي إيش 
+
+67
+00:05:36,180 --> 00:05:41,000
+إليها two branches طلعت في الأول كان بيعمل كل
+
+68
+00:05:41,000 --> 00:05:46,710
+multiplexer اتنين في واحد اتنين إيش في ... في واحد
+
+69
+00:05:46,710 --> 00:05:53,530
+مش هيك؟ خليني أعيد الكلام مرة ثانية لو رجعنا لل F
+
+70
+00:05:53,530 --> 00:06:02,170
+statement أرجعك إليها عشان تشوفها كيف؟ نعم لا
+
+71
+00:06:02,170 --> 00:06:09,190
+بدوري لك عشان تفتكريها كمان هذا 
+
+72
+00:06:09,190 --> 00:06:14,070
+ال mixed هذا المشكلة اليوم ال .. ال هذا مش شغال ال 
+
+73
+00:06:14,070 --> 00:06:14,310
+..
+
+74
+00:06:50,630 --> 00:06:55,530
+هي أيوة شوف هنا جالك if ال a بيساوي واحد ال sum 
+
+75
+00:06:55,530 --> 00:06:59,550
+بيساوي not ال b و ال carry out بيساوي b if ال sum
+
+76
+00:06:59,550 --> 00:07:02,250
+بيساوي b و ال carry out بيساوي إيش؟ بيساوي zero 
+
+77
+00:07:02,250 --> 00:07:12,390
+عندك كام branches؟ two branches تلاحظ في الاتنين
+
+78
+00:07:12,390 --> 00:07:16,830
+بيحسب ال sum بس كل واحد illustrated بختلفا وفي
+
+79
+00:07:16,830 --> 00:07:22,390
+الاتنين بيحسب إيش؟ اللي هو ال carry  رجالك هيحطوا
+
+80
+00:07:22,390 --> 00:07:28,970
+multiplexers واحد لل sum واحد لمن؟ لل carry وال
+
+81
+00:07:28,970 --> 00:07:32,730
+multiplexers داخلهم selection line اتلاحظ هذا إذا
+
+82
+00:07:32,730 --> 00:07:37,230
+ال a is one فإنه هتبتش إذا إيه بكم؟ مش بواحد، zero 
+
+83
+00:07:37,230 --> 00:07:42,610
+تمام؟ وبالتالي الروح ل ال multiplexer في هذه الجهة
+
+84
+00:07:47,040 --> 00:07:49,680
+للعطي ال representation تبع ال paper description
+
+85
+00:07:49,680 --> 00:07:52,320
+اللي هو هذا اللي هيطلع شجر 
+
+86
+00:08:16,320 --> 00:08:21,160
+هييحط multiplexers و ال a داخل selection line
+
+87
+00:08:21,160 --> 00:08:26,700
+للأولاني وكمان للتاني وبما أن one selection line 
+
+88
+00:08:26,700 --> 00:08:29,340
+معناته كل multiplexer هيكون كام؟ اتنين فيه إيش؟ اتنين
+
+89
+00:08:29,340 --> 00:08:33,940
+في واحد هاي zero input والواحد input والواحد
+
+90
+00:08:33,940 --> 00:08:36,860
+التابع للmultiplexer التاني تلاحظ الأولاني خاص
+
+91
+00:08:36,860 --> 00:08:41,040
+بال sum والتاني خاص بالcarry out لأن كل branch كان 
+
+92
+00:08:41,040 --> 00:08:44,380
+two statements واحدة ل ال sum واحدة لمين؟ ل ال 
+
+93
+00:08:44,380 --> 00:08:51,080
+carry تلاحظ من ال statements إذا ال a ب .. إذا ال
+
+94
+00:08:51,080 --> 00:08:58,920
+a بواحد ال sum بيطلع اللي هو ال b prime تمام؟ ارجع
+
+95
+00:08:58,920 --> 00:09:04,080
+لل equations بينما إذا ال a ب zero ل branch التاني 
+
+96
+00:09:04,080 --> 00:09:09,210
+ال sum بيطلع ب إيه؟ بيطلع ب b وبعدين again لل carry
+
+97
+00:09:09,210 --> 00:09:15,050
+إذا ال A بواحد ال carry بيطلع ال B وإذا ال A بزيرو
+
+98
+00:09:15,050 --> 00:09:21,790
+ال carry بيطلع بزيرو فهذا بتعلم بشكل مباشر من ال 
+
+99
+00:09:21,790 --> 00:09:25,950
+infrastructure واضح مشاكله ده مسموه graphical
+
+100
+00:09:25,950 --> 00:09:32,190
+representation اللي طلع
+
+101
+00:09:45,340 --> 00:09:50,760
+لكن لو تيجي تشوف ال RTL representation لما تكون 
+
+102
+00:09:50,760 --> 00:10:01,140
+أنت شغال structure style تلاحظ إيش عملك كنا
+
+103
+00:10:01,140 --> 00:10:07,140
+عملنا structure اللي هو coding style للهفئة ده عملك
+
+104
+00:10:07,140 --> 00:10:13,970
+one component مجرد rectangle وكتب عليها اسم ال
+
+105
+00:10:13,970 --> 00:10:19,210
+unit ال component اللي تعاملتها and اتنين وهنا 
+
+106
+00:10:19,210 --> 00:10:23,650
+another rectangle مثل ال component التاني فإني هنا
+
+107
+00:10:23,650 --> 00:10:26,530
+ال and هو مثل ما عملهاش اللي هو ال symbol تبع ال
+
+108
+00:10:26,530 --> 00:10:33,930
+and مش هيك وبرضه هنا ال component ما عملهاش ال
+
+109
+00:10:33,930 --> 00:10:37,470
+symbol تبع ال XOR لأن هو he doesn't know whether
+
+110
+00:10:37,470 --> 00:10:41,970
+it is and or XOR هو بيعرفنا component يعني أنت من 
+
+111
+00:10:41,970 --> 00:10:45,330
+الاسم صح أنت استدليت على أن it is an AND gate لكن
+
+112
+00:10:45,330 --> 00:10:47,610
+هو بالنسبة لي في الآخر ال component حتى ولو لك
+
+113
+00:10:47,610 --> 00:10:50,730
+عملت في الآخر ال .. ال .. ال .. ال .. ال bottom 
+
+114
+00:10:50,730 --> 00:10:54,550
+level اللي هو design entity تبع ال and أو ال xor
+
+115
+00:10:54,550 --> 00:10:58,570
+وهي ال input تبعونها ال a و ال b و ال out و ال
+
+116
+00:10:58,570 --> 00:11:01,250
+carry out وهنا ال a و ال b و ال .. و ال sum 
+
+117
+00:11:01,250 --> 00:11:06,690
+اتعامل معاهم as components يعني شغال يا إش structure
+
+118
+00:11:06,690 --> 00:11:10,510
+شغال يا إش اللي هو ال .. ال ..
+
+119
+00:11:13,820 --> 00:11:19,280
+structure تلاحظ كل component تمثلها ب .. ب
+
+120
+00:11:19,280 --> 00:11:23,280
+rectangle تمام؟ وكذا أي component أخرى مهما كبرت
+
+121
+00:11:23,280 --> 00:11:27,620
+تمام؟ مهما كانت complex بيمثلها في الآخر لك
+
+122
+00:11:27,620 --> 00:11:36,420
+rectangle مستطيل يعني okay
+
+123
+00:11:47,620 --> 00:11:53,420
+لو أنت كملت ال thesis تبعت ال half adder وحصلت 
+
+124
+00:11:53,420 --> 00:11:58,680
+على اللي هو ال gate view تمام وهذا قولنا بيكون
+
+125
+00:11:58,680 --> 00:12:03,600
+PLD dependent لأن ال half adder is simple في 
+
+126
+00:12:03,600 --> 00:12:09,220
+الثلاثة styles هيديلك نفس ال gate view نفس ال إيش
+
+127
+00:12:09,220 --> 00:12:10,640
+ال gate view
+
+128
+00:12:18,280 --> 00:12:24,700
+يعني فعلا ادالك ال gate هذا mapped to gates أو ال
+
+129
+00:12:24,700 --> 00:12:31,480
+PLD gate view detailed gate view حط لك XOR وهنا
+
+130
+00:12:31,480 --> 00:12:37,420
+AND وهدول buffers و buffer وهذا inverter okay
+
+131
+00:12:37,420 --> 00:12:42,440
+فهدول عبارة عن real primitives أو primitives أو 
+
+132
+00:12:42,440 --> 00:12:44,000
+components في ال PLD 
+
+133
+00:12:47,200 --> 00:12:54,180
+تمام؟ مش مجرد RTL representation تمام؟ يعني mapped 
+
+134
+00:12:54,180 --> 00:13:00,900
+to actual primitives في ال PLD وبالنسبة لي ال half 
+
+135
+00:13:00,900 --> 00:13:07,360
+adder لأنه simple طلع لك نفس ال gate view لكن عموما 
+
+136
+00:13:07,360 --> 00:13:13,360
+كنا لما تكون ال systems complex different coding
+
+137
+00:13:13,360 --> 00:13:18,520
+styles بيطلع لك different gate views لأن ال design
+
+138
+00:13:18,520 --> 00:13:23,140
+بيمر ب different paths of optimization لل data
+
+139
+00:13:23,140 --> 00:13:25,620
+flow مختلفة عن ال structural ومختلفة عن ال
+
+140
+00:13:25,620 --> 00:13:28,520
+behavioral وتالي resulted في الآخر إلى على الرغم من 
+
+141
+00:13:28,520 --> 00:13:31,040
+إنه functionally أيش equivalent لازم يكونوا
+
+142
+00:13:31,040 --> 00:13:33,660
+equivalent لكن الـ gate view أمامك بتكون أيش
+
+143
+00:13:33,660 --> 00:13:38,120
+مختلفة يعني لأنه الـ design الـ simple مجرد هفقادة
+
+144
+00:13:38,120 --> 00:13:43,040
+الـ functionality فصدف أنه طلع لك the same gate
+
+145
+00:13:43,040 --> 00:13:44,080
+view
+
+146
+00:13:55,090 --> 00:14:01,090
+بنشوف فالجهة اللي هي الـ example لـ full adder يعني
+
+147
+00:14:01,090 --> 00:14:05,910
+أكبر بشوية و هيستخدم اللي هو structural style
+
+148
+00:14:05,910 --> 00:14:09,930
+هيورينا hierarchical design يعني زي إن فيه
+
+149
+00:14:09,930 --> 00:14:15,450
+hierarchy تمام ��يه top level و فيه الأجل يعني فيه
+
+150
+00:14:15,450 --> 00:14:19,330
+hierarchy تمام و هيستخدم أي اللي هو الـ structure
+
+151
+00:14:19,330 --> 00:14:21,410
+اللي هو .. ما هو الـ hierarchy بيبين وين اللي هو في
+
+152
+00:14:21,410 --> 00:14:25,630
+الـ structure يعني مثلا بيسيه hierarchy لما يكون الـ
+
+153
+00:14:25,630 --> 00:14:38,550
+structure أصلا تمام لـ full adder هو
+
+154
+00:14:38,550 --> 00:14:42,710
+حابب يعمله بالطريقة العارفين أنتم العادية باستخدام
+
+155
+00:14:42,710 --> 00:14:47,450
+two half adders هاي الـ half adder الأولاني
+
+156
+00:14:47,450 --> 00:14:52,360
+هيستخدمه كـ component زي ما هنشوفأيله input a and b
+
+157
+00:14:52,360 --> 00:14:57,160
+و أيله sum و carry out الـ output سماهم internally
+
+158
+00:14:57,160 --> 00:15:00,480
+S1 و S2 internal signals سيكون internal signals سيكون
+
+159
+00:15:00,480 --> 00:15:03,400
+internal signals سيكون internal سيكون internal سيكون
+
+160
+00:15:03,400 --> 00:15:04,160
+internal سيكون internal سيكون internal سيكون
+
+161
+00:15:04,160 --> 00:15:04,560
+سيكون internal سيكون internal سيكون internal سيكون
+
+162
+00:15:04,560 --> 00:15:05,020
+internal سيكون internal سيكون internal سيكون internal
+
+163
+00:15:05,020 --> 00:15:06,460
+سيكون internal سيكون internal سيكون internal سيكون
+
+164
+00:15:06,460 --> 00:15:15,240
+internal سيكون internal سيكون internal سيكون internal
+
+165
+00:15:15,240 --> 00:15:17,920
+سيكون
+
+166
+00:15:19,060 --> 00:15:23,240
+من الـ half adder التاني هذا برضه half adder آخر
+
+167
+00:15:23,240 --> 00:15:27,680
+مع الـ carry الأولاني بديلك الـ final carry out هذا
+
+168
+00:15:27,680 --> 00:15:32,920
+معلوم مش هيكوا هذا واضح إنه هيستخدم كم component
+
+169
+00:15:32,920 --> 00:15:36,800
+تلاتة .. تلاتة .. واحد .. اتنين .. هو هعمل هذا كـ
+
+170
+00:15:36,800 --> 00:15:41,680
+component برضه فزلك سامع أيش كـ rectangle هعمل برضه
+
+171
+00:15:41,680 --> 00:15:46,760
+ايش كـ component عشان يوريك أيش الـ hierarchy كيف
+
+172
+00:15:46,760 --> 00:15:48,440
+هيطلع
+
+173
+00:16:05,550 --> 00:16:13,330
+هنشوف الـ description الـ gate بـ single file single
+
+174
+00:16:13,330 --> 00:16:19,390
+file هحطلنا في الأول الـ entities تبعت الـ half
+
+175
+00:16:19,390 --> 00:16:23,350
+adder و تبعت الـ or gate عشان اللي ميزي يعمل الـ
+
+176
+00:16:23,350 --> 00:16:25,990
+compilation الـ compiler في الأول هشوف في الـ
+
+177
+00:16:25,990 --> 00:16:30,770
+listing اللي هو الـ half adder هعمله compilation و
+
+178
+00:16:30,770 --> 00:16:35,330
+بعدين هشوف الـ or gate هعملها compilation بعدين هشوف
+
+179
+00:16:35,330 --> 00:16:39,810
+الـ top level design entity بيعملها compilation
+
+180
+00:16:39,810 --> 00:16:42,270
+هيكون مستخدم فيها اللي فوق أو بتاع اللي هيكون
+
+181
+00:16:42,270 --> 00:16:45,510
+already عمله وشافه ومش هيقولك إنه في error أو في
+
+182
+00:16:45,510 --> 00:16:59,490
+issue طلع على الـ description file في
+
+183
+00:16:59,490 --> 00:17:05,170
+عندك اتلاحظ بدأ بالـ half adder الـ a و الـ b input
+
+184
+00:17:05,170 --> 00:17:07,990
+standard logic و الـ sum و الـ carry out output
+
+185
+00:17:07,990 --> 00:17:12,590
+standard logic عادي احنا عارفينها بعدين active
+
+186
+00:17:12,590 --> 00:17:17,130
+share عملوا data flow راحب تبع الـ half adder الـ
+
+187
+00:17:17,130 --> 00:17:19,250
+sum بيسوي كده و الـ carry out بيسوي كده احنا
+
+188
+00:17:19,250 --> 00:17:23,650
+عارفينه خلصنا من one design entity اللي هي مين الـ
+
+189
+00:17:23,650 --> 00:17:29,190
+half adder بعدين الـ entity التانية entity or اتنين
+
+190
+00:17:29,190 --> 00:17:32,770
+الـ a و الـ b input standard logic الـ or out
+
+191
+00:17:32,770 --> 00:17:38,630
+standard logic و الـ data flow or or بيسوي or or بي
+
+192
+00:17:38,630 --> 00:17:41,070
+بيسوي or or بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+193
+00:17:41,070 --> 00:17:41,130
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+194
+00:17:41,130 --> 00:17:42,930
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+195
+00:17:42,930 --> 00:17:44,030
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+196
+00:17:44,030 --> 00:17:57,570
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+197
+00:18:03,140 --> 00:18:06,420
+وبعدين لو رجعت للـ diagram اللي فات هتلاقي فيه
+
+198
+00:18:06,420 --> 00:18:13,460
+تلاتة internal signals اللي هم الـ S1 و S2 و S3 الـ S1
+
+199
+00:18:13,460 --> 00:18:21,020
+و S2 اللي طالعين من الـ half adder الأولاني مظبوط الـ
+
+200
+00:18:21,020 --> 00:18:26,360
+S3 كانت عبارة عن إيه؟ اللي هو الـ carry تبع التاني
+
+201
+00:18:26,360 --> 00:18:29,260
+أيوة هيخش ع الـ or gate مظبوط الـ S3 مظبوط هيكون
+
+202
+00:18:29,260 --> 00:18:29,640
+فاكرين
+
+203
+00:18:33,560 --> 00:18:37,780
+Okay اتلاحظ بدأ هالجهة تعمل instances of الـ
+
+204
+00:18:37,780 --> 00:18:42,560
+components السمة الأولى هي ها واحد half adder واحد
+
+205
+00:18:42,560 --> 00:18:47,160
+يعني colon entity هذا اسم الـ entity اللي هالـ half
+
+206
+00:18:47,160 --> 00:18:50,940
+adder اللي موجود في نفس الـ file و هذه الـ port map
+
+207
+00:18:50,940 --> 00:18:57,720
+هذه الـ a تبعت مين تبعت الـ half adder اينها و هذه
+
+208
+00:18:57,720 --> 00:19:03,290
+الـ a الـ full adder مظبوط هذه الـ B تبعت الـ half adder
+
+209
+00:19:03,290 --> 00:19:08,550
+و هذه الـ B تبعت من؟ الـ full adder هذه الـ sum تبعت الـ half
+
+210
+00:19:08,550 --> 00:19:12,270
+adder و هذه الـ internal signal اللي هي هذه الـ S1
+
+211
+00:19:12,270 --> 00:19:19,630
+تمام؟ و هذا الـ carry out تبع
+
+212
+00:19:19,630 --> 00:19:24,930
+الـ half adder تمام؟ هيتطلع على مين؟ على الـ S2 هنا
+
+213
+00:19:24,930 --> 00:19:29,310
+اللي هي internal signal طب الـ .. الـ component
+
+214
+00:19:29,310 --> 00:19:35,090
+instantiation هنا direct ولا indirect؟ direct اللي
+
+215
+00:19:35,090 --> 00:19:39,070
+قولنا الأسهر على طول يعني، هذي بعدين إذا ما .. ما
+
+216
+00:19:39,070 --> 00:19:42,910
+أصورش تظل وجد الـ library طالع عليها، و بعدين هنا
+
+217
+00:19:42,910 --> 00:19:48,770
+عمل الـ component التاني، هاتنين نفس الطريقة، برضه
+
+218
+00:19:48,770 --> 00:19:54,500
+الـ .. هذه الـ a تبع الـ half adder موصلة مع الـ S1 مع
+
+219
+00:19:54,500 --> 00:19:57,860
+الـ sum اللي طلع من الـ half adder الأولى مش هيك و
+
+220
+00:19:57,860 --> 00:20:01,340
+لا هذي a تبع الـ half adder التاني مش هيك و لا okay
+
+221
+00:20:01,340 --> 00:20:05,460
+موصل مع الـ sum اللي طلع من الـ half adder الأولى الـ
+
+222
+00:20:05,460 --> 00:20:09,920
+S1 بعدين الـ b تبعه مع الـ carry in الـ carry in تبع
+
+223
+00:20:09,920 --> 00:20:15,640
+من الـ full adder مظبوط بقى هذي الـ sum تبعت من الـ
+
+224
+00:20:15,640 --> 00:20:20,300
+half adder التاني حدين الـ sum تبع من الـ full adder
+
+225
+00:20:20,990 --> 00:20:23,930
+مظبوط و بعد إن الـ carry out يطلع من الـ half adder
+
+226
+00:20:23,930 --> 00:20:31,910
+التاني حد يناير اللي هي الـ S3 مظبوط فالـ or gate صار
+
+227
+00:20:31,910 --> 00:20:37,250
+عندك في two carries اللي هي S2 and S3 as internal
+
+228
+00:20:37,250 --> 00:20:43,010
+signals as internal signals الـ or gate هي الـ
+
+229
+00:20:43,010 --> 00:20:47,310
+component التالتة الـ or gate التالتة R واحد سماها
+
+230
+00:20:47,310 --> 00:20:53,250
+entity of R اتنين معرفة في بداية الـ file فوق port
+
+231
+00:20:53,250 --> 00:21:00,270
+map هذي الـ A تبعت مين؟ الـ or gate تبعت الـ or gate و موصلها مع
+
+232
+00:21:00,270 --> 00:21:05,010
+الـ أيش تلاتة؟ مظبوط اللي هو الـ S3 اللي طلع منها
+
+233
+00:21:05,010 --> 00:21:08,670
+في قدر اتنين هذي الـ B تبعت الـ or gate و موصلها مع الـ S2
+
+234
+00:21:08,670 --> 00:21:14,020
+اللي طلع منها في قدر الأولاني بعد الـ or الـ output
+
+235
+00:21:14,020 --> 00:21:17,440
+تبع الـ or هو اللي حدين من الـ carry out تبع الـ full
+
+236
+00:21:17,440 --> 00:21:24,180
+adder مظبوط تبع الـ full أيش adder تالي صار في عندك
+
+237
+00:21:24,180 --> 00:21:27,840
+hierarchical description مجاي من إنه الاشي أصلا
+
+238
+00:21:27,840 --> 00:21:33,380
+ايش structural مش هيك ولا و الكلام محتوط بكم file
+
+239
+00:21:33,380 --> 00:21:37,780
+ب just one file single file
+
+240
+00:21:47,150 --> 00:21:49,910
+تلاحظ الـ Signals هذول الـ Internal عمالة و الـ
+
+241
+00:21:49,910 --> 00:21:53,130
+Declaration في الـ Architecture في الـ Declarative
+
+242
+00:21:53,130 --> 00:22:00,130
+part مش هيك ولا جبل الـ Begin و جبل الـ Begin كان
+
+243
+00:22:00,130 --> 00:22:10,990
+ممكن
+
+244
+00:22:10,990 --> 00:22:15,160
+تحط الـ description الفات في تلاتة files تحط الها في
+
+245
+00:22:15,160 --> 00:22:20,520
+قدر one file و الاخر في file و الـ top most design
+
+246
+00:22:20,520 --> 00:22:24,560
+unit تبعتي اللي في القدر في أي درجة في third file
+
+247
+00:22:24,560 --> 00:22:31,080
+ممكن هيك بيكون أحسن تعمل compilation لكل واحد لحال
+
+248
+00:22:31,080 --> 00:22:34,280
+بيروح بيبقى الـ compilation بيحطوا لكيها في الـ ..
+
+249
+00:22:34,280 --> 00:22:37,480
+في الـ .. في الـ directory في الـ working directory
+
+250
+00:22:37,480 --> 00:22:41,900
+تشغل فيه و بتستخدمهم فده بتديلك الميزة إنك ممكن
+
+251
+00:22:41,900 --> 00:22:45,920
+تضيف كل شيء لـ library و بيسهلك الـ reuse و الـ
+
+252
+00:22:45,920 --> 00:22:49,340
+management بتاعتك ليش؟ آه يعني بدل ما يكون file
+
+253
+00:22:49,340 --> 00:22:53,540
+واحد فيه كل شيء حط كل شيء في file عشان لما تعمل
+
+254
+00:22:53,540 --> 00:22:57,140
+revision و update له و مراجعة و تحديث و تعديل
+
+255
+00:22:57,140 --> 00:23:02,320
+بيكون الـ code أقل مشكلة ولا بالتركيز بيكون أكثر و
+
+256
+00:23:02,320 --> 00:23:06,200
+الـ update و الـ revision بيكون أيش؟ بيكون أسهل
+
+257
+00:23:16,220 --> 00:23:23,100
+لذلك في الـ code التالي هيحط كل شيء في file تمام كل
+
+258
+00:23:23,100 --> 00:23:27,300
+شيء أيش أي شيء في file هنا
+
+259
+00:23:27,300 --> 00:23:31,800
+افترض إنه الـ الـ الـ entity تبعتي الـ half adder حتى
+
+260
+00:23:31,800 --> 00:23:36,460
+في one file تقريبا نفس الـ code مش هيختلف تمام و الـ
+
+261
+00:23:36,460 --> 00:23:41,120
+code تبع الـ or حتى في another file و compile ضال
+
+262
+00:23:41,120 --> 00:23:44,540
+عليه الـ code تبع مين الـ full adder الـ top most شوف
+
+263
+00:23:44,540 --> 00:23:50,380
+كيف بيكتبوه زي الـ code الأولاني باختلاف طفيف طلع
+
+264
+00:23:50,380 --> 00:23:54,760
+على الـ libraries اتلاحظ هنا هدول عادلين الأولادين
+
+265
+00:23:54,760 --> 00:23:59,420
+الـ context clause هدول لكن هنا أضاف context clause
+
+266
+00:23:59,420 --> 00:24:04,120
+لـ library جديدة اسمها work و افترض إن أنت الـ half
+
+267
+00:24:04,120 --> 00:24:10,060
+قعدة و الـ or أضافته لـ library سميتها أيش work
+
+268
+00:24:10,060 --> 00:24:15,350
+لذلك بدك use clause I use و أي اسم اللعبة و dot all
+
+269
+00:24:15,350 --> 00:24:17,410
+يعني كل الـ package اللي فيها كل الـ components في
+
+270
+00:24:17,410 --> 00:24:20,310
+الـ packages تمام لإن فيها صار اتنين الـ or gate مش
+
+271
+00:24:20,310 --> 00:24:23,590
+شركوية لأ و التالي الـ or gate لما تريت تستخدمها بتاع
+
+272
+00:24:23,590 --> 00:24:28,670
+الـ components هيكون شايفها لإن ما حطيتش الـ كلام
+
+273
+00:24:28,670 --> 00:24:32,030
+هذا لما تريت تعملها في other و or gate هيقولك أين
+
+274
+00:24:32,030 --> 00:24:36,570
+هدول مش هلاجيهم تمام لكن لما أكون في single file
+
+275
+00:24:36,570 --> 00:24:40,150
+مش محتاجي لكلام هذا مش محتاجي don't need this لو
+
+276
+00:24:40,150 --> 00:24:42,690
+رجعت للـ code اللي فيها تتلاحظ ماكنش فيهم الأتنين
+
+277
+00:24:42,690 --> 00:24:49,170
+هدول طر يحط هدول لإن صار كل شيء في separate file و
+
+278
+00:24:49,170 --> 00:24:56,050
+الـ bag is the same مفرجش مش هيك ولا أنا okay ماشي
+
+279
+00:24:56,050 --> 00:25:08,090
+فأسألك في الـ management الشكل هان كده
+
+280
+00:25:08,090 --> 00:25:22,190
+نزلتلكوا assignment تحلوه تسلموله للمؤيد المؤيد 
+
+281
+00:25:22,190 --> 00:25:29,090
+أجاكم شبض
+
+282
+00:25:29,090 --> 00:25:31,710
+الرحلة بتتكلم على signals and data types
+
+283
+00:25:38,370 --> 00:25:47,490
+طبعا أي signal لها some data type بيحدد
+
+284
+00:25:47,490 --> 00:25:51,410
+إيه ال values اللي ممكن تأخذها وإيه العمليات اللي
+
+285
+00:25:51,410 --> 00:25:54,010
+ممكن تتعامل على ال values هذه زي أي data type في
+
+286
+00:25:54,010 --> 00:25:59,830
+أي language لما تقول data type كأنك بتحدد set of
+
+287
+00:25:59,830 --> 00:26:03,510
+values وإيه أنواع العمليات اللي بتتعامل على ال
+
+288
+00:26:03,510 --> 00:26:07,680
+values هدول مش شكوا لأ طبعا أي signal لازم يكون
+
+289
+00:26:07,680 --> 00:26:16,700
+لديه declaration قبل أن تستخدمها في المكان
+
+290
+00:26:16,700 --> 00:26:21,200
+اللي بتعمله فيه ال declaration لل
+
+291
+00:26:21,200 --> 00:26:25,640
+signal بنوعه العالية بتحدد وين أنت ممكن تستخدمها في
+
+292
+00:26:25,640 --> 00:26:31,120
+ال text أمامك؟ زي ما هنشوف أو بيحدد بيقول ال scope
+
+293
+00:26:31,120 --> 00:26:36,560
+أو visibility تبعها يعني وين هي مرئية مشهورة وين
+
+294
+00:26:36,560 --> 00:26:40,760
+حدد إيش ال scope تبعها حسب أنت وين عملت لها ال
+
+295
+00:26:40,760 --> 00:26:44,340
+declaration وبالتالي
+
+296
+00:26:44,340 --> 00:26:49,500
+أنت ما تقدرش تستخدمها إلا في ال scope تبعها outside
+
+297
+00:26:49,500 --> 00:26:52,040
+scope بيديلك ال compilation أو بيقولك أنا مش شايف
+
+298
+00:26:52,040 --> 00:26:57,680
+مش عارف اللي هي ال signal هذه هنشوف برضه حاجة في
+
+299
+00:26:57,680 --> 00:27:02,200
+الشرطة اللي بيسموها constants ال constant عبارة عن
+
+300
+00:27:02,200 --> 00:27:09,290
+named object بتعمل له declaration وبتديله value لكن
+
+301
+00:27:09,290 --> 00:27:12,850
+once أديت له value لا تتغير قيمته وبيفيد يعني بيخلي
+
+302
+00:27:12,850 --> 00:27:23,890
+ال coding أسهل و manageable أكثر ال
+
+303
+00:27:23,890 --> 00:27:29,370
+signals بالتحديد هي ما هي إلا أحد أنواع ال objects عند
+
+304
+00:27:29,370 --> 00:27:33,830
+ما أقول object يعني something some item إله اسم
+
+305
+00:27:33,830 --> 00:27:51,950
+وليه type وليه إيش type يعني
+
+306
+00:27:51,950 --> 00:27:55,330
+في ال languages العادية زي الجابة مثلاً عندك ال
+
+307
+00:27:55,330 --> 00:27:59,310
+constants ال variables الفعال فيه شغلات كثير في ال
+
+308
+00:27:59,310 --> 00:28:05,130
+vhdl في عندك ال objects التالية عندك ال signals
+
+309
+00:28:05,130 --> 00:28:11,590
+هذه object في ال vhdl إلها value وممكن ال value
+
+310
+00:28:11,590 --> 00:28:15,970
+تتغير في ال future مش هيك ولا لا باستخدام ال
+
+311
+00:28:15,970 --> 00:28:18,850
+signal assignment statements وشوف نقمتل عليها
+
+312
+00:28:18,850 --> 00:28:22,510
+وحيني نتكلم عليها كثير برضه ال constant برضه
+
+313
+00:28:22,510 --> 00:28:26,680
+another type of object بس هذه بتديله value of
+
+314
+00:28:26,680 --> 00:28:30,300
+decoration وما بتغيرش ال value بتاعتها كده تبعته
+
+315
+00:28:30,300 --> 00:28:34,800
+later في برضه في ال vhdl دي ال variables ال
+
+316
+00:28:34,800 --> 00:28:38,980
+variable برضه بيكون له some current value ممكن
+
+317
+00:28:38,980 --> 00:28:44,800
+تغير فيه كمان location في ال memory تمام بتحيزه
+
+318
+00:28:44,800 --> 00:28:50,380
+زي ما هتشوف في ال processes وبتديله قيمة ولسفه
+
+319
+00:28:50,380 --> 00:28:53,640
+دمعة معينة وفي عليها كلام كثير يعني يعني ال
+
+320
+00:28:53,640 --> 00:28:58,900
+variables في ال VHDL في حين هنفصلها إن شاء الله في
+
+321
+00:28:58,900 --> 00:29:01,740
+file كمان ال file من ال objects من أنواع ال
+
+322
+00:29:01,740 --> 00:29:05,520
+objects اللي هي في ال VHDL ال file عبارة عن
+
+323
+00:29:05,520 --> 00:29:08,460
+sequence of values of specified type يعني sequence
+
+324
+00:29:08,460 --> 00:29:11,040
+of characters sequence of records sequence of
+
+325
+00:29:11,040 --> 00:29:14,840
+bytes sequence of كذا sequence of إيش of يعني of
+
+326
+00:29:14,840 --> 00:29:21,030
+of of values of specified type الملف الملف
+
+327
+00:29:21,030 --> 00:29:26,910
+بالنسبة لل signals و ال cononsense و ال variables
+
+328
+00:29:26,910 --> 00:29:34,270
+هم اثنساجر يعني لما بشوفهم اثنساجر بيقدر أحولهم من
+
+329
+00:29:34,270 --> 00:29:39,850
+إيش إلى hardware لكن
+
+330
+00:29:39,850 --> 00:29:45,990
+ال files are not أنا هأقول لو أنت عامل object ونوع
+
+331
+00:29:45,990 --> 00:29:49,810
+file كيف هيحوله لهذا الوضع؟ إيش هنعمل عشان يعمل لك
+
+332
+00:29:49,810 --> 00:29:53,310
+file؟ و بس هو بنحط لأغراض زي ال test or في ال test
+
+333
+00:29:53,310 --> 00:29:55,290
+message بتجرع منه some information تكتب له some
+
+334
+00:29:55,290 --> 00:29:59,390
+information لكده يعني، لشرارة زي كده، لكن مش مقصود
+
+335
+00:29:59,390 --> 00:30:03,590
+منه أنه في الآخ�� أنه تتراجع يحولك إلى إيش؟ الهدوء
+
+336
+00:30:03,590 --> 00:30:08,530
+إلى gates و شغلات، تمام؟ بينما ال signal زي ما
+
+337
+00:30:08,530 --> 00:30:11,990
+هنشوفه ال cononsense و ال variables can be changed
+
+338
+00:30:11,990 --> 00:30:18,130
+to hardware بيحصل لها thesis تخليق تتحول إلى
+
+339
+00:30:18,130 --> 00:30:20,330
+hardware
+
+340
+00:30:24,070 --> 00:30:30,090
+طبعاً أي object بال visual must be of some type وزي
+
+341
+00:30:30,090 --> 00:30:33,870
+ما قلنا ال object type يحدد ال values اللي ممكن
+
+342
+00:30:33,870 --> 00:30:38,490
+يأخذها ال object وإي عمليات اللي ممكن تعمل عليها
+
+343
+00:30:38,490 --> 00:30:45,430
+إيش ال types of ال objects ال
+
+344
+00:30:45,430 --> 00:30:50,790
+data type تبع ال objects في
+
+345
+00:30:50,790 --> 00:30:55,260
+ال scalar type يعني ال object في أي لحظة من اللحظات
+
+346
+00:30:55,260 --> 00:30:59,180
+اللي بياخد قيمة واحدة ما تنقسمش إلى أصغر منها يعني
+
+347
+00:30:59,180 --> 00:31:03,940
+تمام؟ وهذا ممكن يكون ال numerical يعني رقمية زي
+
+348
+00:31:03,940 --> 00:31:06,720
+ال integer أو ال bit أو ال standard logic أو شغلات
+
+349
+00:31:06,720 --> 00:31:16,660
+هذه أو enumerated يعني قيمة من enumeration type
+
+350
+00:31:18,070 --> 00:31:25,230
+عارفين ال واشن type إينا
+
+351
+00:31:25,230 --> 00:31:32,250
+ال واشن type هيتكلم عليه كمان أو في type الثاني
+
+352
+00:31:32,250 --> 00:31:37,450
+composite هذا مكون من مجموعة من ال elements كل
+
+353
+00:31:37,450 --> 00:31:42,730
+element له value فيه two types of ال composite
+
+354
+00:31:42,730 --> 00:31:45,870
+ال array
+
+355
+00:31:45,870 --> 00:31:50,680
+و ال record ال array عبارة عن مجموعة من ال elements
+
+356
+00:31:50,680 --> 00:31:52,460
+اللي هي كلها the same type
+
+357
+00:32:04,760 --> 00:32:07,780
+لكن ال elements في ال records ممكن تكون of
+
+358
+00:32:07,780 --> 00:32:11,860
+different types مش شرط تكون يعني different لكن
+
+359
+00:32:11,860 --> 00:32:15,980
+ممكن تكون ال element يقارن بمقاومة من كده item ال
+
+360
+00:32:15,980 --> 00:32:19,800
+field الأولاني مثلاً integer الثاني float الثالث
+
+361
+00:32:19,800 --> 00:32:29,660
+standard logic and so on في ال access type هذه
+
+362
+00:32:29,660 --> 00:32:32,820
+تشبه ال pointers و ال references في ال languages
+
+363
+00:32:34,780 --> 00:32:36,860
+الـ pointers في الـ C و ال references في ال ...
+
+364
+00:32:36,860 --> 00:32:41,240
+في الجافا يعني ممكن احنا في ال coding بتقول ال sim
+
+365
+00:32:41,240 --> 00:32:45,080
+مش هيمر علينا لكن in case you want this kind of
+
+366
+00:32:45,080 --> 00:32:48,760
+type بتقدر تستخدمه إذا بدك تعمل reference ل
+
+367
+00:32:48,760 --> 00:32:54,480
+integer ل float لكذا بتقدر تستخدم ال axis type
+
+368
+00:32:54,480 --> 00:33:00,200
+بيسموه axis type تمام في ال file type ال file
+
+369
+00:33:00,200 --> 00:33:04,390
+type هذا يعطيك اكسس لـ objects اللي فيها طبعاً
+
+370
+00:33:04,390 --> 00:33:08,610
+sequence of values objects على ال disk هتكون زي ما
+
+371
+00:33:08,610 --> 00:33:12,010
+قلنا ال
+
+372
+00:33:12,010 --> 00:33:14,630
+value تبعه لو ال object هو file type إيش بقى تبعته
+
+373
+00:33:14,630 --> 00:33:18,290
+هي ال sequence of values اللي حالياً فيه كل
+
+374
+00:33:18,290 --> 00:33:21,670
+sequence of values اللي في ال object file هي
+
+375
+00:33:21,670 --> 00:33:28,270
+القيمة بتكون تبعته في protected types احنا هنا مش
+
+376
+00:33:28,270 --> 00:33:33,490
+هنستخدمه لكن لما نتكلم على abotic systems هنشوف
+
+377
+00:33:33,490 --> 00:33:35,210
+يعني إيش ال protection ويعني إيش atomic ويعني إيش
+
+378
+00:33:35,210 --> 00:33:38,090
+exorcism احنا جئنا بدأنا بال concurrency قلنا المرة
+
+379
+00:33:38,090 --> 00:33:41,170
+اللي فاتت لكن على جال in our course اللي بيشتغل
+
+380
+00:33:41,170 --> 00:33:45,030
+هذا مش هيلزمنا ال protected type اللي هو ده على
+
+381
+00:33:45,030 --> 00:33:49,750
+جال في ال designs اللي هنشوف بتفيد هذه في ال .. في
+
+382
+00:33:49,750 --> 00:33:54,390
+ال concurrency تمام واللي هتكلم عليها كثير في ال
+
+383
+00:33:54,390 --> 00:33:56,210
+abotic إيش systems
+
+384
+00:34:01,000 --> 00:34:04,160
+من ال types اللي فاتوا فقط مين اللي ممكن تعملوا
+
+385
+00:34:04,160 --> 00:34:11,040
+synthesis فق�� اللي هو ال scalar و ال composite ال
+
+386
+00:34:11,040 --> 00:34:18,960
+scalar و ال composite تمام بينما ال types الأخرى
+
+387
+00:34:18,960 --> 00:34:23,340
+are not synthesizable أقول file type فعلي يعني
+
+388
+00:34:23,340 --> 00:34:25,220
+بتعملوا algorithm ما بتحولش
+
+389
+00:34:27,860 --> 00:34:33,760
+access type نقول access type
+
+390
+00:34:33,760 --> 00:34:39,680
+reference يعني عنوان إيش عنوان إيش reference أو
+
+391
+00:34:39,680 --> 00:34:43,340
+يعني عنوان إيش عنوان إيش فهم فقط اللي بيعملهم
+
+392
+00:34:43,340 --> 00:34:49,540
+متسازمين اللي هو ال scalar and ال composite and ال
+
+393
+00:34:49,540 --> 00:34:56,420
+composite strong typing نقول
+
+394
+00:34:56,420 --> 00:34:57,600
+على ال VHDL
+
+395
+00:35:00,360 --> 00:35:03,880
+اللي بقلك احنا في المساق هذا احنا أو في أي مجال
+
+396
+00:35:03,880 --> 00:35:08,980
+... we are not just اللي هي writing code بقلك اه
+
+397
+00:35:08,980 --> 00:35:11,040
+احنا المضروع ال code مش الجاضية ال code لك بقى
+
+398
+00:35:11,040 --> 00:35:14,580
+تفهم أنت لو هتظهر ال semantics تبع الكلام هذا كله
+
+399
+00:35:14,580 --> 00:35:17,880
+شايفه ولا إيه؟ نعم لإن الكلام ... بركز كثير على
+
+400
+00:35:17,880 --> 00:35:22,420
+الكلام هذا لإنك once فهمته وصار في راسك كده هذا
+
+401
+00:35:22,420 --> 00:35:25,740
+بال coding ولا إيش بعد كده لما تفهم الحاجات
+
+402
+00:35:25,740 --> 00:35:31,740
+الدقيقة تمام؟ okay يعني ممكن ال usual مثلاً البعض
+
+403
+00:35:31,740 --> 00:35:34,520
+على طول بيخش بيفط الحاجات هذه بيخش على طول في ال
+
+404
+00:35:34,520 --> 00:35:37,240
+coding و الشيء هذه غير ما طالب يكون يفهم ال
+
+405
+00:35:37,240 --> 00:35:40,700
+semantics تبع الدقائق هذه الشيء الصغير يعني لأن من
+
+406
+00:35:40,700 --> 00:35:44,380
+غيرها أنت ما بصيرش engineer أصلاً من غير ما تصبح
+
+407
+00:35:44,380 --> 00:35:49,180
+انجنير بغير ما تعرف التفاصيل يعني ال visual aid
+
+408
+00:35:49,180 --> 00:35:54,320
+بيقول عليها strongly typed يعني بتدقق كثير على ال
+
+409
+00:35:54,320 --> 00:35:59,940
+data types لو استخدمت expression إذا استخدمت فيه
+
+410
+00:35:59,940 --> 00:36:07,860
+الـ different الـ data types إذا
+
+411
+00:36:07,860 --> 00:36:14,140
+كنت في الـ expression استخدمت different data types
+
+412
+00:36:14,140 --> 00:36:19,260
+أو أثناء ال simulation ووجدت أنك for some data type
+
+413
+00:36:19,260 --> 00:36:22,000
+استخدمت قيمة مش في ال range برا ال range بتديلك
+
+414
+00:36:22,000 --> 00:36:26,800
+error message إذا قدر يكتشفه في ال compilation ال
+
+415
+00:36:26,800 --> 00:36:30,920
+compiler بيديلك error لكن إذا عدى عليه في ال
+
+416
+00:36:30,920 --> 00:36:33,200
+compiler يعني في ال compiler مش مبين أثناء ال
+
+417
+00:36:33,200 --> 00:36:36,360
+simulation ال out of range بتظهر في العادة أثناء
+
+418
+00:36:36,360 --> 00:36:39,680
+ال simulation يعني القيم بتضايق من الحساب و you
+
+419
+00:36:39,680 --> 00:36:45,280
+assign it to some مثلاً اللي هو signal أو كده
+
+420
+00:36:45,280 --> 00:36:47,640
+وتبالغ أنه ال signal اللي أنت عارفها ال range
+
+421
+00:36:47,640 --> 00:36:52,280
+تبعها من واحد لعشر طلعت القيم عشرين في الحالة دي
+
+422
+00:36:52,280 --> 00:36:57,440
+كانت بتكتب فقط الـ AS at runtime أثناء السيموليشيا
+
+423
+00:36:57,440 --> 00:37:05,800
+ماشي الحال، والتالي بيبقى أن هو single type لو أنت
+
+424
+00:37:05,800 --> 00:37:09,620
+في عندك ال integer، ال integer value zero، وال real
+
+425
+00:37:09,620 --> 00:37:13,640
+number zero point zero، وال bit value zero، هدول
+
+426
+00:37:13,640 --> 00:37:18,440
+مختلفين، ما هو 
+
+427
+00:37:18,440 --> 00:37:23,930
+نفس ال type، هذه integer وهذه float وهذه bit وهذه
+
+428
+00:37:23,930 --> 00:37:27,430
+ما همش 
+
+429
+00:37:27,430 --> 00:37:33,170
+مختلفين different values، هذا بيسهل على ال compiler
+
+430
+00:37:33,170 --> 00:37:42,250
+أنّه يطلع errors، طبعا 
+
+431
+00:37:42,250 --> 00:37:47,250
+أي object عشان تستخدمه بدك في الأول تعمله 
+
+432
+00:37:47,250 --> 00:37:47,610
+declaration
+
+433
+00:37:50,410 --> 00:37:56,510
+الـ declaration بتحط فيه اسم ال object و data type
+
+434
+00:37:56,510 --> 00:38:01,530
+تبعه ال type، وال initial value إذا بدك 
+
+435
+00:38:18,020 --> 00:38:20,920
+هذا chapter هيخصصه لل signals and constants
+
+436
+00:38:20,920 --> 00:38:28,180
+objects of scalar and composite types، يعني بيقول لك 
+
+437
+00:38:28,180 --> 00:38:34,940
+ال constants وال signals مش ممكن تكون of axis 
+
+438
+00:38:34,940 --> 00:38:39,020
+type، نفكر بالنسبة لل constant بيقول لك ال constant
+
+439
+00:38:39,020 --> 00:38:44,640
+ال constant عبارة عن constant  أشفيت  ده  عشان يسهل 
+
+440
+00:38:44,640 --> 00:38:47,780
+عملية ال coding اللي في ال compilation، ايش بيسوي ال 
+
+441
+00:38:47,780 --> 00:38:53,260
+compiler في ال constant؟ أيوة، مطرح ما بيلاقي بيشيله و
+
+442
+00:38:53,260 --> 00:38:57,260
+بيحط قيمته بتوع ال compiled مظبوط، يعني إذا أنتَ
+
+443
+00:38:57,260 --> 00:39:01,040
+عملت أي object constant بيحجز اسمه في الـ memory
+
+444
+00:39:01,040 --> 00:39:05,880
+وبيديها اسم ال constant لأ، مظبوط؟ ولا عشان هيك
+
+445
+00:39:05,880 --> 00:39:10,400
+ما بدك تعمل له reference؟ ما هو لأ، بعد كده هيكون hard
+
+446
+00:39:10,400 --> 00:39:12,580
+coded في ال instructions، أنتم فاكرين لما درستوا اسم
+
+447
+00:39:12,580 --> 00:39:15,360
+ال language مش بيكون ال instruction مكون من كذا 
+
+448
+00:39:15,360 --> 00:39:20,100
+field اللي هو ب code، وإذا في address part او two
+
+449
+00:39:20,100 --> 00:39:22,940
+address parts وكذا، وشغلات، وقصص، بيكون ال 
+
+450
+00:39:22,940 --> 00:39:25,560
+instruction، بعد كده جزء من ال instruction نفسه
+
+451
+00:39:25,560 --> 00:39:28,720
+بظبط ولا، وال instruction ماخذ مثلا one word او
+
+452
+00:39:28,720 --> 00:39:32,520
+two words او كده، لكن ما بيحجزش memory question 
+
+453
+00:39:32,520 --> 00:39:35,600
+محدد في ال memory في ال RAM بيديله اسم تبع
+
+454
+00:39:35,600 --> 00:39:38,820
+ال concept اللي عنده، كل ما يفعله أثناء الـ
+
+455
+00:39:38,820 --> 00:39:43,220
+compilation أنّه يزيل كل ما كان ظهر في ال constant
+
+456
+00:39:43,220 --> 00:39:48,500
+اسمه ويضع فيه قيمته، لذلك لا يمكنك أن تكون أنّه
+
+457
+00:39:48,500 --> 00:39:56,440
+access type، يعني reference، نبدأ
+
+458
+00:39:56,440 --> 00:40:02,640
+بال signal objects، كنا
+
+459
+00:40:02,640 --> 00:40:05,880
+قلنا أن ال parts في design entity عبارة عن
+
+460
+00:40:05,880 --> 00:40:06,900
+signals
+
+461
+00:40:09,850 --> 00:40:13,550
+والتحديد external signals، لأن هم يعتبروا الـ 
+
+462
+00:40:13,550 --> 00:40:18,390
+external view تبع ال unit، مش هيك، لكن احنا بساطة
+
+463
+00:40:18,390 --> 00:40:24,010
+هنقولهم ايش اللي هي pods، لكن
+
+464
+00:40:24,010 --> 00:40:28,470
+إذا في signals داخلية زي ال signals اللي بنحطها في
+
+465
+00:40:28,470 --> 00:40:32,310
+decorative part تبع ال architecture، هدول local أو
+
+466
+00:40:32,310 --> 00:40:37,270
+internal، ايه، signals are not seen from outside ال 
+
+467
+00:40:37,270 --> 00:40:43,980
+design entity، لأنهم ليسوا انترنت، لأنهم ليسوا انترنت
+
+468
+00:40:43,980 --> 00:40:50,460
+كل
+
+469
+00:40:50,460 --> 00:40:55,680
+signal أنتَ بتعملها declaration فيه، لها scope أو
+
+470
+00:40:55,680 --> 00:41:01,340
+name space، اللي هو ايش ال scope أو ال area أو 
+
+471
+00:41:01,340 --> 00:41:05,100
+المنطقة اللي ممكن تعمل فيها referencing لل signal
+
+472
+00:41:05,100 --> 00:41:10,500
+تستخدمها فيها يعني، ونقول أن ال signal is visible
+
+473
+00:41:10,500 --> 00:41:15,560
+يعني هي مشيوفة في ال .. في ال .. في ال scope اللي 
+
+474
+00:41:15,560 --> 00:41:18,320
+هو تبعها، زي ال programming language اللي هي 
+
+475
+00:41:18,320 --> 00:41:22,100
+العادية، outside the scope it is unknown، يعني اللي 
+
+476
+00:41:22,100 --> 00:41:25,820
+حاولت تعملها access أو outside ال scope بيديله 
+
+477
+00:41:25,820 --> 00:41:28,840
+compilation error، it is at compilation time طبعا 
+
+478
+00:41:28,840 --> 00:41:31,280
+مش محتاج يستنى غاية yes اللي هو simulation
+
+479
+00:41:34,580 --> 00:41:42,140
+الـ scope بتحكم في وين أنتَ بتعملها declaration الـ 
+
+480
+00:41:42,140 --> 00:41:46,240
+signal can be declared بأماكن عديدة، ممكن تعملها 
+
+481
+00:41:46,240 --> 00:41:53,720
+declaration بال creative part تبع ال entity، زي ال
+
+482
+00:41:53,720 --> 00:41:58,040
+ports، ممكن بال creative part تبع ال architecture
+
+483
+00:41:58,040 --> 00:42:02,200
+تمام؟
+
+484
+00:42:02,680 --> 00:42:09,680
+ممكن في package declaration، package declaration
+
+485
+00:42:09,680 --> 00:42:14,860
+بالنسبة لي
+
+486
+00:42:14,860 --> 00:42:22,180
+ال parts اللي بتحطهم في ال declaration أنت شايفهم 
+
+487
+00:42:22,180 --> 00:42:27,820
+مين في 
+
+488
+00:42:27,820 --> 00:42:31,620
+نفس ال entity اللي عامل لهم declaration
+
+489
+00:42:33,270 --> 00:42:39,810
+وفي أي architecture associated مع ال entity هذه، مش 
+
+490
+00:42:39,810 --> 00:42:43,030
+كده، لما تتعرفي في architecture بتقول of وبعدها 
+
+491
+00:42:43,030 --> 00:42:46,990
+اسم ال entity، تمام، once ده كانت اسم ال entity ال 
+
+492
+00:42:46,990 --> 00:42:50,790
+parts اللي معرفين في ال entity هذه اللي أنت سميتها
+
+493
+00:42:50,790 --> 00:42:54,550
+بيكون ال body بتاع ال architecture جزء من ال score
+
+494
+00:42:54,550 --> 00:43:01,800
+تبعها، تمام؟ ولا معناته ال parts are visible في ال
+
+495
+00:43:01,800 --> 00:43:06,500
+entity اللي اتعرفت فيهم، وأي architecture استخدمته
+
+496
+00:43:06,500 --> 00:43:09,880
+تمام
+
+497
+00:43:09,880 --> 00:43:17,400
+كنا
+
+498
+00:43:17,400 --> 00:43:20,280
+شوفنا في ال indirect اللي هي component in 
+
+499
+00:43:20,280 --> 00:43:23,480
+association، أنّه ممكن أنّه أنّه بنعمل declaration 
+
+500
+00:43:23,480 --> 00:43:26,100
+لكمبوننت في ال decorative part تبع architecture
+
+501
+00:43:26,100 --> 00:43:31,940
+فاكرين المقال الفاتر، صح، جبل begin في الحالة هذه كل
+
+502
+00:43:31,940 --> 00:43:36,500
+ال pores تبعت ال components are visible وين في ال 
+
+503
+00:43:36,500 --> 00:43:40,000
+architecture نفسه اللي أنت عملت فيه declaration
+
+504
+00:43:40,000 --> 00:43:46,440
+لل components، لكن
+
+505
+00:43:46,440 --> 00:43:51,380
+لو 
+
+506
+00:43:51,380 --> 00:43:55,960
+في signal أنت عاملها declaration في ال decorative
+
+507
+00:43:55,960 --> 00:43:58,620
+part تبع ال architecture، هذا بتكون وين فقط مشيوفة
+
+508
+00:43:59,870 --> 00:44:22,630
+بس داخل ال architecture نفسها، طبعتها هذا 
+
+509
+00:44:22,630 --> 00:44:25,950
+message جديد علينا تبع ال pass مش هن carryه
+
+510
+00:44:46,010 --> 00:44:51,130
+هنشوف ال example هذا برضه ولا تضرّش، هنشوف اللي هو
+
+511
+00:44:51,130 --> 00:44:56,430
+بدي
+
+512
+00:44:56,430 --> 00:45:02,850
+أعمل comparator بيقارن between ال X وال Y just 
+
+513
+00:45:02,850 --> 00:45:08,670
+two single bits، if they are equal، بيديك واحد، إذا 
+
+514
+00:45:08,670 --> 00:45:13,940
+واش بيديك ايه؟ Zero، هذي truth table، إذا الـ main
+
+515
+00:45:13,940 --> 00:45:18,700
+terms تبعونا هذا وهذا، x' y' وxy، مش هيك، two من
+
+516
+00:45:18,700 --> 00:45:25,640
+terms، فلو أجى يعمل ال entity declaration بده parse
+
+517
+00:45:25,640 --> 00:45:31,380
+ال x وال a في ال y in، قلنا ال in هذه optional لو
+
+518
+00:45:31,380 --> 00:45:34,760
+مكتوبنهاش يعترفوا يقولوا in، لكن it is preferred أنك
+
+519
+00:45:34,760 --> 00:45:41,040
+تكتب ال mode بشكل صريح، standard logic، بعد الـ Equal 
+
+520
+00:45:41,040 --> 00:45:52,540
+Output هذا، Out Standard Logic الـ
+
+521
+00:45:52,540 --> 00:45:56,140
+Architecture، تلاحظ هالجهة ال Post، هدول X و Y
+
+522
+00:45:56,630 --> 00:45:58,910
+declared في ال entity، معناته ال architecture هذه 
+
+523
+00:45:58,910 --> 00:46:02,850
+استخدمت data flow نفس استخدام ال compare entity
+
+524
+00:46:02,850 --> 00:46:08,450
+معناته ال x وال y وال out كمان are seen here، مش 
+
+525
+00:46:08,450 --> 00:46:10,990
+هيكوا ال and وال equal are seen here مش هيكوا ايه
+
+526
+00:46:10,990 --> 00:46:16,790
+لأ، ده اللي جدر يكتب equal، لو ال equal poor في ال 
+
+527
+00:46:16,790 --> 00:46:18,770
+entity هذه، وال entity هذه مستخدمها ال compare
+
+528
+00:46:18,770 --> 00:46:24,730
+equals not x، what is x، وين ال x ال declared في ال 
+
+529
+00:46:24,730 --> 00:46:28,060
+entity هذه؟ طب أنت هذي اللي هي ال compiler مش هيكوية 
+
+530
+00:46:28,060 --> 00:46:31,380
+لأ، اللي هي نفسها ده، معناته يعني مستخدمها في ال 
+
+531
+00:46:31,380 --> 00:46:34,620
+scope تبعها، وتالي ال compiler مش حيشكي، مش هيكوية
+
+532
+00:46:34,620 --> 00:46:39,580
+لأ، نفس الشيء، المسلمين لل y هنا وال x وال y هنا 
+
+533
+00:46:39,580 --> 00:46:44,620
+كان 
+
+534
+00:46:44,620 --> 00:46:49,000
+ممكن بد�� ما تحط كذا object وبعدين ال mode وال
+
+535
+00:46:49,000 --> 00:46:57,420
+type تبعهم، تصلهم بأكثر من سطر، هذه الناحية تنظيمية 
+
+536
+00:46:57,420 --> 00:47:01,980
+يعني مش أكثر، تمام؟ ممكن أقول ال XN standard logic
+
+537
+00:47:01,980 --> 00:47:05,680
+سيمي كولون، ال YN standard logic وكده، يعني ممكن 
+
+538
+00:47:05,680 --> 00:47:10,460
+بتفيد لما ال names تستخدموا تكون طويلة، اسمها ال
+
+539
+00:47:10,460 --> 00:47:13,260
+objects، تكون ال description تبقى أكثر وفيها
+
+540
+00:47:13,260 --> 00:47:19,210
+..يلها طول معين، أوضح و more readable أنك تحط كل
+
+541
+00:47:19,210 --> 00:47:24,370
+item، كل object في one line، لكن لو أسيته بنفس الأدا
+
+542
+00:47:24,370 --> 00:47:30,230
+there is no problem، يعني بينفع هنا حتى عشان for 
+
+543
+00:47:30,230 --> 00:47:33,770
+your information، بينفع أقوله ال S بعد ال S أحط 
+
+544
+00:47:33,770 --> 00:47:36,070
+space وأكتب ال part وكده كده سطر واحد خلي كله 
+
+545
+00:47:36,070 --> 00:47:38,570
+براقرة واحدة، ولا أكتب شر في الآخر، أكتبها هنا ولازم 
+
+546
+00:47:38,570 --> 00:47:41,050
+وبعدين بينفع بس العياب بقى تسيب فقط اللي هي 
+
+547
+00:47:41,050 --> 00:47:45,670
+ash ال derivative اللي هو ash white space white
+
+548
+00:47:45,670 --> 00:47:54,270
+space، ايش ال white space؟ بس السبب اللي
+
+549
+00:47:54,270 --> 00:47:56,810
+..البدأ اصلا بيشوف حاجة white space، ايوة لبعض.. 
+
+550
+00:47:56,810 --> 00:48:00,830
+ايش in terms of characters ال white space؟ ال
+
+551
+00:48:00,830 --> 00:48:03,370
+white space أما أنّه ال space بعض ال space العادي
+
+552
+00:48:03,370 --> 00:48:09,570
+أو اللي هو التاب أو ال return، ال return new line
+
+553
+00:48:09,570 --> 00:48:14,290
+أو new line هذه كلها تفترض white ايش؟ white spaces
+
+554
+00:48:15,160 --> 00:48:23,420
+white ash spaces، هذا
+
+555
+00:48:23,420 --> 00:48:27,360
+يمكن لو أنت بتحط comment هنا، مرات بديلك وصفة مش 
+
+556
+00:48:27,360 --> 00:48:35,540
+هيك، ولا يكون مفيد، يعني اتلاحظ 
+
+557
+00:48:35,540 --> 00:48:41,200
+بالنسبة لل ports، كنا بنشي الكلمة signal لأنّه اصلا 
+
+558
+00:48:41,200 --> 00:48:44,310
+هي في ال definition ال formalit is optional
+
+559
+00:48:44,310 --> 00:48:47,870
+between the square brackets، ولأنّه احنا معروف
+
+560
+00:48:47,870 --> 00:48:51,130
+بالنسبة لي أن ال post ده دايما كلها عارفه عارفه ال 
+
+561
+00:48:51,130 --> 00:48:54,630
+signals و بتاعتها ليه ما بلزمش إنك تحطها لأن كلهم
+
+562
+00:48:54,630 --> 00:48:57,710
+عارفين الـ signals و احنا عادي عارفينها
+
+563
+00:49:21,970 --> 00:49:24,530
+و مرة ثانية بنقول إن الـ signal كان بي decode في
+
+564
+00:49:24,530 --> 00:49:27,730
+نفس الـ architecture مش هي هو لأ بي decode في part
+
+565
+00:49:27,730 --> 00:49:30,290
+تبعي اللي هو الـ architecture syntax تبعها خلينا
+
+566
+00:49:30,290 --> 00:49:36,550
+نشوف syntax تبعها تكتب
+
+567
+00:49:36,550 --> 00:49:43,250
+signal و fire list يعني كده signal ورا بعض بينهم 
+
+568
+00:49:43,250 --> 00:49:46,490
+كمية بين كل واحد و التاني بعدين الـ type subtype
+
+569
+00:49:46,490 --> 00:49:51,420
+indication وممكن تدى initial value ب static
+
+570
+00:49:51,420 --> 00:49:59,420
+suppression تمام؟
+
+571
+00:49:59,420 --> 00:50:08,400
+بس
+
+572
+00:50:08,400 --> 00:50:12,620
+كلمة signal في الحالة عادي is mandatory يعني إجبارية
+
+573
+00:50:12,620 --> 00:50:16,780
+لازم تحطها مش هيك وقتها ماهياش optional و اتلاحظ
+
+574
+00:50:16,780 --> 00:50:24,050
+ما بنحددش mode لأنه ماهياش هيألهاش port هذه الـ
+
+575
+00:50:24,050 --> 00:50:28,090
+internal مايألهاش signal تلعب في الـ syntax اللي
+
+576
+00:50:28,090 --> 00:50:31,550
+تحتها قبل شوية ما فيش port لا in ولا out ولا إيش
+
+577
+00:50:31,550 --> 00:50:41,070
+تمام التالي مالهاش mode وإذا
+
+578
+00:50:41,070 --> 00:50:44,770
+بدك تدى لها signal initial value و بتستخدم symbolها
+
+579
+00:50:44,770 --> 00:50:50,310
+ده كله وراه يساوي بنوا في الـ assignment لل signal
+
+580
+00:50:52,670 --> 00:51:00,390
+اللي هي علامة الـ .. أي نعم اللي هي الـ symbol هذا
+
+581
+00:51:00,390 --> 00:51:09,050
+less than و less than less than و الـ equal و
+
+582
+00:51:09,050 --> 00:51:11,970
+كنا بيقولوا لنا من زمان إن الـ initial values لو أنت
+
+583
+00:51:11,970 --> 00:51:15,310
+قديت signal الـ initial value هذا فقط is used أثناء
+
+584
+00:51:15,310 --> 00:51:21,720
+الـ إيش الـ simulation الـ things are are ignored مش 
+
+585
+00:51:21,720 --> 00:51:28,920
+عاوزة إذا كانت مطابقة مع هذا الستاندورت، فهو يغير
+
+586
+00:51:28,920 --> 00:51:34,020
+قيمة الواقعية وهناك
+
+587
+00:51:34,020 --> 00:51:38,840
+سبب لذلك لأنك عندما تقوم بتعمل synthesis لماذا تقوم
+
+588
+00:51:38,840 --> 00:51:43,880
+بتعملها أُقنع؟ تقوم بتعمل synthesis لأنه
+
+589
+00:51:43,880 --> 00:51:49,740
+عندما تقوم بـ synthesis بيحول هذا الكلام لـ Logic
+
+590
+00:51:51,060 --> 00:51:53,900
+لما تريدي تشغلي الـ logic إيش ضمانه إلا أول ما يشتغل
+
+591
+00:51:53,900 --> 00:51:58,140
+هيكون الـ signal اللي تمدّيها إنشاء الـ value هيكون الـ
+
+592
+00:51:58,140 --> 00:52:03,240
+value اللي أنت حددتها بالـ file لذلك
+
+593
+00:52:03,240 --> 00:52:07,740
+they are not here لازمهم لأن بعد كده الـ input
+
+594
+00:52:07,740 --> 00:52:10,980
+بيبين إن هو input اللي هيعمله الـ drive هي الـ input
+
+595
+00:52:10,980 --> 00:52:14,700
+اللي هيخش له شوف الـ input جاي من الـ stage قبله أو
+
+596
+00:52:14,700 --> 00:52:17,420
+أنت هتوصل له مع أي input جاي من الـ sensor جاي من كذا
+
+597
+00:52:17,420 --> 00:52:22,790
+جاي من الـ keyboard لو كان عندك component و أنا فيه
+
+598
+00:52:22,790 --> 00:52:26,170
+مثلا part عملته و كان يدخل value بيجي الـ
+
+599
+00:52:26,170 --> 00:52:29,570
+synthesizer مفتوض مثلا إن أنا مهمل و مش شابه مع
+
+600
+00:52:29,570 --> 00:52:32,270
+حاجة، يروح يشوف على قيمة default  كبارك، إذا كان
+
+601
+00:52:32,270 --> 00:52:38,270
+صفر أو واحد، ماهو مفيدة في هذه الحالة؟ الـ .. الـ ..
+
+602
+00:52:38,270 --> 00:52:44,710
+الـ .. إيش اللي بي .. اللي بيصير؟ لو
+
+603
+00:52:44,710 --> 00:52:52,770
+أنت الـ .. في input و طب ماشي يعني هو initial value
+
+604
+00:52:52,770 --> 00:52:55,410
+هيكون بواحد بعد كده هيصير بكم؟ هيظل زي ما هو؟ هيظل
+
+605
+00:52:55,410 --> 00:52:58,090
+زي ما هو أنا مهملة لأ أعمل لكم بورأ  أنتوا باستخدام
+
+606
+00:52:58,090 --> 00:53:04,590
+الـ structure الـ picture و أعمل لكم مهملة هذا الـ
+
+607
+00:53:04,590 --> 00:53:08,430
+input يعني تعتمد على default value بتاعك تمام بس
+
+608
+00:53:08,430 --> 00:53:12,450
+هذا هيفيد أسفل الـ synthesis تمام؟ هيخلي لكِ بواحد
+
+609
+00:53:12,450 --> 00:53:15,610
+القيم اللي هتخليها لكِ خلال اللي هو الشهر لما
+
+610
+00:53:15,610 --> 00:53:18,920
+تتشابكوا في الآخر بتتشابكوا بالواحد من دا كِانت
+
+611
+00:53:18,920 --> 00:53:25,320
+كهردوية .. أيوة اه في الآخر .. اه في الآخر لما
+
+612
+00:53:25,320 --> 00:53:28,760
+بتبتدئي تتشابكوا بتتشابكوا بالقيمة اللي .. بس حتى هي
+
+613
+00:53:28,760 --> 00:53:32,480
+.. يعني أنت الـ .. إذا أنت كمهندسة مش تخدّميها اللي هو
+
+614
+00:53:32,480 --> 00:53:40,120
+جاهزة، إيش اللي بيصير؟ يعني يمكن في
+
+615
+00:53:40,120 --> 00:53:43,600
+الكتاب هذا مش متصور إنّه عملها في .. كان في الـ
+
+616
+00:53:43,600 --> 00:53:48,210
+references ثانية لو أنت في شيء ما ديله initial value
+
+617
+00:53:48,210 --> 00:53:51,050
+و الـ value ما تتغيرش باللي هو بالمرة في الـ design
+
+618
+00:53:51,050 --> 00:53:53,870
+ساعتها بيشيله بيعمل reduction لل hardware و بيشيل
+
+619
+00:53:53,870 --> 00:53:59,670
+الـ input أصلاً واخذ بالك إيش لزومه أصلاً أما لو أنت
+
+620
+00:53:59,670 --> 00:54:04,870
+في system و هذا دائمًا طول حياته بواحد الـ input إذا
+
+621
+00:54:04,870 --> 00:54:06,790
+بيقدر يشيل الـ input هذا و يعمل design على إنه يعيش
+
+622
+00:54:06,790 --> 00:54:11,110
+علينا هو ده مش موجود أصلاً هذا في الـ automation في
+
+623
+00:54:11,110 --> 00:54:14,440
+الـ senses واخذ بالك It doesn't change ليش يظلوا 
+
+624
+00:54:14,440 --> 00:54:18,000
+أصلًا واحدين؟ ينشعلوا أصلاً و يعملوا شيء إن هو هذي
+
+625
+00:54:18,000 --> 00:54:24,180
+بس موجود، تمام ولا؟ اه و فعلاً الـ professor بتعمل
+
+626
+00:54:24,180 --> 00:54:29,080
+هيك يعني، بقلك؟ في مراحل من optimization إذا في 
+
+627
+00:54:29,080 --> 00:54:34,180
+إيش fixed بيشيله، تمام؟ و بيعمل hardware على إنه
+
+628
+00:54:34,180 --> 00:54:36,840
+كامل أو إنّه موجود و كان بواحد، بس بيشيلوا يعني في
+
+629
+00:54:36,840 --> 00:54:39,420
+الـ .. مضطرش في الـ hardware، تمام؟
+
+630
+00:54:42,140 --> 00:54:45,060
+لكن لو أنت في عندك component فعلاً خلاص هي هيك و
+
+631
+00:54:45,060 --> 00:54:48,100
+قولها أنت و استخدمه و تعمل حسابك عشان يشتغل بجهة
+
+632
+00:54:48,100 --> 00:54:51,280
+الشغل لازم يكون بواحد لما تشتغل .. لما تحط الـ
+
+633
+00:54:51,280 --> 00:55:07,460
+hardware بتخلي .. بتعمل الـ driving بواحد جاريك
+
+634
+00:55:07,460 --> 00:55:12,260
+إذا أنت بتكتب description و بدك يا تكون compliant مع
+
+635
+00:55:12,260 --> 00:55:15,220
+الـ standard هذا يعني متوافق معه متوافق معه
+
+636
+00:55:15,220 --> 00:55:19,100
+ما تحطش initial values للـ signals أو حتى الـ
+
+637
+00:55:19,100 --> 00:55:21,880
+variables الـ variables زي ما هتشوف بعد كده تبقى 
+
+638
+00:55:21,880 --> 00:55:32,740
+قطيها برضه initial values طب
+
+639
+00:55:32,740 --> 00:55:37,540
+لو أنت مش حاطط initial value تمام
+
+640
+00:55:46,670 --> 00:55:51,850
+عشان تعمل simulation لازم يبدأ من قيم معينة و الـ
+
+641
+00:55:51,850 --> 00:55:56,870
+simulation بيبدأ للـ inputs قيم معينة وبعد الـ time
+
+642
+00:55:56,870 --> 00:56:01,270
+بيشوف الـ outputs و بيمشي و بيكمل الـ simulation فإيش
+
+643
+00:56:01,270 --> 00:56:05,560
+بيساوي في الحالة دي؟ لأغراض اللي هو الـ simulation
+
+644
+00:56:05,560 --> 00:56:09,620
+و روح simulator من عنده و بيحط الـ initial value الـ
+
+645
+00:56:09,620 --> 00:56:11,720
+initial value بتكون هذه عبارة عن إيش؟ عبارة عن
+
+646
+00:56:11,720 --> 00:56:16,120
+بتساوي leftmost value في الـ range تبع الـ type و الـ
+
+647
+00:56:16,120 --> 00:56:21,880
+signal يعني مثلاً الـ natural data type بيبدأ من كام
+
+648
+00:56:21,880 --> 00:56:27,440
+natural؟ من zero و واحد اثنين ثلاثة أربعة صح؟ بتقول
+
+649
+00:56:27,440 --> 00:56:29,500
+leftmost في الـ .. الـ value ناحية الشمال خالص هي
+
+650
+00:56:29,500 --> 00:56:34,800
+قيمتها بكم؟ بـ zero طبعاً فلو أنت في index signal و
+
+651
+00:56:34,800 --> 00:56:37,820
+الـ data تبعها is natural و أنت مش هديها initial
+
+652
+00:56:37,820 --> 00:56:41,000
+value ساعات سبنتك لما يجي يبدأ أنت من أول قيمة
+
+653
+00:56:41,000 --> 00:56:44,760
+يخليها بكم؟ Zero لأن الـ left most value of this
+
+654
+00:56:44,760 --> 00:56:51,500
+data type is Zero و كذا أي data type يكون اللي هو 
+
+655
+00:56:51,500 --> 00:56:56,860
+range اللي هو left most و اللي هو right most فديها
+
+656
+00:56:56,860 --> 00:57:23,780
+left most value تمام؟ أوكي ماشي الـ
+
+657
+00:57:23,780 --> 00:57:28,410
+comparator اللي شفنا كان فيه فعلاً single status و
+
+658
+00:57:28,410 --> 00:57:30,590
+مستخدم data flow style بس مش واضح إن الـ data flow
+
+659
+00:57:30,590 --> 00:57:33,630
+بيوضح لما يكون لك كذا ياش كذا statement مش هيك و
+
+660
+00:57:33,630 --> 00:57:37,830
+الآن لكن احنا يعني لحتى الآن طالما ما استخدمتش
+
+661
+00:57:37,830 --> 00:57:47,050
+behavioral لا process ولا structure و 
+
+662
+00:57:47,050 --> 00:57:52,410
+صفت حتى لو على single assignment statement بيقولوا
+
+663
+00:57:52,410 --> 00:57:57,250
+بيقولوا عليه data ياش data flow لكن عشان كلمة flow
+
+664
+00:57:57,250 --> 00:58:00,570
+نفسها تبقى نحي أكثر، لازم تكون أكثر من إيش؟ من الـ
+
+665
+00:58:00,570 --> 00:58:02,930
+statement عشان يكون فيه flow أصلاً مش هيكوا إلا
+
+666
+00:58:02,930 --> 00:58:10,250
+إلا دلوقتي أعملك الـ .. الـ .. الـ comparator بـ data
+
+667
+00:58:10,250 --> 00:58:14,070
+flow style أوضح من الأولاني دلوقتي أعملك الـ .. الـ
+
+668
+00:58:14,070 --> 00:58:14,110
+الاولاني دلوقتي أعملك الـ data flow style أوضح من
+
+669
+00:58:14,110 --> 00:58:17,090
+الأولاني دلوقتي أعملك الـ data flow style أوضح من
+
+670
+00:58:17,090 --> 00:58:18,230
+الأولاني دلوقتي أعملك الـ data flow style أوضح من
+
+671
+00:58:18,230 --> 00:58:18,250
+الأولاني د
+
+672
+00:58:25,560 --> 00:58:30,380
+هي الـ ports زي ما هم ما غيروش بس عمل لي هنا في الـ
+
+673
+00:58:30,380 --> 00:58:34,140
+architecture two
+
+674
+00:58:34,140 --> 00:58:38,800
+signals الـ x bar و الـ y bar standard logic الـ x
+
+675
+00:58:38,800 --> 00:58:41,860
+bar بيساوي not x و الـ y bar بيساوي not y و الـ equal
+
+676
+00:58:41,860 --> 00:58:49,180
+بيساوي كده الشهد هنا إنّه عرف لي هدول في الـ
+
+677
+00:58:49,180 --> 00:58:53,950
+architecture declarative part بذلك يعتبر دول
+
+678
+00:58:53,950 --> 00:59:00,250
+internal signals إيش الـ scope تبعهم من وين لوين من
+
+679
+00:59:00,250 --> 00:59:04,850
+الـ beginning لـ الـ end بذلك ينفع يستخدمهم هنا هاي الـ 
+
+680
+00:59:04,850 --> 00:59:10,810
+X bar الـ reference هنا بينفع لأن هي declared هنا
+
+681
+00:59:10,810 --> 00:59:17,290
+وعمال بيستخدمها في الـ scope تبعها معناته الـ
+
+682
+00:59:17,290 --> 00:59:22,690
+compiler will not complain مش هيشكمش عقابه إيه لأ
+
+683
+00:59:22,690 --> 00:59:25,350
+و كده بالسلامين قالوا يبقوا عابرون نفس الشيء اللي
+
+684
+00:59:25,350 --> 00:59:35,490
+هو هنا طيب
+
+685
+00:59:51,100 --> 00:59:56,320
+وبالتالي الـ signals تلاحظ يعني بتوصل الـ .. الـ ..
+
+686
+00:59:56,320 --> 00:59:59,020
+الـ .. الـ signals مع بعض الـ statements مش هيك و لا
+
+687
+00:59:59,020 --> 01:00:02,900
+هي الـ X bar بيساوي not X و بعدين هنا تلاحظ الـ 
+
+688
+01:00:02,900 --> 01:00:05,280
+equals بيساوي X bar اللي هي طلّعها هنا مش هيك و لا
+
+689
+01:00:05,280 --> 01:00:09,820
+يعني this is connected to this مش هيك و لا okay
+
+690
+01:00:17,340 --> 01:00:21,400
+و يفير الـ style هذا of coding إنّه كل جملة تكون
+
+691
+01:00:21,400 --> 01:00:25,620
+بسيطة بدل ما نكتبها يعني مرات بيقول الـ expression
+
+692
+01:00:25,620 --> 01:00:28,240
+is complex يعني هنا في الـ computer just two bits
+
+693
+01:00:28,240 --> 01:00:31,100
+كان في الأول كتبناها single statement واضحة مش 
+
+694
+01:00:31,100 --> 01:00:35,080
+عاوز أنا مش كتير لكن إذا الـ statement is very
+
+695
+01:00:35,080 --> 01:00:39,640
+complex الـ expression معقد شوية جسم وجطم اكتبوا
+
+696
+01:00:39,640 --> 01:00:43,140
+على كده أيش statement كون readable و 
+
+697
+01:00:43,140 --> 01:00:47,960
+understandable أكثر مش هيكوا أو لا و أنا understandable
+
+698
+01:00:47,960 --> 01:01:00,140
+أكثر كنا
+
+699
+01:01:00,140 --> 01:01:05,000
+قلنا الـ scalar type طلعت لحتى الآن من أنواع الـ
+
+700
+01:01:05,000 --> 01:01:07,620
+signal اللي شفناها اللي هو الـ montage تبعتها الـ 
+
+701
+01:01:07,620 --> 01:01:13,910
+bit والـ logic هدول كلهم scalar types تمامًا أي
+
+702
+01:01:13,910 --> 01:01:17,450
+قيمة منهم ما بتتجسمش لما أقول مثلا بت بياخد قيمها
+
+703
+01:01:17,450 --> 01:01:20,030
+zero أو واحد خلاص الـ zero ما بتنجسمش لأكثر من كده
+
+704
+01:01:20,030 --> 01:01:24,290
+مش هكذا وهكذا لما أقول standard logic بتاخد zero
+
+705
+01:01:24,290 --> 01:01:28,790
+أو واحد أو X أو كده فيها لها قيم تسع قيم كل
+
+706
+01:01:28,790 --> 01:01:38,510
+قيمة لحالها ما بتتجسمش أصغر من هكذا تمام الـ
+
+707
+01:01:38,510 --> 01:01:42,810
+scalar type زي ما هنشوف على الجهة اليمنى لها الـ
+
+708
+01:01:42,810 --> 01:01:46,710
+enumeration في الـ integer في الـ physical في الـ
+
+709
+01:01:46,710 --> 01:01:57,350
+floating point طلع الفيجور التالي هذه
+
+710
+01:01:57,350 --> 01:02:02,830
+scalar types كلها 
+
+711
+01:02:02,830 --> 01:02:08,530
+تمام scalar
+
+712
+01:02:08,530 --> 01:02:08,910
+types
+
+713
+01:02:14,350 --> 01:02:21,790
+عندك enumeration types زي الـ bit ليش enumeration 
+
+714
+01:02:21,790 --> 01:02:24,450
+لأنه هتلاقي معرف كـ enumeration data type ياخد
+
+715
+01:02:24,450 --> 01:02:30,230
+قيمتين طبعًا إذا في عندك object signal مثلا معرف كـ
+
+716
+01:02:30,230 --> 01:02:33,870
+bit ساعتها بياخد يا zero يا X يا واحد فهتلاقي
+
+717
+01:02:33,870 --> 01:02:37,630
+معرف زي ما هنشوف الـ data type بيسمي bit كـ
+
+718
+01:02:37,630 --> 01:02:40,230
+enumeration data type بياخد قيم  و X يا zero
+
+719
+01:02:40,230 --> 01:02:44,280
+يا X يا واحد والـ Boolean برضه another enumeration
+
+720
+01:02:44,280 --> 01:02:49,440
+ده type بياخد يا true ي�� false في two values
+
+721
+01:02:49,440 --> 01:02:53,740
+enumeration الـ character بياخد إحدى الـ characters
+
+722
+01:02:53,740 --> 01:02:57,000
+اللي هنشوفهم يعني a,b,c والأرقام والـ slash وكل الـ
+
+723
+01:02:57,000 --> 01:02:59,580
+characters تمام بس في الآخر محددين بس enumeration ده
+
+724
+01:02:59,580 --> 01:03:04,900
+type كبير مش أكثر يعني تمام الـ severity level
+
+725
+01:03:05,520 --> 01:03:10,520
+فاكرين كنا في test bench كنا بيقولوا assert إذا في 
+
+726
+01:03:10,520 --> 01:03:14,520
+الـ output مش the same كنا نعمل assert وبيقولوا الـ
+
+727
+01:03:14,520 --> 01:03:19,100
+severity error هو معرف الـ severity هذا كـ .. كـ
+
+728
+01:03:19,100 --> 01:03:22,400
+level .. كـ enumeration data type فيه كذا قيمة من
+
+729
+01:03:22,400 --> 01:03:26,940
+ضمنها error وفيه يمكن fatal وفيه كذا قيمة ثانية
+
+730
+01:03:26,940 --> 01:03:32,100
+وفيه يمكن warning تمام؟ فهو معرف كـ enumeration data type .. كـ .. كـ
+
+731
+01:03:32,100 --> 01:03:40,590
+enumeration typeوفي الـ file okay وفي الـ file open
+
+732
+01:03:40,590 --> 01:03:46,470
+status مثلا success مثلا successful failure كذا 
+
+733
+01:03:46,470 --> 01:03:51,150
+تمام okay هذه كلها scalar data types إنه مش data
+
+734
+01:03:51,150 --> 01:03:54,010
+types و scalar طبعًا هدول كلهم scalar أصلًا كلهم
+
+735
+01:03:54,010 --> 01:04:01,550
+هدول يجب إنه scalar في الـ integer types في الـ
+
+736
+01:04:01,550 --> 01:04:07,260
+physical type زي الـ time تمام في الـ floating types
+
+737
+01:04:07,260 --> 01:04:11,700
+زي ليش اللي هو الـ real هنفصل فيهم شوية شوية إن شاء
+
+738
+01:04:11,700 --> 01:04:11,800
+الله
+
+739
+01:04:34,060 --> 01:04:36,800
+بنقول على الـ enumeration type والـ integer types
+
+740
+01:04:36,800 --> 01:04:41,120
+are discrete types لأنه
+
+741
+01:04:41,120 --> 01:04:44,880
+بتاخد قيمة محددة بقول integer مثلا مثلا الـ minus
+
+742
+01:04:44,880 --> 01:04:48,040
+واحد الـ negative والـ zero والأرقام الصحيحة مش هي
+
+743
+01:04:48,040 --> 01:04:52,720
+سواء negative أو positive أرقام محددة فـ discrete والـ
+
+744
+01:04:52,720 --> 01:04:54,900
+enumeration type أي enumeration type ياخد يعني
+
+745
+01:04:54,900 --> 01:04:57,860
+بيكون الـ enumeration type يكون كذا قيمة محددين
+
+746
+01:04:57,860 --> 01:05:04,400
+قيمتين ثلاث أربع عشر Okay الـ integer types من برضه
+
+747
+01:05:04,400 --> 01:05:08,520
+يعتبر الـ numerical type كمان زي الـ float والـ
+
+748
+01:05:08,520 --> 01:05:15,460
+حاجات are integer are numerical types والـ 
+
+749
+01:05:15,460 --> 01:05:19,260
+physical برضه نفس الشيء
+
+750
+01:05:19,260 --> 01:05:23,820
+للـ numerical types ممكن إن أحدد لها range كـ
+
+751
+01:05:23,820 --> 01:05:28,920
+constraint زي ما هتشوف بعد هيك يعني ممكن أنا أعرف 
+
+752
+01:05:28,920 --> 01:05:32,590
+signal وأقول إن دي integer بس أنا بدي أستخدم
+
+753
+01:05:32,590 --> 01:05:38,010
+القيمة من كده لكده تمام ساعتها ساعة الـ simulation
+
+754
+01:05:38,010 --> 01:05:44,130
+تمام لو هو هتحط فعلا هذه القيمة outside of الـ
+
+755
+01:05:44,130 --> 01:05:48,770
+range بتديلك error السيمولاتور تمام يعني ممكن 
+
+756
+01:05:48,770 --> 01:05:52,570
+تخليها ما فيش constraint أو تديها constraint
+
+757
+01:06:07,400 --> 01:06:13,060
+وخلّي بقى لك كمان مش قولنا أي signal أنت عشان
+
+758
+01:06:13,060 --> 01:06:17,760
+تستخدمها لازم أو تعملها declaration نفس الاشي الـ
+
+759
+01:06:17,760 --> 01:06:21,320
+types يعني
+
+760
+01:06:21,320 --> 01:06:23,540
+تقول طب أنا أستخدمها وتستخدمها الـ logic type مثلا
+
+761
+01:06:23,540 --> 01:06:25,800
+وما عطيه declaration لأ هو معمل already حامل يعني
+
+762
+01:06:25,800 --> 01:06:30,360
+في الـ .. يعني ده عاملي لك يعني فتعاي لو أنت بدك
+
+763
+01:06:30,360 --> 01:06:34,620
+تعمل type جديد من عندك بنفع يعني بنفع تعمل type
+
+764
+01:06:34,620 --> 01:06:39,090
+جديد وبعد كده later on أش تستخدمه بما إذلك أي type
+
+765
+01:06:39,090 --> 01:06:43,390
+قبل ما يستخدم المفروض بيكون معمل له declaration مش
+
+766
+01:06:43,390 --> 01:06:47,550
+هيك ولا عن 
+
+767
+01:06:47,550 --> 01:06:54,850
+طريق type declaration طلع لي على الفيجور التالي يمكن
+
+768
+01:06:54,850 --> 01:06:57,070
+الفيجور حتى بس أنا لسه مش واضح شوفوا
+
+769
+01:07:04,500 --> 01:07:08,240
+أي نعم بتروح شوف كيف الـ type declaration تكتب كلمة
+
+770
+01:07:08,240 --> 01:07:14,020
+type white space تديله اسم أي fire تمام؟ وبعدين
+
+771
+01:07:14,020 --> 01:07:16,440
+white space is white space والـ type definition فيها 
+
+772
+01:07:16,440 --> 01:07:18,500
+تفصيلها type ايش definition بتروح معرف اللي هو الـ
+
+773
+01:07:18,500 --> 01:07:24,140
+type تمام؟ هتتضح أكثر لما نقدم كمان
+
+774
+01:07:41,640 --> 01:07:44,440
+بالنسبة للـ types اللي بيستخدمها الـ ports لازم
+
+775
+01:07:44,440 --> 01:07:49,200
+تكون declared في package عشان تكون الـ entity
+
+776
+01:07:49,200 --> 01:07:54,040
+declaration شايفاه والمفروض الـ package يجب أن ي
+
+777
+01:07:54,040 --> 01:07:57,520
+compile قبل أن تعمل الـ declaration الـ type بتاعة
+
+778
+01:07:57,520 --> 01:08:00,160
+الـ ports اللي في الـ entity لازم تكون S في package
+
+779
+01:08:00,160 --> 01:08:10,420
+المعرفة تكون S اللي في package تكون في package و
+
+780
+01:08:10,420 --> 01:08:12,360
+تعمل compilation للـ package قبل أن تعمل الـ
+
+781
+01:08:12,360 --> 01:08:21,660
+declaration عشان تقدر تشوف في
+
+782
+01:08:21,660 --> 01:08:28,840
+عندك predefined built-in types معرفين في الـ
+
+783
+01:08:28,840 --> 01:08:34,800
+packages ستاندرد و text input output اللي هدول تبع
+
+784
+01:08:34,800 --> 01:08:39,680
+الـ library standard htd هدى بتيجي لك مع الـ
+
+785
+01:08:39,680 --> 01:08:43,900
+compilers بالنسبالي هدى بالتحديد for input output
+
+786
+01:08:43,900 --> 01:08:45,260
+للـ files والشغلات هدى
+
+787
+01:09:03,270 --> 01:09:06,170
+والالتالي في الفيجور اللي فات كل scalar types are
+
+788
+01:09:06,170 --> 01:09:10,570
+been defined في الـ package اللي اسمها standard الـ
+
+789
+01:09:10,570 --> 01:09:13,050
+enumeration والـ integer والـ float والـ physical
+
+790
+01:09:13,050 --> 01:09:15,830
+والـ time والـ enumeration بنوع البسع يكون معرفين
+
+791
+01:09:15,830 --> 01:09:22,470
+وين في اللي هي في الـ standard package تمام
+
+792
+01:09:22,470 --> 01:09:29,010
+الـ main اللي ممكن يعمله الـ synthesis فقط الـ bit والـ
+
+793
+01:09:29,010 --> 01:09:31,330
+boolean والـ character والـ integer
+
+794
+01:09:51,180 --> 01:09:59,840
+عشان تستخدم type معرف في package لازم
+
+795
+01:09:59,840 --> 01:10:06,810
+قبل الـ declaration هتحط Context Clause مش هيكوه لأ
+
+796
+01:10:06,810 --> 01:10:10,870
+هتقوله أنا هستخدم الـ package اللي فلانية وجابلي 
+
+797
+01:10:10,870 --> 01:10:26,670
+اللعبة عياش اللي هي الفلانية هتقول
+
+798
+01:10:26,670 --> 01:10:31,430
+طيب احنا في الـ designs اللي فاتوا تبعوننا أنت بتقول
+
+799
+01:10:31,430 --> 01:10:35,930
+الـ standard logic يعني declared في الـ package اللي 
+
+800
+01:10:35,930 --> 01:10:42,230
+هي .. اللي ايش اسمها قولناها؟
+
+801
+01:10:42,230 --> 01:10:49,130
+الـ .. في الـ .. في الـ lab .. في الـ .. في الـ
+
+802
+01:10:49,130 --> 01:10:51,430
+laboratory standard، في الـ standard اللي هي
+
+803
+01:10:51,430 --> 01:10:58,710
+package، تمام؟ لأ مش standard logic اللي هو قولنا
+
+804
+01:10:58,710 --> 01:11:03,830
+مظبوط الـ standard logic في الـ IEEE مظبوط لكن الـ 
+
+805
+01:11:03,830 --> 01:11:09,270
+bit والـ character وهدول المعرفين قولنا وين في الـ
+
+806
+01:11:09,270 --> 01:11:13,230
+package هدى في الـ library اللي هو هدى تمام؟ you
+
+807
+01:11:13,230 --> 01:11:16,150
+don't need إنك تكتب هدول اللي هي explicit بشكل
+
+808
+01:11:16,150 --> 01:11:19,530
+صريح بالـ file تبعك اتنين هدول بالتحديد لما implied
+
+809
+01:11:19,530 --> 01:11:22,030
+ضمنا القبولة اللي بيعتبر كإنك كتبته
+
+810
+01:11:24,850 --> 01:11:29,390
+الـ compiler implicitly ضمنه بيعتبرك كإنك كتبته هو
+
+811
+01:11:29,390 --> 01:11:34,790
+بيكتبه عنك يعني بالفعل كإن هم مكتوبين you don't
+
+812
+01:11:34,790 --> 01:11:39,490
+need to write these context clauses إذا اتلاحظ ده
+
+813
+01:11:39,490 --> 01:11:42,450
+نبدأ من IEEE مش هيك ولا؟ لما اتلاحظ هذا الـ logic
+
+814
+01:11:42,450 --> 01:11:47,130
+ماهو مش part من الـ predefined مش هيك؟ عشان كده كتبنا
+
+815
+01:11:47,130 --> 01:11:50,650
+الـ quotes بتاعتها بشكل صريح إن هدول are implicitly
+
+816
+01:11:50,650 --> 01:11:52,430
+يعني written included بالنسبة لك وتبقى 
+
+817
+01:11:52,430 --> 01:11:55,310
+technically by الـ compiler فمحتاج إنك اللي هو
+
+818
+01:11:55,310 --> 01:12:00,470
+تكتبهم طبعًا وأنت الكل بتـ define الـ entities بالـ
+
+819
+01:12:00,470 --> 01:12:03,210
+package أنت بتكون شايفهم من غير ما .. من غير ما 
+
+820
+01:12:03,210 --> 01:12:08,070
+تكتب اللي هم الاتنين هدول طبعًا من غير ما تكتب
+
+821
+01:12:08,070 --> 01:12:09,950
+الاتنين هدول
+
+822
+01:12:12,590 --> 01:12:15,950
+طيب هيوصلنا لصحة كويسة تسعين رقم كويس تسعة صفر
+
+823
+01:12:15,950 --> 01:12:19,570
+تمام فالماضي هبقى نكمل إن شاء الله .. إن شاء الله 

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/d_e7b48O024_postprocess.srt

@@ -0,0 +1,3292 @@
+1
+00:00:22,090 --> 00:00:28,330
+السلام عليكم بسم الله الرحمن الرحيم لما يكون في
+
+2
+00:00:28,330 --> 00:00:33,630
+عندك design و تعمله coding قولنا في different
+
+3
+00:00:33,630 --> 00:00:39,750
+coding styles اللي لو انت عملتها حاولت تعملها
+
+4
+00:00:39,750 --> 00:00:45,930
+synthesis لنفس ال target PLD ممكن تتوقع ان ال
+
+5
+00:00:45,930 --> 00:00:48,990
+synthesizer logic اللي هتطلع في الآخر على مستوى ال
+
+6
+00:00:48,990 --> 00:00:50,290
+gears يطلع نفسه
+
+7
+00:00:53,320 --> 00:00:56,540
+for simple designs زي ال half other اللي احنا
+
+8
+00:00:56,540 --> 00:01:02,780
+أخدنا بيطلع ممكن يطلع نفسه لكن لل complex designs
+
+9
+00:01:02,780 --> 00:01:06,900
+ال gate level logic بيكون مختلف صح functionally
+
+10
+00:01:06,900 --> 00:01:10,240
+بيكون equivalent من ناحية function لكن ال gate
+
+11
+00:01:10,240 --> 00:01:14,820
+logic اللي بيطلع في الآخر اللي mapped to the
+
+12
+00:01:14,820 --> 00:01:18,160
+target PLD بيكون مختلف
+
+13
+00:01:20,810 --> 00:01:26,050
+لش لأنه ال .. اذا عندك انت different descriptions
+
+14
+00:01:26,050 --> 00:01:29,950
+different coding styles اذا زادة لما يطلع ال logic
+
+15
+00:01:29,950 --> 00:01:35,810
+بيمر ب optimization stages فممكن ال path اللي يمر
+
+16
+00:01:35,810 --> 00:01:41,890
+فيه للكود المعمول بالstyle فلاني ال path of
+
+17
+00:01:41,890 --> 00:01:45,230
+optimization يكون مختلف عن ال path تبع ال coding
+
+18
+00:01:45,230 --> 00:01:50,970
+style التاني وبالتالي يؤدي في الآخرعلى انه ال gate
+
+19
+00:01:50,970 --> 00:02:03,110
+level representation ماينكونش the same بعض
+
+20
+00:02:03,110 --> 00:02:08,170
+التنسيحات عايزة بتديلك RTL hierarchical view لل
+
+21
+00:02:08,170 --> 00:02:11,630
+logic اللي بيطلع بالاضافة لtechnology dependent
+
+22
+00:02:11,630 --> 00:02:16,330
+flattened to gates view gates view مر علينا اللي
+
+23
+00:02:16,330 --> 00:02:24,360
+اتكلم هذا قبلهازي دي ال article view ال
+
+24
+00:02:24,360 --> 00:02:27,520
+article view اللي كانت ال result اللي بتطلع من
+
+25
+00:02:27,520 --> 00:02:32,560
+step واحد of ال thesis زي فاكينه جو جاوله طبعا
+
+26
+00:02:32,560 --> 00:02:36,080
+بيعتمد على ال style of description whether it is
+
+27
+00:02:36,080 --> 00:02:39,340
+data flow أو behavioral أو structural
+
+28
+00:02:48,210 --> 00:02:51,650
+الـ technology dependent flattened to gates view
+
+29
+00:02:51,650 --> 00:02:58,570
+وارد
+
+30
+00:02:58,570 --> 00:03:03,650
+انه في الآخر ال gates view يكون the same لكن هذا
+
+31
+00:03:03,650 --> 00:03:07,970
+احتمال ضئيل جدا بيصير فقط لما يكون ال designs
+
+32
+00:03:07,970 --> 00:03:12,210
+أشملها are simple لكن إذا ال designs are complex
+
+33
+00:03:12,210 --> 00:03:16,070
+بيديلك different gate level views
+
+34
+00:03:18,550 --> 00:03:21,830
+خلّينا نشوف ال RTL hierarchical representation تبع
+
+35
+00:03:21,830 --> 00:03:26,450
+ال hardware اللي طلّع الشجر من ال data flow style
+
+36
+00:03:26,450 --> 00:03:32,450
+of ال half adder اللي مر علينا قبل كده it is very
+
+37
+00:03:32,450 --> 00:03:39,190
+simple طلّع الفجر التالي لو
+
+38
+00:03:39,190 --> 00:03:45,250
+رجعت لل listing هذا هتلاقي فيه two statements
+
+39
+00:03:45,250 --> 00:03:51,950
+واحدة لل sumيستخدم فيها ال XOR Operator و واحدة
+
+40
+00:03:51,950 --> 00:03:58,630
+للكاري يستخدم فيها ال AND Operator فببساطة ال RTL
+
+41
+00:03:58,630 --> 00:04:01,470
+Representation ال RTL اللي هو Google Access
+
+42
+00:04:01,470 --> 00:04:05,570
+Register Transfer Logic بيطلع in terms of ال
+
+43
+00:04:05,570 --> 00:04:09,010
+components المعروفة as و as و multiplexers و
+
+44
+00:04:09,010 --> 00:04:13,870
+decoders و decoders و decoders و latches و flip
+
+45
+00:04:13,870 --> 00:04:19,780
+flops و counters و racers و شغلات من هذا القبيلفهي
+
+46
+00:04:19,780 --> 00:04:23,260
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+47
+00:04:23,260 --> 00:04:23,380
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+48
+00:04:23,380 --> 00:04:26,540
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+49
+00:04:26,540 --> 00:04:26,560
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+50
+00:04:26,560 --> 00:04:26,660
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+51
+00:04:26,660 --> 00:04:26,940
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+52
+00:04:26,940 --> 00:04:27,080
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+53
+00:04:27,080 --> 00:04:29,400
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+54
+00:04:29,400 --> 00:04:29,420
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+55
+00:04:29,420 --> 00:04:29,640
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+56
+00:04:29,640 --> 00:04:32,080
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+57
+00:04:43,990 --> 00:04:47,530
+لكن كنا شوفنا كمان اللي هو behaviors
+
+58
+00:04:47,530 --> 00:04:53,830
+representation للهفئة ده فكرا لما عملنا process و
+
+59
+00:04:53,830 --> 00:04:58,490
+حاطينا فيها if statement كان لها two branches ال
+
+60
+00:04:58,490 --> 00:05:01,290
+branch الأولاني و ال branch تبعي اللي هو ال else
+
+61
+00:05:01,290 --> 00:05:06,650
+لو بدك تشوف اللي هو ال article هي حكيها
+
+62
+00:05:06,650 --> 00:05:10,990
+representation اللي هيطلع الزعزع ممكن يكون بالشكل
+
+63
+00:05:10,990 --> 00:05:11,730
+التالي
+
+64
+00:05:16,740 --> 00:05:23,800
+تلاحظ ال branch الأولاني تلاحظ أنه حط لي two
+
+65
+00:05:23,800 --> 00:05:30,460
+multiplexers لأن ال F كان إليها two branches كل
+
+66
+00:05:30,460 --> 00:05:36,180
+branch خاص ب إيش خاص ب one لأن ال F اللي هي إيش
+
+67
+00:05:36,180 --> 00:05:41,000
+إليها two branches طلعت في الأول كان بيعمل كل
+
+68
+00:05:41,000 --> 00:05:46,710
+multiplexer اتنين في واحد اتنين إيشفي .. في واحد
+
+69
+00:05:46,710 --> 00:05:53,530
+مش هيك؟ خليني أعيد الكلام مرة تانية لو رجعنا لل F
+
+70
+00:05:53,530 --> 00:06:02,170
+statement أرجعك إليها عشان تشوفها كيف؟ نعم لأ
+
+71
+00:06:02,170 --> 00:06:09,190
+بدوريكي عشان تفتكرها كمان هذا
+
+72
+00:06:09,190 --> 00:06:14,070
+ال mixed هذا المشكلة اليوم ال .. ال هذا مش شغال ال
+
+73
+00:06:14,070 --> 00:06:14,310
+..
+
+74
+00:06:50,630 --> 00:06:55,530
+هي ايوة شوف هنا جالك if ال a بيساوي واحد ال sum
+
+75
+00:06:55,530 --> 00:06:59,550
+بيساوي not ال b و ال carry out بيساوي b if ال sum
+
+76
+00:06:59,550 --> 00:07:02,250
+بيساوي b و ال carry out بيساوي ايش بيساوي zero
+
+77
+00:07:02,250 --> 00:07:12,390
+عندك كام branches two branches تلاحظ في الاتنين
+
+78
+00:07:12,390 --> 00:07:16,830
+بيحسب ال sum بس كل واحد illustrated بختلفا و في
+
+79
+00:07:16,830 --> 00:07:22,390
+الاتنين بيحسب ايش اللي هو ال carryرجالك هيحطوا
+
+80
+00:07:22,390 --> 00:07:28,970
+multiplexers واحد لل sub واحد لمن؟ لل carry وال
+
+81
+00:07:28,970 --> 00:07:32,730
+multiplexers داخلهم selection line اتلاحظ هذا اذا
+
+82
+00:07:32,730 --> 00:07:37,230
+ال a is one فانه هتبتش اذا ايه بكم؟ مش بواحد، zero
+
+83
+00:07:37,230 --> 00:07:42,610
+تمام؟ وبالتالي الروح ل ال multiplexer في هذه الجهة
+
+84
+00:07:47,040 --> 00:07:49,680
+للعطي ال representation تبع ال paper description
+
+85
+00:07:49,680 --> 00:07:52,320
+اللي هو هذا اللي هيطلع استجار
+
+86
+00:08:16,320 --> 00:08:21,160
+هيحط multiplexers و ال a داخل كslitch line
+
+87
+00:08:21,160 --> 00:08:26,700
+للأولاني و كمان للتاني و بما أن one slitch line
+
+88
+00:08:26,700 --> 00:08:29,340
+معناته كل multiplexer هيكون كام اتنين فيه اش اتنين
+
+89
+00:08:29,340 --> 00:08:33,940
+في واحد هاي zero input والواحد input والواحد
+
+90
+00:08:33,940 --> 00:08:36,860
+التابع للmultiplexer التاني تلاحظ الأولاني خاص
+
+91
+00:08:36,860 --> 00:08:41,040
+بالsub والتاني خاص بالcarry outلأن كل branch كان
+
+92
+00:08:41,040 --> 00:08:44,380
+two statements واحدة ل ال sum واحد ل مين ل ال
+
+93
+00:08:44,380 --> 00:08:51,080
+carry تلاحظ من ال statements إذا ال a ب .. إذا ال
+
+94
+00:08:51,080 --> 00:08:58,920
+a ب واحد ال sum بطلع اللي هو ال b prime تمام؟ ارجع
+
+95
+00:08:58,920 --> 00:09:04,080
+لل equations بينما إذا ال a ب zero ل branch التاني
+
+96
+00:09:04,080 --> 00:09:09,210
+ال sum بطلع ب ايه؟ بطلع ب bوبعدين again لل carry
+
+97
+00:09:09,210 --> 00:09:15,050
+إذا ال A بواحد ال carry بطلع ال B وإذا ال A بزيرو
+
+98
+00:09:15,050 --> 00:09:21,790
+ال carry بطلع H بزيرو فهذا بتعلم بشكل مباشر من ال
+
+99
+00:09:21,790 --> 00:09:25,950
+infrastructure واضح مشاكله ده مسموه graphical
+
+100
+00:09:25,950 --> 00:09:32,190
+representation اللي طلع
+
+101
+00:09:45,340 --> 00:09:50,760
+لكن لو تيجي تشوف ال RTL representation لما تكون
+
+102
+00:09:50,760 --> 00:10:01,140
+انت شغال structure style تلاحظ ايش عملك كنا
+
+103
+00:10:01,140 --> 00:10:07,140
+عملنا structure الهو coding style للحفظة ده عملك
+
+104
+00:10:07,140 --> 00:10:13,970
+one component مجرد rectangleو كتب عليها اسم ال
+
+105
+00:10:13,970 --> 00:10:19,210
+unit ال component اللى تعاملتها and اتنين و هنا
+
+106
+00:10:19,210 --> 00:10:23,650
+another rectangle مثلك ال component التانى فان هنا
+
+107
+00:10:23,650 --> 00:10:26,530
+ال and هو مثل ماعملهاش اللى هو ال symbol تبع ال
+
+108
+00:10:26,530 --> 00:10:33,930
+and مش هيك و برضه هنا ال component ماعملهاش ال
+
+109
+00:10:33,930 --> 00:10:37,470
+symbol تبع ال XOR لإن هو he doesn't know whether
+
+110
+00:10:37,470 --> 00:10:41,970
+it is and or XOR هو بيعرفنا componentيعني انت من
+
+111
+00:10:41,970 --> 00:10:45,330
+الاسم صح انت استداليت على ان it is an AND gate لكن
+
+112
+00:10:45,330 --> 00:10:47,610
+هو بالنسبالي في الأخر ال component حتى و لو لك
+
+113
+00:10:47,610 --> 00:10:50,730
+عملت في الأخر ال .. ال .. ال .. ال .. ال bottom
+
+114
+00:10:50,730 --> 00:10:54,550
+level اللي هو design entity تبع ال and او ال xor
+
+115
+00:10:54,550 --> 00:10:58,570
+وهي ال input تبعونها ال a و ال b و ال out و ال
+
+116
+00:10:58,570 --> 00:11:01,250
+carry out و هنا ال a و ال b و ال .. و ال some
+
+117
+00:11:01,250 --> 00:11:06,690
+اتعامل معاهم as components يعني شغال ياش structure
+
+118
+00:11:06,690 --> 00:11:10,510
+شغال ياش اللي هو ال .. ال ..
+
+119
+00:11:13,820 --> 00:11:19,280
+structure تلاحظ كل component تمثلها ب .. ب
+
+120
+00:11:19,280 --> 00:11:23,280
+rectangle تمام؟ و كذا أي component أخرى مهما كبرت
+
+121
+00:11:23,280 --> 00:11:27,620
+تمام؟ مهما كانت complex بيمثلها في الآخر إلك
+
+122
+00:11:27,620 --> 00:11:36,420
+rectangle مستطيل يعني okay
+
+123
+00:11:47,620 --> 00:11:53,420
+لو انت كملت ال thesis تبعت ال half other و حصلت
+
+124
+00:11:53,420 --> 00:11:58,680
+على اللي هو ال gate view تمام و هذا قولنا بيكون
+
+125
+00:11:58,680 --> 00:12:03,600
+PLD dependent لأن ال half other is simple في
+
+126
+00:12:03,600 --> 00:12:09,220
+التلاتة styles هيديلك نفس ال gate view نفس ال ايش
+
+127
+00:12:09,220 --> 00:12:10,640
+ال gate view
+
+128
+00:12:18,280 --> 00:12:24,700
+يعني فعلا ادالك ال gate هذا mapped to gates او ال
+
+129
+00:12:24,700 --> 00:12:31,480
+PLD gate view detailed gate view حطلك XOR و هنا
+
+130
+00:12:31,480 --> 00:12:37,420
+AND و هدول buffers و buffer و هذا inverter okay
+
+131
+00:12:37,420 --> 00:12:42,440
+فهدول عبارة عن real primitives او primitives او
+
+132
+00:12:42,440 --> 00:12:44,000
+components في ال PLD
+
+133
+00:12:47,200 --> 00:12:54,180
+تمام؟ مش مجرد RTL representation تمام؟ يعني mapped
+
+134
+00:12:54,180 --> 00:13:00,900
+to actual primitives في ال PLD و بالنسبالي ال half
+
+135
+00:13:00,900 --> 00:13:07,360
+order لأنه simple طلعلك نفس ال gate view لكن عموما
+
+136
+00:13:07,360 --> 00:13:13,360
+كنا لما تكون ال systems complex different coding
+
+137
+00:13:13,360 --> 00:13:18,520
+styles بيطيعك different gate viewsلأن الـ Azure
+
+138
+00:13:18,520 --> 00:13:23,140
+بيمر بـ different paths of optimization لل data
+
+139
+00:13:23,140 --> 00:13:25,620
+flow مختلفة عن ال structural و مختلفة عن ال
+
+140
+00:13:25,620 --> 00:13:28,520
+behavioral و تالي resulted في الآخره على الرغم من
+
+141
+00:13:28,520 --> 00:13:31,040
+أنه functionally اياش equivalent لازم يكونوا
+
+142
+00:13:31,040 --> 00:13:33,660
+equivalent لكن ال gate view أمامك بتكون أياش
+
+143
+00:13:33,660 --> 00:13:38,120
+مختلفة يعني لأنه ال design ال simple مجرد هفقادة
+
+144
+00:13:38,120 --> 00:13:43,040
+ال functionality فصدف أنه طلّع لك the same gate
+
+145
+00:13:43,040 --> 00:13:44,080
+view
+
+146
+00:13:55,090 --> 00:14:01,090
+بنشوف فالجهة اللي هي ال example ل full other يعني
+
+147
+00:14:01,090 --> 00:14:05,910
+أكبر بشوية و هيستخدم اللي هو structural style
+
+148
+00:14:05,910 --> 00:14:09,930
+هيورينا hierarchical design يعني زي ان فيه
+
+149
+00:14:09,930 --> 00:14:15,450
+hierarchy تمام فيه top level و فيه الأجل يعني فيه
+
+150
+00:14:15,450 --> 00:14:19,330
+hierarchy تمام و هيستخدم أي اللي هو ال structure
+
+151
+00:14:19,330 --> 00:14:21,410
+اللي هو .. ما هو ال hierarchy بيبين وين اللي هو في
+
+152
+00:14:21,410 --> 00:14:25,630
+ال structure يعني مثلا بيسيه hierarchyلما يكون ال
+
+153
+00:14:25,630 --> 00:14:38,550
+structure أصلا تمام لـ full other هو
+
+154
+00:14:38,550 --> 00:14:42,710
+حابب يعمله بالطريقة العارفين أنتم العادية باستخدام
+
+155
+00:14:42,710 --> 00:14:47,450
+two half others هاي ال half others الأولاني
+
+156
+00:14:47,450 --> 00:14:52,360
+هيستخدمه ك component زي ما هنشوفأيله input a and b
+
+157
+00:14:52,360 --> 00:14:57,160
+و أيله sum و carry out ال output سماهم internally
+
+158
+00:14:57,160 --> 00:15:00,480
+S1 و S2 انترنال سيجنار سيكون انترنال سيجنار سيكون
+
+159
+00:15:00,480 --> 00:15:03,400
+انترنال سيجنار سيكون انترنال سيكون انترنال سيكون
+
+160
+00:15:03,400 --> 00:15:04,160
+انترنال سيكون انترنال سيكون انترنال سيكون انترنال
+
+161
+00:15:04,160 --> 00:15:04,560
+سيكون انترنال سيكون انترنال سيكون انترنال سيكون
+
+162
+00:15:04,560 --> 00:15:05,020
+انترنال سيكون انترنال سيكون انترنال سيكون انترنال
+
+163
+00:15:05,020 --> 00:15:06,460
+سيكون انترنال سيكون انترنال سيكون انترنال سيكون
+
+164
+00:15:06,460 --> 00:15:15,240
+انترنال سيكون انترنال سيكون انترنال سيكون انترنال
+
+165
+00:15:15,240 --> 00:15:17,920
+سيكون
+
+166
+00:15:19,060 --> 00:15:23,240
+من ال half other التاني هذا برضه half other اقرد
+
+167
+00:15:23,240 --> 00:15:27,680
+مع ال carry الأولاني بديلك ال final carry out هذا
+
+168
+00:15:27,680 --> 00:15:32,920
+معلوم مش هيكوا هذا واضح انه هيستخدم كام component
+
+169
+00:15:32,920 --> 00:15:36,800
+تلاتة .. تلاتة .. واحد .. اتنين .. هو هعمل هذا ك
+
+170
+00:15:36,800 --> 00:15:41,680
+component برضه فزلك سامع ايش ك rectangle هعمل برضه
+
+171
+00:15:41,680 --> 00:15:46,760
+ايش ك component عشان يوريك ايش ال hierarchy كيف
+
+172
+00:15:46,760 --> 00:15:48,440
+هيطلع
+
+173
+00:16:05,550 --> 00:16:13,330
+هنشوف ال description الـ gate ب single file single
+
+174
+00:16:13,330 --> 00:16:19,390
+file هحطلنا في الأول ال entities تبعت ال half
+
+175
+00:16:19,390 --> 00:16:23,350
+other و تبعت ال or gate عشان اللي ميزي يعمل ال
+
+176
+00:16:23,350 --> 00:16:25,990
+compilation ال compiler في الأول هشوف في ال
+
+177
+00:16:25,990 --> 00:16:30,770
+listing اللي هو ال half other هعمله compilation و
+
+178
+00:16:30,770 --> 00:16:35,330
+بعدين هشوف ال or gate هعملها compilationبعدين هشوف
+
+179
+00:16:35,330 --> 00:16:39,810
+ال top level design entity بيعملها compilation
+
+180
+00:16:39,810 --> 00:16:42,270
+هيكون مستخدم فيها اللي فوق أو بتاع اللي هيكون
+
+181
+00:16:42,270 --> 00:16:45,510
+already عمله وشافه ومش هيقولك انه في error او في
+
+182
+00:16:45,510 --> 00:16:59,490
+issue طلع على ال description file في
+
+183
+00:16:59,490 --> 00:17:05,170
+عندك اتلاحظ بدأ بال half otherالـ a و ال b input
+
+184
+00:17:05,170 --> 00:17:07,990
+standard logic و ال sum و ال carry out output
+
+185
+00:17:07,990 --> 00:17:12,590
+standard logic عادي احنا عارفينها بعدين active
+
+186
+00:17:12,590 --> 00:17:17,130
+share عملوا data flow راحب تبع ال half other ال
+
+187
+00:17:17,130 --> 00:17:19,250
+sum بيسوي كده و ال carry out بيسوي كده احنا
+
+188
+00:17:19,250 --> 00:17:23,650
+عارفينه خلصنا من one design entity اللي هي مين ال
+
+189
+00:17:23,650 --> 00:17:29,190
+half other بعدين ال entity التانية entity or اتنين
+
+190
+00:17:29,190 --> 00:17:32,770
+ال a و ال b input standard logic ال or out
+
+191
+00:17:32,770 --> 00:17:38,630
+standard logicوالداتا فلو او او بيسوي او او بي
+
+192
+00:17:38,630 --> 00:17:41,070
+بيسوي او او بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+193
+00:17:41,070 --> 00:17:41,130
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+194
+00:17:41,130 --> 00:17:42,930
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+195
+00:17:42,930 --> 00:17:44,030
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+196
+00:17:44,030 --> 00:17:57,570
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+197
+00:18:03,140 --> 00:18:06,420
+وبعدين لو رجعت لل diagram اللي فات هتلاقي فيه
+
+198
+00:18:06,420 --> 00:18:13,460
+تلاتة internal signals اللي هم ال S1 وS2 وS3 ال S1
+
+199
+00:18:13,460 --> 00:18:21,020
+وS2 اللي طالعين من ال half adder الأولاني مظبوط ال
+
+200
+00:18:21,020 --> 00:18:26,360
+S3 كانت عبارة عن إيه؟ اللي هو ال carry تبع التاني
+
+201
+00:18:26,360 --> 00:18:29,260
+أيوة هيخش ع ال orchid مظبوط ال S3 مظبوط هيكون
+
+202
+00:18:29,260 --> 00:18:29,640
+فاكرين
+
+203
+00:18:33,560 --> 00:18:37,780
+Okay اتلاحظ بدأ هالجهة تعمل instances of ال
+
+204
+00:18:37,780 --> 00:18:42,560
+components السمة الأولى هي ها واحد half other واحد
+
+205
+00:18:42,560 --> 00:18:47,160
+يعني colon entity هذا اسم ال entity اللي هال half
+
+206
+00:18:47,160 --> 00:18:50,940
+other اللي موجود في نفس الفايل و هذه ال port map
+
+207
+00:18:50,940 --> 00:18:57,720
+هذه ال a تبعت مين تبعت ال half other اينها و هذه
+
+208
+00:18:57,720 --> 00:19:03,290
+ال a ال full مظبوطهذه الـ B تبعت ال half other
+
+209
+00:19:03,290 --> 00:19:08,550
+وهذه ال B تبعت من؟ ال fold هذه ال sum تبعت ال half
+
+210
+00:19:08,550 --> 00:19:12,270
+other وهذه ال internal signal اللي هي هذه ال S1
+
+211
+00:19:12,270 --> 00:19:19,630
+تمام؟ وهذا ال carry out تبع
+
+212
+00:19:19,630 --> 00:19:24,930
+ال half other تمام؟ هيتطلع على مين؟ على ال S2 هنا
+
+213
+00:19:24,930 --> 00:19:29,310
+اللي هي internal signalطب ال .. ال component
+
+214
+00:19:29,310 --> 00:19:35,090
+instantiation هنا direct ولا indirect؟ direct اللي
+
+215
+00:19:35,090 --> 00:19:39,070
+قولنا الأسهر على طول يعني، هذي بعدين إذا ما .. ما
+
+216
+00:19:39,070 --> 00:19:42,910
+أصورش تظل وجد ال literacy طالع عليها، و بعدين هنا
+
+217
+00:19:42,910 --> 00:19:48,770
+عمل ال component التاني، هاتنين نفس الطريقة، برضه
+
+218
+00:19:48,770 --> 00:19:54,500
+ال ..هذه ال a تبع ال half other موصلة مع ال S1 مع
+
+219
+00:19:54,500 --> 00:19:57,860
+ال sum اللي طلع من ال half other الأولى مش هيك و
+
+220
+00:19:57,860 --> 00:20:01,340
+لا هذي a تبع ال half other التانى مش هيك و لا okay
+
+221
+00:20:01,340 --> 00:20:05,460
+موصل مع ال sum اللي طلع من ال half other الأولى ال
+
+222
+00:20:05,460 --> 00:20:09,920
+S1 بعدين ال b تبعه مع ال carry in ال carry in تبع
+
+223
+00:20:09,920 --> 00:20:15,640
+من ال full other مظبوط بقى هذي ال sum تبعت من ال
+
+224
+00:20:15,640 --> 00:20:20,300
+half other التانى حدين ال sum تبع من ال full other
+
+225
+00:20:20,990 --> 00:20:23,930
+مظبوط و بعد ان ال carry out يطلع من ال half other
+
+226
+00:20:23,930 --> 00:20:31,910
+التاني حد يناير اللي هي ال S3 مظبوط فال gate صار
+
+227
+00:20:31,910 --> 00:20:37,250
+عندك في two carries اللي هي S2 and S3 as internal
+
+228
+00:20:37,250 --> 00:20:43,010
+signals as internal signals ال gate هي ال
+
+229
+00:20:43,010 --> 00:20:47,310
+component التالتة ال innocence التالتةR واحد سماها
+
+230
+00:20:47,310 --> 00:20:53,250
+entity of R اتنين معرفة في بداية ال file فوق port
+
+231
+00:20:53,250 --> 00:21:00,270
+map هذي ال A تبعت مين؟ ال R تبعت ال R و موصلها مع
+
+232
+00:21:00,270 --> 00:21:05,010
+ال ايش تلاتة؟ مظبوط اللي هو ال كلب اللي طلع منها
+
+233
+00:21:05,010 --> 00:21:08,670
+في قدر اتنين هذي ال B تبعت ال R و موصلها مع ال كلب
+
+234
+00:21:08,670 --> 00:21:14,020
+اللي طلع منها في قدر الاولانبعد ال او ال outward
+
+235
+00:21:14,020 --> 00:21:17,440
+تبع ال or هو اللي حدين من ال carry out تبع ال full
+
+236
+00:21:17,440 --> 00:21:24,180
+other مظبوط تبع ال full ايش other تالي صار في عندك
+
+237
+00:21:24,180 --> 00:21:27,840
+hierarchical description مجاي من انه الاشي اصلا
+
+238
+00:21:27,840 --> 00:21:33,380
+ايش structural مش هيك و لا و الكلام محتوط بكم file
+
+239
+00:21:33,380 --> 00:21:37,780
+ب just one file single file
+
+240
+00:21:47,150 --> 00:21:49,910
+تلاحظ الـ Signals هذول الـ Internal عمالة و الـ
+
+241
+00:21:49,910 --> 00:21:53,130
+Decreation في الـ Architecture في الـ Decreative
+
+242
+00:21:53,130 --> 00:22:00,130
+part مش هيك ولا جبل الـ Begin و جبل الـ Begin كان
+
+243
+00:22:00,130 --> 00:22:10,990
+ممكن
+
+244
+00:22:10,990 --> 00:22:15,160
+تحط ال description الفات في تلاتة filesتحط الها في
+
+245
+00:22:15,160 --> 00:22:20,520
+قدر one file و الاخر في file و ال top most design
+
+246
+00:22:20,520 --> 00:22:24,560
+unit تبعتي اللي في القدر في اي درجة في third file
+
+247
+00:22:24,560 --> 00:22:31,080
+ممكن هيك بيكون احسن تعمل compilation لكل واحد لحال
+
+248
+00:22:31,080 --> 00:22:34,280
+بيروح بيبقى ال compilation بيحطوا لكيها في ال ..
+
+249
+00:22:34,280 --> 00:22:37,480
+في ال .. في ال directory في ال working directory
+
+250
+00:22:37,480 --> 00:22:41,900
+تشغل فيه و بتسخدمهم فده بتديلك الميزة انك ممكن
+
+251
+00:22:41,900 --> 00:22:45,920
+تضيف كل إشي ل libraryو بيسهلك ال reuse و ال
+
+252
+00:22:45,920 --> 00:22:49,340
+management بتاعتك ليش؟ اه يعني بدل ما يكون file
+
+253
+00:22:49,340 --> 00:22:53,540
+واحد فيه كل شيء حط كل شيء فيه file عشان لما تعمل
+
+254
+00:22:53,540 --> 00:22:57,140
+revision و update له و مراجعة و تحديث و تعديل
+
+255
+00:22:57,140 --> 00:23:02,320
+بيكون ال code أقل مشاكه ولا بالتركيز بيكون أكتر و
+
+256
+00:23:02,320 --> 00:23:06,200
+ال update و ال revision بيكون ايش؟ بيكون أسهل
+
+257
+00:23:16,220 --> 00:23:23,100
+لذلك في ال code التالي هيحط كل شيء في file تمام كل
+
+258
+00:23:23,100 --> 00:23:27,300
+شيء ياشي في file هنا
+
+259
+00:23:27,300 --> 00:23:31,800
+افترض انه ال ال ال entity تبعتي ال half other حتى
+
+260
+00:23:31,800 --> 00:23:36,460
+في one file تقري نفس ال code مش هيختلف تمام و ال
+
+261
+00:23:36,460 --> 00:23:41,120
+code تبع ال or حتى في another file و compile ضال
+
+262
+00:23:41,120 --> 00:23:44,540
+عليه ال code تبع مين ال full other ال top most شوف
+
+263
+00:23:44,540 --> 00:23:50,380
+كيف بيكتبوهزي ال code الأولاني باختلاف طفيف طلع
+
+264
+00:23:50,380 --> 00:23:54,760
+على ال libraries اتلاحظ هنا هدول عادلين الأولادين
+
+265
+00:23:54,760 --> 00:23:59,420
+ال context clause هدول لكن هنا اضاف context clause
+
+266
+00:23:59,420 --> 00:24:04,120
+ل library جديدة اسمها parse وافترض ان انت ال half
+
+267
+00:24:04,120 --> 00:24:10,060
+قعدة و ال or اضافته ل library سميتها ايش parse
+
+268
+00:24:10,060 --> 00:24:15,350
+لذلك بدك use clauseI use و اي اسم اللعبة و dot all
+
+269
+00:24:15,350 --> 00:24:17,410
+يعني كل ال package اللي فيها كل ال components في
+
+270
+00:24:17,410 --> 00:24:20,310
+ال packages تمام لإن فيها صار اتنين ال gate مش
+
+271
+00:24:20,310 --> 00:24:23,590
+شركوية لأ و التالي ال gate لما تريت تستخدمها بتاع
+
+272
+00:24:23,590 --> 00:24:28,670
+ال components هيكون شايفها لإن ما حطيتش ال كلام
+
+273
+00:24:28,670 --> 00:24:32,030
+هذا لما تريت تعملها في other و or gate هيقولك أين
+
+274
+00:24:32,030 --> 00:24:36,570
+هدول مش هلاجيهم تمام لكن لما أكون في single file
+
+275
+00:24:36,570 --> 00:24:40,150
+مش محتاجي لكلام هذا مش محتاجي don't need this لو
+
+276
+00:24:40,150 --> 00:24:42,690
+رجعت لل code اللي فيها تتلاحظ ماكنش فيهم الأتنين
+
+277
+00:24:42,690 --> 00:24:49,170
+هدولطر يحط هدول لإنه صار كل شي في separate file و
+
+278
+00:24:49,170 --> 00:24:56,050
+ال bag is the same مفرجش مش هيك ولا انا okay ماشي
+
+279
+00:24:56,050 --> 00:25:08,090
+فأسألك في ال management الشكل هان كده
+
+280
+00:25:08,090 --> 00:25:22,190
+نزلتلكوا assignment تحلوهو تسلموله للمؤيد المؤيد
+
+281
+00:25:22,190 --> 00:25:29,090
+أجاكم شبض
+
+282
+00:25:29,090 --> 00:25:31,710
+الرحلة بتتكلم على signals and data types
+
+283
+00:25:38,370 --> 00:25:47,490
+طبعا اي signal لها some data type بيحدد
+
+284
+00:25:47,490 --> 00:25:51,410
+ايه ال values اللي ممكن تاخدها و ايه العمليات اللي
+
+285
+00:25:51,410 --> 00:25:54,010
+ممكن تتعامل على ال values هذه زي اي data type في
+
+286
+00:25:54,010 --> 00:25:59,830
+اي language لما تقول data type كأنك بتحدد set of
+
+287
+00:25:59,830 --> 00:26:03,510
+values و ايه انواع العمليات اللي بتتعامل على ال
+
+288
+00:26:03,510 --> 00:26:07,680
+values هدول مش شكوا لأطبعا اي signal لازم يكون
+
+289
+00:26:07,680 --> 00:26:16,700
+لديه declaration قبل ان تستخدمها المكان
+
+290
+00:26:16,700 --> 00:26:21,200
+اللي بتعمله فيه ال declaration لل
+
+291
+00:26:21,200 --> 00:26:25,640
+signal بنوعا عاليه بتحدد وين انت ممكن تستخدمها في
+
+292
+00:26:25,640 --> 00:26:31,120
+ال text امام؟ زي ما هنشوف او بيحدد بيقول ال scope
+
+293
+00:26:31,120 --> 00:26:36,560
+او visibility تبعتهايعني وين هي مرئية مشروفة وين
+
+294
+00:26:36,560 --> 00:26:40,760
+حدد ايش ال scope تبعها حسب انت وين عملت لها ال
+
+295
+00:26:40,760 --> 00:26:44,340
+declaration وبالتالي
+
+296
+00:26:44,340 --> 00:26:49,500
+انت ماتقدرش تستخدمها الا في ال scope تبعها outside
+
+297
+00:26:49,500 --> 00:26:52,040
+scope بيديلك ال compilation او بيقولك انا مش شايف
+
+298
+00:26:52,040 --> 00:26:57,680
+مش عارف اللي هي ال signal هذي هنشوف برضه حاجة في
+
+299
+00:26:57,680 --> 00:27:02,200
+الشرطة اللي بيسموها constants ال constant عبارة عن
+
+300
+00:27:02,200 --> 00:27:09,290
+named objectبتعمله declaration و بتديله value لكن
+
+301
+00:27:09,290 --> 00:27:12,850
+once قدته value لا تتغير قيمته و بيفيد يعني بيخلي
+
+302
+00:27:12,850 --> 00:27:23,890
+ال coding أسهل و manageable أكتر ال
+
+303
+00:27:23,890 --> 00:27:29,370
+signals بالتحديد هي ما هي لأحد أنواع ال objectsعند
+
+304
+00:27:29,370 --> 00:27:33,830
+ما أقول object يعني something some item إله اسم
+
+305
+00:27:33,830 --> 00:27:51,950
+وإله type وإله إياش type يعني
+
+306
+00:27:51,950 --> 00:27:55,330
+في ال languages عادية زي الجابة مثلا عندك ال
+
+307
+00:27:55,330 --> 00:27:59,310
+constants ال variables الفعال فيه شغلات كتيرفي ال
+
+308
+00:27:59,310 --> 00:28:05,130
+phdl في عندك ال objects التالية عندك ال signals
+
+309
+00:28:05,130 --> 00:28:11,590
+هذه object في ال phdl إلها value وممكن ال value
+
+310
+00:28:11,590 --> 00:28:15,970
+تتغير في ال future مش هيك ولا لا باستخدام ال
+
+311
+00:28:15,970 --> 00:28:18,850
+signal assignment statements وشوف نقمتل عليها
+
+312
+00:28:18,850 --> 00:28:22,510
+وحيني نتكلم عليها كتير برضه ال constant برضه
+
+313
+00:28:22,510 --> 00:28:26,680
+another type of object بس هذابتديله value of
+
+314
+00:28:26,680 --> 00:28:30,300
+decoration وما بتغيرش ال value بتاعة كده تبعته
+
+315
+00:28:30,300 --> 00:28:34,800
+later في برضه في ال wish دي ال variables ال
+
+316
+00:28:34,800 --> 00:28:38,980
+variable برضه بيكون له some current value ممكن
+
+317
+00:28:38,980 --> 00:28:44,800
+تغير فيها كمان location في ال memory تمام بتحيزه
+
+318
+00:28:44,800 --> 00:28:50,380
+زي ما هتشوف في ال processesو بتديله قيمة و لصف
+
+319
+00:28:50,380 --> 00:28:53,640
+دمعة معينة و في عليها كلام كتير يعني يعني ال
+
+320
+00:28:53,640 --> 00:28:58,900
+variables في ال VHDL في حين هنفصلها ان شاء الله في
+
+321
+00:28:58,900 --> 00:29:01,740
+file كمان ال file من ال objects من أنواع ال
+
+322
+00:29:01,740 --> 00:29:05,520
+objects اللي هي في ال VHDL ال file عبارة عن
+
+323
+00:29:05,520 --> 00:29:08,460
+sequence of values of specified type يعني sequence
+
+324
+00:29:08,460 --> 00:29:11,040
+of characters sequence of records sequence of
+
+325
+00:29:11,040 --> 00:29:14,840
+bytes sequence of كذا sequence of ايش of يعني of
+
+326
+00:29:14,840 --> 00:29:21,030
+of of values of specified typeالفايل الفايل
+
+327
+00:29:21,030 --> 00:29:26,910
+بالنسبة لل signals و ال cononsense و ال variables
+
+328
+00:29:26,910 --> 00:29:34,270
+هم اثنساجر يعني لما بشوفهم اثنساجر بيقدر احولهم من
+
+329
+00:29:34,270 --> 00:29:39,850
+اياش الى hardware لكن
+
+330
+00:29:39,850 --> 00:29:45,990
+ال files are notانا هتقول لو انت عامل object و نوع
+
+331
+00:29:45,990 --> 00:29:49,810
+file كيف هيحوله لهذا الوضع، ايش هنعمل عشان يعملك
+
+332
+00:29:49,810 --> 00:29:53,310
+file؟ و بس هو بنحط لأغراض زي ال test or في ال test
+
+333
+00:29:53,310 --> 00:29:55,290
+message بتجرع منه some information تكتبش some
+
+334
+00:29:55,290 --> 00:29:59,390
+information لكده يعني، لشرارة زي كده، لكن مش مقصود
+
+335
+00:29:59,390 --> 00:30:03,590
+منه انه في الآخر انه تتراجع يحولك إلى ايش؟ الهدوء
+
+336
+00:30:03,590 --> 00:30:08,530
+إلى gates و شغلان، تمام؟بينما ال signal زي ما
+
+337
+00:30:08,530 --> 00:30:11,990
+هنشوفه ال cononsense و ال variables can be changed
+
+338
+00:30:11,990 --> 00:30:18,130
+to hardware بيحصلها thesis تخليق تتحول إلى
+
+339
+00:30:18,130 --> 00:30:20,330
+hardware
+
+340
+00:30:24,070 --> 00:30:30,090
+طبعا اي object بال visual must be of some type وزي
+
+341
+00:30:30,090 --> 00:30:33,870
+ما قلنا ال object type يحدد ال values اللي ممكن
+
+342
+00:30:33,870 --> 00:30:38,490
+ياخدها ال object و اي عمليات اللي ممكن تعمل عليها
+
+343
+00:30:38,490 --> 00:30:45,430
+ايش ال types of ال objects ال
+
+344
+00:30:45,430 --> 00:30:50,790
+data type تبع ال objects في
+
+345
+00:30:50,790 --> 00:30:55,260
+ال scalar typeيعني ال object في أي لحظة من اللحظات
+
+346
+00:30:55,260 --> 00:30:59,180
+اللي بياخد قيمة واحدة مابتنجسمش إلى أصغر منها يعني
+
+347
+00:30:59,180 --> 00:31:03,940
+تمام؟ و هذا ممكن يكون ال numerical يعني رقمية زي
+
+348
+00:31:03,940 --> 00:31:06,720
+ال integer أو ال bit أو ال standard logic أو شغلات
+
+349
+00:31:06,720 --> 00:31:16,660
+هذه أو enumerated يعني قيمة من enumeration type
+
+350
+00:31:18,070 --> 00:31:25,230
+عارفين الواشن type اينا
+
+351
+00:31:25,230 --> 00:31:32,250
+الواشن type هيتكلم عليه كمان او في type التاني
+
+352
+00:31:32,250 --> 00:31:37,450
+composite هذا مكون مجموعة من ال elements كل
+
+353
+00:31:37,450 --> 00:31:42,730
+element له value فيه two types of ال composite
+
+354
+00:31:42,730 --> 00:31:45,870
+الارز
+
+355
+00:31:45,870 --> 00:31:50,680
+و ال recordالقرية عبارة عن مجموعة من ال elements
+
+356
+00:31:50,680 --> 00:31:52,460
+اللي هي كلها the same type
+
+357
+00:32:04,760 --> 00:32:07,780
+لكن ال elements في ال records ممكن تكون of
+
+358
+00:32:07,780 --> 00:32:11,860
+different types مش صارت تكون يعني different لكن
+
+359
+00:32:11,860 --> 00:32:15,980
+ممكن تكون ال element يقارن مقاومة من كده item ال
+
+360
+00:32:15,980 --> 00:32:19,800
+field الأولاني مثلا انتجار التاني float التالت
+
+361
+00:32:19,800 --> 00:32:29,660
+standard logic and so on في ال access type هذه
+
+362
+00:32:29,660 --> 00:32:32,820
+تشبه ال pointers و ال references في ال languages
+
+363
+00:32:34,780 --> 00:32:36,860
+الـ pointers في الـ C و ال references A في ال ..
+
+364
+00:32:36,860 --> 00:32:41,240
+في الجاب يعني ممكن احنا في ال coding بتقول ال sim
+
+365
+00:32:41,240 --> 00:32:45,080
+مش هيمور علينا لكن in case you want this kind of
+
+366
+00:32:45,080 --> 00:32:48,760
+type بتقدر تستخدمه اذا بدك تعمل reference ل
+
+367
+00:32:48,760 --> 00:32:54,480
+integer ل float لكذا بتقدر تستخدم ال axis type
+
+368
+00:32:54,480 --> 00:33:00,200
+بيسموه axis type تمام في ال file type ال file A
+
+369
+00:33:00,200 --> 00:33:04,390
+typeهذا يعطيك اكسس لـ objects اللي فيها طبعا
+
+370
+00:33:04,390 --> 00:33:08,610
+sequence of values objects على ال disk هتكون زي ما
+
+371
+00:33:08,610 --> 00:33:12,010
+قلنا ال
+
+372
+00:33:12,010 --> 00:33:14,630
+value تبع لو ال object هو file type ايش بقى تبعته
+
+373
+00:33:14,630 --> 00:33:18,290
+هي ال sequence of values اللي حاليا فيه كل
+
+374
+00:33:18,290 --> 00:33:21,670
+sequence of values اللي في ال object file هي
+
+375
+00:33:21,670 --> 00:33:28,270
+القيمة بتكون تبعته في protected types احنا هنا مش
+
+376
+00:33:28,270 --> 00:33:33,490
+هنستخدمهالكن لما نتكلم على abotic systems هنشوف
+
+377
+00:33:33,490 --> 00:33:35,210
+يعني إيش ال protection ويعني إيش atomic ويعني إيش
+
+378
+00:33:35,210 --> 00:33:38,090
+exorcism احنا جيت بدنا بال concurrency قولنا المرة
+
+379
+00:33:38,090 --> 00:33:41,170
+اللي فاتت لكن على جال in our course اللي بيشتغل
+
+380
+00:33:41,170 --> 00:33:45,030
+هذا مش هيلزمنا ال protected type اللي هو ده على
+
+381
+00:33:45,030 --> 00:33:49,750
+جال في ال designs اللي هنشوف بتفيد هذه في ال .. في
+
+382
+00:33:49,750 --> 00:33:54,390
+ال concurrency تمام و اللي هتكلم عليها كتير في ال
+
+383
+00:33:54,390 --> 00:33:56,210
+abotic ايش systems
+
+384
+00:34:01,000 --> 00:34:04,160
+من ال types اللى فاتوا فقط مين اللى ممكن تعملوا
+
+385
+00:34:04,160 --> 00:34:11,040
+synthesis فقط اللى هو ال scalar و ال composite ال
+
+386
+00:34:11,040 --> 00:34:18,960
+scalar و ال composite تمام بينما ال types الأخرى
+
+387
+00:34:18,960 --> 00:34:23,340
+are not synthesizable اقول file type فعلي يعني
+
+388
+00:34:23,340 --> 00:34:25,220
+بتعملوا algorithm مابتحولش
+
+389
+00:34:27,860 --> 00:34:33,760
+access type نقول access type
+
+390
+00:34:33,760 --> 00:34:39,680
+reference يعني عنوان إيش عنوان إيش reference أو
+
+391
+00:34:39,680 --> 00:34:43,340
+يعني عنوان إيش عنوان إيش فهم فقط اللي بيعملهم
+
+392
+00:34:43,340 --> 00:34:49,540
+متسازمين اللي هو ال scalar and ال composite and ال
+
+393
+00:34:49,540 --> 00:34:56,420
+composite strong typing نقول
+
+394
+00:34:56,420 --> 00:34:57,600
+على ال VHDL
+
+395
+00:35:00,360 --> 00:35:03,880
+اللي بقالك احنا في المساقى هادا احنا او في اي مجال
+
+396
+00:35:03,880 --> 00:35:08,980
+.. we are not just اللي هي writing code بقالك اه
+
+397
+00:35:08,980 --> 00:35:11,040
+احنا المضروع ال code مش الجاضية ال code لك بقى
+
+398
+00:35:11,040 --> 00:35:14,580
+تفهم انت لو هضهر ال semantics تبع الكلام هاد كله
+
+399
+00:35:14,580 --> 00:35:17,880
+شايفه ولا ايه نعم لإن الكلام .. بركز كتير على
+
+400
+00:35:17,880 --> 00:35:22,420
+الكلام هاد لإنك once فهمته و صار في راسك كده هذا
+
+401
+00:35:22,420 --> 00:35:25,740
+بال coding ولا ايش بعد كده لما تفهم الحاجات
+
+402
+00:35:25,740 --> 00:35:31,740
+الدقيقة تمام؟ okayيعني ممكن ال usual مثلا البعض
+
+403
+00:35:31,740 --> 00:35:34,520
+على طول بيخش بيفط الحاجات هذه بيخش على طول في ال
+
+404
+00:35:34,520 --> 00:35:37,240
+coding و الشيء هذه غير ما طالب يكون يفهم ال
+
+405
+00:35:37,240 --> 00:35:40,700
+semantics تبع الدقائق هذه الشيء الصغير يعني لأن من
+
+406
+00:35:40,700 --> 00:35:44,380
+غيرها انت مابصيرش engineer اصلا من غير ما تصبح
+
+407
+00:35:44,380 --> 00:35:49,180
+انجنير بغير ما تعرف التفاصيل يعني ال visual aid
+
+408
+00:35:49,180 --> 00:35:54,320
+بيقول عليها strongly typed يعني بتدق كتير على ال
+
+409
+00:35:54,320 --> 00:35:59,940
+data types لو استخدمت expressionإذا استخدمت فيه
+
+410
+00:35:59,940 --> 00:36:07,860
+الـ different الـ data types إذا
+
+411
+00:36:07,860 --> 00:36:14,140
+كنت في الـ expression استخدمت different data types
+
+412
+00:36:14,140 --> 00:36:19,260
+أو أثناء ال simulation وجدت انك for some data type
+
+413
+00:36:19,260 --> 00:36:22,000
+استخدمت قيمة مش في ال range برا ال range بتديلك
+
+414
+00:36:22,000 --> 00:36:26,800
+error messageإذا جدر يكتشفه في ال compilation ال
+
+415
+00:36:26,800 --> 00:36:30,920
+compiler بديلك error لكن إذا عدى عليه في ال
+
+416
+00:36:30,920 --> 00:36:33,200
+compiler يعني في ال compiler مش مبين أثناء ال
+
+417
+00:36:33,200 --> 00:36:36,360
+simulation ال out of range بتظهر في العادة أثناء
+
+418
+00:36:36,360 --> 00:36:39,680
+ال simulation يعني القيم بتضايق من الحساب و you
+
+419
+00:36:39,680 --> 00:36:45,280
+assign it to some مثلا اللي هو signal أو كده
+
+420
+00:36:45,280 --> 00:36:47,640
+وتبالغ أنه ال signal اللي انت عارفها ال range
+
+421
+00:36:47,640 --> 00:36:52,280
+تبعها من واحد لعشر طلعت القيم عشرينفي الحالة دي
+
+422
+00:36:52,280 --> 00:36:57,440
+كانت بتكتب فقط الـ AS at runtime أثناء السيموليشيا
+
+423
+00:36:57,440 --> 00:37:05,800
+ماشي الحال و التالي بيبقى ان هو single type لو انت
+
+424
+00:37:05,800 --> 00:37:09,620
+في عندك ال integer ال integer value zero و ال real
+
+425
+00:37:09,620 --> 00:37:13,640
+number zero point zero و ال bit value zero هدول
+
+426
+00:37:13,640 --> 00:37:18,440
+مختلفين ماهواش
+
+427
+00:37:18,440 --> 00:37:23,930
+نفس ال typeهذه integer وهذه float وهذه air وهذه
+
+428
+00:37:23,930 --> 00:37:27,430
+bit ماهماش
+
+429
+00:37:27,430 --> 00:37:33,170
+مختلفين different values هذا بيسهل على ال compiler
+
+430
+00:37:33,170 --> 00:37:42,250
+انه يطلع errors طبعا
+
+431
+00:37:42,250 --> 00:37:47,250
+اي object عشان تستخدمه بدك في الأول تعمله
+
+432
+00:37:47,250 --> 00:37:47,610
+declaration
+
+433
+00:37:50,410 --> 00:37:56,510
+الـ declaration بتحط في اسم ال object و data type
+
+434
+00:37:56,510 --> 00:38:01,530
+تبعه ال type و ال initial value إذا بدك
+
+435
+00:38:18,020 --> 00:38:20,920
+chapter هذا هيخصصه لل signals and consonants
+
+436
+00:38:20,920 --> 00:38:28,180
+objects of scalar and composite types يعني بيقولك
+
+437
+00:38:28,180 --> 00:38:34,940
+ال consonants و ال signals مش ممكن تكون of axis
+
+438
+00:38:34,940 --> 00:38:39,020
+type نفكر بالنسبة لل constant بيقولها ال constant
+
+439
+00:38:39,020 --> 00:38:44,640
+ال constant عبارة عن constant اشفى ديته عشان يسهل
+
+440
+00:38:44,640 --> 00:38:47,780
+عملية ال codingاللي في ال compilation ايش بيسوي ال
+
+441
+00:38:47,780 --> 00:38:53,260
+compiler في ال constant؟ ايوة مطرح بيلاقي بيشيله و
+
+442
+00:38:53,260 --> 00:38:57,260
+بيحط قيمته بتوع ال compiled مظبوط يعني اذا انت
+
+443
+00:38:57,260 --> 00:39:01,040
+عملت اي object constant بيحجز اسمه لكشف ال memory
+
+444
+00:39:01,040 --> 00:39:05,880
+و بيديها اسم ال constant لأ مظبوط ولا عشان هيك
+
+445
+00:39:05,880 --> 00:39:10,400
+مدفعش تعمل له referenceما هو لأ بعد كده هيكون hard
+
+446
+00:39:10,400 --> 00:39:12,580
+coded في ال instructions انت فاكرين لما درستوا اسم
+
+447
+00:39:12,580 --> 00:39:15,360
+ال language مش بيكون ال instruction مكون من كذا
+
+448
+00:39:15,360 --> 00:39:20,100
+field اللي هو ب code و إذا في address part او two
+
+449
+00:39:20,100 --> 00:39:22,940
+address parts و كندسة و شغلات و قصص يكون ال
+
+450
+00:39:22,940 --> 00:39:25,560
+instruction بعد كده جزء من ال instruction نفسه
+
+451
+00:39:25,560 --> 00:39:28,720
+بظبط و لا و ال instruction ماخد مثلا one word او
+
+452
+00:39:28,720 --> 00:39:32,520
+two words او كده لكن ما بيحجزش memory question
+
+453
+00:39:32,520 --> 00:39:35,600
+محدد في ال memory في ال RAM بيديله اسم تبع
+
+454
+00:39:35,600 --> 00:39:38,820
+الconcept اللي عندتهكل ما يفعله أثناء الـ
+
+455
+00:39:38,820 --> 00:39:43,220
+compilation انه يزيل كل ما كان ظهر في ال constant
+
+456
+00:39:43,220 --> 00:39:48,500
+اسمه ويضع فيه قيمته لذلك لا يمكنك أن تكون انه
+
+457
+00:39:48,500 --> 00:39:56,440
+access type يعني reference نبدأ
+
+458
+00:39:56,440 --> 00:40:02,640
+بال signal objects كنا
+
+459
+00:40:02,640 --> 00:40:05,880
+قولنا ان ال parts في design entity عبارة عن
+
+460
+00:40:05,880 --> 00:40:06,900
+signals
+
+461
+00:40:09,850 --> 00:40:13,550
+و التحديد external signals لأن هم يعتبروا الـ
+
+462
+00:40:13,550 --> 00:40:18,390
+external view تبع ال unit مش هيك لكن احنا بساطة
+
+463
+00:40:18,390 --> 00:40:24,010
+هنقولهم ايش اللي هي pods لكن
+
+464
+00:40:24,010 --> 00:40:28,470
+اذا في signals داخلية زي ال signals اللي بنحطها في
+
+465
+00:40:28,470 --> 00:40:32,310
+decorative part تبع ال architecture هدول local او
+
+466
+00:40:32,310 --> 00:40:37,270
+internal ايه signals are not seen from outside ال
+
+467
+00:40:37,270 --> 00:40:43,980
+design entityلأنهم ليسوا انترنت لأنهم ليسوا انترنت
+
+468
+00:40:43,980 --> 00:40:50,460
+كل
+
+469
+00:40:50,460 --> 00:40:55,680
+signal انت بتعملها declaration فيه لها scope او
+
+470
+00:40:55,680 --> 00:41:01,340
+name space اللي هو ايش ال scope او ال area او
+
+471
+00:41:01,340 --> 00:41:05,100
+المنطقة اللي ممكن تعمل فيها referencing لل signal
+
+472
+00:41:05,100 --> 00:41:10,500
+تستخدمها فيها يعنيونقول ان ال signal is visible
+
+473
+00:41:10,500 --> 00:41:15,560
+يعني هي مشيوفة في ال .. في ال .. في ال scope اللي
+
+474
+00:41:15,560 --> 00:41:18,320
+هو تبعها زي ال programming language اللي هي
+
+475
+00:41:18,320 --> 00:41:22,100
+العادية outside the scope it is unknown يعني اللي
+
+476
+00:41:22,100 --> 00:41:25,820
+حاولت تعملها اكس او outside ال scope بيديله
+
+477
+00:41:25,820 --> 00:41:28,840
+compilation error it is at compilation time طبعا
+
+478
+00:41:28,840 --> 00:41:31,280
+مش محتاج يستنى غاية yes اللي هو simulation
+
+479
+00:41:34,580 --> 00:41:42,140
+الـ scope بتحكم في وين انت بتعملها declaration الـ
+
+480
+00:41:42,140 --> 00:41:46,240
+signal can be declared بأماكن عديدة ممكن تعملها
+
+481
+00:41:46,240 --> 00:41:53,720
+declaration بال creative part تبع ال entity زي ال
+
+482
+00:41:53,720 --> 00:41:58,040
+ports ممكن بال creative part تبع ال architecture
+
+483
+00:41:58,040 --> 00:42:02,200
+تمام؟
+
+484
+00:42:02,680 --> 00:42:09,680
+ممكن في package declaration package declaration
+
+485
+00:42:09,680 --> 00:42:14,860
+بالنسبالى
+
+486
+00:42:14,860 --> 00:42:22,180
+ال parts اللى بتحطهم في ال declaration انت شايفهم
+
+487
+00:42:22,180 --> 00:42:27,820
+مين في
+
+488
+00:42:27,820 --> 00:42:31,620
+نفس ال entity اللى عامل لهم declaration
+
+489
+00:42:33,270 --> 00:42:39,810
+وفي أي architecture associated مع ال entity هذه مش
+
+490
+00:42:39,810 --> 00:42:43,030
+كده لما تتعرفي في architecture بتقول of و بعدها
+
+491
+00:42:43,030 --> 00:42:46,990
+اسم ال entity تمام once ده كانت اسم ال entity ال
+
+492
+00:42:46,990 --> 00:42:50,790
+parts اللي معرفين في ال entity هذه اللي انت سميتها
+
+493
+00:42:50,790 --> 00:42:54,550
+بكون ال body بتاع ال architecture جزء من ال score
+
+494
+00:42:54,550 --> 00:43:01,800
+تبعها تمام ولا معناته ال parts are visibleفي ال
+
+495
+00:43:01,800 --> 00:43:06,500
+entity اللى اتعرفت فيهم و اي architecture استخدمته
+
+496
+00:43:06,500 --> 00:43:09,880
+تمام
+
+497
+00:43:09,880 --> 00:43:17,400
+كنا
+
+498
+00:43:17,400 --> 00:43:20,280
+شوفنا في ال indirect اللى هي component in
+
+499
+00:43:20,280 --> 00:43:23,480
+association انه ممكن انه انه بنعمل declaration
+
+500
+00:43:23,480 --> 00:43:26,100
+لكمبوننت في ال decorative part تبع architecture
+
+501
+00:43:26,100 --> 00:43:31,940
+فاكرين المقال الفاتر صح جبل beginفي الحالة هذه كل
+
+502
+00:43:31,940 --> 00:43:36,500
+ال pores تبعت ال components are visible وين في ال
+
+503
+00:43:36,500 --> 00:43:40,000
+architecture نفسه اللي انت عملت فيها declaration
+
+504
+00:43:40,000 --> 00:43:46,440
+لل components لكن
+
+505
+00:43:46,440 --> 00:43:51,380
+لو
+
+506
+00:43:51,380 --> 00:43:55,960
+في signal انت عاملها declaration في ال decorative
+
+507
+00:43:55,960 --> 00:43:58,620
+part تبع ال architecture هذا بتكون وين فقط مشيوفة
+
+508
+00:43:59,870 --> 00:44:22,630
+بس داخل ال architecture نفسها طبعتها هدا
+
+509
+00:44:22,630 --> 00:44:25,950
+message جديد علينا تبع ال pass مش هن carryه
+
+510
+00:44:46,010 --> 00:44:51,130
+هنشوف ال example هذا برضه و لا تضرش هنشوف اللي هو
+
+511
+00:44:51,130 --> 00:44:56,430
+بدي
+
+512
+00:44:56,430 --> 00:45:02,850
+اعمل comparator بيقارن between ال X and ال Y just
+
+513
+00:45:02,850 --> 00:45:08,670
+two single bits if they are equal بيديك واحد اذا
+
+514
+00:45:08,670 --> 00:45:13,940
+واش بيديك ايه؟ Zero هذي truth tableإذا الـ main
+
+515
+00:45:13,940 --> 00:45:18,700
+terms تبعونا هذا وهذا x' y' وxy مش هيك two من
+
+516
+00:45:18,700 --> 00:45:25,640
+terms فلو أجى يعمل ال entity declaration بده parse
+
+517
+00:45:25,640 --> 00:45:31,380
+ال x and a في ال y in قولنا ال in هذه optional لو
+
+518
+00:45:31,380 --> 00:45:34,760
+مكتبنهاش يعترفوا يقولوا in لكن it is preferred انك
+
+519
+00:45:34,760 --> 00:45:41,040
+تكتب ال mode بشكل صريح standard logicبعد الـ Equal
+
+520
+00:45:41,040 --> 00:45:52,540
+Output هذا Out Standard Logic الـ
+
+521
+00:45:52,540 --> 00:45:56,140
+Architecture تلاحظ هالجهة ال Post هدول X و Y
+
+522
+00:45:56,630 --> 00:45:58,910
+declared في ال entity معناته ال architecture هذه
+
+523
+00:45:58,910 --> 00:46:02,850
+استخدمت data flow نفس استخدام ال compare entity
+
+524
+00:46:02,850 --> 00:46:08,450
+معناته ال x and y and ال out كمان are seen here مش
+
+525
+00:46:08,450 --> 00:46:10,990
+هيكوا ال and ال equal are seen here مش هيكوا ايه
+
+526
+00:46:10,990 --> 00:46:16,790
+لأ ده اللي جدر يكتب equal لو ال equal poor في ال
+
+527
+00:46:16,790 --> 00:46:18,770
+entity هذه و ال entity هذه مستخدمها ال compare
+
+528
+00:46:18,770 --> 00:46:24,730
+equals not x what is x وين ال x ال declared في ال
+
+529
+00:46:24,730 --> 00:46:28,060
+entity هذهطب أنت هذي اللي هي ال compiler مش هيكوية
+
+530
+00:46:28,060 --> 00:46:31,380
+لأ اللي هي نفسها ده معناته يعني مستخدمها في ال
+
+531
+00:46:31,380 --> 00:46:34,620
+scope تبعها و تالي ال compiler مش حيشكي مش هيكوية
+
+532
+00:46:34,620 --> 00:46:39,580
+لأ نفس الاشي المسلمين لل y هنا و ال x و ال y هنا
+
+533
+00:46:39,580 --> 00:46:44,620
+كان
+
+534
+00:46:44,620 --> 00:46:49,000
+ممكن بدل ما تحط كذا object و بعدين ال mode و ال
+
+535
+00:46:49,000 --> 00:46:57,420
+type تبعهم تصلهم بأكتر من سطرهذه الناحية تنظيمية
+
+536
+00:46:57,420 --> 00:47:01,980
+يعني مش أكتر تمام؟ ممكن أقول ال XN standard logic
+
+537
+00:47:01,980 --> 00:47:05,680
+سيمي كولون ال YN standard logic و كده يعني ممكن
+
+538
+00:47:05,680 --> 00:47:10,460
+بتفيد لما ال names تستخدموا تكون طويلة اسمها ال
+
+539
+00:47:10,460 --> 00:47:13,260
+objects تكون ال description تبقى أكتر و فيها
+
+540
+00:47:13,260 --> 00:47:19,210
+..يلها طول معينأوضح و more readable انك تحط كل
+
+541
+00:47:19,210 --> 00:47:24,370
+item كل object في one line لكن لو أسيته بنفس الأدا
+
+542
+00:47:24,370 --> 00:47:30,230
+there is no problem يعني بينفع هنا حتى عشان for
+
+543
+00:47:30,230 --> 00:47:33,770
+your information بينفع أقوله ال S بعد ال S أحط
+
+544
+00:47:33,770 --> 00:47:36,070
+space و أكتب ال part و كده كده سطر واحد خلّي كله
+
+545
+00:47:36,070 --> 00:47:38,570
+براجره واحدة و لا أكتب شر في الأخر اكتبها هنا و
+
+546
+00:47:38,570 --> 00:47:41,050
+لازم و بعد بينفع بس العياب بقى تسيب فقط اللي هي
+
+547
+00:47:41,050 --> 00:47:45,670
+ash ال derivative اللي هو ash white space white
+
+548
+00:47:45,670 --> 00:47:54,270
+ashwhite space ايش ال white space؟ بس السبب اللي
+
+549
+00:47:54,270 --> 00:47:56,810
+.. البدأ اصلا بيشوف حاجة white space ايوة لبعض ..
+
+550
+00:47:56,810 --> 00:48:00,830
+ايش in terms of characters ال white space؟ ال
+
+551
+00:48:00,830 --> 00:48:03,370
+white space اما انه ال space بعض ال space العادي
+
+552
+00:48:03,370 --> 00:48:09,570
+او اللي هو التهب او ال return ال return new line
+
+553
+00:48:09,570 --> 00:48:14,290
+او new line هذه كلها تفترض white ايش؟ white spaces
+
+554
+00:48:15,160 --> 00:48:23,420
+white ash spaces هذا
+
+555
+00:48:23,420 --> 00:48:27,360
+يمكن لو انت بتحط comment هنا مرات بديلك وصفة مش
+
+556
+00:48:27,360 --> 00:48:35,540
+هيك ولا يكون مفيد يعني اتلاحظ
+
+557
+00:48:35,540 --> 00:48:41,200
+بالنسبة لل ports كنا بنشي الكلمة signal لأنه اصلا
+
+558
+00:48:41,200 --> 00:48:44,310
+هي في ال definition ال formalit is optional
+
+559
+00:48:44,310 --> 00:48:47,870
+between the square brackets و لأنه احنا معروف
+
+560
+00:48:47,870 --> 00:48:51,130
+بالنسبالي ان ال post ده دايما كلها عارفه عارفه ال
+
+561
+00:48:51,130 --> 00:48:54,630
+signals و بتاعة ليه مابلزمش انك تحطها لإن كلهم
+
+562
+00:48:54,630 --> 00:48:57,710
+عارفو ال signals و احنا عادي عارفينها
+
+563
+00:49:21,970 --> 00:49:24,530
+و مرة تانية بنقول ان ال signal كان بي decode في
+
+564
+00:49:24,530 --> 00:49:27,730
+نفس ال architecture مش هي هو لأ بي decode في part
+
+565
+00:49:27,730 --> 00:49:30,290
+تبعي اللي هو ال architecture سينتاكس تبعها خلينا
+
+566
+00:49:30,290 --> 00:49:36,550
+نشوف سينتاكس تبعها تكتب
+
+567
+00:49:36,550 --> 00:49:43,250
+signal و fire list يعني كده signal ورا بعض بينهم
+
+568
+00:49:43,250 --> 00:49:46,490
+كمه بين كل واحد و التاني بعدين ال type subtype
+
+569
+00:49:46,490 --> 00:49:51,420
+indication وممكن تدى initial valueب static
+
+570
+00:49:51,420 --> 00:49:59,420
+suppression تمام؟
+
+571
+00:49:59,420 --> 00:50:08,400
+بس
+
+572
+00:50:08,400 --> 00:50:12,620
+كلمة سجن في الحال عادي is mandatory يعني إجبارية
+
+573
+00:50:12,620 --> 00:50:16,780
+لازم تحطها مش هيك وقتها ماهياش optional و اتلاحظ
+
+574
+00:50:16,780 --> 00:50:24,050
+ما بنحددش mode لأنه ماهياش هياشمايهاش port هذه الـ
+
+575
+00:50:24,050 --> 00:50:28,090
+internal مايهاش signal تلعب في ال syntax اللى
+
+576
+00:50:28,090 --> 00:50:31,550
+تحتها قبل شوية مافيش port لا in ولا out ولا ايش
+
+577
+00:50:31,550 --> 00:50:41,070
+تمام تالي مالهاش mode وإذا
+
+578
+00:50:41,070 --> 00:50:44,770
+بدك تديها signal initial value و بتستخدم سيمبولها
+
+579
+00:50:44,770 --> 00:50:50,310
+ده كله وراه يساوي بنوا في ال assignment لل signal
+
+580
+00:50:52,670 --> 00:51:00,390
+اللي هي علامة ال .. اي نعم اللي هي ال symbol هذا
+
+581
+00:51:00,390 --> 00:51:09,050
+less than و less than less than و ال equal و
+
+582
+00:51:09,050 --> 00:51:11,970
+كنا بيقولنا من زمان ان ال initial values لو انت
+
+583
+00:51:11,970 --> 00:51:15,310
+قديت signal ال initial value هذا فقط is used اثناء
+
+584
+00:51:15,310 --> 00:51:21,720
+ال ايش ال simulation ال things are are ignoredمش
+
+585
+00:51:21,720 --> 00:51:28,920
+عاوزة اذا كانت مطافقة مع هذا الستاندورت، فهو يغيّر
+
+586
+00:51:28,920 --> 00:51:34,020
+قيمة الواقعية وهناك
+
+587
+00:51:34,020 --> 00:51:38,840
+سبب لذلك لأنك عندما تقوم بتعمل تسيزيز لماذا تقوم
+
+588
+00:51:38,840 --> 00:51:43,880
+بتعملها اقنع؟ تقوم بتعمل تسيزيز لانه
+
+589
+00:51:43,880 --> 00:51:49,740
+عندما تقوم التسيزيز بيحول هذا الكلام لـ Logic
+
+590
+00:51:51,060 --> 00:51:53,900
+لما تريدي تشغل ال logic ايش ضمانه الا اول ما يشتغل
+
+591
+00:51:53,900 --> 00:51:58,140
+هيكون ال signal اللي تمديها انش ال value هيكون ال
+
+592
+00:51:58,140 --> 00:52:03,240
+value اللي انت حددتها بال file لذلك
+
+593
+00:52:03,240 --> 00:52:07,740
+they are not here لازمهم لان بعد كده ال input
+
+594
+00:52:07,740 --> 00:52:10,980
+بيبين ان هو input اللي هيعمله ال drive هي ال input
+
+595
+00:52:10,980 --> 00:52:14,700
+اللي هيخشله شوه ال input جاي من ال stage قبله او
+
+596
+00:52:14,700 --> 00:52:17,420
+انت هتوصله مع اي input جاي من ال sensor جاي من كذا
+
+597
+00:52:17,420 --> 00:52:22,790
+جاي من ال keyboardلو كان عندك component و انا فيه
+
+598
+00:52:22,790 --> 00:52:26,170
+مثلا part أعملته و كان يدخل value بيجي ال
+
+599
+00:52:26,170 --> 00:52:29,570
+sensitizer مفتوض مثلا ان انا مهمل و مش شابه مع
+
+600
+00:52:29,570 --> 00:52:32,270
+حاجة، يروح يشوف على قيمة default كبارك، اذا كان
+
+601
+00:52:32,270 --> 00:52:38,270
+صفر او واحد، ماهو مفيدة في هذه الحالة؟ ال .. ال ..
+
+602
+00:52:38,270 --> 00:52:44,710
+ال .. ايش اللي بي .. اللي بيصير؟ لو
+
+603
+00:52:44,710 --> 00:52:52,770
+انت ال .. في inputو طب ماشي يعني هو initial value
+
+604
+00:52:52,770 --> 00:52:55,410
+هيكون بواحد بعد كده هيصير بكم؟ هيظل زي ما هو؟ هيظل
+
+605
+00:52:55,410 --> 00:52:58,090
+زي ما هو انا مهمله لأ اعملكم بورا انتوا باستخدام
+
+606
+00:52:58,090 --> 00:53:04,590
+ال structure ال picture و اعملكم مهمله هذا ال
+
+607
+00:53:04,590 --> 00:53:08,430
+input يعني تعتمد على default value بتاعك تمام بس
+
+608
+00:53:08,430 --> 00:53:12,450
+هذا هيفيد اسفل ال synthesis تمام؟ هيخلي لكيا بواحد
+
+609
+00:53:12,450 --> 00:53:15,610
+القيم اللي هتخليها لكى خلال اللي هو الشهر لما
+
+610
+00:53:15,610 --> 00:53:18,920
+تتشابكوا في الآخر بتشابكوا بالواحد من دا كياانت
+
+611
+00:53:18,920 --> 00:53:25,320
+كهردوية .. ايوة اه في الاخر .. اه في الاخر لما
+
+612
+00:53:25,320 --> 00:53:28,760
+بتبتدعي تشابكوا بتشابكوا بالقيمة اللي .. بس حتى هي
+
+613
+00:53:28,760 --> 00:53:32,480
+.. يعني انت ال .. اذا انت كموات مش تخدمها اللي هو
+
+614
+00:53:32,480 --> 00:53:40,120
+جاهزة، ايش اللي بيصير؟ يعني يمكن في
+
+615
+00:53:40,120 --> 00:53:43,600
+الكتاب هذا مش متصور انه عملها في .. كان في ال
+
+616
+00:53:43,600 --> 00:53:48,210
+references تانيةلو انت في اشي ماديله initial value
+
+617
+00:53:48,210 --> 00:53:51,050
+و ال value ماتتغيرش باللي هو بالمرة في ال design
+
+618
+00:53:51,050 --> 00:53:53,870
+ساعتها بيشيله بيعمل reduction لل hardware و بيشيل
+
+619
+00:53:53,870 --> 00:53:59,670
+ال input اصلا واخد بالك اش لزومه اصلا اما لو انت
+
+620
+00:53:59,670 --> 00:54:04,870
+في system و هذا دايما طول حياته بواحد ال input اذا
+
+621
+00:54:04,870 --> 00:54:06,790
+بيقدر يشيل input هذا و يعمل design على انه يعيش
+
+622
+00:54:06,790 --> 00:54:11,110
+علينا هو ده مش موجود اصلا هذا في ال automation في
+
+623
+00:54:11,110 --> 00:54:14,440
+ال senses واخد بالكIt doesn't change ليش يظلوا
+
+624
+00:54:14,440 --> 00:54:18,000
+اصلا واحدين؟ ينشعلوا اصلا و يعملوا شيء ان هو هذي
+
+625
+00:54:18,000 --> 00:54:24,180
+بس موجود، تمام ولا؟ اه و فعلا ال professor بتعمل
+
+626
+00:54:24,180 --> 00:54:29,080
+هيك يعني، بقالك؟ في مراحل من optimization إذا في
+
+627
+00:54:29,080 --> 00:54:34,180
+إيش fixed بيشيله، تمام؟ و بيعمل hardware على إنه
+
+628
+00:54:34,180 --> 00:54:36,840
+كامل أو إنه موجود و كان بواحد، بس بيشيلوا يعني في
+
+629
+00:54:36,840 --> 00:54:39,420
+ال .. مضطرش في ال hardware، تمام؟
+
+630
+00:54:42,140 --> 00:54:45,060
+لكن لو انت في عندك component فعلا خلاص هي هيك و
+
+631
+00:54:45,060 --> 00:54:48,100
+قولها انت و اشتخدمه و تعمل حسابك عشان يشتغل بجهة
+
+632
+00:54:48,100 --> 00:54:51,280
+الشغ�� لازم يكون بواحد لما تشتغل .. لما تحط ال
+
+633
+00:54:51,280 --> 00:55:07,460
+hardware بتخلي .. بتعمل ال driving بواحد جاريك
+
+634
+00:55:07,460 --> 00:55:12,260
+اذا انت بتكتب descriptionوبداك ياتكون compliant مع
+
+635
+00:55:12,260 --> 00:55:15,220
+ال standard هذا يعني متوافق معاه متوافق معاه
+
+636
+00:55:15,220 --> 00:55:19,100
+ماتحطش initial values لل signals او حتى ال
+
+637
+00:55:19,100 --> 00:55:21,880
+variables ال variables زي ما هتشوف بعد كده تبقى
+
+638
+00:55:21,880 --> 00:55:32,740
+قطيها برضه initial values طب
+
+639
+00:55:32,740 --> 00:55:37,540
+لو انت مش حاطط initial value تمام
+
+640
+00:55:46,670 --> 00:55:51,850
+عشان تعمل simulation لازم يبدأ من قيم معين وال
+
+641
+00:55:51,850 --> 00:55:56,870
+simulation بيبدأ لل inputs قيم معينة وبعد ال time
+
+642
+00:55:56,870 --> 00:56:01,270
+بيشوف الأوتوت و بيمشي و بكمل ال simulation فاش
+
+643
+00:56:01,270 --> 00:56:05,560
+بيساوي في الحالة دي؟لأغراض اللي هو ال simulation
+
+644
+00:56:05,560 --> 00:56:09,620
+وروح simulator من عنده وبيحط ال initial value ال
+
+645
+00:56:09,620 --> 00:56:11,720
+initial value بتكون هذه عبارة عن ايش؟ عبارة عن
+
+646
+00:56:11,720 --> 00:56:16,120
+بتسوي leftmost value في ال range تبع ال type و ال
+
+647
+00:56:16,120 --> 00:56:21,880
+signal يعني مثلا ال natural data type بيبدأ من كام
+
+648
+00:56:21,880 --> 00:56:27,440
+natural؟ من zero و واحد اتنين تلتة اربع صح؟ بتقول
+
+649
+00:56:27,440 --> 00:56:29,500
+leftmost في ال .. ال value ناحية الشمال خالص هي
+
+650
+00:56:29,500 --> 00:56:34,800
+قيمتها بكم؟ ب zeroطبعا فلو انت في index signal و
+
+651
+00:56:34,800 --> 00:56:37,820
+ال data تبعها is natural و انت مش هديها initial
+
+652
+00:56:37,820 --> 00:56:41,000
+value ساعات سبنتك لما يجي يبدأ انت من اول قيمة
+
+653
+00:56:41,000 --> 00:56:44,760
+يخليها بكم Zero لان ال left most value of this
+
+654
+00:56:44,760 --> 00:56:51,500
+data type is Zero و كذا اي data type يكون اللي هو
+
+655
+00:56:51,500 --> 00:56:56,860
+range اللي هو left most و اللي هو right most فديها
+
+656
+00:56:56,860 --> 00:57:23,780
+left mostvalue تمام؟ اوكي ماشي الـ
+
+657
+00:57:23,780 --> 00:57:28,410
+comparator اللي شوفنا كان فيه فعلا single statusو
+
+658
+00:57:28,410 --> 00:57:30,590
+مستخدم data flow style بس مش واضح ان ال data flow
+
+659
+00:57:30,590 --> 00:57:33,630
+بيبوضح لما يكون لك كذا ياش كذا statement مش هيك و
+
+660
+00:57:33,630 --> 00:57:37,830
+الان لكن احنا يعني لحتى الان طالما ما استخدمتش
+
+661
+00:57:37,830 --> 00:57:47,050
+behavioral لا process ولا structure و
+
+662
+00:57:47,050 --> 00:57:52,410
+صفت حتى لو على single assignment statement بيقولوا
+
+663
+00:57:52,410 --> 00:57:57,250
+بيقولوا عليه data ياش data flowلكن عشان كلمة flow
+
+664
+00:57:57,250 --> 00:58:00,570
+نفسها تبقى نحي اكتر، لازم تكون اكتر من ايش؟ من ال
+
+665
+00:58:00,570 --> 00:58:02,930
+statement عشان يكون فيه flow اصلا مش هيكوا ايلا
+
+666
+00:58:02,930 --> 00:58:10,250
+ايلا دلوقتي اعملك ال .. ال .. ال comparator ب data
+
+667
+00:58:10,250 --> 00:58:14,070
+flow style اوضح من الاولاني دلوقتي اعملك ال .. ال
+
+668
+00:58:14,070 --> 00:58:14,110
+الاولاني دلوقتي اعملك ال data flow style اوضح من
+
+669
+00:58:14,110 --> 00:58:17,090
+الاولاني دلوقتي اعملك ال data flow style اوضح من
+
+670
+00:58:17,090 --> 00:58:18,230
+الاولاني دلوقتي اعملك ال data flow style اوضح من
+
+671
+00:58:18,230 --> 00:58:18,250
+الاولاني د
+
+672
+00:58:25,560 --> 00:58:30,380
+هي ال ports زي ما هم مادغيروش بس عمللي هنا في ال
+
+673
+00:58:30,380 --> 00:58:34,140
+architecture two
+
+674
+00:58:34,140 --> 00:58:38,800
+signals ال x bar و ال y bar standard logic ال x
+
+675
+00:58:38,800 --> 00:58:41,860
+bar بيسوي not x و ال y bar بيسوي not y و ال equal
+
+676
+00:58:41,860 --> 00:58:49,180
+بيسوي كده الشهد هنا انه عرفلي هدول في ال
+
+677
+00:58:49,180 --> 00:58:53,950
+architecture declarative partبذلك يعتبر دول
+
+678
+00:58:53,950 --> 00:59:00,250
+internal signals إيش ال scope تبعهم من وين لوين من
+
+679
+00:59:00,250 --> 00:59:04,850
+ال beginning ل ال end بذلك نفع يستخدمهم هنا هاي ال
+
+680
+00:59:04,850 --> 00:59:10,810
+X bar ال reference هنا بينفع لأن هي declared هنا
+
+681
+00:59:10,810 --> 00:59:17,290
+وعمال بيستخدمها في ال scope تبعها معناته ال
+
+682
+00:59:17,290 --> 00:59:22,690
+compiler will not complain مش هيشكمش عاقبه ايه لأ
+
+683
+00:59:22,690 --> 00:59:25,350
+و كده بالسلامين قالوا يبقوا عابرون نفس الاشي اللي
+
+684
+00:59:25,350 --> 00:59:35,490
+هو هنا طيب
+
+685
+00:59:51,100 --> 00:59:56,320
+وبالتالي ال signals تلاحظ يعني بتوصل ال .. ال ..
+
+686
+00:59:56,320 --> 00:59:59,020
+ال .. ال signals مع بعض ال statements مش هيك و لا
+
+687
+00:59:59,020 --> 01:00:02,900
+هي ال X bar بيساوي not X و بعدين هنا تلاحظ ال
+
+688
+01:00:02,900 --> 01:00:05,280
+equals بيساوي X bar اللي هي اطلعها هنا مش هيك و لا
+
+689
+01:00:05,280 --> 01:00:09,820
+يعني this is connected to this مش هيك و لا okay
+
+690
+01:00:17,340 --> 01:00:21,400
+و يفير ال style هذا of coding انه كل جملة تكون
+
+691
+01:00:21,400 --> 01:00:25,620
+بسيطة بدل ما نكتبها يعني مرات بيقول ال expression
+
+692
+01:00:25,620 --> 01:00:28,240
+is complex يعني هنا في ال computer just two bits
+
+693
+01:00:28,240 --> 01:00:31,100
+كان في الأول كتبناها single statement واضحة مش
+
+694
+01:00:31,100 --> 01:00:35,080
+عاوز انا مش كتير لكن اذا ال statement is very
+
+695
+01:00:35,080 --> 01:00:39,640
+complex ال expression معقد شويه جسم وجطم اكتبوا
+
+696
+01:00:39,640 --> 01:00:43,140
+على كده أيش statement كون readable و
+
+697
+01:00:43,140 --> 01:00:47,960
+understandable اكتر مش هيكوا او لاوانا استعدable
+
+698
+01:00:47,960 --> 01:01:00,140
+اكتر كنا
+
+699
+01:01:00,140 --> 01:01:05,000
+قولنا ال scalar type طلعت لحتى الان من انواع ال
+
+700
+01:01:05,000 --> 01:01:07,620
+signal اللي شفناها اللي هو ال montage تبعتها ال
+
+701
+01:01:07,620 --> 01:01:13,910
+bit و ال logic هدول كلهم scalar types تماملأن أي
+
+702
+01:01:13,910 --> 01:01:17,450
+قيمة منهم مابتتجسمش لما اقول مثلا بت بياخد جيها
+
+703
+01:01:17,450 --> 01:01:20,030
+zero او واحد خلاص ال zero مابتنجسمش لأكتر من كده
+
+704
+01:01:20,030 --> 01:01:24,290
+مش هكذا و هكذا لما اقول standard logic بتاخد zero
+
+705
+01:01:24,290 --> 01:01:28,790
+او واحد او اكس او كده فيها لها قيم تسعة قيم كل
+
+706
+01:01:28,790 --> 01:01:38,510
+قيمة لحالها مابتنجسمش اصغر من هكذا تمام ال
+
+707
+01:01:38,510 --> 01:01:42,810
+scale of type زي ما هنشوف على الجهةفي إيمينها الـ
+
+708
+01:01:42,810 --> 01:01:46,710
+enumeration في الـ integer في ال physical في ال
+
+709
+01:01:46,710 --> 01:01:57,350
+floating point طلع الفيجور التالي هذه
+
+710
+01:01:57,350 --> 01:02:02,830
+scalar types كلها
+
+711
+01:02:02,830 --> 01:02:08,530
+تمام scalar
+
+712
+01:02:08,530 --> 01:02:08,910
+types
+
+713
+01:02:14,350 --> 01:02:21,790
+عندك enumeration types زي ال bit ليش enumeration
+
+714
+01:02:21,790 --> 01:02:24,450
+لأنه هتلاقي معرف ك enumeration data type ياخد
+
+715
+01:02:24,450 --> 01:02:30,230
+خمتين طبعا إذا في عندك object signal مثلا معرف ك
+
+716
+01:02:30,230 --> 01:02:33,870
+bit ساعتها بياخد يا زيرو يا إش يا واحد فهتلاقي
+
+717
+01:02:33,870 --> 01:02:37,630
+معرف زي ما هنشوف ال data type بيسمي bit ك
+
+718
+01:02:37,630 --> 01:02:40,230
+enumeration data type بياخد أحدث و biology يا زيرو
+
+719
+01:02:40,230 --> 01:02:44,280
+يا إش يا واحدوالـ Boolean برضه another animation
+
+720
+01:02:44,280 --> 01:02:49,440
+ده type بياخد يا true يا false في two values
+
+721
+01:02:49,440 --> 01:02:53,740
+animation ال character بياخد احدى ال characters
+
+722
+01:02:53,740 --> 01:02:57,000
+اللي هنشوفهم يعني a,b,c و الأرقام و slash و كل ال
+
+723
+01:02:57,000 --> 01:02:59,580
+characters تمام بس في الآخر محددين بس animation ده
+
+724
+01:02:59,580 --> 01:03:04,900
+type كبير مش أكتر يعني تمام ال severity level
+
+725
+01:03:05,520 --> 01:03:10,520
+فاكرين كنا في test bench كنا بيقولوا assert إذا في
+
+726
+01:03:10,520 --> 01:03:14,520
+ال output مش the same كنا نعمل assert و بيقولوا ال
+
+727
+01:03:14,520 --> 01:03:19,100
+severity error هو معرف ال severity هذا ك .. ك
+
+728
+01:03:19,100 --> 01:03:22,400
+level .. ك animation data type فيه كذا قيمة من
+
+729
+01:03:22,400 --> 01:03:26,940
+ضمنها error و فيه يمكن fatal و فيه كذا قيمة تانية
+
+730
+01:03:26,940 --> 01:03:32,100
+و فيه يمكن warning تمام؟ فهو معرف كاش ك .. ك .. ك
+
+731
+01:03:32,100 --> 01:03:40,590
+animation typeوفي ال file okay وفي ال file open
+
+732
+01:03:40,590 --> 01:03:46,470
+status مثلا success مثلا successful failure كذا
+
+733
+01:03:46,470 --> 01:03:51,150
+تمام okay هذه كلها scalar data types انه مش data
+
+734
+01:03:51,150 --> 01:03:54,010
+types و scalar طبعا هدول كلهم scalar اصلا كلهم
+
+735
+01:03:54,010 --> 01:04:01,550
+هدول يجب انه scalar في ال integer types في ال
+
+736
+01:04:01,550 --> 01:04:07,260
+physical type زي ال time تمامفي ال floating types
+
+737
+01:04:07,260 --> 01:04:11,700
+زي ليش اللي هو الريال هنفصل فيهم شوية شوية ان شاء
+
+738
+01:04:11,700 --> 01:04:11,800
+الله
+
+739
+01:04:34,060 --> 01:04:36,800
+بنقول على ال numberation type و ال integer types
+
+740
+01:04:36,800 --> 01:04:41,120
+are discrete types لأنه
+
+741
+01:04:41,120 --> 01:04:44,880
+بتاخد قيمة محددة بقول integer مثلا مثلا ال minus
+
+742
+01:04:44,880 --> 01:04:48,040
+واحد ال negative و ال zero و الأرقام الصحيحة مش هي
+
+743
+01:04:48,040 --> 01:04:52,720
+سواء negative او positive أرقام محددة ف discrete و
+
+744
+01:04:52,720 --> 01:04:54,900
+ال numberation type اي numberation type ياخد يعني
+
+745
+01:04:54,900 --> 01:04:57,860
+بيكون ال numberation type يكون كذا قيمة محددين
+
+746
+01:04:57,860 --> 01:05:04,400
+قيمتين تلاتة اربع عشرOkay ال integer types من برضه
+
+747
+01:05:04,400 --> 01:05:08,520
+يعتبر ال numerical type كمان زي ال float و ال
+
+748
+01:05:08,520 --> 01:05:15,460
+حاجات are integer are numerical types و ال
+
+749
+01:05:15,460 --> 01:05:19,260
+physical برضه نفس الشيء
+
+750
+01:05:19,260 --> 01:05:23,820
+للم numerical types ممكن ان حددي لها range ك
+
+751
+01:05:23,820 --> 01:05:28,920
+constraint زي ما هتشوف بعد هيك يعني ممكن انا اعرف
+
+752
+01:05:28,920 --> 01:05:32,590
+signal و اقول ان دي integerبس انا بدي استخدم
+
+753
+01:05:32,590 --> 01:05:38,010
+القيمة من كده لكده تمام ساعتها ساعة ال simulation
+
+754
+01:05:38,010 --> 01:05:44,130
+تمام لو هو هتحط فعلا هذه القيمة outside of ال
+
+755
+01:05:44,130 --> 01:05:48,770
+range بتديلك error السيمولاتور تمام يعني ممكن
+
+756
+01:05:48,770 --> 01:05:52,570
+تخليها مافيش constraint او تديها constraint
+
+757
+01:06:07,400 --> 01:06:13,060
+وخلّي بقى لك كمان مش قولنا اي signal انت عشان
+
+758
+01:06:13,060 --> 01:06:17,760
+تستخدمها لازم او تعملها declaration نفس الاشي ال
+
+759
+01:06:17,760 --> 01:06:21,320
+types يعني
+
+760
+01:06:21,320 --> 01:06:23,540
+تقول طب انا استخدمها و تستخدمها ال logic type مثلا
+
+761
+01:06:23,540 --> 01:06:25,800
+و ماعطيه declaration لأ هو معمل already حامل يعني
+
+762
+01:06:25,800 --> 01:06:30,360
+في ال .. يعني ده عاملي لك يعني فتاعي لو انت بدك
+
+763
+01:06:30,360 --> 01:06:34,620
+تعمل type جديد من عندك بنفع يعني بنفع تعمل type
+
+764
+01:06:34,620 --> 01:06:39,090
+جديد و بعد كده later on اش تستخدمهبما إذلك أي type
+
+765
+01:06:39,090 --> 01:06:43,390
+قبل ما يستخدم المفروض بيكون معموله declaration مش
+
+766
+01:06:43,390 --> 01:06:47,550
+هيك ولا عن
+
+767
+01:06:47,550 --> 01:06:54,850
+طريق type declaration طلعلي على الفجر التالي يمكن
+
+768
+01:06:54,850 --> 01:06:57,070
+الفجر حتى بس أنا لسه مش واضح شوفوا
+
+769
+01:07:04,500 --> 01:07:08,240
+أي نعم بتروح شوف كيف ال type declaration تكتب كلمة
+
+770
+01:07:08,240 --> 01:07:14,020
+type white space تديله اسم آية fire تمام؟ و بعدين
+
+771
+01:07:14,020 --> 01:07:16,440
+white space is white space و type definition فيها
+
+772
+01:07:16,440 --> 01:07:18,500
+تفصيلها type ايش definition بتروح معرف اللي هو ال
+
+773
+01:07:18,500 --> 01:07:24,140
+type تمام؟ هتتضحي أكتر لما نقدم كمان
+
+774
+01:07:41,640 --> 01:07:44,440
+بالنسبة للـ types اللى بيستخدمها ال ports لازم
+
+775
+01:07:44,440 --> 01:07:49,200
+تكون declared في package عشان تكون ال entity
+
+776
+01:07:49,200 --> 01:07:54,040
+declaration شايفاه و المفروض ال package يجب ان ي
+
+777
+01:07:54,040 --> 01:07:57,520
+compile قبل ان تعمل ال declaration ال type بتاعة
+
+778
+01:07:57,520 --> 01:08:00,160
+��ل ports اللى في ال entity لازم تكون S في package
+
+779
+01:08:00,160 --> 01:08:10,420
+المعرفة تكون S اللى في packageتكون في package و
+
+780
+01:08:10,420 --> 01:08:12,360
+تعمل compilation لل package قبل ان تعمل ال
+
+781
+01:08:12,360 --> 01:08:21,660
+declaration عشان تقدر تشوف في
+
+782
+01:08:21,660 --> 01:08:28,840
+عندك predefined built-in types معرفين في ال
+
+783
+01:08:28,840 --> 01:08:34,800
+packagesستاندرد و text input output اللي هدول تبع
+
+784
+01:08:34,800 --> 01:08:39,680
+ال library standard htd هدى بتجيه لك مع ال
+
+785
+01:08:39,680 --> 01:08:43,900
+compilers بالنسبالى هدى بالتحديد for input output
+
+786
+01:08:43,900 --> 01:08:45,260
+لل files و الشغلات هدى
+
+787
+01:09:03,270 --> 01:09:06,170
+والتالي في الفيجور اللي فات كل scalar types are
+
+788
+01:09:06,170 --> 01:09:10,570
+been defined في ال package اللي اسمها standard ال
+
+789
+01:09:10,570 --> 01:09:13,050
+enumeration و ال integer و ال float و ال physical
+
+790
+01:09:13,050 --> 01:09:15,830
+و ال time و ال numeration بنوع البسع يكون معرفين
+
+791
+01:09:15,830 --> 01:09:22,470
+وين في اللي هي في ال standard package تمام
+
+792
+01:09:22,470 --> 01:09:29,010
+ال main اللي ممكن يعمله ال synthesis فقط ال bit و
+
+793
+01:09:29,010 --> 01:09:31,330
+ال boolean و ال character و ال integer
+
+794
+01:09:51,180 --> 01:09:59,840
+عشان تستخدم type معرف في package لازم
+
+795
+01:09:59,840 --> 01:10:06,810
+قبل ال declarationهتحط Contest Close مش هيكوه لأ
+
+796
+01:10:06,810 --> 01:10:10,870
+هتقوله انا هستخدم ال package اللي فلانية و جابلي
+
+797
+01:10:10,870 --> 01:10:26,670
+اللعبة عياش اللي هي الفلانية هتقول
+
+798
+01:10:26,670 --> 01:10:31,430
+طيب احنا في ال designs اللي فاتوا تبعونناانت بتقول
+
+799
+01:10:31,430 --> 01:10:35,930
+ال standard logic يعني declared في ال package اللي
+
+800
+01:10:35,930 --> 01:10:42,230
+هي .. اللي ايش اسمها قولناها؟
+
+801
+01:10:42,230 --> 01:10:49,130
+ال .. في ال .. في ال lab .. في ال .. في ال
+
+802
+01:10:49,130 --> 01:10:51,430
+laboratory standard، في ال standard اللي هي
+
+803
+01:10:51,430 --> 01:10:58,710
+package، تمام؟لأ مش standard logic اللي هو قولنا
+
+804
+01:10:58,710 --> 01:11:03,830
+مظبوط ال standard logic في ال IEEE مظبوط لكن ال
+
+805
+01:11:03,830 --> 01:11:09,270
+bit و ال character و هدول المعرفين قولنا وين في ال
+
+806
+01:11:09,270 --> 01:11:13,230
+package هده في ال library اللي هو هده تمام؟ you
+
+807
+01:11:13,230 --> 01:11:16,150
+don't need انك تكتب هدول اللي هي explicit بشكل
+
+808
+01:11:16,150 --> 01:11:19,530
+صريح بال file تبعك اتنين هدول بالتحديد لما implied
+
+809
+01:11:19,530 --> 01:11:22,030
+ضمنا القبولة اللي بيعتبر كأنك كتبته
+
+810
+01:11:24,850 --> 01:11:29,390
+الـ compiler implicitly ضمنه بيعتبرك كإنك كتبته هو
+
+811
+01:11:29,390 --> 01:11:34,790
+بيكتبه عنك يعني بالفعل كإن هم مكتوبين you don't
+
+812
+01:11:34,790 --> 01:11:39,490
+need to write these context clauses إذا اتلاحظ ده
+
+813
+01:11:39,490 --> 01:11:42,450
+نبدأ من IEEE مش هيك ولا؟ لما اتلاحظ هذا ال logic
+
+814
+01:11:42,450 --> 01:11:47,130
+ماهواش part من ال predefined مش هيك؟عشان كده كتبنا
+
+815
+01:11:47,130 --> 01:11:50,650
+ال quotes بتاعتها بشكل صريح ان هدول are implicitly
+
+816
+01:11:50,650 --> 01:11:52,430
+يعني written included بالنسبة لك و تبقى
+
+817
+01:11:52,430 --> 01:11:55,310
+technically by ال compiler فمحتاج انك اللي هو
+
+818
+01:11:55,310 --> 01:12:00,470
+تكتبهم طبعا و انت الكل بت define ال ties بال
+
+819
+01:12:00,470 --> 01:12:03,210
+package انت بتكون شايفهم من غير ما .. من غير ما
+
+820
+01:12:03,210 --> 01:12:08,070
+تكتب اللي هم الاتنين هدول طبعا من غير ما تكتب
+
+821
+01:12:08,070 --> 01:12:09,950
+الاتنين هدول
+
+822
+01:12:12,590 --> 01:12:15,950
+طيب هيوصلنا لصحة كويسة تسعين رقم كويس تسعة زيرو
+
+823
+01:12:15,950 --> 01:12:19,570
+تمام فالماضي هبقى نكمل ان شاء الله .. ان شاء الله
+

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/d_e7b48O024_raw.srt

@@ -0,0 +1,3320 @@
+1
+00:00:22,090 --> 00:00:28,330
+السلام عليكم بسم الله الرحمن الرحيم لما يكون في
+
+2
+00:00:28,330 --> 00:00:33,630
+عندك design و تعمله coding قولنا في different
+
+3
+00:00:33,630 --> 00:00:39,750
+coding styles اللي لو انت عملتها حاولت تعملها
+
+4
+00:00:39,750 --> 00:00:45,930
+synthesis لنفس ال target PLD ممكن تتوقع ان ال
+
+5
+00:00:45,930 --> 00:00:48,990
+synthesizer logic اللي هتطلع في الآخر على مستوى ال
+
+6
+00:00:48,990 --> 00:00:50,290
+gears يطلع نفسه
+
+7
+00:00:53,320 --> 00:00:56,540
+for simple designs زي ال half other اللي احنا
+
+8
+00:00:56,540 --> 00:01:02,780
+أخدنا بيطلع ممكن يطلع نفسه لكن لل complex designs
+
+9
+00:01:02,780 --> 00:01:06,900
+ال gate level logic بيكون مختلف صح functionally
+
+10
+00:01:06,900 --> 00:01:10,240
+بيكون equivalent من ناحية function لكن ال gate
+
+11
+00:01:10,240 --> 00:01:14,820
+logic اللي بيطلع في الآخر اللي mapped to the
+
+12
+00:01:14,820 --> 00:01:18,160
+target PLD بيكون مختلف
+
+13
+00:01:20,810 --> 00:01:26,050
+لش لأنه ال .. اذا عندك انت different descriptions
+
+14
+00:01:26,050 --> 00:01:29,950
+different coding styles اذا زادة لما يطلع ال logic
+
+15
+00:01:29,950 --> 00:01:35,810
+بيمر ب optimization stages فممكن ال path اللي يمر
+
+16
+00:01:35,810 --> 00:01:41,890
+فيه للكود المعمول بالstyle فلاني ال path of
+
+17
+00:01:41,890 --> 00:01:45,230
+optimization يكون مختلف عن ال path تبع ال coding
+
+18
+00:01:45,230 --> 00:01:50,970
+style التاني وبالتالي يؤدي في الآخرعلى انه ال gate
+
+19
+00:01:50,970 --> 00:02:03,110
+level representation ماينكونش the same بعض
+
+20
+00:02:03,110 --> 00:02:08,170
+التنسيحات عايزة بتديلك RTL hierarchical view لل
+
+21
+00:02:08,170 --> 00:02:11,630
+logic اللي بيطلع بالاضافة لtechnology dependent
+
+22
+00:02:11,630 --> 00:02:16,330
+flattened to gates view gates view مر علينا اللي
+
+23
+00:02:16,330 --> 00:02:24,360
+اتكلم هذا قبلهازي دي ال article view ال
+
+24
+00:02:24,360 --> 00:02:27,520
+article view اللي كانت ال result اللي بتطلع من
+
+25
+00:02:27,520 --> 00:02:32,560
+step واحد of ال thesis زي فاكينه جو جاوله طبعا
+
+26
+00:02:32,560 --> 00:02:36,080
+بيعتمد على ال style of description whether it is
+
+27
+00:02:36,080 --> 00:02:39,340
+data flow أو behavioral أو structural
+
+28
+00:02:48,210 --> 00:02:51,650
+الـ technology dependent flattened to gates view
+
+29
+00:02:51,650 --> 00:02:58,570
+وارد
+
+30
+00:02:58,570 --> 00:03:03,650
+انه في الآخر ال gates view يكون the same لكن هذا
+
+31
+00:03:03,650 --> 00:03:07,970
+احتمال ضئيل جدا بيصير فقط لما يكون ال designs
+
+32
+00:03:07,970 --> 00:03:12,210
+أشملها are simple لكن إذا ال designs are complex
+
+33
+00:03:12,210 --> 00:03:16,070
+بيديلك different gate level views
+
+34
+00:03:18,550 --> 00:03:21,830
+خلّينا نشوف ال RTL hierarchical representation تبع
+
+35
+00:03:21,830 --> 00:03:26,450
+ال hardware اللي طلّع الشجر من ال data flow style
+
+36
+00:03:26,450 --> 00:03:32,450
+of ال half adder اللي مر علينا قبل كده it is very
+
+37
+00:03:32,450 --> 00:03:39,190
+simple طلّع الفجر التالي لو
+
+38
+00:03:39,190 --> 00:03:45,250
+رجعت لل listing هذا هتلاقي فيه two statements
+
+39
+00:03:45,250 --> 00:03:51,950
+واحدة لل sumيستخدم فيها ال XOR Operator و واحدة
+
+40
+00:03:51,950 --> 00:03:58,630
+للكاري يستخدم فيها ال AND Operator فببساطة ال RTL
+
+41
+00:03:58,630 --> 00:04:01,470
+Representation ال RTL اللي هو Google Access
+
+42
+00:04:01,470 --> 00:04:05,570
+Register Transfer Logic بيطلع in terms of ال
+
+43
+00:04:05,570 --> 00:04:09,010
+components المعروفة as و as و multiplexers و
+
+44
+00:04:09,010 --> 00:04:13,870
+decoders و decoders و decoders و latches و flip
+
+45
+00:04:13,870 --> 00:04:19,780
+flops و counters و racers و شغلات من هذا القبيلفهي
+
+46
+00:04:19,780 --> 00:04:23,260
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+47
+00:04:23,260 --> 00:04:23,380
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+48
+00:04:23,380 --> 00:04:26,540
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+49
+00:04:26,540 --> 00:04:26,560
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+50
+00:04:26,560 --> 00:04:26,660
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+51
+00:04:26,660 --> 00:04:26,940
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+52
+00:04:26,940 --> 00:04:27,080
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+53
+00:04:27,080 --> 00:04:29,400
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+54
+00:04:29,400 --> 00:04:29,420
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+55
+00:04:29,420 --> 00:04:29,420
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+56
+00:04:29,420 --> 00:04:29,640
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+57
+00:04:29,640 --> 00:04:29,640
+.. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال ..
+
+58
+00:04:29,640 --> 00:04:32,080
+ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال .. ال
+
+59
+00:04:43,990 --> 00:04:47,530
+لكن كنا شوفنا كمان اللي هو behaviors
+
+60
+00:04:47,530 --> 00:04:53,830
+representation للهفئة ده فكرا لما عملنا process و
+
+61
+00:04:53,830 --> 00:04:58,490
+حاطينا فيها if statement كان لها two branches ال
+
+62
+00:04:58,490 --> 00:05:01,290
+branch الأولاني و ال branch تبعي اللي هو ال else
+
+63
+00:05:01,290 --> 00:05:06,650
+لو بدك تشوف اللي هو ال article هي حكيها
+
+64
+00:05:06,650 --> 00:05:10,990
+representation اللي هيطلع الزعزع ممكن يكون بالشكل
+
+65
+00:05:10,990 --> 00:05:11,730
+التالي
+
+66
+00:05:16,740 --> 00:05:23,800
+تلاحظ ال branch الأولاني تلاحظ أنه حط لي two
+
+67
+00:05:23,800 --> 00:05:30,460
+multiplexers لأن ال F كان إليها two branches كل
+
+68
+00:05:30,460 --> 00:05:36,180
+branch خاص ب إيش خاص ب one لأن ال F اللي هي إيش
+
+69
+00:05:36,180 --> 00:05:41,000
+إليها two branches طلعت في الأول كان بيعمل كل
+
+70
+00:05:41,000 --> 00:05:46,710
+multiplexer اتنين في واحد اتنين إيشفي .. في واحد
+
+71
+00:05:46,710 --> 00:05:53,530
+مش هيك؟ خليني أعيد الكلام مرة تانية لو رجعنا لل F
+
+72
+00:05:53,530 --> 00:06:02,170
+statement أرجعك إليها عشان تشوفها كيف؟ نعم لأ
+
+73
+00:06:02,170 --> 00:06:09,190
+بدوريكي عشان تفتكرها كمان هذا
+
+74
+00:06:09,190 --> 00:06:14,070
+ال mixed هذا المشكلة اليوم ال .. ال هذا مش شغال ال
+
+75
+00:06:14,070 --> 00:06:14,310
+..
+
+76
+00:06:50,630 --> 00:06:55,530
+هي ايوة شوف هنا جالك if ال a بيساوي واحد ال sum
+
+77
+00:06:55,530 --> 00:06:59,550
+بيساوي not ال b و ال carry out بيساوي b if ال sum
+
+78
+00:06:59,550 --> 00:07:02,250
+بيساوي b و ال carry out بيساوي ايش بيساوي zero
+
+79
+00:07:02,250 --> 00:07:12,390
+عندك كام branches two branches تلاحظ في الاتنين
+
+80
+00:07:12,390 --> 00:07:16,830
+بيحسب ال sum بس كل واحد illustrated بختلفا و في
+
+81
+00:07:16,830 --> 00:07:22,390
+الاتنين بيحسب ايش اللي هو ال carryرجالك هيحطوا
+
+82
+00:07:22,390 --> 00:07:28,970
+multiplexers واحد لل sub واحد لمن؟ لل carry وال
+
+83
+00:07:28,970 --> 00:07:32,730
+multiplexers داخلهم selection line اتلاحظ هذا اذا
+
+84
+00:07:32,730 --> 00:07:37,230
+ال a is one فانه هتبتش اذا ايه بكم؟ مش بواحد، zero
+
+85
+00:07:37,230 --> 00:07:42,610
+تمام؟ وبالتالي الروح ل ال multiplexer في هذه الجهة
+
+86
+00:07:47,040 --> 00:07:49,680
+للعطي ال representation تبع ال paper description
+
+87
+00:07:49,680 --> 00:07:52,320
+اللي هو هذا اللي هيطلع استجار
+
+88
+00:08:16,320 --> 00:08:21,160
+هيحط multiplexers و ال a داخل كslitch line
+
+89
+00:08:21,160 --> 00:08:26,700
+للأولاني و كمان للتاني و بما أن one slitch line
+
+90
+00:08:26,700 --> 00:08:29,340
+معناته كل multiplexer هيكون كام اتنين فيه اش اتنين
+
+91
+00:08:29,340 --> 00:08:33,940
+في واحد هاي zero input والواحد input والواحد
+
+92
+00:08:33,940 --> 00:08:36,860
+التابع للmultiplexer التاني تلاحظ الأولاني خاص
+
+93
+00:08:36,860 --> 00:08:41,040
+بالsub والتاني خاص بالcarry outلأن كل branch كان
+
+94
+00:08:41,040 --> 00:08:44,380
+two statements واحدة ل ال sum واحد ل مين ل ال
+
+95
+00:08:44,380 --> 00:08:51,080
+carry تلاحظ من ال statements إذا ال a ب .. إذا ال
+
+96
+00:08:51,080 --> 00:08:58,920
+a ب واحد ال sum بطلع اللي هو ال b prime تمام؟ ارجع
+
+97
+00:08:58,920 --> 00:09:04,080
+لل equations بينما إذا ال a ب zero ل branch التاني
+
+98
+00:09:04,080 --> 00:09:09,210
+ال sum بطلع ب ايه؟ بطلع ب bوبعدين again لل carry
+
+99
+00:09:09,210 --> 00:09:15,050
+إذا ال A بواحد ال carry بطلع ال B وإذا ال A بزيرو
+
+100
+00:09:15,050 --> 00:09:21,790
+ال carry بطلع H بزيرو فهذا بتعلم بشكل مباشر من ال
+
+101
+00:09:21,790 --> 00:09:25,950
+infrastructure واضح مشاكله ده مسموه graphical
+
+102
+00:09:25,950 --> 00:09:32,190
+representation اللي طلع
+
+103
+00:09:45,340 --> 00:09:50,760
+لكن لو تيجي تشوف ال RTL representation لما تكون
+
+104
+00:09:50,760 --> 00:10:01,140
+انت شغال structure style تلاحظ ايش عملك كنا
+
+105
+00:10:01,140 --> 00:10:07,140
+عملنا structure الهو coding style للحفظة ده عملك
+
+106
+00:10:07,140 --> 00:10:13,970
+one component مجرد rectangleو كتب عليها اسم ال
+
+107
+00:10:13,970 --> 00:10:19,210
+unit ال component اللى تعاملتها and اتنين و هنا
+
+108
+00:10:19,210 --> 00:10:23,650
+another rectangle مثلك ال component التانى فان هنا
+
+109
+00:10:23,650 --> 00:10:26,530
+ال and هو مثل ماعملهاش اللى هو ال symbol تبع ال
+
+110
+00:10:26,530 --> 00:10:33,930
+and مش هيك و برضه هنا ال component ماعملهاش ال
+
+111
+00:10:33,930 --> 00:10:37,470
+symbol تبع ال XOR لإن هو he doesn't know whether
+
+112
+00:10:37,470 --> 00:10:41,970
+it is and or XOR هو بيعرفنا componentيعني انت من
+
+113
+00:10:41,970 --> 00:10:45,330
+الاسم صح انت استداليت على ان it is an AND gate لكن
+
+114
+00:10:45,330 --> 00:10:47,610
+هو بالنسبالي في الأخر ال component حتى و لو لك
+
+115
+00:10:47,610 --> 00:10:50,730
+عملت في الأخر ال .. ال .. ال .. ال .. ال bottom
+
+116
+00:10:50,730 --> 00:10:54,550
+level اللي هو design entity تبع ال and او ال xor
+
+117
+00:10:54,550 --> 00:10:58,570
+وهي ال input تبعونها ال a و ال b و ال out و ال
+
+118
+00:10:58,570 --> 00:11:01,250
+carry out و هنا ال a و ال b و ال .. و ال some
+
+119
+00:11:01,250 --> 00:11:06,690
+اتعامل معاهم as components يعني شغال ياش structure
+
+120
+00:11:06,690 --> 00:11:10,510
+شغال ياش اللي هو ال .. ال ..
+
+121
+00:11:13,820 --> 00:11:19,280
+structure تلاحظ كل component تمثلها ب .. ب
+
+122
+00:11:19,280 --> 00:11:23,280
+rectangle تمام؟ و كذا أي component أخرى مهما كبرت
+
+123
+00:11:23,280 --> 00:11:27,620
+تمام؟ مهما كانت complex بيمثلها في الآخر إلك
+
+124
+00:11:27,620 --> 00:11:36,420
+rectangle مستطيل يعني okay
+
+125
+00:11:47,620 --> 00:11:53,420
+لو انت كملت ال thesis تبعت ال half other و حصلت
+
+126
+00:11:53,420 --> 00:11:58,680
+على اللي هو ال gate view تمام و هذا قولنا بيكون
+
+127
+00:11:58,680 --> 00:12:03,600
+PLD dependent لأن ال half other is simple في
+
+128
+00:12:03,600 --> 00:12:09,220
+التلاتة styles هيديلك نفس ال gate view نفس ال ايش
+
+129
+00:12:09,220 --> 00:12:10,640
+ال gate view
+
+130
+00:12:18,280 --> 00:12:24,700
+يعني فعلا ادالك ال gate هذا mapped to gates او ال
+
+131
+00:12:24,700 --> 00:12:31,480
+PLD gate view detailed gate view حطلك XOR و هنا
+
+132
+00:12:31,480 --> 00:12:37,420
+AND و هدول buffers و buffer و هذا inverter okay
+
+133
+00:12:37,420 --> 00:12:42,440
+فهدول عبارة عن real primitives او primitives او
+
+134
+00:12:42,440 --> 00:12:44,000
+components في ال PLD
+
+135
+00:12:47,200 --> 00:12:54,180
+تمام؟ مش مجرد RTL representation تمام؟ يعني mapped
+
+136
+00:12:54,180 --> 00:13:00,900
+to actual primitives في ال PLD و بالنسبالي ال half
+
+137
+00:13:00,900 --> 00:13:07,360
+order لأنه simple طلعلك نفس ال gate view لكن عموما
+
+138
+00:13:07,360 --> 00:13:13,360
+كنا لما تكون ال systems complex different coding
+
+139
+00:13:13,360 --> 00:13:18,520
+styles بيطيعك different gate viewsلأن الـ Azure
+
+140
+00:13:18,520 --> 00:13:23,140
+بيمر بـ different paths of optimization لل data
+
+141
+00:13:23,140 --> 00:13:25,620
+flow مختلفة عن ال structural و مختلفة عن ال
+
+142
+00:13:25,620 --> 00:13:28,520
+behavioral و تالي resulted في الآخره على الرغم من
+
+143
+00:13:28,520 --> 00:13:31,040
+أنه functionally اياش equivalent لازم يكونوا
+
+144
+00:13:31,040 --> 00:13:33,660
+equivalent لكن ال gate view أمامك بتكون أياش
+
+145
+00:13:33,660 --> 00:13:38,120
+مختلفة يعني لأنه ال design ال simple مجرد هفقادة
+
+146
+00:13:38,120 --> 00:13:43,040
+ال functionality فصدف أنه طلّع لك the same gate
+
+147
+00:13:43,040 --> 00:13:44,080
+view
+
+148
+00:13:55,090 --> 00:14:01,090
+بنشوف فالجهة اللي هي ال example ل full other يعني
+
+149
+00:14:01,090 --> 00:14:05,910
+أكبر بشوية و هيستخدم اللي هو structural style
+
+150
+00:14:05,910 --> 00:14:09,930
+هيورينا hierarchical design يعني زي ان فيه
+
+151
+00:14:09,930 --> 00:14:15,450
+hierarchy تمام فيه top level و فيه الأجل يعني فيه
+
+152
+00:14:15,450 --> 00:14:19,330
+hierarchy تمام و هيستخدم أي اللي هو ال structure
+
+153
+00:14:19,330 --> 00:14:21,410
+اللي هو .. ما هو ال hierarchy بيبين وين اللي هو في
+
+154
+00:14:21,410 --> 00:14:25,630
+ال structure يعني مثلا بيسيه hierarchyلما يكون ال
+
+155
+00:14:25,630 --> 00:14:38,550
+structure أصلا تمام لـ full other هو
+
+156
+00:14:38,550 --> 00:14:42,710
+حابب يعمله بالطريقة العارفين أنتم العادية باستخدام
+
+157
+00:14:42,710 --> 00:14:47,450
+two half others هاي ال half others الأولاني
+
+158
+00:14:47,450 --> 00:14:52,360
+هيستخدمه ك component زي ما هنشوفأيله input a and b
+
+159
+00:14:52,360 --> 00:14:57,160
+و أيله sum و carry out ال output سماهم internally
+
+160
+00:14:57,160 --> 00:15:00,480
+S1 و S2 انترنال سيجنار سيكون انترنال سيجنار سيكون
+
+161
+00:15:00,480 --> 00:15:03,400
+انترنال سيجنار سيكون انترنال سيكون انترنال سيكون
+
+162
+00:15:03,400 --> 00:15:04,160
+انترنال سيكون انترنال سيكون انترنال سيكون انترنال
+
+163
+00:15:04,160 --> 00:15:04,560
+سيكون انترنال سيكون انترنال سيكون انترنال سيكون
+
+164
+00:15:04,560 --> 00:15:05,020
+انترنال سيكون انترنال سيكون انترنال سيكون انترنال
+
+165
+00:15:05,020 --> 00:15:06,460
+سيكون انترنال سيكون انترنال سيكون انترنال سيكون
+
+166
+00:15:06,460 --> 00:15:15,240
+انترنال سيكون انترنال سيكون انترنال سيكون انترنال
+
+167
+00:15:15,240 --> 00:15:17,920
+سيكون
+
+168
+00:15:19,060 --> 00:15:23,240
+من ال half other التاني هذا برضه half other اقرد
+
+169
+00:15:23,240 --> 00:15:27,680
+مع ال carry الأولاني بديلك ال final carry out هذا
+
+170
+00:15:27,680 --> 00:15:32,920
+معلوم مش هيكوا هذا واضح انه هيستخدم كام component
+
+171
+00:15:32,920 --> 00:15:36,800
+تلاتة .. تلاتة .. واحد .. اتنين .. هو هعمل هذا ك
+
+172
+00:15:36,800 --> 00:15:41,680
+component برضه فزلك سامع ايش ك rectangle هعمل برضه
+
+173
+00:15:41,680 --> 00:15:46,760
+ايش ك component عشان يوريك ايش ال hierarchy كيف
+
+174
+00:15:46,760 --> 00:15:48,440
+هيطلع
+
+175
+00:16:05,550 --> 00:16:13,330
+هنشوف ال description الـ gate ب single file single
+
+176
+00:16:13,330 --> 00:16:19,390
+file هحطلنا في الأول ال entities تبعت ال half
+
+177
+00:16:19,390 --> 00:16:23,350
+other و تبعت ال or gate عشان اللي ميزي يعمل ال
+
+178
+00:16:23,350 --> 00:16:25,990
+compilation ال compiler في الأول هشوف في ال
+
+179
+00:16:25,990 --> 00:16:30,770
+listing اللي هو ال half other هعمله compilation و
+
+180
+00:16:30,770 --> 00:16:35,330
+بعدين هشوف ال or gate هعملها compilationبعدين هشوف
+
+181
+00:16:35,330 --> 00:16:39,810
+ال top level design entity بيعملها compilation
+
+182
+00:16:39,810 --> 00:16:42,270
+هيكون مستخدم فيها اللي فوق أو بتاع اللي هيكون
+
+183
+00:16:42,270 --> 00:16:45,510
+already عمله وشافه ومش هيقولك انه في error او في
+
+184
+00:16:45,510 --> 00:16:59,490
+issue طلع على ال description file في
+
+185
+00:16:59,490 --> 00:17:05,170
+عندك اتلاحظ بدأ بال half otherالـ a و ال b input
+
+186
+00:17:05,170 --> 00:17:07,990
+standard logic و ال sum و ال carry out output
+
+187
+00:17:07,990 --> 00:17:12,590
+standard logic عادي احنا عارفينها بعدين active
+
+188
+00:17:12,590 --> 00:17:17,130
+share عملوا data flow راحب تبع ال half other ال
+
+189
+00:17:17,130 --> 00:17:19,250
+sum بيسوي كده و ال carry out بيسوي كده احنا
+
+190
+00:17:19,250 --> 00:17:23,650
+عارفينه خلصنا من one design entity اللي هي مين ال
+
+191
+00:17:23,650 --> 00:17:29,190
+half other بعدين ال entity التانية entity or اتنين
+
+192
+00:17:29,190 --> 00:17:32,770
+ال a و ال b input standard logic ال or out
+
+193
+00:17:32,770 --> 00:17:38,630
+standard logicوالداتا فلو او او بيسوي او او بي
+
+194
+00:17:38,630 --> 00:17:41,070
+بيسوي او او بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+195
+00:17:41,070 --> 00:17:41,130
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+196
+00:17:41,130 --> 00:17:41,130
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+197
+00:17:41,130 --> 00:17:42,930
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+198
+00:17:42,930 --> 00:17:44,030
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+199
+00:17:44,030 --> 00:17:57,570
+بي بي بي بي بي بي بي بي بي بي بي بي بي بي بي
+
+200
+00:17:57,570 --> 00:17:57,570
+بي
+
+201
+00:18:03,140 --> 00:18:06,420
+وبعدين لو رجعت لل diagram اللي فات هتلاقي فيه
+
+202
+00:18:06,420 --> 00:18:13,460
+تلاتة internal signals اللي هم ال S1 وS2 وS3 ال S1
+
+203
+00:18:13,460 --> 00:18:21,020
+وS2 اللي طالعين من ال half adder الأولاني مظبوط ال
+
+204
+00:18:21,020 --> 00:18:26,360
+S3 كانت عبارة عن إيه؟ اللي هو ال carry تبع التاني
+
+205
+00:18:26,360 --> 00:18:29,260
+أيوة هيخش ع ال orchid مظبوط ال S3 مظبوط هيكون
+
+206
+00:18:29,260 --> 00:18:29,640
+فاكرين
+
+207
+00:18:33,560 --> 00:18:37,780
+Okay اتلاحظ بدأ هالجهة تعمل instances of ال
+
+208
+00:18:37,780 --> 00:18:42,560
+components السمة الأولى هي ها واحد half other واحد
+
+209
+00:18:42,560 --> 00:18:47,160
+يعني colon entity هذا اسم ال entity اللي هال half
+
+210
+00:18:47,160 --> 00:18:50,940
+other اللي موجود في نفس الفايل و هذه ال port map
+
+211
+00:18:50,940 --> 00:18:57,720
+هذه ال a تبعت مين تبعت ال half other اينها و هذه
+
+212
+00:18:57,720 --> 00:19:03,290
+ال a ال full مظبوطهذه الـ B تبعت ال half other
+
+213
+00:19:03,290 --> 00:19:08,550
+وهذه ال B تبعت من؟ ال fold هذه ال sum تبعت ال half
+
+214
+00:19:08,550 --> 00:19:12,270
+other وهذه ال internal signal اللي هي هذه ال S1
+
+215
+00:19:12,270 --> 00:19:19,630
+تمام؟ وهذا ال carry out تبع
+
+216
+00:19:19,630 --> 00:19:24,930
+ال half other تمام؟ هيتطلع على مين؟ على ال S2 هنا
+
+217
+00:19:24,930 --> 00:19:29,310
+اللي هي internal signalطب ال .. ال component
+
+218
+00:19:29,310 --> 00:19:35,090
+instantiation هنا direct ولا indirect؟ direct اللي
+
+219
+00:19:35,090 --> 00:19:39,070
+قولنا الأسهر على طول يعني، هذي بعدين إذا ما .. ما
+
+220
+00:19:39,070 --> 00:19:42,910
+أصورش تظل وجد ال literacy طالع عليها، و بعدين هنا
+
+221
+00:19:42,910 --> 00:19:48,770
+عمل ال component التاني، هاتنين نفس الطريقة، برضه
+
+222
+00:19:48,770 --> 00:19:54,500
+ال ..هذه ال a تبع ال half other موصلة مع ال S1 مع
+
+223
+00:19:54,500 --> 00:19:57,860
+ال sum اللي طلع من ال half other الأولى مش هيك و
+
+224
+00:19:57,860 --> 00:20:01,340
+لا هذي a تبع ال half other التانى مش هيك و لا okay
+
+225
+00:20:01,340 --> 00:20:05,460
+موصل مع ال sum اللي طلع من ال half other الأولى ال
+
+226
+00:20:05,460 --> 00:20:09,920
+S1 بعدين ال b تبعه مع ال carry in ال carry in تبع
+
+227
+00:20:09,920 --> 00:20:15,640
+من ال full other مظبوط بقى هذي ال sum تبعت من ال
+
+228
+00:20:15,640 --> 00:20:20,300
+half other التانى حدين ال sum تبع من ال full other
+
+229
+00:20:20,990 --> 00:20:23,930
+مظبوط و بعد ان ال carry out يطلع من ال half other
+
+230
+00:20:23,930 --> 00:20:31,910
+التاني حد يناير اللي هي ال S3 مظبوط فال gate صار
+
+231
+00:20:31,910 --> 00:20:37,250
+عندك في two carries اللي هي S2 and S3 as internal
+
+232
+00:20:37,250 --> 00:20:43,010
+signals as internal signals ال gate هي ال
+
+233
+00:20:43,010 --> 00:20:47,310
+component التالتة ال innocence التالتةR واحد سماها
+
+234
+00:20:47,310 --> 00:20:53,250
+entity of R اتنين معرفة في بداية ال file فوق port
+
+235
+00:20:53,250 --> 00:21:00,270
+map هذي ال A تبعت مين؟ ال R تبعت ال R و موصلها مع
+
+236
+00:21:00,270 --> 00:21:05,010
+ال ايش تلاتة؟ مظبوط اللي هو ال كلب اللي طلع منها
+
+237
+00:21:05,010 --> 00:21:08,670
+في قدر اتنين هذي ال B تبعت ال R و موصلها مع ال كلب
+
+238
+00:21:08,670 --> 00:21:14,020
+اللي طلع منها في قدر الاولانبعد ال او ال outward
+
+239
+00:21:14,020 --> 00:21:17,440
+تبع ال or هو اللي حدين من ال carry out تبع ال full
+
+240
+00:21:17,440 --> 00:21:24,180
+other مظبوط تبع ال full ايش other تالي صار في عندك
+
+241
+00:21:24,180 --> 00:21:27,840
+hierarchical description مجاي من انه الاشي اصلا
+
+242
+00:21:27,840 --> 00:21:33,380
+ايش structural مش هيك و لا و الكلام محتوط بكم file
+
+243
+00:21:33,380 --> 00:21:37,780
+ب just one file single file
+
+244
+00:21:47,150 --> 00:21:49,910
+تلاحظ الـ Signals هذول الـ Internal عمالة و الـ
+
+245
+00:21:49,910 --> 00:21:53,130
+Decreation في الـ Architecture في الـ Decreative
+
+246
+00:21:53,130 --> 00:22:00,130
+part مش هيك ولا جبل الـ Begin و جبل الـ Begin كان
+
+247
+00:22:00,130 --> 00:22:10,990
+ممكن
+
+248
+00:22:10,990 --> 00:22:15,160
+تحط ال description الفات في تلاتة filesتحط الها في
+
+249
+00:22:15,160 --> 00:22:20,520
+قدر one file و الاخر في file و ال top most design
+
+250
+00:22:20,520 --> 00:22:24,560
+unit تبعتي اللي في القدر في اي درجة في third file
+
+251
+00:22:24,560 --> 00:22:31,080
+ممكن هيك بيكون احسن تعمل compilation لكل واحد لحال
+
+252
+00:22:31,080 --> 00:22:34,280
+بيروح بيبقى ال compilation بيحطوا لكيها في ال ..
+
+253
+00:22:34,280 --> 00:22:37,480
+في ال .. في ال directory في ال working directory
+
+254
+00:22:37,480 --> 00:22:41,900
+تشغل فيه و بتسخدمهم فده بتديلك الميزة انك ممكن
+
+255
+00:22:41,900 --> 00:22:45,920
+تضيف كل إشي ل libraryو بيسهلك ال reuse و ال
+
+256
+00:22:45,920 --> 00:22:49,340
+management بتاعتك ليش؟ اه يعني بدل ما يكون file
+
+257
+00:22:49,340 --> 00:22:53,540
+واحد فيه كل شيء حط كل شيء فيه file عشان لما تعمل
+
+258
+00:22:53,540 --> 00:22:57,140
+revision و update له و مراجعة و تحديث و تعديل
+
+259
+00:22:57,140 --> 00:23:02,320
+بيكون ال code أقل مشاكه ولا بالتركيز بيكون أكتر و
+
+260
+00:23:02,320 --> 00:23:06,200
+ال update و ال revision بيكون ايش؟ بيكون أسهل
+
+261
+00:23:16,220 --> 00:23:23,100
+لذلك في ال code التالي هيحط كل شيء في file تمام كل
+
+262
+00:23:23,100 --> 00:23:27,300
+شيء ياشي في file هنا
+
+263
+00:23:27,300 --> 00:23:31,800
+افترض انه ال ال ال entity تبعتي ال half other حتى
+
+264
+00:23:31,800 --> 00:23:36,460
+في one file تقري نفس ال code مش هيختلف تمام و ال
+
+265
+00:23:36,460 --> 00:23:41,120
+code تبع ال or حتى في another file و compile ضال
+
+266
+00:23:41,120 --> 00:23:44,540
+عليه ال code تبع مين ال full other ال top most شوف
+
+267
+00:23:44,540 --> 00:23:50,380
+كيف بيكتبوهزي ال code الأولاني باختلاف طفيف طلع
+
+268
+00:23:50,380 --> 00:23:54,760
+على ال libraries اتلاحظ هنا هدول عادلين الأولادين
+
+269
+00:23:54,760 --> 00:23:59,420
+ال context clause هدول لكن هنا اضاف context clause
+
+270
+00:23:59,420 --> 00:24:04,120
+ل library جديدة اسمها parse وافترض ان انت ال half
+
+271
+00:24:04,120 --> 00:24:10,060
+قعدة و ال or اضافته ل library سميتها ايش parse
+
+272
+00:24:10,060 --> 00:24:15,350
+لذلك بدك use clauseI use و اي اسم اللعبة و dot all
+
+273
+00:24:15,350 --> 00:24:17,410
+يعني كل ال package اللي فيها كل ال components في
+
+274
+00:24:17,410 --> 00:24:20,310
+ال packages تمام لإن فيها صار اتنين ال gate مش
+
+275
+00:24:20,310 --> 00:24:23,590
+شركوية لأ و التالي ال gate لما تريت تستخدمها بتاع
+
+276
+00:24:23,590 --> 00:24:28,670
+ال components هيكون شايفها لإن ما حطيتش ال كلام
+
+277
+00:24:28,670 --> 00:24:32,030
+هذا لما تريت تعملها في other و or gate هيقولك أين
+
+278
+00:24:32,030 --> 00:24:36,570
+هدول مش هلاجيهم تمام لكن لما أكون في single file
+
+279
+00:24:36,570 --> 00:24:40,150
+مش محتاجي لكلام هذا مش محتاجي don't need this لو
+
+280
+00:24:40,150 --> 00:24:42,690
+رجعت لل code اللي فيها تتلاحظ ماكنش فيهم الأتنين
+
+281
+00:24:42,690 --> 00:24:49,170
+هدولطر يحط هدول لإنه صار كل شي في separate file و
+
+282
+00:24:49,170 --> 00:24:56,050
+ال bag is the same مفرجش مش هيك ولا انا okay ماشي
+
+283
+00:24:56,050 --> 00:25:08,090
+فأسألك في ال management الشكل هان كده
+
+284
+00:25:08,090 --> 00:25:22,190
+نزلتلكوا assignment تحلوهو تسلموله للمؤيد المؤيد
+
+285
+00:25:22,190 --> 00:25:29,090
+أجاكم شبض
+
+286
+00:25:29,090 --> 00:25:31,710
+الرحلة بتتكلم على signals and data types
+
+287
+00:25:38,370 --> 00:25:47,490
+طبعا اي signal لها some data type بيحدد
+
+288
+00:25:47,490 --> 00:25:51,410
+ايه ال values اللي ممكن تاخدها و ايه العمليات اللي
+
+289
+00:25:51,410 --> 00:25:54,010
+ممكن تتعامل على ال values هذه زي اي data type في
+
+290
+00:25:54,010 --> 00:25:59,830
+اي language لما تقول data type كأنك بتحدد set of
+
+291
+00:25:59,830 --> 00:26:03,510
+values و ايه انواع العمليات اللي بتتعامل على ال
+
+292
+00:26:03,510 --> 00:26:07,680
+values هدول مش شكوا لأطبعا اي signal لازم يكون
+
+293
+00:26:07,680 --> 00:26:16,700
+لديه declaration قبل ان تستخدمها المكان
+
+294
+00:26:16,700 --> 00:26:21,200
+اللي بتعمله فيه ال declaration لل
+
+295
+00:26:21,200 --> 00:26:25,640
+signal بنوعا عاليه بتحدد وين انت ممكن تستخدمها في
+
+296
+00:26:25,640 --> 00:26:31,120
+ال text امام؟ زي ما هنشوف او بيحدد بيقول ال scope
+
+297
+00:26:31,120 --> 00:26:36,560
+او visibility تبعتهايعني وين هي مرئية مشروفة وين
+
+298
+00:26:36,560 --> 00:26:40,760
+حدد ايش ال scope تبعها حسب انت وين عملت لها ال
+
+299
+00:26:40,760 --> 00:26:44,340
+declaration وبالتالي
+
+300
+00:26:44,340 --> 00:26:49,500
+انت ماتقدرش تستخدمها الا في ال scope تبعها outside
+
+301
+00:26:49,500 --> 00:26:52,040
+scope بيديلك ال compilation او بيقولك انا مش شايف
+
+302
+00:26:52,040 --> 00:26:57,680
+مش عارف اللي هي ال signal هذي هنشوف برضه حاجة في
+
+303
+00:26:57,680 --> 00:27:02,200
+الشرطة اللي بيسموها constants ال constant عبارة عن
+
+304
+00:27:02,200 --> 00:27:09,290
+named objectبتعمله declaration و بتديله value لكن
+
+305
+00:27:09,290 --> 00:27:12,850
+once قدته value لا تتغير قيمته و بيفيد يعني بيخلي
+
+306
+00:27:12,850 --> 00:27:23,890
+ال coding أسهل و manageable أكتر ال
+
+307
+00:27:23,890 --> 00:27:29,370
+signals بالتحديد هي ما هي لأحد أنواع ال objectsعند
+
+308
+00:27:29,370 --> 00:27:33,830
+ما أقول object يعني something some item إله اسم
+
+309
+00:27:33,830 --> 00:27:51,950
+وإله type وإله إياش type يعني
+
+310
+00:27:51,950 --> 00:27:55,330
+في ال languages عادية زي الجابة مثلا عندك ال
+
+311
+00:27:55,330 --> 00:27:59,310
+constants ال variables الفعال فيه شغلات كتيرفي ال
+
+312
+00:27:59,310 --> 00:28:05,130
+phdl في عندك ال objects التالية عندك ال signals
+
+313
+00:28:05,130 --> 00:28:11,590
+هذه object في ال phdl إلها value وممكن ال value
+
+314
+00:28:11,590 --> 00:28:15,970
+تتغير في ال future مش هيك ولا لا باستخدام ال
+
+315
+00:28:15,970 --> 00:28:18,850
+signal assignment statements وشوف نقمتل عليها
+
+316
+00:28:18,850 --> 00:28:22,510
+وحيني نتكلم عليها كتير برضه ال constant برضه
+
+317
+00:28:22,510 --> 00:28:26,680
+another type of object بس هذابتديله value of
+
+318
+00:28:26,680 --> 00:28:30,300
+decoration وما بتغيرش ال value بتاعة كده تبعته
+
+319
+00:28:30,300 --> 00:28:34,800
+later في برضه في ال wish دي ال variables ال
+
+320
+00:28:34,800 --> 00:28:38,980
+variable برضه بيكون له some current value ممكن
+
+321
+00:28:38,980 --> 00:28:44,800
+تغير فيها كمان location في ال memory تمام بتحيزه
+
+322
+00:28:44,800 --> 00:28:50,380
+زي ما هتشوف في ال processesو بتديله قيمة و لصف
+
+323
+00:28:50,380 --> 00:28:53,640
+دمعة معينة و في عليها كلام كتير يعني يعني ال
+
+324
+00:28:53,640 --> 00:28:58,900
+variables في ال VHDL في حين هنفصلها ان شاء الله في
+
+325
+00:28:58,900 --> 00:29:01,740
+file كمان ال file من ال objects من أنواع ال
+
+326
+00:29:01,740 --> 00:29:05,520
+objects اللي هي في ال VHDL ال file عبارة عن
+
+327
+00:29:05,520 --> 00:29:08,460
+sequence of values of specified type يعني sequence
+
+328
+00:29:08,460 --> 00:29:11,040
+of characters sequence of records sequence of
+
+329
+00:29:11,040 --> 00:29:14,840
+bytes sequence of كذا sequence of ايش of يعني of
+
+330
+00:29:14,840 --> 00:29:21,030
+of of values of specified typeالفايل الفايل
+
+331
+00:29:21,030 --> 00:29:26,910
+بالنسبة لل signals و ال cononsense و ال variables
+
+332
+00:29:26,910 --> 00:29:34,270
+هم اثنساجر يعني لما بشوفهم اثنساجر بيقدر احولهم من
+
+333
+00:29:34,270 --> 00:29:39,850
+اياش الى hardware لكن
+
+334
+00:29:39,850 --> 00:29:45,990
+ال files are notانا هتقول لو انت عامل object و نوع
+
+335
+00:29:45,990 --> 00:29:49,810
+file كيف هيحوله لهذا الوضع، ايش هنعمل عشان يعملك
+
+336
+00:29:49,810 --> 00:29:53,310
+file؟ و بس هو بنحط لأغراض زي ال test or في ال test
+
+337
+00:29:53,310 --> 00:29:55,290
+message بتجرع منه some information تكتبش some
+
+338
+00:29:55,290 --> 00:29:59,390
+information لكده يعني، لشرارة زي كده، ��كن مش مقصود
+
+339
+00:29:59,390 --> 00:30:03,590
+منه انه في الآخر انه تتراجع يحولك إلى ايش؟ الهدوء
+
+340
+00:30:03,590 --> 00:30:08,530
+إلى gates و شغلان، تمام؟بينما ال signal زي ما
+
+341
+00:30:08,530 --> 00:30:11,990
+هنشوفه ال cononsense و ال variables can be changed
+
+342
+00:30:11,990 --> 00:30:18,130
+to hardware بيحصلها thesis تخليق تتحول إلى
+
+343
+00:30:18,130 --> 00:30:20,330
+hardware
+
+344
+00:30:24,070 --> 00:30:30,090
+طبعا اي object بال visual must be of some type وزي
+
+345
+00:30:30,090 --> 00:30:33,870
+ما قلنا ال object type يحدد ال values اللي ممكن
+
+346
+00:30:33,870 --> 00:30:38,490
+ياخدها ال object و اي عمليات اللي ممكن تعمل عليها
+
+347
+00:30:38,490 --> 00:30:45,430
+ايش ال types of ال objects ال
+
+348
+00:30:45,430 --> 00:30:50,790
+data type تبع ال objects في
+
+349
+00:30:50,790 --> 00:30:55,260
+ال scalar typeيعني ال object في أي لحظة من اللحظات
+
+350
+00:30:55,260 --> 00:30:59,180
+اللي بياخد قيمة واحدة مابتنجسمش إلى أصغر منها يعني
+
+351
+00:30:59,180 --> 00:31:03,940
+تمام؟ و هذا ممكن يكون ال numerical يعني رقمية زي
+
+352
+00:31:03,940 --> 00:31:06,720
+ال integer أو ال bit أو ال standard logic أو شغلات
+
+353
+00:31:06,720 --> 00:31:16,660
+هذه أو enumerated يعني قيمة من enumeration type
+
+354
+00:31:18,070 --> 00:31:25,230
+عارفين الواشن type اينا
+
+355
+00:31:25,230 --> 00:31:32,250
+الواشن type هيتكلم عليه كمان او في type التاني
+
+356
+00:31:32,250 --> 00:31:37,450
+composite هذا مكون مجموعة من ال elements كل
+
+357
+00:31:37,450 --> 00:31:42,730
+element له value فيه two types of ال composite
+
+358
+00:31:42,730 --> 00:31:45,870
+الارز
+
+359
+00:31:45,870 --> 00:31:50,680
+و ال recordالقرية عبارة عن مجموعة من ال elements
+
+360
+00:31:50,680 --> 00:31:52,460
+اللي هي كلها the same type
+
+361
+00:32:04,760 --> 00:32:07,780
+لكن ال elements في ال records ممكن تكون of
+
+362
+00:32:07,780 --> 00:32:11,860
+different types مش صارت تكون يعني different لكن
+
+363
+00:32:11,860 --> 00:32:15,980
+ممكن تكون ال element يقارن مقاومة من كده item ال
+
+364
+00:32:15,980 --> 00:32:19,800
+field الأولاني مثلا انتجار التاني float التالت
+
+365
+00:32:19,800 --> 00:32:29,660
+standard logic and so on في ال access type هذه
+
+366
+00:32:29,660 --> 00:32:32,820
+تشبه ال pointers و ال references في ال languages
+
+367
+00:32:34,780 --> 00:32:36,860
+الـ pointers في الـ C و ال references A في ال ..
+
+368
+00:32:36,860 --> 00:32:41,240
+في الجاب يعني ممكن احنا في ال coding بتقول ال sim
+
+369
+00:32:41,240 --> 00:32:45,080
+مش هيمور علينا لكن in case you want this kind of
+
+370
+00:32:45,080 --> 00:32:48,760
+type بتقدر تستخدمه اذا بدك تعمل reference ل
+
+371
+00:32:48,760 --> 00:32:54,480
+integer ل float لكذا بتقدر تستخدم ال axis type
+
+372
+00:32:54,480 --> 00:33:00,200
+بيسموه axis type تمام في ال file type ال file A
+
+373
+00:33:00,200 --> 00:33:04,390
+typeهذا يعطيك اكسس لـ objects اللي فيها طبعا
+
+374
+00:33:04,390 --> 00:33:08,610
+sequence of values objects على ال disk هتكون زي ما
+
+375
+00:33:08,610 --> 00:33:12,010
+قلنا ال
+
+376
+00:33:12,010 --> 00:33:14,630
+value تبع لو ال object هو file type ايش بقى تبعته
+
+377
+00:33:14,630 --> 00:33:18,290
+هي ال sequence of values اللي حاليا فيه كل
+
+378
+00:33:18,290 --> 00:33:21,670
+sequence of values اللي في ال object file هي
+
+379
+00:33:21,670 --> 00:33:28,270
+القيمة بتكون تبعته في protected types احنا هنا مش
+
+380
+00:33:28,270 --> 00:33:33,490
+هنستخدمهالكن لما نتكلم على abotic systems هنشوف
+
+381
+00:33:33,490 --> 00:33:35,210
+يعني إيش ال protection ويعني إيش atomic ويعني إيش
+
+382
+00:33:35,210 --> 00:33:38,090
+exorcism احنا جيت بدنا بال concurrency قولنا المرة
+
+383
+00:33:38,090 --> 00:33:41,170
+اللي فاتت لكن على جال in our course اللي بيشتغل
+
+384
+00:33:41,170 --> 00:33:45,030
+هذا مش هيلزمنا ال protected type اللي هو ده على
+
+385
+00:33:45,030 --> 00:33:49,750
+جال في ال designs اللي هنشوف بتفيد هذه في ال .. في
+
+386
+00:33:49,750 --> 00:33:54,390
+ال concurrency تمام و اللي هتكلم عليها كتير في ال
+
+387
+00:33:54,390 --> 00:33:56,210
+abotic ايش systems
+
+388
+00:34:01,000 --> 00:34:04,160
+من ال types اللى فاتوا فقط مين الل�� ممكن تعملوا
+
+389
+00:34:04,160 --> 00:34:11,040
+synthesis فقط اللى هو ال scalar و ال composite ال
+
+390
+00:34:11,040 --> 00:34:18,960
+scalar و ال composite تمام بينما ال types الأخرى
+
+391
+00:34:18,960 --> 00:34:23,340
+are not synthesizable اقول file type فعلي يعني
+
+392
+00:34:23,340 --> 00:34:25,220
+بتعملوا algorithm مابتحولش
+
+393
+00:34:27,860 --> 00:34:33,760
+access type نقول access type
+
+394
+00:34:33,760 --> 00:34:39,680
+reference يعني عنوان إيش عنوان إيش reference أو
+
+395
+00:34:39,680 --> 00:34:43,340
+يعني عنوان إيش عنوان إيش فهم فقط اللي بيعملهم
+
+396
+00:34:43,340 --> 00:34:49,540
+متسازمين اللي هو ال scalar and ال composite and ال
+
+397
+00:34:49,540 --> 00:34:56,420
+composite strong typing نقول
+
+398
+00:34:56,420 --> 00:34:57,600
+على ال VHDL
+
+399
+00:35:00,360 --> 00:35:03,880
+اللي بقالك احنا في المساقى هادا احنا او في اي مجال
+
+400
+00:35:03,880 --> 00:35:08,980
+.. we are not just اللي هي writing code بقالك اه
+
+401
+00:35:08,980 --> 00:35:11,040
+احنا المضروع ال code مش الجاضية ال code لك بقى
+
+402
+00:35:11,040 --> 00:35:14,580
+تفهم انت لو هضهر ال semantics تبع الكلام هاد كله
+
+403
+00:35:14,580 --> 00:35:17,880
+شايفه ولا ايه نعم لإن الكلام .. بركز كتير على
+
+404
+00:35:17,880 --> 00:35:22,420
+الكلام هاد لإنك once فهمته و صار في راسك كده هذا
+
+405
+00:35:22,420 --> 00:35:25,740
+بال coding ولا ايش بعد كده لما تفهم الحاجات
+
+406
+00:35:25,740 --> 00:35:31,740
+الدقيقة تمام؟ okayيعني ممكن ال usual مثلا البعض
+
+407
+00:35:31,740 --> 00:35:34,520
+على طول بيخش بيفط الحاجات هذه بيخش على طول في ال
+
+408
+00:35:34,520 --> 00:35:37,240
+coding و الشيء هذه غير ما طالب يكون يفهم ال
+
+409
+00:35:37,240 --> 00:35:40,700
+semantics تبع الدقائق هذه الشيء الصغير يعني لأن من
+
+410
+00:35:40,700 --> 00:35:44,380
+غيرها انت مابصيرش engineer اصلا من غير ما تصبح
+
+411
+00:35:44,380 --> 00:35:49,180
+انجنير بغير ما تعرف التفاصيل يعني ال visual aid
+
+412
+00:35:49,180 --> 00:35:54,320
+بيقول عليها strongly typed يعني بتدق كتير على ال
+
+413
+00:35:54,320 --> 00:35:59,940
+data types لو استخدمت expressionإذا استخدمت فيه
+
+414
+00:35:59,940 --> 00:36:07,860
+الـ different الـ data types إذا
+
+415
+00:36:07,860 --> 00:36:14,140
+كنت في الـ expression استخدمت different data types
+
+416
+00:36:14,140 --> 00:36:19,260
+أو أثناء ال simulation وجدت انك for some data type
+
+417
+00:36:19,260 --> 00:36:22,000
+استخدمت قيمة مش في ال range برا ال range بتديلك
+
+418
+00:36:22,000 --> 00:36:26,800
+error messageإذا جدر يكتشفه في ال compilation ال
+
+419
+00:36:26,800 --> 00:36:30,920
+compiler بديلك error لكن إذا عدى عليه في ال
+
+420
+00:36:30,920 --> 00:36:33,200
+compiler يعني في ال compiler مش مبين أثناء ال
+
+421
+00:36:33,200 --> 00:36:36,360
+simulation ال out of range بتظهر في العادة أثناء
+
+422
+00:36:36,360 --> 00:36:39,680
+ال simulation يعني القيم بتضايق من الحساب و you
+
+423
+00:36:39,680 --> 00:36:45,280
+assign it to some مثلا اللي هو signal أو كده
+
+424
+00:36:45,280 --> 00:36:47,640
+وتبالغ أنه ال signal اللي انت عارفها ال range
+
+425
+00:36:47,640 --> 00:36:52,280
+تبعها من واحد لعشر طلعت القيم عشرينفي الحالة دي
+
+426
+00:36:52,280 --> 00:36:57,440
+كانت بتكتب فقط الـ AS at runtime أثناء السيموليشيا
+
+427
+00:36:57,440 --> 00:37:05,800
+ماشي الحال و التالي بيبقى ان هو single type لو انت
+
+428
+00:37:05,800 --> 00:37:09,620
+في عندك ال integer ال integer value zero و ال real
+
+429
+00:37:09,620 --> 00:37:13,640
+number zero point zero و ال bit value zero هدول
+
+430
+00:37:13,640 --> 00:37:18,440
+مختلفين ماهواش
+
+431
+00:37:18,440 --> 00:37:23,930
+نفس ال typeهذه integer وهذه float وهذه air وهذه
+
+432
+00:37:23,930 --> 00:37:27,430
+bit ماهماش
+
+433
+00:37:27,430 --> 00:37:33,170
+مختلفين different values هذا بيسهل على ال compiler
+
+434
+00:37:33,170 --> 00:37:42,250
+انه يطلع errors طبعا
+
+435
+00:37:42,250 --> 00:37:47,250
+اي object عشان تستخدمه بدك في الأول تعمله
+
+436
+00:37:47,250 --> 00:37:47,610
+declaration
+
+437
+00:37:50,410 --> 00:37:56,510
+الـ declaration بتحط في اسم ال object و data type
+
+438
+00:37:56,510 --> 00:38:01,530
+تبعه ال type و ال initial value إذا بدك
+
+439
+00:38:18,020 --> 00:38:20,920
+chapter هذا هيخصصه لل signals and consonants
+
+440
+00:38:20,920 --> 00:38:28,180
+objects of scalar and composite types يعني بيقولك
+
+441
+00:38:28,180 --> 00:38:34,940
+ال consonants و ال signals مش ممكن تكون of axis
+
+442
+00:38:34,940 --> 00:38:39,020
+type نفكر بالنسبة لل constant بيقولها ال constant
+
+443
+00:38:39,020 --> 00:38:44,640
+ال constant عبارة عن constant اشفى ديته عشان يسهل
+
+444
+00:38:44,640 --> 00:38:47,780
+عملية ال codingاللي في ال compilation ايش بيسوي ال
+
+445
+00:38:47,780 --> 00:38:53,260
+compiler في ال constant؟ ايوة مطرح بيلاقي بيشيله و
+
+446
+00:38:53,260 --> 00:38:57,260
+بيحط قيمته بتوع ال compiled مظبوط يعني اذا انت
+
+447
+00:38:57,260 --> 00:39:01,040
+عملت اي object constant بيحجز اسمه لكشف ال memory
+
+448
+00:39:01,040 --> 00:39:05,880
+و بيديها اسم ال constant لأ مظبوط ولا عشان هيك
+
+449
+00:39:05,880 --> 00:39:10,400
+مدفعش تعمل له referenceما هو لأ بعد كده هيكون hard
+
+450
+00:39:10,400 --> 00:39:12,580
+coded في ال instructions انت فاكرين لما درستوا اسم
+
+451
+00:39:12,580 --> 00:39:15,360
+ال language مش بيكون ال instruction مكون من كذا
+
+452
+00:39:15,360 --> 00:39:20,100
+field اللي هو ب code و إذا في address part او two
+
+453
+00:39:20,100 --> 00:39:22,940
+address parts و كندسة و شغلات و قصص يكون ال
+
+454
+00:39:22,940 --> 00:39:25,560
+instruction بعد كده جزء من ال instruction نفسه
+
+455
+00:39:25,560 --> 00:39:28,720
+بظبط و لا و ال instruction ماخد مثلا one word او
+
+456
+00:39:28,720 --> 00:39:32,520
+two words او كده لكن ما بيحجزش memory question
+
+457
+00:39:32,520 --> 00:39:35,600
+محدد في ال memory في ال RAM بيديله اسم تبع
+
+458
+00:39:35,600 --> 00:39:38,820
+الconcept اللي عندتهكل ما يفعله أثناء الـ
+
+459
+00:39:38,820 --> 00:39:43,220
+compilation انه يزيل كل ما كان ظهر في ال constant
+
+460
+00:39:43,220 --> 00:39:48,500
+اسمه ويضع فيه قيمته لذلك لا يمكنك أن تكون انه
+
+461
+00:39:48,500 --> 00:39:56,440
+access type يعني reference نبدأ
+
+462
+00:39:56,440 --> 00:40:02,640
+بال signal objects كنا
+
+463
+00:40:02,640 --> 00:40:05,880
+قولنا ان ال parts في design entity عبارة عن
+
+464
+00:40:05,880 --> 00:40:06,900
+signals
+
+465
+00:40:09,850 --> 00:40:13,550
+و التحديد external signals لأن هم يعتبروا الـ
+
+466
+00:40:13,550 --> 00:40:18,390
+external view تبع ال unit مش هيك لكن احنا بساطة
+
+467
+00:40:18,390 --> 00:40:24,010
+هنقولهم ايش اللي هي pods لكن
+
+468
+00:40:24,010 --> 00:40:28,470
+اذا في signals داخلية زي ال signals اللي بنحطها في
+
+469
+00:40:28,470 --> 00:40:32,310
+decorative part تبع ال architecture هدول local او
+
+470
+00:40:32,310 --> 00:40:37,270
+internal ايه signals are not seen from outside ال
+
+471
+00:40:37,270 --> 00:40:43,980
+design entityلأنهم ليسوا انترنت لأنهم ليسوا انترنت
+
+472
+00:40:43,980 --> 00:40:50,460
+كل
+
+473
+00:40:50,460 --> 00:40:55,680
+signal انت بتعملها declaration فيه لها scope او
+
+474
+00:40:55,680 --> 00:41:01,340
+name space اللي هو ايش ال scope او ال area او
+
+475
+00:41:01,340 --> 00:41:05,100
+المنطقة اللي ممكن تعمل فيها referencing لل signal
+
+476
+00:41:05,100 --> 00:41:10,500
+تستخدمها فيها يعنيونقول ان ال signal is visible
+
+477
+00:41:10,500 --> 00:41:15,560
+يعني هي مشيوفة في ال .. في ال .. في ال scope اللي
+
+478
+00:41:15,560 --> 00:41:18,320
+هو تبعها زي ال programming language اللي هي
+
+479
+00:41:18,320 --> 00:41:22,100
+العادية outside the scope it is unknown يعني اللي
+
+480
+00:41:22,100 --> 00:41:25,820
+حاولت تعملها اكس او outside ال scope بيديله
+
+481
+00:41:25,820 --> 00:41:28,840
+compilation error it is at compilation time طبعا
+
+482
+00:41:28,840 --> 00:41:31,280
+مش محتاج يستنى غاية yes اللي هو simulation
+
+483
+00:41:34,580 --> 00:41:42,140
+الـ scope بتحكم في وين انت بتعملها declaration الـ
+
+484
+00:41:42,140 --> 00:41:46,240
+signal can be declared بأماكن عديدة ممكن تعملها
+
+485
+00:41:46,240 --> 00:41:53,720
+declaration بال creative part تبع ال entity زي ال
+
+486
+00:41:53,720 --> 00:41:58,040
+ports ممكن بال creative part تبع ال architecture
+
+487
+00:41:58,040 --> 00:42:02,200
+تمام؟
+
+488
+00:42:02,680 --> 00:42:09,680
+ممكن في package declaration package declaration
+
+489
+00:42:09,680 --> 00:42:14,860
+بالنسبالى
+
+490
+00:42:14,860 --> 00:42:22,180
+ال parts اللى بتحطهم في ال declaration انت شايفهم
+
+491
+00:42:22,180 --> 00:42:27,820
+مين في
+
+492
+00:42:27,820 --> 00:42:31,620
+نفس ال entity اللى عامل لهم declaration
+
+493
+00:42:33,270 --> 00:42:39,810
+وفي أي architecture associated مع ال entity هذه مش
+
+494
+00:42:39,810 --> 00:42:43,030
+كده لما تتعرفي في architecture بتقول of و بعدها
+
+495
+00:42:43,030 --> 00:42:46,990
+اسم ال entity تمام once ده كانت اسم ال entity ال
+
+496
+00:42:46,990 --> 00:42:50,790
+parts اللي معرفين في ال entity هذه اللي انت سميتها
+
+497
+00:42:50,790 --> 00:42:54,550
+بكون ال body بتاع ال architecture جزء من ال score
+
+498
+00:42:54,550 --> 00:43:01,800
+تبعها تمام ولا معناته ال parts are visibleفي ال
+
+499
+00:43:01,800 --> 00:43:06,500
+entity اللى اتعرفت فيهم و اي architecture استخدمته
+
+500
+00:43:06,500 --> 00:43:09,880
+تمام
+
+501
+00:43:09,880 --> 00:43:17,400
+كنا
+
+502
+00:43:17,400 --> 00:43:20,280
+شوفنا في ال indirect اللى هي component in
+
+503
+00:43:20,280 --> 00:43:23,480
+association انه ممكن انه انه بنعمل declaration
+
+504
+00:43:23,480 --> 00:43:26,100
+لكمبوننت في ال decorative part تبع architecture
+
+505
+00:43:26,100 --> 00:43:31,940
+فاكرين المقال الفاتر صح جبل beginفي الحالة هذه كل
+
+506
+00:43:31,940 --> 00:43:36,500
+ال pores تبعت ال components are visible وين في ال
+
+507
+00:43:36,500 --> 00:43:40,000
+architecture نفسه اللي انت عملت فيها declaration
+
+508
+00:43:40,000 --> 00:43:46,440
+لل components لكن
+
+509
+00:43:46,440 --> 00:43:51,380
+لو
+
+510
+00:43:51,380 --> 00:43:55,960
+في signal انت عاملها declaration في ال decorative
+
+511
+00:43:55,960 --> 00:43:58,620
+part تبع ال architecture هذا بتكون وين فقط مشيوفة
+
+512
+00:43:59,870 --> 00:44:22,630
+بس داخل ال architecture نفسها طبعتها هدا
+
+513
+00:44:22,630 --> 00:44:25,950
+message جديد علينا تبع ال pass مش هن carryه
+
+514
+00:44:46,010 --> 00:44:51,130
+هنشوف ال example هذا برضه و لا تضرش هنشوف اللي هو
+
+515
+00:44:51,130 --> 00:44:56,430
+بدي
+
+516
+00:44:56,430 --> 00:45:02,850
+اعمل comparator بيقارن between ال X and ال Y just
+
+517
+00:45:02,850 --> 00:45:08,670
+two single bits if they are equal بيديك واحد اذا
+
+518
+00:45:08,670 --> 00:45:13,940
+واش بيديك ايه؟ Zero هذي truth tableإذا الـ main
+
+519
+00:45:13,940 --> 00:45:18,700
+terms تبعونا هذا وهذا x' y' وxy مش هيك two من
+
+520
+00:45:18,700 --> 00:45:25,640
+terms فلو أجى يعمل ال entity declaration بده parse
+
+521
+00:45:25,640 --> 00:45:31,380
+ال x and a في ال y in قولنا ال in هذه optional لو
+
+522
+00:45:31,380 --> 00:45:34,760
+مكتبنهاش يعترفوا يقولوا in لكن it is preferred انك
+
+523
+00:45:34,760 --> 00:45:41,040
+تكتب ال mode بشكل صريح standard logicبعد الـ Equal
+
+524
+00:45:41,040 --> 00:45:52,540
+Output هذا Out Standard Logic الـ
+
+525
+00:45:52,540 --> 00:45:56,140
+Architecture تلاحظ هالجهة ال Post هدول X و Y
+
+526
+00:45:56,630 --> 00:45:58,910
+declared في ال entity معناته ال architecture هذه
+
+527
+00:45:58,910 --> 00:46:02,850
+استخدمت data flow نفس استخدام ال compare entity
+
+528
+00:46:02,850 --> 00:46:08,450
+معناته ال x and y and ال out كمان are seen here مش
+
+529
+00:46:08,450 --> 00:46:10,990
+هيكوا ال and ال equal are seen here مش هيكوا ايه
+
+530
+00:46:10,990 --> 00:46:16,790
+لأ ده اللي جدر يكتب equal لو ال equal poor في ال
+
+531
+00:46:16,790 --> 00:46:18,770
+entity هذه و ال entity هذه مستخدمها ال compare
+
+532
+00:46:18,770 --> 00:46:24,730
+equals not x what is x وين ال x ال declared في ال
+
+533
+00:46:24,730 --> 00:46:28,060
+entity هذهطب أنت هذي اللي هي ال compiler مش هيكوية
+
+534
+00:46:28,060 --> 00:46:31,380
+لأ اللي هي نفسها ده معناته يعني مستخدمها في ال
+
+535
+00:46:31,380 --> 00:46:34,620
+scope تبعها و تالي ال compiler مش حيشكي مش هيكوية
+
+536
+00:46:34,620 --> 00:46:39,580
+لأ نفس الاشي المسلمين لل y هنا و ال x و ال y هنا
+
+537
+00:46:39,580 --> 00:46:44,620
+كان
+
+538
+00:46:44,620 --> 00:46:49,000
+ممكن بدل ما تحط كذا object و بعدين ال mode و ال
+
+539
+00:46:49,000 --> 00:46:57,420
+type تبعهم تصلهم بأكتر من سطرهذه الناحية تنظيمية
+
+540
+00:46:57,420 --> 00:47:01,980
+يعني مش أكتر تمام؟ ممكن أقول ال XN standard logic
+
+541
+00:47:01,980 --> 00:47:05,680
+سيمي كولون ال YN standard logic و كده يعني ممكن
+
+542
+00:47:05,680 --> 00:47:10,460
+بتفيد لما ال names تستخدموا تكون طويلة اسمها ال
+
+543
+00:47:10,460 --> 00:47:13,260
+objects تكون ال description تبقى أكتر و فيها
+
+544
+00:47:13,260 --> 00:47:19,210
+..يلها طول معينأوضح و more readable انك تحط كل
+
+545
+00:47:19,210 --> 00:47:24,370
+item كل object في one line لكن لو أسيته بنفس الأدا
+
+546
+00:47:24,370 --> 00:47:30,230
+there is no problem يعني بينفع هنا حتى عشان for
+
+547
+00:47:30,230 --> 00:47:33,770
+your information بينفع أقوله ال S بعد ال S أحط
+
+548
+00:47:33,770 --> 00:47:36,070
+space و أكتب ال part و كده كده سطر واحد خلّي كله
+
+549
+00:47:36,070 --> 00:47:38,570
+براجره واحدة و لا أكتب شر في الأخر اكتبها هنا و
+
+550
+00:47:38,570 --> 00:47:41,050
+لازم و بعد بينفع بس العياب بقى تسيب فقط اللي هي
+
+551
+00:47:41,050 --> 00:47:45,670
+ash ال derivative اللي هو ash white space white
+
+552
+00:47:45,670 --> 00:47:54,270
+ashwhite space ايش ال white space؟ بس السبب اللي
+
+553
+00:47:54,270 --> 00:47:56,810
+.. البدأ اصلا بيشوف حاجة white space ايوة لبعض ..
+
+554
+00:47:56,810 --> 00:48:00,830
+ايش in terms of characters ال white space؟ ال
+
+555
+00:48:00,830 --> 00:48:03,370
+white space اما انه ال space بعض ال space العادي
+
+556
+00:48:03,370 --> 00:48:09,570
+او اللي هو التهب او ال return ال return new line
+
+557
+00:48:09,570 --> 00:48:14,290
+او new line هذه كلها تفترض white ايش؟ white spaces
+
+558
+00:48:15,160 --> 00:48:23,420
+white ash spaces هذا
+
+559
+00:48:23,420 --> 00:48:27,360
+يمكن لو انت بتحط comment هنا مرات بديلك وصفة مش
+
+560
+00:48:27,360 --> 00:48:35,540
+هيك ولا يكون مفيد يعني اتلاحظ
+
+561
+00:48:35,540 --> 00:48:41,200
+بالنسبة لل ports كنا بنشي الكلمة signal لأنه اصلا
+
+562
+00:48:41,200 --> 00:48:44,310
+هي في ال definition ال formalit is optional
+
+563
+00:48:44,310 --> 00:48:47,870
+between the square brackets و لأنه احنا معروف
+
+564
+00:48:47,870 --> 00:48:51,130
+بالنسبالي ان ال post ده دايما كلها عارفه عارفه ال
+
+565
+00:48:51,130 --> 00:48:54,630
+signals و بتاعة ليه مابلزمش انك تحطها لإن كلهم
+
+566
+00:48:54,630 --> 00:48:57,710
+عارفو ال signals و احنا عادي عارفينها
+
+567
+00:49:21,970 --> 00:49:24,530
+و مرة تانية بنقول ان ال signal كان بي decode في
+
+568
+00:49:24,530 --> 00:49:27,730
+نفس ال architecture مش هي هو لأ بي decode في part
+
+569
+00:49:27,730 --> 00:49:30,290
+تبعي اللي هو ال architecture سينتاكس تبعها خلينا
+
+570
+00:49:30,290 --> 00:49:36,550
+نشوف سينتاكس تبعها تكتب
+
+571
+00:49:36,550 --> 00:49:43,250
+signal و fire list يعني كده signal ورا بعض بينهم
+
+572
+00:49:43,250 --> 00:49:46,490
+كمه بين كل واحد و التاني بعدين ال type subtype
+
+573
+00:49:46,490 --> 00:49:51,420
+indication وممكن تدى initial valueب static
+
+574
+00:49:51,420 --> 00:49:59,420
+suppression تمام؟
+
+575
+00:49:59,420 --> 00:50:08,400
+بس
+
+576
+00:50:08,400 --> 00:50:12,620
+كلمة سجن في الحال عادي is mandatory يعني إجبارية
+
+577
+00:50:12,620 --> 00:50:16,780
+لازم تحطها مش هيك وقتها ماهياش optional و اتلاحظ
+
+578
+00:50:16,780 --> 00:50:24,050
+ما بنحددش mode لأنه ماهياش هياشمايهاش port هذه الـ
+
+579
+00:50:24,050 --> 00:50:28,090
+internal مايهاش signal تلعب في ال syntax اللى
+
+580
+00:50:28,090 --> 00:50:31,550
+تحتها قبل شوية مافيش port لا in ولا out ولا ايش
+
+581
+00:50:31,550 --> 00:50:41,070
+تمام تالي مالهاش mode وإذا
+
+582
+00:50:41,070 --> 00:50:44,770
+بدك تديها signal initial value و بتستخدم سيمبولها
+
+583
+00:50:44,770 --> 00:50:50,310
+ده كله وراه يساوي بنوا في ال assignment لل signal
+
+584
+00:50:52,670 --> 00:51:00,390
+اللي هي علامة ال .. اي نعم اللي هي ال symbol هذا
+
+585
+00:51:00,390 --> 00:51:09,050
+less than و less than less than و ال equal و
+
+586
+00:51:09,050 --> 00:51:11,970
+كنا بيقولنا من زمان ان ال initial values لو انت
+
+587
+00:51:11,970 --> 00:51:15,310
+قديت signal ال initial value هذا فقط is used اثناء
+
+588
+00:51:15,310 --> 00:51:21,720
+ال ايش ال simulation ا�� things are are ignoredمش
+
+589
+00:51:21,720 --> 00:51:28,920
+عاوزة اذا كانت مطافقة مع هذا الستاندورت، فهو يغيّر
+
+590
+00:51:28,920 --> 00:51:34,020
+قيمة الواقعية وهناك
+
+591
+00:51:34,020 --> 00:51:38,840
+سبب لذلك لأنك عندما تقوم بتعمل تسيزيز لماذا تقوم
+
+592
+00:51:38,840 --> 00:51:43,880
+بتعملها اقنع؟ تقوم بتعمل تسيزيز لانه
+
+593
+00:51:43,880 --> 00:51:49,740
+عندما تقوم التسيزيز بيحول هذا الكلام لـ Logic
+
+594
+00:51:51,060 --> 00:51:53,900
+لما تريدي تشغل ال logic ايش ضمانه الا اول ما يشتغل
+
+595
+00:51:53,900 --> 00:51:58,140
+هيكون ال signal اللي تمديها انش ال value هيكون ال
+
+596
+00:51:58,140 --> 00:52:03,240
+value اللي انت حددتها بال file لذلك
+
+597
+00:52:03,240 --> 00:52:07,740
+they are not here لازمهم لان بعد كده ال input
+
+598
+00:52:07,740 --> 00:52:10,980
+بيبين ان هو input اللي هيعمله ال drive هي ال input
+
+599
+00:52:10,980 --> 00:52:14,700
+اللي هيخشله شوه ال input جاي من ال stage قبله او
+
+600
+00:52:14,700 --> 00:52:17,420
+انت هتوصله مع اي input جاي من ال sensor جاي من كذا
+
+601
+00:52:17,420 --> 00:52:22,790
+جاي من ال keyboardلو كان عندك component و انا فيه
+
+602
+00:52:22,790 --> 00:52:26,170
+مثلا part أعملته و كان يدخل value بيجي ال
+
+603
+00:52:26,170 --> 00:52:29,570
+sensitizer مفتوض مثلا ان انا مهمل و مش شابه مع
+
+604
+00:52:29,570 --> 00:52:32,270
+حاجة، يروح يشوف على قيمة default كبارك، اذا كان
+
+605
+00:52:32,270 --> 00:52:38,270
+صفر او واحد، ماهو مفيدة في هذه الحالة؟ ال .. ال ..
+
+606
+00:52:38,270 --> 00:52:44,710
+ال .. ايش اللي بي .. اللي بيصير؟ لو
+
+607
+00:52:44,710 --> 00:52:52,770
+انت ال .. في inputو طب ماشي يعني هو initial value
+
+608
+00:52:52,770 --> 00:52:55,410
+هيكون بواحد بعد كده هيصير بكم؟ هيظل زي ما هو؟ هيظل
+
+609
+00:52:55,410 --> 00:52:58,090
+زي ما هو انا مهمله لأ اعملكم بورا انتوا باستخدام
+
+610
+00:52:58,090 --> 00:53:04,590
+ال structure ال picture و اعملكم مهمله هذا ال
+
+611
+00:53:04,590 --> 00:53:08,430
+input يعني تعتمد على default value بتاعك تمام بس
+
+612
+00:53:08,430 --> 00:53:12,450
+هذا هيفيد اسفل ال synthesis تمام؟ هيخلي لكيا بواحد
+
+613
+00:53:12,450 --> 00:53:15,610
+القيم اللي هتخليها لكى خلال اللي هو الشهر لما
+
+614
+00:53:15,610 --> 00:53:18,920
+تتشابكوا في الآخر بتشابكوا بالواحد من دا كياانت
+
+615
+00:53:18,920 --> 00:53:25,320
+كهردوية .. ايوة اه في الاخر .. اه في الاخر لما
+
+616
+00:53:25,320 --> 00:53:28,760
+بتبتدعي تشابكوا بتشابكوا بالقيمة اللي .. بس حتى هي
+
+617
+00:53:28,760 --> 00:53:32,480
+.. يعني انت ال .. اذا انت كموات مش تخدمها اللي هو
+
+618
+00:53:32,480 --> 00:53:40,120
+جاهزة، ايش اللي بيصير؟ يعني يمكن في
+
+619
+00:53:40,120 --> 00:53:43,600
+الكتاب هذا مش متصور انه عملها في .. كان في ال
+
+620
+00:53:43,600 --> 00:53:48,210
+references تانيةلو انت في اشي ماديله initial value
+
+621
+00:53:48,210 --> 00:53:51,050
+و ال value ماتتغيرش باللي هو بالمرة في ال design
+
+622
+00:53:51,050 --> 00:53:53,870
+ساعتها بيشيله بيعمل reduction لل hardware و بيشيل
+
+623
+00:53:53,870 --> 00:53:59,670
+ال input اصلا واخد بالك اش لزومه اصلا اما لو انت
+
+624
+00:53:59,670 --> 00:54:04,870
+في system و هذا دايما طول حياته بواحد ال input اذا
+
+625
+00:54:04,870 --> 00:54:06,790
+بيقدر يشيل input هذا و يعمل design على انه يعيش
+
+626
+00:54:06,790 --> 00:54:11,110
+علينا هو ده مش موجود اصلا هذا في ال automation في
+
+627
+00:54:11,110 --> 00:54:14,440
+ال senses واخد بالكIt doesn't change ليش يظلوا
+
+628
+00:54:14,440 --> 00:54:18,000
+اصلا واحدين؟ ينشعلوا اصلا و يعملوا شيء ان هو هذي
+
+629
+00:54:18,000 --> 00:54:24,180
+بس موجود، تمام ولا؟ اه و فعلا ال professor بتعمل
+
+630
+00:54:24,180 --> 00:54:29,080
+هيك يعني، بقالك؟ في مراحل من optimization إذا في
+
+631
+00:54:29,080 --> 00:54:34,180
+إيش fixed بيشيله، تمام؟ و بيعمل hardware على إنه
+
+632
+00:54:34,180 --> 00:54:36,840
+كامل أو إنه موجود و كان بواحد، بس بيشيلوا يعني في
+
+633
+00:54:36,840 --> 00:54:39,420
+ال .. مضطرش في ال hardware، تمام؟
+
+634
+00:54:42,140 --> 00:54:45,060
+لكن لو انت في عندك component فعلا خلاص هي هيك و
+
+635
+00:54:45,060 --> 00:54:48,100
+قولها انت و اشتخدمه و تعمل حسابك عشان يشتغل بجهة
+
+636
+00:54:48,100 --> 00:54:51,280
+الشغل لازم يكون بواحد لما تشتغل .. لما تحط ال
+
+637
+00:54:51,280 --> 00:55:07,460
+hardware بتخلي .. بتعمل ال driving بواحد جاريك
+
+638
+00:55:07,460 --> 00:55:12,260
+اذا انت بتكتب descriptionوبداك ياتكون compliant مع
+
+639
+00:55:12,260 --> 00:55:15,220
+ال standard هذا يعني متوافق معاه متوافق معاه
+
+640
+00:55:15,220 --> 00:55:19,100
+ماتحطش initial values لل signals او حتى ال
+
+641
+00:55:19,100 --> 00:55:21,880
+variables ال variables زي ما هتشوف بعد كده تبقى
+
+642
+00:55:21,880 --> 00:55:32,740
+قطيها برضه initial values طب
+
+643
+00:55:32,740 --> 00:55:37,540
+لو انت مش حاطط initial value تمام
+
+644
+00:55:46,670 --> 00:55:51,850
+عشان تعمل simulation لازم يبدأ من قيم معين وال
+
+645
+00:55:51,850 --> 00:55:56,870
+simulation بيبدأ لل inputs قيم معينة وبعد ال time
+
+646
+00:55:56,870 --> 00:56:01,270
+بيشوف الأوتوت و بيمشي و بكمل ال simulation فاش
+
+647
+00:56:01,270 --> 00:56:05,560
+بيساوي في الحالة دي؟لأغراض اللي هو ال simulation
+
+648
+00:56:05,560 --> 00:56:09,620
+وروح simulator من عنده وبيحط ال initial value ال
+
+649
+00:56:09,620 --> 00:56:11,720
+initial value بتكون هذه عبارة عن ايش؟ عبارة عن
+
+650
+00:56:11,720 --> 00:56:16,120
+بتسوي leftmost value في ال range تبع ال type و ال
+
+651
+00:56:16,120 --> 00:56:21,880
+signal يعني مثلا ال natural data type بيبدأ من كام
+
+652
+00:56:21,880 --> 00:56:27,440
+natural؟ من zero و واحد اتنين تلتة اربع صح؟ بتقول
+
+653
+00:56:27,440 --> 00:56:29,500
+leftmost في ال .. ال value ناحية الشمال خالص هي
+
+654
+00:56:29,500 --> 00:56:34,800
+قيمتها بكم؟ ب zeroطبعا فلو انت في index signal و
+
+655
+00:56:34,800 --> 00:56:37,820
+ال data تبعها is natural و انت مش هديها initial
+
+656
+00:56:37,820 --> 00:56:41,000
+value ساعات سبنتك لما يجي يبدأ انت من اول قيمة
+
+657
+00:56:41,000 --> 00:56:44,760
+يخليها بكم Zero لان ال left most value of this
+
+658
+00:56:44,760 --> 00:56:51,500
+data type is Zero و كذا اي data type يكون اللي هو
+
+659
+00:56:51,500 --> 00:56:56,860
+range اللي هو left most و اللي هو right most فديها
+
+660
+00:56:56,860 --> 00:57:23,780
+left mostvalue تمام؟ اوكي ماشي الـ
+
+661
+00:57:23,780 --> 00:57:28,410
+comparator اللي شوفنا كان فيه فعلا single statusو
+
+662
+00:57:28,410 --> 00:57:30,590
+مستخدم data flow style بس مش واضح ان ال data flow
+
+663
+00:57:30,590 --> 00:57:33,630
+بيبوضح لما يكون لك كذا ياش كذا statement مش هيك و
+
+664
+00:57:33,630 --> 00:57:37,830
+الان لكن احنا يعني لحتى الان طالما ما استخدمتش
+
+665
+00:57:37,830 --> 00:57:47,050
+behavioral لا process ولا structure و
+
+666
+00:57:47,050 --> 00:57:52,410
+صفت حتى لو على single assignment statement بيقولوا
+
+667
+00:57:52,410 --> 00:57:57,250
+بيقولوا عليه data ياش data flowلكن عشان كلمة flow
+
+668
+00:57:57,250 --> 00:58:00,570
+نفسها تبقى نحي اكتر، لازم تكون اكتر من ايش؟ من ال
+
+669
+00:58:00,570 --> 00:58:02,930
+statement عشان يكون فيه flow اصلا مش هيكوا ايلا
+
+670
+00:58:02,930 --> 00:58:10,250
+ايلا دلوقتي اعملك ال .. ال .. ال comparator ب data
+
+671
+00:58:10,250 --> 00:58:14,070
+flow style اوضح من الاولاني دلوقتي اعملك ال .. ال
+
+672
+00:58:14,070 --> 00:58:14,070
+.. ال comparator ب data flow style اوضح من
+
+673
+00:58:14,070 --> 00:58:14,110
+الاولاني دلوقتي اعملك ال data flow style اوضح من
+
+674
+00:58:14,110 --> 00:58:17,090
+الاولاني دلوقتي اعملك ال data flow style اوضح من
+
+675
+00:58:17,090 --> 00:58:18,230
+الاولاني دلوقتي اعملك ال data flow style اوضح من
+
+676
+00:58:18,230 --> 00:58:18,230
+الاولاني دلوقتي اعملك ال data flow style اوضح من
+
+677
+00:58:18,230 --> 00:58:18,230
+الاولاني دلوقتي اعملك ال data flow style اوضح من
+
+678
+00:58:18,230 --> 00:58:18,250
+الاولاني د
+
+679
+00:58:25,560 --> 00:58:30,380
+هي ال ports زي ما هم مادغيروش بس عمللي هنا في ال
+
+680
+00:58:30,380 --> 00:58:34,140
+architecture two
+
+681
+00:58:34,140 --> 00:58:38,800
+signals ال x bar و ال y bar standard logic ال x
+
+682
+00:58:38,800 --> 00:58:41,860
+bar بيسوي not x و ال y bar بيسوي not y و ال equal
+
+683
+00:58:41,860 --> 00:58:49,180
+بيسوي كده الشهد هنا انه عرفلي هدول في ال
+
+684
+00:58:49,180 --> 00:58:53,950
+architecture declarative partبذلك يعتبر دول
+
+685
+00:58:53,950 --> 00:59:00,250
+internal signals إيش ال scope تبعهم من وين لوين من
+
+686
+00:59:00,250 --> 00:59:04,850
+ال beginning ل ال end بذلك نفع يستخدمهم هنا هاي ال
+
+687
+00:59:04,850 --> 00:59:10,810
+X bar ال reference هنا بينفع لأن هي declared هنا
+
+688
+00:59:10,810 --> 00:59:17,290
+وعمال بيستخدمها في ال scope تبعها معناته ال
+
+689
+00:59:17,290 --> 00:59:22,690
+compiler will not complain مش هيشكمش عاقبه ايه لأ
+
+690
+00:59:22,690 --> 00:59:25,350
+و كده بالسلامين قالوا يبقوا عابرون نفس الاشي اللي
+
+691
+00:59:25,350 --> 00:59:35,490
+هو هنا طيب
+
+692
+00:59:51,100 --> 00:59:56,320
+وبالتالي ال signals تلاحظ يعني بتوصل ال .. ال ..
+
+693
+00:59:56,320 --> 00:59:59,020
+ال .. ال signals مع بعض ال statements مش هيك و لا
+
+694
+00:59:59,020 --> 01:00:02,900
+هي ال X bar بيساوي not X و بعدين هنا تلاحظ ال
+
+695
+01:00:02,900 --> 01:00:05,280
+equals بيساوي X bar اللي هي اطلعها هنا مش هيك و لا
+
+696
+01:00:05,280 --> 01:00:09,820
+يعني this is connected to this مش هيك و لا okay
+
+697
+01:00:17,340 --> 01:00:21,400
+و يفير ال style هذا of coding انه كل جملة تكون
+
+698
+01:00:21,400 --> 01:00:25,620
+بسيطة بدل ما نكتبها يعني مرات بيقول ال expression
+
+699
+01:00:25,620 --> 01:00:28,240
+is complex يعني هنا في ال computer just two bits
+
+700
+01:00:28,240 --> 01:00:31,100
+كان في الأول كتبناها single statement واضحة مش
+
+701
+01:00:31,100 --> 01:00:35,080
+عاوز انا مش كتير لكن اذا ال statement is very
+
+702
+01:00:35,080 --> 01:00:39,640
+complex ال expression معقد شويه جسم وجطم اكتبوا
+
+703
+01:00:39,640 --> 01:00:43,140
+على كده أيش statement كون readable و
+
+704
+01:00:43,140 --> 01:00:47,960
+understandable اكتر مش هيكوا او لاوانا استعدable
+
+705
+01:00:47,960 --> 01:01:00,140
+اكتر كنا
+
+706
+01:01:00,140 --> 01:01:05,000
+قولنا ال scalar type طلعت لحتى الان من انواع ال
+
+707
+01:01:05,000 --> 01:01:07,620
+signal اللي شفناها اللي هو ال montage تبعتها ال
+
+708
+01:01:07,620 --> 01:01:13,910
+bit و ال logic هدول كلهم scalar types تماملأن أي
+
+709
+01:01:13,910 --> 01:01:17,450
+قيمة منهم مابتتجسمش لما اقول مثلا بت بياخد جيها
+
+710
+01:01:17,450 --> 01:01:20,030
+zero او واحد خلاص ال zero مابتنجسمش لأكتر من كده
+
+711
+01:01:20,030 --> 01:01:24,290
+مش هكذا و هكذا لما اقول standard logic بتاخد zero
+
+712
+01:01:24,290 --> 01:01:28,790
+او واحد او اكس او كده فيها لها قيم تسعة قيم كل
+
+713
+01:01:28,790 --> 01:01:38,510
+قيمة لحالها مابتنجسمش اصغر من هكذا تمام ال
+
+714
+01:01:38,510 --> 01:01:42,810
+scale of type زي ما هنشوف على الجهةفي إيمينها الـ
+
+715
+01:01:42,810 --> 01:01:46,710
+enumeration في الـ integer في ال physical في ال
+
+716
+01:01:46,710 --> 01:01:57,350
+floating point طلع الفيجور التالي هذه
+
+717
+01:01:57,350 --> 01:02:02,830
+scalar types كلها
+
+718
+01:02:02,830 --> 01:02:08,530
+تمام scalar
+
+719
+01:02:08,530 --> 01:02:08,910
+types
+
+720
+01:02:14,350 --> 01:02:21,790
+عندك enumeration types زي ال bit ليش enumeration
+
+721
+01:02:21,790 --> 01:02:24,450
+لأنه هتلاقي معرف ك enumeration data type ياخد
+
+722
+01:02:24,450 --> 01:02:30,230
+خمتين طبعا إذا في عندك object signal مثلا معرف ك
+
+723
+01:02:30,230 --> 01:02:33,870
+bit ساعتها بياخد يا زيرو يا إش يا واحد فهتلاقي
+
+724
+01:02:33,870 --> 01:02:37,630
+معرف زي ما هنشوف ال data type بيسمي bit ك
+
+725
+01:02:37,630 --> 01:02:40,230
+enumeration data type بياخد أحدث و biology يا زيرو
+
+726
+01:02:40,230 --> 01:02:44,280
+يا إش يا واحدوالـ Boolean برضه another animation
+
+727
+01:02:44,280 --> 01:02:49,440
+ده type بياخد يا true يا false في two values
+
+728
+01:02:49,440 --> 01:02:53,740
+animation ال character بياخد احدى ال characters
+
+729
+01:02:53,740 --> 01:02:57,000
+اللي هنشوفهم يعني a,b,c و الأرقام و slash و كل ال
+
+730
+01:02:57,000 --> 01:02:59,580
+characters تمام بس في الآخر محددين بس animation ده
+
+731
+01:02:59,580 --> 01:03:04,900
+type كبير مش أكتر يعني تمام ال severity level
+
+732
+01:03:05,520 --> 01:03:10,520
+فاكرين كنا في test bench كنا بيقولوا assert إذا في
+
+733
+01:03:10,520 --> 01:03:14,520
+ال output مش the same كنا نعمل assert و بيقولوا ال
+
+734
+01:03:14,520 --> 01:03:19,100
+severity error هو معرف ال severity هذا ك .. ك
+
+735
+01:03:19,100 --> 01:03:22,400
+level .. ك animation data type فيه كذا قيمة من
+
+736
+01:03:22,400 --> 01:03:26,940
+ضمنها error و فيه يمكن fatal و فيه كذا قيمة تانية
+
+737
+01:03:26,940 --> 01:03:32,100
+و فيه يمكن warning تمام؟ فهو معرف كاش ك .. ك .. ك
+
+738
+01:03:32,100 --> 01:03:40,590
+animation typeوفي ال file okay وفي ال file open
+
+739
+01:03:40,590 --> 01:03:46,470
+status مثلا success مثلا successful failure كذا
+
+740
+01:03:46,470 --> 01:03:51,150
+تمام okay هذه كلها scalar data types انه مش data
+
+741
+01:03:51,150 --> 01:03:54,010
+types و scalar طبعا هدول كلهم scalar اصلا كلهم
+
+742
+01:03:54,010 --> 01:04:01,550
+هدول يجب انه scalar في ال integer types في ال
+
+743
+01:04:01,550 --> 01:04:07,260
+physical type زي ال time تمامفي ال floating types
+
+744
+01:04:07,260 --> 01:04:11,700
+زي ليش اللي هو الريال هنفصل فيهم شوية شوية ان شاء
+
+745
+01:04:11,700 --> 01:04:11,800
+الله
+
+746
+01:04:34,060 --> 01:04:36,800
+بنقول على ال numberation type و ال integer types
+
+747
+01:04:36,800 --> 01:04:41,120
+are discrete types لأنه
+
+748
+01:04:41,120 --> 01:04:44,880
+بتاخد قيمة محددة بقول integer مثلا مثلا ال minus
+
+749
+01:04:44,880 --> 01:04:48,040
+واحد ال negative و ال zero و الأرقام الصحيحة مش هي
+
+750
+01:04:48,040 --> 01:04:52,720
+سواء negative او positive أرقام محددة ف discrete و
+
+751
+01:04:52,720 --> 01:04:54,900
+ال numberation type اي numberation type ياخد يعني
+
+752
+01:04:54,900 --> 01:04:57,860
+بيكون ال numberation type يكون كذا قيمة محددين
+
+753
+01:04:57,860 --> 01:05:04,400
+قيمتين تلاتة اربع عشرOkay ال integer types من برضه
+
+754
+01:05:04,400 --> 01:05:08,520
+يعتبر ال numerical type كمان زي ال float و ال
+
+755
+01:05:08,520 --> 01:05:15,460
+حاجات are integer are numerical types و ال
+
+756
+01:05:15,460 --> 01:05:19,260
+physical برضه نفس الشيء
+
+757
+01:05:19,260 --> 01:05:23,820
+للم numerical types ممكن ان حددي لها range ك
+
+758
+01:05:23,820 --> 01:05:28,920
+constraint زي ما هتشوف بعد هيك يعني ممكن انا اعرف
+
+759
+01:05:28,920 --> 01:05:32,590
+signal و اقول ان دي integerبس انا بدي استخدم
+
+760
+01:05:32,590 --> 01:05:38,010
+القيمة من كده لكده تمام ساعتها ساعة ال simulation
+
+761
+01:05:38,010 --> 01:05:44,130
+تمام لو هو هتحط فعلا هذه القيمة outside of ال
+
+762
+01:05:44,130 --> 01:05:48,770
+range بتديلك error السيمولاتور تمام يعني ممكن
+
+763
+01:05:48,770 --> 01:05:52,570
+تخليها مافيش constraint او تديها constraint
+
+764
+01:06:07,400 --> 01:06:13,060
+وخلّي بقى لك كمان مش قولنا اي signal انت عشان
+
+765
+01:06:13,060 --> 01:06:17,760
+تستخدمها لازم او تعملها declaration نفس الاشي ال
+
+766
+01:06:17,760 --> 01:06:21,320
+types يعني
+
+767
+01:06:21,320 --> 01:06:23,540
+تقول طب انا استخدمها و تستخدمها ال logic type مثلا
+
+768
+01:06:23,540 --> 01:06:25,800
+و ماعطيه declaration لأ هو معمل already حامل يعني
+
+769
+01:06:25,800 --> 01:06:30,360
+في ال .. يعني ده عاملي لك يعني فتاعي لو انت بدك
+
+770
+01:06:30,360 --> 01:06:34,620
+تعمل type جديد من عندك بنفع يعني بنفع تعمل type
+
+771
+01:06:34,620 --> 01:06:39,090
+جديد و بعد كده later on اش تستخدمهبما إذلك أي type
+
+772
+01:06:39,090 --> 01:06:43,390
+قبل ما يستخدم المفروض بيكون معموله declaration مش
+
+773
+01:06:43,390 --> 01:06:47,550
+هيك ولا عن
+
+774
+01:06:47,550 --> 01:06:54,850
+طريق type declaration طلعلي على الفجر التالي يمكن
+
+775
+01:06:54,850 --> 01:06:57,070
+الفجر حتى بس أنا لسه مش واضح شوفوا
+
+776
+01:07:04,500 --> 01:07:08,240
+أي نعم بتروح شوف كيف ال type declaration تكتب كلمة
+
+777
+01:07:08,240 --> 01:07:14,020
+type white space تديله اسم آية fire تمام؟ و بعدين
+
+778
+01:07:14,020 --> 01:07:16,440
+white space is white space و type definition فيها
+
+779
+01:07:16,440 --> 01:07:18,500
+تفصيلها type ايش definition بتروح معرف اللي هو ال
+
+780
+01:07:18,500 --> 01:07:24,140
+type تمام؟ هتتضحي أكتر لما نقدم كمان
+
+781
+01:07:41,640 --> 01:07:44,440
+بالنسبة للـ types اللى بيستخدمها ال ports لازم
+
+782
+01:07:44,440 --> 01:07:49,200
+تكون declared في package عشان تكون ال entity
+
+783
+01:07:49,200 --> 01:07:54,040
+declaration شايفاه و المفروض ال package يجب ان ي
+
+784
+01:07:54,040 --> 01:07:57,520
+compile قبل ان تعمل ال declaration ال type بتاعة
+
+785
+01:07:57,520 --> 01:08:00,160
+ال ports اللى في ال entity لازم تكون S في package
+
+786
+01:08:00,160 --> 01:08:10,420
+المعرفة تكون S اللى في packageتكون في package و
+
+787
+01:08:10,420 --> 01:08:12,360
+تعمل compilation لل package قبل ان تعمل ال
+
+788
+01:08:12,360 --> 01:08:21,660
+declaration عشان تقدر تشوف في
+
+789
+01:08:21,660 --> 01:08:28,840
+عندك predefined built-in types معرفين في ال
+
+790
+01:08:28,840 --> 01:08:34,800
+packagesستاندرد و text input output اللي هدول تبع
+
+791
+01:08:34,800 --> 01:08:39,680
+ال library standard htd هدى بتجيه لك مع ال
+
+792
+01:08:39,680 --> 01:08:43,900
+compilers بالنسبالى هدى بالتحديد for input output
+
+793
+01:08:43,900 --> 01:08:45,260
+لل files و الشغلات هدى
+
+794
+01:09:03,270 --> 01:09:06,170
+والتالي في الفيجور اللي فات كل scalar types are
+
+795
+01:09:06,170 --> 01:09:10,570
+been defined في ال package اللي اسمها standard ال
+
+796
+01:09:10,570 --> 01:09:13,050
+enumeration و ال integer و ال float و ال physical
+
+797
+01:09:13,050 --> 01:09:15,830
+و ال time و ال numeration بنوع البسع يكون معرفين
+
+798
+01:09:15,830 --> 01:09:22,470
+وين في اللي هي في ال standard package تمام
+
+799
+01:09:22,470 --> 01:09:29,010
+ال main اللي ممكن يعمله ال synthesis فقط ال bit و
+
+800
+01:09:29,010 --> 01:09:31,330
+ال boolean و ال character و ال integer
+
+801
+01:09:51,180 --> 01:09:59,840
+عشان تستخدم type معرف في package لازم
+
+802
+01:09:59,840 --> 01:10:06,810
+قبل ال declarationهتحط Contest Close مش هيكوه لأ
+
+803
+01:10:06,810 --> 01:10:10,870
+هتقوله انا هستخدم ال package اللي فلانية و جابلي
+
+804
+01:10:10,870 --> 01:10:26,670
+اللعبة عياش اللي هي الفلانية هتقول
+
+805
+01:10:26,670 --> 01:10:31,430
+طيب احنا في ال designs اللي فاتوا تبعونناانت بتقول
+
+806
+01:10:31,430 --> 01:10:35,930
+ال standard logic يعني declared في ال package اللي
+
+807
+01:10:35,930 --> 01:10:42,230
+هي .. اللي ايش اسمها قولناها؟
+
+808
+01:10:42,230 --> 01:10:49,130
+ال .. في ال .. في ال lab .. في ال .. في ال
+
+809
+01:10:49,130 --> 01:10:51,430
+laboratory standard، في ال standard اللي هي
+
+810
+01:10:51,430 --> 01:10:58,710
+package، تمام؟لأ مش standard logic اللي هو قولنا
+
+811
+01:10:58,710 --> 01:11:03,830
+مظبوط ال standard logic في ال IEEE مظبوط لكن ال
+
+812
+01:11:03,830 --> 01:11:09,270
+bit و ال character و هدول المعرفين قولنا وين في ال
+
+813
+01:11:09,270 --> 01:11:13,230
+package هده في ال library اللي هو هده تمام؟ you
+
+814
+01:11:13,230 --> 01:11:16,150
+don't need انك تكتب هدول اللي هي explicit بشكل
+
+815
+01:11:16,150 --> 01:11:19,530
+صريح بال file تبعك اتنين هدول بالتحديد لما implied
+
+816
+01:11:19,530 --> 01:11:22,030
+ضمنا القبولة اللي بيعتبر كأنك كتبته
+
+817
+01:11:24,850 --> 01:11:29,390
+الـ compiler implicitly ضمنه بيعتبرك كإنك كتبته هو
+
+818
+01:11:29,390 --> 01:11:34,790
+بيكتبه عنك يعني بالفعل كإن هم مكتوبين you don't
+
+819
+01:11:34,790 --> 01:11:39,490
+need to write these context clauses إذا اتلاحظ ده
+
+820
+01:11:39,490 --> 01:11:42,450
+نبدأ من IEEE مش هيك ولا؟ لما اتلاحظ هذا ال logic
+
+821
+01:11:42,450 --> 01:11:47,130
+ماهواش part من ال predefined مش هيك؟عشان كده كتبنا
+
+822
+01:11:47,130 --> 01:11:50,650
+ال quotes بتاعتها بشكل صريح ان هدول are implicitly
+
+823
+01:11:50,650 --> 01:11:52,430
+يعني written included بالنسبة لك و تبقى
+
+824
+01:11:52,430 --> 01:11:55,310
+technically by ال compiler فمحتاج انك اللي هو
+
+825
+01:11:55,310 --> 01:12:00,470
+تكتبهم طبعا و انت الكل بت define ال ties بال
+
+826
+01:12:00,470 --> 01:12:03,210
+package انت بتكون شايفهم من غير ما .. من غير ما
+
+827
+01:12:03,210 --> 01:12:08,070
+تكتب اللي هم الاتنين هدول طبعا من غير ما تكتب
+
+828
+01:12:08,070 --> 01:12:09,950
+الاتنين هدول
+
+829
+01:12:12,590 --> 01:12:15,950
+طيب هيوصلنا لصحة كويسة تسعين رقم كويس تسعة زيرو
+
+830
+01:12:15,950 --> 01:12:19,570
+تمام فالماضي هبقى نكمل ان شاء الله .. ان شاء الله
+

PL9fwy3NUQKwZxV6lHjK-ShPlZD0H8baax/mt37YgfjCQA.srt

@@ -0,0 +1,3413 @@
+1
+00:00:21,130 --> 00:00:28,530
+السلام عليكم بسم الله  برضه ال aggregate ممكن يظهر
+
+2
+00:00:28,530 --> 00:00:32,030
+في ال left hand side في ال left hand side أو ال
+
+3
+00:00:32,030 --> 00:00:36,210
+assignment statement  و التالي لو في عندك composite
+
+4
+00:00:36,210 --> 00:00:43,950
+value ممكن تفرفطها إلى scalar signals زي مثلا خلي
+
+5
+00:00:43,950 --> 00:00:47,790
+على ال assignment هذي ايه هذا aggregate ظهر ناحية
+
+6
+00:00:47,790 --> 00:00:52,700
+ال left hand side كل من هؤلاء الـ S1 بار و ال right
+
+7
+00:00:52,700 --> 00:00:56,140
+hand side و الـ S2 بار هم إعادة إعادة إعادة إعادة إعادة 
+
+8
+00:00:56,140 --> 00:00:58,100
+إعادة إعادة إعادة إعادة إعادة إعادة إعادة إعادة
+
+9
+00:00:58,100 --> 00:00:58,220
+إعادة إعادة إعادة إعادة إعادة إعادة إعادة إعادة
+
+10
+00:00:58,220 --> 00:00:58,240
+إعادة إعادة إعادة إعادة إعادة إعادة إعادة إعادة
+
+11
+00:00:58,240 --> 00:01:00,640
+إعادة إعادة إعادة إعادة إعادة إعادة إعادة إعادة
+
+12
+00:01:00,640 --> 00:01:00,660
+إعادة إعادة إعادة إعادة إعادة إعادة إعادة إعادة
+
+13
+00:01:00,660 --> 00:01:09,100
+إعادة إعادة إعادة إعادة
+
+14
+00:01:09,100 --> 00:01:14,620
+إعادة
+
+15
+00:01:14,940 --> 00:01:18,900
+و الواحد to the next و zeroes to the last signal
+
+16
+00:01:18,900 --> 00:01:25,300
+بنفع تستخدمه بالشكل هذا بالتالي ممكن تعمل 
+
+17
+00:01:25,300 --> 00:01:30,180
+assignment 
+
+18
+00:01:30,180 --> 00:01:36,000
+لـ string بالـ length اللي بدك إياها لمجموع scalar
+
+19
+00:01:36,000 --> 00:01:38,640
+signals طبعا لازم يكون نفس العدد مش هيكوا لأ أو
+
+20
+00:01:38,640 --> 00:01:40,700
+نفس عدد الـ bits اللي هو في الآخر
+
+21
+00:01:45,860 --> 00:01:53,640
+ممكن تعمل combining للـ scalars وتعمل منهم array أو
+
+22
+00:01:53,640 --> 00:01:59,240
+تعمل combining للـ arrays مع بعض أو scalar مع array
+
+23
+00:01:59,240 --> 00:02:03,580
+تعمل منه array أكبر باستخدام ال concatenation
+
+24
+00:02:03,580 --> 00:02:08,460
+operator اللي هو الـ & هذا
+
+25
+00:02:08,460 --> 00:02:11,020
+predefined للـ one dimensional array types
+
+26
+00:02:14,380 --> 00:02:18,280
+وبالتالي تطلع على statement هذى لو قلنا دى بيساوي
+
+27
+00:02:18,280 --> 00:02:22,820
+الـ string هذى concatenated مع الـ string هذى هيعمل 
+
+28
+00:02:22,820 --> 00:02:26,220
+string الـ length تبعها بيساوي مجموعة two lengths
+
+29
+00:02:26,220 --> 00:02:31,340
+يعني أربعة bits و أربعة bits هتصبح بكمة بس و افترض
+
+30
+00:02:31,340 --> 00:02:34,820
+عشان يكون الـ assignment valid دى يكون الـ length تبعه
+
+31
+00:02:34,820 --> 00:02:39,820
+برضه تمانية bits it works طبعا لما يعمل 
+
+32
+00:02:39,820 --> 00:02:42,840
+concatenation هذى بتظهر ناحية الشمال و هذى ناحية
+
+33
+00:02:42,840 --> 00:02:46,460
+ايه؟ اليمين اللي أنا في الـ expression ماحطته ناحية
+
+34
+00:02:46,460 --> 00:02:52,180
+ايه؟ الشمال وهذه ناحية اليمين وممكن تعمل
+
+35
+00:02:52,180 --> 00:02:57,020
+concatenation لـ single character أو single bit طلع
+
+36
+00:02:57,020 --> 00:03:01,980
+هنا مثلا just one character letter is concatenated
+
+37
+00:03:01,980 --> 00:03:10,840
+مع الـ string اللي هي هذه بتواجس برضه تمام كنا
+
+38
+00:03:10,840 --> 00:03:16,580
+شوفنا الـ standard logic vector هذا مش معمول علشان
+
+39
+00:03:16,580 --> 00:03:22,540
+يتمثل الـ numeric values فيه، معمول علشان يتمثل الـ
+
+40
+00:03:22,540 --> 00:03:26,320
+logic values، بالذات الـ zero واحد و الـ واحد و الـ
+
+41
+00:03:26,320 --> 00:03:30,120
+high impedance و القيم الأخرى المساعدة بتفيد في الـ
+
+42
+00:03:30,120 --> 00:03:36,520
+simulation و الـ analysis مش هيك ولا معمول لهيك،
+
+43
+00:03:36,520 --> 00:03:39,160
+لكن مش معرفين ايه أي arithmetic operations زي
+
+44
+00:03:39,160 --> 00:03:45,680
+الجمع و الطرح و الضرب و الشغلات هذه عشان انت
+
+45
+00:03:45,680 --> 00:03:50,660
+تستخدم الـ standard logic vector و تعمل عليه عمليات
+
+46
+00:03:50,660 --> 00:03:54,540
+حسابية عادية مش هحتاج انك تعرف اللي هي some
+
+47
+00:03:54,540 --> 00:03:59,680
+functions تكتبها و طبعا اكيد انت لما تضرب مثلا أو
+
+48
+00:03:59,680 --> 00:04:05,200
+بتجمع two unsigned numbers بيختلف فيما لو كانوا
+
+49
+00:04:05,200 --> 00:04:09,040
+signed مش هيك عشان تعمل انت الـ functions هدول
+
+50
+00:04:09,040 --> 00:04:15,880
+بتغلب بتنعمل يعني و مريحونافعملولا الشغلات هذه و
+
+51
+00:04:15,880 --> 00:04:21,040
+حطولا ليها في special library أو في special
+
+52
+00:04:21,040 --> 00:04:27,200
+package هذا اسم اللي هي الـ package في الـ package
+
+53
+00:04:27,200 --> 00:04:34,320
+معرفين قيلنا two types  أجداد الـ elements تبع الـ
+
+54
+00:04:34,320 --> 00:04:37,180
+types هدول still are the standard logical element
+
+55
+00:04:37,180 --> 00:04:42,000
+الـ types هدول أسماءهم unsigned و signed
+
+56
+00:04:43,570 --> 00:04:47,490
+لأنهم عاملين للشغل عشان تعمل عليهم numerical
+
+57
+00:04:47,490 --> 00:04:51,790
+calculations و representations و تعمل عليهم
+
+58
+00:04:51,790 --> 00:04:53,650
+numerical operations
+
+59
+00:04:58,570 --> 00:05:01,790
+وماعارفين أننا كمان الـ operators كمان اللي هيشتغلوا
+
+60
+00:05:01,790 --> 00:05:05,290
+على الـ two data types هده اللي هو جميعا الـ
+
+61
+00:05:05,290 --> 00:05:10,110
+unsigned و الـ signed التعريف تبع الـ signed و الـ
+
+62
+00:05:10,110 --> 00:05:13,670
+unsigned و الـ operations اللي بتشتغل عليهم موجودين
+
+63
+00:05:13,670 --> 00:05:20,090
+في الـ package هذه موجودين في الـ package هذه في حتى
+
+64
+00:05:20,090 --> 00:05:23,410
+كمان package بتاعي اسمه الـ numeric اللي هي bit طلع
+
+65
+00:05:23,410 --> 00:05:27,270
+على اسم الـ numeric standard للـ unsigned و الـ
+
+66
+00:05:27,270 --> 00:05:33,870
+signed فنعملك bit هذه معمولة لو الـ signed و الـ
+
+67
+00:05:33,870 --> 00:05:38,830
+unsigned الـ elements تبعونهم كانوا bit تمام تستخدم
+
+68
+00:05:38,830 --> 00:05:44,010
+الـ package هذه ولكن if you are using الـ signed and
+
+69
+00:05:44,010 --> 00:05:48,310
+unsigned و بدك الـ elements يكونوا معرفين عليهم 
+
+70
+00:05:48,310 --> 00:05:53,690
+standard logic you have to use this package تمام؟
+
+71
+00:05:53,690 --> 00:05:56,090
+you have to use this package
+
+72
+00:05:59,050 --> 00:06:02,390
+الـ Unsigned one dimensional طبعا معرف
+
+73
+00:06:02,390 --> 00:06:05,730
+Unconstrained array of elements قولنا كل element
+
+74
+00:06:05,730 --> 00:06:11,890
+ايش نوعه؟ standard logic شوف كيف التعريف تبعه في
+
+75
+00:06:11,890 --> 00:06:17,610
+الـ package هذه type هى اسمه Unsigned is array و الـ
+
+76
+00:06:17,610 --> 00:06:21,570
+range تبع الـ index is natural يعني بيبدأ من zero
+
+77
+00:06:21,570 --> 00:06:26,270
+واحد اتنين تلاتة و طالع was unconstrained
+
+78
+00:06:29,270 --> 00:06:32,170
+لكن لما تيجي تعرف object منه you have to determine
+
+79
+00:06:32,170 --> 00:06:36,510
+الـ bounds مظبوط اتلاعب حتى في الآخر في object
+
+80
+00:06:36,510 --> 00:06:40,250
+standard logic مع أن كل element من القرية هذا is a
+
+81
+00:06:40,250 --> 00:06:45,890
+standard logic و التالي هو تقريبا زي الـ standard
+
+82
+00:06:45,890 --> 00:06:52,190
+logic vector لكن اسمه ياش unsigned لكن اسمه
+
+83
+00:06:52,190 --> 00:06:57,530
+unsigned و معمول لأنه بدهم يعملوا شوية عمليات
+
+84
+00:06:57,530 --> 00:07:09,450
+حسابية على الـ data unsigned بالنسبالى
+
+85
+00:07:09,450 --> 00:07:15,350
+الـ data unsigned الـ machine هتنظرله على أنه data
+
+86
+00:07:15,350 --> 00:07:20,390
+unsigned بيناير نمبر الـ left most bit هو الـ left
+
+87
+00:07:20,390 --> 00:07:24,330
+most significant bit و الـ rightmost هو rightmost
+
+88
+00:07:24,330 --> 00:07:29,030
+على انه بينارياش بيناري number لان في الأساس الـ
+
+89
+00:07:29,030 --> 00:07:35,750
+element الأساسي هو عبارة عن standard logic بالنسبة
+
+90
+00:07:35,750 --> 00:07:41,450
+للـ sign برضه one dimension القرية و الـ elements
+
+91
+00:07:41,450 --> 00:07:46,100
+المكونة يلو كل واحد منهم standard logic هذا التعريف
+
+92
+00:07:46,100 --> 00:07:51,200
+تبعه معرف بنفس الـ package type signed is array
+
+93
+00:07:51,200 --> 00:07:55,640
+برضه الـ index الـ range تبعه is natural يعني من
+
+94
+00:07:55,640 --> 00:08:01,040
+zero واحد اتنين و هكذا الـ range is unconstraint و
+
+95
+00:08:01,040 --> 00:08:06,800
+كل element standard logic بالنسبة للـ signed الرقم
+
+96
+00:08:06,800 --> 00:08:11,010
+يكون مثل binary number and two is complement و
+
+97
+00:08:11,010 --> 00:08:14,350
+بالتالي بيكون الـ left أو الـ most significant bit
+
+98
+00:08:14,350 --> 00:08:20,030
+هو الـ .. هو الـ sign هو يعني هو الـ .. الـ sign و
+
+99
+00:08:20,030 --> 00:08:22,630
+رقمه مثلا بيكون .. يعني لو كان negative بيكون it
+
+100
+00:08:22,630 --> 00:08:25,890
+was common تبعه بيكون يعني it was common هو الـ ..
+
+101
+00:08:25,890 --> 00:08:31,230
+الـ موجود عشان تستخدم الـ .. الـ two types هدول الـ
+
+102
+00:08:31,230 --> 00:08:35,290
+signed و الـ unsigned بداك الـ package تبعهم ..
+
+103
+00:08:35,290 --> 00:08:39,630
+تبعتهم الـ package موجودة في اللعبة هذهمعناته you
+
+104
+00:08:39,630 --> 00:08:42,810
+have to use this library closed زي هذي الـ two
+
+105
+00:08:42,810 --> 00:08:47,610
+closers هدول هذي الـ closed لأن فيها معرف الـ
+
+106
+00:08:47,610 --> 00:08:51,970
+standard logic مصبوط ولا .. و هذي لأن فيها معرف الـ
+
+107
+00:08:51,970 --> 00:08:54,830
+signed و الـ unsigned و كل element من الـ standard
+
+108
+00:08:54,830 --> 00:08:57,310
+logic من الـ signed و الـ unsigned standard logic
+
+109
+00:08:57,310 --> 00:09:00,430
+معناته بده تعريفات اللي هنا مش هيك ولا هنا ف you
+
+110
+00:09:00,430 --> 00:09:03,410
+have to include these three statements عشان تستخدم
+
+111
+00:09:03,410 --> 00:09:06,510
+.. عشان تستخدم الـ two types هذول الـ signed و الـ
+
+112
+00:09:06,510 --> 00:09:07,950
+unsigned
+
+113
+00:09:15,630 --> 00:09:20,450
+بيشتغل عليهم الـ operators التالية في عينك الـ
+
+114
+00:09:20,450 --> 00:09:25,830
+absolute والضرب و القسمة و الـ mod و الـ rem و الـ
+
+115
+00:09:25,830 --> 00:09:29,530
+addition و الـ subtraction هدول الـ operators are
+
+116
+00:09:29,530 --> 00:09:33,370
+overloaded و معرفين كلهم برضه still في نفس الـ
+
+117
+00:09:33,370 --> 00:09:37,810
+package و
+
+118
+00:09:37,810 --> 00:09:40,410
+بيشتغل ايش انواع الـ operands اللي بيجبالوها ممكن
+
+119
+00:09:40,410 --> 00:09:42,790
+يكون الـ two operands طبعا كل واحد هدو بده كام
+
+120
+00:09:42,790 --> 00:09:48,610
+operand two options ممكن
+
+121
+00:09:48,610 --> 00:09:52,990
+يكونوا الاثنين unsigned أو الاثنين signed أو واحد
+
+122
+00:09:52,990 --> 00:09:55,710
+unsigned و واحد natural أو واحد unsigned و واحد
+
+123
+00:09:55,710 --> 00:09:59,990
+integer يعني نفس
+
+124
+00:09:59,990 --> 00:10:06,070
+الـ operator accept more than one type للـ operators
+
+125
+00:10:06,070 --> 00:10:10,690
+كذا combination لذلك فهي overloaded
+
+126
+00:10:14,250 --> 00:10:20,310
+و الـ mod ايش؟ لا بيختلفوا انتم متعودين هم they
+
+127
+00:10:20,310 --> 00:10:23,190
+are different اللي هجت لما نوصل للـ equation تبعتهم
+
+128
+00:10:23,190 --> 00:10:27,750
+they are different متعودين على انهم similar فلاك
+
+129
+00:10:27,750 --> 00:10:30,190
+لا بيختلفوا لو ترجع الـ differential action تبع الـ
+
+130
+00:10:30,190 --> 00:10:34,010
+mod و الـ rem في الـ mathematics تمام في الرياضيات
+
+131
+00:10:34,010 --> 00:10:38,430
+حيث يجيهم they are different تمام ولا .. بيكونوا
+
+132
+00:10:38,430 --> 00:10:41,090
+identical في حالة خاصة يعني في حياة كورونا الجادة
+
+133
+00:10:41,320 --> 00:10:45,880
+لكن أما من ناحية قضيات مختلفين الـ mod و الـ rem
+
+134
+00:10:45,880 --> 00:10:52,520
+مختلفين تمام؟ okay ماشي يعني لو two .. two
+
+135
+00:10:52,520 --> 00:10:59,020
+operands are integer are .. are positive ستبتلع الـ
+
+136
+00:10:59,020 --> 00:11:04,290
+mod و الـ rem نفس الـ result لكن اذا غير هيك كل
+
+137
+00:11:04,290 --> 00:11:07,210
+واحد ايه لها معادلة مختلفة عن التانية، طبعا، هيك
+
+138
+00:11:07,210 --> 00:11:09,130
+هنشوف هو الموضوع مش موضوع، هذا الموضوع
+
+139
+00:11:09,130 --> 00:11:11,730
+الـ mathematics، لكن different equation مختلفة عن ..
+
+140
+00:11:11,730 --> 00:11:16,570
+مختلفين عن .. عن .. عن بعض، الـ mod و الـ .. الـ ..
+
+141
+00:11:16,570 --> 00:11:20,880
+الـ rem Okay أنت لما كنت خدع في الـ .. في الـ .. بيعمل
+
+142
+00:11:20,880 --> 00:11:23,820
+glouches الـ user بيكون الرقمين اللي هي positive و
+
+143
+00:11:23,820 --> 00:11:26,400
+بيمشي الحالة سواء هده أو هده it works it doesn't
+
+144
+00:11:26,400 --> 00:11:30,760
+make a difference لكن أنت بتكون you are just using
+
+145
+00:11:30,760 --> 00:11:34,740
+just one case of الـ .. الاتنين هدون عشان هي كده
+
+146
+00:11:34,740 --> 00:11:37,860
+بتظبط معاك بقى بعدين لكن لو واحد negative أو اتنين
+
+147
+00:11:37,860 --> 00:11:41,300
+negative أو خشيت في شغلها زي كده result are ايش؟
+
+148
+00:11:41,300 --> 00:11:45,560
+are different result are different عشان الحالة هو
+
+149
+00:11:45,560 --> 00:11:52,520
+okay ماشي ففيه mod فيه اش و فيه rem هو okay ماشي و
+
+150
+00:11:52,520 --> 00:11:58,460
+برضه فيه كمان relational operators برضه معرفة
+
+151
+00:11:58,460 --> 00:12:02,120
+overloaded المعرفة ممكن الـ two operands يكونوا
+
+152
+00:12:02,120 --> 00:12:05,440
+unsigned أو لتين signed أو واحد signed و تاني
+
+153
+00:12:05,440 --> 00:12:08,440
+natural أو واحد unsigned و تاني integer
+
+154
+00:12:19,440 --> 00:12:23,140
+الـ standard logic vector الـ element تبعه الأساسي
+
+155
+00:12:23,140 --> 00:12:26,840
+standard logic مش هيك و لا و كده الـ signed و الـ
+
+156
+00:12:26,840 --> 00:12:30,980
+unsigned على الرغم من هيك أن الـ element الأساسي
+
+157
+00:12:30,980 --> 00:12:34,700
+المكون للتلاتة هدول is the same يعتبروا three
+
+158
+00:12:34,700 --> 00:12:41,820
+different types مختلفين تماما و بالتالي you cannot
+
+159
+00:12:41,820 --> 00:12:46,900
+assign a value of one type من هدول لـ .. لـ .. لـ
+
+160
+00:12:46,900 --> 00:12:51,200
+target من type مختلف من التلاتة .. من التلاتة ..
+
+161
+00:12:51,200 --> 00:12:54,540
+من الاتنين التانية بتديلك .. بيقولك الـ compiler
+
+162
+00:12:54,540 --> 00:12:59,480
+ain't compatible و بالتالي عشان تعمل assignment لـ
+
+163
+00:12:59,480 --> 00:13:03,320
+value of one type لـ .. لـ .. لـ target من .. من type
+
+164
+00:13:03,320 --> 00:13:08,260
+آخر من التلاتة هدول لازم تعمل some conversion لازم
+
+165
+00:13:08,260 --> 00:13:10,000
+تحول لـ target type
+
+166
+00:13:15,380 --> 00:13:20,260
+بنعمل .. التلاتة طبعا دول بتحديد بيعتبروهم closely
+
+167
+00:13:20,260 --> 00:13:24,680
+related يعني جراب كتير ايش لبعض لإن الـ element
+
+168
+00:13:24,680 --> 00:13:29,460
+الأساس اللي بيكون ايه لهم is .. is standard logic
+
+169
+00:13:29,460 --> 00:13:32,760
+..
+
+170
+00:13:32,760 --> 00:13:38,580
+is standard ايش logic و بالتالي عشان تعمل تحويل
+
+171
+00:13:38,580 --> 00:13:45,270
+conversion بينهم بتشوف الـ target type اللي هتحول
+
+172
+00:13:45,270 --> 00:13:48,430
+إليه ايش اسمه، ايش الـ type تبعه تعتبره كأنه
+
+173
+00:13:48,430 --> 00:13:53,610
+function name تاخده من ناحية اليمين وبين جثين بتحط
+
+174
+00:13:53,610 --> 00:14:00,270
+اللي هو الـ object اللي بدك تحوله إليه تمام؟ لأن لو
+
+175
+00:14:00,270 --> 00:14:05,330
+ناحية الشمال مثلا كان unsigned و ناحية اليمين بدك
+
+176
+00:14:05,330 --> 00:14:10,650
+تحط فيه بتحط الـ data type اللي نوعه standard logic
+
+177
+00:14:10,650 --> 00:14:14,230
+vector بين جثين و برّا الجثين بتكتب as ناحية
+
+178
+00:14:14,230 --> 00:14:18,130
+unsigned كإن نحن ندعو عملية a كإن نحن ندعو as
+
+179
+00:14:18,130 --> 00:14:21,570
+ساعتها بيحول الـ standard logic vector إلى as إلى
+
+180
+00:14:21,570 --> 00:14:27,630
+unsigned يعني
+
+181
+00:14:27,630 --> 00:14:31,550
+مثلا لو قلنا الـ X is declared as standard logic
+
+182
+00:14:31,550 --> 00:14:34,830
+vector و الـ Y unsigned
+
+183
+00:14:37,990 --> 00:14:42,510
+الـ X is standard vector و الـ Y شماله inside لو
+
+184
+00:14:42,510 --> 00:14:49,110
+قلت بالشكل هذا X بيساوي Y is illegal مش مظبوط و
+
+185
+00:14:49,110 --> 00:14:52,970
+بعد كده الـ Y بيساوي X is what is not correct لأنه
+
+186
+00:14:52,970 --> 00:14:57,090
+قل
+
+201
+00:16:05,080 --> 00:16:08,280
+موجودة هنا وبعدها أعمل التحويل المظبوط ويظهر الشيء
+
+202
+00:16:08,280 --> 00:16:25,340
+حاجة تشتغل تعمل تلاحظ 
+
+203
+00:16:25,340 --> 00:16:29,080
+تقولنا الثلاث types هدول غير موجودة وموجودة
+
+204
+00:16:29,080 --> 00:16:32,720
+ومستخدم وthe element المكون نفس الشيء مرة
+
+205
+00:16:32,720 --> 00:16:37,840
+ت .. ممكن ياريت تقرأ عبارة تقول in a bit vector مع
+
+206
+00:16:37,840 --> 00:16:41,100
+أنه ال .. ال elements are standard logic okay
+
+207
+00:16:41,100 --> 00:16:44,700
+فاللي بيبقى بيحسسك .. يعني ما تفهمش على أنه ال bit
+
+208
+00:16:44,700 --> 00:16:48,540
+المكون is bit type مش بيقولنا فيه bit type okay
+
+209
+00:16:48,540 --> 00:16:52,240
+فممكن يقولك in a bit vector just in element تمام
+
+210
+00:16:52,240 --> 00:16:56,780
+فتخلي بالك يعني من الشغل هاتي حاجة بسيطة هاتي مش
+
+211
+00:16:56,780 --> 00:16:58,280
+شايفينكم أو لا okay
+
+212
+00:17:00,290 --> 00:17:03,870
+فمش شرط إنه يقولك in a bit vector تفهم على أن ال bit
+
+213
+00:17:03,870 --> 00:17:08,050
+الصغير is a is bit .. is bit اللي هو بيستخدم فقط
+
+214
+00:17:08,050 --> 00:17:11,770
+الصفر والواحد تمام اللي بيوضح طبعًا السياق ال ..
+
+215
+00:17:11,770 --> 00:17:17,650
+الكلام مش هيك ولا ومكان ال .. ال استخدام في
+
+216
+00:17:17,650 --> 00:17:23,770
+عاملين لنا functions كتير لل conversion
+
+217
+00:17:34,740 --> 00:17:39,040
+تحولك مثلًا to unsigned أو to signed أو to integer
+
+218
+00:17:39,040 --> 00:17:44,940
+تعمل التحويل زي ما بدك فممكن تستخدمهم برضه بدل ما
+
+219
+00:17:44,940 --> 00:17:47,620
+تعمل هذا بيسموه الشيء هذا casting مش هيك ولا
+
+220
+00:17:47,620 --> 00:17:52,640
+بيسموه في اللغات العادية casting فممكن تستخدم
+
+221
+00:17:52,640 --> 00:18:00,100
+conversion functions عشان تحولك من أنواع أخرى زي
+
+222
+00:18:00,100 --> 00:18:04,440
+ما هنشوف في ال table التالية هذا الـ function
+
+223
+00:18:04,440 --> 00:18:08,100
+بتحولك اللي هي between ال signed وال unsigned وال
+
+224
+00:18:08,100 --> 00:18:15,800
+integer تمام؟ و ليش؟ وال integer طبعًا
+
+225
+00:18:15,800 --> 00:18:19,660
+ال integer مختلفة عن ال signed وال unsigned فبدك
+
+226
+00:18:19,660 --> 00:18:22,160
+اللي هي some kind of conversion تستخدم ال function
+
+227
+00:18:22,160 --> 00:18:28,480
+هدول للغرض هذا طلع
+
+228
+00:18:28,480 --> 00:18:28,860
+على التابع
+
+229
+00:18:32,260 --> 00:18:37,100
+ال function الأولاني اسمها to unsigned it accepts two
+
+230
+00:18:37,100 --> 00:18:42,140
+parameters الأولاني ال integer to be converted
+
+231
+00:18:42,140 --> 00:18:45,260
+هيحاولوا 
+
+232
+00:18:45,260 --> 00:18:50,400
+لاقياش ال unsigned ولكن we have to specify العدد
+
+233
+00:18:50,400 --> 00:18:54,720
+ال bits تبع ال unsigned اللي هيطلع لذلك ال
+
+234
+00:18:54,720 --> 00:18:58,320
+parameter الثاني عبارة عن positive number بيحدد ال
+
+235
+00:18:58,320 --> 00:19:02,390
+length تبع ال unsigned والـ result أكيد بتكون
+
+236
+00:19:02,390 --> 00:19:08,810
+return value unsigned في true signed هذا برضه حد
+
+237
+00:19:08,810 --> 00:19:14,530
+بيحول من integer إلى sign بده parameter تاني اللي
+
+238
+00:19:14,530 --> 00:19:17,510
+هو بحدد ال link تبع ال sign value اللي هتطلع
+
+239
+00:19:17,510 --> 00:19:22,430
+و return value بتكون sign
+
+240
+00:19:25,930 --> 00:19:30,510
+في بي .. to integer هذا بيحولك سواء unsigned أو
+
+241
+00:19:30,510 --> 00:19:38,610
+signed إلى إيه؟ إلى integer طبعًا ما بدوش second
+
+242
+00:19:38,610 --> 00:19:42,710
+parameter و بيرجع integer ليش هذا ما بدوش second
+
+243
+00:19:42,710 --> 00:19:51,870
+parameter؟ من إيش؟ هنا؟
+
+244
+00:19:52,840 --> 00:19:55,600
+لأ هنا دائمًا ال parameter هذا ال link تبع ال
+
+245
+00:19:55,600 --> 00:20:00,340
+result ما هو ال link .. ال integer اللي ثابت جدًّا
+
+246
+00:20:00,340 --> 00:20:04,060
+أيوة جدًّا ال link تبع ال word typically أيوة مش
+
+247
+00:20:04,060 --> 00:20:08,580
+حاجة ده جواه طبعًا هنا هارجع لك هذه سواء كانت أربعة
+
+248
+00:20:08,580 --> 00:20:11,540
+bits أو ثمانية أو زي ما تكون هيحولها يا إش ال
+
+249
+00:20:11,540 --> 00:20:13,880
+integer هتاخد memory كام لو هحطها في ال memory إذا
+
+250
+00:20:13,880 --> 00:20:18,940
+هحطها في ال memory أربعة bytes هيكون أربعة يا إش أربعة
+
+251
+00:20:18,940 --> 00:20:21,240
+bytes okay ماشي
+
+252
+00:20:25,410 --> 00:20:34,110
+طب لو قلنا ال I integer وال Y Unsigned ثمانية bits
+
+253
+00:20:34,110 --> 00:20:42,270
+شوف عشان نعمل assignment من ال I لغاية ال Y ال I
+
+254
+00:20:42,270 --> 00:20:48,270
+قلنا عليها integer نحوله ل Unsigned لذلك بدك ال
+
+255
+00:20:48,270 --> 00:20:51,510
+to unsigned function مش هيك ولا لا نفعش تعمل
+
+256
+00:20:51,510 --> 00:20:54,900
+casting هذا ال characteristic معمول لـ closed layer
+
+257
+00:20:54,900 --> 00:21:01,400
+related لـ closed layer related ف to unsigned I we
+
+258
+00:21:01,400 --> 00:21:04,380
+are parsing ال I ال integer طيب ال Y جدًّا ال
+
+259
+00:21:04,380 --> 00:21:08,000
+length تبعه دي declare عليهم ثمانية لذلك لازم ال
+
+260
+00:21:08,000 --> 00:21:12,700
+length هيكون كام ما نفعش يكون مش ثمانية هيقولك
+
+261
+00:21:12,700 --> 00:21:16,760
+incompatible لازم يكون ال to ال that same air that
+
+262
+00:21:16,760 --> 00:21:18,380
+same length
+
+263
+00:21:21,270 --> 00:21:29,610
+لكن لو ال X كان standard logic vector ما فيش
+
+264
+00:21:29,610 --> 00:21:31,670
+مش مدينة function بتتحول من integer ل standard
+
+265
+00:21:31,670 --> 00:21:37,030
+logic vector بشكل مباشر لذلك اتلاحظ في الأول حول ال
+
+266
+00:21:37,030 --> 00:21:42,610
+I ل unsigned ال I integer بتتحول من function to
+
+267
+00:21:42,610 --> 00:21:46,030
+unsigned وال X لو قلنا ثمانية bits وجهنا إيش
+
+268
+00:21:46,030 --> 00:21:52,010
+ثمانية هجيب النتيجة unsigned تقدر تعمل casting و
+
+269
+00:21:52,010 --> 00:21:54,510
+تحويلها إيش ال standard logic vector لأن
+
+270
+00:21:54,510 --> 00:21:56,310
+ال standard logic vector و ال unsigned are closely
+
+271
+00:21:56,310 --> 00:22:00,210
+related مش هيك ولا؟ أي نعم وهاد ال standard logic
+
+272
+00:22:00,210 --> 00:22:03,270
+vector صارت على بعض إذا إيش is compatible ما فيش
+
+273
+00:22:03,270 --> 00:22:10,130
+problem مش هيك ولا؟ okay ماشي
+
+274
+00:22:10,130 --> 00:22:16,730
+ال
+
+275
+00:22:16,730 --> 00:22:17,790
+composite literal
+
+276
+00:22:21,020 --> 00:22:24,360
+عبارة عن array أو record أو record مكون من
+
+277
+00:22:24,360 --> 00:22:33,380
+literal values و
+
+278
+00:22:33,380 --> 00:22:36,360
+التالي ممكن composite literal بتعمله assignment ل
+
+279
+00:22:36,360 --> 00:22:41,260
+array أو تستخدمه في أي expression تمام ولا؟ نشوف
+
+280
+00:22:41,260 --> 00:22:47,420
+أمثلة عليها في ال string literal الـ string literal
+
+281
+00:22:47,420 --> 00:22:52,140
+عبارة عن sequence of printable characters graphics
+
+282
+00:22:52,140 --> 00:22:55,260
+of characters printable يعني بتحطهم between
+
+283
+00:22:55,260 --> 00:23:02,660
+quotation marks between double quotation marks لو
+
+284
+00:23:02,660 --> 00:23:05,800
+بدك ال quotation ال double quotation هذي تكون جزء
+
+285
+00:23:05,800 --> 00:23:08,240
+من ال string بتحطها مرتين ورا بعض هذا معروف مشكلة
+
+286
+00:23:08,240 --> 00:23:12,000
+ولا بتكررها اللي في المرتين ورا بعض without space
+
+287
+00:23:12,000 --> 00:23:18,210
+بينهم قيمة string literal هو نفس الأحرف
+
+288
+00:23:18,210 --> 00:23:23,130
+المكونة لل .. لل string بس بتشيل الاشارات ال quotation
+
+289
+00:23:23,130 --> 00:23:30,650
+marks لو في double quotation ورا بعض يعني بيعتبروا
+
+290
+00:23:30,650 --> 00:23:35,090
+إشارة واحدة فهذا يعتبر قيمة الإشارة اللي هو ال string
+
+291
+00:23:35,090 --> 00:23:39,010
+literal ال link تبع ال string literal هو عدد ال
+
+292
+00:23:39,010 --> 00:23:41,530
+characters اللي في ال sequence المكونة لل .. هذا
+
+293
+00:23:41,530 --> 00:23:53,350
+بعد ما تشيل طبعًا الإشارات اللي هي ال double quotes إذا
+
+294
+00:23:53,350 --> 00:23:57,630
+أنت محتاج تعمل singletary لازم يكون في سطر واحد
+
+295
+00:23:57,630 --> 00:24:03,370
+مرات بدنا نطلع مثلًا some message على ال screen
+
+296
+00:24:03,370 --> 00:24:06,110
+بتكون طويلة كثير it cannot fit in one line
+
+297
+00:24:06,110 --> 00:24:08,450
+singletary يعني طب مش شايفينكم ولا في الحقيقة إيش
+
+298
+00:24:08,450 --> 00:24:13,670
+بتسوين ممكن يعني اتجزئها و تعملها concatenation
+
+299
+00:24:13,670 --> 00:24:18,770
+باستخدام ال concatenation إيش في operator بتعمل
+
+300
+00:24:18,770 --> 00:24:21,910
+في الأول substring وكمان substring وبعدين
+
+301
+00:24:21,910 --> 00:24:24,390
+concatenate فبيطلع كله أجل من إيش من سطر مش هيك
+
+302
+00:24:24,390 --> 00:24:26,230
+ولا كل واحد اللي حال .. تعتبر أجل إيش كل واحد
+
+303
+00:24:26,230 --> 00:24:29,710
+اللي حال ال statement فاصلة صفة ال statement بقى و
+
+304
+00:24:29,710 --> 00:24:36,380
+بعدين بتعمل concatenation تمام؟ لكن إنه ال string
+
+305
+00:24:36,380 --> 00:24:46,420
+literal الواحد يتخطى سطر ما هوش مسموح، تمام؟
+
+306
+00:24:46,420 --> 00:24:51,000
+طيب ال
+
+307
+00:24:51,000 --> 00:24:54,280
+character string literal عبارة عن string literal
+
+308
+00:24:54,280 --> 00:24:57,080
+مكونة فقط إيش من .. من characters
+
+309
+00:25:04,620 --> 00:25:07,580
+زي مثلًا ال message ال string literal اللي بيقوله
+
+310
+00:25:07,580 --> 00:25:12,780
+قدامك هتستفيد ممكن تستخدم character ال string
+
+311
+00:25:12,780 --> 00:25:16,880
+literal بأنك تعمل assignment ل standard logic
+
+312
+00:25:16,880 --> 00:25:21,320
+vector بس بشرط أن يكون كل character داخلك تركيب ال
+
+313
+00:25:21,320 --> 00:25:23,800
+string من ال characters المسموحين في ال standard
+
+314
+00:25:23,800 --> 00:25:28,800
+logic التسعة اللي احنا عارفينه لذلك assignment من
+
+315
+00:25:28,800 --> 00:25:37,160
+.. زي هذه is okay مش هيك فهذا string literal وكون
+
+316
+00:25:37,160 --> 00:25:40,760
+من characters فقط وال characters هدول تبقى كل
+
+317
+00:25:40,760 --> 00:25:44,660
+واحدة منهم zzz من التسعة تبعه من ال standard logic
+
+318
+00:25:44,660 --> 00:25:51,140
+vector اللي احنا عارفينه ف it is valid ال
+
+319
+00:25:51,140 --> 00:25:55,160
+bit string literal بحالة
+
+320
+00:25:55,160 --> 00:26:00,420
+خاصة من ال string literal نستخدمها لتمثيل ال bit
+
+321
+00:26:00,420 --> 00:26:07,740
+values ك binary أو octal أو hexadecimal الكائنات
+
+322
+00:26:07,740 --> 00:26:11,160
+المسموح تستخدمهم في ال bit string literal هم
+
+323
+00:26:11,160 --> 00:26:18,080
+التالية ال digits zero to nine والأحرف small من a
+
+324
+00:26:18,080 --> 00:26:25,220
+ل f أو capital من a ل f ولكن لازم ال bit string
+
+325
+00:26:25,220 --> 00:26:31,610
+literal تصبيقها some prefix أما B يعني binary أو O
+
+326
+00:26:31,610 --> 00:26:39,270
+يعني octal أو X لليه؟ لل hexadecimal سواء lower case
+
+327
+00:26:39,270 --> 00:26:42,490
+أو upper case it works يعني بنفع بدل capital B
+
+328
+00:26:42,490 --> 00:26:46,910
+تستخدم small b أو small a أو small x ما تفرقش
+
+329
+00:26:52,610 --> 00:26:56,850
+قلت لي لو أنت استخدمت جاب اللي هأقول بيه لازم ال
+
+330
+00:26:56,850 --> 00:27:00,030
+characters يكون مسموح في ال string يا zero ويا
+
+331
+00:27:00,030 --> 00:27:05,330
+واحد لو octal الأرقام من صفر لسبعة هذا واسم يديلك
+
+332
+00:27:05,330 --> 00:27:10,950
+error يعني لو جاي لي أنا octal أو وبعدين double
+
+333
+00:27:10,950 --> 00:27:15,390
+quotation وكتابة أحرف في إشي منها مش من الأرقام
+
+334
+00:27:15,390 --> 00:27:18,390
+من صفر لسبعة you must accept ويقولك في عندك
+
+335
+00:27:18,390 --> 00:27:22,900
+problem تمام؟ يعني أنت جاي لي octal كده بالنسبة
+
+336
+00:27:22,900 --> 00:27:27,360
+للهيكس الهيكس الأرقام من صفر لتسعة والأحرف من A to
+
+337
+00:27:27,360 --> 00:27:36,260
+F small أو Capital جدًّا
+
+338
+00:27:36,260 --> 00:27:44,300
+قيمة ال bit string ال bit string لو هي binary
+
+339
+00:27:44,300 --> 00:27:49,320
+عادية قيمتها نفس الكعكس اللي كنا نقوله بعد ما نشيل
+
+340
+00:27:49,320 --> 00:27:53,450
+ال double quotes طبعًا لكن إذا كانت octal بعد ما تفرد
+
+341
+00:27:53,450 --> 00:27:57,150
+كل رقم منهم إلى ثلاثة bits بيظهر لك بايناري سينج
+
+342
+00:27:57,150 --> 00:28:01,150
+في الآخر مشكلة ولا هذه قيمة ال string لو كانت hex
+
+343
+00:28:01,150 --> 00:28:05,370
+decimal بعد ما تفرد كل digit إلى كام bit إلى أربعة
+
+344
+00:28:05,370 --> 00:28:15,330
+bits هذه هي القيمة تبعها لو
+
+345
+00:28:15,330 --> 00:28:19,860
+قلنا في عندي سيجنال اسمه address وهذه كانت
+
+346
+00:28:19,860 --> 00:28:27,940
+standard logic vector وثمانية bits statement زي
+
+347
+00:28:27,940 --> 00:28:32,320
+هذه is valid شوف هنا لو address بيساوي B يعني إيش
+
+348
+00:28:32,320 --> 00:28:38,080
+binary ولكن بما إنه binary تلاحظ على ال characters
+
+349
+00:28:38,080 --> 00:28:42,000
+اللي جوا ال double quotes اختصر عليش على ال zero وال
+
+350
+00:28:42,000 --> 00:28:42,860
+واحد
+
+351
+00:28:46,260 --> 00:28:51,920
+لأنه أنا جاي لي وأنا إيش بيناري هنا لو address بيساوي X
+
+352
+00:28:51,920 --> 00:28:57,020
+يعني إيش hex decimal طب عد في الأول هدول كام bit
+
+353
+00:28:57,020 --> 00:29:00,020
+لو عديت هتلاقيهم كام ثمانية وتالي المفروض يعني
+
+354
+00:29:00,020 --> 00:29:03,360
+يكون length يكون كام عشان يكون compatible تكون it
+
+355
+00:29:03,360 --> 00:29:11,340
+is valid ا�� statement هذي الرقم ال string هذي hex
+
+356
+00:29:11,340 --> 00:29:15,860
+مش هيك ولا bit string literal والأرقام اللي جايها
+
+357
+00:29:15,860 --> 00:29:22,560
+المخوذ ينظر عليها أنّها X لإنه جاي له هنا X وبعدين كل
+
+358
+00:29:22,560 --> 00:29:27,880
+رقم هدول بنفرض بيصير كام bit؟ أربعة الساعة تصير
+
+359
+00:29:27,880 --> 00:29:32,680
+0111 وتسعة 1001 دي اللي كتبناها باسم شاكوها ده
+
+360
+00:29:32,680 --> 00:29:42,840
+معناته هذي برضه is valid لكن statement زي هذه is
+
+361
+00:29:42,840 --> 00:29:43,540
+not valid
+
+362
+00:29:46,610 --> 00:29:49,990
+ليش؟ يعني هادي نفسها لحالها ال expression is okay
+
+363
+00:29:49,990 --> 00:29:55,830
+valid لكن ال assignment على بعض is invalid ليش؟
+
+364
+00:29:55,830 --> 00:30:03,650
+عظيم،
+
+365
+00:30:03,650 --> 00:30:10,590
+تمام؟ لأن هذا أكتر الواحد كان بتعتبر ثلاثة
+
+366
+00:30:11,920 --> 00:30:14,920
+ثلاثة في ثلاثة تسعة وهنا ال link تبقى وكام
+
+367
+00:30:14,920 --> 00:30:19,080
+ثمانية معناته مش مظبوطة ال assignment ك assignment
+
+368
+00:30:19,080 --> 00:30:22,900
+لكن هلأ لحظة ال exhibition is إيش فمش مشكلة لكن
+
+369
+00:30:22,900 --> 00:30:29,860
+على بعض هصارت مش مظبوطة ممكن تحط في ال bit
+
+370
+00:30:29,860 --> 00:30:35,840
+regulators ال under score واحدة أو أكثر بيسهل
+
+371
+00:30:35,840 --> 00:30:37,980
+قراءة الرقم
+
+372
+00:30:39,460 --> 00:30:47,080
+بس ال point إنه ما تحطش two underscores ورا بعض ال
+
+373
+00:30:47,080 --> 00:30:50,760
+underscores في ال bit string literal ما بيدخلوش في
+
+374
+00:30:50,760 --> 00:30:57,160
+القيمة تكوين القيمة بتاع ال string بس هديقلنا كبني
+
+375
+00:30:57,160 --> 00:31:08,240
+آدمي ك human عشان نعرف نجرها بسهولة تلاحظ هنا
+
+376
+00:31:30,080 --> 00:31:36,740
+هذا bit string literal طيب هذي invalid لإنه مش
+
+377
+00:31:36,740 --> 00:31:40,020
+underscore صار حسب الحساب هو أصلاً لإنه هذي مش
+
+378
+00:31:40,020 --> 00:31:43,820
+bit string literal عادي تمام وابتدائي يعتبر ال
+
+379
+00:31:43,820 --> 00:31:50,340
+underscore character بتخش في القيمة المحسوبة على ال
+
+380
+00:31:50,340 --> 00:31:54,160
+string وأنا جاي لي إيش اللي هو address ال standard
+
+381
+00:31:54,160 --> 00:31:58,480
+logic vector ومش مسموح ال underscore تكون أحد
+
+382
+00:31:58,480 --> 00:32:02,290
+القيمة تبعه مش هيك ولا يعني العدد .. أين هو كمان
+
+383
+00:32:02,290 --> 00:32:05,330
+العدد؟ سبعة دول كام؟ تسعة .. تسعة .. بينما هنا ..
+
+384
+00:32:05,330 --> 00:32:09,810
+هنا كام؟ تسعة تمام .. فبالتالي مش .. مش مظبوط ..
+
+385
+00:32:09,810 --> 00:32:19,810
+مش هيك ولا .. okay ال
+
+386
+00:32:19,
+
+401
+00:33:34,330 --> 00:33:41,850
+بالـ statement عادي ال
+
+402
+00:33:41,850 --> 00:33:48,210
+composite constant عبارة عن constant بيكون قرية أو 
+
+403
+00:33:48,210 --> 00:33:48,850
+record
+
+404
+00:33:57,720 --> 00:34:01,500
+بس لو أنت عندك constant والـ type بتاعه كان
+
+405
+00:34:01,500 --> 00:34:08,720
+unconstrained قرري الـ type لازم طبعًا تحدد الـ .. ال
+
+406
+00:34:08,720 --> 00:34:11,220
+bounds أو هنقول الـ bounds تبعه بيتحدد من القيم
+
+407
+00:34:11,220 --> 00:34:13,200
+اللي قيمتها بما أن الـ constant بيقفت و initialized
+
+408
+00:34:13,200 --> 00:34:17,880
+مش هيك واضح أقوله الـ initialization كأنك ضمن تحددت 
+
+409
+00:34:17,880 --> 00:34:21,660
+الـ bounds تبعه يا اللي هو الـ constant يعني زي
+
+410
+00:34:21,660 --> 00:34:25,740
+مثلًا أنا جاي أقوله constant pattern الـ pattern يا اللي 
+
+411
+00:34:25,740 --> 00:34:30,610
+is constant وإيش أن هو astrology vector astrology
+
+412
+00:34:30,610 --> 00:34:34,470
+vector في الأصل is unconstrained بس هي بيبقى 
+
+413
+00:34:34,470 --> 00:34:36,930
+unconstrained لازم أديله يا اللي هي القيمة شوفوا القيمة
+
+414
+00:34:36,930 --> 00:34:44,670
+القيمة هذه الـ string القيمة هذه مش هيك بس في
+
+415
+00:34:44,670 --> 00:34:50,790
+القيمة 
+
+416
+00:34:50,790 --> 00:34:57,400
+هذه تمام الـ length تبع الـ pattern اللي جيت اللي هي 
+
+417
+00:34:57,400 --> 00:35:04,760
+كم character اللي هم وهذه وهذه والـ length هيعتبره
+
+418
+00:35:04,760 --> 00:35:13,240
+بيبدأ من zero لغاية كم لغاية سب��ة طبعًا كيف؟ أي
+
+419
+00:35:13,240 --> 00:35:17,320
+نعم يعتبره
+
+420
+00:35:17,320 --> 00:35:22,560
+ascendingذلك إذا أنت بديعك .. بديعك هي descending
+
+421
+00:35:22,560 --> 00:35:28,820
+بديعك لأ بديعك يعني تعمل اللي هي subtype من ال
+
+422
+00:35:28,820 --> 00:35:31,220
+signs of vector وتخليه descending وتعمل الـ 
+
+423
+00:35:31,220 --> 00:35:34,020
+subtype constant وبعدين في الـ constant تديله 
+
+424
+00:35:34,020 --> 00:35:36,840
+القيمة اللي بديها ساعتها يعتبره الـ .. ال
+
+425
+00:35:36,840 --> 00:35:43,260
+descending تمام؟ لكن بالشكل هذا هعتبرش أنه أيش؟
+
+426
+00:35:43,260 --> 00:35:50,790
+أنه ال sending طبعًا؟ okay هو يبدأ من كم؟ من Zero
+
+427
+00:35:50,790 --> 00:35:53,950
+ليش بدأ من Zero؟ لأن هو قال في الـ string vector it 
+
+428
+00:35:53,950 --> 00:35:57,310
+is natural مش هيكوية لأ natural إذا أنتم فاكرين
+
+429
+00:35:57,310 --> 00:36:04,170
+natural okay ماشي الـ
+
+430
+00:36:04,170 --> 00:36:12,850
+integer types الـ 
+
+431
+00:36:12,850 --> 00:36:18,170
+integer typeطبعًا types بتاخد whole numbers يعني 
+
+432
+00:36:18,170 --> 00:36:24,890
+أرقام صحيحة some range الـ syntax تعمل integer type
+
+433
+00:36:24,890 --> 00:36:31,270
+بالشكل هذه إذا
+
+434
+00:36:31,270 --> 00:36:35,550
+هتعمل integer type تكتب كلمة type وبعدين الاسم
+
+435
+00:36:35,550 --> 00:36:41,910
+تبعه أيها الفاية is range و some range الـ range إما
+
+436
+00:36:41,910 --> 00:36:44,070
+أنه simple expression to simple expression
+
+437
+00:36:49,900 --> 00:36:52,940
+أو simple expression down to simple expression
+
+438
+00:36:52,940 --> 00:37:01,820
+بهيك أنك بتكون بتعرف integer type وبالتالي
+
+439
+00:37:01,820 --> 00:37:06,800
+الأرقام
+
+440
+00:37:06,800 --> 00:37:10,740
+اللي بتكون في الـ type هي جميع الـ whole numbers
+
+441
+00:37:10,740 --> 00:37:13,760
+المحصورة بين الرقم الأولاني اللي هنا اللي بيحدث في
+
+442
+00:37:13,760 --> 00:37:16,280
+شهادة لغاية الرقم أشهر الأخير included inclusive
+
+443
+00:37:16,280 --> 00:37:22,710
+تمام ولا؟ inclusive والـ exceptions هنا should 
+
+444
+00:37:22,710 --> 00:37:26,130
+evaluate to integers في الآخر ماينفعش تـ evaluate
+
+445
+00:37:26,130 --> 00:37:29,210
+to float أو كذا أو أيش تمام should evaluate to أيش
+
+446
+00:37:29,210 --> 00:37:32,070
+يعني قيمة كل exception لما يجي يحسب الـ compiler
+
+447
+00:37:32,070 --> 00:37:39,390
+يجي أيش يجي أيش يجي integer طلع على المثال التالي جالك
+
+448
+00:37:39,390 --> 00:37:47,910
+type 10 أيش سماه؟ 10 is range 0 to 9 مع أن 10 هذا
+
+449
+00:37:47,910 --> 00:37:53,540
+is an integer typeماذا يعني integer type؟ يعني لو أنا
+
+450
+00:37:53,540 --> 00:37:57,560
+عرفت object نوع 10 ماينفعش لغاية ياخد أرقام
+
+451
+00:37:57,560 --> 00:38:00,340
+integer بس محصورين في الـ range من 0 لغاية كم
+
+452
+00:38:00,340 --> 00:38:08,440
+لغاية 9 لو قلت له type digit هذا برده integer type
+
+453
+00:38:08,440 --> 00:38:15,500
+is range 0 to 9 هل الـ .. الـ .. الـ 10 هذه
+
+454
+00:38:20,380 --> 00:38:26,360
+زي الـ digit ولا مختلفة هل يعتبر هذا الـ same type
+
+455
+00:38:26,360 --> 00:38:30,280
+لأ
+
+456
+00:38:30,280 --> 00:38:34,280
+لو different names بيعمل نفس الـ ranges شوف المثال
+
+457
+00:38:34,280 --> 00:38:41,140
+هذا لو قلنا signal x و y 10 نوعهم أيش؟ 10 والـ
+
+458
+00:38:41,140 --> 00:38:48,560
+digit f و g digit هي لو قلت x بيساوي y الاثنين أيش
+
+459
+00:38:48,560 --> 00:38:54,120
+نوعهم؟it is valid لكن لو قلت x بيساوي g بعد الـ x 
+
+460
+00:38:54,120 --> 00:38:59,080
+نوعه والـ g digit this is invalid لو different أيهاش
+
+461
+00:38:59,080 --> 00:39:02,360
+type بالغ هو بيفرج بالـ type مزار الاسم اختلف
+
+462
+00:39:02,360 --> 00:39:05,960
+خلاص different أيهاش different type هل أصلًا هم
+
+463
+00:39:05,960 --> 00:39:12,240
+مشتركين بالـ base type الـ 10 والـ digit؟ لأ احنا
+
+464
+00:39:12,240 --> 00:39:14,140
+بتقول integer هو integer type هل جيت أوريك اللي زي
+
+465
+00:39:14,140 --> 00:39:15,160
+أي شيء ثاني؟
+
+466
+00:39:23,590 --> 00:39:26,470
+معناته بيعتبرهم different types على الرغم أن القيم
+
+467
+00:39:26,470 --> 00:39:32,130
+المكون لكل type نفس القيم من صفر لتسعة نشوف الـ
+
+468
+00:39:32,130 --> 00:39:36,750
+Predefined integer type الـ Predefined type اللي
+
+469
+00:39:36,750 --> 00:39:41,970
+اسمه integer المعرفين أن بس اللي هو الـ integer
+
+470
+00:39:41,970 --> 00:39:46,950
+type و range تبعه typically بيكون من الرقم هذا
+
+471
+00:39:46,950 --> 00:39:50,770
+لغاية الرقم هذا على اعتبار كم bit الـ machine ال
+
+472
+00:39:50,770 --> 00:39:56,290
+machine كم bitالثانية والثلاثين bitز تمام بتاع
+
+473
+00:39:56,290 --> 00:39:59,490
+اللي بيبث لك الأرقام بتوز compliment في الـ range
+
+474
+00:39:59,490 --> 00:40:03,310
+اللي هي من الرقم اللي كانت وهنا لرقم اللي كانت
+
+475
+00:40:03,310 --> 00:40:07,230
+طبعًا you know how to find this number مشاكلة لو
+
+476
+00:40:07,230 --> 00:40:10,990
+عندك مثلًا ثمانية
+
+477
+00:40:10,990 --> 00:40:14,810
+bitز بيقول الأرقام من minus 256 لغاية متين وكام
+
+478
+00:40:14,810 --> 00:40:20,490
+خمسة وخمسين الـ minus 256 اللي جاء من وين؟ اللي هي
+
+479
+00:40:20,490 --> 00:40:27,850
+الـ .. الـ minus اثنين أقصى اثنين أس واحد وثلاثين
+
+480
+00:40:27,850 --> 00:40:32,090
+مظبوط ولا الـ minus من ستة وخمسين اللي هي two to
+
+481
+00:40:32,090 --> 00:40:36,050
+the power eight بس عندك minus جابل اللي هو الـ ..
+
+482
+00:40:36,050 --> 00:40:39,910
+الاثنين مشاكلة ولا الاثنين وخمسة وخمسين اللي هي الـ
+
+483
+00:40:39,910 --> 00:40:42,830
+positive اللي هي اثنين أقصى ثمانية minus أيش؟ minus
+
+484
+00:40:42,830 --> 00:40:46,730
+.. minus واحد ماشي الحال okay ماشي
+
+485
+00:40:55,020 --> 00:40:58,860
+من أول بقولها الـ ثمانية bitز تمام الـ اثنين وخمسون
+
+486
+00:40:58,860 --> 00:41:04,700
+منين أجت الـ اثنين وخمسة وخمسين اللي
+
+487
+00:41:04,700 --> 00:41:11,120
+هي اثنين أس ثمانية مظبوط minus واحد مش شايف واحد
+
+488
+00:41:11,120 --> 00:41:15,480
+أنا okay والاثنين وستة وخمسين بالـ negative اللي هي
+
+489
+00:41:15,480 --> 00:41:20,820
+اثنين minus اثنين أس ثمانية مظبوط اه مظبوط مش شايف
+
+490
+00:41:20,820 --> 00:41:22,780
+واحد تمام okay
+
+491
+00:41:24,640 --> 00:41:29,220
+في الكتاب أيضًا مش مظبوط أيضًا مش مظبوط يعني okay
+
+492
+00:41:29,220 --> 00:41:32,760
+ماشي وبالتالي على مستوى ثلاث البيت احسب بنفس الطريقة
+
+493
+00:41:32,760 --> 00:41:38,140
+ثلاث البيت ثلاث البيت تمام نفس أيش؟ اللي هو الطريقة
+
+494
+00:41:38,140 --> 00:41:46,220
+الـ
+
+495
+00:41:46,220 --> 00:41:49,780
+type اللي اسمه integer معرف في الـ package اللي هي
+
+496
+00:41:49,780 --> 00:41:55,640
+standard شوف كذا في معرف type integer isRange ومن
+
+497
+00:41:55,640 --> 00:42:00,800
+ثم يقول لك implementation defined لو هو الـ integer
+
+498
+00:42:00,800 --> 00:42:03,780
+أربعة بايتس يكون تقريبًا الـ range اللي هو هذا
+
+499
+00:42:03,780 --> 00:42:07,640
+otherwise لو أكثر أو أقل حسب الـ machine اللي شغال
+
+500
+00:42:07,640 --> 00:42:15,980
+عليها الـ compiler بس الحالة
+
+501
+00:42:15,980 --> 00:42:21,300
+شوف
+
+502
+00:42:21,300 --> 00:42:25,750
+فاجأت لما تعمل حاجة زي كذا هل جيت هذا معرف الـ
+
+503
+00:42:25,750 --> 00:42:31,730
+integer كـ type ممكن تعمل منه subtype هاي الـ
+
+504
+00:42:31,730 --> 00:42:37,250
+subtype سماها أيش؟ ten فخلّي بالك التن هذا غير عن
+
+505
+00:42:37,250 --> 00:42:41,430
+التن الفاتر هداك type كان هدا الـ page type هل جيت 
+
+506
+00:42:41,430 --> 00:42:46,990
+ten أيش الـ page تبعه؟ integer ولكن عرحات
+
+507
+00:42:46,990 --> 00:42:53,460
+constrained يعني أخد just one subset من الـ range تبع
+
+508
+00:42:53,460 --> 00:42:57,760
+الـ integer الكبير أحد القيال مصيره لغاية كم لغاية 
+
+509
+00:42:57,760 --> 00:43:03,760
+تسعة الـ digit هنا is integer مصيره لغاية كم؟ تسعة
+
+510
+00:43:03,760 --> 00:43:07,040
+طيب هعمل two sub types خلينا نشوف الـ statements
+
+511
+00:43:07,040 --> 00:43:09,540
+التالية لو أنا عندي 
+
+512
+00:43:13,580 --> 00:43:16,960
+الـ X والـ Y 10 الـ type الجديد هذا طلعت أضاف الـ
+
+513
+00:43:16,960 --> 00:43:19,160
+N هنا عشان يميزوا عن الـ .. عشان يميزوا عن الـ ..
+
+514
+00:43:19,160 --> 00:43:26,940
+اللي فات والـ F والـ G are digit لو قلت X بيساوي Y 
+
+515
+00:43:26,940 --> 00:43:29,840
+it is okay لأنه نفس الـ subtype مش إشكالية هنا
+
+516
+00:43:29,840 --> 00:43:33,720
+واضحة مش عاوزة يعني لكن لو جوا .. لو قلتها الـ gate
+
+517
+00:43:33,720 --> 00:43:38,710
+الـ X بيساوي Gمظبوطة، مع أنه different subtypes، ليش
+
+518
+00:43:38,710 --> 00:43:43,790
+تعتبرها مظبوطة؟ لأنه في مقارنة الـ two size تبع الـ
+
+519
+00:43:43,790 --> 00:43:48,450
+assignment بتطلع على مين؟ على الـ base type، على الـ
+
+520
+00:43:48,450 --> 00:43:51,410
+base أيش؟ على الـ base type، because الـ subtypes
+
+521
+00:43:51,410 --> 00:43:54,290
+are different، لكن الـ base تبعهم أيش؟ إذا سمعتوا
+
+522
+00:43:54,290 --> 00:43:56,830
+الـ أيش؟ it is valid
+
+523
+00:44:04,140 --> 00:44:06,320
+إذا الـ integer type المعرف إلينا في الـ VHDL هو 
+
+524
+00:44:06,320 --> 00:44:13,100
+مين؟ بس مين؟ الـ integer type الـ predefined الوحيد 
+
+525
+00:44:13,100 --> 00:44:19,140
+المعرف بالـ VHDL هو يا اللي هي الـ integer صح؟ لكن معرفين
+
+526
+00:44:19,140 --> 00:44:25,180
+من الـ integer some sub types زي الـ نصر والياش والـ
+
+527
+00:44:25,180 --> 00:44:29,750
+الـ positive في الـ package اللي اسمها standard ومار
+
+528
+00:44:29,750 --> 00:44:32,510
+علينا شو نشر كذا و معرفينه subtype نشر is integer
+
+529
+00:44:32,510 --> 00:44:38,170
+range مزيد ولغاية أيش؟ integer بعد apostrophe high
+
+530
+00:44:38,170 --> 00:44:44,990
+في حاجة بيسموها attributes تمام للـ types وللـ 
+
+531
+00:44:44,990 --> 00:44:48,590
+objects أيش الـ attributes تمام من الـ attributes
+
+532
+00:44:48,590 --> 00:44:50,970
+تبعت الـ integer type مثلًا تحط العلامة الـ
+
+533
+00:44:50,970 --> 00:44:53,310
+apostrophe هذه و high بديلك أعلى رقم في الـ type
+
+534
+00:44:53,310 --> 00:44:58,550
+هذه هذه قيمته على بعضه أعلى رقم في الـ integer type
+
+535
+00:44:59,560 --> 00:45:07,980
+طبعًا طبعًا طبعًا
+
+536
+00:45:07,980 --> 00:45:21,900
+طبعًا طبعًا طبعًا
+
+537
+00:45:21,900 --> 00:45:23,180
+طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا
+
+538
+00:45:23,180 --> 00:45:27,260
+طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا
+
+539
+00:45:27,260 --> 00:45:27,340
+طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا طبعًا 
+
+540
+00:45:39,700 --> 00:45:44,140
+الأفضل لو أنت بدكش negative numbers مايستخدمش الـ 
+
+541
+00:45:44,140 --> 00:45:47,720
+integer لو لـ some signal أو some variable بدكش كل
+
+542
+00:45:47,720 --> 00:45:50,940
+الـ negative والـ positive you just need الـ 
+
+543
+00:45:50,940 --> 00:45:54,520
+positive أو من صفر وطالع تستخدم يا الـ natural يا
+
+544
+00:45:54,520 --> 00:45:58,700
+الـ positive عشان تستفيد من كل أيش؟ يا natural يا 
+
+545
+00:45:58,700 --> 00:46:00,440
+أيشم يا positive
+
+546
+00:46:08,480 --> 00:46:15,340
+الـ decimal literals الـ
+
+547
+00:46:15,340 --> 00:46:21,300
+decimal literals عبارة 
+
+548
+00:46:21,300 --> 00:46:26,060
+عن integer ممكن تكون sequence of digits وخلالهم
+
+549
+00:46:26,060 --> 00:46:29,300
+علامة الـ explanation اللي هي علامة الأس هذه الـ E
+
+550
+00:46:29,300 --> 00:46:37,160
+الـ base ملزمش تكتبوه ضمن أن يعتبراش عشان implicit
+
+551
+00:46:38,700 --> 00:46:41,480
+ممكن تحط underline كمان between digits and
+
+552
+00:46:41,480 --> 00:46:44,460
+digits عشان يخليه macro أكثر بيأثر على قيمته
+
+553
+00:46:44,460 --> 00:46:49,280
+يعني مثلًا لما أديك الـ example التالي الـ one
+
+554
+00:46:49,280 --> 00:46:56,540
+hundred ممكن تكتبه كذا يعتبر decimal مئة اتلاحظ
+
+555
+00:46:56,540 --> 00:47:00,120
+أنا مش كاتب الـ base مش هيك ولا أنا يبقى implied
+
+556
+00:47:00,120 --> 00:47:05,360
+decimal أو one E اثنين يعني قصد واحد في عشرة أس اثنين 
+
+557
+00:47:05,360 --> 00:47:08,420
+أو one E small اثنين برضه the same
+
+558
+00:47:12,800 --> 00:47:22,200
+الـ exponent مفروض ما يكونش فيها minus sign لما
+
+559
+00:47:22,200 --> 00:47:25,820
+تصير الرقم بدك تعمل على شكل exponent كذا ما تحطش 
+
+560
+00:47:25,820 --> 00:47:33,820
+minus sign ليش ما تحطش minus sign؟ بيصير float
+
+561
+00:47:33,820 --> 00:47:40,220
+بيصير float بطل integer بيصير float بطل رقم صحيح
+
+562
+00:47:43,100 --> 00:47:48,200
+float يعني رقم عشري و float لأ
+
+563
+00:47:48,200 --> 00:47:52,940
+مش شرط يعني لو كتبت أنا هنا في الأول الف أيش ما نص
+
+564
+00:47:52,940 --> 00:47:57,880
+اثنين لسه مش float صح عشان يبقوا لما يلسوا .. عشان
+
+565
+00:47:57,880 --> 00:48:04,700
+يلسوا يعني مع بعض لأ أنت عارف لو كتبت minus هنا
+
+566
+00:48:04,700 --> 00:48:08,180
+فاصلة ب minus حسين مش عارف جوصك أنت بدك تطرح من
+
+567
+00:48:08,180 --> 00:48:11,200
+الرقم اللي جابله اثنين متبقى لك بقولها هي اللي بدك 
+
+568
+00:48:11,200 --> 00:48:16,340
+هي على بعض اللي هي one a minus اثنين معاه ولا لأ
+
+569
+00:48:16,340 --> 00:48:20,760
+ولو كنت تعجزتك أنك تطرح بيطلع رجال اللي عياش فيه
+
+570
+00:48:20,760 --> 00:48:23,200
+عياش فيه syntax error ماينفعش يبدأ عياش الـ 
+
+571
+00:48:23,200 --> 00:48:27,100
+identifier ب numerical فجالك بيستخدم الأرقام
+
+572
+00:48:27,100 --> 00:48:30,760
+ما تحطش الـ exponent ممنوع يكون عياش بالـ negative
+
+573
+00:48:30,760 --> 00:48:34,340
+زبط الرقم هذا اللي جابله بحيث ما يكونش عياش negative
+
+574
+00:48:34,340 --> 00:48:38,040
+إن تعمل طبعًا شركة ولا لأ تمام
+
+575
+00:48:40,520 --> 00:48:51,100
+Okay ماشي كيف؟ بنفس الشيء لو حطيت أيش لأ 
+
+576
+00:48:51,100 --> 00:48:54,140
+مش مسموعة تحط قعد الـ بين قوسين اللي لازم على طول
+
+577
+00:48:54,140 --> 00:48:59,480
+ورا الـ okay
+
+578
+00:48:59,480 --> 00:49:05,360
+في base literal بيستخدم يعني بيكتب الـ base بشكل
+
+579
+00:49:05,360 --> 00:49:13,
+
+601
+00:51:24,860 --> 00:51:28,680
+يعني ممكن غريب شوية هتلاقيه بالـ types اللي
+
+602
+00:51:28,680 --> 00:51:35,180
+استخدمها للـ signals الـ entity الـ a in integer و الـ
+
+603
+00:51:35,180 --> 00:51:40,340
+range من 0 لـ 15 و الـ b in integer فالعادة احنا 
+
+604
+00:51:40,340 --> 00:51:44,840
+بيقول الـ input و الـ output standard logical أو صحيح
+
+605
+00:51:44,840 --> 00:51:49,600
+الـ vectors مش هيكوالان لكن ممكن تعمل كده و الوعيه
+
+606
+00:51:49,600 --> 00:51:52,980
+بزا ما هيقول هالـ gate من zero لـ عيد خمستاشر و الـ b
+
+607
+00:51:52,980 --> 00:51:56,620
+من zero لـ عيد خمستاشر و الـ equal حتى ماعملتش صح
+
+608
+00:51:56,620 --> 00:52:02,660
+بيعملها Boolean الـ equal out is Boolean شوف الـ
+
+609
+00:52:02,660 --> 00:52:06,640
+possessed comparator إذا الـ a بيساوي بيه الـ equal
+
+610
+00:52:06,640 --> 00:52:09,800
+بيصير true أدوات بيصير إيشفالش يعني الـ code مافيش
+
+611
+00:52:09,800 --> 00:52:14,200
+فيه مشاكل بسيط جدا لكن التعليقات هي اللي هتكون
+
+612
+00:52:14,200 --> 00:52:17,500
+مفيدة
+
+613
+00:52:17,500 --> 00:52:27,920
+ال
+
+614
+00:52:27,920 --> 00:52:32,720
+إذا انت بتكتب code نهو تعمله with instances الافضل
+
+615
+00:52:32,720 --> 00:52:39,780
+مايستخدمش الـ boolean و الـ integer types لأنواع
+
+616
+00:52:39,780 --> 00:52:44,380
+الـ parts ممكن تستخدموه لـ internal local signals
+
+617
+00:52:44,380 --> 00:52:52,640
+داخلية ممكن تستخدموا الـ internal أيش لكن للـ parts
+
+618
+00:52:52,640 --> 00:52:59,060
+اللي هو بالتحديد مايستخدمش الـ types هذه تمام هذه
+
+619
+00:52:59,060 --> 00:53:05,600
+أول شغلة ليش لأن انت لو استخدمت integer type للـ
+
+620
+00:53:05,600 --> 00:53:08,220
+signal لما يجي يعمل الـ synthesis كلها بيحولها في
+
+621
+00:53:08,220 --> 00:53:15,780
+الآخر الـ a's لـ standard logic vector لـ standard
+
+622
+00:53:15,780 --> 00:53:18,880
+logic a's vector بيقدر يستوعب الـ range تبع الـ
+
+623
+00:53:18,880 --> 00:53:25,080
+integer تابع اللي انت مستخدمه يعني بمعنى هنا لما
+
+624
+00:53:25,080 --> 00:53:29,380
+يجي يحولك الـ a هنا مش بيطلع بيشتغل الـ code كلها
+
+625
+00:53:29,380 --> 00:53:31,520
+بعد الـ post synthesis مش هيك و لا هو اللي عليه
+
+626
+00:53:31,520 --> 00:53:35,320
+بيعمل simulation في الآخر بيحولك الـ A الى standard
+
+627
+00:53:35,320 --> 00:53:41,620
+logic vector كم bit اربعة bit لان هنا الـ maximum
+
+628
+00:53:41,620 --> 00:53:45,900
+لجهة عندك بكم؟ خمس عشر كان بي accommodated باربعة
+
+629
+00:53:45,900 --> 00:53:48,640
+bit ات موسط مش شكوه يعني فبيحول الـ A الى standard
+
+630
+00:53:48,640 --> 00:53:52,020
+logic vector كم bit اربعة bit فانت من البداية
+
+631
+00:53:52,020 --> 00:54:00,100
+اتخلي بيش اتخلي اربعة اتخلي standard logic vector
+
+632
+00:54:01,130 --> 00:54:04,230
+أي نعم اي نعم الصندوق الفكرة و الـ link تبعه اربعة
+
+633
+00:54:04,230 --> 00:54:16,290
+bits دي اول حاجة انت
+
+634
+00:54:16,290 --> 00:54:19,790
+عارف الـ integer اللي في الأساس كام bit اتنين و
+
+635
+00:54:19,790 --> 00:54:24,390
+تلاتين bits إذا هو unconstant فبالتالي لو انت قصرت
+
+636
+00:54:24,390 --> 00:54:29,600
+هستخدم integer type في الـ design بتعمل حسابك ان الـ
+
+637
+00:54:29,600 --> 00:54:34,460
+type اللي استخدمه يكون constraint لأجار الـ range
+
+638
+00:54:34,460 --> 00:54:38,420
+يعني بمشي في الشوارع لأنه في الآخر كل واحد هتحول
+
+639
+00:54:38,420 --> 00:54:46,680
+إليه هدواز وبعض و signals طبعا إذا استخدمت integer
+
+640
+00:54:46,680 --> 00:54:50,460
+type سواء انت عامله بيدك او integer العادل عارفين
+
+641
+00:54:50,460 --> 00:54:55,280
+انها integer او natural او كده يعني
+
+642
+00:54:55,770 --> 00:55:01,290
+عمل type وخلّيه constraint وحدد الـ range اللي انت
+
+643
+00:55:01,290 --> 00:55:04,550
+.. ال .. ال .. ال hardware حاشته اللي هي في الآخر
+
+644
+00:55:04,550 --> 00:55:08,850
+علشان each other لما يحاولوا الـ hardware يختاروا
+
+645
+00:55:08,850 --> 00:55:11,070
+الـ minimum و number و bits عشان يمثلك الـ signal
+
+646
+00:55:11,070 --> 00:55:14,690
+هذي مش هيك و هذا ايه نعم يبقى الـ show اللي انت بس
+
+647
+00:55:14,690 --> 00:55:15,990
+عندك الـ maximum بقى اللي بقى اللي هتمشي على ال
+
+648
+00:55:15,990 --> 00:55:18,210
+signal الخمس عشر عشرة قيمتها يبقى اربعة بيست ليش
+
+649
+00:55:18,210 --> 00:55:19,130
+تخليها تلتين اصلا
+
+650
+00:55:22,530 --> 00:55:26,350
+في ناقش الـ data tabs أنا مركز عليها كتير لأنه انت
+
+651
+00:55:26,350 --> 00:55:30,090
+كله في الآخر هيترجم الـ hardware انت you are not
+
+652
+00:55:30,090 --> 00:55:32,370
+just writing some program على الجاعدة على ال
+
+653
+00:55:32,370 --> 00:55:35,730
+laptop و عليه مثلا كده جيجا في الـ ram و ال .. و
+
+654
+00:55:35,730 --> 00:55:40,150
+الرقم الـ flow الـ double ال .. ال .. ال character
+
+655
+00:55:40,150 --> 00:55:43,270
+integer كده مش سائل انت مش هيك ولا .. و لو ان
+
+656
+00:55:43,270 --> 00:55:45,190
+المفروض كنت تسأل على فكرة حتى في الـ programs
+
+657
+00:55:45,190 --> 00:55:48,050
+العادية بس لأنه انت usually you are writing some
+
+658
+00:55:48,050 --> 00:55:50,970
+programs ماكنوش تسألوالو تكتب application كبيرة و
+
+659
+00:55:50,970 --> 00:55:54,670
+كده، بتتطلع على every .. على كل byte بتحسبها،
+
+660
+00:55:54,670 --> 00:55:57,190
+ماببقى لك؟ حتى في test business كمان اتجرب،
+
+661
+00:55:57,190 --> 00:56:00,270
+مابردلتاش، مانا جربت مثلا مانا عملت standard logic
+
+662
+00:56:00,270 --> 00:56:04,170
+vector، غير ماعمل الـ range تبعه، ذرع بتعطيه قيمة،
+
+663
+00:56:04,170 --> 00:56:08,280
+ماراضيش كله، لازم يكون عدد الـ range هذا هيفاحنا we
+
+664
+00:56:08,280 --> 00:56:11,400
+are explaining every aspect في الكلام هذا لأنه
+
+665
+00:56:11,400 --> 00:56:13,640
+مفيد لازم يعرفها كلها الـ details عشان لما يطلعلك
+
+666
+00:56:13,640 --> 00:56:15,700
+errors كله يعرفش الـ قصة مش هيك ولا لا ليش بيصير
+
+667
+00:56:15,700 --> 00:56:18,840
+ايش اللي بيصير مش هيك ولا لا عشان مايكونش كمان
+
+668
+00:56:18,840 --> 00:56:21,660
+تصحيك للخطأ او مجرد trial and error طب خلي هاد كده
+
+669
+00:56:21,660 --> 00:56:23,940
+كده زبطت ليش زبطت مش عارف ايه بالضبط بحيث بعد
+
+670
+00:56:23,940 --> 00:56:26,280
+أسبوع يمكن نسهر مش هيك ولا لا لكن لازم تيعرف
+
+671
+00:56:26,280 --> 00:56:28,880
+الأساس كيف الموضوع أنت بتعمل هذا ال .. لازم تيعرف
+
+672
+00:56:28,880 --> 00:56:32,240
+كل شيء okay ماشي طيب
+
+673
+00:56:56,870 --> 00:57:01,850
+ماشي لما تي تكتب code طبعا بتكتب الـ entity مش هيك
+
+674
+00:57:01,850 --> 00:57:05,450
+ولا في الـ entity اللي بيكون في path بتدي كل port
+
+675
+00:57:05,450 --> 00:57:11,180
+اللي هي some type مرات بنستخدم types .. types
+
+676
+00:57:11,180 --> 00:57:15,100
+نسميها إيه لك هنا abstract types بحيث بيسهل ال ..
+
+677
+00:57:15,100 --> 00:57:23,480
+ال coding لكن ال .. اللي بيصير انه بما أنه انت في
+
+678
+00:57:23,480 --> 00:57:26,960
+الغالب هتعمل الـ tenses لازم تفكر جيدا في .. في ..
+
+679
+00:57:26,960 --> 00:57:30,080
+في اختيارك لل .. او في .. في انك تستخدم ال
+
+680
+00:57:30,080 --> 00:57:34,430
+abstract types زي ما هنشوف هالـ gate لأن الـ
+
+681
+00:57:34,430 --> 00:57:43,350
+Abstract type في الآخر يحول إلى types أخرى لأن
+
+682
+00:57:43,350 --> 00:57:46,310
+في الآخر الـ type لازم يكون بيتمثل على ويرتز أو
+
+683
+00:57:46,310 --> 00:57:51,890
+على sixdes مش هيك بيحولك في الآخر هتلاقي ان بيحولك
+
+684
+00:57:51,890 --> 00:57:54,210
+كل الـ types لـ standard logic vector أو standard
+
+685
+00:57:54,210 --> 00:57:59,210
+logic المثال
+
+686
+00:57:59,210 --> 00:57:59,710
+اللي فات
+
+687
+00:58:05,770 --> 00:58:12,250
+كان الـ declaration بالشكل التالي الـ a integer و الـ
+
+688
+00:58:12,250 --> 00:58:19,310
+b هدول abstract تمام و هدا برضه abstract الـ thesis
+
+689
+00:58:19,310 --> 00:58:24,570
+لما يعملك الـ code اللي بيطلع منه بيستبد الـ entity
+
+690
+00:58:24,570 --> 00:58:29,650
+هدي بالـ entity هدي طبعا تحولك الـ a لـ مين الـ
+
+691
+00:58:29,650 --> 00:58:32,830
+standard vector و الـ b الـ standard vector و الـ
+
+692
+00:58:32,830 --> 00:58:37,470
+equal تحولها إلى standard logic عشان يقدر يقدر
+
+693
+00:58:37,470 --> 00:58:41,790
+يعملك hardware فانت من الأساس كأنا عرفته صارتش و
+
+694
+00:58:41,790 --> 00:58:43,490
+قولتله رايحت راسك حتى في سبب أجواء كمان راجيت
+
+695
+00:58:43,490 --> 00:58:49,390
+هقولك عليها كمان تمام؟ حاجات في سبب أجواء يعني as
+
+696
+00:58:49,390 --> 00:58:52,450
+long as الـ issue بدوش منها تدخل مش مشكلة اللي يعمل
+
+697
+00:58:52,450 --> 00:58:55,630
+التحويل main الcessor و الـ tools يعني هالجيت
+
+698
+00:58:55,630 --> 00:58:58,570
+هتلاقي لو خليتها زي ما هي هتغلبك في الـ test
+
+699
+00:58:58,570 --> 00:59:01,230
+benches في الـ test يعنى ايش؟ Benches
+
+700
+00:59:05,660 --> 00:59:08,760
+طب من وين هو قرر انه هنا تساندر جوجل كنتر تلاتة
+
+701
+00:59:08,760 --> 00:59:14,740
+down to zero من الـ range of values
+
+702
+00:59:14,740 --> 00:59:18,000
+من 0 إلى 11 بدها ياش 4 بس فهنا قرر بده ياش بده 4
+
+703
+00:59:18,000 --> 00:59:23,480
+بس الـ minimum الـ minimum استخدم ياش الـ minimum و
+
+704
+00:59:23,480 --> 00:59:27,720
+تلاحظ انه الـ boolean حوله لياش لـ standard logic
+
+705
+00:59:32,490 --> 00:59:36,310
+إذا قلنا الـ data types بيجسموهم لانواعين abstract
+
+706
+00:59:36,310 --> 00:59:43,310
+و non-abstract الـ non-abstract هي عبارة عن ال
+
+707
+00:59:43,310 --> 00:59:45,830
+target المستخدم بمثل شجرة عشان يمسك الشجرة و يطلع
+
+708
+00:59:45,830 --> 00:59:51,810
+علي الـ wires وهذه فيها عبارة بتشمل الـ logic and
+
+709
+00:59:51,810 --> 00:59:58,590
+logic vector الـ Abstract عبارة عن الـ tiles لازم
+
+710
+00:59:58,590 --> 01:00:02,830
+يحوّل الشجر إلى إيه؟ إلى non-abstract عشان نقدر
+
+711
+01:00:02,830 --> 01:00:04,930
+يمثل أو يعمل الـ get level netless مش هيكفه يعني
+
+712
+01:00:04,930 --> 01:00:11,570
+طلع
+
+713
+01:00:11,570 --> 01:00:15,690
+التابل التاني هدول
+
+714
+01:00:15,690 --> 01:00:22,210
+اللي ناحية الشمال abstract bit لو استخدمت في
+
+715
+01:00:22,210 --> 01:00:23,670
+design bit بيحاولوا على طول إيه؟
+
+716
+01:00:27,290 --> 01:00:29,550
+بتفكتر logic vector بوليان logical vector بوليان
+
+717
+01:00:29,550 --> 01:00:30,550
+logical vector بوليان logical vector بوليان
+
+718
+01:00:30,550 --> 01:00:32,130
+logical vector بوليان logical vector بوليان
+
+719
+01:00:32,130 --> 01:00:35,130
+logical vector بوليان logical vector بوليان
+
+720
+01:00:35,130 --> 01:00:35,170
+logical vector بوليان logical vector بوليان
+
+721
+01:00:35,170 --> 01:00:35,530
+logical vector بوليان logical vector بوليان
+
+722
+01:00:35,530 --> 01:00:35,890
+logical vector بوليان logical vector بوليان
+
+723
+01:00:35,890 --> 01:00:36,030
+logical vector بوليان logical vector بوليان
+
+724
+01:00:36,030 --> 01:00:36,250
+logical vector بوليان logical vector بوليا��
+
+725
+01:00:36,250 --> 01:00:36,290
+logical vector بوليان logical vector بوليان
+
+726
+01:00:36,290 --> 01:00:37,310
+logical vector بوليان logical vector بوليان
+
+727
+01:00:37,310 --> 01:00:39,210
+logical vector بوليان logical vector بوليان
+
+728
+01:00:39,210 --> 01:00:42,390
+logical vector بوليان logical vector بوليان
+
+729
+01:00:42,390 --> 01:00:47,430
+logical vector بوليان logical vector بوليان
+
+730
+01:00:47,430 --> 01:00:49,530
+logical vector بوليان logical vector بوليان
+
+731
+01:00:49,530 --> 01:00:52,450
+logical vector بوليان logical vector بوليان
+
+732
+01:00:52,450 --> 01:00:52,690
+logical vector بوليان logical vector بوليان
+
+733
+01:00:52,690 --> 01:00:55,810
+logical vector معرفة تفائز عشر الـ elements ال
+
+734
+01:00:55,810 --> 01:01:03,090
+vector اللي هيتطلع هي كم بتحيكوه مظبوط اربع ال
+
+735
+01:01:03,090 --> 01:01:05,030
+elements اللي اوله هيكون اثنين و اثنين و اربع
+
+736
+01:01:05,030 --> 01:01:10,570
+أسفار اللي بعده تلت أسفار واحد and so on طبعا مع
+
+737
+01:01:10,570 --> 01:01:13,330
+تباحات animation type يحاولوا يلاقيش standard
+
+738
+01:01:13,330 --> 01:01:19,330
+logic vector الـ record elementركوز أسرد جصد يعني
+
+739
+01:01:19,330 --> 01:01:23,010
+بتطلع كل element ايش نوعه إذا هو non-abstract
+
+740
+01:01:23,010 --> 01:01:27,490
+خلّيه إذا abstract حوله إيش حسب التحويل تمام؟ أوكي
+
+741
+01:01:27,490 --> 01:01:38,550
+ماشي وبالتالي
+
+742
+01:01:38,550 --> 01:01:43,110
+اللي قولنا الـ post instance model اتلاقيه مستخدم
+
+743
+01:01:43,110 --> 01:01:45,210
+اللي ظهر فيه standard logic و standard vector مش
+
+744
+01:01:45,210 --> 01:01:49,840
+شكوه لأاللي هو هاد هستخدم هالـ get في الـ timing
+
+745
+01:01:49,840 --> 01:01:55,880
+طبعا
+
+746
+01:01:55,880 --> 01:01:58,660
+أكيد انت بشرك ان تستخدم نفس الـ test bench اللي
+
+747
+01:01:58,660 --> 01:02:03,300
+كتبته احنا لما نكتب حاجتين بس صح ولا لأ فاكرين ال
+
+748
+01:02:03,300 --> 01:02:06,640
+description أوياني كمان و كمان ياش و test bench او
+
+749
+01:02:06,640 --> 01:02:12,470
+اش الباقي كله is automatically generated تمام؟ أكيد
+
+750
+01:02:12,470 --> 01:02:14,690
+انت بيصورك ان الـ test bench اللي هتستخدمها في ال
+
+751
+01:02:14,690 --> 01:02:17,710
+functional هي نفسها استخدامها في الـ post هي نفسها
+
+752
+01:02:17,710 --> 01:02:21,670
+استخدامها في الـ timing و كل المراحل الـ simulation
+
+753
+01:02:21,670 --> 01:02:25,690
+ولا
+
+754
+01:02:25,690 --> 01:02:29,670
+اللي بعد الـ sentences و الـ timing model بيستخدم
+
+755
+01:02:29,670 --> 01:02:34,510
+strategic parts مش هيك وقالة ذلك
+
+756
+01:02:34,510 --> 01:02:38,430
+الأفضل انه من الأساس انه تكون انت معرف الـ post
+
+757
+01:02:38,430 --> 01:02:41,900
+strategic vector عشان لما تيجي تعمل test bench
+
+758
+01:02:41,900 --> 01:02:48,360
+هالجهة لو انت لو test bench لو انت معرفهم علي انهم
+
+759
+01:02:48,360 --> 01:02:53,360
+integers و حاجات abstract عشان تعمل functional
+
+760
+01:02:53,360 --> 01:02:56,220
+simulation تعمل test bench بيستخدم طبعا ال
+
+761
+01:02:56,220 --> 01:02:59,560
+abstract بيمشي الحلم الفunctional لكن لما تيجي
+
+762
+01:02:59,560 --> 01:03:04,230
+تعمل اللي هو post synthesis simulation هيشتغل على ال
+
+763
+01:03:04,230 --> 01:03:06,890
+post sentence model اللي مستخدمه standard logic لم
+
+764
+01:03:06,890 --> 01:03:10,730
+يعد مستخدم الـ abstract مستخدم الـ abstract مش هيك و
+
+765
+01:03:10,730 --> 01:03:13,930
+لا مش هيمشي مع نفسه test bench بدك تكتب test bench
+
+766
+01:03:13,930 --> 01:03:17,110
+إيه اشد جديد يستخدم standard logic vector مش هيك و
+
+767
+01:03:17,110 --> 01:03:22,530
+لا هو بتقلي هتكتب كام bench نين طب و هكذا بالنسبة
+
+768
+01:03:22,530 --> 01:03:24,510
+لمن اللي أطلع بيحاسيه عندك two و تلاتة benches
+
+769
+01:03:25,780 --> 01:03:28,920
+بينما لو من الأساس انت كتبت و استخدمت اقتصادك على
+
+770
+01:03:28,920 --> 01:03:31,720
+standard logic و standard vector you need just to
+
+771
+01:03:31,720 --> 01:03:35,460
+write one suspension تستخدم مع تلاتة simulation
+
+772
+01:03:35,460 --> 01:03:40,500
+stages مش هيك ولاك؟ okay فهذا السبب الأوجه انه
+
+773
+01:03:40,500 --> 01:03:42,760
+ايش؟ انه نستخدم standard logic and standard vector
+
+774
+01:04:08,370 --> 01:04:15,870
+ماشي كمان في سبب برضه كويس و امتاز هنا عشان يخلق
+
+775
+01:04:15,870 --> 01:04:20,650
+الـ code تبعك portable راح تلاقي ناس التانية اللي
+
+776
+01:04:20,650 --> 01:04:24,890
+بيستخدموه للـ units للـ entities الـ N و الـ outer
+
+777
+01:04:24,890 --> 01:04:30,070
+cone و الـ standard vector فلو انت هتستخدم في الـ
+
+778
+01:04:30,070 --> 01:04:35,670
+code تبعك unit ناس تانية عاملينها و الـ input تبعتك
+
+779
+01:04:35,670 --> 01:04:38,090
+تبعت الـ unit اللي تعملها هتاخد الـ out تبع الـ unit
+
+780
+01:04:38,090 --> 01:04:41,210
+تبعته ناس تانية و ديك بتط
+
+801
+01:06:39,900 --> 01:06:44,900
+يروح ال tool place and route بيجلبك إلى ايش إلى
+
+802
+01:06:44,900 --> 01:06:50,340
+descending down to في ال code اللي بيطلع تمام؟ و
+
+803
+01:06:50,340 --> 01:06:54,600
+ال test bench بتاعك لو جيت تعمل simulation 
+
+804
+01:06:54,600 --> 01:07:00,960
+تبنيها على أنه ايش أنه .. أنه .. أنه ascending و
+
+805
+01:07:00,960 --> 01:07:04,020
+ال code طلع من ال .. من ال .. من ال thesis و من ال
+
+806
+01:07:04,020 --> 01:07:07,960
+timing model ascending اختلف ال industry هيديلك اي
+
+807
+01:07:07,960 --> 01:07:11,400
+لخبيط مشاكل ولا طبعًا فانت من أساسي تخليه يطيح رأسه
+
+808
+01:07:11,400 --> 01:07:15,960
+و تطيح رأسه و تخليه يعيش descending حتى ماشي مع
+
+809
+01:07:15,960 --> 01:07:18,060
+الخلفية تبعاتكوا أنه دايما احنا دايما بت ناحية
+
+810
+01:07:18,060 --> 01:07:21,380
+اليمين هو يعيش ال zero و ناحية الشمال هو اللي
+
+811
+01:07:21,380 --> 01:07:24,660
+بيعلى مش شايفه أو لا فتخليه يعيش down to
+
+812
+01:07:24,660 --> 01:07:31,980
+descending و رايح رأسه مش شايفه أو لا في طبعًا بال
+
+813
+01:07:31,980 --> 01:07:33,000
+VHDL 
+
+814
+01:07:36,950 --> 01:07:43,610
+فيه طبعًا فيه operators معرفين إلا مشاكل ولا اتطلع
+
+815
+01:07:43,610 --> 01:07:46,710
+على ال table على ال figure التالي هدول operators
+
+816
+01:07:46,710 --> 01:07:51,530
+معرفين بال BGTL السطر اللي فوق بدي بال .. بال
+
+817
+01:07:51,530 --> 01:07:57,710
+business العالي اللي إله أعلى أولوية بمعنى لو ال ..
+
+818
+01:07:57,710 --> 01:08:01,940
+ال .. لو فيه expression ظاهر فيه اللي هي ال note أو
+
+819
+01:08:01,940 --> 01:08:05,480
+ال salute أو ال أس هذي وظاهر في نفس ال expression
+
+820
+01:08:05,480 --> 01:08:08,840
+من غير أقواس أي من اللي تحته بيبدأ main في ترفيذ
+
+821
+01:08:08,840 --> 01:08:10,620
+اللي هو اللي هذا أنتو عارفين الكلام أو لا مش
+
+822
+01:08:10,620 --> 01:08:12,440
+عارفينه أو لا ايه نعم فدول اللي هم ال highest
+
+823
+01:08:12,440 --> 01:08:15,140
+priority ال highest presence يعني أنهم أعلى أو
+
+824
+01:08:15,140 --> 01:08:19,680
+لوية بعدين هم اللي هي ال multiplication operators
+
+825
+01:08:19,680 --> 01:08:26,660
+ال multiply, divide, المد الرم تمام ال science هذي
+
+826
+01:08:26,660 --> 01:08:30,750
+unary operators مش عارفينه أو لا أنا ولا هذيو
+
+827
+01:08:30,750 --> 01:08:35,770
+بعدين ال addition زي الجامعة و الطرح و ال .. تمام؟
+
+828
+01:08:35,770 --> 01:08:40,890
+هد كوكات نيشن تمام؟ هد كوكات نيشن و بعدين هد shift
+
+829
+01:08:40,890 --> 01:08:44,470
+operators و بعدين ال relation operators و بعدين ال
+
+830
+01:08:44,470 --> 01:08:47,910
+.. أو طعمه في ال business اللي هو مين اللي هو ال
+
+831
+01:08:47,910 --> 01:08:53,670
+logic operators ال logic ايش operators؟لكن لو في
+
+832
+01:08:53,670 --> 01:08:56,050
+في ال expression مثلًا two letters اللي هي زي ال
+
+833
+01:08:56,050 --> 01:08:58,770
+and و ال or نفس ال expression و من غير أقوى ساعة
+
+834
+01:08:58,770 --> 01:09:02,090
+بيبدأ من الشمال ليش لدى مين هدى زي لغة الأخرى it
+
+835
+01:09:02,090 --> 01:09:08,830
+is known لكن
+
+836
+01:09:08,830 --> 01:09:12,530
+مرة الواحد بينسى و من اللي له أعلى و كده عشان تلخص
+
+837
+01:09:12,530 --> 01:09:17,790
+إذا نسيت عشان تحل تقطع الشاك باليقين بتحط أقواس و
+
+838
+01:09:17,790 --> 01:09:22,300
+تريح راسك وشيك تحط اللي هو أقواسهؤلاء كلهم عارفين
+
+839
+01:09:22,300 --> 01:09:31,420
+بأي package بال standard بس
+
+840
+01:09:31,420 --> 01:09:34,500
+تخلي بالك ال operators هدول مش كلهم بيستخدم لكل ال
+
+841
+01:09:34,500 --> 01:09:37,060
+data types أكيد طبعًا هقول أن أنا بقول data type
+
+842
+01:09:37,060 --> 01:09:42,340
+معين يعني معناه وحدات القيم تبعونه و وحدات العمليات
+
+843
+01:09:42,340 --> 01:09:44,580
+اللي تشتغل على ال objects تبعونه مش هيك ولا اي نعم
+
+844
+01:09:44,580 --> 01:09:49,700
+فمش كل ال operators هدول بتشتغل على كل هذا معروف كل
+
+845
+01:09:49,700 --> 01:09:57,900
+operator إله ده تعرفش معينين بيشتغل عليهم
+
+846
+01:09:57,900 --> 01:10:12,040
+في
+
+847
+01:10:12,040 --> 01:10:13,080
+ال static suppression
+
+848
+01:10:15,880 --> 01:10:19,160
+و في ال .. ال locally .. و في ال globally static
+
+849
+01:10:19,160 --> 01:10:21,360
+expression ال locally static expression عبارة عن
+
+850
+01:10:21,360 --> 01:10:25,620
+expression يعني بيكون معرف في some entity و ال
+
+851
+01:10:25,620 --> 01:10:31,440
+value تبعته تتعمل على declarations which are local
+
+852
+01:10:31,440 --> 01:10:36,760
+سواء موجودة في ال unity اللي أنت معرفه فيها تمام؟
+
+853
+01:10:37,110 --> 01:10:40,050
+أو في ال packages اللي مش حاططها في أول ال .. اللي
+
+854
+01:10:40,050 --> 01:10:45,910
+هو ال .. اللي .. اللي عملها use في بداية ال .. ال
+
+855
+01:10:45,910 --> 01:10:51,230
+.. اللي هو ال unit و بتحدد قيمته at compilation ..
+
+856
+01:10:51,230 --> 01:10:56,330
+at compilation time لكن بيكون فيه برضه global set
+
+857
+01:10:56,330 --> 01:10:58,850
+exception هذا قيمته بتتحدد
+
+858
+01:11:05,850 --> 01:11:11,590
+بيكون فيه hierarchy، بيكون فيه عندك hierarchy بعد
+
+859
+01:11:11,590 --> 01:11:16,450
+ما يعمل elaboration لل .. يعني اسم ال elaboration
+
+860
+01:11:16,450 --> 01:11:24,030
+يعني بيكون عندك top design unit الكبيرة ومكونة من
+
+861
+01:11:24,030 --> 01:11:29,140
+كذا component وكل component كمان ممكن تكون كذا يفض
+
+862
+01:11:29,140 --> 01:11:31,340
+يفض يفض يعوض يعوض يعوض لغاية بيوصل في الآخر لليهاش
+
+863
+01:11:31,340 --> 01:11:33,980
+اللي هي plain عادي ماشي من غير components من غير
+
+864
+01:11:33,980 --> 01:11:36,600
+ال component إذا وصل لسجل الأخيرة خلاص مش محتاج
+
+865
+01:11:36,600 --> 01:11:39,700
+يعمل أي تعويض later أكتر من كده بيسمي عمل ليهاش
+
+866
+01:11:39,700 --> 01:11:42,980
+complete elaboration فادهم علاج تمام فادهم علاج
+
+867
+01:11:42,980 --> 01:11:50,420
+تمام okay هيسموه Global Static Expiration إذا كان
+
+868
+01:11:50,420 --> 01:11:54,580
+محتاج يفرد ساعتها بنقول عنه Global Static
+
+869
+01:11:54,580 --> 01:11:57,440
+Expiration طبعًا لازم يكون عامل evaluation جاب الاش
+
+870
+01:11:57,440 --> 01:12:00,380
+اللي هي اللي ما يوصل لل simulation مش هيكوا يعني
+
+871
+01:12:00,380 --> 01:12:12,020
+عشان نحدد قيمة اللي هو ال expression المد
+
+872
+01:12:12,020 --> 01:12:16,460
+وصلنا للسؤال تبعك شوف تعريف المد
+
+873
+01:12:19,880 --> 01:12:22,240
+الـ mod طبعًا الـ a و ال b يجب أن يكونوا integers
+
+874
+01:12:22,240 --> 01:12:28,600
+الـ mod هذه ال equation اللي بتحددك ال mod value
+
+875
+01:12:28,600 --> 01:12:34,180
+اللي بتطلع يعني عندك بيكون ال a أو ال b يعني أنت
+
+876
+01:12:34,180 --> 01:12:39,920
+ال a mod b بيساوي ال a minus ال b في ال n يعني أنت
+
+877
+01:12:39,920 --> 01:12:44,760
+كده بتحسب ال a mod b ايش قيمة ال n اللي بتخليلك ال
+
+878
+01:12:44,760 --> 01:12:48,260
+relation هذه correct بشرط
+
+879
+01:12:52,260 --> 01:12:57,080
+أن ال a mod b لازم يكون نفس إشارة مين ال b و ال
+
+880
+01:12:57,080 --> 01:13:02,560
+absolute value تبع ال a mod b تكون أقل من مين أقل
+
+881
+01:13:02,560 --> 01:13:07,400
+من ال b تمام بجد a try it اتكون عشان الموضوع مش
+
+882
+01:13:07,400 --> 01:13:12,740
+فيه وجد تمام okay يعني هون ال a is given و ال b
+
+883
+01:13:12,740 --> 01:13:18,220
+زياده is given و العنون في المعادلة مين ال n ايش
+
+884
+01:13:18,220 --> 01:13:24,110
+قيمة ال nالإيلاوات فيها في المعادلة هذا بيخلي ال
+
+885
+01:13:24,110 --> 01:13:27,250
+right hand side هذا بيساوي ايش قيمة ال a بس بشرط في
+
+886
+01:13:27,250 --> 01:13:30,410
+constraint يكون الإشارة ب��اعة a mod b نفس إشارة
+
+887
+01:13:30,410 --> 01:13:33,550
+مين ال b و ال absolute value تبع المد اللي بيطلع
+
+888
+01:13:33,550 --> 01:13:38,210
+يكون أقل من مين هي تعريف المد الأصلي في كتب ال
+
+889
+01:13:38,210 --> 01:13:43,890
+mathematics لو رجعت لكتب الرياضية تمام okay لكن ال
+
+890
+01:13:43,890 --> 01:13:49,770
+rim ال rim شوف تعريف ال rim ال rim اللي هي
+
+891
+01:13:54,650 --> 01:13:59,610
+الرم القيمة اللي اعوض فيها هنا ال A رم B اللي
+
+892
+01:13:59,610 --> 01:14:03,370
+بتخليك المعادلة دي على بعض ازاي is valid تمام
+
+893
+01:14:03,370 --> 01:14:09,570
+يعني لو بتشوف ال A على B جداش تجسمهم تمام خارج
+
+894
+01:14:09,570 --> 01:14:12,710
+القسمة مضروب اللي بيطلع term of remainder مش هيكوه
+
+895
+01:14:12,710 --> 01:14:18,610
+لأ مضروبها نقاش اللي هي في ال B تمام بتلاقي لسه ما
+
+896
+01:14:18,610 --> 01:14:22,690
+طلعش ال a ايش الرقم اللي هينجمع عشان يطلع لك اياش
+
+897
+01:14:22,690 --> 01:14:27,630
+ال a بس بشرط يكون الرقم هذي هنجمع اللي هو RMB اللي
+
+898
+01:14:27,630 --> 01:14:31,270
+هو نفس ال sign تبعت مين ال a و لو شروط B و تبعته
+
+899
+01:14:31,270 --> 01:14:36,110
+أقل لو شروط تبعت مين تبعت هذا الرمب okay هلقيت
+
+900
+01:14:36,110 --> 01:14:39,730
+بيقولك هنا قعد نوصل لها بيقولك إذا ال signs تبعت
+
+901
+01:14:39,730 --> 01:14:45,550
+ال a و ال b are the same بيطلع ال a mod b هو نفسه
+
+902
+01:14:45,550 --> 01:14:49,390
+اياش ال a الرم بيه وهذا كان بيصير عندك أنت في
+
+903
+01:14:49,390 --> 01:14:51,650
+العادة كنت بتستخدم تشير على positive number صح ولا
+
+904
+01:14:51,650 --> 01:14:55,330
+تاني من غير ما تحس ال signs are اياش are the same
+
+905
+01:14:55,330 --> 01:14:58,090
+تاني whether استخدمتي ال mod أو الرم it gives the
+
+906
+01:14:58,090 --> 01:15:02,350
+same result مش هيك ولا، هذا كان بيصير لكن عمومًا مش
+
+907
+01:15:02,350 --> 01:15:05,570
+شلط يكونوا ال two numbers اللي هم a and b the same
+
+908
+01:15:05,570 --> 01:15:07,710
+sign ممكن يكونوا الاثنين negative واحد positive
+
+909
+01:15:07,710 --> 01:15:10,350
+واحد negative وتختلف تاني هي بتنضبط في الأساس
+
+910
+01:15:10,350 --> 01:15:11,310
+بالإياش ومعادلاتها
+
+911
+01:15:13,860 --> 01:15:16,420
+تمام؟ والريم والمود بيستخدم معدلات هذه غير ما تحس
+
+912
+01:15:16,420 --> 01:15:19,040
+أنت لو بصيت له negative and always هتديلك correct
+
+913
+01:15:19,040 --> 01:15:22,300
+result هتلاقي فعلاً ماشي على معدلات هذه بس أنت في
+
+914
+01:15:22,300 --> 01:15:25,160
+تطبيقات تستخدمتها ماتضرتش تستخدمها لحاجة negative
+
+915
+01:15:25,160 --> 01:15:26,920
+و لحاجة positive مش هيك و لا في الواقع بتكون
+
+916
+01:15:26,920 --> 01:15:29,780
+حاجتين positive و بتستخدمها و تلاقيها بتشتغل
+
+917
+01:15:29,780 --> 01:15:32,320
+تستخدمها و تلاقيها تشتغل تقول دي اره ياشي the same
+
+918
+01:15:32,320 --> 01:15:34,880
+لأ هم دي اره the same بس تحت الكون مش نهده مش هيك
+
+919
+01:15:34,880 --> 01:15:38,980
+ولا okay ماشي هاي بقولك إذا ال science بتاعة aيه
+
+920
+01:15:38,980 --> 01:15:41,900
+و اللي بيختلفوا ممكن يديلك different results مش
+
+921
+01:15:41,900 --> 01:15:47,550
+الحال احنا هيك بيكون خلصنا ال .. ال chapter هدا و
+
+922
+01:15:47,550 --> 01:15:51,230
+next time إن شاء الله بنبدأ ب .. ب chapter جديد
+
+923
+01:15:51,230 --> 01:15:52,830
+المرة الجاية نكمل إن شاء الله