docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "Align", "ARMTargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)5	getABIAlignmentForCallingConv	ARM	CPU	LLVM	13,900	54	1	[]
[ "<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DOUT", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<", "MI", ";", "NumEmitted", "++", ";", "switch", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "ARMII", "::", "FormMask", ")", "{", "default", ":", "{", "assert", "(", "0", "&&", "\"Unhandled instruction encoding format!\"", ")", ";", "break", ";", "}", "case", "ARMII", "::", "Pseudo", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "DPFrm", ":", "case", "ARMII", "::", "DPSoRegFrm", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "LdFrm", ":", "case", "ARMII", "::", "StFrm", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "LdMiscFrm", ":", "case", "ARMII", "::", "StMiscFrm", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "LdStMulFrm", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "MulFrm", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "ExtFrm", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "ArithMiscFrm", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "BrFrm", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "BrMiscFrm", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPUnaryFrm", ":", "case", "ARMII", "::", "VFPBinaryFrm", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPConv1Frm", ":", "case", "ARMII", "::", "VFPConv2Frm", ":", "case", "ARMII", "::", "VFPConv3Frm", ":", "case", "ARMII", "::", "VFPConv4Frm", ":", "case", "ARMII", "::", "VFPConv5Frm", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPLdStFrm", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPLdStMulFrm", ":", "emitVFPLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPMiscFrm", ":", "emitMiscInstruction", "(", "MI", ")", ";", "break", ";", "}", "}", "</s>" ]	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "0", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", "ARMII::ArithMiscFrm", "ARMII::BrFrm", "ARMII::BrMiscFrm", "ARMII::VFPUnaryFrm", "ARMII::VFPBinaryFrm", "ARMII::VFPConv1Frm", "ARMII::VFPConv2Frm", "ARMII::VFPConv3Frm", "ARMII::VFPConv4Frm", "ARMII::VFPConv5Frm", "ARMII::VFPLdStFrm", "ARMII::VFPLdStMulFrm", "ARMII::VFPMiscFrm" ]	ARMCodeEmitter7	emitInstruction	ARM	CPU	LLVM	13,901	285	1	[]
[ "<s>", "void", "h8300_swap_into_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", "=", "push", "(", "HARD_FRAME_POINTER_REGNUM", ",", "false", ")", ";", "if", "(", "frame_pointer_needed", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ",", "2", "*", "UNITS_PER_WORD", ")", ")", ";", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "4", ")", ")", ")", ";", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "addr", ")", ";", "if", "(", "REGNO", "(", "addr", ")", "==", "SP_REG", ")", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "GET_MODE_SIZE", "(", "word_mode", ")", ")", ")", ";", "}", "</s>" ]	[ "Move", "ADDR", "into", "er6", "after", "pushing", "its", "old", "value", "onto", "the", "stack", "." ]	[ "h8300", "2", "4" ]	h83005	h8300_swap_into_er6	h8300	MPU	GCC	13,902	100	1	[]
[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ")", "{", "return", "ST", "->", "hasSVE", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo31	isLegalMaskedStore	AArch64	CPU	LLVM	13,903	16	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "BitSize", "=", "8", "*", "OpSize", ";", "return", "isInlineConstant", "(", "APInt", "(", "BitSize", ",", "MO", ".", "getImm", "(", ")", ",", "true", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "SI", "8" ]	SIInstrInfo (3)	isInlineConstant	AMDGPU	GPU	LLVM	13,904	53	1	[]
[ "<s>", "static", "int", "avr_OS_task_function_p", "(", "tree", "func", ")", "{", "return", "avr_lookup_function_attribute1", "(", "func", ",", "\"OS_task\"", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "FUNC", "is", "an", "OS_task", "function", "." ]	[ "avr", "\"OS_task\"" ]	avr	avr_OS_task_function_p	avr	MPU	GCC	13,905	17	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "frv_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Function", "to", "set", "up", "the", "backend", "function", "structure", "." ]	[ "frv" ]	frv	frv_init_machine_status	frv	VLIW	GCC	13,906	18	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isMaskAndCmp0FoldingBeneficial", "(", "const", "Instruction", "&", "AndI", ")", "const", "{", "const", "Value", "", "Mask", "=", "AndI", ".", "getOperand", "(", "1", ")", ";", "if", "(", "const", "ConstantInt", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Mask", ")", ")", "{", "if", "(", "CI", "->", "getBitWidth", "(", ")", ">", "64", ")", "return", "false", ";", "int64_t", "ConstVal", "=", "CI", "->", "getZExtValue", "(", ")", ";", "return", "isUInt", "<", "16", ">", "(", "ConstVal", ")", "\|\|", "(", "isUInt", "<", "16", ">", "(", "ConstVal", ">>", "16", ")", "&&", "!", "(", "ConstVal", "&", "0xFFFF", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Return", "if", "the", "target", "supports", "combining", "a", "chain", "like", ":" ]	[ "PowerPC", "PPC", "1", "64", "16", "16", "16", "0xFFFF" ]	PPCISelLowering (2)7	isMaskAndCmp0FoldingBeneficial	PowerPC	CPU	LLVM	13,907	95	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ",", "unsigned", "RequiredVectorWidth", ")", ":", "X86GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "TM", "(", "TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "PreferVectorWidthOverride", "(", "PreferVectorWidthOverride", ")", ",", "RequiredVectorWidth", "(", "RequiredVectorWidth", ")", ",", "In64BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "In32BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "CODE16", ")", ",", "In16BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "CODE16", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "", "this", ")", ",", "FrameLowering", "(", "", "this", ",", "getStackAlignment", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "else", "if", "(", "is64Bit", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "else", "if", "(", "isTargetCOFF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "else", "if", "(", "isTargetDarwin", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "if", "(", "isTargetELF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "X86CallLowering", "(", "", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "X86LegalizerInfo", "(", "", "this", ",", "TM", ")", ")", ";", "auto", "", "RBI", "=", "new", "X86RegisterBankInfo", "(", "", "getRegisterInfo", "(", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "RBI", ")", ";", "InstSelector", ".", "reset", "(", "createX86InstructionSelector", "(", "TM", ",", "", "this", ",", "", "RBI", ")", ")", ";", "}", "</s>" ]	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget	X86Subtarget	X86	CPU	LLVM	13,908	293	1	[]
[ "<s>", "static", "void", "nds32_relax_group", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "compute_bb_for_insn", "(", ")", ";", "df_chain_add_problem", "(", "DF_DU_CHAIN", "\|", "DF_UD_CHAIN", ")", ";", "df_insn_rescan_all", "(", ")", ";", "df_analyze", "(", ")", ";", "df_set_flags", "(", "DF_DEFER_INSN_RESCAN", ")", ";", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "gcc_assert", "(", "NOTE_P", "(", "insn", ")", ")", ";", "for", "(", "insn", "=", "next_active_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_active_insn", "(", "insn", ")", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_sethi", "&&", "nds32_symbolic_operand", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "0", ")", ",", "SImode", ")", "&&", "!", "nds32_ict_const_p", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "0", ")", ")", ")", "nds32_group_insns", "(", "insn", ")", ";", "else", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tls_ie", ")", "nds32_group_tls_insn", "(", "insn", ")", ";", "else", "if", "(", "TARGET_FPU_SINGLE", "&&", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_move_addr", "&&", "!", "nds32_ict_const_p", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "0", ")", ")", ")", "{", "nds32_group_float_insns", "(", "insn", ")", ";", "}", "}", "else", "if", "(", "CALL_P", "(", "insn", ")", "&&", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tls_desc", ")", "{", "nds32_group_tls_insn", "(", "insn", ")", ";", "}", "}", "df_insn_rescan_all", "(", ")", ";", "df_finish_pass", "(", "false", ")", ";", "free_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "}", "</s>" ]	[ "Group", "the", "relax", "candidate", "instructions", "for", "linker", "." ]	[ "nds32", "0", "0", "0" ]	nds32-relax-opt	nds32_relax_group	nds32	CPU	GCC	13,909	220	1	[]
[ "<s>", "bool", "Z80oldTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "Z80old", "Z80old" ]	Z80oldISelLowering	isOffsetFoldingLegal	Z80old	MPU	LLVM	13,910	15	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC", "::", "B", ":", "case", "PPC", "::", "BLR", ":", "case", "PPC", "::", "BLR8", ":", "case", "PPC", "::", "BCTR", ":", "case", "PPC", "::", "BCTR8", ":", "case", "PPC", "::", "BCTRL", ":", "case", "PPC", "::", "BCTRL8", ":", "return", "true", ";", "}", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BLR8", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]	PPCInstrInfo (3)	isPredicable	PowerPC	CPU	LLVM	13,911	70	1	[]
[ "<s>", "bool", "AMDGPUMachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "(", "MF", ".", "getRegInfo", "(", ")", ")", ";", "initFallthroughMap", "(", "MF", ")", ";", "checkRegOnlyPHIInputs", "(", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"----STRUCTURIZER START----\\n\"", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ")", ";", "Regions", "=", "&", "(", "getAnalysis", "<", "MachineRegionInfoPass", ">", "(", ")", ".", "getRegionInfo", "(", ")", ")", ";", "DEBUG", "(", "Regions", "->", "dump", "(", ")", ")", ";", "RegionMRT", "", "RTree", "=", "MRT", "::", "buildMRT", "(", "MF", ",", "Regions", ",", "TII", ",", "MRI", ")", ";", "setRegionMRT", "(", "RTree", ")", ";", "initializeSelectRegisters", "(", "RTree", ",", "0", ",", "MRI", ",", "TII", ")", ";", "DEBUG", "(", "RTree", "->", "dump", "(", "TRI", ")", ")", ";", "bool", "result", "=", "structurizeRegions", "(", "RTree", ",", "true", ")", ";", "delete", "RTree", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"----STRUCTURIZER END----\\n\"", ")", ";", "initFallthroughMap", "(", "MF", ")", ";", "return", "result", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"----STRUCTURIZER START----\\n\"", "0", "\"----STRUCTURIZER END----\\n\"" ]	AMDGPUMachineCFGStructurizer15	runOnMachineFunction	AMDGPU	GPU	LLVM	13,912	181	1	[]
[ "<s>", "const", "MipsMCSymbolRefExpr", "", "MipsMCSymbolRefExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCSymbol", "", "Symbol", ",", "int", "Offset", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MipsMCSymbolRefExpr", "(", "Kind", ",", "Symbol", ",", "Offset", ")", ";", "}", "</s>" ]	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsMCSymbolRefExpr	Create	Mips	CPU	LLVM	13,913	38	1	[]
[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL", ")", ";", "OPCODE", "(", "PCREL_WRAPPER", ")", ";", "OPCODE", "(", "PCREL_OFFSET", ")", ";", "OPCODE", "(", "IABS", ")", ";", "OPCODE", "(", "ICMP", ")", ";", "OPCODE", "(", "FCMP", ")", ";", "OPCODE", "(", "TM", ")", ";", "OPCODE", "(", "BR_CCMASK", ")", ";", "OPCODE", "(", "SELECT_CCMASK", ")", ";", "OPCODE", "(", "ADJDYNALLOC", ")", ";", "OPCODE", "(", "EXTRACT_ACCESS", ")", ";", "OPCODE", "(", "UMUL_LOHI64", ")", ";", "OPCODE", "(", "SDIVREM64", ")", ";", "OPCODE", "(", "UDIVREM32", ")", ";", "OPCODE", "(", "UDIVREM64", ")", ";", "OPCODE", "(", "MVC", ")", ";", "OPCODE", "(", "MVC_LOOP", ")", ";", "OPCODE", "(", "NC", ")", ";", "OPCODE", "(", "NC_LOOP", ")", ";", "OPCODE", "(", "OC", ")", ";", "OPCODE", "(", "OC_LOOP", ")", ";", "OPCODE", "(", "XC", ")", ";", "OPCODE", "(", "XC_LOOP", ")", ";", "OPCODE", "(", "CLC", ")", ";", "OPCODE", "(", "CLC_LOOP", ")", ";", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "STPCPY", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "SERIALIZE", ")", ";", "OPCODE", "(", "TBEGIN", ")", ";", "OPCODE", "(", "TBEGIN_NOFLOAT", ")", ";", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "ATOMIC_SWAPW", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_ADD", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_SUB", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_AND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_OR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_XOR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_NAND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MAX", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_UMIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_UMAX", ")", ";", "OPCODE", "(", "ATOMIC_CMP_SWAPW", ")", ";", "OPCODE", "(", "PREFETCH", ")", ";", "}", "return", "nullptr", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering35	getTargetNodeName	SystemZ	CPU	LLVM	13,914	262	1	[]
[ "<s>", "int", "vfp3_const_double_for_bits", "(", "rtx", "operand", ")", "{", "REAL_VALUE_TYPE", "r0", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "operand", ")", ")", "return", "0", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r0", ",", "operand", ")", ";", "if", "(", "exact_real_truncate", "(", "DFmode", ",", "&", "r0", ")", ")", "{", "HOST_WIDE_INT", "value", "=", "real_to_integer", "(", "&", "r0", ")", ";", "value", "=", "value", "&", "0xffffffff", ";", "if", "(", "(", "value", "!=", "0", ")", "&&", "(", "(", "value", "&", "(", "value", "-", "1", ")", ")", "==", "0", ")", ")", "return", "int_log2", "(", "value", ")", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "If", "X", "is", "a", "CONST_DOUBLE", "with", "a", "value", "that", "is", "a", "power", "of", "2", "whose", "log2", "is", "in", "[", "1", ",", "32", "]", ",", "return", "that", "log2", ".", "Otherwise", "return", "-1", ".", "This", "is", "used", "in", "the", "patterns", "for", "vcvt.s32.f32", "floating-point", "to", "fixed-point", "conversions", "." ]	[ "arm", "0", "0xffffffff", "0", "1", "0", "0" ]	arm4	vfp3_const_double_for_bits	arm	CPU	GCC	13,915	87	1	[]
[ "<s>", "static", "unsigned", "feature_count", "(", "const", "arm_feature_set", "", "set", ")", "{", "return", "(", "bit_count", "(", "ARM_FSET_CPU1", "(", "", "set", ")", ")", "+", "bit_count", "(", "ARM_FSET_CPU2", "(", "*", "set", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "features", "in", "feature-set", "SET", "." ]	[ "arm" ]	arm5	feature_count	arm	CPU	GCC	13,916	32	1	[]
[ "<s>", "void", "mt_expand_prologue", "(", "void", ")", "{", "rtx", "size_rtx", ",", "insn", ";", "unsigned", "int", "frame_size", ";", "if", "(", "mt_interrupt_function_p", "(", "current_function_decl", ")", ")", "{", "interrupt_handler", "=", "1", ";", "if", "(", "cfun", "->", "machine", ")", "cfun", "->", "machine", "->", "interrupt_handler", "=", "1", ";", "}", "mt_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", "mt_debug_stack", "(", "&", "current_frame_info", ")", ";", "frame_size", "=", "current_frame_info", ".", "total_size", ";", "if", "(", "CONST_OK_FOR_LETTER_P", "(", "frame_size", ",", "'O'", ")", ")", "size_rtx", "=", "GEN_INT", "(", "frame_size", ")", ";", "else", "{", "gcc_assert", "(", "!", "interrupt_handler", ")", ";", "size_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "GPR_R9", ")", ";", "insn", "=", "emit_move_insn", "(", "size_rtx", ",", "GEN_INT", "(", "frame_size", "&", "0xffff0000", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_iorsi3", "(", "size_rtx", ",", "size_rtx", ",", "GEN_INT", "(", "frame_size", "&", "0x0000ffff", ")", ")", ")", ";", "}", "if", "(", "frame_size", ")", "{", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "SImode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "reg_size", "!=", "0", "&&", "!", "CONST_OK_FOR_LETTER_P", "(", "frame_size", ",", "'O'", ")", ")", "emit_insn", "(", "gen_addsi3", "(", "size_rtx", ",", "size_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "mt_emit_save_fp", "(", "FROM_PROCESSOR_TO_MEM", ",", "current_frame_info", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "emit_move_insn", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "mt_emit_save_regs", "(", "FROM_PROCESSOR_TO_MEM", ",", "current_frame_info", ")", ";", "if", "(", "profile_flag", ")", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "</s>" ]	[ "Generate", "prologue", "code", "." ]	[ "mt", "1", "1", "0xffff0000", "0x0000ffff", "1", "0", "1" ]	mt	mt_expand_prologue	mt	CPU	GCC	13,917	269	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isBranch", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo	isBranch	Hexagon	DSP	LLVM	13,918	24	1	[]
[ "<s>", "bool", "Mips16HardFloat", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Run on Module Mips16HardFloat\\n\"", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "E", ";", "++", "F", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "\"nomips16\"", ")", "&&", "F", "->", "hasFnAttribute", "(", "\"use-soft-float\"", ")", ")", "{", "removeUseSoftFloat", "(", "", "F", ")", ";", "continue", ";", "}", "if", "(", "F", "->", "isDeclaration", "(", ")", "\|\|", "F", "->", "hasFnAttribute", "(", "\"mips16_fp_stub\"", ")", "\|\|", "F", "->", "hasFnAttribute", "(", "\"nomips16\"", ")", ")", "continue", ";", "Modified", "\|=", "fixupFPReturnAndCall", "(", "", "F", ",", "&", "M", ",", "TM", ")", ";", "FPParamVariant", "V", "=", "whichFPParamVariantNeeded", "(", "*", "F", ")", ";", "if", "(", "V", "!=", "NoSig", ")", "{", "Modified", "=", "true", ";", "createFPFnStub", "(", "F", ",", "&", "M", ",", "V", ",", "TM", ")", ";", "}", "}", "return", "Modified", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "Mips", "Mips", "\"Run on Module Mips16HardFloat\\n\"", "\"nomips16\"", "\"use-soft-float\"", "\"mips16_fp_stub\"", "\"nomips16\"" ]	Mips16HardFloat13	runOnModule	Mips	CPU	LLVM	13,919	154	1	[]
[ "<s>", "bool", "DLXInstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", "possible", "." ]	[ "DLX", "DLX" ]	DLXInstrInfo	optimizeCompareInstr	DLX	CPU	LLVM	13,920	32	1	[]
[ "<s>", "int", "frv_emit_scc", "(", "enum", "rtx_code", "test", ",", "rtx", "target", ")", "{", "rtx", "set", ";", "rtx", "test_rtx", ";", "rtx", "clobber", ";", "rtx", "cr_reg", ";", "rtx", "cc_reg", "=", "frv_emit_comparison", "(", "test", ",", "frv_compare_op0", ",", "frv_compare_op1", ")", ";", "test_rtx", "=", "gen_rtx_fmt_ee", "(", "test", ",", "SImode", ",", "cc_reg", ",", "const0_rtx", ")", ";", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "test_rtx", ")", ";", "cr_reg", "=", "(", "(", "TARGET_ALLOC_CC", ")", "?", "gen_reg_rtx", "(", "CC_CCRmode", ")", ":", "gen_rtx_REG", "(", "CC_CCRmode", ",", "(", "(", "GET_MODE", "(", "cc_reg", ")", "==", "CC_FPmode", ")", "?", "FCR_FIRST", ":", "ICR_FIRST", ")", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "cr_reg", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "set", ",", "clobber", ")", ")", ")", ";", "return", "TRUE", ";", "}", "</s>" ]	[ "Emit", "code", "to", "set", "a", "gpr", "to", "1/0", "based", "on", "a", "comparison", ".", "The", "comparison", "operands", "were", "previously", "stored", "in", "frv_compare_op0", "and", "frv_compare_op1", "." ]	[ "frv", "2" ]	frv2	frv_emit_scc	frv	VLIW	GCC	13,921	122	1	[]
[ "<s>", "bool", "canReach", "(", "MachineBasicBlock", "", "From", ",", "MachineBasicBlock", "", "To", ")", "const", "{", "assert", "(", "inRegion", "(", "From", ")", "&&", "inRegion", "(", "To", ")", ")", ";", "auto", "I", "=", "Reachable", ".", "find", "(", "From", ")", ";", "if", "(", "I", "==", "Reachable", ".", "end", "(", ")", ")", "return", "false", ";", "return", "I", "->", "second", ".", "count", "(", "To", ")", ";", "}", "</s>" ]	[ "If", "the", "function", "represented", "by", "this", "possition", "can", "reach", "Fn", "." ]	[ "WebAssembly" ]	WebAssemblyFixIrreducibleControlFlow1	canReach	WebAssembly	Virtual ISA	LLVM	13,922	60	1	[]
[ "<s>", "void", "OrderedRegisterList", "::", "remove", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "std", "::", "lower_bound", "(", "Seq", ".", "begin", "(", ")", ",", "Seq", ".", "end", "(", ")", ",", "VR", ",", "Ord", ")", ";", "assert", "(", "L", "!=", "Seq", ".", "end", "(", ")", ")", ";", "Seq", ".", "erase", "(", "L", ")", ";", "}", "</s>" ]	[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]	[ "Hexagon" ]	HexagonGenInsert (2)	remove	Hexagon	DSP	LLVM	13,923	52	1	[]
[ "<s>", "static", "int", "tilegx_compare_multipliers", "(", "const", "void", "", "key", ",", "const", "void", "", "t", ")", "{", "long", "long", "delta", "=", "(", "", "(", "const", "long", "long", "", ")", "key", "-", "(", "(", "const", "struct", "tilegx_multiply_insn_seq", "*", ")", "t", ")", "->", "multiplier", ")", ";", "return", "(", "delta", "<", "0", ")", "?", "-", "1", ":", "(", "delta", ">", "0", ")", ";", "}", "</s>" ]	[ "bsearch", "helper", "function", "." ]	[ "tilegx", "0", "1", "0" ]	tilegx	tilegx_compare_multipliers	tilegx	VLIW	GCC	13,924	59	1	[]
[ "<s>", "bool", "SystemZElimCompare", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "CompleteCCUsers", "=", "!", "isCCLiveOut", "(", "MBB", ")", ";", "SmallVector", "<", "MachineInstr", "", ",", "4", ">", "CCUsers", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineInstr", "", "MI", "=", "--", "MBBI", ";", "if", "(", "CompleteCCUsers", "&&", "(", "MI", "->", "isCompare", "(", ")", "\|\|", "isLoadAndTestAsCmp", "(", "MI", ")", ")", "&&", "(", "optimizeCompareZero", "(", "MI", ",", "CCUsers", ")", "\|\|", "fuseCompareAndBranch", "(", "MI", ",", "CCUsers", ")", ")", ")", "{", "++", "MBBI", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "CCUsers", ".", "clear", "(", ")", ";", "continue", ";", "}", "Reference", "CCRefs", "(", "getRegReferences", "(", "MI", ",", "SystemZ", "::", "CC", ")", ")", ";", "if", "(", "CCRefs", ".", "Def", ")", "{", "CCUsers", ".", "clear", "(", ")", ";", "CompleteCCUsers", "=", "true", ";", "}", "if", "(", "CompleteCCUsers", "&&", "CCRefs", ".", "Use", ")", "CCUsers", ".", "push_back", "(", "MI", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "SystemZ", "SystemZ", "4", "SystemZ::CC" ]	SystemZElimCompare	processBlock	SystemZ	CPU	LLVM	13,925	169	1	[]
[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "const", "{", "const", "ARMTargetLowering", "&", "TLI", "=", "", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "4", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "0", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "1", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "0", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", "->", "getCallingConv", "(", ")", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "1", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "}", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "}", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "*", "8", ")", ";", "}", "</s>" ]	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "ARM", "ARM", "ARM", "ARM", "4", "4", "0", "1", "0", "0", "1", "0", "8" ]	ARMCallLowering26	splitToValueTypes	ARM	CPU	LLVM	13,926	375	1	[]
[ "<s>", "bool", "HexagonCallFrameInformation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "HFI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", "NeedCFI", "=", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "\|\|", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", "(", ")", ";", "if", "(", "!", "NeedCFI", ")", "return", "false", ";", "HFI", ".", "insertCFIInstructions", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonFrameLowering (2)3	runOnMachineFunction	Hexagon	DSP	LLVM	13,927	70	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "nullptr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", "const", "auto", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "}", "</s>" ]	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "LC2200", "0" ]	LC2200AsmParser	addExpr	LC2200	CPU	LLVM	13,928	78	1	[]
[ "<s>", "static", "int", "ix86_count_insn_bb", "(", "basic_block", "bb", ")", "{", "rtx_insn", "*", "insn", ";", "int", "insn_count", "=", "0", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "ANY_RETURN_P", "(", "PATTERN", "(", "insn", ")", ")", ")", "break", ";", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", ")", "{", "insn_count", "++", ";", "if", "(", "insn_count", ">=", "4", ")", "return", "insn_count", ";", "}", "}", "return", "insn_count", ";", "}", "</s>" ]	[ "Count", "the", "minimum", "number", "of", "instructions", "in", "BB", ".", "Return", "4", "if", "the", "number", "of", "instructions", ">", "=", "4", "." ]	[ "i386", "0", "4" ]	i386	ix86_count_insn_bb	i386	CPU	GCC	13,929	87	1	[]
[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_m", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_A", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "RI5CY", "RISCV" ]	RISCVISelDAGToDAG	SelectInlineAsmMemoryOperand	RI5CY	CPU	LLVM	13,930	67	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "requestsDoubleOperand", "(", "Name", ")", ")", "{", "setFpFormat", "(", "FP_FORMAT_D", ")", ";", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "setDefaultFpFormat", "(", ")", ";", "size_t", "Start", "=", "0", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "size_t", "Dot", "=", "Name", ".", "find", "(", "'.'", ",", "Next", "+", "1", ")", ";", "StringRef", "Format", "=", "Name", ".", "slice", "(", "Next", ",", "Dot", ")", ";", "if", "(", "Dot", "==", "StringRef", "::", "npos", ")", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Format", ",", "NameLoc", ")", ")", ";", "else", "{", "if", "(", "Name", ".", "startswith", "(", "\"c.\"", ")", ")", "{", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "\".\"", ",", "NameLoc", ")", ")", ";", "int", "Cc", "=", "ConvertCcString", "(", "Format", ")", ";", "if", "(", "Cc", "==", "-", "1", ")", "{", "return", "Error", "(", "NameLoc", ",", "\"Invalid conditional code\"", ")", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Cc", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "E", ")", ")", ";", "}", "else", "{", "return", "parseMathOperation", "(", "Name", ",", "NameLoc", ",", "Operands", ")", ";", "}", "Format", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Format", ",", "NameLoc", ")", ")", ";", "}", "setFpFormat", "(", "Format", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "MipsOperand::CreateToken", "0", "MipsOperand::CreateToken", "1", "MipsOperand::CreateToken", "\"c.\"", "MipsOperand::CreateToken", "\".\"", "1", "\"Invalid conditional code\"", "MipsOperand::CreateImm", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]	MipsAsmParser33	ParseInstruction	Mips	CPU	LLVM	13,931	451	1	[]
[ "<s>", "static", "bool", "mips_get_unaligned_mem", "(", "rtx", "", "op", ",", "unsigned", "int", "width", ",", "int", "bitpos", ",", "rtx", "", "left", ",", "rtx", "", "right", ")", "{", "rtx", "first", ",", "last", ";", "if", "(", "!", "MEM_P", "(", "", "op", ")", ")", "return", "false", ";", "if", "(", "width", "!=", "32", "&&", "(", "!", "TARGET_64BIT", "\|\|", "width", "!=", "64", ")", ")", "return", "false", ";", "if", "(", "bitpos", "%", "BITS_PER_UNIT", "!=", "0", ")", "return", "false", ";", "if", "(", "MEM_ALIGN", "(", "", "op", ")", ">=", "width", ")", "return", "false", ";", "", "op", "=", "adjust_address", "(", "", "op", ",", "BLKmode", ",", "0", ")", ";", "set_mem_size", "(", "", "op", ",", "GEN_INT", "(", "width", "/", "BITS_PER_UNIT", ")", ")", ";", "first", "=", "adjust_address", "(", "", "op", ",", "QImode", ",", "0", ")", ";", "last", "=", "adjust_address", "(", "", "op", ",", "QImode", ",", "width", "/", "BITS_PER_UNIT", "-", "1", ")", ";", "if", "(", "TARGET_BIG_ENDIAN", ")", "", "left", "=", "first", ",", "", "right", "=", "last", ";", "else", "", "left", "=", "last", ",", "", "right", "=", "first", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "possible", "to", "use", "left/right", "accesses", "for", "a", "bitfield", "of", "WIDTH", "bits", "starting", "BITPOS", "bits", "into", "", "OP", ".", "When", "returning", "true", ",", "update", "", "OP", ",", "", "LEFT", "and", "", "RIGHT", "as", "follows", ":", "", "OP", "is", "a", "BLKmode", "reference", "to", "the", "whole", "field", ".", "", "LEFT", "is", "a", "QImode", "reference", "to", "the", "first", "byte", "if", "big", "endian", "or", "the", "last", "byte", "if", "little", "endian", ".", "This", "address", "can", "be", "used", "in", "the", "left-side", "instructions", "(", "lwl", ",", "swl", ",", "ldl", ",", "sdl", ")", ".", "*", "RIGHT", "is", "a", "QImode", "reference", "to", "the", "opposite", "end", "of", "the", "field", "and", "can", "be", "used", "in", "the", "patterning", "right-side", "instruction", "." ]	[ "mips", "32", "64", "0", "0", "0", "1" ]	mips3	mips_get_unaligned_mem	mips	CPU	GCC	13,932	166	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "unsigned", "VF", ")", "{", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(", "Args", ",", "VF", ")", ";", "}", "</s>" ]	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instructions", "unique", "non-constant", "operands", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo	getOperandsScalarizationOverhead	Hexagon	DSP	LLVM	13,933	28	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM" ]	ARMTargetMachine94	addPreISel	ARM	CPU	LLVM	13,934	41	1	[]
[ "<s>", "static", "int", "add_sp_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "single_set", "(", "insn", ")", ")", "return", "0", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "pat", ")", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "SET_DEST", "(", "pat", ")", ")", "!=", "SP_REGNO", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "!=", "PLUS", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "0", ")", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "0", ")", ")", "!=", "SP_REGNO", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "0", ";", "return", "INTVAL", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "1", ")", ")", ";", "}", "</s>" ]	[ "If", "this", "insn", "adjusts", "the", "stack", ",", "return", "the", "adjustment", ",", "else", "return", "zero", "." ]	[ "mep", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1" ]	mep	add_sp_insn_p	mep	CPU	GCC	13,935	150	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "Z80TargetMachine", "::", "getObjFileLowering", "(", ")", "const", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Z80", "Z80" ]	Z80TargetMachine (3)	getObjFileLowering	Z80	MPU	LLVM	13,936	19	1	[]
[ "<s>", "unsigned", "ValueEnumerator", "::", "getValueID", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "auto", "", "MD", "=", "dyn_cast", "<", "MetadataAsValue", ">", "(", "V", ")", ")", "return", "getMetadataID", "(", "MD", "->", "getMetadata", "(", ")", ")", ";", "ValueMapType", "::", "const_iterator", "I", "=", "ValueMap", ".", "find", "(", "V", ")", ";", "assert", "(", "I", "!=", "ValueMap", ".", "end", "(", ")", "&&", "\"Value not in slotcalculator!\"", ")", ";", "return", "I", "->", "second", "-", "1", ";", "}", "</s>" ]	[ "Return", "an", "ID", "for", "the", "concrete", "type", "of", "this", "object", "." ]	[ "DirectX", "\"Value not in slotcalculator!\"", "1" ]	DXILValueEnumerator	getValueID	DirectX	Virtual ISA	LLVM	13,937	69	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "OR1K" ]	OR1KAsmParser1	isMem	OR1K	CPU	LLVM	13,938	13	1	[]
[ "<s>", "static", "bool", "aarch64_register_saved_on_entry", "(", "int", "regno", ")", "{", "return", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ">=", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "register", "REGNO", "is", "saved", "on", "entry", "to", "the", "current", "function", "." ]	[ "aarch64", "0" ]	aarch642	aarch64_register_saved_on_entry	aarch64	CPU	GCC	13,939	23	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createWebAssemblyOptimizeReturned", "(", ")", ")", ";", "if", "(", "EnableEmExceptionHandling", ")", "addPass", "(", "createWebAssemblyLowerEmscriptenExceptions", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine1	addIRPasses	WebAssembly	Virtual ISA	LLVM	13,940	70	1	[]
[ "<s>", "void", "PIC16RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "PIC16", "PIC16" ]	PIC16RegisterInfo	eliminateFrameIndex	PIC16	MPU	LLVM	13,941	20	1	[]
[ "<s>", "TargetTransformInfo", "SPIRVTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "SPIRVTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "SPIRV", "SPIRV", "SPIRV" ]	SPIRVTargetMachine1	getTargetTransformInfo	SPIRV	Virtual ISA	LLVM	13,942	23	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "tGPRRegisterClass", ")", ";", "else", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "GPRRegisterClass", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "GPRRegisterClass", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "SPRRegisterClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "DPRRegisterClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "QPRRegisterClass", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "\"{cc}\"", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "ARM", "::", "CPSR", ")", ",", "ARM", "::", "CCRRegisterClass", ")", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "64", "0U", "ARM::DPRRegisterClass", "128", "0U", "ARM::QPRRegisterClass", "\"{cc}\"", "ARM::CPSR", "ARM::CCRRegisterClass" ]	ARMISelLowering131	getRegForInlineAsmConstraint	ARM	CPU	LLVM	13,943	207	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "InConstantPool", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "Mips", "::", "CONSTPOOL_ENTRY", ")", "{", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";", "InConstantPool", "=", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Mips", "::", "CONSTPOOL_ENTRY", ")", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "if", "(", "!", "InConstantPool", ")", "{", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "InConstantPool", "=", "true", ";", "}", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "OutStreamer", ",", "&", "", "I", ")", ")", "continue", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "I", ",", "TmpInst0", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst0", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1" ]	MipsAsmPrinter85	EmitInstruction	Mips	CPU	LLVM	13,944	262	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begin", "(", ")", ",", "E", "=", "MBBI", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", "&&", "I", "->", "isUse", "(", ")", "&&", "RI", ".", "isPhysRegLiveAcrossClauses", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]	[ "AMDGPU", "R600" ]	R600InstrInfo12	isLegalToSplitMBBAt	AMDGPU	GPU	LLVM	13,945	90	1	[]
[ "<s>", "static", "bool", "ix86_flags_dependent", "(", "rtx_insn", "", "insn", ",", "rtx_insn", "", "dep_insn", ",", "enum", "attr_type", "insn_type", ")", "{", "rtx", "set", ",", "set2", ";", "if", "(", "insn_type", "!=", "TYPE_SETCC", "&&", "insn_type", "!=", "TYPE_ICMOV", "&&", "insn_type", "!=", "TYPE_FCMOV", "&&", "insn_type", "!=", "TYPE_IBR", ")", "return", "false", ";", "if", "(", "(", "set", "=", "single_set", "(", "dep_insn", ")", ")", "!=", "0", ")", "{", "set", "=", "SET_DEST", "(", "set", ")", ";", "set2", "=", "NULL_RTX", ";", "}", "else", "if", "(", "GET_CODE", "(", "PATTERN", "(", "dep_insn", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ")", "==", "2", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ",", "0", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ",", "1", ")", ")", "==", "SET", ")", "{", "set", "=", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ",", "0", ")", ")", ";", "set2", "=", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ",", "0", ")", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "REG_P", "(", "set", ")", "\|\|", "REGNO", "(", "set", ")", "!=", "FLAGS_REG", ")", "return", "false", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "set", ",", "PATTERN", "(", "insn", ")", ")", ")", "return", "false", ";", "if", "(", "set2", "&&", "reg_overlap_mentioned_p", "(", "set2", ",", "PATTERN", "(", "insn", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "A", "subroutine", "of", "ix86_adjust_cost", "--", "return", "TRUE", "iff", "INSN", "reads", "flags", "set", "by", "DEP_INSN", "and", "nothing", "set", "by", "DEP_INSN", "." ]	[ "i386", "0", "0", "2", "0", "0", "0", "1", "0", "0", "0", "0" ]	i3864	ix86_flags_dependent	i386	CPU	GCC	13,946	223	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "8", "\|\|", "Size", "==", "16", ")", "return", "AtomicExpansionKind", "::", "MaskedIntrinsic", ";", "return", "AtomicExpansionKind", "::", "None", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "RISCV", "RISCV", "8", "16" ]	RISCVISelLowering	shouldExpandAtomicCmpXchgInIR	RISCV	CPU	LLVM	13,947	51	1	[]
[ "<s>", "Register", "Z80RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Z80", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Z80", "Z80", "Z80::SP" ]	Z80RegisterInfo (2)	getFrameRegister	Z80	MPU	LLVM	13,948	18	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineModuleInfo", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86RetpolineThunks1	getAnalysisUsage	X86	CPU	LLVM	13,949	29	1	[]
[ "<s>", "void", "m32c_output_reg_push", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "\"\\tpushc\\tflg\\n\"", ")", ";", "else", "fprintf", "(", "s", ",", "\"\\tpush.%c\\t%s\"", ",", "\" bwll\"", "[", "reg_push_size", "(", "regno", ")", "]", ",", "reg_names", "[", "regno", "]", ")", ";", "}", "</s>" ]	[ "Implements", "ASM_OUTPUT_REG_PUSH", ".", "Control", "registers", "are", "pushed", "differently", "than", "general", "registers", "." ]	[ "m32c", "\"\\tpushc\\tflg\\n\"", "\"\\tpush.%c\\t%s\"", "\" bwll\"" ]	m32c2	m32c_output_reg_push	m32c	MPU	GCC	13,950	46	1	[]
[ "<s>", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "unsigned", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "const", "struct", "riscv_builtin_description", "*", "d", "=", "&", "riscv_builtins", "[", "fcode", "]", ";", "switch", "(", "d", "->", "builtin_type", ")", "{", "case", "RISCV_BUILTIN_DIRECT", ":", "return", "riscv_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "true", ")", ";", "case", "RISCV_BUILTIN_DIRECT_NO_TARGET", ":", "return", "riscv_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "false", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]	[ "riscv", "0" ]	riscv-builtins2	riscv_expand_builtin	riscv	CPU	GCC	13,951	103	1	[]
[ "<s>", "void", "output_push_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "push_multiple_operation", "(", "PATTERN", "(", "insn", ")", ",", "VOIDmode", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "first_dreg_to_save", "==", "8", ")", "sprintf", "(", "buf", ",", "\"[--sp] = ( p5:%d );\\n\"", ",", "first_preg_to_save", ")", ";", "else", "if", "(", "first_preg_to_save", "==", "6", ")", "sprintf", "(", "buf", ",", "\"[--sp] = ( r7:%d );\\n\"", ",", "first_dreg_to_save", ")", ";", "else", "sprintf", "(", "buf", ",", "\"[--sp] = ( r7:%d, p5:%d );\\n\"", ",", "first_dreg_to_save", ",", "first_preg_to_save", ")", ";", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "}", "</s>" ]	[ "Emit", "assembly", "code", "for", "one", "multi-register", "push", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]	[ "bfin", "80", "8", "\"[--sp] = ( p5:%d );\\n\"", "6", "\"[--sp] = ( r7:%d );\\n\"", "\"[--sp] = ( r7:%d, p5:%d );\\n\"" ]	bfin2	output_push_multiple	bfin	DSP	GCC	13,952	88	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", ";", "case", "Mips", "::", "JALR", ":", "case", "Mips", "::", "JALRPseudo", ":", "case", "Mips", "::", "JALR64", ":", "case", "Mips", "::", "JALR64Pseudo", ":", "case", "Mips", "::", "JALR16_MM", ":", "case", "Mips", "::", "JALRC16_MMR6", ":", "case", "Mips", "::", "TAILCALLREG", ":", "case", "Mips", "::", "TAILCALLREG64", ":", "case", "Mips", "::", "TAILCALLR6REG", ":", "case", "Mips", "::", "TAILCALL64R6REG", ":", "case", "Mips", "::", "TAILCALLREG_MM", ":", "case", "Mips", "::", "TAILCALLREG_MMR6", ":", "{", "if", "(", "!", "EmitJalrReloc", "\|\|", "Subtarget", ".", "inMips16Mode", "(", ")", "\|\|", "!", "isPositionIndependent", "(", ")", "\|\|", "Node", "->", "getNumOperands", "(", ")", "<", "1", "\|\|", "Node", "->", "getOperand", "(", "0", ")", ".", "getNumOperands", "(", ")", "<", "2", ")", "{", "return", ";", "}", "const", "SDValue", "TargetAddr", "=", "Node", "->", "getOperand", "(", "0", ")", ".", "getOperand", "(", "1", ")", ";", "StringRef", "Sym", ";", "if", "(", "const", "GlobalAddressSDNode", "", "G", "=", "dyn_cast_or_null", "<", "const", "GlobalAddressSDNode", ">", "(", "TargetAddr", ")", ")", "{", "if", "(", "!", "isa", "<", "Function", ">", "(", "G", "->", "getGlobal", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Not adding R_MIPS_JALR against data symbol \"", "<<", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "return", ";", "}", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "}", "else", "if", "(", "const", "ExternalSymbolSDNode", "", "ES", "=", "dyn_cast_or_null", "<", "const", "ExternalSymbolSDNode", ">", "(", "TargetAddr", ")", ")", "{", "Sym", "=", "ES", "->", "getSymbol", "(", ")", ";", "}", "if", "(", "Sym", ".", "empty", "(", ")", ")", "return", ";", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MCSymbol", "*", "S", "=", "MF", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Sym", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Adding R_MIPS_JALR against \"", "<<", "Sym", "<<", "\"\\n\"", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateMCSymbol", "(", "S", ",", "MipsII", "::", "MO_JALR", ")", ")", ";", "}", "}", "}", "</s>" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "Mips", "Mips", "Mips::JALR", "Mips::JALRPseudo", "Mips::JALR64", "Mips::JALR64Pseudo", "Mips::JALR16_MM", "Mips::JALRC16_MMR6", "Mips::TAILCALLREG", "Mips::TAILCALLREG64", "Mips::TAILCALLR6REG", "Mips::TAILCALL64R6REG", "Mips::TAILCALLREG_MM", "Mips::TAILCALLREG_MMR6", "Mips", "1", "0", "2", "0", "1", "\"Not adding R_MIPS_JALR against data symbol \"", "\"\\n\"", "\"Adding R_MIPS_JALR against \"", "\"\\n\"", "MipsII::MO_JALR" ]	MipsISelLowering107	AdjustInstrPostInstrSelection	Mips	CPU	LLVM	13,953	317	1	[]
[ "<s>", "static", "bool", "mn10300_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "int_size_in_bytes", "(", "type", ")", ">", "8", "\|\|", "int_size_in_bytes", "(", "type", ")", "==", "0", "\|\|", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "mn10300", "8", "0" ]	mn10300	mn10300_return_in_memory	mn10300	MPU	GCC	13,954	37	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Size", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	HexagonConstPropagation	size	Hexagon	DSP	LLVM	13,955	10	1	[]
[ "<s>", "const", "MipsInstrInfo", "*", "MipsInstrInfo", "::", "create", "(", "MipsSubtarget", "&", "STI", ")", "{", "return", "llvm", "::", "createMipsSEInstrInfo", "(", "STI", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsInstrInfo31	create	Mips	CPU	LLVM	13,956	21	1	[]
[ "<s>", "MachineBasicBlock", "", "HexagonTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "ALLOCA", ":", "{", "MachineFunction", "", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "auto", "", "FuncInfo", "=", "MF", "->", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "addAllocaAdjustInst", "(", "&", "MI", ")", ";", "return", "BB", ";", "}", "default", ":", "llvm_unreachable", "(", "\"Unexpected instr type to insert\"", ")", ";", "}", "}", "</s>" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Hexagon", "Hexagon", "Hexagon::ALLOCA", "Hexagon", "\"Unexpected instr type to insert\"" ]	HexagonISelLowering (2)	EmitInstrWithCustomInserter	Hexagon	DSP	LLVM	13,957	75	1	[]
[ "<s>", "MVT", "MOSTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", ")", "const", "{", "if", "(", "Flags", ".", "isPointer", "(", ")", ")", "return", "MVT", "::", "i16", ";", "return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "CC", ",", "VT", ",", "Flags", ")", ";", "}", "</s>" ]	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "MOS", "MOS", "ISD::ArgFlagsTy", "MVT::i16" ]	MOSISelLowering	getRegisterTypeForCallingConv	MOS	MPU	LLVM	13,958	54	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "if", "(", "!", "ST", "->", "hasLOB", "(", ")", "\|\|", "DisableLowOverheadLoops", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: Disabled\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "!", "SE", ".", "hasLoopInvariantBackedgeTakenCount", "(", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: No BETC\\n\"", ")", ";", "return", "false", ";", "}", "const", "SCEV", "", "BackedgeTakenCount", "=", "SE", ".", "getBackedgeTakenCount", "(", "L", ")", ";", "if", "(", "isa", "<", "SCEVCouldNotCompute", ">", "(", "BackedgeTakenCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: Uncomputable BETC\\n\"", ")", ";", "return", "false", ";", "}", "const", "SCEV", "", "TripCountSCEV", "=", "SE", ".", "getAddExpr", "(", "BackedgeTakenCount", ",", "SE", ".", "getOne", "(", "BackedgeTakenCount", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "SE", ".", "getUnsignedRangeMax", "(", "TripCountSCEV", ")", ".", "getBitWidth", "(", ")", ">", "32", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: Trip count does not fit into 32bits\\n\"", ")", ";", "return", "false", ";", "}", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "set_loop_iterations", ":", "case", "Intrinsic", "::", "test_set_loop_iterations", ":", "case", "Intrinsic", "::", "loop_decrement", ":", "case", "Intrinsic", "::", "loop_decrement_reg", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "", "L", ")", "{", "for", "(", "auto", "", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "\|\|", "IsHardwareLoopIntrinsic", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: Bad instruction: \"", "<<", "I", "<<", "\"\\n\"", ")", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "true", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "1", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]	[ "ARM", "ARM", "\"ARMHWLoops: Disabled\\n\"", "\"ARMHWLoops: No BETC\\n\"", "\"ARMHWLoops: Uncomputable BETC\\n\"", "32", "\"ARMHWLoops: Trip count does not fit into 32bits\\n\"", "Intrinsic::set_loop_iterations", "Intrinsic::test_set_loop_iterations", "Intrinsic::loop_decrement", "Intrinsic::loop_decrement_reg", "\"ARMHWLoops: Bad instruction: \"", "\"\\n\"", "1" ]	ARMTargetTransformInfo3	isHardwareLoopProfitable	ARM	CPU	LLVM	13,959	397	1	[]
[ "<s>", "bool", "rs6000_linux_float_exceptions_rounding_supported_p", "(", "void", ")", "{", "if", "(", "OPTION_GLIBC", ")", "return", "true", ";", "else", "return", "TARGET_DF_INSN", ";", "}", "</s>" ]	[ "Implement", "TARGET_FLOAT_EXCEPTIONS_ROUNDING_SUPPORTED_P", "." ]	[ "rs6000" ]	rs6000-linux2	rs6000_linux_float_exceptions_rounding_supported_p	rs6000	CPU	GCC	13,960	18	1	[]
[ "<s>", "int", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "VESubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "VESubtarget", ">", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "VERegisterInfo", "", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "VEMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "VEMachineFunctionInfo", ">", "(", ")", ";", "bool", "isFixed", "=", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ";", "bool", "UseFP", "=", "true", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "UseFP", "=", "false", ";", "}", "else", "if", "(", "isFixed", ")", "{", "UseFP", "=", "true", ";", "}", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "UseFP", "=", "false", ";", "}", "int64_t", "FrameOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", ";", "if", "(", "UseFP", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FrameOffset", ";", "}", "FrameReg", "=", "VE", "::", "SX11", ";", "return", "FrameOffset", "+", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "</s>" ]	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "VE", "VE", "VE", "VE", "VE", "VE", "VE", "VE::SX11" ]	VEFrameLowering1	getFrameIndexReference	VE	CPU	LLVM	13,961	177	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "", "CommentStream", ",", "MII", ")", ";", "printInstFlags", "(", "MI", ",", "OS", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]	X86ATTInstPrinter27	printInst	X86	CPU	LLVM	13,962	150	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "Nyuzi" ]	NyuziMCExpr	getKind	Nyuzi	GPU	LLVM	13,963	10	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "const", "MachineOperand", "&", "BaseOp1", ",", "const", "MachineOperand", "&", "BaseOp2", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "", "BaseOp1", ".", "getParent", "(", ")", ";", "const", "MachineInstr", "&", "SecondLdSt", "=", "", "BaseOp2", ".", "getParent", "(", ")", ";", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOp1", ",", "SecondLdSt", ",", "BaseOp2", ")", ")", "return", "false", ";", "const", "MachineOperand", "", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "\|\|", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "\|\|", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "6", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "}", "if", "(", "!", "FirstDst", "\|\|", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "16", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "Register", "Reg", "=", "FirstDst", "->", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "", "DstRC", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "return", "(", "NumLoads", "", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "/", "8", ")", ")", "<=", "LoadClusterThreshold", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "AMDGPU", "SI", "6", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "16", "8" ]	SIInstrInfo131	shouldClusterMemOps	AMDGPU	GPU	LLVM	13,964	365	1	[]
[ "<s>", "static", "void", "maybe_clobber_cond", "(", "rtx", "insn", ",", "int", "clock_var", ")", "{", "int", "n", ",", "idx", ";", "idx", "=", "ss", ".", "jump_cycle_index", ";", "for", "(", "n", "=", "0", ";", "n", "<", "12", ";", "n", "++", ",", "idx", "++", ")", "{", "rtx", "cond", ",", "link", ";", "int", "cycle", ";", "if", "(", "idx", ">=", "12", ")", "idx", "-=", "12", ";", "cycle", "=", "ss", ".", "jump_cycles", "[", "idx", "]", ";", "if", "(", "cycle", "<=", "clock_var", ")", "return", ";", "cond", "=", "ss", ".", "jump_cond", "[", "idx", "]", ";", "if", "(", "cond", "==", "NULL_RTX", ")", "continue", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "ss", ".", "jump_cond", "[", "idx", "]", "=", "NULL_RTX", ";", "continue", ";", "}", "note_stores", "(", "PATTERN", "(", "insn", ")", ",", "clobber_cond_1", ",", "ss", ".", "jump_cond", "+", "idx", ")", ";", "for", "(", "link", "=", "REG_NOTES", "(", "insn", ")", ";", "link", ";", "link", "=", "XEXP", "(", "link", ",", "1", ")", ")", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_INC", ")", "clobber_cond_1", "(", "XEXP", "(", "link", ",", "0", ")", ",", "NULL_RTX", ",", "ss", ".", "jump_cond", "+", "idx", ")", ";", "}", "}", "</s>" ]	[ "Examine", "INSN", ",", "and", "if", "it", "destroys", "the", "conditions", "have", "recorded", "for", "any", "of", "the", "jumps", "in", "flight", ",", "clear", "that", "condition", "so", "that", "we", "do", "n't", "predicate", "any", "more", "insns", ".", "CLOCK_VAR", "helps", "us", "limit", "the", "search", "to", "only", "those", "jumps", "which", "are", "still", "in", "flight", "." ]	[ "c6x", "0", "12", "12", "12", "1", "0" ]	c6x2	maybe_clobber_cond	c6x	VLIW	GCC	13,965	176	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ALLOCA", ":", "return", "\"HexagonISD::ALLOCA\"", ";", "case", "HexagonISD", "::", "AT_GOT", ":", "return", "\"HexagonISD::AT_GOT\"", ";", "case", "HexagonISD", "::", "AT_PCREL", ":", "return", "\"HexagonISD::AT_PCREL\"", ";", "case", "HexagonISD", "::", "BARRIER", ":", "return", "\"HexagonISD::BARRIER\"", ";", "case", "HexagonISD", "::", "CALL", ":", "return", "\"HexagonISD::CALL\"", ";", "case", "HexagonISD", "::", "CALLnr", ":", "return", "\"HexagonISD::CALLnr\"", ";", "case", "HexagonISD", "::", "CALLR", ":", "return", "\"HexagonISD::CALLR\"", ";", "case", "HexagonISD", "::", "COMBINE", ":", "return", "\"HexagonISD::COMBINE\"", ";", "case", "HexagonISD", "::", "CONST32_GP", ":", "return", "\"HexagonISD::CONST32_GP\"", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", "\"HexagonISD::CONST32\"", ";", "case", "HexagonISD", "::", "CP", ":", "return", "\"HexagonISD::CP\"", ";", "case", "HexagonISD", "::", "DCFETCH", ":", "return", "\"HexagonISD::DCFETCH\"", ";", "case", "HexagonISD", "::", "EH_RETURN", ":", "return", "\"HexagonISD::EH_RETURN\"", ";", "case", "HexagonISD", "::", "EXTRACTU", ":", "return", "\"HexagonISD::EXTRACTU\"", ";", "case", "HexagonISD", "::", "EXTRACTURP", ":", "return", "\"HexagonISD::EXTRACTURP\"", ";", "case", "HexagonISD", "::", "INSERT", ":", "return", "\"HexagonISD::INSERT\"", ";", "case", "HexagonISD", "::", "INSERTRP", ":", "return", "\"HexagonISD::INSERTRP\"", ";", "case", "HexagonISD", "::", "JT", ":", "return", "\"HexagonISD::JT\"", ";", "case", "HexagonISD", "::", "RET_FLAG", ":", "return", "\"HexagonISD::RET_FLAG\"", ";", "case", "HexagonISD", "::", "TC_RETURN", ":", "return", "\"HexagonISD::TC_RETURN\"", ";", "case", "HexagonISD", "::", "VCOMBINE", ":", "return", "\"HexagonISD::VCOMBINE\"", ";", "case", "HexagonISD", "::", "VPACKE", ":", "return", "\"HexagonISD::VPACKE\"", ";", "case", "HexagonISD", "::", "VPACKO", ":", "return", "\"HexagonISD::VPACKO\"", ";", "case", "HexagonISD", "::", "VASL", ":", "return", "\"HexagonISD::VASL\"", ";", "case", "HexagonISD", "::", "VASR", ":", "return", "\"HexagonISD::VASR\"", ";", "case", "HexagonISD", "::", "VLSR", ":", "return", "\"HexagonISD::VLSR\"", ";", "case", "HexagonISD", "::", "VSPLAT", ":", "return", "\"HexagonISD::VSPLAT\"", ";", "case", "HexagonISD", "::", "VEXTRACTW", ":", "return", "\"HexagonISD::VEXTRACTW\"", ";", "case", "HexagonISD", "::", "VINSERTW0", ":", "return", "\"HexagonISD::VINSERTW0\"", ";", "case", "HexagonISD", "::", "VROR", ":", "return", "\"HexagonISD::VROR\"", ";", "case", "HexagonISD", "::", "READCYCLE", ":", "return", "\"HexagonISD::READCYCLE\"", ";", "case", "HexagonISD", "::", "VZERO", ":", "return", "\"HexagonISD::VZERO\"", ";", "case", "HexagonISD", "::", "OP_END", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "HexagonISD::BARRIER", "\"HexagonISD::BARRIER\"", "HexagonISD::CALL", "\"HexagonISD::CALL\"", "HexagonISD::CALLnr", "\"HexagonISD::CALLnr\"", "HexagonISD::CALLR", "\"HexagonISD::CALLR\"", "HexagonISD::COMBINE", "\"HexagonISD::COMBINE\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CP", "\"HexagonISD::CP\"", "HexagonISD::DCFETCH", "\"HexagonISD::DCFETCH\"", "HexagonISD::EH_RETURN", "\"HexagonISD::EH_RETURN\"", "HexagonISD::EXTRACTU", "\"HexagonISD::EXTRACTU\"", "HexagonISD::EXTRACTURP", "\"HexagonISD::EXTRACTURP\"", "HexagonISD::INSERT", "\"HexagonISD::INSERT\"", "HexagonISD::INSERTRP", "\"HexagonISD::INSERTRP\"", "HexagonISD::JT", "\"HexagonISD::JT\"", "HexagonISD::RET_FLAG", "\"HexagonISD::RET_FLAG\"", "HexagonISD::TC_RETURN", "\"HexagonISD::TC_RETURN\"", "HexagonISD::VCOMBINE", "\"HexagonISD::VCOMBINE\"", "HexagonISD::VPACKE", "\"HexagonISD::VPACKE\"", "HexagonISD::VPACKO", "\"HexagonISD::VPACKO\"", "HexagonISD::VASL", "\"HexagonISD::VASL\"", "HexagonISD::VASR", "\"HexagonISD::VASR\"", "HexagonISD::VLSR", "\"HexagonISD::VLSR\"", "HexagonISD::VSPLAT", "\"HexagonISD::VSPLAT\"", "HexagonISD::VEXTRACTW", "\"HexagonISD::VEXTRACTW\"", "HexagonISD::VINSERTW0", "\"HexagonISD::VINSERTW0\"", "HexagonISD::VROR", "\"HexagonISD::VROR\"", "HexagonISD::READCYCLE", "\"HexagonISD::READCYCLE\"", "HexagonISD::VZERO", "\"HexagonISD::VZERO\"", "HexagonISD::OP_END" ]	HexagonISelLowering (2)1	getTargetNodeName	Hexagon	DSP	LLVM	13,966	290	1	[]
[ "<s>", "const", "Cpu0Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0TargetMachine	getSubtargetImpl	Cpu0	CPU	LLVM	13,967	13	1	[]
[ "<s>", "bool", "ix86_expand_int_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "x", ",", "cop0", ",", "cop1", ";", "cop0", "=", "operands", "[", "4", "]", ";", "cop1", "=", "operands", "[", "5", "]", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "break", ";", "case", "NE", ":", "case", "LE", ":", "case", "LEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "negate", "=", "true", ";", "break", ";", "case", "GE", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "negate", "=", "true", ";", "case", "LT", ":", "case", "LTU", ":", "code", "=", "swap_condition", "(", "code", ")", ";", "x", "=", "cop0", ",", "cop0", "=", "cop1", ",", "cop1", "=", "x", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "code", "==", "GTU", ")", "{", "switch", "(", "mode", ")", "{", "case", "V4SImode", ":", "{", "rtx", "t1", ",", "t2", ",", "mask", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_subv4si3", "(", "t1", ",", "cop0", ",", "cop1", ")", ")", ";", "mask", "=", "GEN_INT", "(", "-", "0x80000000", ")", ";", "mask", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "gen_rtvec", "(", "4", ",", "mask", ",", "mask", ",", "mask", ",", "mask", ")", ")", ";", "mask", "=", "force_reg", "(", "mode", ",", "mask", ")", ";", "t2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_andv4si3", "(", "t2", ",", "cop0", ",", "mask", ")", ")", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_xorv4si3", "(", "x", ",", "t1", ",", "t2", ")", ")", ";", "code", "=", "GT", ";", "}", "break", ";", "case", "V16QImode", ":", "case", "V8HImode", ":", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", ",", "cop1", ")", ")", ")", ";", "code", "=", "EQ", ";", "negate", "=", "!", "negate", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "cop0", "=", "x", ";", "cop1", "=", "CONST0_RTX", "(", "mode", ")", ";", "}", "x", "=", "ix86_expand_sse_cmp", "(", "operands", "[", "0", "]", ",", "code", ",", "cop0", ",", "cop1", ",", "operands", "[", "1", "+", "negate", "]", ",", "operands", "[", "2", "-", "negate", "]", ")", ";", "ix86_expand_sse_movcc", "(", "operands", "[", "0", "]", ",", "x", ",", "operands", "[", "1", "+", "negate", "]", ",", "operands", "[", "2", "-", "negate", "]", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Expand", "a", "signed", "integral", "vector", "conditional", "move", "." ]	[ "i386", "0", "3", "4", "5", "0x80000000", "4", "0", "1", "2", "0", "1", "2" ]	i3863	ix86_expand_int_vcond	i386	CPU	GCC	13,968	392	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Lanai" ]	LanaiAsmBackend	fixupNeedsRelaxation	Lanai	CPU	LLVM	13,969	24	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "CSKY" ]	CSKYConstantIslandPass	getAnalysisUsage	CSKY	CPU	LLVM	13,970	27	1	[]
[ "<s>", "OperandMatchResultTy", "M88kAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "bool", "Result", "=", "parseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ",", "true", ")", ";", "bool", "PendingErrors", "=", "getParser", "(", ")", ".", "hasPendingError", "(", ")", ";", "getParser", "(", ")", ".", "clearPendingErrors", "(", ")", ";", "if", "(", "PendingErrors", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Result", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";", "}", "</s>" ]	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "M88k", "M88k" ]	M88kAsmParser	tryParseRegister	M88k	MPU	LLVM	13,971	69	1	[]
[ "<s>", "static", "void", "sparc_init_pic_reg", "(", "void", ")", "{", "edge", "entry_edge", ";", "rtx_insn", "*", "seq", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", ")", "return", ";", "start_sequence", "(", ")", ";", "load_got_register", "(", ")", ";", "if", "(", "!", "TARGET_VXWORKS_RTP", ")", "emit_move_insn", "(", "pic_offset_table_rtx", ",", "global_offset_table_rtx", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "entry_edge", "=", "single_succ_edge", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ";", "insert_insn_on_edge", "(", "seq", ",", "entry_edge", ")", ";", "commit_one_edge_insertion", "(", "entry_edge", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_INIT_PIC_REG", "." ]	[ "sparc" ]	sparc7	sparc_init_pic_reg	sparc	CPU	GCC	13,972	76	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI insert wait instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI insert wait instructions\"" ]	SIInsertWaits10	getPassName	R600	GPU	LLVM	13,973	12	1	[]
[ "<s>", "static", "rtx", "sparc_tls_got", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "pic_offset_table_rtx", ";", "}", "if", "(", "TARGET_SUN_TLS", "&&", "TARGET_ARCH32", ")", "{", "load_got_register", "(", ")", ";", "return", "got_register_rtx", ";", "}", "return", "copy_to_reg", "(", "sparc_got", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "Global", "Offset", "Table", "to", "be", "used", "in", "TLS", "mode", "." ]	[ "sparc", "1" ]	sparc	sparc_tls_got	sparc	CPU	GCC	13,974	46	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", ")", ";", "break", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FrameIndex", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FREM", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCEIL", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FTRUNC", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRINT", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FNEARBYINT", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FROUND", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FFLOOR", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ", ":", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "Op", ";", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", "ISD::FROUND", "ISD::FFLOOR", "ISD::SINT_TO_FP", "SI", "ISD::UINT_TO_FP", "ISD::FP_TO_SINT", "SI", "ISD::FP_TO_UINT", "ISD::CTLZ", "ISD::CTLZ_ZERO_UNDEF", "ISD::DYNAMIC_STACKALLOC" ]	AMDGPUISelLowering45	LowerOperation	AMDGPU	GPU	LLVM	13,975	313	1	[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "return", "IsInSmallSection", "(", "TM", ".", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "Ty", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsTargetObjectFile38	IsGlobalInSmallSection	Mips	CPU	LLVM	13,976	127	1	[]
[ "<s>", "static", "enum", "attr_op_type", "sched_attr_op_type", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ",", "bool", "address_p", ")", "{", "rtx", "op", ";", "op", "=", "sched_get_operand", "(", "insn", ",", "opx_p", ")", ";", "if", "(", "op", "==", "NULL", ")", "{", "gcc_assert", "(", "!", "reload_completed", ")", ";", "return", "OP_TYPE_RN", ";", "}", "if", "(", "address_p", ")", "return", "sched_address_type", "(", "QImode", ",", "op", ")", ";", "if", "(", "memory_operand", "(", "op", ",", "VOIDmode", ")", ")", "return", "sched_address_type", "(", "GET_MODE", "(", "op", ")", ",", "XEXP", "(", "op", ",", "0", ")", ")", ";", "if", "(", "register_operand", "(", "op", ",", "VOIDmode", ")", ")", "{", "if", "(", "(", "!", "reload_completed", "&&", "FLOAT_MODE_P", "(", "GET_MODE", "(", "op", ")", ")", ")", "\|\|", "(", "reload_completed", "&&", "FP_REG_P", "(", "op", ")", ")", ")", "return", "OP_TYPE_FPN", ";", "return", "OP_TYPE_RN", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "{", "int", "ival", ";", "ival", "=", "INTVAL", "(", "op", ")", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_ALUQ_L", ":", "if", "(", "IN_RANGE", "(", "ival", ",", "1", ",", "8", ")", "\|\|", "IN_RANGE", "(", "ival", ",", "-", "8", ",", "-", "1", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "case", "TYPE_MOVEQ_L", ":", "if", "(", "USE_MOVQ", "(", "ival", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "case", "TYPE_MOV3Q_L", ":", "if", "(", "valid_mov3q_const", "(", "ival", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IN_RANGE", "(", "ival", ",", "-", "0x8000", ",", "0x7fff", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "E_SFmode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "E_VOIDmode", ":", "case", "E_DFmode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "\|\|", "symbolic_operand", "(", "op", ",", "VOIDmode", ")", "\|\|", "LABEL_P", "(", "op", ")", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "E_QImode", ":", "return", "OP_TYPE_IMM_Q", ";", "case", "E_HImode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "E_SImode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "if", "(", "symbolic_operand", "(", "m68k_unwrap_symbol", "(", "op", ",", "false", ")", ",", "VOIDmode", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "}", "gcc_assert", "(", "!", "reload_completed", ")", ";", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "op", ")", ")", ")", "return", "OP_TYPE_FPN", ";", "return", "OP_TYPE_RN", ";", "}", "</s>" ]	[ "Return", "type", "of", "INSN", "'s", "operand", "X", "(", "if", "OPX_P", ")", "or", "operand", "Y", "(", "if", "!", "OPX_P", ")", ".", "If", "ADDRESS_P", "is", "true", ",", "return", "type", "of", "memory", "location", "operand", "refers", "to", "." ]	[ "m68k", "0", "1", "8", "8", "1", "0x8000", "0x7fff" ]	m68k	sched_attr_op_type	m68k	MPU	GCC	13,977	389	1	[]
[ "<s>", "static", "void", "require_pic_register", "(", "rtx", "pic_reg", ",", "bool", "compute_now", ")", "{", "gcc_assert", "(", "compute_now", "==", "(", "pic_reg", "!=", "NULL_RTX", ")", ")", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", "\|\|", "compute_now", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", "\|\|", "(", "pic_reg", "!=", "NULL_RTX", "&&", "REG_P", "(", "pic_reg", ")", "&&", "GET_MODE", "(", "pic_reg", ")", "==", "Pmode", ")", ")", ";", "if", "(", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "!", "compute_now", "&&", "!", "(", "TARGET_THUMB1", "&&", "arm_pic_register", ">", "LAST_LO_REGNUM", ")", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "pic_reg", ")", "cfun", "->", "machine", "->", "pic_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "arm_pic_register", ")", ";", "if", "(", "current_ir_type", "(", ")", "!=", "IR_GIMPLE", "\|\|", "currently_expanding_to_rtl", ")", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "}", "else", "{", "rtx_insn", "", "seq", ",", "", "insn", ";", "if", "(", "pic_reg", "==", "NULL_RTX", ")", "pic_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "pic_reg", ")", "cfun", "->", "machine", "->", "pic_reg", "=", "pic_reg", ";", "if", "(", "current_ir_type", "(", ")", "!=", "IR_GIMPLE", "\|\|", "currently_expanding_to_rtl", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_THUMB1", "&&", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "arm_pic_register", ">", "LAST_LO_REGNUM", "&&", "!", "compute_now", ")", "emit_move_insn", "(", "cfun", "->", "machine", "->", "pic_reg", ",", "gen_rtx_REG", "(", "Pmode", ",", "arm_pic_register", ")", ")", ";", "else", "arm_load_pic_register", "(", "0UL", ",", "pic_reg", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "for", "(", "insn", "=", "seq", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "INSN_LOCATION", "(", "insn", ")", "=", "prologue_location", ";", "if", "(", "currently_expanding_to_rtl", ")", "insert_insn_on_edge", "(", "seq", ",", "single_succ_edge", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ")", ";", "else", "emit_insn", "(", "seq", ")", ";", "}", "}", "}", "}", "</s>" ]	[ "Record", "that", "the", "current", "function", "needs", "a", "PIC", "register", ".", "Initialize", "cfun-", ">", "machine-", ">", "pic_reg", "if", "we", "have", "not", "already", "done", "so", "." ]	[ "arm", "1", "1", "0UL" ]	arm	require_pic_register	arm	CPU	GCC	13,978	280	1	[]
[ "<s>", "void", "AMDGPUPALMetadata", "::", "toString", "(", "std", "::", "string", "&", "String", ")", "{", "String", ".", "clear", "(", ")", ";", "if", "(", "!", "BlobType", ")", "return", ";", "raw_string_ostream", "Stream", "(", "String", ")", ";", "if", "(", "isLegacy", "(", ")", ")", "{", "if", "(", "MsgPackDoc", ".", "getRoot", "(", ")", ".", "getKind", "(", ")", "==", "msgpack", "::", "Type", "::", "Nil", ")", "return", ";", "Stream", "<<", "'\\t'", "<<", "AMDGPU", "::", "PALMD", "::", "AssemblerDirective", "<<", "' '", ";", "auto", "Regs", "=", "getRegisters", "(", ")", ";", "for", "(", "auto", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "Regs", ".", "begin", "(", ")", ")", "Stream", "<<", "','", ";", "unsigned", "Reg", "=", "I", "->", "first", ".", "getUInt", "(", ")", ";", "unsigned", "Val", "=", "I", "->", "second", ".", "getUInt", "(", ")", ";", "Stream", "<<", "\"0x\"", "<<", "Twine", "::", "utohexstr", "(", "Reg", ")", "<<", "\",0x\"", "<<", "Twine", "::", "utohexstr", "(", "Val", ")", ";", "}", "Stream", "<<", "'\\n'", ";", "return", ";", "}", "MsgPackDoc", ".", "setHexMode", "(", ")", ";", "auto", "&", "RegsObj", "=", "refRegisters", "(", ")", ";", "auto", "OrigRegs", "=", "RegsObj", ".", "getMap", "(", ")", ";", "RegsObj", "=", "MsgPackDoc", ".", "getMapNode", "(", ")", ";", "for", "(", "auto", "I", ":", "OrigRegs", ")", "{", "auto", "Key", "=", "I", ".", "first", ";", "if", "(", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "Key", ".", "getUInt", "(", ")", ")", ")", "{", "std", "::", "string", "KeyName", "=", "Key", ".", "toString", "(", ")", ";", "KeyName", "+=", "\" (\"", ";", "KeyName", "+=", "RegName", ";", "KeyName", "+=", "')'", ";", "Key", "=", "MsgPackDoc", ".", "getNode", "(", "KeyName", ",", "true", ")", ";", "}", "RegsObj", ".", "getMap", "(", ")", "[", "Key", "]", "=", "I", ".", "second", ";", "}", "Stream", "<<", "'\\t'", "<<", "AMDGPU", "::", "PALMD", "::", "AssemblerDirectiveBegin", "<<", "'\\n'", ";", "MsgPackDoc", ".", "toYAML", "(", "Stream", ")", ";", "Stream", "<<", "'\\t'", "<<", "AMDGPU", "::", "PALMD", "::", "AssemblerDirectiveEnd", "<<", "'\\n'", ";", "RegsObj", "=", "OrigRegs", ";", "}", "</s>" ]	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::PALMD", "\"0x\"", "\",0x\"", "\" (\"", "AMDGPU::PALMD", "AMDGPU::PALMD" ]	AMDGPUPALMetadata	toString	AMDGPU	GPU	LLVM	13,979	316	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "HexagonTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "AtomicExpansionKind", "::", "LLSC", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering100	shouldExpandAtomicCmpXchgInIR	Hexagon	DSP	LLVM	13,980	19	1	[]
[ "<s>", "void", "s390_expand_logical_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "machine_mode", "wmode", "=", "mode", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1", "=", "operands", "[", "1", "]", ";", "rtx", "src2", "=", "operands", "[", "2", "]", ";", "rtx", "op", ",", "clob", ",", "tem", ";", "if", "(", "!", "s390_logical_operator_ok_p", "(", "operands", ")", ")", "dst", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "(", "mode", "==", "QImode", "\|\|", "mode", "==", "HImode", ")", "&&", "GET_CODE", "(", "dst", ")", "!=", "MEM", ")", "wmode", "=", "SImode", ";", "if", "(", "mode", "!=", "wmode", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "==", "SUBREG", "&&", "(", "tem", "=", "simplify_subreg", "(", "wmode", ",", "dst", ",", "mode", ",", "0", ")", ")", "!=", "0", ")", "dst", "=", "tem", ";", "else", "if", "(", "REG_P", "(", "dst", ")", ")", "dst", "=", "gen_rtx_SUBREG", "(", "wmode", ",", "dst", ",", "0", ")", ";", "else", "dst", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "if", "(", "GET_CODE", "(", "src1", ")", "==", "SUBREG", "&&", "(", "tem", "=", "simplify_subreg", "(", "wmode", ",", "src1", ",", "mode", ",", "0", ")", ")", "!=", "0", ")", "src1", "=", "tem", ";", "else", "if", "(", "GET_MODE", "(", "src1", ")", "!=", "VOIDmode", ")", "src1", "=", "gen_rtx_SUBREG", "(", "wmode", ",", "force_reg", "(", "mode", ",", "src1", ")", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "src2", ")", "==", "SUBREG", "&&", "(", "tem", "=", "simplify_subreg", "(", "wmode", ",", "src2", ",", "mode", ",", "0", ")", ")", "!=", "0", ")", "src2", "=", "tem", ";", "else", "if", "(", "GET_MODE", "(", "src2", ")", "!=", "VOIDmode", ")", "src2", "=", "gen_rtx_SUBREG", "(", "wmode", ",", "force_reg", "(", "mode", ",", "src2", ")", ",", "0", ")", ";", "}", "op", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "wmode", ",", "src1", ",", "src2", ")", ")", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "op", ",", "clob", ")", ")", ")", ";", "if", "(", "dst", "!=", "operands", "[", "0", "]", ")", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "gen_lowpart", "(", "mode", ",", "dst", ")", ")", ";", "}", "</s>" ]	[ "Expand", "logical", "operator", "CODE", "in", "mode", "MODE", "with", "operands", "OPERANDS", "." ]	[ "s390", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0" ]	s390	s390_expand_logical_operator	s390	MPU	GCC	13,981	340	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "TCRETURNdi", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ".", "addImm", "(", "0", ")", ")", ";", "return", "It", ";", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "\|\|", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "BL", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "return", "It", ";", "}", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "MachineInstr", "", "Save", ";", "MachineInstr", "", "Restore", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "0", "&&", "\"No callee-saved register available?\"", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "AArch64", "::", "LR", ")", ")", "MBB", ".", "addLiveIn", "(", "AArch64", "::", "LR", ")", ";", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "ORRXrs", ")", ",", "Reg", ")", ".", "addReg", "(", "AArch64", "::", "XZR", ")", ".", "addReg", "(", "AArch64", "::", "LR", ")", ".", "addImm", "(", "0", ")", ";", "Restore", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "ORRXrs", ")", ",", "AArch64", "::", "LR", ")", ".", "addReg", "(", "AArch64", "::", "XZR", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "0", ")", ";", "}", "else", "{", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "STRXpre", ")", ")", ".", "addReg", "(", "AArch64", "::", "SP", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AArch64", "::", "LR", ")", ".", "addReg", "(", "AArch64", "::", "SP", ")", ".", "addImm", "(", "-", "16", ")", ";", "Restore", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "LDRXpost", ")", ")", ".", "addReg", "(", "AArch64", "::", "SP", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AArch64", "::", "LR", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AArch64", "::", "SP", ")", ".", "addImm", "(", "16", ")", ";", "}", "It", "=", "MBB", ".", "insert", "(", "It", ",", "Save", ")", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "BL", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "CallPt", "=", "It", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "Restore", ")", ";", "return", "CallPt", ";", "}", "</s>" ]	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "0", "\"No callee-saved register available?\"", "AArch64::LR", "AArch64::LR", "AArch64::ORRXrs", "AArch64::XZR", "AArch64::LR", "0", "AArch64::ORRXrs", "AArch64::LR", "AArch64::XZR", "0", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::LDRXpost", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::BL" ]	AArch64InstrInfo105	insertOutlinedCall	AArch64	CPU	LLVM	13,982	467	1	[]
[ "<s>", "unsigned", "MBlazeRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "MBlaze", "::", "R19", ":", "MBlaze", "::", "R1", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "MBlaze", "MBlaze", "MBlaze::R19", "MBlaze::R1" ]	MBlazeRegisterInfo12	getFrameRegister	MBlaze	MPU	LLVM	13,983	27	1	[]
[ "<s>", "static", "unsigned", "int", "loongarch_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignment", "=", "TYPE_ALIGN", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", ")", ";", "else", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "return", "MIN", "(", "PREFERRED_STACK_BOUNDARY", ",", "MAX", "(", "PARM_BOUNDARY", ",", "alignment", ")", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "PREFERRED_STACK_BOUNDARY", "bits", "if", "the", "type", "requires", "it", "." ]	[ "loongarch" ]	loongarch	loongarch_function_arg_boundary	loongarch	CPU	GCC	13,984	65	1	[]
[ "<s>", "void", "GCNScheduleDAGMILive", "::", "schedule", "(", ")", "{", "std", "::", "vector", "<", "MachineInstr", "", ">", "Unsched", ";", "Unsched", ".", "reserve", "(", "NumRegionInstrs", ")", ";", "for", "(", "auto", "&", "I", ":", "", "this", ")", "Unsched", ".", "push_back", "(", "&", "I", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "PressureBefore", ";", "if", "(", "LIS", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Pressure before scheduling:\\n\"", ")", ";", "discoverLiveIns", "(", ")", ";", "PressureBefore", "=", "getRealRegPressure", "(", ")", ";", "}", "ScheduleDAGMILive", "::", "schedule", "(", ")", ";", "if", "(", "Stage", "==", "0", ")", "Regions", ".", "push_back", "(", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ")", ";", "if", "(", "!", "LIS", ")", "return", ";", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "", "SchedImpl", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Pressure after scheduling:\\n\"", ")", ";", "auto", "PressureAfter", "=", "getRealRegPressure", "(", ")", ";", "LiveIns", ".", "clear", "(", ")", ";", "if", "(", "PressureAfter", ".", "first", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "second", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Pressure in desired limits, done.\\n\"", ")", ";", "return", ";", "}", "unsigned", "WavesAfter", "=", "getMaxWaves", "(", "PressureAfter", ".", "first", ",", "PressureAfter", ".", "second", ",", "MF", ")", ";", "unsigned", "WavesBefore", "=", "getMaxWaves", "(", "PressureBefore", ".", "first", ",", "PressureBefore", ".", "second", ",", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Occupancy before scheduling: \"", "<<", "WavesBefore", "<<", "\", after \"", "<<", "WavesAfter", "<<", "\".\\n\"", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Occupancy lowered for the function to \"", "<<", "MinOccupancy", "<<", "\".\\n\"", ")", ";", "}", "if", "(", "WavesAfter", ">=", "WavesBefore", ")", "return", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Attempting to revert scheduling.\\n\"", ")", ";", "RegionEnd", "=", "RegionBegin", ";", "for", "(", "MachineInstr", "", "MI", ":", "Unsched", ")", "{", "if", "(", "MI", "->", "getIterator", "(", ")", "!=", "RegionEnd", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "RegionEnd", ",", "MI", ")", ";", "LIS", "->", "handleMove", "(", "", "MI", ",", "true", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "", "MI", ",", "", "TRI", ",", "MRI", ",", "ShouldTrackLaneMasks", ",", "false", ")", ";", "if", "(", "ShouldTrackLaneMasks", ")", "{", "SlotIndex", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "else", "{", "RegOpers", ".", "detectDeadDefs", "(", "", "MI", ",", "", "LIS", ")", ";", "}", "RegionEnd", "=", "MI", "->", "getIterator", "(", ")", ";", "++", "RegionEnd", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Scheduling \"", "<<", "", "MI", ")", ";", "}", "RegionBegin", "=", "Unsched", ".", "front", "(", ")", "->", "getIterator", "(", ")", ";", "if", "(", "Stage", "==", "0", ")", "Regions", ".", "back", "(", ")", "=", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ";", "placeDebugValues", "(", ")", ";", "}", "</s>" ]	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "AMDGPU", "\"Pressure before scheduling:\\n\"", "0", "\"Pressure after scheduling:\\n\"", "\"Pressure in desired limits, done.\\n\"", "\"Occupancy before scheduling: \"", "\", after \"", "\".\\n\"", "\"Occupancy lowered for the function to \"", "\".\\n\"", "\"Attempting to revert scheduling.\\n\"", "\"Scheduling \"", "0" ]	GCNSchedStrategy21	schedule	AMDGPU	GPU	LLVM	13,985	490	1	[]
[ "<s>", "void", "TeakPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "Teak", "Teak" ]	TeakTargetMachine	addPreSched2	Teak	DSP	LLVM	13,986	24	1	[]
[ "<s>", "void", "visium_split_cstore", "(", "enum", "rtx_code", "op_code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "enum", "rtx_code", "code", ",", "rtx", "op2", ",", "rtx", "op3", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op2", ",", "op3", ")", ";", "if", "(", "cc_mode", "==", "CCFPEmode", "&&", "(", "op_code", "==", "NEG", "\|\|", "op_code", "==", "MINUS", ")", ")", "cc_mode", "=", "CCFPmode", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op2", ",", "op3", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "flags", ",", "const0_rtx", ")", ";", "switch", "(", "op_code", ")", "{", "case", "SET", ":", "break", ";", "case", "NEG", ":", "x", "=", "gen_rtx_NEG", "(", "SImode", ",", "x", ")", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "x", "=", "gen_rtx_fmt_ee", "(", "op_code", ",", "SImode", ",", "op1", ",", "x", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "rtx", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "2", ")", ")", ";", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "x", ")", ";", "flags", "=", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REGNUM", ")", ";", "XVECEXP", "(", "pat", ",", "0", ",", "1", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "flags", ")", ";", "emit_insn", "(", "pat", ")", ";", "visium_flags_exposed", "=", "true", ";", "}", "</s>" ]	[ "Split", "a", "compare-and-store", "with", "CODE", ",", "operands", "OP2", "and", "OP3", ",", "combined", "with", "operation", "with", "OP_CODE", ",", "operands", "OP0", "and", "OP1", "." ]	[ "visium", "2", "0", "0", "0", "1" ]	visium2	visium_split_cstore	visium	Virtual ISA	GCC	13,987	226	1	[]
[ "<s>", "void", "SPUFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "const", "SPUInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "SPUInstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "int", "LinkSlotOffset", "=", "SPUFrameInfo", "::", "stackSlotSize", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "SPU", "::", "RET", "&&", "\"Can only insert epilog into returning blocks\"", ")", ";", "assert", "(", "(", "FrameSize", "&", "0xf", ")", "==", "0", "&&", "\"FrameSize not aligned\"", ")", ";", "if", "(", "FrameSize", ">", "16", "\|\|", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "FrameSize", "=", "FrameSize", "+", "SPUFrameInfo", "::", "minStackSize", "(", ")", ";", "if", "(", "isInt", "<", "10", ">", "(", "FrameSize", "+", "LinkSlotOffset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "LQDr128", ")", ",", "SPU", "::", "R0", ")", ".", "addImm", "(", "FrameSize", "+", "LinkSlotOffset", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "AIr32", ")", ",", "SPU", "::", "R1", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "FrameSize", "<=", "(", "1", "<<", "16", ")", "-", "1", "&&", "FrameSize", ">=", "-", "(", "1", "<<", "16", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "STQDr128", ")", ",", "SPU", "::", "R2", ")", ".", "addImm", "(", "16", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "ILr32", ")", ",", "SPU", "::", "R2", ")", ".", "addImm", "(", "FrameSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "Ar32", ")", ",", "SPU", "::", "R1", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ".", "addReg", "(", "SPU", "::", "R2", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "LQDr128", ")", ",", "SPU", "::", "R0", ")", ".", "addImm", "(", "16", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "SFIr32", ")", ",", "SPU", "::", "R2", ")", ".", "addReg", "(", "SPU", "::", "R2", ")", ".", "addImm", "(", "16", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "LQXr128", ")", ",", "SPU", "::", "R2", ")", ".", "addReg", "(", "SPU", "::", "R2", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ";", "}", "else", "{", "report_fatal_error", "(", "\"Unhandled frame size: \"", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "}", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "CellSPU", "SPU", "SPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"FrameSize not aligned\"", "16", "SPU", "10", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", "16", "SPU::STQDr128", "SPU::R2", "16", "SPU::R1", "SPU::ILr32", "SPU::R2", "SPU::Ar32", "SPU::R1", "SPU::R1", "SPU::R2", "SPU::LQDr128", "SPU::R0", "16", "SPU::R1", "SPU::SFIr32", "SPU::R2", "SPU::R2", "16", "SPU::LQXr128", "SPU::R2", "SPU::R2", "SPU::R1", "\"Unhandled frame size: \"" ]	SPUFrameInfo	emitEpilogue	CellSPU	MPU	LLVM	13,988	466	1	[]
[ "<s>", "static", "void", "rs6000_print_options_internal", "(", "FILE", "", "file", ",", "int", "indent", ",", "const", "char", "", "string", ",", "HOST_WIDE_INT", "flags", ",", "const", "char", "", "prefix", ",", "const", "struct", "rs6000_opt_mask", "", "opts", ",", "size_t", "num_elements", ")", "{", "size_t", "i", ";", "size_t", "start_column", "=", "0", ";", "size_t", "cur_column", ";", "size_t", "max_column", "=", "76", ";", "const", "char", "", "comma", "=", "\"\"", ";", "if", "(", "indent", ")", "start_column", "+=", "fprintf", "(", "file", ",", "\"%s\"", ",", "indent", ",", "\"\"", ")", ";", "if", "(", "!", "flags", ")", "{", "fprintf", "(", "stderr", ",", "DEBUG_FMT_S", ",", "string", ",", "\"<none>\"", ")", ";", "return", ";", "}", "start_column", "+=", "fprintf", "(", "stderr", ",", "DEBUG_FMT_WX", ",", "string", ",", "flags", ")", ";", "cur_column", "=", "start_column", ";", "for", "(", "i", "=", "0", ";", "i", "<", "num_elements", ";", "i", "++", ")", "{", "if", "(", "(", "flags", "&", "opts", "[", "i", "]", ".", "mask", ")", "!=", "0", ")", "{", "const", "char", "", "no_str", "=", "rs6000_opt_masks", "[", "i", "]", ".", "invert", "?", "\"no-\"", ":", "\"\"", ";", "size_t", "len", "=", "(", "strlen", "(", "comma", ")", "+", "strlen", "(", "prefix", ")", "+", "strlen", "(", "no_str", ")", "+", "strlen", "(", "rs6000_opt_masks", "[", "i", "]", ".", "name", ")", ")", ";", "cur_column", "+=", "len", ";", "if", "(", "cur_column", ">", "max_column", ")", "{", "fprintf", "(", "stderr", ",", "\", \\\\\\n%s\"", ",", "(", "int", ")", "start_column", ",", "\"\"", ")", ";", "cur_column", "=", "start_column", "+", "len", ";", "comma", "=", "\"\"", ";", "}", "fprintf", "(", "file", ",", "\"%s%s%s%s\"", ",", "comma", ",", "prefix", ",", "no_str", ",", "rs6000_opt_masks", "[", "i", "]", ".", "name", ")", ";", "flags", "&=", "~", "opts", "[", "i", "]", ".", "mask", ";", "comma", "=", "\", \"", ";", "}", "}", "fputs", "(", "\"\\n\"", ",", "file", ")", ";", "}", "</s>" ]	[ "Helper", "function", "to", "print", "the", "current", "isa", "or", "misc", "options", "on", "a", "line", "." ]	[ "rs6000", "0", "76", "\"\"", "\"%s\"", "\"\"", "\"<none>\"", "0", "0", "\"no-\"", "\"\"", "\", \\\\\\n%s\"", "\"\"", "\"\"", "\"%s%s%s%s\"", "\", \"", "\"\\n\"" ]	rs60004	rs6000_print_options_internal	rs6000	CPU	GCC	13,989	267	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "SIN_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "R600_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "AMDGPUISD", "::", "FIRST_MEM_OPCODE_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "AMDGPUISD", "::", "LAST_AMDGPU_ISD_NUMBER", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering23	getTargetNodeName	AMDGPU	GPU	LLVM	13,990	446	1	[]
[ "<s>", "static", "bool", "is_mem_ref", "(", "rtx", "pat", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "j", ";", "bool", "ret", "=", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "MEM", ")", "return", "true", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "pat", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "pat", ")", ")", "-", "1", ";", "i", ">=", "0", "&&", "!", "ret", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'e'", ")", "ret", "\|=", "is_mem_ref", "(", "XEXP", "(", "pat", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "XVECLEN", "(", "pat", ",", "i", ")", "-", "1", ";", "j", ">=", "0", ";", "j", "--", ")", "ret", "\|=", "is_mem_ref", "(", "XVECEXP", "(", "pat", ",", "i", ",", "j", ")", ")", ";", "}", "return", "ret", ";", "}", "</s>" ]	[ "Determine", "is", "PAT", "refers", "to", "memory", "." ]	[ "rs6000", "1", "0", "1", "0" ]	rs60003	is_mem_ref	rs6000	CPU	GCC	13,991	140	1	[]
[ "<s>", "static", "rtx_insn", "", "vax_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "", ">", "&", "constraints", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "CCmode", ",", "VAX_PSL_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "VAX_PSL_REGNUM", ")", ";", "return", "NULL", ";", "}", "</s>" ]	[ "Mark", "PSL", "as", "clobbered", "for", "compatibility", "with", "the", "CC0", "representation", "." ]	[ "vax" ]	vax1	vax_md_asm_adjust	vax	CPU	GCC	13,992	74	1	[]
[ "<s>", "static", "const", "char", "*", "s390_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "BOOLEAN_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "REAL_TYPE", ")", "return", "NULL", ";", "if", "(", "type", "==", "s390_builtin_types", "[", "BT_BV16QI", "]", ")", "return", "\"U6__boolc\"", ";", "if", "(", "type", "==", "s390_builtin_types", "[", "BT_BV8HI", "]", ")", "return", "\"U6__bools\"", ";", "if", "(", "type", "==", "s390_builtin_types", "[", "BT_BV4SI", "]", ")", "return", "\"U6__booli\"", ";", "if", "(", "type", "==", "s390_builtin_types", "[", "BT_BV2DI", "]", ")", "return", "\"U6__booll\"", ";", "if", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "\"g\"", ";", "return", "NULL", ";", "}", "</s>" ]	[ "Implement", "TARGET_MANGLE_TYPE", "." ]	[ "s390", "\"U6__boolc\"", "\"U6__bools\"", "\"U6__booli\"", "\"U6__booll\"", "\"g\"" ]	s390	s390_mangle_type	s390	MPU	GCC	13,993	116	1	[]
[ "<s>", "void", "WebAssemblyAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "const", "MCFixupKindInfo", "&", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "Info", ".", "Flags", "==", "0", "&&", "\"WebAssembly does not use MCFixupKindInfo flags\"", ")", ";", "unsigned", "NumBytes", "=", "(", "Info", ".", "TargetSize", "+", "7", ")", "/", "8", ";", "if", "(", "Value", "==", "0", ")", "return", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "\"Invalid fixup offset!\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "\|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "", "8", ")", ")", "&", "0xff", ")", ";", "}", "</s>" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"WebAssembly does not use MCFixupKindInfo flags\"", "7", "8", "0", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	WebAssemblyAsmBackend18	applyFixup	WebAssembly	Virtual ISA	LLVM	13,994	134	1	[]
[ "<s>", "void", "Cpu0FrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0FrameLowering3	determineFrameLayout	Cpu0	CPU	LLVM	13,995	12	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opcode", ",", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "return", "(", "(", "Opcode", "==", "ISD", "::", "FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "\|\|", "(", "Opcode", "==", "ISD", "::", "FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "f16", ";", "}", "</s>" ]	[ "Return", "true", "if", "an", "fpext", "operation", "input", "to", "an", "Opcode", "operation", "is", "free", "(", "for", "instance", ",", "because", "half-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "float-precision", ")", "for", "an", "FMA", "instruction", "." ]	[ "AMDGPU", "SI", "ISD::FMAD", "ISD::FMA", "MVT::f32", "MVT::f16" ]	SIISelLowering25	isFPExtFoldable	AMDGPU	GPU	LLVM	13,996	80	1	[]
[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "\|\|", "!", "TARGET_HARD_FLOAT", "\|\|", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<", "16", ";", "i", "++", ")", "{", "if", "(", "FP_REGNO_P", "(", "cfun_gpr_save_slot", "(", "i", ")", ")", ")", "{", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "cfun_gpr_save_slot", "(", "i", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "i", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "copy_rtx", "(", "PATTERN", "(", "insn", ")", ")", ")", ";", "}", "}", "}", "</s>" ]	[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]	[ "s390", "6", "16", "1" ]	s390	s390_save_gprs_to_fprs	s390	MPU	GCC	13,997	99	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "", "NewDest", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasITBlocks", "(", ")", ")", "{", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "0", ";", "ARMCC", "::", "CondCodes", "CC", "=", "getInstrPredicate", "(", "", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "ARMCC", "::", "AL", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "ARMCC", "::", "AL", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "4", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2IT", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "4", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "1", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "1", ")", ";", "MBBI", "->", "getOperand", "(", "1", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "\|", "MaskOn", ")", ";", "}", "return", ";", "}", "--", "MBBI", ";", "--", "Count", ";", "}", "}", "}", "</s>" ]	[ "Delete", "the", "instruction", "OldInst", "and", "everything", "after", "it", ",", "replacing", "it", "with", "an", "unconditional", "branch", "to", "NewDest", "." ]	[ "ARM", "ARM", "ARM", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARMCC::AL", "4", "ARM::t2IT", "1", "4", "1", "1", "1" ]	Thumb2InstrInfo40	ReplaceTailWithBranchTo	ARM	CPU	LLVM	13,998	248	1	[]
[ "<s>", "void", "sparc_split_mem_reg", "(", "rtx", "dest", ",", "rtx", "src", ",", "machine_mode", "mode", ")", "{", "rtx", "word0", "=", "adjust_address", "(", "dest", ",", "mode", ",", "0", ")", ";", "rtx", "word1", "=", "adjust_address", "(", "dest", ",", "mode", ",", "4", ")", ";", "rtx", "high_part", "=", "gen_highpart", "(", "mode", ",", "src", ")", ";", "rtx", "low_part", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "emit_move_insn_1", "(", "word0", ",", "high_part", ")", ";", "emit_move_insn_1", "(", "word1", ",", "low_part", ")", ";", "}", "</s>" ]	[ "Split", "a", "MEM", "<", "--", "REG", "move", "into", "a", "pair", "of", "moves", "in", "MODE", "." ]	[ "sparc", "0", "4" ]	sparc	sparc_split_mem_reg	sparc	CPU	GCC	13,999	72	1	[]

[ "<s>", "Align", "ARMTargetLowering", "::", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";", "return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)5

getABIAlignmentForCallingConv

ARM

CPU

LLVM

13,900

54

1

[]

[ "<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DOUT", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<", "MI", ";", "NumEmitted", "++", ";", "switch", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "ARMII", "::", "FormMask", ")", "{", "default", ":", "{", "assert", "(", "0", "&&", "\"Unhandled instruction encoding format!\"", ")", ";", "break", ";", "}", "case", "ARMII", "::", "Pseudo", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "DPFrm", ":", "case", "ARMII", "::", "DPSoRegFrm", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "LdFrm", ":", "case", "ARMII", "::", "StFrm", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "LdMiscFrm", ":", "case", "ARMII", "::", "StMiscFrm", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "LdStMulFrm", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "MulFrm", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "ExtFrm", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "ArithMiscFrm", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "BrFrm", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "BrMiscFrm", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPUnaryFrm", ":", "case", "ARMII", "::", "VFPBinaryFrm", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPConv1Frm", ":", "case", "ARMII", "::", "VFPConv2Frm", ":", "case", "ARMII", "::", "VFPConv3Frm", ":", "case", "ARMII", "::", "VFPConv4Frm", ":", "case", "ARMII", "::", "VFPConv5Frm", ":", "emitVFPConversionInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPLdStFrm", ":", "emitVFPLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPLdStMulFrm", ":", "emitVFPLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "ARMII", "::", "VFPMiscFrm", ":", "emitMiscInstruction", "(", "MI", ")", ";", "break", ";", "}", "}", "</s>" ]

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "0", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", "ARMII::ArithMiscFrm", "ARMII::BrFrm", "ARMII::BrMiscFrm", "ARMII::VFPUnaryFrm", "ARMII::VFPBinaryFrm", "ARMII::VFPConv1Frm", "ARMII::VFPConv2Frm", "ARMII::VFPConv3Frm", "ARMII::VFPConv4Frm", "ARMII::VFPConv5Frm", "ARMII::VFPLdStFrm", "ARMII::VFPLdStMulFrm", "ARMII::VFPMiscFrm" ]

ARMCodeEmitter7

emitInstruction

ARM

CPU

LLVM

13,901

285

1

[]

[ "<s>", "void", "h8300_swap_into_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", "=", "push", "(", "HARD_FRAME_POINTER_REGNUM", ",", "false", ")", ";", "if", "(", "frame_pointer_needed", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ",", "2", "*", "UNITS_PER_WORD", ")", ")", ";", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "4", ")", ")", ")", ";", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "addr", ")", ";", "if", "(", "REGNO", "(", "addr", ")", "==", "SP_REG", ")", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "GET_MODE_SIZE", "(", "word_mode", ")", ")", ")", ";", "}", "</s>" ]

[ "Move", "ADDR", "into", "er6", "after", "pushing", "its", "old", "value", "onto", "the", "stack", "." ]

[ "h8300", "2", "4" ]

h83005

h8300_swap_into_er6

h8300

MPU

GCC

13,902

100

1

[]

[ "<s>", "bool", "isLegalMaskedStore", "(", "Type", "*", "DataType", ")", "{", "return", "ST", "->", "hasSVE", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo31

isLegalMaskedStore

AArch64

CPU

LLVM

13,903

16

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "BitSize", "=", "8", "*", "OpSize", ";", "return", "isInlineConstant", "(", "APInt", "(", "BitSize", ",", "MO", ".", "getImm", "(", ")", ",", "true", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "SI", "8" ]

SIInstrInfo (3)

isInlineConstant

AMDGPU

GPU

LLVM

13,904

53

1

[]

[ "<s>", "static", "int", "avr_OS_task_function_p", "(", "tree", "func", ")", "{", "return", "avr_lookup_function_attribute1", "(", "func", ",", "\"OS_task\"", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "FUNC", "is", "an", "OS_task", "function", "." ]

[ "avr", "\"OS_task\"" ]

avr

avr_OS_task_function_p

avr

MPU

GCC

13,905

17

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "frv_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Function", "to", "set", "up", "the", "backend", "function", "structure", "." ]

[ "frv" ]

frv

frv_init_machine_status

frv

VLIW

GCC

13,906

18

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isMaskAndCmp0FoldingBeneficial", "(", "const", "Instruction", "&", "AndI", ")", "const", "{", "const", "Value", "*", "Mask", "=", "AndI", ".", "getOperand", "(", "1", ")", ";", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Mask", ")", ")", "{", "if", "(", "CI", "->", "getBitWidth", "(", ")", ">", "64", ")", "return", "false", ";", "int64_t", "ConstVal", "=", "CI", "->", "getZExtValue", "(", ")", ";", "return", "isUInt", "<", "16", ">", "(", "ConstVal", ")", "||", "(", "isUInt", "<", "16", ">", "(", "ConstVal", ">>", "16", ")", "&&", "!", "(", "ConstVal", "&", "0xFFFF", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Return", "if", "the", "target", "supports", "combining", "a", "chain", "like", ":" ]

[ "PowerPC", "PPC", "1", "64", "16", "16", "16", "0xFFFF" ]

PPCISelLowering (2)7

isMaskAndCmp0FoldingBeneficial

PowerPC

CPU

LLVM

13,907

95

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ",", "unsigned", "RequiredVectorWidth", ")", ":", "X86GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "TM", "(", "TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "PreferVectorWidthOverride", "(", "PreferVectorWidthOverride", ")", ",", "RequiredVectorWidth", "(", "RequiredVectorWidth", ")", ",", "In64BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "In32BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "CODE16", ")", ",", "In16BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "CODE16", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ",", "getStackAlignment", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "else", "if", "(", "is64Bit", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "else", "if", "(", "isTargetCOFF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "else", "if", "(", "isTargetDarwin", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "if", "(", "isTargetELF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "X86CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "X86LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "auto", "*", "RBI", "=", "new", "X86RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "RBI", ")", ";", "InstSelector", ".", "reset", "(", "createX86InstructionSelector", "(", "TM", ",", "*", "this", ",", "*", "RBI", ")", ")", ";", "}", "</s>" ]

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget

X86

CPU

LLVM

13,908

293

1

[]

[ "<s>", "static", "void", "nds32_relax_group", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "compute_bb_for_insn", "(", ")", ";", "df_chain_add_problem", "(", "DF_DU_CHAIN", "|", "DF_UD_CHAIN", ")", ";", "df_insn_rescan_all", "(", ")", ";", "df_analyze", "(", ")", ";", "df_set_flags", "(", "DF_DEFER_INSN_RESCAN", ")", ";", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "gcc_assert", "(", "NOTE_P", "(", "insn", ")", ")", ";", "for", "(", "insn", "=", "next_active_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_active_insn", "(", "insn", ")", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_sethi", "&&", "nds32_symbolic_operand", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "0", ")", ",", "SImode", ")", "&&", "!", "nds32_ict_const_p", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "0", ")", ")", ")", "nds32_group_insns", "(", "insn", ")", ";", "else", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tls_ie", ")", "nds32_group_tls_insn", "(", "insn", ")", ";", "else", "if", "(", "TARGET_FPU_SINGLE", "&&", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_move_addr", "&&", "!", "nds32_ict_const_p", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "0", ")", ")", ")", "{", "nds32_group_float_insns", "(", "insn", ")", ";", "}", "}", "else", "if", "(", "CALL_P", "(", "insn", ")", "&&", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tls_desc", ")", "{", "nds32_group_tls_insn", "(", "insn", ")", ";", "}", "}", "df_insn_rescan_all", "(", ")", ";", "df_finish_pass", "(", "false", ")", ";", "free_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "}", "</s>" ]

[ "Group", "the", "relax", "candidate", "instructions", "for", "linker", "." ]

[ "nds32", "0", "0", "0" ]

nds32-relax-opt

nds32_relax_group

nds32

CPU

GCC

13,909

220

1

[]

[ "<s>", "bool", "Z80oldTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "Z80old", "Z80old" ]

Z80oldISelLowering

isOffsetFoldingLegal

Z80old

MPU

LLVM

13,910

15

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC", "::", "B", ":", "case", "PPC", "::", "BLR", ":", "case", "PPC", "::", "BLR8", ":", "case", "PPC", "::", "BCTR", ":", "case", "PPC", "::", "BCTR8", ":", "case", "PPC", "::", "BCTRL", ":", "case", "PPC", "::", "BCTRL8", ":", "return", "true", ";", "}", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BLR8", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]

PPCInstrInfo (3)

isPredicable

PowerPC

CPU

LLVM

13,911

70

1

[]

[ "<s>", "bool", "AMDGPUMachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "(", "MF", ".", "getRegInfo", "(", ")", ")", ";", "initFallthroughMap", "(", "MF", ")", ";", "checkRegOnlyPHIInputs", "(", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"----STRUCTURIZER START----\\n\"", ")", ";", "DEBUG", "(", "MF", ".", "dump", "(", ")", ")", ";", "Regions", "=", "&", "(", "getAnalysis", "<", "MachineRegionInfoPass", ">", "(", ")", ".", "getRegionInfo", "(", ")", ")", ";", "DEBUG", "(", "Regions", "->", "dump", "(", ")", ")", ";", "RegionMRT", "*", "RTree", "=", "MRT", "::", "buildMRT", "(", "MF", ",", "Regions", ",", "TII", ",", "MRI", ")", ";", "setRegionMRT", "(", "RTree", ")", ";", "initializeSelectRegisters", "(", "RTree", ",", "0", ",", "MRI", ",", "TII", ")", ";", "DEBUG", "(", "RTree", "->", "dump", "(", "TRI", ")", ")", ";", "bool", "result", "=", "structurizeRegions", "(", "RTree", ",", "true", ")", ";", "delete", "RTree", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"----STRUCTURIZER END----\\n\"", ")", ";", "initFallthroughMap", "(", "MF", ")", ";", "return", "result", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"----STRUCTURIZER START----\\n\"", "0", "\"----STRUCTURIZER END----\\n\"" ]

AMDGPUMachineCFGStructurizer15

runOnMachineFunction

AMDGPU

GPU

LLVM

13,912

181

1

[]

[ "<s>", "const", "MipsMCSymbolRefExpr", "*", "MipsMCSymbolRefExpr", "::", "Create", "(", "VariantKind", "Kind", ",", "const", "MCSymbol", "*", "Symbol", ",", "int", "Offset", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MipsMCSymbolRefExpr", "(", "Kind", ",", "Symbol", ",", "Offset", ")", ";", "}", "</s>" ]

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsMCSymbolRefExpr

Create

Mips

CPU

LLVM

13,913

38

1

[]

[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL", ")", ";", "OPCODE", "(", "PCREL_WRAPPER", ")", ";", "OPCODE", "(", "PCREL_OFFSET", ")", ";", "OPCODE", "(", "IABS", ")", ";", "OPCODE", "(", "ICMP", ")", ";", "OPCODE", "(", "FCMP", ")", ";", "OPCODE", "(", "TM", ")", ";", "OPCODE", "(", "BR_CCMASK", ")", ";", "OPCODE", "(", "SELECT_CCMASK", ")", ";", "OPCODE", "(", "ADJDYNALLOC", ")", ";", "OPCODE", "(", "EXTRACT_ACCESS", ")", ";", "OPCODE", "(", "UMUL_LOHI64", ")", ";", "OPCODE", "(", "SDIVREM64", ")", ";", "OPCODE", "(", "UDIVREM32", ")", ";", "OPCODE", "(", "UDIVREM64", ")", ";", "OPCODE", "(", "MVC", ")", ";", "OPCODE", "(", "MVC_LOOP", ")", ";", "OPCODE", "(", "NC", ")", ";", "OPCODE", "(", "NC_LOOP", ")", ";", "OPCODE", "(", "OC", ")", ";", "OPCODE", "(", "OC_LOOP", ")", ";", "OPCODE", "(", "XC", ")", ";", "OPCODE", "(", "XC_LOOP", ")", ";", "OPCODE", "(", "CLC", ")", ";", "OPCODE", "(", "CLC_LOOP", ")", ";", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "STPCPY", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "SERIALIZE", ")", ";", "OPCODE", "(", "TBEGIN", ")", ";", "OPCODE", "(", "TBEGIN_NOFLOAT", ")", ";", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "ATOMIC_SWAPW", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_ADD", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_SUB", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_AND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_OR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_XOR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_NAND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MAX", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_UMIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_UMAX", ")", ";", "OPCODE", "(", "ATOMIC_CMP_SWAPW", ")", ";", "OPCODE", "(", "PREFETCH", ")", ";", "}", "return", "nullptr", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering35

getTargetNodeName

SystemZ

CPU

LLVM

13,914

262

1

[]

[ "<s>", "int", "vfp3_const_double_for_bits", "(", "rtx", "operand", ")", "{", "REAL_VALUE_TYPE", "r0", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "operand", ")", ")", "return", "0", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r0", ",", "operand", ")", ";", "if", "(", "exact_real_truncate", "(", "DFmode", ",", "&", "r0", ")", ")", "{", "HOST_WIDE_INT", "value", "=", "real_to_integer", "(", "&", "r0", ")", ";", "value", "=", "value", "&", "0xffffffff", ";", "if", "(", "(", "value", "!=", "0", ")", "&&", "(", "(", "value", "&", "(", "value", "-", "1", ")", ")", "==", "0", ")", ")", "return", "int_log2", "(", "value", ")", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "If", "X", "is", "a", "CONST_DOUBLE", "with", "a", "value", "that", "is", "a", "power", "of", "2", "whose", "log2", "is", "in", "[", "1", ",", "32", "]", ",", "return", "that", "log2", ".", "Otherwise", "return", "-1", ".", "This", "is", "used", "in", "the", "patterns", "for", "vcvt.s32.f32", "floating-point", "to", "fixed-point", "conversions", "." ]

[ "arm", "0", "0xffffffff", "0", "1", "0", "0" ]

arm4

vfp3_const_double_for_bits

arm

CPU

GCC

13,915

87

1

[]

[ "<s>", "static", "unsigned", "feature_count", "(", "const", "arm_feature_set", "*", "set", ")", "{", "return", "(", "bit_count", "(", "ARM_FSET_CPU1", "(", "*", "set", ")", ")", "+", "bit_count", "(", "ARM_FSET_CPU2", "(", "*", "set", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "features", "in", "feature-set", "SET", "." ]

[ "arm" ]

arm5

feature_count

arm

CPU

GCC

13,916

32

1

[]

[ "<s>", "void", "mt_expand_prologue", "(", "void", ")", "{", "rtx", "size_rtx", ",", "insn", ";", "unsigned", "int", "frame_size", ";", "if", "(", "mt_interrupt_function_p", "(", "current_function_decl", ")", ")", "{", "interrupt_handler", "=", "1", ";", "if", "(", "cfun", "->", "machine", ")", "cfun", "->", "machine", "->", "interrupt_handler", "=", "1", ";", "}", "mt_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", "mt_debug_stack", "(", "&", "current_frame_info", ")", ";", "frame_size", "=", "current_frame_info", ".", "total_size", ";", "if", "(", "CONST_OK_FOR_LETTER_P", "(", "frame_size", ",", "'O'", ")", ")", "size_rtx", "=", "GEN_INT", "(", "frame_size", ")", ";", "else", "{", "gcc_assert", "(", "!", "interrupt_handler", ")", ";", "size_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "GPR_R9", ")", ";", "insn", "=", "emit_move_insn", "(", "size_rtx", ",", "GEN_INT", "(", "frame_size", "&", "0xffff0000", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_iorsi3", "(", "size_rtx", ",", "size_rtx", ",", "GEN_INT", "(", "frame_size", "&", "0x0000ffff", ")", ")", ")", ";", "}", "if", "(", "frame_size", ")", "{", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "SImode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "reg_size", "!=", "0", "&&", "!", "CONST_OK_FOR_LETTER_P", "(", "frame_size", ",", "'O'", ")", ")", "emit_insn", "(", "gen_addsi3", "(", "size_rtx", ",", "size_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "mt_emit_save_fp", "(", "FROM_PROCESSOR_TO_MEM", ",", "current_frame_info", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "emit_move_insn", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "}", "mt_emit_save_regs", "(", "FROM_PROCESSOR_TO_MEM", ",", "current_frame_info", ")", ";", "if", "(", "profile_flag", ")", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "</s>" ]

[ "Generate", "prologue", "code", "." ]

[ "mt", "1", "1", "0xffff0000", "0x0000ffff", "1", "0", "1" ]

mt

mt_expand_prologue

mt

CPU

GCC

13,917

269

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isBranch", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo

isBranch

Hexagon

DSP

LLVM

13,918

24

1

[]

[ "<s>", "bool", "Mips16HardFloat", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Run on Module Mips16HardFloat\\n\"", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "E", ";", "++", "F", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "\"nomips16\"", ")", "&&", "F", "->", "hasFnAttribute", "(", "\"use-soft-float\"", ")", ")", "{", "removeUseSoftFloat", "(", "*", "F", ")", ";", "continue", ";", "}", "if", "(", "F", "->", "isDeclaration", "(", ")", "||", "F", "->", "hasFnAttribute", "(", "\"mips16_fp_stub\"", ")", "||", "F", "->", "hasFnAttribute", "(", "\"nomips16\"", ")", ")", "continue", ";", "Modified", "|=", "fixupFPReturnAndCall", "(", "*", "F", ",", "&", "M", ",", "TM", ")", ";", "FPParamVariant", "V", "=", "whichFPParamVariantNeeded", "(", "*", "F", ")", ";", "if", "(", "V", "!=", "NoSig", ")", "{", "Modified", "=", "true", ";", "createFPFnStub", "(", "F", ",", "&", "M", ",", "V", ",", "TM", ")", ";", "}", "}", "return", "Modified", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "Mips", "Mips", "\"Run on Module Mips16HardFloat\\n\"", "\"nomips16\"", "\"use-soft-float\"", "\"mips16_fp_stub\"", "\"nomips16\"" ]

Mips16HardFloat13

runOnModule

Mips

CPU

LLVM

13,919

154

1

[]

[ "<s>", "bool", "DLXInstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", "possible", "." ]

[ "DLX", "DLX" ]

DLXInstrInfo

optimizeCompareInstr

DLX

CPU

LLVM

13,920

32

1

[]

[ "<s>", "int", "frv_emit_scc", "(", "enum", "rtx_code", "test", ",", "rtx", "target", ")", "{", "rtx", "set", ";", "rtx", "test_rtx", ";", "rtx", "clobber", ";", "rtx", "cr_reg", ";", "rtx", "cc_reg", "=", "frv_emit_comparison", "(", "test", ",", "frv_compare_op0", ",", "frv_compare_op1", ")", ";", "test_rtx", "=", "gen_rtx_fmt_ee", "(", "test", ",", "SImode", ",", "cc_reg", ",", "const0_rtx", ")", ";", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "test_rtx", ")", ";", "cr_reg", "=", "(", "(", "TARGET_ALLOC_CC", ")", "?", "gen_reg_rtx", "(", "CC_CCRmode", ")", ":", "gen_rtx_REG", "(", "CC_CCRmode", ",", "(", "(", "GET_MODE", "(", "cc_reg", ")", "==", "CC_FPmode", ")", "?", "FCR_FIRST", ":", "ICR_FIRST", ")", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "cr_reg", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "set", ",", "clobber", ")", ")", ")", ";", "return", "TRUE", ";", "}", "</s>" ]

[ "Emit", "code", "to", "set", "a", "gpr", "to", "1/0", "based", "on", "a", "comparison", ".", "The", "comparison", "operands", "were", "previously", "stored", "in", "frv_compare_op0", "and", "frv_compare_op1", "." ]

[ "frv", "2" ]

frv2

frv_emit_scc

frv

VLIW

GCC

13,921

122

1

[]

[ "<s>", "bool", "canReach", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "const", "{", "assert", "(", "inRegion", "(", "From", ")", "&&", "inRegion", "(", "To", ")", ")", ";", "auto", "I", "=", "Reachable", ".", "find", "(", "From", ")", ";", "if", "(", "I", "==", "Reachable", ".", "end", "(", ")", ")", "return", "false", ";", "return", "I", "->", "second", ".", "count", "(", "To", ")", ";", "}", "</s>" ]

[ "If", "the", "function", "represented", "by", "this", "possition", "can", "reach", "Fn", "." ]

[ "WebAssembly" ]

WebAssemblyFixIrreducibleControlFlow1

canReach

WebAssembly

Virtual ISA

LLVM

13,922

60

1

[]

[ "<s>", "void", "OrderedRegisterList", "::", "remove", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "std", "::", "lower_bound", "(", "Seq", ".", "begin", "(", ")", ",", "Seq", ".", "end", "(", ")", ",", "VR", ",", "Ord", ")", ";", "assert", "(", "L", "!=", "Seq", ".", "end", "(", ")", ")", ";", "Seq", ".", "erase", "(", "L", ")", ";", "}", "</s>" ]

[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]

[ "Hexagon" ]

HexagonGenInsert (2)

remove

Hexagon

DSP

LLVM

13,923

52

1

[]

[ "<s>", "static", "int", "tilegx_compare_multipliers", "(", "const", "void", "*", "key", ",", "const", "void", "*", "t", ")", "{", "long", "long", "delta", "=", "(", "*", "(", "const", "long", "long", "*", ")", "key", "-", "(", "(", "const", "struct", "tilegx_multiply_insn_seq", "*", ")", "t", ")", "->", "multiplier", ")", ";", "return", "(", "delta", "<", "0", ")", "?", "-", "1", ":", "(", "delta", ">", "0", ")", ";", "}", "</s>" ]

[ "bsearch", "helper", "function", "." ]

[ "tilegx", "0", "1", "0" ]

tilegx

tilegx_compare_multipliers

tilegx

VLIW

GCC

13,924

59

1

[]

[ "<s>", "bool", "SystemZElimCompare", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "CompleteCCUsers", "=", "!", "isCCLiveOut", "(", "MBB", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "CCUsers", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "--", "MBBI", ";", "if", "(", "CompleteCCUsers", "&&", "(", "MI", "->", "isCompare", "(", ")", "||", "isLoadAndTestAsCmp", "(", "MI", ")", ")", "&&", "(", "optimizeCompareZero", "(", "MI", ",", "CCUsers", ")", "||", "fuseCompareAndBranch", "(", "MI", ",", "CCUsers", ")", ")", ")", "{", "++", "MBBI", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "CCUsers", ".", "clear", "(", ")", ";", "continue", ";", "}", "Reference", "CCRefs", "(", "getRegReferences", "(", "MI", ",", "SystemZ", "::", "CC", ")", ")", ";", "if", "(", "CCRefs", ".", "Def", ")", "{", "CCUsers", ".", "clear", "(", ")", ";", "CompleteCCUsers", "=", "true", ";", "}", "if", "(", "CompleteCCUsers", "&&", "CCRefs", ".", "Use", ")", "CCUsers", ".", "push_back", "(", "MI", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "SystemZ", "SystemZ", "4", "SystemZ::CC" ]

SystemZElimCompare

processBlock

SystemZ

CPU

LLVM

13,925

169

1

[]

[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ",", "const", "SplitArgTy", "&", "PerformArgSplit", ")", "const", "{", "const", "ARMTargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "4", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "0", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "1", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "0", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "SplitTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "bool", "NeedsConsecutiveRegisters", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "SplitTy", ",", "F", "->", "getCallingConv", "(", ")", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "if", "(", "NeedsConsecutiveRegisters", ")", "{", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "if", "(", "i", "==", "e", "-", "1", ")", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";", "}", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "}", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "*", "8", ")", ";", "}", "</s>" ]

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "ARM", "ARM", "ARM", "ARM", "4", "4", "0", "1", "0", "0", "1", "0", "8" ]

ARMCallLowering26

splitToValueTypes

ARM

CPU

LLVM

13,926

375

1

[]

[ "<s>", "bool", "HexagonCallFrameInformation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "HFI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", "NeedCFI", "=", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", "(", ")", ";", "if", "(", "!", "NeedCFI", ")", "return", "false", ";", "HFI", ".", "insertCFIInstructions", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonFrameLowering (2)3

runOnMachineFunction

Hexagon

DSP

LLVM

13,927

70

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "nullptr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "}", "</s>" ]

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "LC2200", "0" ]

LC2200AsmParser

addExpr

LC2200

CPU

LLVM

13,928

78

1

[]

[ "<s>", "static", "int", "ix86_count_insn_bb", "(", "basic_block", "bb", ")", "{", "rtx_insn", "*", "insn", ";", "int", "insn_count", "=", "0", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "ANY_RETURN_P", "(", "PATTERN", "(", "insn", ")", ")", ")", "break", ";", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", ")", "{", "insn_count", "++", ";", "if", "(", "insn_count", ">=", "4", ")", "return", "insn_count", ";", "}", "}", "return", "insn_count", ";", "}", "</s>" ]

[ "Count", "the", "minimum", "number", "of", "instructions", "in", "BB", ".", "Return", "4", "if", "the", "number", "of", "instructions", ">", "=", "4", "." ]

[ "i386", "0", "4" ]

i386

ix86_count_insn_bb

i386

CPU

GCC

13,929

87

1

[]

[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_m", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_A", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "RI5CY", "RISCV" ]

RISCVISelDAGToDAG

SelectInlineAsmMemoryOperand

RI5CY

CPU

LLVM

13,930

67

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "requestsDoubleOperand", "(", "Name", ")", ")", "{", "setFpFormat", "(", "FP_FORMAT_D", ")", ";", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "}", "else", "{", "setDefaultFpFormat", "(", ")", ";", "size_t", "Start", "=", "0", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "size_t", "Dot", "=", "Name", ".", "find", "(", "'.'", ",", "Next", "+", "1", ")", ";", "StringRef", "Format", "=", "Name", ".", "slice", "(", "Next", ",", "Dot", ")", ";", "if", "(", "Dot", "==", "StringRef", "::", "npos", ")", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Format", ",", "NameLoc", ")", ")", ";", "else", "{", "if", "(", "Name", ".", "startswith", "(", "\"c.\"", ")", ")", "{", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "\".\"", ",", "NameLoc", ")", ")", ";", "int", "Cc", "=", "ConvertCcString", "(", "Format", ")", ";", "if", "(", "Cc", "==", "-", "1", ")", "{", "return", "Error", "(", "NameLoc", ",", "\"Invalid conditional code\"", ")", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Cc", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "E", ")", ")", ";", "}", "else", "{", "return", "parseMathOperation", "(", "Name", ",", "NameLoc", ",", "Operands", ")", ";", "}", "Format", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Format", ",", "NameLoc", ")", ")", ";", "}", "setFpFormat", "(", "Format", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "MipsOperand::CreateToken", "0", "MipsOperand::CreateToken", "1", "MipsOperand::CreateToken", "\"c.\"", "MipsOperand::CreateToken", "\".\"", "1", "\"Invalid conditional code\"", "MipsOperand::CreateImm", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]

MipsAsmParser33

ParseInstruction

Mips

CPU

LLVM

13,931

451

1

[]

[ "<s>", "static", "bool", "mips_get_unaligned_mem", "(", "rtx", "*", "op", ",", "unsigned", "int", "width", ",", "int", "bitpos", ",", "rtx", "*", "left", ",", "rtx", "*", "right", ")", "{", "rtx", "first", ",", "last", ";", "if", "(", "!", "MEM_P", "(", "*", "op", ")", ")", "return", "false", ";", "if", "(", "width", "!=", "32", "&&", "(", "!", "TARGET_64BIT", "||", "width", "!=", "64", ")", ")", "return", "false", ";", "if", "(", "bitpos", "%", "BITS_PER_UNIT", "!=", "0", ")", "return", "false", ";", "if", "(", "MEM_ALIGN", "(", "*", "op", ")", ">=", "width", ")", "return", "false", ";", "*", "op", "=", "adjust_address", "(", "*", "op", ",", "BLKmode", ",", "0", ")", ";", "set_mem_size", "(", "*", "op", ",", "GEN_INT", "(", "width", "/", "BITS_PER_UNIT", ")", ")", ";", "first", "=", "adjust_address", "(", "*", "op", ",", "QImode", ",", "0", ")", ";", "last", "=", "adjust_address", "(", "*", "op", ",", "QImode", ",", "width", "/", "BITS_PER_UNIT", "-", "1", ")", ";", "if", "(", "TARGET_BIG_ENDIAN", ")", "*", "left", "=", "first", ",", "*", "right", "=", "last", ";", "else", "*", "left", "=", "last", ",", "*", "right", "=", "first", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "possible", "to", "use", "left/right", "accesses", "for", "a", "bitfield", "of", "WIDTH", "bits", "starting", "BITPOS", "bits", "into", "*", "OP", ".", "When", "returning", "true", ",", "update", "*", "OP", ",", "*", "LEFT", "and", "*", "RIGHT", "as", "follows", ":", "*", "OP", "is", "a", "BLKmode", "reference", "to", "the", "whole", "field", ".", "*", "LEFT", "is", "a", "QImode", "reference", "to", "the", "first", "byte", "if", "big", "endian", "or", "the", "last", "byte", "if", "little", "endian", ".", "This", "address", "can", "be", "used", "in", "the", "left-side", "instructions", "(", "lwl", ",", "swl", ",", "ldl", ",", "sdl", ")", ".", "*", "RIGHT", "is", "a", "QImode", "reference", "to", "the", "opposite", "end", "of", "the", "field", "and", "can", "be", "used", "in", "the", "patterning", "right-side", "instruction", "." ]

[ "mips", "32", "64", "0", "0", "0", "1" ]

mips3

mips_get_unaligned_mem

mips

CPU

GCC

13,932

166

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "unsigned", "VF", ")", "{", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(", "Args", ",", "VF", ")", ";", "}", "</s>" ]

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instructions", "unique", "non-constant", "operands", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo

getOperandsScalarizationOverhead

Hexagon

DSP

LLVM

13,933

28

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM" ]

ARMTargetMachine94

addPreISel

ARM

CPU

LLVM

13,934

41

1

[]

[ "<s>", "static", "int", "add_sp_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "single_set", "(", "insn", ")", ")", "return", "0", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "pat", ")", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "SET_DEST", "(", "pat", ")", ")", "!=", "SP_REGNO", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "!=", "PLUS", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "0", ")", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "0", ")", ")", "!=", "SP_REGNO", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "0", ";", "return", "INTVAL", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "1", ")", ")", ";", "}", "</s>" ]

[ "If", "this", "insn", "adjusts", "the", "stack", ",", "return", "the", "adjustment", ",", "else", "return", "zero", "." ]

[ "mep", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1" ]

mep

add_sp_insn_p

mep

CPU

GCC

13,935

150

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "Z80TargetMachine", "::", "getObjFileLowering", "(", ")", "const", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Z80", "Z80" ]

Z80TargetMachine (3)

getObjFileLowering

Z80

MPU

LLVM

13,936

19

1

[]

[ "<s>", "unsigned", "ValueEnumerator", "::", "getValueID", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "auto", "*", "MD", "=", "dyn_cast", "<", "MetadataAsValue", ">", "(", "V", ")", ")", "return", "getMetadataID", "(", "MD", "->", "getMetadata", "(", ")", ")", ";", "ValueMapType", "::", "const_iterator", "I", "=", "ValueMap", ".", "find", "(", "V", ")", ";", "assert", "(", "I", "!=", "ValueMap", ".", "end", "(", ")", "&&", "\"Value not in slotcalculator!\"", ")", ";", "return", "I", "->", "second", "-", "1", ";", "}", "</s>" ]

[ "Return", "an", "ID", "for", "the", "concrete", "type", "of", "this", "object", "." ]

[ "DirectX", "\"Value not in slotcalculator!\"", "1" ]

DXILValueEnumerator

getValueID

DirectX

Virtual ISA

LLVM

13,937

69

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "OR1K" ]

OR1KAsmParser1

isMem

OR1K

CPU

LLVM

13,938

13

1

[]

[ "<s>", "static", "bool", "aarch64_register_saved_on_entry", "(", "int", "regno", ")", "{", "return", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ">=", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "register", "REGNO", "is", "saved", "on", "entry", "to", "the", "current", "function", "." ]

[ "aarch64", "0" ]

aarch642

aarch64_register_saved_on_entry

aarch64

CPU

GCC

13,939

23

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createWebAssemblyOptimizeReturned", "(", ")", ")", ";", "if", "(", "EnableEmExceptionHandling", ")", "addPass", "(", "createWebAssemblyLowerEmscriptenExceptions", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine1

addIRPasses

WebAssembly

Virtual ISA

LLVM

13,940

70

1

[]

[ "<s>", "void", "PIC16RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "PIC16", "PIC16" ]

PIC16RegisterInfo

eliminateFrameIndex

PIC16

MPU

LLVM

13,941

20

1

[]

[ "<s>", "TargetTransformInfo", "SPIRVTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "SPIRVTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "SPIRV", "SPIRV", "SPIRV" ]

SPIRVTargetMachine1

getTargetTransformInfo

SPIRV

Virtual ISA

LLVM

13,942

23

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "tGPRRegisterClass", ")", ";", "else", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "GPRRegisterClass", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "GPRRegisterClass", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "SPRRegisterClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "DPRRegisterClass", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "ARM", "::", "QPRRegisterClass", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "\"{cc}\"", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "ARM", "::", "CPSR", ")", ",", "ARM", "::", "CCRRegisterClass", ")", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegisterClass", "0U", "ARM::GPRRegisterClass", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "64", "0U", "ARM::DPRRegisterClass", "128", "0U", "ARM::QPRRegisterClass", "\"{cc}\"", "ARM::CPSR", "ARM::CCRRegisterClass" ]

ARMISelLowering131

getRegForInlineAsmConstraint

ARM

CPU

LLVM

13,943

207

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "InConstantPool", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "Mips", "::", "CONSTPOOL_ENTRY", ")", "{", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";", "InConstantPool", "=", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Mips", "::", "CONSTPOOL_ENTRY", ")", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "if", "(", "!", "InConstantPool", ")", "{", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "InConstantPool", "=", "true", ";", "}", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "OutStreamer", ",", "&", "*", "I", ")", ")", "continue", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "I", ",", "TmpInst0", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst0", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1" ]

MipsAsmPrinter85

EmitInstruction

Mips

CPU

LLVM

13,944

262

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begin", "(", ")", ",", "E", "=", "MBBI", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "!", "Register", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", "&&", "I", "->", "isUse", "(", ")", "&&", "RI", ".", "isPhysRegLiveAcrossClauses", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]

[ "AMDGPU", "R600" ]

R600InstrInfo12

isLegalToSplitMBBAt

AMDGPU

GPU

LLVM

13,945

90

1

[]

[ "<s>", "static", "bool", "ix86_flags_dependent", "(", "rtx_insn", "*", "insn", ",", "rtx_insn", "*", "dep_insn", ",", "enum", "attr_type", "insn_type", ")", "{", "rtx", "set", ",", "set2", ";", "if", "(", "insn_type", "!=", "TYPE_SETCC", "&&", "insn_type", "!=", "TYPE_ICMOV", "&&", "insn_type", "!=", "TYPE_FCMOV", "&&", "insn_type", "!=", "TYPE_IBR", ")", "return", "false", ";", "if", "(", "(", "set", "=", "single_set", "(", "dep_insn", ")", ")", "!=", "0", ")", "{", "set", "=", "SET_DEST", "(", "set", ")", ";", "set2", "=", "NULL_RTX", ";", "}", "else", "if", "(", "GET_CODE", "(", "PATTERN", "(", "dep_insn", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ")", "==", "2", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ",", "0", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ",", "1", ")", ")", "==", "SET", ")", "{", "set", "=", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ",", "0", ")", ")", ";", "set2", "=", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "dep_insn", ")", ",", "0", ",", "0", ")", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "REG_P", "(", "set", ")", "||", "REGNO", "(", "set", ")", "!=", "FLAGS_REG", ")", "return", "false", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "set", ",", "PATTERN", "(", "insn", ")", ")", ")", "return", "false", ";", "if", "(", "set2", "&&", "reg_overlap_mentioned_p", "(", "set2", ",", "PATTERN", "(", "insn", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "A", "subroutine", "of", "ix86_adjust_cost", "--", "return", "TRUE", "iff", "INSN", "reads", "flags", "set", "by", "DEP_INSN", "and", "nothing", "set", "by", "DEP_INSN", "." ]

[ "i386", "0", "0", "2", "0", "0", "0", "1", "0", "0", "0", "0" ]

i3864

ix86_flags_dependent

i386

CPU

GCC

13,946

223

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "8", "||", "Size", "==", "16", ")", "return", "AtomicExpansionKind", "::", "MaskedIntrinsic", ";", "return", "AtomicExpansionKind", "::", "None", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "RISCV", "RISCV", "8", "16" ]

RISCVISelLowering

shouldExpandAtomicCmpXchgInIR

RISCV

CPU

LLVM

13,947

51

1

[]

[ "<s>", "Register", "Z80RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Z80", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Z80", "Z80", "Z80::SP" ]

Z80RegisterInfo (2)

getFrameRegister

Z80

MPU

LLVM

13,948

18

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineModuleInfo", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86RetpolineThunks1

getAnalysisUsage

X86

CPU

LLVM

13,949

29

1

[]

[ "<s>", "void", "m32c_output_reg_push", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s", ",", "\"\\tpushc\\tflg\\n\"", ")", ";", "else", "fprintf", "(", "s", ",", "\"\\tpush.%c\\t%s\"", ",", "\" bwll\"", "[", "reg_push_size", "(", "regno", ")", "]", ",", "reg_names", "[", "regno", "]", ")", ";", "}", "</s>" ]

[ "Implements", "ASM_OUTPUT_REG_PUSH", ".", "Control", "registers", "are", "pushed", "differently", "than", "general", "registers", "." ]

[ "m32c", "\"\\tpushc\\tflg\\n\"", "\"\\tpush.%c\\t%s\"", "\" bwll\"" ]

m32c2

m32c_output_reg_push

m32c

MPU

GCC

13,950

46

1

[]

[ "<s>", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "unsigned", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "const", "struct", "riscv_builtin_description", "*", "d", "=", "&", "riscv_builtins", "[", "fcode", "]", ";", "switch", "(", "d", "->", "builtin_type", ")", "{", "case", "RISCV_BUILTIN_DIRECT", ":", "return", "riscv_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "true", ")", ";", "case", "RISCV_BUILTIN_DIRECT_NO_TARGET", ":", "return", "riscv_expand_builtin_direct", "(", "d", "->", "icode", ",", "target", ",", "exp", ",", "false", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]

[ "riscv", "0" ]

riscv-builtins2

riscv_expand_builtin

riscv

CPU

GCC

13,951

103

1

[]

[ "<s>", "void", "output_push_multiple", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "buf", "[", "80", "]", ";", "int", "ok", ";", "ok", "=", "push_multiple_operation", "(", "PATTERN", "(", "insn", ")", ",", "VOIDmode", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "first_dreg_to_save", "==", "8", ")", "sprintf", "(", "buf", ",", "\"[--sp] = ( p5:%d );\\n\"", ",", "first_preg_to_save", ")", ";", "else", "if", "(", "first_preg_to_save", "==", "6", ")", "sprintf", "(", "buf", ",", "\"[--sp] = ( r7:%d );\\n\"", ",", "first_dreg_to_save", ")", ";", "else", "sprintf", "(", "buf", ",", "\"[--sp] = ( r7:%d, p5:%d );\\n\"", ",", "first_dreg_to_save", ",", "first_preg_to_save", ")", ";", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "}", "</s>" ]

[ "Emit", "assembly", "code", "for", "one", "multi-register", "push", "described", "by", "INSN", ",", "with", "operands", "in", "OPERANDS", "." ]

[ "bfin", "80", "8", "\"[--sp] = ( p5:%d );\\n\"", "6", "\"[--sp] = ( r7:%d );\\n\"", "\"[--sp] = ( r7:%d, p5:%d );\\n\"" ]

bfin2

output_push_multiple

bfin

DSP

GCC

13,952

88

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", ";", "case", "Mips", "::", "JALR", ":", "case", "Mips", "::", "JALRPseudo", ":", "case", "Mips", "::", "JALR64", ":", "case", "Mips", "::", "JALR64Pseudo", ":", "case", "Mips", "::", "JALR16_MM", ":", "case", "Mips", "::", "JALRC16_MMR6", ":", "case", "Mips", "::", "TAILCALLREG", ":", "case", "Mips", "::", "TAILCALLREG64", ":", "case", "Mips", "::", "TAILCALLR6REG", ":", "case", "Mips", "::", "TAILCALL64R6REG", ":", "case", "Mips", "::", "TAILCALLREG_MM", ":", "case", "Mips", "::", "TAILCALLREG_MMR6", ":", "{", "if", "(", "!", "EmitJalrReloc", "||", "Subtarget", ".", "inMips16Mode", "(", ")", "||", "!", "isPositionIndependent", "(", ")", "||", "Node", "->", "getNumOperands", "(", ")", "<", "1", "||", "Node", "->", "getOperand", "(", "0", ")", ".", "getNumOperands", "(", ")", "<", "2", ")", "{", "return", ";", "}", "const", "SDValue", "TargetAddr", "=", "Node", "->", "getOperand", "(", "0", ")", ".", "getOperand", "(", "1", ")", ";", "StringRef", "Sym", ";", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast_or_null", "<", "const", "GlobalAddressSDNode", ">", "(", "TargetAddr", ")", ")", "{", "if", "(", "!", "isa", "<", "Function", ">", "(", "G", "->", "getGlobal", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Not adding R_MIPS_JALR against data symbol \"", "<<", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "return", ";", "}", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "}", "else", "if", "(", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast_or_null", "<", "const", "ExternalSymbolSDNode", ">", "(", "TargetAddr", ")", ")", "{", "Sym", "=", "ES", "->", "getSymbol", "(", ")", ";", "}", "if", "(", "Sym", ".", "empty", "(", ")", ")", "return", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MCSymbol", "*", "S", "=", "MF", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Sym", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Adding R_MIPS_JALR against \"", "<<", "Sym", "<<", "\"\\n\"", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateMCSymbol", "(", "S", ",", "MipsII", "::", "MO_JALR", ")", ")", ";", "}", "}", "}", "</s>" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "Mips", "Mips", "Mips::JALR", "Mips::JALRPseudo", "Mips::JALR64", "Mips::JALR64Pseudo", "Mips::JALR16_MM", "Mips::JALRC16_MMR6", "Mips::TAILCALLREG", "Mips::TAILCALLREG64", "Mips::TAILCALLR6REG", "Mips::TAILCALL64R6REG", "Mips::TAILCALLREG_MM", "Mips::TAILCALLREG_MMR6", "Mips", "1", "0", "2", "0", "1", "\"Not adding R_MIPS_JALR against data symbol \"", "\"\\n\"", "\"Adding R_MIPS_JALR against \"", "\"\\n\"", "MipsII::MO_JALR" ]

MipsISelLowering107

AdjustInstrPostInstrSelection

Mips

CPU

LLVM

13,953

317

1

[]

[ "<s>", "static", "bool", "mn10300_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "int_size_in_bytes", "(", "type", ")", ">", "8", "||", "int_size_in_bytes", "(", "type", ")", "==", "0", "||", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "mn10300", "8", "0" ]

mn10300

mn10300_return_in_memory

mn10300

MPU

GCC

13,954

37

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Size", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

HexagonConstPropagation

size

Hexagon

DSP

LLVM

13,955

10

1

[]

[ "<s>", "const", "MipsInstrInfo", "*", "MipsInstrInfo", "::", "create", "(", "MipsSubtarget", "&", "STI", ")", "{", "return", "llvm", "::", "createMipsSEInstrInfo", "(", "STI", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsInstrInfo31

create

Mips

CPU

LLVM

13,956

21

1

[]

[ "<s>", "MachineBasicBlock", "*", "HexagonTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "ALLOCA", ":", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "auto", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "addAllocaAdjustInst", "(", "&", "MI", ")", ";", "return", "BB", ";", "}", "default", ":", "llvm_unreachable", "(", "\"Unexpected instr type to insert\"", ")", ";", "}", "}", "</s>" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Hexagon", "Hexagon", "Hexagon::ALLOCA", "Hexagon", "\"Unexpected instr type to insert\"" ]

HexagonISelLowering (2)

EmitInstrWithCustomInserter

Hexagon

DSP

LLVM

13,957

75

1

[]

[ "<s>", "MVT", "MOSTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", ")", "const", "{", "if", "(", "Flags", ".", "isPointer", "(", ")", ")", "return", "MVT", "::", "i16", ";", "return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "CC", ",", "VT", ",", "Flags", ")", ";", "}", "</s>" ]

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "MOS", "MOS", "ISD::ArgFlagsTy", "MVT::i16" ]

MOSISelLowering

getRegisterTypeForCallingConv

MOS

MPU

LLVM

13,958

54

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "*", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "if", "(", "!", "ST", "->", "hasLOB", "(", ")", "||", "DisableLowOverheadLoops", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: Disabled\\n\"", ")", ";", "return", "false", ";", "}", "if", "(", "!", "SE", ".", "hasLoopInvariantBackedgeTakenCount", "(", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: No BETC\\n\"", ")", ";", "return", "false", ";", "}", "const", "SCEV", "*", "BackedgeTakenCount", "=", "SE", ".", "getBackedgeTakenCount", "(", "L", ")", ";", "if", "(", "isa", "<", "SCEVCouldNotCompute", ">", "(", "BackedgeTakenCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: Uncomputable BETC\\n\"", ")", ";", "return", "false", ";", "}", "const", "SCEV", "*", "TripCountSCEV", "=", "SE", ".", "getAddExpr", "(", "BackedgeTakenCount", ",", "SE", ".", "getOne", "(", "BackedgeTakenCount", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "SE", ".", "getUnsignedRangeMax", "(", "TripCountSCEV", ")", ".", "getBitWidth", "(", ")", ">", "32", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: Trip count does not fit into 32bits\\n\"", ")", ";", "return", "false", ";", "}", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "set_loop_iterations", ":", "case", "Intrinsic", "::", "test_set_loop_iterations", ":", "case", "Intrinsic", "::", "loop_decrement", ":", "case", "Intrinsic", "::", "loop_decrement_reg", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARMHWLoops: Bad instruction: \"", "<<", "I", "<<", "\"\\n\"", ")", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "true", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "1", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]

[ "ARM", "ARM", "\"ARMHWLoops: Disabled\\n\"", "\"ARMHWLoops: No BETC\\n\"", "\"ARMHWLoops: Uncomputable BETC\\n\"", "32", "\"ARMHWLoops: Trip count does not fit into 32bits\\n\"", "Intrinsic::set_loop_iterations", "Intrinsic::test_set_loop_iterations", "Intrinsic::loop_decrement", "Intrinsic::loop_decrement_reg", "\"ARMHWLoops: Bad instruction: \"", "\"\\n\"", "1" ]

ARMTargetTransformInfo3

isHardwareLoopProfitable

ARM

CPU

LLVM

13,959

397

1

[]

[ "<s>", "bool", "rs6000_linux_float_exceptions_rounding_supported_p", "(", "void", ")", "{", "if", "(", "OPTION_GLIBC", ")", "return", "true", ";", "else", "return", "TARGET_DF_INSN", ";", "}", "</s>" ]

[ "Implement", "TARGET_FLOAT_EXCEPTIONS_ROUNDING_SUPPORTED_P", "." ]

[ "rs6000" ]

rs6000-linux2

rs6000_linux_float_exceptions_rounding_supported_p

rs6000

CPU

GCC

13,960

18

1

[]

[ "<s>", "int", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "VESubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "VESubtarget", ">", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "VERegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "VEMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "VEMachineFunctionInfo", ">", "(", ")", ";", "bool", "isFixed", "=", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ";", "bool", "UseFP", "=", "true", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "UseFP", "=", "false", ";", "}", "else", "if", "(", "isFixed", ")", "{", "UseFP", "=", "true", ";", "}", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "UseFP", "=", "false", ";", "}", "int64_t", "FrameOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", ";", "if", "(", "UseFP", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FrameOffset", ";", "}", "FrameReg", "=", "VE", "::", "SX11", ";", "return", "FrameOffset", "+", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "}", "</s>" ]

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "VE", "VE", "VE", "VE", "VE", "VE", "VE", "VE::SX11" ]

VEFrameLowering1

getFrameIndexReference

VE

CPU

LLVM

13,961

177

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "*", "CommentStream", ",", "MII", ")", ";", "printInstFlags", "(", "MI", ",", "OS", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]

X86ATTInstPrinter27

printInst

X86

CPU

LLVM

13,962

150

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "Nyuzi" ]

NyuziMCExpr

getKind

Nyuzi

GPU

LLVM

13,963

10

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "const", "MachineOperand", "&", "BaseOp1", ",", "const", "MachineOperand", "&", "BaseOp2", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseOp1", ".", "getParent", "(", ")", ";", "const", "MachineInstr", "&", "SecondLdSt", "=", "*", "BaseOp2", ".", "getParent", "(", ")", ";", "if", "(", "!", "memOpsHaveSameBasePtr", "(", "FirstLdSt", ",", "BaseOp1", ",", "SecondLdSt", ",", "BaseOp2", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "FirstDst", "=", "nullptr", ";", "const", "MachineOperand", "*", "SecondDst", "=", "nullptr", ";", "if", "(", "(", "isMUBUF", "(", "FirstLdSt", ")", "&&", "isMUBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isMTBUF", "(", "FirstLdSt", ")", "&&", "isMTBUF", "(", "SecondLdSt", ")", ")", "||", "(", "isFLAT", "(", "FirstLdSt", ")", "&&", "isFLAT", "(", "SecondLdSt", ")", ")", ")", "{", "const", "unsigned", "MaxGlobalLoadCluster", "=", "6", ";", "if", "(", "NumLoads", ">", "MaxGlobalLoadCluster", ")", "return", "false", ";", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "}", "if", "(", "!", "FirstDst", "||", "!", "SecondDst", ")", "return", "false", ";", "unsigned", "LoadClusterThreshold", "=", "16", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "Register", "Reg", "=", "FirstDst", "->", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "Register", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "return", "(", "NumLoads", "*", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "/", "8", ")", ")", "<=", "LoadClusterThreshold", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "AMDGPU", "SI", "6", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "16", "8" ]

SIInstrInfo131

shouldClusterMemOps

AMDGPU

GPU

LLVM

13,964

365

1

[]

[ "<s>", "static", "void", "maybe_clobber_cond", "(", "rtx", "insn", ",", "int", "clock_var", ")", "{", "int", "n", ",", "idx", ";", "idx", "=", "ss", ".", "jump_cycle_index", ";", "for", "(", "n", "=", "0", ";", "n", "<", "12", ";", "n", "++", ",", "idx", "++", ")", "{", "rtx", "cond", ",", "link", ";", "int", "cycle", ";", "if", "(", "idx", ">=", "12", ")", "idx", "-=", "12", ";", "cycle", "=", "ss", ".", "jump_cycles", "[", "idx", "]", ";", "if", "(", "cycle", "<=", "clock_var", ")", "return", ";", "cond", "=", "ss", ".", "jump_cond", "[", "idx", "]", ";", "if", "(", "cond", "==", "NULL_RTX", ")", "continue", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "ss", ".", "jump_cond", "[", "idx", "]", "=", "NULL_RTX", ";", "continue", ";", "}", "note_stores", "(", "PATTERN", "(", "insn", ")", ",", "clobber_cond_1", ",", "ss", ".", "jump_cond", "+", "idx", ")", ";", "for", "(", "link", "=", "REG_NOTES", "(", "insn", ")", ";", "link", ";", "link", "=", "XEXP", "(", "link", ",", "1", ")", ")", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_INC", ")", "clobber_cond_1", "(", "XEXP", "(", "link", ",", "0", ")", ",", "NULL_RTX", ",", "ss", ".", "jump_cond", "+", "idx", ")", ";", "}", "}", "</s>" ]

[ "Examine", "INSN", ",", "and", "if", "it", "destroys", "the", "conditions", "have", "recorded", "for", "any", "of", "the", "jumps", "in", "flight", ",", "clear", "that", "condition", "so", "that", "we", "do", "n't", "predicate", "any", "more", "insns", ".", "CLOCK_VAR", "helps", "us", "limit", "the", "search", "to", "only", "those", "jumps", "which", "are", "still", "in", "flight", "." ]

[ "c6x", "0", "12", "12", "12", "1", "0" ]

c6x2

maybe_clobber_cond

c6x

VLIW

GCC

13,965

176

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "HexagonISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "HexagonISD", "::", "ALLOCA", ":", "return", "\"HexagonISD::ALLOCA\"", ";", "case", "HexagonISD", "::", "AT_GOT", ":", "return", "\"HexagonISD::AT_GOT\"", ";", "case", "HexagonISD", "::", "AT_PCREL", ":", "return", "\"HexagonISD::AT_PCREL\"", ";", "case", "HexagonISD", "::", "BARRIER", ":", "return", "\"HexagonISD::BARRIER\"", ";", "case", "HexagonISD", "::", "CALL", ":", "return", "\"HexagonISD::CALL\"", ";", "case", "HexagonISD", "::", "CALLnr", ":", "return", "\"HexagonISD::CALLnr\"", ";", "case", "HexagonISD", "::", "CALLR", ":", "return", "\"HexagonISD::CALLR\"", ";", "case", "HexagonISD", "::", "COMBINE", ":", "return", "\"HexagonISD::COMBINE\"", ";", "case", "HexagonISD", "::", "CONST32_GP", ":", "return", "\"HexagonISD::CONST32_GP\"", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", "\"HexagonISD::CONST32\"", ";", "case", "HexagonISD", "::", "CP", ":", "return", "\"HexagonISD::CP\"", ";", "case", "HexagonISD", "::", "DCFETCH", ":", "return", "\"HexagonISD::DCFETCH\"", ";", "case", "HexagonISD", "::", "EH_RETURN", ":", "return", "\"HexagonISD::EH_RETURN\"", ";", "case", "HexagonISD", "::", "EXTRACTU", ":", "return", "\"HexagonISD::EXTRACTU\"", ";", "case", "HexagonISD", "::", "EXTRACTURP", ":", "return", "\"HexagonISD::EXTRACTURP\"", ";", "case", "HexagonISD", "::", "INSERT", ":", "return", "\"HexagonISD::INSERT\"", ";", "case", "HexagonISD", "::", "INSERTRP", ":", "return", "\"HexagonISD::INSERTRP\"", ";", "case", "HexagonISD", "::", "JT", ":", "return", "\"HexagonISD::JT\"", ";", "case", "HexagonISD", "::", "RET_FLAG", ":", "return", "\"HexagonISD::RET_FLAG\"", ";", "case", "HexagonISD", "::", "TC_RETURN", ":", "return", "\"HexagonISD::TC_RETURN\"", ";", "case", "HexagonISD", "::", "VCOMBINE", ":", "return", "\"HexagonISD::VCOMBINE\"", ";", "case", "HexagonISD", "::", "VPACKE", ":", "return", "\"HexagonISD::VPACKE\"", ";", "case", "HexagonISD", "::", "VPACKO", ":", "return", "\"HexagonISD::VPACKO\"", ";", "case", "HexagonISD", "::", "VASL", ":", "return", "\"HexagonISD::VASL\"", ";", "case", "HexagonISD", "::", "VASR", ":", "return", "\"HexagonISD::VASR\"", ";", "case", "HexagonISD", "::", "VLSR", ":", "return", "\"HexagonISD::VLSR\"", ";", "case", "HexagonISD", "::", "VSPLAT", ":", "return", "\"HexagonISD::VSPLAT\"", ";", "case", "HexagonISD", "::", "VEXTRACTW", ":", "return", "\"HexagonISD::VEXTRACTW\"", ";", "case", "HexagonISD", "::", "VINSERTW0", ":", "return", "\"HexagonISD::VINSERTW0\"", ";", "case", "HexagonISD", "::", "VROR", ":", "return", "\"HexagonISD::VROR\"", ";", "case", "HexagonISD", "::", "READCYCLE", ":", "return", "\"HexagonISD::READCYCLE\"", ";", "case", "HexagonISD", "::", "VZERO", ":", "return", "\"HexagonISD::VZERO\"", ";", "case", "HexagonISD", "::", "OP_END", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::NodeType", "HexagonISD::ALLOCA", "\"HexagonISD::ALLOCA\"", "HexagonISD::AT_GOT", "\"HexagonISD::AT_GOT\"", "HexagonISD::AT_PCREL", "\"HexagonISD::AT_PCREL\"", "HexagonISD::BARRIER", "\"HexagonISD::BARRIER\"", "HexagonISD::CALL", "\"HexagonISD::CALL\"", "HexagonISD::CALLnr", "\"HexagonISD::CALLnr\"", "HexagonISD::CALLR", "\"HexagonISD::CALLR\"", "HexagonISD::COMBINE", "\"HexagonISD::COMBINE\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CP", "\"HexagonISD::CP\"", "HexagonISD::DCFETCH", "\"HexagonISD::DCFETCH\"", "HexagonISD::EH_RETURN", "\"HexagonISD::EH_RETURN\"", "HexagonISD::EXTRACTU", "\"HexagonISD::EXTRACTU\"", "HexagonISD::EXTRACTURP", "\"HexagonISD::EXTRACTURP\"", "HexagonISD::INSERT", "\"HexagonISD::INSERT\"", "HexagonISD::INSERTRP", "\"HexagonISD::INSERTRP\"", "HexagonISD::JT", "\"HexagonISD::JT\"", "HexagonISD::RET_FLAG", "\"HexagonISD::RET_FLAG\"", "HexagonISD::TC_RETURN", "\"HexagonISD::TC_RETURN\"", "HexagonISD::VCOMBINE", "\"HexagonISD::VCOMBINE\"", "HexagonISD::VPACKE", "\"HexagonISD::VPACKE\"", "HexagonISD::VPACKO", "\"HexagonISD::VPACKO\"", "HexagonISD::VASL", "\"HexagonISD::VASL\"", "HexagonISD::VASR", "\"HexagonISD::VASR\"", "HexagonISD::VLSR", "\"HexagonISD::VLSR\"", "HexagonISD::VSPLAT", "\"HexagonISD::VSPLAT\"", "HexagonISD::VEXTRACTW", "\"HexagonISD::VEXTRACTW\"", "HexagonISD::VINSERTW0", "\"HexagonISD::VINSERTW0\"", "HexagonISD::VROR", "\"HexagonISD::VROR\"", "HexagonISD::READCYCLE", "\"HexagonISD::READCYCLE\"", "HexagonISD::VZERO", "\"HexagonISD::VZERO\"", "HexagonISD::OP_END" ]

HexagonISelLowering (2)1

getTargetNodeName

Hexagon

DSP

LLVM

13,966

290

1

[]

[ "<s>", "const", "Cpu0Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0TargetMachine

getSubtargetImpl

Cpu0

CPU

LLVM

13,967

13

1

[]

[ "<s>", "bool", "ix86_expand_int_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "x", ",", "cop0", ",", "cop1", ";", "cop0", "=", "operands", "[", "4", "]", ";", "cop1", "=", "operands", "[", "5", "]", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "break", ";", "case", "NE", ":", "case", "LE", ":", "case", "LEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "negate", "=", "true", ";", "break", ";", "case", "GE", ":", "case", "GEU", ":", "code", "=", "reverse_condition", "(", "code", ")", ";", "negate", "=", "true", ";", "case", "LT", ":", "case", "LTU", ":", "code", "=", "swap_condition", "(", "code", ")", ";", "x", "=", "cop0", ",", "cop0", "=", "cop1", ",", "cop1", "=", "x", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "code", "==", "GTU", ")", "{", "switch", "(", "mode", ")", "{", "case", "V4SImode", ":", "{", "rtx", "t1", ",", "t2", ",", "mask", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_subv4si3", "(", "t1", ",", "cop0", ",", "cop1", ")", ")", ";", "mask", "=", "GEN_INT", "(", "-", "0x80000000", ")", ";", "mask", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "gen_rtvec", "(", "4", ",", "mask", ",", "mask", ",", "mask", ",", "mask", ")", ")", ";", "mask", "=", "force_reg", "(", "mode", ",", "mask", ")", ";", "t2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_andv4si3", "(", "t2", ",", "cop0", ",", "mask", ")", ")", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_xorv4si3", "(", "x", ",", "t1", ",", "t2", ")", ")", ";", "code", "=", "GT", ";", "}", "break", ";", "case", "V16QImode", ":", "case", "V8HImode", ":", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", ",", "cop1", ")", ")", ")", ";", "code", "=", "EQ", ";", "negate", "=", "!", "negate", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "cop0", "=", "x", ";", "cop1", "=", "CONST0_RTX", "(", "mode", ")", ";", "}", "x", "=", "ix86_expand_sse_cmp", "(", "operands", "[", "0", "]", ",", "code", ",", "cop0", ",", "cop1", ",", "operands", "[", "1", "+", "negate", "]", ",", "operands", "[", "2", "-", "negate", "]", ")", ";", "ix86_expand_sse_movcc", "(", "operands", "[", "0", "]", ",", "x", ",", "operands", "[", "1", "+", "negate", "]", ",", "operands", "[", "2", "-", "negate", "]", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Expand", "a", "signed", "integral", "vector", "conditional", "move", "." ]

[ "i386", "0", "3", "4", "5", "0x80000000", "4", "0", "1", "2", "0", "1", "2" ]

i3863

ix86_expand_int_vcond

i386

CPU

GCC

13,968

392

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Lanai" ]

LanaiAsmBackend

fixupNeedsRelaxation

Lanai

CPU

LLVM

13,969

24

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "CSKY" ]

CSKYConstantIslandPass

getAnalysisUsage

CSKY

CPU

LLVM

13,970

27

1

[]

[ "<s>", "OperandMatchResultTy", "M88kAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "bool", "Result", "=", "parseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ",", "true", ")", ";", "bool", "PendingErrors", "=", "getParser", "(", ")", ".", "hasPendingError", "(", ")", ";", "getParser", "(", ")", ".", "clearPendingErrors", "(", ")", ";", "if", "(", "PendingErrors", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Result", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";", "}", "</s>" ]

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "M88k", "M88k" ]

M88kAsmParser

tryParseRegister

M88k

MPU

LLVM

13,971

69

1

[]

[ "<s>", "static", "void", "sparc_init_pic_reg", "(", "void", ")", "{", "edge", "entry_edge", ";", "rtx_insn", "*", "seq", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", ")", "return", ";", "start_sequence", "(", ")", ";", "load_got_register", "(", ")", ";", "if", "(", "!", "TARGET_VXWORKS_RTP", ")", "emit_move_insn", "(", "pic_offset_table_rtx", ",", "global_offset_table_rtx", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "entry_edge", "=", "single_succ_edge", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ";", "insert_insn_on_edge", "(", "seq", ",", "entry_edge", ")", ";", "commit_one_edge_insertion", "(", "entry_edge", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_INIT_PIC_REG", "." ]

[ "sparc" ]

sparc7

sparc_init_pic_reg

sparc

CPU

GCC

13,972

76

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI insert wait instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI insert wait instructions\"" ]

SIInsertWaits10

getPassName

R600

GPU

LLVM

13,973

12

1

[]

[ "<s>", "static", "rtx", "sparc_tls_got", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "pic_offset_table_rtx", ";", "}", "if", "(", "TARGET_SUN_TLS", "&&", "TARGET_ARCH32", ")", "{", "load_got_register", "(", ")", ";", "return", "got_register_rtx", ";", "}", "return", "copy_to_reg", "(", "sparc_got", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "Global", "Offset", "Table", "to", "be", "used", "in", "TLS", "mode", "." ]

[ "sparc", "1" ]

sparc

sparc_tls_got

sparc

CPU

GCC

13,974

46

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", ")", ";", "break", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FrameIndex", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FREM", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCEIL", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FTRUNC", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRINT", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FNEARBYINT", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FROUND", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FFLOOR", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ", ":", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "Op", ";", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", "ISD::FROUND", "ISD::FFLOOR", "ISD::SINT_TO_FP", "SI", "ISD::UINT_TO_FP", "ISD::FP_TO_SINT", "SI", "ISD::FP_TO_UINT", "ISD::CTLZ", "ISD::CTLZ_ZERO_UNDEF", "ISD::DYNAMIC_STACKALLOC" ]

AMDGPUISelLowering45

LowerOperation

AMDGPU

GPU

LLVM

13,975

313

1

[]

[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "return", "IsInSmallSection", "(", "TM", ".", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "Ty", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsTargetObjectFile38

IsGlobalInSmallSection

Mips

CPU

LLVM

13,976

127

1

[]

[ "<s>", "static", "enum", "attr_op_type", "sched_attr_op_type", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ",", "bool", "address_p", ")", "{", "rtx", "op", ";", "op", "=", "sched_get_operand", "(", "insn", ",", "opx_p", ")", ";", "if", "(", "op", "==", "NULL", ")", "{", "gcc_assert", "(", "!", "reload_completed", ")", ";", "return", "OP_TYPE_RN", ";", "}", "if", "(", "address_p", ")", "return", "sched_address_type", "(", "QImode", ",", "op", ")", ";", "if", "(", "memory_operand", "(", "op", ",", "VOIDmode", ")", ")", "return", "sched_address_type", "(", "GET_MODE", "(", "op", ")", ",", "XEXP", "(", "op", ",", "0", ")", ")", ";", "if", "(", "register_operand", "(", "op", ",", "VOIDmode", ")", ")", "{", "if", "(", "(", "!", "reload_completed", "&&", "FLOAT_MODE_P", "(", "GET_MODE", "(", "op", ")", ")", ")", "||", "(", "reload_completed", "&&", "FP_REG_P", "(", "op", ")", ")", ")", "return", "OP_TYPE_FPN", ";", "return", "OP_TYPE_RN", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "{", "int", "ival", ";", "ival", "=", "INTVAL", "(", "op", ")", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_ALUQ_L", ":", "if", "(", "IN_RANGE", "(", "ival", ",", "1", ",", "8", ")", "||", "IN_RANGE", "(", "ival", ",", "-", "8", ",", "-", "1", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "case", "TYPE_MOVEQ_L", ":", "if", "(", "USE_MOVQ", "(", "ival", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "case", "TYPE_MOV3Q_L", ":", "if", "(", "valid_mov3q_const", "(", "ival", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IN_RANGE", "(", "ival", ",", "-", "0x8000", ",", "0x7fff", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "E_SFmode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "E_VOIDmode", ":", "case", "E_DFmode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "||", "symbolic_operand", "(", "op", ",", "VOIDmode", ")", "||", "LABEL_P", "(", "op", ")", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "E_QImode", ":", "return", "OP_TYPE_IMM_Q", ";", "case", "E_HImode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "E_SImode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "if", "(", "symbolic_operand", "(", "m68k_unwrap_symbol", "(", "op", ",", "false", ")", ",", "VOIDmode", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "}", "gcc_assert", "(", "!", "reload_completed", ")", ";", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "op", ")", ")", ")", "return", "OP_TYPE_FPN", ";", "return", "OP_TYPE_RN", ";", "}", "</s>" ]

[ "Return", "type", "of", "INSN", "'s", "operand", "X", "(", "if", "OPX_P", ")", "or", "operand", "Y", "(", "if", "!", "OPX_P", ")", ".", "If", "ADDRESS_P", "is", "true", ",", "return", "type", "of", "memory", "location", "operand", "refers", "to", "." ]

[ "m68k", "0", "1", "8", "8", "1", "0x8000", "0x7fff" ]

m68k

sched_attr_op_type

m68k

MPU

GCC

13,977

389

1

[]

[ "<s>", "static", "void", "require_pic_register", "(", "rtx", "pic_reg", ",", "bool", "compute_now", ")", "{", "gcc_assert", "(", "compute_now", "==", "(", "pic_reg", "!=", "NULL_RTX", ")", ")", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", "||", "compute_now", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", "||", "(", "pic_reg", "!=", "NULL_RTX", "&&", "REG_P", "(", "pic_reg", ")", "&&", "GET_MODE", "(", "pic_reg", ")", "==", "Pmode", ")", ")", ";", "if", "(", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "!", "compute_now", "&&", "!", "(", "TARGET_THUMB1", "&&", "arm_pic_register", ">", "LAST_LO_REGNUM", ")", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "pic_reg", ")", "cfun", "->", "machine", "->", "pic_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "arm_pic_register", ")", ";", "if", "(", "current_ir_type", "(", ")", "!=", "IR_GIMPLE", "||", "currently_expanding_to_rtl", ")", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "}", "else", "{", "rtx_insn", "*", "seq", ",", "*", "insn", ";", "if", "(", "pic_reg", "==", "NULL_RTX", ")", "pic_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "pic_reg", ")", "cfun", "->", "machine", "->", "pic_reg", "=", "pic_reg", ";", "if", "(", "current_ir_type", "(", ")", "!=", "IR_GIMPLE", "||", "currently_expanding_to_rtl", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_THUMB1", "&&", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "arm_pic_register", ">", "LAST_LO_REGNUM", "&&", "!", "compute_now", ")", "emit_move_insn", "(", "cfun", "->", "machine", "->", "pic_reg", ",", "gen_rtx_REG", "(", "Pmode", ",", "arm_pic_register", ")", ")", ";", "else", "arm_load_pic_register", "(", "0UL", ",", "pic_reg", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "for", "(", "insn", "=", "seq", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "INSN_LOCATION", "(", "insn", ")", "=", "prologue_location", ";", "if", "(", "currently_expanding_to_rtl", ")", "insert_insn_on_edge", "(", "seq", ",", "single_succ_edge", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ")", ";", "else", "emit_insn", "(", "seq", ")", ";", "}", "}", "}", "}", "</s>" ]

[ "Record", "that", "the", "current", "function", "needs", "a", "PIC", "register", ".", "Initialize", "cfun-", ">", "machine-", ">", "pic_reg", "if", "we", "have", "not", "already", "done", "so", "." ]

[ "arm", "1", "1", "0UL" ]

arm

require_pic_register

arm

CPU

GCC

13,978

280

1

[]

[ "<s>", "void", "AMDGPUPALMetadata", "::", "toString", "(", "std", "::", "string", "&", "String", ")", "{", "String", ".", "clear", "(", ")", ";", "if", "(", "!", "BlobType", ")", "return", ";", "raw_string_ostream", "Stream", "(", "String", ")", ";", "if", "(", "isLegacy", "(", ")", ")", "{", "if", "(", "MsgPackDoc", ".", "getRoot", "(", ")", ".", "getKind", "(", ")", "==", "msgpack", "::", "Type", "::", "Nil", ")", "return", ";", "Stream", "<<", "'\\t'", "<<", "AMDGPU", "::", "PALMD", "::", "AssemblerDirective", "<<", "' '", ";", "auto", "Regs", "=", "getRegisters", "(", ")", ";", "for", "(", "auto", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "Regs", ".", "begin", "(", ")", ")", "Stream", "<<", "','", ";", "unsigned", "Reg", "=", "I", "->", "first", ".", "getUInt", "(", ")", ";", "unsigned", "Val", "=", "I", "->", "second", ".", "getUInt", "(", ")", ";", "Stream", "<<", "\"0x\"", "<<", "Twine", "::", "utohexstr", "(", "Reg", ")", "<<", "\",0x\"", "<<", "Twine", "::", "utohexstr", "(", "Val", ")", ";", "}", "Stream", "<<", "'\\n'", ";", "return", ";", "}", "MsgPackDoc", ".", "setHexMode", "(", ")", ";", "auto", "&", "RegsObj", "=", "refRegisters", "(", ")", ";", "auto", "OrigRegs", "=", "RegsObj", ".", "getMap", "(", ")", ";", "RegsObj", "=", "MsgPackDoc", ".", "getMapNode", "(", ")", ";", "for", "(", "auto", "I", ":", "OrigRegs", ")", "{", "auto", "Key", "=", "I", ".", "first", ";", "if", "(", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "Key", ".", "getUInt", "(", ")", ")", ")", "{", "std", "::", "string", "KeyName", "=", "Key", ".", "toString", "(", ")", ";", "KeyName", "+=", "\" (\"", ";", "KeyName", "+=", "RegName", ";", "KeyName", "+=", "')'", ";", "Key", "=", "MsgPackDoc", ".", "getNode", "(", "KeyName", ",", "true", ")", ";", "}", "RegsObj", ".", "getMap", "(", ")", "[", "Key", "]", "=", "I", ".", "second", ";", "}", "Stream", "<<", "'\\t'", "<<", "AMDGPU", "::", "PALMD", "::", "AssemblerDirectiveBegin", "<<", "'\\n'", ";", "MsgPackDoc", ".", "toYAML", "(", "Stream", ")", ";", "Stream", "<<", "'\\t'", "<<", "AMDGPU", "::", "PALMD", "::", "AssemblerDirectiveEnd", "<<", "'\\n'", ";", "RegsObj", "=", "OrigRegs", ";", "}", "</s>" ]

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::PALMD", "\"0x\"", "\",0x\"", "\" (\"", "AMDGPU::PALMD", "AMDGPU::PALMD" ]

AMDGPUPALMetadata

toString

AMDGPU

GPU

LLVM

13,979

316

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "HexagonTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "AtomicExpansionKind", "::", "LLSC", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering100

shouldExpandAtomicCmpXchgInIR

Hexagon

DSP

LLVM

13,980

19

1

[]

[ "<s>", "void", "s390_expand_logical_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "machine_mode", "wmode", "=", "mode", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1", "=", "operands", "[", "1", "]", ";", "rtx", "src2", "=", "operands", "[", "2", "]", ";", "rtx", "op", ",", "clob", ",", "tem", ";", "if", "(", "!", "s390_logical_operator_ok_p", "(", "operands", ")", ")", "dst", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "&&", "GET_CODE", "(", "dst", ")", "!=", "MEM", ")", "wmode", "=", "SImode", ";", "if", "(", "mode", "!=", "wmode", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "==", "SUBREG", "&&", "(", "tem", "=", "simplify_subreg", "(", "wmode", ",", "dst", ",", "mode", ",", "0", ")", ")", "!=", "0", ")", "dst", "=", "tem", ";", "else", "if", "(", "REG_P", "(", "dst", ")", ")", "dst", "=", "gen_rtx_SUBREG", "(", "wmode", ",", "dst", ",", "0", ")", ";", "else", "dst", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "if", "(", "GET_CODE", "(", "src1", ")", "==", "SUBREG", "&&", "(", "tem", "=", "simplify_subreg", "(", "wmode", ",", "src1", ",", "mode", ",", "0", ")", ")", "!=", "0", ")", "src1", "=", "tem", ";", "else", "if", "(", "GET_MODE", "(", "src1", ")", "!=", "VOIDmode", ")", "src1", "=", "gen_rtx_SUBREG", "(", "wmode", ",", "force_reg", "(", "mode", ",", "src1", ")", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "src2", ")", "==", "SUBREG", "&&", "(", "tem", "=", "simplify_subreg", "(", "wmode", ",", "src2", ",", "mode", ",", "0", ")", ")", "!=", "0", ")", "src2", "=", "tem", ";", "else", "if", "(", "GET_MODE", "(", "src2", ")", "!=", "VOIDmode", ")", "src2", "=", "gen_rtx_SUBREG", "(", "wmode", ",", "force_reg", "(", "mode", ",", "src2", ")", ",", "0", ")", ";", "}", "op", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "wmode", ",", "src1", ",", "src2", ")", ")", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "2", ",", "op", ",", "clob", ")", ")", ")", ";", "if", "(", "dst", "!=", "operands", "[", "0", "]", ")", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "gen_lowpart", "(", "mode", ",", "dst", ")", ")", ";", "}", "</s>" ]

[ "Expand", "logical", "operator", "CODE", "in", "mode", "MODE", "with", "operands", "OPERANDS", "." ]

[ "s390", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0" ]

s390

s390_expand_logical_operator

s390

MPU

GCC

13,981

340

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "TCRETURNdi", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ".", "addImm", "(", "0", ")", ")", ";", "return", "It", ";", "}", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerNoLRSave", "||", "C", ".", "CallConstructionID", "==", "MachineOutlinerThunk", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "BL", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "return", "It", ";", "}", "MachineBasicBlock", "::", "iterator", "CallPt", ";", "MachineInstr", "*", "Save", ";", "MachineInstr", "*", "Restore", ";", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerRegSave", ")", "{", "unsigned", "Reg", "=", "findRegisterToSaveLRTo", "(", "C", ")", ";", "assert", "(", "Reg", "!=", "0", "&&", "\"No callee-saved register available?\"", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "AArch64", "::", "LR", ")", ")", "MBB", ".", "addLiveIn", "(", "AArch64", "::", "LR", ")", ";", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "ORRXrs", ")", ",", "Reg", ")", ".", "addReg", "(", "AArch64", "::", "XZR", ")", ".", "addReg", "(", "AArch64", "::", "LR", ")", ".", "addImm", "(", "0", ")", ";", "Restore", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "ORRXrs", ")", ",", "AArch64", "::", "LR", ")", ".", "addReg", "(", "AArch64", "::", "XZR", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "0", ")", ";", "}", "else", "{", "Save", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "STRXpre", ")", ")", ".", "addReg", "(", "AArch64", "::", "SP", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AArch64", "::", "LR", ")", ".", "addReg", "(", "AArch64", "::", "SP", ")", ".", "addImm", "(", "-", "16", ")", ";", "Restore", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "LDRXpost", ")", ")", ".", "addReg", "(", "AArch64", "::", "SP", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AArch64", "::", "LR", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AArch64", "::", "SP", ")", ".", "addImm", "(", "16", ")", ";", "}", "It", "=", "MBB", ".", "insert", "(", "It", ",", "Save", ")", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "AArch64", "::", "BL", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "CallPt", "=", "It", ";", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "Restore", ")", ";", "return", "CallPt", ";", "}", "</s>" ]

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "0", "\"No callee-saved register available?\"", "AArch64::LR", "AArch64::LR", "AArch64::ORRXrs", "AArch64::XZR", "AArch64::LR", "0", "AArch64::ORRXrs", "AArch64::LR", "AArch64::XZR", "0", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::LDRXpost", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::BL" ]

AArch64InstrInfo105

insertOutlinedCall

AArch64

CPU

LLVM

13,982

467

1

[]

[ "<s>", "unsigned", "MBlazeRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "MBlaze", "::", "R19", ":", "MBlaze", "::", "R1", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "MBlaze", "MBlaze", "MBlaze::R19", "MBlaze::R1" ]

MBlazeRegisterInfo12

getFrameRegister

MBlaze

MPU

LLVM

13,983

27

1

[]

[ "<s>", "static", "unsigned", "int", "loongarch_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignment", "=", "TYPE_ALIGN", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", ")", ";", "else", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "return", "MIN", "(", "PREFERRED_STACK_BOUNDARY", ",", "MAX", "(", "PARM_BOUNDARY", ",", "alignment", ")", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "PREFERRED_STACK_BOUNDARY", "bits", "if", "the", "type", "requires", "it", "." ]

[ "loongarch" ]

loongarch

loongarch_function_arg_boundary

loongarch

CPU

GCC

13,984

65

1

[]

[ "<s>", "void", "GCNScheduleDAGMILive", "::", "schedule", "(", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Unsched", ";", "Unsched", ".", "reserve", "(", "NumRegionInstrs", ")", ";", "for", "(", "auto", "&", "I", ":", "*", "this", ")", "Unsched", ".", "push_back", "(", "&", "I", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "PressureBefore", ";", "if", "(", "LIS", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Pressure before scheduling:\\n\"", ")", ";", "discoverLiveIns", "(", ")", ";", "PressureBefore", "=", "getRealRegPressure", "(", ")", ";", "}", "ScheduleDAGMILive", "::", "schedule", "(", ")", ";", "if", "(", "Stage", "==", "0", ")", "Regions", ".", "push_back", "(", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ")", ";", "if", "(", "!", "LIS", ")", "return", ";", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Pressure after scheduling:\\n\"", ")", ";", "auto", "PressureAfter", "=", "getRealRegPressure", "(", ")", ";", "LiveIns", ".", "clear", "(", ")", ";", "if", "(", "PressureAfter", ".", "first", "<=", "S", ".", "SGPRCriticalLimit", "&&", "PressureAfter", ".", "second", "<=", "S", ".", "VGPRCriticalLimit", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Pressure in desired limits, done.\\n\"", ")", ";", "return", ";", "}", "unsigned", "WavesAfter", "=", "getMaxWaves", "(", "PressureAfter", ".", "first", ",", "PressureAfter", ".", "second", ",", "MF", ")", ";", "unsigned", "WavesBefore", "=", "getMaxWaves", "(", "PressureBefore", ".", "first", ",", "PressureBefore", ".", "second", ",", "MF", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Occupancy before scheduling: \"", "<<", "WavesBefore", "<<", "\", after \"", "<<", "WavesAfter", "<<", "\".\\n\"", ")", ";", "unsigned", "NewOccupancy", "=", "std", "::", "max", "(", "WavesAfter", ",", "WavesBefore", ")", ";", "if", "(", "NewOccupancy", "<", "MinOccupancy", ")", "{", "MinOccupancy", "=", "NewOccupancy", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Occupancy lowered for the function to \"", "<<", "MinOccupancy", "<<", "\".\\n\"", ")", ";", "}", "if", "(", "WavesAfter", ">=", "WavesBefore", ")", "return", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Attempting to revert scheduling.\\n\"", ")", ";", "RegionEnd", "=", "RegionBegin", ";", "for", "(", "MachineInstr", "*", "MI", ":", "Unsched", ")", "{", "if", "(", "MI", "->", "getIterator", "(", ")", "!=", "RegionEnd", ")", "{", "BB", "->", "remove", "(", "MI", ")", ";", "BB", "->", "insert", "(", "RegionEnd", ",", "MI", ")", ";", "LIS", "->", "handleMove", "(", "*", "MI", ",", "true", ")", ";", "}", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", ")", "Op", ".", "setIsUndef", "(", "false", ")", ";", "RegisterOperands", "RegOpers", ";", "RegOpers", ".", "collect", "(", "*", "MI", ",", "*", "TRI", ",", "MRI", ",", "ShouldTrackLaneMasks", ",", "false", ")", ";", "if", "(", "ShouldTrackLaneMasks", ")", "{", "SlotIndex", "SlotIdx", "=", "LIS", "->", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ";", "RegOpers", ".", "adjustLaneLiveness", "(", "*", "LIS", ",", "MRI", ",", "SlotIdx", ",", "MI", ")", ";", "}", "else", "{", "RegOpers", ".", "detectDeadDefs", "(", "*", "MI", ",", "*", "LIS", ")", ";", "}", "RegionEnd", "=", "MI", "->", "getIterator", "(", ")", ";", "++", "RegionEnd", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Scheduling \"", "<<", "*", "MI", ")", ";", "}", "RegionBegin", "=", "Unsched", ".", "front", "(", ")", "->", "getIterator", "(", ")", ";", "if", "(", "Stage", "==", "0", ")", "Regions", ".", "back", "(", ")", "=", "std", "::", "make_pair", "(", "RegionBegin", ",", "RegionEnd", ")", ";", "placeDebugValues", "(", ")", ";", "}", "</s>" ]

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "AMDGPU", "\"Pressure before scheduling:\\n\"", "0", "\"Pressure after scheduling:\\n\"", "\"Pressure in desired limits, done.\\n\"", "\"Occupancy before scheduling: \"", "\", after \"", "\".\\n\"", "\"Occupancy lowered for the function to \"", "\".\\n\"", "\"Attempting to revert scheduling.\\n\"", "\"Scheduling \"", "0" ]

GCNSchedStrategy21

schedule

AMDGPU

GPU

LLVM

13,985

490

1

[]

[ "<s>", "void", "TeakPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "Teak", "Teak" ]

TeakTargetMachine

addPreSched2

Teak

DSP

LLVM

13,986

24

1

[]

[ "<s>", "void", "visium_split_cstore", "(", "enum", "rtx_code", "op_code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "enum", "rtx_code", "code", ",", "rtx", "op2", ",", "rtx", "op3", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op2", ",", "op3", ")", ";", "if", "(", "cc_mode", "==", "CCFPEmode", "&&", "(", "op_code", "==", "NEG", "||", "op_code", "==", "MINUS", ")", ")", "cc_mode", "=", "CCFPmode", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "FLAGS_REGNUM", ")", ";", "rtx", "x", "=", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op2", ",", "op3", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "x", ")", ";", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "flags", ",", "const0_rtx", ")", ";", "switch", "(", "op_code", ")", "{", "case", "SET", ":", "break", ";", "case", "NEG", ":", "x", "=", "gen_rtx_NEG", "(", "SImode", ",", "x", ")", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "x", "=", "gen_rtx_fmt_ee", "(", "op_code", ",", "SImode", ",", "op1", ",", "x", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "rtx", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "2", ")", ")", ";", "XVECEXP", "(", "pat", ",", "0", ",", "0", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "x", ")", ";", "flags", "=", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REGNUM", ")", ";", "XVECEXP", "(", "pat", ",", "0", ",", "1", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "flags", ")", ";", "emit_insn", "(", "pat", ")", ";", "visium_flags_exposed", "=", "true", ";", "}", "</s>" ]

[ "Split", "a", "compare-and-store", "with", "CODE", ",", "operands", "OP2", "and", "OP3", ",", "combined", "with", "operation", "with", "OP_CODE", ",", "operands", "OP0", "and", "OP1", "." ]

[ "visium", "2", "0", "0", "0", "1" ]

visium2

visium_split_cstore

visium

Virtual ISA

GCC

13,987

226

1

[]

[ "<s>", "void", "SPUFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "const", "SPUInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "SPUInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "int", "LinkSlotOffset", "=", "SPUFrameInfo", "::", "stackSlotSize", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "SPU", "::", "RET", "&&", "\"Can only insert epilog into returning blocks\"", ")", ";", "assert", "(", "(", "FrameSize", "&", "0xf", ")", "==", "0", "&&", "\"FrameSize not aligned\"", ")", ";", "if", "(", "FrameSize", ">", "16", "||", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "FrameSize", "=", "FrameSize", "+", "SPUFrameInfo", "::", "minStackSize", "(", ")", ";", "if", "(", "isInt", "<", "10", ">", "(", "FrameSize", "+", "LinkSlotOffset", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "LQDr128", ")", ",", "SPU", "::", "R0", ")", ".", "addImm", "(", "FrameSize", "+", "LinkSlotOffset", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "AIr32", ")", ",", "SPU", "::", "R1", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "if", "(", "FrameSize", "<=", "(", "1", "<<", "16", ")", "-", "1", "&&", "FrameSize", ">=", "-", "(", "1", "<<", "16", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "STQDr128", ")", ",", "SPU", "::", "R2", ")", ".", "addImm", "(", "16", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "ILr32", ")", ",", "SPU", "::", "R2", ")", ".", "addImm", "(", "FrameSize", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "Ar32", ")", ",", "SPU", "::", "R1", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ".", "addReg", "(", "SPU", "::", "R2", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "LQDr128", ")", ",", "SPU", "::", "R0", ")", ".", "addImm", "(", "16", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "SFIr32", ")", ",", "SPU", "::", "R2", ")", ".", "addReg", "(", "SPU", "::", "R2", ")", ".", "addImm", "(", "16", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "SPU", "::", "LQXr128", ")", ",", "SPU", "::", "R2", ")", ".", "addReg", "(", "SPU", "::", "R2", ")", ".", "addReg", "(", "SPU", "::", "R1", ")", ";", "}", "else", "{", "report_fatal_error", "(", "\"Unhandled frame size: \"", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "}", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "CellSPU", "SPU", "SPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"FrameSize not aligned\"", "16", "SPU", "10", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", "16", "SPU::STQDr128", "SPU::R2", "16", "SPU::R1", "SPU::ILr32", "SPU::R2", "SPU::Ar32", "SPU::R1", "SPU::R1", "SPU::R2", "SPU::LQDr128", "SPU::R0", "16", "SPU::R1", "SPU::SFIr32", "SPU::R2", "SPU::R2", "16", "SPU::LQXr128", "SPU::R2", "SPU::R2", "SPU::R1", "\"Unhandled frame size: \"" ]

SPUFrameInfo

emitEpilogue

CellSPU

MPU

LLVM

13,988

466

1

[]

[ "<s>", "static", "void", "rs6000_print_options_internal", "(", "FILE", "*", "file", ",", "int", "indent", ",", "const", "char", "*", "string", ",", "HOST_WIDE_INT", "flags", ",", "const", "char", "*", "prefix", ",", "const", "struct", "rs6000_opt_mask", "*", "opts", ",", "size_t", "num_elements", ")", "{", "size_t", "i", ";", "size_t", "start_column", "=", "0", ";", "size_t", "cur_column", ";", "size_t", "max_column", "=", "76", ";", "const", "char", "*", "comma", "=", "\"\"", ";", "if", "(", "indent", ")", "start_column", "+=", "fprintf", "(", "file", ",", "\"%*s\"", ",", "indent", ",", "\"\"", ")", ";", "if", "(", "!", "flags", ")", "{", "fprintf", "(", "stderr", ",", "DEBUG_FMT_S", ",", "string", ",", "\"<none>\"", ")", ";", "return", ";", "}", "start_column", "+=", "fprintf", "(", "stderr", ",", "DEBUG_FMT_WX", ",", "string", ",", "flags", ")", ";", "cur_column", "=", "start_column", ";", "for", "(", "i", "=", "0", ";", "i", "<", "num_elements", ";", "i", "++", ")", "{", "if", "(", "(", "flags", "&", "opts", "[", "i", "]", ".", "mask", ")", "!=", "0", ")", "{", "const", "char", "*", "no_str", "=", "rs6000_opt_masks", "[", "i", "]", ".", "invert", "?", "\"no-\"", ":", "\"\"", ";", "size_t", "len", "=", "(", "strlen", "(", "comma", ")", "+", "strlen", "(", "prefix", ")", "+", "strlen", "(", "no_str", ")", "+", "strlen", "(", "rs6000_opt_masks", "[", "i", "]", ".", "name", ")", ")", ";", "cur_column", "+=", "len", ";", "if", "(", "cur_column", ">", "max_column", ")", "{", "fprintf", "(", "stderr", ",", "\", \\\\\\n%*s\"", ",", "(", "int", ")", "start_column", ",", "\"\"", ")", ";", "cur_column", "=", "start_column", "+", "len", ";", "comma", "=", "\"\"", ";", "}", "fprintf", "(", "file", ",", "\"%s%s%s%s\"", ",", "comma", ",", "prefix", ",", "no_str", ",", "rs6000_opt_masks", "[", "i", "]", ".", "name", ")", ";", "flags", "&=", "~", "opts", "[", "i", "]", ".", "mask", ";", "comma", "=", "\", \"", ";", "}", "}", "fputs", "(", "\"\\n\"", ",", "file", ")", ";", "}", "</s>" ]

[ "Helper", "function", "to", "print", "the", "current", "isa", "or", "misc", "options", "on", "a", "line", "." ]

[ "rs6000", "0", "76", "\"\"", "\"%*s\"", "\"\"", "\"<none>\"", "0", "0", "\"no-\"", "\"\"", "\", \\\\\\n%*s\"", "\"\"", "\"\"", "\"%s%s%s%s\"", "\", \"", "\"\\n\"" ]

rs60004

rs6000_print_options_internal

rs6000

CPU

GCC

13,989

267

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "SIN_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "R600_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "AMDGPUISD", "::", "FIRST_MEM_OPCODE_NUMBER", ":", "break", ";", "NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "AMDGPUISD", "::", "LAST_AMDGPU_ISD_NUMBER", ":", "break", ";", "}", "return", "nullptr", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering23

getTargetNodeName

AMDGPU

GPU

LLVM

13,990

446

1

[]

[ "<s>", "static", "bool", "is_mem_ref", "(", "rtx", "pat", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "j", ";", "bool", "ret", "=", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "MEM", ")", "return", "true", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "pat", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "pat", ")", ")", "-", "1", ";", "i", ">=", "0", "&&", "!", "ret", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'e'", ")", "ret", "|=", "is_mem_ref", "(", "XEXP", "(", "pat", ",", "i", ")", ")", ";", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "for", "(", "j", "=", "XVECLEN", "(", "pat", ",", "i", ")", "-", "1", ";", "j", ">=", "0", ";", "j", "--", ")", "ret", "|=", "is_mem_ref", "(", "XVECEXP", "(", "pat", ",", "i", ",", "j", ")", ")", ";", "}", "return", "ret", ";", "}", "</s>" ]

[ "Determine", "is", "PAT", "refers", "to", "memory", "." ]

[ "rs6000", "1", "0", "1", "0" ]

rs60003

is_mem_ref

rs6000

CPU

GCC

13,991

140

1

[]

[ "<s>", "static", "rtx_insn", "*", "vax_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "*", ">", "&", "constraints", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "CCmode", ",", "VAX_PSL_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "VAX_PSL_REGNUM", ")", ";", "return", "NULL", ";", "}", "</s>" ]

[ "Mark", "PSL", "as", "clobbered", "for", "compatibility", "with", "the", "CC0", "representation", "." ]

[ "vax" ]

vax1

vax_md_asm_adjust

vax

CPU

GCC

13,992

74

1

[]

[ "<s>", "static", "const", "char", "*", "s390_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "BOOLEAN_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "REAL_TYPE", ")", "return", "NULL", ";", "if", "(", "type", "==", "s390_builtin_types", "[", "BT_BV16QI", "]", ")", "return", "\"U6__boolc\"", ";", "if", "(", "type", "==", "s390_builtin_types", "[", "BT_BV8HI", "]", ")", "return", "\"U6__bools\"", ";", "if", "(", "type", "==", "s390_builtin_types", "[", "BT_BV4SI", "]", ")", "return", "\"U6__booli\"", ";", "if", "(", "type", "==", "s390_builtin_types", "[", "BT_BV2DI", "]", ")", "return", "\"U6__booll\"", ";", "if", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "\"g\"", ";", "return", "NULL", ";", "}", "</s>" ]

[ "Implement", "TARGET_MANGLE_TYPE", "." ]

[ "s390", "\"U6__boolc\"", "\"U6__bools\"", "\"U6__booli\"", "\"U6__booll\"", "\"g\"" ]

s390

s390_mangle_type

s390

MPU

GCC

13,993

116

1

[]

[ "<s>", "void", "WebAssemblyAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "const", "MCFixupKindInfo", "&", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "assert", "(", "Info", ".", "Flags", "==", "0", "&&", "\"WebAssembly does not use MCFixupKindInfo flags\"", ")", ";", "unsigned", "NumBytes", "=", "(", "Info", ".", "TargetSize", "+", "7", ")", "/", "8", ";", "if", "(", "Value", "==", "0", ")", "return", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "\"Invalid fixup offset!\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "</s>" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"WebAssembly does not use MCFixupKindInfo flags\"", "7", "8", "0", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

WebAssemblyAsmBackend18

applyFixup

WebAssembly

Virtual ISA

LLVM

13,994

134

1

[]

[ "<s>", "void", "Cpu0FrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0FrameLowering3

determineFrameLayout

Cpu0

CPU

LLVM

13,995

12

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opcode", ",", "EVT", "DestVT", ",", "EVT", "SrcVT", ")", "const", "{", "return", "(", "(", "Opcode", "==", "ISD", "::", "FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "||", "(", "Opcode", "==", "ISD", "::", "FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", "&&", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "f16", ";", "}", "</s>" ]

[ "Return", "true", "if", "an", "fpext", "operation", "input", "to", "an", "Opcode", "operation", "is", "free", "(", "for", "instance", ",", "because", "half-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "float-precision", ")", "for", "an", "FMA", "instruction", "." ]

[ "AMDGPU", "SI", "ISD::FMAD", "ISD::FMA", "MVT::f32", "MVT::f16" ]

SIISelLowering25

isFPExtFoldable

AMDGPU

GPU

LLVM

13,996

80

1

[]

[ "<s>", "static", "void", "s390_save_gprs_to_fprs", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_Z10", "||", "!", "TARGET_HARD_FLOAT", "||", "!", "crtl", "->", "is_leaf", ")", "return", ";", "for", "(", "i", "=", "6", ";", "i", "<", "16", ";", "i", "++", ")", "{", "if", "(", "FP_REGNO_P", "(", "cfun_gpr_save_slot", "(", "i", ")", ")", ")", "{", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "cfun_gpr_save_slot", "(", "i", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "i", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "copy_rtx", "(", "PATTERN", "(", "insn", ")", ")", ")", ";", "}", "}", "}", "</s>" ]

[ "Copy", "GPRS", "into", "FPR", "save", "slots", "." ]

[ "s390", "6", "16", "1" ]

s390

s390_save_gprs_to_fprs

s390

MPU

GCC

13,997

99

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "*", "NewDest", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasITBlocks", "(", ")", ")", "{", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "0", ";", "ARMCC", "::", "CondCodes", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "ARMCC", "::", "AL", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "ARMCC", "::", "AL", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "4", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2IT", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "if", "(", "Count", "==", "4", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";", "else", "{", "unsigned", "MaskOn", "=", "1", "<<", "Count", ";", "unsigned", "MaskOff", "=", "~", "(", "MaskOn", "-", "1", ")", ";", "MBBI", "->", "getOperand", "(", "1", ")", ".", "setImm", "(", "(", "Mask", "&", "MaskOff", ")", "|", "MaskOn", ")", ";", "}", "return", ";", "}", "--", "MBBI", ";", "--", "Count", ";", "}", "}", "}", "</s>" ]

[ "Delete", "the", "instruction", "OldInst", "and", "everything", "after", "it", ",", "replacing", "it", "with", "an", "unconditional", "branch", "to", "NewDest", "." ]

[ "ARM", "ARM", "ARM", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARMCC::AL", "4", "ARM::t2IT", "1", "4", "1", "1", "1" ]

Thumb2InstrInfo40

ReplaceTailWithBranchTo

ARM

CPU

LLVM

13,998

248

1

[]

[ "<s>", "void", "sparc_split_mem_reg", "(", "rtx", "dest", ",", "rtx", "src", ",", "machine_mode", "mode", ")", "{", "rtx", "word0", "=", "adjust_address", "(", "dest", ",", "mode", ",", "0", ")", ";", "rtx", "word1", "=", "adjust_address", "(", "dest", ",", "mode", ",", "4", ")", ";", "rtx", "high_part", "=", "gen_highpart", "(", "mode", ",", "src", ")", ";", "rtx", "low_part", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "emit_move_insn_1", "(", "word0", ",", "high_part", ")", ";", "emit_move_insn_1", "(", "word1", ",", "low_part", ")", ";", "}", "</s>" ]

[ "Split", "a", "MEM", "<", "--", "REG", "move", "into", "a", "pair", "of", "moves", "in", "MODE", "." ]

[ "sparc", "0", "4" ]

sparc

sparc_split_mem_reg

sparc

CPU

GCC

13,999

72

1

[]