Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "int", "X86InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "getCallFrameSetupOpcode", "(", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "int", "SPAdj", "=", "(", "MI", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", "+", "StackAlign", "-", "1", ")", "/", "StackAlign", "*", "StackAlign", ";", "SPAdj", "-=", "MI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "getCallFrameSetupOpcode", "(", ")", ")", "return", "SPAdj", ";", "else", "return", "-", "SPAdj", ";", "}", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "I", "=", "++", "MachineBasicBlock", "::", "const_iterator", "(", "MI", ")", ";", "for", "(", "auto", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "getCallFrameDestroyOpcode", "(", ")", "||", "I", "->", "isCall", "(", ")", ")", "break", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "getCallFrameDestroyOpcode", "(", ")", ")", "return", "0", ";", "return", "-", "(", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case", "X86", "::", "PUSH32i8", ":", "case", "X86", "::", "PUSH32r", ":", "case", "X86", "::", "PUSH32rmm", ":", "case", "X86", "::", "PUSH32rmr", ":", "case", "X86", "::", "PUSHi32", ":", "return", "4", ";", "case", "X86", "::", "PUSH64i8", ":", "case", "X86", "::", "PUSH64r", ":", "case", "X86", "::", "PUSH64rmm", ":", "case", "X86", "::", "PUSH64rmr", ":", "case", "X86", "::", "PUSH64i32", ":", "return", "8", ";", "}", "}", "</s>" ]
[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]
[ "X86", "X86", "0", "1", "1", "0", "1", "0", "X86::PUSH32i8", "X86::PUSH32r", "X86::PUSH32rmm", "X86::PUSH32rmr", "X86::PUSHi32", "4", "X86::PUSH64i8", "X86::PUSH64r", "X86::PUSH64rmm", "X86::PUSH64rmr", "X86::PUSH64i32", "8" ]
X86InstrInfo141
getSPAdjust
X86
CPU
LLVM
17,500
306
1
[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ";", "}", "</s>" ]
[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]
[ "RISCV", "\"\\n\"" ]
RISCVInsertVSETVLI6
dump
RISCV
CPU
LLVM
17,501
21
1
[]
[ "<s>", "unsigned", "R600TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "getHardwareNumberOfRegisters", "(", "Vec", ")", ";", "}", "</s>" ]
[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]
[ "AMDGPU", "R600" ]
AMDGPUTargetTransformInfo1
getNumberOfRegisters
AMDGPU
GPU
LLVM
17,502
17
1
[]
[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "emit_insn", "(", "gen_aarch64_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "model_rtx", ")", ")", ";", "}", "</s>" ]
[ "Emit", "load", "exclusive", "." ]
[ "aarch64" ]
aarch646
aarch64_emit_load_exclusive
aarch64
CPU
GCC
17,503
32
1
[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "Cost", "=", "0", ";", "if", "(", "isWideningInstruction", "(", "Ty", ",", "Opcode", ",", "Args", ")", ")", "Cost", "+=", "ST", "->", "getWideningBaseCost", "(", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "SDIV", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "UDIV", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "ISD", "::", "MULHU", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "2", "+", "AddCost", "*", "2", "+", "ShrCost", "*", "2", "+", "1", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "AND", ":", "return", "(", "Cost", "+", "1", ")", "*", "LT", ".", "first", ";", "}", "}", "</s>" ]
[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
[ "AArch64", "AArch64", "0", "ISD::SDIV", "ISD::UDIV", "ISD::MULHU", "2", "2", "2", "1", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]
AArch64TargetTransformInfo18
getArithmeticInstrCost
AArch64
CPU
LLVM
17,504
480
1
[]
[ "<s>", "static", "rtx", "riscv_pass_fpr_pair", "(", "enum", "machine_mode", "mode", ",", "unsigned", "regno1", ",", "enum", "machine_mode", "mode1", ",", "HOST_WIDE_INT", "offset1", ",", "unsigned", "regno2", ",", "enum", "machine_mode", "mode2", ",", "HOST_WIDE_INT", "offset2", ")", "{", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "2", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode1", ",", "regno1", ")", ",", "GEN_INT", "(", "offset1", ")", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode2", ",", "regno2", ")", ",", "GEN_INT", "(", "offset2", ")", ")", ")", ")", ";", "}", "</s>" ]
[ "Pass", "or", "return", "a", "composite", "value", "in", "the", "FPR", "pair", "REGNO", "and", "REGNO", "+", "1", ".", "MODE", "is", "the", "mode", "of", "the", "composite", ".", "MODE1", "and", "OFFSET1", "are", "the", "mode", "and", "byte", "offset", "for", "the", "first", "value", ",", "likewise", "MODE2", "and", "OFFSET2", "for", "the", "second", "value", "." ]
[ "riscv", "2" ]
riscv2
riscv_pass_fpr_pair
riscv
CPU
GCC
17,505
75
1
[]
[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_src", ",", "permute_tmp", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "adjust_address", "(", "dest", ",", "V2DImode", ",", "0", ")", ";", "source", "=", "gen_lowpart", "(", "V2DImode", ",", "source", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "source", ")", ":", "source", ";", "permute_src", "=", "rs6000_gen_le_vsx_permute", "(", "source", ",", "mode", ")", ";", "permute_tmp", "=", "rs6000_gen_le_vsx_permute", "(", "tmp", ",", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "permute_src", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "permute_tmp", ")", ")", ";", "}", "</s>" ]
[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi", "and", "an", "stxvd2x", "." ]
[ "rs6000", "0" ]
rs60004
rs6000_emit_le_vsx_store
rs6000
CPU
GCC
17,506
112
1
[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "EntryBlock", "=", "MF", "->", "begin", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", "||", "Reg", "==", "Mips", "::", "RA_64", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "EntryBlock", ",", "MI", ",", "Reg", ",", "IsKill", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]
MipsSEFrameLowering34
spillCalleeSavedRegisters
Mips
CPU
LLVM
17,507
191
1
[]
[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "const", "Function", "*", ",", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "Count", "=", "UINT_MAX", ";", "UP", ".", "Partial", "=", "true", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", "||", "GEP", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "continue", ";", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ")", ")", ";", "if", "(", "Alloca", ")", "{", "UP", ".", "Threshold", "=", "800", ";", "}", "}", "}", "}", "</s>" ]
[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]
[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]
AMDGPUTargetTransformInfo26
getUnrollingPreferences
R600
GPU
LLVM
17,508
135
1
[]
[ "<s>", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", "C", ",", "EVT", "VT", ")", "const", "override", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i1", ";", "else", "return", "EVT", "::", "getVectorVT", "(", "C", ",", "MVT", "::", "i1", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "}", "</s>" ]
[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]
[ "Hexagon", "MVT::i1", "MVT::i1" ]
HexagonISelLowering2
getSetCCResultType
Hexagon
DSP
LLVM
17,509
47
1
[]
[ "<s>", "bool", "HCE", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "\"Before \"", "<<", "getPassName", "(", ")", "<<", "'\\n'", ",", "nullptr", ")", ")", ";", "HII", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AssignmentMap", "IMap", ";", "collect", "(", "MF", ")", ";", "std", "::", "sort", "(", "Extenders", ".", "begin", "(", ")", ",", "Extenders", ".", "end", "(", ")", ",", "[", "]", "(", "const", "ExtDesc", "&", "A", ",", "const", "ExtDesc", "&", "B", ")", "{", "return", "ExtValue", "(", "A", ")", "<", "ExtValue", "(", "B", ")", ";", "}", ")", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Collected \"", "<<", "Extenders", ".", "size", "(", ")", "<<", "\" extenders\\n\"", ")", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "Extenders", ".", "size", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "unsigned", "B", "=", "I", ";", "const", "ExtRoot", "&", "T", "=", "Extenders", "[", "B", "]", ".", "getOp", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "ExtRoot", "(", "Extenders", "[", "I", "]", ".", "getOp", "(", ")", ")", "==", "T", ")", "++", "I", ";", "IMap", ".", "clear", "(", ")", ";", "assignInits", "(", "T", ",", "B", ",", "I", ",", "IMap", ")", ";", "Changed", "|=", "replaceExtenders", "(", "IMap", ")", ";", "}", "DEBUG", "(", "{", "if", "(", "Changed", ")", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "\"After \"", "<<", "getPassName", "(", ")", "<<", "'\\n'", ",", "nullptr", ")", ";", "else", "dbgs", "(", ")", "<<", "\"No changes\\n\"", ";", "}", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "\"Before \"", "Hexagon", "Hexagon", "\"Collected \"", "\" extenders\\n\"", "0", "\"After \"", "\"No changes\\n\"" ]
HexagonConstExtenders14
runOnMachineFunction
Hexagon
DSP
LLVM
17,510
298
1
[]
[ "<s>", "static", "rtx_insn", "*", "riscv_call_tls_get_addr", "(", "rtx", "sym", ",", "rtx", "result", ")", "{", "rtx", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ",", "func", ";", "rtx_insn", "*", "insn", ";", "if", "(", "!", "riscv_tls_symbol", ")", "riscv_tls_symbol", "=", "init_one_libfunc", "(", "\"__tls_get_addr\"", ")", ";", "func", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "riscv_tls_symbol", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "riscv_got_load_tls_gd", "(", "a0", ",", "sym", ")", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_call_value", "(", "result", ",", "func", ",", "const0_rtx", ",", "NULL", ")", ")", ";", "RTL_CONST_CALL_P", "(", "insn", ")", "=", "1", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "a0", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "insn", ";", "}", "</s>" ]
[ "Return", "an", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "SYM", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "TYPE", "is", "the", "symbol", "type", "to", "use", "(", "either", "global", "dynamic", "or", "local", "dynamic", ")", ".", "RESULT", "is", "an", "RTX", "for", "the", "return", "value", "location", "." ]
[ "riscv", "\"__tls_get_addr\"", "1" ]
riscv
riscv_call_tls_get_addr
riscv
CPU
GCC
17,511
111
1
[]
[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "unsigned", "MatchResult", ";", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "\"Unknown missing feature!\"", ")", ";", "std", "::", "string", "Msg", "=", "\"instruction requires:\"", ";", "uint64_t", "Mask", "=", "1", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "<", "sizeof", "(", "ErrorInfo", ")", "*", "8", "-", "1", ";", "++", "I", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "\" \"", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "1", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "0ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "\"too few operands for instruction\"", ")", ";", "ErrorLoc", "=", "(", "(", "SystemZOperand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "\"invalid operand for instruction\"", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "\"invalid instruction\"", ")", ";", "}", "llvm_unreachable", "(", "\"Unexpected match type\"", ")", ";", "}", "</s>" ]
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]
SystemZAsmParser (2)
MatchAndEmitInstruction
SystemZ
CPU
LLVM
17,512
249
1
[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "MSP430", "MSP430" ]
MSP430FrameLowering2
hasFP
MSP430
MPU
LLVM
17,513
48
1
[]
[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "NVPTXGenSubtargetInfo", "(", "TT", ",", "\"\"", ",", "FS", ")", ",", "Is64Bit", "(", "is64Bit", ")", "{", "drvInterface", "=", "DriverInterface", ";", "std", "::", "string", "defCPU", "=", "\"sm_10\"", ";", "if", "(", "FS", ".", "empty", "(", ")", "&&", "CPU", ".", "empty", "(", ")", ")", "TargetName", "=", "defCPU", ";", "else", "if", "(", "!", "CPU", ".", "empty", "(", ")", ")", "TargetName", "=", "CPU", ";", "else", "llvm_unreachable", "(", "\"we are not using FeatureStr\"", ")", ";", "SmVersion", "=", "atoi", "(", "TargetName", ".", "c_str", "(", ")", "+", "3", ")", ";", "}", "</s>" ]
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]
[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "\"\"", "\"sm_10\"", "\"we are not using FeatureStr\"", "3" ]
NVPTXSubtarget20
NVPTXSubtarget
NVPTX
GPU
LLVM
17,514
106
1
[]
[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpart", "(", "V2DImode", ",", "dest", ")", ";", "source", "=", "adjust_address", "(", "source", ",", "V2DImode", ",", "0", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "dest", ")", ":", "dest", ";", "permute_mem", "=", "rs6000_gen_le_vsx_permute", "(", "source", ",", "mode", ")", ";", "permute_reg", "=", "rs6000_gen_le_vsx_permute", "(", "tmp", ",", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "permute_mem", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "permute_reg", ")", ")", ";", "}", "</s>" ]
[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", "and", "xxpermdi", "." ]
[ "powerpcspe", "0" ]
powerpcspe
rs6000_emit_le_vsx_load
powerpcspe
CPU
GCC
17,515
108
1
[]
[ "<s>", "rtx_insn", "*", "cris_emit_insn", "(", "rtx", "x", ")", "{", "rtvec", "vec", "=", "rtvec_alloc", "(", "2", ")", ";", "RTVEC_ELT", "(", "vec", ",", "0", ")", "=", "x", ";", "RTVEC_ELT", "(", "vec", ",", "1", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CRIS_CC0_REGNUM", ")", ")", ";", "return", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ")", ";", "}", "</s>" ]
[ "Convenience", "function", "for", "CRIS-local", "use", "of", "emit_insn", ",", "wrapping", "the", "argument", "in", "a", "parallel", "with", "a", "clobber", "of", "CRIS_CC0_REGNUM", "before", "passing", "on", "to", "emit_insn", "." ]
[ "cris", "2", "0", "1" ]
cris
cris_emit_insn
cris
MPU
GCC
17,516
56
1
[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "return", "(", "AArch64", "::", "GPR32RegClass", ".", "contains", "(", "DstReg", ")", "||", "AArch64", "::", "GPR64RegClass", ".", "contains", "(", "DstReg", ")", ")", ";", "}", "case", "AArch64", "::", "ORRXrs", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "4", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", "&&", "\"invalid ORRrs operands\"", ")", ";", "return", "true", ";", "}", "break", ";", "case", "AArch64", "::", "ADDXri", ":", "if", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "4", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", "&&", "\"invalid ADDXri operands\"", ")", ";", "return", "true", ";", "}", "break", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]
[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "AArch64::ORRXrs", "1", "AArch64::XZR", "4", "3", "0", "\"invalid ORRrs operands\"", "AArch64::ADDXri", "2", "0", "4", "3", "0", "\"invalid ADDXri operands\"" ]
AArch64InstrInfo1
isGPRCopy
AArch64
CPU
LLVM
17,517
188
1
[]
[ "<s>", "enum", "reg_class", "cr16_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "(", "regno", ">=", "0", ")", "&&", "(", "regno", "<", "CR16_FIRST_DWORD_REGISTER", ")", ")", "return", "SHORT_REGS", ";", "if", "(", "(", "regno", ">=", "CR16_FIRST_DWORD_REGISTER", ")", "&&", "(", "regno", "<", "FIRST_PSEUDO_REGISTER", ")", ")", "return", "LONG_REGS", ";", "return", "NO_REGS", ";", "}", "</s>" ]
[ "Return", "the", "class", "number", "of", "the", "smallest", "class", "containing", "reg", "number", "REGNO", ".", "This", "could", "be", "a", "conditional", "expression", "or", "could", "index", "an", "array", "." ]
[ "cr16", "0" ]
cr16
cr16_regno_reg_class
cr16
MPU
GCC
17,518
46
1
[]
[ "<s>", "bool", "BPFAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "{", "Handlers", ".", "push_back", "(", "HandlerInfo", "(", "new", "BTFDebug", "(", "this", ")", ",", "\"emit\"", ",", "\"Debug Info Emission\"", ",", "\"BTF\"", ",", "\"BTF Emission\"", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]
[ "BPF", "BPF", "\"emit\"", "\"Debug Info Emission\"", "\"BTF\"", "\"BTF Emission\"" ]
BPFAsmPrinter3
doInitialization
BPF
Virtual ISA
LLVM
17,519
53
1
[]
[ "<s>", "void", "i386_pe_seh_end_prologue", "(", "FILE", "*", "f", ")", "{", "struct", "seh_frame_state", "*", "seh", ";", "if", "(", "!", "TARGET_SEH", ")", "return", ";", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "seh", "=", "cfun", "->", "machine", "->", "seh", ";", "XDELETE", "(", "seh", ")", ";", "cfun", "->", "machine", "->", "seh", "=", "NULL", ";", "fputs", "(", "\"\\t.seh_endprologue\\n\"", ",", "f", ")", ";", "}", "</s>" ]
[ "Emit", "an", "assembler", "directive", "for", "the", "end", "of", "the", "prologue", "." ]
[ "i386", "\"\\t.seh_endprologue\\n\"" ]
winnt4
i386_pe_seh_end_prologue
i386
CPU
GCC
17,520
57
1
[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "BB_E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "BB_E", ";", "++", "BB", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BB", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "CF_ALU", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "if", "(", "isALU", "(", "*", "I", ")", ")", "I", "=", "MakeALUClause", "(", "MBB", ",", "I", ")", ";", "else", "++", "I", ";", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AMDGPU", "R600", "R600", "AMDGPU::CF_ALU" ]
R600EmitClauseMarkers2
runOnMachineFunction
AMDGPU
GPU
LLVM
17,521
138
1
[]
[ "<s>", "int", "h8300_tiny_data_p", "(", "tree", "decl", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "0", ";", "a", "=", "lookup_attribute", "(", "\"tiny_data\"", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "return", "a", "!=", "NULL_TREE", ";", "}", "</s>" ]
[ "Return", "nonzero", "if", "DECL", "is", "a", "variable", "that", "'s", "in", "the", "tiny", "data", "area", "." ]
[ "h8300", "0", "\"tiny_data\"" ]
h8300
h8300_tiny_data_p
h8300
MPU
GCC
17,522
40
1
[]
[ "<s>", "static", "int", "avr_map", "(", "unsigned", "int", "f", ",", "int", "x", ")", "{", "return", "x", "<", "8", "?", "(", "f", ">>", "(", "4", "*", "x", ")", ")", "&", "0xf", ":", "0", ";", "}", "</s>" ]
[ "Compute", "the", "image", "of", "x", "under", "f", ",", "i.e", ".", "perform", "x", "--", ">", "f", "(", "x", ")" ]
[ "avr", "8", "4", "0xf", "0" ]
avr
avr_map
avr
MPU
GCC
17,523
32
1
[]
[ "<s>", "void", "h8300_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "int", "saved_regs", ";", "int", "n_regs", ";", "if", "(", "h8300_os_task_function_p", "(", "current_function_decl", ")", ")", "return", ";", "if", "(", "h8300_monitor_function_p", "(", "current_function_decl", ")", ")", "emit_insn", "(", "gen_monitor_prologue", "(", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "push", "(", "HARD_FRAME_POINTER_REGNUM", ")", ";", "F", "(", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ",", "0", ")", ";", "}", "saved_regs", "=", "compute_saved_regs", "(", ")", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "+=", "n_regs", ")", "{", "n_regs", "=", "1", ";", "if", "(", "saved_regs", "&", "(", "1", "<<", "regno", ")", ")", "{", "if", "(", "TARGET_H8300S", ")", "{", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "3", ")", "==", "0", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "0x0f", ")", "==", "0x0f", ")", "n_regs", "=", "4", ";", "else", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "3", ")", "==", "0", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "0x07", ")", "==", "0x07", ")", "n_regs", "=", "3", ";", "else", "if", "(", "(", "TARGET_H8300SX", "||", "(", "regno", "&", "1", ")", "==", "0", ")", "&&", "(", "(", "saved_regs", ">>", "regno", ")", "&", "0x03", ")", "==", "0x03", ")", "n_regs", "=", "2", ";", "}", "h8300_push_pop", "(", "regno", ",", "n_regs", ",", "false", ",", "false", ")", ";", "}", "}", "h8300_emit_stack_adjustment", "(", "-", "1", ",", "round_frame_size", "(", "get_frame_size", "(", ")", ")", ")", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "round_frame_size", "(", "get_frame_size", "(", ")", ")", "+", "(", "__builtin_popcount", "(", "saved_regs", ")", "*", "UNITS_PER_WORD", ")", "+", "(", "frame_pointer_needed", "?", "UNITS_PER_WORD", ":", "0", ")", ";", "}", "</s>" ]
[ "Generate", "RTL", "code", "for", "the", "function", "prologue", "." ]
[ "h8300", "0", "0", "1", "1", "3", "0", "0x0f", "0x0f", "4", "3", "0", "0x07", "0x07", "3", "1", "0", "0x03", "0x03", "2", "1", "0" ]
h8300
h8300_expand_prologue
h8300
MPU
GCC
17,524
252
1
[]
[ "<s>", "bool", "X86TTIImpl", "::", "supportsEfficientVectorElementLoadStore", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store", "." ]
[ "X86", "X86" ]
X86TargetTransformInfo (2)1
supportsEfficientVectorElementLoadStore
X86
CPU
LLVM
17,525
12
1
[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "zeroExtend", "(", "unsigned", "Reg", ",", "const", "Value", "*", "V", ",", "MVT", "::", "SimpleValueType", "From", ",", "MVT", "::", "SimpleValueType", "To", ")", "{", "if", "(", "To", "==", "MVT", "::", "i64", ")", "{", "if", "(", "From", "==", "MVT", "::", "i64", ")", "return", "copyValue", "(", "Reg", ")", ";", "Reg", "=", "zeroExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I64RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "I64_EXTEND_U_I32", ")", ",", "Result", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "Result", ";", "}", "return", "zeroExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";", "}", "</s>" ]
[ "Return", "a", "new", "range", "in", "the", "specified", "integer", "type", ",", "which", "must", "be", "strictly", "larger", "than", "the", "current", "type", "." ]
[ "WebAssembly", "WebAssembly", "MVT::SimpleValueType", "MVT::SimpleValueType", "MVT::i64", "MVT::i64", "WebAssembly::I64RegClass", "WebAssembly::I64_EXTEND_U_I32" ]
WebAssemblyFastISel
zeroExtend
WebAssembly
Virtual ISA
LLVM
17,526
114
1
[]
[ "<s>", "static", "tree", "sh_handle_interrupt_handler_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qE attribute only applies to functions\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "TARGET_SHCOMPACT", ")", "{", "error", "(", "\"attribute interrupt_handler is not compatible with -m5-compact\"", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]
[ "Handle", "an", "``", "interrupt_handler", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]
[ "sh", "\"%qE attribute only applies to functions\"", "\"attribute interrupt_handler is not compatible with -m5-compact\"" ]
sh4
sh_handle_interrupt_handler_attribute
sh
CPU
GCC
17,527
71
1
[]
[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "X86RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "Size", "!=", "32", "&&", "Size", "!=", "64", ")", "break", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "PartialMappingIdx", ",", "4", ">", "OpRegBankIdx", "(", "NumOperands", ")", ";", "getInstrPartialMappingIdxs", "(", "MI", ",", "MRI", ",", "true", ",", "OpRegBankIdx", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "8", ">", "OpdsMapping", "(", "NumOperands", ")", ";", "if", "(", "!", "getInstrValueMapping", "(", "MI", ",", "OpRegBankIdx", ",", "OpdsMapping", ")", ")", "break", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstructionMapping", "(", "1", ",", "1", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "NumOperands", ")", ";", "InstructionMappings", "AltMappings", ";", "AltMappings", ".", "push_back", "(", "&", "Mapping", ")", ";", "return", "AltMappings", ";", "}", "default", ":", "break", ";", "}", "return", "RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "MI", ")", ";", "}", "</s>" ]
[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]
[ "X86", "X86", "0", "32", "64", "4", "8", "1", "1" ]
X86RegisterBankInfo17
getInstrAlternativeMappings
X86
CPU
LLVM
17,528
225
1
[]
[ "<s>", "void", "SICInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "unsigned", "Opc", "=", "0", ";", "if", "(", "SIC", "::", "GPROutRegClass", ".", "contains", "(", "DestReg", ")", "&&", "SIC", "::", "GPROutRegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "Opc", "=", "SIC", "::", "RMO", ";", "}", "else", "if", "(", "SIC", "::", "GPROutRegClass", ".", "contains", "(", "DestReg", ")", "&&", "SIC", "::", "SW", "==", "SrcReg", ")", "{", "Opc", "=", "SIC", "::", "MVSW", ";", "}", "assert", "(", "Opc", "&&", "\"Cannot copy registers\"", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "DestReg", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", ")", ";", "if", "(", "SrcReg", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "</s>" ]
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "SIC", "SIC", "0", "SIC::GPROutRegClass", "SIC::GPROutRegClass", "SIC::RMO", "SIC::GPROutRegClass", "SIC::SW", "SIC::MVSW", "\"Cannot copy registers\"" ]
SICInstrInfo
copyPhysReg
SIC
CPU
LLVM
17,529
145
1
[]
[ "<s>", "char", "*", "output_call", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "int", "dest_operand_number", ",", "int", "cookie_operand_number", ")", "{", "static", "char", "buf", "[", "256", "]", ";", "if", "(", "darwin_emit_branch_islands", "&&", "GET_CODE", "(", "operands", "[", "dest_operand_number", "]", ")", "==", "SYMBOL_REF", "&&", "(", "INTVAL", "(", "operands", "[", "cookie_operand_number", "]", ")", "&", "CALL_LONG", ")", ")", "{", "tree", "labelname", ";", "tree", "funname", "=", "get_identifier", "(", "XSTR", "(", "operands", "[", "dest_operand_number", "]", ",", "0", ")", ")", ";", "if", "(", "no_previous_def", "(", "funname", ")", ")", "{", "rtx", "label_rtx", "=", "gen_label_rtx", "(", ")", ";", "char", "*", "label_buf", ",", "temp_buf", "[", "256", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "temp_buf", ",", "\"L\"", ",", "CODE_LABEL_NUMBER", "(", "label_rtx", ")", ")", ";", "label_buf", "=", "temp_buf", "[", "0", "]", "==", "'*'", "?", "temp_buf", "+", "1", ":", "temp_buf", ";", "labelname", "=", "get_identifier", "(", "label_buf", ")", ";", "add_compiler_branch_island", "(", "labelname", ",", "funname", ",", "insn_line", "(", "insn", ")", ")", ";", "}", "else", "labelname", "=", "get_prev_label", "(", "funname", ")", ";", "sprintf", "(", "buf", ",", "\"jbsr %%z%d,%.246s\"", ",", "dest_operand_number", ",", "IDENTIFIER_POINTER", "(", "labelname", ")", ")", ";", "}", "else", "sprintf", "(", "buf", ",", "\"bl %%z%d\"", ",", "dest_operand_number", ")", ";", "return", "buf", ";", "}", "</s>" ]
[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]
[ "powerpcspe", "256", "0", "256", "\"L\"", "0", "1", "\"jbsr %%z%d,%.246s\"", "\"bl %%z%d\"" ]
powerpcspe
output_call
powerpcspe
CPU
GCC
17,530
180
1
[]
[ "<s>", "static", "rtx", "expand_set_or_movmem_constant_prologue", "(", "rtx", "dst", ",", "rtx", "*", "srcp", ",", "rtx", "destreg", ",", "rtx", "srcreg", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "int", "desired_align", ",", "int", "align_bytes", ",", "bool", "issetmem", ")", "{", "rtx", "src", "=", "NULL", ";", "rtx", "orig_dst", "=", "dst", ";", "rtx", "orig_src", "=", "NULL", ";", "int", "piece_size", "=", "1", ";", "int", "copied_bytes", "=", "0", ";", "if", "(", "!", "issetmem", ")", "{", "gcc_assert", "(", "srcp", "!=", "NULL", ")", ";", "src", "=", "*", "srcp", ";", "orig_src", "=", "src", ";", "}", "for", "(", "piece_size", "=", "1", ";", "piece_size", "<=", "desired_align", "&&", "copied_bytes", "<", "align_bytes", ";", "piece_size", "<<=", "1", ")", "{", "if", "(", "align_bytes", "&", "piece_size", ")", "{", "if", "(", "issetmem", ")", "{", "if", "(", "vec_value", "&&", "piece_size", ">", "GET_MODE_SIZE", "(", "GET_MODE", "(", "value", ")", ")", ")", "dst", "=", "emit_memset", "(", "dst", ",", "destreg", ",", "vec_value", ",", "piece_size", ")", ";", "else", "dst", "=", "emit_memset", "(", "dst", ",", "destreg", ",", "value", ",", "piece_size", ")", ";", "}", "else", "dst", "=", "emit_memmov", "(", "dst", ",", "&", "src", ",", "destreg", ",", "srcreg", ",", "piece_size", ")", ";", "copied_bytes", "+=", "piece_size", ";", "}", "}", "if", "(", "MEM_ALIGN", "(", "dst", ")", "<", "(", "unsigned", "int", ")", "desired_align", "*", "BITS_PER_UNIT", ")", "set_mem_align", "(", "dst", ",", "desired_align", "*", "BITS_PER_UNIT", ")", ";", "if", "(", "MEM_SIZE_KNOWN_P", "(", "orig_dst", ")", ")", "set_mem_size", "(", "dst", ",", "MEM_SIZE", "(", "orig_dst", ")", "-", "align_bytes", ")", ";", "if", "(", "!", "issetmem", ")", "{", "int", "src_align_bytes", "=", "get_mem_align_offset", "(", "src", ",", "desired_align", "*", "BITS_PER_UNIT", ")", ";", "if", "(", "src_align_bytes", ">=", "0", ")", "src_align_bytes", "=", "desired_align", "-", "src_align_bytes", ";", "if", "(", "src_align_bytes", ">=", "0", ")", "{", "unsigned", "int", "src_align", ";", "for", "(", "src_align", "=", "desired_align", ";", "src_align", ">=", "2", ";", "src_align", ">>=", "1", ")", "{", "if", "(", "(", "src_align_bytes", "&", "(", "src_align", "-", "1", ")", ")", "==", "(", "align_bytes", "&", "(", "src_align", "-", "1", ")", ")", ")", "break", ";", "}", "if", "(", "src_align", ">", "(", "unsigned", "int", ")", "desired_align", ")", "src_align", "=", "desired_align", ";", "if", "(", "MEM_ALIGN", "(", "src", ")", "<", "src_align", "*", "BITS_PER_UNIT", ")", "set_mem_align", "(", "src", ",", "src_align", "*", "BITS_PER_UNIT", ")", ";", "}", "if", "(", "MEM_SIZE_KNOWN_P", "(", "orig_src", ")", ")", "set_mem_size", "(", "src", ",", "MEM_SIZE", "(", "orig_src", ")", "-", "align_bytes", ")", ";", "*", "srcp", "=", "src", ";", "}", "return", "dst", ";", "}", "</s>" ]
[ "This", "function", "is", "like", "the", "previous", "one", ",", "except", "here", "we", "know", "how", "many", "bytes", "need", "to", "be", "copied", ".", "That", "allows", "us", "to", "update", "alignment", "not", "only", "of", "DST", ",", "which", "is", "returned", ",", "but", "also", "of", "SRC", ",", "which", "is", "passed", "as", "a", "pointer", "for", "that", "reason", "." ]
[ "i386", "1", "0", "1", "1", "0", "0", "2", "1", "1", "1" ]
i3864
expand_set_or_movmem_constant_prologue
i386
CPU
GCC
17,531
365
1
[]
[ "<s>", "static", "bool", "aarch64_advsimd_valid_immediate_hs", "(", "unsigned", "int", "val32", ",", "simd_immediate_info", "*", "info", ",", "enum", "simd_immediate_check", "which", ",", "simd_immediate_info", "::", "insn_type", "insn", ")", "{", "for", "(", "unsigned", "int", "shift", "=", "0", ";", "shift", "<", "32", ";", "shift", "+=", "8", ")", "if", "(", "(", "val32", "&", "(", "0xff", "<<", "shift", ")", ")", "==", "val32", ")", "{", "if", "(", "info", ")", "*", "info", "=", "simd_immediate_info", "(", "SImode", ",", "val32", ">>", "shift", ",", "insn", ",", "simd_immediate_info", "::", "LSL", ",", "shift", ")", ";", "return", "true", ";", "}", "unsigned", "int", "imm16", "=", "val32", "&", "0xffff", ";", "if", "(", "imm16", "==", "(", "val32", ">>", "16", ")", ")", "for", "(", "unsigned", "int", "shift", "=", "0", ";", "shift", "<", "16", ";", "shift", "+=", "8", ")", "if", "(", "(", "imm16", "&", "(", "0xff", "<<", "shift", ")", ")", "==", "imm16", ")", "{", "if", "(", "info", ")", "*", "info", "=", "simd_immediate_info", "(", "HImode", ",", "imm16", ">>", "shift", ",", "insn", ",", "simd_immediate_info", "::", "LSL", ",", "shift", ")", ";", "return", "true", ";", "}", "if", "(", "which", "==", "AARCH64_CHECK_MOV", ")", "for", "(", "unsigned", "int", "shift", "=", "8", ";", "shift", "<", "24", ";", "shift", "+=", "8", ")", "{", "unsigned", "int", "low", "=", "(", "1", "<<", "shift", ")", "-", "1", ";", "if", "(", "(", "(", "val32", "&", "(", "0xff", "<<", "shift", ")", ")", "|", "low", ")", "==", "val32", ")", "{", "if", "(", "info", ")", "*", "info", "=", "simd_immediate_info", "(", "SImode", ",", "val32", ">>", "shift", ",", "insn", ",", "simd_immediate_info", "::", "MSL", ",", "shift", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "replicating", "VAL32", "is", "a", "valid", "2-byte", "or", "4-byte", "immediate", "for", "the", "Advanced", "SIMD", "operation", "described", "by", "WHICH", "and", "INSN", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to", "describe", "valid", "immediates", "." ]
[ "aarch64", "0", "32", "8", "0xff", "0xffff", "16", "0", "16", "8", "0xff", "8", "24", "8", "1", "1", "0xff" ]
aarch64
aarch64_advsimd_valid_immediate_hs
aarch64
CPU
GCC
17,532
245
1
[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "Options", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";", "}", "</s>" ]
[ "Create", "an", "ARM", "architecture", "model", "." ]
[ "ARM", "ARM", "ARM" ]
ARMTargetMachine45
ARMBaseTargetMachine
ARM
CPU
LLVM
17,533
118
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "X86" ]
X86LowerAMXIntrinsics
getAnalysisUsage
X86
CPU
LLVM
17,534
38
1
[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "\"unknown pcrel immediate operand\"", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "evaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "formatHex", "(", "(", "uint64_t", ")", "Address", ")", ";", "}", "else", "{", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "}", "}", "</s>" ]
[ "value", "(", "e.g", "." ]
[ "X86", "X86", "\"unknown pcrel immediate operand\"" ]
X86IntelInstPrinter15
printPCRelImm
X86
CPU
LLVM
17,535
124
1
[]
[ "<s>", "static", "void", "rs6000_elf_asm_init_sections", "(", "void", ")", "{", "toc_section", "=", "get_unnamed_section", "(", "0", ",", "rs6000_elf_output_toc_section_asm_op", ",", "NULL", ")", ";", "sdata2_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", ",", "output_section_asm_op", ",", "SDATA2_SECTION_ASM_OP", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]
[ "rs6000", "0" ]
rs6000
rs6000_elf_asm_init_sections
rs6000
CPU
GCC
17,536
30
1
[]
[ "<s>", "bool", "mn10300_wide_const_load_uses_clr", "(", "rtx", "operands", "[", "2", "]", ")", "{", "long", "val", "[", "2", "]", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "!=", "REG", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", "operands", "[", "0", "]", ")", ")", "!=", "DATA_REGS", ")", "return", "false", ";", "switch", "(", "GET_CODE", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "CONST_INT", ":", "{", "rtx", "low", ",", "high", ";", "split_double", "(", "operands", "[", "1", "]", ",", "&", "low", ",", "&", "high", ")", ";", "val", "[", "0", "]", "=", "INTVAL", "(", "low", ")", ";", "val", "[", "1", "]", "=", "INTVAL", "(", "high", ")", ";", "}", "break", ";", "case", "CONST_DOUBLE", ":", "if", "(", "GET_MODE", "(", "operands", "[", "1", "]", ")", "==", "DFmode", ")", "{", "REAL_VALUE_TYPE", "rv", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "rv", ",", "operands", "[", "1", "]", ")", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "rv", ",", "val", ")", ";", "}", "else", "if", "(", "GET_MODE", "(", "operands", "[", "1", "]", ")", "==", "VOIDmode", "||", "GET_MODE", "(", "operands", "[", "1", "]", ")", "==", "DImode", ")", "{", "val", "[", "0", "]", "=", "CONST_DOUBLE_LOW", "(", "operands", "[", "1", "]", ")", ";", "val", "[", "1", "]", "=", "CONST_DOUBLE_HIGH", "(", "operands", "[", "1", "]", ")", ";", "}", "break", ";", "default", ":", "return", "false", ";", "}", "return", "val", "[", "0", "]", "==", "0", "||", "val", "[", "1", "]", "==", "0", ";", "}", "</s>" ]
[ "Check", "whether", "a", "constant", "used", "to", "initialize", "a", "DImode", "or", "DFmode", "can", "use", "a", "clr", "instruction", ".", "The", "code", "here", "must", "be", "kept", "in", "sync", "with", "movdf", "and", "movdi", "." ]
[ "mn10300", "2", "2", "0", "0", "1", "1", "0", "1", "1", "1", "1", "1", "0", "1", "1", "1", "0", "0", "1", "0" ]
mn103003
mn10300_wide_const_load_uses_clr
mn10300
MPU
GCC
17,537
213
1
[]
[ "<s>", "SMLoc", "AMDGPUAsmParser", "::", "getLoc", "(", ")", "const", "{", "return", "getToken", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]
[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]
[ "AMDGPU", "AMDGPU" ]
AMDGPUAsmParser1
getLoc
AMDGPU
GPU
LLVM
17,538
18
1
[]
[ "<s>", "DecodeStatus", "LanaiDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", ",", "raw_ostream", "&", ")", "const", "{", "uint32_t", "Insn", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Size", ",", "Insn", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableLanai32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "PostOperandDecodeAdjust", "(", "Instr", ",", "Insn", ")", ";", "Size", "=", "4", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";", "}", "</s>" ]
[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
[ "Lanai", "Lanai", "Lanai", "4" ]
LanaiDisassembler11
getInstruction
Lanai
CPU
LLVM
17,539
105
1
[]
[ "<s>", "void", "BRIGDwarfStreamer", "::", "Finish", "(", ")", "{", "MCELFStreamer", "::", "Finish", "(", ")", ";", "dwarfStream", "->", "flush", "(", ")", ";", "dwarfStream", "->", "releaseStream", "(", ")", ";", "}", "</s>" ]
[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]
[ "HSAIL" ]
BRIGDwarfStreamer
Finish
HSAIL
Virtual ISA
LLVM
17,540
26
1
[]
[ "<s>", "static", "rtx", "pa_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "PA_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]
[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]
[ "pa" ]
pa
pa_struct_value_rtx
pa
CPU
GCC
17,541
22
1
[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "\"Unable to resolve frame index!\"", ")", ";", "(", "void", ")", "Done", ";", "}", "</s>" ]
[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]
[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]
Thumb1RegisterInfo8
resolveFrameIndex
ARM
CPU
LLVM
17,542
100
1
[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "OS", "<<", "\"Token: \"", "<<", "getToken", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "case", "k_Register", ":", "OS", "<<", "\"Reg: #\"", "<<", "getReg", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "case", "k_Immediate", ":", "OS", "<<", "\"Imm: \"", "<<", "getImm", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "case", "k_MemoryReg", ":", "OS", "<<", "\"Mem: \"", "<<", "getMemBase", "(", ")", "<<", "\"+\"", "<<", "getMemOffsetReg", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "case", "k_MemoryImm", ":", "assert", "(", "getMemOff", "(", ")", "!=", "nullptr", ")", ";", "OS", "<<", "\"Mem: \"", "<<", "getMemBase", "(", ")", "<<", "\"+\"", "<<", "*", "getMemOff", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "}", "}", "</s>" ]
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "Sparc", "\"Token: \"", "\"\\n\"", "\"Reg: #\"", "\"\\n\"", "\"Imm: \"", "\"\\n\"", "\"Mem: \"", "\"+\"", "\"\\n\"", "\"Mem: \"", "\"+\"", "\"\\n\"" ]
SparcAsmParser
print
Sparc
CPU
LLVM
17,543
114
1
[]
[ "<s>", "static", "int", "tilepro_issue_rate", "(", "void", ")", "{", "return", "3", ";", "}", "</s>" ]
[ "Implement", "TARGET_SCHED_ISSUE_RATE", "." ]
[ "tilepro", "3" ]
tilepro
tilepro_issue_rate
tilepro
VLIW
GCC
17,544
11
1
[]
[ "<s>", "static", "void", "mips_start_function_definition", "(", "const", "char", "*", "name", ",", "bool", "mips16_p", ")", "{", "if", "(", "mips16_p", ")", "fprintf", "(", "asm_out_file", ",", "\"\\t.set\\tmips16\\n\"", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "\"\\t.set\\tnomips16\\n\"", ")", ";", "if", "(", "TARGET_MICROMIPS", ")", "fprintf", "(", "asm_out_file", ",", "\"\\t.set\\tmicromips\\n\"", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "\"\\t.set\\tnomicromips\\n\"", ")", ";", "if", "(", "!", "flag_inhibit_size_directive", ")", "{", "fputs", "(", "\"\\t.ent\\t\"", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "\"\\n\"", ",", "asm_out_file", ")", ";", "}", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "asm_out_file", ",", "name", ",", "\"function\"", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "\":\\n\"", ",", "asm_out_file", ")", ";", "}", "</s>" ]
[ "Start", "a", "definition", "of", "function", "NAME", ".", "MIPS16_P", "indicates", "whether", "the", "function", "contains", "MIPS16", "code", "." ]
[ "mips", "\"\\t.set\\tmips16\\n\"", "\"\\t.set\\tnomips16\\n\"", "\"\\t.set\\tmicromips\\n\"", "\"\\t.set\\tnomicromips\\n\"", "\"\\t.ent\\t\"", "\"\\n\"", "\"function\"", "\":\\n\"" ]
mips
mips_start_function_definition
mips
CPU
GCC
17,545
103
1
[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "MaybeAlign", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ",", "unsigned", "RequiredVectorWidth", ")", ":", "X86GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "PICStyle", "(", "PICStyles", "::", "Style", "::", "None", ")", ",", "TM", "(", "TM", ")", ",", "TargetTriple", "(", "TT", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "PreferVectorWidthOverride", "(", "PreferVectorWidthOverride", ")", ",", "RequiredVectorWidth", "(", "RequiredVectorWidth", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "*", "this", ",", "getStackAlignment", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "Style", "::", "None", ")", ";", "else", "if", "(", "is64Bit", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "Style", "::", "RIPRel", ")", ";", "else", "if", "(", "isTargetCOFF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "Style", "::", "None", ")", ";", "else", "if", "(", "isTargetDarwin", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "Style", "::", "StubPIC", ")", ";", "else", "if", "(", "isTargetELF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "Style", "::", "GOT", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "X86CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "X86LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "auto", "*", "RBI", "=", "new", "X86RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "RBI", ")", ";", "InstSelector", ".", "reset", "(", "createX86InstructionSelector", "(", "TM", ",", "*", "this", ",", "*", "RBI", ")", ")", ";", "}", "</s>" ]
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]
X86Subtarget56
X86Subtarget
X86
CPU
LLVM
17,546
246
1
[]
[ "<s>", "rtx", "expand_builtin", "(", "unsigned", "int", "code", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "registered_function", "&", "rfn", "=", "*", "(", "*", "registered_functions", ")", "[", "code", "]", ";", "if", "(", "!", "check_required_extensions", "(", "EXPR_LOCATION", "(", "exp", ")", ",", "rfn", ".", "decl", ",", "rfn", ".", "required_extensions", ")", ")", "return", "target", ";", "return", "function_expander", "(", "rfn", ".", "instance", ",", "rfn", ".", "decl", ",", "exp", ",", "target", ")", ".", "expand", "(", ")", ";", "}", "</s>" ]
[ "Expand", "a", "call", "to", "the", "RVV", "function", "with", "subcode", "CODE", ".", "EXP", "is", "the", "call", "expression", "and", "TARGET", "is", "the", "preferred", "location", "for", "the", "result", ".", "Return", "the", "value", "of", "the", "lhs", "." ]
[ "aarch64" ]
aarch64-sve-builtins
expand_builtin
aarch64
CPU
GCC
17,547
70
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Gather Packetize Code\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "Hexagon", "\"Hexagon Gather Packetize Code\"" ]
HexagonGatherPacketize
getPassName
Hexagon
DSP
LLVM
17,548
11
1
[]
[ "<s>", "void", "pdp11_output_def", "(", "FILE", "*", "file", ",", "const", "char", "*", "label1", ",", "const", "char", "*", "label2", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "{", "assemble_name", "(", "file", ",", "label1", ")", ";", "putc", "(", "'='", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "label2", ")", ";", "}", "else", "{", "fputs", "(", "\"\\t.set\\t\"", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "label1", ")", ";", "putc", "(", "','", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "label2", ")", ";", "}", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "</s>" ]
[ "This", "equates", "name", "with", "value", "." ]
[ "pdp11", "\"\\t.set\\t\"" ]
pdp11
pdp11_output_def
pdp11
MPU
GCC
17,549
84
1
[]
[ "<s>", "bool", "ix86_binary_operator_ok", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "3", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1", "=", "operands", "[", "1", "]", ";", "rtx", "src2", "=", "operands", "[", "2", "]", ";", "if", "(", "(", "MEM_P", "(", "src1", ")", "||", "bcst_mem_operand", "(", "src1", ",", "mode", ")", ")", "&&", "(", "MEM_P", "(", "src2", ")", "||", "bcst_mem_operand", "(", "src2", ",", "mode", ")", ")", ")", "return", "false", ";", "if", "(", "ix86_swap_binary_operands_p", "(", "code", ",", "mode", ",", "operands", ")", ")", "std", "::", "swap", "(", "src1", ",", "src2", ")", ";", "if", "(", "MEM_P", "(", "dst", ")", "&&", "!", "rtx_equal_p", "(", "dst", ",", "src1", ")", ")", "return", "false", ";", "if", "(", "CONSTANT_P", "(", "src1", ")", ")", "return", "false", ";", "if", "(", "MEM_P", "(", "src1", ")", "&&", "!", "rtx_equal_p", "(", "dst", ",", "src1", ")", ")", "return", "(", "code", "==", "AND", "&&", "(", "mode", "==", "HImode", "||", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ")", "&&", "satisfies_constraint_L", "(", "src2", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Return", "TRUE", "or", "FALSE", "depending", "on", "whether", "the", "binary", "operator", "meets", "the", "appropriate", "constraints", "." ]
[ "i386", "3", "0", "1", "2" ]
i386-expand
ix86_binary_operator_ok
i386
CPU
GCC
17,550
171
1
[]
[ "<s>", "rtx", "arm_load_function_descriptor", "(", "rtx", "funcdesc", ")", "{", "rtx", "fnaddr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "pic_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "FDPIC_REGNUM", ")", ";", "rtx", "fnaddr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "funcdesc", ")", ";", "rtx", "gotaddr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "funcdesc", ",", "4", ")", ")", ";", "emit_move_insn", "(", "fnaddr_reg", ",", "fnaddr", ")", ";", "emit_insn", "(", "gen_restore_pic_register_after_call", "(", "pic_reg", ",", "gotaddr", ")", ")", ";", "return", "fnaddr_reg", ";", "}", "</s>" ]
[ "Emit", "insns", "to", "load", "the", "function", "address", "from", "FUNCDESC", "(", "an", "FDPIC", "function", "descriptor", ")", "into", "a", "register", "and", "the", "GOT", "address", "into", "the", "FDPIC", "register", ",", "returning", "an", "rtx", "for", "the", "register", "holding", "the", "function", "address", "." ]
[ "arm", "4" ]
arm
arm_load_function_descriptor
arm
CPU
GCC
17,551
73
1
[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "addPass", "(", "createR600VectorRegMerger", "(", "*", "TM", ")", ")", ";", "}", "else", "{", "addPass", "(", "createSIFixSGPRCopiesPass", "(", "*", "TM", ")", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]
[ "R600", "SI" ]
AMDGPUTargetMachine53
addPreRegAlloc
R600
GPU
LLVM
17,552
75
1
[]
[ "<s>", "bool", "WinEHStatePass", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "TheModule", "=", "&", "M", ";", "FrameEscape", "=", "Intrinsic", "::", "getDeclaration", "(", "TheModule", ",", "Intrinsic", "::", "localescape", ")", ";", "FrameRecover", "=", "Intrinsic", "::", "getDeclaration", "(", "TheModule", ",", "Intrinsic", "::", "localrecover", ")", ";", "FrameAddress", "=", "Intrinsic", "::", "getDeclaration", "(", "TheModule", ",", "Intrinsic", "::", "frameaddress", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]
[ "X86", "Intrinsic::getDeclaration", "Intrinsic::localescape", "Intrinsic::getDeclaration", "Intrinsic::localrecover", "Intrinsic::getDeclaration", "Intrinsic::frameaddress" ]
X86WinEHState (2)
doInitialization
X86
CPU
LLVM
17,553
58
1
[]
[ "<s>", "bool", "R600DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AMDGPU", "R600", "R600" ]
AMDGPUISelDAGToDAG
runOnMachineFunction
AMDGPU
GPU
LLVM
17,554
31
1
[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "&", "AMDGPUAnnotateKernelFeaturesID", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "createSITypeRewriter", "(", ")", ")", ";", "addPass", "(", "createSIAnnotateControlFlowPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "{", "{", "@", "For", "GlobalISel" ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI" ]
AMDGPUTargetMachine71
addPreISel
AMDGPU
GPU
LLVM
17,555
44
1
[]
[ "<s>", "static", "unsigned", "int", "frv_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "ACCG_P", "(", "regno", ")", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "/", "UNITS_PER_WORD", ";", "}", "</s>" ]
[ "On", "the", "FRV", ",", "make", "the", "CC_FP", "mode", "take", "3", "words", "in", "the", "integer", "registers", ",", "so", "that", "we", "can", "build", "the", "appropriate", "instructions", "to", "properly", "reload", "the", "values", ".", "Also", ",", "make", "the", "byte-sized", "accumulator", "guards", "use", "one", "guard", "for", "each", "byte", "." ]
[ "frv", "1" ]
frv
frv_hard_regno_nregs
frv
VLIW
GCC
17,556
42
1
[]
[ "<s>", "static", "unsigned", "bit_count", "(", "unsigned", "long", "value", ")", "{", "unsigned", "long", "count", "=", "0", ";", "while", "(", "value", ")", "{", "count", "++", ";", "value", "&=", "value", "-", "1", ";", "}", "return", "count", ";", "}", "</s>" ]
[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "|", "|", "--", "^", "|", "|", "\\", "|", "|", "|", "arguments", "saved", "|", "Increasing", "|", "|", "on", "the", "stack", "|", "addresses", "PARENT", "arg", "pointer", "-", ">", "|", "|", "/", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "-", "CHILD", "|ret", "|", "return", "address", "--", "|", "|", "\\", "|", "|", "call", "saved", "|", "|", "registers", "|", "|", "/", "--", "|", "|", "\\", "|", "|", "local", "|", "|", "variables", "frame", "pointer", "-", ">", "|", "|", "/", "--", "|", "|", "\\", "|", "|", "outgoing", "|", "Decreasing", "|", "|", "arguments", "|", "addresses", "current", "stack", "pointer", "-", ">", "|", "|", "/", "|", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "V", "|", "|" ]
[ "arm", "0", "1" ]
arm
bit_count
arm
CPU
GCC
17,557
34
1
[]
[ "<s>", "bool", "loongarch_epilogue_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Implement", "EPILOGUE_USES", "." ]
[ "loongarch" ]
loongarch
loongarch_epilogue_uses
loongarch
CPU
GCC
17,558
21
1
[]
[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "ARM", "::", "tPUSH", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "0", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
[ "ARM", "ARM::tPUSH", "0", "0", "1" ]
Thumb1InstrInfo22
spillCalleeSavedRegisters
ARM
CPU
LLVM
17,559
151
1
[]
[ "<s>", "Value", "*", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilderBase", "&", "Builder", ",", "Type", "*", "ValueTy", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsAcquire", "=", "isAcquireOrStronger", "(", "Ord", ")", ";", "if", "(", "ValueTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "64", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsAcquire", "?", "Intrinsic", "::", "arm_ldaexd", ":", "Intrinsic", "::", "arm_ldrexd", ";", "Function", "*", "Ldrex", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ",", "\"lohi\"", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "0", ",", "\"lo\"", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "1", ",", "\"hi\"", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValueTy", ",", "\"lo64\"", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValueTy", ",", "\"hi64\"", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValueTy", ",", "32", ")", ")", ",", "\"val64\"", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Intrinsic", "::", "ID", "Int", "=", "IsAcquire", "?", "Intrinsic", "::", "arm_ldaex", ":", "Intrinsic", "::", "arm_ldrex", ";", "Function", "*", "Ldrex", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateTruncOrBitCast", "(", "Builder", ".", "CreateCall", "(", "Ldrex", ",", "Addr", ")", ",", "ValueTy", ")", ";", "}", "</s>" ]
[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]
[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::getDeclaration" ]
ARMISelLowering (2)5
emitLoadLinked
ARM
CPU
LLVM
17,560
286
1
[]
[ "<s>", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "ARMPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";", "}", "</s>" ]
[ "Returns", "the", "CSEConfig", "object", "to", "use", "for", "the", "current", "optimization", "level", "." ]
[ "ARM", "ARM" ]
ARMTargetMachine1
getCSEConfig
ARM
CPU
LLVM
17,561
24
1
[]
[ "<s>", "static", "void", "mips_promote_ready", "(", "rtx_insn", "*", "*", "ready", ",", "int", "lower", ",", "int", "higher", ")", "{", "rtx_insn", "*", "new_head", ";", "int", "i", ";", "new_head", "=", "ready", "[", "lower", "]", ";", "for", "(", "i", "=", "lower", ";", "i", "<", "higher", ";", "i", "++", ")", "ready", "[", "i", "]", "=", "ready", "[", "i", "+", "1", "]", ";", "ready", "[", "i", "]", "=", "new_head", ";", "}", "</s>" ]
[ "Remove", "the", "instruction", "at", "index", "LOWER", "from", "ready", "queue", "READY", "and", "reinsert", "it", "in", "front", "of", "the", "instruction", "at", "index", "HIGHER", ".", "LOWER", "must", "be", "<", "=", "HIGHER", "." ]
[ "mips", "1" ]
mips
mips_promote_ready
mips
CPU
GCC
17,562
63
1
[]
[ "<s>", "X86_64GOTEntry", "*", "X86_64GOT", "::", "create", "(", ")", "{", "return", "new", "X86_64GOTEntry", "(", "0", ",", "m_SectionData", ")", ";", "}", "</s>" ]
[ "This", "creates", "an", "identified", "struct", "." ]
[ "X86", "X86", "X86_64GOT::create", "X86", "0" ]
X86GOT
create
X86
CPU
LLVM
17,563
18
1
[]
[ "<s>", "bool", "X86InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "bool", "is64Bit", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ";", "bool", "isWin64", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "isTargetWin64", "(", ")", ";", "unsigned", "SlotSize", "=", "is64Bit", "?", "8", ":", "4", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "FPReg", "=", "RI", ".", "getFrameRegister", "(", "MF", ")", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "CalleeFrameSize", "=", "0", ";", "unsigned", "Opc", "=", "is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "Reg", "==", "FPReg", ")", "continue", ";", "if", "(", "!", "X86", "::", "VR128RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "isWin64", ")", "{", "CalleeFrameSize", "+=", "SlotSize", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "1", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "&", "RI", ")", ";", "}", "}", "X86FI", "->", "setCalleeSavedFrameSize", "(", "CalleeFrameSize", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
[ "X86", "X86", "X86", "X86", "8", "4", "X86", "X86", "X86", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::VR128RegClass", "1", "X86" ]
X86InstrInfo41
spillCalleeSavedRegisters
X86
CPU
LLVM
17,564
291
1
[]
[ "<s>", "static", "bool", "rs6000_debug_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "bool", "ret", "=", "rs6000_can_change_mode_class", "(", "from", ",", "to", ",", "rclass", ")", ";", "fprintf", "(", "stderr", ",", "\"rs6000_can_change_mode_class, return %s, from = %s, \"", "\"to = %s, rclass = %s\\n\"", ",", "ret", "?", "\"true\"", ":", "\"false\"", ",", "GET_MODE_NAME", "(", "from", ")", ",", "GET_MODE_NAME", "(", "to", ")", ",", "reg_class_names", "[", "rclass", "]", ")", ";", "return", "ret", ";", "}", "</s>" ]
[ "Debug", "version", "of", "rs6000_can_change_mode_class", "." ]
[ "rs6000", "\"rs6000_can_change_mode_class, return %s, from = %s, \"", "\"to = %s, rclass = %s\\n\"", "\"true\"", "\"false\"" ]
rs6000
rs6000_debug_can_change_mode_class
rs6000
CPU
GCC
17,565
59
1
[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "prepareVolatileOrAtomicLoad", "(", "SDValue", "Chain", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "SystemZISD", "::", "SERIALIZE", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "}", "</s>" ]
[ "This", "callback", "is", "used", "to", "prepare", "for", "a", "volatile", "or", "atomic", "load", "." ]
[ "SystemZ", "SystemZ", "SystemZISD::SERIALIZE", "MVT::Other" ]
SystemZISelLowering (2)1
prepareVolatileOrAtomicLoad
SystemZ
CPU
LLVM
17,566
36
1
[]
[ "<s>", "static", "rtx_insn", "*", "mn10300_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "*", ">", "&", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ",", "location_t", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "CCmode", ",", "CC_REG", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "CC_REG", ")", ";", "return", "NULL", ";", "}", "</s>" ]
[ "Worker", "function", "for", "TARGET_MD_ASM_ADJUST", ".", "We", "do", "this", "in", "the", "mn10300", "backend", "to", "maintain", "source", "compatibility", "with", "the", "old", "cc0-based", "compiler", "." ]
[ "mn10300" ]
mn10300
mn10300_md_asm_adjust
mn10300
MPU
GCC
17,567
68
1
[]
[ "<s>", "static", "int", "mips16_insn_length", "(", "rtx", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "ADDR_VEC", ")", "return", "GET_MODE_SIZE", "(", "GET_MODE", "(", "body", ")", ")", "*", "XVECLEN", "(", "body", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "ADDR_DIFF_VEC", ")", "return", "GET_MODE_SIZE", "(", "GET_MODE", "(", "body", ")", ")", "*", "XVECLEN", "(", "body", ",", "1", ")", ";", "}", "return", "get_attr_length", "(", "insn", ")", ";", "}", "</s>" ]
[ "Return", "the", "length", "of", "instruction", "INSN", "." ]
[ "mips", "0", "1" ]
mips3
mips16_insn_length
mips
CPU
GCC
17,568
82
1
[]
[ "<s>", "machine_mode", "cris_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "!=", "MODE_INT", "||", "y", "!=", "const0_rtx", ")", "return", "CCmode", ";", "if", "(", "op", "==", "EQ", "||", "op", "==", "NE", "||", "op", "==", "GTU", "||", "op", "==", "LEU", "||", "op", "==", "LT", "||", "op", "==", "GE", ")", "return", "CC_NZmode", ";", "gcc_assert", "(", "op", "==", "GEU", "||", "op", "==", "LTU", "||", "op", "==", "GT", "||", "op", "==", "LE", ")", ";", "return", "CC_NZVCmode", ";", "}", "</s>" ]
[ "Worker", "function", "for", "SELECT_CC_MODE", "." ]
[ "cris" ]
cris
cris_select_cc_mode
cris
MPU
GCC
17,569
90
1
[]
[ "<s>", "void", "Cpu0RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "i", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\nFunction : \"", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "\"\\n\"", ";", "errs", "(", ")", "<<", "\"<--------->\\n\"", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "uint64_t", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "int64_t", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"FrameIndex : \"", "<<", "FrameIndex", "<<", "\"\\n\"", "<<", "\"spOffset : \"", "<<", "spOffset", "<<", "\"\\n\"", "<<", "\"stackSize : \"", "<<", "stackSize", "<<", "\"\\n\"", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "0", ";", "int", "MaxCSFI", "=", "-", "1", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "0", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "1", "]", ".", "getFrameIdx", "(", ")", ";", "}", "unsigned", "FrameReg", ";", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int64_t", "Offset", ";", "Offset", "=", "spOffset", "+", "(", "int64_t", ")", "stackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "+", "1", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Offset : \"", "<<", "Offset", "<<", "\"\\n\"", "<<", "\"<--------->\\n\"", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "isInt", "<", "16", ">", "(", "Offset", ")", ")", "{", "assert", "(", "\"(!MI.isDebugValue() && !isInt<16>(Offset))\"", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "1", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "</s>" ]
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "Cpu0", "Cpu0", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "1", "0", "1", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\\n\"", "16", "\"(!MI.isDebugValue() && !isInt<16>(Offset))\"", "1" ]
Cpu0RegisterInfo2
eliminateFrameIndex
Cpu0
CPU
LLVM
17,570
354
1
[]
[ "<s>", "void", "HexagonCallMutation", "::", "apply", "(", "ScheduleDAGInstrs", "*", "DAG", ")", "{", "SUnit", "*", "LastSequentialCall", "=", "nullptr", ";", "unsigned", "VRegHoldingRet", "=", "0", ";", "unsigned", "RetRegister", ";", "SUnit", "*", "LastUseOfRet", "=", "nullptr", ";", "auto", "&", "TRI", "=", "*", "DAG", "->", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "auto", "&", "HII", "=", "*", "DAG", "->", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "su", "=", "0", ",", "e", "=", "DAG", "->", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "{", "if", "(", "DAG", "->", "SUnits", "[", "su", "]", ".", "getInstr", "(", ")", "->", "isCall", "(", ")", ")", "LastSequentialCall", "=", "&", "DAG", "->", "SUnits", "[", "su", "]", ";", "else", "if", "(", "DAG", "->", "SUnits", "[", "su", "]", ".", "getInstr", "(", ")", "->", "isCompare", "(", ")", "&&", "LastSequentialCall", ")", "DAG", "->", "SUnits", "[", "su", "]", ".", "addPred", "(", "SDep", "(", "LastSequentialCall", ",", "SDep", "::", "Barrier", ")", ")", ";", "else", "if", "(", "SchedPredsCloser", "&&", "LastSequentialCall", "&&", "su", ">", "1", "&&", "su", "<", "e", "-", "1", "&&", "shouldTFRICallBind", "(", "HII", ",", "DAG", "->", "SUnits", "[", "su", "]", ",", "DAG", "->", "SUnits", "[", "su", "+", "1", "]", ")", ")", "DAG", "->", "SUnits", "[", "su", "]", ".", "addPred", "(", "SDep", "(", "&", "DAG", "->", "SUnits", "[", "su", "-", "1", "]", ",", "SDep", "::", "Barrier", ")", ")", ";", "else", "if", "(", "SchedRetvalOptimization", ")", "{", "const", "MachineInstr", "*", "MI", "=", "DAG", "->", "SUnits", "[", "su", "]", ".", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isCopy", "(", ")", "&&", "(", "MI", "->", "readsRegister", "(", "Hexagon", "::", "R0", ",", "&", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "Hexagon", "::", "V0", ",", "&", "TRI", ")", ")", ")", "{", "VRegHoldingRet", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "RetRegister", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "LastUseOfRet", "=", "nullptr", ";", "}", "else", "if", "(", "VRegHoldingRet", "&&", "MI", "->", "readsVirtualRegister", "(", "VRegHoldingRet", ")", ")", "LastUseOfRet", "=", "&", "DAG", "->", "SUnits", "[", "su", "]", ";", "else", "if", "(", "LastUseOfRet", "&&", "MI", "->", "definesRegister", "(", "RetRegister", ",", "&", "TRI", ")", ")", "DAG", "->", "SUnits", "[", "su", "]", ".", "addPred", "(", "SDep", "(", "LastUseOfRet", ",", "SDep", "::", "Barrier", ")", ")", ";", "}", "}", "}", "</s>" ]
[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]
[ "Hexagon", "Hexagon", "0", "Hexagon", "0", "1", "1", "1", "1", "Hexagon::R0", "Hexagon::V0", "0", "1" ]
HexagonMachineScheduler (2)
apply
Hexagon
DSP
LLVM
17,571
370
1
[]
[ "<s>", "void", "MipsRegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "MachineInstr", "&", "MI", "=", "OpdMapper", ".", "getMI", "(", ")", ";", "InstListTy", "NewInstrs", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "MachineFunction", "*", "MF", "=", "MI", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "OpdMapper", ".", "getMRI", "(", ")", ";", "const", "LegalizerInfo", "&", "LegInfo", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getLegalizerInfo", "(", ")", ";", "InstManager", "NewInstrObserver", "(", "NewInstrs", ")", ";", "GISelObserverWrapper", "WrapperObserver", "(", "&", "NewInstrObserver", ")", ";", "LegalizerHelper", "Helper", "(", "*", "MF", ",", "WrapperObserver", ",", "B", ")", ";", "LegalizationArtifactCombiner", "ArtCombiner", "(", "B", ",", "MF", "->", "getRegInfo", "(", ")", ",", "LegInfo", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "case", "TargetOpcode", "::", "G_SELECT", ":", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "{", "Helper", ".", "narrowScalar", "(", "MI", ",", "0", ",", "LLT", "::", "scalar", "(", "32", ")", ")", ";", "while", "(", "!", "NewInstrs", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "NewMI", "=", "NewInstrs", ".", "pop_back_val", "(", ")", ";", "if", "(", "NewMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_UNMERGE_VALUES", ")", "combineAwayG_UNMERGE_VALUES", "(", "ArtCombiner", ",", "*", "NewMI", ",", "WrapperObserver", ")", ";", "else", "if", "(", "NewMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_MERGE_VALUES", ")", "continue", ";", "else", "setRegBank", "(", "*", "NewMI", ",", "MRI", ")", ";", "}", "return", ";", "}", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "combineAwayG_UNMERGE_VALUES", "(", "ArtCombiner", ",", "MI", ",", "WrapperObserver", ")", ";", "return", ";", "default", ":", "break", ";", "}", "return", "applyDefaultMapping", "(", "OpdMapper", ")", ";", "}", "</s>" ]
[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]
[ "Mips", "Mips", "0", "32" ]
MipsRegisterBankInfo22
applyMappingImpl
Mips
CPU
LLVM
17,572
254
1
[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "(", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "||", "isHsaAbiVersion2", "(", "getGlobalSTI", "(", ")", ")", ")", "return", ";", "auto", "&", "Streamer", "=", "getTargetStreamer", "(", ")", "->", "getStreamer", "(", ")", ";", "auto", "&", "Context", "=", "Streamer", ".", "getContext", "(", ")", ";", "auto", "&", "ObjectFileInfo", "=", "*", "Context", ".", "getObjectFileInfo", "(", ")", ";", "auto", "&", "ReadOnlySection", "=", "*", "ObjectFileInfo", ".", "getReadOnlySection", "(", ")", ";", "Streamer", ".", "PushSection", "(", ")", ";", "Streamer", ".", "SwitchSection", "(", "&", "ReadOnlySection", ")", ";", "Streamer", ".", "emitValueToAlignment", "(", "64", ",", "0", ",", "1", ",", "0", ")", ";", "if", "(", "ReadOnlySection", ".", "getAlignment", "(", ")", "<", "64", ")", "ReadOnlySection", ".", "setAlignment", "(", "Align", "(", "64", ")", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "MF", "->", "getSubtarget", "(", ")", ";", "SmallString", "<", "128", ">", "KernelName", ";", "getNameWithPrefix", "(", "KernelName", ",", "&", "MF", "->", "getFunction", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitAmdhsaKernelDescriptor", "(", "STI", ",", "KernelName", ",", "getAmdhsaKernelDescriptor", "(", "*", "MF", ",", "CurrentProgramInfo", ")", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", "-", "IsaInfo", "::", "getNumExtraSGPRs", "(", "&", "STI", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ")", ",", "CurrentProgramInfo", ".", "VCCUsed", ",", "CurrentProgramInfo", ".", "FlatUsed", ",", "hasXNACK", "(", "STI", ")", ")", ";", "Streamer", ".", "PopSection", "(", ")", ";", "}", "</s>" ]
[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]
[ "AMDGPU", "AMDGPU", "SI", "SI", "64", "0", "1", "0", "64", "64", "128" ]
AMDGPUAsmPrinter50
emitFunctionBodyEnd
AMDGPU
GPU
LLVM
17,573
241
1
[]
[ "<s>", "bool", "Thumb1RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "1", "<<", "8", ")", "-", "1", ")", "*", "4", "/", "2", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]
[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]
[ "ARM", "1", "8", "1", "4", "2" ]
Thumb1RegisterInfo13
hasReservedCallFrame
ARM
CPU
LLVM
17,574
65
1
[]
[ "<s>", "HOST_WIDE_INT", "const_vector_elt_as_int", "(", "rtx", "op", ",", "unsigned", "int", "elt", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "GET_MODE", "(", "op", ")", "!=", "V2DImode", "&&", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", ";", "tmp", "=", "CONST_VECTOR_ELT", "(", "op", ",", "elt", ")", ";", "if", "(", "GET_MODE", "(", "op", ")", "==", "V4SFmode", "||", "GET_MODE", "(", "op", ")", "==", "V2SFmode", ")", "tmp", "=", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ";", "return", "INTVAL", "(", "tmp", ")", ";", "}", "</s>" ]
[ "Interpret", "element", "ELT", "of", "the", "CONST_VECTOR", "OP", "as", "an", "integer", "value", ".", "If", "the", "mode", "of", "OP", "is", "MODE_VECTOR_INT", ",", "this", "simply", "returns", "the", "corresponding", "element", "of", "the", "vector", ",", "but", "for", "V4SFmode", ",", "the", "corresponding", "``", "float", "''", "is", "interpreted", "as", "an", "SImode", "integer", "." ]
[ "powerpcspe" ]
powerpcspe
const_vector_elt_as_int
powerpcspe
CPU
GCC
17,575
72
1
[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "AMDGPU", "::", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "IDVal", "==", "\".amdgcn_target\"", ")", "return", "ParseDirectiveAMDGCNTarget", "(", ")", ";", "if", "(", "IDVal", "==", "\".amdhsa_kernel\"", ")", "return", "ParseDirectiveAMDHSAKernel", "(", ")", ";", "if", "(", "IDVal", "==", "AMDGPU", "::", "HSAMD", "::", "V3", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_isa\"", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "\".amd_kernel_code_t\"", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "\".amdgpu_hsa_kernel\"", ")", "return", "ParseDirectiveAMDGPUHsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "\".amd_amdgpu_isa\"", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";", "if", "(", "IDVal", "==", "AMDGPU", "::", "HSAMD", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";", "}", "if", "(", "IDVal", "==", "PALMD", "::", "AssemblerDirective", ")", "return", "ParseDirectivePALMetadata", "(", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU::IsaInfo", "\".amdgcn_target\"", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD" ]
AMDGPUAsmParser19
ParseDirective
AMDGPU
GPU
LLVM
17,576
163
1
[]
[ "<s>", "static", "int", "csky_arg_partial_bytes", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "param_size", "=", "csky_num_arg_regs", "(", "arg", ".", "mode", ",", "arg", ".", "type", ",", "pcum", "->", "is_stdarg", ")", ";", "int", "reg", "=", "pcum", "->", "reg", ";", "if", "(", "FUNCTION_VARG_MODE_P", "(", "arg", ".", "mode", ")", "&&", "!", "pcum", "->", "is_stdarg", ")", "return", "0", ";", "if", "(", "reg", "<", "CSKY_NPARM_REGS", "&&", "reg", "+", "param_size", ">", "CSKY_NPARM_REGS", ")", "return", "(", "CSKY_NPARM_REGS", "-", "reg", ")", "*", "UNITS_PER_WORD", ";", "return", "0", ";", "}", "</s>" ]
[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "Return", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "are", "passed", "entirely", "in", "registers", "or", "that", "are", "entirely", "pushed", "on", "the", "stack", "." ]
[ "csky", "0", "0" ]
csky
csky_arg_partial_bytes
csky
CPU
GCC
17,577
89
1
[]
[ "<s>", "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"No Target Transform Info Pass Added\\n\"", ")", ";", "return", "TargetTransformInfo", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "\"Target Transform Info Pass Added\\n\"", ")", ";", "return", "TargetTransformInfo", "(", "BasicTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";", "}", "</s>" ]
[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]
[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]
MipsTargetMachine10
getTargetIRAnalysis
Mips
CPU
LLVM
17,578
77
1
[]
[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", ")", ";", "}", "</s>" ]
[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]
[ "X86" ]
X86Subtarget1
isTarget64BitLP64
X86
CPU
LLVM
17,579
22
1
[]
[ "<s>", "void", "riscv_expand_conditional_move", "(", "rtx", "dest", ",", "rtx", "cons", ",", "rtx", "alt", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "riscv_emit_int_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "rtx", "cond", "=", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "GET_MODE", "(", "dest", ")", ",", "cond", ",", "cons", ",", "alt", ")", ")", ")", ";", "}", "</s>" ]
[ "Emit", "a", "cond", "move", ":", "If", "OP", "holds", ",", "move", "CONS", "to", "DEST", ";", "else", "move", "ALT", "to", "DEST", ".", "Return", "0", "if", "expansion", "failed", "." ]
[ "riscv" ]
riscv
riscv_expand_conditional_move
riscv
CPU
GCC
17,580
74
1
[]
[ "<s>", "static", "int", "riscv_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_RVC", "&&", "!", "speed", "&&", "riscv_mshorten_memrefs", "&&", "mode", "==", "SImode", "&&", "!", "riscv_compressed_lw_address_p", "(", "addr", ")", ")", "return", "riscv_address_insns", "(", "addr", ",", "mode", ",", "false", ")", "+", "1", ";", "return", "riscv_address_insns", "(", "addr", ",", "mode", ",", "false", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_ADDRESS_COST", "." ]
[ "riscv", "1" ]
riscv
riscv_address_cost
riscv
CPU
GCC
17,581
61
1
[]
[ "<s>", "void", "altivec_expand_stvex_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "stvx", "=", "gen_rtx_UNSPEC", "(", "inner_mode", ",", "gen_rtvec", "(", "1", ",", "tmp", ")", ",", "unspec", ")", ";", "rtx", "sel", "=", "swap_selector_for_mode", "(", "mode", ")", ";", "rtx", "vperm", ";", "gcc_assert", "(", "REG_P", "(", "op1", ")", ")", ";", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "3", ",", "op1", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "stvx", ")", ")", ";", "}", "</s>" ]
[ "Generate", "code", "for", "a", "``", "stve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]
[ "powerpcspe", "1", "3" ]
powerpcspe
altivec_expand_stvex_be
powerpcspe
CPU
GCC
17,582
109
1
[]
[ "<s>", "void", "X86InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DstReg", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid Cond array\"", ")", ";", "unsigned", "Opc", "=", "getCMovFromCond", "(", "(", "X86", "::", "CondCode", ")", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ",", "MRI", ".", "getRegClass", "(", "DstReg", ")", "->", "getSize", "(", ")", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "}", "</s>" ]
[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]
[ "X86", "X86", "1", "\"Invalid Cond array\"", "X86::CondCode", "0" ]
X86InstrInfo (2)
insertSelect
X86
CPU
LLVM
17,583
123
1
[]
[ "<s>", "const", "char", "*", "output_cbranch", "(", "rtx", "label", ",", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "cc_mode", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "const", "char", "*", "cond", ";", "if", "(", "reversed", ")", "{", "if", "(", "cc_mode", "==", "CCFPmode", "||", "cc_mode", "==", "CCFPEmode", ")", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "else", "code", "=", "reverse_condition", "(", "code", ")", ";", "}", "switch", "(", "code", ")", "{", "case", "NE", ":", "if", "(", "cc_mode", "==", "CC_BTSTmode", ")", "cond", "=", "\"cs\"", ";", "else", "cond", "=", "\"ne\"", ";", "break", ";", "case", "EQ", ":", "if", "(", "cc_mode", "==", "CC_BTSTmode", ")", "cond", "=", "\"cc\"", ";", "else", "cond", "=", "\"eq\"", ";", "break", ";", "case", "GE", ":", "if", "(", "cc_mode", "==", "CC_NOOVmode", ")", "cond", "=", "\"nc\"", ";", "else", "cond", "=", "\"ge\"", ";", "break", ";", "case", "GT", ":", "cond", "=", "\"gt\"", ";", "break", ";", "case", "LE", ":", "if", "(", "cc_mode", "==", "CCFPmode", "||", "cc_mode", "==", "CCFPEmode", ")", "cond", "=", "\"ls\"", ";", "else", "cond", "=", "\"le\"", ";", "break", ";", "case", "LT", ":", "if", "(", "cc_mode", "==", "CCFPmode", "||", "cc_mode", "==", "CCFPEmode", ")", "cond", "=", "\"ns\"", ";", "else", "if", "(", "cc_mode", "==", "CC_NOOVmode", ")", "cond", "=", "\"ns\"", ";", "else", "cond", "=", "\"lt\"", ";", "break", ";", "case", "GEU", ":", "cond", "=", "\"cc\"", ";", "break", ";", "case", "GTU", ":", "cond", "=", "\"hi\"", ";", "break", ";", "case", "LEU", ":", "cond", "=", "\"ls\"", ";", "break", ";", "case", "LTU", ":", "cond", "=", "\"cs\"", ";", "break", ";", "case", "UNORDERED", ":", "cond", "=", "\"os\"", ";", "break", ";", "case", "ORDERED", ":", "cond", "=", "\"oc\"", ";", "break", ";", "case", "UNGE", ":", "cond", "=", "\"nc\"", ";", "break", ";", "case", "UNGT", ":", "cond", "=", "\"hi\"", ";", "break", ";", "case", "UNLE", ":", "cond", "=", "\"le\"", ";", "break", ";", "case", "UNLT", ":", "cond", "=", "\"lt\"", ";", "break", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "output_branch", "(", "label", ",", "cond", ",", "insn", ")", ";", "}", "</s>" ]
[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", "of", "the", "comparison", ".", "INSN", "is", "the", "instruction", "." ]
[ "visium", "\"cs\"", "\"ne\"", "\"cc\"", "\"eq\"", "\"nc\"", "\"ge\"", "\"gt\"", "\"ls\"", "\"le\"", "\"ns\"", "\"ns\"", "\"lt\"", "\"cc\"", "\"hi\"", "\"ls\"", "\"cs\"", "\"os\"", "\"oc\"", "\"nc\"", "\"hi\"", "\"le\"", "\"lt\"" ]
visium2
output_cbranch
visium
Virtual ISA
GCC
17,584
307
1
[]
[ "<s>", "bool", "tilegx_expand_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "operands", "[", "0", "]", "=", "validize_mem", "(", "operands", "[", "0", "]", ")", ";", "if", "(", "reg_or_0_operand", "(", "operands", "[", "1", "]", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "!", "reload_in_progress", ")", "operands", "[", "1", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "1", "]", ")", ";", "}", "if", "(", "CONSTANT_P", "(", "operands", "[", "1", "]", ")", "&&", "tilegx_tls_referenced_p", "(", "operands", "[", "1", "]", ")", ")", "{", "operands", "[", "1", "]", "=", "tilegx_legitimize_tls_address", "(", "operands", "[", "1", "]", ")", ";", "return", "false", ";", "}", "if", "(", "flag_pic", "&&", "CONSTANT_P", "(", "operands", "[", "1", "]", ")", ")", "{", "if", "(", "tilegx_pic_address_needs_scratch", "(", "operands", "[", "1", "]", ")", ")", "operands", "[", "1", "]", "=", "tilegx_legitimize_pic_address", "(", "operands", "[", "1", "]", ",", "mode", ",", "0", ")", ";", "if", "(", "symbolic_operand", "(", "operands", "[", "1", "]", ",", "mode", ")", ")", "{", "operands", "[", "1", "]", "=", "tilegx_legitimize_pic_address", "(", "operands", "[", "1", "]", ",", "mode", ",", "(", "reload_in_progress", "?", "operands", "[", "0", "]", ":", "NULL_RTX", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "CONSTANT_P", "(", "operands", "[", "1", "]", ")", "||", "move_operand", "(", "operands", "[", "1", "]", ",", "mode", ")", ")", "return", "false", ";", "tilegx_expand_set_const64", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Expand", "a", "move", "instruction", ".", "Return", "true", "if", "all", "work", "is", "done", "." ]
[ "tilegx", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "1", "1", "0", "1", "1", "0", "1" ]
tilegx
tilegx_expand_mov
tilegx
VLIW
GCC
17,585
238
1
[]
[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "unsigned", "opc", ";", "bool", "isValidFrameIdx", "=", "(", "FrameIdx", "<", "SPUFrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";", "if", "(", "RC", "==", "SPU", "::", "GPRCRegisterClass", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "SPU", "::", "LQDr128", ":", "SPU", "::", "LQXr128", ")", ";", "}", "else", "if", "(", "RC", "==", "SPU", "::", "R64CRegisterClass", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "SPU", "::", "LQDr64", ":", "SPU", "::", "LQXr64", ")", ";", "}", "else", "if", "(", "RC", "==", "SPU", "::", "R64FPRegisterClass", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "SPU", "::", "LQDr64", ":", "SPU", "::", "LQXr64", ")", ";", "}", "else", "if", "(", "RC", "==", "SPU", "::", "R32CRegisterClass", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "SPU", "::", "LQDr32", ":", "SPU", "::", "LQXr32", ")", ";", "}", "else", "if", "(", "RC", "==", "SPU", "::", "R32FPRegisterClass", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "SPU", "::", "LQDr32", ":", "SPU", "::", "LQXr32", ")", ";", "}", "else", "if", "(", "RC", "==", "SPU", "::", "R16CRegisterClass", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "SPU", "::", "LQDr16", ":", "SPU", "::", "LQXr16", ")", ";", "}", "else", "if", "(", "RC", "==", "SPU", "::", "R8CRegisterClass", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "SPU", "::", "LQDr8", ":", "SPU", "::", "LQXr8", ")", ";", "}", "else", "if", "(", "RC", "==", "SPU", "::", "VECREGRegisterClass", ")", "{", "opc", "=", "(", "isValidFrameIdx", ")", "?", "SPU", "::", "LQDv16i8", ":", "SPU", "::", "LQXv16i8", ";", "}", "else", "{", "llvm_unreachable", "(", "\"Unknown regclass in loadRegFromStackSlot!\"", ")", ";", "}", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";", "}", "</s>" ]
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegisterClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegisterClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R16CRegisterClass", "SPU::LQDr16", "SPU::LQXr16", "SPU::R8CRegisterClass", "SPU::LQDr8", "SPU::LQXr8", "SPU::VECREGRegisterClass", "SPU::LQDv16i8", "SPU::LQXv16i8", "\"Unknown regclass in loadRegFromStackSlot!\"" ]
SPUInstrInfo5
loadRegFromStackSlot
CellSPU
MPU
LLVM
17,586
299
1
[]
[ "<s>", "static", "tree", "s390_handle_string_attribute", "(", "tree", "*", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "cst", ";", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qE attribute only applies to functions\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "cst", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "TREE_CODE", "(", "cst", ")", "!=", "STRING_CST", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qE attribute requires a string constant argument\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "if", "(", "is_attribute_p", "(", "\"indirect_branch\"", ",", "name", ")", "||", "is_attribute_p", "(", "\"indirect_branch_call\"", ",", "name", ")", "||", "is_attribute_p", "(", "\"function_return\"", ",", "name", ")", "||", "is_attribute_p", "(", "\"function_return_reg\"", ",", "name", ")", "||", "is_attribute_p", "(", "\"function_return_mem\"", ",", "name", ")", ")", "{", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "\"keep\"", ")", "!=", "0", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "\"thunk\"", ")", "!=", "0", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "\"thunk-extern\"", ")", "!=", "0", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"argument to %qE attribute is not \"", "\"(keep|thunk|thunk-extern)\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "}", "if", "(", "is_attribute_p", "(", "\"indirect_branch_jump\"", ",", "name", ")", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "\"keep\"", ")", "!=", "0", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "\"thunk\"", ")", "!=", "0", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "\"thunk-inline\"", ")", "!=", "0", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "\"thunk-extern\"", ")", "!=", "0", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"argument to %qE attribute is not \"", "\"(keep|thunk|thunk-inline|thunk-extern)\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]
[ "Check", "syntax", "of", "function", "decl", "attributes", "having", "a", "string", "type", "value", "." ]
[ "s390", "\"%qE attribute only applies to functions\"", "\"%qE attribute requires a string constant argument\"", "\"indirect_branch\"", "\"indirect_branch_call\"", "\"function_return\"", "\"function_return_reg\"", "\"function_return_mem\"", "\"keep\"", "0", "\"thunk\"", "0", "\"thunk-extern\"", "0", "\"argument to %qE attribute is not \"", "\"(keep|thunk|thunk-extern)\"", "\"indirect_branch_jump\"", "\"keep\"", "0", "\"thunk\"", "0", "\"thunk-inline\"", "0", "\"thunk-extern\"", "0", "\"argument to %qE attribute is not \"", "\"(keep|thunk|thunk-inline|thunk-extern)\"" ]
s390
s390_handle_string_attribute
s390
MPU
GCC
17,587
258
1
[]
[ "<s>", "void", "VEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "IsAliasOfSX", "(", "SrcReg", ")", "&&", "IsAliasOfSX", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "VE", "::", "ORri", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "0", ")", ";", "}", "else", "if", "(", "VE", "::", "F128RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "const", "unsigned", "SubRegIdx", "[", "]", "=", "{", "VE", "::", "sub_even", ",", "VE", "::", "sub_odd", "}", ";", "unsigned", "int", "NumSubRegs", "=", "2", ";", "copyPhysSubRegs", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ",", "get", "(", "VE", "::", "ORri", ")", ",", "NumSubRegs", ",", "SubRegIdx", ",", "&", "getRegisterInfo", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "dbgs", "(", ")", "<<", "\"Impossible reg-to-reg copy from \"", "<<", "printReg", "(", "SrcReg", ",", "TRI", ")", "<<", "\" to \"", "<<", "printReg", "(", "DestReg", ",", "TRI", ")", "<<", "\"\\n\"", ";", "llvm_unreachable", "(", "\"Impossible reg-to-reg copy\"", ")", ";", "}", "}", "</s>" ]
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "VE", "VE", "VE::ORri", "0", "VE::F128RegClass", "VE::sub_even", "VE::sub_odd", "2", "VE::ORri", "\"Impossible reg-to-reg copy from \"", "\" to \"", "\"\\n\"", "\"Impossible reg-to-reg copy\"" ]
VEInstrInfo12
copyPhysReg
VE
CPU
LLVM
17,588
189
1
[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]
[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]
[ "BPF" ]
BPFAsmParser
isReg
BPF
Virtual ISA
LLVM
17,589
13
1
[]
[ "<s>", "static", "void", "frv_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "4", ")", ";", "fputs", "(", "\"\\t.picptr\\ttlsmoff(\"", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "plus_constant", "(", "Pmode", ",", "x", ",", "TLS_BIAS", ")", ")", ";", "fputs", "(", "\")\"", ",", "file", ")", ";", "}", "</s>" ]
[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]
[ "frv", "4", "\"\\t.picptr\\ttlsmoff(\"", "\")\"" ]
frv
frv_output_dwarf_dtprel
frv
VLIW
GCC
17,590
51
1
[]
[ "<s>", "int", "move_src_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "return", "1", ";", "case", "CONST_INT", ":", "return", "(", "LARGE_INT", "(", "INTVAL", "(", "op", ")", ")", ")", ";", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "SImode", ")", "return", "arc_double_limm_p", "(", "op", ")", ";", "if", "(", "mode", "==", "SFmode", ")", "return", "GET_MODE", "(", "op", ")", "==", "SFmode", ";", "return", "0", ";", "case", "REG", ":", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "case", "SUBREG", ":", "if", "(", "GET_CODE", "(", "SUBREG_REG", "(", "op", ")", ")", "==", "MEM", ")", "return", "address_operand", "(", "XEXP", "(", "SUBREG_REG", "(", "op", ")", ",", "0", ")", ",", "mode", ")", ";", "else", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "case", "MEM", ":", "return", "address_operand", "(", "XEXP", "(", "op", ",", "0", ")", ",", "mode", ")", ";", "default", ":", "return", "0", ";", "}", "}", "</s>" ]
[ "Return", "true", "if", "OP", "is", "an", "acceptable", "argument", "for", "a", "single", "word", "move", "source", "." ]
[ "arc", "1", "0", "0", "0", "0" ]
arc3
move_src_operand
arc
MPU
GCC
17,591
151
1
[]
[ "<s>", "tree", "function_builder", "::", "get_attributes", "(", "const", "function_instance", "&", "instance", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "!", "instance", ".", "modifies_global_state_p", "(", ")", ")", "{", "if", "(", "instance", ".", "reads_global_state_p", "(", ")", ")", "attrs", "=", "add_attribute", "(", "\"pure\"", ",", "attrs", ")", ";", "else", "attrs", "=", "add_attribute", "(", "\"const\"", ",", "attrs", ")", ";", "}", "if", "(", "!", "flag_non_call_exceptions", "||", "!", "instance", ".", "could_trap_p", "(", ")", ")", "attrs", "=", "add_attribute", "(", "\"nothrow\"", ",", "attrs", ")", ";", "return", "add_attribute", "(", "\"leaf\"", ",", "attrs", ")", ";", "}", "</s>" ]
[ "Return", "the", "appropriate", "function", "attributes", "for", "INSTANCE", "." ]
[ "aarch64", "\"pure\"", "\"const\"", "\"nothrow\"", "\"leaf\"" ]
aarch64-sve-builtins
get_attributes
aarch64
CPU
GCC
17,592
84
1
[]
[ "<s>", "bool", "BranchDelayBase", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "*", "FI", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "TMS320C64X" ]
BranchDelayExpansion
runOnMachineFunction
TMS320C64X
VLIW
LLVM
17,593
55
1
[]
[ "<s>", "rtx", "function_expander", "::", "use_compare_insn", "(", "rtx_code", "rcode", ",", "insn_code", "icode", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "builtin_types", "[", "type", ".", "index", "]", ".", "vector", ")", ";", "machine_mode", "mask_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "int", "arg_offset", "=", "0", ";", "if", "(", "use_real_mask_p", "(", "pred", ")", ")", "add_input_operand", "(", "arg_offset", "++", ")", ";", "else", "add_all_one_mask_operand", "(", "mask_mode", ")", ";", "if", "(", "use_real_merge_p", "(", "pred", ")", ")", "add_input_operand", "(", "arg_offset", "++", ")", ";", "else", "add_vundef_operand", "(", "mask_mode", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "arg_offset", "++", ")", ")", ";", "rtx", "op2", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "arg_offset", "++", ")", ")", ";", "if", "(", "!", "insn_operand_matches", "(", "icode", ",", "opno", "+", "1", ",", "op1", ")", ")", "op1", "=", "force_reg", "(", "mode", ",", "op1", ")", ";", "if", "(", "!", "insn_operand_matches", "(", "icode", ",", "opno", "+", "2", ",", "op2", ")", ")", "{", "if", "(", "VECTOR_MODE_P", "(", "GET_MODE", "(", "op2", ")", ")", ")", "op2", "=", "force_reg", "(", "mode", ",", "op2", ")", ";", "else", "op2", "=", "force_reg", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "op2", ")", ";", "}", "rtx", "comparison", "=", "gen_rtx_fmt_ee", "(", "rcode", ",", "mask_mode", ",", "op1", ",", "op2", ")", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "GET_MODE", "(", "op2", ")", ")", ")", "comparison", "=", "gen_rtx_fmt_ee", "(", "rcode", ",", "mask_mode", ",", "op1", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "op2", ")", ")", ";", "add_fixed_operand", "(", "comparison", ")", ";", "add_fixed_operand", "(", "op1", ")", ";", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "add_integer_operand", "(", "op2", ")", ";", "else", "add_fixed_operand", "(", "op2", ")", ";", "for", "(", "int", "argno", "=", "arg_offset", ";", "argno", "<", "call_expr_nargs", "(", "exp", ")", ";", "argno", "++", ")", "add_input_operand", "(", "argno", ")", ";", "add_input_operand", "(", "Pmode", ",", "get_mask_policy_for_pred", "(", "pred", ")", ")", ";", "add_input_operand", "(", "Pmode", ",", "get_avl_type_rtx", "(", "avl_type", "::", "NONVLMAX", ")", ")", ";", "return", "generate_insn", "(", "icode", ")", ";", "}", "</s>" ]
[ "Implement", "the", "call", "using", "instruction", "ICODE", ",", "with", "a", "1:1", "mapping", "between", "arguments", "and", "input", "operands", "." ]
[ "riscv", "0", "1", "2" ]
riscv-vector-builtins
use_compare_insn
riscv
CPU
GCC
17,594
302
1
[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "8", "==", "0", ")", "return", "TypeWidenVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";", "}", "</s>" ]
[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]
[ "PowerPC", "1", "8", "0" ]
PPCISelLowering106
getPreferredVectorAction
PowerPC
CPU
LLVM
17,595
43
1
[]
[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseInstruction", "(", "const", "StringRef", "&", "Name", ",", "MCInst", "&", "Inst", ")", "{", "SmallVector", "<", "X86Operand", ",", "8", ">", "Operands", ";", "Operands", ".", "push_back", "(", "X86Operand", "::", "CreateToken", "(", "Name", ")", ")", ";", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Star", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "X86Operand", "::", "CreateToken", "(", "\"*\"", ")", ")", ";", "}", "Operands", ".", "push_back", "(", "X86Operand", "(", ")", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ".", "back", "(", ")", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "X86Operand", "(", ")", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ".", "back", "(", ")", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MatchInstruction", "(", "Operands", ",", "Inst", ")", ")", "return", "false", ";", "Error", "(", "Loc", ",", "\"unrecognized instruction\"", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
[ "X86", "X86", "X86", "8", "X86Operand::CreateToken", "X86Operand::CreateToken", "\"*\"", "X86", "X86", "\"unrecognized instruction\"" ]
X86AsmParser80
ParseInstruction
X86
CPU
LLVM
17,596
193
1
[]
[ "<s>", "static", "void", "mcore_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", "ATTRIBUTE_UNUSED", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mcore_dllexport_p", "(", "decl", ")", ")", "mcore_mark_dllexport", "(", "decl", ")", ";", "else", "if", "(", "mcore_dllimport_p", "(", "decl", ")", ")", "mcore_mark_dllimport", "(", "decl", ")", ";", "else", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "||", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "&&", "DECL_RTL", "(", "decl", ")", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "DECL_RTL", "(", "decl", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ",", "0", ")", ")", "==", "SYMBOL_REF", "&&", "mcore_dllimport_name_p", "(", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ",", "0", ")", ",", "0", ")", ")", ")", "{", "const", "char", "*", "oldname", "=", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ",", "0", ")", ",", "0", ")", ";", "tree", "idp", "=", "get_identifier", "(", "oldname", "+", "9", ")", ";", "rtx", "newrtl", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", "=", "newrtl", ";", "}", "}", "</s>" ]
[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]
[ "mcore", "0", "0", "0", "0", "0", "0", "0", "0", "0", "9", "0" ]
mcore
mcore_encode_section_info
mcore
MPU
GCC
17,597
198
1
[]
[ "<s>", "static", "int", "class_can_hold_mode", "(", "int", "class", ",", "enum", "machine_mode", "mode", ")", "{", "static", "char", "results", "[", "LIM_REG_CLASSES", "]", "[", "MAX_MACHINE_MODE", "]", ";", "if", "(", "results", "[", "class", "]", "[", "mode", "]", "==", "0", ")", "{", "int", "r", ",", "n", ",", "i", ";", "results", "[", "class", "]", "[", "mode", "]", "=", "1", ";", "for", "(", "r", "=", "0", ";", "r", "<", "FIRST_PSEUDO_REGISTER", ";", "r", "++", ")", "if", "(", "class_contents", "[", "class", "]", "[", "0", "]", "&", "(", "1", "<<", "r", ")", "&&", "HARD_REGNO_MODE_OK", "(", "r", ",", "mode", ")", ")", "{", "int", "ok", "=", "1", ";", "n", "=", "HARD_REGNO_NREGS", "(", "r", ",", "mode", ")", ";", "for", "(", "i", "=", "1", ";", "i", "<", "n", ";", "i", "++", ")", "if", "(", "!", "(", "class_contents", "[", "class", "]", "[", "0", "]", "&", "(", "1", "<<", "(", "r", "+", "i", ")", ")", ")", ")", "ok", "=", "0", ";", "if", "(", "ok", ")", "{", "results", "[", "class", "]", "[", "mode", "]", "=", "2", ";", "break", ";", "}", "}", "}", "fprintf", "(", "stderr", ",", "\"class %s can hold %s? %s\\n\"", ",", "class_names", "[", "class", "]", ",", "mode_name", "[", "mode", "]", ",", "(", "results", "[", "class", "]", "[", "mode", "]", "==", "2", ")", "?", "\"yes\"", ":", "\"no\"", ")", ";", "return", "results", "[", "class", "]", "[", "mode", "]", "==", "2", ";", "}", "</s>" ]
[ "Used", "by", "m32c_register_move_cost", "to", "determine", "if", "a", "move", "is", "impossibly", "expensive", "." ]
[ "m32c", "0", "1", "0", "0", "1", "1", "1", "0", "1", "0", "2", "\"class %s can hold %s? %s\\n\"", "2", "\"yes\"", "\"no\"", "2" ]
m32c2
class_can_hold_mode
m32c
MPU
GCC
17,598
208
1
[]
[ "<s>", "MachineMemOperand", "::", "Flags", "XCoreTargetLowering", "::", "getTargetMMOFlags", "(", "const", "Instruction", "&", "I", ")", "const", "{", "if", "(", "auto", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "if", "(", "SI", "->", "isAtomic", "(", ")", ")", "return", "MachineMemOperand", "::", "MOVolatile", ";", "if", "(", "auto", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ")", "if", "(", "LI", "->", "isAtomic", "(", ")", ")", "return", "MachineMemOperand", "::", "MOVolatile", ";", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "&", "I", ")", ")", "if", "(", "AI", "->", "isAtomic", "(", ")", ")", "return", "MachineMemOperand", "::", "MOVolatile", ";", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "&", "I", ")", ")", "if", "(", "AI", "->", "isAtomic", "(", ")", ")", "return", "MachineMemOperand", "::", "MOVolatile", ";", "return", "MachineMemOperand", "::", "MONone", ";", "}", "</s>" ]
[ "This", "callback", "is", "used", "to", "inspect", "load/store", "instructions", "and", "add", "target-specific", "MachineMemOperand", "flags", "to", "them", "." ]
[ "XCore", "XCore" ]
XCoreISelLowering2
getTargetMMOFlags
XCore
MPU
LLVM
17,599
132
1
[]