Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "if", "(", "Subtarget", ".", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "return", ";", "}", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "(", "*", "(", "const", "AMDGPUTargetLowering", "*", ")", "getTargetLowering", "(", ")", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "*", "Node", "=", "I", ";", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";", "if", "(", "ResNode", "!=", "Node", ")", "{", "ReplaceUses", "(", "Node", ",", "ResNode", ")", ";", "}", "}", "}", "</s>" ]
[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]
[ "R600" ]
AMDGPUISelDAGToDAG13
PostprocessISelDAG
R600
GPU
LLVM
18,600
125
1
[]
[ "<s>", "bool", "ARM64TargetLowering", "::", "isEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "CalleeCC", ",", "false", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "AssignFn", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "realArgIdx", "=", "0", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "return", "false", ";", "}", "}", "}", "}", "return", "true", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]
[ "ARM64", "ARM64", "ISD::OutputArg", "ISD::InputArg", "16", "0", "0" ]
ARM64ISelLowering
isEligibleForTailCallOptimization
ARM64
CPU
LLVM
18,601
242
1
[]
[ "<s>", "static", "void", "compute_save_world_info", "(", "rs6000_stack_t", "*", "info_ptr", ")", "{", "info_ptr", "->", "world_save_p", "=", "1", ";", "info_ptr", "->", "world_save_p", "=", "(", "WORLD_SAVE_P", "(", "info_ptr", ")", "&&", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "!", "cfun", "->", "has_nonlocal_label", "&&", "info_ptr", "->", "first_fp_reg_save", "==", "FIRST_SAVED_FP_REGNO", "&&", "info_ptr", "->", "first_gp_reg_save", "==", "FIRST_SAVED_GP_REGNO", "&&", "info_ptr", "->", "first_altivec_reg_save", "==", "FIRST_SAVED_ALTIVEC_REGNO", "&&", "info_ptr", "->", "cr_save_p", ")", ";", "if", "(", "WORLD_SAVE_P", "(", "info_ptr", ")", ")", "{", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_last_insn_anywhere", "(", ")", ";", "insn", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", "if", "(", "CALL_P", "(", "insn", ")", "&&", "SIBLING_CALL_P", "(", "insn", ")", ")", "{", "info_ptr", "->", "world_save_p", "=", "0", ";", "break", ";", "}", "}", "if", "(", "WORLD_SAVE_P", "(", "info_ptr", ")", ")", "{", "info_ptr", "->", "vrsave_size", "=", "4", ";", "info_ptr", "->", "lr_save_p", "=", "1", ";", "if", "(", "info_ptr", "->", "vrsave_mask", "==", "0", ")", "info_ptr", "->", "vrsave_mask", "=", "compute_vrsave_mask", "(", ")", ";", "gcc_assert", "(", "info_ptr", "->", "first_fp_reg_save", ">=", "FIRST_SAVED_FP_REGNO", "&&", "(", "info_ptr", "->", "first_altivec_reg_save", ">=", "FIRST_SAVED_ALTIVEC_REGNO", ")", ")", ";", "}", "return", ";", "}", "</s>" ]
[ "For", "a", "very", "restricted", "set", "of", "circumstances", ",", "we", "can", "cut", "down", "the", "size", "of", "prologues/epilogues", "by", "calling", "our", "own", "save/restore-the-world", "routines", "." ]
[ "rs6000", "1", "0", "4", "1", "0" ]
rs60004
compute_save_world_info
rs6000
CPU
GCC
18,602
166
1
[]
[ "<s>", "bool", "Z80AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "llvm_unreachable", "(", "\"Unimplemented\"", ")", ";", "}", "</s>" ]
[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
[ "Z80", "Z80", "\"Unimplemented\"" ]
Z80AsmParser1
ParseInstruction
Z80
MPU
LLVM
18,603
26
1
[]
[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t", "Insn", ";", "DecodeStatus", "Result", ";", "if", "(", "(", "Bytes", "[", "0", "]", "&", "0x3", ")", "==", "0x3", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "4", ")", "{", "Size", "=", "0", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "support", "::", "endian", "::", "read32le", "(", "Bytes", ".", "data", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV32 table :\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "4", ";", "}", "else", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "2", ")", "{", "Size", "=", "0", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "support", "::", "endian", "::", "read16le", "(", "Bytes", ".", "data", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "Feature64Bit", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableRISCV32Only_16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "2", ";", "return", "Result", ";", "}", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureExtZbproposedc", "]", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureStdExtC", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RVBC32 table (BitManip 16-bit Instruction):\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableRVBC16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "2", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Trying RISCV_C table (16-bit Instruction):\\n\"", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "2", ";", "}", "return", "Result", ";", "}", "</s>" ]
[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
[ "RI5CY", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "2", "0", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "RISCV::FeatureExtZbproposedc", "RISCV::FeatureStdExtC", "\"Trying RVBC32 table (BitManip 16-bit Instruction):\\n\"", "2", "\"Trying RISCV_C table (16-bit Instruction):\\n\"", "2" ]
RISCVDisassembler
getInstruction
RI5CY
CPU
LLVM
18,604
316
1
[]
[ "<s>", "static", "reg_class_t", "mips_spill_class", "(", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MIPS16", ")", "return", "SPILL_REGS", ";", "return", "NO_REGS", ";", "}", "</s>" ]
[ "Implement", "TARGET_SPILL_CLASS", "." ]
[ "mips" ]
mips
mips_spill_class
mips
CPU
GCC
18,605
24
1
[]
[ "<s>", "static", "bool", "moxie_fixed_condition_code_regs", "(", "unsigned", "int", "*", "p1", ",", "unsigned", "int", "*", "p2", ")", "{", "*", "p1", "=", "CC_REG", ";", "*", "p2", "=", "INVALID_REGNUM", ";", "return", "true", ";", "}", "</s>" ]
[ "Return", "the", "fixed", "registers", "used", "for", "condition", "codes", "." ]
[ "moxie" ]
moxie
moxie_fixed_condition_code_regs
moxie
CPU
GCC
18,606
29
1
[]
[ "<s>", "static", "void", "frv_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "addr", "=", "XEXP", "(", "m_tramp", ",", "0", ")", ";", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "sc_reg", "=", "force_reg", "(", "Pmode", ",", "static_chain", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "\"__trampoline_setup\"", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "addr", ",", "Pmode", ",", "GEN_INT", "(", "frv_trampoline_size", "(", ")", ")", ",", "SImode", ",", "fnaddr", ",", "Pmode", ",", "sc_reg", ",", "Pmode", ")", ";", "}", "</s>" ]
[ "A", "C", "statement", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "ADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "trampoline", ";", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "nested", "function", ";", "STATIC_CHAIN", "is", "an", "RTX", "for", "the", "static", "chain", "value", "that", "should", "be", "passed", "to", "the", "function", "when", "it", "is", "called", ".", "The", "template", "is", ":", "setlo", "#", "0", ",", "<", "jmp_reg", ">", "setlo", "#", "0", ",", "<", "static_chain", ">", "sethi", "#", "0", ",", "<", "jmp_reg", ">", "sethi", "#", "0", ",", "<", "static_chain", ">", "jmpl", "@", "(", "gr0", ",", "<", "jmp_reg", ">", ")" ]
[ "frv", "0", "0", "\"__trampoline_setup\"" ]
frv
frv_trampoline_init
frv
VLIW
GCC
18,607
83
1
[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Expand Condsets\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "Hexagon", "\"Hexagon Expand Condsets\"" ]
HexagonExpandCondsets26
getPassName
Hexagon
DSP
LLVM
18,608
13
1
[]
[ "<s>", "static", "void", "or1k_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputc", "(", "'0'", ",", "file", ")", ";", "break", ";", "case", "PLUS", ":", "offset", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "offset", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "print_reloc", "(", "file", ",", "XEXP", "(", "addr", ",", "1", ")", ",", "INTVAL", "(", "offset", ")", ",", "RKIND_LO", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "}", "else", "output_addr_const", "(", "file", ",", "offset", ")", ";", "break", ";", "case", "LO_SUM", ":", "offset", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "print_reloc", "(", "file", ",", "offset", ",", "0", ",", "RKIND_LO", ")", ";", "break", ";", "default", ":", "output_addr_const", "(", "file", ",", "addr", ")", ";", "return", ";", "}", "fprintf", "(", "file", ",", "\"(%s)\"", ",", "reg_names", "[", "REGNO", "(", "addr", ")", "]", ")", ";", "}", "</s>" ]
[ "Worker", "for", "TARGET_PRINT_OPERAND_ADDRESS", ".", "Prints", "the", "argument", "ADDR", ",", "an", "address", "RTX", ",", "to", "the", "file", "FILE", ".", "The", "output", "is", "formed", "as", "expected", "by", "the", "OpenRISC", "assembler", ".", "Examples", ":", "RTX", "OUTPUT", "(", "reg", ":", "SI", "3", ")", "0", "(", "r3", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "3", ")", "(", "const_int", "4", ")", ")", "0x4", "(", "r3", ")", "(", "lo_sum", ":", "SI", "(", "reg", ":", "SI", "3", ")", "(", "symbol_ref", ":", "SI", "(", "``", "x", "''", ")", ")", ")", ")", "lo", "(", "x", ")", "(", "r3", ")" ]
[ "or1k", "1", "0", "1", "0", "1", "0", "0", "\"(%s)\"" ]
or1k
or1k_print_operand_address
or1k
CPU
GCC
18,609
177
1
[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "SystemZMachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "SystemZ", "::", "FP64BitRegClass", ".", "contains", "(", "Reg", ")", ")", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "SystemZ", "::", "FP64BitRegClass", ",", "TRI", ")", ";", "}", "unsigned", "LowGPR", "=", "ZFI", "->", "getLowSavedGPR", "(", ")", ";", "unsigned", "HighGPR", "=", "ZFI", "->", "getHighSavedGPR", "(", ")", ";", "unsigned", "StartOffset", "=", "RegSpillOffsets", "[", "LowGPR", "]", ";", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "\"Should be loading %r15 and something else\"", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "SystemZ", "::", "LMG", ")", ")", ";", "MIB", ".", "addReg", "(", "LowGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HighGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "HasFP", "?", "SystemZ", "::", "R11D", ":", "SystemZ", "::", "R15D", ")", ";", "MIB", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "LowGPR", "&&", "Reg", "!=", "HighGPR", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "return", "true", ";", "}", "</s>" ]
[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]
[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0" ]
SystemZFrameLowering
restoreCalleeSavedRegisters
SystemZ
CPU
LLVM
18,610
351
1
[]
[ "<s>", "char", "*", "aarch64_output_sve_mov_immediate", "(", "rtx", "const_vector", ")", "{", "static", "char", "templ", "[", "40", "]", ";", "struct", "simd_immediate_info", "info", ";", "char", "element_char", ";", "bool", "is_valid", "=", "aarch64_simd_valid_immediate", "(", "const_vector", ",", "&", "info", ")", ";", "gcc_assert", "(", "is_valid", ")", ";", "element_char", "=", "sizetochar", "(", "GET_MODE_BITSIZE", "(", "info", ".", "elt_mode", ")", ")", ";", "machine_mode", "vec_mode", "=", "GET_MODE", "(", "const_vector", ")", ";", "if", "(", "aarch64_sve_pred_mode_p", "(", "vec_mode", ")", ")", "{", "static", "char", "buf", "[", "sizeof", "(", "\"ptrue\\t%0.N, vlNNNNN\"", ")", "]", ";", "if", "(", "info", ".", "insn", "==", "simd_immediate_info", "::", "MOV", ")", "{", "gcc_assert", "(", "info", ".", "u", ".", "mov", ".", "value", "==", "const0_rtx", ")", ";", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "\"pfalse\\t%%0.b\"", ")", ";", "}", "else", "{", "gcc_assert", "(", "info", ".", "insn", "==", "simd_immediate_info", "::", "PTRUE", ")", ";", "unsigned", "int", "total_bytes", ";", "if", "(", "info", ".", "u", ".", "pattern", "==", "AARCH64_SV_ALL", "&&", "BYTES_PER_SVE_VECTOR", ".", "is_constant", "(", "&", "total_bytes", ")", ")", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "\"ptrue\\t%%0.%c, vl%d\"", ",", "element_char", ",", "total_bytes", "/", "GET_MODE_SIZE", "(", "info", ".", "elt_mode", ")", ")", ";", "else", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "\"ptrue\\t%%0.%c, %s\"", ",", "element_char", ",", "svpattern_token", "(", "info", ".", "u", ".", "pattern", ")", ")", ";", "}", "return", "buf", ";", "}", "if", "(", "info", ".", "insn", "==", "simd_immediate_info", "::", "INDEX", ")", "{", "snprintf", "(", "templ", ",", "sizeof", "(", "templ", ")", ",", "\"index\\t%%0.%c, #\"", "HOST_WIDE_INT_PRINT_DEC", "\", #\"", "HOST_WIDE_INT_PRINT_DEC", ",", "element_char", ",", "INTVAL", "(", "info", ".", "u", ".", "index", ".", "base", ")", ",", "INTVAL", "(", "info", ".", "u", ".", "index", ".", "step", ")", ")", ";", "return", "templ", ";", "}", "if", "(", "GET_MODE_CLASS", "(", "info", ".", "elt_mode", ")", "==", "MODE_FLOAT", ")", "{", "if", "(", "aarch64_float_const_zero_rtx_p", "(", "info", ".", "u", ".", "mov", ".", "value", ")", ")", "info", ".", "u", ".", "mov", ".", "value", "=", "GEN_INT", "(", "0", ")", ";", "else", "{", "const", "int", "buf_size", "=", "20", ";", "char", "float_buf", "[", "buf_size", "]", "=", "{", "}", ";", "real_to_decimal_for_mode", "(", "float_buf", ",", "CONST_DOUBLE_REAL_VALUE", "(", "info", ".", "u", ".", "mov", ".", "value", ")", ",", "buf_size", ",", "buf_size", ",", "1", ",", "info", ".", "elt_mode", ")", ";", "snprintf", "(", "templ", ",", "sizeof", "(", "templ", ")", ",", "\"fmov\\t%%0.%c, #%s\"", ",", "element_char", ",", "float_buf", ")", ";", "return", "templ", ";", "}", "}", "snprintf", "(", "templ", ",", "sizeof", "(", "templ", ")", ",", "\"mov\\t%%0.%c, #\"", "HOST_WIDE_INT_PRINT_DEC", ",", "element_char", ",", "INTVAL", "(", "info", ".", "u", ".", "mov", ".", "value", ")", ")", ";", "return", "templ", ";", "}", "</s>" ]
[ "Return", "the", "output", "string", "to", "use", "for", "moving", "immediate", "CONST_VECTOR", "into", "an", "SVE", "register", "." ]
[ "aarch64", "40", "\"ptrue\\t%0.N, vlNNNNN\"", "\"pfalse\\t%%0.b\"", "\"ptrue\\t%%0.%c, vl%d\"", "\"ptrue\\t%%0.%c, %s\"", "\"index\\t%%0.%c, #\"", "\", #\"", "0", "20", "1", "\"fmov\\t%%0.%c, #%s\"", "\"mov\\t%%0.%c, #\"" ]
aarch64
aarch64_output_sve_mov_immediate
aarch64
CPU
GCC
18,611
386
1
[]
[ "<s>", "int", "CompositeHandler", "::", "getNumElements", "(", "Type", "*", "Ty", ",", "bool", "AccessMemFormFlatStruct", ")", "{", "int", "NumElems", "=", "0", ";", "Type", "*", "TyKey", "=", "reinterpret_cast", "<", "Type", "*", ">", "(", "reinterpret_cast", "<", "char", "*", ">", "(", "Ty", ")", "+", "(", "int", ")", "AccessMemFormFlatStruct", ")", ";", "if", "(", "typeNumElemCache", ".", "find", "(", "TyKey", ")", "!=", "typeNumElemCache", ".", "end", "(", ")", ")", "return", "typeNumElemCache", "[", "TyKey", "]", ";", "if", "(", "isa", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "StructType", "*", "STy", "=", "cast", "<", "StructType", ">", "(", "Ty", ")", ";", "for", "(", "StructType", "::", "element_iterator", "EB", "=", "STy", "->", "element_begin", "(", ")", ",", "EI", "=", "EB", ",", "EE", "=", "STy", "->", "element_end", "(", ")", ";", "EI", "!=", "EE", ";", "++", "EI", ")", "{", "if", "(", "CompositeType", "::", "classof", "(", "*", "EI", ")", ")", "NumElems", "+=", "getNumElements", "(", "*", "EI", ",", "AccessMemFormFlatStruct", ")", ";", "else", "NumElems", "+=", "1", ";", "}", "}", "else", "if", "(", "isa", "<", "ArrayType", ">", "(", "Ty", ")", ")", "{", "Type", "*", "ElmTy", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ";", "bool", "exploreArr", "=", "!", "CheckIfFlattendType", "(", "ElmTy", ")", "||", "!", "AccessMemFormFlatStruct", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", "||", "(", "isa", "<", "ArrayType", ">", "(", "ElmTy", ")", "&&", "exploreArr", ")", ")", "{", "int", "NumArrElems", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ";", "NumElems", "+=", "NumArrElems", "*", "getNumElements", "(", "ElmTy", ",", "AccessMemFormFlatStruct", ")", ";", "}", "else", "NumElems", "+=", "exploreArr", "?", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ":", "1", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "NumElems", "+=", "getNumElements", "(", "cast", "<", "PointerType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ",", "AccessMemFormFlatStruct", ")", ";", "}", "else", "NumElems", "+=", "1", ";", "typeNumElemCache", "[", "TyKey", "]", "=", "NumElems", ";", "return", "NumElems", ";", "}", "</s>" ]
[ "Random", "access", "to", "the", "elements", "." ]
[ "JVM", "0", "1", "1", "1" ]
JVMCompositeHandler
getNumElements
JVM
Virtual ISA
LLVM
18,612
305
1
[]
[ "<s>", "Loc", "(", "MachineBasicBlock", "*", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ")", ":", "Block", "(", "B", ")", ",", "At", "(", "It", ")", "{", "if", "(", "B", "->", "end", "(", ")", "==", "It", ")", "{", "Pos", "=", "-", "1", ";", "}", "else", "{", "assert", "(", "It", "->", "getParent", "(", ")", "==", "B", ")", ";", "Pos", "=", "std", "::", "distance", "(", "B", "->", "begin", "(", ")", ",", "It", ")", ";", "}", "}", "</s>" ]
[ "The", "location", "in", "the", "match", "file", "that", "the", "check", "string", "was", "specified", "." ]
[ "Hexagon", "1" ]
HexagonConstExtenders (2)
Loc
Hexagon
DSP
LLVM
18,613
69
1
[]
[ "<s>", "TargetStackID", "::", "Value", "getStackIDForScalableVectors", "(", ")", "const", "override", "{", "return", "TargetStackID", "::", "RISCVVector", ";", "}", "</s>" ]
[ "Returns", "the", "StackID", "that", "scalable", "vectors", "should", "be", "associated", "with", "." ]
[ "RISCV", "RISCV" ]
RISCVFrameLowering10
getStackIDForScalableVectors
RISCV
CPU
LLVM
18,614
15
1
[]
[ "<s>", "static", "reg_class_t", "alpha_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "rclass_i", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "enum", "reg_class", "rclass", "=", "(", "enum", "reg_class", ")", "rclass_i", ";", "if", "(", "!", "TARGET_BWX", "&&", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", "||", "mode", "==", "CQImode", ")", ")", "{", "if", "(", "any_memory_operand", "(", "x", ",", "mode", ")", ")", "{", "if", "(", "in_p", ")", "{", "if", "(", "!", "aligned_memory_operand", "(", "x", ",", "mode", ")", ")", "sri", "->", "icode", "=", "direct_optab_handler", "(", "reload_in_optab", ",", "mode", ")", ";", "}", "else", "sri", "->", "icode", "=", "direct_optab_handler", "(", "reload_out_optab", ",", "mode", ")", ";", "return", "NO_REGS", ";", "}", "}", "if", "(", "rclass", "==", "FLOAT_REGS", ")", "{", "if", "(", "MEM_P", "(", "x", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "AND", ")", "return", "GENERAL_REGS", ";", "if", "(", "in_p", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "!", "MEM_P", "(", "x", ")", "&&", "!", "REG_P", "(", "x", ")", "&&", "!", "CONST_INT_P", "(", "x", ")", ")", "return", "GENERAL_REGS", ";", "}", "return", "NO_REGS", ";", "}", "</s>" ]
[ "Inform", "reload", "about", "cases", "where", "moving", "X", "with", "a", "mode", "MODE", "to", "a", "register", "in", "RCLASS", "requires", "an", "extra", "scratch", "or", "immediate", "register", ".", "Return", "the", "class", "needed", "for", "the", "immediate", "register", "." ]
[ "alpha", "0" ]
alpha
alpha_secondary_reload
alpha
MPU
GCC
18,615
169
1
[]
[ "<s>", "void", "h8300_swap_into_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", "=", "push", "(", "HARD_FRAME_POINTER_REGNUM", ",", "false", ")", ";", "if", "(", "frame_pointer_needed", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ",", "2", "*", "UNITS_PER_WORD", ")", ")", ";", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "4", ")", ")", ")", ";", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "addr", ")", ";", "if", "(", "REGNO", "(", "addr", ")", "==", "SP_REG", ")", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "GET_MODE_SIZE", "(", "word_mode", ")", ")", ")", ";", "}", "</s>" ]
[ "Move", "ADDR", "into", "er6", "after", "pushing", "its", "old", "value", "onto", "the", "stack", "." ]
[ "h8300", "2", "4" ]
h83004
h8300_swap_into_er6
h8300
MPU
GCC
18,616
102
1
[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "hasBitTest", "(", "SDValue", "X", ",", "SDValue", "Y", ")", "const", "{", "return", "X", ".", "getValueType", "(", ")", ".", "isScalarInteger", "(", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "target", "has", "a", "bit-test", "instruction", ":", "(", "X", "&", "(", "1", "<", "<", "Y", ")", ")", "==/", "!", "=", "0", "This", "knowledge", "can", "be", "used", "to", "prevent", "breaking", "the", "pattern", ",", "or", "creating", "it", "if", "it", "could", "be", "recognized", "." ]
[ "Hexagon", "Hexagon" ]
HexagonISelLowering100
hasBitTest
Hexagon
DSP
LLVM
18,617
25
1
[]
[ "<s>", "bool", "SNESExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "SNESSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "SNESSubtarget", ">", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MF", ".", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "TracksLiveness", ")", ";", "for", "(", "Block", "&", "MBB", ":", "MF", ")", "{", "bool", "ContinueExpanding", "=", "true", ";", "unsigned", "ExpandCount", "=", "0", ";", "do", "{", "assert", "(", "ExpandCount", "<", "10", "&&", "\"pseudo expand limit reached\"", ")", ";", "bool", "BlockModified", "=", "expandMBB", "(", "MBB", ")", ";", "Modified", "|=", "BlockModified", ";", "ExpandCount", "++", ";", "ContinueExpanding", "=", "BlockModified", ";", "}", "while", "(", "ContinueExpanding", ")", ";", "}", "return", "Modified", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "SNES", "SNES", "SNES", "SNES", "0", "10", "\"pseudo expand limit reached\"" ]
SNESExpandPseudoInsts
runOnMachineFunction
SNES
DSP
LLVM
18,618
120
1
[]
[ "<s>", "int", "loongarch_regno_mode_ok_for_base_p", "(", "int", "regno", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "}", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", ")", "return", "true", ";", "return", "GP_REG_P", "(", "regno", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "register", "REGNO", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]
[ "loongarch" ]
loongarch
loongarch_regno_mode_ok_for_base_p
loongarch
CPU
GCC
18,619
59
1
[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "FPReg", "=", "getFPReg", "(", "STI", ")", ";", "unsigned", "SPReg", "=", "getSPReg", "(", "STI", ")", ";", "auto", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "\"frame pointer should not have been eliminated\"", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "StackSize", "+", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "adjustReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "StackSize", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "shouldEnableVectorUnit", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "STI", ".", "getInstrInfo", "(", ")", "->", "get", "(", "RISCV", "::", "VCONFIG", ")", ")", ".", "addImm", "(", "0x01", ")", ";", "}", "}", "</s>" ]
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "RISCV::VCONFIG", "0x01" ]
RISCVFrameLowering41
emitEpilogue
RISCV
CPU
LLVM
18,620
223
1
[]
[ "<s>", "void", "WDC65816InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "WDC", "::", "AccRegsRegClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "WDC", "::", "LDAabsl", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "\"Cannot store this register to stack slot!\"", ")", ";", "}", "</s>" ]
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "WDC65816", "WDC", "WDC::AccRegsRegClass", "WDC::LDAabsl", "\"Cannot store this register to stack slot!\"" ]
WDC65816InstrInfo
loadRegFromStackSlot
WDC65816
MPU
LLVM
18,621
156
1
[]
[ "<s>", "bool", "SIFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "allStackObjectsAreDead", "(", "MFI", ")", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "AMDGPU", "SI" ]
SIFrameLowering11
hasFP
AMDGPU
GPU
LLVM
18,622
37
1
[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i8", ";", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "!", "TM", ".", "Options", ".", "UseSoftFloat", "&&", "Subtarget", "->", "hasAVX512", "(", ")", ")", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "case", "8", ":", "return", "MVT", "::", "v8i1", ";", "case", "16", ":", "return", "MVT", "::", "v16i1", ";", "}", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "}", "</s>" ]
[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]
[ "X86", "X86", "MVT::i8", "8", "MVT::v8i1", "16", "MVT::v16i1" ]
X86ISelLowering176
getSetCCResultType
X86
CPU
LLVM
18,623
85
1
[]
[ "<s>", "bool", "TeakFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "Teak", "Teak" ]
TeakFrameLowering
hasFP
Teak
DSP
LLVM
18,624
16
1
[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'b'", ":", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "G8RC_NOX0RegClass", ")", ";", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "GPRC_NOR0RegClass", ")", ";", "case", "'r'", ":", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "G8RCRegClass", ")", ";", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "GPRCRegClass", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "i32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "F4RCRegClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f64", "||", "VT", "==", "MVT", "::", "i64", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "F8RCRegClass", ")", ";", "break", ";", "case", "'v'", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "VRRCRegClass", ")", ";", "case", "'y'", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "CRRCRegClass", ")", ";", "}", "}", "else", "if", "(", "Constraint", "==", "\"wc\"", ")", "{", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "CRBITRCRegClass", ")", ";", "}", "else", "if", "(", "Constraint", "==", "\"wa\"", "||", "Constraint", "==", "\"wd\"", "||", "Constraint", "==", "\"wf\"", ")", "{", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "VSRCRegClass", ")", ";", "}", "else", "if", "(", "Constraint", "==", "\"ws\"", ")", "{", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "PPC", "::", "VSFRCRegClass", ")", ";", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "R", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "R", ".", "first", "&&", "VT", "==", "MVT", "::", "i64", "&&", "Subtarget", ".", "isPPC64", "(", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "R", ".", "first", ")", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "std", "::", "make_pair", "(", "TRI", "->", "getMatchingSuperReg", "(", "R", ".", "first", ",", "PPC", "::", "sub_32", ",", "&", "PPC", "::", "G8RCRegClass", ")", ",", "&", "PPC", "::", "G8RCRegClass", ")", ";", "}", "if", "(", "!", "R", ".", "second", "&&", "StringRef", "(", "\"{cc}\"", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "{", "R", ".", "first", "=", "PPC", "::", "CR0", ";", "R", ".", "second", "=", "&", "PPC", "::", "CRRCRegClass", ";", "}", "return", "R", ";", "}", "</s>" ]
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64", "0U", "PPC::F8RCRegClass", "0U", "PPC::VRRCRegClass", "0U", "PPC::CRRCRegClass", "\"wc\"", "0U", "PPC::CRBITRCRegClass", "\"wa\"", "\"wd\"", "\"wf\"", "0U", "PPC::VSRCRegClass", "\"ws\"", "0U", "PPC::VSFRCRegClass", "MVT::i64", "PPC", "PPC::GPRCRegClass", "PPC::sub_32", "PPC::G8RCRegClass", "PPC::G8RCRegClass", "\"{cc}\"", "PPC::CR0", "PPC::CRRCRegClass" ]
PPCISelLowering8
getRegForInlineAsmConstraint
PowerPC
CPU
LLVM
18,625
432
1
[]
[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "*", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "AArch64Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "AArch64Disassembler", "*", ">", "(", "D", ")", ";", "const", "MCRegisterInfo", "*", "RegInfo", "=", "Dis", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "RegInfo", "->", "getRegClass", "(", "RC", ")", ".", "getRegister", "(", "RegNo", ")", ";", "}", "</s>" ]
[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]
[ "AArch64", "AArch64", "AArch64" ]
AArch64Disassembler32
getReg
AArch64
CPU
LLVM
18,626
60
1
[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Cpu0TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i16", "||", "VT", "==", "MVT", "::", "i8", ")", "{", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Cpu0", "::", "CPURegsRegClass", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Cpu0", "::", "CPURegsRegClass", ")", ";", "return", "std", "::", "make_pair", "(", "0U", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "0", ")", ")", ";", "case", "'c'", ":", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "Cpu0", "::", "T9", ",", "&", "Cpu0", "::", "CPURegsRegClass", ")", ";", "assert", "(", "false", "&&", "\"Unexpected type.\"", ")", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "R", ";", "R", "=", "ParseRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "R", ".", "second", ")", "return", "R", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
[ "Cpu0", "Cpu0", "1", "0", "MVT::i32", "MVT::i16", "MVT::i8", "0U", "Cpu0::CPURegsRegClass", "MVT::i64", "0U", "Cpu0::CPURegsRegClass", "0U", "0", "MVT::i32", "Cpu0::T9", "Cpu0::CPURegsRegClass", "\"Unexpected type.\"" ]
Cpu0ISelLowering4
getRegForInlineAsmConstraint
Cpu0
CPU
LLVM
18,627
204
1
[]
[ "<s>", "static", "rtx", "rs6000_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_struct_check_p", "(", "TYPE_MODE", "(", "valtype", ")", ",", "valtype", ")", ")", "{", "CUMULATIVE_ARGS", "valcum", ";", "rtx", "valret", ";", "valcum", ".", "words", "=", "0", ";", "valcum", ".", "fregno", "=", "FP_ARG_MIN_REG", ";", "valcum", ".", "vregno", "=", "ALTIVEC_ARG_MIN_REG", ";", "valret", "=", "rs6000_darwin64_record_arg", "(", "&", "valcum", ",", "valtype", ",", "true", ",", "true", ")", ";", "if", "(", "valret", ")", "return", "valret", ";", "}", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "if", "(", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "valtype", ",", "&", "elt_mode", ",", "&", "n_elts", ")", ")", "{", "int", "first_reg", ",", "n_regs", ";", "if", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "elt_mode", ")", ")", "{", "first_reg", "=", "(", "elt_mode", "==", "TDmode", ")", "?", "FP_ARG_RETURN", "+", "1", ":", "FP_ARG_RETURN", ";", "n_regs", "=", "(", "GET_MODE_SIZE", "(", "elt_mode", ")", "+", "7", ")", ">>", "3", ";", "}", "else", "{", "first_reg", "=", "ALTIVEC_ARG_RETURN", ";", "n_regs", "=", "1", ";", "}", "return", "rs6000_parallel_return", "(", "mode", ",", "n_elts", ",", "elt_mode", ",", "first_reg", ",", "n_regs", ")", ";", "}", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", ")", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "E_DImode", ":", "case", "E_SCmode", ":", "case", "E_DCmode", ":", "case", "E_TCmode", ":", "int", "count", "=", "GET_MODE_SIZE", "(", "mode", ")", "/", "4", ";", "return", "rs6000_parallel_return", "(", "mode", ",", "count", ",", "SImode", ",", "GP_ARG_RETURN", ",", "1", ")", ";", "}", "if", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "(", "TARGET_32BIT", "?", "32", ":", "64", ")", ")", "||", "POINTER_TYPE_P", "(", "valtype", ")", ")", "mode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", ")", "regno", "=", "(", "mode", "==", "TDmode", ")", "?", "FP_ARG_RETURN", "+", "1", ":", "FP_ARG_RETURN", ";", "else", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "valtype", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "!", "FLOAT128_VECTOR_P", "(", "mode", ")", "&&", "(", "(", "TARGET_SINGLE_FLOAT", "&&", "(", "mode", "==", "SFmode", ")", ")", "||", "TARGET_DOUBLE_FLOAT", ")", ")", "regno", "=", "FP_ARG_RETURN", ";", "else", "if", "(", "TREE_CODE", "(", "valtype", ")", "==", "COMPLEX_TYPE", "&&", "targetm", ".", "calls", ".", "split_complex_arg", ")", "return", "rs6000_complex_function_value", "(", "mode", ")", ";", "else", "if", "(", "(", "TREE_CODE", "(", "valtype", ")", "==", "VECTOR_TYPE", "||", "FLOAT128_VECTOR_P", "(", "mode", ")", ")", "&&", "TARGET_ALTIVEC", "&&", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", ")", "regno", "=", "ALTIVEC_ARG_RETURN", ";", "else", "if", "(", "TARGET_E500_DOUBLE", "&&", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DCmode", "||", "FLOAT128_IBM_P", "(", "mode", ")", "||", "mode", "==", "TCmode", ")", ")", "return", "spe_build_register_parallel", "(", "mode", ",", "GP_ARG_RETURN", ")", ";", "else", "regno", "=", "GP_ARG_RETURN", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "</s>" ]
[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known", ",", "FUNC", "is", "its", "FUNCTION_DECL", ";", "otherwise", ",", "FUNC", "is", "0", ".", "On", "the", "SPE", ",", "both", "FPs", "and", "vectors", "are", "returned", "in", "r3", ".", "On", "RS/6000", "an", "integer", "value", "is", "in", "r3", "and", "a", "floating-point", "value", "is", "in", "fp1", ",", "unless", "-msoft-float", "." ]
[ "powerpcspe", "0", "1", "7", "3", "1", "4", "1", "32", "64", "1" ]
powerpcspe
rs6000_function_value
powerpcspe
CPU
GCC
18,628
428
1
[]
[ "<s>", "void", "LoongArchMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled encodeInstruction length!\"", ")", ";", "case", "4", ":", "{", "uint32_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "support", "::", "endian", "::", "write", "(", "OS", ",", "Bits", ",", "support", "::", "little", ")", ";", "break", ";", "}", "}", "}", "</s>" ]
[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]
[ "LoongArch", "LoongArch", "\"Unhandled encodeInstruction length!\"", "4", "support::endian", "support::little" ]
LoongArchMCCodeEmitter
encodeInstruction
LoongArch
CPU
LLVM
18,629
101
1
[]
[ "<s>", "static", "unsigned", "int", "aarch64_classify_vector_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "aarch64_advsimd_struct_mode_p", "(", "mode", ")", ")", "return", "VEC_ADVSIMD", "|", "VEC_STRUCT", ";", "if", "(", "aarch64_sve_pred_mode_p", "(", "mode", ")", ")", "return", "VEC_SVE_PRED", ";", "switch", "(", "mode", ")", "{", "case", "E_VNx2QImode", ":", "case", "E_VNx4QImode", ":", "case", "E_VNx8QImode", ":", "case", "E_VNx2HImode", ":", "case", "E_VNx4HImode", ":", "case", "E_VNx2SImode", ":", "case", "E_VNx2HFmode", ":", "case", "E_VNx4HFmode", ":", "case", "E_VNx2BFmode", ":", "case", "E_VNx4BFmode", ":", "case", "E_VNx2SFmode", ":", "return", "TARGET_SVE", "?", "VEC_SVE_DATA", "|", "VEC_PARTIAL", ":", "0", ";", "case", "E_VNx16QImode", ":", "case", "E_VNx8HImode", ":", "case", "E_VNx4SImode", ":", "case", "E_VNx2DImode", ":", "case", "E_VNx8BFmode", ":", "case", "E_VNx8HFmode", ":", "case", "E_VNx4SFmode", ":", "case", "E_VNx2DFmode", ":", "return", "TARGET_SVE", "?", "VEC_SVE_DATA", ":", "0", ";", "case", "E_VNx32QImode", ":", "case", "E_VNx16HImode", ":", "case", "E_VNx8SImode", ":", "case", "E_VNx4DImode", ":", "case", "E_VNx16BFmode", ":", "case", "E_VNx16HFmode", ":", "case", "E_VNx8SFmode", ":", "case", "E_VNx4DFmode", ":", "case", "E_VNx48QImode", ":", "case", "E_VNx24HImode", ":", "case", "E_VNx12SImode", ":", "case", "E_VNx6DImode", ":", "case", "E_VNx24BFmode", ":", "case", "E_VNx24HFmode", ":", "case", "E_VNx12SFmode", ":", "case", "E_VNx6DFmode", ":", "case", "E_VNx64QImode", ":", "case", "E_VNx32HImode", ":", "case", "E_VNx16SImode", ":", "case", "E_VNx8DImode", ":", "case", "E_VNx32BFmode", ":", "case", "E_VNx32HFmode", ":", "case", "E_VNx16SFmode", ":", "case", "E_VNx8DFmode", ":", "return", "TARGET_SVE", "?", "VEC_SVE_DATA", "|", "VEC_STRUCT", ":", "0", ";", "case", "E_V8QImode", ":", "case", "E_V4HImode", ":", "case", "E_V2SImode", ":", "case", "E_V4HFmode", ":", "case", "E_V4BFmode", ":", "case", "E_V2SFmode", ":", "case", "E_V1DFmode", ":", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V8HFmode", ":", "case", "E_V8BFmode", ":", "case", "E_V4SFmode", ":", "case", "E_V2DFmode", ":", "return", "TARGET_SIMD", "?", "VEC_ADVSIMD", ":", "0", ";", "default", ":", "return", "0", ";", "}", "}", "</s>" ]
[ "Return", "a", "set", "of", "flags", "describing", "the", "vector", "properties", "of", "mode", "MODE", ".", "Ignore", "modes", "that", "are", "not", "supported", "by", "the", "current", "target", "." ]
[ "aarch64", "0", "0", "0", "0", "0" ]
aarch641
aarch64_classify_vector_mode
aarch64
CPU
GCC
18,630
249
1
[]
[ "<s>", "bool", "riscv_hard_regno_mode_ok_p", "(", "unsigned", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "unsigned", "int", "nregs", "=", "riscv_hard_regno_nregs", "(", "regno", ",", "mode", ")", ";", "if", "(", "GP_REG_P", "(", "regno", ")", ")", "{", "if", "(", "!", "GP_REG_P", "(", "regno", "+", "nregs", "-", "1", ")", ")", "return", "false", ";", "}", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "{", "if", "(", "!", "FP_REG_P", "(", "regno", "+", "nregs", "-", "1", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_COMPLEX_FLOAT", ")", "return", "false", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ">", "UNITS_PER_FP_REG", "||", "(", "!", "call_used_regs", "[", "regno", "]", "&&", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ">", "UNITS_PER_FP_ARG", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";", "for", "(", "unsigned", "i", "=", "1", ";", "i", "<", "nregs", ";", "i", "++", ")", "if", "(", "call_used_regs", "[", "regno", "]", "!=", "call_used_regs", "[", "regno", "+", "i", "]", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "register", "REGNO", "can", "store", "a", "value", "of", "mode", "MODE", "." ]
[ "riscv", "1", "1", "1" ]
riscv2
riscv_hard_regno_mode_ok_p
riscv
CPU
GCC
18,631
157
1
[]
[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "UseSoftMulDiv", "=", "false", ";", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "=", "false", ";", "IsVIS", "=", "false", ";", "IsVIS2", "=", "false", ";", "IsVIS3", "=", "false", ";", "HasHardQuad", "=", "false", ";", "UsePopc", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasNoFSMULD", "=", "false", ";", "HasNoFMULS", "=", "false", ";", "HasLeonCasa", "=", "false", ";", "HasUmacSmac", "=", "false", ";", "HasPWRPSR", "=", "false", ";", "InsertNOPLoad", "=", "false", ";", "FixAllFDIVSQRT", "=", "false", ";", "DetectRoundChange", "=", "false", ";", "HasLeonCycleCounter", "=", "false", ";", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "(", "Is64Bit", ")", "?", "\"v9\"", ":", "\"v8\"", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "!", "IsV9", ")", "UsePopc", "=", "false", ";", "return", "*", "this", ";", "}", "</s>" ]
[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]
SparcSubtarget21
initializeSubtargetDependencies
Sparc
CPU
LLVM
18,632
135
1
[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "true", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "auto", "&", "NonLibcallCSI", "=", "getNonLibcallCSI", "(", "*", "MF", ",", "CSI", ")", ";", "for", "(", "auto", "&", "CS", ":", "reverse", "(", "NonLibcallCSI", ")", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "\"loadRegFromStackSlot didn't insert any code!\"", ")", ";", "}", "const", "char", "*", "RestoreLibCall", "=", "getRestoreLibCallName", "(", "*", "MF", ",", "CSI", ")", ";", "if", "(", "RestoreLibCall", ")", "{", "assert", "(", "!", "RISCVABI", "::", "isCheriPureCapABI", "(", "STI", ".", "getTargetABI", "(", ")", ")", "&&", "\"Save/restore libcall not implemented for purecap\"", ")", ";", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "RISCV", "::", "PseudoTAIL", ")", ")", ".", "addExternalSymbol", "(", "RestoreLibCall", ",", "RISCVII", "::", "MO_CALL", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "MI", "->", "getOpcode", "(", ")", "==", "RISCV", "::", "PseudoRET", ")", "{", "NewMI", "->", "copyImplicitOps", "(", "*", "MF", ",", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "}", "return", "true", ";", "}", "</s>" ]
[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]
[ "RISCV", "RISCV", "\"loadRegFromStackSlot didn't insert any code!\"", "RISCVABI::isCheriPureCapABI", "\"Save/restore libcall not implemented for purecap\"", "RISCV::PseudoTAIL", "RISCVII::MO_CALL", "RISCV::PseudoRET" ]
RISCVFrameLowering21
restoreCalleeSavedRegisters
RISCV
CPU
LLVM
18,633
291
1
[]
[ "<s>", "static", "bool", "arm_9e_rtx_costs", "(", "rtx", "x", ",", "enum", "rtx_code", "code", ",", "enum", "rtx_code", "outer_code", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "TARGET_THUMB1", ")", "{", "switch", "(", "code", ")", "{", "case", "MULT", ":", "if", "(", "arm_arch6m", "&&", "arm_m_profile_small_mul", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "32", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "3", ")", ";", "return", "true", ";", "default", ":", "*", "total", "=", "thumb1_rtx_costs", "(", "x", ",", "code", ",", "outer_code", ")", ";", "return", "true", ";", "}", "}", "switch", "(", "code", ")", "{", "case", "MULT", ":", "if", "(", "mode", "==", "DImode", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "ZERO_EXTEND", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "SIGN_EXTEND", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "return", "false", ";", "}", "if", "(", "mode", "==", "DImode", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "5", ")", ";", "return", "false", ";", "}", "if", "(", "mode", "==", "SImode", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "2", ")", ";", "return", "false", ";", "}", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "{", "if", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "SFmode", "||", "(", "mode", "==", "DFmode", "&&", "!", "TARGET_VFP_SINGLE", ")", ")", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "1", ")", ";", "return", "false", ";", "}", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "20", ")", ";", "return", "false", ";", "default", ":", "return", "arm_rtx_costs_1", "(", "x", ",", "outer_code", ",", "total", ",", "speed", ")", ";", "}", "}", "</s>" ]
[ "RTX", "costs", "for", "9e", "(", "and", "later", ")", "cores", "." ]
[ "arm", "32", "3", "0", "1", "0", "0", "2", "5", "2", "1", "20" ]
arm4
arm_9e_rtx_costs
arm
CPU
GCC
18,634
272
1
[]
[ "<s>", "bool", "shouldFormOverflowOp", "(", "unsigned", "Opcode", ",", "EVT", "VT", ",", "bool", "MathUsed", ")", "const", "override", "{", "return", "TargetLowering", "::", "shouldFormOverflowOp", "(", "Opcode", ",", "VT", ",", "true", ")", ";", "}", "</s>" ]
[ "Overflow", "nodes", "should", "get", "combined/lowered", "to", "optimal", "instructions", "(", "they", "should", "allow", "eliminating", "explicit", "compares", "by", "getting", "flags", "from", "math", "ops", ")", "." ]
[ "ARM" ]
ARMISelLowering
shouldFormOverflowOp
ARM
CPU
LLVM
18,635
28
1
[]
[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"TGSI Assembly Printer\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "TGSI", "\"TGSI Assembly Printer\"" ]
TGSIAsmPrinter
getPassName
TGSI
Virtual ISA
LLVM
18,636
11
1
[]
[ "<s>", "int", "mips_regno_mode_ok_for_base_p", "(", "int", "regno", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "}", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", ")", "return", "true", ";", "if", "(", "TARGET_MIPS16", "&&", "regno", "==", "STACK_POINTER_REGNUM", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", "==", "4", "||", "GET_MODE_SIZE", "(", "mode", ")", "==", "8", ";", "return", "TARGET_MIPS16", "?", "M16_REG_P", "(", "regno", ")", ":", "GP_REG_P", "(", "regno", ")", ";", "}", "</s>" ]
[ "This", "function", "is", "used", "to", "implement", "REG_MODE_OK_FOR_BASE_P", "." ]
[ "mips", "4", "8" ]
mips
mips_regno_mode_ok_for_base_p
mips
CPU
GCC
18,637
88
1
[]
[ "<s>", "SDValue", "DCPU16TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "DCPU16_INTR", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "\"Interrupt handlers cannot return any value\"", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_DCPU16", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "unsigned", "Opc", "=", "(", "CallConv", "==", "CallingConv", "::", "DCPU16_INTR", "?", "DCPU16ISD", "::", "RETI_FLAG", ":", "DCPU16ISD", "::", "RET_FLAG", ")", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "Dcpu16", "DCPU16", "ISD::OutputArg", "16", "DCPU16", "\"Interrupt handlers cannot return any value\"", "DCPU16", "0", "0", "\"Can only return in registers!\"", "1", "DCPU16", "DCPU16ISD::RETI_FLAG", "DCPU16ISD::RET_FLAG", "MVT::Other", "MVT::Other" ]
Dcpu16ISelLowering
LowerReturn
Dcpu16
CPU
LLVM
18,638
314
1
[]
[ "<s>", "void", "function_expander", "::", "prepare_gather_address_operands", "(", "unsigned", "int", "argno", ",", "bool", "scaled_p", ")", "{", "machine_mode", "mem_mode", "=", "memory_vector_mode", "(", ")", ";", "tree", "vector_type", "=", "base_vector_type", "(", ")", ";", "units_index", "units", "=", "displacement_units", "(", ")", ";", "int", "shift_idx", "=", "-", "1", ";", "if", "(", "units", "==", "UNITS_none", ")", "{", "args", ".", "quick_insert", "(", "argno", ",", "const0_rtx", ")", ";", "units", "=", "UNITS_bytes", ";", "}", "else", "if", "(", "vector_type", ")", "{", "std", "::", "swap", "(", "args", "[", "argno", "]", ",", "args", "[", "argno", "+", "1", "]", ")", ";", "if", "(", "units", "==", "UNITS_elements", ")", "shift_idx", "=", "argno", ";", "}", "else", "{", "args", "[", "argno", "]", "=", "convert_to_pmode", "(", "args", "[", "argno", "]", ")", ";", "vector_type", "=", "displacement_vector_type", "(", ")", ";", "if", "(", "units", "==", "UNITS_elements", "&&", "!", "scaled_p", ")", "shift_idx", "=", "argno", "+", "1", ";", "}", "tree", "scalar_displacement_type", "=", "TREE_TYPE", "(", "vector_type", ")", ";", "if", "(", "shift_idx", ">=", "0", ")", "{", "machine_mode", "arg_mode", "=", "GET_MODE", "(", "args", "[", "shift_idx", "]", ")", ";", "if", "(", "arg_mode", "==", "VOIDmode", ")", "arg_mode", "=", "DImode", ";", "unsigned", "int", "elt_bytes", "=", "GET_MODE_UNIT_SIZE", "(", "mem_mode", ")", ";", "rtx", "shift", "=", "gen_int_mode", "(", "exact_log2", "(", "elt_bytes", ")", ",", "DImode", ")", ";", "args", "[", "shift_idx", "]", "=", "simplify_gen_binary", "(", "ASHIFT", ",", "arg_mode", ",", "args", "[", "shift_idx", "]", ",", "shift", ")", ";", "units", "=", "UNITS_bytes", ";", "}", "bool", "uxtw_p", "=", "(", "TYPE_PRECISION", "(", "scalar_displacement_type", ")", "==", "64", "||", "TYPE_UNSIGNED", "(", "scalar_displacement_type", ")", ")", ";", "unsigned", "int", "scale", "=", "(", "units", "==", "UNITS_bytes", "?", "1", ":", "GET_MODE_UNIT_SIZE", "(", "mem_mode", ")", ")", ";", "if", "(", "scaled_p", ")", "{", "args", ".", "quick_insert", "(", "argno", "+", "2", ",", "GEN_INT", "(", "uxtw_p", ")", ")", ";", "args", ".", "quick_insert", "(", "argno", "+", "3", ",", "GEN_INT", "(", "scale", ")", ")", ";", "}", "else", "gcc_assert", "(", "uxtw_p", "&&", "scale", "==", "1", ")", ";", "}", "</s>" ]
[ "Convert", "the", "arguments", "to", "a", "gather/scatter", "function", "into", "the", "associated", "md", "operands", ".", "Argument", "ARGNO", "is", "the", "scalar", "or", "vector", "base", "and", "argument", "ARGNO", "+", "1", "is", "the", "scalar", "or", "vector", "displacement", "(", "if", "applicable", ")", ".", "The", "md", "pattern", "expects", ":", "-", "a", "scalar", "base", "-", "a", "vector", "displacement", "If", "SCALED_P", "is", "true", ",", "it", "also", "expects", ":", "-", "a", "const_int", "that", "is", "1", "if", "the", "displacement", "is", "zero-extended", "from", "32", "bits", "-", "a", "scaling", "multiplier", "(", "1", "for", "bytes", ",", "2", "for", ".h", "indices", ",", "etc.", ")", ".", "If", "SCALED_P", "is", "false", ",", "the", "displacement", "is", "implicitly", "zero-extended", "and", "the", "scaling", "multiplier", "is", "implicitly", "1", "." ]
[ "aarch64", "1", "1", "1", "0", "64", "1", "2", "3", "1" ]
aarch64-sve-builtins
prepare_gather_address_operands
aarch64
CPU
GCC
18,639
293
1
[]
[ "<s>", "DiagnosticInfoUnsupported", "(", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "DiagnosticSeverity", "Severity", "=", "DS_Error", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "Severity", ")", ",", "Description", "(", "Desc", ")", ",", "Fn", "(", "Fn", ")", "{", "}", "</s>" ]
[ "Fn", "is", "the", "function", "where", "the", "diagnostic", "is", "being", "emitted", "." ]
[ "AMDGPU" ]
AMDGPUISelLowering1
DiagnosticInfoUnsupported
AMDGPU
GPU
LLVM
18,640
38
1
[]
[ "<s>", "void", "M68kIncomingValueHandler", "::", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "VA", ")", "{", "MIRBuilder", ".", "getMRI", "(", ")", "->", "addLiveIn", "(", "PhysReg", ")", ";", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "PhysReg", ")", ";", "IncomingValueHandler", "::", "assignValueToReg", "(", "ValVReg", ",", "PhysReg", ",", "VA", ")", ";", "}", "</s>" ]
[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]
[ "M68k", "M68k" ]
M68kCallLowering
assignValueToReg
M68k
MPU
LLVM
18,641
49
1
[]
[ "<s>", "bool", "arc_eh_uses", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "arc_tp_regno", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Helper", "for", "EH_USES", "macro", "." ]
[ "arc" ]
arc
arc_eh_uses
arc
MPU
GCC
18,642
20
1
[]
[ "<s>", "unsigned", "GCNSubtarget", "::", "getOccupancyWithNumSGPRs", "(", "unsigned", "SGPRs", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX10", ")", "return", "getMaxWavesPerEU", "(", ")", ";", "if", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "SGPRs", "<=", "80", ")", "return", "10", ";", "if", "(", "SGPRs", "<=", "88", ")", "return", "9", ";", "if", "(", "SGPRs", "<=", "100", ")", "return", "8", ";", "return", "7", ";", "}", "if", "(", "SGPRs", "<=", "48", ")", "return", "10", ";", "if", "(", "SGPRs", "<=", "56", ")", "return", "9", ";", "if", "(", "SGPRs", "<=", "64", ")", "return", "8", ";", "if", "(", "SGPRs", "<=", "72", ")", "return", "7", ";", "if", "(", "SGPRs", "<=", "80", ")", "return", "6", ";", "return", "5", ";", "}", "</s>" ]
[ "Return", "the", "maximum", "number", "of", "waves", "per", "SIMD", "for", "kernels", "using", "SGPRs", "SGPRs", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "80", "10", "88", "9", "100", "8", "7", "48", "10", "56", "9", "64", "8", "72", "7", "80", "6", "5" ]
AMDGPUSubtarget1
getOccupancyWithNumSGPRs
AMDGPU
GPU
LLVM
18,643
116
1
[]
[ "<s>", "static", "inline", "tree", "def_builtin2", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "NULL_TREE", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "isa2", "=", "mask", ";", "if", "(", "mask", "==", "0", "||", "(", "mask", "&", "ix86_isa_flags2", ")", "!=", "0", "||", "(", "lang_hooks", ".", "builtin_function", "==", "lang_hooks", ".", "builtin_function_ext_scope", ")", ")", "{", "tree", "type", "=", "ix86_get_builtin_func_type", "(", "tcode", ")", ";", "decl", "=", "add_builtin_function", "(", "name", ",", "type", ",", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "decl", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p", "=", "false", ";", "}", "else", "{", "deferred_isa_values2", "|=", "mask", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "NULL_TREE", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "tcode", "=", "tcode", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "name", "=", "name", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "leaf_p", "=", "false", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "nothrow_p", "=", "false", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "const_p", "=", "false", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p", "=", "true", ";", "}", "return", "decl", ";", "}", "</s>" ]
[ "Like", "def_builtin", ",", "but", "for", "additional", "isa2", "flags", "." ]
[ "i386", "0", "0" ]
i3866
def_builtin2
i386
CPU
GCC
18,644
205
1
[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Op", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "useReciprocalEst", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "(", "Subtarget", "->", "hasSSE1", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "v4f32", ")", ")", "||", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "VT", "==", "MVT", "::", "v8f32", ")", ")", "{", "RefinementSteps", "=", "ReciprocalEstimateRefinementSteps", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "X86ISD", "::", "FRCP", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "Op", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]
[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]
[ "X86", "X86", "MVT::f32", "MVT::v4f32", "MVT::v8f32", "X86ISD::FRCP" ]
X86ISelLowering (2)4
getRecipEstimate
X86
CPU
LLVM
18,645
112
1
[]
[ "<s>", "bool", "HexagonLoopRescheduling", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "HII", "=", "HST", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "HST", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "HexagonEvaluator", "HE", "(", "*", "HRI", ",", "*", "MRI", ",", "*", "HII", ",", "MF", ")", ";", "BitTracker", "BT", "(", "HE", ",", "MF", ")", ";", "LLVM_DEBUG", "(", "BT", ".", "trace", "(", "true", ")", ")", ";", "BT", ".", "run", "(", ")", ";", "BTP", "=", "&", "BT", ";", "std", "::", "vector", "<", "LoopCand", ">", "Cand", ";", "for", "(", "auto", "&", "B", ":", "MF", ")", "{", "if", "(", "B", ".", "pred_size", "(", ")", "!=", "2", "||", "B", ".", "succ_size", "(", ")", "!=", "2", ")", "continue", ";", "MachineBasicBlock", "*", "PB", "=", "nullptr", ";", "bool", "IsLoop", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "B", ".", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "!=", "&", "B", ")", "PB", "=", "Pred", ";", "else", "IsLoop", "=", "true", ";", "}", "if", "(", "!", "IsLoop", ")", "continue", ";", "MachineBasicBlock", "*", "EB", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "B", ".", "successors", "(", ")", ")", "{", "if", "(", "Succ", "==", "&", "B", ")", "continue", ";", "if", "(", "Succ", "->", "pred_size", "(", ")", "==", "1", ")", "EB", "=", "Succ", ";", "break", ";", "}", "Cand", ".", "push_back", "(", "LoopCand", "(", "&", "B", ",", "PB", ",", "EB", ")", ")", ";", "}", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "C", ":", "Cand", ")", "Changed", "|=", "processLoop", "(", "C", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "2", "2", "1" ]
HexagonBitSimplify16
runOnMachineFunction
Hexagon
DSP
LLVM
18,646
277
1
[]
[ "<s>", "bool", "M88kPreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "GISelCSEAnalysisWrapper", "&", "Wrapper", "=", "getAnalysis", "<", "GISelCSEAnalysisWrapperPass", ">", "(", ")", ".", "getCSEWrapper", "(", ")", ";", "auto", "*", "CSEInfo", "=", "&", "Wrapper", ".", "get", "(", "TPC", ".", "getCSEConfig", "(", ")", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "EnableOpt", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "skipFunction", "(", "F", ")", ";", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "M88kPreLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "&", "TPC", ")", ";", "return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "CSEInfo", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "M88k", "M88k", "M88k" ]
M88kPreLegalizerCombiner
runOnMachineFunction
M88k
MPU
LLVM
18,647
177
1
[]
[ "<s>", "CCAssignFn", "*", "X86FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isTaillCall", ")", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CC_X86_64_GHC", ";", "else", "if", "(", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "return", "CC_X86_Win64_C", ";", "else", "return", "CC_X86_64_C", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "X86_FastCall", ")", "return", "CC_X86_32_FastCall", ";", "else", "if", "(", "CC", "==", "CallingConv", "::", "Fast", ")", "return", "CC_X86_32_FastCC", ";", "else", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CC_X86_32_GHC", ";", "else", "return", "CC_X86_32_C", ";", "}", "</s>" ]
[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]
[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]
X86FastISel117
CCAssignFnForCall
X86
CPU
LLVM
18,648
92
1
[]
[ "<s>", "static", "void", "nvptx_goacc_reduction_init", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_call_arg", "(", "call", ",", "2", ")", ";", "int", "level", "=", "TREE_INT_CST_LOW", "(", "gimple_call_arg", "(", "call", ",", "3", ")", ")", ";", "enum", "tree_code", "rcode", "=", "(", "enum", "tree_code", ")", "TREE_INT_CST_LOW", "(", "gimple_call_arg", "(", "call", ",", "4", ")", ")", ";", "tree", "init", "=", "omp_reduction_init_op", "(", "gimple_location", "(", "call", ")", ",", "rcode", ",", "TREE_TYPE", "(", "var", ")", ")", ";", "gimple_seq", "seq", "=", "NULL", ";", "push_gimplify_context", "(", "true", ")", ";", "if", "(", "level", "==", "GOMP_DIM_VECTOR", ")", "{", "tree", "tid", "=", "make_ssa_name", "(", "integer_type_node", ")", ";", "tree", "dim_vector", "=", "gimple_call_arg", "(", "call", ",", "3", ")", ";", "gimple", "*", "tid_call", "=", "gimple_build_call_internal", "(", "IFN_GOACC_DIM_POS", ",", "1", ",", "dim_vector", ")", ";", "gimple", "*", "cond_stmt", "=", "gimple_build_cond", "(", "NE_EXPR", ",", "tid", ",", "integer_zero_node", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "gimple_call_set_lhs", "(", "tid_call", ",", "tid", ")", ";", "gimple_seq_add_stmt", "(", "&", "seq", ",", "tid_call", ")", ";", "gimple_seq_add_stmt", "(", "&", "seq", ",", "cond_stmt", ")", ";", "edge", "init_edge", "=", "split_block", "(", "gsi_bb", "(", "gsi", ")", ",", "call", ")", ";", "basic_block", "init_bb", "=", "init_edge", "->", "dest", ";", "basic_block", "call_bb", "=", "init_edge", "->", "src", ";", "init_edge", "->", "flags", "^=", "EDGE_FALLTHRU", "|", "EDGE_TRUE_VALUE", ";", "init_edge", "->", "probability", "=", "profile_probability", "::", "even", "(", ")", ";", "gimple_seq", "init_seq", "=", "NULL", ";", "tree", "init_var", "=", "make_ssa_name", "(", "TREE_TYPE", "(", "var", ")", ")", ";", "gimplify_assign", "(", "init_var", ",", "init", ",", "&", "init_seq", ")", ";", "gsi", "=", "gsi_start_bb", "(", "init_bb", ")", ";", "gsi_insert_seq_before", "(", "&", "gsi", ",", "init_seq", ",", "GSI_SAME_STMT", ")", ";", "gsi_prev", "(", "&", "gsi", ")", ";", "edge", "inited_edge", "=", "split_block", "(", "gsi_bb", "(", "gsi", ")", ",", "gsi_stmt", "(", "gsi", ")", ")", ";", "basic_block", "dst_bb", "=", "inited_edge", "->", "dest", ";", "edge", "nop_edge", "=", "make_edge", "(", "call_bb", ",", "dst_bb", ",", "EDGE_FALSE_VALUE", ")", ";", "nop_edge", "->", "probability", "=", "profile_probability", "::", "even", "(", ")", ";", "gphi", "*", "phi", "=", "create_phi_node", "(", "lhs", ",", "dst_bb", ")", ";", "add_phi_arg", "(", "phi", ",", "init_var", ",", "inited_edge", ",", "gimple_location", "(", "call", ")", ")", ";", "add_phi_arg", "(", "phi", ",", "var", ",", "nop_edge", ",", "gimple_location", "(", "call", ")", ")", ";", "set_immediate_dominator", "(", "CDI_DOMINATORS", ",", "dst_bb", ",", "call_bb", ")", ";", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "}", "else", "{", "if", "(", "level", "==", "GOMP_DIM_GANG", ")", "{", "tree", "ref_to_res", "=", "gimple_call_arg", "(", "call", ",", "1", ")", ";", "if", "(", "integer_zerop", "(", "ref_to_res", ")", ")", "init", "=", "var", ";", "}", "gimplify_assign", "(", "lhs", ",", "init", ",", "&", "seq", ")", ";", "}", "pop_gimplify_context", "(", "NULL", ")", ";", "gsi_replace_with_seq", "(", "&", "gsi", ",", "seq", ",", "true", ")", ";", "}", "</s>" ]
[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_INIT", "." ]
[ "nvptx", "2", "3", "4", "3", "1", "1" ]
nvptx5
nvptx_goacc_reduction_init
nvptx
GPU
GCC
18,649
425
1
[]
[ "<s>", "static", "bool", "mips_truly_noop_truncation", "(", "poly_uint64", "outprec", ",", "poly_uint64", "inprec", ")", "{", "return", "!", "TARGET_64BIT", "||", "inprec", "<=", "32", "||", "outprec", ">", "32", ";", "}", "</s>" ]
[ "Implement", "TARGET_TRULY_NOOP_TRUNCATION", "." ]
[ "mips", "32", "32" ]
mips
mips_truly_noop_truncation
mips
CPU
GCC
18,650
24
1
[]
[ "<s>", "bool", "GCNDownwardRPTracker", "::", "reset", "(", "const", "MachineInstr", "&", "MI", ",", "const", "LiveRegSet", "*", "LiveRegsCopy", ")", "{", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LastTrackedMI", "=", "nullptr", ";", "MBBEnd", "=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", ";", "NextMI", "=", "&", "MI", ";", "NextMI", "=", "skipDebugInstructionsForward", "(", "NextMI", ",", "MBBEnd", ")", ";", "if", "(", "NextMI", "==", "MBBEnd", ")", "return", "false", ";", "if", "(", "LiveRegsCopy", ")", "{", "if", "(", "&", "LiveRegs", "!=", "LiveRegsCopy", ")", "LiveRegs", "=", "*", "LiveRegsCopy", ";", "}", "else", "{", "LiveRegs", "=", "getLiveRegsBefore", "(", "*", "NextMI", ",", "LIS", ")", ";", "}", "MaxPressure", "=", "CurPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LiveRegs", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]
[ "AMDGPU" ]
GCNRegPressure15
reset
AMDGPU
GPU
LLVM
18,651
119
1
[]
[ "<s>", "static", "char", "*", "avr_toupper", "(", "char", "*", "up", ",", "const", "char", "*", "lo", ")", "{", "char", "*", "up0", "=", "up", ";", "for", "(", ";", "*", "lo", ";", "lo", "++", ",", "up", "++", ")", "*", "up", "=", "TOUPPER", "(", "*", "lo", ")", ";", "*", "up", "=", "'\\0'", ";", "return", "up0", ";", "}", "</s>" ]
[ "Transform", "LO", "into", "uppercase", "and", "write", "the", "result", "to", "UP", ".", "You", "must", "provide", "enough", "space", "for", "UP", ".", "Return", "UP", "." ]
[ "avr" ]
avr-c
avr_toupper
avr
MPU
GCC
18,652
51
1
[]
[ "<s>", "int", "ix86_attr_length_address_default", "(", "rtx", "insn", ")", "{", "int", "i", ";", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_LEA", ")", "{", "rtx", "set", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "set", ")", "==", "PARALLEL", ")", "set", "=", "XVECEXP", "(", "set", ",", "0", ",", "0", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "return", "memory_address_length", "(", "SET_SRC", "(", "set", ")", ")", ";", "}", "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_operands", "-", "1", ";", "i", ">=", "0", ";", "--", "i", ")", "if", "(", "GET_CODE", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "==", "MEM", ")", "{", "return", "memory_address_length", "(", "XEXP", "(", "recog_data", ".", "operand", "[", "i", "]", ",", "0", ")", ")", ";", "break", ";", "}", "return", "0", ";", "}", "</s>" ]
[ "Compute", "default", "value", "for", "``", "length_address", "''", "attribute", "." ]
[ "i386", "0", "0", "1", "0", "0", "0" ]
i3863
ix86_attr_length_address_default
i386
CPU
GCC
18,653
128
1
[]
[ "<s>", "const", "uint16_t", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "uint16_t", "*", "RegList", "=", "(", "STI", ".", "isTargetIOS", "(", ")", "&&", "!", "STI", ".", "isAAPCS_ABI", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "if", "(", "!", "MF", ")", "return", "RegList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "\"interrupt\"", ")", ".", "getValueAsString", "(", ")", "==", "\"FIQ\"", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";", "}", "}", "return", "RegList", ";", "}", "</s>" ]
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]
ARMBaseRegisterInfo77
getCalleeSavedRegs
ARM
CPU
LLVM
18,654
141
1
[]
[ "<s>", "bool", "is_fast_interrupt_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "\"fast_interrupt\"", ")", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "fast_interrupt", "''", "attribute", "." ]
[ "rx", "\"fast_interrupt\"" ]
rx
is_fast_interrupt_func
rx
CPU
GCC
18,655
16
1
[]
[ "<s>", "static", "bool", "isConstantSplat", "(", "SDValue", "Op", ",", "APInt", "&", "SplatVal", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "16", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "Op", ",", "Op", ".", "getScalarValueSizeInBits", "(", ")", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{", "int", "SplatIndex", "=", "-", "1", ";", "for", "(", "int", "i", "=", "0", ",", "e", "=", "EltBits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "UndefElts", "[", "i", "]", ")", "continue", ";", "if", "(", "0", "<=", "SplatIndex", "&&", "EltBits", "[", "i", "]", "!=", "EltBits", "[", "SplatIndex", "]", ")", "{", "SplatIndex", "=", "-", "1", ";", "break", ";", "}", "SplatIndex", "=", "i", ";", "}", "if", "(", "0", "<=", "SplatIndex", ")", "{", "SplatVal", "=", "EltBits", "[", "SplatIndex", "]", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "Check", "if", "this", "is", "a", "constant", "splat", ",", "and", "if", "so", ",", "find", "the", "smallest", "element", "size", "that", "splats", "the", "vector", "." ]
[ "X86", "16", "1", "0", "0", "1", "0" ]
X86ISelLowering (2)8
isConstantSplat
X86
CPU
LLVM
18,656
136
1
[]
[ "<s>", "bool", "ix86_avoid_lea_for_addr", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", ",", "regno1", ",", "regno2", ";", "int", "split_cost", ";", "struct", "ix86_address", "parts", ";", "int", "ok", ";", "if", "(", "REG_P", "(", "operands", "[", "1", "]", ")", "||", "(", "SImode_address_operand", "(", "operands", "[", "1", "]", ",", "VOIDmode", ")", "&&", "REG_P", "(", "XEXP", "(", "operands", "[", "1", "]", ",", "0", ")", ")", ")", ")", "return", "false", ";", "ok", "=", "ix86_decompose_address", "(", "operands", "[", "1", "]", ",", "&", "parts", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "(", "parts", ".", "base", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "index", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "disp", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "scale", ">", "1", ")", "<", "2", ")", "return", "false", ";", "if", "(", "parts", ".", "disp", "&&", "flag_pic", "&&", "!", "LEGITIMATE_PIC_OPERAND_P", "(", "parts", ".", "disp", ")", ")", "return", "false", ";", "regno0", "=", "true_regnum", "(", "operands", "[", "0", "]", ")", ";", "regno1", "=", "INVALID_REGNUM", ";", "regno2", "=", "INVALID_REGNUM", ";", "if", "(", "parts", ".", "base", ")", "regno1", "=", "true_regnum", "(", "parts", ".", "base", ")", ";", "if", "(", "parts", ".", "index", ")", "regno2", "=", "true_regnum", "(", "parts", ".", "index", ")", ";", "if", "(", "!", "TARGET_BONNELL", "&&", "parts", ".", "scale", "==", "1", "&&", "(", "!", "parts", ".", "disp", "||", "parts", ".", "disp", "==", "const0_rtx", ")", "&&", "(", "regno0", "==", "regno1", "||", "regno0", "==", "regno2", ")", ")", "return", "true", ";", "if", "(", "!", "TARGET_AVOID_LEA_FOR_ADDR", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "split_cost", "=", "0", ";", "if", "(", "parts", ".", "base", "||", "parts", ".", "index", ")", "{", "if", "(", "regno1", "!=", "regno0", "&&", "regno2", "!=", "regno0", ")", "split_cost", "+=", "1", ";", "if", "(", "parts", ".", "base", "&&", "parts", ".", "index", ")", "split_cost", "+=", "1", ";", "if", "(", "parts", ".", "scale", ">", "1", ")", "{", "if", "(", "regno0", "!=", "regno1", ")", "split_cost", "+=", "1", ";", "else", "if", "(", "regno2", "==", "regno0", ")", "split_cost", "+=", "4", ";", "else", "split_cost", "+=", "parts", ".", "scale", ";", "}", "if", "(", "parts", ".", "disp", "&&", "parts", ".", "disp", "!=", "const0_rtx", ")", "split_cost", "+=", "1", ";", "split_cost", "-=", "1", ";", "}", "return", "!", "ix86_lea_outperforms", "(", "insn", ",", "regno0", ",", "regno1", ",", "regno2", ",", "split_cost", ",", "parts", ".", "scale", ">", "1", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "we", "need", "to", "split", "lea", "into", "a", "sequence", "of", "instructions", "to", "avoid", "AGU", "stalls", "during", "peephole2", "." ]
[ "i386", "1", "1", "1", "0", "1", "1", "2", "0", "1", "0", "1", "1", "1", "1", "4", "1", "1", "1" ]
i3861
ix86_avoid_lea_for_addr
i386
CPU
GCC
18,657
367
1
[]
[ "<s>", "static", "void", "output_btfext_core_relocs", "(", "bpf_core_section_ref", "sec", ")", "{", "size_t", "i", ";", "bpf_core_reloc_ref", "bpfcr", ";", "FOR_EACH_VEC_ELT", "(", "*", "(", "sec", "->", "relocs", ")", ",", "i", ",", "bpfcr", ")", "output_asm_btfext_core_reloc", "(", "bpfcr", ")", ";", "}", "</s>" ]
[ "Output", "all", "CO-RE", "relocation", "records", "for", "a", "section", "." ]
[ "bpf" ]
coreout
output_btfext_core_relocs
bpf
Virtual ISA
GCC
18,658
33
1
[]
[ "<s>", "static", "tree", "aarch64_resolve_overloaded_builtin", "(", "unsigned", "int", "uncast_location", ",", "tree", "fndecl", ",", "void", "*", "uncast_arglist", ")", "{", "vec", "<", "tree", ",", "va_gc", ">", "empty", "=", "{", "}", ";", "location_t", "location", "=", "(", "location_t", ")", "uncast_location", ";", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", "=", "(", "uncast_arglist", "?", "(", "vec", "<", "tree", ",", "va_gc", ">", "*", ")", "uncast_arglist", ":", "&", "empty", ")", ";", "unsigned", "int", "code", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "unsigned", "int", "subcode", "=", "code", ">>", "AARCH64_BUILTIN_SHIFT", ";", "tree", "new_fndecl", ";", "switch", "(", "code", "&", "AARCH64_BUILTIN_CLASS", ")", "{", "case", "AARCH64_BUILTIN_GENERAL", ":", "return", "aarch64_resolve_overloaded_builtin_general", "(", "location", ",", "fndecl", ",", "uncast_arglist", ")", ";", "case", "AARCH64_BUILTIN_SVE", ":", "new_fndecl", "=", "aarch64_sve", "::", "resolve_overloaded_builtin", "(", "location", ",", "subcode", ",", "arglist", ")", ";", "break", ";", "}", "if", "(", "new_fndecl", "==", "NULL_TREE", "||", "new_fndecl", "==", "error_mark_node", ")", "return", "new_fndecl", ";", "return", "build_function_call_vec", "(", "location", ",", "vNULL", ",", "new_fndecl", ",", "arglist", ",", "NULL", ",", "fndecl", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_RESOLVE_OVERLOADED_BUILTIN", "." ]
[ "aarch64", "aarch64_sve::resolve_overloaded_builtin" ]
aarch64-c
aarch64_resolve_overloaded_builtin
aarch64
CPU
GCC
18,659
151
1
[]
[ "<s>", "int", "direct_return", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "FALSE", ";", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "m32r_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "current_frame_info", ".", "total_size", "==", "0", ";", "}", "</s>" ]
[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]
[ "m32r", "0" ]
m32r3
direct_return
m32r
MPU
GCC
18,660
36
1
[]
[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "nullptr", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "\"Invalid fixup offset!\"", ")", ";", "unsigned", "FulleSizeInBytes", "=", "getFixupKindContainereSizeInBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "FulleSizeInBytes", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "else", "{", "assert", "(", "(", "Offset", "+", "FulleSizeInBytes", ")", "<=", "DataSize", "&&", "\"Invalid fixup size!\"", ")", ";", "assert", "(", "NumBytes", "<=", "FulleSizeInBytes", "&&", "\"Invalid fixup size!\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "FulleSizeInBytes", "-", "1", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "}", "</s>" ]
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]
AArch64AsmBackend25
applyFixup
AArch64
CPU
LLVM
18,661
224
1
[]
[ "<s>", "static", "bool", "sparc_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "return", "TARGET_VIS", "&&", "VECTOR_MODE_P", "(", "mode", ")", "?", "true", ":", "false", ";", "}", "</s>" ]
[ "Implement", "the", "TARGET_VECTOR_MODE_SUPPORTED_P", "target", "hook", ".", "Specify", "whether", "the", "vector", "mode", "is", "supported", "by", "the", "hardware", "." ]
[ "sparc" ]
sparc
sparc_vector_mode_supported_p
sparc
CPU
GCC
18,662
21
1
[]
[ "<s>", "int", "arm_apply_result_size", "(", "void", ")", "{", "int", "size", "=", "16", ";", "if", "(", "TARGET_32BIT", ")", "{", "if", "(", "TARGET_HARD_FLOAT_ABI", "&&", "TARGET_VFP", ")", "size", "+=", "32", ";", "if", "(", "TARGET_IWMMXT_ABI", ")", "size", "+=", "8", ";", "}", "return", "size", ";", "}", "</s>" ]
[ "Determine", "the", "amount", "of", "memory", "needed", "to", "store", "the", "possible", "return", "registers", "of", "an", "untyped", "call", "." ]
[ "arm", "16", "32", "8" ]
arm4
arm_apply_result_size
arm
CPU
GCC
18,663
39
1
[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "CALL", "&&", "!", "Subtarget", "->", "callRegIndirect", "(", ")", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "TC_RETURN", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "CALL", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "0", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "1", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "0", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_ROUND", "&&", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "0", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "0", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "X86TargetLowering", "*", "X86Lowering", "=", "static_cast", "<", "const", "X86TargetLowering", "*", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "X86Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "1", ")", ")", "continue", ";", "}", "MVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_ROUND", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "0", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "0", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "false", ",", "0", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "0", ")", ",", "Result", ")", ";", "++", "I", ";", "CurDAG", "->", "DeleteNode", "(", "N", ")", ";", "}", "}", "</s>" ]
[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]
[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]
X86ISelDAGToDAG114
PreprocessISelDAG
X86
CPU
LLVM
18,664
470
1
[]
[ "<s>", "MCObjectWriter", "*", "OR1KAsmBackend", "::", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createOR1KELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";", "}", "</s>" ]
[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]
[ "OR1K", "OR1K", "OR1K" ]
OR1KAsmBackend
createObjectWriter
OR1K
CPU
LLVM
18,665
26
1
[]
[ "<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]
[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]
[ "XCore" ]
XCoreTargetTransformInfo4
initializePass
XCore
MPU
LLVM
18,666
12
1
[]
[ "<s>", "static", "recpe_type", "get_recpe_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "(", "gen_aarch64_frecpesf", ")", ";", "case", "V2SFmode", ":", "return", "(", "gen_aarch64_frecpev2sf", ")", ";", "case", "V4SFmode", ":", "return", "(", "gen_aarch64_frecpev4sf", ")", ";", "case", "DFmode", ":", "return", "(", "gen_aarch64_frecpedf", ")", ";", "case", "V2DFmode", ":", "return", "(", "gen_aarch64_frecpev2df", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]
[ "Select", "reciprocal", "initial", "estimate", "insn", "depending", "on", "machine", "mode", "." ]
[ "aarch64" ]
aarch644
get_recpe_type
aarch64
CPU
GCC
18,667
61
1
[]
[ "<s>", "bool", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "override", "{", "return", "true", ";", "}", "</s>" ]
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
[ "LoongArch" ]
LoongArchAsmParser
ParseDirective
LoongArch
CPU
LLVM
18,668
12
1
[]
[ "<s>", "static", "inline", "bool", "isIndirectCall", "(", "const", "MachineInstr", "&", "MI", ")", "{", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "ARM", "::", "BLX", ":", "case", "ARM", "::", "BLX_noip", ":", "case", "ARM", "::", "BLX_pred", ":", "case", "ARM", "::", "BLX_pred_noip", ":", "case", "ARM", "::", "BX_CALL", ":", "case", "ARM", "::", "BMOVPCRX_CALL", ":", "case", "ARM", "::", "TCRETURNri", ":", "case", "ARM", "::", "TAILJMPr", ":", "case", "ARM", "::", "TAILJMPr4", ":", "case", "ARM", "::", "tBLXr", ":", "case", "ARM", "::", "tBLXr_noip", ":", "case", "ARM", "::", "tBLXNSr", ":", "case", "ARM", "::", "tBLXNS_CALL", ":", "case", "ARM", "::", "tBX_CALL", ":", "case", "ARM", "::", "tTAILJMPr", ":", "assert", "(", "MI", ".", "isCall", "(", "MachineInstr", "::", "IgnoreBundle", ")", ")", ";", "return", "true", ";", "case", "ARM", "::", "BL", ":", "case", "ARM", "::", "BL_pred", ":", "case", "ARM", "::", "BMOVPCB_CALL", ":", "case", "ARM", "::", "BL_PUSHLR", ":", "case", "ARM", "::", "BLXi", ":", "case", "ARM", "::", "TCRETURNdi", ":", "case", "ARM", "::", "TAILJMPd", ":", "case", "ARM", "::", "SVC", ":", "case", "ARM", "::", "HVC", ":", "case", "ARM", "::", "TPsoft", ":", "case", "ARM", "::", "tTAILJMPd", ":", "case", "ARM", "::", "t2SMC", ":", "case", "ARM", "::", "t2HVC", ":", "case", "ARM", "::", "tBL", ":", "case", "ARM", "::", "tBLXi", ":", "case", "ARM", "::", "tBL_PUSHLR", ":", "case", "ARM", "::", "tTAILJMPdND", ":", "case", "ARM", "::", "tSVC", ":", "case", "ARM", "::", "tTPsoft", ":", "assert", "(", "MI", ".", "isCall", "(", "MachineInstr", "::", "IgnoreBundle", ")", ")", ";", "return", "false", ";", "}", "assert", "(", "!", "MI", ".", "isCall", "(", "MachineInstr", "::", "IgnoreBundle", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "callsite", "is", "an", "indirect", "call", "." ]
[ "ARM", "ARM::BLX", "ARM::BLX_noip", "ARM::BLX_pred", "ARM::BLX_pred_noip", "ARM::BX_CALL", "ARM::BMOVPCRX_CALL", "ARM::TCRETURNri", "ARM::TAILJMPr", "ARM::TAILJMPr4", "ARM::tBLXr", "ARM::tBLXr_noip", "ARM::tBLXNSr", "ARM::tBLXNS_CALL", "ARM::tBX_CALL", "ARM::tTAILJMPr", "ARM::BL", "ARM::BL_pred", "ARM::BMOVPCB_CALL", "ARM::BL_PUSHLR", "ARM::BLXi", "ARM::TCRETURNdi", "ARM::TAILJMPd", "ARM::SVC", "ARM::HVC", "ARM::TPsoft", "ARM::tTAILJMPd", "ARM::t2SMC", "ARM::t2HVC", "ARM::tBL", "ARM::tBLXi", "ARM::tBL_PUSHLR", "ARM::tTAILJMPdND", "ARM::tSVC", "ARM::tTPsoft" ]
ARMBaseInstrInfo (2)2
isIndirectCall
ARM
CPU
LLVM
18,669
243
1
[]
[ "<s>", "int", "zero_extended_p", "(", "rtx", "x", ",", "int", "bits", ",", "rtx", "insn", ")", "{", "HOST_WIDE_INT", "w", ";", "int", "i", ",", "n", ";", "do", "{", "while", "(", "REG_P", "(", "x", ")", ")", "{", "x", "=", "pdp10_find_last_value", "(", "x", ",", "&", "insn", ")", ";", "if", "(", "x", "==", "NULL_RTX", ")", "return", "0", ";", "}", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LSHIFTRT", ":", "n", "=", "INTVAL_OR_ELSE", "(", "XEXP", "(", "x", ",", "1", ")", ",", "0", ")", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "break", ";", "case", "ZERO_EXTRACT", ":", "n", "=", "BITS_PER_WORD", "-", "INTVAL_OR_ELSE", "(", "XEXP", "(", "x", ",", "1", ")", ",", "BITS_PER_WORD", ")", ";", "x", "=", "NULL_RTX", ";", "break", ";", "case", "AND", ":", "w", "=", "INTVAL_OR_ELSE", "(", "XEXP", "(", "x", ",", "1", ")", ",", "HWINT", "(", "-", "1", ")", ")", ";", "for", "(", "i", "=", "BITS_PER_WORD", "-", "1", ";", "i", ">=", "0", ";", "i", "--", ")", "{", "if", "(", "w", "&", "(", "(", "HWINT", "(", "1", ")", ")", "<<", "i", ")", ")", "break", ";", "}", "n", "=", "BITS_PER_WORD", "-", "i", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "break", ";", "case", "SUBREG", ":", "n", "=", "BITS_PER_WORD", "-", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "x", ")", ")", ";", "break", ";", "case", "MEM", ":", "n", "=", "GET_MODE", "(", "x", ")", "==", "QImode", "?", "30", ":", "BITS_PER_WORD", "-", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "x", ")", ")", ";", "return", "n", ">=", "bits", ";", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_ADDRESS", ":", "return", "TARGET_EXTENDED", "?", "0", ":", "18", ";", "}", "default", ":", "return", "0", ";", "}", "if", "(", "n", ">=", "bits", ")", "return", "1", ";", "bits", "-=", "n", ";", "}", "while", "(", "x", ")", ";", "return", "0", ";", "}", "</s>" ]
[ "Return", "nonzero", "iff", "the", "last", "value", "X", "was", "set", "to", "before", "INSN", "had", "BITS", "zero-extended", "bits", "." ]
[ "pdp10", "0", "1", "0", "0", "1", "1", "1", "1", "0", "1", "0", "30", "1", "0", "18", "0", "1", "0" ]
pdp10
zero_extended_p
pdp10
MPU
GCC
18,670
283
1
[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "is64bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameInfo", "(", "Subtarget", ")", "{", "}", "</s>" ]
[ "Create", "an", "ILP32", "architecture", "model", "." ]
[ "Sparc", "Sparc", "Sparc" ]
SparcTargetMachine21
SparcTargetMachine
Sparc
CPU
LLVM
18,671
75
1
[]
[ "<s>", "bool", "XtensaRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]
[ "Xtensa", "Xtensa" ]
XtensaRegisterInfo1
useFPForScavengingIndex
Xtensa
MPU
LLVM
18,672
16
1
[]
[ "<s>", "static", "int", "autoinc_mode", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "return", "CONST", ";", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "POST_DEC", ")", "return", "GET_CODE", "(", "x", ")", ";", "return", "CONST", ";", "}", "</s>" ]
[ "Return", "the", "increment/decrement", "mode", "of", "a", "MEM", "if", "it", "is", "such", ".", "Return", "CONST", "if", "it", "is", "anything", "else", "." ]
[ "m68hc11", "0" ]
m68hc111
autoinc_mode
m68hc11
MPU
GCC
18,673
69
1
[]
[ "<s>", "static", "bool", "m68k_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "m68k_illegitimate_symbolic_constant_p", "(", "x", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]
[ "m68k" ]
m68k
m68k_cannot_force_const_mem
m68k
MPU
GCC
18,674
19
1
[]
[ "<s>", "bool", "ix86_hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "CC_REGNO_P", "(", "regno", ")", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_RANDOM", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_PARTIAL_INT", ")", "return", "false", ";", "if", "(", "STACK_REGNO_P", "(", "regno", ")", ")", "return", "VALID_FP_MODE_P", "(", "mode", ")", ";", "if", "(", "MASK_REGNO_P", "(", "regno", ")", ")", "return", "(", "VALID_MASK_REG_MODE", "(", "mode", ")", "||", "(", "TARGET_AVX512BW", "&&", "VALID_MASK_AVX512BW_MODE", "(", "mode", ")", ")", ")", ";", "if", "(", "BND_REGNO_P", "(", "regno", ")", ")", "return", "VALID_BND_REG_MODE", "(", "mode", ")", ";", "if", "(", "SSE_REGNO_P", "(", "regno", ")", ")", "{", "if", "(", "TARGET_AVX512F", "&&", "(", "mode", "==", "XImode", "||", "VALID_AVX512F_REG_MODE", "(", "mode", ")", "||", "VALID_AVX512F_SCALAR_MODE", "(", "mode", ")", ")", ")", "return", "true", ";", "if", "(", "TARGET_AVX512VL", "&&", "(", "mode", "==", "OImode", "||", "mode", "==", "TImode", "||", "VALID_AVX256_REG_MODE", "(", "mode", ")", "||", "VALID_AVX512VL_128_REG_MODE", "(", "mode", ")", ")", ")", "return", "true", ";", "if", "(", "EXT_REX_SSE_REGNO_P", "(", "regno", ")", ")", "return", "false", ";", "return", "(", "(", "TARGET_AVX", "&&", "VALID_AVX256_REG_OR_OI_MODE", "(", "mode", ")", ")", "||", "VALID_SSE_REG_MODE", "(", "mode", ")", "||", "VALID_SSE2_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", ")", ";", "}", "if", "(", "MMX_REGNO_P", "(", "regno", ")", ")", "{", "return", "(", "VALID_MMX_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", ")", ";", "}", "if", "(", "mode", "==", "QImode", ")", "{", "if", "(", "ANY_QI_REGNO_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "!", "TARGET_PARTIAL_REG_STALL", ")", "return", "true", ";", "if", "(", "lra_in_progress", ")", "return", "true", ";", "return", "!", "can_create_pseudo_p", "(", ")", ";", "}", "else", "if", "(", "VALID_INT_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VALID_FP_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VALID_DFP_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "else", "if", "(", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", "||", "VALID_MMX_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Return", "TRUE", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]
[ "i386" ]
i3864
ix86_hard_regno_mode_ok
i386
CPU
GCC
18,675
316
1
[]
[ "<s>", "const", "LoongArchSubtarget", "*", "LoongArchTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "=", "F", ".", "getFnAttribute", "(", "\"tune-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-features\"", ")", ";", "std", "::", "string", "CPU", "=", "CPUAttr", ".", "isValid", "(", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "TuneCPU", "=", "TuneAttr", ".", "isValid", "(", ")", "?", "TuneAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "CPU", ";", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "std", "::", "string", "Key", "=", "CPU", "+", "TuneCPU", "+", "FS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "auto", "ABIName", "=", "Options", ".", "MCOptions", ".", "getABIName", "(", ")", ";", "if", "(", "const", "MDString", "*", "ModuleTargetABI", "=", "dyn_cast_or_null", "<", "MDString", ">", "(", "F", ".", "getParent", "(", ")", "->", "getModuleFlag", "(", "\"target-abi\"", ")", ")", ")", "{", "auto", "TargetABI", "=", "LoongArchABI", "::", "getTargetABI", "(", "ABIName", ")", ";", "if", "(", "TargetABI", "!=", "LoongArchABI", "::", "ABI_Unknown", "&&", "ModuleTargetABI", "->", "getString", "(", ")", "!=", "ABIName", ")", "{", "report_fatal_error", "(", "\"-target-abi option != target-abi module flag\"", ")", ";", "}", "ABIName", "=", "ModuleTargetABI", "->", "getString", "(", ")", ";", "}", "I", "=", "std", "::", "make_unique", "<", "LoongArchSubtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "TuneCPU", ",", "FS", ",", "ABIName", ",", "*", "this", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "LoongArch", "LoongArch", "LoongArch", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "\"target-abi\"", "LoongArchABI::getTargetABI", "LoongArchABI::ABI_Unknown", "\"-target-abi option != target-abi module flag\"", "LoongArch" ]
LoongArchTargetMachine
getSubtargetImpl
LoongArch
CPU
LLVM
18,676
254
1
[]
[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** Machine Function before Domain Reassignment *****\\n\"", ")", ";", "LLVM_DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", "->", "hasAVX512", "(", ")", "||", "!", "STI", "->", "hasBWI", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "\"Expected MIR to be in SSA form\"", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "initConverters", "(", ")", ";", "bool", "Changed", "=", "false", ";", "EnclosedEdges", ".", "clear", "(", ")", ";", "EnclosedEdges", ".", "resize", "(", "MRI", "->", "getNumVirtRegs", "(", ")", ")", ";", "EnclosedInstrs", ".", "clear", "(", ")", ";", "std", "::", "vector", "<", "Closure", ">", "Closures", ";", "unsigned", "ClosureID", "=", "0", ";", "for", "(", "unsigned", "Idx", "=", "0", ";", "Idx", "<", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "++", "Idx", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "test", "(", "Idx", ")", ")", "continue", ";", "Closure", "C", "(", "ClosureID", "++", ",", "{", "MaskDomain", "}", ")", ";", "buildClosure", "(", "C", ",", "Reg", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", "&&", "C", ".", "isLegal", "(", "MaskDomain", ")", ")", "Closures", ".", "push_back", "(", "std", "::", "move", "(", "C", ")", ")", ";", "}", "for", "(", "Closure", "&", "C", ":", "Closures", ")", "{", "LLVM_DEBUG", "(", "C", ".", "dump", "(", "MRI", ")", ")", ";", "if", "(", "isReassignmentProfitable", "(", "C", ",", "MaskDomain", ")", ")", "{", "reassign", "(", "C", ",", "MaskDomain", ")", ";", "++", "NumClosuresConverted", ";", "Changed", "=", "true", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** Machine Function after Domain Reassignment *****\\n\"", ")", ";", "LLVM_DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "X86", "X86", "X86", "\"***** Machine Function before Domain Reassignment *****\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"***** Machine Function after Domain Reassignment *****\\n\"" ]
X86DomainReassignment11
runOnMachineFunction
X86
CPU
LLVM
18,677
328
1
[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "Ins", ".", "size", "(", ")", ">=", "2", ")", "{", "fail", "(", "DL", ",", "DAG", ",", "\"only small returns supported\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "InVals", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "0", ",", "DL", ",", "Ins", "[", "i", "]", ".", "VT", ")", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "1", ",", "Ins", "[", "0", "]", ".", "VT", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "}", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "getHasAlu32", "(", ")", "?", "RetCC_BPF32", ":", "RetCC_BPF64", ")", ";", "for", "(", "auto", "&", "Val", ":", "RVLocs", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Val", ".", "getLocReg", "(", ")", ",", "Val", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "0", ")", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]
[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
[ "BPF", "BPF", "ISD::InputArg", "16", "2", "\"only small returns supported\"", "0", "0", "1", "0", "1", "BPF", "BPF", "1", "2", "0" ]
BPFISelLowering
LowerCallResult
BPF
Virtual ISA
LLVM
18,678
254
1
[]
[ "<s>", "static", "rtx", "mips_zero_if_equal", "(", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "if", "(", "cmp1", "==", "const0_rtx", ")", "return", "cmp0", ";", "if", "(", "uns_arith_operand", "(", "cmp1", ",", "VOIDmode", ")", ")", "return", "expand_binop", "(", "GET_MODE", "(", "cmp0", ")", ",", "xor_optab", ",", "cmp0", ",", "cmp1", ",", "0", ",", "0", ",", "OPTAB_DIRECT", ")", ";", "return", "expand_binop", "(", "GET_MODE", "(", "cmp0", ")", ",", "sub_optab", ",", "cmp0", ",", "cmp1", ",", "0", ",", "0", ",", "OPTAB_DIRECT", ")", ";", "}", "</s>" ]
[ "Return", "a", "register", "that", "is", "zero", "iff", "CMP0", "and", "CMP1", "are", "equal", ".", "The", "register", "will", "have", "the", "same", "mode", "as", "CMP0", "." ]
[ "mips", "0", "0", "0", "0" ]
mips
mips_zero_if_equal
mips
CPU
GCC
18,679
72
1
[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "(", "unsigned", ")", "Kind", ",", "Value", ")", ";", "int64_t", "SymOffset", "=", "MipsGetSymAndOffset", "(", "Fixup", ")", ".", "second", ";", "if", "(", "!", "Value", "&&", "!", "SymOffset", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "7", ")", "/", "8", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "case", "Mips", "::", "fixup_Mips_16", ":", "FullSize", "=", "2", ";", "break", ";", "case", "Mips", "::", "fixup_Mips_64", ":", "FullSize", "=", "8", ";", "break", ";", "default", ":", "FullSize", "=", "4", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "0", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "i", ":", "(", "FullSize", "-", "1", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "8", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "1", ")", ">>", "(", "64", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "(", "Value", "+", "SymOffset", ")", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "i", ":", "(", "FullSize", "-", "1", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "=", "(", "uint8_t", ")", "(", "(", "CurVal", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "</s>" ]
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "2", "Mips::fixup_Mips_64", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]
MipsAsmBackend31
applyFixup
Mips
CPU
LLVM
18,680
277
1
[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]
[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]
[ "Mips" ]
MipsTargetMachine1
getDataLayout
Mips
CPU
LLVM
18,681
14
1
[]
[ "<s>", "bool", "ARMPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]
[ "ARM", "ARM" ]
ARMTargetMachine
addLegalizeMachineIR
ARM
CPU
LLVM
18,682
19
1
[]
[ "<s>", "static", "void", "riscv_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "int", "gp_saved", ";", "local_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "riscv_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "local_cum", ")", ",", "mode", ",", "type", ",", "1", ")", ";", "gp_saved", "=", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_gprs", ";", "if", "(", "!", "no_rtl", "&&", "gp_saved", ">", "0", ")", "{", "rtx", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "==", "0", ")", "cfun", "->", "machine", "->", "varargs_size", "=", "gp_saved", "*", "UNITS_PER_WORD", ";", "}", "</s>" ]
[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]
[ "riscv", "1", "0", "0" ]
riscv2
riscv_setup_incoming_varargs
riscv
CPU
GCC
18,683
146
1
[]
[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]
[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]
[ "R600" ]
AMDGPUTargetMachine10
getInstrItineraryData
R600
GPU
LLVM
18,684
13
1
[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedStore", "(", "Type", "*", "DataType", ",", "int", "Consecutive", ")", "{", "return", "isLegalMaskedLoad", "(", "DataType", ",", "Consecutive", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "target", "supports", "masked", "store", "." ]
[ "X86", "X86" ]
X86TargetTransformInfo
isLegalMaskedStore
X86
CPU
LLVM
18,685
22
1
[]
[ "<s>", "const", "AArch64InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "AArch64", "AArch64" ]
AArch64Subtarget (2)
getInstrInfo
AArch64
CPU
LLVM
18,686
14
1
[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ARM64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARM64FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getNumLocalDynamicTLSAccesses", "(", ")", "<", "2", ")", "{", "return", "false", ";", "}", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "return", "VisitNode", "(", "DT", "->", "getRootNode", "(", ")", ",", "0", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "ARM64", "ARM64", "ARM64", "2", "0" ]
ARM64CleanupLocalDynamicTLSPass
runOnMachineFunction
ARM64
CPU
LLVM
18,687
62
1
[]
[ "<s>", "static", "bool", "renderGraphFromBottomUp", "(", ")", "{", "return", "true", ";", "}", "</s>" ]
[ "renderGraphFromBottomUp", "-", "If", "this", "function", "returns", "true", ",", "the", "graph", "is", "emitted", "bottom-up", "instead", "of", "top-down", "." ]
[ "Patmos" ]
PatmosPostRAScheduler
renderGraphFromBottomUp
Patmos
VLIW
LLVM
18,688
10
1
[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand type\"", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", ")", "return", "false", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "\"Subregs should be eliminated!\"", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetARMGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]
[ "ARM", "ARM", "\"unknown operand type\"", "ARM::CPSR", "\"Subregs should be eliminated!\"", "ARM" ]
ARMMCInstLower
lowerOperand
ARM
CPU
LLVM
18,689
325
1
[]
[ "<s>", "static", "void", "avr_file_start", "(", "void", ")", "{", "if", "(", "avr_asm_only_p", ")", "error", "(", "\"MCU %qs supported for assembler only\"", ",", "avr_mcu_name", ")", ";", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.arch %s\\n\"", ",", "avr_mcu_name", ")", ";", "fputs", "(", "\"__SREG__ = 0x3f\\n\"", "\"__SP_H__ = 0x3e\\n\"", "\"__SP_L__ = 0x3d\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"__tmp_reg__ = 0\\n\"", "\"__zero_reg__ = 1\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.global __do_copy_data\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.global __do_clear_bss\\n\"", ",", "asm_out_file", ")", ";", "commands_in_file", "=", "0", ";", "commands_in_prologues", "=", "0", ";", "commands_in_epilogues", "=", "0", ";", "}", "</s>" ]
[ "Outputs", "some", "appropriate", "text", "to", "go", "at", "the", "start", "of", "an", "assembler", "file", "." ]
[ "avr", "\"MCU %qs supported for assembler only\"", "\"\\t.arch %s\\n\"", "\"__SREG__ = 0x3f\\n\"", "\"__SP_H__ = 0x3e\\n\"", "\"__SP_L__ = 0x3d\\n\"", "\"__tmp_reg__ = 0\\n\"", "\"__zero_reg__ = 1\\n\"", "\"\\t.global __do_copy_data\\n\"", "\"\\t.global __do_clear_bss\\n\"", "0", "0", "0" ]
avr3
avr_file_start
avr
MPU
GCC
18,690
75
1
[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", "||", "MI", "->", "isLabel", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]
[ "Patmos", "Patmos" ]
PatmosInstrInfo
isSchedulingBoundary
Patmos
VLIW
LLVM
18,691
58
1
[]
[ "<s>", "bool", "VEAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "std", "::", "string", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "parseLiteralValues", "(", "4", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "\".long\"", ")", "return", "parseLiteralValues", "(", "8", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "\".llong\"", ")", "return", "parseLiteralValues", "(", "8", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
[ "VE", "VE", "\".word\"", "4", "\".long\"", "8", "\".llong\"", "8" ]
VEAsmParser (2)
ParseDirective
VE
CPU
LLVM
18,692
82
1
[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "I", ".", "isPreISelOpcode", "(", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_AND", ":", "case", "TargetOpcode", "::", "G_OR", ":", "case", "TargetOpcode", "::", "G_XOR", ":", "if", "(", "selectG_AND_OR_XOR", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_SUB", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_ADD_SUB", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "case", "TargetOpcode", "::", "G_USUBO", ":", "case", "TargetOpcode", "::", "G_UADDE", ":", "case", "TargetOpcode", "::", "G_USUBE", ":", "return", "selectG_UADDO_USUBO_UADDE_USUBE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC", ":", "return", "selectG_INTRINSIC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "return", "selectG_INTRINSIC_W_SIDE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "return", "selectG_LOAD_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":", "return", "selectG_FRAME_INDEX", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_MASK", ":", "return", "selectG_PTR_MASK", "(", "I", ")", ";", "default", ":", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]
[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]
AMDGPUInstructionSelector53
select
AMDGPU
GPU
LLVM
18,693
483
1
[]
[ "<s>", "unsigned", "X86TTI", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "0", ")", "return", "~", "0U", ";", "unsigned", "ImmIdx", "=", "~", "0U", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "0", ")", "return", "2", "*", "TCC_Basic", ";", "return", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "ImmIdx", "=", "0", ";", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "ICmp", ":", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "1", ")", "return", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "break", ";", "}", "if", "(", "(", "Idx", "==", "ImmIdx", ")", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "64", "&&", "isInt", "<", "32", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TCC_Free", ";", "return", "X86TTI", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}", "</s>" ]
[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]
[ "X86", "X86", "0", "0U", "0U", "0", "2", "0", "1", "1", "64", "32", "X86" ]
X86TargetTransformInfo76
getIntImmCost
X86
CPU
LLVM
18,694
283
1
[]
[ "<s>", "bool", "TOYInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "return", "true", ";", "}", "</s>" ]
[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]
[ "TOY", "TOY" ]
TOYInstrInfo1
analyzeBranch
TOY
CPU
LLVM
18,695
35
1
[]
[ "<s>", "bool", "LM32TargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "return", "IsInSmallSection", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "Ty", ")", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]
[ "LM32", "LM32" ]
LM32TargetObjectFile
IsGlobalInSmallSection
LM32
MPU
LLVM
18,696
105
1
[]
[ "<s>", "static", "void", "loongarch_legitimize_const_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "loongarch_move_integer", "(", "dest", ",", "dest", ",", "INTVAL", "(", "src", ")", ")", ";", "return", ";", "}", "if", "(", "loongarch_split_symbol", "(", "dest", ",", "src", ",", "MAX_MACHINE_MODE", ",", "&", "src", ")", ")", "{", "loongarch_emit_set", "(", "dest", ",", "src", ")", ";", "return", ";", "}", "if", "(", "loongarch_tls_symbol_p", "(", "src", ")", ")", "{", "loongarch_emit_move", "(", "dest", ",", "loongarch_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "(", "can_create_pseudo_p", "(", ")", ")", ")", ")", "{", "base", "=", "loongarch_force_temporary", "(", "dest", ",", "base", ")", ";", "loongarch_emit_move", "(", "dest", ",", "loongarch_add_offset", "(", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ")", ";", "return", ";", "}", "src", "=", "force_const_mem", "(", "mode", ",", "src", ")", ";", "loongarch_emit_move", "(", "dest", ",", "src", ")", ";", "}", "</s>" ]
[ "Subroutine", "of", "loongarch_legitimize_move", ".", "Move", "constant", "SRC", "into", "register", "DEST", "given", "that", "SRC", "satisfies", "immediate_operand", "but", "does", "n't", "satisfy", "move_operand", "." ]
[ "loongarch" ]
loongarch1
loongarch_legitimize_const_move
loongarch
CPU
GCC
18,697
171
1
[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]
[ "WebAssembly", "WebAssembly" ]
WebAssemblyISelLowering (2)2
allowsMisalignedMemoryAccesses
WebAssembly
Virtual ISA
LLVM
18,698
34
1
[]
[ "<s>", "static", "tree", "sh_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_next_o", ",", "f_next_o_limit", ",", "f_next_fp", ",", "f_next_fp_limit", ",", "f_next_stack", ";", "tree", "record", ",", "type_decl", ";", "if", "(", "(", "!", "TARGET_SH2E", "&&", "!", "TARGET_SH4", ")", "||", "TARGET_HITACHI", "||", "sh_cfun_attr_renesas_p", "(", ")", ")", "return", "ptr_type_node", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE", ")", ";", "type_decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "TYPE_DECL", ",", "get_identifier", "(", "\"__va_list_tag\"", ")", ",", "record", ")", ";", "f_next_o", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__va_next_o\"", ")", ",", "ptr_type_node", ")", ";", "f_next_o_limit", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__va_next_o_limit\"", ")", ",", "ptr_type_node", ")", ";", "f_next_fp", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__va_next_fp\"", ")", ",", "ptr_type_node", ")", ";", "f_next_fp_limit", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__va_next_fp_limit\"", ")", ",", "ptr_type_node", ")", ";", "f_next_stack", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "\"__va_next_stack\"", ")", ",", "ptr_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_next_o", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_next_o_limit", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_next_fp", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_next_fp_limit", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_next_stack", ")", "=", "record", ";", "TYPE_STUB_DECL", "(", "record", ")", "=", "type_decl", ";", "TYPE_NAME", "(", "record", ")", "=", "type_decl", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_next_o", ";", "DECL_CHAIN", "(", "f_next_o", ")", "=", "f_next_o_limit", ";", "DECL_CHAIN", "(", "f_next_o_limit", ")", "=", "f_next_fp", ";", "DECL_CHAIN", "(", "f_next_fp", ")", "=", "f_next_fp_limit", ";", "DECL_CHAIN", "(", "f_next_fp_limit", ")", "=", "f_next_stack", ";", "layout_type", "(", "record", ")", ";", "return", "record", ";", "}", "</s>" ]
[ "Define", "the", "`", "__builtin_va_list", "'", "type", "for", "the", "ABI", "." ]
[ "sh", "\"__va_list_tag\"", "\"__va_next_o\"", "\"__va_next_o_limit\"", "\"__va_next_fp\"", "\"__va_next_fp_limit\"", "\"__va_next_stack\"" ]
sh
sh_build_builtin_va_list
sh
CPU
GCC
18,699
245
1
[]