docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	ARM	TD	next_suggestion	CPU	1,400	[ "}" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "nImmSplatI16AsmOperand", ";" ]
GCC	nds32	CPP	next_suggestion	CPU	1,401	[ "rtx", "value0", ";" ]	[ "static", "rtx", "nds32_expand_builtin_null_ftype_reg", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "struct", "expand_operand", "ops", "[", "<NUM_LIT>", "]", ";", "tree", "arg0", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	1,402	[ ";" ]	[ "def", "A4_paslht", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	1,403	[ "}" ]	[ "bool", "allowPositionIndependentMovt", "(", ")", "const", "{", "return", "isROPI", "(", ")", "\|\|", "!", "isTargetELF", "(", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	1,404	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	1,405	[ "Val", "<<", "<NUM_LIT>", ")", ")", ")", ";" ]	[ "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", "u", ")", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	1,406	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	1,407	[ "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vvv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vdd32", "{", "<NUM_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	1,408	[ "_", "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_aarch64_facgehf_uss", "(", "_", "_", "a", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	1,409	[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	1,410	[ "_", "m2", ")", ";" ]	[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_pmaddwd", "(", "(", "_", "_", "v4hi", ")", "_", "_", "m1", ",", "(", "_", "_", "v4hi", ")", "_" ]
LLVM	AMDGPU	CPP	program_repair	GPU	1,411	[ "<FIXS>", "<FIXE>", "<FIXS>", "void", "reset", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "SlotIndex", "SI", ")", "{", "reset", "(", "MRI", ",", "llvm", "::", "getLiveRegs", "(", "SI", ",", "LIS", ",", "MRI", ")", ")", ";", "<FIXE>", "<FIXS>", "void", "reset", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "reset", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "LIS", ".", "getSlotIndexes", "(", ")", "->", "getMBBEndIdx", "(", "&", "MBB", ")", ")", ";", "}", "void", "reset", "(", "const", "MachineInstr", "&", "MI", ")", "{", "reset", "(", "MI", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ",", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getDeadSlot", "(", ")", ")", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "public", ":", "GCNUpwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "GCNRPTracker", "(", "LIS_", ")", "{", "}", "<BUGS>", "void", "reset", "(", "const", "MachineInstr", "&", "MI", ",", "const", "LiveRegSet", "*", "LiveRegs", "=", "nullptr", ")", ";", "<BUGE>", "void", "reset", "(", "const", "MachineRegisterInfo", "&", "MRI_", ",", "const", "LiveRegSet", "&", "LiveRegs_", ")", ";", "<BUGS>", "void", "reset", "(", "const", "MachineRegisterInfo", "&", "MRI_", ",", "SlotIndex", "SI", ")", "{", "reset", "(", "MRI_", ",", "llvm", "::", "getLiveRegs", "(", "SI", ",", "LIS", ",", "MRI_", ")", ")", ";", "<BUGE>", "}", "<BUGS>", "<BUGE>", "void", "recede", "(", "const", "MachineInstr", "&", "MI", ")", ";", "<BUGS>", "<BUGE>", "bool", "isValid", "(", ")", "const", ";", "}", ";", "class", "GCNDownwardRPTracker", ":", "public", "GCNRPTracker", "{" ]
LLVM	ARM	TD	next_suggestion	CPU	1,412	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VdTy", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ")", ",", "IIC_VLD2dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD1", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	1,413	[ "bool", "HexagonGenInsert", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Timing", "=", "OptTiming", ",", "TimingDetail", "=", "Timing", "&&", "OptTimingDetail", ";", "bool", "Changed", "=", "false", ";", "assert", "(", "!", "OptSelectAll0", "\|\|", "!", "OptSelectHas0", ")", ";", "IFMap", ".", "clear", "(", ")", ";", "BaseOrd", ".", "clear", "(", ")", ";", "CellOrd", ".", "clear", "(", ")", ";", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "HII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MFN", "=", "&", "MF", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "Changed", "=", "removeDeadCode", "(", "MDT", "->", "getRootNode", "(", ")", ")", ";", "const", "HexagonEvaluator", "HE", "(", "", "HRI", ",", "", "MRI", ",", "", "HII", ",", "MF", ")", ";", "BitTracker", "BTLoc", "(", "HE", ",", "MF", ")", ";", "BTLoc", ".", "trace", "(", "isDebug", "(", ")", ")", ";", "BTLoc", ".", "run", "(", ")", ";", "CellMapShadow", "MS", "(", "BTLoc", ")", ";", "CMS", "=", "&", "MS", ";", "buildOrderingMF", "(", "BaseOrd", ")", ";", "buildOrderingBT", "(", "BaseOrd", ",", "CellOrd", ")", ";", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cell ordering:\\n", "<STR_LIT>", ";", "for", "(", "const", "auto", "&", "I", ":", "CellOrd", ")", "{", "unsigned", "VR", "=", "I", ".", "first", ",", "Pos", "=", "I", ".", "second", ";", "dbgs", "(", ")", "<<", "printReg", "(", "VR", ",", "HRI", ")", "<<", "<STR_LIT>", " -> ", "<STR_LIT>", "<<", "Pos", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "}", "MachineBasicBlock", "", "RootB", "=", "MDT", "->", "getRoot", "(", ")", ";", "OrderedRegisterList", "AvailR", "(", "CellOrd", ")", ";", "const", "char", "", "const", "TGName", "=", "<STR_LIT>", "hexinsert", "<STR_LIT>", ";", "const", "char", "", "const", "TGDesc", "=", "<STR_LIT>", "Generate Insert Instructions", "<STR_LIT>", ";", "{", "NamedRegionTimer", "_", "T", "(", "<STR_LIT>", "collection", "<STR_LIT>", ",", "<STR_LIT>", "collection", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "collectInBlock", "(", "RootB", ",", "AvailR", ")", ";", "computeRemovableRegisters", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Candidates after collection:\\n", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{", "NamedRegionTimer", "_", "T", "(", "<STR_LIT>", "pruning", "<STR_LIT>", ",", "<STR_LIT>", "pruning", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "pruneCandidates", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Candidates after pruning:\\n", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{", "NamedRegionTimer", "_", "T", "(", "<STR_LIT>", "selection", "<STR_LIT>", ",", "<STR_LIT>", "selection", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "selectCandidates", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Candidates after selection:\\n", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "VRegIndexCutoff", ".", "getPosition", "(", ")", ")", "{", "unsigned", "Cutoff", "=", "VRegIndexCutoff", ";", "using", "IterListType", "=", "SmallVector", "<", "IFMapType", "::", "iterator", ",", "<NUM_LIT>", ">", ";", "IterListType", "Out", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Idx", "=", "Register", "::", "virtReg2Index", "(", "I", "->", "first", ")", ";", "if", "(", "Idx", ">=", "Cutoff", ")", "Out", ".", "push_back", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "It", ":", "Out", ")", "IFMap", ".", "erase", "(", "It", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{", "NamedRegionTimer", "_", "T", "(", "<STR_LIT>", "generation", "<STR_LIT>", ",", "<STR_LIT>", "generation", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "generateInserts", "(", ")", ";", "}", "return", "true", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	1,414	[ "}" ]	[ "def", "L2_ploadrbt_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeV2LDST", ">", ",", "Enc_a21d47", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Teak	CPP	next_suggestion	DSP	1,415	[ "}" ]	[ "SDValue", "CMPCC", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SPCC", "=", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "LHS", "=", "CMPCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "CMPCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}" ]
LLVM	AArch64	CPP	code_generation	CPU	1,416	[ "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******** AArch64 Conditional Compares ******\\n", "<STR_LIT>", "<<", "<STR_LIT>", "******** Function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SchedModel", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getSchedModel", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "DomTree", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "Loops", "=", "getAnalysisIfAvailable", "<", "MachineLoopInfo", ">", "(", ")", ";", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "MinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ";", "bool", "Changed", "=", "false", ";", "CmpConv", ".", "runOnMachineFunction", "(", "MF", ")", ";", "for", "(", "auto", "*", "I", ":", "depth_first", "(", "DomTree", ")", ")", "if", "(", "tryConvert", "(", "I", "->", "getBlock", "(", ")", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	PowerPC	CPP	code_generation	CPU	1,417	[ "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "!", "isDarwin", "(", ")", ")", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".llong", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".tc", "<STR_LIT>", ")", "return", "ParseDirectiveTC", "(", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "return", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "return", "ParseDarwinDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "return", "true", ";", "}" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	1,418	[ "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	1,419	[ "}" ]	[ "def", "p_imm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "CoprocNumAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	1,420	[ ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	MD	next_suggestion	CPU	1,421	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	1,422	[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_tfrf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	program_repair	CPU	1,423	[ "<FIXS>", "d", "=", "(", "struct", "builtin_description", "", ")", "bdesc_2arg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "sizeof", "(", "bdesc_2arg", ")", "/", "sizeof", "", "d", ";", "i", "++", ",", "d", "++", ")", "<FIXE>" ]	[ "}", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_2arg", ";", "i", "sizeof", "(", "bdesc_2arg", ")", "/", "sizeof", "*", "d", ";", "i", "++", ",", "d", "++", ")", "<BUGE>", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "altivec_expand_binop_builtin", "(", "d", "->", "icode", ",", "arglist", ",", "target", ")", ";" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	1,424	[ "while", "(", "!", "WL", ".", "empty", "(", ")", ")", "{" ]	[ "for", "(", "MCGNodes", "::", "const_iterator", "j", "(", "SCC", "->", "begin", "(", ")", ")", ",", "je", "(", "SCC", "->", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "for", "(", "MCGSites", "::", "const_iterator", "k", "(", "(", "", "j", ")", "->", "getCallingSites", "(", ")", ".", "begin", "(", ")", ")", ",", "ke", "(", "(", "", "j", ")", "->", "getCallingSites", "(", ")", ".", "end", "(", ")", ")", ";", "k", "!=", "ke", ";", "k", "++", ")", "{", "if", "(", "&", "SCCMap", "[", "(", "", "k", ")", "->", "getCaller", "(", ")", "]", "->", "first", "!=", "SCC", ")", "{", "preds", ".", "insert", "(", "(", "", "k", ")", "->", "getCaller", "(", ")", ")", ";", "}", "}", "}", "for", "(", "MCGNodes", "::", "const_iterator", "j", "(", "SCC", "->", "begin", "(", ")", ")", ",", "je", "(", "SCC", "->", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "if", "(", "preds", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "WL", ".", "push_back", "(", "", "j", ")", ";", "else", "predCount", "[", "", "j", "]", "=", "preds", ".", "size", "(", ")", ";", "}", "}" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	1,425	[ "}" ]	[ "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "PPC", "::", "X2", ")", "&&", "!", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Cold calling unimplemented on AIX.", "<STR_LIT>", ")", ";", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_PPC64_R2_Altivec_SaveList", ":", "CSR_PPC64_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_PPC64_R2_SaveList", ":", "CSR_PPC64_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "return", "CSR_AIX32_SaveList", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR432_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR432_SPE_SaveList", ";", "return", "CSR_SVR432_SaveList", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	1,426	[ ")", ";" ]	[ "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "BRCT", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CCUsers", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "Branch", "=", "CCUsers", "[", "<NUM_LIT>", "]", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getCompareSourceReg", "(", "Compare" ]
GCC	sh	MD	next_suggestion	CPU	1,427	[ "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "]", ")", "]" ]	[ "(", "mem", ":", "BLK", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R4_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R5_REG", ")", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	1,428	[ "return", "AMDGPU", "::", "getValueMapping", "(", "Bank", ",", "Size", ")", ";" ]	[ "const", "RegisterBankInfo", "::", "ValueMapping", "*", "AMDGPURegisterBankInfo", "::", "getSGPROpMapping", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "unsigned", "Bank", "=", "getRegBankID", "(", "Reg", ",", "MRI", ",", "AMDGPU", "::", "SGPRRegBankID", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	1,429	[ ";" ]	[ "void", "setFAIndex", "(", "int", "Index", ")", "{", "FrameAddrIndex", "=", "Index" ]
GCC	avr	MD	next_suggestion	MPU	1,430	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "zero_extend", ":", "HI", "(", "parity", ":", "QI", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	aarch64	CPP	next_suggestion	CPU	1,431	[ "vectype", "=", "build_distinct_type_copy", "(", "vectype", ")", ";" ]	[ "tree", "eltype", "=", "scalar_types", "[", "i", "]", ";", "if", "(", "eltype", "==", "boolean_type_node", ")", "{", "vectype", "=", "build_truth_vector_type_for_mode", "(", "BYTES_PER_SVE_VECTOR", ",", "VNx16BImode", ")", ";", "num_pr", "=", "<NUM_LIT>", ";", "}", "else", "{", "scalar_mode", "elmode", "=", "SCALAR_TYPE_MODE", "(", "eltype", ")", ";", "unsigned", "int", "elbytes", "=", "GET_MODE_SIZE", "(", "elmode", ")", ";", "poly_uint64", "nunits", "=", "exact_div", "(", "BYTES_PER_SVE_VECTOR", ",", "elbytes", ")", ";", "machine_mode", "mode", "=", "aarch64_sve_data_mode", "(", "elmode", ",", "nunits", ")", ".", "require", "(", ")", ";", "vectype", "=", "build_vector_type_for_mode", "(", "eltype", ",", "mode", ")", ";", "auto", "size", "=", "wi", "::", "to_poly_offset", "(", "TYPE_SIZE", "(", "vectype", ")", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "TYPE_MODE", "(", "vectype", ")", ")", "&&", "TYPE_MODE", "(", "vectype", ")", "==", "mode", "&&", "TYPE_MODE_RAW", "(", "vectype", ")", "==", "mode", "&&", "TYPE_ALIGN", "(", "vectype", ")", "==", "<NUM_LIT>", "&&", "known_eq", "(", "size", ",", "BITS_PER_SVE_VECTOR", ")", ")", ";", "num_zr", "=", "<NUM_LIT>", ";", "}" ]
LLVM	AMDGPU	CPP	program_repair	GPU	1,432	[ "<FIXS>", "SrcOperandsNum", "=", "OpDesc", ".", "getNumOperands", "(", ")", "-", "OpDesc", ".", "getNumDefs", "(", ")", ";", "<FIXE>", "<FIXS>", "auto", "OperandsNum", "=", "OpDesc", ".", "getNumOperands", "(", ")", ";", "<FIXE>" ]	[ "assert", "(", "TiedIdx", "==", "-", "<NUM_LIT>", "\|\|", "TiedIdx", "==", "Component", "::", "DST", ")", ";", "HasSrc2Acc", "=", "TiedIdx", "!=", "-", "<NUM_LIT>", ";", "<BUGS>", "SrcOperandsNum", "=", "OpDesc", ".", "getNumOperands", "(", ")", "-", "OpDesc", ".", "getNumDefs", "(", ")", "-", "HasSrc2Acc", ";", "<BUGE>", "assert", "(", "SrcOperandsNum", "<=", "Component", "::", "MAX_SRC_NUM", ")", ";", "<BUGS>", "auto", "OperandsNum", "=", "OpDesc", ".", "getNumOperands", "(", ")", "-", "HasSrc2Acc", ";", "<BUGE>", "for", "(", "unsigned", "OprIdx", "=", "Component", "::", "SRC1", ";", "OprIdx", "OperandsNum", ";", "++", "OprIdx", ")", "{", "if", "(", "OpDesc", ".", "OpInfo", "[", "OprIdx", "]", ".", "OperandType", "==", "AMDGPU", "::", "OPERAND_KIMM32", ")", "{", "MandatoryLiteralIdx", "=", "OprIdx", ";" ]
GCC	nds32	CPP	stmt_completion	CPU	1,433	[ "SImode", ",", "TA_REGNUM", ")", ")", ";" ]	[ "static", "rtx_insn", "", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "", ">", "&", "constraints", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(" ]
GCC	aarch64	MD	stmt_completion	CPU	1,434	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>" ]
GCC	rs6000	CPP	next_suggestion	CPU	1,435	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_slli_pi16", "(", "_", "_", "m64", "_", "_", "m", ",", "int", "_", "_", "count", ")", "{", "return", "_", "mm_sll_pi16", "(", "_", "_", "m", ",", "_", "_", "count", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	1,436	[ "<FIXS>", "End", ",", "Size", ",", "Identifier", ",", "Decl", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "IsGlobalLV", "&&", "(", "BaseReg", "\|\|", "IndexReg", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "<BUGS>", "End", ",", "Size", ",", "Identifier", ",", "Decl", ",", "FrontendSize", ")", ")", ";", "<BUGE>", "return", "false", ";", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	1,437	[ "for", "(", "auto", "R", ":", "Reductions", ")", "{" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "No preheader found, bailing out\\n", "<STR_LIT>", ")", ";", "return", "Reductions", ";", "}", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nAccumulating integer additions (reductions) found:\\n", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	1,438	[ "bits", "<", "<NUM_LIT>", ">", "Form", "=", "F", ".", "Value", ";" ]	[ "class", "AArch64Inst", "<", "Format", "f", ",", "string", "cstr", ">", ":", "Instruction", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "Unpredictable", ";", "let", "Namespace", "=", "<STR_LIT>", ";", "Format", "F", "=", "f", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	1,439	[ ")", ",", "(", "v16i8", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]	[ "def", "v16i8", ":", "BaseSIMDTwoSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "<NUM_LIT>", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v16i8", "V128", ":", "$", "Rd" ]
LLVM	CellSPU	CPP	stmt_completion	MPU	1,440	[ ")", ";" ]	[ "printOp", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ",", "O" ]
GCC	rl78	CPP	stmt_completion	MPU	1,441	[ ")", ";" ]	[ "if", "(", "recog_data", ".", "constraints", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "==", "'", "%", "'", "&&", "is_virtual_register", "(", "OP", "(", "<NUM_LIT>", ")", ")", "&&", "!", "is_virtual_register", "(", "OP", "(", "<NUM_LIT>", ")", ")", "&&", "!", "CONSTANT_P", "(", "OP", "(", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "tmp", "=", "OP", "(", "<NUM_LIT>", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "OP", "(", "<NUM_LIT>", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "tmp", ";", "}", "OP", "(", "<NUM_LIT>", ")", "=", "move_from_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "tmp_id", "=", "get_max_insn_count", "(", ")", ";", "saved_op1", "=", "OP", "(", "<NUM_LIT>", ")", ";", "if", "(", "rtx_equal_p", "(", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "OP", "(", "<NUM_LIT>", ")", ")", "==", "QImode", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_x", "(", "<NUM_LIT>", ",", "insn", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "A", ";", "}", "else", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "if", "(", "tmp_id", "==", "get_max_insn_count", "(", ")", ")", "force_into_acc", "(", "saved_op1", ",", "insn" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	1,442	[ "V", ")", ";" ]	[ "return", "IsSigned", "?", "getRegForSignedValue", "(", "V", ")", ":", "getRegForUnsignedValue", "(" ]
LLVM	M88k	CPP	next_suggestion	MPU	1,443	[ "}" ]	[ "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", "\|\|", "", "RM", "==", "Reloc", "::", "DynamicNoPIC", ")", "return", "Reloc", "::", "Static", ";", "return", "", "RM", ";" ]
GCC	s390	MD	program_repair	MPU	1,444	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	SNES	CPP	code_generation	DSP	1,445	[ "void", "SNESTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Result", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Constraint", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", ";", "}", "char", "ConstraintLetter", "=", "Constraint", "[", "<NUM_LIT>", "]", ";", "switch", "(", "ConstraintLetter", ")", "{", "default", ":", "break", ";", "case", "'", "I", "'", ":", "case", "'", "J", "'", ":", "case", "'", "K", "'", ":", "case", "'", "L", "'", ":", "case", "'", "M", "'", ":", "case", "'", "N", "'", ":", "case", "'", "O", "'", ":", "case", "'", "P", "'", ":", "case", "'", "R", "'", ":", "{", "const", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "{", "return", ";", "}", "int64_t", "CVal64", "=", "C", "->", "getSExtValue", "(", ")", ";", "uint64_t", "CUVal64", "=", "C", "->", "getZExtValue", "(", ")", ";", "switch", "(", "ConstraintLetter", ")", "{", "case", "'", "I", "'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "J", "'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "\|\|", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "K", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "L", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "if", "(", "Ty", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "i8", ")", "{", "Ty", "=", "MVT", "::", "i16", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "N", "'", ":", "if", "(", "CVal64", "!=", "-", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "O", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "P", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "R", "'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "\|\|", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "}", "break", ";", "}", "case", "'", "G", "'", ":", "const", "ConstantFPSDNode", "", "FC", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "FC", "\|\|", "!", "FC", "->", "isZero", "(", ")", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "break", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "return", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";", "}" ]	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]
LLVM	Mips	TD	stmt_completion	CPU	1,446	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "NLOC_H_ENC", ":", "MSA_2R_FMT", "<", "<NUM_LIT>", "," ]
LLVM	ARM	CPP	program_repair	CPU	1,447	[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers: checking transform preconditions\\n", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "Value", "", "MVEGatherScatterLowering", "::", "lowerGather", "(", "IntrinsicInst", "", "I", ")", "{", "using", "namespace", "PatternMatch", ";", "<BUGS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers: checking transform preconditions\\n", "<STR_LIT>", ")", ";", "<BUGE>" ]
LLVM	X86	TD	next_suggestion	CPU	1,448	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
GCC	i386	CPP	code_generation	CPU	1,449	[ "static", "void", "core2i7_first_cycle_multipass_fini", "(", "void", "*", "_", "data", ")", "{", "ix86_first_cycle_multipass_data_t", "data", "=", "(", "ix86_first_cycle_multipass_data_t", ")", "_", "data", ";", "if", "(", "data", "->", "ready_try_change", ")", "{", "sbitmap_free", "(", "data", "->", "ready_try_change", ")", ";", "data", "->", "ready_try_change", "=", "NULL", ";", "data", "->", "ready_try_change_size", "=", "<NUM_LIT>", ";", "}", "}" ]	[ "Deallocate", "target", "data", "." ]
GCC	mips	CPP	program_repair	CPU	1,450	[ "<FIXS>", "sorry", "(", "<STR_LIT>", "%<hard-float%> MIPS16 code for ABIs other than o32 and o64", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "sorry", "(", "<STR_LIT>", "MIPS16 %<-mxgot%> code", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_FLOAT_ABI", "&&", "!", "TARGET_OLDABI", ")", "<BUGS>", "sorry", "(", "<STR_LIT>", "hard-float MIPS16 code for ABIs other than o32 and o64", "<STR_LIT>", ")", ";", "<BUGE>", "if", "(", "TARGET_MSA", ")", "sorry", "(", "<STR_LIT>", "MSA MIPS16 code", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	1,451	[ "]", ",", "(", "instrs", "LDPXpost", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDP01", ",", "WriteLDHi", ",", "WriteAdr" ]
LLVM	PowerPC	CPP	code_generation	CPU	1,452	[ "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "isDarwin", "(", ")", ")", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "ParseDarwinDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "return", "true", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".llong", "<STR_LIT>", ")", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".tc", "<STR_LIT>", ")", "ParseDirectiveTC", "(", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".abiversion", "<STR_LIT>", ")", "ParseDirectiveAbiVersion", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".localentry", "<STR_LIT>", ")", "ParseDirectiveLocalEntry", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "return", "true", ";", "return", "false", ";", "}" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
LLVM	X86	TD	next_suggestion	CPU	1,453	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	1,454	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "SVEPatternOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	1,455	[ "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";" ]	[ "def", "fpimm64", ":", "Operand", "<", "f64", ">", ",", "PatLeaf", "<", "(", "f64", "fpimm", ")", ",", "[", "{", "return", "ARM64_AM", ":", ":", "getFP64Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat" ]
GCC	aarch64	MD	stmt_completion	CPU	1,456	[ "V2x8BF", "]", ")" ]	[ "(", "define_mode_iterator", "VSTRUCT_2Q", "[", "V2x16QI", "V2x8HI", "V2x4SI", "V2x2DI", "V2x8HF", "V2x4SF", "V2x2DF" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	1,457	[ ";" ]	[ "ImmediateMap", "::", "iterator", "F", "=", "IMap", ".", "find", "(", "Reg", ")", ";", "if", "(", "F", "==", "IMap", ".", "end", "(", ")", ")", "return", "false", ";", "Val", "=", "F", "->", "second", ";", "return", "true", ";", "}", "unsigned", "SubL", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "Hexagon", "::", "isub_lo", ")", ";", "unsigned", "SubH", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "Hexagon", "::", "isub_hi", ")", ";", "ImmediateMap", "::", "iterator", "FL", "=", "IMap", ".", "find", "(", "SubL", ")", ",", "FH", "=", "IMap", ".", "find", "(", "SubH", ")", ";", "if", "(", "FL", "==", "IMap", ".", "end", "(", ")", "\|\|", "FH", "==", "IMap", ".", "end", "(", ")", ")", "return", "false", ";", "Val", "=", "(", "FH", "->", "second", "<<", "<NUM_LIT>", ")", "\|", "FL", "->", "second", ";", "return", "true" ]
LLVM	MSP430	CPP	next_suggestion	MPU	1,458	[ "}" ]	[ "static", "MCDisassembler", "*", "createMSP430Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "MSP430Disassembler", "(", "STI", ",", "Ctx", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	1,459	[ "}" ]	[ "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	1,460	[ "void", "X86TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "Opc", ">=", "ISD", "::", "BUILTIN_OP_END", "\|\|", "Opc", "==", "ISD", "::", "INTRINSIC_WO_CHAIN", "\|\|", "Opc", "==", "ISD", "::", "INTRINSIC_W_CHAIN", "\|\|", "Opc", "==", "ISD", "::", "INTRINSIC_VOID", ")", "&&", "<STR_LIT>", "Should use MaskedValueIsZero if you don't know whether Op", "<STR_LIT>", "<STR_LIT>", " is a target node!", "<STR_LIT>", ")", ";", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Known", ".", "Zero", ".", "setBitsFrom", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "NumLoBits", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "NumLoBits", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "SrcVT", ".", "getVectorNumElements", "(", ")", ",", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "computeKnownBits", "(", "Src", ",", "Known", ",", "DemandedElt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "Known", ".", "zextOrTrunc", "(", "BitWidth", ")", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "ShiftImm", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ")", "{", "Known", ".", "setAllZero", "(", ")", ";", "break", ";", "}", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Known", ".", "Zero", "<<=", "ShAmt", ";", "Known", ".", "One", "<<=", "ShAmt", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "ShAmt", ")", ";", "}", "else", "{", "Known", ".", "Zero", ".", "lshrInPlace", "(", "ShAmt", ")", ";", "Known", ".", "One", ".", "lshrInPlace", "(", "ShAmt", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "ShAmt", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "SrcVT", "=", "N0", ".", "getValueType", "(", ")", ";", "unsigned", "InNumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "InBitWidth", "=", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ";", "assert", "(", "InNumElts", ">=", "NumElts", "&&", "<STR_LIT>", "Illegal VZEXT input", "<STR_LIT>", ")", ";", "Known", "=", "KnownBits", "(", "InBitWidth", ")", ";", "APInt", "DemandedSrcElts", "=", "APInt", "::", "getLowBitsSet", "(", "InNumElts", ",", "NumElts", ")", ";", "DAG", ".", "computeKnownBits", "(", "N0", ",", "Known", ",", "DemandedSrcElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "Known", ".", "zext", "(", "BitWidth", ")", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "InBitWidth", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "break", ";", "KnownBits", "Known2", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known2", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "One", "&=", "Known2", ".", "One", ";", "Known", ".", "Zero", "&=", "Known2", ".", "Zero", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}" ]	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	1,461	[ "}" ]	[ "unsigned", "MIaG", "=", "getCompoundCandidateGroup", "(", "MIa", ",", "IsExtendedA", ")", ";", "unsigned", "MIbG", "=", "getCompoundCandidateGroup", "(", "MIb", ",", "IsExtendedB", ")", ";", "unsigned", "Opca", "=", "MIa", ".", "getOpcode", "(", ")", ";", "if", "(", "MIaG", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MIbG", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "Opca", "==", "Hexagon", "::", "A2_tfr", "\|\|", "Opca", "==", "Hexagon", "::", "A2_tfrsi", ")", ")", "return", "true", ";", "return", "(", "(", "MIaG", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MIbG", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "(", "MIa", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	1,462	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "load", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "cop", ";", "bits", "<", "<NUM_LIT>", ">", "CRd", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Dbit", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	1,463	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	M680x0	CPP	stmt_completion	MPU	1,464	[ "(", ")", ";" ]	[ "static", "bool", "isTruncWithZeroHighBitsInput", "(", "SDValue", "V", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TRUNCATE", ")", "return", "false", ";", "SDValue", "VOp0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "InBits", "=", "VOp0", ".", "getValueSizeInBits" ]
GCC	visium	CPP	next_suggestion	Virtual ISA	1,465	[ "if", "(", "strict", ")", "return", "REGNO_OK_FOR_BASE_P", "(", "regno", ")", ";" ]	[ "else", "base", "=", "x", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "SUBREG", ")", "base", "=", "SUBREG_REG", "(", "base", ")", ";", "if", "(", "!", "REG_P", "(", "base", ")", ")", "return", "false", ";", "regno", "=", "REGNO", "(", "base", ")", ";" ]
GCC	tilegx	MD	next_suggestion	VLIW	1,466	[ "rtx", "result", "=", "gen_lowpart", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM	ARM	CPP	next_suggestion	CPU	1,467	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Tail-predication is not valid.\\n", "<STR_LIT>", ")", ";" ]	[ "return", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "\|\|", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: LE offset is out-of-range\\n", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2WhileLoopStart", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "\|\|", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: WLS offset is out-of-range!\\n", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "InsertPt", "=", "Revert", "?", "nullptr", ":", "IsSafeToDefineLR", "(", "RDA", ")", ";", "if", "(", "!", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Unable to find safe insertion point.\\n", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Start insertion point: ", "<STR_LIT>", "<<", "*", "InsertPt", ")", ";", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	1,468	[ "}" ]	[ "def", "KryoWrite_1cyc_X_72ln", ":", "SchedWriteRes", "<", "[", "KryoUnitX", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	alpha	MD	stmt_completion	MPU	1,469	[ ":", "DI" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unsigned_fix" ]
GCC	pdp11	CPP	program_repair	MPU	1,470	[ "<FIXS>", "x", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "ofs", ")", ";", "<FIXE>" ]	[ "if", "(", "pdp11_saved_regno", "(", "regno", ")", "&&", "(", "regno", "!=", "HARD_FRAME_POINTER_REGNUM", "\|\|", "!", "frame_pointer_needed", ")", ")", "{", "<BUGS>", "x", "=", "plus_constant", "(", "hard_frame_pointer_rtx", ",", "ofs", ")", ";", "<BUGE>", "x", "=", "gen_frame_mem", "(", "Pmode", ",", "x", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ",", "x", ")", ";", "ofs", "+=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	1,471	[ "<NUM_LIT>", "}", "=", "dst", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	PowerPC	TD	stmt_completion	CPU	1,472	[ "PPCtoc_entry", "tglobaladdr", ":", "$", "disp", ",", "i32", ":", "$", "reg", ")", ")", "]", ">", ";" ]	[ "def", "LWZtoc", ":", "PPCEmitTimePseudo", "<", "(", "outs", "gprc", ":", "$", "rD", ")", ",", "(", "ins", "tocentry32", ":", "$", "disp", ",", "gprc", ":", "$", "reg", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "i32", ":", "$", "rD", ",", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	1,473	[ "<NUM_LIT>", ";" ]	[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	1,474	[ "static", "bool", "isSafeToMove", "(", "const", "MachineInstr", "", "Def", ",", "const", "MachineInstr", "", "Insert", ",", "AliasAnalysis", "&", "AA", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "Def", "->", "getParent", "(", ")", "==", "Insert", "->", "getParent", "(", ")", ")", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "CATCH", "\|\|", "Def", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "EXTRACT_EXCEPTION_I32", ")", "{", "const", "MachineBasicBlock", "", "MBB", "=", "Def", "->", "getParent", "(", ")", ";", "auto", "NextI", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "Def", ")", ")", ";", "for", "(", "auto", "E", "=", "MBB", "->", "end", "(", ")", ";", "NextI", "!=", "E", "&&", "NextI", "->", "isDebugInstr", "(", ")", ";", "++", "NextI", ")", ";", "if", "(", "NextI", "!=", "Insert", ")", "return", "false", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "MutableRegisters", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "MO", ".", "isUndef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDead", "(", ")", "&&", "Insert", "->", "definesRegister", "(", "Reg", ")", "&&", "!", "Insert", "->", "readsRegister", "(", "Reg", ")", ")", "continue", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{", "if", "(", "Reg", "==", "WebAssembly", "::", "ARGUMENTS", ")", "continue", ";", "if", "(", "!", "MRI", ".", "isPhysRegModified", "(", "Reg", ")", ")", "continue", ";", "return", "false", ";", "}", "if", "(", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", ")", "MutableRegisters", ".", "push_back", "(", "Reg", ")", ";", "}", "bool", "Read", "=", "false", ",", "Write", "=", "false", ",", "Effects", "=", "false", ",", "StackPointer", "=", "false", ";", "query", "(", "", "Def", ",", "AA", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "bool", "HasMutableRegisters", "=", "!", "MutableRegisters", ".", "empty", "(", ")", ";", "if", "(", "!", "Read", "&&", "!", "Write", "&&", "!", "Effects", "&&", "!", "StackPointer", "&&", "!", "HasMutableRegisters", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "D", "(", "Def", ")", ",", "I", "(", "Insert", ")", ";", "for", "(", "--", "I", ";", "I", "!=", "D", ";", "--", "I", ")", "{", "bool", "InterveningRead", "=", "false", ";", "bool", "InterveningWrite", "=", "false", ";", "bool", "InterveningEffects", "=", "false", ";", "bool", "InterveningStackPointer", "=", "false", ";", "query", "(", "*", "I", ",", "AA", ",", "InterveningRead", ",", "InterveningWrite", ",", "InterveningEffects", ",", "InterveningStackPointer", ")", ";", "if", "(", "Effects", "&&", "InterveningEffects", ")", "return", "false", ";", "if", "(", "Read", "&&", "InterveningWrite", ")", "return", "false", ";", "if", "(", "Write", "&&", "(", "InterveningRead", "\|\|", "InterveningWrite", ")", ")", "return", "false", ";", "if", "(", "StackPointer", "&&", "InterveningStackPointer", ")", "return", "false", ";", "for", "(", "unsigned", "Reg", ":", "MutableRegisters", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "Reg", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Return", "true", "if", "it", "is", "safe", "to", "move", "this", "instruction", "." ]
LLVM	X86	CPP	next_suggestion	CPU	1,475	[ "default", ":" ]	[ "Info", "=", "&", "FunctionInfoMap", "[", "F", "]", ";", "}", "else", "{", "Info", "=", "&", "info_item", "->", "second", ";", "}", "const", "FunctionType", "*", "FT", "=", "F", "->", "getFunctionType", "(", ")", ";", "switch", "(", "Info", "->", "getDecorationStyle", "(", ")", ")", "{", "case", "None", ":", "break", ";", "case", "StdCall", ":", "if", "(", "!", "FT", "->", "isVarArg", "(", ")", "\|\|", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", ")", "\|\|", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", "&&", "F", "->", "hasStructRetAttr", "(", ")", ")", ")", "Name", "+=", "'", "@", "'", "+", "utostr_32", "(", "Info", "->", "getBytesToPopOnReturn", "(", ")", ")", ";", "break", ";", "case", "FastCall", ":", "if", "(", "!", "FT", "->", "isVarArg", "(", ")", "\|\|", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", ")", "\|\|", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", "&&", "F", "->", "hasStructRetAttr", "(", ")", ")", ")", "Name", "+=", "'", "@", "'", "+", "utostr_32", "(", "Info", "->", "getBytesToPopOnReturn", "(", ")", ")", ";", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'", "_", "'", ")", "Name", "[", "<NUM_LIT>", "]", "=", "'", "@", "'", ";", "else", "Name", "=", "'", "@", "'", "+", "Name", ";", "break", ";" ]
GCC	mips	CPP	stmt_completion	CPU	1,476	[ "rtx_code", "code", ",", "rtx", "op0", ")", "{" ]	[ "static", "rtx", "mips_force_unary", "(", "machine_mode", "mode", ",", "enum" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	1,477	[ "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";" ]	[ "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "BottomUpIndex2SU", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "std", "::", "set", "<", "unsigned", ">", "SUColorsPending", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ">", "<NUM_LIT>", "\|\|", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ">", "<NUM_LIT>", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{" ]
GCC	i386	MD	program_repair	CPU	1,478	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	1,479	[ ",", "createPPCAsmBackend", ")", ";" ]	[ "RegisterAsmInfoFn", "D", "(", "ThePPC64Target", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "ThePPC32Target", ",", "createPPCMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "ThePPC64Target", ",", "createPPCMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "ThePPC32Target", ",", "createPPCAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "ThePPC64Target" ]
LLVM	MOS	CPP	next_suggestion	MPU	1,480	[ "break", ";" ]	[ "for", "(", "MachineInstr", "&", "MI", ":", "MRI", ".", "reg_nodbg_instructions", "(", "Reg", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	1,481	[ "(", "R600_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "CVT_PKNORM_I16_F32", ")", "NODE_NAME_CASE", "(", "CVT_PKNORM_U16_F32", ")", "NODE_NAME_CASE", "(", "CVT_PK_I16_I32", ")", "NODE_NAME_CASE", "(", "CVT_PK_U16_U32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "LDS", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";" ]	[ "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TC_RETURN", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "DENORM_MODE", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "SIN_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "FDOT2", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RCP_IFLAG", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "FFBL_B32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "MAD_I64_I32", ")", "NODE_NAME_CASE", "(", "MAD_U64_U32", ")", "NODE_NAME_CASE", "(", "PERM", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE" ]
GCC	arm	CPP	next_suggestion	CPU	1,482	[ "}" ]	[ "", "_", "_", "a", "=", "_", "_", "builtin_mve_viwdupq_m_wb_uv8hi", "(", "_", "_", "arg1", ",", "", "_", "_", "a", ",", "_", "_", "c", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";", "return", "_", "_", "res", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	1,483	[ "}", "else", "{" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrigVal", ";", "auto", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "SDValue", "OneOver2Pi", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", "*", "numbers", "::", "inv_pi", ",", "DL", ",", "VT", ")", ";", "if", "(", "Subtarget", "->", "hasTrigReducedRange", "(", ")", ")", "{", "SDValue", "MulVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "DL", ",", "VT", ",", "Arg", ",", "OneOver2Pi", ",", "Flags", ")", ";", "TrigVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MulVal", ",", "Flags", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	1,484	[ "_", "v8hi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_cmpw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "X", ",", "(", "_" ]
GCC	mips	MD	stmt_completion	CPU	1,485	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	ia64	MD	stmt_completion	CPU	1,486	[ ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	1,487	[ "<STR_LIT>", ")", ")", "{" ]	[ "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "ivac", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "isw", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "cvac", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "csw", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "cvau", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "civac", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "cisw", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "TokError", "(", "<STR_LIT>", "invalid operand for DC instruction", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Mnemonic", "==", "<STR_LIT>", "at", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e1r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e2r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e3r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e1w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e2w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e3w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e0r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e0w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s12e1r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s12e1w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s12e0r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s12e0w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "TokError", "(", "<STR_LIT>", "invalid operand for AT instruction", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Mnemonic", "==", "<STR_LIT>", "tlbi", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vmalle1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "alle2is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "alle3is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vae1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vae2is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vae3is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "aside1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vaae1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "alle1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vale1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vaale1is" ]
LLVM	ARM	CPP	code_generation	CPU	1,488	[ "bool", "ARMAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown operand type", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", "Subregs should be eliminated!", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetARMGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "execute-only should not generate constant pools", "<STR_LIT>", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	1,489	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	1,490	[ ")", ";" ]	[ "bool", "HexagonLoopIdiomRecognize", "::", "coverLoop", "(", "Loop", "", "L", ",", "SmallVectorImpl", "<", "Instruction", "", ">", "&", "Insts", ")", "const", "{", "SmallSet", "<", "BasicBlock", "", ",", "<NUM_LIT>", ">", "LoopBlocks", ";", "for", "(", "auto", "", "B", ":", "L", "->", "blocks", "(", ")", ")", "LoopBlocks", ".", "insert", "(", "B", ")", ";", "SetVector", "<", "Instruction", "", ">", "Worklist", "(", "Insts", ".", "begin", "(", ")", ",", "Insts", ".", "end", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Worklist", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Instruction", "", "In", "=", "Worklist", "[", "i", "]", ";", "for", "(", "auto", "I", "=", "In", "->", "op_begin", "(", ")", ",", "E", "=", "In", "->", "op_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Instruction", "", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", ")", ";", "if", "(", "!", "OpI", ")", "continue", ";", "BasicBlock", "", "PB", "=", "OpI", "->", "getParent", "(", ")", ";", "if", "(", "!", "LoopBlocks", ".", "count", "(", "PB", ")", ")", "continue", ";", "Worklist", ".", "insert", "(", "OpI", ")", ";", "}", "}", "for", "(", "auto", "", "B", ":", "L", "->", "blocks", "(", ")", ")", "{", "for", "(", "auto", "&", "In", ":", "", "B", ")", "{", "if", "(", "isa", "<", "BranchInst", ">", "(", "In", ")", "\|\|", "isa", "<", "DbgInfoIntrinsic", ">", "(", "In", ")", ")", "continue", ";", "if", "(", "!", "Worklist", ".", "count", "(", "&", "In", ")", "&&", "In", ".", "mayHaveSideEffects", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "", "K", ":", "In", ".", "users", "(", ")", ")", "{", "Instruction", "", "UseI", "=", "dyn_cast", "<", "Instruction", ">", "(", "K" ]
LLVM	X86	CPP	next_suggestion	CPU	1,491	[ "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "MBBLPads", ";" ]	[ "MachineModuleInfo", "", "MMI", "=", "&", "MF", "->", "getMMI", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "getFunctionContextIndex", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">>", "CallSiteNumToLPad", ";", "unsigned", "MaxCSNum", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "", "MF", ")", "{", "if", "(", "!", "MBB", ".", "isEHPad", "(", ")", ")", "continue", ";", "MCSymbol", "", "Sym", "=", "nullptr", ";", "for", "(", "const", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "assert", "(", "MI", ".", "isEHLabel", "(", ")", "&&", "<STR_LIT>", "expected EH_LABEL", "<STR_LIT>", ")", ";", "Sym", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ";", "break", ";", "}", "if", "(", "!", "MMI", "->", "hasCallSiteLandingPad", "(", "Sym", ")", ")", "continue", ";", "for", "(", "unsigned", "CSI", ":", "MMI", "->", "getCallSiteLandingPad", "(", "Sym", ")", ")", "{", "CallSiteNumToLPad", "[", "CSI", "]", ".", "push_back", "(", "&", "MBB", ")", ";", "MaxCSNum", "=", "std", "::", "max", "(", "MaxCSNum", ",", "CSI", ")", ";", "}", "}", "std", "::", "vector", "<", "MachineBasicBlock", "", ">", "LPadList", ";", "SmallPtrSet", "<", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "InvokeBBs", ";", "LPadList", ".", "reserve", "(", "CallSiteNumToLPad", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "CSI", "=", "<NUM_LIT>", ";", "CSI", "<=", "MaxCSNum", ";", "++", "CSI", ")", "{", "for", "(", "auto", "&", "LP", ":", "CallSiteNumToLPad", "[", "CSI", "]", ")", "{", "LPadList", ".", "push_back", "(", "LP", ")", ";", "InvokeBBs", ".", "insert", "(", "LP", "->", "pred_begin", "(", ")", ",", "LP", "->", "pred_end", "(", ")", ")", ";", "}", "}", "assert", "(", "!", "LPadList", ".", "empty", "(", ")", "&&", "<STR_LIT>", "No landing pad destinations for the dispatch jump table!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "", "DispatchBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "setIsEHPad", "(", "true", ")", ";", "MachineBasicBlock", "", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "TRAP", ")", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "MachineBasicBlock", "", "DispContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "DispatchBB", ")", ";", "MF", "->", "push_back", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "SetupEntryBlockForSjLj", "(", "MI", ",", "BB", ",", "DispatchBB", ",", "FI", ")", ";", "MachineJumpTableInfo", "", "JTI", "=", "MF", "->", "getOrCreateJumpTableInfo", "(", "getJumpTableEncoding", "(", ")", ")", ";", "unsigned", "MJTI", "=", "JTI", "->", "createJumpTableIndex", "(", "LPadList", ")", ";", "const", "X86InstrInfo", "", "XII", "=", "static_cast", "<", "const", "X86InstrInfo", "", ">", "(", "TII", ")", ";", "const", "X86RegisterInfo", "&", "RI", "=", "XII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", ".", "hasBasePointer", "(", "", "MF", ")", ")", "{", "const", "bool", "FPIs64Bit", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "\|\|", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "X86MachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "unsigned", "FP", "=", "RI", ".", "getFrameRegister", "(", "", "MF", ")", ";", "unsigned", "BP", "=", "RI", ".", "getBaseRegister", "(", ")", ";", "unsigned", "Op", "=", "FPIs64Bit", "?", "X86", "::", "MOV64rm", ":", "X86", "::", "MOV32rm", ";", "addRegOffset", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "BP", ")", ",", "FP", ",", "true", ",", "MFI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "NOOP", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "unsigned", "IReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "addFrameReference", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV32rm", ")", ",", "IReg", ")", ",", "FI", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMP32ri", ")", ")", ".", "addReg", "(", "IReg", ")", ".", "addImm", "(", "LPadList", ".", "size", "(", ")", ")", ";", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JA_1", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "unsigned", "JReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "SUB32ri", ")", ",", "JReg", ")", ".", "addReg", "(", "IReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "JMP64m", ":", "X86", "::", "JMP32m", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addReg", "(", "JReg", ")", ".", "addJumpTableIndex", "(", "MJTI", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "SeenMBBs", ";", "for", "(", "auto", "&", "LP", ":", "LPadList", ")", "if", "(", "SeenMBBs", ".", "insert", "(", "LP", ")", ".", "second", ")", "DispContBB", "->", "addSuccessor", "(", "LP", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	1,492	[ ",", "NewVT", ",", "LHS2", ",", "RHS2", ")", ")", ";" ]	[ "SDValue", "RHS2", "=", "Extract128BitVector", "(", "RHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "MVT", "::", "getVectorVT", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "RHS1", ")", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	1,493	[ "}" ]	[ "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "<NUM_LIT>", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "PPC", "::", "DIR_PWR6", "\|\|", "Directive", "==", "PPC", "::", "DIR_PWR7", "\|\|", "Directive", "==", "PPC", "::", "DIR_PWR8", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "-", "CurSlots", ";" ]
GCC	mips	CPP	next_suggestion	CPU	1,494	[ "for", "(", "j", "=", "nready", "-", "<NUM_LIT>", ";", "j", ">", "i", ";", "j", "--", ")", "if", "(", "recog_memoized", "(", "ready", "[", "j", "]", ")", ">=", "<NUM_LIT>", "&&", "get_attr_may_clobber_hilo", "(", "ready", "[", "j", "]", ")", ")", "{" ]	[ "int", "i", ",", "j", ";", "if", "(", "mips_macc_chains_last_hilo", "!=", "<NUM_LIT>", ")", "for", "(", "i", "=", "nready", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "mips_linked_madd_p", "(", "mips_macc_chains_last_hilo", ",", "ready", "[", "i", "]", ")", ")", "{" ]
GCC	nds32	MD	stmt_completion	CPU	1,495	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	1,496	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]
GCC	i386	MD	next_suggestion	CPU	1,497	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_AESENC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mips	MD	next_suggestion	CPU	1,498	[ "{" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	1,499	[ "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "NewVT", ",", "V2", ")", ";" ]	[ "}", "if", "(", "NewWidth", "==", "<NUM_LIT>", ")", "{", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "NewVT", "=", "MVT", "::", "v2i64", ";", "else", "NewVT", "=", "MVT", "::", "v2f64", ";", "}", "unsigned", "Scale", "=", "NumElems", "/", "NewWidth", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "i", "+=", "Scale", ")", "{", "unsigned", "StartIdx", "=", "~", "<NUM_LIT>", "U", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "{", "SDValue", "Elt", "=", "PermMask", ".", "getOperand", "(", "i", "+", "j", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "unsigned", "EltIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "StartIdx", "==", "~", "<NUM_LIT>", "U", ")", "StartIdx", "=", "EltIdx", "-", "(", "EltIdx", "%", "Scale", ")", ";", "if", "(", "EltIdx", "!=", "StartIdx", "+", "j", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "StartIdx", "==", "~", "<NUM_LIT>", "U", ")", "MaskVec", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "MaskEltVT", ")", ")", ";", "else", "MaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "StartIdx", "/", "Scale", ",", "MaskEltVT", ")", ")", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "NewVT", ",", "V1", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

1,400

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "nImmSplatI16AsmOperand", ";" ]

GCC

nds32

CPP

next_suggestion

CPU

1,401

[ "rtx", "value0", ";" ]

[ "static", "rtx", "nds32_expand_builtin_null_ftype_reg", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "struct", "expand_operand", "ops", "[", "<NUM_LIT>", "]", ";", "tree", "arg0", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

1,402

[ ";" ]

[ "def", "A4_paslht", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

1,403

[ "}" ]

[ "bool", "allowPositionIndependentMovt", "(", ")", "const", "{", "return", "isROPI", "(", ")", "||", "!", "isTargetELF", "(", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

1,404

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

1,405

[ "Val", "<<", "<NUM_LIT>", ")", ")", ")", ";" ]

[ "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", "u", ")", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

1,406

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

1,407

[ "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vvv32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vdd32", "{", "<NUM_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

1,408

[ "_", "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_aarch64_facgehf_uss", "(", "_", "_", "a", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

1,409

[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

1,410

[ "_", "m2", ")", ";" ]

[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_pmaddwd", "(", "(", "_", "_", "v4hi", ")", "_", "_", "m1", ",", "(", "_", "_", "v4hi", ")", "_" ]

LLVM

AMDGPU

CPP

program_repair

GPU

1,411

[ "<FIXS>", "<FIXE>", "<FIXS>", "void", "reset", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "SlotIndex", "SI", ")", "{", "reset", "(", "MRI", ",", "llvm", "::", "getLiveRegs", "(", "SI", ",", "LIS", ",", "MRI", ")", ")", ";", "<FIXE>", "<FIXS>", "void", "reset", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "reset", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "LIS", ".", "getSlotIndexes", "(", ")", "->", "getMBBEndIdx", "(", "&", "MBB", ")", ")", ";", "}", "void", "reset", "(", "const", "MachineInstr", "&", "MI", ")", "{", "reset", "(", "MI", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ",", "LIS", ".", "getInstructionIndex", "(", "MI", ")", ".", "getDeadSlot", "(", ")", ")", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "public", ":", "GCNUpwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "GCNRPTracker", "(", "LIS_", ")", "{", "}", "<BUGS>", "void", "reset", "(", "const", "MachineInstr", "&", "MI", ",", "const", "LiveRegSet", "*", "LiveRegs", "=", "nullptr", ")", ";", "<BUGE>", "void", "reset", "(", "const", "MachineRegisterInfo", "&", "MRI_", ",", "const", "LiveRegSet", "&", "LiveRegs_", ")", ";", "<BUGS>", "void", "reset", "(", "const", "MachineRegisterInfo", "&", "MRI_", ",", "SlotIndex", "SI", ")", "{", "reset", "(", "MRI_", ",", "llvm", "::", "getLiveRegs", "(", "SI", ",", "LIS", ",", "MRI_", ")", ")", ";", "<BUGE>", "}", "<BUGS>", "<BUGE>", "void", "recede", "(", "const", "MachineInstr", "&", "MI", ")", ";", "<BUGS>", "<BUGE>", "bool", "isValid", "(", ")", "const", ";", "}", ";", "class", "GCNDownwardRPTracker", ":", "public", "GCNRPTracker", "{" ]

LLVM

ARM

TD

next_suggestion

CPU

1,412

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VdTy", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ")", ",", "IIC_VLD2dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD1", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

1,413

[ "bool", "HexagonGenInsert", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Timing", "=", "OptTiming", ",", "TimingDetail", "=", "Timing", "&&", "OptTimingDetail", ";", "bool", "Changed", "=", "false", ";", "assert", "(", "!", "OptSelectAll0", "||", "!", "OptSelectHas0", ")", ";", "IFMap", ".", "clear", "(", ")", ";", "BaseOrd", ".", "clear", "(", ")", ";", "CellOrd", ".", "clear", "(", ")", ";", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "HII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MFN", "=", "&", "MF", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "Changed", "=", "removeDeadCode", "(", "MDT", "->", "getRootNode", "(", ")", ")", ";", "const", "HexagonEvaluator", "HE", "(", "*", "HRI", ",", "*", "MRI", ",", "*", "HII", ",", "MF", ")", ";", "BitTracker", "BTLoc", "(", "HE", ",", "MF", ")", ";", "BTLoc", ".", "trace", "(", "isDebug", "(", ")", ")", ";", "BTLoc", ".", "run", "(", ")", ";", "CellMapShadow", "MS", "(", "BTLoc", ")", ";", "CMS", "=", "&", "MS", ";", "buildOrderingMF", "(", "BaseOrd", ")", ";", "buildOrderingBT", "(", "BaseOrd", ",", "CellOrd", ")", ";", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cell ordering:\\n", "<STR_LIT>", ";", "for", "(", "const", "auto", "&", "I", ":", "CellOrd", ")", "{", "unsigned", "VR", "=", "I", ".", "first", ",", "Pos", "=", "I", ".", "second", ";", "dbgs", "(", ")", "<<", "printReg", "(", "VR", ",", "HRI", ")", "<<", "<STR_LIT>", " -> ", "<STR_LIT>", "<<", "Pos", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "}", "MachineBasicBlock", "*", "RootB", "=", "MDT", "->", "getRoot", "(", ")", ";", "OrderedRegisterList", "AvailR", "(", "CellOrd", ")", ";", "const", "char", "*", "const", "TGName", "=", "<STR_LIT>", "hexinsert", "<STR_LIT>", ";", "const", "char", "*", "const", "TGDesc", "=", "<STR_LIT>", "Generate Insert Instructions", "<STR_LIT>", ";", "{", "NamedRegionTimer", "_", "T", "(", "<STR_LIT>", "collection", "<STR_LIT>", ",", "<STR_LIT>", "collection", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "collectInBlock", "(", "RootB", ",", "AvailR", ")", ";", "computeRemovableRegisters", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Candidates after collection:\\n", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{", "NamedRegionTimer", "_", "T", "(", "<STR_LIT>", "pruning", "<STR_LIT>", ",", "<STR_LIT>", "pruning", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "pruneCandidates", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Candidates after pruning:\\n", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{", "NamedRegionTimer", "_", "T", "(", "<STR_LIT>", "selection", "<STR_LIT>", ",", "<STR_LIT>", "selection", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "selectCandidates", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Candidates after selection:\\n", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "VRegIndexCutoff", ".", "getPosition", "(", ")", ")", "{", "unsigned", "Cutoff", "=", "VRegIndexCutoff", ";", "using", "IterListType", "=", "SmallVector", "<", "IFMapType", "::", "iterator", ",", "<NUM_LIT>", ">", ";", "IterListType", "Out", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Idx", "=", "Register", "::", "virtReg2Index", "(", "I", "->", "first", ")", ";", "if", "(", "Idx", ">=", "Cutoff", ")", "Out", ".", "push_back", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "It", ":", "Out", ")", "IFMap", ".", "erase", "(", "It", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{", "NamedRegionTimer", "_", "T", "(", "<STR_LIT>", "generation", "<STR_LIT>", ",", "<STR_LIT>", "generation", "<STR_LIT>", ",", "TGName", ",", "TGDesc", ",", "TimingDetail", ")", ";", "generateInserts", "(", ")", ";", "}", "return", "true", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

1,414

[ "}" ]

[ "def", "L2_ploadrbt_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeV2LDST", ">", ",", "Enc_a21d47", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Teak

CPP

next_suggestion

DSP

1,415

[ "}" ]

[ "SDValue", "CMPCC", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SPCC", "=", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "LHS", "=", "CMPCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "CMPCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}" ]

LLVM

AArch64

CPP

code_generation

CPU

1,416

[ "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** AArch64 Conditional Compares **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SchedModel", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getSchedModel", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "DomTree", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "Loops", "=", "getAnalysisIfAvailable", "<", "MachineLoopInfo", ">", "(", ")", ";", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "MinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", ";", "bool", "Changed", "=", "false", ";", "CmpConv", ".", "runOnMachineFunction", "(", "MF", ")", ";", "for", "(", "auto", "*", "I", ":", "depth_first", "(", "DomTree", ")", ")", "if", "(", "tryConvert", "(", "I", "->", "getBlock", "(", ")", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

PowerPC

CPP

code_generation

CPU

1,417

[ "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "!", "isDarwin", "(", ")", ")", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".llong", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".tc", "<STR_LIT>", ")", "return", "ParseDirectiveTC", "(", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "return", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "return", "ParseDarwinDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "return", "true", ";", "}" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

1,418

[ "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

1,419

[ "}" ]

[ "def", "p_imm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "CoprocNumAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

1,420

[ ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

1,421

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

1,422

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_tfrf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

program_repair

CPU

1,423

[ "<FIXS>", "d", "=", "(", "struct", "builtin_description", "*", ")", "bdesc_2arg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "sizeof", "(", "bdesc_2arg", ")", "/", "sizeof", "*", "d", ";", "i", "++", ",", "d", "++", ")", "<FIXE>" ]

[ "}", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ",", "d", "=", "bdesc_2arg", ";", "i", "sizeof", "(", "bdesc_2arg", ")", "/", "sizeof", "*", "d", ";", "i", "++", ",", "d", "++", ")", "<BUGE>", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "altivec_expand_binop_builtin", "(", "d", "->", "icode", ",", "arglist", ",", "target", ")", ";" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

1,424

[ "while", "(", "!", "WL", ".", "empty", "(", ")", ")", "{" ]

[ "for", "(", "MCGNodes", "::", "const_iterator", "j", "(", "SCC", "->", "begin", "(", ")", ")", ",", "je", "(", "SCC", "->", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "for", "(", "MCGSites", "::", "const_iterator", "k", "(", "(", "*", "j", ")", "->", "getCallingSites", "(", ")", ".", "begin", "(", ")", ")", ",", "ke", "(", "(", "*", "j", ")", "->", "getCallingSites", "(", ")", ".", "end", "(", ")", ")", ";", "k", "!=", "ke", ";", "k", "++", ")", "{", "if", "(", "&", "SCCMap", "[", "(", "*", "k", ")", "->", "getCaller", "(", ")", "]", "->", "first", "!=", "SCC", ")", "{", "preds", ".", "insert", "(", "(", "*", "k", ")", "->", "getCaller", "(", ")", ")", ";", "}", "}", "}", "for", "(", "MCGNodes", "::", "const_iterator", "j", "(", "SCC", "->", "begin", "(", ")", ")", ",", "je", "(", "SCC", "->", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "if", "(", "preds", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "WL", ".", "push_back", "(", "*", "j", ")", ";", "else", "predCount", "[", "*", "j", "]", "=", "preds", ".", "size", "(", ")", ";", "}", "}" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

1,425

[ "}" ]

[ "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "PPC", "::", "X2", ")", "&&", "!", "Subtarget", ".", "isUsingPCRelativeCalls", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Cold calling unimplemented on AIX.", "<STR_LIT>", ")", ";", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_PPC64_R2_Altivec_SaveList", ":", "CSR_PPC64_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_PPC64_R2_SaveList", ":", "CSR_PPC64_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "return", "CSR_AIX32_SaveList", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR432_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR432_SPE_SaveList", ";", "return", "CSR_SVR432_SaveList", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

1,426

[ ")", ";" ]

[ "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "BRCT", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CCUsers", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "Branch", "=", "CCUsers", "[", "<NUM_LIT>", "]", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getCompareSourceReg", "(", "Compare" ]

GCC

sh

MD

next_suggestion

CPU

1,427

[ "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "]", ")", "]" ]

[ "(", "mem", ":", "BLK", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R4_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R5_REG", ")", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

1,428

[ "return", "AMDGPU", "::", "getValueMapping", "(", "Bank", ",", "Size", ")", ";" ]

[ "const", "RegisterBankInfo", "::", "ValueMapping", "*", "AMDGPURegisterBankInfo", "::", "getSGPROpMapping", "(", "Register", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "unsigned", "Bank", "=", "getRegBankID", "(", "Reg", ",", "MRI", ",", "AMDGPU", "::", "SGPRRegBankID", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "TRI", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

1,429

[ ";" ]

[ "void", "setFAIndex", "(", "int", "Index", ")", "{", "FrameAddrIndex", "=", "Index" ]

GCC

avr

MD

next_suggestion

MPU

1,430

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "zero_extend", ":", "HI", "(", "parity", ":", "QI", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

aarch64

CPP

next_suggestion

CPU

1,431

[ "vectype", "=", "build_distinct_type_copy", "(", "vectype", ")", ";" ]

[ "tree", "eltype", "=", "scalar_types", "[", "i", "]", ";", "if", "(", "eltype", "==", "boolean_type_node", ")", "{", "vectype", "=", "build_truth_vector_type_for_mode", "(", "BYTES_PER_SVE_VECTOR", ",", "VNx16BImode", ")", ";", "num_pr", "=", "<NUM_LIT>", ";", "}", "else", "{", "scalar_mode", "elmode", "=", "SCALAR_TYPE_MODE", "(", "eltype", ")", ";", "unsigned", "int", "elbytes", "=", "GET_MODE_SIZE", "(", "elmode", ")", ";", "poly_uint64", "nunits", "=", "exact_div", "(", "BYTES_PER_SVE_VECTOR", ",", "elbytes", ")", ";", "machine_mode", "mode", "=", "aarch64_sve_data_mode", "(", "elmode", ",", "nunits", ")", ".", "require", "(", ")", ";", "vectype", "=", "build_vector_type_for_mode", "(", "eltype", ",", "mode", ")", ";", "auto", "size", "=", "wi", "::", "to_poly_offset", "(", "TYPE_SIZE", "(", "vectype", ")", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "TYPE_MODE", "(", "vectype", ")", ")", "&&", "TYPE_MODE", "(", "vectype", ")", "==", "mode", "&&", "TYPE_MODE_RAW", "(", "vectype", ")", "==", "mode", "&&", "TYPE_ALIGN", "(", "vectype", ")", "==", "<NUM_LIT>", "&&", "known_eq", "(", "size", ",", "BITS_PER_SVE_VECTOR", ")", ")", ";", "num_zr", "=", "<NUM_LIT>", ";", "}" ]

LLVM

AMDGPU

CPP

program_repair

GPU

1,432

[ "<FIXS>", "SrcOperandsNum", "=", "OpDesc", ".", "getNumOperands", "(", ")", "-", "OpDesc", ".", "getNumDefs", "(", ")", ";", "<FIXE>", "<FIXS>", "auto", "OperandsNum", "=", "OpDesc", ".", "getNumOperands", "(", ")", ";", "<FIXE>" ]

[ "assert", "(", "TiedIdx", "==", "-", "<NUM_LIT>", "||", "TiedIdx", "==", "Component", "::", "DST", ")", ";", "HasSrc2Acc", "=", "TiedIdx", "!=", "-", "<NUM_LIT>", ";", "<BUGS>", "SrcOperandsNum", "=", "OpDesc", ".", "getNumOperands", "(", ")", "-", "OpDesc", ".", "getNumDefs", "(", ")", "-", "HasSrc2Acc", ";", "<BUGE>", "assert", "(", "SrcOperandsNum", "<=", "Component", "::", "MAX_SRC_NUM", ")", ";", "<BUGS>", "auto", "OperandsNum", "=", "OpDesc", ".", "getNumOperands", "(", ")", "-", "HasSrc2Acc", ";", "<BUGE>", "for", "(", "unsigned", "OprIdx", "=", "Component", "::", "SRC1", ";", "OprIdx", "OperandsNum", ";", "++", "OprIdx", ")", "{", "if", "(", "OpDesc", ".", "OpInfo", "[", "OprIdx", "]", ".", "OperandType", "==", "AMDGPU", "::", "OPERAND_KIMM32", ")", "{", "MandatoryLiteralIdx", "=", "OprIdx", ";" ]

GCC

nds32

CPP

stmt_completion

CPU

1,433

[ "SImode", ",", "TA_REGNUM", ")", ")", ";" ]

[ "static", "rtx_insn", "*", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "const", "char", "*", ">", "&", "constraints", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(" ]

GCC

aarch64

MD

stmt_completion

CPU

1,434

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>" ]

GCC

rs6000

CPP

next_suggestion

CPU

1,435

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_slli_pi16", "(", "_", "_", "m64", "_", "_", "m", ",", "int", "_", "_", "count", ")", "{", "return", "_", "mm_sll_pi16", "(", "_", "_", "m", ",", "_", "_", "count", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

1,436

[ "<FIXS>", "End", ",", "Size", ",", "Identifier", ",", "Decl", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "IsGlobalLV", "&&", "(", "BaseReg", "||", "IndexReg", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "<BUGS>", "End", ",", "Size", ",", "Identifier", ",", "Decl", ",", "FrontendSize", ")", ")", ";", "<BUGE>", "return", "false", ";", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

1,437

[ "for", "(", "auto", "R", ":", "Reductions", ")", "{" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "No preheader found, bailing out\\n", "<STR_LIT>", ")", ";", "return", "Reductions", ";", "}", "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nAccumulating integer additions (reductions) found:\\n", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

1,438

[ "bits", "<", "<NUM_LIT>", ">", "Form", "=", "F", ".", "Value", ";" ]

[ "class", "AArch64Inst", "<", "Format", "f", ",", "string", "cstr", ">", ":", "Instruction", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "Unpredictable", ";", "let", "Namespace", "=", "<STR_LIT>", ";", "Format", "F", "=", "f", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

1,439

[ ")", ",", "(", "v16i8", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]

[ "def", "v16i8", ":", "BaseSIMDTwoSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "<NUM_LIT>", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v16i8", "V128", ":", "$", "Rd" ]

LLVM

CellSPU

CPP

stmt_completion

MPU

1,440

[ ")", ";" ]

[ "printOp", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ",", "O" ]

GCC

rl78

CPP

stmt_completion

MPU

1,441

[ ")", ";" ]

[ "if", "(", "recog_data", ".", "constraints", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "==", "'", "%", "'", "&&", "is_virtual_register", "(", "OP", "(", "<NUM_LIT>", ")", ")", "&&", "!", "is_virtual_register", "(", "OP", "(", "<NUM_LIT>", ")", ")", "&&", "!", "CONSTANT_P", "(", "OP", "(", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "tmp", "=", "OP", "(", "<NUM_LIT>", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "OP", "(", "<NUM_LIT>", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "tmp", ";", "}", "OP", "(", "<NUM_LIT>", ")", "=", "move_from_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "tmp_id", "=", "get_max_insn_count", "(", ")", ";", "saved_op1", "=", "OP", "(", "<NUM_LIT>", ")", ";", "if", "(", "rtx_equal_p", "(", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "OP", "(", "<NUM_LIT>", ")", ")", "==", "QImode", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_x", "(", "<NUM_LIT>", ",", "insn", ")", ";", "OP", "(", "<NUM_LIT>", ")", "=", "A", ";", "}", "else", "OP", "(", "<NUM_LIT>", ")", "=", "move_to_acc", "(", "<NUM_LIT>", ",", "insn", ")", ";", "MAYBE_OK", "(", "insn", ")", ";", "if", "(", "tmp_id", "==", "get_max_insn_count", "(", ")", ")", "force_into_acc", "(", "saved_op1", ",", "insn" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

1,442

[ "V", ")", ";" ]

[ "return", "IsSigned", "?", "getRegForSignedValue", "(", "V", ")", ":", "getRegForUnsignedValue", "(" ]

LLVM

M88k

CPP

next_suggestion

MPU

1,443

[ "}" ]

[ "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", "||", "*", "RM", "==", "Reloc", "::", "DynamicNoPIC", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM", ";" ]

GCC

s390

MD

program_repair

MPU

1,444

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

SNES

CPP

code_generation

DSP

1,445

[ "void", "SNESTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Result", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Constraint", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", ";", "}", "char", "ConstraintLetter", "=", "Constraint", "[", "<NUM_LIT>", "]", ";", "switch", "(", "ConstraintLetter", ")", "{", "default", ":", "break", ";", "case", "'", "I", "'", ":", "case", "'", "J", "'", ":", "case", "'", "K", "'", ":", "case", "'", "L", "'", ":", "case", "'", "M", "'", ":", "case", "'", "N", "'", ":", "case", "'", "O", "'", ":", "case", "'", "P", "'", ":", "case", "'", "R", "'", ":", "{", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "{", "return", ";", "}", "int64_t", "CVal64", "=", "C", "->", "getSExtValue", "(", ")", ";", "uint64_t", "CUVal64", "=", "C", "->", "getZExtValue", "(", ")", ";", "switch", "(", "ConstraintLetter", ")", "{", "case", "'", "I", "'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "J", "'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "||", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "K", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "L", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "if", "(", "Ty", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "i8", ")", "{", "Ty", "=", "MVT", "::", "i16", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "N", "'", ":", "if", "(", "CVal64", "!=", "-", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "O", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "P", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "R", "'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "||", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "}", "break", ";", "}", "case", "'", "G", "'", ":", "const", "ConstantFPSDNode", "*", "FC", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "FC", "||", "!", "FC", "->", "isZero", "(", ")", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "break", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "return", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";", "}" ]

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

LLVM

Mips

TD

stmt_completion

CPU

1,446

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "NLOC_H_ENC", ":", "MSA_2R_FMT", "<", "<NUM_LIT>", "," ]

LLVM

ARM

CPP

program_repair

CPU

1,447

[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers: checking transform preconditions\\n", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "Value", "*", "MVEGatherScatterLowering", "::", "lowerGather", "(", "IntrinsicInst", "*", "I", ")", "{", "using", "namespace", "PatternMatch", ";", "<BUGS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked gathers: checking transform preconditions\\n", "<STR_LIT>", ")", ";", "<BUGE>" ]

LLVM

X86

TD

next_suggestion

CPU

1,448

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

GCC

i386

CPP

code_generation

CPU

1,449

[ "static", "void", "core2i7_first_cycle_multipass_fini", "(", "void", "*", "_", "data", ")", "{", "ix86_first_cycle_multipass_data_t", "data", "=", "(", "ix86_first_cycle_multipass_data_t", ")", "_", "data", ";", "if", "(", "data", "->", "ready_try_change", ")", "{", "sbitmap_free", "(", "data", "->", "ready_try_change", ")", ";", "data", "->", "ready_try_change", "=", "NULL", ";", "data", "->", "ready_try_change_size", "=", "<NUM_LIT>", ";", "}", "}" ]

[ "Deallocate", "target", "data", "." ]

GCC

mips

CPP

program_repair

CPU

1,450

[ "<FIXS>", "sorry", "(", "<STR_LIT>", "%<hard-float%> MIPS16 code for ABIs other than o32 and o64", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "sorry", "(", "<STR_LIT>", "MIPS16 %<-mxgot%> code", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_FLOAT_ABI", "&&", "!", "TARGET_OLDABI", ")", "<BUGS>", "sorry", "(", "<STR_LIT>", "hard-float MIPS16 code for ABIs other than o32 and o64", "<STR_LIT>", ")", ";", "<BUGE>", "if", "(", "TARGET_MSA", ")", "sorry", "(", "<STR_LIT>", "MSA MIPS16 code", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

1,451

[ "]", ",", "(", "instrs", "LDPXpost", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDP01", ",", "WriteLDHi", ",", "WriteAdr" ]

LLVM

PowerPC

CPP

code_generation

CPU

1,452

[ "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "isDarwin", "(", ")", ")", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "ParseDarwinDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "return", "true", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".llong", "<STR_LIT>", ")", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".tc", "<STR_LIT>", ")", "ParseDirectiveTC", "(", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".machine", "<STR_LIT>", ")", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".abiversion", "<STR_LIT>", ")", "ParseDirectiveAbiVersion", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".localentry", "<STR_LIT>", ")", "ParseDirectiveLocalEntry", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "return", "true", ";", "return", "false", ";", "}" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

LLVM

X86

TD

next_suggestion

CPU

1,453

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

1,454

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "SVEPatternOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

1,455

[ "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";" ]

[ "def", "fpimm64", ":", "Operand", "<", "f64", ">", ",", "PatLeaf", "<", "(", "f64", "fpimm", ")", ",", "[", "{", "return", "ARM64_AM", ":", ":", "getFP64Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat" ]

GCC

aarch64

MD

stmt_completion

CPU

1,456

[ "V2x8BF", "]", ")" ]

[ "(", "define_mode_iterator", "VSTRUCT_2Q", "[", "V2x16QI", "V2x8HI", "V2x4SI", "V2x2DI", "V2x8HF", "V2x4SF", "V2x2DF" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

1,457

[ ";" ]

[ "ImmediateMap", "::", "iterator", "F", "=", "IMap", ".", "find", "(", "Reg", ")", ";", "if", "(", "F", "==", "IMap", ".", "end", "(", ")", ")", "return", "false", ";", "Val", "=", "F", "->", "second", ";", "return", "true", ";", "}", "unsigned", "SubL", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "Hexagon", "::", "isub_lo", ")", ";", "unsigned", "SubH", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "Hexagon", "::", "isub_hi", ")", ";", "ImmediateMap", "::", "iterator", "FL", "=", "IMap", ".", "find", "(", "SubL", ")", ",", "FH", "=", "IMap", ".", "find", "(", "SubH", ")", ";", "if", "(", "FL", "==", "IMap", ".", "end", "(", ")", "||", "FH", "==", "IMap", ".", "end", "(", ")", ")", "return", "false", ";", "Val", "=", "(", "FH", "->", "second", "<<", "<NUM_LIT>", ")", "|", "FL", "->", "second", ";", "return", "true" ]

LLVM

MSP430

CPP

next_suggestion

MPU

1,458

[ "}" ]

[ "static", "MCDisassembler", "*", "createMSP430Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "MSP430Disassembler", "(", "STI", ",", "Ctx", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

1,459

[ "}" ]

[ "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

1,460

[ "void", "X86TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "Opc", ">=", "ISD", "::", "BUILTIN_OP_END", "||", "Opc", "==", "ISD", "::", "INTRINSIC_WO_CHAIN", "||", "Opc", "==", "ISD", "::", "INTRINSIC_W_CHAIN", "||", "Opc", "==", "ISD", "::", "INTRINSIC_VOID", ")", "&&", "<STR_LIT>", "Should use MaskedValueIsZero if you don't know whether Op", "<STR_LIT>", "<STR_LIT>", " is a target node!", "<STR_LIT>", ")", ";", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Known", ".", "Zero", ".", "setBitsFrom", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "NumLoBits", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "NumLoBits", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "SrcVT", ".", "getVectorNumElements", "(", ")", ",", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "computeKnownBits", "(", "Src", ",", "Known", ",", "DemandedElt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "Known", ".", "zextOrTrunc", "(", "BitWidth", ")", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "ShiftImm", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ")", "{", "Known", ".", "setAllZero", "(", ")", ";", "break", ";", "}", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Known", ".", "Zero", "<<=", "ShAmt", ";", "Known", ".", "One", "<<=", "ShAmt", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "ShAmt", ")", ";", "}", "else", "{", "Known", ".", "Zero", ".", "lshrInPlace", "(", "ShAmt", ")", ";", "Known", ".", "One", ".", "lshrInPlace", "(", "ShAmt", ")", ";", "Known", ".", "Zero", ".", "setHighBits", "(", "ShAmt", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "SrcVT", "=", "N0", ".", "getValueType", "(", ")", ";", "unsigned", "InNumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "InBitWidth", "=", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ";", "assert", "(", "InNumElts", ">=", "NumElts", "&&", "<STR_LIT>", "Illegal VZEXT input", "<STR_LIT>", ")", ";", "Known", "=", "KnownBits", "(", "InBitWidth", ")", ";", "APInt", "DemandedSrcElts", "=", "APInt", "::", "getLowBitsSet", "(", "InNumElts", ",", "NumElts", ")", ";", "DAG", ".", "computeKnownBits", "(", "N0", ",", "Known", ",", "DemandedSrcElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", "=", "Known", ".", "zext", "(", "BitWidth", ")", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "InBitWidth", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "break", ";", "KnownBits", "Known2", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known2", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "One", "&=", "Known2", ".", "One", ";", "Known", ".", "Zero", "&=", "Known2", ".", "Zero", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "Known", ".", "Zero", ".", "setBitsFrom", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}" ]

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

1,461

[ "}" ]

[ "unsigned", "MIaG", "=", "getCompoundCandidateGroup", "(", "MIa", ",", "IsExtendedA", ")", ";", "unsigned", "MIbG", "=", "getCompoundCandidateGroup", "(", "MIb", ",", "IsExtendedB", ")", ";", "unsigned", "Opca", "=", "MIa", ".", "getOpcode", "(", ")", ";", "if", "(", "MIaG", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MIbG", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "Opca", "==", "Hexagon", "::", "A2_tfr", "||", "Opca", "==", "Hexagon", "::", "A2_tfrsi", ")", ")", "return", "true", ";", "return", "(", "(", "MIaG", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MIbG", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "(", "MIa", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MIb", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

1,462

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "load", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "cop", ";", "bits", "<", "<NUM_LIT>", ">", "CRd", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Dbit", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

1,463

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

M680x0

CPP

stmt_completion

MPU

1,464

[ "(", ")", ";" ]

[ "static", "bool", "isTruncWithZeroHighBitsInput", "(", "SDValue", "V", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TRUNCATE", ")", "return", "false", ";", "SDValue", "VOp0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "InBits", "=", "VOp0", ".", "getValueSizeInBits" ]

GCC

visium

CPP

next_suggestion

Virtual ISA

1,465

[ "if", "(", "strict", ")", "return", "REGNO_OK_FOR_BASE_P", "(", "regno", ")", ";" ]

[ "else", "base", "=", "x", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "SUBREG", ")", "base", "=", "SUBREG_REG", "(", "base", ")", ";", "if", "(", "!", "REG_P", "(", "base", ")", ")", "return", "false", ";", "regno", "=", "REGNO", "(", "base", ")", ";" ]

GCC

tilegx

MD

next_suggestion

VLIW

1,466

[ "rtx", "result", "=", "gen_lowpart", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]

LLVM

ARM

CPP

next_suggestion

CPU

1,467

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Tail-predication is not valid.\\n", "<STR_LIT>", ")", ";" ]

[ "return", ";", "}", "if", "(", "BBUtils", "->", "getOffsetOf", "(", "End", ")", "<", "BBUtils", "->", "getOffsetOf", "(", "ML", "->", "getHeader", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "End", ",", "ML", "->", "getHeader", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: LE offset is out-of-range\\n", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2WhileLoopStart", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: WLS offset is out-of-range!\\n", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "InsertPt", "=", "Revert", "?", "nullptr", ":", "IsSafeToDefineLR", "(", "RDA", ")", ";", "if", "(", "!", "InsertPt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Unable to find safe insertion point.\\n", "<STR_LIT>", ")", ";", "Revert", "=", "true", ";", "return", ";", "}", "else", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Start insertion point: ", "<STR_LIT>", "<<", "*", "InsertPt", ")", ";", "if", "(", "!", "IsTailPredicationLegal", "(", ")", ")", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

1,468

[ "}" ]

[ "def", "KryoWrite_1cyc_X_72ln", ":", "SchedWriteRes", "<", "[", "KryoUnitX", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

alpha

MD

stmt_completion

MPU

1,469

[ ":", "DI" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unsigned_fix" ]

GCC

pdp11

CPP

program_repair

MPU

1,470

[ "<FIXS>", "x", "=", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "ofs", ")", ";", "<FIXE>" ]

[ "if", "(", "pdp11_saved_regno", "(", "regno", ")", "&&", "(", "regno", "!=", "HARD_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", ")", "{", "<BUGS>", "x", "=", "plus_constant", "(", "hard_frame_pointer_rtx", ",", "ofs", ")", ";", "<BUGE>", "x", "=", "gen_frame_mem", "(", "Pmode", ",", "x", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ",", "x", ")", ";", "ofs", "+=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

1,471

[ "<NUM_LIT>", "}", "=", "dst", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

PowerPC

TD

stmt_completion

CPU

1,472

[ "PPCtoc_entry", "tglobaladdr", ":", "$", "disp", ",", "i32", ":", "$", "reg", ")", ")", "]", ">", ";" ]

[ "def", "LWZtoc", ":", "PPCEmitTimePseudo", "<", "(", "outs", "gprc", ":", "$", "rD", ")", ",", "(", "ins", "tocentry32", ":", "$", "disp", ",", "gprc", ":", "$", "reg", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "i32", ":", "$", "rD", ",", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

1,473

[ "<NUM_LIT>", ";" ]

[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

1,474

[ "static", "bool", "isSafeToMove", "(", "const", "MachineInstr", "*", "Def", ",", "const", "MachineInstr", "*", "Insert", ",", "AliasAnalysis", "&", "AA", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "Def", "->", "getParent", "(", ")", "==", "Insert", "->", "getParent", "(", ")", ")", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "CATCH", "||", "Def", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "EXTRACT_EXCEPTION_I32", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "Def", "->", "getParent", "(", ")", ";", "auto", "NextI", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "const_iterator", "(", "Def", ")", ")", ";", "for", "(", "auto", "E", "=", "MBB", "->", "end", "(", ")", ";", "NextI", "!=", "E", "&&", "NextI", "->", "isDebugInstr", "(", ")", ";", "++", "NextI", ")", ";", "if", "(", "NextI", "!=", "Insert", ")", "return", "false", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "MutableRegisters", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDead", "(", ")", "&&", "Insert", "->", "definesRegister", "(", "Reg", ")", "&&", "!", "Insert", "->", "readsRegister", "(", "Reg", ")", ")", "continue", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{", "if", "(", "Reg", "==", "WebAssembly", "::", "ARGUMENTS", ")", "continue", ";", "if", "(", "!", "MRI", ".", "isPhysRegModified", "(", "Reg", ")", ")", "continue", ";", "return", "false", ";", "}", "if", "(", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", ")", "MutableRegisters", ".", "push_back", "(", "Reg", ")", ";", "}", "bool", "Read", "=", "false", ",", "Write", "=", "false", ",", "Effects", "=", "false", ",", "StackPointer", "=", "false", ";", "query", "(", "*", "Def", ",", "AA", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "bool", "HasMutableRegisters", "=", "!", "MutableRegisters", ".", "empty", "(", ")", ";", "if", "(", "!", "Read", "&&", "!", "Write", "&&", "!", "Effects", "&&", "!", "StackPointer", "&&", "!", "HasMutableRegisters", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "D", "(", "Def", ")", ",", "I", "(", "Insert", ")", ";", "for", "(", "--", "I", ";", "I", "!=", "D", ";", "--", "I", ")", "{", "bool", "InterveningRead", "=", "false", ";", "bool", "InterveningWrite", "=", "false", ";", "bool", "InterveningEffects", "=", "false", ";", "bool", "InterveningStackPointer", "=", "false", ";", "query", "(", "*", "I", ",", "AA", ",", "InterveningRead", ",", "InterveningWrite", ",", "InterveningEffects", ",", "InterveningStackPointer", ")", ";", "if", "(", "Effects", "&&", "InterveningEffects", ")", "return", "false", ";", "if", "(", "Read", "&&", "InterveningWrite", ")", "return", "false", ";", "if", "(", "Write", "&&", "(", "InterveningRead", "||", "InterveningWrite", ")", ")", "return", "false", ";", "if", "(", "StackPointer", "&&", "InterveningStackPointer", ")", "return", "false", ";", "for", "(", "unsigned", "Reg", ":", "MutableRegisters", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "Reg", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Return", "true", "if", "it", "is", "safe", "to", "move", "this", "instruction", "." ]

LLVM

X86

CPP

next_suggestion

CPU

1,475

[ "default", ":" ]

[ "Info", "=", "&", "FunctionInfoMap", "[", "F", "]", ";", "}", "else", "{", "Info", "=", "&", "info_item", "->", "second", ";", "}", "const", "FunctionType", "*", "FT", "=", "F", "->", "getFunctionType", "(", ")", ";", "switch", "(", "Info", "->", "getDecorationStyle", "(", ")", ")", "{", "case", "None", ":", "break", ";", "case", "StdCall", ":", "if", "(", "!", "FT", "->", "isVarArg", "(", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", "&&", "F", "->", "hasStructRetAttr", "(", ")", ")", ")", "Name", "+=", "'", "@", "'", "+", "utostr_32", "(", "Info", "->", "getBytesToPopOnReturn", "(", ")", ")", ";", "break", ";", "case", "FastCall", ":", "if", "(", "!", "FT", "->", "isVarArg", "(", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "FT", "->", "getNumParams", "(", ")", "==", "<NUM_LIT>", "&&", "F", "->", "hasStructRetAttr", "(", ")", ")", ")", "Name", "+=", "'", "@", "'", "+", "utostr_32", "(", "Info", "->", "getBytesToPopOnReturn", "(", ")", ")", ";", "if", "(", "Name", "[", "<NUM_LIT>", "]", "==", "'", "_", "'", ")", "Name", "[", "<NUM_LIT>", "]", "=", "'", "@", "'", ";", "else", "Name", "=", "'", "@", "'", "+", "Name", ";", "break", ";" ]

GCC

mips

CPP

stmt_completion

CPU

1,476

[ "rtx_code", "code", ",", "rtx", "op0", ")", "{" ]

[ "static", "rtx", "mips_force_unary", "(", "machine_mode", "mode", ",", "enum" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

1,477

[ "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";" ]

[ "for", "(", "unsigned", "SUNum", ":", "DAG", "->", "BottomUpIndex2SU", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "std", "::", "set", "<", "unsigned", ">", "SUColorsPending", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ">", "<NUM_LIT>", "||", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", ">", "<NUM_LIT>", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{" ]

GCC

i386

MD

program_repair

CPU

1,478

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

1,479

[ ",", "createPPCAsmBackend", ")", ";" ]

[ "RegisterAsmInfoFn", "D", "(", "ThePPC64Target", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "ThePPC32Target", ",", "createPPCMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "ThePPC64Target", ",", "createPPCMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "ThePPC32Target", ",", "createPPCAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "ThePPC64Target" ]

LLVM

MOS

CPP

next_suggestion

MPU

1,480

[ "break", ";" ]

[ "for", "(", "MachineInstr", "&", "MI", ":", "MRI", ".", "reg_nodbg_instructions", "(", "Reg", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

1,481

[ "(", "R600_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "CVT_PKNORM_I16_F32", ")", "NODE_NAME_CASE", "(", "CVT_PKNORM_U16_F32", ")", "NODE_NAME_CASE", "(", "CVT_PK_I16_I32", ")", "NODE_NAME_CASE", "(", "CVT_PK_U16_U32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "LDS", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";" ]

[ "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "NODE_NAME_CASE", "(", "UMUL", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TC_RETURN", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "DENORM_MODE", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "SIN_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "FDOT2", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RCP_IFLAG", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "FFBL_B32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "MAD_I64_I32", ")", "NODE_NAME_CASE", "(", "MAD_U64_U32", ")", "NODE_NAME_CASE", "(", "PERM", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE" ]

GCC

arm

CPP

next_suggestion

CPU

1,482

[ "}" ]

[ "*", "_", "_", "a", "=", "_", "_", "builtin_mve_viwdupq_m_wb_uv8hi", "(", "_", "_", "arg1", ",", "*", "_", "_", "a", ",", "_", "_", "c", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";", "return", "_", "_", "res", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

1,483

[ "}", "else", "{" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrigVal", ";", "auto", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "SDValue", "OneOver2Pi", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", "*", "numbers", "::", "inv_pi", ",", "DL", ",", "VT", ")", ";", "if", "(", "Subtarget", "->", "hasTrigReducedRange", "(", ")", ")", "{", "SDValue", "MulVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "DL", ",", "VT", ",", "Arg", ",", "OneOver2Pi", ",", "Flags", ")", ";", "TrigVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MulVal", ",", "Flags", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

1,484

[ "_", "v8hi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_cmpw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "X", ",", "(", "_" ]

GCC

mips

MD

stmt_completion

CPU

1,485

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

ia64

MD

stmt_completion

CPU

1,486

[ ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

1,487

[ "<STR_LIT>", ")", ")", "{" ]

[ "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "ivac", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "isw", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "cvac", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "csw", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "cvau", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "civac", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "cisw", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "TokError", "(", "<STR_LIT>", "invalid operand for DC instruction", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Mnemonic", "==", "<STR_LIT>", "at", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e1r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e2r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e3r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e1w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e2w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e3w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e0r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s1e0w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s12e1r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s12e1w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s12e0r", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "s12e0w", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "TokError", "(", "<STR_LIT>", "invalid operand for AT instruction", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Mnemonic", "==", "<STR_LIT>", "tlbi", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vmalle1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "alle2is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "alle3is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vae1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vae2is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vae3is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "aside1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vaae1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "alle1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vale1is", "<STR_LIT>", ")", ")", "{", "SYS_ALIAS", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "Op", ".", "compare_lower", "(", "<STR_LIT>", "vaale1is" ]

LLVM

ARM

CPP

code_generation

CPU

1,488

[ "bool", "ARMAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown operand type", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", "Subregs should be eliminated!", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetARMGVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "execute-only should not generate constant pools", "<STR_LIT>", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

1,489

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

1,490

[ ")", ";" ]

[ "bool", "HexagonLoopIdiomRecognize", "::", "coverLoop", "(", "Loop", "*", "L", ",", "SmallVectorImpl", "<", "Instruction", "*", ">", "&", "Insts", ")", "const", "{", "SmallSet", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "LoopBlocks", ";", "for", "(", "auto", "*", "B", ":", "L", "->", "blocks", "(", ")", ")", "LoopBlocks", ".", "insert", "(", "B", ")", ";", "SetVector", "<", "Instruction", "*", ">", "Worklist", "(", "Insts", ".", "begin", "(", ")", ",", "Insts", ".", "end", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Worklist", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Instruction", "*", "In", "=", "Worklist", "[", "i", "]", ";", "for", "(", "auto", "I", "=", "In", "->", "op_begin", "(", ")", ",", "E", "=", "In", "->", "op_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Instruction", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "I", ")", ";", "if", "(", "!", "OpI", ")", "continue", ";", "BasicBlock", "*", "PB", "=", "OpI", "->", "getParent", "(", ")", ";", "if", "(", "!", "LoopBlocks", ".", "count", "(", "PB", ")", ")", "continue", ";", "Worklist", ".", "insert", "(", "OpI", ")", ";", "}", "}", "for", "(", "auto", "*", "B", ":", "L", "->", "blocks", "(", ")", ")", "{", "for", "(", "auto", "&", "In", ":", "*", "B", ")", "{", "if", "(", "isa", "<", "BranchInst", ">", "(", "In", ")", "||", "isa", "<", "DbgInfoIntrinsic", ">", "(", "In", ")", ")", "continue", ";", "if", "(", "!", "Worklist", ".", "count", "(", "&", "In", ")", "&&", "In", ".", "mayHaveSideEffects", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "*", "K", ":", "In", ".", "users", "(", ")", ")", "{", "Instruction", "*", "UseI", "=", "dyn_cast", "<", "Instruction", ">", "(", "K" ]

LLVM

X86

CPP

next_suggestion

CPU

1,491

[ "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "MBBLPads", ";" ]

[ "MachineModuleInfo", "*", "MMI", "=", "&", "MF", "->", "getMMI", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "getFunctionContextIndex", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">>", "CallSiteNumToLPad", ";", "unsigned", "MaxCSNum", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "MBB", ".", "isEHPad", "(", ")", ")", "continue", ";", "MCSymbol", "*", "Sym", "=", "nullptr", ";", "for", "(", "const", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "assert", "(", "MI", ".", "isEHLabel", "(", ")", "&&", "<STR_LIT>", "expected EH_LABEL", "<STR_LIT>", ")", ";", "Sym", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ";", "break", ";", "}", "if", "(", "!", "MMI", "->", "hasCallSiteLandingPad", "(", "Sym", ")", ")", "continue", ";", "for", "(", "unsigned", "CSI", ":", "MMI", "->", "getCallSiteLandingPad", "(", "Sym", ")", ")", "{", "CallSiteNumToLPad", "[", "CSI", "]", ".", "push_back", "(", "&", "MBB", ")", ";", "MaxCSNum", "=", "std", "::", "max", "(", "MaxCSNum", ",", "CSI", ")", ";", "}", "}", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "LPadList", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "InvokeBBs", ";", "LPadList", ".", "reserve", "(", "CallSiteNumToLPad", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "CSI", "=", "<NUM_LIT>", ";", "CSI", "<=", "MaxCSNum", ";", "++", "CSI", ")", "{", "for", "(", "auto", "&", "LP", ":", "CallSiteNumToLPad", "[", "CSI", "]", ")", "{", "LPadList", ".", "push_back", "(", "LP", ")", ";", "InvokeBBs", ".", "insert", "(", "LP", "->", "pred_begin", "(", ")", ",", "LP", "->", "pred_end", "(", ")", ")", ";", "}", "}", "assert", "(", "!", "LPadList", ".", "empty", "(", ")", "&&", "<STR_LIT>", "No landing pad destinations for the dispatch jump table!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "DispatchBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "setIsEHPad", "(", "true", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "TRAP", ")", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "MachineBasicBlock", "*", "DispContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "DispatchBB", ")", ";", "MF", "->", "push_back", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "SetupEntryBlockForSjLj", "(", "MI", ",", "BB", ",", "DispatchBB", ",", "FI", ")", ";", "MachineJumpTableInfo", "*", "JTI", "=", "MF", "->", "getOrCreateJumpTableInfo", "(", "getJumpTableEncoding", "(", ")", ")", ";", "unsigned", "MJTI", "=", "JTI", "->", "createJumpTableIndex", "(", "LPadList", ")", ";", "const", "X86InstrInfo", "*", "XII", "=", "static_cast", "<", "const", "X86InstrInfo", "*", ">", "(", "TII", ")", ";", "const", "X86RegisterInfo", "&", "RI", "=", "XII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", ".", "hasBasePointer", "(", "*", "MF", ")", ")", "{", "const", "bool", "FPIs64Bit", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "X86MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "unsigned", "FP", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "BP", "=", "RI", ".", "getBaseRegister", "(", ")", ";", "unsigned", "Op", "=", "FPIs64Bit", "?", "X86", "::", "MOV64rm", ":", "X86", "::", "MOV32rm", ";", "addRegOffset", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "BP", ")", ",", "FP", ",", "true", ",", "MFI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "NOOP", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "unsigned", "IReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "addFrameReference", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV32rm", ")", ",", "IReg", ")", ",", "FI", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "CMP32ri", ")", ")", ".", "addReg", "(", "IReg", ")", ".", "addImm", "(", "LPadList", ".", "size", "(", ")", ")", ";", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JA_1", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "unsigned", "JReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "SUB32ri", ")", ",", "JReg", ")", ".", "addReg", "(", "IReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "JMP64m", ":", "X86", "::", "JMP32m", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addReg", "(", "JReg", ")", ".", "addJumpTableIndex", "(", "MJTI", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "SeenMBBs", ";", "for", "(", "auto", "&", "LP", ":", "LPadList", ")", "if", "(", "SeenMBBs", ".", "insert", "(", "LP", ")", ".", "second", ")", "DispContBB", "->", "addSuccessor", "(", "LP", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

1,492

[ ",", "NewVT", ",", "LHS2", ",", "RHS2", ")", ")", ";" ]

[ "SDValue", "RHS2", "=", "Extract128BitVector", "(", "RHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "MVT", "::", "getVectorVT", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "RHS1", ")", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

1,493

[ "}" ]

[ "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "<NUM_LIT>", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "PPC", "::", "DIR_PWR6", "||", "Directive", "==", "PPC", "::", "DIR_PWR7", "||", "Directive", "==", "PPC", "::", "DIR_PWR8", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "-", "CurSlots", ";" ]

GCC

mips

CPP

next_suggestion

CPU

1,494

[ "for", "(", "j", "=", "nready", "-", "<NUM_LIT>", ";", "j", ">", "i", ";", "j", "--", ")", "if", "(", "recog_memoized", "(", "ready", "[", "j", "]", ")", ">=", "<NUM_LIT>", "&&", "get_attr_may_clobber_hilo", "(", "ready", "[", "j", "]", ")", ")", "{" ]

[ "int", "i", ",", "j", ";", "if", "(", "mips_macc_chains_last_hilo", "!=", "<NUM_LIT>", ")", "for", "(", "i", "=", "nready", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "mips_linked_madd_p", "(", "mips_macc_chains_last_hilo", ",", "ready", "[", "i", "]", ")", ")", "{" ]

GCC

nds32

MD

stmt_completion

CPU

1,495

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

1,496

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]

GCC

i386

MD

next_suggestion

CPU

1,497

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_AESENC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mips

MD

next_suggestion

CPU

1,498

[ "{" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

1,499

[ "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "NewVT", ",", "V2", ")", ";" ]

[ "}", "if", "(", "NewWidth", "==", "<NUM_LIT>", ")", "{", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "NewVT", "=", "MVT", "::", "v2i64", ";", "else", "NewVT", "=", "MVT", "::", "v2f64", ";", "}", "unsigned", "Scale", "=", "NumElems", "/", "NewWidth", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "i", "+=", "Scale", ")", "{", "unsigned", "StartIdx", "=", "~", "<NUM_LIT>", "U", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "{", "SDValue", "Elt", "=", "PermMask", ".", "getOperand", "(", "i", "+", "j", ")", ";", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "unsigned", "EltIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "StartIdx", "==", "~", "<NUM_LIT>", "U", ")", "StartIdx", "=", "EltIdx", "-", "(", "EltIdx", "%", "Scale", ")", ";", "if", "(", "EltIdx", "!=", "StartIdx", "+", "j", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "StartIdx", "==", "~", "<NUM_LIT>", "U", ")", "MaskVec", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "MaskEltVT", ")", ")", ";", "else", "MaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "StartIdx", "/", "Scale", ",", "MaskEltVT", ")", ")", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "NewVT", ",", "V1", ")", ";" ]