Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ "}" ]

[ "bool", "BlackfinFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";" ]

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "InOperandList", "=", "(", "ins", "VRF", ":", "$", "src", ",", "i32imm", ":", "$", "imm", ",", "SwitchSet", ":", "$", "sw", ",", "MovDGAllOp", ":", "$", "movdgall", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_VectorComplexOp", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "SrcC", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasSrcC", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "(", ")", ";" ]

[ "void", "PIC16AsmPrinter", "::", "printCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "int", "CC", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getImm" ]

[ "return", "I64", ";" ]

[ "case", "E_DFmode", ":", "return", "FT", ";", "default", ":" ]

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "compare", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "cc0", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeq_fp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_asrh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "[", "(", "set", "(", "reg", ":", "CCZ", "CC_REGNUM", ")", "(", "compare", "(", "zero_extract", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getCondCode", "(", ")", ")", ")", ";" ]

[ "void", "addCondCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";" ]

[ "Offset", "=", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "Info", ".", "getFrameIdx", "(", ")", ")", "-", "getOffsetOfLocalArea", "(", ")", ")", ";" ]

[ "if", "(", "static_cast", "<", "const", "AArch64RegisterInfo", "*", ">", "(", "TRI", ")", "->", "regNeedsCFI", "(", "Reg", ",", "NewReg", ")", ")", "Reg", "=", "NewReg", ";", "else", "continue", ";", "StackOffset", "Offset", ";", "if", "(", "MFI", ".", "getStackID", "(", "Info", ".", "getFrameIdx", "(", ")", ")", "==", "TargetStackID", "::", "ScalableVector", ")", "{", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "Offset", "=", "StackOffset", "::", "getScalable", "(", "MFI", ".", "getObjectOffset", "(", "Info", ".", "getFrameIdx", "(", ")", ")", ")", "-", "StackOffset", "::", "getFixed", "(", "AFI", "->", "getCalleeSavedStackSize", "(", "MFI", ")", ")", ";", "}", "else", "{" ]

[ "case", "Hexagon", "::", "MEMb_ADDr_MEM_V4", ":" ]

[ "case", "Hexagon", "::", "MEMh_ADDSUBi_MEM_V4", ":", "case", "Hexagon", "::", "MEMh_ADDi_MEM_V4", ":", "case", "Hexagon", "::", "MEMh_SUBi_MEM_V4", ":", "case", "Hexagon", "::", "MEMh_ADDr_MEM_V4", ":", "case", "Hexagon", "::", "MEMh_SUBr_MEM_V4", ":", "case", "Hexagon", "::", "MEMh_ANDr_MEM_V4", ":", "case", "Hexagon", "::", "MEMh_ORr_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_ADDSUBi_indexed_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_ADDi_indexed_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_SUBi_indexed_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_ADDr_indexed_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_SUBr_indexed_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_ANDr_indexed_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_ORr_indexed_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_ADDSUBi_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_ADDi_MEM_V4", ":", "case", "Hexagon", "::", "MEMb_SUBi_MEM_V4", ":" ]

[ "not", "e_unused_pragma_disinterrupt", ">", "(", "NULL", ")", ";" ]

[ "if", "(", "pragma_htab", ")", "pragma_htab", "->", "traverse", "<", "void", "*", "," ]

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

[ "<NUM_LIT>", ">", ";" ]

[ "def", "SImm9OffsetFB16Operand", ":", "SImm9OffsetOperand", "<" ]

[ "}" ]

[ "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "<NUM_LIT>", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Reg", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "S16", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "return", "B", ".", "buildBitcast", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "<NUM_LIT>", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "invalid data type", "<STR_LIT>", ")", ";", "}", "return", "Reg", ";" ]

[ "}" ]

[ "cfun", "->", "machine", "->", "stdarg_regs", "=", "stdarg_regs", ";", "*", "pretend_arg_size", "=", "stdarg_regs", "*", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_PDEBUG", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\n; VA:: ANSI: %d args before, anon @ #%d, %dtime\\n", "<STR_LIT>", ",", "ca", "->", "regs", ",", "*", "pretend_arg_size", ",", "second_time", ")", ";" ]

[ "<FIXS>", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "udiv", ":", "SWI48", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "umod", ":", "SWI48", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]

[ ";" ]

[ "Vn", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "q", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "rotate", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "auto", "DestRegDecoder", "=", "q", "?", "DecodeQPRRegisterClass", ":", "DecodeDPRRegisterClass", ";", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DestRegDecoder", "(", "Inst", ",", "Vn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "rotate", ")", ")", ";", "return", "S" ]

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "op4", ",", "gen_rtx_VEC_CONCAT", "(", "half_mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op5", ",", "gen_rtx_VEC_CONCAT", "(", "half_mode", ",", "op2", ",", "op3", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_VEC_CONCAT", "(", "mode", ",", "op4", ",", "op5", ")", ")", ")", ";", "<FIXE>" ]

[ "&", "ops", "[", "n", ">>", "<NUM_LIT>", "]", ",", "n", ">>", "<NUM_LIT>", ")", ";", "ix86_expand_vector_init_interleave", "(", "quarter_mode", ",", "op3", ",", "&", "ops", "[", "(", "n", ">>", "<NUM_LIT>", ")", "|", "(", "n", ">>", "<NUM_LIT>", ")", "]", ",", "n", ">>", "<NUM_LIT>", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op4", ",", "gen_rtx_VEC_CONCAT", "(", "half_mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op5", ",", "gen_rtx_VEC_CONCAT", "(", "half_mode", ",", "op2", ",", "op3", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "gen_rtx_VEC_CONCAT", "(", "mode", ",", "op4", ",", "op5", ")", ")", ")", ";", "<BUGE>", "return", ";", "case", "V16QImode", ":" ]

[ "(", "unspec", ":", "VDQI", "[", "(", "match_operand", ":", "VDQI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "<FIXS>", "PPCFunctionInfo", "::", "PPCFunctionInfo", "(", "const", "Function", "&", "F", ",", "const", "TargetSubtargetInfo", "*", "STI", ")", "<FIXE>" ]

[ "cl", "::", "init", "(", "false", ")", ",", "cl", "::", "Hidden", ")", ";", "void", "PPCFunctionInfo", "::", "anchor", "(", ")", "{", "}", "<BUGS>", "PPCFunctionInfo", "::", "PPCFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", "<BUGE>", ":", "DisableNonVolatileCR", "(", "PPCDisableNonVolatileCR", ")", "{", "}", "MachineFunctionInfo", "*" ]

[ "}" ]

[ "def", "KryoWrite_5cyc_X_X_XY_noRSV_119ln", ":", "SchedWriteRes", "<", "[", "KryoUnitX", ",", "KryoUnitX", ",", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "vsubw_high_u32", "(", "uint64x2_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_aarch64_usubw2v4si", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int32x4_t", ")", "_", "_", "b", ")", ";" ]

[ "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{" ]

[ "StackOffset", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", "," ]

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "I48MODE", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "unspec", ":", "DI", "[", "(", "mem", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]

[ ")", "_", "<NUM_LIT>", ",", "(", "v8u32", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvssrln_hu_w", "(", "(", "v8u32" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";" ]

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadrh_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_de0214", ",", "AddrModeRel", ",", "PostInc_BaseImm", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ ";" ]

[ "assert", "(", "ElemWidth", ">=", "<NUM_LIT>", "&&", "ElemWidth", "<=", "<NUM_LIT>", ")", ";", "if", "(", "ElemWidth", "==", "<NUM_LIT>", ")", "return", "Idx", ";", "if", "(", "ty", "(", "Idx", ")", "!=", "MVT", "::", "i32", ")", "Idx", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "i32", ",", "Idx", ")", ";", "const", "SDLoc", "&", "dl", "(", "Idx", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "/", "ElemWidth", "-", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubIdx", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i32", ",", "{", "Idx", ",", "Mask", "}", ")", ";", "return", "SubIdx" ]

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "BaseBaseAddSubCarry", "<", "bit", "isSub", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteI", ",", "ReadI", ",", "ReadI", "]", ">", "{", "let", "Uses", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";" ]

[ "}" ]

[ "}", "else", "{", "rs6000_vector_mem", "[", "V4SImode", "]", "=", "VECTOR_ALTIVEC", ";", "rs6000_vector_mem", "[", "V8HImode", "]", "=", "VECTOR_ALTIVEC", ";", "rs6000_vector_mem", "[", "V16QImode", "]", "=", "VECTOR_ALTIVEC", ";", "}", "}", "if", "(", "TARGET_VSX", ")", "{", "rs6000_vector_mem", "[", "V2DImode", "]", "=", "VECTOR_VSX", ";", "rs6000_vector_unit", "[", "V2DImode", "]", "=", "(", "TARGET_P8_VECTOR", ")", "?", "VECTOR_P8_VECTOR", ":", "VECTOR_NONE", ";", "rs6000_vector_align", "[", "V2DImode", "]", "=", "align64", ";", "rs6000_vector_mem", "[", "V1TImode", "]", "=", "VECTOR_VSX", ";", "rs6000_vector_unit", "[", "V1TImode", "]", "=", "(", "TARGET_P8_VECTOR", ")", "?", "VECTOR_P8_VECTOR", ":", "VECTOR_NONE", ";", "rs6000_vector_align", "[", "V1TImode", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_VSX", "&&", "TARGET_VSX_SCALAR_DOUBLE", ")", "{", "rs6000_vector_unit", "[", "DFmode", "]", "=", "VECTOR_VSX", ";", "rs6000_vector_align", "[", "DFmode", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_P8_VECTOR", "&&", "TARGET_VSX_SCALAR_FLOAT", ")", "{", "rs6000_vector_unit", "[", "SFmode", "]", "=", "VECTOR_VSX", ";", "rs6000_vector_align", "[", "SFmode", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_VSX", "&&", "TARGET_VSX_TIMODE", ")", "{", "rs6000_vector_mem", "[", "TImode", "]", "=", "VECTOR_VSX", ";", "rs6000_vector_align", "[", "TImode", "]", "=", "align64", ";", "}", "if", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_f", "]", "=", "FLOAT_REGS", ";", "if", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_d", "]", "=", "FLOAT_REGS", ";", "if", "(", "TARGET_VSX", ")", "{", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wa", "]", "=", "VSX_REGS", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wd", "]", "=", "VSX_REGS", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wf", "]", "=", "VSX_REGS", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wi", "]", "=", "FLOAT_REGS", ";", "if", "(", "TARGET_VSX_TIMODE", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wt", "]", "=", "VSX_REGS", ";", "if", "(", "TARGET_UPPER_REGS_DF", ")", "{", "rs6000_constraints", "[", "RS6000_CONSTRAINT_ws", "]", "=", "VSX_REGS", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wv", "]", "=", "ALTIVEC_REGS", ";", "}", "else", "rs6000_constraints", "[", "RS6000_CONSTRAINT_ws", "]", "=", "FLOAT_REGS", ";", "}", "if", "(", "TARGET_ALTIVEC", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_v", "]", "=", "ALTIVEC_REGS", ";", "if", "(", "TARGET_MFPGPR", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wg", "]", "=", "FLOAT_REGS", ";", "if", "(", "TARGET_LFIWAX", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wl", "]", "=", "FLOAT_REGS", ";", "if", "(", "TARGET_DIRECT_MOVE", ")", "{", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wh", "]", "=", "FLOAT_REGS", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wj", "]", "=", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wi", "]", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wk", "]", "=", "rs6000_constraints", "[", "RS6000_CONSTRAINT_ws", "]", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wm", "]", "=", "VSX_REGS", ";", "}", "if", "(", "TARGET_POWERPC64", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wr", "]", "=", "GENERAL_REGS", ";", "if", "(", "TARGET_P8_VECTOR", "&&", "TARGET_UPPER_REGS_SF", ")", "{", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wu", "]", "=", "ALTIVEC_REGS", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wy", "]", "=", "VSX_REGS", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_ww", "]", "=", "VSX_REGS", ";", "}", "else", "if", "(", "TARGET_P8_VECTOR", ")", "{", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wy", "]", "=", "FLOAT_REGS", ";", "rs6000_constraints", "[", "RS6000_CONSTRAINT_ww", "]", "=", "FLOAT_REGS", ";", "}", "else", "if", "(", "TARGET_VSX", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_ww", "]", "=", "FLOAT_REGS", ";", "if", "(", "TARGET_STFIWX", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wx", "]", "=", "FLOAT_REGS", ";", "if", "(", "TARGET_LFIWZX", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wz", "]", "=", "FLOAT_REGS", ";", "if", "(", "TARGET_FLOAT128", ")", "{", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wq", "]", "=", "VSX_REGS", ";", "if", "(", "FLOAT128_IEEE_P", "(", "TFmode", ")", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wp", "]", "=", "VSX_REGS", ";", "}", "if", "(", "TARGET_P9_DFORM", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wb", "]", "=", "ALTIVEC_REGS", ";", "if", "(", "TARGET_P9_VECTOR", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_wo", "]", "=", "VSX_REGS", ";", "if", "(", "TARGET_DIRECT_MOVE_128", ")", "rs6000_constraints", "[", "RS6000_CONSTRAINT_we", "]", "=", "VSX_REGS", ";", "if", "(", "TARGET_VSX", "||", "TARGET_ALTIVEC", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "reg_addr", "[", "V16QImode", "]", ".", "reload_store", "=", "CODE_FOR_reload_v16qi_di_store", ";", "reg_addr", "[", "V16QImode", "]", ".", "reload_load", "=", "CODE_FOR_reload_v16qi_di_load", ";", "reg_addr", "[", "V8HImode", "]", ".", "reload_store", "=", "CODE_FOR_reload_v8hi_di_store", ";", "reg_addr", "[", "V8HImode", "]", ".", "reload_load", "=", "CODE_FOR_reload_v8hi_di_load", ";", "reg_addr", "[", "V4SImode", "]", ".", "reload_store", "=", "CODE_FOR_reload_v4si_di_store", ";", "reg_addr", "[", "V4SImode", "]", ".", "reload_load", "=", "CODE_FOR_reload_v4si_di_load", ";", "reg_addr", "[", "V2DImode", "]", ".", "reload_store", "=", "CODE_FOR_reload_v2di_di_store", ";", "reg_addr", "[", "V2DImode", "]", ".", "reload_load", "=", "CODE_FOR_reload_v2di_di_load", ";", "reg_addr", "[", "V1TImode", "]", ".", "reload_store", "=", "CODE_FOR_reload_v1ti_di_store", ";", "reg_addr", "[", "V1TImode", "]", ".", "reload_load", "=", "CODE_FOR_reload_v1ti_di_load", ";", "reg_addr", "[", "V4SFmode", "]", ".", "reload_store", "=", "CODE_FOR_reload_v4sf_di_store", ";", "reg_addr", "[", "V4SFmode", "]", ".", "reload_load", "=", "CODE_FOR_reload_v4sf_di_load", ";", "reg_addr", "[", "V2DFmode", "]", ".", "reload_store", "=", "CODE_FOR_reload_v2df_di_store", ";", "reg_addr", "[", "V2DFmode", "]", ".", "reload_load", "=", "CODE_FOR_reload_v2df_di_load", ";", "reg_addr", "[", "DFmode", "]", ".", "reload_store", "=", "CODE_FOR_reload_df_di_store", ";", "reg_addr", "[", "DFmode", "]", ".", "reload_load", "=", "CODE_FOR_reload_df_di_load", ";", "reg_addr", "[", "DDmode", "]", ".", "reload_store", "=", "CODE_FOR_reload_dd_di_store", ";", "reg_addr", "[", "DDmode", "]", ".", "reload_load", "=", "CODE_FOR_reload_dd_di_load", ";", "reg_addr", "[", "SFmode", "]", ".", "reload_store", "=", "CODE_FOR_reload_sf_di_store", ";", "reg_addr", "[", "SFmode", "]", ".", "reload_load", "=", "CODE_FOR_reload_sf_di_load", ";", "if", "(", "FLOAT128_VECTOR_P", "(", "KFmode", ")", ")", "{", "reg_addr", "[", "KFmode", "]", ".", "reload_store", "=", "CODE_FOR_reload_kf_di_store", ";", "reg_addr", "[", "KFmode", "]", ".", "reload_load", "=", "CODE_FOR_reload_kf_di_load", ";", "}", "if", "(", "FLOAT128_VECTOR_P", "(", "TFmode", ")", ")", "{", "reg_addr", "[", "TFmode", "]", ".", "reload_store", "=", "CODE_FOR_reload_tf_di_store", ";", "reg_addr", "[", "TFmode", "]", ".", "reload_load", "=", "CODE_FOR_reload_tf_di_load", ";", "}", "if", "(", "TARGET_NO_SDMODE_STACK", ")", "{", "reg_addr", "[", "SDmode", "]", ".", "reload_store", "=", "CODE_FOR_reload_sd_di_store", ";", "reg_addr", "[", "SDmode", "]", ".", "reload_load", "=", "CODE_FOR_reload_sd_di_load", ";", "}", "if", "(", "TARGET_VSX_TIMODE", ")", "{", "reg_addr", "[", "TImode", "]", ".", "reload_store", "=", "CODE_FOR_reload_ti_di_store", ";", "reg_addr", "[", "TImode", "]", ".", "reload_load", "=", "CODE_FOR_reload_ti_di_load", ";", "}", "if", "(", "TARGET_DIRECT_MOVE", "&&", "!", "TARGET_DIRECT_MOVE_128", ")", "{", "reg_addr", "[", "TImode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxti", ";", "reg_addr", "[", "V1TImode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxv1ti", ";", "reg_addr", "[", "V2DFmode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxv2df", ";", "reg_addr", "[", "V2DImode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxv2di", ";", "reg_addr", "[", "V4SFmode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxv4sf", ";", "reg_addr", "[", "V4SImode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxv4si", ";", "reg_addr", "[", "V8HImode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxv8hi", ";", "reg_addr", "[", "V16QImode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxv16qi", ";", "reg_addr", "[", "SFmode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxsf", ";", "reg_addr", "[", "TImode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprti", ";", "reg_addr", "[", "V1TImode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprv1ti", ";", "reg_addr", "[", "V2DFmode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprv2df", ";", "reg_addr", "[", "V2DImode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprv2di", ";", "reg_addr", "[", "V4SFmode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprv4sf", ";", "reg_addr", "[", "V4SImode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprv4si", ";", "reg_addr", "[", "V8HImode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprv8hi", ";", "reg_addr", "[", "V16QImode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprv16qi", ";", "reg_addr", "[", "SFmode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprsf", ";", "if", "(", "FLOAT128_VECTOR_P", "(", "KFmode", ")", ")", "{", "reg_addr", "[", "KFmode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxkf", ";", "reg_addr", "[", "KFmode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprkf", ";", "}", "if", "(", "FLOAT128_VECTOR_P", "(", "TFmode", ")", ")", "{", "reg_addr", "[", "TFmode", "]", ".", "reload_gpr_vsx", "=", "CODE_FOR_reload_gpr_from_vsxtf", ";", "reg_addr", "[", "TFmode", "]", ".", "reload_vsx_gpr", "=", "CODE_FOR_reload_vsx_from_gprtf", ";", "}", "}" ]

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadrb_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_211aaa", ",", "AddrModeRel", ",", "PostInc_BaseImm", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "]", ")" ]

[ "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")" ]

[ "def", "UImm5s2Operand", ":", "UImmScaledMemoryIndexed", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "UImmS2XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS4XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS8XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";" ]

[ "*", "MMO", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "?", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SRC_SHARED_BASE", ":", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "?", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "AMDGPU", "::", "Hwreg", "::", "ID_MEM_BASES", "<<", "AMDGPU", "::", "Hwreg", "::", "ID_SHIFT_", "|", "Offset", "<<", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SHIFT_", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";", "B", ".", "buildInstr", "(", "AMDGPU", "::", "S_GETREG_B32", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "<NUM_LIT>", ")", ";", "return", "B", ".", "buildShl", "(", "S32", ",", "GetReg", ",", "ShiftAmt", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "Register", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "loadInputValue", "(", "QueuePtr", ",", "B", ",", "&", "MFI", "->", "getArgInfo", "(", ")", ".", "QueuePtr", ")", ")", "return", "Register", "(", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachinePointerInfo", "PtrInfo", "(", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "<NUM_LIT>", ",", "MinAlign", "(", "<NUM_LIT>", ",", "StructOffset", ")", ")", ";", "Register", "LoadAddr", ";", "B", ".", "materializePtrAdd", "(", "LoadAddr", ",", "QueuePtr", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "StructOffset", ")", ";", "return", "B", ".", "buildLoad", "(", "S32", ",", "LoadAddr", "," ]

[ "bool", "LanaiAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "H", "'", ":", "{", "if", "(", "OpNo", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "FlagsOP", ".", "isImm", "(", ")", ")", "return", "true", ";", "unsigned", "Flags", "=", "FlagsOP", ".", "getImm", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "if", "(", "NumVals", "!=", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "RegOp", "=", "OpNo", "+", "<NUM_LIT>", ";", "if", "(", "RegOp", ">=", "MI", "->", "getNumOperands", "(", ")", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "RegOp", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "O", "<<", "LanaiInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "return", "false", ";", "}", "default", ":", "return", "true", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}" ]

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "void", "CSKYAsmPrinter", "::", "emitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "int", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "MCPV", "->", "getType", "(", ")", ")", ";", "CSKYConstantPoolValue", "*", "CCPV", "=", "static_cast", "<", "CSKYConstantPoolValue", "*", ">", "(", "MCPV", ")", ";", "MCSymbol", "*", "MCSym", ";", "if", "(", "CCPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "CSKYConstantPoolConstant", ">", "(", "CCPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "CCPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "CSKYConstantPoolConstant", ">", "(", "CCPV", ")", "->", "getGV", "(", ")", ";", "MCSym", "=", "getSymbol", "(", "GV", ")", ";", "}", "else", "if", "(", "CCPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "CSKYConstantPoolMBB", ">", "(", "CCPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "if", "(", "CCPV", "->", "isJT", "(", ")", ")", "{", "signed", "JTI", "=", "cast", "<", "CSKYConstantPoolJT", ">", "(", "CCPV", ")", "->", "getJTI", "(", ")", ";", "MCSym", "=", "GetJTISymbol", "(", "JTI", ")", ";", "}", "else", "{", "assert", "(", "CCPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", "unrecognized constant pool value", "<STR_LIT>", ")", ";", "StringRef", "Sym", "=", "cast", "<", "CSKYConstantPoolSymbol", ">", "(", "CCPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "if", "(", "CCPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "PC", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "_", "<STR_LIT>", "+", "Twine", "(", "CCPV", "->", "getLabelID", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "if", "(", "CCPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "emitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "CSKYMCExpr", "::", "create", "(", "Expr", ",", "getModifierVariantKind", "(", "CCPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "emitValue", "(", "Expr", ",", "Size", ")", ";", "}" ]

[ "EmitMachineConstantPoolValue", "-", "Print", "a", "machine", "constantpool", "value", "to", "the", ".s", "file", "." ]

[ "preset_cache", ".", "l2d_size", "=", "native_cache", ".", "l2d_size", ";" ]

[ "tgt", "->", "cpu_tune", "=", "native_cpu_tune", ";", "auto", "&", "preset_cache", "=", "loongarch_cpu_cache", "[", "tgt", "->", "cpu_tune", "]", ";", "struct", "loongarch_cache", "native_cache", ";", "int", "l1d_present", "=", "<NUM_LIT>", ",", "l1u_present", "=", "<NUM_LIT>", ";", "int", "l2d_present", "=", "<NUM_LIT>", ";", "uint32_t", "l1_szword", ",", "l2_szword", ";", "l1u_present", "|=", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "l1d_present", "|=", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "l1_szword", "=", "l1d_present", "?", "<NUM_LIT>", ":", "(", "l1u_present", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "l1_szword", "=", "l1_szword", "?", "cpucfg_cache", "[", "l1_szword", "]", ":", "<NUM_LIT>", ";", "l2d_present", "|=", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "l2d_present", "|=", "cpucfg_cache", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "l2_szword", "=", "l2d_present", "?", "cpucfg_cache", "[", "<NUM_LIT>", "]", ":", "<NUM_LIT>", ";", "native_cache", ".", "l1d_line_size", "=", "<NUM_LIT>", "<<", "(", "(", "l1_szword", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "native_cache", ".", "l1d_size", "=", "(", "<NUM_LIT>", "<<", "(", "(", "l1_szword", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", "*", "(", "(", "l1_szword", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "*", "(", "<NUM_LIT>", "<<", "(", "(", "l1_szword", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ";", "native_cache", ".", "l2d_size", "=", "(", "<NUM_LIT>", "<<", "(", "(", "l2_szword", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", "*", "(", "(", "l2_szword", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "*", "(", "<NUM_LIT>", "<<", "(", "(", "l2_szword", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ";", "preset_cache", ".", "l1d_line_size", "=", "native_cache", ".", "l1d_line_size", ";", "preset_cache", ".", "l1d_size", "=", "native_cache", ".", "l1d_size", ";" ]

[ "if", "(", "cum", ">=", "TILEGX_NUM_ARG_REGS", ")", "return", "NULL_RTX", ";" ]

[ "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "byte_size", "=", "(", "(", "mode", "==", "BLKmode", ")", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "bool", "doubleword_aligned_p", ";" ]

[ "==", "ARM", "::", "t2BR_JT", ";" ]

[ "return", "Opc", "==", "ARM", "::", "BR_JTr", "||", "Opc", "==", "ARM", "::", "BR_JTm_i12", "||", "Opc", "==", "ARM", "::", "BR_JTm_rs", "||", "Opc", "==", "ARM", "::", "BR_JTadd", "||", "Opc", "==", "ARM", "::", "tBR_JTr", "||", "Opc" ]

[ "avr_asm_len", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "NULL", ",", "plen", ",", "<NUM_LIT>", ")", ";" ]

[ "xpattern", "=", "gen_rtx_SET", "(", "xop", "[", "<NUM_LIT>", "]", ",", "xsrc", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "op", "[", "<NUM_LIT>", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "op", "[", "<NUM_LIT>", "]", "=", "xadd", ";", "avr_out_plus", "(", "xpattern", ",", "op", ",", "plen_add", ",", "false", ")", ";", "avr_asm_len", "(", "<STR_LIT>", "rjmp 1f", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "NULL", ",", "plen_add", ",", "<NUM_LIT>", ")", ";", "rtx", "xreg", "=", "simplify_gen_subreg", "(", "imode", ",", "xop", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "rtx", "xmask", "=", "immed_wide_int_const", "(", "-", "wi_add", "-", "wi_add", ",", "imode", ")", ";", "xpattern", "=", "gen_rtx_SET", "(", "xreg", ",", "gen_rtx_AND", "(", "imode", ",", "xreg", ",", "xmask", ")", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "xreg", ";", "op", "[", "<NUM_LIT>", "]", "=", "xreg", ";", "op", "[", "<NUM_LIT>", "]", "=", "xmask", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SCRATCH", "(", "QImode", ")", ";", "avr_out_bitop", "(", "xpattern", ",", "op", ",", "plen_and", ")", ";" ]

[ "return", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ";" ]

[ "static", "bool", "xtensa_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "targetm", ".", "have_tls", ")", "return", "false", ";" ]

[ "<FIXS>", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "NEED_PLT_RELOC", "?", "<STR_LIT>", "abort(PLT)", "<STR_LIT>", "<FIXE>" ]

[ "ops", "[", "<NUM_LIT>", "]", "=", "operand", ";", "<BUGS>", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "NEED_PLT_GOT", "?", "<STR_LIT>", "abort(PLT)", "<STR_LIT>", "<BUGE>", ":", "<STR_LIT>", "abort", "<STR_LIT>", ")", ";", "assemble_external_libcall", "(", "ops", "[", "<NUM_LIT>", "]", ")", ";", "output_asm_insn", "(", "reverse", "?", "<STR_LIT>", "bl%D0\\t%a1", "<STR_LIT>", ":", "<STR_LIT>", "bl%d0\\t%a1", "<STR_LIT>", ",", "ops", ")", ";" ]

[ "<NUM_LIT>", ";" ]

[ "auto", "SpecName", "=", "GetInstrName", "(", "instructionIDWithREXW", ",", "miiArg", ")", ";", "if", "(", "!", "is64Bit", "(", "SpecName", ".", "data", "(", ")", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithREXW", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionIDWithREXW", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "(", "insn", "->", "opcode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "||", "(", "insn", "->", "opcodeType", "==", "TWOBYTE", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "||", "(", "insn", "->", "opcodeType", "==", "THREEBYTE_38", "&&", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "hasOpSize", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "{", "attrMask", "^=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "(", "insn", "->", "opcode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "attrMask", "^=", "ATTR_OPSIZE", ";", "}", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "insn", "->", "mode", "==", "MODE_16BIT", "||", "insn", "->", "hasOpSize", ")", "&&", "!", "(", "attrMask", "&", "ATTR_OPSIZE", ")", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithOpsize", ";", "llvm", "::", "StringRef", "specName", ",", "specWithOpSizeName", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithOpsize", ",", "insn", ",", "attrMask", "|", "ATTR_OPSIZE", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specName", "=", "GetInstrName", "(", "instructionID", ",", "miiArg", ")", ";", "specWithOpSizeName", "=", "GetInstrName", "(", "instructionIDWithOpsize", ",", "miiArg", ")", ";", "if", "(", "is16BitEquivalent", "(", "specName", ".", "data", "(", ")", ",", "specWithOpSizeName", ".", "data", "(", ")", ")", "&&", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "^", "insn", "->", "hasOpSize", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithOpsize", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionIDWithOpsize", ")", ";", "}", "else", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "insn", "->", "opcode", "==", "<NUM_LIT>", "&&", "insn", "->", "rexPrefix", "&", "<NUM_LIT>", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithNewOpcode", ";", "const", "struct", "InstructionSpecifier", "*", "specWithNewOpcode", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "insn", "->", "opcode", "=", "<NUM_LIT>", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithNewOpcode", ",", "insn", ",", "attrMask", ")", ")", "{", "insn", "->", "opcode", "=", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specWithNewOpcode", "=", "specifierForUID", "(", "instructionIDWithNewOpcode", ")", ";", "insn", "->", "opcode", "=", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionIDWithNewOpcode", ";", "insn", "->", "spec", "=", "specWithNewOpcode", ";", "return" ]

[ "rtx", "legitimize_pic_address", "(", "rtx", "or", "ig", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "if", "(", "tls_symbolic_operand", "(", "or", "ig", ",", "Pmode", ")", ")", "return", "or", "ig", ";", "if", "(", "GET_CODE", "(", "or", "ig", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "or", "ig", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_LOCAL_P", "(", "or", "ig", ")", ")", ")", "{", "if", "(", "reg", "==", "<NUM_LIT>", ")", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_symGOTOFF2reg", "(", "reg", ",", "or", "ig", ")", ")", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "or", "ig", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "reg", "==", "<NUM_LIT>", ")", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_symGOT2reg", "(", "reg", ",", "or", "ig", ")", ")", ";", "return", "reg", ";", "}", "return", "or", "ig", ";", "}" ]

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonzero", ",", "otherwise", "we", "allocate", "register", "(", "s", ")", "as", "necessary", "." ]

[ ">", "&", "getAllocaAdjustInsts", "(", ")", "{" ]

[ "const", "std", "::", "vector", "<", "MachineInstr", "*" ]

[ "}" ]

[ "machine_mode", "rmode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "int", "i", "=", "<NUM_LIT>", ";", "if", "(", "align_words", "+", "n_words", ">", "GP_ARG_NUM_REG", ")", "{", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "}", "do", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "rmode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "rtx", "off", "=", "GEN_INT", "(", "i", "++", "*", "GET_MODE_SIZE", "(", "rmode", ")", ")", ";", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "off", ")", ";", "}", "while", "(", "++", "align_words", "<", "GP_ARG_NUM_REG", "&&", "--", "n_words", "!=", "<NUM_LIT>", ")", ";", "}", "else", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "mode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "const0_rtx", ")", ";", "}", "}", "else", "{", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "}", "return", "k", ";" ]

[ "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Changed", "|=", "optimizeCopy", "(", "&", "MBB", ")", ";" ]

[ "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ClobberedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";" ]

[ "=", "LogicalImm64NotOperand", ";" ]

[ "let", "ParserMatchClass" ]

[ ")", ";" ]

[ "static", "void", "emit_load_locked", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "rtx", "mem", ")", "{", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "emit_insn", "(", "gen_load_locked_si", "(", "reg", ",", "mem", ")" ]

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

[ "<FIXS>", "rs6000_expand_vector_extract", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "<BUGS>", "rs6000_expand_vector_extract", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "DONE", "}", ")" ]

[ "[", "<NUM_LIT>", "]", "," ]

[ "<STR_LIT>", "{", "rtx", "ind", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "gcc_assert", "(", "REG_P", "(", "ind", ")", ")", "emit_insn", "(", "gen_mve_vstrhq_scatter_shifted_offset_p_fv8hf_insn", "(", "ind", ",", "operands" ]

[ "<FIXS>", "getOperandsMapping", "(", "{", "AMDGPU", "::", "getValueMapping", "(", "AMDGPU", "::", "VCCRegBankID", ",", "<NUM_LIT>", ")", ",", "<FIXE>" ]

[ "AltMappings", ".", "push_back", "(", "&", "SSMapping", ")", ";", "const", "InstructionMapping", "&", "SVMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "getOperandsMapping", "(", "{", "AMDGPU", "::", "getValueMapping", "(", "AMDGPU", "::", "SGPRRegBankID", ",", "<NUM_LIT>", ")", ",", "<BUGE>", "nullptr", ",", "AMDGPU", "::", "getValueMapping", "(", "AMDGPU", "::", "SGPRRegBankID", ",", "Size", ")", ",", "AMDGPU", "::", "getValueMapping", "(", "AMDGPU", "::", "VGPRRegBankID", ",", "Size", ")", "}", ")", "," ]

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]" ]

[ "}" ]

[ "static", "MCCodeGenInfo", "*", "createAlphaMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "Reloc", "::", "PIC_", ",", "CM", ")", ";", "return", "X", ";" ]

[ "}" ]

[ "vmov_n_u32", "(", "uint32_t", "_", "_", "a", ")", "{", "return", "vdup_n_u32", "(", "_", "_", "a", ")", ";" ]

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask32", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cmplt_epu8_mask", "(", "_", "_", "mmask32", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "X", ",", "_", "_", "m256i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpb256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "X", ",", "(", "_", "_", "v32qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask32", ")", "_", "_", "M", ")", ";" ]

[ ",", "logical_imm32", ":", "$", "imm", ")", ")", "]", ">", "{" ]

[ "def", "Wri", ":", "BaseLogicalImm", "<", "opc", ",", "GPR32", ",", "GPR32", ",", "logical_imm32", ",", "mnemonic", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpNode", "GPR32", ":", "$", "Rn" ]

[ "(", ")", ";" ]

[ "bool", "parseSpecialFloatMaybe", "(", "bool", "IsNegative", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "auto", "&", "Flt", "=", "Lexer", ".", "getTok", "(", ")", ";", "auto", "S", "=", "Flt", ".", "getString", "(", ")", ";", "double", "Val", ";", "if", "(", "S", ".", "compare_lower", "(", "<STR_LIT>", "infinity", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Val", "=", "std", "::", "numeric_limits", "<", "double", ">", "::", "infinity" ]

[ "<FIXS>", "TB", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ";", "<FIXE>" ]

[ "defm", "VCVTDQ2PS", ":", "avx512_cvtdq2ps", "<NUM_LIT>", ",", "<STR_LIT>", ",", "any_sint_to_fp", ",", "sint_to_fp", ",", "X86VSintToFpRnd", ",", "SchedWriteCvtDQ2PS", ">", ",", "<BUGS>", "TB", ",", "PS", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ";", "<BUGE>", "defm", "VCVTTPS2DQ", ":", "avx512_cvttps2dq", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86any_cvttp2si", ",", "X86cvttp2si", ",", "X86cvttp2siSAE", "," ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]

[ "<FIXS>", "<FIXE>", "<FIXS>", "mips_linked_madd_p", "(", "rtx", "out_insn", ",", "rtx", "in_insn", ")", "<FIXE>", "<FIXS>", "x", "=", "single_set", "(", "in_insn", ")", ";", "<FIXE>" ]

[ "return", "s", ";", "}", "<BUGS>", "<BUGE>", "bool", "<BUGS>", "mips_linked_madd_p", "(", "rtx", "prev", ",", "rtx", "insn", ")", "<BUGE>", "{", "rtx", "x", ";", "<BUGS>", "x", "=", "single_set", "(", "insn", ")", ";", "<BUGE>", "if", "(", "x", "==", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "<FIXS>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "char", ">", "Data", ",", "<FIXE>" ]

[ "return", "(", "IsLittleEndian", "?", "InfosLE", ":", "InfosBE", ")", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "<BUGS>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "char", ">", "Data", ",", "<BUGE>", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "override", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "STCI", ")", "]" ]

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "regclass", ",", "arith_shift", ")", ";" ]

[ "<FIXS>", "[", "]", ">", ",", "XS", ",", "VEX", ",", "VVVV", ",", "VEX_LIG", ",", "WIG", ",", "<FIXE>", "<FIXS>", "[", "]", ">", ",", "XS", ",", "VEX", ",", "VVVV", ",", "VEX_LIG", ",", "WIG", ",", "Requires", "[", "HasAVX", "]", ">", ",", "<FIXE>" ]

[ "def", "VCVTSS2SDrr_Int", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "VR128", ":", "$", "src1", ",", "VR128", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", ",", "XS", ",", "VEX_4V", ",", "VEX_LIG", ",", "WIG", ",", "<BUGE>", "Requires", "[", "HasAVX", "]", ">", ",", "Sched", "[", "WriteCvtSS2SD", "]", ">", ";", "let", "mayLoad", "=", "<NUM_LIT>", "indef", "VCVTSS2SDrm_Int", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "VR128", ":", "$", "src1", ",", "ssmem", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", ",", "XS", ",", "VEX_4V", ",", "VEX_LIG", ",", "WIG", ",", "Requires", "[", "HasAVX", "]", ">", ",", "<BUGE>", "Sched", "[", "WriteCvtSS2SD", ".", "Folded", ",", "WriteCvtSS2SD", ".", "ReadAfterFold", "]", ">", ";", "let", "Constraints", "=", "<STR_LIT>", "in", "{", "def", "CVTSS2SDrr_Int", ":", "I", "<NUM_LIT>", ",", "MRMSrcReg", "," ]

[ "]", ")", "]" ]

[ "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]

[ "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgsSize", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";" ]

[ "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Part1", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Part0", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", "+", "<NUM_LIT>", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Part1", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "continue", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "MVT", "::", "f32", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i32", ",", "Arg", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "toCallerWindow", "(", "RegsToPass", "[", "i", "]", ".", "first", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "SRetArgSize", "=", "(", "hasStructRetAttr", ")", "?", "getSRetArgSize", "(", "DAG", ",", "Callee", ")", ":", "<NUM_LIT>", ";", "bool", "hasReturnsTwice", "=", "hasReturnsTwiceAttr", "(", "DAG", ",", "Callee", ",", "CLI", ".", "CS", ")", ";", "unsigned", "TF", "=", "(", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "?", "SparcMCExpr", "::", "VK_Sparc_WPLT30", ":", "<NUM_LIT>", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ",", "<NUM_LIT>", ",", "TF", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "MVT", "::", "i32", ",", "TF", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "if", "(", "hasStructRetAttr", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "SRetArgSize", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "toCallerWindow", "(", "RegsToPass", "[", "i", "]", ".", "first", ")", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "SparcRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "(", "(", "hasReturnsTwice", ")", "?", "TRI", "->", "getRTCallPreservedMask", "(", "CallConv", ")", ":", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallConv", ")", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]

[ "<FIXS>", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "<FIXE>" ]

[ "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "&", "~", "UINT64_C", "(", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "(", "!", "(", "C", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "||", "HasNoSignedComparisonUses", "(", "Node", ")", ")", ")", "{", "<BUGS>", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "MVT", "::", "i8", ")", ";", "<BUGE>", "SDValue", "Reg", "=", "N0", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "v8sf", ")", "_", "mm256_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtuqq2ps512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_" ]

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_fmadd_ps", "(", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ",", "_", "_", "m256", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vfmaddps256", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ",", "(", "_", "_", "v8sf", ")", "_", "_", "C", ")", ";" ]

[ "if", "(", "(", "d", ".", "nelt", "==", "<NUM_LIT>", "&&", "memcmp", "(", "d", ".", "perm", ",", "hi_perm_di", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "d", ".", "nelt", "==", "<NUM_LIT>", "&&", "memcmp", "(", "d", ".", "perm", ",", "hi_perm_si", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "d", ".", "nelt", "==", "<NUM_LIT>", "&&", "memcmp", "(", "d", ".", "perm", ",", "hi_perm_hi", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "d", ".", "nelt", "==", "<NUM_LIT>", "&&", "memcmp", "(", "d", ".", "perm", ",", "hi_perm_qi", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{" ]

[ "static", "const", "unsigned", "char", "hi_perm_si_swap", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "hi_perm_hi_swap", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "hi_perm_qi_swap", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "lo_perm_di", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "lo_perm_si", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "lo_perm_hi", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "lo_perm_qi", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "lo_perm_di_swap", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "lo_perm_si_swap", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "lo_perm_hi_swap", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "char", "lo_perm_qi_swap", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "bool", "merge_lo_p", "=", "false", ";", "bool", "merge_hi_p", "=", "false", ";", "bool", "swap_operands_p", "=", "false", ";" ]

[ "FPR32", ":", "$", "Rm", ")", ",", "asm", ",", "[", "]", ">", ";" ]

[ "def", "v1i32", ":", "BaseSIMDThreeScalarTied", "<", "U", ",", "<NUM_LIT>", ",", "R", ",", "opc", ",", "(", "outs", "FPR32", ":", "$", "dst", ")", ",", "(", "ins", "FPR32", ":", "$", "Rd", ",", "FPR32", ":", "$", "Rn", "," ]

[ "CloseNewDVRange", "(", "Slots", "->", "getMBBEndIdx", "(", "&", "MBB", ")", ")", ";" ]

[ "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "DbgVRegToValues", "[", "Op", ".", "getReg", "(", ")", "]", ".", "push_back", "(", "{", "Slot", ",", "X", "}", ")", ";", "}", "}", "ToInsert", ".", "clear", "(", ")", ";", "}", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "SlotIndex", "CurrentSlot", "=", "Slots", "->", "getMBBStartIdx", "(", "&", "MBB", ")", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "if", "(", "any_of", "(", "MI", ".", "debug_operands", "(", ")", ",", "[", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ";", "}", ")", ")", "ToInsert", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "MI", ".", "isDebugOrPseudoInstr", "(", ")", ")", "{", "CurrentSlot", "=", "Slots", "->", "getInstructionIndex", "(", "MI", ")", ";", "CloseNewDVRange", "(", "CurrentSlot", ")", ";", "}", "}" ]

[ "}" ]

[ "int64_t", "TripCount", "=", "LoopCount", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "TripCountAdjust", ";", "LoopCount", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "TripCount", ")", ";", "return", ";", "}" ]

[ "UNSPEC_VCLZLSBB" ]

[ "UNSPEC_VSX_SLDWI", "UNSPEC_VSX_XXSPLTW", "UNSPEC_VSX_XXSPLTD", "UNSPEC_VSX_DIVSD", "UNSPEC_VSX_DIVUD", "UNSPEC_VSX_MULSD", "UNSPEC_VSX_XVCVSXDDP", "UNSPEC_VSX_XVCVUXDDP", "UNSPEC_VSX_XVCVDPSXDS", "UNSPEC_VSX_XVCVDPUXDS", "UNSPEC_VSX_SIGN_EXTEND", "UNSPEC_VSX_VSLO", "UNSPEC_VSX_EXTRACT", "UNSPEC_VSX_SXEXPDP", "UNSPEC_VSX_SXSIGDP", "UNSPEC_VSX_SIEXPDP", "UNSPEC_VSX_SCMPEXPDP", "UNSPEC_VSX_STSTDC", "UNSPEC_VSX_VXEXP", "UNSPEC_VSX_VXSIG", "UNSPEC_VSX_VIEXP", "UNSPEC_VSX_VTSTDC", "UNSPEC_VSX_VEC_INIT", "UNSPEC_LXVL", "UNSPEC_STXVL" ]

[ "Register", "AArch64RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "const", "AArch64InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "BaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "this", ",", "MF", ")", ")", ";", "unsigned", "Shifter", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Shifter", ")", ";", "return", "BaseReg", ";", "}" ]

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "DF", "<STR_LIT>", ")" ]

[ "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(" ]

[ "return", "foo", ";" ]

[ "long", "double", "_", "_", "floatsixf", "(", "int", "l", ")", "{", "double", "foo", "=", "_", "_", "floatsidf", "(", "l", ")", ";" ]

[ "add_to_hard_reg_set", "(", "unavailable", ",", "mode", ",", "reg", "+", "<NUM_LIT>", ")", ";" ]

[ "add_to_hard_reg_set", "(", "unavailable", ",", "mode", ",", "reg", "+", "<NUM_LIT>", ")", ";", "add_to_hard_reg_set", "(", "unavailable", ",", "mode", ",", "reg", "+", "<NUM_LIT>", ")", ";" ]

[ "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";" ]

[ "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "LowerATOMIC_STORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BITREVERSE", ":", "return", "LowerBITREVERSE", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "lowerVectorShuffle", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "LowerVSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerShiftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSHL", ":", "case", "ISD", "::", "FSHR", ":", "return", "LowerFunnelShift", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerZERO_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "LowerANY_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ":", "case", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", ":", "return", "LowerEXTEND_VECTOR_INREG", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLoad", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerStore", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "FSUB", ":", "return", "lowerFaddFsub", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FABS", ":", "case", "ISD", "::", "FNEG", ":", "return", "LowerFABSorFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FGETSIGN", ":", "return", "LowerFGETSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCCCARRY", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDROFRETURNADDR", ":", "return", "LowerADDROFRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAME_TO_ARGS_OFFSET", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";" ]

[ "TREE_PUBLIC", "(", "decl", ")", ")", ";" ]

[ "static", "bool", "pa_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "return", "false", ";", "if", "(", "TARGET_64BIT", ")", "return", "false", ";", "return", "(", "decl", "&&", "!" ]

[ "}" ]

[ "break", ";", "case", "VK_VE_PC_LO32", ":", "OS", "<<", "<STR_LIT>", "@pc_lo", "<STR_LIT>", ";", "break", ";", "case", "VK_VE_GOT_HI32", ":", "OS", "<<", "<STR_LIT>", "@got_hi", "<STR_LIT>", ";", "break", ";", "case", "VK_VE_GOT_LO32", ":", "OS", "<<", "<STR_LIT>", "@got_lo", "<STR_LIT>", ";", "break", ";", "case", "VK_VE_GOTOFF_HI32", ":", "OS", "<<", "<STR_LIT>", "@gotoff_hi", "<STR_LIT>", ";", "break", ";", "case", "VK_VE_GOTOFF_LO32", ":", "OS", "<<", "<STR_LIT>", "@gotoff_lo", "<STR_LIT>", ";", "break", ";", "case", "VK_VE_PLT_HI32", ":", "OS", "<<", "<STR_LIT>", "@plt_hi", "<STR_LIT>", ";", "break", ";", "case", "VK_VE_PLT_LO32", ":", "OS", "<<", "<STR_LIT>", "@plt_lo", "<STR_LIT>", ";", "break", ";", "}" ]

[ "<FIXS>", "boolean_operator", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "<FIXE>" ]

[ "int", "<BUGS>", "boolean_operator", "(", "x", ",", "mode", ")", "rtx", "x", ";", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "if", "(", "GET_MODE", "(", "x", ")", "!=", "mode", ")", "return", "FALSE", ";" ]

[ "static", "void", "nds32_conditional_register_usage", "(", "void", ")", "{", "int", "regno", ";", "if", "(", "TARGET_LINUX_ABI", ")", "fixed_regs", "[", "TP_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "for", "(", "regno", "=", "NDS32_FIRST_FPR_REGNUM", ";", "regno", "<=", "NDS32_LAST_FPR_REGNUM", ";", "regno", "++", ")", "{", "fixed_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "if", "(", "regno", "<", "NDS32_FIRST_FPR_REGNUM", "+", "NDS32_MAX_FPR_REGS_FOR_ARGS", ")", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "if", "(", "regno", ">=", "NDS32_FIRST_FPR_REGNUM", "+", "<NUM_LIT>", "&&", "regno", "<", "NDS32_FIRST_FPR_REGNUM", "+", "<NUM_LIT>", ")", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "else", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_FPU_SINGLE", "||", "TARGET_FPU_DOUBLE", ")", "{", "for", "(", "regno", "=", "NDS32_FIRST_FPR_REGNUM", ";", "regno", "<=", "NDS32_LAST_FPR_REGNUM", ";", "regno", "++", ")", "fixed_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}" ]

[ "Register", "Usage", "." ]

[ "MoveVecShifterOperand", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]

[ "}" ]

[ "SDLoc", "dl", "(", "Op", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i64", ",", "MVT", "::", "Other", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ")", ";" ]

[ "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>", ">", "{" ]

[ "def", "VST3LNd16_UPD", ":", "VST3LNWB", "<", "<NUM_LIT>", ",", "{", "?", "," ]

[ "v", ";" ]

[ "Kind", "=", "t", ";", "if", "(", "Kind", "==", "CV_Register", ")", "{", "Contents", ".", "R", ".", "Reg", "=", "v", ";", "Contents", ".", "R", ".", "Sub", "=", "u", ";", "}", "else", "{", "Contents", ".", "ImmVal", "=" ]

[ ",", "i32imm", ")", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc" ]

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ ";" ]

[ "void", "MSP430MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "uint64_t", "BinaryOpCode", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "size_t", "WordCount", "=", "Size", "/", "<NUM_LIT>" ]

[ ")", ";" ]

[ "case", "<NUM_LIT>", ":", "ret", "=", "emit_library_call_value", "(", "libcall", ",", "NULL_RTX", ",", "LCT_CONST", ",", "dmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "smode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "smode", ")", ";", "equiv", "=", "gen_rtx_fmt_ee", "(", "code", ",", "dmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(" ]

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "def", "L2_loadrb_pcr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_74d4e5", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]

[ "}", ";" ]

[ "auto", "areExtDoubled", "=", "[", "]", "(", "Instruction", "*", "Ext", ")", "{", "return", "Ext", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "*", "Ext", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";" ]