Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ "S", ";" ]

[ "static", "std", "::", "unique_ptr", "<", "AArch64Operand", ">", "CreatePSBHint", "(", "unsigned", "Val", ",", "StringRef", "Str", ",", "SMLoc", "S", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "AArch64Operand", ">", "(", "k_PSBHint", ",", "Ctx", ")", ";", "Op", "->", "PSBHint", ".", "Val", "=", "Val", ";", "Op", "->", "PSBHint", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "PSBHint", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=" ]

[ "RetCC_X86", ")", ";" ]

[ "bool", "X86TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "EVT", ">", "&", "OutTys", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "ArgFlagsTy", ">", "&", "ArgsFlags", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "OutTys", ",", "ArgsFlags", "," ]

[ "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "auto", "*", "CCValid", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "CCMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CCValid", "||", "!", "CCMask", ")", "return", "SDValue", "(", ")", ";", "int", "CCValidVal", "=", "CCValid", "->", "getZExtValue", "(", ")", ";", "int", "CCMaskVal", "=", "CCMask", "->", "getZExtValue", "(", ")", ";", "SDValue", "Select", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Select", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "SelectCCValid", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "SelectCCMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SelectCCValid", "||", "!", "SelectCCMask", ")", "return", "SDValue", "(", ")", ";", "int", "SelectCCValidVal", "=", "SelectCCValid", "->", "getZExtValue", "(", ")", ";", "int", "SelectCCMaskVal", "=", "SelectCCMask", "->", "getZExtValue", "(", ")", ";", "auto", "*", "TrueVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select" ]

[ "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "<", "VEC_base", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "<", "VSX_D", ":", "VEC_base", ">", "(", "match_operand", ":", "VSX_D", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")" ]

[ "{" ]

[ "bool", "modeIEEERndNear", "(", ")", "const" ]

[ ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "return", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "Op", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "C", ".", "Op0", ",", "C", ".", "Op1", ",", "DAG", ".", "getConstant", "(", "C", ".", "ICmpType", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "bool", "RegisterOnly", "=", "(", "bool", "(", "C", ".", "CCMask", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "bool", "(", "C", ".", "CCMask", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "C", ".", "Op0", ",", "C", ".", "Op1", ",", "DAG", ".", "getConstant", "(", "RegisterOnly", ",", "DL" ]

[ ")", "const", "{" ]

[ "virtual", "bool", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF" ]

[ "}" ]

[ "const", "MCExpr", "*", "Imm", "=", "MCConstantExpr", "::", "Create", "(", "SM", ".", "getImm", "(", ")", ",", "getContext", "(", ")", ")", ";", "if", "(", "Disp", ")", "Disp", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Disp", ",", "Imm", ",", "getContext", "(", ")", ")", ";", "else", "Disp", "=", "Imm", ";", "}", "if", "(", "Tok", ".", "getString", "(", ")", ".", "find", "(", "'", ".", "'", ")", "!=", "StringRef", "::", "npos", ")", "{", "const", "MCExpr", "*", "NewDisp", ";", "if", "(", "ParseIntelDotOperator", "(", "Disp", ",", "NewDisp", ")", ")", "return", "nullptr", ";", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Disp", "=", "NewDisp", ";", "}", "int", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "int", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "int", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "!", "BaseReg", "&&", "!", "IndexReg", ")", "{", "if", "(", "!", "SegReg", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "else", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "StringRef", "ErrMsg", ";", "if", "(", "CheckBaseRegAndIndexReg", "(", "BaseReg", ",", "IndexReg", ",", "ErrMsg", ")", ")", "{", "Error", "(", "StartInBrac", ",", "ErrMsg", ")", ";", "return", "nullptr", ";", "}", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "SegReg", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "InlineAsmIdentifierInfo", "&", "Info", "=", "SM", ".", "getIdentifierInfo", "(", ")", ";", "return", "CreateMemForInlineAsm", "(", "SegReg", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ",", "SM", ".", "getSymName", "(", ")", ",", "Info", ")", ";" ]

[ "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]

[ "(", "clobber", "(", "match_scratch", ":", "SI" ]

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

[ "<FIXS>", "ARM_SCHED_AUTOPREF_OFF", ",", "<NUM_LIT>", "<FIXE>" ]

[ "false", ",", "<NUM_LIT>", ",", "ARM_FUSE_NOTHING", ",", "<BUGS>", "ARM_SCHED_AUTOPREF_OFF", "<BUGE>", "}", ";", "const", "struct", "tune_params", "arm_cortex_tune", "=", "{" ]

[ "<STR_LIT>", ")", ";" ]

[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.section .mdebug.%s\\n", "<STR_LIT>", ",", "abi_string", ")", ";", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.section .gcc_compiled_long%d\\n", "<STR_LIT>", ",", "TARGET_LONG64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.previous\\n", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ABICALLS", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.abicalls\\n", "<STR_LIT>", ")", ";", "if", "(", "TARGET_MIPS16", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.set\\tmips16\\n" ]

[ "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "<STR_LIT>", "MachineFunction required", "<STR_LIT>", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "bool", "HasSSE", "=", "Subtarget", ".", "hasSSE1", "(", ")", ";", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "bool", "CallsEHReturn", "=", "MF", "->", "callsEHReturn", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", "no_caller_saved_registers", "<STR_LIT>", ")", ")", "CC", "=", "CallingConv", "::", "X86_INTR", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_SaveList", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_64_CXX_TLS_Darwin_PE_SaveList", ":", "CSR_64_TLS_Darwin_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_SaveList", ";", "case", "CallingConv", "::", "X86_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_SaveList", ":", "CSR_Win64_RegCall_NoSSE_SaveList", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_SaveList", ":", "CSR_SysV64_RegCall_NoSSE_SaveList", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_SaveList", ":", "CSR_32_RegCall_NoSSE_SaveList", ")", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "if", "(", "!", "HasSSE", ")", "return", "CSR_Win64_NoSSE_SaveList", ";", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "case", "CallingConv", "::", "X86_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_SaveList", ";", "return", "CSR_64_AllRegs_NoSSE_SaveList", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_SaveList", ";", "return", "CSR_32_AllRegs_SaveList", ";", "}", "default", ":", "break", ";", "}", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "if", "(", "!", "HasSSE", ")", "return", "CSR_Win64_NoSSE_SaveList", ";", "return", "CSR_Win64_SaveList", ";", "}", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "if", "(", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_64_SwiftError_SaveList", ";", "return", "CSR_64_SaveList", ";", "}", "if", "(", "CallsEHReturn", ")", "return", "CSR_32EHRet_SaveList", ";", "return", "CSR_32_SaveList", ";", "}" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "releasePred", "(", "SU", ",", "&", "*", "I", ")", ";" ]

[ "void", "ScheduleDAGPostRA", "::", "releasePredecessors", "(", "SUnit", "*", "SU", ")", "{", "for", "(", "SUnit", "::", "pred_iterator", "I", "=", "SU", "->", "Preds", ".", "begin", "(", ")", ",", "E", "=", "SU", "->", "Preds", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{" ]

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ ")", ")", ".", "getImm", "(", ")", ";" ]

[ "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "DOT_4", ")", "{", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "AMDGPU", "::", "OpName", "::", "src0_X", ",", "AMDGPU", "::", "OpName", "::", "src0_sel_X", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src0_Y", ",", "AMDGPU", "::", "OpName", "::", "src0_sel_Y", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src0_Z", ",", "AMDGPU", "::", "OpName", "::", "src0_sel_Z", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src0_W", ",", "AMDGPU", "::", "OpName", "::", "src0_sel_W", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src1_X", ",", "AMDGPU", "::", "OpName", "::", "src1_sel_X", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src1_Y", ",", "AMDGPU", "::", "OpName", "::", "src1_sel_Y", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src1_Z", ",", "AMDGPU", "::", "OpName", "::", "src1_sel_Z", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src1_W", ",", "AMDGPU", "::", "OpName", "::", "src1_sel_W", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "AMDGPU", "::", "ALU_CONST", ")", "{", "unsigned", "Sel", "=", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]" ]

[ ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rn", ")", ",", "(", "extract_high_v8i16", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v8i16_v4i32", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128" ]

[ "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToRegister", "(", "BP", ",", "false", ",", "false", ",", "IsKill", ")", ";" ]

[ "case", "Hexagon", "::", "PS_fi", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "Hexagon", "::", "A2_addi", ")", ")", ";", "break", ";", "}", "if", "(", "!", "HII", ".", "isValidOffset", "(", "Opc", ",", "RealOffset", ")", ")", "{", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MB", ",", "II", ",", "DL", ",", "HII", ".", "get", "(", "Hexagon", "::", "A2_addi", ")", ",", "TmpR", ")", ".", "addReg", "(", "BP", ")", ".", "addImm", "(", "RealOffset", ")", ";", "BP", "=", "TmpR", ";", "RealOffset", "=", "<NUM_LIT>", ";", "IsKill", "=", "true", ";", "}" ]

[ "}" ]

[ "if", "(", "CPE", ".", "RefCount", "==", "<NUM_LIT>", "&&", "CPE", ".", "CPEMI", ")", "{", "removeDeadCPEMI", "(", "CPE", ".", "CPEMI", ")", ";", "CPE", ".", "CPEMI", "=", "nullptr", ";", "MadeChange", "=", "true", ";", "}" ]

[ "}" ]

[ "if", "(", "AssemblerDialect", "==", "AD_ATT", ")", "return", "MCAsmInfo", "::", "isAcceptableChar", "(", "C", ")", ";", "return", "MCAsmInfo", "::", "isAcceptableChar", "(", "C", ")", "||", "C", "==", "'", "#", "'", ";" ]

[ "}" ]

[ "{", "X86", "::", "R9", ",", "X86", "::", "R8", ",", "X86", "::", "RCX", ",", "X86", "::", "RDX", ",", "X86", "::", "RSI", ",", "X86", "::", "RDI", ",", "X86", "::", "RAX", "}", ")", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "X86", "::", "POP64r", ")", ".", "addReg", "(", "Reg", ")", ",", "*", "Subtarget", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "MCInstBuilder", "(", "X86", "::", "JMP32m", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "LazyPointer", ",", "OutContext", ")", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ",", "*", "Subtarget", ")", ";" ]

[ "<FIXS>", "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "not", ":", "DI", "(", "zero_extract", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>" ]

[ "m128h", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ",", "_", "_", "m128h", "_", "_", "D", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fcmadd_sch", "(", "_", "_" ]

[ ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MVNIv8i16", "V128", ":", "$", "Vd", ",", "imm0_255", ":", "$", "imm", ",", "<NUM_LIT>" ]

[ ";" ]

[ "def", "INTERP", ":", "InterpSlots" ]

[ "getFrameLowering", "(", "MF", ")", ";" ]

[ "Register", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "&", "MFI", "=", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "isFrameBaseVirtual", "(", ")", ")", "return", "MFI", "->", "getFrameBaseVreg", "(", ")", ";", "static", "const", "unsigned", "Regs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "WebAssembly", "::", "SP64", "}", ",", "{", "WebAssembly", "::", "FP32", ",", "WebAssembly", "::", "FP64", "}", "}", ";", "const", "WebAssemblyFrameLowering", "*", "TFI", "=" ]

[ "}" ]

[ "if", "(", "DestReg", "==", "DescribedReg", ")", "return", "ParamLoadedValue", "(", "MachineOperand", "::", "CreateReg", "(", "SrcReg", ",", "false", ")", ",", "Expr", ")", ";", "if", "(", "unsigned", "SubRegIdx", "=", "TRI", "->", "getSubRegIndex", "(", "DestReg", ",", "DescribedReg", ")", ")", "{", "Register", "SrcSubReg", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "SubRegIdx", ")", ";", "return", "ParamLoadedValue", "(", "MachineOperand", "::", "CreateReg", "(", "SrcSubReg", ",", "false", ")", ",", "Expr", ")", ";" ]

[ "}" ]

[ "static", "bool", "isConditionalBranch", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "MF", ")", "const", "{" ]

[ "const", "uint16_t", "*", "WDC65816RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*" ]

[ ")", "-", "(", "<NUM_LIT>", "ull", "<<", "KnownBits", ")", ";" ]

[ "if", "(", "KnownBits", "<", "Log2", "(", "Alignment", ")", ")", "return", "Alignment", ".", "value", "(" ]

[ ">", ";" ]

[ "def", "NormalFrm", ":", "Format", "<", "<NUM_LIT>" ]

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "Ff", "\t", "\t", "[", "(", "SF", "<STR_LIT>", ")" ]

[ "(", "OutContext", ")", ";" ]

[ "bool", "isNew", "=", "JTSets", ".", "insert", "(", "MBB", ")", ";", "if", "(", "UseSet", "&&", "isNew", ")", "{", "O", "<<", "<STR_LIT>", "\\t.set\\t", "<STR_LIT>", "<<", "*", "GetARMSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", "<<", "'", ",", "'", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "'", "-", "'", "<<", "*", "JTISymbol", "<<", "'", "\\n", "'", ";", "}", "O", "<<", "JTEntryDirective", "<<", "'", "'", ";", "if", "(", "UseSet", ")", "O", "<<", "*", "GetARMSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", ";", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "'", "-", "'", "<<", "*", "JTISymbol", ";", "else", "O", "<<", "*", "MBB", "->", "getSymbol" ]

[ "idx", ")", ";" ]

[ "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$" ]

[ "(", ")", ",", "FullDestReg", ")", ";" ]

[ "MachineInstr", "&", "LoHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "AMDGPU", "::", "sub1", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "AMDGPU", "::", "sub1", ",", "Src1SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "MachineInstr", "&", "HiHalf", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg" ]

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "use", "(", "reg", ":", "SI", "DIRFLAG_REG", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "_", "_", "a", "}", ";" ]

[ "return", "(", "int64x1_t", ")", "{" ]

[ "(", "ior", "(", "match_test", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

[ "(", ")", ")", ";" ]

[ "bool", "needsQueuePtr", "(", "const", "Constant", "*", "C", ",", "Function", "&", "Fn", ")", "{", "bool", "IsNonEntryFunc", "=", "!", "AMDGPU", "::", "isEntryFunctionCC", "(", "Fn", ".", "getCallingConv" ]

[ "<NUM_LIT>", "]", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[" ]

[ "(", ")", ";" ]

[ "return", "isEntryFunction", "(", ")", "||", "isChainFunction" ]

[ "(", ")", ",", "RetAddrFI", ",", "MachinePointerInfo", "(", ")", ")", ";" ]

[ "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "const", "X86RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode" ]

[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "reg", ":", "BFP", "FPR4_REGNUM", ")", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "GPR0_REGNUM", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel" ]

[ "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]

[ "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";" ]

[ "]", ")" ]

[ "(", "define_mode_iterator", "TI2", "[", "TI", "PTI" ]

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "Entry", ".", "Node", "=", "N", "->", "getOperand", "(", "i", ")", ";" ]

[ "static", "TargetLowering", "::", "ArgListTy", "getDivRemArgList", "(", "const", "SDNode", "*", "N", ",", "LLVMContext", "*", "Context", ",", "const", "ARMSubtarget", "*", "Subtarget", ")", "{", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SDIVREM", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "UDIVREM", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SREM", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "UREM", ")", "&&", "<STR_LIT>", "Unhandled Opcode in getDivRemArgList", "<STR_LIT>", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SDIVREM", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SREM", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "Context", ")", ";" ]

[ "::", "AddrBaseReg", ")", ";" ]

[ "return", "MI", "->", "getOperand", "(", "AddrOffset", "+", "X86" ]

[ "}" ]

[ "Value", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "~", "Value", "&", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";" ]

[ "static", "void", "epiphany_override_options", "(", "void", ")", "{", "if", "(", "epiphany_stack_offset", "<", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "%<stack_offset%> must be at least 4", "<STR_LIT>", ")", ";", "if", "(", "epiphany_stack_offset", "&", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "%<stack_offset%> must be a multiple of 4", "<STR_LIT>", ")", ";", "epiphany_stack_offset", "=", "(", "epiphany_stack_offset", "+", "<NUM_LIT>", ")", "&", "-", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_SOFT_CMPSF", ")", "flag_finite_math_only", "=", "<NUM_LIT>", ";", "epiphany_init", "(", ")", ";", "}" ]

[ "Fix", "up", "invalid", "option", "settings", "." ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "nzcv", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psrlw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(" ]

[ "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "ssub_3", ",", "MVT", "::", "i32", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";" ]

[ "IdxOr", ")", ";" ]

[ "if", "(", "auto", "IdxOr", "=", "getNoteSectionIdx", "(", ")", ")", "return", "getELFFile", "(", ")", ".", "getSection", "(", "*" ]

[ "&&", "isTargetzOS", "(", ")", ")", ";" ]

[ "bool", "isTargetXPLINK64", "(", ")", "const", "{", "return", "(", "isTargetGOFF", "(", ")" ]

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "return", "true", ";" ]

[ "bool", "X86TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CalleeCC", "=", "CI", "->", "getCallingConv", "(", ")", ";", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";" ]

[ "else", "if", "(", "code", "==", "GE", ")", "{" ]

[ "if", "(", "is_near", ")", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", "qbbs\\t%%l3, %%1, %d\\n\\t", "<STR_LIT>", ",", "regop_sign_bit_pos", ")", ";", "else", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", "qbbc\\t.+8, %%1, %d\\n\\t", "<STR_LIT>", "<STR_LIT>", "jmp\\t%%%%label(%%l3)", "<STR_LIT>", ",", "regop_sign_bit_pos", ")", ";", "}" ]

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "IBM128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_TRUNC_TF", ")" ]

[ ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "<STR_LIT>" ]

[ "(", "define_attr" ]

[ "}" ]

[ "class", "FixedCmpBranchRRFc", "<", "CondVariant", "V", ",", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstRRFc", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "cls", ":", "$", "R1", ",", "cls", ":", "$", "R2", ")", ",", "mnemonic", "#", "V", ".", "suffix", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "isAsmParserOnly", "=", "V", ".", "alternate", ";", "let", "AsmVariantName", "=", "V", ".", "asmvariant", ";", "let", "M3", "=", "V", ".", "ccmask", ";" ]

[ "}" ]

[ "if", "(", "lowest_bit_set", "<", "<NUM_LIT>", ")", "{", "lo", "=", "(", "low_bits", ">>", "lowest_bit_set", ")", "<<", "shift", ";", "hi", "=", "(", "(", "high_bits", "<<", "(", "<NUM_LIT>", "-", "lowest_bit_set", ")", ")", "<<", "shift", ")", ";", "}", "else", "{", "lo", "=", "<NUM_LIT>", ";", "hi", "=", "(", "(", "high_bits", ">>", "(", "lowest_bit_set", "-", "<NUM_LIT>", ")", ")", "<<", "shift", ")", ";" ]

[ "}" ]

[ "case", "ISD", "::", "ATOMIC_LOAD", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Untyped", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "Results", ".", "push_back", "(", "lowerGR128ToI128", "(", "DAG", ",", "Res", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "ATOMIC_STORE", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "if", "(", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Res", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Res", ")", ",", "<NUM_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ")", ";", "break", ";", "}", "case", "ISD", "::", "ATOMIC_CMP_SWAP_WITH_SUCCESS", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Untyped", ",", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "SDValue", "Success", "=", "emitSETCC", "(", "DAG", ",", "DL", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Success", "=", "DAG", ".", "getZExtOrTrunc", "(", "Success", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "lowerGR128ToI128", "(", "DAG", ",", "Res", ")", ")", ";", "Results", ".", "push_back", "(", "Success", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected node to lower", "<STR_LIT>", ")", ";", "}" ]

[ ")", "]", ")" ]

[ "(", "define_mode_attr", "vi128_jr_r", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>" ]

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]

[ "static", "const", "char", "*", "invalid_arg_for_unprototyped_fn", "(", "const_tree", "typelist", ",", "const_tree", "funcdecl", ",", "const_tree", "val", ")", "{", "return", "(", "!", "rs6000_darwin64_abi", "&&", "typelist", "==", "<NUM_LIT>", "&&", "VECTOR_TYPE_P", "(", "TREE_TYPE", "(", "val", ")", ")", "&&", "(", "funcdecl", "==", "NULL_TREE", "||", "(", "TREE_CODE", "(", "funcdecl", ")", "==", "FUNCTION_DECL", "&&", "DECL_BUILT_IN_CLASS", "(", "funcdecl", ")", "!=", "BUILT_IN_MD", "&&", "!", "fndecl_built_in_p", "(", "funcdecl", ",", "BUILT_IN_CLASSIFY_TYPE", ")", ")", ")", ")", "?", "N_", "(", "<STR_LIT>", "AltiVec argument passed to unprototyped function", "<STR_LIT>", ")", ":", "NULL", ";", "}" ]

[ "Target", "hook", "for", "invalid_arg_for_unprototyped_fn", "." ]

[ "<FIXS>", "STI", ".", "setDefaultFeatures", "(", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "(", "<STR_LIT>", "+", "<STR_LIT>", "+", "ARM", "::", "getArchName", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "<FIXE>" ]

[ "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "Triple", "T", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "<BUGS>", "STI", ".", "setDefaultFeatures", "(", "<STR_LIT>", "<STR_LIT>", ",", "(", "<STR_LIT>", "+", "<STR_LIT>", "+", "ARM", "::", "getArchName", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "<BUGE>", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";" ]

[ "false", ";" ]

[ "assert", "(", "SrcVTy", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "Unexpected data type for Gather/Scatter", "<STR_LIT>", ")", ";", "unsigned", "VF", "=", "SrcVTy", "->", "getVectorNumElements", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "PtrTy", "&&", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ")", ";", "assert", "(", "PtrTy", "&&", "<STR_LIT>", "Unexpected type for Ptr argument", "<STR_LIT>", ")", ";", "unsigned", "AddressSpace", "=", "PtrTy", "->", "getAddressSpace", "(", ")", ";", "bool", "Scalarize", "=" ]

[ "Dt", ",", "<STR_LIT>", ")", ",", "v8i8", ",", "OpNode", ">", "{" ]

[ "def", "v8i8", ":", "N2VDSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShRFrm", ",", "itin", ",", "shr_imm8", ",", "OpcodeStr", ",", "!", "strconcat", "(" ]

[ "}" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{" ]

[ "def", "v1i64_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "FPR64Op", ",", "FPR32Op", ",", "V128", ",", "VectorIndexS", "," ]

[ ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "<FIXS>", "AMDGPUAsmParser", "::", "parseRegOrImmWithIntInputMods", "(", "OperandVector", "&", "Operands", ",", "bool", "AllowImm", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "sext", "<STR_LIT>", ")", "{", "<FIXE>" ]

[ "}", "OperandMatchResultTy", "<BUGS>", "AMDGPUAsmParser", "::", "parseRegOrImmWithIntInputMods", "(", "OperandVector", "&", "Operands", ",", "bool", "AllowImm", ")", "{", "<BUGE>", "bool", "Sext", "=", "false", ";", "<BUGS>", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", "sext", "<STR_LIT>", ")", "{", "<BUGE>", "Parser", ".", "Lex", "(", ")", ";", "Sext", "=", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{" ]

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC_FP", "CCFP_REGNUM", ")", ")", "]", ")", "]", "<STR_LIT>" ]

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_expandloadu_pd", "(", "_", "_", "m512d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_expandloaddf512_mask", "(", "(", "const", "_", "_", "v8df", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v8df", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "<FIXS>", "if", "(", "MemSize", ">", "maxSizeForAddrSpace", "(", "ST", ",", "AS", ",", "IsLoad", ")", ")", "<FIXE>" ]

[ "const", "LLT", "PtrTy", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "unsigned", "AS", "=", "PtrTy", ".", "getAddressSpace", "(", ")", ";", "<BUGS>", "if", "(", "MemSize", ">", "maxSizeForAddrSpace", "(", "AS", ",", "IsLoad", ")", ")", "<BUGE>", "return", "true", ";" ]

[ "ADDri", ":", "ARM", "::", "t2ADDri", ";" ]

[ "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "const", "ARMBaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ARMBaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", "This emitPrologue does not support Thumb1!", "<STR_LIT>", ")", ";", "bool", "isARM", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", "Align", ")", ";", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "<NUM_LIT>", ",", "GPRCS2Size", "=", "<NUM_LIT>", ",", "DPRCSSize", "=", "<NUM_LIT>", ";", "int", "FramePtrSpillFI", "=", "<NUM_LIT>", ";", "int", "D8SpillFI", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "ArgRegsSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "ARM", "::", "R4", ":", "case", "ARM", "::", "R5", ":", "case", "ARM", "::", "R6", ":", "case", "ARM", "::", "R7", ":", "case", "ARM", "::", "LR", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "R8", ":", "case", "ARM", "::", "R9", ":", "case", "ARM", "::", "R10", ":", "case", "ARM", "::", "R11", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "<NUM_LIT>", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "}", "break", ";", "default", ":", "if", "(", "Reg", "==", "ARM", "::", "D8", ")", "D8SpillFI", "=", "FI", ";", "if", "(", "Reg", "<", "ARM", "::", "D8", "||", "Reg", ">=", "ARM", "::", "D8", "+", "AFI", "->", "getNumAlignedDPRCS2Regs", "(", ")", ")", "{", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "GPRCS1Size", ">", "<NUM_LIT>", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::" ]

[ ";" ]

[ "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "*", "<NUM_LIT>" ]

[ "}" ]

[ "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_127Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "<FIXS>", ":", "SelectionDAGISel", "(", "ID", ",", "*", "TM", ",", "OptLevel", ")", "{", "<FIXE>" ]

[ "AMDGPUDAGToDAGISel", "::", "AMDGPUDAGToDAGISel", "(", "TargetMachine", "*", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "<BUGS>", ":", "SelectionDAGISel", "(", "*", "TM", ",", "OptLevel", ")", "{", "<BUGE>", "EnableLateStructurizeCFG", "=", "AMDGPUTargetMachine", "::", "EnableLateStructurizeCFG", ";", "}" ]

[ "inline", "bool", "s390_restore_gpr_p", "(", "int", "regno", ")", "{", "return", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", "&&", "regno", ">=", "cfun_frame_layout", ".", "first_restore_gpr", "&&", "regno", "<=", "cfun_frame_layout", ".", "last_restore_gpr", ")", ";", "}" ]

[ "Return", "TRUE", "if", "GPR", "REGNO", "is", "supposed", "to", "be", "restored", "in", "the", "function", "epilogue", "." ]

[ "const", "MCFixupKindInfo", "&", "XtensaAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", "fixup_xtensa_ldst_imm4_scale2", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_xtensa_jump_target", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "fixup_xtensa_cond_branch12_target", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}" ]

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "(", "EXTRACT_SUBREG", "(", "CMPW", "$", "s1", ",", "$", "s2", ")", ",", "sub_gt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i1", "(", "setcc", "i32", ":", "$", "s1", ",", "i32", ":", "$", "s2", ",", "SETGT", ")", ")", "," ]

[ ")", "]" ]

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vminub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "FeatureBitset", "RealCallerBits", "=", "CallerBits", "&", "~", "InlineFeatureIgnoreList", ";", "FeatureBitset", "RealCalleeBits", "=", "CalleeBits", "&", "~", "InlineFeatureIgnoreList", ";", "return", "(", "(", "RealCallerBits", "&", "RealCalleeBits", ")", "==", "RealCalleeBits", ")", ";" ]

[ "def", "addsub_imm8_opt_lsl_i64", ":", "imm8_opt_lsl", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "SVEAddSubImmOperand64", ",", "[", "{" ]

[ "}", "]", ">", ";", "def", "addsub_imm8_opt_lsl_i8", ":", "imm8_opt_lsl", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "SVEAddSubImmOperand8", ",", "[", "{", "return", "AArch64_AM", ":", ":", "isSVEAddSubImm", "<", "int8_t", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "addsub_imm8_opt_lsl_i16", ":", "imm8_opt_lsl", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "SVEAddSubImmOperand16", ",", "[", "{", "return", "AArch64_AM", ":", ":", "isSVEAddSubImm", "<", "int16_t", ">", "(", "Imm", ")", ";", "}", "]", ">", ";", "def", "addsub_imm8_opt_lsl_i32", ":", "imm8_opt_lsl", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "SVEAddSubImmOperand32", ",", "[", "{", "return", "AArch64_AM", ":", ":", "isSVEAddSubImm", "<", "int32_t", ">", "(", "Imm", ")", ";", "}", "]", ">", ";" ]

[ "}" ]

[ "def", "KryoWrite_1cyc_XY_63_1ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg32", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg32", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Reg64", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg64", ")", ".", "addReg", "(", "Reg64", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "def", "ICXWriteGatherEVEX2", ":", "SchedWriteRes", "<", "[", "ICXPort0", ",", "ICXPort23", ",", "ICXPort015", ",", "ICXPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "b", ",", "int", "const", "_", "_", "c", ")", "{" ]

[ "vqdmull_high_laneq_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>" ]

[ ")", ";" ]

[ "if", "(", "!", "MI", "||", "TII", "->", "isZeroCost", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "NoHazard", ";", "if", "(", "!", "Resources", "->", "canReserveResources", "(", "*", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** Hazard in cycle ", "<STR_LIT>", "<<", "PacketNum", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "HazardType", "RetVal", "=", "Hazard", ";", "if", "(", "TII", "->", "mayBeNewStore", "(", "*", "MI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "RegDefs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", "==", "<NUM_LIT>", ")", "return", "Hazard", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "TII", "->", "getDotNewOp", "(", "*", "MI", ")", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "if", "(", "Resources", "->", "canReserveResources", "(", "*", "NewMI", ")", ")", "RetVal", "=", "NoHazard", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** Try .new version? ", "<STR_LIT>", "<<", "(", "RetVal", "==", "NoHazard", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "MF", "->", "DeleteMachineInstr", "(", "NewMI" ]