Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";" ]

[ "<NUM_LIT>", "-", "i", ")", ";" ]

[ "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "NumBytes", "-" ]

[ "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_andhi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

[ "<FIXS>", "+", "set_src_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "mode", ",", "speed", ")", "+", "set_src_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "mode", ",", "speed", ")", ")", ";", "<FIXE>" ]

[ "{", "cost", "=", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "*", "total", "=", "(", "COSTS_N_INSNS", "(", "cost", ")", "<BUGS>", "+", "set_src_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "speed", ")", "+", "set_src_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "speed", ")", ")", ";", "<BUGE>", "return", "true", ";", "}" ]

[ ")", "!=", "-", "<NUM_LIT>", ")", "{" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "Op", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMIMG", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMTBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMUBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

[ ";" ]

[ "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "InitMSP430MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";", "return", "X" ]

[ ";" ]

[ "def", "A2_addsp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>" ]

[ "if", "(", "libname", "&&", "GET_CODE", "(", "libname", ")", "==", "SYMBOL_REF", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", " libname=%s", "<STR_LIT>", ",", "XSTR", "(", "libname", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "void", "frv_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", ",", "tree", "fndecl", ",", "int", "incoming", ")", "{", "*", "cum", "=", "FIRST_ARG_REGNUM", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\ninit_cumulative_args:", "<STR_LIT>", ")", ";", "if", "(", "!", "fndecl", "&&", "fntype", ")", "fputs", "(", "<STR_LIT>", " indirect", "<STR_LIT>", ",", "stderr", ")", ";", "if", "(", "incoming", ")", "fputs", "(", "<STR_LIT>", " incoming", "<STR_LIT>", ",", "stderr", ")", ";", "if", "(", "fntype", ")", "{", "tree", "ret_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " return=%s,", "<STR_LIT>", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "ret_type", ")", ")", ")", ";", "}" ]

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_loadu_epi32", "(", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_loaddqusi128_mask", "(", "(", "_", "_", "v4si", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v4si", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "<STR_LIT>" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "QIHISI", "[", "(", "not", ":", "QIHISI", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "UNSPEC_ATOMIC", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t" ]

[ ">", ";" ]

[ "def", "DestructiveBinaryComm", ":", "DestructiveInstTypeEnum", "<", "<NUM_LIT>" ]

[ ";" ]

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm16", ":", "Operand", "<", "f16", ">", ",", "FPImmLeaf", "<", "f16", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP16Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>" ]

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_cmpgtp", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "}" ]

[ "bool", "Mips16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "return", "true", ";" ]

[ "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdn", ";" ]

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ ")", "]" ]

[ "[", "(", "unspec_volatile", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_CLFLUSHOPT" ]

[ "static", "tree", "s390_expand_overloaded_builtin", "(", "location_t", "loc", ",", "unsigned", "fcode", ",", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", ",", "tree", "return_type", ")", "{", "switch", "(", "fcode", ")", "{", "case", "S390_OVERLOADED_BUILTIN_s390_vec_step", ":", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ")", "!=", "VECTOR_TYPE", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", "builtin vec_step can only be used on vector types.", "<STR_LIT>", ")", ";", "return", "error_mark_node", ";", "}", "return", "build_int_cst", "(", "NULL_TREE", ",", "TYPE_VECTOR_SUBPARTS", "(", "TREE_TYPE", "(", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ")", ")", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_xl", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_xld2", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_xlw4", ":", "return", "build2", "(", "MEM_REF", ",", "return_type", ",", "fold_build_pointer_plus", "(", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ",", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ",", "build_int_cst", "(", "TREE_TYPE", "(", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ",", "<NUM_LIT>", ")", ")", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_xst", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_xstd2", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_xstw4", ":", "return", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ",", "build1", "(", "INDIRECT_REF", ",", "TREE_TYPE", "(", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ",", "fold_build_pointer_plus", "(", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ",", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ")", ",", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_load_pair", ":", "return", "build_constructor_va", "(", "return_type", ",", "<NUM_LIT>", ",", "NULL_TREE", ",", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ",", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]

[ "Expand", "builtins", "which", "can", "directly", "be", "mapped", "to", "tree", "expressions", ".", "LOC", "-", "location", "information", "FCODE", "-", "function", "code", "of", "the", "builtin", "ARGLIST", "-", "value", "supposed", "to", "be", "passed", "as", "arguments", "RETURN-TYPE", "-", "expected", "return", "type", "of", "the", "builtin" ]

[ "static", "rtx", "c6x_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "->", "count", ">=", "cum", "->", "nregs", ")", "return", "NULL_RTX", ";", "if", "(", "type", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TARGET_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "argument_registers", "[", "cum", "->", "count", "]", "+", "<NUM_LIT>", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "argument_registers", "[", "cum", "->", "count", "]", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg1", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "vec", ")", ";", "}", "}", "}", "return", "gen_rtx_REG", "(", "mode", ",", "argument_registers", "[", "cum", "->", "count", "]", ")", ";", "}" ]

[ "Implements", "the", "macro", "FUNCTION_ARG", "defined", "in", "c6x.h", "." ]

[ "bool", "isValid", "(", ")", "{", "return", "isFIBase", "(", ")", "||", "(", "isRegBase", "(", ")", "&&", "getReg", "(", ")", "!=", "<NUM_LIT>", ")", ";", "}" ]

[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]

[ ",", "d", ">", ",", "Sched", "<", "[", "sched", "]", ">", ";" ]

[ "def", "r", ":", "I", "<", "opc", ",", "MRMSrcReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]" ]

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "label_ref", ":", "DI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_CASESI", ")", ")", ")", "]" ]

[ "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vfmaddsubps128_mask3", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_" ]

[ "<FIXS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "size", ";", "i", "++", ")", "parts", "[", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operand", ")", "+", "i", ")", ";", "<FIXE>", "<FIXS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "size", ";", "i", "++", ")", "parts", "[", "i", "]", "=", "adjust_address", "(", "operand", ",", "SImode", ",", "<NUM_LIT>", "*", "i", ")", ";", "<FIXE>" ]

[ "split_di", "(", "&", "operand", ",", "<NUM_LIT>", ",", "&", "parts", "[", "<NUM_LIT>", "]", ",", "&", "parts", "[", "<NUM_LIT>", "]", ")", ";", "else", "{", "if", "(", "REG_P", "(", "operand", ")", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "<BUGS>", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "else", "if", "(", "offsettable_memref_p", "(", "operand", ")", ")", "{", "operand", "=", "adjust_address", "(", "operand", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "operand", ";", "<BUGS>", "parts", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operand", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "parts", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operand", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "else", "if", "(", "GET_CODE", "(", "operand", ")", "==", "CONST_DOUBLE", ")", "{" ]

[ "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ")", ";" ]

[ "_", "_", "inline__", "static", "unsigned", "long", "long", "sh_media_MADDS_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "unsigned", "long", "long", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "madds.l\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>" ]

[ ",", "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "EXAF", ":", "I", "<", "NoPre", ",", "<NUM_LIT>" ]

[ "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "else", "OutStreamer", ".", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutStreamer", "." ]

[ "static", "void", "emitSPUpdate", "(", "bool", "isARM", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "ARMBaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ")", "{", "if", "(", "isARM", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "ARM", "::", "SP", ",", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "ARM", "::", "SP", ",", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ",", "MIFlags", ")", ";", "}" ]

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_porf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "def", "STRH_POST", ":", "AI3ldstidx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "GPR", ":", "$", "Rt", ",", "addr_offset_none", ":", "$", "addr", ",", "am3offset", ":", "$", "offset", ")", ",", "IndexModePost", ",", "StMiscFrm", ",", "IIC_iStore_bh_ru", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR", ":", "$", "Rn_wb", ",", "(", "post_truncsti16", "GPR", ":", "$", "Rt", ",", "addr_offset_none", ":", "$", "addr", ",", "am3offset", ":", "$", "offset", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "<STR_LIT>", ",", "<STR_LIT>", ",", "opnode", ",", "sext", ",", "VPR64", ",", "v8i16", ",", "v8i8", ">", ";" ]

[ "def", "_8h8b", ":", "NeonI_3VDL", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", "," ]

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "vector", "unsigned", "char", "_", "_", "xform1", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

[ "::", "amdgcn", ";" ]

[ "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple" ]

[ "}" ]

[ "bool", "HSAILRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";" ]

[ "->", "vecsize_mangle", "=", "'", "e", "'", ";" ]

[ "static", "int", "ix86_simd_clone_compute_vecsize_and_simdlen", "(", "struct", "cgraph_node", "*", "node", ",", "struct", "cgraph_simd_clone", "*", "clonei", ",", "tree", "base_type", ",", "int", "num", ",", "bool", "explicit_p", ")", "{", "int", "ret", "=", "<NUM_LIT>", ";", "if", "(", "clonei", "->", "simdlen", "&&", "(", "clonei", "->", "simdlen", "<", "<NUM_LIT>", "||", "clonei", "->", "simdlen", ">", "<NUM_LIT>", "||", "(", "clonei", "->", "simdlen", "&", "(", "clonei", "->", "simdlen", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", ")", "{", "if", "(", "explicit_p", ")", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", "unsupported simdlen %wd", "<STR_LIT>", ",", "clonei", "->", "simdlen", ".", "to_constant", "(", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "tree", "ret_type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "node", "->", "decl", ")", ")", ";", "if", "(", "TREE_CODE", "(", "ret_type", ")", "!=", "VOID_TYPE", ")", "switch", "(", "TYPE_MODE", "(", "ret_type", ")", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "ret_type", ")", ")", "break", ";", "default", ":", "if", "(", "explicit_p", ")", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", "unsupported return type %qT for simd", "<STR_LIT>", ",", "ret_type", ")", ";", "return", "<NUM_LIT>", ";", "}", "tree", "t", ";", "int", "i", ";", "tree", "type_arg_types", "=", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "node", "->", "decl", ")", ")", ";", "bool", "decl_arg_p", "=", "(", "node", "->", "definition", "||", "type_arg_types", "==", "NULL_TREE", ")", ";", "for", "(", "t", "=", "(", "decl_arg_p", "?", "DECL_ARGUMENTS", "(", "node", "->", "decl", ")", ":", "type_arg_types", ")", ",", "i", "=", "<NUM_LIT>", ";", "t", "&&", "t", "!=", "void_list_node", ";", "t", "=", "TREE_CHAIN", "(", "t", ")", ",", "i", "++", ")", "{", "tree", "arg_type", "=", "decl_arg_p", "?", "TREE_TYPE", "(", "t", ")", ":", "TREE_VALUE", "(", "t", ")", ";", "switch", "(", "TYPE_MODE", "(", "arg_type", ")", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "arg_type", ")", ")", "break", ";", "default", ":", "if", "(", "clonei", "->", "args", "[", "i", "]", ".", "arg_type", "==", "SIMD_CLONE_ARG_TYPE_UNIFORM", ")", "break", ";", "if", "(", "explicit_p", ")", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", "unsupported argument type %qT for simd", "<STR_LIT>", ",", "arg_type", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "!", "TREE_PUBLIC", "(", "node", "->", "decl", ")", "||", "!", "explicit_p", ")", "{", "if", "(", "TARGET_AVX512F", "&&", "TARGET_EVEX512", ")", "clonei" ]

[ "for", "(", "auto", "&", "MO", ":", "drop_begin", "(", "MI", ".", "operands", "(", ")", ")", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MO", ")", ")", "Ret", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";" ]

[ "MCInst", "Ret", ";", "Ret", ".", "setOpcode", "(", "OpCode", ")", ";" ]

[ ")", ";" ]

[ "assert", "(", "isMem", "(", "BDMem", ")", "&&", "<STR_LIT>", "Invalid operand type", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mem", ".", "Base", ")", ")", ";", "addExpr", "(", "Inst", ",", "Mem", ".", "Disp" ]

[ "false", ";" ]

[ "return", "Info", "?", "Info", "->", "has_vaddr", ":" ]

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

[ "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode0", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode0", ",", "op1", ")", ";" ]

[ "tree", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "rtx", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "rtx", "pat", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode2", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", "||", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode2", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode2", ",", "op0", ")", ";" ]

[ "getImm", "(", ")", ";" ]

[ "void", "AMDGPUInstPrinter", "::", "printOModSI", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", "." ]

[ "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "*", "RS", ",", "SlotIndexes", "*", "Indexes", ",", "LiveIntervals", "*", "LIS", ",", "bool", "SpillToPhysVGPRLane", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_SPILL_S1024_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S512_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S384_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S352_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S320_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S288_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S256_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S224_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S192_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S160_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S128_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S96_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S64_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S32_SAVE", ":", "return", "spillSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "Indexes", ",", "LIS", ",", "true", ",", "SpillToPhysVGPRLane", ")", ";", "case", "AMDGPU", "::", "SI_SPILL_S1024_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S512_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S384_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S352_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S320_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S288_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S256_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S224_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S192_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S160_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S128_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S96_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_S32_RESTORE", ":", "return", "restoreSGPR", "(", "MI", ",", "FI", ",", "RS", ",", "Indexes", ",", "LIS", ",", "true", ",", "SpillToPhysVGPRLane", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "not an SGPR spill instruction", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Special", "case", "of", "eliminateFrameIndex", "." ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "_", "C", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vfmaddsubps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_" ]

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "XIA_UPD", ":", "AXXI4", "<", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "pred", ":", "$", "p", ",", "dpr_reglist", ":", "$", "regs", ",", "variable_ops", ")", ",", "IndexModeUpd", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>" ]

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]

[ "DONE", "}", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "leu", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "}" ]

[ "}", "if", "(", "MI", "==", "Regions", "[", "I", "]", ".", "first", ")", "{", "if", "(", "Removing", ")", "Regions", "[", "I", "]", "=", "std", "::", "make_pair", "(", "std", "::", "next", "(", "MI", ")", ",", "Regions", "[", "I", "]", ".", "second", ")", ";", "else", "Regions", "[", "I", "]", "=", "std", "::", "make_pair", "(", "MachineBasicBlock", "::", "iterator", "(", "NewMI", ")", ",", "Regions", "[", "I", "]", ".", "second", ")", ";", "return", ";", "}", "if", "(", "Removing", "&&", "MI", "==", "Regions", "[", "I", "]", ".", "second", ")", "{", "Regions", "[", "I", "]", "=", "std", "::", "make_pair", "(", "Regions", "[", "I", "]", ".", "first", ",", "std", "::", "prev", "(", "MI", ")", ")", ";", "return", ";" ]

[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "vec_concat", ":", "V4SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "<FIXS>", "}", ";", "<FIXE>" ]

[ "void", "setSExtIdx", "(", "int", "V", ")", "{", "SExtIdx", "=", "V", ";", "}", "int", "getSExtIdx", "(", ")", "const", "{", "return", "SExtIdx", ";", "}", "<BUGS>", "}", "LdStPairFlags", ";", "<BUGE>", "struct", "AArch64LoadStoreOpt", ":", "public", "MachineFunctionPass", "{", "static", "char", "ID", ";" ]

[ "getReg", "(", ")", ")", ";" ]

[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "<NUM_LIT>", ";", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->" ]

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

[ "<FIXS>", "Register", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "<FIXE>" ]

[ "elsellvm_unreachable", "(", "<STR_LIT>", "Unexpected register class in CSRsViaCopy!", "<STR_LIT>", ")", ";", "<BUGS>", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "<BUGE>", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")" ]

[ ")", "]", ")", "]" ]

[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

[ "let", "accessSize", "=", "ByteAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

[ "return", "saved_size", ";" ]

[ "rtx", "insn", ";", "for", "(", "reg", "=", "LAST_IWMMXT_REGNUM", ";", "reg", ">=", "FIRST_IWMMXT_REGNUM", ";", "reg", "--", ")", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", "insn", "=", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "insn", "=", "gen_rtx_MEM", "(", "V2SImode", ",", "insn", ")", ";", "insn", "=", "emit_set_insn", "(", "insn", ",", "gen_rtx_REG", "(", "V2SImode", ",", "reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "saved_size", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_VFP", ")", "{", "start_reg", "=", "FIRST_VFP_REGNUM", ";", "for", "(", "reg", "=", "FIRST_VFP_REGNUM", ";", "reg", "<", "LAST_VFP_REGNUM", ";", "reg", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "!", "df_regs_ever_live_p", "(", "reg", ")", "||", "call_used_regs", "[", "reg", "]", ")", "&&", "(", "!", "df_regs_ever_live_p", "(", "reg", "+", "<NUM_LIT>", ")", "||", "call_used_regs", "[", "reg", "+", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "start_reg", "!=", "reg", ")", "saved_size", "+=", "vfp_emit_fstmd", "(", "start_reg", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "start_reg", "=", "reg", "+", "<NUM_LIT>", ";", "}", "}", "if", "(", "start_reg", "!=", "reg", ")", "saved_size", "+=", "vfp_emit_fstmd", "(", "start_reg", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "}" ]

[ ";" ]

[ "def", "J4_cmpgti_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]

[ "<FIXS>", "return", "Inst", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", "&&", "Inst", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ";", "<FIXE>" ]

[ "case", "X86", "::", "VMULSSrr", ":", "case", "X86", "::", "VMULSDZrr", ":", "case", "X86", "::", "VMULSSZrr", ":", "<BUGS>", "return", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "<BUGE>", "default", ":", "return", "false", ";", "}" ]

[ "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}" ]

[ "Returns", "the", "maximum", "memset", "/", "memcpy", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "the", "call", "." ]

[ "}" ]

[ "assert", "(", "Kind", "==", "KindImm", "&&", "<STR_LIT>", "Not an immediate", "<STR_LIT>", ")", ";", "return", "Imm", ";" ]

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

[ "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Skip", ",", "OffsetOfLoc", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "InlineAsmIdentifierInfo", "Info", ";", "SMLoc", "Start", "=", "Tok", ".", "getLoc", "(", ")", ",", "End", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";" ]

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "unsigned", "PPCFrameLowering", "::", "getTOCSaveOffset", "(", ")", "const", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "TOC save is not implemented on AIX yet.", "<STR_LIT>", ")", ";", "return", "TOCSaveOffset", ";" ]

[ "const", "Constant", "*", "C", "=", "IsAllOnes", "?", "Constant", "::", "getAllOnesValue", "(", "Ty", ")", ":" ]

[ "case", "X86", "::", "AVX512_FsFLD0SD", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "X86", "::", "FsFLD0SS", ":", "case", "X86", "::", "AVX512_FsFLD0SS", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "if", "(", "Ops", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "X86", "::", "TEST8rr", ":", "NewOpc", "=", "X86", "::", "CMP8ri", ";", "break", ";", "case", "X86", "::", "TEST16rr", ":", "NewOpc", "=", "X86", "::", "CMP16ri8", ";", "break", ";", "case", "X86", "::", "TEST32rr", ":", "NewOpc", "=", "X86", "::", "CMP32ri8", ";", "break", ";", "case", "X86", "::", "TEST64rr", ":", "NewOpc", "=", "X86", "::", "CMP64ri8", ";", "break", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "LoadMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ".", "getSubReg", "(", ")", ")", "return", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "X86", "::", "AddrNumOperands", ">", "MOs", ";", "switch", "(", "LoadMI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "MMX_SET0", ":", "case", "X86", "::", "V_SET0", ":", "case", "X86", "::", "V_SETALLONES", ":", "case", "X86", "::", "AVX2_SETALLONES", ":", "case", "X86", "::", "AVX1_SETALLONES", ":", "case", "X86", "::", "AVX_SET0", ":", "case", "X86", "::", "AVX512_128_SET0", ":", "case", "X86", "::", "AVX512_256_SET0", ":", "case", "X86", "::", "AVX512_512_SET0", ":", "case", "X86", "::", "AVX512_512_SETALLONES", ":", "case", "X86", "::", "FsFLD0SD", ":", "case", "X86", "::", "AVX512_FsFLD0SD", ":", "case", "X86", "::", "FsFLD0SS", ":", "case", "X86", "::", "AVX512_FsFLD0SS", ":", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Kernel", ")", "return", "nullptr", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "PICBase", "=", "X86", "::", "RIP", ";", "else", "return", "nullptr", ";", "}", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "Type", "*", "Ty", ";", "unsigned", "Opc", "=", "LoadMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "X86", "::", "FsFLD0SS", "||", "Opc", "==", "X86", "::", "AVX512_FsFLD0SS", ")", "Ty", "=", "Type", "::", "getFloatTy", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "X86", "::", "FsFLD0SD", "||", "Opc", "==", "X86", "::", "AVX512_FsFLD0SD", ")", "Ty", "=", "Type", "::", "getDoubleTy", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "X86", "::", "AVX512_512_SET0", "||", "Opc", "==", "X86", "::", "AVX512_512_SETALLONES", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Opc", "==", "X86", "::", "AVX2_SETALLONES", "||", "Opc", "==", "X86", "::", "AVX_SET0", "||", "Opc", "==", "X86", "::", "AVX512_256_SET0", "||", "Opc", "==", "X86", "::", "AVX1_SETALLONES", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Opc", "==", "X86", "::", "MMX_SET0", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "else", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "bool", "IsAllOnes", "=", "(", "Opc", "==", "X86", "::", "V_SETALLONES", "||", "Opc", "==", "X86", "::", "AVX2_SETALLONES", "||", "Opc", "==", "X86", "::", "AVX512_512_SETALLONES", "||", "Opc", "==", "X86", "::", "AVX1_SETALLONES", ")", ";" ]

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "toint", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "unsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "Acc", "=", "CreateSMLAD", "(", "WideLHS", ",", "WideRHS", ",", "Acc", ",", "RHSMul", "->", "Exchange", ",", "InsertAfter", ")", ";" ]

[ "if", "(", "!", "Acc", ")", "{", "Acc", "=", "MulCand", "->", "Root", ";", "continue", ";", "}", "Acc", "=", "Builder", ".", "CreateAdd", "(", "MulCand", "->", "Root", ",", "Acc", ")", ";", "InsertAfter", "=", "cast", "<", "Instruction", ">", "(", "Acc", ")", ";", "}", "if", "(", "!", "Acc", ")", "Acc", "=", "ConstantInt", "::", "get", "(", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "IntegerType", "*", "Ty", "=", "IntegerType", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "Pair", ":", "R", ".", "getMulPairs", "(", ")", ")", "{", "MulCandidate", "*", "LHSMul", "=", "Pair", ".", "first", ";", "MulCandidate", "*", "RHSMul", "=", "Pair", ".", "second", ";", "LoadInst", "*", "BaseLHS", "=", "LHSMul", "->", "getBaseLoad", "(", ")", ";", "LoadInst", "*", "BaseRHS", "=", "RHSMul", "->", "getBaseLoad", "(", ")", ";", "LoadInst", "*", "WideLHS", "=", "WideLoads", ".", "count", "(", "BaseLHS", ")", "?", "WideLoads", "[", "BaseLHS", "]", "->", "getLoad", "(", ")", ":", "CreateWideLoad", "(", "LHSMul", "->", "VecLd", ",", "Ty", ")", ";", "LoadInst", "*", "WideRHS", "=", "WideLoads", ".", "count", "(", "BaseRHS", ")", "?", "WideLoads", "[", "BaseRHS", "]", "->", "getLoad", "(", ")", ":", "CreateWideLoad", "(", "RHSMul", "->", "VecLd", ",", "Ty", ")", ";" ]

[ "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";" ]

[ "vst2q_s32", "(", "int32_t", "*", "_", "_", "a", ",", "int32x4x2_t", "val", ")", "{", "_", "_", "builtin_aarch64_simd_oi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv4si", "(", "_", "_", "o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv4si", "(", "_", "_", "o", ",", "(" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "reg", ":", "ALL2QA", "<NUM_LIT>", ")", "(", "mult", ":", "ALL2QA", "(", "reg", ":", "ALL2QA", "<NUM_LIT>", ")", "(", "reg", ":", "ALL2QA", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";" ]

[ "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "<NUM_LIT>", ";", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "<NUM_LIT>", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";" ]

[ "{" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CCXV", "CC_REG", ")", "(", "compare", ":", "CCXV", "(", "neg", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", ":", "DI", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_NEGV", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "reg", ":", "CCXV", "CC_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>" ]

[ "Result", ";" ]

[ "OperandMatchResultTy", "M68kAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "StartLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "auto", "Result", "=", "parseRegister", "(", "RegNo", ")", ";", "EndLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "return" ]

[ "<NUM_LIT>", ";" ]

[ "}", "if", "(", "sh_divsi3_libfunc", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "TARGET_DIVIDE_CALL_FP", ")", "sh_divsi3_libfunc", "=", "<STR_LIT>", "__sdivsi3_i4", "<STR_LIT>", ";", "else", "if", "(", "TARGET_DIVIDE_CALL_TABLE", ")", "sh_divsi3_libfunc", "=", "<STR_LIT>", "__sdivsi3_i4i", "<STR_LIT>", ";", "else", "sh_divsi3_libfunc", "=", "<STR_LIT>", "__sdivsi3", "<STR_LIT>", ";", "if", "(", "sh_branch_cost", "==", "-", "<NUM_LIT>", ")", "{", "sh_branch_cost", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "OPTION_SET_P", "(", "TARGET_ZDCBRANCH", ")", "&&", "TARGET_HARD_SH4", ")", "TARGET_ZDCBRANCH", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_FDPIC", "&&", "!", "flag_pic", ")", "flag_pic", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "VALID_REGISTER_P", "(", "regno", ")", ")", "sh_register_names", "[", "regno", "]", "[", "<NUM_LIT>", "]", "=", "'", "\\0", "'", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "ADDREGNAMES_SIZE", ";", "regno", "++", ")", "if", "(", "!", "VALID_REGISTER_P", "(", "ADDREGNAMES_REGNO", "(", "regno", ")", ")", ")", "sh_additional_register_names", "[", "regno", "]", "[", "<NUM_LIT>", "]", "=", "'", "\\0", "'", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_PREFERGOT", ")", "flag_no_function_cse", "=", "<NUM_LIT>", ";", "if", "(", "targetm", ".", "small_register_classes_for_mode_p", "(", "VOIDmode", ")", ")", "{", "if", "(", "!", "TARGET_HARD_SH4", "||", "flag_pic", ")", "flag_schedule_insns", "=", "<NUM_LIT>", ";", "else", "if", "(", "flag_exceptions", ")", "{", "if", "(", "flag_schedule_insns", "&&", "OPTION_SET_P", "(", "flag_schedule_insns", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "ignoring %<-fschedule-insns%> because of exception ", "<STR_LIT>", "<STR_LIT>", "handling bug", "<STR_LIT>", ")", ";", "flag_schedule_insns", "=" ]

[ "assert", "(", "Opc", "==", "ISD", "::", "SCALAR_TO_VECTOR", "&&", "NOps", "<", "NumVectorElts", ")", ";" ]

[ "case", "ISD", "::", "SUB", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i64", "||", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "break", ";", "return", "SelectADD_SUB_I64", "(", "N", ")", ";", "}", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "unsigned", "RegClassID", ";", "const", "AMDGPURegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumVectorElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "EltVT", ".", "bitsEq", "(", "MVT", "::", "i32", ")", ")", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "bool", "UseVReg", "=", "true", ";", "for", "(", "SDNode", "::", "use_iterator", "U", "=", "N", "->", "use_begin", "(", ")", ",", "E", "=", "SDNode", "::", "use_end", "(", ")", ";", "U", "!=", "E", ";", "++", "U", ")", "{", "if", "(", "!", "U", "->", "isMachineOpcode", "(", ")", ")", "{", "continue", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "getOperandRegClass", "(", "*", "U", ",", "U", ".", "getOperandNo", "(", ")", ")", ";", "if", "(", "!", "RC", ")", "{", "continue", ";", "}", "if", "(", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "TRI", ")", "->", "isSGPRClass", "(", "RC", ")", ")", "{", "UseVReg", "=", "false", ";", "}", "}", "switch", "(", "NumVectorElts", ")", "{", "case", "<NUM_LIT>", ":", "RegClassID", "=", "UseVReg", "?", "AMDGPU", "::", "VGPR_32RegClassID", ":", "AMDGPU", "::", "SReg_32RegClassID", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegClassID", "=", "UseVReg", "?", "AMDGPU", "::", "VReg_64RegClassID", ":", "AMDGPU", "::", "SReg_64RegClassID", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegClassID", "=", "UseVReg", "?", "AMDGPU", "::", "VReg_128RegClassID", ":", "AMDGPU", "::", "SReg_128RegClassID", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegClassID", "=", "UseVReg", "?", "AMDGPU", "::", "VReg_256RegClassID", ":", "AMDGPU", "::", "SReg_256RegClassID", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegClassID", "=", "UseVReg", "?", "AMDGPU", "::", "VReg_512RegClassID", ":", "AMDGPU", "::", "SReg_512RegClassID", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Do not know how to lower this BUILD_VECTOR", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "switch", "(", "NumVectorElts", ")", "{", "case", "<NUM_LIT>", ":", "RegClassID", "=", "AMDGPU", "::", "R600_Reg64RegClassID", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RegClassID", "=", "AMDGPU", "::", "R600_Reg128VerticalRegClassID", ";", "else", "RegClassID", "=", "AMDGPU", "::", "R600_Reg128RegClassID", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Do not know how to lower this BUILD_VECTOR", "<STR_LIT>", ")", ";", "}", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "if", "(", "NumVectorElts", "==", "<NUM_LIT>", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "AMDGPU", "::", "COPY_TO_REGCLASS", ",", "EltVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RegClass", ")", ";", "}", "assert", "(", "NumVectorElts", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Vectors with more than 16 elements not ", "<STR_LIT>", "<STR_LIT>", "supported yet", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ">", "RegSeqArgs", "(", "NumVectorElts", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "RegSeqArgs", "[", "<NUM_LIT>", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "bool", "IsRegSeq", "=", "true", ";", "unsigned", "NOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NOps", ";", "i", "++", ")", "{", "if", "(", "isa", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ")", "{", "IsRegSeq", "=", "false", ";", "break", ";", "}", "RegSeqArgs", "[", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "*", "i", ")", "]", "=", "N", "->", "getOperand", "(", "i", ")", ";", "RegSeqArgs", "[", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "*", "i", ")", "+", "<NUM_LIT>", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "TRI", "->", "getSubRegFromChannel", "(", "i", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "if", "(", "NOps", "!=", "NumVectorElts", ")", "{" ]

[ "<FIXS>", "#", "define", "DEBUG_TYPE", "<STR_LIT>", "si-debugger-insert-nops", "<STR_LIT>", "#", "define", "PASS_NAME", "<STR_LIT>", "SI Debugger Insert Nops", "<STR_LIT>", "<FIXE>", "<FIXS>", "class", "SIDebuggerInsertNops", ":", "public", "MachineFunctionPass", "{", "<FIXE>", "<FIXS>", "SIDebuggerInsertNops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "}", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineModuleInfo.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "#", "define", "DEBUG_TYPE", "<STR_LIT>", "si-insert-nops", "<STR_LIT>", "#", "define", "PASS_NAME", "<STR_LIT>", "SI Insert Nops", "<STR_LIT>", "<BUGE>", "namespace", "{", "<BUGS>", "class", "SIInsertNops", ":", "public", "MachineFunctionPass", "{", "<BUGE>", "public", ":", "static", "char", "ID", ";", "<BUGS>", "SIInsertNops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "}", "<BUGE>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "PASS_NAME", ";", "}", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", ";" ]

[ "bool", "mips_linked_madd_p", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "enum", "attr_accum_in", "accum_in", ";", "int", "accum_in_opnum", ";", "rtx", "accum_in_op", ";", "if", "(", "recog_memoized", "(", "in_insn", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "accum_in", "=", "get_attr_accum_in", "(", "in_insn", ")", ";", "if", "(", "accum_in", "==", "ACCUM_IN_NONE", ")", "return", "false", ";", "accum_in_opnum", "=", "accum_in", "-", "ACCUM_IN_0", ";", "extract_insn", "(", "in_insn", ")", ";", "gcc_assert", "(", "accum_in_opnum", "<", "recog_data", ".", "n_operands", ")", ";", "accum_in_op", "=", "recog_data", ".", "operand", "[", "accum_in_opnum", "]", ";", "return", "reg_set_p", "(", "accum_in_op", ",", "out_insn", ")", ";", "}" ]

[ "Return", "true", "if", "INSN", "is", "a", "multiply-add", "or", "multiply-subtract", "instruction", "and", "PREV", "assigns", "to", "the", "accumulator", "operand", "." ]

[ "U", ",", "_", "_", "m256d", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_expand_pd", "(", "_", "_", "mmask8", "_", "_" ]

[ ")", ";" ]

[ "unsigned", "PPC", "::", "getVSPLTImmediate", "(", "SDNode", "*", "N", ",", "unsigned", "EltSize", ")", "{", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "assert", "(", "isSplatShuffleMask", "(", "SVOp", ",", "EltSize", ")" ]

[ ";" ]

[ "StringRef", "getDeviceName", "(", ")", "const", "{", "return", "DevName" ]

[ "(", "ctz", ":", "SWI48", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "compare", ":", "CCC", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "bool", "ARMTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "llvm", "::", "abs64", "(", "Imm", ")", ")", "!=", "-", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "llvm", "::", "abs64", "(", "Imm", ")", ")", "!=", "-", "<NUM_LIT>", ";", "return", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ";", "}" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to", "materialize", "the", "immediate", "into", "a", "register", "." ]

[ "<FIXS>", "EVEX", ",", "VVVV", ",", "EVEX_CD8", "_", ".", "EltSize", ",", "CD8VT1", ">", ",", "Sched", "[", "WriteVecInsert", ".", "Folded", ",", "WriteVecInsert", ".", "ReadAfterFold", "]", ">", ";", "<FIXE>" ]

[ "OpcodeStr", "#", "<STR_LIT>", ",", "[", "(", "set", "_", ".", "RC", ":", "$", "dst", ",", "(", "_", ".", "VT", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "(", "LdFrag", "addr", ":", "$", "src2", ")", ",", "immoperator", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_CD8", "_", ".", "EltSize", ",", "CD8VT1", ">", ",", "Sched", "[", "WriteVecInsert", ".", "Folded", ",", "WriteVecInsert", ".", "ReadAfterFold", "]", ">", ";", "<BUGE>", "}", "multiclass", "avx512_insert_elt_bw", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "OpcodeStr", ",", "SDNode", "OpNode", "," ]

[ "=", "<NUM_LIT>", ";" ]

[ "def", "L4_sub_memopw_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u30_2Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_7186d325", ",", "TypeV4LDST", ">", ",", "Enc_226535", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

[ "dag", "ZELi16", "=", "(", "i32", "(", "zextloadi16", "xoaddr", ":", "$", "src", ")", ")", ";" ]

[ "dag", "ZELi8", "=", "(", "i32", "(", "zextloadi8", "xoaddr", ":", "$", "src", ")", ")", ";", "dag", "ZELi8i64", "=", "(", "i64", "(", "zextloadi8", "xoaddr", ":", "$", "src", ")", ")", ";", "dag", "SELi8", "=", "(", "i32", "(", "sext_inreg", "(", "extloadi8", "xoaddr", ":", "$", "src", ")", ",", "i8", ")", ")", ";", "dag", "SELi8i64", "=", "(", "i64", "(", "sext_inreg", "(", "extloadi8", "xoaddr", ":", "$", "src", ")", ",", "i8", ")", ")", ";", "dag", "Li16", "=", "(", "i32", "(", "extloadi16", "xoaddr", ":", "$", "src", ")", ")", ";" ]

[ "<FIXS>", "[", "(", "set", "GR16", ":", "$", "dst", ",", "imm", ":", "$", "src", ")", "]", ",", "IIC_MOV", ">", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "GR32", ":", "$", "dst", ",", "imm", ":", "$", "src", ")", "]", ",", "IIC_MOV", ">", ",", "OpSize32", ";", "<FIXE>" ]

[ "[", "(", "set", "GR8", ":", "$", "dst", ",", "imm", ":", "$", "src", ")", "]", ",", "IIC_MOV", ">", ";", "def", "MOV16ri", ":", "Ii16", "<NUM_LIT>", ",", "AddRegFrm", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "i16imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "GR16", ":", "$", "dst", ",", "imm", ":", "$", "src", ")", "]", ",", "IIC_MOV", ">", ",", "OpSize", ";", "<BUGE>", "def", "MOV32ri", ":", "Ii32", "<NUM_LIT>", ",", "AddRegFrm", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "GR32", ":", "$", "dst", ",", "imm", ":", "$", "src", ")", "]", ",", "IIC_MOV", ">", ",", "OpSize16", ";", "<BUGE>", "def", "MOV64ri", ":", "RIi64", "<NUM_LIT>", ",", "AddRegFrm", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "i64imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "imm", ":", "$", "src", ")", "]", ",", "IIC_MOV", ">", ";" ]

[ "}" ]

[ "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", ",", "M", ".", "getNode", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "M", ")", ";" ]

[ "SL", ",", "VT", ")", ";" ]

[ "assert", "(", "!", "VT", ".", "isVector", "(", ")", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FADD", ")", "{", "SDValue", "A", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "A", "==", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "FusedOp", "=", "getFusedOpcode", "(", "DAG", ",", "N", ",", "LHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "FusedOp", "!=", "<NUM_LIT>", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "FusedOp", ",", "SL", ",", "VT", ",", "A", ",", "Two", ",", "RHS", ")", ";", "}", "}", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FADD", ")", "{", "SDValue", "A", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "FusedOp", "=", "getFusedOpcode", "(", "DAG", ",", "N", ",", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "FusedOp", "!=", "<NUM_LIT>", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", "," ]

[ "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "<NUM_LIT>", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "MVT", "::", "v4i64", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "IsExt", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "FirstTblReg", "+", "NumVecs", ")", ")", ";", "Ops", ".", "push_back", "(", "getAL", "(", "CurDAG", ")", ")", ";" ]

[ "break", ";" ]

[ "BI", "!=", "BE", ";", "++", "BI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "BI", "->", "end", "(", ")", ";", "MBBI", "!=", "BI", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "PPC", "::", "FP", ":", "MO", ".", "setReg", "(", "FPReg", ")", ";" ]

[ "}" ]

[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeSystemZTarget", "(", ")", "{", "RegisterTargetMachine", "<", "SystemZTargetMachine", ">", "X", "(", "getTheSystemZTarget", "(", ")", ")", ";" ]

[ "TargetLowering", "::", "ConstraintType", "MSP430TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "r", "'", ":", "return", "C_RegisterClass", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isSolo", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GOSP", "]", ";", "let", "Defs", "=", "[", "GOSP", ",", "PC", "]", ";", "let", "hasSideEffects", "=" ]

[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

[ "<FIXS>", ":", "(", "TARGET_64BIT", "?", "CODE_FOR_sse2_maskmovdqu_rex64", ":", "CODE_FOR_sse2_maskmovdqu", ")", ")", ";", "<FIXE>" ]

[ "case", "IX86_BUILTIN_MASKMOVDQU", ":", "icode", "=", "(", "fcode", "==", "IX86_BUILTIN_MASKMOVQ", "?", "(", "TARGET_64BIT", "?", "CODE_FOR_mmx_maskmovq_rex", ":", "CODE_FOR_mmx_maskmovq", ")", "<BUGS>", ":", "CODE_FOR_sse2_maskmovdqu", ")", ";", "<BUGE>", "arg1", "=", "TREE_VALUE", "(", "arglist", ")", ";", "arg2", "=", "TREE_VALUE", "(", "TREE_CHAIN", "(", "arglist", ")", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "data", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]