Datasets:

---

docz1105

/

ComBack_Plus_Plus

like 0

[ ")", ";" ]

[ "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU" ]

[ "i64imm", ")", ";" ]

[ "def", "VectorIndexH", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndexHOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops" ]

[ ")", ";" ]

[ "dwarfStream", "->", "flush", "(", ")", ";", "dwarfStream", "->", "releaseStream", "(" ]

[ "return", "Success", ";" ]

[ "unsigned", "Datasize", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", ";", "if", "(", "Datasize", ")", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "imm", ",", "<NUM_LIT>", ")", ")", "return", "Fail", ";", "}", "else", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR32spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "imm", ",", "<NUM_LIT>", ")", ")", "return", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";" ]

[ " - blocks: ", "<STR_LIT>", "<<", "MF", ".", "getNumBlockIDs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]

[ "assert", "(", "BB", "->", "getParent", "(", ")", "==", "&", "MF", "&&", "<STR_LIT>", "Basic block is not a child of the current function.\\n", "<STR_LIT>", ")", ";", "unsigned", "BBNum", "=", "BB", "->", "getNumber", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Adjust block:\\n", "<STR_LIT>", "<<", "<STR_LIT>", " - name: ", "<STR_LIT>", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", " - number: ", "<STR_LIT>", "<<", "BB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>", " - function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "<STR_LIT>" ]

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VI12HFBF_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VI12HFBF_AVX512VL", "(", "match_operand", ":", "VI12HFBF_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VI12HF_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VI12HF_AVX512VL", "(", "match_operand", ":", "VI12HF_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

[ "_", "m128i_u", "const", "*", "_", "_", "P", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_loadl_epi64", "(", "_" ]

[ "true", ";" ]

[ "bool", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "override", "{", "return" ]

[ ";" ]

[ "bool", "MOSPassConfig", "::", "addPreISel", "(", ")", "{", "return", "false" ]

[ "}" ]

[ "void", "llvm", "::", "valTypesFromMVTs", "(", "ArrayRef", "<", "MVT", ">", "In", ",", "SmallVectorImpl", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "&", "Out", ")", "{", "for", "(", "MVT", "Ty", ":", "In", ")", "Out", ".", "push_back", "(", "WebAssembly", "::", "toValType", "(", "Ty", ")", ")", ";" ]

[ ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]

[ "i32", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "Addr", ".", "getShift", "(", ")", ",", "true", ")", ";" ]

[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "getFI", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "ResultReg", ")", ";", "}", "if", "(", "RegisterOffsetNeedsLowering", ")", "{", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "ResultReg", "=", "emitAddSub_rx", "(", "true", ",", "MVT", "::", "i64", ",", "Addr", ".", "getReg", "(", ")", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "Addr", ".", "getExtendType", "(", ")", ",", "Addr", ".", "getShift", "(", ")", ")", ";", "else", "ResultReg", "=", "emitAddSub_rs", "(", "true", ",", "MVT", "::", "i64", ",", "Addr", ".", "getReg", "(", ")", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Addr", ".", "getShift", "(", ")", ")", ";", "}", "else", "{", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "ResultReg", "=", "emitLSL_ri", "(", "MVT", "::", "i64", ",", "MVT", "::" ]

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "BLEZ", ":", "MMRel", ",", "CBranchZero", "<", "<STR_LIT>", ",", "brtarget", ",", "setle", ",", "GPR32Opnd", ">", ",", "BGEZ_FM", "<" ]

[ ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "?", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "src", "}", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred" ]

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "R_FLAGS", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

[ "<FIXS>", "[", "]", ">", ",", "Sched", "[", "SchedWriteVecMoveLS", ".", "MMX", ".", "RM", "]", ">", ";", "<FIXE>" ]

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ",", "ForceDisassemble", "=", "<NUM_LIT>", ",", "hasSideEffects", "=", "<NUM_LIT>", ",", "mayLoad", "=", "<NUM_LIT>", "indef", "MMX_MOVD64to64rm", ":", "MMXRI", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "VR64", ":", "$", "dst", ")", ",", "(", "ins", "i64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", ",", "Sched", "[", "WriteLoad", "]", ">", ";", "<BUGE>" ]

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "<FIXS>", "EVT", "ExtVT", "=", "Src", ".", "getValueType", "(", ")", ";", "<FIXE>" ]

[ "SDValue", "Extend", ";", "if", "(", "SignedConv", ")", "{", "Arrange", "=", "DAG", ".", "getBitcast", "(", "IntermediateVT", ",", "Arrange", ")", ";", "<BUGS>", "EVT", "ExtVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "<BUGE>", "if", "(", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WideVT", ".", "getVectorElementType", "(", ")", ",", "IntermediateVT", ".", "getVectorNumElements", "(", ")", ")", ";" ]

[ "}" ]

[ "return", "AMDGPU", "::", "isInlinableLiteral64", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_INT16", ":", "return", "AMDGPU", "::", "isInlinableIntLiteral", "(", "Imm", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2INT16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2INT16", ":", "return", "AMDGPU", "::", "isInlinableIntLiteralV216", "(", "Imm", ")", ";", "case", "AMDGPU", "::", "OPERAND_REG_IMM_FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_FP16", ":", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "AMDGPU", "::", "isInlinableLiteral16", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "AMDGPU", "::", "OPERAND_REG_IMM_V2FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP16", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2FP16", ":", "{", "uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";", "return", "AMDGPU", "::", "isInlinableLiteralV216", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid bitwidth", "<STR_LIT>", ")", ";" ]

[ ")", ")", "{" ]

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SUB_U32", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "FuncInfo", "->", "FramePointerSaveIndex", ")", "{", "const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "isDeadObjectIndex", "(", "FI", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "SIMachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_READLANE_B32", ")", ",", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "Lane", ")", ";", "}", "unsigned", "ScratchExecCopy", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "const", "SIMachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(" ]

[ ")", ")", ")", "]" ]

[ "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

[ ">", "(", "False", ")", ";" ]

[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SetCC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "SetCC", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SETCC", ")", "||", "!", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "False", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "FalseTy", "=", "False", ".", "getValueType", "(", ")", ";", "if", "(", "!", "FalseTy", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode" ]

[ "<FIXS>", "return", ";", "<FIXE>" ]

[ "IsConditional", "=", "false", ";", "}", "else", "{", "EmitToStreamer", "(", "*", "OutStreamer", ",", "RetInst", ")", ";", "<BUGS>", "break", ";", "<BUGE>", "}", "MCSymbol", "*", "FallthroughLabel", ";" ]

[ "MI", ")", ";" ]

[ "if", "(", "Res", ")", "{", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "dpp8", ")", "==", "-", "<NUM_LIT>", ")", "break", ";", "if", "(", "convertDPP8Inst", "(", "MI", ")", "==", "MCDisassembler", "::", "Success", ")", "break", ";", "MI", "=", "MCInst", "(", ")", ";", "}", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP864", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", "&&", "convertDPP8Inst", "(", "MI", ")", "==", "MCDisassembler", "::", "Success", ")", "break", ";", "MI", "=", "MCInst", "(", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA1064", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureUnpackedD16VMem", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX80_UNPACKED64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureFmaMixInsts", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX9_DL64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX832", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableAMDGPU32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureGFX10_BEncoding", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX10_B32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX1032", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "<NUM_LIT>", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX864", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableAMDGPU64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX1064", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MAC_F32_e64_vi", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MAC_F32_e64_gfx6_gfx7", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MAC_F32_e64_gfx10", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MAC_F16_e64_vi", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_FMAC_F32_e64_vi", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_FMAC_F32_e64_gfx10", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_FMAC_F16_e64_gfx10", ")", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ",", "AMDGPU", "::", "OpName", "::", "src2_modifiers", ")", ";", "}", "if", "(", "Res", "&&", "(", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "int", "VAddr0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "vaddr0", ")", ";", "int", "RsrcIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "unsigned", "NSAArgs", "=", "RsrcIdx", "-", "VAddr0Idx", "-", "<NUM_LIT>", ";", "if", "(", "VAddr0Idx", ">=", "<NUM_LIT>", "&&", "NSAArgs", ">", "<NUM_LIT>", ")", "{", "unsigned", "NSAWords", "=", "(", "NSAArgs", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", "*", "NSAWords", ")", "{", "Res", "=", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NSAArgs", ";", "++", "i", ")", "{", "MI", ".", "insert", "(", "MI", ".", "begin", "(", ")", "+", "VAddr0Idx", "+", "<NUM_LIT>", "+", "i", ",", "decodeOperand_VGPR_32", "(", "Bytes", "[", "i", "]", ")", ")", ";", "}", "Bytes", "=", "Bytes", ".", "slice", "(", "<NUM_LIT>", "*", "NSAWords", ")", ";", "}", "}", "if", "(", "Res", ")", "Res", "=", "convertMIMGInst", "(" ]

[ ",", "getRegisterName", ")", ";" ]

[ "printInstruction", "(", "MI", ",", "OS", ")", ";", "if", "(", "CommentStream", ")", "{", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "EmitAnyX86InstComments", "(", "MI", ",", "*", "CommentStream" ]

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

[ "def", "ICXWriteResGroup14", ":", "SchedWriteRes", "<", "[", "ICXPort05", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "GPRRegClass", ";" ]

[ "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i16", "&&", "VT", "!=", "MVT", "::", "i8", "&&", "VT", "!=", "MVT", "::", "i1", ")", "return", "<NUM_LIT>", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2MOVi16", ":", "ARM", "::", "MOVi16", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "ARM", "::", "rGPRRegClass", ":", "&", "ARM", "::", "GPRRegClass", ";", "Register", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ":", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2MVNi", ":", "ARM", "::", "MVNi", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "ARM", "::", "rGPRRegClass", ":", "&", "ARM", "::" ]

[ "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";" ]

[ "if", "(", "F", ".", "isDeclarationForLinker", "(", ")", "&&", "!", "F", ".", "isIntrinsic", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Results", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Params", ";", "ComputeSignatureVTs", "(", "F", ",", "TM", ",", "Params", ",", "Results", ")", ";", "getTargetStreamer", "(", ")", "->", "emitIndirectFunctionType", "(", "F", ".", "getName", "(", ")", ",", "Params", ",", "Results", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{" ]

[ "f64", ":", "$", "Rn", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "(", "to_int", "(", "round", "f64", ":", "$", "Rn", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "INST", "#", "UXDr", ")" ]

[ "}" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "rnzcond", "(", "reg", ":", "NZUSE", "CRIS_CC0_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "<", "MODE", ">", "mode", "=", "=", "CC_NZmode", "?", "<STR_LIT>", ":", "<STR_LIT>" ]

[ ")" ]

[ "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "<", "V_HALF", ">", "mode", ")", "emit_insn", "(", "gen_neon_vset_lane", "<", "V_half", ">", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "const0_rtx", ")", ")", "emit_insn", "(", "gen_neon_vqdmulh_lane", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "const0_rtx", ")" ]

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_subh_h16_sat_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

[ "if", "(", "ConvertResult", "&&", "!", "ConvertResult", "(", "Value", ")", ")", "{" ]

[ "AMDGPUAsmParser", "::", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseIntWithPrefix", "(", "const", "char", "*", "Prefix", ",", "OperandVector", "&", "Operands", ",", "enum", "AMDGPUOperand", "::", "ImmTy", "ImmTy", ",", "bool", "(", "*", "ConvertResult", ")", "(", "int64_t", "&", ")", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Value", "=", "<NUM_LIT>", ";", "AMDGPUAsmParser", "::", "OperandMatchResultTy", "Res", "=", "parseIntWithPrefix", "(", "Prefix", ",", "Value", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";" ]

[ "}", "]", ">", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]

[ "uint32_t", "enc", "=", "ARM64_AM", ":", ":", "getFP32Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";" ]

[ "static", "void", "cr16_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "enum", "cr16_addrtype", "addrtype", ";", "struct", "cr16_address", "address", ";", "addrtype", "=", "cr16_decompose_address", "(", "addr", ",", "&", "address", ",", "<NUM_LIT>", ",", "TRUE", ")", ";", "if", "(", "address", ".", "disp", "&&", "GET_CODE", "(", "address", ".", "disp", ")", "==", "UNSPEC", ")", "{", "debug_rtx", "(", "addr", ")", ";", "}", "switch", "(", "addrtype", ")", "{", "case", "CR16_REG_REL", ":", "if", "(", "address", ".", "disp", ")", "{", "if", "(", "GET_CODE", "(", "address", ".", "disp", ")", "==", "UNSPEC", ")", "cr16_print_operand", "(", "file", ",", "address", ".", "disp", ",", "<NUM_LIT>", ")", ";", "else", "output_addr_const", "(", "file", ",", "address", ".", "disp", ")", ";", "}", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "address", ".", "base", ")", "]", ")", ";", "break", ";", "case", "CR16_ABSOLUTE", ":", "if", "(", "address", ".", "disp", ")", "output_addr_const", "(", "file", ",", "address", ".", "disp", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "break", ";", "case", "CR16_INDEX_REGP_REL", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "[%s]", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "address", ".", "index", ")", "]", ")", ";", "case", "CR16_REGP_REL", ":", "if", "(", "address", ".", "disp", ")", "{", "if", "(", "GET_CODE", "(", "address", ".", "disp", ")", "==", "UNSPEC", ")", "cr16_print_operand", "(", "file", ",", "address", ".", "disp", ",", "<NUM_LIT>", ")", ";", "else", "output_addr_const", "(", "file", ",", "address", ".", "disp", ")", ";", "}", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s,%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "address", ".", "base", ")", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "REGNO", "(", "address", ".", "base", ")", "]", ")", ";", "break", ";", "default", ":", "debug_rtx", "(", "addr", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "flag_pic", "<", "NEAR_PIC", "&&", "address", ".", "code", "==", "<NUM_LIT>", ")", "{", "if", "(", "address", ".", "data", "==", "DM_FAR", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "@l", "<STR_LIT>", ")", ";", "else", "if", "(", "address", ".", "data", "==", "DM_DEFAULT", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "@m", "<STR_LIT>", ")", ";", "else", "if", "(", "address", ".", "data", "==", "DM_NEAR", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "@s", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "NEAR_PIC", "&&", "(", "address", ".", "code", "==", "<NUM_LIT>", ")", "&&", "(", "address", ".", "data", "==", "DM_FAR", "||", "address", ".", "data", "==", "DM_DEFAULT", "||", "address", ".", "data", "==", "DM_NEAR", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "@l", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "NEAR_PIC", "&&", "address", ".", "code", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "pic", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "NEAR_PIC", "&&", "address", ".", "code", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "@cpic", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "FAR_PIC", "&&", "address", ".", "code", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "GOT (%s)", "<STR_LIT>", ",", "reg_names", "[", "PIC_OFFSET_TABLE_REGNUM", "]", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "FAR_PIC", "&&", "address", ".", "code", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "@cGOT (%s)", "<STR_LIT>", ",", "reg_names", "[", "PIC_OFFSET_TABLE_REGNUM", "]", ")", ";", "}", "else", "if", "(", "flag_pic", "==", "FAR_PIC", "&&", "(", "address", ".", "data", "==", "DM_FAR", "||", "address", ".", "data", "==", "DM_DEFAULT", "||", "address", ".", "data", "==", "DM_NEAR", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "@GOT (%s)", "<STR_LIT>", ",", "reg_names", "[", "PIC_OFFSET_TABLE_REGNUM", "]", ")", ";", "}", "}" ]

[ "Implements", "the", "macro", "PRINT_OPERAND_ADDRESS", "defined", "in", "cr16.h", "." ]

[ "const", "{" ]

[ "const", "uint32_t", "*", "SIRegisterInfo", "::", "getAllVGPRRegMask", "(", ")" ]

[ "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psllv16hi_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "_", "B", ",", "(", "_", "_", "v16hi", ")", "_", "_", "W", ",", "(" ]

[ "}" ]

[ "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "(", "I", "->", "isBranch", "(", ")", ")", "&&", "!", "(", "I", "->", "mayLoad", "(", ")", ")", "&&", "!", "(", "I", "->", "mayStore", "(", ")", ")", "&&", "!", "(", "I", "->", "isCall", "(", ")", ")", "&&", "!", "(", "I", "->", "isReturn", "(", ")", ")", "&&", "!", "(", "I", "->", "isCompare", "(", ")", ")", "&&", "!", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", ")", ")", "{", "MachineInstr", "*", "slaveinst1", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "slaveinst2", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "I", ")", ";", "slaveinst1", "->", "setFlags", "(", "<NUM_LIT>", ")", ";", "slaveinst2", "->", "setFlags", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "opcount", "=", "<NUM_LIT>", ";", "opcount", "<", "I", "->", "getNumOperands", "(", ")", ";", "opcount", "++", ")", "{", "if", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{", "slaveinst1", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg1", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";", "slaveinst2", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg2", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";", "}", "}", "MBB", "->", "insert", "(", "I", ",", "slaveinst1", ")", ";", "MBB", "->", "insert", "(", "I", ",", "slaveinst2", ")", ";", "}", "}", "}" ]

[ "return", "true", ";" ]

[ "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "COpc", ")", ",", "NewR", ")", ".", "addReg", "(", "H", ".", "Reg", ",", "<NUM_LIT>", ",", "H", ".", "Sub", ")", ".", "addReg", "(", "L", ".", "Reg", ",", "<NUM_LIT>", ",", "L", ".", "Sub", ")", ";", "HBS", "::", "replaceSubWithSub", "(", "RD", ".", "Reg", ",", "RD", ".", "Sub", ",", "NewR", ",", "<NUM_LIT>", ",", "MRI", ")", ";", "BT", ".", "put", "(", "BitTracker", "::", "RegisterRef", "(", "NewR", ")", ",", "RC", ")", ";" ]

[ ",", "(", "OpNode", "(", "i32", "FPR32", ":", "$", "Rd", ")", ",", "(", "i32", "FPR32", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]

[ "def", "v1i32", ":", "BaseSIMDTwoScalarTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "FPR32", ",", "FPR32", ",", "asm", ",", "[", "(", "set", "(", "i32", "FPR32", ":", "$", "dst", ")" ]

[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "]", ")" ]

[ "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "mult", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "}" ]

[ "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "opIdx", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "opIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "AMDGPUMCRegisterClasses", "[", "AMDGPU", "::", "VReg_32RegClassID", "]", ".", "contains", "(", "reg", ")", "||", "AMDGPUMCRegisterClasses", "[", "AMDGPU", "::", "VReg_64RegClassID", "]", ".", "contains", "(", "reg", ")", ")", "{", "Value", "|=", "(", "VGPR_BIT", "(", "opIdx", ")", ")", "<<", "vgprBitOffset", ";", "}", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "union", "{", "float", "f", ";", "uint32_t", "i", ";", "}", "Imm", ";", "Imm", ".", "f", "=", "MO", ".", "getFPImm", "(", ")", ";", "Value", "|=", "(", "(", "uint64_t", ")", "Imm", ".", "i", ")", "<<", "<NUM_LIT>", ";", "}" ]

[ "<FIXS>", "enum", "machine_mode", "fpmode", "=", "SFmode", ";", "<FIXE>" ]

[ "if", "(", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "(", "TMASK", "(", "get_attr_type", "(", "insn", ")", ")", "&", "type_mask", ")", ")", "{", "<BUGS>", "enum", "machine_mode", "fpmode", ";", "<BUGE>", "rtx", "pat", "=", "<NUM_LIT>", ";", "int", "slot", ";", "int", "check_depend", "=", "<NUM_LIT>", ";" ]

[ "(", "_", "_", "v2di", ")", "_", "mm_setzero_di", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psllq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "B", "," ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "let", "ParserMatchClass", "=", "MRSSystemRegisterOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "}" ]

[ "bool", "HaveKill", "=", "false", ";", "bool", "MadeChange", "=", "false", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ExecBranchStack", ";", "MachineFunction", "::", "iterator", "NextBB", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_MASK_BRANCH", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BRANCH", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "SI_KILL_F32_COND_IMM_TERMINATOR", ":", "case", "AMDGPU", "::", "SI_KILL_I1_TERMINATOR", ":", "MadeChange", "=", "true", ";", "kill", "(", "MI", ")", ";", "if", "(", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "if", "(", "NextBB", "!=", "BE", "&&", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "HaveSkipBlock", "=", "true", ";", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "{", "HaveKill", "=", "true", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "case", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "assert", "(", "!", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ")", ";", "if", "(", "BI", "!=", "--", "MF", ".", "end", "(", ")", "||", "I", "!=", "MBB", ".", "getFirstTerminator", "(", ")", ")", "{", "if", "(", "!", "EmptyMBBAtEnd", ")", "{", "EmptyMBBAtEnd", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "EmptyMBBAtEnd", ")", ";", "}", "MBB", ".", "addSuccessor", "(", "EmptyMBBAtEnd", ")", ";", "BuildMI", "(", "*", "BI", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "EmptyMBBAtEnd", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_CBRANCH_VCCZ", ":", "case", "AMDGPU", "::", "S_CBRANCH_VCCNZ", ":", "MadeChange", "|=", "optimizeVccBranch", "(", "MI", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "return", "MadeChange", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "class", "FixedCondBranchRXY", "<", "CondVariant", "V", ",", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", "=", "null_frag", ">", ":", "InstRXYb", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "bdxaddr20only", ":", "$", "XBD2", ")", ",", "!", "subst", "(", "<STR_LIT>", ",", "V", ".", "suffix", ",", "mnemonic", ")", "#", "<STR_LIT>", ",", "[", "(", "operator", "(", "load", "bdxaddr20only", ":", "$", "XBD2", ")", ")", "]", ">", "{", "let", "isAsmParserOnly", "=", "V", ".", "alternate", ";", "let", "AsmVariantName", "=", "V", ".", "asmvariant", ";", "let", "M1", "=", "V", ".", "ccmask", ";" ]

[ "if", "(", "model", "==", "TLS_MODEL_LOCAL_EXEC", "&&", "alpha_tls_size", "==", "<NUM_LIT>", ")", "model", "=", "TLS_MODEL_INITIAL_EXEC", ";" ]

[ "enum", "tls_model", "model", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "!=", "SYMBOL_REF", ")", "return", "TLS_MODEL_NONE", ";", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", ";" ]

[ "<FIXS>", "if", "(", "Mask", "!=", "<NUM_LIT>", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "VT", ")", ")", ";", "}", "<FIXE>" ]

[ "APInt", "Mask", "=", "cast", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "APInt", "ShAmt", "=", "N1C", "->", "getAPIntValue", "(", ")", ";", "Mask", "=", "Mask", ".", "shl", "(", "ShAmt", ")", ";", "<BUGS>", "if", "(", "Mask", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "VT", ")", ")", ";", "<BUGE>", "}", "}" ]

[ "const", "{" ]

[ "bool", "hasNEON", "(", ")" ]

[ "&", "*", "I", ")", ";" ]

[ "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DBGInstructions", ";", "for", "(", "auto", "I", "=", "First", "->", "getIterator", "(", ")", ",", "E", "=", "Last", "->", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "DBGInstructions", ".", "push_back", "(" ]

[ "Module", "&", "M", ")", "{" ]

[ "void", "SICAsmPrinter", "::", "EmitEndOfAsmFile", "(" ]

[ "Strict WQM ", "<STR_LIT>", ";" ]

[ "if", "(", "Opc", "==", "AMDGPU", "::", "ENTER_STRICT_WWM", "||", "Opc", "==", "AMDGPU", "::", "EXIT_STRICT_WWM", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Strict WWM ", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "Opc", "==", "AMDGPU", "::", "ENTER_STRICT_WQM", "||", "Opc", "==", "AMDGPU", "::", "EXIT_STRICT_WQM", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>" ]

[ ")", "==", "<NUM_LIT>", ")", "{" ]

[ "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid ORRrs operands", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(" ]

[ "if", "(", "optimize_size", "&&", "ldi_ok", ")", "{" ]

[ "}", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "ldi_ok", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "swap %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "andi %A0,0x07", "<STR_LIT>", ")", ";", "}", "if", "(", "AVR_HAVE_MUL", "&&", "scratch", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "ldi %3,0x08", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mul %B0,%3", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,r1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "}", "if", "(", "optimize_size", "&&", "scratch", ")", "break", ";", "if", "(", "scratch", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "swap %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ldi %3,0x07", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "and %A0,%3", "<STR_LIT>", ")", ";", "}", "if", "(", "AVR_HAVE_MUL", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "set", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "bld r1,3", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mul %B0,r1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,r1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "}", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov %A0,%B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "lsr %A0", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "AVR_HAVE_MUL", "&&", "ldi_ok", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "ldi %A0,0x04", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mul %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,r1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "}", "if", "(", "AVR_HAVE_MUL", "&&", "scratch", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "ldi %3,0x04", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mul %B0,%3", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,r1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "}" ]

[ "ThunderXT83", ":" ]

[ "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case" ]

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]

[ ")", ";" ]

[ "char", "pattern", "[", "<NUM_LIT>", "]", ";", "if", "(", "(", "-", "<NUM_LIT>", "<=", "i", ")", "&&", "(", "i", "<=", "<NUM_LIT>", ")", ")", "{", "sprintf", "(", "pattern", ",", "<STR_LIT>", "ldk.l %%0,%d", "<STR_LIT>", ",", "i", ")", ";", "output_asm_insn", "(", "pattern", ",", "&", "dst", ")", ";", "}", "else", "if", "(", "(", "-", "<NUM_LIT>", "<=", "i", ")", "&&", "(", "i", "<=", "<NUM_LIT>", ")", ")", "{", "ft32_load_immediate", "(", "dst", ",", "i", ">>", "<NUM_LIT>", ")", ";", "sprintf", "(", "pattern", ",", "<STR_LIT>", "ldl.l %%0,%%0,%d", "<STR_LIT>", ",", "i", "&", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "&", "dst", ")", ";", "}", "else", "{", "int", "rd", ";", "uint32_t", "u", "=", "i", ";", "for", "(", "rd", "=", "<NUM_LIT>", ";", "rd", "<", "<NUM_LIT>", ";", "rd", "++", ")", "{", "u", "=", "(", "(", "u", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "|", "(", "u", "<<", "<NUM_LIT>", ")", ";", "if", "(", "(", "-", "<NUM_LIT>", "<=", "(", "int32_t", ")", "u", ")", "&&", "(", "(", "int32_t", ")", "u", "<=", "<NUM_LIT>", ")", ")", "{", "ft32_load_immediate", "(", "dst", ",", "(", "int32_t", ")", "u", ")", ";", "sprintf", "(", "pattern", ",", "<STR_LIT>", "ror.l %%0,%%0,%d", "<STR_LIT>", ",", "rd", ")", ";", "output_asm_insn", "(", "pattern", ",", "&", "dst", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}", "}", "ft32_load_immediate", "(", "dst", ",", "i", ">>", "<NUM_LIT>", ")", ";", "sprintf", "(", "pattern", ",", "<STR_LIT>", "ldl.l %%0,%%0,%d", "<STR_LIT>", ",", "i", "&", "<NUM_LIT>" ]

[ "}" ]

[ "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "return", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";" ]

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

[ "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{" ]

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ ")" ]

[ "(", "define_mode_iterator", "DSPQ", "[", "(", "SI", "<STR_LIT>", ")", "(", "V2HI", "<STR_LIT>", ")", "]" ]

[ "<FIXS>", "def", ":", "ProcessorModel", "<STR_LIT>", "pitcairn", "<STR_LIT>", ",", "SIQuarterSpeedModel", ",", "<FIXE>" ]

[ "[", "FeatureISAVersion6_0_1", "]", ">", ";", "<BUGS>", "def", ":", "ProcessorModel", "<STR_LIT>", "pitcairn", "<STR_LIT>", ",", "SIQuarterSpeedModel", ",", "<BUGE>", "[", "FeatureISAVersion6_0_1", "]", ">", ";", "def", ":", "ProcessorModel", "<STR_LIT>", "verde", "<STR_LIT>", ",", "SIQuarterSpeedModel", "," ]

[ "<FIXS>", "if", "(", "CI", ")", "{", "if", "(", "Simplifier", ".", "fold", "(", "CI", ",", "AA", ")", ")", "Changed", "=", "true", ";", "}", "<FIXE>" ]

[ "CallInst", "*", "CI", "=", "dyn_cast", "CallInst", ">", "(", "I", ")", ";", "<BUGS>", "if", "(", "!", "CI", "||", "isa", "DbgInfoIntrinsic", ">", "(", "CI", ")", "||", "CI", "->", "isLifetimeStartOrEnd", "(", ")", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "nullptr", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "AMDIC: try folding ", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "dbgs", "(", ")", ".", "flush", "(", ")", ")", ";", "if", "(", "Simplifier", ".", "fold", "(", "CI", ",", "AA", ")", ")", "Changed", "=", "true", ";", "<BUGE>", "}", "}", "return", "Changed", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";" ]

[ "]", ")", "]" ]

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ ";" ]

[ "if", "(", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_vec_int", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_vec_fp", ";", "if", "(", "width", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "ix86_tune", "==", "PROCESSOR_ZNVER1", "||", "ix86_tune", "==", "PROCESSOR_ZNVER2", "||", "ix86_tune", "==", "PROCESSOR_ZNVER3", "||", "ix86_tune", "==", "PROCESSOR_ZNVER4", "||", "ix86_tune", "==", "PROCESSOR_ZNVER5", ")", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "op", "!=", "PLUS", "&&", "op", "!=", "MINUS", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_AVX512_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_AVX256_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_SSE_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "width", "=", "(", "width", "+", "div", "-", "<NUM_LIT>", ")", "/", "div", ";", "}", "else", "if", "(", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_int", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_fp", ";", "if", "(", "!", "TARGET_64BIT", "&&", "width", ">", "<NUM_LIT>", ")", "width", "=", "<NUM_LIT>", ";", "return", "width" ]

[ "<FIXS>", "if", "(", "isToken", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getToken", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getTokenStr", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "getLoc", "(", ")", "!=", "Loc", ")", "<FIXE>", "<FIXS>", "if", "(", "!", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "<FIXE>", "<FIXS>", "Token", "+=", "getTokenStr", "(", ")", ";", "<FIXE>" ]

[ "std", "::", "string", "Token", ";", "<BUGS>", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "<BUGE>", "Parser", ".", "Lex", "(", ")", ";", "<BUGS>", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", "!=", "Loc", ")", "<BUGE>", "return", "MatchOperand_ParseFail", ";", "}", "<BUGS>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "<BUGE>", "return", "MatchOperand_ParseFail", ";", "<BUGS>", "Token", "+=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "<BUGE>", "StringRef", "DimId", "=", "Token", ";", "if", "(", "DimId", ".", "startswith", "(", "<STR_LIT>", "SQ_RSRC_IMG_", "<STR_LIT>", ")", ")" ]

[ "return", "false", ";" ]

[ "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";", "return", "Value", "==", "<NUM_LIT>", ";", "}" ]

[ "rtx", "s390_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "if", "(", "count", "==", "<NUM_LIT>", ")", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "if", "(", "TARGET_PACKED_STACK", ")", "offset", "=", "-", "<NUM_LIT>", "*", "UNITS_PER_LONG", ";", "else", "offset", "=", "RETURN_REGNUM", "*", "UNITS_PER_LONG", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame", ",", "offset", ")", ";", "addr", "=", "memory_address", "(", "Pmode", ",", "addr", ")", ";", "return", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "}" ]

[ "Return", "an", "RTL", "expression", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ".", "FRAME", "is", "the", "frame", "pointer", "of", "that", "frame", "." ]

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvttps_epu32", "(", "_", "_", "m256", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_cvttps2udq256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8si", ")", "_", "mm256_avx512_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "emit_move_insn", "(", "tmp", ",", "gen_rtx_CONST", "(", "Pmode", ",", "unspec", ")", ")", ";" ]

[ "gcc_assert", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", "&&", "!", "TARGET_PECOFF", ")", ";", "gcc_assert", "(", "Pmode", "==", "DImode", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "symbol", ")", ",", "UNSPEC_PLTOFF", ")", ";" ]

[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

[ ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Chain", "}", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "MVT", "::", "i64", ",", "MVT", "::", "Untyped", ",", "MVT", "::", "Other", "}", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld" ]

[ "<FIXS>", "InstrStage", "<NUM_LIT>", ",", "[", "A9_Issue0", ",", "A9_Issue1", "]", ",", "<NUM_LIT>", ">", ",", "<FIXE>" ]

[ "InstrItinData", "IIC_fpDIV64", ",", "[", "InstrStage", "<NUM_LIT>", ",", "[", "A9_DRegsVFP", "]", ",", "<NUM_LIT>", ",", "Required", ">", ",", "InstrStage", "<NUM_LIT>", ",", "[", "A9_DRegsN", "]", ",", "<NUM_LIT>", ",", "Reserved", ">", ",", "<BUGS>", "InstrStage", "<NUM_LIT>", ",", "[", "A9_Pipe1", "]", ">", ",", "<BUGE>", "InstrStage", "<NUM_LIT>", ",", "[", "A9_MUX0", "]", ",", "<NUM_LIT>", ">", ",", "InstrStage", "<NUM_LIT>", ",", "[", "A9_NPipe", "]", ">", "]", ",", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ">", "," ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "neg", ":", "BFP", "(", "abs", ":", "BFP", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

[ "}" ]

[ "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "RI2", ";" ]

[ "(", "abs", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "let", "ParserMatchClass", "=", "Imm1_64Operand", ";" ]

[ "def", "vecshiftR64", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "<NUM_LIT>", ",", "[", "SDTCisVec", "<", "<NUM_LIT>", ">", "]", ">", ">", ";" ]

[ "def", "Neon_vdup", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTypeProfile", "<", "<NUM_LIT>", "," ]

[ "void", "BlackfinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "if", "(", "inClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DestReg", ",", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "inClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DestReg", ",", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "inClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DestReg", ",", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Cannot load regclass from stack slot", "<STR_LIT>", ")", ";", "}" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "$", "addr", ",", "pred", ":", "$", "q", ")", ">", ";" ]

[ "def", "STRT_POST", ":", "ARMAsmPseudo", "<", "<STR_LIT>", ",", "(", "ins", "GPR", ":", "$", "Rt", ",", "addr_offset_none", ":" ]

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ ",", "_", "_", "c", ")", ";" ]

[ "vfms_f16", "(", "float16x4_t", "_", "_", "a", ",", "float16x4_t", "_", "_", "b", ",", "float16x4_t", "_", "_", "c", ")", "{", "return", "_", "_", "builtin_neon_vfmsv4hf", "(", "_", "_", "a", ",", "_", "_", "b" ]

[ ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus" ]

[ ")", ")" ]

[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

[ ".", "getContext", "(", ")", ")", "->", "getPointerTo", "(", "AddressSpace", ")", ")", ";" ]

[ "AddressSpace", "=", "getAddressSpace", "(", ")", ";", "return", "ConstantExpr", "::", "getIntToPtr", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "IRB", ".", "getContext", "(", ")", ")", ",", "Offset", ")", ",", "Type", "::", "getInt8PtrTy", "(", "IRB" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "not", ":", "VWHB", "(", "match_operand", ":", "VWHB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

[ "break", ";" ]

[ "std", "::", "optional", "<", "MCOperand", ">", "MCOp", "=", "LowerOperand", "(", "MI", ",", "MO", ")", ";", "if", "(", "MCOp", ".", "has_value", "(", ")", "&&", "MCOp", ".", "value", "(", ")", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ".", "value", "(", ")", ")", ";", "}", "if", "(", "Opcode", "==", "M68k", "::", "TAILJMPj", "||", "Opcode", "==", "M68k", "::", "TAILJMPq", ")", "{", "assert", "(", "OutMI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of operands", "<STR_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "M68k", "::", "TAILJMPj", ":", "Opcode", "=", "M68k", "::", "JMP32j", ";", "break", ";", "case", "M68k", "::", "TAILJMPq", ":", "Opcode", "=", "M68k", "::", "BRA8", ";" ]

[ ":", "$", "src", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VMOVUPSYrr_REV", "VR256", ":", "$", "dst", ",", "VR256" ]

[ "rtx", ";" ]

[ "if", "(", "!", "legitimate_reload_constant_p", "(", "cst", ")", ")", "cst", "=", "force_const_mem", "(", "Pmode", ",", "cst", ")", ";", "tem", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "ad", ",", "<NUM_LIT>", ")", ",", "cst", ")", ";", "new", "_", "rtx", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tem", ",", "GEN_INT", "(", "lower", ")", ")", ";", "push_reload", "(", "XEXP", "(", "tem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "&", "XEXP", "(", "tem", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "BASE_REG_CLASS", ",", "Pmode", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "return", "new", "_" ]

[ "(", "BranchOffset", ")", ")", ";" ]

[ "static", "DecodeStatus", "DecodeBranch16Target", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm" ]

[ ")", "=", "v", ";" ]

[ "*", "static_cast", "<", "value_var", "*", ">", "(", "this" ]