docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	c6x	MD	stmt_completion	VLIW	634,400	[ ")", ")", ")" ]	[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	program_repair	CPU	634,401	[ "<FIXS>", "Binary", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "return", ";", "}", "<BUGS>", "<BUGE>", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AM3Opc", ")", ")", "{", "<BUGS>", "Binary", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "<BUGE>", "Binary", "\|=", "(", "ImmOffs", ">>", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Binary", "\|=", "(", "ImmOffs", "&", "~", "<NUM_LIT>", ")", ";" ]
GCC	c6x	CPP	next_suggestion	VLIW	634,402	[ "}" ]	[ "for", "(", "side", "=", "<NUM_LIT>", ";", "side", "<", "<NUM_LIT>", ";", "side", "++", ")", "for", "(", "req", "=", "<NUM_LIT>", ";", "req", "<", "UNIT_REQ_MAX", ";", "req", "++", ")", "{", "int", "factor", "=", "unit_req_factor", "(", "(", "enum", "unitreqs", ")", "req", ")", ";", "worst", "=", "MAX", "(", "(", "reqs", "[", "side", "]", "[", "UNIT_REQ_D", "]", "+", "factor", "-", "<NUM_LIT>", ")", "/", "factor", ",", "worst", ")", ";", "}", "return", "worst", ";" ]
GCC	i386	CPP	stmt_completion	CPU	634,403	[ "v4sf", ")", "_", "mm_avx512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cvtqq2ps128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM	ARM	TD	stmt_completion	CPU	634,404	[ ",", "HasV4T", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{" ]	[ "def", "BX_pred", ":", "AI", "<", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "dst", ")", ",", "BrMiscFrm", ",", "IIC_Br", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "<", "[", "IsARM" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	634,405	[ "S_CMPK_LG_U32", ":" ]	[ "return", "isPowerOf2_64", "(", "Mask", ")", ";", "}", ";", "MachineOperand", "", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isMask", "(", "SrcOp", ")", ")", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "isMask", "(", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "return", "false", ";", "unsigned", "BitNo", "=", "countTrailingZeros", "(", "(", "uint64_t", ")", "Mask", ")", ";", "if", "(", "IsSigned", "&&", "BitNo", "==", "SrcSize", "-", "<NUM_LIT>", ")", "return", "false", ";", "ExpectedValue", "<<=", "BitNo", ";", "bool", "IsReversedCC", "=", "false", ";", "if", "(", "CmpValue", "!=", "ExpectedValue", ")", "{", "if", "(", "!", "IsReversable", ")", "return", "false", ";", "IsReversedCC", "=", "CmpValue", "==", "(", "ExpectedValue", "^", "Mask", ")", ";", "if", "(", "!", "IsReversedCC", ")", "return", "false", ";", "}", "Register", "DefReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "IsReversedCC", "&&", "!", "MRI", "->", "hasOneNonDBGUse", "(", "DefReg", ")", ")", "return", "false", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "Def", "->", "getIterator", "(", ")", ")", ",", "E", "=", "CmpInstr", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "AMDGPU", "::", "SCC", ",", "&", "RI", ")", "\|\|", "I", "->", "killsRegister", "(", "AMDGPU", "::", "SCC", ",", "&", "RI", ")", ")", "return", "false", ";", "}", "MachineOperand", "", "SccDef", "=", "Def", "->", "findRegisterDefOperand", "(", "AMDGPU", "::", "SCC", ")", ";", "SccDef", "->", "setIsDead", "(", "false", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "DefReg", ")", ")", "{", "assert", "(", "!", "IsReversedCC", ")", ";", "return", "true", ";", "}", "MachineBasicBlock", "", "MBB", "=", "Def", "->", "getParent", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "SrcSize", "==", "<NUM_LIT>", ")", "?", "IsReversedCC", "?", "AMDGPU", "::", "S_BITCMP0_B32", ":", "AMDGPU", "::", "S_BITCMP1_B32", ":", "IsReversedCC", "?", "AMDGPU", "::", "S_BITCMP0_B64", ":", "AMDGPU", "::", "S_BITCMP1_B64", ";", "BuildMI", "(", "", "MBB", ",", "Def", ",", "Def", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "SrcOp", ")", ".", "addImm", "(", "BitNo", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", ";", "switch", "(", "CmpInstr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AMDGPU", "::", "S_CMP_EQ_U32", ":", "case", "AMDGPU", "::", "S_CMP_EQ_I32", ":", "case", "AMDGPU", "::", "S_CMPK_EQ_U32", ":", "case", "AMDGPU", "::", "S_CMPK_EQ_I32", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "case", "AMDGPU", "::", "S_CMP_GE_U32", ":", "case", "AMDGPU", "::", "S_CMPK_GE_U32", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "case", "AMDGPU", "::", "S_CMP_GE_I32", ":", "case", "AMDGPU", "::", "S_CMPK_GE_I32", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ")", ";", "case", "AMDGPU", "::", "S_CMP_EQ_U64", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "case", "AMDGPU", "::", "S_CMP_LG_U32", ":", "case", "AMDGPU", "::", "S_CMP_LG_I32", ":", "case", "AMDGPU", "::" ]
GCC	tilegx	MD	stmt_completion	VLIW	634,406	[ "<STR_LIT>", ")", "]" ]	[ "(", "unspec", ":", "I48MODE", "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	634,407	[ "SDValue", "Bitcast", "=", "DCI", ".", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i128", "\|\|", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "int", "EltToExtract", "=", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "{", "ConstantSDNode", "*", "ConstNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstNode", "\|\|", "ConstNode", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EltToExtract", "=", "EltToExtract", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i128", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "f128", ")", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	634,408	[ "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	634,409	[ ")", ";" ]	[ "addPass", "(", "createX86OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "createX86CallFrameOptimization", "(", ")", ")", ";", "addPass", "(", "createX86AvoidStoreForwardingBlocks", "(", ")", ")", ";", "}", "addPass", "(", "createX86SpeculativeLoadHardeningPass", "(", ")", ")", ";", "addPass", "(", "createX86FlagsCopyLoweringPass", "(", ")", ")", ";", "addPass", "(", "createX86DynAllocaExpander", "(", ")" ]
LLVM	AArch64	CPP	code_generation	CPU	634,410	[ "bool", "AArch64FastISel", "::", "fastLowerCall", "(", "CallLoweringInfo", "&", "CLI", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";", "bool", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "const", "Value", "", "Callee", "=", "CLI", ".", "Callee", ";", "MCSymbol", "", "Symbol", "=", "CLI", ".", "Symbol", ";", "if", "(", "!", "Callee", "&&", "!", "Symbol", ")", "return", "false", ";", "if", "(", "IsTailCall", ")", "return", "false", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "CM", "!=", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "return", "false", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "MVT", "RetVT", ";", "if", "(", "CLI", ".", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "MVT", "::", "isVoid", ";", "else", "if", "(", "!", "isTypeLegal", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "\|\|", "Flag", ".", "isSRet", "(", ")", "\|\|", "Flag", ".", "isNest", "(", ")", "\|\|", "Flag", ".", "isByVal", "(", ")", "\|\|", "Flag", ".", "isSwiftSelf", "(", ")", "\|\|", "Flag", ".", "isSwiftError", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "\|\|", "VT", "==", "MVT", "::", "i8", "\|\|", "VT", "==", "MVT", "::", "i16", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "\|\|", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else", "{", "unsigned", "CallReg", "=", "<NUM_LIT>", ";", "if", "(", "Symbol", ")", "{", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CallReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "CallReg", "=", "materializeGV", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "CallReg", "=", "Addr", ".", "getReg", "(", ")", ";", "if", "(", "!", "CallReg", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "constrainOperandRegClass", "(", "II", ",", "CallReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "CallReg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "CLI", ".", "OutRegs", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "CLI", ".", "Call", "=", "MIB", ";", "return", "finishCall", "(", "CLI", ",", "RetVT", ",", "NumBytes", ")", ";", "}" ]	[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "call", "lowering", "." ]
GCC	rs6000	CPP	next_suggestion	CPU	634,411	[ "}" ]	[ "break", ";", "case", "BUILT_IN_NEXTTOWARD", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__nexttoward_to_ieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_NEXTTOWARDF", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__nexttowardf_to_ieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_NEXTTOWARDL", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__nexttowardieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_POW10L", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__exp10ieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_SCALBL", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__scalbieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_SIGNIFICANDL", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__significandieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_SINCOSL", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__sincosieee128", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "new", "name", ")", "{", "size_t", "printf_len", "=", "strlen", "(", "<STR_LIT>", "printf", "<STR_LIT>", ")", ";", "size_t", "scanf_len", "=", "strlen", "(", "<STR_LIT>", "scanf", "<STR_LIT>", ")", ";", "size_t", "printf_chk_len", "=", "strlen", "(", "<STR_LIT>", "printf_chk", "<STR_LIT>", ")", ";", "if", "(", "len", ">=", "printf_len", "&&", "strcmp", "(", "name", "+", "len", "-", "printf_len", ",", "<STR_LIT>", "printf", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "new", "name", "=", "xasprintf", "(", "<STR_LIT>", "__%sieee128", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "len", ">=", "scanf_len", "&&", "strcmp", "(", "name", "+", "len", "-", "scanf_len", ",", "<STR_LIT>", "scanf", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "new", "name", "=", "xasprintf", "(", "<STR_LIT>", "__isoc99_%sieee128", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "len", ">=", "printf_chk_len", "&&", "strcmp", "(", "name", "+", "len", "-", "printf_chk_len", ",", "<STR_LIT>", "printf_chk", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "new", "name", "=", "xasprintf", "(", "<STR_LIT>", "%sieee128", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "name", "[", "len", "-", "<NUM_LIT>", "]", "==", "'", "l", "'", ")", "{", "bool", "uses_ieee128_p", "=", "false", ";", "tree", "type", "=", "TREE_TYPE", "(", "decl", ")", ";", "machine_mode", "ret_mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "ret_mode", "==", "TFmode", "\|\|", "ret_mode", "==", "TCmode", ")", "uses_ieee128_p", "=", "true", ";", "else", "{", "function_args_iterator", "args_iter", ";", "tree", "arg", ";", "FOREACH_FUNCTION_ARGS", "(", "type", ",", "arg", ",", "args_iter", ")", "{", "machine_mode", "arg_mode", "=", "TYPE_MODE", "(", "arg", ")", ";", "if", "(", "arg_mode", "==", "TFmode", "\|\|", "arg_mode", "==", "TCmode", ")", "{", "uses_ieee128_p", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "uses_ieee128_p", ")", "new", "name", "=", "xasprintf", "(", "<STR_LIT>", "__%.*sieee128", "<STR_LIT>", ",", "(", "int", ")", "(", "len", "-", "<NUM_LIT>", ")", ",", "name", ")", ";", "}", "}", "if", "(", "new", "name", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Map %s => %s\\n", "<STR_LIT>", ",", "name", ",", "new", "name", ")", ";", "id", "=", "get_identifier", "(", "new", "name", ")", ";", "free", "(", "new", "name", ")", ";", "}" ]
LLVM	Hexagon	CPP	code_generation	DSP	634,412	[ "bool", "HexagonAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "if", "(", "!", "InBrackets", ")", "{", "MCB", ".", "clear", "(", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "HexagonOperand", "&", "FirstOperand", "=", "static_cast", "<", "HexagonOperand", "&", ">", "(", "", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "FirstOperand", ".", "isToken", "(", ")", "&&", "FirstOperand", ".", "getToken", "(", ")", "==", "<STR_LIT>", "{", "<STR_LIT>", ")", "{", "assert", "(", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Brackets should be by themselves", "<STR_LIT>", ")", ";", "if", "(", "InBrackets", ")", "{", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", "Already in a packet", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "InBrackets", "=", "true", ";", "return", "false", ";", "}", "if", "(", "FirstOperand", ".", "isToken", "(", ")", "&&", "FirstOperand", ".", "getToken", "(", ")", "==", "<STR_LIT>", "}", "<STR_LIT>", ")", "{", "assert", "(", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Brackets should be by themselves", "<STR_LIT>", ")", ";", "if", "(", "!", "InBrackets", ")", "{", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", "Not in a packet", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "InBrackets", "=", "false", ";", "if", "(", "matchBundleOptions", "(", ")", ")", "return", "true", ";", "return", "finishBundle", "(", "IDLoc", ",", "Out", ")", ";", "}", "MCInst", "", "SubInst", "=", "new", "(", "getParser", "(", ")", ".", "getContext", "(", ")", ")", "MCInst", ";", "if", "(", "matchOneInstruction", "(", "", "SubInst", ",", "IDLoc", ",", "Operands", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "return", "true", ";", "HexagonMCInstrInfo", "::", "extendIfNeeded", "(", "getParser", "(", ")", ".", "getContext", "(", ")", ",", "MCII", ",", "MCB", ",", "", "SubInst", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "SubInst", ")", ")", ";", "if", "(", "!", "InBrackets", ")", "return", "finishBundle", "(", "IDLoc", ",", "Out", ")", ";", "return", "false", ";", "}" ]	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
GCC	fr30	CPP	stmt_completion	DSP	634,413	[ ")", ")", ";" ]	[ "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "val", ")", ";", "}", "return", ";", "case", "'", "x", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", "\|\|", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "\|\|", "INTVAL", "(", "x", ")", ">", "<NUM_LIT>", ")", "output_operand_lossage", "(", "<STR_LIT>", "fr30_print_operand: invalid %%x code", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", "-", "<NUM_LIT>", ")", ";", "return", ";", "case", "'", "F", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", "output_operand_lossage", "(", "<STR_LIT>", "fr30_print_operand: invalid %%F code", "<STR_LIT>", ")", ";", "else", "{", "char", "str", "[", "<NUM_LIT>", "]", ";", "real_to_decimal", "(", "str", ",", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ",", "sizeof", "(", "str", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fputs", "(", "str", ",", "file", ")", ";", "}", "return", ";", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "fprintf", "(", "stderr", ",", "<STR_LIT>", "unknown code = %x\\n", "<STR_LIT>", ",", "code", ")", ";", "output_operand_lossage", "(", "<STR_LIT>", "fr30_print_operand: unknown code", "<STR_LIT>", ")", ";", "return", ";", "}", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "file", ")", ";", "break", ";", "case", "MEM", ":", "x0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "x0", ")", ")", "{", "case", "REG", ":", "gcc_assert", "(", "(", "unsigned", ")", "REGNO", "(", "x0", ")", "<", "ARRAY_SIZE", "(", "reg_names", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "@%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x0", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", "!=", "REG", "\|\|", "REGNO", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", "<", "FRAME_POINTER_REGNUM", "\|\|", "REGNO", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", ">", "STACK_POINTER_REGNUM", "\|\|", "GET_CODE", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "bad INDEXed address:", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "output_operand_lossage", "(", "<STR_LIT>", "fr30_print_operand: unhandled MEM", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "REGNO", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", "==", "FRAME_POINTER_REGNUM", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>" ]
GCC	sh	MD	stmt_completion	CPU	634,414	[ "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]	[ "{", "if", "(", "TARGET_SH2E", ")", "{", "emit_insn", "(", "gen_fmasf4_i", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]
GCC	arm	MD	next_suggestion	CPU	634,415	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	634,416	[ ")", ";" ]	[ "bool", "hasFullFP16", "=", "featureBits", "[", "ARM", "::", "FeatureFullFP16", "]", ";", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vd", "\|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vm", "\|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv4f32", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv2i64", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv16i8", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMVNv4i32", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv4i32", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMVNv4i32" ]
GCC	mips	CPP	code_generation	CPU	634,417	[ "void", "mips_split_msa_copy_d", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "index", ",", "rtx", "(", "", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "gcc_assert", "(", "(", "GET_MODE", "(", "src", ")", "==", "V2DImode", "&&", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "\|\|", "(", "GET_MODE", "(", "src", ")", "==", "V2DFmode", "&&", "GET_MODE", "(", "dest", ")", "==", "DFmode", ")", ")", ";", "rtx", "low", "=", "mips_subword", "(", "dest", ",", "false", ")", ";", "rtx", "high", "=", "mips_subword", "(", "dest", ",", "true", ")", ";", "rtx", "new", "_", "src", "=", "simplify_gen_subreg", "(", "V4SImode", ",", "src", ",", "GET_MODE", "(", "src", ")", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_fn", "(", "low", ",", "new", "_", "src", ",", "GEN_INT", "(", "INTVAL", "(", "index", ")", "", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_fn", "(", "high", ",", "new", "_", "src", ",", "GEN_INT", "(", "INTVAL", "(", "index", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", ")", ";", "}" ]	[ "Split", "a", "COPY_S.D", "with", "operands", "DEST", ",", "SRC", "and", "INDEX", ".", "GEN", "is", "a", "function", "used", "to", "generate", "subregs", "." ]
LLVM	ARM	CPP	program_repair	CPU	634,418	[ "<FIXS>", "#", "if", "defined", "(", "_", "_", "VFP_FP__", ")", "&&", "!", "defined", "(", "_", "_", "SOFTFP__", ")", ")", "<FIXE>" ]	[ "<STR_LIT>", "stmdb sp!, {r0, r1, r2, r3, lr}\\n", "<STR_LIT>", "<BUGS>", "#", "ifdef", "_", "_", "VFP_FP__", "<BUGE>", "<STR_LIT>", "fstmfdd sp!, {d0, d1, d2, d3, d4, d5, d6, d7}\\n", "<STR_LIT>", "#", "endif" ]
GCC	aarch64	MD	next_suggestion	CPU	634,419	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "CRYPTO_SHA512", ")", ")", "]", "<STR_LIT>" ]
LLVM	R600	CPP	next_suggestion	GPU	634,420	[ "}" ]	[ "AMDGPUIndirectAddressingPass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "static_cast", "<", "const", "AMDGPUInstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", "{" ]
GCC	arm	CPP	next_suggestion	CPU	634,421	[ "}" ]	[ "_", "_", "arm_vshlltq", "(", "int16x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "_", "_", "arm_vshlltq_n_s16", "(", "_", "_", "a", ",", "_", "_", "imm", ")", ";" ]
GCC	mmix	MD	next_suggestion	CPU	634,422	[ "(", "clobber", "(", "reg", ":", "DI", "MMIX_rR_REGNUM", ")", ")", "]", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "scratch", ":", "DI", ")", ")", "(", "clobber", "(", "scratch", ":", "DI", ")", ")" ]
LLVM	TVM	CPP	stmt_completion	Virtual ISA	634,423	[ "X", ";" ]	[ "InitTVMMCInstrInfo", "(", "X", ")", ";", "return" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	634,424	[ "return", "true", ";" ]	[ "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Z", ":", "case", "InlineAsm", "::", "Constraint_Zy", ":", "const", "TargetRegisterInfo", "", "TRI", "=", "PPCSubTarget", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "TRC", "=", "TRI", "->", "getPointerRegClass", "(", "*", "MF", ",", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "TRC", "->", "getID", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ",", "<NUM_LIT>", ")", ";", "OutOps", ".", "push_back", "(", "NewOp", ")", ";", "return", "false", ";", "}" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	634,425	[ "(", ")", ";" ]	[ "HexagonMCExpr", "const", "*", "HExpr", "=", "llvm", "::", "dyn_cast", "<", "HexagonMCExpr", ">", "(", "&", "Expr", ")", ";", "if", "(", "!", "HExpr", ")", "return", "false", ";", "return", "HExpr", "->", "s23_2_reloc" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	634,426	[ "::", "i16", ")", ";" ]	[ "int64_t", "OffsetVal", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", "&&", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "MVT" ]
LLVM	Hexagon	TD	next_suggestion	DSP	634,427	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "ByteAccess", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	634,428	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Scalar", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	634,429	[ ",", "(", "int8x16_t", ")", "idx", ")", ";" ]	[ "_", "_", "builtin_aarch64_simd_xi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "_", "_", "builtin_aarch64_qtbl4v16qi", "(", "_", "_", "o" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	634,430	[ "]", "=", "{" ]	[ "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "}", "case", "ISD", "::", "Constant", ":", "case", "ISD", "::", "ConstantFP", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", "\|\|", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "\|\|", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDNode", "", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getConstant", "(", "Imm", "&", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDNode", "", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getConstant", "(", "Imm", ">>", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "SReg_64RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "SDValue", "(", "Lo", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub0", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "SDValue", "(", "Hi", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub1", ",", "DL", ",", "MVT", "::", "i32", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "}", "case", "ISD", "::", "LOAD", ":", "{", "LoadSDNode", "", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i64", "\|\|", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "NON_EXTLOAD", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ")", ";", "break", ";", "}", "SDValue", "NewLoad", "=", "CurDAG", "->", "getLoad", "(", "MVT", "::", "v2i32", ",", "SDLoc", "(", "N", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BitCast", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "i64", ",", "NewLoad", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "BitCast", ")", ";", "SDNode", "", "Load", "=", "glueCopyToM0", "(", "NewLoad", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Load", ")", ";", "N", "=", "BitCast", ".", "getNode", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "!", "ST", "->", "isTruncatingStore", "(", ")", ")", "{", "SDValue", "NewValue", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "v2i32", ",", "Value", ")", ";", "SDValue", "NewStore", "=", "CurDAG", "->", "getStore", "(", "ST", "->", "getChain", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "NewValue", ",", "ST", "->", "getBasePtr", "(", ")", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "NewStore", ")", ";", "if", "(", "NewValue", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "{", "Select", "(", "NewStore", ".", "getNode", "(", ")", ")", ";", "return", "SelectCode", "(", "NewValue", ".", "getNode", "(", ")", ")", ";", "}", "N", "=", "NewStore", ".", "getNode", "(", ")", ";", "}", "N", "=", "glueCopyToM0", "(", "N", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "break", ";", "SDValue", "Addr", ",", "Offset", ";", "SDLoc", "DL", "(", "N", ")", ";", "SelectADDRIndirect", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ",", "Offset", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Addr", ",", "Offset", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "SI_RegisterLoad", ",", "DL", ",", "CurDAG", "->", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i64", ",", "MVT", "::", "Other", ")", ",", "Ops", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "break", ";", "SDValue", "Addr", ",", "Offset", ";", "SelectADDRIndirect", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ",", "Offset", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "const", "SDValue", "Ops", "[" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	634,431	[ "false", ";" ]	[ "const", "MCInstrDesc", "&", "MID", "=", "MI", "->", "getDesc", "(", ")", ";", "const", "uint64_t", "F", "=", "MID", ".", "TSFlags", ";", "if", "(", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "TFR_FI", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "return" ]
LLVM	X86	CPP	program_repair	CPU	634,432	[ "<FIXS>", "FrameReg", "=", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "?", "RegInfo", "->", "getStackRegister", "(", ")", ":", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "<FIXE>" ]	[ "const", "X86RegisterInfo", "", "RegInfo", "=", "static_cast", "const", "X86RegisterInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "<BUGS>", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "elseFrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "<BUGE>", "return", "getFrameIndexOffset", "(", "MF", ",", "FI", ")", ";", "}" ]
GCC	s390	MD	next_suggestion	MPU	634,433	[ "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	634,434	[ "}" ]	[ "long", "int", "MBlazeELFWriterInfo", "::", "computeRelocation", "(", "unsigned", "SymOffset", ",", "unsigned", "RelOffset", ",", "unsigned", "RelTy", ")", "const", "{", "if", "(", "RelTy", "==", "ELF", "::", "R_MICROBLAZE_32_PCREL", "\|\|", "ELF", "::", "R_MICROBLAZE_64_PCREL", ")", "return", "SymOffset", "-", "(", "RelOffset", "+", "<NUM_LIT>", ")", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "computeRelocation unknown for this relocation type", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	634,435	[ "VReg_64RegClass", ")", ";" ]	[ "if", "(", "BitWidth", "<", "<NUM_LIT>", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_BFE_I32", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ASHRREV_I32_e32", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::" ]
GCC	rs6000	MD	next_suggestion	CPU	634,436	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CCUNS", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "CA_REGNO", ")", ")", "]", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
GCC	h8300	MD	next_suggestion	MPU	634,437	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")" ]
GCC	ia64	MD	next_suggestion	CPU	634,438	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDP4", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM64	CPP	next_suggestion	CPU	634,439	[ "ARM64InstPrinter", "::", "printInst", "(", "MI", ",", "O", ",", "Annot", ")", ";" ]	[ "if", "(", "LdStDesc", "->", "LaneOperand", "!=", "<NUM_LIT>", ")", "O", "<<", "'", "[", "'", "<<", "MI", "->", "getOperand", "(", "LdStDesc", "->", "LaneOperand", ")", ".", "getImm", "(", ")", "<<", "'", "]", "'", ";", "unsigned", "AddrOpNum", "=", "LdStDesc", "->", "LaneOperand", "+", "<NUM_LIT>", ";", "unsigned", "AddrReg", "=", "MI", "->", "getOperand", "(", "AddrOpNum", ")", ".", "getReg", "(", ")", ";", "O", "<<", "<STR_LIT>", ", [", "<STR_LIT>", "<<", "getRegisterName", "(", "AddrReg", ")", "<<", "'", "]", "'", ";", "if", "(", "LdStDesc", "->", "NaturalOffset", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "AddrOpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "Reg", ")", ";", "else", "{", "assert", "(", "LdStDesc", "->", "NaturalOffset", "&&", "<STR_LIT>", "no offset on post-inc instruction?", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", #", "<STR_LIT>", "<<", "LdStDesc", "->", "NaturalOffset", ";", "}", "}", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}" ]
GCC	or1k	MD	next_suggestion	CPU	634,440	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	634,441	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	634,442	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Dest", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "MaskInReg", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	634,443	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "MINI_S_W_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	634,444	[ "auto", "FoundScalar", "=", "std", "::", "lower_bound", "(", "BS", ",", "ES", ",", "Scalar", "{", "Opc", ",", "<NUM_LIT>", "}", ",", "CmpOpcode", ")", ";" ]	[ "const", "auto", "CmpOpcode", "=", "[", "]", "(", "auto", "A", ",", "auto", "B", ")", "{", "return", "A", ".", "Opcode", "<", "B", ".", "Opcode", ";", "}", ";", "[", "[", "maybe_unused", "]", "]", "static", "bool", "SortedScalar", "=", "(", "llvm", "::", "sort", "(", "ScalarInts", ",", "CmpOpcode", ")", ",", "true", ")", ";", "[", "[", "maybe_unused", "]", "]", "static", "bool", "SortedHvx", "=", "(", "llvm", "::", "sort", "(", "HvxInts", ",", "CmpOpcode", ")", ",", "true", ")", ";", "auto", "[", "BS", ",", "ES", "]", "=", "std", "::", "make_pair", "(", "std", "::", "begin", "(", "ScalarInts", ")", ",", "std", "::", "end", "(", "ScalarInts", ")", ")", ";", "auto", "[", "BH", ",", "EH", "]", "=", "std", "::", "make_pair", "(", "std", "::", "begin", "(", "HvxInts", ")", ",", "std", "::", "end", "(", "HvxInts", ")", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	634,445	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{" ]	[ "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	634,446	[ ",", "Op0", ",", "Op1", ")", ";" ]	[ "bool", "IsStrict", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_FSETCC", "\|\|", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_FSETCCS", ";", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVSETCC", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "assert", "(", "VT", "==", "MVT", "::", "i8", "&&", "<STR_LIT>", "SetCC type must be 8-bit integer", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "f128", ")", "{", "assert", "(", "!", "IsStrict", "&&", "<STR_LIT>", "Unhandled strict operation!", "<STR_LIT>", ")", ";", "softenSetCCOperands", "(", "DAG", ",", "MVT", "::", "f128", ",", "Op0", ",", "Op1", ",", "CC", ",", "dl" ]
LLVM	X86	CPP	stmt_completion	CPU	634,447	[ "&", "*", "PMI", ")", ";" ]	[ "}", "if", "(", "BlockLimit", "<", "LIMIT", ")", "{", "MachineBasicBlock", "", "MBB", "=", "LoadInst", "->", "getParent", "(", ")", ";", "int", "LimitLeft", "=", "LIMIT", "-", "BlockLimit", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PB", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PE", "=", "MBB", "->", "pred_end", "(", ")", ";", "PB", "!=", "PE", ";", "++", "PB", ")", "{", "MachineBasicBlock", "", "PMBB", "=", "*", "PB", ";", "int", "PredLimit", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "PMI", "=", "PMBB", "->", "rbegin", "(", ")", ",", "PME", "=", "PMBB", "->", "rend", "(", ")", ";", "PMI", "!=", "PME", ";", "++", "PMI", ")", "{", "PredLimit", "++", ";", "if", "(", "PredLimit", ">=", "LimitLeft", ")", "break", ";", "if", "(", "PMI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "break", ";", "PotentialBlockers", ".", "push_back", "(" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	634,448	[ "=", "CurrentCost", ";" ]	[ "Candidate", ".", "SU", "=", "", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "continue", ";", "}", "if", "(", "!", "DisableTCTie", ")", "{", "auto", "&", "QST", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "&", "QII", "=", "", "QST", ".", "getInstrInfo", "(", ")", ";", "const", "MachineInstr", "", "MI", "=", "(", "", "I", ")", "->", "getInstr", "(", ")", ";", "const", "MachineInstr", "", "CandI", "=", "Candidate", ".", "SU", "->", "getInstr", "(", ")", ";", "const", "InstrItineraryData", "", "InstrItins", "=", "QST", ".", "getInstrItineraryData", "(", ")", ";", "unsigned", "InstrLatency", "=", "QII", ".", "getInstrTimingClassLatency", "(", "InstrItins", ",", "MI", ")", ";", "unsigned", "CandLatency", "=", "QII", ".", "getInstrTimingClassLatency", "(", "InstrItins", ",", "CandI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "TC Tie Breaker Cand: ", "<STR_LIT>", "<<", "CandLatency", "<<", "<STR_LIT>", " Instr:", "<STR_LIT>", "<<", "InstrLatency", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "", "MI", "<<", "", "CandI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "Q", ".", "getID", "(", ")", "==", "TopQID", "&&", "CurrentCost", "==", "Candidate", ".", "SCost", ")", "{", "if", "(", "InstrLatency", "<", "CandLatency", "&&", "TopUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Used top shorter tie breaker\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "if", "(", "InstrLatency", ">", "CandLatency", "&&", "!", "TopUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Used top longer tie breaker\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "Q", ".", "getID", "(", ")", "==", "BotQID", "&&", "CurrentCost", "==", "Candidate", ".", "SCost", ")", "{", "if", "(", "InstrLatency", "<", "CandLatency", "&&", "BotUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Used Bot shorter tie breaker\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "if", "(", "InstrLatency", ">", "CandLatency", "&&", "!", "BotUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Used Bot longer tie breaker\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "}", "}", "if", "(", "CurrentCost", "==", "Candidate", ".", "SCost", ")", "{", "if", "(", "(", "Q", ".", "getID", "(", ")", "==", "TopQID", "&&", "(", "", "I", ")", "->", "Succs", ".", "size", "(", ")", ">", "Candidate", ".", "SU", "->", "Succs", ".", "size", "(", ")", ")", "\|\|", "(", "Q", ".", "getID", "(", ")", "==", "BotQID", "&&", "(", "", "I", ")", "->", "Preds", ".", "size", "(", ")", "<", "Candidate", ".", "SU", "->", "Preds", ".", "size", "(", ")", ")", ")", "{", "DEBUG", "(", "traceCandidate", "(", "<STR_LIT>", "SPCAND", "<STR_LIT>", ",", "Q", ",", "", "I", ",", "CurrentCost", ")", ")", ";", "Candidate", ".", "SU", "=", "", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost" ]
LLVM	ARM64	TD	stmt_completion	CPU	634,449	[ "(", "NAME", "#", "<STR_LIT>", ")", ",", "V128", ",", "VecListTwo128", ">", ";" ]	[ "def", ":", "SIMDTableLookupAlias", "<", "asm", "#", "<STR_LIT>", ",", "!", "cast", "<", "Instruction", ">" ]
LLVM	Hexagon	TD	stmt_completion	DSP	634,450	[ ";" ]	[ "def", "A2_maxp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]
LLVM	LEG	CPP	next_suggestion	CPU	634,451	[ "}" ]	[ "MachineBasicBlock", "::", "iterator", "LEGFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "MBB", ".", "erase", "(", "I", ")", ";" ]
LLVM	M88k	CPP	program_repair	MPU	634,452	[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/RegisterBankInfo.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "ifndef", "LLVM_LIB_TARGET_M88K_GLSEL_M88KREGISTERBANKINFO_H", "#", "define", "LLVM_LIB_TARGET_M88K_GLSEL_M88KREGISTERBANKINFO_H", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/RegisterBankInfo.h", "<STR_LIT>", "<BUGE>", "#", "define", "GET_REGBANK_DECLARATIONS", "#", "include", "<STR_LIT>", "M88kGenRegisterBank.inc", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	634,453	[ "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "BccOpc", "&&", "I", "->", "getOpcode", "(", ")", "!=", "BccOpcNot", ")", "return", "<NUM_LIT>", ";" ]	[ "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	634,454	[ ".", "Sub", ")", ";" ]	[ "unsigned", "B", "=", "(", "RS", ".", "Sub", "==", "Hexagon", "::", "isub_hi", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "matchHalf", "(", "<NUM_LIT>", ",", "RC", ",", "B", ",", "H", ")", ")", "return", "false", ";", "if", "(", "H", ".", "Low", ")", "return", "false", ";", "MI", "->", "setDesc", "(", "HII", ".", "get", "(", "Hexagon", "::", "S2_storerf_io", ")", ")", ";", "ValOp", ".", "setReg", "(", "H", ".", "Reg", ")", ";", "ValOp", ".", "setSubReg", "(", "H" ]
GCC	aarch64	MD	stmt_completion	CPU	634,455	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC	arm	MD	program_repair	CPU	634,456	[ "<FIXS>", "(", "unspec", ":", "XI", "[", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec", ":", "XI", "[", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "unspec", ":", "MVE_VLD_ST", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "VLD4Q", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	634,457	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	634,458	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	634,459	[ "S_00B848_RR_WG_MODE", "(", "RrWgMode", ")", ";" ]	[ "if", "(", "ST", ".", "hasDX10ClampMode", "(", ")", ")", "Reg", "\|=", "S_00B848_DX10_CLAMP", "(", "DX10Clamp", ")", ";", "if", "(", "ST", ".", "hasIEEEMode", "(", ")", ")", "Reg", "\|=", "S_00B848_IEEE_MODE", "(", "IEEEMode", ")", ";", "if", "(", "ST", ".", "hasRrWGMode", "(", ")", ")", "Reg", "\|=" ]
GCC	aarch64	MD	next_suggestion	CPU	634,460	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	634,461	[ "}" ]	[ "msgpack", "::", "MapDocNode", "AMDGPUPALMetadata", "::", "getShaderFunction", "(", "StringRef", "Name", ")", "{", "auto", "Functions", "=", "getShaderFunctions", "(", ")", ";", "return", "Functions", "[", "Name", "]", ".", "getMap", "(", "true", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	634,462	[ ")", ")", "{" ]	[ "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "ARM", "::", "GPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg" ]
LLVM	ARM	TD	stmt_completion	CPU	634,463	[ "shift", ";" ]	[ "def", "CMNzrsr", ":", "AI1", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GPRnopc", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", ",", "DPSoRegRegFrm", ",", "IIC_iCMPsr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "BinOpFrag", "<", "(", "ARMcmpZ", "node", ":", "$", "LHS", ",", "(", "ineg", "node", ":", "$", "RHS", ")", ")", ">", "GPRnopc", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", "]", ">", ",", "Sched", "<", "[", "WriteCMPsr", ",", "ReadALU", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">" ]
LLVM	Hexagon	TD	stmt_completion	DSP	634,464	[ ";" ]	[ "class", "T_store_pi", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "Operand", "ImmOp", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "isHalf", ">", ":", "STInst", "<", "(", "outs", "IntRegs", ":", "$", "_dst_", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ImmOp", ":", "$", "offset", ",", "RC", ":", "$", "src2", ")", ",", "mnemonic", "#", "<STR_LIT>", "#", "!", "if", "(", "isHalf", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "<STR_LIT>", ">", ",", "AddrModeRel", "{", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isHalf", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>" ]
GCC	aarch64	MD	program_repair	CPU	634,465	[ "<FIXS>", "#", "define", "TARGET_SVE2_AES", "(", "AARCH64_ISA_SVE2_AES", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>", "<FIXS>", "#", "define", "TARGET_SVE2_BITPERM", "(", "AARCH64_ISA_SVE2_BITPERM", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>", "<FIXS>", "#", "define", "TARGET_SVE2_SHA3", "(", "AARCH64_ISA_SVE2_SHA3", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>", "<FIXS>", "#", "define", "TARGET_SVE2_SM4", "(", "AARCH64_ISA_SVE2_SM4", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>" ]	[ "#", "define", "TARGET_SVE2", "(", "AARCH64_ISA_SVE2", ")", "<BUGS>", "#", "define", "TARGET_SVE2_AES", "(", "AARCH64_ISA_SVE2_AES", ")", "<BUGE>", "<BUGS>", "#", "define", "TARGET_SVE2_BITPERM", "(", "AARCH64_ISA_SVE2_BITPERM", ")", "<BUGE>", "<BUGS>", "#", "define", "TARGET_SVE2_SHA3", "(", "AARCH64_ISA_SVE2_SHA3", ")", "<BUGE>", "<BUGS>", "#", "define", "TARGET_SVE2_SM4", "(", "AARCH64_ISA_SVE2_SM4", ")", "<BUGE>" ]
LLVM	ARM64	TD	stmt_completion	CPU	634,466	[ "<NUM_LIT>", ";" ]	[ "class", "BaseSIMDThreeScalar", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteV", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	VE	CPP	next_suggestion	CPU	634,467	[ "}" ]	[ "static", "bool", "isUncondBranchOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	634,468	[ "return", "<NUM_LIT>", ";" ]	[ "uint64_t", "WebAssemblyMCCodeEmitter", "::", "getMemoryOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "false", "&&", "<STR_LIT>", "FIXME: not implemented yet", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	634,469	[ "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_ST17", ",", "WriteAdr" ]
LLVM	Hexagon	TD	stmt_completion	DSP	634,470	[ ";" ]	[ "def", "A4_rcmpneq", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	634,471	[ "<STR_LIT>", ")", "]" ]	[ "(", "match_operand", ":", "<", "V_HALF", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VQRDMLH_AS", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	LEG	CPP	code_generation	CPU	634,472	[ "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]	[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]
LLVM	AArch64	CPP	program_repair	CPU	634,473	[ "<FIXS>", "unsigned", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "IsWin64", ",", "IsFunclet", ")", ";", "<FIXE>" ]	[ "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "<BUGS>", "unsigned", "FixedObject", "=", "(", "IsWin64", "&&", "!", "IsFunclet", ")", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "<BUGE>", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";" ]
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	634,474	[ ";" ]	[ "TextSection", "=", "nullptr", ";", "DataSection", "=", "nullptr", ";", "BSSSection", "=", "nullptr", ";", "ReadOnlySection", "=", "nullptr", ";", "StaticCtorSection", "=", "nullptr", ";", "StaticDtorSection", "=", "nullptr", ";", "LSDASection", "=", "nullptr", ";", "EHFrameSection", "=", "nullptr", ";", "DwarfAbbrevSection", "=", "nullptr", ";", "DwarfInfoSection", "=", "nullptr" ]
LLVM	Sparc	CPP	next_suggestion	CPU	634,475	[ "}" ]	[ "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "!", "(", "MFI", ".", "hasCalls", "(", ")", "\|\|", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "hasFP", "(", "MF", ")", ")", ";" ]
LLVM	VE	TD	stmt_completion	CPU	634,476	[ "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vldl2dsx_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLDL2DSXirl", "(", "LO7", "$", "I", ")", ",", "i64", ":" ]
GCC	i386	MD	program_repair	CPU	634,477	[ "<FIXS>", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V16HF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V32HF", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "xtg_mode", "<BUGS>", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_mode_attr", "HALFMASKMODE" ]
GCC	frv	MD	next_suggestion	VLIW	634,478	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	634,479	[ "Val", "=", "convertFromScalableVector", "(", "DAG", ",", "SrcVT", ".", "changeTypeToInteger", "(", ")", ",", "Val", ")", ";" ]	[ "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "RoundVT", ",", "Pg", ",", "Val", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "RoundVT", ")", ")", ";", "Val", "=", "getSVESafeBitCast", "(", "ContainerSrcVT", ".", "changeTypeToInteger", "(", ")", ",", "Val", ",", "DAG", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	634,480	[ "}" ]	[ "unsigned", "R600SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Y", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Z", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_W", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluTrans", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluDiscarded", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluPredX", "]", ".", "size", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	634,481	[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{" ]
LLVM	SystemZ	TD	stmt_completion	CPU	634,482	[ "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-" ]
GCC	i386	CPP	next_suggestion	CPU	634,483	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_sad_epu8", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psadbw256", "(", "(", "_", "_", "v32qi", ")", "_", "_", "A", ",", "(", "_", "_", "v32qi", ")", "_", "_", "B", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	634,484	[ ";" ]	[ "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	634,485	[ "None", ";" ]	[ "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_AMDGPU_HSA_KERNEL", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "StringRef", "Name", "=", "Symbol", ".", "Name", ";", "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_OBJECT", "&&", "Name", ".", "endswith", "(", "StringRef", "(", "<STR_LIT>", ".kd", "<STR_LIT>", ")", ")", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "decodeKernelDescriptor", "(", "Name", ".", "drop_back", "(", "<NUM_LIT>", ")", ",", "Bytes", ",", "Address", ")", ";", "}", "return" ]
GCC	avr	MD	next_suggestion	MPU	634,486	[ "}" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "plus", ":", "ALL8", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "avr_out_plus", "(", "insn", ",", "operands", ")" ]
GCC	mips	MD	stmt_completion	CPU	634,487	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	634,488	[ "SDTARMVSHX", ">", ";" ]	[ "def", "NEONvqshrns", ":", "SDNode", "<", "<STR_LIT>", "," ]
GCC	mep	MD	next_suggestion	CPU	634,489	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	634,490	[ ")", ")", ",", "sub_xmm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f64", "(", "X86vzmovl", "(", "v4f64", "VR256", ":", "$", "src", ")", ")", ")", ",", "(", "SUBREG_TO_REG", "(", "i32", "<NUM_LIT>", ")", ",", "(", "v2f64", "(", "VMOVSDrr", "(", "v2f64", "(", "V_SET0", ")", ")", ",", "(", "v2f64", "(", "EXTRACT_SUBREG", "(", "v4f64", "VR256", ":", "$", "src", ")", ",", "sub_xmm", ")", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	634,491	[ ";" ]	[ "case", "Hexagon", "::", "J2_callrt", ":", "case", "Hexagon", "::", "PS_call_nr", ":", "return", "true", ";", "}", "return", "false" ]
GCC	csky	MD	next_suggestion	CPU	634,492	[ "<STR_LIT>" ]	[ "[", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	634,493	[ "V4SI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "pmov_dst_zeroed_4", "[", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "pmov_suff_4", "[", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(" ]
LLVM	ARM	TD	stmt_completion	CPU	634,494	[ "IntOp", "(", "TyD", "DPR", ":", "$", "Vn", ")", ",", "(", "TyD", "DPR", ":", "$", "Vm", ")", ")", ")", ")", ")", ")", "]", ">", "{" ]	[ "class", "N3VLIntExt", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "SDPatternOperator", "IntOp", ",", "SDNode", "ExtOp", ",", "bit", "Commutable", ">", ":", "N3V", "<", "op24", ",", "op23", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ",", "N3RegFrm", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "TyQ", "(", "ExtOp", "(", "TyD", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	634,495	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VASTART_SAVE_XMM_REGS", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMSUB64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMXOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMNAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_MOVL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_LOAD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VTRUNC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VTRUNCM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VINSERT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VFPEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VFPROUND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSHLDQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRLDQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSHLI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRLI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRAI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMPP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ADC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SBB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SMUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UMUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::INC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::DEC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::OR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::XOR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::AND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BEXTR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MUL_IMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PTEST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TESTP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TESTM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TESTNM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::KORTEST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PALIGNR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFHW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFLW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SHUFP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLHPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLHPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVHLPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVDDUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVSHDUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVSLDUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVSD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVSS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UNPCKL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UNPCKH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VBROADCAST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VBROADCASTM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VEXTRACT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMILP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERM2X128", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMV3", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMIV3", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PMULUDQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PMULDQ", "<STR_LIT>", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	634,496	[ "if", "(", "TARGET_MEMTAG", ")", "aarch64_init_memtag_builtins", "(", ")", ";" ]	[ "aarch64_builtin_decls", "[", "AARCH64_JSCVT", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", "__builtin_aarch64_jcvtzs", "<STR_LIT>", ",", "ftype_jcvt", ",", "AARCH64_JSCVT", ")", ";", "if", "(", "!", "TARGET_ILP32", ")", "aarch64_init_pauth_hint_builtins", "(", ")", ";", "if", "(", "TARGET_TME", ")", "aarch64_init_tme_builtins", "(", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	634,497	[ "}" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_unpackel_pi16", "(", "_", "_", "m64", "_", "_", "m1", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wunpckelsh", "(", "(", "_", "_", "v4hi", ")", "_", "_", "m1", ")", ";" ]
GCC	v850	MD	stmt_completion	MPU	634,498	[ "(", "symbol_ref", "<STR_LIT>", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "if_then_else" ]
GCC	sh	MD	stmt_completion	CPU	634,499	[ ":", "V2DI" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_truncate", ":", "V2SI", "(", "ashiftrt", ":", "V2DI", "(", "mult" ]

GCC

c6x

MD

stmt_completion

VLIW

634,400

[ ")", ")", ")" ]

[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

program_repair

CPU

634,401

[ "<FIXS>", "Binary", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "return", ";", "}", "<BUGS>", "<BUGE>", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AM3Opc", ")", ")", "{", "<BUGS>", "Binary", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "<BUGE>", "Binary", "|=", "(", "ImmOffs", ">>", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Binary", "|=", "(", "ImmOffs", "&", "~", "<NUM_LIT>", ")", ";" ]

GCC

c6x

CPP

next_suggestion

VLIW

634,402

[ "}" ]

[ "for", "(", "side", "=", "<NUM_LIT>", ";", "side", "<", "<NUM_LIT>", ";", "side", "++", ")", "for", "(", "req", "=", "<NUM_LIT>", ";", "req", "<", "UNIT_REQ_MAX", ";", "req", "++", ")", "{", "int", "factor", "=", "unit_req_factor", "(", "(", "enum", "unitreqs", ")", "req", ")", ";", "worst", "=", "MAX", "(", "(", "reqs", "[", "side", "]", "[", "UNIT_REQ_D", "]", "+", "factor", "-", "<NUM_LIT>", ")", "/", "factor", ",", "worst", ")", ";", "}", "return", "worst", ";" ]

GCC

i386

CPP

stmt_completion

CPU

634,403

[ "v4sf", ")", "_", "mm_avx512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cvtqq2ps128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_" ]

LLVM

ARM

TD

stmt_completion

CPU

634,404

[ ",", "HasV4T", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{" ]

[ "def", "BX_pred", ":", "AI", "<", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "dst", ")", ",", "BrMiscFrm", ",", "IIC_Br", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "<", "[", "IsARM" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

634,405

[ "S_CMPK_LG_U32", ":" ]

[ "return", "isPowerOf2_64", "(", "Mask", ")", ";", "}", ";", "MachineOperand", "*", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isMask", "(", "SrcOp", ")", ")", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "isMask", "(", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "SrcOp", "=", "&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "return", "false", ";", "unsigned", "BitNo", "=", "countTrailingZeros", "(", "(", "uint64_t", ")", "Mask", ")", ";", "if", "(", "IsSigned", "&&", "BitNo", "==", "SrcSize", "-", "<NUM_LIT>", ")", "return", "false", ";", "ExpectedValue", "<<=", "BitNo", ";", "bool", "IsReversedCC", "=", "false", ";", "if", "(", "CmpValue", "!=", "ExpectedValue", ")", "{", "if", "(", "!", "IsReversable", ")", "return", "false", ";", "IsReversedCC", "=", "CmpValue", "==", "(", "ExpectedValue", "^", "Mask", ")", ";", "if", "(", "!", "IsReversedCC", ")", "return", "false", ";", "}", "Register", "DefReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "IsReversedCC", "&&", "!", "MRI", "->", "hasOneNonDBGUse", "(", "DefReg", ")", ")", "return", "false", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "Def", "->", "getIterator", "(", ")", ")", ",", "E", "=", "CmpInstr", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "AMDGPU", "::", "SCC", ",", "&", "RI", ")", "||", "I", "->", "killsRegister", "(", "AMDGPU", "::", "SCC", ",", "&", "RI", ")", ")", "return", "false", ";", "}", "MachineOperand", "*", "SccDef", "=", "Def", "->", "findRegisterDefOperand", "(", "AMDGPU", "::", "SCC", ")", ";", "SccDef", "->", "setIsDead", "(", "false", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "DefReg", ")", ")", "{", "assert", "(", "!", "IsReversedCC", ")", ";", "return", "true", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "Def", "->", "getParent", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "SrcSize", "==", "<NUM_LIT>", ")", "?", "IsReversedCC", "?", "AMDGPU", "::", "S_BITCMP0_B32", ":", "AMDGPU", "::", "S_BITCMP1_B32", ":", "IsReversedCC", "?", "AMDGPU", "::", "S_BITCMP0_B64", ":", "AMDGPU", "::", "S_BITCMP1_B64", ";", "BuildMI", "(", "*", "MBB", ",", "Def", ",", "Def", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "*", "SrcOp", ")", ".", "addImm", "(", "BitNo", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", ";", "switch", "(", "CmpInstr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AMDGPU", "::", "S_CMP_EQ_U32", ":", "case", "AMDGPU", "::", "S_CMP_EQ_I32", ":", "case", "AMDGPU", "::", "S_CMPK_EQ_U32", ":", "case", "AMDGPU", "::", "S_CMPK_EQ_I32", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "case", "AMDGPU", "::", "S_CMP_GE_U32", ":", "case", "AMDGPU", "::", "S_CMPK_GE_U32", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "case", "AMDGPU", "::", "S_CMP_GE_I32", ":", "case", "AMDGPU", "::", "S_CMPK_GE_I32", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ")", ";", "case", "AMDGPU", "::", "S_CMP_EQ_U64", ":", "return", "optimizeCmpAnd", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "case", "AMDGPU", "::", "S_CMP_LG_U32", ":", "case", "AMDGPU", "::", "S_CMP_LG_I32", ":", "case", "AMDGPU", "::" ]

GCC

tilegx

MD

stmt_completion

VLIW

634,406

[ "<STR_LIT>", ")", "]" ]

[ "(", "unspec", ":", "I48MODE", "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

634,407

[ "SDValue", "Bitcast", "=", "DCI", ".", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i128", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "int", "EltToExtract", "=", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "{", "ConstantSDNode", "*", "ConstNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstNode", "||", "ConstNode", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EltToExtract", "=", "EltToExtract", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i128", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "f128", ")", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

634,408

[ "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

634,409

[ ")", ";" ]

[ "addPass", "(", "createX86OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "createX86CallFrameOptimization", "(", ")", ")", ";", "addPass", "(", "createX86AvoidStoreForwardingBlocks", "(", ")", ")", ";", "}", "addPass", "(", "createX86SpeculativeLoadHardeningPass", "(", ")", ")", ";", "addPass", "(", "createX86FlagsCopyLoweringPass", "(", ")", ")", ";", "addPass", "(", "createX86DynAllocaExpander", "(", ")" ]

LLVM

AArch64

CPP

code_generation

CPU

634,410

[ "bool", "AArch64FastISel", "::", "fastLowerCall", "(", "CallLoweringInfo", "&", "CLI", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";", "bool", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "const", "Value", "*", "Callee", "=", "CLI", ".", "Callee", ";", "MCSymbol", "*", "Symbol", "=", "CLI", ".", "Symbol", ";", "if", "(", "!", "Callee", "&&", "!", "Symbol", ")", "return", "false", ";", "if", "(", "IsTailCall", ")", "return", "false", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "CM", "!=", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "return", "false", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "MVT", "RetVT", ";", "if", "(", "CLI", ".", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "MVT", "::", "isVoid", ";", "else", "if", "(", "!", "isTypeLegal", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "||", "Flag", ".", "isSRet", "(", ")", "||", "Flag", ".", "isNest", "(", ")", "||", "Flag", ".", "isByVal", "(", ")", "||", "Flag", ".", "isSwiftSelf", "(", ")", "||", "Flag", ".", "isSwiftError", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "*", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "||", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else", "{", "unsigned", "CallReg", "=", "<NUM_LIT>", ";", "if", "(", "Symbol", ")", "{", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CallReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "CallReg", "=", "materializeGV", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "CallReg", "=", "Addr", ".", "getReg", "(", ")", ";", "if", "(", "!", "CallReg", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "constrainOperandRegClass", "(", "II", ",", "CallReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "CallReg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "CLI", ".", "OutRegs", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "CLI", ".", "Call", "=", "MIB", ";", "return", "finishCall", "(", "CLI", ",", "RetVT", ",", "NumBytes", ")", ";", "}" ]

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "call", "lowering", "." ]

GCC

rs6000

CPP

next_suggestion

CPU

634,411

[ "}" ]

[ "break", ";", "case", "BUILT_IN_NEXTTOWARD", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__nexttoward_to_ieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_NEXTTOWARDF", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__nexttowardf_to_ieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_NEXTTOWARDL", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__nexttowardieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_POW10L", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__exp10ieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_SCALBL", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__scalbieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_SIGNIFICANDL", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__significandieee128", "<STR_LIT>", ")", ";", "break", ";", "case", "BUILT_IN_SINCOSL", ":", "new", "name", "=", "xstrdup", "(", "<STR_LIT>", "__sincosieee128", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "new", "name", ")", "{", "size_t", "printf_len", "=", "strlen", "(", "<STR_LIT>", "printf", "<STR_LIT>", ")", ";", "size_t", "scanf_len", "=", "strlen", "(", "<STR_LIT>", "scanf", "<STR_LIT>", ")", ";", "size_t", "printf_chk_len", "=", "strlen", "(", "<STR_LIT>", "printf_chk", "<STR_LIT>", ")", ";", "if", "(", "len", ">=", "printf_len", "&&", "strcmp", "(", "name", "+", "len", "-", "printf_len", ",", "<STR_LIT>", "printf", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "new", "name", "=", "xasprintf", "(", "<STR_LIT>", "__%sieee128", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "len", ">=", "scanf_len", "&&", "strcmp", "(", "name", "+", "len", "-", "scanf_len", ",", "<STR_LIT>", "scanf", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "new", "name", "=", "xasprintf", "(", "<STR_LIT>", "__isoc99_%sieee128", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "len", ">=", "printf_chk_len", "&&", "strcmp", "(", "name", "+", "len", "-", "printf_chk_len", ",", "<STR_LIT>", "printf_chk", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "new", "name", "=", "xasprintf", "(", "<STR_LIT>", "%sieee128", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "name", "[", "len", "-", "<NUM_LIT>", "]", "==", "'", "l", "'", ")", "{", "bool", "uses_ieee128_p", "=", "false", ";", "tree", "type", "=", "TREE_TYPE", "(", "decl", ")", ";", "machine_mode", "ret_mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "ret_mode", "==", "TFmode", "||", "ret_mode", "==", "TCmode", ")", "uses_ieee128_p", "=", "true", ";", "else", "{", "function_args_iterator", "args_iter", ";", "tree", "arg", ";", "FOREACH_FUNCTION_ARGS", "(", "type", ",", "arg", ",", "args_iter", ")", "{", "machine_mode", "arg_mode", "=", "TYPE_MODE", "(", "arg", ")", ";", "if", "(", "arg_mode", "==", "TFmode", "||", "arg_mode", "==", "TCmode", ")", "{", "uses_ieee128_p", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "uses_ieee128_p", ")", "new", "name", "=", "xasprintf", "(", "<STR_LIT>", "__%.*sieee128", "<STR_LIT>", ",", "(", "int", ")", "(", "len", "-", "<NUM_LIT>", ")", ",", "name", ")", ";", "}", "}", "if", "(", "new", "name", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "Map %s => %s\\n", "<STR_LIT>", ",", "name", ",", "new", "name", ")", ";", "id", "=", "get_identifier", "(", "new", "name", ")", ";", "free", "(", "new", "name", ")", ";", "}" ]

LLVM

Hexagon

CPP

code_generation

DSP

634,412

[ "bool", "HexagonAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "if", "(", "!", "InBrackets", ")", "{", "MCB", ".", "clear", "(", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "HexagonOperand", "&", "FirstOperand", "=", "static_cast", "<", "HexagonOperand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "FirstOperand", ".", "isToken", "(", ")", "&&", "FirstOperand", ".", "getToken", "(", ")", "==", "<STR_LIT>", "{", "<STR_LIT>", ")", "{", "assert", "(", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Brackets should be by themselves", "<STR_LIT>", ")", ";", "if", "(", "InBrackets", ")", "{", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", "Already in a packet", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "InBrackets", "=", "true", ";", "return", "false", ";", "}", "if", "(", "FirstOperand", ".", "isToken", "(", ")", "&&", "FirstOperand", ".", "getToken", "(", ")", "==", "<STR_LIT>", "}", "<STR_LIT>", ")", "{", "assert", "(", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Brackets should be by themselves", "<STR_LIT>", ")", ";", "if", "(", "!", "InBrackets", ")", "{", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "<STR_LIT>", "Not in a packet", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "InBrackets", "=", "false", ";", "if", "(", "matchBundleOptions", "(", ")", ")", "return", "true", ";", "return", "finishBundle", "(", "IDLoc", ",", "Out", ")", ";", "}", "MCInst", "*", "SubInst", "=", "new", "(", "getParser", "(", ")", ".", "getContext", "(", ")", ")", "MCInst", ";", "if", "(", "matchOneInstruction", "(", "*", "SubInst", ",", "IDLoc", ",", "Operands", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "return", "true", ";", "HexagonMCInstrInfo", "::", "extendIfNeeded", "(", "getParser", "(", ")", ".", "getContext", "(", ")", ",", "MCII", ",", "MCB", ",", "*", "SubInst", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "SubInst", ")", ")", ";", "if", "(", "!", "InBrackets", ")", "return", "finishBundle", "(", "IDLoc", ",", "Out", ")", ";", "return", "false", ";", "}" ]

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

GCC

fr30

CPP

stmt_completion

DSP

634,413

[ ")", ")", ";" ]

[ "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "val", ")", ";", "}", "return", ";", "case", "'", "x", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "||", "INTVAL", "(", "x", ")", ">", "<NUM_LIT>", ")", "output_operand_lossage", "(", "<STR_LIT>", "fr30_print_operand: invalid %%x code", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", "-", "<NUM_LIT>", ")", ";", "return", ";", "case", "'", "F", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", "output_operand_lossage", "(", "<STR_LIT>", "fr30_print_operand: invalid %%F code", "<STR_LIT>", ")", ";", "else", "{", "char", "str", "[", "<NUM_LIT>", "]", ";", "real_to_decimal", "(", "str", ",", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ",", "sizeof", "(", "str", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fputs", "(", "str", ",", "file", ")", ";", "}", "return", ";", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "fprintf", "(", "stderr", ",", "<STR_LIT>", "unknown code = %x\\n", "<STR_LIT>", ",", "code", ")", ";", "output_operand_lossage", "(", "<STR_LIT>", "fr30_print_operand: unknown code", "<STR_LIT>", ")", ";", "return", ";", "}", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "file", ")", ";", "break", ";", "case", "MEM", ":", "x0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "x0", ")", ")", "{", "case", "REG", ":", "gcc_assert", "(", "(", "unsigned", ")", "REGNO", "(", "x0", ")", "<", "ARRAY_SIZE", "(", "reg_names", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "@%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x0", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", "!=", "REG", "||", "REGNO", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", "<", "FRAME_POINTER_REGNUM", "||", "REGNO", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", ">", "STACK_POINTER_REGNUM", "||", "GET_CODE", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "bad INDEXed address:", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "output_operand_lossage", "(", "<STR_LIT>", "fr30_print_operand: unhandled MEM", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "REGNO", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>", ")", ")", "==", "FRAME_POINTER_REGNUM", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x0", ",", "<NUM_LIT>" ]

GCC

sh

MD

stmt_completion

CPU

634,414

[ "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

[ "{", "if", "(", "TARGET_SH2E", ")", "{", "emit_insn", "(", "gen_fmasf4_i", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands" ]

GCC

arm

MD

next_suggestion

CPU

634,415

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

634,416

[ ")", ";" ]

[ "bool", "hasFullFP16", "=", "featureBits", "[", "ARM", "::", "FeatureFullFP16", "]", ";", "unsigned", "Vd", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vd", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "Vm", "=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Vm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv4f32", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv2i64", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv16i8", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMVNv4i32", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv4i32", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMVNv4i32" ]

GCC

mips

CPP

code_generation

CPU

634,417

[ "void", "mips_split_msa_copy_d", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "index", ",", "rtx", "(", "*", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "gcc_assert", "(", "(", "GET_MODE", "(", "src", ")", "==", "V2DImode", "&&", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "||", "(", "GET_MODE", "(", "src", ")", "==", "V2DFmode", "&&", "GET_MODE", "(", "dest", ")", "==", "DFmode", ")", ")", ";", "rtx", "low", "=", "mips_subword", "(", "dest", ",", "false", ")", ";", "rtx", "high", "=", "mips_subword", "(", "dest", ",", "true", ")", ";", "rtx", "new", "_", "src", "=", "simplify_gen_subreg", "(", "V4SImode", ",", "src", ",", "GET_MODE", "(", "src", ")", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_fn", "(", "low", ",", "new", "_", "src", ",", "GEN_INT", "(", "INTVAL", "(", "index", ")", "*", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_fn", "(", "high", ",", "new", "_", "src", ",", "GEN_INT", "(", "INTVAL", "(", "index", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", ")", ";", "}" ]

[ "Split", "a", "COPY_S.D", "with", "operands", "DEST", ",", "SRC", "and", "INDEX", ".", "GEN", "is", "a", "function", "used", "to", "generate", "subregs", "." ]

LLVM

ARM

CPP

program_repair

CPU

634,418

[ "<FIXS>", "#", "if", "defined", "(", "_", "_", "VFP_FP__", ")", "&&", "!", "defined", "(", "_", "_", "SOFTFP__", ")", ")", "<FIXE>" ]

[ "<STR_LIT>", "stmdb sp!, {r0, r1, r2, r3, lr}\\n", "<STR_LIT>", "<BUGS>", "#", "ifdef", "_", "_", "VFP_FP__", "<BUGE>", "<STR_LIT>", "fstmfdd sp!, {d0, d1, d2, d3, d4, d5, d6, d7}\\n", "<STR_LIT>", "#", "endif" ]

GCC

aarch64

MD

next_suggestion

CPU

634,419

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "CRYPTO_SHA512", ")", ")", "]", "<STR_LIT>" ]

LLVM

R600

CPP

next_suggestion

GPU

634,420

[ "}" ]

[ "AMDGPUIndirectAddressingPass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "static_cast", "<", "const", "AMDGPUInstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", "{" ]

GCC

arm

CPP

next_suggestion

CPU

634,421

[ "}" ]

[ "_", "_", "arm_vshlltq", "(", "int16x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "_", "_", "arm_vshlltq_n_s16", "(", "_", "_", "a", ",", "_", "_", "imm", ")", ";" ]

GCC

mmix

MD

next_suggestion

CPU

634,422

[ "(", "clobber", "(", "reg", ":", "DI", "MMIX_rR_REGNUM", ")", ")", "]", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "scratch", ":", "DI", ")", ")", "(", "clobber", "(", "scratch", ":", "DI", ")", ")" ]

LLVM

TVM

CPP

stmt_completion

Virtual ISA

634,423

[ "X", ";" ]

[ "InitTVMMCInstrInfo", "(", "X", ")", ";", "return" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

634,424

[ "return", "true", ";" ]

[ "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Z", ":", "case", "InlineAsm", "::", "Constraint_Zy", ":", "const", "TargetRegisterInfo", "*", "TRI", "=", "PPCSubTarget", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TRI", "->", "getPointerRegClass", "(", "*", "MF", ",", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "TRC", "->", "getID", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ",", "<NUM_LIT>", ")", ";", "OutOps", ".", "push_back", "(", "NewOp", ")", ";", "return", "false", ";", "}" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

634,425

[ "(", ")", ";" ]

[ "HexagonMCExpr", "const", "*", "HExpr", "=", "llvm", "::", "dyn_cast", "<", "HexagonMCExpr", ">", "(", "&", "Expr", ")", ";", "if", "(", "!", "HExpr", ")", "return", "false", ";", "return", "HExpr", "->", "s23_2_reloc" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

634,426

[ "::", "i16", ")", ";" ]

[ "int64_t", "OffsetVal", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", "&&", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "MVT" ]

LLVM

Hexagon

TD

next_suggestion

DSP

634,427

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "ByteAccess", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

634,428

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Scalar", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

634,429

[ ",", "(", "int8x16_t", ")", "idx", ")", ";" ]

[ "_", "_", "builtin_aarch64_simd_xi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv16qi", "(", "_", "_", "o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "_", "_", "builtin_aarch64_qtbl4v16qi", "(", "_", "_", "o" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

634,430

[ "]", "=", "{" ]

[ "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "}", "case", "ISD", "::", "Constant", ":", "case", "ISD", "::", "ConstantFP", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "isInlineImmediate", "(", "N", ")", ")", "break", ";", "uint64_t", "Imm", ";", "if", "(", "ConstantFPSDNode", "*", "FP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", "=", "FP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "else", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getConstant", "(", "Imm", "&", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getConstant", "(", "Imm", ">>", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "SReg_64RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "SDValue", "(", "Lo", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub0", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "SDValue", "(", "Hi", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub1", ",", "DL", ",", "MVT", "::", "i32", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "}", "case", "ISD", "::", "LOAD", ":", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i64", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "NON_EXTLOAD", ")", "{", "N", "=", "glueCopyToM0", "(", "N", ")", ";", "break", ";", "}", "SDValue", "NewLoad", "=", "CurDAG", "->", "getLoad", "(", "MVT", "::", "v2i32", ",", "SDLoc", "(", "N", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BitCast", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "i64", ",", "NewLoad", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "BitCast", ")", ";", "SDNode", "*", "Load", "=", "glueCopyToM0", "(", "NewLoad", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Load", ")", ";", "N", "=", "BitCast", ".", "getNode", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "!", "ST", "->", "isTruncatingStore", "(", ")", ")", "{", "SDValue", "NewValue", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "v2i32", ",", "Value", ")", ";", "SDValue", "NewStore", "=", "CurDAG", "->", "getStore", "(", "ST", "->", "getChain", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "NewValue", ",", "ST", "->", "getBasePtr", "(", ")", ",", "ST", "->", "getMemOperand", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "NewStore", ")", ";", "if", "(", "NewValue", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "{", "Select", "(", "NewStore", ".", "getNode", "(", ")", ")", ";", "return", "SelectCode", "(", "NewValue", ".", "getNode", "(", ")", ")", ";", "}", "N", "=", "NewStore", ".", "getNode", "(", ")", ";", "}", "N", "=", "glueCopyToM0", "(", "N", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "break", ";", "SDValue", "Addr", ",", "Offset", ";", "SDLoc", "DL", "(", "N", ")", ";", "SelectADDRIndirect", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ",", "Offset", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Addr", ",", "Offset", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "SI_RegisterLoad", ",", "DL", ",", "CurDAG", "->", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i64", ",", "MVT", "::", "Other", ")", ",", "Ops", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "break", ";", "SDValue", "Addr", ",", "Offset", ";", "SelectADDRIndirect", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ",", "Offset", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "const", "SDValue", "Ops", "[" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

634,431

[ "false", ";" ]

[ "const", "MCInstrDesc", "&", "MID", "=", "MI", "->", "getDesc", "(", ")", ";", "const", "uint64_t", "F", "=", "MID", ".", "TSFlags", ";", "if", "(", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "TFR_FI", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "return" ]

LLVM

X86

CPP

program_repair

CPU

634,432

[ "<FIXS>", "FrameReg", "=", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "?", "RegInfo", "->", "getStackRegister", "(", ")", ":", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "<FIXE>" ]

[ "const", "X86RegisterInfo", "*", "RegInfo", "=", "static_cast", "const", "X86RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "<BUGS>", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "FrameReg", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "elseFrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "<BUGE>", "return", "getFrameIndexOffset", "(", "MF", ",", "FI", ")", ";", "}" ]

GCC

s390

MD

next_suggestion

MPU

634,433

[ "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

634,434

[ "}" ]

[ "long", "int", "MBlazeELFWriterInfo", "::", "computeRelocation", "(", "unsigned", "SymOffset", ",", "unsigned", "RelOffset", ",", "unsigned", "RelTy", ")", "const", "{", "if", "(", "RelTy", "==", "ELF", "::", "R_MICROBLAZE_32_PCREL", "||", "ELF", "::", "R_MICROBLAZE_64_PCREL", ")", "return", "SymOffset", "-", "(", "RelOffset", "+", "<NUM_LIT>", ")", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "computeRelocation unknown for this relocation type", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

634,435

[ "VReg_64RegClass", ")", ";" ]

[ "if", "(", "BitWidth", "<", "<NUM_LIT>", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_BFE_I32", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ASHRREV_I32_e32", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";", "return", ";", "}", "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::" ]

GCC

rs6000

MD

next_suggestion

CPU

634,436

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CCUNS", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "CA_REGNO", ")", ")", "]", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

GCC

h8300

MD

next_suggestion

MPU

634,437

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")" ]

GCC

ia64

MD

next_suggestion

CPU

634,438

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDP4", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM64

CPP

next_suggestion

CPU

634,439

[ "ARM64InstPrinter", "::", "printInst", "(", "MI", ",", "O", ",", "Annot", ")", ";" ]

[ "if", "(", "LdStDesc", "->", "LaneOperand", "!=", "<NUM_LIT>", ")", "O", "<<", "'", "[", "'", "<<", "MI", "->", "getOperand", "(", "LdStDesc", "->", "LaneOperand", ")", ".", "getImm", "(", ")", "<<", "'", "]", "'", ";", "unsigned", "AddrOpNum", "=", "LdStDesc", "->", "LaneOperand", "+", "<NUM_LIT>", ";", "unsigned", "AddrReg", "=", "MI", "->", "getOperand", "(", "AddrOpNum", ")", ".", "getReg", "(", ")", ";", "O", "<<", "<STR_LIT>", ", [", "<STR_LIT>", "<<", "getRegisterName", "(", "AddrReg", ")", "<<", "'", "]", "'", ";", "if", "(", "LdStDesc", "->", "NaturalOffset", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "AddrOpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "Reg", ")", ";", "else", "{", "assert", "(", "LdStDesc", "->", "NaturalOffset", "&&", "<STR_LIT>", "no offset on post-inc instruction?", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", #", "<STR_LIT>", "<<", "LdStDesc", "->", "NaturalOffset", ";", "}", "}", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}" ]

GCC

or1k

MD

next_suggestion

CPU

634,440

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

634,441

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

634,442

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Dest", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "MaskInReg", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

634,443

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "MINI_S_W_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

634,444

[ "auto", "FoundScalar", "=", "std", "::", "lower_bound", "(", "BS", ",", "ES", ",", "Scalar", "{", "Opc", ",", "<NUM_LIT>", "}", ",", "CmpOpcode", ")", ";" ]

[ "const", "auto", "CmpOpcode", "=", "[", "]", "(", "auto", "A", ",", "auto", "B", ")", "{", "return", "A", ".", "Opcode", "<", "B", ".", "Opcode", ";", "}", ";", "[", "[", "maybe_unused", "]", "]", "static", "bool", "SortedScalar", "=", "(", "llvm", "::", "sort", "(", "ScalarInts", ",", "CmpOpcode", ")", ",", "true", ")", ";", "[", "[", "maybe_unused", "]", "]", "static", "bool", "SortedHvx", "=", "(", "llvm", "::", "sort", "(", "HvxInts", ",", "CmpOpcode", ")", ",", "true", ")", ";", "auto", "[", "BS", ",", "ES", "]", "=", "std", "::", "make_pair", "(", "std", "::", "begin", "(", "ScalarInts", ")", ",", "std", "::", "end", "(", "ScalarInts", ")", ")", ";", "auto", "[", "BH", ",", "EH", "]", "=", "std", "::", "make_pair", "(", "std", "::", "begin", "(", "HvxInts", ")", ",", "std", "::", "end", "(", "HvxInts", ")", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

634,445

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{" ]

[ "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

634,446

[ ",", "Op0", ",", "Op1", ")", ";" ]

[ "bool", "IsStrict", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_FSETCC", "||", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_FSETCCS", ";", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVSETCC", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "assert", "(", "VT", "==", "MVT", "::", "i8", "&&", "<STR_LIT>", "SetCC type must be 8-bit integer", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "IsStrict", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "f128", ")", "{", "assert", "(", "!", "IsStrict", "&&", "<STR_LIT>", "Unhandled strict operation!", "<STR_LIT>", ")", ";", "softenSetCCOperands", "(", "DAG", ",", "MVT", "::", "f128", ",", "Op0", ",", "Op1", ",", "CC", ",", "dl" ]

LLVM

X86

CPP

stmt_completion

CPU

634,447

[ "&", "*", "PMI", ")", ";" ]

[ "}", "if", "(", "BlockLimit", "<", "LIMIT", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "LoadInst", "->", "getParent", "(", ")", ";", "int", "LimitLeft", "=", "LIMIT", "-", "BlockLimit", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PB", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PE", "=", "MBB", "->", "pred_end", "(", ")", ";", "PB", "!=", "PE", ";", "++", "PB", ")", "{", "MachineBasicBlock", "*", "PMBB", "=", "*", "PB", ";", "int", "PredLimit", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "PMI", "=", "PMBB", "->", "rbegin", "(", ")", ",", "PME", "=", "PMBB", "->", "rend", "(", ")", ";", "PMI", "!=", "PME", ";", "++", "PMI", ")", "{", "PredLimit", "++", ";", "if", "(", "PredLimit", ">=", "LimitLeft", ")", "break", ";", "if", "(", "PMI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "break", ";", "PotentialBlockers", ".", "push_back", "(" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

634,448

[ "=", "CurrentCost", ";" ]

[ "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "continue", ";", "}", "if", "(", "!", "DisableTCTie", ")", "{", "auto", "&", "QST", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "&", "QII", "=", "*", "QST", ".", "getInstrInfo", "(", ")", ";", "const", "MachineInstr", "*", "MI", "=", "(", "*", "I", ")", "->", "getInstr", "(", ")", ";", "const", "MachineInstr", "*", "CandI", "=", "Candidate", ".", "SU", "->", "getInstr", "(", ")", ";", "const", "InstrItineraryData", "*", "InstrItins", "=", "QST", ".", "getInstrItineraryData", "(", ")", ";", "unsigned", "InstrLatency", "=", "QII", ".", "getInstrTimingClassLatency", "(", "InstrItins", ",", "MI", ")", ";", "unsigned", "CandLatency", "=", "QII", ".", "getInstrTimingClassLatency", "(", "InstrItins", ",", "CandI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "TC Tie Breaker Cand: ", "<STR_LIT>", "<<", "CandLatency", "<<", "<STR_LIT>", " Instr:", "<STR_LIT>", "<<", "InstrLatency", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", "<<", "*", "MI", "<<", "*", "CandI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "Q", ".", "getID", "(", ")", "==", "TopQID", "&&", "CurrentCost", "==", "Candidate", ".", "SCost", ")", "{", "if", "(", "InstrLatency", "<", "CandLatency", "&&", "TopUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Used top shorter tie breaker\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "if", "(", "InstrLatency", ">", "CandLatency", "&&", "!", "TopUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Used top longer tie breaker\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "Q", ".", "getID", "(", ")", "==", "BotQID", "&&", "CurrentCost", "==", "Candidate", ".", "SCost", ")", "{", "if", "(", "InstrLatency", "<", "CandLatency", "&&", "BotUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Used Bot shorter tie breaker\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "if", "(", "InstrLatency", ">", "CandLatency", "&&", "!", "BotUseShorterTie", ")", "{", "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost", "=", "CurrentCost", ";", "FoundCandidate", "=", "BestCost", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Used Bot longer tie breaker\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "}", "}", "if", "(", "CurrentCost", "==", "Candidate", ".", "SCost", ")", "{", "if", "(", "(", "Q", ".", "getID", "(", ")", "==", "TopQID", "&&", "(", "*", "I", ")", "->", "Succs", ".", "size", "(", ")", ">", "Candidate", ".", "SU", "->", "Succs", ".", "size", "(", ")", ")", "||", "(", "Q", ".", "getID", "(", ")", "==", "BotQID", "&&", "(", "*", "I", ")", "->", "Preds", ".", "size", "(", ")", "<", "Candidate", ".", "SU", "->", "Preds", ".", "size", "(", ")", ")", ")", "{", "DEBUG", "(", "traceCandidate", "(", "<STR_LIT>", "SPCAND", "<STR_LIT>", ",", "Q", ",", "*", "I", ",", "CurrentCost", ")", ")", ";", "Candidate", ".", "SU", "=", "*", "I", ";", "Candidate", ".", "RPDelta", "=", "RPDelta", ";", "Candidate", ".", "SCost" ]

LLVM

ARM64

TD

stmt_completion

CPU

634,449

[ "(", "NAME", "#", "<STR_LIT>", ")", ",", "V128", ",", "VecListTwo128", ">", ";" ]

[ "def", ":", "SIMDTableLookupAlias", "<", "asm", "#", "<STR_LIT>", ",", "!", "cast", "<", "Instruction", ">" ]

LLVM

Hexagon

TD

stmt_completion

DSP

634,450

[ ";" ]

[ "def", "A2_maxp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]

LLVM

LEG

CPP

next_suggestion

CPU

634,451

[ "}" ]

[ "MachineBasicBlock", "::", "iterator", "LEGFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "MBB", ".", "erase", "(", "I", ")", ";" ]

LLVM

M88k

CPP

program_repair

MPU

634,452

[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/RegisterBankInfo.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "ifndef", "LLVM_LIB_TARGET_M88K_GLSEL_M88KREGISTERBANKINFO_H", "#", "define", "LLVM_LIB_TARGET_M88K_GLSEL_M88KREGISTERBANKINFO_H", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/GlobalISel/RegisterBankInfo.h", "<STR_LIT>", "<BUGE>", "#", "define", "GET_REGBANK_DECLARATIONS", "#", "include", "<STR_LIT>", "M88kGenRegisterBank.inc", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

634,453

[ "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "BccOpc", "&&", "I", "->", "getOpcode", "(", ")", "!=", "BccOpcNot", ")", "return", "<NUM_LIT>", ";" ]

[ "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

634,454

[ ".", "Sub", ")", ";" ]

[ "unsigned", "B", "=", "(", "RS", ".", "Sub", "==", "Hexagon", "::", "isub_hi", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "matchHalf", "(", "<NUM_LIT>", ",", "RC", ",", "B", ",", "H", ")", ")", "return", "false", ";", "if", "(", "H", ".", "Low", ")", "return", "false", ";", "MI", "->", "setDesc", "(", "HII", ".", "get", "(", "Hexagon", "::", "S2_storerf_io", ")", ")", ";", "ValOp", ".", "setReg", "(", "H", ".", "Reg", ")", ";", "ValOp", ".", "setSubReg", "(", "H" ]

GCC

aarch64

MD

stmt_completion

CPU

634,455

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

GCC

arm

MD

program_repair

CPU

634,456

[ "<FIXS>", "(", "unspec", ":", "XI", "[", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec", ":", "XI", "[", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "unspec", ":", "MVE_VLD_ST", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "VLD4Q", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

634,457

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

634,458

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

634,459

[ "S_00B848_RR_WG_MODE", "(", "RrWgMode", ")", ";" ]

[ "if", "(", "ST", ".", "hasDX10ClampMode", "(", ")", ")", "Reg", "|=", "S_00B848_DX10_CLAMP", "(", "DX10Clamp", ")", ";", "if", "(", "ST", ".", "hasIEEEMode", "(", ")", ")", "Reg", "|=", "S_00B848_IEEE_MODE", "(", "IEEEMode", ")", ";", "if", "(", "ST", ".", "hasRrWGMode", "(", ")", ")", "Reg", "|=" ]

GCC

aarch64

MD

next_suggestion

CPU

634,460

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

634,461

[ "}" ]

[ "msgpack", "::", "MapDocNode", "AMDGPUPALMetadata", "::", "getShaderFunction", "(", "StringRef", "Name", ")", "{", "auto", "Functions", "=", "getShaderFunctions", "(", ")", ";", "return", "Functions", "[", "Name", "]", ".", "getMap", "(", "true", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

634,462

[ ")", ")", "{" ]

[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "ARM", "::", "GPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg" ]

LLVM

ARM

TD

stmt_completion

CPU

634,463

[ "shift", ";" ]

[ "def", "CMNzrsr", ":", "AI1", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GPRnopc", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", ",", "DPSoRegRegFrm", ",", "IIC_iCMPsr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "BinOpFrag", "<", "(", "ARMcmpZ", "node", ":", "$", "LHS", ",", "(", "ineg", "node", ":", "$", "RHS", ")", ")", ">", "GPRnopc", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", "]", ">", ",", "Sched", "<", "[", "WriteCMPsr", ",", "ReadALU", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">" ]

LLVM

Hexagon

TD

stmt_completion

DSP

634,464

[ ";" ]

[ "class", "T_store_pi", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "Operand", "ImmOp", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "isHalf", ">", ":", "STInst", "<", "(", "outs", "IntRegs", ":", "$", "_dst_", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ImmOp", ":", "$", "offset", ",", "RC", ":", "$", "src2", ")", ",", "mnemonic", "#", "<STR_LIT>", "#", "!", "if", "(", "isHalf", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "<STR_LIT>", ">", ",", "AddrModeRel", "{", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isHalf", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>" ]

GCC

aarch64

MD

program_repair

CPU

634,465

[ "<FIXS>", "#", "define", "TARGET_SVE2_AES", "(", "AARCH64_ISA_SVE2_AES", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>", "<FIXS>", "#", "define", "TARGET_SVE2_BITPERM", "(", "AARCH64_ISA_SVE2_BITPERM", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>", "<FIXS>", "#", "define", "TARGET_SVE2_SHA3", "(", "AARCH64_ISA_SVE2_SHA3", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>", "<FIXS>", "#", "define", "TARGET_SVE2_SM4", "(", "AARCH64_ISA_SVE2_SM4", "&", "&", "TARGET_NON_STREAMING", ")", "<FIXE>" ]

[ "#", "define", "TARGET_SVE2", "(", "AARCH64_ISA_SVE2", ")", "<BUGS>", "#", "define", "TARGET_SVE2_AES", "(", "AARCH64_ISA_SVE2_AES", ")", "<BUGE>", "<BUGS>", "#", "define", "TARGET_SVE2_BITPERM", "(", "AARCH64_ISA_SVE2_BITPERM", ")", "<BUGE>", "<BUGS>", "#", "define", "TARGET_SVE2_SHA3", "(", "AARCH64_ISA_SVE2_SHA3", ")", "<BUGE>", "<BUGS>", "#", "define", "TARGET_SVE2_SM4", "(", "AARCH64_ISA_SVE2_SM4", ")", "<BUGE>" ]

LLVM

ARM64

TD

stmt_completion

CPU

634,466

[ "<NUM_LIT>", ";" ]

[ "class", "BaseSIMDThreeScalar", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteV", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

VE

CPP

next_suggestion

CPU

634,467

[ "}" ]

[ "static", "bool", "isUncondBranchOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

634,468

[ "return", "<NUM_LIT>", ";" ]

[ "uint64_t", "WebAssemblyMCCodeEmitter", "::", "getMemoryOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "false", "&&", "<STR_LIT>", "FIXME: not implemented yet", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

634,469

[ "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_ST17", ",", "WriteAdr" ]

LLVM

Hexagon

TD

stmt_completion

DSP

634,470

[ ";" ]

[ "def", "A4_rcmpneq", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

634,471

[ "<STR_LIT>", ")", "]" ]

[ "(", "match_operand", ":", "<", "V_HALF", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VQRDMLH_AS", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

LEG

CPP

code_generation

CPU

634,472

[ "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]

[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]

LLVM

AArch64

CPP

program_repair

CPU

634,473

[ "<FIXS>", "unsigned", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "IsWin64", ",", "IsFunclet", ")", ";", "<FIXE>" ]

[ "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "<BUGS>", "unsigned", "FixedObject", "=", "(", "IsWin64", "&&", "!", "IsFunclet", ")", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "<BUGE>", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";" ]

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

634,474

[ ";" ]

[ "TextSection", "=", "nullptr", ";", "DataSection", "=", "nullptr", ";", "BSSSection", "=", "nullptr", ";", "ReadOnlySection", "=", "nullptr", ";", "StaticCtorSection", "=", "nullptr", ";", "StaticDtorSection", "=", "nullptr", ";", "LSDASection", "=", "nullptr", ";", "EHFrameSection", "=", "nullptr", ";", "DwarfAbbrevSection", "=", "nullptr", ";", "DwarfInfoSection", "=", "nullptr" ]

LLVM

Sparc

CPP

next_suggestion

CPU

634,475

[ "}" ]

[ "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "!", "(", "MFI", ".", "hasCalls", "(", ")", "||", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "hasFP", "(", "MF", ")", ")", ";" ]

LLVM

VE

TD

stmt_completion

CPU

634,476

[ "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vldl2dsx_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLDL2DSXirl", "(", "LO7", "$", "I", ")", ",", "i64", ":" ]

GCC

i386

MD

program_repair

CPU

634,477

[ "<FIXS>", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V16HF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V32HF", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "xtg_mode", "<BUGS>", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_mode_attr", "HALFMASKMODE" ]

GCC

frv

MD

next_suggestion

VLIW

634,478

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

634,479

[ "Val", "=", "convertFromScalableVector", "(", "DAG", ",", "SrcVT", ".", "changeTypeToInteger", "(", ")", ",", "Val", ")", ";" ]

[ "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "RoundVT", ",", "Pg", ",", "Val", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "RoundVT", ")", ")", ";", "Val", "=", "getSVESafeBitCast", "(", "ContainerSrcVT", ".", "changeTypeToInteger", "(", ")", ",", "Val", ",", "DAG", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

634,480

[ "}" ]

[ "unsigned", "R600SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Y", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Z", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_W", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluTrans", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluDiscarded", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluPredX", "]", ".", "size", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

634,481

[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{" ]

LLVM

SystemZ

TD

stmt_completion

CPU

634,482

[ "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-" ]

GCC

i386

CPP

next_suggestion

CPU

634,483

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_sad_epu8", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psadbw256", "(", "(", "_", "_", "v32qi", ")", "_", "_", "A", ",", "(", "_", "_", "v32qi", ")", "_", "_", "B", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

634,484

[ ";" ]

[ "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

634,485

[ "None", ";" ]

[ "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_AMDGPU_HSA_KERNEL", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "StringRef", "Name", "=", "Symbol", ".", "Name", ";", "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_OBJECT", "&&", "Name", ".", "endswith", "(", "StringRef", "(", "<STR_LIT>", ".kd", "<STR_LIT>", ")", ")", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "decodeKernelDescriptor", "(", "Name", ".", "drop_back", "(", "<NUM_LIT>", ")", ",", "Bytes", ",", "Address", ")", ";", "}", "return" ]

GCC

avr

MD

next_suggestion

MPU

634,486

[ "}" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "plus", ":", "ALL8", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "avr_out_plus", "(", "insn", ",", "operands", ")" ]

GCC

mips

MD

stmt_completion

CPU

634,487

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

634,488

[ "SDTARMVSHX", ">", ";" ]

[ "def", "NEONvqshrns", ":", "SDNode", "<", "<STR_LIT>", "," ]

GCC

mep

MD

next_suggestion

CPU

634,489

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

634,490

[ ")", ")", ",", "sub_xmm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f64", "(", "X86vzmovl", "(", "v4f64", "VR256", ":", "$", "src", ")", ")", ")", ",", "(", "SUBREG_TO_REG", "(", "i32", "<NUM_LIT>", ")", ",", "(", "v2f64", "(", "VMOVSDrr", "(", "v2f64", "(", "V_SET0", ")", ")", ",", "(", "v2f64", "(", "EXTRACT_SUBREG", "(", "v4f64", "VR256", ":", "$", "src", ")", ",", "sub_xmm", ")", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

634,491

[ ";" ]

[ "case", "Hexagon", "::", "J2_callrt", ":", "case", "Hexagon", "::", "PS_call_nr", ":", "return", "true", ";", "}", "return", "false" ]

GCC

csky

MD

next_suggestion

CPU

634,492

[ "<STR_LIT>" ]

[ "[", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

634,493

[ "V4SI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "pmov_dst_zeroed_4", "[", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "pmov_suff_4", "[", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(" ]

LLVM

ARM

TD

stmt_completion

CPU

634,494

[ "IntOp", "(", "TyD", "DPR", ":", "$", "Vn", ")", ",", "(", "TyD", "DPR", ":", "$", "Vm", ")", ")", ")", ")", ")", ")", "]", ">", "{" ]

[ "class", "N3VLIntExt", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "SDPatternOperator", "IntOp", ",", "SDNode", "ExtOp", ",", "bit", "Commutable", ">", ":", "N3V", "<", "op24", ",", "op23", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ",", "N3RegFrm", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "TyQ", "(", "ExtOp", "(", "TyD", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

634,495

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VASTART_SAVE_XMM_REGS", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMSUB64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMXOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMNAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_MOVL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_LOAD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VTRUNC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VTRUNCM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VINSERT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VFPEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VFPROUND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSHLDQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRLDQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSHLI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRLI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSRAI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMPP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPEQM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PCMPGTM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ADC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SBB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SMUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UMUL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::INC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::DEC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::OR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::XOR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::AND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BEXTR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MUL_IMM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PTEST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TESTP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TESTM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TESTNM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::KORTEST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PALIGNR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFHW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFLW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SHUFP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLHPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLHPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVHLPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVLPD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVDDUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVSHDUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVSLDUP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVSD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::MOVSS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UNPCKL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UNPCKH", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VBROADCAST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VBROADCASTM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VEXTRACT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMILP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERM2X128", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMV3", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMIV3", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VPERMI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PMULUDQ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PMULDQ", "<STR_LIT>", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

634,496

[ "if", "(", "TARGET_MEMTAG", ")", "aarch64_init_memtag_builtins", "(", ")", ";" ]

[ "aarch64_builtin_decls", "[", "AARCH64_JSCVT", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", "__builtin_aarch64_jcvtzs", "<STR_LIT>", ",", "ftype_jcvt", ",", "AARCH64_JSCVT", ")", ";", "if", "(", "!", "TARGET_ILP32", ")", "aarch64_init_pauth_hint_builtins", "(", ")", ";", "if", "(", "TARGET_TME", ")", "aarch64_init_tme_builtins", "(", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

634,497

[ "}" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_unpackel_pi16", "(", "_", "_", "m64", "_", "_", "m1", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wunpckelsh", "(", "(", "_", "_", "v4hi", ")", "_", "_", "m1", ")", ";" ]

GCC

v850

MD

stmt_completion

MPU

634,498

[ "(", "symbol_ref", "<STR_LIT>", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "if_then_else" ]

GCC

sh

MD

stmt_completion

CPU

634,499

[ ":", "V2DI" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_truncate", ":", "V2SI", "(", "ashiftrt", ":", "V2DI", "(", "mult" ]