docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "static", "unsigned", "getDepth", "(", "const", "SmallVectorImpl", "<", "const", "MachineBasicBlock", "", ">", "&", "Stack", ",", "const", "MachineBasicBlock", "", "MBB", ")", "{", "unsigned", "Depth", "=", "0", ";", "for", "(", "auto", "X", ":", "reverse", "(", "Stack", ")", ")", "{", "if", "(", "X", "==", "MBB", ")", "break", ";", "++", "Depth", ";", "}", "assert", "(", "Depth", "<", "Stack", ".", "size", "(", ")", "&&", "\"Branch destination should be in scope\"", ")", ";", "return", "Depth", ";", "}", "</s>" ]	[ "The", "depth", ",", "in", "the", "dependence", "graph", ",", "for", "a", "node", "." ]	[ "WebAssembly", "0", "\"Branch destination should be in scope\"" ]	WebAssemblyCFGStackify (2)2	getDepth	WebAssembly	Virtual ISA	LLVM	16,000	65	1	[]
[ "<s>", "static", "bool", "mcore_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ",", "addr_space_t", "as", ")", "{", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", ";", "if", "(", "mcore_base_register_rtx_p", "(", "x", ",", "strict_p", ")", ")", "return", "true", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "\|\|", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "1", ")", ";", "if", "(", "mcore_base_register_rtx_p", "(", "xop0", ",", "strict_p", ")", "&&", "mcore_legitimate_index_p", "(", "mode", ",", "xop1", ")", ")", "return", "true", ";", "if", "(", "mcore_base_register_rtx_p", "(", "xop1", ",", "strict_p", ")", "&&", "mcore_legitimate_index_p", "(", "mode", ",", "xop0", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_ADDR_SPACE_LEGITIMATE_ADDRESS_P", ".", "Allow", "REG", "REG", "+", "disp" ]	[ "mcore", "0", "1" ]	mcore	mcore_legitimate_address_p	mcore	MPU	GCC	16,001	118	1	[]
[ "<s>", "unsigned", "AVRAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "AVROperand", "&", "Op", "=", "static_cast", "<", "AVROperand", "&", ">", "(", "AsmOp", ")", ";", "MatchClassKind", "Expected", "=", "static_cast", "<", "MatchClassKind", ">", "(", "ExpectedKind", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "MCConstantExpr", "const", "*", "Const", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "{", "int64_t", "RegNum", "=", "Const", "->", "getValue", "(", ")", ";", "std", "::", "ostringstream", "RegName", ";", "RegName", "<<", "\"r\"", "<<", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "RegName", ".", "str", "(", ")", ")", ";", "if", "(", "RegNum", "!=", "AVR", "::", "NoRegister", ")", "{", "Op", ".", "makeReg", "(", "RegNum", ")", ";", "if", "(", "validateOperandClass", "(", "Op", ",", "Expected", ")", "==", "Match_Success", ")", "{", "return", "Match_Success", ";", "}", "}", "}", "}", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "isSubclass", "(", "Expected", ",", "MCK_DREGS", ")", ")", "{", "unsigned", "correspondingDREG", "=", "toDREG", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "correspondingDREG", "!=", "AVR", "::", "NoRegister", ")", "{", "Op", ".", "makeReg", "(", "correspondingDREG", ")", ";", "return", "validateOperandClass", "(", "Op", ",", "Expected", ")", ";", "}", "}", "}", "return", "Match_InvalidOperand", ";", "}", "</s>" ]	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AVR", "AVR", "AVR", "AVR", "\"r\"", "AVR::NoRegister", "AVR::NoRegister" ]	AVRAsmParser13	validateTargetOperandClass	AVR	MPU	LLVM	16,002	194	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "DLXTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "return", "Weight", ";", "}", "</s>" ]	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "DLX", "DLX" ]	DLXISelLowering	getSingleConstraintMatchWeight	DLX	CPU	LLVM	16,003	27	1	[]
[ "<s>", "const", "MCPhysReg", "", "XtensaRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Xtensa", "Xtensa", "0" ]	XtensaRegisterInfo1	getCalleeSavedRegs	Xtensa	MPU	LLVM	16,004	18	1	[]
[ "<s>", "void", "MINA32AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "", "STI", ")", "const", "{", "adjustFixupValue", "(", "Fixup", ",", "Target", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "auto", "NumBits", "=", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ";", "auto", "NumBytes", "=", "(", "NumBits", "/", "8", ")", "+", "(", "(", "NumBits", "%", "8", ")", "==", "0", "?", "0", ":", "1", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "\"Invalid fixup offset!\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "NumBytes", ";", "++", "i", ")", "{", "uint8_t", "mask", "=", "(", "(", "Value", ">>", "(", "i", "", "8", ")", ")", "&", "0xFF", ")", ";", "Data", "[", "Offset", "+", "i", "]", "\|=", "mask", ";", "}", "}", "</s>" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "MINA32", "MINA32", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xFF" ]	MINA32AsmBackend	applyFixup	MINA32	CPU	LLVM	16,005	181	1	[]
[ "<s>", "static", "rtx", "arc_legitimize_pic_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "flag_pic", ")", "return", "addr", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "addr", ",", "1", ")", ")", "{", "case", "ARC_UNSPEC_GOT", ":", "case", "ARC_UNSPEC_GOTOFFPC", ":", "addr", "=", "XVECEXP", "(", "addr", ",", "0", ",", "0", ")", ";", "break", ";", "default", ":", "return", "addr", ";", "}", "case", "SYMBOL_REF", ":", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "addr", ")", ")", "return", "addr", ";", "if", "(", "!", "arc_symbol_binds_local_p", "(", "addr", ")", ")", "return", "gen_const_mem", "(", "Pmode", ",", "arc_unspec_offset", "(", "addr", ",", "ARC_UNSPEC_GOT", ")", ")", ";", "case", "LABEL_REF", ":", "return", "arc_unspec_offset", "(", "addr", ",", "ARC_UNSPEC_GOTOFFPC", ")", ";", "default", ":", "break", ";", "}", "return", "addr", ";", "}", "</s>" ]	[ "Legitimize", "a", "pic", "address", "reference", "in", "ORIG", ".", "The", "return", "value", "is", "the", "legitimated", "address", ".", "If", "OLDX", "is", "non-zero", ",", "it", "is", "the", "target", "to", "assign", "the", "address", "to", "first", "." ]	[ "arc", "1", "0", "0" ]	arc	arc_legitimize_pic_address	arc	MPU	GCC	16,006	116	1	[]
[ "<s>", "static", "bool", "pru_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "operand", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "operand", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "case", "CONST_WIDE_INT", ":", "return", "false", ";", "case", "CONST_INT", ":", "return", "ctable_addr_operand", "(", "operand", ",", "VOIDmode", ")", ";", "case", "REG", ":", "return", "pru_regno_ok_for_base_p", "(", "REGNO", "(", "operand", ")", ",", "strict_p", ")", ";", "case", "PLUS", ":", "{", "rtx", "op0", "=", "XEXP", "(", "operand", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "operand", ",", "1", ")", ";", "return", "pru_valid_addr_expr_p", "(", "mode", ",", "op0", ",", "op1", ",", "strict_p", ")", ";", "}", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "pru", "0", "1" ]	pru	pru_legitimate_address_p	pru	CPU	GCC	16,007	108	1	[]
[ "<s>", "static", "bool", "s390_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "if", "(", "!", "args", ")", "cur_tree", "=", "pop_target", ";", "else", "{", "cur_tree", "=", "s390_valid_target_attribute_tree", "(", "args", ",", "&", "global_options", ",", "&", "global_options_set", ",", "true", ")", ";", "if", "(", "!", "cur_tree", "\|\|", "cur_tree", "==", "error_mark_node", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ")", ";", "return", "false", ";", "}", "}", "target_option_current_node", "=", "cur_tree", ";", "s390_activate_target_options", "(", "target_option_current_node", ")", ";", "{", "struct", "cl_target_option", "", "prev_opt", ";", "struct", "cl_target_option", "", "cur_opt", ";", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "0", ";", "s390_cpu_cpp_builtins_internal", "(", "parse_in", ",", "cur_opt", ",", "prev_opt", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", "used", "to", "reset", "the", "options", "." ]	[ "s390", "0" ]	s390-c1	s390_pragma_target_parse	s390	MPU	GCC	16,008	158	1	[]
[ "<s>", "int", "following_call", "(", "rtx", "insn", ")", "{", "if", "(", "!", "TARGET_JUMP_IN_DELAY", ")", "return", "0", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "while", "(", "insn", "&&", "GET_CODE", "(", "insn", ")", "==", "NOTE", ")", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "if", "(", "insn", "&&", "(", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", "&&", "get_attr_type", "(", "insn", ")", "!=", "TYPE_DYNCALL", ")", "\|\|", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SEQUENCE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", "&&", "get_attr_type", "(", "insn", ")", "==", "TYPE_MILLI", ")", ")", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "INSN", "(", "a", "jump", "insn", ")", "immediately", "follows", "a", "call", "to", "a", "named", "function", ".", "This", "is", "used", "to", "avoid", "filling", "the", "delay", "slot", "of", "the", "jump", "since", "it", "can", "usually", "be", "eliminated", "by", "modifying", "RP", "in", "the", "delay", "slot", "of", "the", "call", "." ]	[ "pa", "0", "1", "0" ]	pa3	following_call	pa	CPU	GCC	16,009	115	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "!", "(", "VT1", "==", "MVT", "::", "i24", "&&", "VT2", "==", "MVT", "::", "i16", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "to", "narrow", "operations", "of", "type", "SrcVT", "to", "DestVT", "." ]	[ "Z80", "Z80", "MVT::i24", "MVT::i16" ]	Z80ISelLowering2	isNarrowingProfitable	Z80	MPU	LLVM	16,010	30	1	[]
[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "auto", "BlockIter", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "BlockIter", "!=", "MBB", ".", "end", "(", ")", ")", "{", "auto", "&", "MI", "=", "", "BlockIter", "++", ";", "if", "(", "isCVTAToLocalCombinationCandidate", "(", "MI", ")", ")", "{", "CombineCVTAToLocal", "(", "MI", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "const", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "NVPTX", "::", "VRFrame", ")", ")", "{", "if", "(", "auto", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "NVPTX", "::", "VRFrame", ")", ")", "{", "MI", "->", "eraseFromParentAndMarkDBGValuesForRemoval", "(", ")", ";", "}", "}", "return", "Changed", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "NVPTX::VRFrame", "NVPTX::VRFrame" ]	NVPTXPeephole12	runOnMachineFunction	NVPTX	GPU	LLVM	16,011	137	1	[]
[ "<s>", "static", "void", "rs6000_density_test", "(", "rs6000_cost_data", "", "data", ")", "{", "const", "int", "DENSITY_PCT_THRESHOLD", "=", "85", ";", "const", "int", "DENSITY_SIZE_THRESHOLD", "=", "70", ";", "const", "int", "DENSITY_PENALTY", "=", "10", ";", "struct", "loop", "", "loop", "=", "data", "->", "loop_info", ";", "basic_block", "", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "int", "nbbs", "=", "loop", "->", "num_nodes", ";", "int", "vec_cost", "=", "data", "->", "cost", "[", "vect_body", "]", ",", "not_vec_cost", "=", "0", ";", "int", "i", ",", "density_pct", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nbbs", ";", "i", "++", ")", "{", "basic_block", "bb", "=", "bbs", "[", "i", "]", ";", "gimple_stmt_iterator", "gsi", ";", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "gimple", "stmt", "=", "gsi_stmt", "(", "gsi", ")", ";", "stmt_vec_info", "stmt_info", "=", "vinfo_for_stmt", "(", "stmt", ")", ";", "if", "(", "!", "STMT_VINFO_RELEVANT_P", "(", "stmt_info", ")", "&&", "!", "STMT_VINFO_IN_PATTERN_P", "(", "stmt_info", ")", ")", "not_vec_cost", "++", ";", "}", "}", "free", "(", "bbs", ")", ";", "density_pct", "=", "(", "vec_cost", "", "100", ")", "/", "(", "vec_cost", "+", "not_vec_cost", ")", ";", "if", "(", "density_pct", ">", "DENSITY_PCT_THRESHOLD", "&&", "vec_cost", "+", "not_vec_cost", ">", "DENSITY_SIZE_THRESHOLD", ")", "{", "data", "->", "cost", "[", "vect_body", "]", "=", "vec_cost", "*", "(", "100", "+", "DENSITY_PENALTY", ")", "/", "100", ";", "if", "(", "dump_enabled_p", "(", ")", ")", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"", ",", "density_pct", ",", "vec_cost", "+", "not_vec_cost", ",", "DENSITY_PENALTY", ")", ";", "}", "}", "</s>" ]	[ "Test", "for", "likely", "overcommitment", "of", "vector", "hardware", "resources", ".", "If", "a", "loop", "iteration", "is", "relatively", "large", ",", "and", "too", "large", "a", "percentage", "of", "instructions", "in", "the", "loop", "are", "vectorized", ",", "the", "cost", "model", "may", "not", "adequately", "reflect", "delays", "from", "unavailable", "vector", "resources", ".", "Penalize", "the", "loop", "body", "cost", "for", "this", "case", "." ]	[ "rs6000", "85", "70", "10", "0", "0", "100", "100", "100", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"" ]	rs60004	rs6000_density_test	rs6000	CPU	GCC	16,012	228	1	[]
[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW \"", "<<", "printMBBReference", "(", "", "BB", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "<<", "\" in_func \"", "<<", "BB", "->", "getParent", "(", ")", "->", "getName", "(", ")", "<<", "\" at loop depth \"", "<<", "MLI", "->", "getLoopDepth", "(", "BB", ")", "<<", "\" \\n\"", ")", ";", "buildDAGWithRegPressure", "(", ")", ";", "SmallVector", "<", "SUnit", "", ",", "8", ">", "TopRoots", ",", "BotRoots", ";", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "DEBUG", "(", "unsigned", "maxH", "=", "0", ";", "for", "(", "unsigned", "su", "=", "0", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ">", "maxH", ")", "maxH", "=", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ";", "dbgs", "(", ")", "<<", "\"Max Height \"", "<<", "maxH", "<<", "\"\\n\"", ";", ")", ";", "DEBUG", "(", "unsigned", "maxD", "=", "0", ";", "for", "(", "unsigned", "su", "=", "0", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ">", "maxD", ")", "maxD", "=", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ";", "dbgs", "(", ")", "<<", "\"Max Depth \"", "<<", "maxD", "<<", "\"\\n\"", ";", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "0", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "SUnits", "[", "su", "]", ".", "dumpAll", "(", "this", ")", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "bool", "IsTopNode", "=", "false", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"** VLIWMachineScheduler::schedule picking next node\\n\"", ")", ";", "SUnit", "", "SU", "=", "SchedImpl", "->", "pickNode", "(", "IsTopNode", ")", ";", "if", "(", "!", "SU", ")", "break", ";", "if", "(", "!", "checkSchedLimit", "(", ")", ")", "break", ";", "scheduleMI", "(", "SU", ",", "IsTopNode", ")", ";", "updateQueues", "(", "SU", ",", "IsTopNode", ")", ";", "SchedImpl", "->", "schedNode", "(", "SU", ",", "IsTopNode", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "\"Nonempty unscheduled zone.\"", ")", ";", "placeDebugValues", "(", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"** Final schedule for \"", "<<", "printMBBReference", "(", "", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "\" **\\n\"", ";", "dumpSchedule", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", "</s>" ]	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Hexagon", "\"******** MI Converging Scheduling VLIW \"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\" VLIWMachineScheduler::schedule picking next node\\n\"", "\"Nonempty unscheduled zone.\"", "\"* Final schedule for \"", "\" *\\n\"" ]	HexagonMachineScheduler35	schedule	Hexagon	DSP	LLVM	16,013	371	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", "dom", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ">>", "X86II", "::", "SSEDomainShift", ")", "&", "3", ";", "assert", "(", "dom", "&&", "\"Not an SSE instruction\"", ")", ";", "const", "uint16_t", "", "table", "=", "lookup", "(", "MI", "->", "getOpcode", "(", ")", ",", "dom", ")", ";", "if", "(", "!", "table", ")", "{", "assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "\|\|", "Domain", "<", "3", ")", "&&", "\"256-bit vector operations only available in AVX2\"", ")", ";", "table", "=", "lookupAVX2", "(", "MI", "->", "getOpcode", "(", ")", ",", "dom", ")", ";", "}", "assert", "(", "table", "&&", "\"Cannot change domain\"", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "table", "[", "Domain", "-", "1", "]", ")", ")", ";", "}", "</s>" ]	[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]	[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "3", "\"256-bit vector operations only available in AVX2\"", "\"Cannot change domain\"", "1" ]	X86InstrInfo (2)2	setExecutionDomain	X86	CPU	LLVM	16,014	129	1	[]
[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "RVFI", "->", "useSaveRestoreLibCalls", "(", "MF", ")", ")", "return", "false", ";", "const", "auto", "", "FII", "=", "llvm", "::", "find_if", "(", "FixedCSRFIMap", ",", "[", "&", "]", "(", "auto", "P", ")", "{", "return", "P", ".", "first", "==", "Reg", ";", "}", ")", ";", "if", "(", "FII", "==", "std", "::", "end", "(", "FixedCSRFIMap", ")", ")", "return", "false", ";", "FrameIdx", "=", "FII", "->", "second", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVRegisterInfo12	hasReservedSpillSlot	RISCV	CPU	LLVM	16,015	99	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAMDGPUPreLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine108	addPreLegalizeMachineIR	AMDGPU	GPU	LLVM	16,016	27	1	[]
[ "<s>", "bool", "cris_simple_epilogue", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "unsigned", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "bool", "got_really_used", "=", "false", ";", "if", "(", "!", "reload_completed", "\|\|", "frame_pointer_needed", "\|\|", "get_frame_size", "(", ")", "!=", "0", "\|\|", "current_function_pretend_args_size", "\|\|", "current_function_args_size", "\|\|", "current_function_outgoing_args_size", "\|\|", "current_function_calls_eh_return", "\|\|", "!", "TARGET_PROLOGUE_EPILOGUE", ")", "return", "false", ";", "if", "(", "current_function_uses_pic_offset_table", ")", "{", "push_topmost_sequence", "(", ")", ";", "got_really_used", "=", "reg_used_between_p", "(", "pic_offset_table_rtx", ",", "get_insns", "(", ")", ",", "NULL_RTX", ")", ";", "pop_topmost_sequence", "(", ")", ";", "}", "for", "(", "regno", "=", "0", ";", "regno", "<", "reglimit", ";", "regno", "++", ")", "if", "(", "cris_reg_saved_in_regsave_area", "(", "regno", ",", "got_really_used", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tell", "how", "many", "registers", "must", "be", "saved", ",", "so", "return", "0", "then", "." ]	[ "cris", "0", "0" ]	cris3	cris_simple_epilogue	cris	MPU	GCC	16,017	104	1	[]
[ "<s>", "bool", "prefersVectorizedAddressing", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "does", "n't", "mind", "addresses", "in", "vectors", "." ]	[ "Hexagon" ]	HexagonTargetTransformInfo1	prefersVectorizedAddressing	Hexagon	DSP	LLVM	16,018	9	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "{", "assert", "(", "Subtarget", ".", "isTargetLinux", "(", ")", "&&", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", ")", ";", "const", "int64_t", "Offset", "=", "Subtarget", ".", "isPPC64", "(", ")", "?", "-", "0x7010", ":", "-", "0x7008", ";", "const", "unsigned", "Reg", "=", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "X13", ":", "PPC", "::", "R2", ";", "MI", ".", "setDesc", "(", "get", "(", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "LD", ":", "PPC", "::", "LWZ", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "true", ";", "}", "case", "PPC", "::", "DFLOADf32", ":", "case", "PPC", "::", "DFLOADf64", ":", "case", "PPC", "::", "DFSTOREf32", ":", "case", "PPC", "::", "DFSTOREf64", ":", "{", "assert", "(", "Subtarget", ".", "hasP9Vector", "(", ")", "&&", "\"Invalid D-Form Pseudo-ops on non-P9 target.\"", ")", ";", "unsigned", "UpperOpcode", ",", "LowerOpcode", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "PPC", "::", "DFLOADf32", ":", "UpperOpcode", "=", "PPC", "::", "LXSSP", ";", "LowerOpcode", "=", "PPC", "::", "LFS", ";", "break", ";", "case", "PPC", "::", "DFLOADf64", ":", "UpperOpcode", "=", "PPC", "::", "LXSD", ";", "LowerOpcode", "=", "PPC", "::", "LFD", ";", "break", ";", "case", "PPC", "::", "DFSTOREf32", ":", "UpperOpcode", "=", "PPC", "::", "STXSSP", ";", "LowerOpcode", "=", "PPC", "::", "STFS", ";", "break", ";", "case", "PPC", "::", "DFSTOREf64", ":", "UpperOpcode", "=", "PPC", "::", "STXSD", ";", "LowerOpcode", "=", "PPC", "::", "STFD", ";", "break", ";", "}", "unsigned", "TargetReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "(", "TargetReg", ">=", "PPC", "::", "F0", "&&", "TargetReg", "<=", "PPC", "::", "F31", ")", "\|\|", "(", "TargetReg", ">=", "PPC", "::", "VSL0", "&&", "TargetReg", "<=", "PPC", "::", "VSL31", ")", ")", "Opcode", "=", "LowerOpcode", ";", "else", "Opcode", "=", "UpperOpcode", ";", "MI", ".", "setDesc", "(", "get", "(", "Opcode", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "PowerPC", "PPC", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", "PPC", "0x7010", "0x7008", "PPC", "PPC::X13", "PPC::R2", "PPC", "PPC::LD", "PPC::LWZ", "PPC::DFLOADf32", "PPC::DFLOADf64", "PPC::DFSTOREf32", "PPC::DFSTOREf64", "\"Invalid D-Form Pseudo-ops on non-P9 target.\"", "PPC::DFLOADf32", "PPC::LXSSP", "PPC::LFS", "PPC::DFLOADf64", "PPC::LXSD", "PPC::LFD", "PPC::DFSTOREf32", "PPC::STXSSP", "PPC::STFS", "PPC::DFSTOREf64", "PPC::STXSD", "PPC::STFD", "0", "PPC::F0", "PPC::F31", "PPC::VSL0", "PPC::VSL31" ]	PPCInstrInfo101	expandPostRAPseudo	PowerPC	CPU	LLVM	16,019	321	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableRedundantCopyElimination", ")", "addPass", "(", "createAArch64RedundantCopyEliminationPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "usingDefaultRegAlloc", "(", ")", ")", "addPass", "(", "createAArch64A57FPLoadBalancing", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine10	addPostRegAlloc	AArch64	CPU	LLVM	16,020	73	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVEM", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MCInstrDesc", "&", "Desc", ",", "bool", "IsRM", ")", "const", "{", "int", "Reg", "=", "0", ",", "Offset", "=", "0", ",", "Base", "=", "0", ";", "auto", "XR32", "=", "RI", ".", "getRegClass", "(", "M68k", "::", "XR32RegClassID", ")", ";", "auto", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "MI", "=", "MIB", ".", "getInstr", "(", ")", ";", "auto", "&", "MBB", "=", "", "MIB", "->", "getParent", "(", ")", ";", "if", "(", "IsRM", ")", "{", "Reg", "=", "MIB", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "MIB", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "Base", "=", "MIB", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "Offset", "=", "MIB", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "Base", "=", "MIB", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "Reg", "=", "MIB", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "!", "XR32", "->", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "RI", ".", "getMatchingMegaReg", "(", "Reg", ",", "XR32", ")", ";", "assert", "(", "Reg", "&&", "\"Has not meaningful MEGA register\"", ")", ";", "}", "unsigned", "Mask", "=", "1", "<<", "RI", ".", "getSpillRegisterOrder", "(", "Reg", ")", ";", "if", "(", "IsRM", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addImm", "(", "Mask", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "copyImplicitOps", "(", "", "MIB", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Mask", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ".", "copyImplicitOps", "(", "*", "MIB", ")", ";", "}", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Expand", "all", "MOVEM", "pseudos", "into", "real", "MOVEMs", "." ]	[ "M68k", "M68k", "0", "0", "0", "M68k::XR32RegClassID", "0", "1", "2", "0", "1", "2", "\"Has not meaningful MEGA register\"", "1" ]	M68kInstrInfo (2)	ExpandMOVEM	M68k	MPU	LLVM	16,021	303	1	[]
[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "", ",", "8", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "", ",", "8", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "!=", "AMDGPUAS", "::", "LOCAL_ADDRESS", "&&", "AS", "!=", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "continue", ";", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "AMDGPUTargetMachine", "::", "EnableFunctionCalls", "\|\|", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{", "if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";", "}", "else", "FuncsToAlwaysInline", ".", "insert", "(", "&", "F", ")", ";", "}", "}", "}", "for", "(", "Function", "", "F", ":", "FuncsToAlwaysInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "for", "(", "Function", "*", "F", ":", "FuncsToNoInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "return", "!", "FuncsToAlwaysInline", ".", "empty", "(", ")", "\|\|", "!", "FuncsToNoInline", ".", "empty", "(", ")", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "8", "8", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAlwaysInlinePass12	runOnModule	AMDGPU	GPU	LLVM	16,022	298	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_vectorized_libmass", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "32", "]", ";", "const", "char", "", "suffix", "=", "NULL", ";", "tree", "fntype", ",", "new_fndecl", ",", "bdecl", "=", "NULL_TREE", ";", "int", "n_args", "=", "1", ";", "const", "char", "", "bname", ";", "machine_mode", "el_mode", ",", "in_mode", ";", "int", "n", ",", "in_n", ";", "if", "(", "!", "flag_unsafe_math_optimizations", "\|\|", "!", "TARGET_VSX", ")", "return", "NULL_TREE", ";", "el_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "if", "(", "el_mode", "!=", "in_mode", "\|\|", "n", "!=", "in_n", ")", "return", "NULL_TREE", ";", "switch", "(", "fn", ")", "{", "CASE_CFN_ATAN2", ":", "CASE_CFN_HYPOT", ":", "CASE_CFN_POW", ":", "n_args", "=", "2", ";", "gcc_fallthrough", "(", ")", ";", "CASE_CFN_ACOS", ":", "CASE_CFN_ACOSH", ":", "CASE_CFN_ASIN", ":", "CASE_CFN_ASINH", ":", "CASE_CFN_ATAN", ":", "CASE_CFN_ATANH", ":", "CASE_CFN_CBRT", ":", "CASE_CFN_COS", ":", "CASE_CFN_COSH", ":", "CASE_CFN_ERF", ":", "CASE_CFN_ERFC", ":", "CASE_CFN_EXP2", ":", "CASE_CFN_EXP", ":", "CASE_CFN_EXPM1", ":", "CASE_CFN_LGAMMA", ":", "CASE_CFN_LOG10", ":", "CASE_CFN_LOG1P", ":", "CASE_CFN_LOG2", ":", "CASE_CFN_LOG", ":", "CASE_CFN_SIN", ":", "CASE_CFN_SINH", ":", "CASE_CFN_SQRT", ":", "CASE_CFN_TAN", ":", "CASE_CFN_TANH", ":", "if", "(", "el_mode", "==", "DFmode", "&&", "n", "==", "2", ")", "{", "bdecl", "=", "mathfn_built_in", "(", "double_type_node", ",", "fn", ")", ";", "suffix", "=", "\"d2\"", ";", "}", "else", "if", "(", "el_mode", "==", "SFmode", "&&", "n", "==", "4", ")", "{", "bdecl", "=", "mathfn_built_in", "(", "float_type_node", ",", "fn", ")", ";", "suffix", "=", "\"4\"", ";", "}", "else", "return", "NULL_TREE", ";", "if", "(", "!", "bdecl", ")", "return", "NULL_TREE", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "gcc_assert", "(", "suffix", "!=", "NULL", ")", ";", "bname", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "bdecl", ")", ")", ";", "if", "(", "!", "bname", ")", "return", "NULL_TREE", ";", "strcpy", "(", "name", ",", "bname", "+", "sizeof", "(", "\"__builtin_\"", ")", "-", "1", ")", ";", "strcat", "(", "name", ",", "suffix", ")", ";", "if", "(", "n_args", "==", "1", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "NULL", ")", ";", "else", "if", "(", "n_args", "==", "2", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "type_in", ",", "NULL", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "new_fndecl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "fntype", ")", ";", "TREE_PUBLIC", "(", "new_fndecl", ")", "=", "1", ";", "DECL_EXTERNAL", "(", "new_fndecl", ")", "=", "1", ";", "DECL_IS_NOVOPS", "(", "new_fndecl", ")", "=", "1", ";", "TREE_READONLY", "(", "new_fndecl", ")", "=", "1", ";", "return", "new_fndecl", ";", "}", "</s>" ]	[ "Handler", "for", "the", "Mathematical", "Acceleration", "Subsystem", "(", "mass", ")", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]	[ "powerpcspe", "32", "1", "2", "2", "\"d2\"", "4", "\"4\"", "\"__builtin_\"", "1", "1", "2", "1", "1", "1", "1" ]	powerpcspe	rs6000_builtin_vectorized_libmass	powerpcspe	CPU	GCC	16,023	388	1	[]
[ "<s>", "static", "bool", "nios2_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RETVAL_REGNO", ";", "}", "</s>" ]	[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "nios2" ]	nios2	nios2_function_value_regno_p	nios2	MPU	GCC	16,024	16	1	[]
[ "<s>", "bool", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "TARGET_INLINE_ALL_STRINGOPS", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">", "1", ")", "{", "rtx", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "0", ")", ")", ";", "emit_move_insn", "(", "out", ",", "addr", ")", ";", "ix86_expand_strlensi_unroll_1", "(", "out", ",", "src", ",", "align", ")", ";", "emit_insn", "(", "gen_sub2_insn", "(", "out", ",", "addr", ")", ")", ";", "return", "true", ";", "}", "else", "return", "false", ";", "}", "</s>" ]	[ "Expand", "strlen", "." ]	[ "i386", "1", "0" ]	i386-expand	ix86_expand_strlen	i386	CPU	GCC	16,025	81	1	[]
[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "", "offsets", ";", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "func_type", "&", "(", "ARM_FT_VOLATILE", "\|", "ARM_FT_NAKED", "\|", "ARM_FT_STACKALIGN", ")", ")", "return", "0", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", "&&", "(", "frame_pointer_needed", "\|\|", "TARGET_THUMB", ")", ")", "return", "0", ";", "if", "(", "TARGET_LDRD", "&&", "current_tune", "->", "prefer_ldrd_strd", "&&", "!", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "0", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", "\|\|", "cfun", "->", "machine", "->", "uses_anonymous_args", "\|\|", "crtl", "->", "calls_eh_return", "\|\|", "cfun", "->", "calls_alloca", "\|\|", "!", "(", "stack_adjust", "==", "0", "\|\|", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "stack_adjust", "==", "4", ")", ")", "\|\|", "(", "!", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", ")", "&&", "arm_compute_static_chain_stack_bytes", "(", ")", "!=", "0", ")", ")", "return", "0", ";", "saved_int_regs", "=", "offsets", "->", "saved_regs_mask", ";", "if", "(", "stack_adjust", "==", "4", "&&", "!", "arm_arch5t", "&&", "TARGET_ARM", ")", "{", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "3", ")", ")", "return", "0", ";", "if", "(", "arm_size_return_regs", "(", ")", ">=", "(", "4", "", "UNITS_PER_WORD", ")", ")", "return", "0", ";", "if", "(", "sibling", ")", "{", "gcc_assert", "(", "CALL_P", "(", "sibling", ")", ")", ";", "if", "(", "find_regno_fusage", "(", "sibling", ",", "USE", ",", "3", ")", ")", "return", "0", ";", "}", "if", "(", "saved_int_regs", "&", "0x7", ")", "return", "0", ";", "}", "if", "(", "TARGET_INTERWORK", "&&", "saved_int_regs", "!=", "0", "&&", "!", "IS_INTERRUPT", "(", "func_type", ")", ")", "return", "0", ";", "if", "(", "iscond", "&&", "arm_tune_strongarm", ")", "{", "if", "(", "saved_int_regs", "!=", "0", "&&", "saved_int_regs", "!=", "(", "1", "<<", "LR_REGNUM", ")", ")", "return", "0", ";", "if", "(", "flag_pic", "&&", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "df_regs_ever_live_p", "(", "PIC_OFFSET_TABLE_REGNUM", ")", ")", "return", "0", ";", "}", "if", "(", "IS_CMSE_ENTRY", "(", "func_type", ")", "&&", "(", "saved_int_regs", "\|\|", "TARGET_HAVE_FPCXT_CMSE", ")", ")", "return", "0", ";", "if", "(", "saved_int_regs", "&&", "!", "(", "saved_int_regs", "&", "(", "1", "<<", "LR_REGNUM", ")", ")", ")", "return", "0", ";", "if", "(", "TARGET_VFP_BASE", ")", "for", "(", "regno", "=", "FIRST_VFP_REGNUM", ";", "regno", "<=", "LAST_VFP_REGNUM", ";", "regno", "++", ")", "if", "(", "reg_needs_saving_p", "(", "regno", ")", ")", "return", "0", ";", "if", "(", "TARGET_REALLY_IWMMXT", ")", "for", "(", "regno", "=", "FIRST_IWMMXT_REGNUM", ";", "regno", "<=", "LAST_IWMMXT_REGNUM", ";", "regno", "++", ")", "if", "(", "reg_needs_saving_p", "(", "regno", ")", ")", "return", "0", ";", "return", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]	[ "arm", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]	arm	use_return_insn	arm	CPU	GCC	16,026	396	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "SIStackID", "::", "SGPR_SPILL", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", "\|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo1	loadRegFromStackSlot	AMDGPU	GPU	LLVM	16,027	369	1	[]
[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "arg", ")", "\|\|", "(", "elt", "=", "tree_to_uhwi", "(", "arg", ")", ",", "elt", ">", "max", ")", ")", "{", "error", "(", "\"selector must be an integer constant in the range 0..%wi\"", ",", "max", ")", ";", "return", "0", ";", "}", "return", "elt", ";", "}", "</s>" ]	[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]	[ "powerpcspe", "1", "\"selector must be an integer constant in the range 0..%wi\"", "0" ]	powerpcspe	get_element_number	powerpcspe	CPU	GCC	16,028	61	1	[]
[ "<s>", "MachineBasicBlock", "", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "isFPCmp", "=", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "false", "&&", "\"Unexpected instr type to insert\"", ")", ";", "case", "Mips", "::", "Select_FCC", ":", "case", "Mips", "::", "Select_FCC_S32", ":", "case", "Mips", "::", "Select_FCC_D32", ":", "isFPCmp", "=", "true", ";", "case", "Mips", "::", "Select_CC", ":", "case", "Mips", "::", "Select_CC_S32", ":", "case", "Mips", "::", "Select_CC_D32", ":", "{", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "", "thisMBB", "=", "BB", ";", "MachineFunction", "", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "if", "(", "isFPCmp", ")", "{", "Mips", "::", "CondCode", "CC", "=", "(", "Mips", "::", "CondCode", ")", "MI", "->", "getOperand", "(", "4", ")", ".", "getImm", "(", ")", ";", "unsigned", "Opc", "=", "FPBranchCodeToOpc", "(", "GetFPBranchCodeFromCond", "(", "CC", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "}", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "BNE", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "i", "=", "BB", "->", "succ_begin", "(", ")", ",", "e", "=", "BB", "->", "succ_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "sinkMBB", "->", "addSuccessor", "(", "", "i", ")", ";", "while", "(", "!", "BB", "->", "succ_empty", "(", ")", ")", "BB", "->", "removeSuccessor", "(", "BB", "->", "succ_begin", "(", ")", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "3", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "F", "->", "DeleteMachineInstr", "(", "MI", ")", ";", "return", "BB", ";", "}", "}", "}", "</s>" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Mips", "Mips", "\"Unexpected instr type to insert\"", "Mips::Select_FCC", "Mips::Select_FCC_S32", "Mips::Select_FCC_D32", "Mips::Select_CC", "Mips::Select_CC_S32", "Mips::Select_CC_D32", "Mips::CondCode", "Mips::CondCode", "4", "Mips::BNE", "1", "Mips::ZERO", "Mips::PHI", "0", "2", "3" ]	MipsISelLowering35	EmitInstrWithCustomInserter	Mips	CPU	LLVM	16,029	436	1	[]
[ "<s>", "const", "uint32_t", "*", "DCPU16RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "CSR_DCPU16_RegMask", ";", "}", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Dcpu16", "DCPU16", "\"Unsupported calling convention\"", "DCPU16" ]	Dcpu16RegisterInfo	getCallPreservedMask	Dcpu16	CPU	LLVM	16,030	41	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugValue", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "XCore", "::", "LDWFI", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::LDWFI", "0" ]	XCoreInstrInfo21	loadRegFromStackSlot	XCore	MPU	LLVM	16,031	152	1	[]
[ "<s>", "bool", "SPUTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "typedef", "llvm", "::", "FunctionPass", "", "(", "", "BuilderFunc", ")", "(", "const", "char", "", ")", ";", "BuilderFunc", "schedulerCreator", "=", "(", "BuilderFunc", ")", "(", "intptr_t", ")", "sys", "::", "DynamicLibrary", "::", "SearchForAddressOfSymbol", "(", "\"createTCESchedulerPass\"", ")", ";", "if", "(", "schedulerCreator", "!=", "NULL", ")", "PM", ".", "add", "(", "schedulerCreator", "(", "\"cellspu\"", ")", ")", ";", "PM", ".", "add", "(", "createSPUNopFillerPass", "(", "", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "CellSPU", "SPU", "\"createTCESchedulerPass\"", "\"cellspu\"", "SPU" ]	SPUTargetMachine12	addPreEmitPass	CellSPU	MPU	LLVM	16,032	79	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "Fn", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "Info", "=", "Fn", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "Fn", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasStackObjects", "(", ")", "\|\|", "MFI", ".", "hasCalls", "(", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIRegisterInfo (3)	requiresRegisterScavenging	AMDGPU	GPU	LLVM	16,033	64	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "CurrCycleInstr", "=", "MI", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AMDGPU" ]	GCNHazardRecognizer (2)	EmitInstruction	AMDGPU	GPU	LLVM	16,034	15	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "", "CommentStream", ",", "MII", ")", ";", "printInstFlags", "(", "MI", ",", "OS", ",", "STI", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Is64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "Address", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Is16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Is64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Is16Bit", "\"\\tdata32\"" ]	X86ATTInstPrinter30	printInst	X86	CPU	LLVM	16,035	161	1	[]
[ "<s>", "bool", "TVMInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "TVM", "::", "THROWIF", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "TVM", "::", "THROWIFNOT", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "TVM", "TVM", "TVM::THROWIF", "TVM::THROWIFNOT" ]	TVMInstrInfo	isPredicated	TVM	Virtual ISA	LLVM	16,036	34	1	[]
[ "<s>", "StringRef", "AMDGPUAsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "AMDGPU", "\"AMDGPU Assembly Printer\"" ]	AMDGPUAsmPrinter	getPassName	AMDGPU	GPU	LLVM	16,037	12	1	[]
[ "<s>", "static", "bool", "aarch64_validate_mtune", "(", "const", "char", "", "str", ",", "const", "struct", "processor", "", "*", "res", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_tune", "(", "str", ",", "res", ")", ";", "if", "(", "parse_res", "==", "AARCH64_PARSE_OK", ")", "return", "true", ";", "switch", "(", "parse_res", ")", "{", "case", "AARCH64_PARSE_MISSING_ARG", ":", "error", "(", "\"missing cpu name in %<-mtune=%s%>\"", ",", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":", "error", "(", "\"unknown value %qs for %<-mtune%>\"", ",", "str", ")", ";", "aarch64_print_hint_for_core", "(", "str", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Validate", "a", "command-line", "-mtune", "option", ".", "Parse", "the", "cpu", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "result", ",", "if", "it", "is", "valid", ",", "in", "RES", ".", "Return", "whether", "the", "option", "is", "valid", "." ]	[ "aarch64", "\"missing cpu name in %<-mtune=%s%>\"", "\"unknown value %qs for %<-mtune%>\"" ]	aarch64	aarch64_validate_mtune	aarch64	CPU	GCC	16,038	82	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ")", ",", "&", "DAG", ")", ";", "llvm_unreachable", "(", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", ")", ";", "break", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FREM", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCEIL", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FTRUNC", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRINT", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FNEARBYINT", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FROUND", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FFLOOR", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLOG", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "1", "/", "AMDGPU_LOG2E_F", ")", ";", "case", "ISD", "::", "FLOG10", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "AMDGPU_LN2_F", "/", "AMDGPU_LN10_F", ")", ";", "case", "ISD", "::", "FEXP", ":", "return", "lowerFEXP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_FP16", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "case", "ISD", "::", "CTTZ_ZERO_UNDEF", ":", "case", "ISD", "::", "CTLZ", ":", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "Op", ";", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", "ISD::FROUND", "ISD::FFLOOR", "ISD::FLOG", "1", "AMDGPU", "ISD::FLOG10", "AMDGPU", "AMDGPU", "ISD::FEXP", "ISD::SINT_TO_FP", "SI", "ISD::UINT_TO_FP", "ISD::FP_TO_FP16", "ISD::FP_TO_SINT", "SI", "ISD::FP_TO_UINT", "ISD::CTTZ", "ISD::CTTZ_ZERO_UNDEF", "ISD::CTLZ", "ISD::CTLZ_ZERO_UNDEF", "ISD::DYNAMIC_STACKALLOC" ]	AMDGPUISelLowering10	LowerOperation	AMDGPU	GPU	LLVM	16,039	359	1	[]
[ "<s>", "bool", "rs6000_builtin_is_supported", "(", "enum", "rs6000_gen_builtins", "fncode", ")", "{", "switch", "(", "rs6000_builtin_info", "[", "(", "size_t", ")", "fncode", "]", ".", "enable", ")", "{", "case", "ENB_ALWAYS", ":", "return", "true", ";", "case", "ENB_P5", ":", "return", "TARGET_POPCNTB", ";", "case", "ENB_P6", ":", "return", "TARGET_CMPB", ";", "case", "ENB_P6_64", ":", "return", "TARGET_CMPB", "&&", "TARGET_POWERPC64", ";", "case", "ENB_P7", ":", "return", "TARGET_POPCNTD", ";", "case", "ENB_P7_64", ":", "return", "TARGET_POPCNTD", "&&", "TARGET_POWERPC64", ";", "case", "ENB_P8", ":", "return", "TARGET_DIRECT_MOVE", ";", "case", "ENB_P8V", ":", "return", "TARGET_P8_VECTOR", ";", "case", "ENB_P9", ":", "return", "TARGET_MODULO", ";", "case", "ENB_P9_64", ":", "return", "TARGET_MODULO", "&&", "TARGET_POWERPC64", ";", "case", "ENB_P9V", ":", "return", "TARGET_P9_VECTOR", ";", "case", "ENB_P10", ":", "return", "TARGET_POWER10", ";", "case", "ENB_P10_64", ":", "return", "TARGET_POWER10", "&&", "TARGET_POWERPC64", ";", "case", "ENB_ALTIVEC", ":", "return", "TARGET_ALTIVEC", ";", "case", "ENB_VSX", ":", "return", "TARGET_VSX", ";", "case", "ENB_CELL", ":", "return", "TARGET_ALTIVEC", "&&", "rs6000_cpu", "==", "PROCESSOR_CELL", ";", "case", "ENB_IEEE128_HW", ":", "return", "TARGET_FLOAT128_HW", ";", "case", "ENB_DFP", ":", "return", "TARGET_DFP", ";", "case", "ENB_CRYPTO", ":", "return", "TARGET_CRYPTO", ";", "case", "ENB_HTM", ":", "return", "TARGET_HTM", ";", "case", "ENB_MMA", ":", "return", "TARGET_MMA", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]	[ "Check", "whether", "a", "builtin", "function", "is", "supported", "in", "this", "target", "configuration", "." ]	[ "rs6000" ]	rs6000-builtin	rs6000_builtin_is_supported	rs6000	CPU	GCC	16,040	171	1	[]
[ "<s>", "void", "ARCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARC", "::", "DBG_VALUE", ":", "llvm_unreachable", "(", "\"Should be handled target independently\"", ")", ";", "break", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpInst", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARC", "ARC", "128", "ARC::DBG_VALUE", "\"Should be handled target independently\"" ]	ARCAsmPrinter1	EmitInstruction	ARC	MPU	LLVM	16,041	66	1	[]
[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.syntax unified\\n\"", ")", ";", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", "is_called_in_ARM_mode", "(", "decl", ")", "\|\|", "(", "TARGET_THUMB1", "&&", "!", "TARGET_THUMB1_ONLY", "&&", "cfun", "->", "is_thunk", ")", ")", "fprintf", "(", "stream", ",", "\"\\t.code 32\\n\"", ")", ";", "else", "if", "(", "TARGET_THUMB1", ")", "fprintf", "(", "stream", ",", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", ")", ";", "else", "fprintf", "(", "stream", ",", "\"\\t.thumb\\n\\t.thumb_func\\n\"", ")", ";", "}", "else", "fprintf", "(", "stream", ",", "\"\\t.arm\\n\"", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t.fpu %s\\n\"", ",", "TARGET_SOFT_FLOAT", "?", "\"softvfp\"", ":", "TARGET_FPU_NAME", ")", ";", "if", "(", "TARGET_POKE_FUNCTION_NAME", ")", "arm_poke_function_name", "(", "stream", ",", "(", "const", "char", "*", ")", "name", ")", ";", "}", "</s>" ]	[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]	[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"", "\"\\t.fpu %s\\n\"", "\"softvfp\"" ]	arm5	arm_declare_function_name	arm	CPU	GCC	16,042	112	1	[]
[ "<s>", "unsigned", "getCallInstrCost", "(", "Function", "", "F", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "return", "1", ";", "}", "</s>" ]	[ "Compute", "a", "cost", "of", "the", "given", "call", "instruction", "." ]	[ "Hexagon", "1" ]	HexagonTargetTransformInfo20	getCallInstrCost	Hexagon	DSP	LLVM	16,043	23	1	[]
[ "<s>", "bool", "epiphany_uninterruptible_p", "(", "tree", "t", ")", "{", "tree", "attrs", ";", "if", "(", "t", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "t", ")", ")", ";", "if", "(", "lookup_attribute", "(", "\"disinterrupt\"", ",", "attrs", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "T", "is", "a", "function", "declaration", "or", "the", "MEM_EXPR", "of", "a", "MEM", "passed", "to", "a", "call", "expander", ".", "Return", "true", "iff", "the", "type", "of", "T", "has", "the", "uninterruptible", "attribute", ".", "If", "T", "is", "NULL", ",", "return", "false", "." ]	[ "epiphany", "\"disinterrupt\"" ]	epiphany	epiphany_uninterruptible_p	epiphany	MPU	GCC	16,044	42	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "8", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "0", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0" ]	ARMCallLowering1	lowerFormalArguments	ARM	CPU	LLVM	16,045	306	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "IsTargetStreamerInitialized", ")", "initTargetStreamer", "(", "M", ")", ";", "if", "(", "!", "getTargetStreamer", "(", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "\|\|", "isHsaAbiVersion2", "(", "getGlobalSTI", "(", ")", ")", ")", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "HSAMetadataStream", "->", "end", "(", ")", ";", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "\"Malformed HSA Metadata\"", ")", ";", "}", "}", "</s>" ]	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "AMDGPU", "AMDGPU", "\"Malformed HSA Metadata\"" ]	AMDGPUAsmPrinter51	emitEndOfAsmFile	AMDGPU	GPU	LLVM	16,046	110	1	[]
[ "<s>", "static", "bool", "riscv_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "HOST_WIDE_INT", "size", "=", "type", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ";", "struct", "riscv_arg_info", "info", ";", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "!=", "NULL", ")", "{", "riscv_get_arg_info", "(", "&", "info", ",", "cum", ",", "mode", ",", "type", ",", "named", ",", "false", ")", ";", "if", "(", "info", ".", "num_fprs", ")", "return", "false", ";", "}", "return", "!", "IN_RANGE", "(", "size", ",", "0", ",", "2", "", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]	[ "riscv", "0", "2" ]	riscv3	riscv_pass_by_reference	riscv	CPU	GCC	16,047	92	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "\|\|", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ARMTargetLowering", "&", "TLI", "=", "", "static_cast", "<", "const", "ARMTargetLowering", "", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getTargetLowering", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "", "IntPtrTy", "=", "TLI", ".", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "0", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "</s>" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo3	EmitTargetCodeForMemset	ARM	CPU	LLVM	16,048	336	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ";", "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_TRUNC", ":", "case", "G_ADD", ":", "case", "G_SUB", ":", "case", "G_MUL", ":", "case", "G_LOAD", ":", "case", "G_STORE", ":", "case", "G_ZEXTLOAD", ":", "case", "G_SEXTLOAD", ":", "case", "G_GEP", ":", "case", "G_AND", ":", "case", "G_OR", ":", "case", "G_XOR", ":", "case", "G_SHL", ":", "case", "G_ASHR", ":", "case", "G_LSHR", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case", "G_GLOBAL_VALUE", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_ICMP", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_SELECT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "default", ":", "return", "getInvalidInstructionMapping", "(", ")", ";", "}", "return", "getInstructionMapping", "(", "DefaultMappingID", ",", "1", ",", "OperandsMapping", ",", "NumOperands", ")", ";", "}", "</s>" ]	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]	MipsRegisterBankInfo39	getInstrMapping	Mips	CPU	LLVM	16,049	299	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86LowerAMXType10	getAnalysisUsage	X86	CPU	LLVM	16,050	17	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine31	addPreEmitPass	PowerPC	CPU	LLVM	16,051	20	1	[]
[ "<s>", "virtual", "const", "VideoCore4Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "VideoCore4", "VideoCore4" ]	VideoCore4TargetMachine	getSubtargetImpl	VideoCore4	DSP	LLVM	16,052	14	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "PPCInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "const", "unsigned", "Mask", "=", "PPCII", "::", "MO_ACCESS_MASK", ";", "return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF", "&", "~", "Mask", ")", ";", "}", "</s>" ]	[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]	[ "PowerPC", "PPC", "PPCII::MO_ACCESS_MASK" ]	PPCInstrInfo (2)2	decomposeMachineOperandsTargetFlags	PowerPC	CPU	LLVM	16,053	41	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "override", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "3", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "\|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "</s>" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Sparc", "0", "4", "3", "8", "0xff" ]	SparcAsmBackend1	applyFixup	Sparc	CPU	LLVM	16,054	112	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "0", ";", "if", "(", "RC", "==", "&", "SystemZ", "::", "GR32RegClass", "\|\|", "RC", "==", "&", "SystemZ", "::", "ADDR32RegClass", ")", "Opc", "=", "SystemZ", "::", "MOV32rm", ";", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "GR64RegClass", "\|\|", "RC", "==", "&", "SystemZ", "::", "ADDR64RegClass", ")", "{", "Opc", "=", "SystemZ", "::", "MOV64rm", ";", "}", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "FP32RegClass", ")", "{", "Opc", "=", "SystemZ", "::", "FMOV32rm", ";", "}", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "FP64RegClass", ")", "{", "Opc", "=", "SystemZ", "::", "FMOV64rm", ";", "}", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "GR64PRegClass", ")", "{", "Opc", "=", "SystemZ", "::", "MOV64Prm", ";", "}", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "GR128RegClass", ")", "{", "Opc", "=", "SystemZ", "::", "MOV128rm", ";", "}", "else", "llvm_unreachable", "(", "\"Unsupported regclass to load\"", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32rm", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64rm", "SystemZ::FP32RegClass", "SystemZ::FMOV32rm", "SystemZ::FP64RegClass", "SystemZ::FMOV64rm", "SystemZ::GR64PRegClass", "SystemZ::MOV64Prm", "SystemZ::GR128RegClass", "SystemZ::MOV128rm", "\"Unsupported regclass to load\"" ]	SystemZInstrInfo25	loadRegFromStackSlot	SystemZ	CPU	LLVM	16,055	205	1	[]
[ "<s>", "int", "ix86_omp_device_kind_arch_isa", "(", "enum", "omp_device_kind_arch_isa", "trait", ",", "const", "char", "", "name", ")", "{", "switch", "(", "trait", ")", "{", "case", "omp_device_kind", ":", "return", "strcmp", "(", "name", ",", "\"cpu\"", ")", "==", "0", ";", "case", "omp_device_arch", ":", "if", "(", "strcmp", "(", "name", ",", "\"intel_mic\"", ")", "==", "0", ")", "return", "1", ";", "if", "(", "strcmp", "(", "name", ",", "\"x86\"", ")", "==", "0", ")", "return", "1", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "TARGET_X32", ")", "return", "strcmp", "(", "name", ",", "\"x32\"", ")", "==", "0", ";", "else", "return", "strcmp", "(", "name", ",", "\"x86_64\"", ")", "==", "0", ";", "}", "if", "(", "strcmp", "(", "name", ",", "\"ia32\"", ")", "==", "0", "\|\|", "strcmp", "(", "name", ",", "\"i386\"", ")", "==", "0", ")", "return", "1", ";", "if", "(", "strcmp", "(", "name", ",", "\"i486\"", ")", "==", "0", ")", "return", "ix86_arch", "!=", "PROCESSOR_I386", "?", "1", ":", "-", "1", ";", "if", "(", "strcmp", "(", "name", ",", "\"i586\"", ")", "==", "0", ")", "return", "(", "ix86_arch", "!=", "PROCESSOR_I386", "&&", "ix86_arch", "!=", "PROCESSOR_I486", ")", "?", "1", ":", "-", "1", ";", "if", "(", "strcmp", "(", "name", ",", "\"i686\"", ")", "==", "0", ")", "return", "(", "ix86_arch", "!=", "PROCESSOR_I386", "&&", "ix86_arch", "!=", "PROCESSOR_I486", "&&", "ix86_arch", "!=", "PROCESSOR_LAKEMONT", "&&", "ix86_arch", "!=", "PROCESSOR_PENTIUM", ")", "?", "1", ":", "-", "1", ";", "return", "0", ";", "case", "omp_device_isa", ":", "for", "(", "int", "i", "=", "0", ";", "i", "<", "2", ";", "i", "++", ")", "{", "struct", "ix86_target_opts", "", "opts", "=", "i", "?", "isa2_opts", ":", "isa_opts", ";", "size_t", "nopts", "=", "i", "?", "ARRAY_SIZE", "(", "isa2_opts", ")", ":", "ARRAY_SIZE", "(", "isa_opts", ")", ";", "HOST_WIDE_INT", "mask", "=", "i", "?", "ix86_isa_flags2", ":", "ix86_isa_flags", ";", "for", "(", "size_t", "n", "=", "0", ";", "n", "<", "nopts", ";", "n", "++", ")", "{", "if", "(", "opts", "[", "n", "]", ".", "mask", "==", "OPTION_MASK_ISA_SSE4_2", ")", "{", "if", "(", "strcmp", "(", "name", ",", "\"sse4\"", ")", "==", "0", ")", "return", "(", "mask", "&", "opts", "[", "n", "]", ".", "mask", ")", "!=", "0", "?", "1", ":", "-", "1", ";", "}", "if", "(", "strcmp", "(", "name", ",", "opts", "[", "n", "]", ".", "option", "+", "2", ")", "==", "0", ")", "return", "(", "mask", "&", "opts", "[", "n", "]", ".", "mask", ")", "!=", "0", "?", "1", ":", "-", "1", ";", "}", "}", "return", "0", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]	[ "Return", "1", "if", "TRAIT", "NAME", "is", "present", "in", "the", "OpenMP", "context", "'s", "device", "trait", "set", ",", "return", "0", "if", "not", "present", "in", "any", "OpenMP", "context", "in", "the", "whole", "translation", "unit", ",", "or", "-1", "if", "not", "present", "in", "the", "current", "OpenMP", "context", "but", "might", "be", "present", "in", "another", "OpenMP", "context", "in", "the", "same", "TU", "." ]	[ "i386", "\"cpu\"", "0", "\"intel_mic\"", "0", "1", "\"x86\"", "0", "1", "\"x32\"", "0", "\"x86_64\"", "0", "\"ia32\"", "0", "\"i386\"", "0", "1", "\"i486\"", "0", "1", "1", "\"i586\"", "0", "1", "1", "\"i686\"", "0", "1", "1", "0", "0", "2", "0", "\"sse4\"", "0", "0", "1", "1", "2", "0", "0", "1", "1", "0" ]	i386-options	ix86_omp_device_kind_arch_isa	i386	CPU	GCC	16,056	363	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "(", "MFI", "->", "hasCalls", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "\|\|", "MFI", "->", "hasVarSizedObjects", "(", ")", "\|\|", "MFI", "->", "isFrameAddressTaken", "(", ")", "\|\|", "MFI", "->", "hasStackMap", "(", ")", "\|\|", "MFI", "->", "hasPatchPoint", "(", ")", "\|\|", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AArch64", "AArch64" ]	AArch64FrameLowering55	hasFP	AArch64	CPU	LLVM	16,057	92	1	[]
[ "<s>", "const", "MCPhysReg", "", "TVMRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "TVM", "TVM", "0" ]	TVMRegisterInfo	getCalleeSavedRegs	TVM	Virtual ISA	LLVM	16,058	29	1	[]
[ "<s>", "ix86_dependencies_evaluation_hook", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", "op", ",", "machine_mode", "mode", ")", "{", "int", "width", "=", "1", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "div", "=", "1", ";", "if", "(", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_vec_int", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_vec_fp", ";", "if", "(", "width", "==", "1", ")", "return", "1", ";", "if", "(", "(", "ix86_tune", "==", "PROCESSOR_ZNVER1", "\|\|", "ix86_tune", "==", "PROCESSOR_ZNVER2", "\|\|", "ix86_tune", "==", "PROCESSOR_ZNVER3", ")", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "op", "!=", "PLUS", "&&", "op", "!=", "MINUS", ")", "return", "1", ";", "if", "(", "TARGET_AVX256_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "128", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "128", ";", "else", "if", "(", "TARGET_SSE_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "64", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "64", ";", "width", "=", "(", "width", "+", "div", "-", "1", ")", "/", "div", ";", "}", "else", "if", "(", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_int", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_fp", ";", "if", "(", "!", "TARGET_64BIT", "&&", "width", ">", "2", ")", "width", "=", "2", ";", "return", "width", ";", "}", "</s>" ]	[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", "passed", "in", "MODE", ".", "Currently", "parallel", "reassociation", "is", "enabled", "for", "Atom", "processors", "only", "and", "we", "set", "reassociation", "width", "to", "be", "2", "because", "Atom", "may", "issue", "up", "to", "2", "instructions", "per", "cycle", ".", "Return", "value", "should", "be", "fixed", "if", "parallel", "reassociation", "is", "enabled", "for", "other", "processors", "." ]	[ "i386", "1", "1", "1", "1", "1", "128", "128", "64", "64", "1", "2", "2" ]	i386	ix86_reassociation_width	i386	CPU	GCC	16,059	198	1	[]
[ "<s>", "static", "reg_class_t", "pdp11_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "FPU_REGS", ")", "return", "LOAD_FPU_REGS", ";", "if", "(", "rclass", "==", "ALL_REGS", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "LOAD_FPU_REGS", ";", "else", "return", "GENERAL_REGS", ";", "}", "return", "rclass", ";", "}", "</s>" ]	[ "TARGET_PREFERRED_RELOAD_CLASS", "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", "In", "general", "this", "is", "just", "CLASS", ";", "but", "on", "some", "machines", "in", "some", "cases", "it", "is", "preferable", "to", "use", "a", "more", "restrictive", "class", ".", "loading", "is", "easier", "into", "LOAD_FPU_REGS", "than", "FPU_REGS", "!" ]	[ "pdp11" ]	pdp11	pdp11_preferred_reload_class	pdp11	MPU	GCC	16,060	49	1	[]
[ "<s>", "HexagonMCExpr", "", "HexagonMCExpr", "::", "create", "(", "MCExpr", "const", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "HexagonMCExpr", "(", "Expr", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCExpr10	create	Hexagon	DSP	LLVM	16,061	27	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM A15 S->D optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM A15 S->D optimizer\"" ]	A15SDOptimizer (2)	getPassName	ARM	CPU	LLVM	16,062	13	1	[]
[ "<s>", "void", "AArch64InstPrinter", "::", "printImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "O", "<<", "\"#\"", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", ";", "}", "</s>" ]	[ "Implement", "target", "specific", "printing", "for", "machine", "operand", "immediate", "value", ",", "so", "that", "we", "can", "have", "more", "meaningful", "mnemonic", "than", "a", "64-bit", "integer", "." ]	[ "AArch64", "AArch64", "\"#\"" ]	AArch64InstPrinter11	printImm	AArch64	CPU	LLVM	16,063	49	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ",", "const", "NVPTXSubtarget", "&", "STI", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"\\n\"", ";", "unsigned", "PTXVersion", "=", "STI", ".", "getPTXVersion", "(", ")", ";", "O", "<<", "\".version \"", "<<", "(", "PTXVersion", "/", "10", ")", "<<", "\".\"", "<<", "(", "PTXVersion", "%", "10", ")", "<<", "\"\\n\"", ";", "O", "<<", "\".target \"", ";", "O", "<<", "STI", ".", "getTargetName", "(", ")", ";", "const", "NVPTXTargetMachine", "&", "NTM", "=", "static_cast", "<", "const", "NVPTXTargetMachine", "&", ">", "(", "TM", ")", ";", "if", "(", "NTM", ".", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "NVCL", ")", "O", "<<", "\", texmode_independent\"", ";", "bool", "HasFullDebugInfo", "=", "false", ";", "for", "(", "DICompileUnit", "*", "CU", ":", "M", ".", "debug_compile_units", "(", ")", ")", "{", "switch", "(", "CU", "->", "getEmissionKind", "(", ")", ")", "{", "case", "DICompileUnit", "::", "NoDebug", ":", "case", "DICompileUnit", "::", "DebugDirectivesOnly", ":", "break", ";", "case", "DICompileUnit", "::", "LineTablesOnly", ":", "case", "DICompileUnit", "::", "FullDebug", ":", "HasFullDebugInfo", "=", "true", ";", "break", ";", "}", "if", "(", "HasFullDebugInfo", ")", "break", ";", "}", "if", "(", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", "&&", "HasFullDebugInfo", ")", "O", "<<", "\"//, debug\"", ";", "O", "<<", "\"\\n\"", ";", "O", "<<", "\".address_size \"", ";", "if", "(", "NTM", ".", "is64Bit", "(", ")", ")", "O", "<<", "\"64\"", ";", "else", "O", "<<", "\"32\"", ";", "O", "<<", "\"\\n\"", ";", "O", "<<", "\"\\n\"", ";", "}", "</s>" ]	[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX", "NVPTX", "NVPTX::NVCL", "\", texmode_independent\"", "\"//, debug\"", "\"\\n\"", "\".address_size \"", "\"64\"", "\"32\"", "\"\\n\"", "\"\\n\"" ]	NVPTXAsmPrinter2	emitHeader	NVPTX	GPU	LLVM	16,064	220	1	[]
[ "<s>", "bool", "SystemZPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine10	addILPOpts	SystemZ	CPU	LLVM	16,065	17	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 Instruction Selection\"" ]	AArch64ISelDAGToDAG	getPassName	AArch64	CPU	LLVM	16,066	13	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", "\|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "IMPLICIT_DEF", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo125	loadRegFromStackSlot	AMDGPU	GPU	LLVM	16,067	410	1	[]
[ "<s>", "bool", "enableIndirectBrExpand", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "If", "we", "are", "using", "indirect", "thunks", ",", "we", "need", "to", "expand", "indirectbr", "to", "avoid", "it", "lowering", "to", "an", "actual", "indirect", "jump", "." ]	[ "WebAssembly" ]	WebAssemblySubtarget11	enableIndirectBrExpand	WebAssembly	Virtual ISA	LLVM	16,068	11	1	[]
[ "<s>", "virtual", "int", "getSize", "(", "const", "MachineInstr", "*", "Instr", ")", "{", "return", "TM", ".", "getInstrInfo", "(", ")", "->", "getInstrSize", "(", "Instr", ")", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "Patmos" ]	PatmosExport	getSize	Patmos	VLIW	LLVM	16,069	23	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "", ">", "Args", ",", "const", "Instruction", "", "CxtI", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "if", "(", "LT", ".", "second", ".", "isFloatingPoint", "(", ")", ")", "return", "LT", ".", "first", "+", "FloatFactor", "", "getTypeNumElements", "(", "Ty", ")", ";", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "}", "</s>" ]	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo22	getArithmeticInstrCost	Hexagon	DSP	LLVM	16,070	120	1	[]
[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "return", "TTI", "::", "TCC_Free", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "RISCV", "RISCV", "Intrinsic::ID" ]	RISCVTargetTransformInfo16	getIntImmCost	RISCV	CPU	LLVM	16,071	29	1	[]
[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyFrameLowering1	hasReservedCallFrame	WebAssembly	Virtual ISA	LLVM	16,072	25	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ADJCALLSTACKUP", ")", "{", "if", "(", "int", "CalleeAmt", "=", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", "{", "bool", "is64Bit", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "CalleeAmt", "=", "-", "1", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "ADDIInstr", "=", "is64Bit", "?", "PPC", "::", "ADDI8", ":", "PPC", "::", "ADDI", ";", "unsigned", "ADDInstr", "=", "is64Bit", "?", "PPC", "::", "ADD8", ":", "PPC", "::", "ADD4", ";", "unsigned", "LISInstr", "=", "is64Bit", "?", "PPC", "::", "LIS8", ":", "PPC", "::", "LIS", ";", "unsigned", "ORIInstr", "=", "is64Bit", "?", "PPC", "::", "ORI8", ":", "PPC", "::", "ORI", ";", "MachineInstr", "", "MI", "=", "I", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt16", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "16", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "0xFFFF", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "0xFFFF" ]	PPCRegisterInfo50	eliminateCallFramePseudoInstr	PowerPC	CPU	LLVM	16,073	306	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "UPTFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "UPT", "::", "ADJCALLSTACKUP", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "UPT", "::", "ADJCALLSTACKDOWN", ")", "{", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "UPT", "UPT", "UPT::ADJCALLSTACKUP", "UPT::ADJCALLSTACKDOWN" ]	UPTFrameLowering	eliminateCallFramePseudoInstr	UPT	CPU	LLVM	16,074	55	1	[]
[ "<s>", "static", "rtx", "arm_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "int", "do_load", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "NULL_RTX", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "1", "]", ".", "mode", ";", "bool", "builtin_sha1h_p", "=", "false", ";", "if", "(", "insn_data", "[", "icode", "]", ".", "n_operands", "==", "3", ")", "{", "gcc_assert", "(", "icode", "==", "CODE_FOR_crypto_sha1h", ")", ";", "builtin_sha1h_p", "=", "true", ";", "}", "if", "(", "!", "target", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode", "\|\|", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "do_load", ")", "op0", "=", "gen_rtx_MEM", "(", "mode0", ",", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ")", ";", "else", "{", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "1", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "}", "if", "(", "builtin_sha1h_p", ")", "op1", "=", "GEN_INT", "(", "TARGET_BIG_END", "?", "1", ":", "0", ")", ";", "if", "(", "builtin_sha1h_p", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "0", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}", "</s>" ]	[ "Subroutine", "of", "arm_expand_builtin", "to", "take", "care", "of", "unop", "insns", "." ]	[ "arm", "0", "0", "1", "3", "0", "1", "1", "0", "0" ]	arm-builtins2	arm_expand_unop_builtin	arm	CPU	GCC	16,075	275	1	[]
[ "<s>", "void", "aarch64_split_sve_subreg_move", "(", "rtx", "dest", ",", "rtx", "ptrue", ",", "rtx", "src", ")", "{", "machine_mode", "mode_with_wider_elts", "=", "aarch64_sve_int_mode", "(", "GET_MODE", "(", "dest", ")", ")", ";", "machine_mode", "mode_with_narrower_elts", "=", "aarch64_sve_int_mode", "(", "GET_MODE", "(", "src", ")", ")", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode_with_wider_elts", ")", "<", "GET_MODE_UNIT_SIZE", "(", "mode_with_narrower_elts", ")", ")", "std", "::", "swap", "(", "mode_with_wider_elts", ",", "mode_with_narrower_elts", ")", ";", "unsigned", "int", "unspec", "=", "aarch64_sve_rev_unspec", "(", "mode_with_narrower_elts", ")", ";", "machine_mode", "pred_mode", "=", "aarch64_sve_pred_mode", "(", "mode_with_wider_elts", ")", ";", "ptrue", "=", "gen_lowpart", "(", "pred_mode", ",", "ptrue", ")", ";", "dest", "=", "aarch64_replace_reg_mode", "(", "dest", ",", "mode_with_wider_elts", ")", ";", "src", "=", "aarch64_replace_reg_mode", "(", "src", ",", "mode_with_wider_elts", ")", ";", "emit_insn", "(", "gen_aarch64_pred", "(", "unspec", ",", "mode_with_wider_elts", ",", "dest", ",", "ptrue", ",", "src", ")", ")", ";", "}", "</s>" ]	[ "Split", "a", "*", "aarch64_sve_mov", "<", "mode", ">", "_subreg_be", "pattern", "with", "the", "given", "operands", "." ]	[ "aarch64" ]	aarch64	aarch64_split_sve_subreg_move	aarch64	CPU	GCC	16,076	117	1	[]
[ "<s>", "void", "AArch64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "", "begin", ",", "MachineInstr", "", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "if", "(", "isCyclone", "(", ")", ")", "Policy", ".", "DisableLatencyHeuristic", "=", "true", ";", "}", "</s>" ]	[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]	[ "AArch64", "AArch64" ]	AArch64Subtarget11	overrideSchedPolicy	AArch64	CPU	LLVM	16,077	47	1	[]
[ "<s>", "const", "LC3bRegisterInfo", "&", "LC3bInstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "LC3b", "LC3b", "LC3b" ]	LC3bInstrInfo	getRegisterInfo	LC3b	CPU	LLVM	16,078	14	1	[]
[ "<s>", "static", "bool", "is_branch", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "CALL_P", "(", "insn", ")", "\|\|", "JUMP_P", "(", "insn", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "insn", "is", "a", "branch", "instruction", "." ]	[ "i386" ]	i3865	is_branch	i386	CPU	GCC	16,079	23	1	[]
[ "<s>", "static", "rtx", "ix86_convert_const_wide_int_to_broadcast", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "return", "nullptr", ";", "if", "(", "!", "TARGET_AVX", "\|\|", "!", "CONST_WIDE_INT_P", "(", "op", ")", "\|\|", "standard_sse_constant_p", "(", "op", ",", "mode", ")", "\|\|", "(", "CONST_WIDE_INT_NUNITS", "(", "op", ")", "*", "HOST_BITS_PER_WIDE_INT", "!=", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ")", "return", "nullptr", ";", "HOST_WIDE_INT", "val", "=", "CONST_WIDE_INT_ELT", "(", "op", ",", "0", ")", ";", "HOST_WIDE_INT", "val_broadcast", ";", "scalar_int_mode", "broadcast_mode", ";", "if", "(", "TARGET_AVX2", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "QImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "QImode", ";", "else", "if", "(", "TARGET_AVX2", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "HImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "HImode", ";", "else", "if", "(", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "SImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "SImode", ";", "else", "if", "(", "TARGET_64BIT", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "DImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "DImode", ";", "else", "return", "nullptr", ";", "for", "(", "int", "i", "=", "1", ";", "i", "<", "CONST_WIDE_INT_NUNITS", "(", "op", ")", ";", "i", "++", ")", "if", "(", "val", "!=", "CONST_WIDE_INT_ELT", "(", "op", ",", "i", ")", ")", "return", "nullptr", ";", "unsigned", "int", "nunits", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "/", "GET_MODE_SIZE", "(", "broadcast_mode", ")", ")", ";", "machine_mode", "vector_mode", ";", "if", "(", "!", "mode_for_vector", "(", "broadcast_mode", ",", "nunits", ")", ".", "exists", "(", "&", "vector_mode", ")", ")", "gcc_unreachable", "(", ")", ";", "rtx", "target", "=", "gen_reg_rtx", "(", "vector_mode", ")", ";", "bool", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "false", ",", "vector_mode", ",", "target", ",", "GEN_INT", "(", "val_broadcast", ")", ")", ";", "gcc_assert", "(", "ok", ")", ";", "target", "=", "lowpart_subreg", "(", "mode", ",", "target", ",", "vector_mode", ")", ";", "return", "target", ";", "}", "</s>" ]	[ "Convert", "the", "CONST_WIDE_INT", "operand", "OP", "to", "broadcast", "in", "MODE", "." ]	[ "i386", "0", "1" ]	i386-expand1	ix86_convert_const_wide_int_to_broadcast	i386	CPU	GCC	16,080	270	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "getFMAPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "Root", ".", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "auto", "IsAllOpsVirtualReg", "=", "[", "]", "(", "const", "MachineInstr", "&", "Instr", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "Instr", ".", "explicit_operands", "(", ")", ")", "if", "(", "!", "(", "MO", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", ";", "auto", "IsReassociable", "=", "[", "&", "]", "(", "const", "MachineInstr", "&", "Instr", ",", "int16_t", "&", "AddOpIdx", ",", "bool", "IsLeaf", ",", "bool", "IsAdd", ")", "{", "int16_t", "Idx", "=", "-", "1", ";", "if", "(", "!", "IsAdd", ")", "{", "Idx", "=", "getFMAOpIdxInfo", "(", "Instr", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Idx", "<", "0", ")", "return", "false", ";", "}", "else", "if", "(", "Instr", ".", "getOpcode", "(", ")", "!=", "FMAOpIdxInfo", "[", "getFMAOpIdxInfo", "(", "Root", ".", "getOpcode", "(", ")", ")", "]", "[", "InfoArrayIdxFAddInst", "]", ")", "return", "false", ";", "if", "(", "!", "(", "Instr", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", "&&", "Instr", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ")", ")", "return", "false", ";", "if", "(", "!", "IsAllOpsVirtualReg", "(", "Instr", ")", ")", "return", "false", ";", "if", "(", "IsAdd", "&&", "IsLeaf", ")", "return", "true", ";", "AddOpIdx", "=", "FMAOpIdxInfo", "[", "Idx", "]", "[", "InfoArrayIdxAddOpIdx", "]", ";", "const", "MachineOperand", "&", "OpAdd", "=", "Instr", ".", "getOperand", "(", "AddOpIdx", ")", ";", "MachineInstr", "", "MIAdd", "=", "MRI", ".", "getUniqueVRegDef", "(", "OpAdd", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MIAdd", "\|\|", "MIAdd", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "false", ";", "return", "IsLeaf", "?", "true", ":", "MRI", ".", "hasOneNonDBGUse", "(", "OpAdd", ".", "getReg", "(", ")", ")", ";", "}", ";", "int16_t", "AddOpIdx", "=", "-", "1", ";", "if", "(", "!", "IsReassociable", "(", "Root", ",", "AddOpIdx", ",", "false", ",", "false", ")", ")", "return", "false", ";", "assert", "(", "(", "AddOpIdx", ">=", "0", ")", "&&", "\"add operand index not right!\"", ")", ";", "Register", "RegB", "=", "Root", ".", "getOperand", "(", "AddOpIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "", "Prev", "=", "MRI", ".", "getUniqueVRegDef", "(", "RegB", ")", ";", "AddOpIdx", "=", "-", "1", ";", "if", "(", "!", "IsReassociable", "(", "", "Prev", ",", "AddOpIdx", ",", "false", ",", "false", ")", ")", "return", "false", ";", "assert", "(", "(", "AddOpIdx", ">=", "0", ")", "&&", "\"add operand index not right!\"", ")", ";", "Register", "RegA", "=", "Prev", "->", "getOperand", "(", "AddOpIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "", "Leaf", "=", "MRI", ".", "getUniqueVRegDef", "(", "RegA", ")", ";", "AddOpIdx", "=", "-", "1", ";", "if", "(", "IsReassociable", "(", "", "Leaf", ",", "AddOpIdx", ",", "true", ",", "false", ")", ")", "{", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "REASSOC_XMM_AMM_BMM", ")", ";", "return", "true", ";", "}", "if", "(", "IsReassociable", "(", "*", "Leaf", ",", "AddOpIdx", ",", "true", ",", "true", ")", ")", "{", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "REASSOC_XY_AMM_BMM", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "a", "fma", "chain", "ending", "in", "Root", "." ]	[ "PowerPC", "PPC", "1", "0", "1", "0", "\"add operand index not right!\"", "1", "0", "\"add operand index not right!\"", "1" ]	PPCInstrInfo128	getFMAPatterns	PowerPC	CPU	LLVM	16,081	485	1	[]
[ "<s>", "static", "tree", "s390_builtin_decl", "(", "unsigned", "fcode", ",", "bool", "initialized_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "fcode", ">=", "S390_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "s390_builtin_decls", "[", "fcode", "]", ";", "}", "</s>" ]	[ "Return", "the", "decl", "for", "the", "target", "specific", "builtin", "with", "the", "function", "code", "FCODE", "." ]	[ "s390" ]	s390	s390_builtin_decl	s390	MPU	GCC	16,082	28	1	[]
[ "<s>", "enum", "avms_arg_type", "alpha_arg_type", "(", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "TARGET_FLOAT_VAX", "?", "FF", ":", "FS", ";", "case", "DFmode", ":", "return", "TARGET_FLOAT_VAX", "?", "FD", ":", "FT", ";", "default", ":", "return", "I64", ";", "}", "}", "</s>" ]	[ "Return", "the", "VMS", "argument", "type", "corresponding", "to", "MODE", "." ]	[ "alpha" ]	alpha3	alpha_arg_type	alpha	MPU	GCC	16,083	41	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolution", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCCTRLoops18	getAnalysisUsage	PowerPC	CPU	LLVM	16,084	56	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "TOY" ]	TOYAsmBackend1	fixupNeedsRelaxation	TOY	CPU	LLVM	16,085	28	1	[]
[ "<s>", "static", "void", "ix86_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "if", "(", "this_is_asm_operands", "&&", "!", "address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "output_operand_lossage", "(", "\"invalid constraints for operand\"", ")", ";", "else", "ix86_print_operand_address_as", "(", "file", ",", "addr", ",", "ADDR_SPACE_GENERIC", ",", "false", ")", ";", "}", "</s>" ]	[ "Print", "a", "memory", "operand", "whose", "address", "is", "ADDR", "." ]	[ "i386", "\"invalid constraints for operand\"" ]	i386	ix86_print_operand_address	i386	CPU	GCC	16,086	44	1	[]
[ "<s>", "static", "int", "hppa_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "SHIFT_REGS", ")", "return", "0x100", ";", "else", "if", "(", "to", "==", "SHIFT_REGS", "&&", "FP_REG_CLASS_P", "(", "from", ")", ")", "return", "18", ";", "else", "if", "(", "(", "FP_REG_CLASS_P", "(", "from", ")", "&&", "!", "FP_REG_CLASS_P", "(", "to", ")", ")", "\|\|", "(", "FP_REG_CLASS_P", "(", "to", ")", "&&", "!", "FP_REG_CLASS_P", "(", "from", ")", ")", ")", "return", "16", ";", "else", "return", "2", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_REGISTER_MOVE_COST", "hook", ".", "Compute", "extra", "cost", "of", "moving", "data", "between", "one", "register", "class", "and", "another", ".", "Make", "moves", "from", "SAR", "so", "expensive", "they", "should", "never", "happen", ".", "We", "used", "to", "have", "0xffff", "here", ",", "but", "that", "generates", "overflow", "in", "rare", "cases", ".", "Copies", "involving", "a", "FP", "register", "and", "a", "non-FP", "register", "are", "relatively", "expensive", "because", "they", "must", "go", "through", "memory", ".", "Other", "copies", "are", "reasonably", "cheap", "." ]	[ "pa", "0x100", "18", "16", "2" ]	pa	hppa_register_move_cost	pa	CPU	GCC	16,087	76	1	[]
[ "<s>", "static", "void", "pa_init_libfuncs", "(", "void", ")", "{", "if", "(", "HPUX_LONG_DOUBLE_LIBRARY", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "TFmode", ",", "\"_U_Qfadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "TFmode", ",", "\"_U_Qfsub\"", ")", ";", "set_optab_libfunc", "(", "smul_optab", ",", "TFmode", ",", "\"_U_Qfmpy\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "TFmode", ",", "\"_U_Qfdiv\"", ")", ";", "set_optab_libfunc", "(", "smin_optab", ",", "TFmode", ",", "\"_U_Qmin\"", ")", ";", "set_optab_libfunc", "(", "smax_optab", ",", "TFmode", ",", "\"_U_Qfmax\"", ")", ";", "set_optab_libfunc", "(", "sqrt_optab", ",", "TFmode", ",", "\"_U_Qfsqrt\"", ")", ";", "set_optab_libfunc", "(", "abs_optab", ",", "TFmode", ",", "\"_U_Qfabs\"", ")", ";", "set_optab_libfunc", "(", "neg_optab", ",", "TFmode", ",", "\"_U_Qfneg\"", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "TFmode", ",", "\"_U_Qfeq\"", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "TFmode", ",", "\"_U_Qfne\"", ")", ";", "set_optab_libfunc", "(", "gt_optab", ",", "TFmode", ",", "\"_U_Qfgt\"", ")", ";", "set_optab_libfunc", "(", "ge_optab", ",", "TFmode", ",", "\"_U_Qfge\"", ")", ";", "set_optab_libfunc", "(", "lt_optab", ",", "TFmode", ",", "\"_U_Qflt\"", ")", ";", "set_optab_libfunc", "(", "le_optab", ",", "TFmode", ",", "\"_U_Qfle\"", ")", ";", "set_optab_libfunc", "(", "unord_optab", ",", "TFmode", ",", "\"_U_Qfunord\"", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TFmode", ",", "SFmode", ",", "\"_U_Qfcnvff_sgl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TFmode", ",", "DFmode", ",", "\"_U_Qfcnvff_dbl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "TFmode", ",", "\"_U_Qfcnvff_quad_to_sgl\"", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "DFmode", ",", "TFmode", ",", "\"_U_Qfcnvff_quad_to_dbl\"", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "TFmode", ",", "TARGET_64BIT", "?", "\"__U_Qfcnvfxt_quad_to_sgl\"", ":", "\"_U_Qfcnvfxt_quad_to_sgl\"", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "TFmode", ",", "\"_U_Qfcnvfxt_quad_to_dbl\"", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "TFmode", ",", "\"_U_Qfcnvfxt_quad_to_usgl\"", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "TFmode", ",", "\"_U_Qfcnvfxt_quad_to_udbl\"", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "TFmode", ",", "SImode", ",", "\"_U_Qfcnvxf_sgl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "TFmode", ",", "DImode", ",", "\"_U_Qfcnvxf_dbl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "TFmode", ",", "SImode", ",", "\"_U_Qfcnvxf_usgl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "TFmode", ",", "DImode", ",", "\"_U_Qfcnvxf_udbl_to_quad\"", ")", ";", "}", "if", "(", "TARGET_SYNC_LIBCALL", ")", "init_sync_libfuncs", "(", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]	[ "Initialize", "optabs", "to", "point", "to", "emulation", "routines", "." ]	[ "pa", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qmin\"", "\"_U_Qfmax\"", "\"_U_Qfsqrt\"", "\"_U_Qfabs\"", "\"_U_Qfneg\"", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"", "\"_U_Qfunord\"", "\"_U_Qfcnvff_sgl_to_quad\"", "\"_U_Qfcnvff_dbl_to_quad\"", "\"_U_Qfcnvff_quad_to_sgl\"", "\"_U_Qfcnvff_quad_to_dbl\"", "\"__U_Qfcnvfxt_quad_to_sgl\"", "\"_U_Qfcnvfxt_quad_to_sgl\"", "\"_U_Qfcnvfxt_quad_to_dbl\"", "\"_U_Qfcnvfxt_quad_to_usgl\"", "\"_U_Qfcnvfxt_quad_to_udbl\"", "\"_U_Qfcnvxf_sgl_to_quad\"", "\"_U_Qfcnvxf_dbl_to_quad\"", "\"_U_Qfcnvxf_usgl_to_quad\"", "\"_U_Qfcnvxf_udbl_to_quad\"" ]	pa4	pa_init_libfuncs	pa	CPU	GCC	16,088	303	1	[]
[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "0" ]	MipsCodeEmitter21	getBranchTargetOpValue	Mips	CPU	LLVM	16,089	19	1	[]
[ "<s>", "static", "rtx", "cpu_expand_builtin", "(", "enum", "rs6000_builtins", "fcode", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_INIT", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "0", "\|\|", "GET_MODE", "(", "target", ")", "!=", "SImode", ")", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "tree", "arg", "=", "TREE_OPERAND", "(", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ",", "0", ")", ";", "if", "(", "TREE_CODE", "(", "arg", ")", "!=", "STRING_CST", ")", "{", "error", "(", "\"builtin %s only accepts a string argument\"", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_IS", ")", "{", "const", "char", "", "cpu", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "cpuid", "=", "NULL_RTX", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_is_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "cpu", ",", "cpu_is_info", "[", "i", "]", ".", "cpu", ")", "==", "0", ")", "{", "cpuid", "=", "GEN_INT", "(", "cpu_is_info", "[", "i", "]", ".", "cpuid", "+", "_DL_FIRST_PLATFORM", ")", ";", "break", ";", "}", "if", "(", "cpuid", "==", "NULL_RTX", ")", "{", "error", "(", "\"cpu %s is an invalid argument to builtin %s\"", ",", "cpu", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "platform", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "TCB_PLATFORM_OFFSET", ")", ")", ")", ";", "emit_move_insn", "(", "platform", ",", "tcbmem", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "target", ",", "platform", ",", "cpuid", ")", ")", ";", "}", "else", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_SUPPORTS", ")", "{", "const", "char", "", "hwcap", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "mask", "=", "NULL_RTX", ";", "int", "hwcap_offset", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_supports_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "hwcap", ",", "cpu_supports_info", "[", "i", "]", ".", "hwcap", ")", "==", "0", ")", "{", "mask", "=", "GEN_INT", "(", "cpu_supports_info", "[", "i", "]", ".", "mask", ")", ";", "hwcap_offset", "=", "TCB_HWCAP_OFFSET", "(", "cpu_supports_info", "[", "i", "]", ".", "id", ")", ";", "break", ";", "}", "if", "(", "mask", "==", "NULL_RTX", ")", "{", "error", "(", "\"hwcap %s is an invalid argument to builtin %s\"", ",", "hwcap", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "tcb_hwcap", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "hwcap_offset", ")", ")", ")", ";", "emit_move_insn", "(", "tcb_hwcap", ",", "tcbmem", ")", ";", "rtx", "scratch1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch1", ",", "gen_rtx_AND", "(", "SImode", ",", "tcb_hwcap", ",", "mask", ")", ")", ")", ";", "rtx", "scratch2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "scratch2", ",", "scratch1", ",", "const0_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_XOR", "(", "SImode", ",", "scratch2", ",", "const1_rtx", ")", ")", ")", ";", "}", "cpu_builtin_p", "=", "true", ";", "emit_move_insn", "(", "target", ",", "GEN_INT", "(", "0", ")", ")", ";", "return", "target", ";", "}", "</s>" ]	[ "Expand", "the", "CPU", "builtin", "in", "FCODE", "and", "store", "the", "result", "in", "TARGET", "." ]	[ "rs6000", "0", "0", "0", "\"builtin %s only accepts a string argument\"", "0", "0", "\"cpu %s is an invalid argument to builtin %s\"", "0", "0", "\"hwcap %s is an invalid argument to builtin %s\"", "0" ]	rs60005	cpu_expand_builtin	rs6000	CPU	GCC	16,090	479	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SystemZFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "SystemZ", "::", "ADJCALLSTACKDOWN", ":", "case", "SystemZ", "::", "ADJCALLSTACKUP", ":", "assert", "(", "hasReservedCallFrame", "(", "MF", ")", "&&", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", ")", ";", "return", "MBB", ".", "erase", "(", "MI", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "\"Unexpected call frame instruction\"", ")", ";", "}", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "SystemZ", "SystemZ", "SystemZ::ADJCALLSTACKDOWN", "SystemZ::ADJCALLSTACKUP", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", "\"Unexpected call frame instruction\"" ]	SystemZFrameLowering1	eliminateCallFramePseudoInstr	SystemZ	CPU	LLVM	16,091	70	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateMem", "(", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "MipsOperand", ">", "(", "k_Memory", ",", "Parser", ")", ";", "Op", "->", "Mem", ".", "Base", "=", "Base", ".", "release", "(", ")", ";", "Op", "->", "Mem", ".", "Off", "=", "Off", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";", "}", "</s>" ]	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsAsmParser103	CreateMem	Mips	CPU	LLVM	16,092	84	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "shrinkWrapDisabled", "(", ")", ")", "return", "false", ";", "return", "!", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "is32BitELFABI", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCFrameLowering16	enableShrinkWrapping	PowerPC	CPU	LLVM	16,093	46	1	[]
[ "<s>", "inline", "unsigned", "int", "function_base", "::", "call_properties", "(", "const", "function_instance", "&", "instance", ")", "const", "{", "unsigned", "int", "flags", "=", "0", ";", "if", "(", "instance", ".", "type_suffix", "(", "0", ")", ".", "float_p", "\|\|", "instance", ".", "type_suffix", "(", "1", ")", ".", "float_p", ")", "flags", "\|=", "CP_READ_FPCR", "\|", "CP_RAISE_FP_EXCEPTIONS", ";", "return", "flags", ";", "}", "</s>" ]	[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]	[ "aarch64", "0", "0", "1" ]	aarch64-sve-builtins	call_properties	aarch64	CPU	GCC	16,094	50	1	[]
[ "<s>", "unsigned", "getAlign", "(", ")", "const", "{", "return", "Align", ";", "}", "</s>" ]	[ "Return", "the", "minimum", "known", "alignment", "in", "bytes", "of", "the", "actual", "memory", "reference", "." ]	[ "ARM" ]	ARMMachineFunctionInfo10	getAlign	ARM	CPU	LLVM	16,095	10	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "XCore", "::", "STWFI", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::STWFI", "0" ]	XCoreInstrInfo5	storeRegToStackSlot	XCore	MPU	LLVM	16,096	88	1	[]
[ "<s>", "Register", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "unsigned", "Regs", "[", "2", "]", "[", "2", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "WebAssembly", "::", "SP64", "}", ",", "{", "WebAssembly", "::", "FP32", ",", "WebAssembly", "::", "FP64", "}", "}", ";", "const", "WebAssemblyFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "Regs", "[", "TFI", "->", "hasFP", "(", "MF", ")", "]", "[", "TT", ".", "isArch64Bit", "(", ")", "]", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "WebAssembly", "WebAssembly", "2", "2", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64", "WebAssembly" ]	WebAssemblyRegisterInfo21	getFrameRegister	WebAssembly	Virtual ISA	LLVM	16,097	74	1	[]
[ "<s>", "int", "riscv_address_insns", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "int", "n", "=", "1", ";", "if", "(", "!", "riscv_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "return", "0", ";", "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "n", "+=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "addr", ".", "type", "==", "ADDRESS_LO_SUM", ")", "n", "+=", "riscv_symbol_insns", "(", "addr", ".", "symbol_type", ")", "-", "1", ";", "return", "n", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "moves", "may", "need", "to", "be", "split", "into", "word", "moves", "if", "MIGHT_SPLIT_P", ",", "otherwise", "assume", "that", "a", "single", "load", "or", "store", "is", "enough", "." ]	[ "riscv", "1", "0", "1", "1" ]	riscv2	riscv_address_insns	riscv	CPU	GCC	16,098	87	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MipsSEInstrInfo", "", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MipsRegisterInfo", "&", "RegInfo", "=", "", "static_cast", "<", "const", "MipsRegisterInfo", "", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "SP", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "ZERO", "=", "ABI", ".", "GetNullPtr", "(", ")", ";", "unsigned", "MOVE", "=", "ABI", ".", "GetGPRMoveOp", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MOVE", ")", ",", "SP", ")", ".", "addReg", "(", "FP", ")", ".", "addReg", "(", "ZERO", ")", ";", "}", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "for", "(", "int", "J", "=", "0", ";", "J", "<", "4", ";", "++", "J", ")", "{", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "ABI", ".", "GetEhDataReg", "(", "J", ")", ",", "MipsFI", "->", "getEhDataRegFI", "(", "J", ")", ",", "RC", ",", "&", "RegInfo", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "emitInterruptEpilogueStub", "(", "MF", ",", "MBB", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", ")", "return", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]	MipsSEFrameLowering1	emitEpilogue	Mips	CPU	LLVM	16,099	369	1	[]

[ "<s>", "static", "unsigned", "getDepth", "(", "const", "SmallVectorImpl", "<", "const", "MachineBasicBlock", "*", ">", "&", "Stack", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "unsigned", "Depth", "=", "0", ";", "for", "(", "auto", "X", ":", "reverse", "(", "Stack", ")", ")", "{", "if", "(", "X", "==", "MBB", ")", "break", ";", "++", "Depth", ";", "}", "assert", "(", "Depth", "<", "Stack", ".", "size", "(", ")", "&&", "\"Branch destination should be in scope\"", ")", ";", "return", "Depth", ";", "}", "</s>" ]

[ "The", "depth", ",", "in", "the", "dependence", "graph", ",", "for", "a", "node", "." ]

[ "WebAssembly", "0", "\"Branch destination should be in scope\"" ]

WebAssemblyCFGStackify (2)2

getDepth

WebAssembly

Virtual ISA

LLVM

16,000

65

1

[]

[ "<s>", "static", "bool", "mcore_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ",", "addr_space_t", "as", ")", "{", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", ";", "if", "(", "mcore_base_register_rtx_p", "(", "x", ",", "strict_p", ")", ")", "return", "true", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "||", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "0", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "1", ")", ";", "if", "(", "mcore_base_register_rtx_p", "(", "xop0", ",", "strict_p", ")", "&&", "mcore_legitimate_index_p", "(", "mode", ",", "xop1", ")", ")", "return", "true", ";", "if", "(", "mcore_base_register_rtx_p", "(", "xop1", ",", "strict_p", ")", "&&", "mcore_legitimate_index_p", "(", "mode", ",", "xop0", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_ADDR_SPACE_LEGITIMATE_ADDRESS_P", ".", "Allow", "REG", "REG", "+", "disp" ]

[ "mcore", "0", "1" ]

mcore

mcore_legitimate_address_p

mcore

MPU

GCC

16,001

118

1

[]

[ "<s>", "unsigned", "AVRAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "AVROperand", "&", "Op", "=", "static_cast", "<", "AVROperand", "&", ">", "(", "AsmOp", ")", ";", "MatchClassKind", "Expected", "=", "static_cast", "<", "MatchClassKind", ">", "(", "ExpectedKind", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "MCConstantExpr", "const", "*", "Const", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "{", "int64_t", "RegNum", "=", "Const", "->", "getValue", "(", ")", ";", "std", "::", "ostringstream", "RegName", ";", "RegName", "<<", "\"r\"", "<<", "RegNum", ";", "RegNum", "=", "MatchRegisterName", "(", "RegName", ".", "str", "(", ")", ")", ";", "if", "(", "RegNum", "!=", "AVR", "::", "NoRegister", ")", "{", "Op", ".", "makeReg", "(", "RegNum", ")", ";", "if", "(", "validateOperandClass", "(", "Op", ",", "Expected", ")", "==", "Match_Success", ")", "{", "return", "Match_Success", ";", "}", "}", "}", "}", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "isSubclass", "(", "Expected", ",", "MCK_DREGS", ")", ")", "{", "unsigned", "correspondingDREG", "=", "toDREG", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "correspondingDREG", "!=", "AVR", "::", "NoRegister", ")", "{", "Op", ".", "makeReg", "(", "correspondingDREG", ")", ";", "return", "validateOperandClass", "(", "Op", ",", "Expected", ")", ";", "}", "}", "}", "return", "Match_InvalidOperand", ";", "}", "</s>" ]

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AVR", "AVR", "AVR", "AVR", "\"r\"", "AVR::NoRegister", "AVR::NoRegister" ]

AVRAsmParser13

validateTargetOperandClass

AVR

MPU

LLVM

16,002

194

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "DLXTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "return", "Weight", ";", "}", "</s>" ]

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "DLX", "DLX" ]

DLXISelLowering

getSingleConstraintMatchWeight

DLX

CPU

LLVM

16,003

27

1

[]

[ "<s>", "const", "MCPhysReg", "*", "XtensaRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Xtensa", "Xtensa", "0" ]

XtensaRegisterInfo1

getCalleeSavedRegs

Xtensa

MPU

LLVM

16,004

18

1

[]

[ "<s>", "void", "MINA32AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "adjustFixupValue", "(", "Fixup", ",", "Target", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "auto", "NumBits", "=", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ";", "auto", "NumBytes", "=", "(", "NumBits", "/", "8", ")", "+", "(", "(", "NumBits", "%", "8", ")", "==", "0", "?", "0", ":", "1", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "\"Invalid fixup offset!\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "NumBytes", ";", "++", "i", ")", "{", "uint8_t", "mask", "=", "(", "(", "Value", ">>", "(", "i", "*", "8", ")", ")", "&", "0xFF", ")", ";", "Data", "[", "Offset", "+", "i", "]", "|=", "mask", ";", "}", "}", "</s>" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "MINA32", "MINA32", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xFF" ]

MINA32AsmBackend

applyFixup

MINA32

CPU

LLVM

16,005

181

1

[]

[ "<s>", "static", "rtx", "arc_legitimize_pic_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "flag_pic", ")", "return", "addr", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "addr", ",", "1", ")", ")", "{", "case", "ARC_UNSPEC_GOT", ":", "case", "ARC_UNSPEC_GOTOFFPC", ":", "addr", "=", "XVECEXP", "(", "addr", ",", "0", ",", "0", ")", ";", "break", ";", "default", ":", "return", "addr", ";", "}", "case", "SYMBOL_REF", ":", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "addr", ")", ")", "return", "addr", ";", "if", "(", "!", "arc_symbol_binds_local_p", "(", "addr", ")", ")", "return", "gen_const_mem", "(", "Pmode", ",", "arc_unspec_offset", "(", "addr", ",", "ARC_UNSPEC_GOT", ")", ")", ";", "case", "LABEL_REF", ":", "return", "arc_unspec_offset", "(", "addr", ",", "ARC_UNSPEC_GOTOFFPC", ")", ";", "default", ":", "break", ";", "}", "return", "addr", ";", "}", "</s>" ]

[ "Legitimize", "a", "pic", "address", "reference", "in", "ORIG", ".", "The", "return", "value", "is", "the", "legitimated", "address", ".", "If", "OLDX", "is", "non-zero", ",", "it", "is", "the", "target", "to", "assign", "the", "address", "to", "first", "." ]

[ "arc", "1", "0", "0" ]

arc

arc_legitimize_pic_address

arc

MPU

GCC

16,006

116

1

[]

[ "<s>", "static", "bool", "pru_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "operand", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "operand", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "case", "CONST_WIDE_INT", ":", "return", "false", ";", "case", "CONST_INT", ":", "return", "ctable_addr_operand", "(", "operand", ",", "VOIDmode", ")", ";", "case", "REG", ":", "return", "pru_regno_ok_for_base_p", "(", "REGNO", "(", "operand", ")", ",", "strict_p", ")", ";", "case", "PLUS", ":", "{", "rtx", "op0", "=", "XEXP", "(", "operand", ",", "0", ")", ";", "rtx", "op1", "=", "XEXP", "(", "operand", ",", "1", ")", ";", "return", "pru_valid_addr_expr_p", "(", "mode", ",", "op0", ",", "op1", ",", "strict_p", ")", ";", "}", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "pru", "0", "1" ]

pru

pru_legitimate_address_p

pru

CPU

GCC

16,007

108

1

[]

[ "<s>", "static", "bool", "s390_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "if", "(", "!", "args", ")", "cur_tree", "=", "pop_target", ";", "else", "{", "cur_tree", "=", "s390_valid_target_attribute_tree", "(", "args", ",", "&", "global_options", ",", "&", "global_options_set", ",", "true", ")", ";", "if", "(", "!", "cur_tree", "||", "cur_tree", "==", "error_mark_node", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ")", ";", "return", "false", ";", "}", "}", "target_option_current_node", "=", "cur_tree", ";", "s390_activate_target_options", "(", "target_option_current_node", ")", ";", "{", "struct", "cl_target_option", "*", "prev_opt", ";", "struct", "cl_target_option", "*", "cur_opt", ";", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "0", ";", "s390_cpu_cpp_builtins_internal", "(", "parse_in", ",", "cur_opt", ",", "prev_opt", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", "used", "to", "reset", "the", "options", "." ]

[ "s390", "0" ]

s390-c1

s390_pragma_target_parse

s390

MPU

GCC

16,008

158

1

[]

[ "<s>", "int", "following_call", "(", "rtx", "insn", ")", "{", "if", "(", "!", "TARGET_JUMP_IN_DELAY", ")", "return", "0", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "while", "(", "insn", "&&", "GET_CODE", "(", "insn", ")", "==", "NOTE", ")", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "if", "(", "insn", "&&", "(", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", "&&", "get_attr_type", "(", "insn", ")", "!=", "TYPE_DYNCALL", ")", "||", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SEQUENCE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", "&&", "get_attr_type", "(", "insn", ")", "==", "TYPE_MILLI", ")", ")", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "INSN", "(", "a", "jump", "insn", ")", "immediately", "follows", "a", "call", "to", "a", "named", "function", ".", "This", "is", "used", "to", "avoid", "filling", "the", "delay", "slot", "of", "the", "jump", "since", "it", "can", "usually", "be", "eliminated", "by", "modifying", "RP", "in", "the", "delay", "slot", "of", "the", "call", "." ]

[ "pa", "0", "1", "0" ]

pa3

following_call

pa

CPU

GCC

16,009

115

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "!", "(", "VT1", "==", "MVT", "::", "i24", "&&", "VT2", "==", "MVT", "::", "i16", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "to", "narrow", "operations", "of", "type", "SrcVT", "to", "DestVT", "." ]

[ "Z80", "Z80", "MVT::i24", "MVT::i16" ]

Z80ISelLowering2

isNarrowingProfitable

Z80

MPU

LLVM

16,010

30

1

[]

[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "auto", "BlockIter", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "BlockIter", "!=", "MBB", ".", "end", "(", ")", ")", "{", "auto", "&", "MI", "=", "*", "BlockIter", "++", ";", "if", "(", "isCVTAToLocalCombinationCandidate", "(", "MI", ")", ")", "{", "CombineCVTAToLocal", "(", "MI", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "const", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "NVPTX", "::", "VRFrame", ")", ")", "{", "if", "(", "auto", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "NVPTX", "::", "VRFrame", ")", ")", "{", "MI", "->", "eraseFromParentAndMarkDBGValuesForRemoval", "(", ")", ";", "}", "}", "return", "Changed", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "NVPTX::VRFrame", "NVPTX::VRFrame" ]

NVPTXPeephole12

runOnMachineFunction

NVPTX

GPU

LLVM

16,011

137

1

[]

[ "<s>", "static", "void", "rs6000_density_test", "(", "rs6000_cost_data", "*", "data", ")", "{", "const", "int", "DENSITY_PCT_THRESHOLD", "=", "85", ";", "const", "int", "DENSITY_SIZE_THRESHOLD", "=", "70", ";", "const", "int", "DENSITY_PENALTY", "=", "10", ";", "struct", "loop", "*", "loop", "=", "data", "->", "loop_info", ";", "basic_block", "*", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "int", "nbbs", "=", "loop", "->", "num_nodes", ";", "int", "vec_cost", "=", "data", "->", "cost", "[", "vect_body", "]", ",", "not_vec_cost", "=", "0", ";", "int", "i", ",", "density_pct", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nbbs", ";", "i", "++", ")", "{", "basic_block", "bb", "=", "bbs", "[", "i", "]", ";", "gimple_stmt_iterator", "gsi", ";", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "gimple", "stmt", "=", "gsi_stmt", "(", "gsi", ")", ";", "stmt_vec_info", "stmt_info", "=", "vinfo_for_stmt", "(", "stmt", ")", ";", "if", "(", "!", "STMT_VINFO_RELEVANT_P", "(", "stmt_info", ")", "&&", "!", "STMT_VINFO_IN_PATTERN_P", "(", "stmt_info", ")", ")", "not_vec_cost", "++", ";", "}", "}", "free", "(", "bbs", ")", ";", "density_pct", "=", "(", "vec_cost", "*", "100", ")", "/", "(", "vec_cost", "+", "not_vec_cost", ")", ";", "if", "(", "density_pct", ">", "DENSITY_PCT_THRESHOLD", "&&", "vec_cost", "+", "not_vec_cost", ">", "DENSITY_SIZE_THRESHOLD", ")", "{", "data", "->", "cost", "[", "vect_body", "]", "=", "vec_cost", "*", "(", "100", "+", "DENSITY_PENALTY", ")", "/", "100", ";", "if", "(", "dump_enabled_p", "(", ")", ")", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"", ",", "density_pct", ",", "vec_cost", "+", "not_vec_cost", ",", "DENSITY_PENALTY", ")", ";", "}", "}", "</s>" ]

[ "Test", "for", "likely", "overcommitment", "of", "vector", "hardware", "resources", ".", "If", "a", "loop", "iteration", "is", "relatively", "large", ",", "and", "too", "large", "a", "percentage", "of", "instructions", "in", "the", "loop", "are", "vectorized", ",", "the", "cost", "model", "may", "not", "adequately", "reflect", "delays", "from", "unavailable", "vector", "resources", ".", "Penalize", "the", "loop", "body", "cost", "for", "this", "case", "." ]

[ "rs6000", "85", "70", "10", "0", "0", "100", "100", "100", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"" ]

rs60004

rs6000_density_test

rs6000

CPU

GCC

16,012

228

1

[]

[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW \"", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "<<", "\" in_func \"", "<<", "BB", "->", "getParent", "(", ")", "->", "getName", "(", ")", "<<", "\" at loop depth \"", "<<", "MLI", "->", "getLoopDepth", "(", "BB", ")", "<<", "\" \\n\"", ")", ";", "buildDAGWithRegPressure", "(", ")", ";", "SmallVector", "<", "SUnit", "*", ",", "8", ">", "TopRoots", ",", "BotRoots", ";", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "DEBUG", "(", "unsigned", "maxH", "=", "0", ";", "for", "(", "unsigned", "su", "=", "0", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ">", "maxH", ")", "maxH", "=", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ";", "dbgs", "(", ")", "<<", "\"Max Height \"", "<<", "maxH", "<<", "\"\\n\"", ";", ")", ";", "DEBUG", "(", "unsigned", "maxD", "=", "0", ";", "for", "(", "unsigned", "su", "=", "0", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ">", "maxD", ")", "maxD", "=", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ";", "dbgs", "(", ")", "<<", "\"Max Depth \"", "<<", "maxD", "<<", "\"\\n\"", ";", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "0", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "SUnits", "[", "su", "]", ".", "dumpAll", "(", "this", ")", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "bool", "IsTopNode", "=", "false", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"** VLIWMachineScheduler::schedule picking next node\\n\"", ")", ";", "SUnit", "*", "SU", "=", "SchedImpl", "->", "pickNode", "(", "IsTopNode", ")", ";", "if", "(", "!", "SU", ")", "break", ";", "if", "(", "!", "checkSchedLimit", "(", ")", ")", "break", ";", "scheduleMI", "(", "SU", ",", "IsTopNode", ")", ";", "updateQueues", "(", "SU", ",", "IsTopNode", ")", ";", "SchedImpl", "->", "schedNode", "(", "SU", ",", "IsTopNode", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "\"Nonempty unscheduled zone.\"", ")", ";", "placeDebugValues", "(", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"*** Final schedule for \"", "<<", "printMBBReference", "(", "*", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "\" ***\\n\"", ";", "dumpSchedule", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", "</s>" ]

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Hexagon", "\"********** MI Converging Scheduling VLIW \"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"** VLIWMachineScheduler::schedule picking next node\\n\"", "\"Nonempty unscheduled zone.\"", "\"*** Final schedule for \"", "\" ***\\n\"" ]

HexagonMachineScheduler35

schedule

Hexagon

DSP

LLVM

16,013

371

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", "dom", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ">>", "X86II", "::", "SSEDomainShift", ")", "&", "3", ";", "assert", "(", "dom", "&&", "\"Not an SSE instruction\"", ")", ";", "const", "uint16_t", "*", "table", "=", "lookup", "(", "MI", "->", "getOpcode", "(", ")", ",", "dom", ")", ";", "if", "(", "!", "table", ")", "{", "assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "||", "Domain", "<", "3", ")", "&&", "\"256-bit vector operations only available in AVX2\"", ")", ";", "table", "=", "lookupAVX2", "(", "MI", "->", "getOpcode", "(", ")", ",", "dom", ")", ";", "}", "assert", "(", "table", "&&", "\"Cannot change domain\"", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "table", "[", "Domain", "-", "1", "]", ")", ")", ";", "}", "</s>" ]

[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]

[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "3", "\"256-bit vector operations only available in AVX2\"", "\"Cannot change domain\"", "1" ]

X86InstrInfo (2)2

setExecutionDomain

X86

CPU

LLVM

16,014

129

1

[]

[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "RVFI", "->", "useSaveRestoreLibCalls", "(", "MF", ")", ")", "return", "false", ";", "const", "auto", "*", "FII", "=", "llvm", "::", "find_if", "(", "FixedCSRFIMap", ",", "[", "&", "]", "(", "auto", "P", ")", "{", "return", "P", ".", "first", "==", "Reg", ";", "}", ")", ";", "if", "(", "FII", "==", "std", "::", "end", "(", "FixedCSRFIMap", ")", ")", "return", "false", ";", "FrameIdx", "=", "FII", "->", "second", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVRegisterInfo12

hasReservedSpillSlot

RISCV

CPU

LLVM

16,015

99

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAMDGPUPreLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine108

addPreLegalizeMachineIR

AMDGPU

GPU

LLVM

16,016

27

1

[]

[ "<s>", "bool", "cris_simple_epilogue", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "unsigned", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "bool", "got_really_used", "=", "false", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!=", "0", "||", "current_function_pretend_args_size", "||", "current_function_args_size", "||", "current_function_outgoing_args_size", "||", "current_function_calls_eh_return", "||", "!", "TARGET_PROLOGUE_EPILOGUE", ")", "return", "false", ";", "if", "(", "current_function_uses_pic_offset_table", ")", "{", "push_topmost_sequence", "(", ")", ";", "got_really_used", "=", "reg_used_between_p", "(", "pic_offset_table_rtx", ",", "get_insns", "(", ")", ",", "NULL_RTX", ")", ";", "pop_topmost_sequence", "(", ")", ";", "}", "for", "(", "regno", "=", "0", ";", "regno", "<", "reglimit", ";", "regno", "++", ")", "if", "(", "cris_reg_saved_in_regsave_area", "(", "regno", ",", "got_really_used", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tell", "how", "many", "registers", "must", "be", "saved", ",", "so", "return", "0", "then", "." ]

[ "cris", "0", "0" ]

cris3

cris_simple_epilogue

cris

MPU

GCC

16,017

104

1

[]

[ "<s>", "bool", "prefersVectorizedAddressing", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "does", "n't", "mind", "addresses", "in", "vectors", "." ]

[ "Hexagon" ]

HexagonTargetTransformInfo1

prefersVectorizedAddressing

Hexagon

DSP

LLVM

16,018

9

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "{", "assert", "(", "Subtarget", ".", "isTargetLinux", "(", ")", "&&", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", ")", ";", "const", "int64_t", "Offset", "=", "Subtarget", ".", "isPPC64", "(", ")", "?", "-", "0x7010", ":", "-", "0x7008", ";", "const", "unsigned", "Reg", "=", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "X13", ":", "PPC", "::", "R2", ";", "MI", ".", "setDesc", "(", "get", "(", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "LD", ":", "PPC", "::", "LWZ", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "true", ";", "}", "case", "PPC", "::", "DFLOADf32", ":", "case", "PPC", "::", "DFLOADf64", ":", "case", "PPC", "::", "DFSTOREf32", ":", "case", "PPC", "::", "DFSTOREf64", ":", "{", "assert", "(", "Subtarget", ".", "hasP9Vector", "(", ")", "&&", "\"Invalid D-Form Pseudo-ops on non-P9 target.\"", ")", ";", "unsigned", "UpperOpcode", ",", "LowerOpcode", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "PPC", "::", "DFLOADf32", ":", "UpperOpcode", "=", "PPC", "::", "LXSSP", ";", "LowerOpcode", "=", "PPC", "::", "LFS", ";", "break", ";", "case", "PPC", "::", "DFLOADf64", ":", "UpperOpcode", "=", "PPC", "::", "LXSD", ";", "LowerOpcode", "=", "PPC", "::", "LFD", ";", "break", ";", "case", "PPC", "::", "DFSTOREf32", ":", "UpperOpcode", "=", "PPC", "::", "STXSSP", ";", "LowerOpcode", "=", "PPC", "::", "STFS", ";", "break", ";", "case", "PPC", "::", "DFSTOREf64", ":", "UpperOpcode", "=", "PPC", "::", "STXSD", ";", "LowerOpcode", "=", "PPC", "::", "STFD", ";", "break", ";", "}", "unsigned", "TargetReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "(", "TargetReg", ">=", "PPC", "::", "F0", "&&", "TargetReg", "<=", "PPC", "::", "F31", ")", "||", "(", "TargetReg", ">=", "PPC", "::", "VSL0", "&&", "TargetReg", "<=", "PPC", "::", "VSL31", ")", ")", "Opcode", "=", "LowerOpcode", ";", "else", "Opcode", "=", "UpperOpcode", ";", "MI", ".", "setDesc", "(", "get", "(", "Opcode", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "PowerPC", "PPC", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", "PPC", "0x7010", "0x7008", "PPC", "PPC::X13", "PPC::R2", "PPC", "PPC::LD", "PPC::LWZ", "PPC::DFLOADf32", "PPC::DFLOADf64", "PPC::DFSTOREf32", "PPC::DFSTOREf64", "\"Invalid D-Form Pseudo-ops on non-P9 target.\"", "PPC::DFLOADf32", "PPC::LXSSP", "PPC::LFS", "PPC::DFLOADf64", "PPC::LXSD", "PPC::LFD", "PPC::DFSTOREf32", "PPC::STXSSP", "PPC::STFS", "PPC::DFSTOREf64", "PPC::STXSD", "PPC::STFD", "0", "PPC::F0", "PPC::F31", "PPC::VSL0", "PPC::VSL31" ]

PPCInstrInfo101

expandPostRAPseudo

PowerPC

CPU

LLVM

16,019

321

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableRedundantCopyElimination", ")", "addPass", "(", "createAArch64RedundantCopyEliminationPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "usingDefaultRegAlloc", "(", ")", ")", "addPass", "(", "createAArch64A57FPLoadBalancing", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine10

addPostRegAlloc

AArch64

CPU

LLVM

16,020

73

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVEM", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MCInstrDesc", "&", "Desc", ",", "bool", "IsRM", ")", "const", "{", "int", "Reg", "=", "0", ",", "Offset", "=", "0", ",", "Base", "=", "0", ";", "auto", "XR32", "=", "RI", ".", "getRegClass", "(", "M68k", "::", "XR32RegClassID", ")", ";", "auto", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "auto", "MI", "=", "MIB", ".", "getInstr", "(", ")", ";", "auto", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "if", "(", "IsRM", ")", "{", "Reg", "=", "MIB", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "MIB", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "Base", "=", "MIB", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "Offset", "=", "MIB", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "Base", "=", "MIB", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "Reg", "=", "MIB", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "!", "XR32", "->", "contains", "(", "Reg", ")", ")", "{", "Reg", "=", "RI", ".", "getMatchingMegaReg", "(", "Reg", ",", "XR32", ")", ";", "assert", "(", "Reg", "&&", "\"Has not meaningful MEGA register\"", ")", ";", "}", "unsigned", "Mask", "=", "1", "<<", "RI", ".", "getSpillRegisterOrder", "(", "Reg", ")", ";", "if", "(", "IsRM", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addImm", "(", "Mask", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "copyImplicitOps", "(", "*", "MIB", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Mask", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ".", "copyImplicitOps", "(", "*", "MIB", ")", ";", "}", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Expand", "all", "MOVEM", "pseudos", "into", "real", "MOVEMs", "." ]

[ "M68k", "M68k", "0", "0", "0", "M68k::XR32RegClassID", "0", "1", "2", "0", "1", "2", "\"Has not meaningful MEGA register\"", "1" ]

M68kInstrInfo (2)

ExpandMOVEM

M68k

MPU

LLVM

16,021

303

1

[]

[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "8", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "*", ",", "8", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "!=", "AMDGPUAS", "::", "LOCAL_ADDRESS", "&&", "AS", "!=", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "continue", ";", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "AMDGPUTargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{", "if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";", "}", "else", "FuncsToAlwaysInline", ".", "insert", "(", "&", "F", ")", ";", "}", "}", "}", "for", "(", "Function", "*", "F", ":", "FuncsToAlwaysInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "for", "(", "Function", "*", "F", ":", "FuncsToNoInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "return", "!", "FuncsToAlwaysInline", ".", "empty", "(", ")", "||", "!", "FuncsToNoInline", ".", "empty", "(", ")", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "8", "8", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAlwaysInlinePass12

runOnModule

AMDGPU

GPU

LLVM

16,022

298

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_vectorized_libmass", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "32", "]", ";", "const", "char", "*", "suffix", "=", "NULL", ";", "tree", "fntype", ",", "new_fndecl", ",", "bdecl", "=", "NULL_TREE", ";", "int", "n_args", "=", "1", ";", "const", "char", "*", "bname", ";", "machine_mode", "el_mode", ",", "in_mode", ";", "int", "n", ",", "in_n", ";", "if", "(", "!", "flag_unsafe_math_optimizations", "||", "!", "TARGET_VSX", ")", "return", "NULL_TREE", ";", "el_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "if", "(", "el_mode", "!=", "in_mode", "||", "n", "!=", "in_n", ")", "return", "NULL_TREE", ";", "switch", "(", "fn", ")", "{", "CASE_CFN_ATAN2", ":", "CASE_CFN_HYPOT", ":", "CASE_CFN_POW", ":", "n_args", "=", "2", ";", "gcc_fallthrough", "(", ")", ";", "CASE_CFN_ACOS", ":", "CASE_CFN_ACOSH", ":", "CASE_CFN_ASIN", ":", "CASE_CFN_ASINH", ":", "CASE_CFN_ATAN", ":", "CASE_CFN_ATANH", ":", "CASE_CFN_CBRT", ":", "CASE_CFN_COS", ":", "CASE_CFN_COSH", ":", "CASE_CFN_ERF", ":", "CASE_CFN_ERFC", ":", "CASE_CFN_EXP2", ":", "CASE_CFN_EXP", ":", "CASE_CFN_EXPM1", ":", "CASE_CFN_LGAMMA", ":", "CASE_CFN_LOG10", ":", "CASE_CFN_LOG1P", ":", "CASE_CFN_LOG2", ":", "CASE_CFN_LOG", ":", "CASE_CFN_SIN", ":", "CASE_CFN_SINH", ":", "CASE_CFN_SQRT", ":", "CASE_CFN_TAN", ":", "CASE_CFN_TANH", ":", "if", "(", "el_mode", "==", "DFmode", "&&", "n", "==", "2", ")", "{", "bdecl", "=", "mathfn_built_in", "(", "double_type_node", ",", "fn", ")", ";", "suffix", "=", "\"d2\"", ";", "}", "else", "if", "(", "el_mode", "==", "SFmode", "&&", "n", "==", "4", ")", "{", "bdecl", "=", "mathfn_built_in", "(", "float_type_node", ",", "fn", ")", ";", "suffix", "=", "\"4\"", ";", "}", "else", "return", "NULL_TREE", ";", "if", "(", "!", "bdecl", ")", "return", "NULL_TREE", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "gcc_assert", "(", "suffix", "!=", "NULL", ")", ";", "bname", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "bdecl", ")", ")", ";", "if", "(", "!", "bname", ")", "return", "NULL_TREE", ";", "strcpy", "(", "name", ",", "bname", "+", "sizeof", "(", "\"__builtin_\"", ")", "-", "1", ")", ";", "strcat", "(", "name", ",", "suffix", ")", ";", "if", "(", "n_args", "==", "1", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "NULL", ")", ";", "else", "if", "(", "n_args", "==", "2", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "type_in", ",", "NULL", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "new_fndecl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "fntype", ")", ";", "TREE_PUBLIC", "(", "new_fndecl", ")", "=", "1", ";", "DECL_EXTERNAL", "(", "new_fndecl", ")", "=", "1", ";", "DECL_IS_NOVOPS", "(", "new_fndecl", ")", "=", "1", ";", "TREE_READONLY", "(", "new_fndecl", ")", "=", "1", ";", "return", "new_fndecl", ";", "}", "</s>" ]

[ "Handler", "for", "the", "Mathematical", "Acceleration", "Subsystem", "(", "mass", ")", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]

[ "powerpcspe", "32", "1", "2", "2", "\"d2\"", "4", "\"4\"", "\"__builtin_\"", "1", "1", "2", "1", "1", "1", "1" ]

powerpcspe

rs6000_builtin_vectorized_libmass

powerpcspe

CPU

GCC

16,023

388

1

[]

[ "<s>", "static", "bool", "nios2_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RETVAL_REGNO", ";", "}", "</s>" ]

[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "nios2" ]

nios2

nios2_function_value_regno_p

nios2

MPU

GCC

16,024

16

1

[]

[ "<s>", "bool", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "TARGET_INLINE_ALL_STRINGOPS", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">", "1", ")", "{", "rtx", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "0", ")", ")", ";", "emit_move_insn", "(", "out", ",", "addr", ")", ";", "ix86_expand_strlensi_unroll_1", "(", "out", ",", "src", ",", "align", ")", ";", "emit_insn", "(", "gen_sub2_insn", "(", "out", ",", "addr", ")", ")", ";", "return", "true", ";", "}", "else", "return", "false", ";", "}", "</s>" ]

[ "Expand", "strlen", "." ]

[ "i386", "1", "0" ]

i386-expand

ix86_expand_strlen

i386

CPU

GCC

16,025

81

1

[]

[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "func_type", "&", "(", "ARM_FT_VOLATILE", "|", "ARM_FT_NAKED", "|", "ARM_FT_STACKALIGN", ")", ")", "return", "0", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", "&&", "(", "frame_pointer_needed", "||", "TARGET_THUMB", ")", ")", "return", "0", ";", "if", "(", "TARGET_LDRD", "&&", "current_tune", "->", "prefer_ldrd_strd", "&&", "!", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "0", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", "||", "cfun", "->", "machine", "->", "uses_anonymous_args", "||", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "calls_alloca", "||", "!", "(", "stack_adjust", "==", "0", "||", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "stack_adjust", "==", "4", ")", ")", "||", "(", "!", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", ")", "&&", "arm_compute_static_chain_stack_bytes", "(", ")", "!=", "0", ")", ")", "return", "0", ";", "saved_int_regs", "=", "offsets", "->", "saved_regs_mask", ";", "if", "(", "stack_adjust", "==", "4", "&&", "!", "arm_arch5t", "&&", "TARGET_ARM", ")", "{", "if", "(", "!", "call_used_or_fixed_reg_p", "(", "3", ")", ")", "return", "0", ";", "if", "(", "arm_size_return_regs", "(", ")", ">=", "(", "4", "*", "UNITS_PER_WORD", ")", ")", "return", "0", ";", "if", "(", "sibling", ")", "{", "gcc_assert", "(", "CALL_P", "(", "sibling", ")", ")", ";", "if", "(", "find_regno_fusage", "(", "sibling", ",", "USE", ",", "3", ")", ")", "return", "0", ";", "}", "if", "(", "saved_int_regs", "&", "0x7", ")", "return", "0", ";", "}", "if", "(", "TARGET_INTERWORK", "&&", "saved_int_regs", "!=", "0", "&&", "!", "IS_INTERRUPT", "(", "func_type", ")", ")", "return", "0", ";", "if", "(", "iscond", "&&", "arm_tune_strongarm", ")", "{", "if", "(", "saved_int_regs", "!=", "0", "&&", "saved_int_regs", "!=", "(", "1", "<<", "LR_REGNUM", ")", ")", "return", "0", ";", "if", "(", "flag_pic", "&&", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "df_regs_ever_live_p", "(", "PIC_OFFSET_TABLE_REGNUM", ")", ")", "return", "0", ";", "}", "if", "(", "IS_CMSE_ENTRY", "(", "func_type", ")", "&&", "(", "saved_int_regs", "||", "TARGET_HAVE_FPCXT_CMSE", ")", ")", "return", "0", ";", "if", "(", "saved_int_regs", "&&", "!", "(", "saved_int_regs", "&", "(", "1", "<<", "LR_REGNUM", ")", ")", ")", "return", "0", ";", "if", "(", "TARGET_VFP_BASE", ")", "for", "(", "regno", "=", "FIRST_VFP_REGNUM", ";", "regno", "<=", "LAST_VFP_REGNUM", ";", "regno", "++", ")", "if", "(", "reg_needs_saving_p", "(", "regno", ")", ")", "return", "0", ";", "if", "(", "TARGET_REALLY_IWMMXT", ")", "for", "(", "regno", "=", "FIRST_IWMMXT_REGNUM", ";", "regno", "<=", "LAST_IWMMXT_REGNUM", ";", "regno", "++", ")", "if", "(", "reg_needs_saving_p", "(", "regno", ")", ")", "return", "0", ";", "return", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]

[ "arm", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]

arm

use_return_insn

arm

CPU

GCC

16,026

396

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "SIStackID", "::", "SGPR_SPILL", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo1

loadRegFromStackSlot

AMDGPU

GPU

LLVM

16,027

369

1

[]

[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "arg", ")", "||", "(", "elt", "=", "tree_to_uhwi", "(", "arg", ")", ",", "elt", ">", "max", ")", ")", "{", "error", "(", "\"selector must be an integer constant in the range 0..%wi\"", ",", "max", ")", ";", "return", "0", ";", "}", "return", "elt", ";", "}", "</s>" ]

[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]

[ "powerpcspe", "1", "\"selector must be an integer constant in the range 0..%wi\"", "0" ]

powerpcspe

get_element_number

powerpcspe

CPU

GCC

16,028

61

1

[]

[ "<s>", "MachineBasicBlock", "*", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "isFPCmp", "=", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "false", "&&", "\"Unexpected instr type to insert\"", ")", ";", "case", "Mips", "::", "Select_FCC", ":", "case", "Mips", "::", "Select_FCC_S32", ":", "case", "Mips", "::", "Select_FCC_D32", ":", "isFPCmp", "=", "true", ";", "case", "Mips", "::", "Select_CC", ":", "case", "Mips", "::", "Select_CC_S32", ":", "case", "Mips", "::", "Select_CC_D32", ":", "{", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "if", "(", "isFPCmp", ")", "{", "Mips", "::", "CondCode", "CC", "=", "(", "Mips", "::", "CondCode", ")", "MI", "->", "getOperand", "(", "4", ")", ".", "getImm", "(", ")", ";", "unsigned", "Opc", "=", "FPBranchCodeToOpc", "(", "GetFPBranchCodeFromCond", "(", "CC", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "}", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "BNE", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "i", "=", "BB", "->", "succ_begin", "(", ")", ",", "e", "=", "BB", "->", "succ_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "sinkMBB", "->", "addSuccessor", "(", "*", "i", ")", ";", "while", "(", "!", "BB", "->", "succ_empty", "(", ")", ")", "BB", "->", "removeSuccessor", "(", "BB", "->", "succ_begin", "(", ")", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "3", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "F", "->", "DeleteMachineInstr", "(", "MI", ")", ";", "return", "BB", ";", "}", "}", "}", "</s>" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Mips", "Mips", "\"Unexpected instr type to insert\"", "Mips::Select_FCC", "Mips::Select_FCC_S32", "Mips::Select_FCC_D32", "Mips::Select_CC", "Mips::Select_CC_S32", "Mips::Select_CC_D32", "Mips::CondCode", "Mips::CondCode", "4", "Mips::BNE", "1", "Mips::ZERO", "Mips::PHI", "0", "2", "3" ]

MipsISelLowering35

EmitInstrWithCustomInserter

Mips

CPU

LLVM

16,029

436

1

[]

[ "<s>", "const", "uint32_t", "*", "DCPU16RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "CSR_DCPU16_RegMask", ";", "}", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Dcpu16", "DCPU16", "\"Unsupported calling convention\"", "DCPU16" ]

Dcpu16RegisterInfo

getCallPreservedMask

Dcpu16

CPU

LLVM

16,030

41

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugValue", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "XCore", "::", "LDWFI", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::LDWFI", "0" ]

XCoreInstrInfo21

loadRegFromStackSlot

XCore

MPU

LLVM

16,031

152

1

[]

[ "<s>", "bool", "SPUTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "typedef", "llvm", "::", "FunctionPass", "*", "(", "*", "BuilderFunc", ")", "(", "const", "char", "*", ")", ";", "BuilderFunc", "schedulerCreator", "=", "(", "BuilderFunc", ")", "(", "intptr_t", ")", "sys", "::", "DynamicLibrary", "::", "SearchForAddressOfSymbol", "(", "\"createTCESchedulerPass\"", ")", ";", "if", "(", "schedulerCreator", "!=", "NULL", ")", "PM", ".", "add", "(", "schedulerCreator", "(", "\"cellspu\"", ")", ")", ";", "PM", ".", "add", "(", "createSPUNopFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "CellSPU", "SPU", "\"createTCESchedulerPass\"", "\"cellspu\"", "SPU" ]

SPUTargetMachine12

addPreEmitPass

CellSPU

MPU

LLVM

16,032

79

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "Fn", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "Info", "=", "Fn", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "Fn", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasStackObjects", "(", ")", "||", "MFI", ".", "hasCalls", "(", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIRegisterInfo (3)

requiresRegisterScavenging

AMDGPU

GPU

LLVM

16,033

64

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "CurrCycleInstr", "=", "MI", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AMDGPU" ]

GCNHazardRecognizer (2)

EmitInstruction

AMDGPU

GPU

LLVM

16,034

15

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "*", "CommentStream", ",", "MII", ")", ";", "printInstFlags", "(", "MI", ",", "OS", ",", "STI", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Is64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "Address", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Is16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "OS", ")", "&&", "!", "printVecCompareInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Is64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Is16Bit", "\"\\tdata32\"" ]

X86ATTInstPrinter30

printInst

X86

CPU

LLVM

16,035

161

1

[]

[ "<s>", "bool", "TVMInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "TVM", "::", "THROWIF", "||", "MI", ".", "getOpcode", "(", ")", "==", "TVM", "::", "THROWIFNOT", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "TVM", "TVM", "TVM::THROWIF", "TVM::THROWIFNOT" ]

TVMInstrInfo

isPredicated

TVM

Virtual ISA

LLVM

16,036

34

1

[]

[ "<s>", "StringRef", "AMDGPUAsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "AMDGPU", "\"AMDGPU Assembly Printer\"" ]

AMDGPUAsmPrinter

getPassName

AMDGPU

GPU

LLVM

16,037

12

1

[]

[ "<s>", "static", "bool", "aarch64_validate_mtune", "(", "const", "char", "*", "str", ",", "const", "struct", "processor", "*", "*", "res", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_tune", "(", "str", ",", "res", ")", ";", "if", "(", "parse_res", "==", "AARCH64_PARSE_OK", ")", "return", "true", ";", "switch", "(", "parse_res", ")", "{", "case", "AARCH64_PARSE_MISSING_ARG", ":", "error", "(", "\"missing cpu name in %<-mtune=%s%>\"", ",", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":", "error", "(", "\"unknown value %qs for %<-mtune%>\"", ",", "str", ")", ";", "aarch64_print_hint_for_core", "(", "str", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Validate", "a", "command-line", "-mtune", "option", ".", "Parse", "the", "cpu", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "result", ",", "if", "it", "is", "valid", ",", "in", "RES", ".", "Return", "whether", "the", "option", "is", "valid", "." ]

[ "aarch64", "\"missing cpu name in %<-mtune=%s%>\"", "\"unknown value %qs for %<-mtune%>\"" ]

aarch64

aarch64_validate_mtune

aarch64

CPU

GCC

16,038

82

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ")", ",", "&", "DAG", ")", ";", "llvm_unreachable", "(", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", ")", ";", "break", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FREM", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCEIL", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FTRUNC", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRINT", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FNEARBYINT", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FROUND", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FFLOOR", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLOG", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "1", "/", "AMDGPU_LOG2E_F", ")", ";", "case", "ISD", "::", "FLOG10", ":", "return", "LowerFLOG", "(", "Op", ",", "DAG", ",", "AMDGPU_LN2_F", "/", "AMDGPU_LN10_F", ")", ";", "case", "ISD", "::", "FEXP", ":", "return", "lowerFEXP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_FP16", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "case", "ISD", "::", "CTTZ_ZERO_UNDEF", ":", "case", "ISD", "::", "CTLZ", ":", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ_CTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "return", "Op", ";", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", "ISD::FROUND", "ISD::FFLOOR", "ISD::FLOG", "1", "AMDGPU", "ISD::FLOG10", "AMDGPU", "AMDGPU", "ISD::FEXP", "ISD::SINT_TO_FP", "SI", "ISD::UINT_TO_FP", "ISD::FP_TO_FP16", "ISD::FP_TO_SINT", "SI", "ISD::FP_TO_UINT", "ISD::CTTZ", "ISD::CTTZ_ZERO_UNDEF", "ISD::CTLZ", "ISD::CTLZ_ZERO_UNDEF", "ISD::DYNAMIC_STACKALLOC" ]

AMDGPUISelLowering10

LowerOperation

AMDGPU

GPU

LLVM

16,039

359

1

[]

[ "<s>", "bool", "rs6000_builtin_is_supported", "(", "enum", "rs6000_gen_builtins", "fncode", ")", "{", "switch", "(", "rs6000_builtin_info", "[", "(", "size_t", ")", "fncode", "]", ".", "enable", ")", "{", "case", "ENB_ALWAYS", ":", "return", "true", ";", "case", "ENB_P5", ":", "return", "TARGET_POPCNTB", ";", "case", "ENB_P6", ":", "return", "TARGET_CMPB", ";", "case", "ENB_P6_64", ":", "return", "TARGET_CMPB", "&&", "TARGET_POWERPC64", ";", "case", "ENB_P7", ":", "return", "TARGET_POPCNTD", ";", "case", "ENB_P7_64", ":", "return", "TARGET_POPCNTD", "&&", "TARGET_POWERPC64", ";", "case", "ENB_P8", ":", "return", "TARGET_DIRECT_MOVE", ";", "case", "ENB_P8V", ":", "return", "TARGET_P8_VECTOR", ";", "case", "ENB_P9", ":", "return", "TARGET_MODULO", ";", "case", "ENB_P9_64", ":", "return", "TARGET_MODULO", "&&", "TARGET_POWERPC64", ";", "case", "ENB_P9V", ":", "return", "TARGET_P9_VECTOR", ";", "case", "ENB_P10", ":", "return", "TARGET_POWER10", ";", "case", "ENB_P10_64", ":", "return", "TARGET_POWER10", "&&", "TARGET_POWERPC64", ";", "case", "ENB_ALTIVEC", ":", "return", "TARGET_ALTIVEC", ";", "case", "ENB_VSX", ":", "return", "TARGET_VSX", ";", "case", "ENB_CELL", ":", "return", "TARGET_ALTIVEC", "&&", "rs6000_cpu", "==", "PROCESSOR_CELL", ";", "case", "ENB_IEEE128_HW", ":", "return", "TARGET_FLOAT128_HW", ";", "case", "ENB_DFP", ":", "return", "TARGET_DFP", ";", "case", "ENB_CRYPTO", ":", "return", "TARGET_CRYPTO", ";", "case", "ENB_HTM", ":", "return", "TARGET_HTM", ";", "case", "ENB_MMA", ":", "return", "TARGET_MMA", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "}", "</s>" ]

[ "Check", "whether", "a", "builtin", "function", "is", "supported", "in", "this", "target", "configuration", "." ]

[ "rs6000" ]

rs6000-builtin

rs6000_builtin_is_supported

rs6000

CPU

GCC

16,040

171

1

[]

[ "<s>", "void", "ARCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARC", "::", "DBG_VALUE", ":", "llvm_unreachable", "(", "\"Should be handled target independently\"", ")", ";", "break", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARC", "ARC", "128", "ARC::DBG_VALUE", "\"Should be handled target independently\"" ]

ARCAsmPrinter1

EmitInstruction

ARC

MPU

LLVM

16,041

66

1

[]

[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.syntax unified\\n\"", ")", ";", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", "is_called_in_ARM_mode", "(", "decl", ")", "||", "(", "TARGET_THUMB1", "&&", "!", "TARGET_THUMB1_ONLY", "&&", "cfun", "->", "is_thunk", ")", ")", "fprintf", "(", "stream", ",", "\"\\t.code 32\\n\"", ")", ";", "else", "if", "(", "TARGET_THUMB1", ")", "fprintf", "(", "stream", ",", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", ")", ";", "else", "fprintf", "(", "stream", ",", "\"\\t.thumb\\n\\t.thumb_func\\n\"", ")", ";", "}", "else", "fprintf", "(", "stream", ",", "\"\\t.arm\\n\"", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t.fpu %s\\n\"", ",", "TARGET_SOFT_FLOAT", "?", "\"softvfp\"", ":", "TARGET_FPU_NAME", ")", ";", "if", "(", "TARGET_POKE_FUNCTION_NAME", ")", "arm_poke_function_name", "(", "stream", ",", "(", "const", "char", "*", ")", "name", ")", ";", "}", "</s>" ]

[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]

[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"", "\"\\t.fpu %s\\n\"", "\"softvfp\"" ]

arm5

arm_declare_function_name

arm

CPU

GCC

16,042

112

1

[]

[ "<s>", "unsigned", "getCallInstrCost", "(", "Function", "*", "F", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "return", "1", ";", "}", "</s>" ]

[ "Compute", "a", "cost", "of", "the", "given", "call", "instruction", "." ]

[ "Hexagon", "1" ]

HexagonTargetTransformInfo20

getCallInstrCost

Hexagon

DSP

LLVM

16,043

23

1

[]

[ "<s>", "bool", "epiphany_uninterruptible_p", "(", "tree", "t", ")", "{", "tree", "attrs", ";", "if", "(", "t", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "t", ")", ")", ";", "if", "(", "lookup_attribute", "(", "\"disinterrupt\"", ",", "attrs", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "T", "is", "a", "function", "declaration", "or", "the", "MEM_EXPR", "of", "a", "MEM", "passed", "to", "a", "call", "expander", ".", "Return", "true", "iff", "the", "type", "of", "T", "has", "the", "uninterruptible", "attribute", ".", "If", "T", "is", "NULL", ",", "return", "false", "." ]

[ "epiphany", "\"disinterrupt\"" ]

epiphany

epiphany_uninterruptible_p

epiphany

MPU

GCC

16,044

42

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "*", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasByValOrInAllocaAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "8", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "0", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0" ]

ARMCallLowering1

lowerFormalArguments

ARM

CPU

LLVM

16,045

306

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "IsTargetStreamerInitialized", ")", "initTargetStreamer", "(", "M", ")", ";", "if", "(", "!", "getTargetStreamer", "(", ")", ")", "return", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", "||", "isHsaAbiVersion2", "(", "getGlobalSTI", "(", ")", ")", ")", "getTargetStreamer", "(", ")", "->", "EmitISAVersion", "(", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "HSAMetadataStream", "->", "end", "(", ")", ";", "bool", "Success", "=", "HSAMetadataStream", "->", "emitTo", "(", "*", "getTargetStreamer", "(", ")", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "\"Malformed HSA Metadata\"", ")", ";", "}", "}", "</s>" ]

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "AMDGPU", "AMDGPU", "\"Malformed HSA Metadata\"" ]

AMDGPUAsmPrinter51

emitEndOfAsmFile

AMDGPU

GPU

LLVM

16,046

110

1

[]

[ "<s>", "static", "bool", "riscv_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "HOST_WIDE_INT", "size", "=", "type", "?", "int_size_in_bytes", "(", "type", ")", ":", "GET_MODE_SIZE", "(", "mode", ")", ";", "struct", "riscv_arg_info", "info", ";", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "!=", "NULL", ")", "{", "riscv_get_arg_info", "(", "&", "info", ",", "cum", ",", "mode", ",", "type", ",", "named", ",", "false", ")", ";", "if", "(", "info", ".", "num_fprs", ")", "return", "false", ";", "}", "return", "!", "IN_RANGE", "(", "size", ",", "0", ",", "2", "*", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]

[ "riscv", "0", "2" ]

riscv3

riscv_pass_by_reference

riscv

CPU

GCC

16,047

92

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ARMTargetLowering", "&", "TLI", "=", "*", "static_cast", "<", "const", "ARMTargetLowering", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getTargetLowering", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Type", "*", "IntPtrTy", "=", "TLI", ".", "getTargetData", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "0", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "</s>" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo3

EmitTargetCodeForMemset

ARM

CPU

LLVM

16,048

336

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ";", "if", "(", "Mapping", ".", "isValid", "(", ")", ")", "return", "Mapping", ";", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_TRUNC", ":", "case", "G_ADD", ":", "case", "G_SUB", ":", "case", "G_MUL", ":", "case", "G_LOAD", ":", "case", "G_STORE", ":", "case", "G_ZEXTLOAD", ":", "case", "G_SEXTLOAD", ":", "case", "G_GEP", ":", "case", "G_AND", ":", "case", "G_OR", ":", "case", "G_XOR", ":", "case", "G_SHL", ":", "case", "G_ASHR", ":", "case", "G_LSHR", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case", "G_GLOBAL_VALUE", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_ICMP", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_SELECT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "default", ":", "return", "getInvalidInstructionMapping", "(", ")", ";", "}", "return", "getInstructionMapping", "(", "DefaultMappingID", ",", "1", ",", "OperandsMapping", ",", "NumOperands", ")", ";", "}", "</s>" ]

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]

MipsRegisterBankInfo39

getInstrMapping

Mips

CPU

LLVM

16,049

299

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86LowerAMXType10

getAnalysisUsage

X86

CPU

LLVM

16,050

17

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine31

addPreEmitPass

PowerPC

CPU

LLVM

16,051

20

1

[]

[ "<s>", "virtual", "const", "VideoCore4Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "VideoCore4", "VideoCore4" ]

VideoCore4TargetMachine

getSubtargetImpl

VideoCore4

DSP

LLVM

16,052

14

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "PPCInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "const", "unsigned", "Mask", "=", "PPCII", "::", "MO_ACCESS_MASK", ";", "return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF", "&", "~", "Mask", ")", ";", "}", "</s>" ]

[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]

[ "PowerPC", "PPC", "PPCII::MO_ACCESS_MASK" ]

PPCInstrInfo (2)2

decomposeMachineOperandsTargetFlags

PowerPC

CPU

LLVM

16,053

41

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "override", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "3", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "</s>" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Sparc", "0", "4", "3", "8", "0xff" ]

SparcAsmBackend1

applyFixup

Sparc

CPU

LLVM

16,054

112

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "0", ";", "if", "(", "RC", "==", "&", "SystemZ", "::", "GR32RegClass", "||", "RC", "==", "&", "SystemZ", "::", "ADDR32RegClass", ")", "Opc", "=", "SystemZ", "::", "MOV32rm", ";", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "GR64RegClass", "||", "RC", "==", "&", "SystemZ", "::", "ADDR64RegClass", ")", "{", "Opc", "=", "SystemZ", "::", "MOV64rm", ";", "}", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "FP32RegClass", ")", "{", "Opc", "=", "SystemZ", "::", "FMOV32rm", ";", "}", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "FP64RegClass", ")", "{", "Opc", "=", "SystemZ", "::", "FMOV64rm", ";", "}", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "GR64PRegClass", ")", "{", "Opc", "=", "SystemZ", "::", "MOV64Prm", ";", "}", "else", "if", "(", "RC", "==", "&", "SystemZ", "::", "GR128RegClass", ")", "{", "Opc", "=", "SystemZ", "::", "MOV128rm", ";", "}", "else", "llvm_unreachable", "(", "\"Unsupported regclass to load\"", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32rm", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64rm", "SystemZ::FP32RegClass", "SystemZ::FMOV32rm", "SystemZ::FP64RegClass", "SystemZ::FMOV64rm", "SystemZ::GR64PRegClass", "SystemZ::MOV64Prm", "SystemZ::GR128RegClass", "SystemZ::MOV128rm", "\"Unsupported regclass to load\"" ]

SystemZInstrInfo25

loadRegFromStackSlot

SystemZ

CPU

LLVM

16,055

205

1

[]

[ "<s>", "int", "ix86_omp_device_kind_arch_isa", "(", "enum", "omp_device_kind_arch_isa", "trait", ",", "const", "char", "*", "name", ")", "{", "switch", "(", "trait", ")", "{", "case", "omp_device_kind", ":", "return", "strcmp", "(", "name", ",", "\"cpu\"", ")", "==", "0", ";", "case", "omp_device_arch", ":", "if", "(", "strcmp", "(", "name", ",", "\"intel_mic\"", ")", "==", "0", ")", "return", "1", ";", "if", "(", "strcmp", "(", "name", ",", "\"x86\"", ")", "==", "0", ")", "return", "1", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "TARGET_X32", ")", "return", "strcmp", "(", "name", ",", "\"x32\"", ")", "==", "0", ";", "else", "return", "strcmp", "(", "name", ",", "\"x86_64\"", ")", "==", "0", ";", "}", "if", "(", "strcmp", "(", "name", ",", "\"ia32\"", ")", "==", "0", "||", "strcmp", "(", "name", ",", "\"i386\"", ")", "==", "0", ")", "return", "1", ";", "if", "(", "strcmp", "(", "name", ",", "\"i486\"", ")", "==", "0", ")", "return", "ix86_arch", "!=", "PROCESSOR_I386", "?", "1", ":", "-", "1", ";", "if", "(", "strcmp", "(", "name", ",", "\"i586\"", ")", "==", "0", ")", "return", "(", "ix86_arch", "!=", "PROCESSOR_I386", "&&", "ix86_arch", "!=", "PROCESSOR_I486", ")", "?", "1", ":", "-", "1", ";", "if", "(", "strcmp", "(", "name", ",", "\"i686\"", ")", "==", "0", ")", "return", "(", "ix86_arch", "!=", "PROCESSOR_I386", "&&", "ix86_arch", "!=", "PROCESSOR_I486", "&&", "ix86_arch", "!=", "PROCESSOR_LAKEMONT", "&&", "ix86_arch", "!=", "PROCESSOR_PENTIUM", ")", "?", "1", ":", "-", "1", ";", "return", "0", ";", "case", "omp_device_isa", ":", "for", "(", "int", "i", "=", "0", ";", "i", "<", "2", ";", "i", "++", ")", "{", "struct", "ix86_target_opts", "*", "opts", "=", "i", "?", "isa2_opts", ":", "isa_opts", ";", "size_t", "nopts", "=", "i", "?", "ARRAY_SIZE", "(", "isa2_opts", ")", ":", "ARRAY_SIZE", "(", "isa_opts", ")", ";", "HOST_WIDE_INT", "mask", "=", "i", "?", "ix86_isa_flags2", ":", "ix86_isa_flags", ";", "for", "(", "size_t", "n", "=", "0", ";", "n", "<", "nopts", ";", "n", "++", ")", "{", "if", "(", "opts", "[", "n", "]", ".", "mask", "==", "OPTION_MASK_ISA_SSE4_2", ")", "{", "if", "(", "strcmp", "(", "name", ",", "\"sse4\"", ")", "==", "0", ")", "return", "(", "mask", "&", "opts", "[", "n", "]", ".", "mask", ")", "!=", "0", "?", "1", ":", "-", "1", ";", "}", "if", "(", "strcmp", "(", "name", ",", "opts", "[", "n", "]", ".", "option", "+", "2", ")", "==", "0", ")", "return", "(", "mask", "&", "opts", "[", "n", "]", ".", "mask", ")", "!=", "0", "?", "1", ":", "-", "1", ";", "}", "}", "return", "0", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]

[ "Return", "1", "if", "TRAIT", "NAME", "is", "present", "in", "the", "OpenMP", "context", "'s", "device", "trait", "set", ",", "return", "0", "if", "not", "present", "in", "any", "OpenMP", "context", "in", "the", "whole", "translation", "unit", ",", "or", "-1", "if", "not", "present", "in", "the", "current", "OpenMP", "context", "but", "might", "be", "present", "in", "another", "OpenMP", "context", "in", "the", "same", "TU", "." ]

[ "i386", "\"cpu\"", "0", "\"intel_mic\"", "0", "1", "\"x86\"", "0", "1", "\"x32\"", "0", "\"x86_64\"", "0", "\"ia32\"", "0", "\"i386\"", "0", "1", "\"i486\"", "0", "1", "1", "\"i586\"", "0", "1", "1", "\"i686\"", "0", "1", "1", "0", "0", "2", "0", "\"sse4\"", "0", "0", "1", "1", "2", "0", "0", "1", "1", "0" ]

i386-options

ix86_omp_device_kind_arch_isa

i386

CPU

GCC

16,056

363

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "(", "MFI", "->", "hasCalls", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "MFI", "->", "hasStackMap", "(", ")", "||", "MFI", "->", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AArch64", "AArch64" ]

AArch64FrameLowering55

hasFP

AArch64

CPU

LLVM

16,057

92

1

[]

[ "<s>", "const", "MCPhysReg", "*", "TVMRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "TVM", "TVM", "0" ]

TVMRegisterInfo

getCalleeSavedRegs

TVM

Virtual ISA

LLVM

16,058

29

1

[]

[ "<s>", "ix86_dependencies_evaluation_hook", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", "op", ",", "machine_mode", "mode", ")", "{", "int", "width", "=", "1", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "div", "=", "1", ";", "if", "(", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_vec_int", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_vec_fp", ";", "if", "(", "width", "==", "1", ")", "return", "1", ";", "if", "(", "(", "ix86_tune", "==", "PROCESSOR_ZNVER1", "||", "ix86_tune", "==", "PROCESSOR_ZNVER2", "||", "ix86_tune", "==", "PROCESSOR_ZNVER3", ")", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "op", "!=", "PLUS", "&&", "op", "!=", "MINUS", ")", "return", "1", ";", "if", "(", "TARGET_AVX256_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "128", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "128", ";", "else", "if", "(", "TARGET_SSE_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "64", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "64", ";", "width", "=", "(", "width", "+", "div", "-", "1", ")", "/", "div", ";", "}", "else", "if", "(", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_int", ";", "else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "width", "=", "ix86_cost", "->", "reassoc_fp", ";", "if", "(", "!", "TARGET_64BIT", "&&", "width", ">", "2", ")", "width", "=", "2", ";", "return", "width", ";", "}", "</s>" ]

[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", "passed", "in", "MODE", ".", "Currently", "parallel", "reassociation", "is", "enabled", "for", "Atom", "processors", "only", "and", "we", "set", "reassociation", "width", "to", "be", "2", "because", "Atom", "may", "issue", "up", "to", "2", "instructions", "per", "cycle", ".", "Return", "value", "should", "be", "fixed", "if", "parallel", "reassociation", "is", "enabled", "for", "other", "processors", "." ]

[ "i386", "1", "1", "1", "1", "1", "128", "128", "64", "64", "1", "2", "2" ]

i386

ix86_reassociation_width

i386

CPU

GCC

16,059

198

1

[]

[ "<s>", "static", "reg_class_t", "pdp11_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "FPU_REGS", ")", "return", "LOAD_FPU_REGS", ";", "if", "(", "rclass", "==", "ALL_REGS", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "LOAD_FPU_REGS", ";", "else", "return", "GENERAL_REGS", ";", "}", "return", "rclass", ";", "}", "</s>" ]

[ "TARGET_PREFERRED_RELOAD_CLASS", "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", "In", "general", "this", "is", "just", "CLASS", ";", "but", "on", "some", "machines", "in", "some", "cases", "it", "is", "preferable", "to", "use", "a", "more", "restrictive", "class", ".", "loading", "is", "easier", "into", "LOAD_FPU_REGS", "than", "FPU_REGS", "!" ]

[ "pdp11" ]

pdp11

pdp11_preferred_reload_class

pdp11

MPU

GCC

16,060

49

1

[]

[ "<s>", "HexagonMCExpr", "*", "HexagonMCExpr", "::", "create", "(", "MCExpr", "const", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "HexagonMCExpr", "(", "Expr", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCExpr10

create

Hexagon

DSP

LLVM

16,061

27

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM A15 S->D optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM A15 S->D optimizer\"" ]

A15SDOptimizer (2)

getPassName

ARM

CPU

LLVM

16,062

13

1

[]

[ "<s>", "void", "AArch64InstPrinter", "::", "printImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "O", "<<", "\"#\"", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", ";", "}", "</s>" ]

[ "Implement", "target", "specific", "printing", "for", "machine", "operand", "immediate", "value", ",", "so", "that", "we", "can", "have", "more", "meaningful", "mnemonic", "than", "a", "64-bit", "integer", "." ]

[ "AArch64", "AArch64", "\"#\"" ]

AArch64InstPrinter11

printImm

AArch64

CPU

LLVM

16,063

49

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ",", "const", "NVPTXSubtarget", "&", "STI", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"\\n\"", ";", "unsigned", "PTXVersion", "=", "STI", ".", "getPTXVersion", "(", ")", ";", "O", "<<", "\".version \"", "<<", "(", "PTXVersion", "/", "10", ")", "<<", "\".\"", "<<", "(", "PTXVersion", "%", "10", ")", "<<", "\"\\n\"", ";", "O", "<<", "\".target \"", ";", "O", "<<", "STI", ".", "getTargetName", "(", ")", ";", "const", "NVPTXTargetMachine", "&", "NTM", "=", "static_cast", "<", "const", "NVPTXTargetMachine", "&", ">", "(", "TM", ")", ";", "if", "(", "NTM", ".", "getDrvInterface", "(", ")", "==", "NVPTX", "::", "NVCL", ")", "O", "<<", "\", texmode_independent\"", ";", "bool", "HasFullDebugInfo", "=", "false", ";", "for", "(", "DICompileUnit", "*", "CU", ":", "M", ".", "debug_compile_units", "(", ")", ")", "{", "switch", "(", "CU", "->", "getEmissionKind", "(", ")", ")", "{", "case", "DICompileUnit", "::", "NoDebug", ":", "case", "DICompileUnit", "::", "DebugDirectivesOnly", ":", "break", ";", "case", "DICompileUnit", "::", "LineTablesOnly", ":", "case", "DICompileUnit", "::", "FullDebug", ":", "HasFullDebugInfo", "=", "true", ";", "break", ";", "}", "if", "(", "HasFullDebugInfo", ")", "break", ";", "}", "if", "(", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", "&&", "HasFullDebugInfo", ")", "O", "<<", "\"//, debug\"", ";", "O", "<<", "\"\\n\"", ";", "O", "<<", "\".address_size \"", ";", "if", "(", "NTM", ".", "is64Bit", "(", ")", ")", "O", "<<", "\"64\"", ";", "else", "O", "<<", "\"32\"", ";", "O", "<<", "\"\\n\"", ";", "O", "<<", "\"\\n\"", ";", "}", "</s>" ]

[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX", "NVPTX", "NVPTX::NVCL", "\", texmode_independent\"", "\"//, debug\"", "\"\\n\"", "\".address_size \"", "\"64\"", "\"32\"", "\"\\n\"", "\"\\n\"" ]

NVPTXAsmPrinter2

emitHeader

NVPTX

GPU

LLVM

16,064

220

1

[]

[ "<s>", "bool", "SystemZPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine10

addILPOpts

SystemZ

CPU

LLVM

16,065

17

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 Instruction Selection\"" ]

AArch64ISelDAGToDAG

getPassName

AArch64

CPU

LLVM

16,066

13

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "4", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "IMPLICIT_DEF", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo125

loadRegFromStackSlot

AMDGPU

GPU

LLVM

16,067

410

1

[]

[ "<s>", "bool", "enableIndirectBrExpand", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "If", "we", "are", "using", "indirect", "thunks", ",", "we", "need", "to", "expand", "indirectbr", "to", "avoid", "it", "lowering", "to", "an", "actual", "indirect", "jump", "." ]

[ "WebAssembly" ]

WebAssemblySubtarget11

enableIndirectBrExpand

WebAssembly

Virtual ISA

LLVM

16,068

11

1

[]

[ "<s>", "virtual", "int", "getSize", "(", "const", "MachineInstr", "*", "Instr", ")", "{", "return", "TM", ".", "getInstrInfo", "(", ")", "->", "getInstrSize", "(", "Instr", ")", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "Patmos" ]

PatmosExport

getSize

Patmos

VLIW

LLVM

16,069

23

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "const", "Instruction", "*", "CxtI", ")", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "if", "(", "LT", ".", "second", ".", "isFloatingPoint", "(", ")", ")", "return", "LT", ".", "first", "+", "FloatFactor", "*", "getTypeNumElements", "(", "Ty", ")", ";", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "}", "</s>" ]

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo22

getArithmeticInstrCost

Hexagon

DSP

LLVM

16,070

120

1

[]

[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "return", "TTI", "::", "TCC_Free", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "RISCV", "RISCV", "Intrinsic::ID" ]

RISCVTargetTransformInfo16

getIntImmCost

RISCV

CPU

LLVM

16,071

29

1

[]

[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyFrameLowering1

hasReservedCallFrame

WebAssembly

Virtual ISA

LLVM

16,072

25

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ADJCALLSTACKUP", ")", "{", "if", "(", "int", "CalleeAmt", "=", "I", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", "{", "bool", "is64Bit", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "CalleeAmt", "*=", "-", "1", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "ADDIInstr", "=", "is64Bit", "?", "PPC", "::", "ADDI8", ":", "PPC", "::", "ADDI", ";", "unsigned", "ADDInstr", "=", "is64Bit", "?", "PPC", "::", "ADD8", ":", "PPC", "::", "ADD4", ";", "unsigned", "LISInstr", "=", "is64Bit", "?", "PPC", "::", "LIS8", ":", "PPC", "::", "LIS", ";", "unsigned", "ORIInstr", "=", "is64Bit", "?", "PPC", "::", "ORI8", ":", "PPC", "::", "ORI", ";", "MachineInstr", "*", "MI", "=", "I", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt16", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "16", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "0xFFFF", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "0xFFFF" ]

PPCRegisterInfo50

eliminateCallFramePseudoInstr

PowerPC

CPU

LLVM

16,073

306

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "UPTFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "UPT", "::", "ADJCALLSTACKUP", "||", "I", "->", "getOpcode", "(", ")", "==", "UPT", "::", "ADJCALLSTACKDOWN", ")", "{", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "UPT", "UPT", "UPT::ADJCALLSTACKUP", "UPT::ADJCALLSTACKDOWN" ]

UPTFrameLowering

eliminateCallFramePseudoInstr

UPT

CPU

LLVM

16,074

55

1

[]

[ "<s>", "static", "rtx", "arm_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "int", "do_load", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "NULL_RTX", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "1", "]", ".", "mode", ";", "bool", "builtin_sha1h_p", "=", "false", ";", "if", "(", "insn_data", "[", "icode", "]", ".", "n_operands", "==", "3", ")", "{", "gcc_assert", "(", "icode", "==", "CODE_FOR_crypto_sha1h", ")", ";", "builtin_sha1h_p", "=", "true", ";", "}", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "do_load", ")", "op0", "=", "gen_rtx_MEM", "(", "mode0", ",", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ")", ";", "else", "{", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "1", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "}", "if", "(", "builtin_sha1h_p", ")", "op1", "=", "GEN_INT", "(", "TARGET_BIG_END", "?", "1", ":", "0", ")", ";", "if", "(", "builtin_sha1h_p", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "0", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}", "</s>" ]

[ "Subroutine", "of", "arm_expand_builtin", "to", "take", "care", "of", "unop", "insns", "." ]

[ "arm", "0", "0", "1", "3", "0", "1", "1", "0", "0" ]

arm-builtins2

arm_expand_unop_builtin

arm

CPU

GCC

16,075

275

1

[]

[ "<s>", "void", "aarch64_split_sve_subreg_move", "(", "rtx", "dest", ",", "rtx", "ptrue", ",", "rtx", "src", ")", "{", "machine_mode", "mode_with_wider_elts", "=", "aarch64_sve_int_mode", "(", "GET_MODE", "(", "dest", ")", ")", ";", "machine_mode", "mode_with_narrower_elts", "=", "aarch64_sve_int_mode", "(", "GET_MODE", "(", "src", ")", ")", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode_with_wider_elts", ")", "<", "GET_MODE_UNIT_SIZE", "(", "mode_with_narrower_elts", ")", ")", "std", "::", "swap", "(", "mode_with_wider_elts", ",", "mode_with_narrower_elts", ")", ";", "unsigned", "int", "unspec", "=", "aarch64_sve_rev_unspec", "(", "mode_with_narrower_elts", ")", ";", "machine_mode", "pred_mode", "=", "aarch64_sve_pred_mode", "(", "mode_with_wider_elts", ")", ";", "ptrue", "=", "gen_lowpart", "(", "pred_mode", ",", "ptrue", ")", ";", "dest", "=", "aarch64_replace_reg_mode", "(", "dest", ",", "mode_with_wider_elts", ")", ";", "src", "=", "aarch64_replace_reg_mode", "(", "src", ",", "mode_with_wider_elts", ")", ";", "emit_insn", "(", "gen_aarch64_pred", "(", "unspec", ",", "mode_with_wider_elts", ",", "dest", ",", "ptrue", ",", "src", ")", ")", ";", "}", "</s>" ]

[ "Split", "a", "*", "aarch64_sve_mov", "<", "mode", ">", "_subreg_be", "pattern", "with", "the", "given", "operands", "." ]

[ "aarch64" ]

aarch64

aarch64_split_sve_subreg_move

aarch64

CPU

GCC

16,076

117

1

[]

[ "<s>", "void", "AArch64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "*", "begin", ",", "MachineInstr", "*", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "if", "(", "isCyclone", "(", ")", ")", "Policy", ".", "DisableLatencyHeuristic", "=", "true", ";", "}", "</s>" ]

[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]

[ "AArch64", "AArch64" ]

AArch64Subtarget11

overrideSchedPolicy

AArch64

CPU

LLVM

16,077

47

1

[]

[ "<s>", "const", "LC3bRegisterInfo", "&", "LC3bInstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "LC3b", "LC3b", "LC3b" ]

LC3bInstrInfo

getRegisterInfo

LC3b

CPU

LLVM

16,078

14

1

[]

[ "<s>", "static", "bool", "is_branch", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "CALL_P", "(", "insn", ")", "||", "JUMP_P", "(", "insn", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "insn", "is", "a", "branch", "instruction", "." ]

[ "i386" ]

i3865

is_branch

i386

CPU

GCC

16,079

23

1

[]

[ "<s>", "static", "rtx", "ix86_convert_const_wide_int_to_broadcast", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "return", "nullptr", ";", "if", "(", "!", "TARGET_AVX", "||", "!", "CONST_WIDE_INT_P", "(", "op", ")", "||", "standard_sse_constant_p", "(", "op", ",", "mode", ")", "||", "(", "CONST_WIDE_INT_NUNITS", "(", "op", ")", "*", "HOST_BITS_PER_WIDE_INT", "!=", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ")", "return", "nullptr", ";", "HOST_WIDE_INT", "val", "=", "CONST_WIDE_INT_ELT", "(", "op", ",", "0", ")", ";", "HOST_WIDE_INT", "val_broadcast", ";", "scalar_int_mode", "broadcast_mode", ";", "if", "(", "TARGET_AVX2", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "QImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "QImode", ";", "else", "if", "(", "TARGET_AVX2", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "HImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "HImode", ";", "else", "if", "(", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "SImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "SImode", ";", "else", "if", "(", "TARGET_64BIT", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "DImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "DImode", ";", "else", "return", "nullptr", ";", "for", "(", "int", "i", "=", "1", ";", "i", "<", "CONST_WIDE_INT_NUNITS", "(", "op", ")", ";", "i", "++", ")", "if", "(", "val", "!=", "CONST_WIDE_INT_ELT", "(", "op", ",", "i", ")", ")", "return", "nullptr", ";", "unsigned", "int", "nunits", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "/", "GET_MODE_SIZE", "(", "broadcast_mode", ")", ")", ";", "machine_mode", "vector_mode", ";", "if", "(", "!", "mode_for_vector", "(", "broadcast_mode", ",", "nunits", ")", ".", "exists", "(", "&", "vector_mode", ")", ")", "gcc_unreachable", "(", ")", ";", "rtx", "target", "=", "gen_reg_rtx", "(", "vector_mode", ")", ";", "bool", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "false", ",", "vector_mode", ",", "target", ",", "GEN_INT", "(", "val_broadcast", ")", ")", ";", "gcc_assert", "(", "ok", ")", ";", "target", "=", "lowpart_subreg", "(", "mode", ",", "target", ",", "vector_mode", ")", ";", "return", "target", ";", "}", "</s>" ]

[ "Convert", "the", "CONST_WIDE_INT", "operand", "OP", "to", "broadcast", "in", "MODE", "." ]

[ "i386", "0", "1" ]

i386-expand1

ix86_convert_const_wide_int_to_broadcast

i386

CPU

GCC

16,080

270

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "getFMAPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Root", ".", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "auto", "IsAllOpsVirtualReg", "=", "[", "]", "(", "const", "MachineInstr", "&", "Instr", ")", "{", "for", "(", "const", "auto", "&", "MO", ":", "Instr", ".", "explicit_operands", "(", ")", ")", "if", "(", "!", "(", "MO", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", ";", "auto", "IsReassociable", "=", "[", "&", "]", "(", "const", "MachineInstr", "&", "Instr", ",", "int16_t", "&", "AddOpIdx", ",", "bool", "IsLeaf", ",", "bool", "IsAdd", ")", "{", "int16_t", "Idx", "=", "-", "1", ";", "if", "(", "!", "IsAdd", ")", "{", "Idx", "=", "getFMAOpIdxInfo", "(", "Instr", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Idx", "<", "0", ")", "return", "false", ";", "}", "else", "if", "(", "Instr", ".", "getOpcode", "(", ")", "!=", "FMAOpIdxInfo", "[", "getFMAOpIdxInfo", "(", "Root", ".", "getOpcode", "(", ")", ")", "]", "[", "InfoArrayIdxFAddInst", "]", ")", "return", "false", ";", "if", "(", "!", "(", "Instr", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", "&&", "Instr", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ")", ")", "return", "false", ";", "if", "(", "!", "IsAllOpsVirtualReg", "(", "Instr", ")", ")", "return", "false", ";", "if", "(", "IsAdd", "&&", "IsLeaf", ")", "return", "true", ";", "AddOpIdx", "=", "FMAOpIdxInfo", "[", "Idx", "]", "[", "InfoArrayIdxAddOpIdx", "]", ";", "const", "MachineOperand", "&", "OpAdd", "=", "Instr", ".", "getOperand", "(", "AddOpIdx", ")", ";", "MachineInstr", "*", "MIAdd", "=", "MRI", ".", "getUniqueVRegDef", "(", "OpAdd", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MIAdd", "||", "MIAdd", "->", "getParent", "(", ")", "!=", "MBB", ")", "return", "false", ";", "return", "IsLeaf", "?", "true", ":", "MRI", ".", "hasOneNonDBGUse", "(", "OpAdd", ".", "getReg", "(", ")", ")", ";", "}", ";", "int16_t", "AddOpIdx", "=", "-", "1", ";", "if", "(", "!", "IsReassociable", "(", "Root", ",", "AddOpIdx", ",", "false", ",", "false", ")", ")", "return", "false", ";", "assert", "(", "(", "AddOpIdx", ">=", "0", ")", "&&", "\"add operand index not right!\"", ")", ";", "Register", "RegB", "=", "Root", ".", "getOperand", "(", "AddOpIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Prev", "=", "MRI", ".", "getUniqueVRegDef", "(", "RegB", ")", ";", "AddOpIdx", "=", "-", "1", ";", "if", "(", "!", "IsReassociable", "(", "*", "Prev", ",", "AddOpIdx", ",", "false", ",", "false", ")", ")", "return", "false", ";", "assert", "(", "(", "AddOpIdx", ">=", "0", ")", "&&", "\"add operand index not right!\"", ")", ";", "Register", "RegA", "=", "Prev", "->", "getOperand", "(", "AddOpIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Leaf", "=", "MRI", ".", "getUniqueVRegDef", "(", "RegA", ")", ";", "AddOpIdx", "=", "-", "1", ";", "if", "(", "IsReassociable", "(", "*", "Leaf", ",", "AddOpIdx", ",", "true", ",", "false", ")", ")", "{", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "REASSOC_XMM_AMM_BMM", ")", ";", "return", "true", ";", "}", "if", "(", "IsReassociable", "(", "*", "Leaf", ",", "AddOpIdx", ",", "true", ",", "true", ")", ")", "{", "Patterns", ".", "push_back", "(", "MachineCombinerPattern", "::", "REASSOC_XY_AMM_BMM", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "a", "fma", "chain", "ending", "in", "Root", "." ]

[ "PowerPC", "PPC", "1", "0", "1", "0", "\"add operand index not right!\"", "1", "0", "\"add operand index not right!\"", "1" ]

PPCInstrInfo128

getFMAPatterns

PowerPC

CPU

LLVM

16,081

485

1

[]

[ "<s>", "static", "tree", "s390_builtin_decl", "(", "unsigned", "fcode", ",", "bool", "initialized_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "fcode", ">=", "S390_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "s390_builtin_decls", "[", "fcode", "]", ";", "}", "</s>" ]

[ "Return", "the", "decl", "for", "the", "target", "specific", "builtin", "with", "the", "function", "code", "FCODE", "." ]

[ "s390" ]

s390

s390_builtin_decl

s390

MPU

GCC

16,082

28

1

[]

[ "<s>", "enum", "avms_arg_type", "alpha_arg_type", "(", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "TARGET_FLOAT_VAX", "?", "FF", ":", "FS", ";", "case", "DFmode", ":", "return", "TARGET_FLOAT_VAX", "?", "FD", ":", "FT", ";", "default", ":", "return", "I64", ";", "}", "}", "</s>" ]

[ "Return", "the", "VMS", "argument", "type", "corresponding", "to", "MODE", "." ]

[ "alpha" ]

alpha3

alpha_arg_type

alpha

MPU

GCC

16,083

41

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolution", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCCTRLoops18

getAnalysisUsage

PowerPC

CPU

LLVM

16,084

56

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "TOY" ]

TOYAsmBackend1

fixupNeedsRelaxation

TOY

CPU

LLVM

16,085

28

1

[]

[ "<s>", "static", "void", "ix86_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "if", "(", "this_is_asm_operands", "&&", "!", "address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "output_operand_lossage", "(", "\"invalid constraints for operand\"", ")", ";", "else", "ix86_print_operand_address_as", "(", "file", ",", "addr", ",", "ADDR_SPACE_GENERIC", ",", "false", ")", ";", "}", "</s>" ]

[ "Print", "a", "memory", "operand", "whose", "address", "is", "ADDR", "." ]

[ "i386", "\"invalid constraints for operand\"" ]

i386

ix86_print_operand_address

i386

CPU

GCC

16,086

44

1

[]

[ "<s>", "static", "int", "hppa_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "SHIFT_REGS", ")", "return", "0x100", ";", "else", "if", "(", "to", "==", "SHIFT_REGS", "&&", "FP_REG_CLASS_P", "(", "from", ")", ")", "return", "18", ";", "else", "if", "(", "(", "FP_REG_CLASS_P", "(", "from", ")", "&&", "!", "FP_REG_CLASS_P", "(", "to", ")", ")", "||", "(", "FP_REG_CLASS_P", "(", "to", ")", "&&", "!", "FP_REG_CLASS_P", "(", "from", ")", ")", ")", "return", "16", ";", "else", "return", "2", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_REGISTER_MOVE_COST", "hook", ".", "Compute", "extra", "cost", "of", "moving", "data", "between", "one", "register", "class", "and", "another", ".", "Make", "moves", "from", "SAR", "so", "expensive", "they", "should", "never", "happen", ".", "We", "used", "to", "have", "0xffff", "here", ",", "but", "that", "generates", "overflow", "in", "rare", "cases", ".", "Copies", "involving", "a", "FP", "register", "and", "a", "non-FP", "register", "are", "relatively", "expensive", "because", "they", "must", "go", "through", "memory", ".", "Other", "copies", "are", "reasonably", "cheap", "." ]

[ "pa", "0x100", "18", "16", "2" ]

pa

hppa_register_move_cost

pa

CPU

GCC

16,087

76

1

[]

[ "<s>", "static", "void", "pa_init_libfuncs", "(", "void", ")", "{", "if", "(", "HPUX_LONG_DOUBLE_LIBRARY", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "TFmode", ",", "\"_U_Qfadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "TFmode", ",", "\"_U_Qfsub\"", ")", ";", "set_optab_libfunc", "(", "smul_optab", ",", "TFmode", ",", "\"_U_Qfmpy\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "TFmode", ",", "\"_U_Qfdiv\"", ")", ";", "set_optab_libfunc", "(", "smin_optab", ",", "TFmode", ",", "\"_U_Qmin\"", ")", ";", "set_optab_libfunc", "(", "smax_optab", ",", "TFmode", ",", "\"_U_Qfmax\"", ")", ";", "set_optab_libfunc", "(", "sqrt_optab", ",", "TFmode", ",", "\"_U_Qfsqrt\"", ")", ";", "set_optab_libfunc", "(", "abs_optab", ",", "TFmode", ",", "\"_U_Qfabs\"", ")", ";", "set_optab_libfunc", "(", "neg_optab", ",", "TFmode", ",", "\"_U_Qfneg\"", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "TFmode", ",", "\"_U_Qfeq\"", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "TFmode", ",", "\"_U_Qfne\"", ")", ";", "set_optab_libfunc", "(", "gt_optab", ",", "TFmode", ",", "\"_U_Qfgt\"", ")", ";", "set_optab_libfunc", "(", "ge_optab", ",", "TFmode", ",", "\"_U_Qfge\"", ")", ";", "set_optab_libfunc", "(", "lt_optab", ",", "TFmode", ",", "\"_U_Qflt\"", ")", ";", "set_optab_libfunc", "(", "le_optab", ",", "TFmode", ",", "\"_U_Qfle\"", ")", ";", "set_optab_libfunc", "(", "unord_optab", ",", "TFmode", ",", "\"_U_Qfunord\"", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TFmode", ",", "SFmode", ",", "\"_U_Qfcnvff_sgl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TFmode", ",", "DFmode", ",", "\"_U_Qfcnvff_dbl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "TFmode", ",", "\"_U_Qfcnvff_quad_to_sgl\"", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "DFmode", ",", "TFmode", ",", "\"_U_Qfcnvff_quad_to_dbl\"", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "TFmode", ",", "TARGET_64BIT", "?", "\"__U_Qfcnvfxt_quad_to_sgl\"", ":", "\"_U_Qfcnvfxt_quad_to_sgl\"", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "TFmode", ",", "\"_U_Qfcnvfxt_quad_to_dbl\"", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "TFmode", ",", "\"_U_Qfcnvfxt_quad_to_usgl\"", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "TFmode", ",", "\"_U_Qfcnvfxt_quad_to_udbl\"", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "TFmode", ",", "SImode", ",", "\"_U_Qfcnvxf_sgl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "TFmode", ",", "DImode", ",", "\"_U_Qfcnvxf_dbl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "TFmode", ",", "SImode", ",", "\"_U_Qfcnvxf_usgl_to_quad\"", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "TFmode", ",", "DImode", ",", "\"_U_Qfcnvxf_udbl_to_quad\"", ")", ";", "}", "if", "(", "TARGET_SYNC_LIBCALL", ")", "init_sync_libfuncs", "(", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]

[ "Initialize", "optabs", "to", "point", "to", "emulation", "routines", "." ]

[ "pa", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qmin\"", "\"_U_Qfmax\"", "\"_U_Qfsqrt\"", "\"_U_Qfabs\"", "\"_U_Qfneg\"", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"", "\"_U_Qfunord\"", "\"_U_Qfcnvff_sgl_to_quad\"", "\"_U_Qfcnvff_dbl_to_quad\"", "\"_U_Qfcnvff_quad_to_sgl\"", "\"_U_Qfcnvff_quad_to_dbl\"", "\"__U_Qfcnvfxt_quad_to_sgl\"", "\"_U_Qfcnvfxt_quad_to_sgl\"", "\"_U_Qfcnvfxt_quad_to_dbl\"", "\"_U_Qfcnvfxt_quad_to_usgl\"", "\"_U_Qfcnvfxt_quad_to_udbl\"", "\"_U_Qfcnvxf_sgl_to_quad\"", "\"_U_Qfcnvxf_dbl_to_quad\"", "\"_U_Qfcnvxf_usgl_to_quad\"", "\"_U_Qfcnvxf_udbl_to_quad\"" ]

pa4

pa_init_libfuncs

pa

CPU

GCC

16,088

303

1

[]

[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "0" ]

MipsCodeEmitter21

getBranchTargetOpValue

Mips

CPU

LLVM

16,089

19

1

[]

[ "<s>", "static", "rtx", "cpu_expand_builtin", "(", "enum", "rs6000_builtins", "fcode", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_INIT", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "0", "||", "GET_MODE", "(", "target", ")", "!=", "SImode", ")", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "tree", "arg", "=", "TREE_OPERAND", "(", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ",", "0", ")", ";", "if", "(", "TREE_CODE", "(", "arg", ")", "!=", "STRING_CST", ")", "{", "error", "(", "\"builtin %s only accepts a string argument\"", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_IS", ")", "{", "const", "char", "*", "cpu", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "cpuid", "=", "NULL_RTX", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_is_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "cpu", ",", "cpu_is_info", "[", "i", "]", ".", "cpu", ")", "==", "0", ")", "{", "cpuid", "=", "GEN_INT", "(", "cpu_is_info", "[", "i", "]", ".", "cpuid", "+", "_DL_FIRST_PLATFORM", ")", ";", "break", ";", "}", "if", "(", "cpuid", "==", "NULL_RTX", ")", "{", "error", "(", "\"cpu %s is an invalid argument to builtin %s\"", ",", "cpu", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "platform", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "TCB_PLATFORM_OFFSET", ")", ")", ")", ";", "emit_move_insn", "(", "platform", ",", "tcbmem", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "target", ",", "platform", ",", "cpuid", ")", ")", ";", "}", "else", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_SUPPORTS", ")", "{", "const", "char", "*", "hwcap", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "mask", "=", "NULL_RTX", ";", "int", "hwcap_offset", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_supports_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "hwcap", ",", "cpu_supports_info", "[", "i", "]", ".", "hwcap", ")", "==", "0", ")", "{", "mask", "=", "GEN_INT", "(", "cpu_supports_info", "[", "i", "]", ".", "mask", ")", ";", "hwcap_offset", "=", "TCB_HWCAP_OFFSET", "(", "cpu_supports_info", "[", "i", "]", ".", "id", ")", ";", "break", ";", "}", "if", "(", "mask", "==", "NULL_RTX", ")", "{", "error", "(", "\"hwcap %s is an invalid argument to builtin %s\"", ",", "hwcap", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "tcb_hwcap", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "hwcap_offset", ")", ")", ")", ";", "emit_move_insn", "(", "tcb_hwcap", ",", "tcbmem", ")", ";", "rtx", "scratch1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch1", ",", "gen_rtx_AND", "(", "SImode", ",", "tcb_hwcap", ",", "mask", ")", ")", ")", ";", "rtx", "scratch2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "scratch2", ",", "scratch1", ",", "const0_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_XOR", "(", "SImode", ",", "scratch2", ",", "const1_rtx", ")", ")", ")", ";", "}", "cpu_builtin_p", "=", "true", ";", "emit_move_insn", "(", "target", ",", "GEN_INT", "(", "0", ")", ")", ";", "return", "target", ";", "}", "</s>" ]

[ "Expand", "the", "CPU", "builtin", "in", "FCODE", "and", "store", "the", "result", "in", "TARGET", "." ]

[ "rs6000", "0", "0", "0", "\"builtin %s only accepts a string argument\"", "0", "0", "\"cpu %s is an invalid argument to builtin %s\"", "0", "0", "\"hwcap %s is an invalid argument to builtin %s\"", "0" ]

rs60005

cpu_expand_builtin

rs6000

CPU

GCC

16,090

479

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SystemZFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "SystemZ", "::", "ADJCALLSTACKDOWN", ":", "case", "SystemZ", "::", "ADJCALLSTACKUP", ":", "assert", "(", "hasReservedCallFrame", "(", "MF", ")", "&&", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", ")", ";", "return", "MBB", ".", "erase", "(", "MI", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "\"Unexpected call frame instruction\"", ")", ";", "}", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "SystemZ", "SystemZ", "SystemZ::ADJCALLSTACKDOWN", "SystemZ::ADJCALLSTACKUP", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", "\"Unexpected call frame instruction\"" ]

SystemZFrameLowering1

eliminateCallFramePseudoInstr

SystemZ

CPU

LLVM

16,091

70

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateMem", "(", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "MipsOperand", ">", "(", "k_Memory", ",", "Parser", ")", ";", "Op", "->", "Mem", ".", "Base", "=", "Base", ".", "release", "(", ")", ";", "Op", "->", "Mem", ".", "Off", "=", "Off", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";", "}", "</s>" ]

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsAsmParser103

CreateMem

Mips

CPU

LLVM

16,092

84

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "shrinkWrapDisabled", "(", ")", ")", "return", "false", ";", "return", "!", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "is32BitELFABI", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCFrameLowering16

enableShrinkWrapping

PowerPC

CPU

LLVM

16,093

46

1

[]

[ "<s>", "inline", "unsigned", "int", "function_base", "::", "call_properties", "(", "const", "function_instance", "&", "instance", ")", "const", "{", "unsigned", "int", "flags", "=", "0", ";", "if", "(", "instance", ".", "type_suffix", "(", "0", ")", ".", "float_p", "||", "instance", ".", "type_suffix", "(", "1", ")", ".", "float_p", ")", "flags", "|=", "CP_READ_FPCR", "|", "CP_RAISE_FP_EXCEPTIONS", ";", "return", "flags", ";", "}", "</s>" ]

[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]

[ "aarch64", "0", "0", "1" ]

aarch64-sve-builtins

call_properties

aarch64

CPU

GCC

16,094

50

1

[]

[ "<s>", "unsigned", "getAlign", "(", ")", "const", "{", "return", "Align", ";", "}", "</s>" ]

[ "Return", "the", "minimum", "known", "alignment", "in", "bytes", "of", "the", "actual", "memory", "reference", "." ]

[ "ARM" ]

ARMMachineFunctionInfo10

getAlign

ARM

CPU

LLVM

16,095

10

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "XCore", "::", "STWFI", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "0", ")", ";", "}", "</s>" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::STWFI", "0" ]

XCoreInstrInfo5

storeRegToStackSlot

XCore

MPU

LLVM

16,096

88

1

[]

[ "<s>", "Register", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "unsigned", "Regs", "[", "2", "]", "[", "2", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "WebAssembly", "::", "SP64", "}", ",", "{", "WebAssembly", "::", "FP32", ",", "WebAssembly", "::", "FP64", "}", "}", ";", "const", "WebAssemblyFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "Regs", "[", "TFI", "->", "hasFP", "(", "MF", ")", "]", "[", "TT", ".", "isArch64Bit", "(", ")", "]", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "WebAssembly", "WebAssembly", "2", "2", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64", "WebAssembly" ]

WebAssemblyRegisterInfo21

getFrameRegister

WebAssembly

Virtual ISA

LLVM

16,097

74

1

[]

[ "<s>", "int", "riscv_address_insns", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "int", "n", "=", "1", ";", "if", "(", "!", "riscv_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "return", "0", ";", "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "n", "+=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "addr", ".", "type", "==", "ADDRESS_LO_SUM", ")", "n", "+=", "riscv_symbol_insns", "(", "addr", ".", "symbol_type", ")", "-", "1", ";", "return", "n", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "moves", "may", "need", "to", "be", "split", "into", "word", "moves", "if", "MIGHT_SPLIT_P", ",", "otherwise", "assume", "that", "a", "single", "load", "or", "store", "is", "enough", "." ]

[ "riscv", "1", "0", "1", "1" ]

riscv2

riscv_address_insns

riscv

CPU

GCC

16,098

87

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MipsRegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "MipsRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "SP", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "ZERO", "=", "ABI", ".", "GetNullPtr", "(", ")", ";", "unsigned", "MOVE", "=", "ABI", ".", "GetGPRMoveOp", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MOVE", ")", ",", "SP", ")", ".", "addReg", "(", "FP", ")", ".", "addReg", "(", "ZERO", ")", ";", "}", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "for", "(", "int", "J", "=", "0", ";", "J", "<", "4", ";", "++", "J", ")", "{", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "ABI", ".", "GetEhDataReg", "(", "J", ")", ",", "MipsFI", "->", "getEhDataRegFI", "(", "J", ")", ",", "RC", ",", "&", "RegInfo", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "emitInterruptEpilogueStub", "(", "MF", ",", "MBB", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", ")", "return", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]

MipsSEFrameLowering1

emitEpilogue

Mips

CPU

LLVM

16,099

369

1

[]