docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "tree", "rs6000_builtin_md_vectorized_function", "(", "tree", "fndecl", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "\"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n\"", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "fndecl", ")", ")", ",", "GET_MODE_NAME", "(", "TYPE_MODE", "(", "type_out", ")", ")", ",", "GET_MODE_NAME", "(", "TYPE_MODE", "(", "type_in", ")", ")", ")", ";", "if", "(", "TREE_CODE", "(", "type_out", ")", "!=", "VECTOR_TYPE", "\|\|", "TREE_CODE", "(", "type_in", ")", "!=", "VECTOR_TYPE", ")", "return", "NULL_TREE", ";", "out_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "out_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "enum", "rs6000_gen_builtins", "fn", "=", "(", "enum", "rs6000_gen_builtins", ")", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "switch", "(", "fn", ")", "{", "case", "RS6000_BIF_RSQRTF", ":", "if", "(", "VECTOR_UNIT_ALTIVEC_OR_VSX_P", "(", "V4SFmode", ")", "&&", "out_mode", "==", "SFmode", "&&", "out_n", "==", "4", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "4", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_VRSQRTFP", "]", ";", "break", ";", "case", "RS6000_BIF_RSQRT", ":", "if", "(", "VECTOR_UNIT_VSX_P", "(", "V2DFmode", ")", "&&", "out_mode", "==", "DFmode", "&&", "out_n", "==", "2", "&&", "in_mode", "==", "DFmode", "&&", "in_n", "==", "2", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_RSQRT_2DF", "]", ";", "break", ";", "case", "RS6000_BIF_RECIPF", ":", "if", "(", "VECTOR_UNIT_ALTIVEC_OR_VSX_P", "(", "V4SFmode", ")", "&&", "out_mode", "==", "SFmode", "&&", "out_n", "==", "4", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "4", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_VRECIPFP", "]", ";", "break", ";", "case", "RS6000_BIF_RECIP", ":", "if", "(", "VECTOR_UNIT_VSX_P", "(", "V2DFmode", ")", "&&", "out_mode", "==", "DFmode", "&&", "out_n", "==", "2", "&&", "in_mode", "==", "DFmode", "&&", "in_n", "==", "2", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_RECIP_V2DF", "]", ";", "break", ";", "default", ":", "break", ";", "}", "machine_mode", "in_vmode", "=", "TYPE_MODE", "(", "type_in", ")", ";", "machine_mode", "out_vmode", "=", "TYPE_MODE", "(", "type_out", ")", ";", "if", "(", "TARGET_POWER10", "&&", "in_vmode", "==", "out_vmode", "&&", "VECTOR_UNIT_ALTIVEC_OR_VSX_P", "(", "in_vmode", ")", ")", "{", "machine_mode", "exp_mode", "=", "DImode", ";", "machine_mode", "exp_vmode", "=", "V2DImode", ";", "enum", "rs6000_gen_builtins", "bif", ";", "switch", "(", "fn", ")", "{", "case", "RS6000_BIF_DIVWE", ":", "case", "RS6000_BIF_DIVWEU", ":", "exp_mode", "=", "SImode", ";", "exp_vmode", "=", "V4SImode", ";", "if", "(", "fn", "==", "RS6000_BIF_DIVWE", ")", "bif", "=", "RS6000_BIF_VDIVESW", ";", "else", "bif", "=", "RS6000_BIF_VDIVEUW", ";", "break", ";", "case", "RS6000_BIF_DIVDE", ":", "case", "RS6000_BIF_DIVDEU", ":", "if", "(", "fn", "==", "RS6000_BIF_DIVDE", ")", "bif", "=", "RS6000_BIF_VDIVESD", ";", "else", "bif", "=", "RS6000_BIF_VDIVEUD", ";", "break", ";", "case", "RS6000_BIF_CFUGED", ":", "bif", "=", "RS6000_BIF_VCFUGED", ";", "break", ";", "case", "RS6000_BIF_CNTLZDM", ":", "bif", "=", "RS6000_BIF_VCLZDM", ";", "break", ";", "case", "RS6000_BIF_CNTTZDM", ":", "bif", "=", "RS6000_BIF_VCTZDM", ";", "break", ";", "case", "RS6000_BIF_PDEPD", ":", "bif", "=", "RS6000_BIF_VPDEPD", ";", "break", ";", "case", "RS6000_BIF_PEXTD", ":", "bif", "=", "RS6000_BIF_VPEXTD", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "if", "(", "in_mode", "==", "exp_mode", "&&", "in_vmode", "==", "exp_vmode", ")", "return", "rs6000_builtin_decls", "[", "bif", "]", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.builtin_md_vectorized_function", "." ]	[ "rs6000", "\"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n\"", "4", "4", "2", "2", "4", "4", "2", "2" ]	rs6000-builtin	rs6000_builtin_md_vectorized_function	rs6000	CPU	GCC	16,200	445	1	[]
[ "<s>", "void", "LanaiAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "static_cast", "<", "unsigned", ">", "(", "Kind", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "7", ")", "/", "8", ";", "unsigned", "FullSize", "=", "4", ";", "uint64_t", "CurVal", "=", "0", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "(", "FullSize", "-", "1", "-", "i", ")", ";", "CurVal", "\|=", "static_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "uint8_t", ">", "(", "Data", "[", "Offset", "+", "Idx", "]", ")", ")", "<<", "(", "i", "", "8", ")", ";", "}", "uint64_t", "Mask", "=", "(", "static_cast", "<", "uint64_t", ">", "(", "-", "1", ")", ">>", "(", "64", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "\|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "(", "FullSize", "-", "1", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "=", "static_cast", "<", "uint8_t", ">", "(", "(", "CurVal", ">>", "(", "i", "", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "</s>" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Lanai", "Lanai", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	LanaiAsmBackend	applyFixup	Lanai	CPU	LLVM	16,201	237	1	[]
[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "auto", "", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "const", "auto", "&", "CSI", "=", "getNonLibcallCSI", "(", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", ";", "int", "MinCSFI", "=", "0", ";", "int", "MaxCSFI", "=", "-", "1", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "0", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "1", "]", ".", "getFrameIdx", "(", ")", ";", "}", "if", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "{", "FrameReg", "=", "RISCV", "::", "X2", ";", "if", "(", "FirstSPAdjustAmount", ")", "Offset", "+=", "FirstSPAdjustAmount", ";", "else", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "else", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "{", "if", "(", "hasBP", "(", "MF", ")", ")", "FrameReg", "=", "RISCVABI", "::", "getBPReg", "(", ")", ";", "else", "FrameReg", "=", "RISCV", "::", "X2", ";", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "0", ")", "Offset", "+=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "else", "{", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Offset", "+=", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "if", "(", "FI", ">=", "0", ")", "Offset", "-=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "else", "{", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "0", ")", "Offset", "+=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "}", "return", "Offset", ";", "}", "</s>" ]	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]	RISCVFrameLowering1	getFrameIndexReference	RISCV	CPU	LLVM	16,202	321	1	[]
[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "", "valid", ")", "{", "\\", "", "valid", "=", "1", ";", "\\", "switch", "(", "type", ")", "{", "\\", "default", ":", "\\", "debug", "(", "\"Unhandled register type\"", ")", ";", "\\", "", "valid", "=", "0", ";", "\\", "return", "0", ";", "\\", "case", "TYPE_Rv", ":", "\\", "return", "base", "+", "index", ";", "\\", "case", "TYPE_R8", ":", "\\", "index", "&=", "mask", ";", "\\", "if", "(", "index", ">", "0xf", ")", "\\", "", "valid", "=", "0", ";", "\\", "if", "(", "insn", "->", "rexPrefix", "&&", "\\", "index", ">=", "4", "&&", "index", "<=", "7", ")", "{", "\\", "return", "prefix", "##", "_SPL", "+", "(", "index", "-", "4", ")", ";", "\\", "}", "else", "{", "\\", "return", "prefix", "##", "_AL", "+", "index", ";", "\\", "}", "\\", "case", "TYPE_R16", ":", "\\", "index", "&=", "mask", ";", "\\", "if", "(", "index", ">", "0xf", ")", "\\", "", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_AX", "+", "index", ";", "\\", "case", "TYPE_R32", ":", "\\", "index", "&=", "mask", ";", "\\", "if", "(", "index", ">", "0xf", ")", "\\", "", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_EAX", "+", "index", ";", "\\", "case", "TYPE_R64", ":", "\\", "index", "&=", "mask", ";", "\\", "if", "(", "index", ">", "0xf", ")", "\\", "", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_RAX", "+", "index", ";", "\\", "case", "TYPE_ZMM", ":", "\\", "return", "prefix", "##", "_ZMM0", "+", "index", ";", "\\", "case", "TYPE_YMM", ":", "\\", "return", "prefix", "##", "_YMM0", "+", "index", ";", "\\", "case", "TYPE_XMM", ":", "\\", "return", "prefix", "##", "_XMM0", "+", "index", ";", "\\", "case", "TYPE_VK", ":", "\\", "index", "&=", "0xf", ";", "\\", "if", "(", "index", ">", "7", ")", "\\", "", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_K0", "+", "index", ";", "\\", "case", "TYPE_MM64", ":", "\\", "return", "prefix", "##", "_MM0", "+", "(", "index", "&", "0x7", ")", ";", "\\", "case", "TYPE_SEGMENTREG", ":", "\\", "if", "(", "(", "index", "&", "7", ")", ">", "5", ")", "\\", "", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_ES", "+", "(", "index", "&", "7", ")", ";", "\\", "case", "TYPE_DEBUGREG", ":", "\\", "return", "prefix", "##", "_DR0", "+", "index", ";", "\\", "case", "TYPE_CONTROLREG", ":", "\\", "return", "prefix", "##", "_CR0", "+", "index", ";", "\\", "case", "TYPE_BNDR", ":", "\\", "if", "(", "index", ">", "3", ")", "\\", "*", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_BND0", "+", "index", ";", "\\", "case", "TYPE_MVSIBX", ":", "\\", "return", "prefix", "##", "_XMM0", "+", "index", ";", "\\", "case", "TYPE_MVSIBY", ":", "\\", "return", "prefix", "##", "_YMM0", "+", "index", ";", "\\", "case", "TYPE_MVSIBZ", ":", "\\", "return", "prefix", "##", "_ZMM0", "+", "index", ";", "\\", "}", "\\", "}", "</s>" ]	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "X86", "1", "\"Unhandled register type\"", "0", "0", "0xf", "0", "4", "7", "4", "0xf", "0", "0xf", "0", "0xf", "0", "0xf", "7", "0", "0x7", "7", "5", "0", "7", "3", "0" ]	X86DisassemblerDecoder	name	X86	CPU	LLVM	16,203	423	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "Z80", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "Z80", "Z80::NumTargetFixupKinds" ]	Z80AsmBackend	getNumFixupKinds	Z80	MPU	LLVM	16,204	12	1	[]
[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ",", "bool", "testing_p", ")", "{", "machine_mode", "v2mode", ";", "rtx", "x", ";", "bool", "ok", ";", "if", "(", "vselect_insn", "==", "NULL_RTX", ")", "init_vselect_insn", "(", ")", ";", "if", "(", "!", "GET_MODE_2XWIDER_MODE", "(", "GET_MODE", "(", "op0", ")", ")", ".", "exists", "(", "&", "v2mode", ")", ")", "return", "false", ";", "x", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "vselect_insn", ")", ")", ",", "0", ")", ";", "PUT_MODE", "(", "x", ",", "v2mode", ")", ";", "XEXP", "(", "x", ",", "0", ")", "=", "op0", ";", "XEXP", "(", "x", ",", "1", ")", "=", "op1", ";", "ok", "=", "expand_vselect", "(", "target", ",", "x", ",", "perm", ",", "nelt", ",", "testing_p", ")", ";", "XEXP", "(", "x", ",", "0", ")", "=", "const0_rtx", ";", "XEXP", "(", "x", ",", "1", ")", "=", "const0_rtx", ";", "return", "ok", ";", "}", "</s>" ]	[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]	[ "i386", "0", "0", "1", "0", "1" ]	i386-expand	expand_vselect_vconcat	i386	CPU	GCC	16,205	142	1	[]
[ "<s>", "static", "rtx", "ix86_validate_address_register", "(", "rtx", "op", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "mode", "!=", "SImode", "&&", "mode", "!=", "DImode", ")", "return", "NULL_RTX", ";", "if", "(", "REG_P", "(", "op", ")", ")", "return", "op", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "{", "rtx", "reg", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "return", "NULL_RTX", ";", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "NULL_RTX", ";", "if", "(", "register_no_elim_operand", "(", "reg", ",", "mode", ")", ")", "return", "reg", ";", "}", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Determine", "if", "op", "is", "suitable", "RTX", "for", "an", "address", "register", ".", "Return", "naked", "register", "if", "a", "register", "or", "a", "register", "subreg", "is", "found", ",", "otherwise", "return", "NULL_RTX", "." ]	[ "i386" ]	i3864	ix86_validate_address_register	i386	CPU	GCC	16,206	105	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "getOffsetOpcodes", "(", "const", "StackOffset", "&", "Offset", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Ops", ")", "const", "{", "assert", "(", "Offset", ".", "getScalable", "(", ")", "%", "2", "==", "0", "&&", "\"Invalid frame offset\"", ")", ";", "DIExpression", "::", "appendOffset", "(", "Ops", ",", "Offset", ".", "getFixed", "(", ")", ")", ";", "unsigned", "VG", "=", "getDwarfRegNum", "(", "AArch64", "::", "VG", ",", "true", ")", ";", "int64_t", "VGSized", "=", "Offset", ".", "getScalable", "(", ")", "/", "2", ";", "if", "(", "VGSized", ">", "0", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "VGSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VG", ",", "0ULL", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_plus", ")", ";", "}", "else", "if", "(", "VGSized", "<", "0", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "-", "VGSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VG", ",", "0ULL", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_minus", ")", ";", "}", "}", "</s>" ]	[ "Gets", "the", "DWARF", "expression", "opcodes", "for", "Offset", "." ]	[ "AArch64", "AArch64", "2", "0", "\"Invalid frame offset\"", "AArch64::VG", "2", "0", "0ULL", "0", "0ULL" ]	AArch64RegisterInfo25	getOffsetOpcodes	AArch64	CPU	LLVM	16,207	187	1	[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";", "const", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "return", "IsInSmallSection", "(", "TM", ".", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "Ty", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Mips", "Mips" ]	MipsTargetObjectFile34	IsGlobalInSmallSection	Mips	CPU	LLVM	16,208	102	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvxl", ":", "case", "Intrinsic", "::", "ppc_altivec_lvebx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvehx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvewx", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvd2x", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvd2x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvw4x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvl", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvll", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvp", ":", "{", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "0", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "false", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "ppc_altivec_stvx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvxl", ":", "case", "Intrinsic", "::", "ppc_altivec_stvebx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvehx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvewx", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvl", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvll", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvp", ":", "{", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "1", ")", ";", "Info", ".", "ReadMem", "=", "false", ";", "Info", ".", "WriteMem", "=", "true", ";", "return", "true", ";", "}", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "PowerPC", "PPC", "Intrinsic::ppc_altivec_lvx", "Intrinsic::ppc_altivec_lvxl", "Intrinsic::ppc_altivec_lvebx", "Intrinsic::ppc_altivec_lvehx", "Intrinsic::ppc_altivec_lvewx", "Intrinsic::ppc_vsx_lxvd2x", "Intrinsic::ppc_vsx_lxvw4x", "Intrinsic::ppc_vsx_lxvd2x_be", "Intrinsic::ppc_vsx_lxvw4x_be", "Intrinsic::ppc_vsx_lxvl", "Intrinsic::ppc_vsx_lxvll", "Intrinsic::ppc_vsx_lxvp", "0", "Intrinsic::ppc_altivec_stvx", "Intrinsic::ppc_altivec_stvxl", "Intrinsic::ppc_altivec_stvebx", "Intrinsic::ppc_altivec_stvehx", "Intrinsic::ppc_altivec_stvewx", "Intrinsic::ppc_vsx_stxvd2x", "Intrinsic::ppc_vsx_stxvw4x", "Intrinsic::ppc_vsx_stxvd2x_be", "Intrinsic::ppc_vsx_stxvw4x_be", "Intrinsic::ppc_vsx_stxvl", "Intrinsic::ppc_vsx_stxvll", "Intrinsic::ppc_vsx_stxvp", "1" ]	PPCTargetTransformInfo1	getTgtMemIntrinsic	PowerPC	CPU	LLVM	16,209	208	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "FIXUPBW_DESC", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86" ]	X86FixupBWInsts	getPassName	X86	CPU	LLVM	16,210	11	1	[]
[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600MachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "HALF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ONE_INT", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "NEG_HALF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "NEG_ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PV_X", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ALU_LITERAL_X", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PREDICATE_BIT", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_OFF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_ZERO", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_ONE", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "AMDGPU", "::", "R600_CReg32RegClass", ".", "begin", "(", ")", ",", "E", "=", "AMDGPU", "::", "R600_CReg32RegClass", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "", "I", ")", ";", "}", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "MFI", "->", "ReservedRegs", ".", "begin", "(", ")", ",", "E", "=", "MFI", "->", "ReservedRegs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "R600" ]	R600RegisterInfo11	getReservedRegs	R600	GPU	LLVM	16,211	235	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled encodeInstruction length!\"", ")", ";", "case", "2", ":", "{", "uint16_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "support", "::", "endian", "::", "Writer", "<", "support", "::", "little", ">", "(", "OS", ")", ".", "write", "<", "uint16_t", ">", "(", "Bits", ")", ";", "break", ";", "}", "case", "4", ":", "{", "uint32_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "support", "::", "endian", "::", "Writer", "<", "support", "::", "little", ">", "(", "OS", ")", ".", "write", "(", "Bits", ")", ";", "break", ";", "}", "}", "++", "MCNumEmitted", ";", "}", "</s>" ]	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]	RISCVMCCodeEmitter22	encodeInstruction	RISCV	CPU	LLVM	16,212	149	1	[]
[ "<s>", "static", "rtx", "nios2_expand_builtin_insn", "(", "const", "struct", "nios2_builtin_desc", "", "d", ",", "int", "n", ",", "struct", "expand_operand", "", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "maybe_expand_insn", "(", "d", "->", "icode", ",", "n", ",", "ops", ")", ")", "return", "has_target_p", "?", "ops", "[", "0", "]", ".", "value", ":", "const0_rtx", ";", "else", "{", "error", "(", "\"invalid argument to built-in function %s\"", ",", "d", "->", "name", ")", ";", "return", "has_target_p", "?", "gen_reg_rtx", "(", "ops", "[", "0", "]", ".", "mode", ")", ":", "const0_rtx", ";", "}", "}", "</s>" ]	[ "Low-level", "built-in", "expand", "routine", "." ]	[ "nios2", "0", "\"invalid argument to built-in function %s\"", "0" ]	nios2	nios2_expand_builtin_insn	nios2	MPU	GCC	16,213	75	1	[]
[ "<s>", "bool", "PatmosFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "\|\|", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "\|\|", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Patmos", "Patmos" ]	PatmosFrameLowering	hasFP	Patmos	VLIW	LLVM	16,214	74	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "AArch64" ]	AArch64TargetMachine	getDataLayout	AArch64	CPU	LLVM	16,215	19	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "ARMProcClass", "(", "None", ")", ",", "stackAlignment", "(", "4", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "ARM_ABI_UNKNOWN", ")", "{", "initializeEnvironment", "(", ")", ";", "resetSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "}", "</s>" ]	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]	ARMSubtarget28	ARMSubtarget	ARM	CPU	LLVM	16,216	87	1	[]
[ "<s>", "static", "bool", "ix86_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "", "prev_opt", ";", "struct", "cl_target_option", "", "cur_opt", ";", "HOST_WIDE_INT", "prev_isa", ";", "HOST_WIDE_INT", "cur_isa", ";", "HOST_WIDE_INT", "diff_isa", ";", "HOST_WIDE_INT", "prev_isa2", ";", "HOST_WIDE_INT", "cur_isa2", ";", "HOST_WIDE_INT", "diff_isa2", ";", "enum", "processor_type", "prev_arch", ";", "enum", "processor_type", "prev_tune", ";", "enum", "processor_type", "cur_arch", ";", "enum", "processor_type", "cur_tune", ";", "if", "(", "!", "args", ")", "{", "cur_tree", "=", "(", "pop_target", "?", "pop_target", ":", "target_option_default_node", ")", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "cur_tree", "=", "ix86_valid_target_attribute_tree", "(", "NULL_TREE", ",", "args", ",", "&", "global_options", ",", "&", "global_options_set", ",", "0", ")", ";", "if", "(", "!", "cur_tree", "\|\|", "cur_tree", "==", "error_mark_node", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ")", ";", "return", "false", ";", "}", "}", "target_option_current_node", "=", "cur_tree", ";", "ix86_reset_previous_fndecl", "(", ")", ";", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "prev_isa", "=", "prev_opt", "->", "x_ix86_isa_flags", ";", "cur_isa", "=", "cur_opt", "->", "x_ix86_isa_flags", ";", "diff_isa", "=", "(", "prev_isa", "^", "cur_isa", ")", ";", "prev_isa2", "=", "prev_opt", "->", "x_ix86_isa_flags2", ";", "cur_isa2", "=", "cur_opt", "->", "x_ix86_isa_flags2", ";", "diff_isa2", "=", "(", "prev_isa2", "^", "cur_isa2", ")", ";", "prev_arch", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "arch", ";", "prev_tune", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "tune", ";", "cur_arch", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "arch", ";", "cur_tune", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "tune", ";", "if", "(", "cur_arch", "==", "prev_arch", ")", "cur_arch", "=", "prev_arch", "=", "PROCESSOR_max", ";", "if", "(", "cur_tune", "==", "prev_tune", ")", "cur_tune", "=", "prev_tune", "=", "PROCESSOR_max", ";", "cpp_force_token_locations", "(", "parse_in", ",", "BUILTINS_LOCATION", ")", ";", "ix86_target_macros_internal", "(", "prev_isa", "&", "diff_isa", ",", "prev_isa2", "&", "diff_isa2", ",", "prev_arch", ",", "prev_tune", ",", "(", "enum", "fpmath_unit", ")", "prev_opt", "->", "x_ix86_fpmath", ",", "cpp_undef", ")", ";", "cpp_stop_forcing_token_locations", "(", "parse_in", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "0", ";", "cpp_force_token_locations", "(", "parse_in", ",", "BUILTINS_LOCATION", ")", ";", "ix86_target_macros_internal", "(", "cur_isa", "&", "diff_isa", ",", "cur_isa2", "&", "diff_isa2", ",", "cur_arch", ",", "cur_tune", ",", "(", "enum", "fpmath_unit", ")", "cur_opt", "->", "x_ix86_fpmath", ",", "cpp_define", ")", ";", "cpp_stop_forcing_token_locations", "(", "parse_in", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "return", "true", ";", "}", "</s>" ]	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", "used", "to", "reset", "the", "options", "." ]	[ "i386", "0", "0" ]	i386-c	ix86_pragma_target_parse	i386	CPU	GCC	16,217	382	1	[]
[ "<s>", "SDValue", "CSKYTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "CSKYLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "CSKYLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ")", ";", "SDValue", "Glue", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "RetOps", "(", "1", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSKYLocs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "CSKYLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "bool", "IsF64OnCSKY", "=", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", "&&", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", ";", "if", "(", "IsF64OnCSKY", ")", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Expected return via registers\"", ")", ";", "SDValue", "Split64", "=", "DAG", ".", "getNode", "(", "CSKYISD", "::", "BITCAST_TO_LOHI", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Val", ")", ";", "SDValue", "Lo", "=", "Split64", ".", "getValue", "(", "0", ")", ";", "SDValue", "Hi", "=", "Split64", ".", "getValue", "(", "1", ")", ";", "Register", "RegLo", "=", "VA", ".", "getLocReg", "(", ")", ";", "assert", "(", "RegLo", "<", "CSKY", "::", "R31", "&&", "\"Invalid register pair\"", ")", ";", "Register", "RegHi", "=", "RegLo", "+", "1", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegLo", ",", "Lo", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegLo", ",", "MVT", "::", "i32", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegHi", ",", "Hi", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegHi", ",", "MVT", "::", "i32", ")", ")", ";", "}", "else", "{", "Val", "=", "convertValVTToLocVT", "(", "DAG", ",", "Val", ",", "VA", ",", "DL", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "}", "RetOps", "[", "0", "]", "=", "Chain", ";", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "{", "RetOps", ".", "push_back", "(", "Glue", ")", ";", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "return", "DAG", ".", "getNode", "(", "CSKYISD", "::", "NIR", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "return", "DAG", ".", "getNode", "(", "CSKYISD", "::", "RET", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "CSKY", "CSKY", "ISD::OutputArg", "16", "CSKY", "CSKY", "4", "1", "0", "CSKY", "CSKY", "\"Can only return in registers!\"", "CSKY", "MVT::i32", "MVT::f64", "CSKY", "\"Expected return via registers\"", "CSKYISD::BITCAST_TO_LOHI", "MVT::i32", "MVT::i32", "0", "1", "CSKY::R31", "\"Invalid register pair\"", "1", "1", "MVT::i32", "1", "MVT::i32", "1", "0", "\"interrupt\"", "CSKYISD::NIR", "MVT::Other", "CSKYISD::RET", "MVT::Other" ]	CSKYISelLowering	LowerReturn	CSKY	CPU	LLVM	16,218	504	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "0", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "ARMMaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "ARMMaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "ARMMaterializeInt", "(", "C", ",", "VT", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "ARM", "ARM", "0", "ARM", "ARM", "ARM", "0" ]	ARMFastISel17	fastMaterializeConstant	ARM	CPU	LLVM	16,219	118	1	[]
[ "<s>", "void", "addUse", "(", "long", "pos", ")", "{", "uses", ".", "set", "(", "pos", ")", ";", "}", "</s>" ]	[ "Add", "a", "virtual", "register", "use", "operand", "." ]	[ "Patmos" ]	RAInfo	addUse	Patmos	VLIW	LLVM	16,220	15	1	[]
[ "<s>", "void", "RV16KFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RV16KRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "StackAlign", "=", "RI", "->", "needsStackRealignment", "(", "MF", ")", "?", "MFI", ".", "getMaxAlignment", "(", ")", ":", "getStackAlignment", "(", ")", ";", "FrameSize", "=", "alignTo", "(", "FrameSize", ",", "StackAlign", ")", ";", "MFI", ".", "setStackSize", "(", "FrameSize", ")", ";", "}", "</s>" ]	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "RV16K", "RV16K", "RV16K" ]	RV16KFrameLowering	determineFrameLayout	RV16K	Virtual ISA	LLVM	16,221	78	1	[]
[ "<s>", "bool", "shouldTrackPressure", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "PostRA", "scheduling", "does", "not", "track", "pressure", "." ]	[ "SystemZ" ]	SystemZMachineScheduler	shouldTrackPressure	SystemZ	CPU	LLVM	16,222	11	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "\|\|", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "4", "]", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "0", ")", "PFIndexes", "[", "i", "]", "=", "8", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "0", "]", "", "9", "", "9", "", "9", "+", "PFIndexes", "[", "1", "]", "", "9", "", "9", "+", "PFIndexes", "[", "2", "]", "", "9", "+", "PFIndexes", "[", "3", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "30", ")", ";", "if", "(", "Cost", "<=", "4", ")", "return", "true", ";", "}", "bool", "DummyBool", ";", "int", "DummyInt", ";", "unsigned", "DummyUnsigned", ";", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "0", "]", ",", "VT", ")", "\|\|", "isREVMask", "(", "M", ",", "VT", ",", "64", ")", "\|\|", "isREVMask", "(", "M", ",", "VT", ",", "32", ")", "\|\|", "isREVMask", "(", "M", ",", "VT", ",", "16", ")", "\|\|", "isEXTMask", "(", "M", ",", "VT", ",", "DummyBool", ",", "DummyUnsigned", ")", "\|\|", "isTRNMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "\|\|", "isUZPMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "\|\|", "isZIPMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "\|\|", "isTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "\|\|", "isUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "\|\|", "isZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "\|\|", "isINSMask", "(", "M", ",", "VT", ".", "getVectorNumElements", "(", ")", ",", "DummyBool", ",", "DummyInt", ")", "\|\|", "isConcatMask", "(", "M", ",", "VT", ",", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", ")", ";", "}", "</s>" ]	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "AArch64", "AArch64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]	AArch64ISelLowering (2)2	isShuffleMaskLegal	AArch64	CPU	LLVM	16,223	310	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Pred", "[", "1", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "1", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "1", ")", ".", "setReg", "(", "Pred", "[", "1", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]	ARMBaseInstrInfo (2)4	PredicateInstruction	ARM	CPU	LLVM	16,224	164	1	[]
[ "<s>", "void", "MOSMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "assert", "(", "Size", ">", "0", "&&", "\"Instruction size cannot be zero\"", ")", ";", "uint64_t", "BinaryOpCode", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "emitInstruction", "(", "BinaryOpCode", ",", "Size", ",", "STI", ",", "OS", ")", ";", "}", "</s>" ]	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "MOS", "MOS", "0", "\"Instruction size cannot be zero\"" ]	MOSMCCodeEmitter	encodeInstruction	MOS	MPU	LLVM	16,225	100	1	[]
[ "<s>", "bool", "TPCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "TPC", "TPC" ]	TPCAsmBackend	mayNeedRelaxation	TPC	Virtual ISA	LLVM	16,226	21	1	[]
[ "<s>", "bool", "contains", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "override", "{", "return", "Unit", "->", "contains", "(", "MBB", ")", ";", "}", "</s>" ]	[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]	[ "WebAssembly" ]	WebAssemblySortRegion	contains	WebAssembly	Virtual ISA	LLVM	16,227	20	1	[]
[ "<s>", "MVT", "::", "SimpleValueType", "X86TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "X86", "MVT::SimpleValueType", "X86", "MVT::i8" ]	X86ISelLowering144	getSetCCResultType	X86	CPU	LLVM	16,228	18	1	[]
[ "<s>", "static", "void", "print_multi_reg", "(", "FILE", "", "stream", ",", "const", "char", "", "instr", ",", "unsigned", "reg", ",", "unsigned", "long", "mask", ")", "{", "unsigned", "i", ";", "bool", "not_first", "=", "FALSE", ";", "fputc", "(", "'\\t'", ",", "stream", ")", ";", "asm_fprintf", "(", "stream", ",", "instr", ",", "reg", ")", ";", "fputs", "(", "\", {\"", ",", "stream", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "mask", "&", "(", "1", "<<", "i", ")", ")", "{", "if", "(", "not_first", ")", "fprintf", "(", "stream", ",", "\", \"", ")", ";", "asm_fprintf", "(", "stream", ",", "\"%r\"", ",", "i", ")", ";", "not_first", "=", "TRUE", ";", "}", "fprintf", "(", "stream", ",", "\"}\\n\"", ")", ";", "}", "</s>" ]	[ "Output", "the", "operands", "of", "a", "LDM/STM", "instruction", "to", "STREAM", ".", "MASK", "is", "the", "ARM", "register", "set", "mask", "of", "which", "only", "bits", "0-15", "are", "important", ".", "REG", "is", "the", "base", "register", ",", "either", "the", "frame", "pointer", "or", "the", "stack", "pointer", ",", "INSTR", "is", "the", "possibly", "suffixed", "load", "or", "store", "instruction", "." ]	[ "arm", "\", {\"", "0", "1", "\", \"", "\"%r\"", "\"}\\n\"" ]	arm3	print_multi_reg	arm	CPU	GCC	16,229	109	1	[]
[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "", "MCA", ".", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", ";", "MCSection", "&", "TextSection", "=", "", "OFI", ".", "getTextSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "TextSection", ")", ";", "MCSection", "&", "DataSection", "=", "", "OFI", ".", "getDataSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "DataSection", ")", ";", "MCSection", "&", "BSSSection", "=", "", "OFI", ".", "getBSSSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "BSSSection", ")", ";", "TextSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "16u", ",", "TextSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "DataSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "16u", ",", "DataSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "BSSSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "16u", ",", "BSSSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "if", "(", "RoundSectionSizes", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "for", "(", "MCSection", "&", "S", ":", "MCA", ")", "{", "MCSectionELF", "&", "Section", "=", "static_cast", "<", "MCSectionELF", "&", ">", "(", "S", ")", ";", "unsigned", "Alignment", "=", "Section", ".", "getAlignment", "(", ")", ";", "if", "(", "Alignment", ")", "{", "OS", ".", "SwitchSection", "(", "&", "Section", ")", ";", "if", "(", "Section", ".", "UseCodeAlign", "(", ")", ")", "OS", ".", "emitCodeAlignment", "(", "Alignment", ",", "Alignment", ")", ";", "else", "OS", ".", "emitValueToAlignment", "(", "Alignment", ",", "0", ",", "1", ",", "Alignment", ")", ";", "}", "}", "}", "const", "FeatureBitset", "&", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "if", "(", "getABI", "(", ")", ".", "IsO32", "(", ")", ")", "EFlags", "\|=", "ELF", "::", "EF_MIPS_ABI_O32", ";", "else", "if", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", ")", "EFlags", "\|=", "ELF", "::", "EF_MIPS_ABI2", ";", "if", "(", "Features", "[", "Mips", "::", "FeatureGP64Bit", "]", ")", "{", "if", "(", "getABI", "(", ")", ".", "IsO32", "(", ")", ")", "EFlags", "\|=", "ELF", "::", "EF_MIPS_32BITMODE", ";", "}", "else", "if", "(", "Features", "[", "Mips", "::", "FeatureMips64r2", "]", "\|\|", "Features", "[", "Mips", "::", "FeatureMips64", "]", ")", "EFlags", "\|=", "ELF", "::", "EF_MIPS_32BITMODE", ";", "if", "(", "!", "Features", "[", "Mips", "::", "FeatureNoABICalls", "]", ")", "EFlags", "\|=", "ELF", "::", "EF_MIPS_CPIC", ";", "if", "(", "Pic", ")", "EFlags", "\|=", "ELF", "::", "EF_MIPS_PIC", "\|", "ELF", "::", "EF_MIPS_CPIC", ";", "MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";", "MipsELFStreamer", "&", "MEF", "=", "static_cast", "<", "MipsELFStreamer", "&", ">", "(", "Streamer", ")", ";", "MEF", ".", "EmitMipsOptionRecords", "(", ")", ";", "emitMipsAbiFlags", "(", ")", ";", "}", "</s>" ]	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "Mips", "Mips", "16u", "16u", "16u", "0", "1", "Mips::FeatureGP64Bit", "Mips::FeatureMips64r2", "Mips::FeatureMips64", "Mips::FeatureNoABICalls", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetStreamer13	finish	Mips	CPU	LLVM	16,230	407	1	[]
[ "<s>", "static", "int", "m32r_issue_rate", "(", "void", ")", "{", "return", "(", "(", "TARGET_LOW_ISSUE_RATE", ")", "?", "1", ":", "2", ")", ";", "}", "</s>" ]	[ "Indicate", "how", "many", "instructions", "can", "be", "issued", "at", "the", "same", "time", ".", "This", "is", "sort", "of", "a", "lie", ".", "The", "m32r", "can", "issue", "only", "1", "long", "insn", "at", "once", ",", "but", "it", "can", "issue", "2", "short", "insns", ".", "The", "default", "therefore", "is", "set", "at", "2", ",", "but", "this", "can", "be", "overridden", "by", "the", "command", "line", "option", "-missue-rate=1" ]	[ "m32r", "1", "2" ]	m32r	m32r_issue_rate	m32r	MPU	GCC	16,231	19	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMakeTailCallConditional", "(", "BranchCond", ",", "TailCall", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "assert", "(", "0", "&&", "\"Can't find the branch to replace!\"", ")", ";", "X86", "::", "CondCode", "CC", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "assert", "(", "BranchCond", ".", "size", "(", ")", "==", "1", ")", ";", "if", "(", "CC", "!=", "BranchCond", "[", "0", "]", ".", "getImm", "(", ")", ")", "continue", ";", "break", ";", "}", "unsigned", "Opc", "=", "TailCall", ".", "getOpcode", "(", ")", "==", "X86", "::", "TCRETURNdi", "?", "X86", "::", "TCRETURNdicc", ":", "X86", "::", "TCRETURNdi64cc", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opc", ")", ")", ";", "MIB", "->", "addOperand", "(", "TailCall", ".", "getOperand", "(", "0", ")", ")", ";", "MIB", ".", "addImm", "(", "0", ")", ";", "MIB", "->", "addOperand", "(", "BranchCond", "[", "0", "]", ")", ";", "MIB", ".", "copyImplicitOps", "(", "TailCall", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "</s>" ]	[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]	[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0" ]	X86InstrInfo50	replaceBranchWithTailCall	X86	CPU	LLVM	16,232	213	1	[]
[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "", "I", ")", "{", "if", "(", "useNeonVector", "(", "DataTy", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "auto", "", "VT", "=", "cast", "<", "VectorType", ">", "(", "DataTy", ")", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DataTy", ")", ";", "if", "(", "!", "LT", ".", "first", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";", "if", "(", "cast", "<", "VectorType", ">", "(", "DataTy", ")", "->", "getElementCount", "(", ")", "==", "ElementCount", "::", "getScalable", "(", "1", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";", "ElementCount", "LegalVF", "=", "LT", ".", "second", ".", "getVectorElementCount", "(", ")", ";", "InstructionCost", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VT", "->", "getElementType", "(", ")", ",", "Alignment", ",", "0", ",", "CostKind", ",", "I", ")", ";", "return", "LT", ".", "first", "", "MemOpCost", "", "getMaxNumElements", "(", "LegalVF", ")", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "AArch64", "AArch64", "1", "0" ]	AArch64TargetTransformInfo	getGatherScatterOpCost	AArch64	CPU	LLVM	16,233	177	1	[]
[ "<s>", "void", "altivec_expand_stvx_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "store", "=", "gen_rtx_SET", "(", "op0", ",", "tmp", ")", ";", "rtx", "stvx", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ",", "unspec", ")", ";", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "2", ",", "store", ",", "stvx", ")", ")", ";", "rtx", "sel", "=", "swap_selector_for_mode", "(", "mode", ")", ";", "rtx", "vperm", ";", "gcc_assert", "(", "REG_P", "(", "op1", ")", ")", ";", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "3", ",", "op1", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "par", ")", ";", "}", "</s>" ]	[ "Generate", "code", "for", "a", "``", "stvx", "''", "or", "``", "stvxl", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]	[ "powerpcspe", "1", "2", "3" ]	powerpcspe	altivec_expand_stvx_be	powerpcspe	CPU	GCC	16,234	123	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"GCN RegBank Reassign\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"GCN RegBank Reassign\"" ]	GCNRegBankReassign	getPassName	AMDGPU	GPU	LLVM	16,235	11	1	[]
[ "<s>", "void", "M680x0InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "\"%\"", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "M680x0", "M680x0", "\"%\"" ]	M680x0InstPrinter	printRegName	M680x0	MPU	LLVM	16,236	27	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "ARM" ]	ARMAsmParser (2)1	getStartLoc	ARM	CPU	LLVM	16,237	10	1	[]
[ "<s>", "unsigned", "X86TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "0", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "Vector", "&&", "ST", "->", "hasAVX512", "(", ")", ")", "return", "32", ";", "return", "16", ";", "}", "return", "8", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "X86", "X86", "0", "32", "16", "8" ]	X86TargetTransformInfo (2)	getNumberOfRegisters	X86	CPU	LLVM	16,238	53	1	[]
[ "<s>", "static", "void", "vr4130_avoid_branch_rt_conflict", "(", "rtx", "insn", ")", "{", "rtx", "first", ",", "second", ";", "first", "=", "SEQ_BEGIN", "(", "insn", ")", ";", "second", "=", "SEQ_END", "(", "insn", ")", ";", "if", "(", "JUMP_P", "(", "first", ")", "&&", "NONJUMP_INSN_P", "(", "second", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "first", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "PATTERN", "(", "first", ")", ")", ")", "==", "PC", "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", "first", ")", ")", ")", "==", "IF_THEN_ELSE", ")", "{", "rtx", "cond", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "first", ")", ")", ",", "0", ")", ";", "if", "(", "(", "GET_CODE", "(", "cond", ")", "==", "EQ", "\|\|", "GET_CODE", "(", "cond", ")", "==", "NE", ")", "&&", "REG_P", "(", "XEXP", "(", "cond", ",", "0", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "cond", ",", "1", ")", ")", "&&", "reg_referenced_p", "(", "XEXP", "(", "cond", ",", "1", ")", ",", "PATTERN", "(", "second", ")", ")", "&&", "!", "reg_referenced_p", "(", "XEXP", "(", "cond", ",", "0", ")", ",", "PATTERN", "(", "second", ")", ")", ")", "{", "rtx", "tmp", "=", "XEXP", "(", "cond", ",", "0", ")", ";", "XEXP", "(", "cond", ",", "0", ")", "=", "XEXP", "(", "cond", ",", "1", ")", ";", "XEXP", "(", "cond", ",", "1", ")", "=", "tmp", ";", "}", "}", "}", "</s>" ]	[ "The", "VR4130", "pipeline", "issues", "aligned", "pairs", "of", "instructions", "together", ",", "but", "it", "stalls", "the", "second", "instruction", "if", "it", "depends", "on", "the", "first", ".", "In", "order", "to", "cut", "down", "the", "amount", "of", "logic", "required", ",", "this", "dependence", "check", "is", "not", "based", "on", "a", "full", "instruction", "decode", ".", "Instead", ",", "any", "non-SPECIAL", "instruction", "is", "assumed", "to", "modify", "the", "register", "specified", "by", "bits", "20-16", "(", "which", "is", "usually", "the", "``", "rt", "''", "field", ")", ".", "In", "beq", ",", "beql", ",", "bne", "and", "bnel", "instructions", ",", "the", "rt", "field", "is", "actually", "an", "input", ",", "so", "we", "can", "end", "up", "with", "a", "false", "dependence", "between", "the", "branch", "and", "its", "delay", "slot", ".", "If", "this", "situation", "occurs", "in", "instruction", "INSN", ",", "try", "to", "avoid", "it", "by", "swapping", "rs", "and", "rt", "." ]	[ "mips", "0", "0", "1", "1", "0", "0", "0", "1", "1" ]	mips3	vr4130_avoid_branch_rt_conflict	mips	CPU	GCC	16,239	198	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "VE" ]	VEAsmParser (2)	getStartLoc	VE	CPU	LLVM	16,240	11	1	[]
[ "<s>", "static", "void", "emit_store_conditional", "(", "enum", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", "(", "mode", "==", "SImode", ")", "fn", "=", "gen_store_conditional_si", ";", "else", "if", "(", "mode", "==", "DImode", ")", "fn", "=", "gen_store_conditional_di", ";", "if", "(", "PPC405_ERRATUM77", ")", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";", "emit_insn", "(", "fn", "(", "res", ",", "mem", ",", "val", ")", ")", ";", "}", "</s>" ]	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]	[ "rs6000" ]	rs60003	emit_store_conditional	rs6000	CPU	GCC	16,241	78	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "", "CommentStream", ",", "MII", ")", ";", "printInstFlags", "(", "MI", ",", "OS", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]	X86ATTInstPrinter1	printInst	X86	CPU	LLVM	16,242	142	1	[]
[ "<s>", "int", "fp_high_losum_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", "return", "!", "SPARC_SIMM13_P", "(", "i", ")", "&&", "!", "SPARC_SETHI_P", "(", "i", ")", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "constant", "which", "can", "be", "loaded", "into", "an", "integer", "register", "using", "a", "high/losum", "instruction", "sequence", "." ]	[ "sparc", "0" ]	sparc	fp_high_losum_p	sparc	CPU	GCC	16,243	49	1	[]
[ "<s>", "bool", "CJGFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]	[ "CJG", "CJG" ]	CJGFrameLowering	hasReservedCallFrame	CJG	CPU	LLVM	16,244	25	1	[]
[ "<s>", "int", "arith_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "op", ")", ")", "return", "1", ";", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "OP", "is", "a", "register", ",", "or", "is", "a", "CONST_INT", "that", "can", "fit", "in", "a", "signed", "13", "bit", "immediate", "field", ".", "This", "is", "an", "acceptable", "SImode", "operand", "for", "most", "3", "address", "instructions", "." ]	[ "mt", "1" ]	mt	arith_operand	mt	CPU	GCC	16,245	37	1	[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_SITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "false", ")", ";", "default", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "\"expected switch to return\"", ")", ";", "}", "</s>" ]	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "\"expected switch to return\"" ]	AMDGPULegalizerInfo15	legalizeCustom	AMDGPU	GPU	LLVM	16,246	138	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to custom lower this!\"", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MEMBARRIER", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BIT_CONVERT", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VSETCC", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "ARM", "ARM", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::VASTART", "ISD::MEMBARRIER", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::FCOPYSIGN", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GLOBAL_OFFSET_TABLE", "ISD::EH_SJLJ_SETJMP", "ISD::EH_SJLJ_LONGJMP", "ISD::INTRINSIC_WO_CHAIN", "ISD::BIT_CONVERT", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::SHL_PARTS", "ISD::SRL_PARTS", "ISD::SRA_PARTS", "ISD::CTTZ", "ISD::VSETCC", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "ISD::CONCAT_VECTORS", "ISD::FLT_ROUNDS_", "ISD::MUL" ]	ARMISelLowering54	LowerOperation	ARM	CPU	LLVM	16,247	500	1	[]
[ "<s>", "bool", "TVMLoopPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"runnning TVMLoopPrepare on \"", "<<", "F", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "const", "LoopInfo", "&", "LI", "=", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "DenseMap", "<", "Loop", "", ",", "bool", ">", "LoopsProcessed", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "Loop", "", "L", "=", "LI", ".", "getLoopFor", "(", "&", "BB", ")", ";", "if", "(", "!", "L", "\|\|", "LoopsProcessed", "[", "L", "]", ")", "continue", ";", "LoopsProcessed", "[", "L", "]", "=", "true", ";", "BasicBlock", "", "Predecessor", "=", "L", "->", "getLoopPredecessor", "(", ")", ";", "assert", "(", "Predecessor", "&&", "\"Unexpected shape of a loop\"", ")", ";", "Instruction", "", "Term", "=", "Predecessor", "->", "getTerminator", "(", ")", ";", "if", "(", "auto", "", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "Term", ")", ")", "Changed", "\|=", "canonicalizeTerminator", "(", "Br", ",", "", "L", ")", ";", "BasicBlock", "", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "assert", "(", "Latch", ")", ";", "Term", "=", "Latch", "->", "getTerminator", "(", ")", ";", "if", "(", "auto", "", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "Term", ")", ")", "Changed", "\|=", "canonicalizeTerminator", "(", "Br", ",", "*", "L", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "TVM", "TVM", "\"runnning TVMLoopPrepare on \"", "\"\\n\"", "\"Unexpected shape of a loop\"" ]	TVMLoopPrepare	runOnFunction	TVM	Virtual ISA	LLVM	16,248	200	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasNonStdExtPulp", "(", ")", ")", "return", "false", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "false", ";", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Base", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "Base", "==", "Op", "->", "getOperand", "(", "0", ")", ")", "{", "Offset", "=", "Op", "->", "getOperand", "(", "1", ")", ";", "}", "else", "if", "(", "Base", "==", "Op", "->", "getOperand", "(", "1", ")", ")", "{", "Offset", "=", "Op", "->", "getOperand", "(", "0", ")", ";", "}", "else", "{", "return", "false", ";", "}", "AM", "=", "ISD", "::", "POST_INC", ";", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load", "/", "store", "." ]	[ "RISCV", "RISCV", "ISD::MemIndexedMode", "ISD::ADD", "0", "1", "1", "0", "ISD::POST_INC" ]	RISCVISelLowering73	getPostIndexedAddressParts	RISCV	CPU	LLVM	16,249	176	1	[]
[ "<s>", "enum", "reg_class", "crx_secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "HILO_REGS", ")", "&&", "true_regnum", "(", "x", ")", "==", "-", "1", ")", "return", "GENERAL_REGS", ";", "return", "NO_REGS", ";", "}", "</s>" ]	[ "Transfer", "between", "HILO_REGS", "and", "memory", "via", "secondary", "reloading", "." ]	[ "crx", "1" ]	crx	crx_secondary_reload_class	crx	CPU	GCC	16,250	42	1	[]
[ "<s>", "bool", "LC2200InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "REnd", "=", "MBB", ".", "rend", "(", ")", ";", "while", "(", "I", "!=", "REnd", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "==", "REnd", "\|\|", "!", "isUnpredicatedTerminator", "(", "", "I", ")", ")", "{", "TBB", "=", "FBB", "=", "nullptr", ";", "return", "false", ";", "}", "SmallVector", "<", "MachineInstr", "", ",", "4", ">", "BranchInstrs", ";", "MachineInstr", "", "LastInst", "=", "&", "", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "BranchInstrs", ".", "push_back", "(", "LastInst", ")", ";", "if", "(", "!", "getAnalyzableBrOpc", "(", "LastOpc", ")", ")", "return", "true", ";", "unsigned", "SecondLastOpc", "=", "0", ";", "MachineInstr", "", "SecondLastInst", "=", "nullptr", ";", "++", "I", ";", "while", "(", "I", "!=", "REnd", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "REnd", ")", "{", "SecondLastInst", "=", "&", "", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "isUnpredicatedTerminator", "(", "", "SecondLastInst", ")", "&&", "!", "getAnalyzableBrOpc", "(", "SecondLastOpc", ")", ")", "return", "true", ";", "}", "if", "(", "!", "SecondLastOpc", "\|\|", "(", "SecondLastOpc", "!=", "LC2200", "::", "JMP", "&&", "SecondLastOpc", "!=", "LC2200", "::", "CMP_JMP", "&&", "SecondLastOpc", "!=", "LC2200", "::", "GOTO", ")", ")", "{", "if", "(", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "0", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "AnalyzeCondBr", "(", "LastInst", ",", "LastOpc", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "if", "(", "++", "I", "!=", "REnd", "&&", "isUnpredicatedTerminator", "(", "", "I", ")", ")", "return", "true", ";", "BranchInstrs", ".", "insert", "(", "BranchInstrs", ".", "begin", "(", ")", ",", "SecondLastInst", ")", ";", "if", "(", "SecondLastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "return", "true", ";", "}", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "0", ")", ".", "getMBB", "(", ")", ";", "LastInst", "->", "eraseFromParent", "(", ")", ";", "BranchInstrs", ".", "pop_back", "(", ")", ";", "return", "false", ";", "}", "if", "(", "!", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "return", "true", ";", "AnalyzeCondBr", "(", "SecondLastInst", ",", "SecondLastOpc", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "0", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "LC2200", "LC2200", "4", "0", "LC2200::JMP", "LC2200::CMP_JMP", "LC2200::GOTO", "0", "0", "0" ]	LC2200InstrInfo	analyzeBranch	LC2200	CPU	LLVM	16,251	385	1	[]
[ "<s>", "static", "unsigned", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I32", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I64", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "F32", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "F64", ")", ";", "llvm_unreachable", "(", "\"Unexpected register class\"", ")", ";", "}", "</s>" ]	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::ExprType", "WebAssembly::I64RegClass", "WebAssembly::ExprType", "WebAssembly::F32RegClass", "WebAssembly::ExprType", "WebAssembly::F64RegClass", "WebAssembly::ExprType", "\"Unexpected register class\"" ]	WebAssemblyMCInstLower23	getType	WebAssembly	Virtual ISA	LLVM	16,252	92	1	[]
[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "(", "void", ")", "RetFastCC_ARM_APCS", ";", "(", "void", ")", "FastCC_ARM_APCS", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC_ARM_AAPCS_VFP", ":", "CC_ARM_AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC_ARM_AAPCS", ":", "CC_ARM_AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC_ARM_APCS", ":", "CC_ARM_APCS", ")", ";", "case", "CallingConv", "::", "ARM_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC_ARM_AAPCS_VFP", ":", "CC_ARM_AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "ARM_AAPCS", ":", "return", "(", "Return", "?", "RetCC_ARM_AAPCS", ":", "CC_ARM_AAPCS", ")", ";", "case", "CallingConv", "::", "ARM_APCS", ":", "return", "(", "Return", "?", "RetCC_ARM_APCS", ":", "CC_ARM_APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "if", "(", "Return", ")", "llvm_unreachable", "(", "\"Can't return in GHC call convention\"", ")", ";", "else", "return", "CC_ARM_APCS_GHC", ";", "}", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]	ARMFastISel77	CCAssignFnForCall	ARM	CPU	LLVM	16,253	162	1	[]
[ "<s>", "static", "void", "crx_compute_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "last_reg_to_save", "=", "-", "1", ";", "if", "(", "FUNC_IS_NORETURN_P", "(", "current_function_decl", ")", ")", "return", ";", "sum_regs", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "fixed_regs", "[", "regno", "]", ")", "{", "save_regs", "[", "regno", "]", "=", "0", ";", "continue", ";", "}", "if", "(", "crx_interrupt_function_p", "(", ")", ")", "{", "if", "(", "!", "current_function_is_leaf", "&&", "call_used_regs", "[", "regno", "]", ")", "save_regs", "[", "regno", "]", "=", "1", ";", "else", "if", "(", "regs_ever_live", "[", "regno", "]", ")", "save_regs", "[", "regno", "]", "=", "1", ";", "else", "save_regs", "[", "regno", "]", "=", "0", ";", "}", "else", "{", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "(", "!", "call_used_regs", "[", "regno", "]", "\|\|", "regno", "==", "RETURN_ADDRESS_REGNUM", ")", ")", "save_regs", "[", "regno", "]", "=", "1", ";", "else", "save_regs", "[", "regno", "]", "=", "0", ";", "}", "}", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "save_regs", "[", "regno", "]", "==", "1", ")", "{", "last_reg_to_save", "=", "regno", ";", "sum_regs", "+=", "UNITS_PER_WORD", ";", "}", "}", "</s>" ]	[ "Compute", "values", "for", "the", "array", "save_regs", "and", "the", "variable", "sum_regs", ".", "The", "index", "", "of", "save_regs", "is", "numbers", "of", "register", ",", "each", "will", "get", "1", "if", "we", "need", "to", "save", "it", "", "in", "the", "current", "function", ",", "0", "if", "not", ".", "sum_regs", "is", "the", "total", "sum", "of", "the", "*", "registers", "being", "saved", "." ]	[ "crx", "1", "0", "0", "0", "1", "1", "0", "1", "0", "0", "1" ]	crx	crx_compute_save_regs	crx	CPU	GCC	16,254	180	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "Thumb1InstrInfo", "", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "0", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlignment", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKDOWN", "\|\|", "Opc", "==", "ARM", "::", "tADJCALLSTACKDOWN", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKUP", "\|\|", "Opc", "==", "ARM", "::", "tADJCALLSTACKUP", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1FrameLowering13	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	16,255	201	1	[]
[ "<s>", "std", "::", "string", "MBlazeIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "const", "Type", "", "", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", "&&", "\"MBlaze intrinsics are not overloaded\"", ")", ";", "if", "(", "IntrID", "<", "Intrinsic", "::", "num_intrinsics", ")", "return", "0", ";", "assert", "(", "IntrID", "<", "mblazeIntrinsic", "::", "num_mblaze_intrinsics", "&&", "\"Invalid intrinsic ID\"", ")", ";", "std", "::", "string", "Result", "(", "names", "[", "IntrID", "-", "Intrinsic", "::", "num_intrinsics", "]", ")", ";", "return", "Result", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "Intrinsic::num_intrinsics", "0", "mblazeIntrinsic::num_mblaze_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	MBlazeIntrinsicInfo	getName	MBlaze	MPU	LLVM	16,256	85	1	[]
[ "<s>", "MCSection", "", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", "&&", "C", ")", "{", "const", "unsigned", "Characteristics", "=", "COFF", "::", "IMAGE_SCN_CNT_INITIALIZED_DATA", "\|", "COFF", "::", "IMAGE_SCN_MEM_READ", "\|", "COFF", "::", "IMAGE_SCN_MEM_WRITE", "\|", "COFF", "::", "IMAGE_SCN_LNK_COMDAT", ";", "std", "::", "string", "COMDATSymName", ";", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "{", "if", "(", "Align", "<=", "4", ")", "{", "COMDATSymName", "=", "\"__real@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "4", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "{", "if", "(", "Align", "<=", "8", ")", "{", "COMDATSymName", "=", "\"__real@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "8", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "{", "if", "(", "Align", "<=", "16", ")", "{", "COMDATSymName", "=", "\"__xmm@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "16", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst32", "(", ")", ")", "{", "if", "(", "Align", "<=", "32", ")", "{", "COMDATSymName", "=", "\"__ymm@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "32", ";", "}", "}", "if", "(", "!", "COMDATSymName", ".", "empty", "(", ")", ")", "return", "getContext", "(", ")", ".", "getCOFFSection", "(", "\"sgxg_pub\"", ",", "Characteristics", ",", "Kind", ",", "COMDATSymName", ",", "COFF", "::", "IMAGE_COMDAT_SELECT_ANY", ")", ";", "}", "return", "TargetLoweringObjectFile", "::", "getSectionForConstant", "(", "DL", ",", "Kind", ",", "C", ",", "Align", ")", ";", "}", "</s>" ]	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "X86", "X86", "4", "\"__real@\"", "4", "8", "\"__real@\"", "8", "16", "\"__xmm@\"", "16", "32", "\"__ymm@\"", "32", "\"sgxg_pub\"" ]	X86TargetObjectFile2	getSectionForConstant	X86	CPU	LLVM	16,257	233	1	[]
[ "<s>", "rtx", "assign_386_stack_local", "(", "machine_mode", "mode", ",", "enum", "ix86_stack_slot", "n", ")", "{", "struct", "stack_local_entry", "*", "s", ";", "gcc_assert", "(", "n", "<", "MAX_386_STACK_LOCALS", ")", ";", "for", "(", "s", "=", "ix86_stack_locals", ";", "s", ";", "s", "=", "s", "->", "next", ")", "if", "(", "s", "->", "mode", "==", "mode", "&&", "s", "->", "n", "==", "n", ")", "return", "validize_mem", "(", "copy_rtx", "(", "s", "->", "rtl", ")", ")", ";", "s", "=", "ggc_alloc", "<", "stack_local_entry", ">", "(", ")", ";", "s", "->", "n", "=", "n", ";", "s", "->", "mode", "=", "mode", ";", "s", "->", "rtl", "=", "assign_stack_local", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "0", ")", ";", "s", "->", "next", "=", "ix86_stack_locals", ";", "ix86_stack_locals", "=", "s", ";", "return", "validize_mem", "(", "copy_rtx", "(", "s", "->", "rtl", ")", ")", ";", "}", "</s>" ]	[ "Return", "a", "MEM", "corresponding", "to", "a", "stack", "slot", "with", "mode", "MODE", ".", "Allocate", "a", "new", "slot", "if", "necessary", ".", "The", "RTL", "for", "a", "function", "can", "have", "several", "slots", "available", ":", "N", "is", "which", "slot", "to", "use", "." ]	[ "i386", "0" ]	i386	assign_386_stack_local	i386	CPU	GCC	16,258	121	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&", "TrueCycles", ",", "int", "&", "FalseCycles", ")", "const", "{", "switch", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", "{", "case", "VCCNZ", ":", "case", "VCCZ", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "AMDGPU", "::", "getRegBitWidth", "(", "RC", "->", "getID", "(", ")", ")", "/", "32", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "!", "RI", ".", "isSGPRClass", "(", "RC", ")", "&&", "NumInsts", "<=", "6", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "AMDGPU", "::", "getRegBitWidth", "(", "RC", "->", "getID", "(", ")", ")", "/", "32", ";", "if", "(", "NumInsts", "%", "2", "==", "0", ")", "NumInsts", "/=", "2", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";", "}", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "AMDGPU", "SI", "0", "AMDGPU::getRegBitWidth", "32", "6", "AMDGPU::getRegBitWidth", "32", "2", "0", "2" ]	SIInstrInfo (2)	canInsertSelect	AMDGPU	GPU	LLVM	16,259	230	1	[]
[ "<s>", "bool", "ARM64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "if", "(", "!", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "16", "*", "20", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "128", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "Offset", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "ARM64", "ARM64", "0", "\"Instr doesn't have FrameIndex operand!\"", "16", "20", "128" ]	ARM64RegisterInfo	needsFrameBaseReg	ARM64	CPU	LLVM	16,260	164	1	[]
[ "<s>", "static", "bool", "loongarch_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "struct", "loongarch_arg_info", "info", ";", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "!=", "NULL", ")", "{", "loongarch_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ",", "false", ")", ";", "if", "(", "info", ".", "num_fprs", ")", "return", "false", ";", "}", "return", "!", "IN_RANGE", "(", "size", ",", "0", ",", "2", "", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]	[ "loongarch", "0", "2" ]	loongarch	loongarch_pass_by_reference	loongarch	CPU	GCC	16,261	88	1	[]
[ "<s>", "SDValue", "SPUTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_SPU", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Outs", "[", "i", "]", ".", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "SPUISD", "::", "RET_FLAG", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Flag", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "SPUISD", "::", "RET_FLAG", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "CellSPU", "SPU", "ISD::OutputArg", "16", "SPU", "0", "0", "\"Can only return in registers!\"", "1", "SPUISD::RET_FLAG", "MVT::Other", "SPUISD::RET_FLAG", "MVT::Other" ]	SPUISelLowering8	LowerReturn	CellSPU	MPU	LLVM	16,262	254	1	[]
[ "<s>", "static", "void", "h8300_file_end", "(", "void", ")", "{", "fputs", "(", "\"\\t.end\\n\"", ",", "asm_out_file", ")", ";", "}", "</s>" ]	[ "Output", "assembly", "language", "code", "for", "the", "end", "of", "file", "." ]	[ "h8300", "\"\\t.end\\n\"" ]	h8300	h8300_file_end	h8300	MPU	GCC	16,263	15	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "MBlaze", "::", "GPRRegisterClass", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "MBlaze", "::", "GPRRegisterClass", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::GPRRegisterClass", "MVT::f32", "0U", "MBlaze::GPRRegisterClass" ]	MBlazeISelLowering7	getRegForInlineAsmConstraint	MBlaze	MPU	LLVM	16,264	96	1	[]
[ "<s>", "void", "JVMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "JVM", "JVM" ]	JVMInstPrinter	printInst	JVM	Virtual ISA	LLVM	16,265	37	1	[]
[ "<s>", "void", "mips_emit_save_slot_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "temp", ")", "{", "unsigned", "int", "regno", ";", "rtx", "mem", ";", "if", "(", "REG_P", "(", "src", ")", ")", "{", "regno", "=", "REGNO", "(", "src", ")", ";", "mem", "=", "dest", ";", "}", "else", "{", "regno", "=", "REGNO", "(", "dest", ")", ";", "mem", "=", "src", ";", "}", "if", "(", "regno", "==", "cfun", "->", "machine", "->", "global_pointer", "&&", "!", "mips_must_initialize_gp_p", "(", ")", ")", "{", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_move_gpdi", "(", "dest", ",", "src", ")", ")", ";", "else", "emit_insn", "(", "gen_move_gpsi", "(", "dest", ",", "src", ")", ")", ";", "return", ";", "}", "if", "(", "regno", "==", "HI_REGNUM", ")", "{", "if", "(", "REG_P", "(", "dest", ")", ")", "{", "mips_emit_move", "(", "temp", ",", "src", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mthisi_di", "(", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ",", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "LO_REGNUM", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mthisi_di", "(", "gen_rtx_REG", "(", "DImode", ",", "MD_REG_FIRST", ")", ",", "temp", ",", "gen_rtx_REG", "(", "SImode", ",", "LO_REGNUM", ")", ")", ")", ";", "}", "else", "{", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "temp", ",", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "mips_emit_move", "(", "dest", ",", "temp", ")", ";", "}", "}", "else", "if", "(", "mips_direct_save_slot_move_p", "(", "regno", ",", "mem", ",", "mem", "==", "src", ")", ")", "mips_emit_move", "(", "dest", ",", "src", ")", ";", "else", "{", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "temp", ")", ")", ";", "mips_emit_move", "(", "temp", ",", "src", ")", ";", "mips_emit_move", "(", "dest", ",", "temp", ")", ";", "}", "if", "(", "MEM_P", "(", "dest", ")", ")", "mips_set_frame_expr", "(", "mips_frame_set", "(", "dest", ",", "src", ")", ")", ";", "}", "</s>" ]	[ "Emit", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "one", "of", "them", "is", "a", "register", "save", "slot", "and", "that", "the", "other", "is", "a", "register", ".", "TEMP", "is", "a", "temporary", "GPR", "of", "the", "same", "mode", "that", "is", "available", "if", "need", "be", "." ]	[ "mips" ]	mips4	mips_emit_save_slot_move	mips	CPU	GCC	16,266	283	1	[]
[ "<s>", "bool", "LSRWithInstrQueries", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "loop", "strength", "reduce", "pass", "should", "make", "Instruction", "*", "based", "TTI", "queries", "to", "isLegalAddressingMode", "(", ")", "." ]	[ "SystemZ" ]	SystemZTargetTransformInfo	LSRWithInstrQueries	SystemZ	CPU	LLVM	16,267	9	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "BPF" ]	BPFAsmParser	isMem	BPF	Virtual ISA	LLVM	16,268	11	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "(", "void", ")", "SPAdj", ";", "(", "void", ")", "RS", ";", "bool", "LP64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "unsigned", "Reg", "=", "LP64", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "PPC", "::", "MFCR8pseud", ":", "PPC", "::", "MFCRpseud", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "isKill", "(", ")", ")", ")", ";", "if", "(", "SrcReg", "!=", "PPC", "::", "CR0", ")", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "PPC", "::", "RLWINM8", ":", "PPC", "::", "RLWINM", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "getPPCRegisterNumbering", "(", "SrcReg", ")", "", "4", ")", ".", "addImm", "(", "0", ")", ".", "addImm", "(", "31", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "PPC", "::", "STW8", ":", "PPC", "::", "STW", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", ")", ",", "FrameIndex", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "}", "</s>" ]	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::X0", "PPC::R0", "0", "PPC::MFCR8pseud", "PPC::MFCRpseud", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "PPC", "4", "0", "31", "PPC::STW8", "PPC::STW", "1" ]	PPCRegisterInfo92	lowerCRSpilling	PowerPC	CPU	LLVM	16,269	259	1	[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "MBlaze", "128" ]	MBlazeAsmPrinter1	EmitInstruction	MBlaze	MPU	LLVM	16,270	40	1	[]
[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "bool", "CanUseNEON", "=", "Subtarget", "->", "hasNEON", "(", ")", "&&", "CanImplicitFloat", ";", "bool", "CanUseFP", "=", "Subtarget", "->", "hasFPARMv8", "(", ")", "&&", "CanImplicitFloat", ";", "bool", "IsSmallMemset", "=", "IsMemset", "&&", "Size", "<", "32", ";", "auto", "AlignmentIsAcceptable", "=", "[", "&", "]", "(", "EVT", "VT", ",", "unsigned", "AlignCheck", ")", "{", "if", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "AlignCheck", ")", ")", "return", "true", ";", "bool", "Fast", ";", "return", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "0", ",", "1", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ";", "}", ";", "if", "(", "CanUseNEON", "&&", "IsMemset", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "v2i64", ",", "16", ")", ")", "return", "LLT", "::", "vector", "(", "2", ",", "64", ")", ";", "if", "(", "CanUseFP", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "f128", ",", "16", ")", ")", "return", "LLT", "::", "scalar", "(", "128", ")", ";", "if", "(", "Size", ">=", "8", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "i64", ",", "8", ")", ")", "return", "LLT", "::", "scalar", "(", "64", ")", ";", "if", "(", "Size", ">=", "4", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "i32", ",", "4", ")", ")", "return", "LLT", "::", "scalar", "(", "32", ")", ";", "return", "LLT", "(", ")", ";", "}", "</s>" ]	[ "LLT", "returning", "variant", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]	AArch64ISelLowering (2)3	getOptimalMemOpLLT	AArch64	CPU	LLVM	16,271	230	1	[]
[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "VE" ]	VEAsmBackend1	shouldForceRelocation	VE	CPU	LLVM	16,272	24	1	[]
[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu", "=", "avr_mcu_types", ";", ";", "mcu", "++", ")", "{", "if", "(", "mcu", "->", "name", "==", "NULL", ")", "{", "error", "(", "\"unknown core architecture %qs specified with %qs\"", ",", "avr_mmcu", ",", "\"-mmcu=\"", ")", ";", "avr_inform_core_architectures", "(", ")", ";", "break", ";", "}", "else", "if", "(", "strcmp", "(", "mcu", "->", "name", ",", "avr_mmcu", ")", "==", "0", "&&", "mcu", "->", "macro", "==", "NULL", ")", "{", "avr_arch", "=", "&", "avr_arch_types", "[", "mcu", "->", "arch_id", "]", ";", "if", "(", "avr_n_flash", "<", "0", ")", "avr_n_flash", "=", "1", "+", "(", "mcu", "->", "flash_size", "-", "1", ")", "/", "0x10000", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]	[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0", "1", "1", "0x10000" ]	avr	avr_set_core_architecture	avr	MPU	GCC	16,273	123	1	[]
[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCFrameLowering", "", "PPCFI", "=", "static_cast", "<", "const", "PPCFrameLowering", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "ZERO8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "FP", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "FP8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "CTR", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "CTR8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "LR", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "LR8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "RM", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R2", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "}", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X13", ")", ";", "if", "(", "PPCFI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "X31", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "X2", ")", ";", "}", "}", "if", "(", "PPCFI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "R31", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC", "PPC::X31", "PPC::X2", "PPC", "PPC::R31" ]	PPCRegisterInfo1	getReservedRegs	PowerPC	CPU	LLVM	16,274	257	1	[]
[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";", "if", "(", "IntrID", "<", "Intrinsic", "::", "num_intrinsics", ")", "{", "return", "nullptr", ";", "}", "assert", "(", "IntrID", "<", "AMDGPUIntrinsic", "::", "num_AMDGPU_intrinsics", "&&", "\"Invalid intrinsic ID\"", ")", ";", "std", "::", "string", "Result", "(", "names", "[", "IntrID", "-", "Intrinsic", "::", "num_intrinsics", "]", ")", ";", "return", "Result", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AMDGPU", "AMDGPU", "Intrinsic::num_intrinsics", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	AMDGPUIntrinsicInfo2	getName	AMDGPU	GPU	LLVM	16,275	75	1	[]
[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Late EH Prepare ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "Wasm", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "Changed", "\|=", "addCatches", "(", "MF", ")", ";", "Changed", "\|=", "replaceFuncletReturns", "(", "MF", ")", ";", "}", "Changed", "\|=", "removeUnnecessaryUnreachables", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "Changed", "\|=", "addExceptionExtraction", "(", "MF", ")", ";", "Changed", "\|=", "restoreStackPointer", "(", "MF", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Late EH Prepare ******\\n\"", "\"******** Function: \"" ]	WebAssemblyLateEHPrepare16	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	16,276	123	1	[]
[ "<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "dest", "=", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ";", "int", "dest_uid", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "IF_THEN_ELSE", ")", "dest", "=", "XEXP", "(", "dest", ",", "1", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "0", ")", ";", "dest_uid", "=", "INSN_UID", "(", "dest", ")", ";", "return", "INSN_ADDRESSES", "(", "dest_uid", ")", ";", "}", "</s>" ]	[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we", "still", "prefer", "to", "use", "shorter", "sequences", "." ]	[ "sh", "1", "0" ]	sh3	branch_dest	sh	CPU	GCC	16,277	63	1	[]
[ "<s>", "static", "rtx", "frv_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "RETURN_VALUE_REGNUM", ")", ";", "}", "</s>" ]	[ "Implements", "TARGET_LIBCALL_VALUE", "." ]	[ "frv" ]	frv	frv_libcall_value	frv	VLIW	GCC	16,278	21	1	[]
[ "<s>", "bool", "ARCompactInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", "(", ")", ">", "2", "\|\|", "Pred2", ".", "size", "(", ")", ">", "2", ")", "{", "return", "false", ";", "}", "ARCCC", "::", "CondCodes", "CC1", "=", "(", "ARCCC", "::", "CondCodes", ")", "Pred1", "[", "0", "]", ".", "getImm", "(", ")", ";", "ARCCC", "::", "CondCodes", "CC2", "=", "(", "ARCCC", "::", "CondCodes", ")", "Pred2", "[", "0", "]", ".", "getImm", "(", ")", ";", "if", "(", "CC1", "==", "CC2", ")", "{", "return", "true", ";", "}", "switch", "(", "CC1", ")", "{", "case", "ARCCC", "::", "COND_AL", ":", "return", "true", ";", "case", "ARCCC", "::", "COND_HS", ":", "return", "CC2", "==", "ARCCC", "::", "COND_HI", ";", "case", "ARCCC", "::", "COND_LS", ":", "return", "CC2", "==", "ARCCC", "::", "COND_LO", "\|\|", "CC2", "==", "ARCCC", "::", "COND_EQ", ";", "case", "ARCCC", "::", "COND_GE", ":", "return", "CC2", "==", "ARCCC", "::", "COND_GT", ";", "case", "ARCCC", "::", "COND_LE", ":", "return", "CC2", "==", "ARCCC", "::", "COND_LT", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "ARCompact", "ARC", "2", "2", "ARCCC::CondCodes", "ARCCC::CondCodes", "0", "ARCCC::CondCodes", "ARCCC::CondCodes", "0", "ARCCC::COND_AL", "ARCCC::COND_HS", "ARCCC::COND_HI", "ARCCC::COND_LS", "ARCCC::COND_LO", "ARCCC::COND_EQ", "ARCCC::COND_GE", "ARCCC::COND_GT", "ARCCC::COND_LE", "ARCCC::COND_LT" ]	ARCompactInstrInfo	SubsumesPredicate	ARCompact	MPU	LLVM	16,279	169	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Shrink Instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Shrink Instructions\"" ]	SIShrinkInstructions10	getPassName	R600	GPU	LLVM	16,280	13	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "0", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "&&", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "0", ";", "if", "(", "BytesRemoved", ")", "", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "1", ";", "--", "I", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "1", ";", "if", "(", "BytesRemoved", ")", "", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return", "2", ";", "}", "</s>" ]	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "RI5CY", "RISCV", "0", "0", "0", "1", "1", "2" ]	RISCVInstrInfo	removeBranch	RI5CY	CPU	LLVM	16,281	157	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "SPIRV" ]	SPIRVAsmBackend	fixupNeedsRelaxation	SPIRV	Virtual ISA	LLVM	16,282	28	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ";", "}", "</s>" ]	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]	[ "ARM", "ARM" ]	ARMTargetTransformInfo14	getPeelingPreferences	ARM	CPU	LLVM	16,283	32	1	[]
[ "<s>", "static", "void", "ia64_add_bundle_selector_before", "(", "int", "template0", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "b", "=", "gen_bundle_selector", "(", "GEN_INT", "(", "template0", ")", ")", ";", "ia64_emit_insn_before", "(", "b", ",", "insn", ")", ";", "if", "(", "(", "template0", "==", "4", "\|\|", "template0", "==", "5", ")", "&&", "ia64_except_unwind_info", "(", "&", "global_options", ")", "==", "UI_TARGET", ")", "{", "int", "i", ";", "rtx", "note", "=", "NULL_RTX", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "3", ";", "i", "++", ")", "{", "do", "insn", "=", "next_active_insn", "(", "insn", ")", ";", "while", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "get_attr_empty", "(", "insn", ")", "==", "EMPTY_YES", ")", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "note", "=", "find_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "else", "if", "(", "note", ")", "{", "int", "code", ";", "gcc_assert", "(", "(", "code", "=", "recog_memoized", "(", "insn", ")", ")", "==", "CODE_FOR_nop", "\|\|", "code", "==", "CODE_FOR_nop_b", ")", ";", "if", "(", "find_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ")", "note", "=", "NULL_RTX", ";", "else", "add_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "XEXP", "(", "note", ",", "0", ")", ")", ";", "}", "}", "}", "}", "</s>" ]	[ "Add", "a", "bundle", "selector", "TEMPLATE0", "before", "INSN", "." ]	[ "ia64", "4", "5", "0", "3", "0" ]	ia64	ia64_add_bundle_selector_before	ia64	CPU	GCC	16,284	182	1	[]
[ "<s>", "unsigned", "GBZ80MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "32", ")", ".", "getLimitedValue", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "return", "getExprOpValue", "(", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "}", "</s>" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "GBZ80", "GB", "32" ]	GBZ80MCCodeEmitter	getMachineOpValue	GBZ80	MPU	LLVM	16,285	135	1	[]
[ "<s>", "void", "RISCVRegisterInfo", "::", "getOffsetOpcodes", "(", "const", "StackOffset", "&", "Offset", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Ops", ")", "const", "{", "assert", "(", "Offset", ".", "getScalable", "(", ")", "%", "8", "==", "0", "&&", "\"Invalid frame offset\"", ")", ";", "DIExpression", "::", "appendOffset", "(", "Ops", ",", "Offset", ".", "getFixed", "(", ")", ")", ";", "unsigned", "VLENB", "=", "getDwarfRegNum", "(", "RISCV", "::", "VLENB", ",", "true", ")", ";", "int64_t", "VLENBSized", "=", "Offset", ".", "getScalable", "(", ")", "/", "8", ";", "if", "(", "VLENBSized", ">", "0", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "VLENBSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VLENB", ",", "0ULL", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_plus", ")", ";", "}", "else", "if", "(", "VLENBSized", "<", "0", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "-", "VLENBSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VLENB", ",", "0ULL", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_minus", ")", ";", "}", "}", "</s>" ]	[ "Gets", "the", "DWARF", "expression", "opcodes", "for", "Offset", "." ]	[ "RISCV", "RISCV", "8", "0", "\"Invalid frame offset\"", "RISCV::VLENB", "8", "0", "0ULL", "0", "0ULL" ]	RISCVRegisterInfo12	getOffsetOpcodes	RISCV	CPU	LLVM	16,286	187	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "\|\|", "hasFP", "(", "MF", ")", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "HiPE", "&&", "!", "MF", ".", "shouldSplitStack", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "X86", "X86" ]	X86FrameLowering (2)2	enableShrinkWrapping	X86	CPU	LLVM	16,287	55	1	[]
[ "<s>", "static", "MCInstrInfo", "", "createMCInstrInfo", "(", ")", "{", "MCInstrInfo", "", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitJVMMCInstrInfo", "(", "X", ")", ";", "return", "X", ";", "}", "</s>" ]	[ "createMCInstrInfo", "-", "Create", "a", "MCInstrInfo", "implementation", "." ]	[ "JVM", "JVM" ]	JVMMCTargetDesc	createMCInstrInfo	JVM	Virtual ISA	LLVM	16,288	25	1	[]
[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";", "if", "(", "L", "->", "getLoopDepth", "(", ")", ">", "1", ")", "UP", ".", "PartialThreshold", "=", "2", ";", "UP", ".", "PartialOptSizeThreshold", "=", "0", ";", "if", "(", "ST", "->", "getProcFamily", "(", ")", "==", "AArch64Subtarget", "::", "Falkor", "&&", "EnableFalkorHWPFUnrollFix", ")", "getFalkorUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";", "}", "</s>" ]	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "AArch64", "AArch64", "1", "2", "0", "AArch64" ]	AArch64TargetTransformInfo16	getUnrollingPreferences	AArch64	CPU	LLVM	16,289	77	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ",", "int", "libcall", ",", "int", "n_named_args", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ",", "machine_mode", "return_mode", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cumulative", ";", "", "cum", "=", "zero_cumulative", ";", "cum", "->", "words", "=", "0", ";", "cum", "->", "fregno", "=", "FP_ARG_MIN_REG", ";", "cum", "->", "vregno", "=", "ALTIVEC_ARG_MIN_REG", ";", "cum", "->", "prototype", "=", "(", "fntype", "&&", "prototype_p", "(", "fntype", ")", ")", ";", "cum", "->", "call_cookie", "=", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "libcall", ")", "?", "CALL_LIBCALL", ":", "CALL_NORMAL", ")", ";", "cum", "->", "sysv_gregno", "=", "GP_ARG_MIN_REG", ";", "cum", "->", "stdarg", "=", "stdarg_p", "(", "fntype", ")", ";", "cum", "->", "libcall", "=", "libcall", ";", "cum", "->", "nargs_prototype", "=", "0", ";", "if", "(", "incoming", "\|\|", "cum", "->", "prototype", ")", "cum", "->", "nargs_prototype", "=", "n_named_args", ";", "if", "(", "(", "!", "fntype", "&&", "rs6000_default_long_calls", ")", "\|\|", "(", "fntype", "&&", "lookup_attribute", "(", "\"longcall\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", "&&", "!", "lookup_attribute", "(", "\"shortcall\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", ")", "cum", "->", "call_cookie", "\|=", "CALL_LONG", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "\"\\ninit_cumulative_args:\"", ")", ";", "if", "(", "fntype", ")", "{", "tree", "ret_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fprintf", "(", "stderr", ",", "\" ret code = %s,\"", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "ret_type", ")", ")", ")", ";", "}", "if", "(", "cum", "->", "call_cookie", "&", "CALL_LONG", ")", "fprintf", "(", "stderr", ",", "\" longcall,\"", ")", ";", "fprintf", "(", "stderr", ",", "\" proto = %d, nargs = %d\\n\"", ",", "cum", "->", "prototype", ",", "cum", "->", "nargs_prototype", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "cum", "->", "escapes", "=", "call_ABI_of_interest", "(", "fndecl", ")", ";", "if", "(", "cum", "->", "escapes", ")", "{", "tree", "return_type", ";", "if", "(", "fntype", ")", "{", "return_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "return_mode", "=", "TYPE_MODE", "(", "return_type", ")", ";", "}", "else", "return_type", "=", "lang_hooks", ".", "types", ".", "type_for_mode", "(", "return_mode", ",", "0", ")", ";", "if", "(", "return_type", "!=", "NULL", ")", "{", "if", "(", "TREE_CODE", "(", "return_type", ")", "==", "RECORD_TYPE", "&&", "TYPE_TRANSPARENT_AGGR", "(", "return_type", ")", ")", "{", "return_type", "=", "TREE_TYPE", "(", "first_field", "(", "return_type", ")", ")", ";", "return_mode", "=", "TYPE_MODE", "(", "return_type", ")", ";", "}", "if", "(", "AGGREGATE_TYPE_P", "(", "return_type", ")", "&&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "return_type", ")", "<=", "8", ")", ")", "rs6000_returns_struct", "=", "true", ";", "}", "if", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "return_mode", ")", ")", "rs6000_passes_float", "=", "true", ";", "else", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "return_mode", ")", "\|\|", "SPE_VECTOR_MODE", "(", "return_mode", ")", ")", "rs6000_passes_vector", "=", "true", ";", "}", "}", "if", "(", "fntype", "&&", "!", "TARGET_ALTIVEC", "&&", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_VECTOR_MODE", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "fntype", ")", ")", ")", ")", "{", "error", "(", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use -maltivec\"", "\" to enable them\"", ")", ";", "}", "}", "</s>" ]	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE", "is", "0", "." ]	[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"", "\"\\ninit_cumulative_args:\"", "\" ret code = %s,\"", "\" longcall,\"", "\" proto = %d, nargs = %d\\n\"", "0", "8", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use -maltivec\"", "\" to enable them\"" ]	rs60005	init_cumulative_args	rs6000	CPU	GCC	16,290	428	1	[]
[ "<s>", "static", "inline", "int", "arm_arm_address_cost", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "c", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "c", "==", "PRE_INC", "\|\|", "c", "==", "PRE_DEC", "\|\|", "c", "==", "POST_INC", "\|\|", "c", "==", "POST_DEC", ")", "return", "0", ";", "if", "(", "c", "==", "MEM", "\|\|", "c", "==", "LABEL_REF", "\|\|", "c", "==", "SYMBOL_REF", ")", "return", "10", ";", "if", "(", "c", "==", "PLUS", ")", "{", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "2", ";", "if", "(", "ARITHMETIC_P", "(", "XEXP", "(", "x", ",", "0", ")", ")", "\|\|", "ARITHMETIC_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "3", ";", "return", "4", ";", "}", "return", "6", ";", "}", "</s>" ]	[ "All", "address", "computations", "that", "can", "be", "done", "are", "free", ",", "but", "rtx", "cost", "returns", "the", "same", "for", "practically", "all", "of", "them", ".", "So", "we", "weight", "the", "different", "types", "of", "address", "here", "in", "the", "order", "(", "most", "pref", "first", ")", ":", "PRE/POST_INC/DEC", ",", "SHIFT", "or", "NON-INT", "sum", ",", "INT", "sum", ",", "REG", ",", "MEM", "or", "LABEL", "." ]	[ "arm", "0", "10", "1", "2", "0", "1", "3", "4", "6" ]	arm	arm_arm_address_cost	arm	CPU	GCC	16,291	111	1	[]
[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCSymbolRefExpr", "", "Expr", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "MCFixupKind", "Kind", ";", "const", "MCSymbol", "", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "END_OF_TEXT_LABEL_NAME", ")", ")", ";", "if", "(", "&", "Expr", "->", "getSymbol", "(", ")", "==", "Sym", ")", "{", "Kind", "=", "(", "MCFixupKind", ")", "AMDGPU", "::", "fixup_si_end_of_text", ";", "}", "else", "{", "Kind", "=", "(", "MCFixupKind", ")", "AMDGPU", "::", "fixup_si_rodata", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "4", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "unsigned", "OpNo", "=", "0", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "RC", ".", "getSize", "(", ")", ")", ";", "if", "(", "Enc", "!=", "~", "0U", "&&", "(", "Enc", "!=", "255", "\|\|", "Desc", ".", "getSize", "(", ")", "==", "4", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "llvm_unreachable", "(", "\"Encoding of this operand type is not supported yet.\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AMDGPU", "SI", "AMDGPU::fixup_si_end_of_text", "AMDGPU::fixup_si_rodata", "4", "0", "0U", "255", "4", "\"Encoding of this operand type is not supported yet.\"", "0" ]	SIMCCodeEmitter1	getMachineOpValue	AMDGPU	GPU	LLVM	16,292	304	1	[]
[ "<s>", "static", "rtx", "move_to_acc", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")", "<", "2", ")", "return", "src", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "recog_data", ".", "operand_mode", "[", "opno", "]", ";", "return", "gen_and_emit_move", "(", "mode", "==", "QImode", "?", "A", ":", "AX", ",", "src", ",", "before", ",", "true", ")", ";", "}", "</s>" ]	[ "Copy", "SRC", "to", "accumulator", "(", "A", "or", "AX", ")", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "accumulator", "RTX", "." ]	[ "rl78", "2" ]	rl782	move_to_acc	rl78	MPU	GCC	16,293	78	1	[]
[ "<s>", "void", "MOSInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "MachineIRBuilder", "Builder", "(", "MBB", ",", "MI", ")", ";", "copyPhysRegImpl", "(", "Builder", ",", "DestReg", ",", "SrcReg", ")", ";", "}", "</s>" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "MOS", "MOS" ]	MOSInstrInfo	copyPhysReg	MOS	MPU	LLVM	16,294	48	1	[]
[ "<s>", "virtual", "bool", "useAA", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "SystemZ" ]	SystemZSubtarget31	useAA	SystemZ	CPU	LLVM	16,295	12	1	[]
[ "<s>", "void", "vax_notice_update_cc", "(", "rtx", "exp", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "CALL", ")", "CC_STATUS_INIT", ";", "else", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "exp", ")", ")", "!=", "ZERO_EXTRACT", "&&", "GET_CODE", "(", "SET_DEST", "(", "exp", ")", ")", "!=", "PC", ")", "{", "cc_status", ".", "flags", "=", "0", ";", "switch", "(", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", ")", "{", "case", "NEG", ":", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "exp", ")", ")", "==", "MODE_FLOAT", ")", "break", ";", "case", "AND", ":", "case", "IOR", ":", "case", "XOR", ":", "case", "NOT", ":", "case", "MEM", ":", "case", "REG", ":", "cc_status", ".", "flags", "=", "CC_NO_OVERFLOW", ";", "break", ";", "default", ":", "break", ";", "}", "cc_status", ".", "value1", "=", "SET_DEST", "(", "exp", ")", ";", "cc_status", ".", "value2", "=", "SET_SRC", "(", "exp", ")", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "exp", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", ")", "==", "CALL", ")", "CC_STATUS_INIT", ";", "else", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", ")", "!=", "PC", ")", "{", "cc_status", ".", "flags", "=", "0", ";", "cc_status", ".", "value1", "=", "SET_DEST", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", ";", "cc_status", ".", "value2", "=", "SET_SRC", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", ";", "}", "else", "CC_STATUS_INIT", ";", "}", "else", "CC_STATUS_INIT", ";", "if", "(", "cc_status", ".", "value1", "&&", "GET_CODE", "(", "cc_status", ".", "value1", ")", "==", "REG", "&&", "cc_status", ".", "value2", "&&", "reg_overlap_mentioned_p", "(", "cc_status", ".", "value1", ",", "cc_status", ".", "value2", ")", ")", "cc_status", ".", "value2", "=", "0", ";", "if", "(", "cc_status", ".", "value1", "&&", "GET_CODE", "(", "cc_status", ".", "value1", ")", "==", "MEM", "&&", "cc_status", ".", "value2", "&&", "GET_CODE", "(", "cc_status", ".", "value2", ")", "==", "MEM", ")", "cc_status", ".", "value2", "=", "0", ";", "}", "</s>" ]	[ "Worker", "function", "for", "NOTICE_UPDATE_CC", "." ]	[ "vax", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	vax3	vax_notice_update_cc	vax	CPU	GCC	16,296	328	1	[]
[ "<s>", "int", "mmix_reversible_cc_mode", "(", "machine_mode", "mode", ")", "{", "return", "mode", "!=", "CC_FPmode", ";", "}", "</s>" ]	[ "REVERSIBLE_CC_MODE", "." ]	[ "mmix" ]	mmix	mmix_reversible_cc_mode	mmix	CPU	GCC	16,297	13	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "BankSwizzle", ">", "&", "ValidSwizzle", ",", "bool", "isLastAluTrans", ")", "const", "{", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "IGSrcs", ";", "ValidSwizzle", ".", "clear", "(", ")", ";", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "R600", "::", "OpName", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "R600InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "4", ";", "i", "++", ")", "{", "TransBS", "=", "TransSwz", "[", "i", "]", ";", "if", "(", "!", "isConstCompatible", "(", "TransBS", ",", "TransOps", ",", "ConstCount", ")", ")", "continue", ";", "bool", "Result", "=", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "if", "(", "Result", ")", "{", "ValidSwizzle", ".", "push_back", "(", "TransBS", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", "already", "provided", "in", "the", "Instruction", "Group", "MIs", "that", "fits", "Read", "Port", "limitations", "in", "BS", "if", "available", "." ]	[ "AMDGPU", "R600", "0", "R600::OpName", "R600", "R600", "0", "4" ]	R600InstrInfo (2)1	fitsReadPortLimitations	AMDGPU	GPU	LLVM	16,298	306	1	[]
[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_PIC", "\|\|", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_GOT", "\|\|", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_GOTOFF", "\|\|", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_PLT", ")", ")", "return", "1", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "x", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "x", ")", ")", "-", "1", ";", "i", ">=", "0", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "register", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "1", ";", "j", ">=", "0", ";", "j", "--", ")", "if", "(", "!", "legitimate_pic_operand_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", "return", "0", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "!", "legitimate_pic_operand_p", "(", "XEXP", "(", "x", ",", "i", ")", ")", ")", "return", "0", ";", "}", "return", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]	[ "mn10300", "0", "1", "1", "1", "1", "1", "1", "0", "1", "0", "0", "0", "1" ]	mn103003	legitimate_pic_operand_p	mn10300	MPU	GCC	16,299	200	1	[]

[ "<s>", "tree", "rs6000_builtin_md_vectorized_function", "(", "tree", "fndecl", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "\"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n\"", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "fndecl", ")", ")", ",", "GET_MODE_NAME", "(", "TYPE_MODE", "(", "type_out", ")", ")", ",", "GET_MODE_NAME", "(", "TYPE_MODE", "(", "type_in", ")", ")", ")", ";", "if", "(", "TREE_CODE", "(", "type_out", ")", "!=", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type_in", ")", "!=", "VECTOR_TYPE", ")", "return", "NULL_TREE", ";", "out_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "out_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "enum", "rs6000_gen_builtins", "fn", "=", "(", "enum", "rs6000_gen_builtins", ")", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "switch", "(", "fn", ")", "{", "case", "RS6000_BIF_RSQRTF", ":", "if", "(", "VECTOR_UNIT_ALTIVEC_OR_VSX_P", "(", "V4SFmode", ")", "&&", "out_mode", "==", "SFmode", "&&", "out_n", "==", "4", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "4", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_VRSQRTFP", "]", ";", "break", ";", "case", "RS6000_BIF_RSQRT", ":", "if", "(", "VECTOR_UNIT_VSX_P", "(", "V2DFmode", ")", "&&", "out_mode", "==", "DFmode", "&&", "out_n", "==", "2", "&&", "in_mode", "==", "DFmode", "&&", "in_n", "==", "2", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_RSQRT_2DF", "]", ";", "break", ";", "case", "RS6000_BIF_RECIPF", ":", "if", "(", "VECTOR_UNIT_ALTIVEC_OR_VSX_P", "(", "V4SFmode", ")", "&&", "out_mode", "==", "SFmode", "&&", "out_n", "==", "4", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "4", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_VRECIPFP", "]", ";", "break", ";", "case", "RS6000_BIF_RECIP", ":", "if", "(", "VECTOR_UNIT_VSX_P", "(", "V2DFmode", ")", "&&", "out_mode", "==", "DFmode", "&&", "out_n", "==", "2", "&&", "in_mode", "==", "DFmode", "&&", "in_n", "==", "2", ")", "return", "rs6000_builtin_decls", "[", "RS6000_BIF_RECIP_V2DF", "]", ";", "break", ";", "default", ":", "break", ";", "}", "machine_mode", "in_vmode", "=", "TYPE_MODE", "(", "type_in", ")", ";", "machine_mode", "out_vmode", "=", "TYPE_MODE", "(", "type_out", ")", ";", "if", "(", "TARGET_POWER10", "&&", "in_vmode", "==", "out_vmode", "&&", "VECTOR_UNIT_ALTIVEC_OR_VSX_P", "(", "in_vmode", ")", ")", "{", "machine_mode", "exp_mode", "=", "DImode", ";", "machine_mode", "exp_vmode", "=", "V2DImode", ";", "enum", "rs6000_gen_builtins", "bif", ";", "switch", "(", "fn", ")", "{", "case", "RS6000_BIF_DIVWE", ":", "case", "RS6000_BIF_DIVWEU", ":", "exp_mode", "=", "SImode", ";", "exp_vmode", "=", "V4SImode", ";", "if", "(", "fn", "==", "RS6000_BIF_DIVWE", ")", "bif", "=", "RS6000_BIF_VDIVESW", ";", "else", "bif", "=", "RS6000_BIF_VDIVEUW", ";", "break", ";", "case", "RS6000_BIF_DIVDE", ":", "case", "RS6000_BIF_DIVDEU", ":", "if", "(", "fn", "==", "RS6000_BIF_DIVDE", ")", "bif", "=", "RS6000_BIF_VDIVESD", ";", "else", "bif", "=", "RS6000_BIF_VDIVEUD", ";", "break", ";", "case", "RS6000_BIF_CFUGED", ":", "bif", "=", "RS6000_BIF_VCFUGED", ";", "break", ";", "case", "RS6000_BIF_CNTLZDM", ":", "bif", "=", "RS6000_BIF_VCLZDM", ";", "break", ";", "case", "RS6000_BIF_CNTTZDM", ":", "bif", "=", "RS6000_BIF_VCTZDM", ";", "break", ";", "case", "RS6000_BIF_PDEPD", ":", "bif", "=", "RS6000_BIF_VPDEPD", ";", "break", ";", "case", "RS6000_BIF_PEXTD", ":", "bif", "=", "RS6000_BIF_VPEXTD", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "if", "(", "in_mode", "==", "exp_mode", "&&", "in_vmode", "==", "exp_vmode", ")", "return", "rs6000_builtin_decls", "[", "bif", "]", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.builtin_md_vectorized_function", "." ]

[ "rs6000", "\"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n\"", "4", "4", "2", "2", "4", "4", "2", "2" ]

rs6000-builtin

rs6000_builtin_md_vectorized_function

rs6000

CPU

GCC

16,200

445

1

[]

[ "<s>", "void", "LanaiAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "static_cast", "<", "unsigned", ">", "(", "Kind", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "7", ")", "/", "8", ";", "unsigned", "FullSize", "=", "4", ";", "uint64_t", "CurVal", "=", "0", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "(", "FullSize", "-", "1", "-", "i", ")", ";", "CurVal", "|=", "static_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "uint8_t", ">", "(", "Data", "[", "Offset", "+", "Idx", "]", ")", ")", "<<", "(", "i", "*", "8", ")", ";", "}", "uint64_t", "Mask", "=", "(", "static_cast", "<", "uint64_t", ">", "(", "-", "1", ")", ">>", "(", "64", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "(", "FullSize", "-", "1", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "=", "static_cast", "<", "uint8_t", ">", "(", "(", "CurVal", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "</s>" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Lanai", "Lanai", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

LanaiAsmBackend

applyFixup

Lanai

CPU

LLVM

16,201

237

1

[]

[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineFunctionInfo", ">", "(", ")", ";", "const", "auto", "&", "CSI", "=", "getNonLibcallCSI", "(", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", ";", "int", "MinCSFI", "=", "0", ";", "int", "MaxCSFI", "=", "-", "1", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "0", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "1", "]", ".", "getFrameIdx", "(", ")", ";", "}", "if", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "{", "FrameReg", "=", "RISCV", "::", "X2", ";", "if", "(", "FirstSPAdjustAmount", ")", "Offset", "+=", "FirstSPAdjustAmount", ";", "else", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "else", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "{", "if", "(", "hasBP", "(", "MF", ")", ")", "FrameReg", "=", "RISCVABI", "::", "getBPReg", "(", ")", ";", "else", "FrameReg", "=", "RISCV", "::", "X2", ";", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "0", ")", "Offset", "+=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "else", "{", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Offset", "+=", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "if", "(", "FI", ">=", "0", ")", "Offset", "-=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "else", "{", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "FI", "<", "0", ")", "Offset", "+=", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "}", "}", "return", "Offset", ";", "}", "</s>" ]

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]

RISCVFrameLowering1

getFrameIndexReference

RISCV

CPU

LLVM

16,202

321

1

[]

[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "*", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "*", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(", "type", ")", "{", "\\", "default", ":", "\\", "debug", "(", "\"Unhandled register type\"", ")", ";", "\\", "*", "valid", "=", "0", ";", "\\", "return", "0", ";", "\\", "case", "TYPE_Rv", ":", "\\", "return", "base", "+", "index", ";", "\\", "case", "TYPE_R8", ":", "\\", "index", "&=", "mask", ";", "\\", "if", "(", "index", ">", "0xf", ")", "\\", "*", "valid", "=", "0", ";", "\\", "if", "(", "insn", "->", "rexPrefix", "&&", "\\", "index", ">=", "4", "&&", "index", "<=", "7", ")", "{", "\\", "return", "prefix", "##", "_SPL", "+", "(", "index", "-", "4", ")", ";", "\\", "}", "else", "{", "\\", "return", "prefix", "##", "_AL", "+", "index", ";", "\\", "}", "\\", "case", "TYPE_R16", ":", "\\", "index", "&=", "mask", ";", "\\", "if", "(", "index", ">", "0xf", ")", "\\", "*", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_AX", "+", "index", ";", "\\", "case", "TYPE_R32", ":", "\\", "index", "&=", "mask", ";", "\\", "if", "(", "index", ">", "0xf", ")", "\\", "*", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_EAX", "+", "index", ";", "\\", "case", "TYPE_R64", ":", "\\", "index", "&=", "mask", ";", "\\", "if", "(", "index", ">", "0xf", ")", "\\", "*", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_RAX", "+", "index", ";", "\\", "case", "TYPE_ZMM", ":", "\\", "return", "prefix", "##", "_ZMM0", "+", "index", ";", "\\", "case", "TYPE_YMM", ":", "\\", "return", "prefix", "##", "_YMM0", "+", "index", ";", "\\", "case", "TYPE_XMM", ":", "\\", "return", "prefix", "##", "_XMM0", "+", "index", ";", "\\", "case", "TYPE_VK", ":", "\\", "index", "&=", "0xf", ";", "\\", "if", "(", "index", ">", "7", ")", "\\", "*", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_K0", "+", "index", ";", "\\", "case", "TYPE_MM64", ":", "\\", "return", "prefix", "##", "_MM0", "+", "(", "index", "&", "0x7", ")", ";", "\\", "case", "TYPE_SEGMENTREG", ":", "\\", "if", "(", "(", "index", "&", "7", ")", ">", "5", ")", "\\", "*", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_ES", "+", "(", "index", "&", "7", ")", ";", "\\", "case", "TYPE_DEBUGREG", ":", "\\", "return", "prefix", "##", "_DR0", "+", "index", ";", "\\", "case", "TYPE_CONTROLREG", ":", "\\", "return", "prefix", "##", "_CR0", "+", "index", ";", "\\", "case", "TYPE_BNDR", ":", "\\", "if", "(", "index", ">", "3", ")", "\\", "*", "valid", "=", "0", ";", "\\", "return", "prefix", "##", "_BND0", "+", "index", ";", "\\", "case", "TYPE_MVSIBX", ":", "\\", "return", "prefix", "##", "_XMM0", "+", "index", ";", "\\", "case", "TYPE_MVSIBY", ":", "\\", "return", "prefix", "##", "_YMM0", "+", "index", ";", "\\", "case", "TYPE_MVSIBZ", ":", "\\", "return", "prefix", "##", "_ZMM0", "+", "index", ";", "\\", "}", "\\", "}", "</s>" ]

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "X86", "1", "\"Unhandled register type\"", "0", "0", "0xf", "0", "4", "7", "4", "0xf", "0", "0xf", "0", "0xf", "0", "0xf", "7", "0", "0x7", "7", "5", "0", "7", "3", "0" ]

X86DisassemblerDecoder

name

X86

CPU

LLVM

16,203

423

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "Z80", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "Z80", "Z80::NumTargetFixupKinds" ]

Z80AsmBackend

getNumFixupKinds

Z80

MPU

LLVM

16,204

12

1

[]

[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ",", "bool", "testing_p", ")", "{", "machine_mode", "v2mode", ";", "rtx", "x", ";", "bool", "ok", ";", "if", "(", "vselect_insn", "==", "NULL_RTX", ")", "init_vselect_insn", "(", ")", ";", "if", "(", "!", "GET_MODE_2XWIDER_MODE", "(", "GET_MODE", "(", "op0", ")", ")", ".", "exists", "(", "&", "v2mode", ")", ")", "return", "false", ";", "x", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "vselect_insn", ")", ")", ",", "0", ")", ";", "PUT_MODE", "(", "x", ",", "v2mode", ")", ";", "XEXP", "(", "x", ",", "0", ")", "=", "op0", ";", "XEXP", "(", "x", ",", "1", ")", "=", "op1", ";", "ok", "=", "expand_vselect", "(", "target", ",", "x", ",", "perm", ",", "nelt", ",", "testing_p", ")", ";", "XEXP", "(", "x", ",", "0", ")", "=", "const0_rtx", ";", "XEXP", "(", "x", ",", "1", ")", "=", "const0_rtx", ";", "return", "ok", ";", "}", "</s>" ]

[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]

[ "i386", "0", "0", "1", "0", "1" ]

i386-expand

expand_vselect_vconcat

i386

CPU

GCC

16,205

142

1

[]

[ "<s>", "static", "rtx", "ix86_validate_address_register", "(", "rtx", "op", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "mode", "!=", "SImode", "&&", "mode", "!=", "DImode", ")", "return", "NULL_RTX", ";", "if", "(", "REG_P", "(", "op", ")", ")", "return", "op", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "{", "rtx", "reg", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "return", "NULL_RTX", ";", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "NULL_RTX", ";", "if", "(", "register_no_elim_operand", "(", "reg", ",", "mode", ")", ")", "return", "reg", ";", "}", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Determine", "if", "op", "is", "suitable", "RTX", "for", "an", "address", "register", ".", "Return", "naked", "register", "if", "a", "register", "or", "a", "register", "subreg", "is", "found", ",", "otherwise", "return", "NULL_RTX", "." ]

[ "i386" ]

i3864

ix86_validate_address_register

i386

CPU

GCC

16,206

105

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "getOffsetOpcodes", "(", "const", "StackOffset", "&", "Offset", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Ops", ")", "const", "{", "assert", "(", "Offset", ".", "getScalable", "(", ")", "%", "2", "==", "0", "&&", "\"Invalid frame offset\"", ")", ";", "DIExpression", "::", "appendOffset", "(", "Ops", ",", "Offset", ".", "getFixed", "(", ")", ")", ";", "unsigned", "VG", "=", "getDwarfRegNum", "(", "AArch64", "::", "VG", ",", "true", ")", ";", "int64_t", "VGSized", "=", "Offset", ".", "getScalable", "(", ")", "/", "2", ";", "if", "(", "VGSized", ">", "0", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "VGSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VG", ",", "0ULL", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_plus", ")", ";", "}", "else", "if", "(", "VGSized", "<", "0", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "-", "VGSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VG", ",", "0ULL", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_minus", ")", ";", "}", "}", "</s>" ]

[ "Gets", "the", "DWARF", "expression", "opcodes", "for", "Offset", "." ]

[ "AArch64", "AArch64", "2", "0", "\"Invalid frame offset\"", "AArch64::VG", "2", "0", "0ULL", "0", "0ULL" ]

AArch64RegisterInfo25

getOffsetOpcodes

AArch64

CPU

LLVM

16,207

187

1

[]

[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";", "if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";", "const", "Type", "*", "Ty", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "return", "IsInSmallSection", "(", "TM", ".", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "Ty", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Mips", "Mips" ]

MipsTargetObjectFile34

IsGlobalInSmallSection

Mips

CPU

LLVM

16,208

102

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvxl", ":", "case", "Intrinsic", "::", "ppc_altivec_lvebx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvehx", ":", "case", "Intrinsic", "::", "ppc_altivec_lvewx", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvd2x", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvd2x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvw4x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvl", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvll", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvp", ":", "{", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "0", ")", ";", "Info", ".", "ReadMem", "=", "true", ";", "Info", ".", "WriteMem", "=", "false", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "ppc_altivec_stvx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvxl", ":", "case", "Intrinsic", "::", "ppc_altivec_stvebx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvehx", ":", "case", "Intrinsic", "::", "ppc_altivec_stvewx", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvd2x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvw4x_be", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvl", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvll", ":", "case", "Intrinsic", "::", "ppc_vsx_stxvp", ":", "{", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "1", ")", ";", "Info", ".", "ReadMem", "=", "false", ";", "Info", ".", "WriteMem", "=", "true", ";", "return", "true", ";", "}", "default", ":", "break", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "PowerPC", "PPC", "Intrinsic::ppc_altivec_lvx", "Intrinsic::ppc_altivec_lvxl", "Intrinsic::ppc_altivec_lvebx", "Intrinsic::ppc_altivec_lvehx", "Intrinsic::ppc_altivec_lvewx", "Intrinsic::ppc_vsx_lxvd2x", "Intrinsic::ppc_vsx_lxvw4x", "Intrinsic::ppc_vsx_lxvd2x_be", "Intrinsic::ppc_vsx_lxvw4x_be", "Intrinsic::ppc_vsx_lxvl", "Intrinsic::ppc_vsx_lxvll", "Intrinsic::ppc_vsx_lxvp", "0", "Intrinsic::ppc_altivec_stvx", "Intrinsic::ppc_altivec_stvxl", "Intrinsic::ppc_altivec_stvebx", "Intrinsic::ppc_altivec_stvehx", "Intrinsic::ppc_altivec_stvewx", "Intrinsic::ppc_vsx_stxvd2x", "Intrinsic::ppc_vsx_stxvw4x", "Intrinsic::ppc_vsx_stxvd2x_be", "Intrinsic::ppc_vsx_stxvw4x_be", "Intrinsic::ppc_vsx_stxvl", "Intrinsic::ppc_vsx_stxvll", "Intrinsic::ppc_vsx_stxvp", "1" ]

PPCTargetTransformInfo1

getTgtMemIntrinsic

PowerPC

CPU

LLVM

16,209

208

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "FIXUPBW_DESC", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86" ]

X86FixupBWInsts

getPassName

X86

CPU

LLVM

16,210

11

1

[]

[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "HALF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ONE_INT", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "NEG_HALF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "NEG_ONE", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PV_X", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ALU_LITERAL_X", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PREDICATE_BIT", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_OFF", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_ZERO", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "PRED_SEL_ONE", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "AMDGPU", "::", "R600_CReg32RegClass", ".", "begin", "(", ")", ",", "E", "=", "AMDGPU", "::", "R600_CReg32RegClass", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "MFI", "->", "ReservedRegs", ".", "begin", "(", ")", ",", "E", "=", "MFI", "->", "ReservedRegs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "R600" ]

R600RegisterInfo11

getReservedRegs

R600

GPU

LLVM

16,211

235

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled encodeInstruction length!\"", ")", ";", "case", "2", ":", "{", "uint16_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "support", "::", "endian", "::", "Writer", "<", "support", "::", "little", ">", "(", "OS", ")", ".", "write", "<", "uint16_t", ">", "(", "Bits", ")", ";", "break", ";", "}", "case", "4", ":", "{", "uint32_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "support", "::", "endian", "::", "Writer", "<", "support", "::", "little", ">", "(", "OS", ")", ".", "write", "(", "Bits", ")", ";", "break", ";", "}", "}", "++", "MCNumEmitted", ";", "}", "</s>" ]

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]

RISCVMCCodeEmitter22

encodeInstruction

RISCV

CPU

LLVM

16,212

149

1

[]

[ "<s>", "static", "rtx", "nios2_expand_builtin_insn", "(", "const", "struct", "nios2_builtin_desc", "*", "d", ",", "int", "n", ",", "struct", "expand_operand", "*", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "maybe_expand_insn", "(", "d", "->", "icode", ",", "n", ",", "ops", ")", ")", "return", "has_target_p", "?", "ops", "[", "0", "]", ".", "value", ":", "const0_rtx", ";", "else", "{", "error", "(", "\"invalid argument to built-in function %s\"", ",", "d", "->", "name", ")", ";", "return", "has_target_p", "?", "gen_reg_rtx", "(", "ops", "[", "0", "]", ".", "mode", ")", ":", "const0_rtx", ";", "}", "}", "</s>" ]

[ "Low-level", "built-in", "expand", "routine", "." ]

[ "nios2", "0", "\"invalid argument to built-in function %s\"", "0" ]

nios2

nios2_expand_builtin_insn

nios2

MPU

GCC

16,213

75

1

[]

[ "<s>", "bool", "PatmosFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Patmos", "Patmos" ]

PatmosFrameLowering

hasFP

Patmos

VLIW

LLVM

16,214

74

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "AArch64" ]

AArch64TargetMachine

getDataLayout

AArch64

CPU

LLVM

16,215

19

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "ARMGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "ARMProcClass", "(", "None", ")", ",", "stackAlignment", "(", "4", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "ARM_ABI_UNKNOWN", ")", "{", "initializeEnvironment", "(", ")", ";", "resetSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "}", "</s>" ]

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]

ARMSubtarget28

ARMSubtarget

ARM

CPU

LLVM

16,216

87

1

[]

[ "<s>", "static", "bool", "ix86_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", "prev_opt", ";", "struct", "cl_target_option", "*", "cur_opt", ";", "HOST_WIDE_INT", "prev_isa", ";", "HOST_WIDE_INT", "cur_isa", ";", "HOST_WIDE_INT", "diff_isa", ";", "HOST_WIDE_INT", "prev_isa2", ";", "HOST_WIDE_INT", "cur_isa2", ";", "HOST_WIDE_INT", "diff_isa2", ";", "enum", "processor_type", "prev_arch", ";", "enum", "processor_type", "prev_tune", ";", "enum", "processor_type", "cur_arch", ";", "enum", "processor_type", "cur_tune", ";", "if", "(", "!", "args", ")", "{", "cur_tree", "=", "(", "pop_target", "?", "pop_target", ":", "target_option_default_node", ")", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "cur_tree", "=", "ix86_valid_target_attribute_tree", "(", "NULL_TREE", ",", "args", ",", "&", "global_options", ",", "&", "global_options_set", ",", "0", ")", ";", "if", "(", "!", "cur_tree", "||", "cur_tree", "==", "error_mark_node", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ")", ";", "return", "false", ";", "}", "}", "target_option_current_node", "=", "cur_tree", ";", "ix86_reset_previous_fndecl", "(", ")", ";", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "prev_isa", "=", "prev_opt", "->", "x_ix86_isa_flags", ";", "cur_isa", "=", "cur_opt", "->", "x_ix86_isa_flags", ";", "diff_isa", "=", "(", "prev_isa", "^", "cur_isa", ")", ";", "prev_isa2", "=", "prev_opt", "->", "x_ix86_isa_flags2", ";", "cur_isa2", "=", "cur_opt", "->", "x_ix86_isa_flags2", ";", "diff_isa2", "=", "(", "prev_isa2", "^", "cur_isa2", ")", ";", "prev_arch", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "arch", ";", "prev_tune", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "tune", ";", "cur_arch", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "arch", ";", "cur_tune", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "tune", ";", "if", "(", "cur_arch", "==", "prev_arch", ")", "cur_arch", "=", "prev_arch", "=", "PROCESSOR_max", ";", "if", "(", "cur_tune", "==", "prev_tune", ")", "cur_tune", "=", "prev_tune", "=", "PROCESSOR_max", ";", "cpp_force_token_locations", "(", "parse_in", ",", "BUILTINS_LOCATION", ")", ";", "ix86_target_macros_internal", "(", "prev_isa", "&", "diff_isa", ",", "prev_isa2", "&", "diff_isa2", ",", "prev_arch", ",", "prev_tune", ",", "(", "enum", "fpmath_unit", ")", "prev_opt", "->", "x_ix86_fpmath", ",", "cpp_undef", ")", ";", "cpp_stop_forcing_token_locations", "(", "parse_in", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "0", ";", "cpp_force_token_locations", "(", "parse_in", ",", "BUILTINS_LOCATION", ")", ";", "ix86_target_macros_internal", "(", "cur_isa", "&", "diff_isa", ",", "cur_isa2", "&", "diff_isa2", ",", "cur_arch", ",", "cur_tune", ",", "(", "enum", "fpmath_unit", ")", "cur_opt", "->", "x_ix86_fpmath", ",", "cpp_define", ")", ";", "cpp_stop_forcing_token_locations", "(", "parse_in", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "return", "true", ";", "}", "</s>" ]

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", "used", "to", "reset", "the", "options", "." ]

[ "i386", "0", "0" ]

i386-c

ix86_pragma_target_parse

i386

CPU

GCC

16,217

382

1

[]

[ "<s>", "SDValue", "CSKYTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "CSKYLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "CSKYLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForReturn", "(", "CallConv", ",", "IsVarArg", ")", ")", ";", "SDValue", "Glue", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "RetOps", "(", "1", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSKYLocs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "CSKYLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "bool", "IsF64OnCSKY", "=", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", "&&", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", ";", "if", "(", "IsF64OnCSKY", ")", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Expected return via registers\"", ")", ";", "SDValue", "Split64", "=", "DAG", ".", "getNode", "(", "CSKYISD", "::", "BITCAST_TO_LOHI", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Val", ")", ";", "SDValue", "Lo", "=", "Split64", ".", "getValue", "(", "0", ")", ";", "SDValue", "Hi", "=", "Split64", ".", "getValue", "(", "1", ")", ";", "Register", "RegLo", "=", "VA", ".", "getLocReg", "(", ")", ";", "assert", "(", "RegLo", "<", "CSKY", "::", "R31", "&&", "\"Invalid register pair\"", ")", ";", "Register", "RegHi", "=", "RegLo", "+", "1", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegLo", ",", "Lo", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegLo", ",", "MVT", "::", "i32", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegHi", ",", "Hi", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegHi", ",", "MVT", "::", "i32", ")", ")", ";", "}", "else", "{", "Val", "=", "convertValVTToLocVT", "(", "DAG", ",", "Val", ",", "VA", ",", "DL", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "}", "RetOps", "[", "0", "]", "=", "Chain", ";", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "{", "RetOps", ".", "push_back", "(", "Glue", ")", ";", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "return", "DAG", ".", "getNode", "(", "CSKYISD", "::", "NIR", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "return", "DAG", ".", "getNode", "(", "CSKYISD", "::", "RET", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "CSKY", "CSKY", "ISD::OutputArg", "16", "CSKY", "CSKY", "4", "1", "0", "CSKY", "CSKY", "\"Can only return in registers!\"", "CSKY", "MVT::i32", "MVT::f64", "CSKY", "\"Expected return via registers\"", "CSKYISD::BITCAST_TO_LOHI", "MVT::i32", "MVT::i32", "0", "1", "CSKY::R31", "\"Invalid register pair\"", "1", "1", "MVT::i32", "1", "MVT::i32", "1", "0", "\"interrupt\"", "CSKYISD::NIR", "MVT::Other", "CSKYISD::RET", "MVT::Other" ]

CSKYISelLowering

LowerReturn

CSKY

CPU

LLVM

16,218

504

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "0", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "ARMMaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "ARMMaterializeGV", "(", "GV", ",", "VT", ")", ";", "else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "ARMMaterializeInt", "(", "C", ",", "VT", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "ARM", "ARM", "0", "ARM", "ARM", "ARM", "0" ]

ARMFastISel17

fastMaterializeConstant

ARM

CPU

LLVM

16,219

118

1

[]

[ "<s>", "void", "addUse", "(", "long", "pos", ")", "{", "uses", ".", "set", "(", "pos", ")", ";", "}", "</s>" ]

[ "Add", "a", "virtual", "register", "use", "operand", "." ]

[ "Patmos" ]

RAInfo

addUse

Patmos

VLIW

LLVM

16,220

15

1

[]

[ "<s>", "void", "RV16KFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RV16KRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "StackAlign", "=", "RI", "->", "needsStackRealignment", "(", "MF", ")", "?", "MFI", ".", "getMaxAlignment", "(", ")", ":", "getStackAlignment", "(", ")", ";", "FrameSize", "=", "alignTo", "(", "FrameSize", ",", "StackAlign", ")", ";", "MFI", ".", "setStackSize", "(", "FrameSize", ")", ";", "}", "</s>" ]

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "RV16K", "RV16K", "RV16K" ]

RV16KFrameLowering

determineFrameLayout

RV16K

Virtual ISA

LLVM

16,221

78

1

[]

[ "<s>", "bool", "shouldTrackPressure", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "PostRA", "scheduling", "does", "not", "track", "pressure", "." ]

[ "SystemZ" ]

SystemZMachineScheduler

shouldTrackPressure

SystemZ

CPU

LLVM

16,222

11

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "4", "]", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "0", ")", "PFIndexes", "[", "i", "]", "=", "8", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "0", "]", "*", "9", "*", "9", "*", "9", "+", "PFIndexes", "[", "1", "]", "*", "9", "*", "9", "+", "PFIndexes", "[", "2", "]", "*", "9", "+", "PFIndexes", "[", "3", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "30", ")", ";", "if", "(", "Cost", "<=", "4", ")", "return", "true", ";", "}", "bool", "DummyBool", ";", "int", "DummyInt", ";", "unsigned", "DummyUnsigned", ";", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "0", "]", ",", "VT", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "64", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "32", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "16", ")", "||", "isEXTMask", "(", "M", ",", "VT", ",", "DummyBool", ",", "DummyUnsigned", ")", "||", "isTRNMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isUZPMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isZIPMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isINSMask", "(", "M", ",", "VT", ".", "getVectorNumElements", "(", ")", ",", "DummyBool", ",", "DummyInt", ")", "||", "isConcatMask", "(", "M", ",", "VT", ",", "VT", ".", "getSizeInBits", "(", ")", "==", "128", ")", ")", ";", "}", "</s>" ]

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "AArch64", "AArch64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]

AArch64ISelLowering (2)2

isShuffleMaskLegal

AArch64

CPU

LLVM

16,223

310

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", "(", "Opc", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "getMatchingCondBranchOpcode", "(", "Opc", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Pred", "[", "1", "]", ".", "getReg", "(", ")", ",", "false", ")", ")", ";", "return", "true", ";", "}", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "1", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", "->", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setImm", "(", "Pred", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "PIdx", "+", "1", ")", ".", "setReg", "(", "Pred", "[", "1", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]

ARMBaseInstrInfo (2)4

PredicateInstruction

ARM

CPU

LLVM

16,224

164

1

[]

[ "<s>", "void", "MOSMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "assert", "(", "Size", ">", "0", "&&", "\"Instruction size cannot be zero\"", ")", ";", "uint64_t", "BinaryOpCode", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "emitInstruction", "(", "BinaryOpCode", ",", "Size", ",", "STI", ",", "OS", ")", ";", "}", "</s>" ]

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "MOS", "MOS", "0", "\"Instruction size cannot be zero\"" ]

MOSMCCodeEmitter

encodeInstruction

MOS

MPU

LLVM

16,225

100

1

[]

[ "<s>", "bool", "TPCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "TPC", "TPC" ]

TPCAsmBackend

mayNeedRelaxation

TPC

Virtual ISA

LLVM

16,226

21

1

[]

[ "<s>", "bool", "contains", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "override", "{", "return", "Unit", "->", "contains", "(", "MBB", ")", ";", "}", "</s>" ]

[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]

[ "WebAssembly" ]

WebAssemblySortRegion

contains

WebAssembly

Virtual ISA

LLVM

16,227

20

1

[]

[ "<s>", "MVT", "::", "SimpleValueType", "X86TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "X86", "MVT::SimpleValueType", "X86", "MVT::i8" ]

X86ISelLowering144

getSetCCResultType

X86

CPU

LLVM

16,228

18

1

[]

[ "<s>", "static", "void", "print_multi_reg", "(", "FILE", "*", "stream", ",", "const", "char", "*", "instr", ",", "unsigned", "reg", ",", "unsigned", "long", "mask", ")", "{", "unsigned", "i", ";", "bool", "not_first", "=", "FALSE", ";", "fputc", "(", "'\\t'", ",", "stream", ")", ";", "asm_fprintf", "(", "stream", ",", "instr", ",", "reg", ")", ";", "fputs", "(", "\", {\"", ",", "stream", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "mask", "&", "(", "1", "<<", "i", ")", ")", "{", "if", "(", "not_first", ")", "fprintf", "(", "stream", ",", "\", \"", ")", ";", "asm_fprintf", "(", "stream", ",", "\"%r\"", ",", "i", ")", ";", "not_first", "=", "TRUE", ";", "}", "fprintf", "(", "stream", ",", "\"}\\n\"", ")", ";", "}", "</s>" ]

[ "Output", "the", "operands", "of", "a", "LDM/STM", "instruction", "to", "STREAM", ".", "MASK", "is", "the", "ARM", "register", "set", "mask", "of", "which", "only", "bits", "0-15", "are", "important", ".", "REG", "is", "the", "base", "register", ",", "either", "the", "frame", "pointer", "or", "the", "stack", "pointer", ",", "INSTR", "is", "the", "possibly", "suffixed", "load", "or", "store", "instruction", "." ]

[ "arm", "\", {\"", "0", "1", "\", \"", "\"%r\"", "\"}\\n\"" ]

arm3

print_multi_reg

arm

CPU

GCC

16,229

109

1

[]

[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "*", "MCA", ".", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", ";", "MCSection", "&", "TextSection", "=", "*", "OFI", ".", "getTextSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "TextSection", ")", ";", "MCSection", "&", "DataSection", "=", "*", "OFI", ".", "getDataSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "DataSection", ")", ";", "MCSection", "&", "BSSSection", "=", "*", "OFI", ".", "getBSSSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "BSSSection", ")", ";", "TextSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "16u", ",", "TextSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "DataSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "16u", ",", "DataSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "BSSSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "16u", ",", "BSSSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "if", "(", "RoundSectionSizes", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "for", "(", "MCSection", "&", "S", ":", "MCA", ")", "{", "MCSectionELF", "&", "Section", "=", "static_cast", "<", "MCSectionELF", "&", ">", "(", "S", ")", ";", "unsigned", "Alignment", "=", "Section", ".", "getAlignment", "(", ")", ";", "if", "(", "Alignment", ")", "{", "OS", ".", "SwitchSection", "(", "&", "Section", ")", ";", "if", "(", "Section", ".", "UseCodeAlign", "(", ")", ")", "OS", ".", "emitCodeAlignment", "(", "Alignment", ",", "Alignment", ")", ";", "else", "OS", ".", "emitValueToAlignment", "(", "Alignment", ",", "0", ",", "1", ",", "Alignment", ")", ";", "}", "}", "}", "const", "FeatureBitset", "&", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "if", "(", "getABI", "(", ")", ".", "IsO32", "(", ")", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ABI_O32", ";", "else", "if", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ABI2", ";", "if", "(", "Features", "[", "Mips", "::", "FeatureGP64Bit", "]", ")", "{", "if", "(", "getABI", "(", ")", ".", "IsO32", "(", ")", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_32BITMODE", ";", "}", "else", "if", "(", "Features", "[", "Mips", "::", "FeatureMips64r2", "]", "||", "Features", "[", "Mips", "::", "FeatureMips64", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_32BITMODE", ";", "if", "(", "!", "Features", "[", "Mips", "::", "FeatureNoABICalls", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_CPIC", ";", "if", "(", "Pic", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_PIC", "|", "ELF", "::", "EF_MIPS_CPIC", ";", "MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";", "MipsELFStreamer", "&", "MEF", "=", "static_cast", "<", "MipsELFStreamer", "&", ">", "(", "Streamer", ")", ";", "MEF", ".", "EmitMipsOptionRecords", "(", ")", ";", "emitMipsAbiFlags", "(", ")", ";", "}", "</s>" ]

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "Mips", "Mips", "16u", "16u", "16u", "0", "1", "Mips::FeatureGP64Bit", "Mips::FeatureMips64r2", "Mips::FeatureMips64", "Mips::FeatureNoABICalls", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetStreamer13

finish

Mips

CPU

LLVM

16,230

407

1

[]

[ "<s>", "static", "int", "m32r_issue_rate", "(", "void", ")", "{", "return", "(", "(", "TARGET_LOW_ISSUE_RATE", ")", "?", "1", ":", "2", ")", ";", "}", "</s>" ]

[ "Indicate", "how", "many", "instructions", "can", "be", "issued", "at", "the", "same", "time", ".", "This", "is", "sort", "of", "a", "lie", ".", "The", "m32r", "can", "issue", "only", "1", "long", "insn", "at", "once", ",", "but", "it", "can", "issue", "2", "short", "insns", ".", "The", "default", "therefore", "is", "set", "at", "2", ",", "but", "this", "can", "be", "overridden", "by", "the", "command", "line", "option", "-missue-rate=1" ]

[ "m32r", "1", "2" ]

m32r

m32r_issue_rate

m32r

MPU

GCC

16,231

19

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMakeTailCallConditional", "(", "BranchCond", ",", "TailCall", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "assert", "(", "0", "&&", "\"Can't find the branch to replace!\"", ")", ";", "X86", "::", "CondCode", "CC", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "assert", "(", "BranchCond", ".", "size", "(", ")", "==", "1", ")", ";", "if", "(", "CC", "!=", "BranchCond", "[", "0", "]", ".", "getImm", "(", ")", ")", "continue", ";", "break", ";", "}", "unsigned", "Opc", "=", "TailCall", ".", "getOpcode", "(", ")", "==", "X86", "::", "TCRETURNdi", "?", "X86", "::", "TCRETURNdicc", ":", "X86", "::", "TCRETURNdi64cc", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opc", ")", ")", ";", "MIB", "->", "addOperand", "(", "TailCall", ".", "getOperand", "(", "0", ")", ")", ";", "MIB", ".", "addImm", "(", "0", ")", ";", "MIB", "->", "addOperand", "(", "BranchCond", "[", "0", "]", ")", ";", "MIB", ".", "copyImplicitOps", "(", "TailCall", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "</s>" ]

[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]

[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0" ]

X86InstrInfo50

replaceBranchWithTailCall

X86

CPU

LLVM

16,232

213

1

[]

[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "useNeonVector", "(", "DataTy", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "auto", "*", "VT", "=", "cast", "<", "VectorType", ">", "(", "DataTy", ")", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DataTy", ")", ";", "if", "(", "!", "LT", ".", "first", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";", "if", "(", "cast", "<", "VectorType", ">", "(", "DataTy", ")", "->", "getElementCount", "(", ")", "==", "ElementCount", "::", "getScalable", "(", "1", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";", "ElementCount", "LegalVF", "=", "LT", ".", "second", ".", "getVectorElementCount", "(", ")", ";", "InstructionCost", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VT", "->", "getElementType", "(", ")", ",", "Alignment", ",", "0", ",", "CostKind", ",", "I", ")", ";", "return", "LT", ".", "first", "*", "MemOpCost", "*", "getMaxNumElements", "(", "LegalVF", ")", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "AArch64", "AArch64", "1", "0" ]

AArch64TargetTransformInfo

getGatherScatterOpCost

AArch64

CPU

LLVM

16,233

177

1

[]

[ "<s>", "void", "altivec_expand_stvx_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "store", "=", "gen_rtx_SET", "(", "op0", ",", "tmp", ")", ";", "rtx", "stvx", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ",", "unspec", ")", ";", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "2", ",", "store", ",", "stvx", ")", ")", ";", "rtx", "sel", "=", "swap_selector_for_mode", "(", "mode", ")", ";", "rtx", "vperm", ";", "gcc_assert", "(", "REG_P", "(", "op1", ")", ")", ";", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "3", ",", "op1", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "par", ")", ";", "}", "</s>" ]

[ "Generate", "code", "for", "a", "``", "stvx", "''", "or", "``", "stvxl", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]

[ "powerpcspe", "1", "2", "3" ]

powerpcspe

altivec_expand_stvx_be

powerpcspe

CPU

GCC

16,234

123

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"GCN RegBank Reassign\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"GCN RegBank Reassign\"" ]

GCNRegBankReassign

getPassName

AMDGPU

GPU

LLVM

16,235

11

1

[]

[ "<s>", "void", "M680x0InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "\"%\"", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "M680x0", "M680x0", "\"%\"" ]

M680x0InstPrinter

printRegName

M680x0

MPU

LLVM

16,236

27

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "ARM" ]

ARMAsmParser (2)1

getStartLoc

ARM

CPU

LLVM

16,237

10

1

[]

[ "<s>", "unsigned", "X86TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "0", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "Vector", "&&", "ST", "->", "hasAVX512", "(", ")", ")", "return", "32", ";", "return", "16", ";", "}", "return", "8", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "X86", "X86", "0", "32", "16", "8" ]

X86TargetTransformInfo (2)

getNumberOfRegisters

X86

CPU

LLVM

16,238

53

1

[]

[ "<s>", "static", "void", "vr4130_avoid_branch_rt_conflict", "(", "rtx", "insn", ")", "{", "rtx", "first", ",", "second", ";", "first", "=", "SEQ_BEGIN", "(", "insn", ")", ";", "second", "=", "SEQ_END", "(", "insn", ")", ";", "if", "(", "JUMP_P", "(", "first", ")", "&&", "NONJUMP_INSN_P", "(", "second", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "first", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "PATTERN", "(", "first", ")", ")", ")", "==", "PC", "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", "first", ")", ")", ")", "==", "IF_THEN_ELSE", ")", "{", "rtx", "cond", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "first", ")", ")", ",", "0", ")", ";", "if", "(", "(", "GET_CODE", "(", "cond", ")", "==", "EQ", "||", "GET_CODE", "(", "cond", ")", "==", "NE", ")", "&&", "REG_P", "(", "XEXP", "(", "cond", ",", "0", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "cond", ",", "1", ")", ")", "&&", "reg_referenced_p", "(", "XEXP", "(", "cond", ",", "1", ")", ",", "PATTERN", "(", "second", ")", ")", "&&", "!", "reg_referenced_p", "(", "XEXP", "(", "cond", ",", "0", ")", ",", "PATTERN", "(", "second", ")", ")", ")", "{", "rtx", "tmp", "=", "XEXP", "(", "cond", ",", "0", ")", ";", "XEXP", "(", "cond", ",", "0", ")", "=", "XEXP", "(", "cond", ",", "1", ")", ";", "XEXP", "(", "cond", ",", "1", ")", "=", "tmp", ";", "}", "}", "}", "</s>" ]

[ "The", "VR4130", "pipeline", "issues", "aligned", "pairs", "of", "instructions", "together", ",", "but", "it", "stalls", "the", "second", "instruction", "if", "it", "depends", "on", "the", "first", ".", "In", "order", "to", "cut", "down", "the", "amount", "of", "logic", "required", ",", "this", "dependence", "check", "is", "not", "based", "on", "a", "full", "instruction", "decode", ".", "Instead", ",", "any", "non-SPECIAL", "instruction", "is", "assumed", "to", "modify", "the", "register", "specified", "by", "bits", "20-16", "(", "which", "is", "usually", "the", "``", "rt", "''", "field", ")", ".", "In", "beq", ",", "beql", ",", "bne", "and", "bnel", "instructions", ",", "the", "rt", "field", "is", "actually", "an", "input", ",", "so", "we", "can", "end", "up", "with", "a", "false", "dependence", "between", "the", "branch", "and", "its", "delay", "slot", ".", "If", "this", "situation", "occurs", "in", "instruction", "INSN", ",", "try", "to", "avoid", "it", "by", "swapping", "rs", "and", "rt", "." ]

[ "mips", "0", "0", "1", "1", "0", "0", "0", "1", "1" ]

mips3

vr4130_avoid_branch_rt_conflict

mips

CPU

GCC

16,239

198

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "VE" ]

VEAsmParser (2)

getStartLoc

VE

CPU

LLVM

16,240

11

1

[]

[ "<s>", "static", "void", "emit_store_conditional", "(", "enum", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", "(", "mode", "==", "SImode", ")", "fn", "=", "gen_store_conditional_si", ";", "else", "if", "(", "mode", "==", "DImode", ")", "fn", "=", "gen_store_conditional_di", ";", "if", "(", "PPC405_ERRATUM77", ")", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";", "emit_insn", "(", "fn", "(", "res", ",", "mem", ",", "val", ")", ")", ";", "}", "</s>" ]

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]

[ "rs6000" ]

rs60003

emit_store_conditional

rs6000

CPU

GCC

16,241

78

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", "=", "EmitAnyX86InstComments", "(", "MI", ",", "*", "CommentStream", ",", "MII", ")", ";", "printInstFlags", "(", "MI", ",", "OS", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "CALLpcrel32", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", ")", ")", "{", "OS", "<<", "\"\\tcallq\\t\"", ";", "printPCRelImm", "(", "MI", ",", "0", ",", "OS", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "DATA16_PREFIX", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", ")", "{", "OS", "<<", "\"\\tdata32\"", ";", "}", "else", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "OS", ")", ")", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]

X86ATTInstPrinter1

printInst

X86

CPU

LLVM

16,242

142

1

[]

[ "<s>", "int", "fp_high_losum_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", "return", "!", "SPARC_SIMM13_P", "(", "i", ")", "&&", "!", "SPARC_SETHI_P", "(", "i", ")", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "constant", "which", "can", "be", "loaded", "into", "an", "integer", "register", "using", "a", "high/losum", "instruction", "sequence", "." ]

[ "sparc", "0" ]

sparc

fp_high_losum_p

sparc

CPU

GCC

16,243

49

1

[]

[ "<s>", "bool", "CJGFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]

[ "CJG", "CJG" ]

CJGFrameLowering

hasReservedCallFrame

CJG

CPU

LLVM

16,244

25

1

[]

[ "<s>", "int", "arith_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "op", ")", ")", "return", "1", ";", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "OP", "is", "a", "register", ",", "or", "is", "a", "CONST_INT", "that", "can", "fit", "in", "a", "signed", "13", "bit", "immediate", "field", ".", "This", "is", "an", "acceptable", "SImode", "operand", "for", "most", "3", "address", "instructions", "." ]

[ "mt", "1" ]

mt

arith_operand

mt

CPU

GCC

16,245

37

1

[]

[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "case", "TargetOpcode", "::", "G_SITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "false", ")", ";", "default", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "\"expected switch to return\"", ")", ";", "}", "</s>" ]

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "\"expected switch to return\"" ]

AMDGPULegalizerInfo15

legalizeCustom

AMDGPU

GPU

LLVM

16,246

138

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to custom lower this!\"", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MEMBARRIER", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BIT_CONVERT", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VSETCC", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "ARM", "ARM", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::VASTART", "ISD::MEMBARRIER", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::FCOPYSIGN", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GLOBAL_OFFSET_TABLE", "ISD::EH_SJLJ_SETJMP", "ISD::EH_SJLJ_LONGJMP", "ISD::INTRINSIC_WO_CHAIN", "ISD::BIT_CONVERT", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::SHL_PARTS", "ISD::SRL_PARTS", "ISD::SRA_PARTS", "ISD::CTTZ", "ISD::VSETCC", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "ISD::CONCAT_VECTORS", "ISD::FLT_ROUNDS_", "ISD::MUL" ]

ARMISelLowering54

LowerOperation

ARM

CPU

LLVM

16,247

500

1

[]

[ "<s>", "bool", "TVMLoopPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"runnning TVMLoopPrepare on \"", "<<", "F", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "const", "LoopInfo", "&", "LI", "=", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "DenseMap", "<", "Loop", "*", ",", "bool", ">", "LoopsProcessed", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "Loop", "*", "L", "=", "LI", ".", "getLoopFor", "(", "&", "BB", ")", ";", "if", "(", "!", "L", "||", "LoopsProcessed", "[", "L", "]", ")", "continue", ";", "LoopsProcessed", "[", "L", "]", "=", "true", ";", "BasicBlock", "*", "Predecessor", "=", "L", "->", "getLoopPredecessor", "(", ")", ";", "assert", "(", "Predecessor", "&&", "\"Unexpected shape of a loop\"", ")", ";", "Instruction", "*", "Term", "=", "Predecessor", "->", "getTerminator", "(", ")", ";", "if", "(", "auto", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "Term", ")", ")", "Changed", "|=", "canonicalizeTerminator", "(", "Br", ",", "*", "L", ")", ";", "BasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "assert", "(", "Latch", ")", ";", "Term", "=", "Latch", "->", "getTerminator", "(", ")", ";", "if", "(", "auto", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "Term", ")", ")", "Changed", "|=", "canonicalizeTerminator", "(", "Br", ",", "*", "L", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "TVM", "TVM", "\"runnning TVMLoopPrepare on \"", "\"\\n\"", "\"Unexpected shape of a loop\"" ]

TVMLoopPrepare

runOnFunction

TVM

Virtual ISA

LLVM

16,248

200

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasNonStdExtPulp", "(", ")", ")", "return", "false", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Base", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "Base", "==", "Op", "->", "getOperand", "(", "0", ")", ")", "{", "Offset", "=", "Op", "->", "getOperand", "(", "1", ")", ";", "}", "else", "if", "(", "Base", "==", "Op", "->", "getOperand", "(", "1", ")", ")", "{", "Offset", "=", "Op", "->", "getOperand", "(", "0", ")", ";", "}", "else", "{", "return", "false", ";", "}", "AM", "=", "ISD", "::", "POST_INC", ";", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load", "/", "store", "." ]

[ "RISCV", "RISCV", "ISD::MemIndexedMode", "ISD::ADD", "0", "1", "1", "0", "ISD::POST_INC" ]

RISCVISelLowering73

getPostIndexedAddressParts

RISCV

CPU

LLVM

16,249

176

1

[]

[ "<s>", "enum", "reg_class", "crx_secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "HILO_REGS", ")", "&&", "true_regnum", "(", "x", ")", "==", "-", "1", ")", "return", "GENERAL_REGS", ";", "return", "NO_REGS", ";", "}", "</s>" ]

[ "Transfer", "between", "HILO_REGS", "and", "memory", "via", "secondary", "reloading", "." ]

[ "crx", "1" ]

crx

crx_secondary_reload_class

crx

CPU

GCC

16,250

42

1

[]

[ "<s>", "bool", "LC2200InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "REnd", "=", "MBB", ".", "rend", "(", ")", ";", "while", "(", "I", "!=", "REnd", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "==", "REnd", "||", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "{", "TBB", "=", "FBB", "=", "nullptr", ";", "return", "false", ";", "}", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "BranchInstrs", ";", "MachineInstr", "*", "LastInst", "=", "&", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "BranchInstrs", ".", "push_back", "(", "LastInst", ")", ";", "if", "(", "!", "getAnalyzableBrOpc", "(", "LastOpc", ")", ")", "return", "true", ";", "unsigned", "SecondLastOpc", "=", "0", ";", "MachineInstr", "*", "SecondLastInst", "=", "nullptr", ";", "++", "I", ";", "while", "(", "I", "!=", "REnd", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";", "if", "(", "I", "!=", "REnd", ")", "{", "SecondLastInst", "=", "&", "*", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "isUnpredicatedTerminator", "(", "*", "SecondLastInst", ")", "&&", "!", "getAnalyzableBrOpc", "(", "SecondLastOpc", ")", ")", "return", "true", ";", "}", "if", "(", "!", "SecondLastOpc", "||", "(", "SecondLastOpc", "!=", "LC2200", "::", "JMP", "&&", "SecondLastOpc", "!=", "LC2200", "::", "CMP_JMP", "&&", "SecondLastOpc", "!=", "LC2200", "::", "GOTO", ")", ")", "{", "if", "(", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "0", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "AnalyzeCondBr", "(", "LastInst", ",", "LastOpc", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "if", "(", "++", "I", "!=", "REnd", "&&", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "return", "true", ";", "BranchInstrs", ".", "insert", "(", "BranchInstrs", ".", "begin", "(", ")", ",", "SecondLastInst", ")", ";", "if", "(", "SecondLastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "return", "true", ";", "}", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "0", ")", ".", "getMBB", "(", ")", ";", "LastInst", "->", "eraseFromParent", "(", ")", ";", "BranchInstrs", ".", "pop_back", "(", ")", ";", "return", "false", ";", "}", "if", "(", "!", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "return", "true", ";", "AnalyzeCondBr", "(", "SecondLastInst", ",", "SecondLastOpc", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "0", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "LC2200", "LC2200", "4", "0", "LC2200::JMP", "LC2200::CMP_JMP", "LC2200::GOTO", "0", "0", "0" ]

LC2200InstrInfo

analyzeBranch

LC2200

CPU

LLVM

16,251

385

1

[]

[ "<s>", "static", "unsigned", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I32", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I64", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "F32", ")", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "F64", ")", ";", "llvm_unreachable", "(", "\"Unexpected register class\"", ")", ";", "}", "</s>" ]

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::ExprType", "WebAssembly::I64RegClass", "WebAssembly::ExprType", "WebAssembly::F32RegClass", "WebAssembly::ExprType", "WebAssembly::F64RegClass", "WebAssembly::ExprType", "\"Unexpected register class\"" ]

WebAssemblyMCInstLower23

getType

WebAssembly

Virtual ISA

LLVM

16,252

92

1

[]

[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "case", "CallingConv", "::", "Fast", ":", "(", "void", ")", "RetFastCC_ARM_APCS", ";", "(", "void", ")", "FastCC_ARM_APCS", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC_ARM_AAPCS_VFP", ":", "CC_ARM_AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC_ARM_AAPCS", ":", "CC_ARM_AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC_ARM_APCS", ":", "CC_ARM_APCS", ")", ";", "case", "CallingConv", "::", "ARM_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC_ARM_AAPCS_VFP", ":", "CC_ARM_AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "ARM_AAPCS", ":", "return", "(", "Return", "?", "RetCC_ARM_AAPCS", ":", "CC_ARM_AAPCS", ")", ";", "case", "CallingConv", "::", "ARM_APCS", ":", "return", "(", "Return", "?", "RetCC_ARM_APCS", ":", "CC_ARM_APCS", ")", ";", "case", "CallingConv", "::", "GHC", ":", "if", "(", "Return", ")", "llvm_unreachable", "(", "\"Can't return in GHC call convention\"", ")", ";", "else", "return", "CC_ARM_APCS_GHC", ";", "}", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]

ARMFastISel77

CCAssignFnForCall

ARM

CPU

LLVM

16,253

162

1

[]

[ "<s>", "static", "void", "crx_compute_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "last_reg_to_save", "=", "-", "1", ";", "if", "(", "FUNC_IS_NORETURN_P", "(", "current_function_decl", ")", ")", "return", ";", "sum_regs", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "fixed_regs", "[", "regno", "]", ")", "{", "save_regs", "[", "regno", "]", "=", "0", ";", "continue", ";", "}", "if", "(", "crx_interrupt_function_p", "(", ")", ")", "{", "if", "(", "!", "current_function_is_leaf", "&&", "call_used_regs", "[", "regno", "]", ")", "save_regs", "[", "regno", "]", "=", "1", ";", "else", "if", "(", "regs_ever_live", "[", "regno", "]", ")", "save_regs", "[", "regno", "]", "=", "1", ";", "else", "save_regs", "[", "regno", "]", "=", "0", ";", "}", "else", "{", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "(", "!", "call_used_regs", "[", "regno", "]", "||", "regno", "==", "RETURN_ADDRESS_REGNUM", ")", ")", "save_regs", "[", "regno", "]", "=", "1", ";", "else", "save_regs", "[", "regno", "]", "=", "0", ";", "}", "}", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "save_regs", "[", "regno", "]", "==", "1", ")", "{", "last_reg_to_save", "=", "regno", ";", "sum_regs", "+=", "UNITS_PER_WORD", ";", "}", "}", "</s>" ]

[ "Compute", "values", "for", "the", "array", "save_regs", "and", "the", "variable", "sum_regs", ".", "The", "index", "*", "of", "save_regs", "is", "numbers", "of", "register", ",", "each", "will", "get", "1", "if", "we", "need", "to", "save", "it", "*", "in", "the", "current", "function", ",", "0", "if", "not", ".", "sum_regs", "is", "the", "total", "sum", "of", "the", "*", "registers", "being", "saved", "." ]

[ "crx", "1", "0", "0", "0", "1", "1", "0", "1", "0", "0", "1" ]

crx

crx_compute_save_regs

crx

CPU

GCC

16,254

180

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Thumb1InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "0", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlignment", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKDOWN", "||", "Opc", "==", "ARM", "::", "tADJCALLSTACKDOWN", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "ARM", "::", "ADJCALLSTACKUP", "||", "Opc", "==", "ARM", "::", "tADJCALLSTACKUP", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1FrameLowering13

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

16,255

201

1

[]

[ "<s>", "std", "::", "string", "MBlazeIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "const", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", "&&", "\"MBlaze intrinsics are not overloaded\"", ")", ";", "if", "(", "IntrID", "<", "Intrinsic", "::", "num_intrinsics", ")", "return", "0", ";", "assert", "(", "IntrID", "<", "mblazeIntrinsic", "::", "num_mblaze_intrinsics", "&&", "\"Invalid intrinsic ID\"", ")", ";", "std", "::", "string", "Result", "(", "names", "[", "IntrID", "-", "Intrinsic", "::", "num_intrinsics", "]", ")", ";", "return", "Result", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "Intrinsic::num_intrinsics", "0", "mblazeIntrinsic::num_mblaze_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

MBlazeIntrinsicInfo

getName

MBlaze

MPU

LLVM

16,256

85

1

[]

[ "<s>", "MCSection", "*", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", "&&", "C", ")", "{", "const", "unsigned", "Characteristics", "=", "COFF", "::", "IMAGE_SCN_CNT_INITIALIZED_DATA", "|", "COFF", "::", "IMAGE_SCN_MEM_READ", "|", "COFF", "::", "IMAGE_SCN_MEM_WRITE", "|", "COFF", "::", "IMAGE_SCN_LNK_COMDAT", ";", "std", "::", "string", "COMDATSymName", ";", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "{", "if", "(", "Align", "<=", "4", ")", "{", "COMDATSymName", "=", "\"__real@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "4", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "{", "if", "(", "Align", "<=", "8", ")", "{", "COMDATSymName", "=", "\"__real@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "8", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "{", "if", "(", "Align", "<=", "16", ")", "{", "COMDATSymName", "=", "\"__xmm@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "16", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst32", "(", ")", ")", "{", "if", "(", "Align", "<=", "32", ")", "{", "COMDATSymName", "=", "\"__ymm@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "32", ";", "}", "}", "if", "(", "!", "COMDATSymName", ".", "empty", "(", ")", ")", "return", "getContext", "(", ")", ".", "getCOFFSection", "(", "\"sgxg_pub\"", ",", "Characteristics", ",", "Kind", ",", "COMDATSymName", ",", "COFF", "::", "IMAGE_COMDAT_SELECT_ANY", ")", ";", "}", "return", "TargetLoweringObjectFile", "::", "getSectionForConstant", "(", "DL", ",", "Kind", ",", "C", ",", "Align", ")", ";", "}", "</s>" ]

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "X86", "X86", "4", "\"__real@\"", "4", "8", "\"__real@\"", "8", "16", "\"__xmm@\"", "16", "32", "\"__ymm@\"", "32", "\"sgxg_pub\"" ]

X86TargetObjectFile2

getSectionForConstant

X86

CPU

LLVM

16,257

233

1

[]

[ "<s>", "rtx", "assign_386_stack_local", "(", "machine_mode", "mode", ",", "enum", "ix86_stack_slot", "n", ")", "{", "struct", "stack_local_entry", "*", "s", ";", "gcc_assert", "(", "n", "<", "MAX_386_STACK_LOCALS", ")", ";", "for", "(", "s", "=", "ix86_stack_locals", ";", "s", ";", "s", "=", "s", "->", "next", ")", "if", "(", "s", "->", "mode", "==", "mode", "&&", "s", "->", "n", "==", "n", ")", "return", "validize_mem", "(", "copy_rtx", "(", "s", "->", "rtl", ")", ")", ";", "s", "=", "ggc_alloc", "<", "stack_local_entry", ">", "(", ")", ";", "s", "->", "n", "=", "n", ";", "s", "->", "mode", "=", "mode", ";", "s", "->", "rtl", "=", "assign_stack_local", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "0", ")", ";", "s", "->", "next", "=", "ix86_stack_locals", ";", "ix86_stack_locals", "=", "s", ";", "return", "validize_mem", "(", "copy_rtx", "(", "s", "->", "rtl", ")", ")", ";", "}", "</s>" ]

[ "Return", "a", "MEM", "corresponding", "to", "a", "stack", "slot", "with", "mode", "MODE", ".", "Allocate", "a", "new", "slot", "if", "necessary", ".", "The", "RTL", "for", "a", "function", "can", "have", "several", "slots", "available", ":", "N", "is", "which", "slot", "to", "use", "." ]

[ "i386", "0" ]

i386

assign_386_stack_local

i386

CPU

GCC

16,258

121

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&", "TrueCycles", ",", "int", "&", "FalseCycles", ")", "const", "{", "switch", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", "{", "case", "VCCNZ", ":", "case", "VCCZ", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "AMDGPU", "::", "getRegBitWidth", "(", "RC", "->", "getID", "(", ")", ")", "/", "32", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "!", "RI", ".", "isSGPRClass", "(", "RC", ")", "&&", "NumInsts", "<=", "6", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "FalseReg", ")", "==", "RC", ")", ";", "int", "NumInsts", "=", "AMDGPU", "::", "getRegBitWidth", "(", "RC", "->", "getID", "(", ")", ")", "/", "32", ";", "if", "(", "NumInsts", "%", "2", "==", "0", ")", "NumInsts", "/=", "2", ";", "CondCycles", "=", "TrueCycles", "=", "FalseCycles", "=", "NumInsts", ";", "return", "RI", ".", "isSGPRClass", "(", "RC", ")", ";", "}", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "AMDGPU", "SI", "0", "AMDGPU::getRegBitWidth", "32", "6", "AMDGPU::getRegBitWidth", "32", "2", "0", "2" ]

SIInstrInfo (2)

canInsertSelect

AMDGPU

GPU

LLVM

16,259

230

1

[]

[ "<s>", "bool", "ARM64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ";", "++", "i", ")", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "if", "(", "!", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "16", "*", "20", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "128", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "Offset", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "ARM64", "ARM64", "0", "\"Instr doesn't have FrameIndex operand!\"", "16", "20", "128" ]

ARM64RegisterInfo

needsFrameBaseReg

ARM64

CPU

LLVM

16,260

164

1

[]

[ "<s>", "static", "bool", "loongarch_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "struct", "loongarch_arg_info", "info", ";", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "!=", "NULL", ")", "{", "loongarch_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ",", "false", ")", ";", "if", "(", "info", ".", "num_fprs", ")", "return", "false", ";", "}", "return", "!", "IN_RANGE", "(", "size", ",", "0", ",", "2", "*", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]

[ "loongarch", "0", "2" ]

loongarch

loongarch_pass_by_reference

loongarch

CPU

GCC

16,261

88

1

[]

[ "<s>", "SDValue", "SPUTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_SPU", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Outs", "[", "i", "]", ".", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "SPUISD", "::", "RET_FLAG", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Flag", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "SPUISD", "::", "RET_FLAG", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "CellSPU", "SPU", "ISD::OutputArg", "16", "SPU", "0", "0", "\"Can only return in registers!\"", "1", "SPUISD::RET_FLAG", "MVT::Other", "SPUISD::RET_FLAG", "MVT::Other" ]

SPUISelLowering8

LowerReturn

CellSPU

MPU

LLVM

16,262

254

1

[]

[ "<s>", "static", "void", "h8300_file_end", "(", "void", ")", "{", "fputs", "(", "\"\\t.end\\n\"", ",", "asm_out_file", ")", ";", "}", "</s>" ]

[ "Output", "assembly", "language", "code", "for", "the", "end", "of", "file", "." ]

[ "h8300", "\"\\t.end\\n\"" ]

h8300

h8300_file_end

h8300

MPU

GCC

16,263

15

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "MBlaze", "::", "GPRRegisterClass", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "MBlaze", "::", "GPRRegisterClass", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::GPRRegisterClass", "MVT::f32", "0U", "MBlaze::GPRRegisterClass" ]

MBlazeISelLowering7

getRegForInlineAsmConstraint

MBlaze

MPU

LLVM

16,264

96

1

[]

[ "<s>", "void", "JVMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "JVM", "JVM" ]

JVMInstPrinter

printInst

JVM

Virtual ISA

LLVM

16,265

37

1

[]

[ "<s>", "void", "mips_emit_save_slot_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "temp", ")", "{", "unsigned", "int", "regno", ";", "rtx", "mem", ";", "if", "(", "REG_P", "(", "src", ")", ")", "{", "regno", "=", "REGNO", "(", "src", ")", ";", "mem", "=", "dest", ";", "}", "else", "{", "regno", "=", "REGNO", "(", "dest", ")", ";", "mem", "=", "src", ";", "}", "if", "(", "regno", "==", "cfun", "->", "machine", "->", "global_pointer", "&&", "!", "mips_must_initialize_gp_p", "(", ")", ")", "{", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_move_gpdi", "(", "dest", ",", "src", ")", ")", ";", "else", "emit_insn", "(", "gen_move_gpsi", "(", "dest", ",", "src", ")", ")", ";", "return", ";", "}", "if", "(", "regno", "==", "HI_REGNUM", ")", "{", "if", "(", "REG_P", "(", "dest", ")", ")", "{", "mips_emit_move", "(", "temp", ",", "src", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mthisi_di", "(", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ",", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "LO_REGNUM", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mthisi_di", "(", "gen_rtx_REG", "(", "DImode", ",", "MD_REG_FIRST", ")", ",", "temp", ",", "gen_rtx_REG", "(", "SImode", ",", "LO_REGNUM", ")", ")", ")", ";", "}", "else", "{", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "temp", ",", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "mips_emit_move", "(", "dest", ",", "temp", ")", ";", "}", "}", "else", "if", "(", "mips_direct_save_slot_move_p", "(", "regno", ",", "mem", ",", "mem", "==", "src", ")", ")", "mips_emit_move", "(", "dest", ",", "src", ")", ";", "else", "{", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "temp", ")", ")", ";", "mips_emit_move", "(", "temp", ",", "src", ")", ";", "mips_emit_move", "(", "dest", ",", "temp", ")", ";", "}", "if", "(", "MEM_P", "(", "dest", ")", ")", "mips_set_frame_expr", "(", "mips_frame_set", "(", "dest", ",", "src", ")", ")", ";", "}", "</s>" ]

[ "Emit", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "one", "of", "them", "is", "a", "register", "save", "slot", "and", "that", "the", "other", "is", "a", "register", ".", "TEMP", "is", "a", "temporary", "GPR", "of", "the", "same", "mode", "that", "is", "available", "if", "need", "be", "." ]

[ "mips" ]

mips4

mips_emit_save_slot_move

mips

CPU

GCC

16,266

283

1

[]

[ "<s>", "bool", "LSRWithInstrQueries", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "loop", "strength", "reduce", "pass", "should", "make", "Instruction", "*", "based", "TTI", "queries", "to", "isLegalAddressingMode", "(", ")", "." ]

[ "SystemZ" ]

SystemZTargetTransformInfo

LSRWithInstrQueries

SystemZ

CPU

LLVM

16,267

9

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "BPF" ]

BPFAsmParser

isMem

BPF

Virtual ISA

LLVM

16,268

11

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "(", "void", ")", "SPAdj", ";", "(", "void", ")", "RS", ";", "bool", "LP64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "unsigned", "Reg", "=", "LP64", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "PPC", "::", "MFCR8pseud", ":", "PPC", "::", "MFCRpseud", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "isKill", "(", ")", ")", ")", ";", "if", "(", "SrcReg", "!=", "PPC", "::", "CR0", ")", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "PPC", "::", "RLWINM8", ":", "PPC", "::", "RLWINM", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "getPPCRegisterNumbering", "(", "SrcReg", ")", "*", "4", ")", ".", "addImm", "(", "0", ")", ".", "addImm", "(", "31", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "PPC", "::", "STW8", ":", "PPC", "::", "STW", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ")", ")", ",", "FrameIndex", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "}", "</s>" ]

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::X0", "PPC::R0", "0", "PPC::MFCR8pseud", "PPC::MFCRpseud", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "PPC", "4", "0", "31", "PPC::STW8", "PPC::STW", "1" ]

PPCRegisterInfo92

lowerCRSpilling

PowerPC

CPU

LLVM

16,269

259

1

[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "MBlaze", "128" ]

MBlazeAsmPrinter1

EmitInstruction

MBlaze

MPU

LLVM

16,270

40

1

[]

[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "bool", "CanUseNEON", "=", "Subtarget", "->", "hasNEON", "(", ")", "&&", "CanImplicitFloat", ";", "bool", "CanUseFP", "=", "Subtarget", "->", "hasFPARMv8", "(", ")", "&&", "CanImplicitFloat", ";", "bool", "IsSmallMemset", "=", "IsMemset", "&&", "Size", "<", "32", ";", "auto", "AlignmentIsAcceptable", "=", "[", "&", "]", "(", "EVT", "VT", ",", "unsigned", "AlignCheck", ")", "{", "if", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "AlignCheck", ")", ")", "return", "true", ";", "bool", "Fast", ";", "return", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "0", ",", "1", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ";", "}", ";", "if", "(", "CanUseNEON", "&&", "IsMemset", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "v2i64", ",", "16", ")", ")", "return", "LLT", "::", "vector", "(", "2", ",", "64", ")", ";", "if", "(", "CanUseFP", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "f128", ",", "16", ")", ")", "return", "LLT", "::", "scalar", "(", "128", ")", ";", "if", "(", "Size", ">=", "8", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "i64", ",", "8", ")", ")", "return", "LLT", "::", "scalar", "(", "64", ")", ";", "if", "(", "Size", ">=", "4", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "i32", ",", "4", ")", ")", "return", "LLT", "::", "scalar", "(", "32", ")", ";", "return", "LLT", "(", ")", ";", "}", "</s>" ]

[ "LLT", "returning", "variant", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]

AArch64ISelLowering (2)3

getOptimalMemOpLLT

AArch64

CPU

LLVM

16,271

230

1

[]

[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "VE" ]

VEAsmBackend1

shouldForceRelocation

VE

CPU

LLVM

16,272

24

1

[]

[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu", "=", "avr_mcu_types", ";", ";", "mcu", "++", ")", "{", "if", "(", "mcu", "->", "name", "==", "NULL", ")", "{", "error", "(", "\"unknown core architecture %qs specified with %qs\"", ",", "avr_mmcu", ",", "\"-mmcu=\"", ")", ";", "avr_inform_core_architectures", "(", ")", ";", "break", ";", "}", "else", "if", "(", "strcmp", "(", "mcu", "->", "name", ",", "avr_mmcu", ")", "==", "0", "&&", "mcu", "->", "macro", "==", "NULL", ")", "{", "avr_arch", "=", "&", "avr_arch_types", "[", "mcu", "->", "arch_id", "]", ";", "if", "(", "avr_n_flash", "<", "0", ")", "avr_n_flash", "=", "1", "+", "(", "mcu", "->", "flash_size", "-", "1", ")", "/", "0x10000", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]

[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0", "1", "1", "0x10000" ]

avr

avr_set_core_architecture

avr

MPU

GCC

16,273

123

1

[]

[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCFrameLowering", "*", "PPCFI", "=", "static_cast", "<", "const", "PPCFrameLowering", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "ZERO", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "ZERO8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "FP", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "FP8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "CTR", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "CTR8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "LR", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "LR8", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "RM", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R2", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "}", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "R13", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X1", ")", ";", "Reserved", ".", "set", "(", "PPC", "::", "X13", ")", ";", "if", "(", "PPCFI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "X31", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "PPC", "::", "X2", ")", ";", "}", "}", "if", "(", "PPCFI", "->", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "PPC", "::", "R31", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC", "PPC::X31", "PPC::X2", "PPC", "PPC::R31" ]

PPCRegisterInfo1

getReservedRegs

PowerPC

CPU

LLVM

16,274

257

1

[]

[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";", "if", "(", "IntrID", "<", "Intrinsic", "::", "num_intrinsics", ")", "{", "return", "nullptr", ";", "}", "assert", "(", "IntrID", "<", "AMDGPUIntrinsic", "::", "num_AMDGPU_intrinsics", "&&", "\"Invalid intrinsic ID\"", ")", ";", "std", "::", "string", "Result", "(", "names", "[", "IntrID", "-", "Intrinsic", "::", "num_intrinsics", "]", ")", ";", "return", "Result", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AMDGPU", "AMDGPU", "Intrinsic::num_intrinsics", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

AMDGPUIntrinsicInfo2

getName

AMDGPU

GPU

LLVM

16,275

75

1

[]

[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Late EH Prepare **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling", "::", "Wasm", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "Changed", "|=", "addCatches", "(", "MF", ")", ";", "Changed", "|=", "replaceFuncletReturns", "(", "MF", ")", ";", "}", "Changed", "|=", "removeUnnecessaryUnreachables", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "Changed", "|=", "addExceptionExtraction", "(", "MF", ")", ";", "Changed", "|=", "restoreStackPointer", "(", "MF", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Late EH Prepare **********\\n\"", "\"********** Function: \"" ]

WebAssemblyLateEHPrepare16

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

16,276

123

1

[]

[ "<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "dest", "=", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ";", "int", "dest_uid", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "IF_THEN_ELSE", ")", "dest", "=", "XEXP", "(", "dest", ",", "1", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "0", ")", ";", "dest_uid", "=", "INSN_UID", "(", "dest", ")", ";", "return", "INSN_ADDRESSES", "(", "dest_uid", ")", ";", "}", "</s>" ]

[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we", "still", "prefer", "to", "use", "shorter", "sequences", "." ]

[ "sh", "1", "0" ]

sh3

branch_dest

sh

CPU

GCC

16,277

63

1

[]

[ "<s>", "static", "rtx", "frv_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "RETURN_VALUE_REGNUM", ")", ";", "}", "</s>" ]

[ "Implements", "TARGET_LIBCALL_VALUE", "." ]

[ "frv" ]

frv

frv_libcall_value

frv

VLIW

GCC

16,278

21

1

[]

[ "<s>", "bool", "ARCompactInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", "(", ")", ">", "2", "||", "Pred2", ".", "size", "(", ")", ">", "2", ")", "{", "return", "false", ";", "}", "ARCCC", "::", "CondCodes", "CC1", "=", "(", "ARCCC", "::", "CondCodes", ")", "Pred1", "[", "0", "]", ".", "getImm", "(", ")", ";", "ARCCC", "::", "CondCodes", "CC2", "=", "(", "ARCCC", "::", "CondCodes", ")", "Pred2", "[", "0", "]", ".", "getImm", "(", ")", ";", "if", "(", "CC1", "==", "CC2", ")", "{", "return", "true", ";", "}", "switch", "(", "CC1", ")", "{", "case", "ARCCC", "::", "COND_AL", ":", "return", "true", ";", "case", "ARCCC", "::", "COND_HS", ":", "return", "CC2", "==", "ARCCC", "::", "COND_HI", ";", "case", "ARCCC", "::", "COND_LS", ":", "return", "CC2", "==", "ARCCC", "::", "COND_LO", "||", "CC2", "==", "ARCCC", "::", "COND_EQ", ";", "case", "ARCCC", "::", "COND_GE", ":", "return", "CC2", "==", "ARCCC", "::", "COND_GT", ";", "case", "ARCCC", "::", "COND_LE", ":", "return", "CC2", "==", "ARCCC", "::", "COND_LT", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "ARCompact", "ARC", "2", "2", "ARCCC::CondCodes", "ARCCC::CondCodes", "0", "ARCCC::CondCodes", "ARCCC::CondCodes", "0", "ARCCC::COND_AL", "ARCCC::COND_HS", "ARCCC::COND_HI", "ARCCC::COND_LS", "ARCCC::COND_LO", "ARCCC::COND_EQ", "ARCCC::COND_GE", "ARCCC::COND_GT", "ARCCC::COND_LE", "ARCCC::COND_LT" ]

ARCompactInstrInfo

SubsumesPredicate

ARCompact

MPU

LLVM

16,279

169

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Shrink Instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Shrink Instructions\"" ]

SIShrinkInstructions10

getPassName

R600

GPU

LLVM

16,280

13

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "0", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isUnconditionalBranch", "(", ")", "&&", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "0", ";", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "1", ";", "--", "I", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "1", ";", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return", "2", ";", "}", "</s>" ]

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "RI5CY", "RISCV", "0", "0", "0", "1", "1", "2" ]

RISCVInstrInfo

removeBranch

RI5CY

CPU

LLVM

16,281

157

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "SPIRV" ]

SPIRVAsmBackend

fixupNeedsRelaxation

SPIRV

Virtual ISA

LLVM

16,282

28

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ";", "}", "</s>" ]

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]

[ "ARM", "ARM" ]

ARMTargetTransformInfo14

getPeelingPreferences

ARM

CPU

LLVM

16,283

32

1

[]

[ "<s>", "static", "void", "ia64_add_bundle_selector_before", "(", "int", "template0", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "b", "=", "gen_bundle_selector", "(", "GEN_INT", "(", "template0", ")", ")", ";", "ia64_emit_insn_before", "(", "b", ",", "insn", ")", ";", "if", "(", "(", "template0", "==", "4", "||", "template0", "==", "5", ")", "&&", "ia64_except_unwind_info", "(", "&", "global_options", ")", "==", "UI_TARGET", ")", "{", "int", "i", ";", "rtx", "note", "=", "NULL_RTX", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "3", ";", "i", "++", ")", "{", "do", "insn", "=", "next_active_insn", "(", "insn", ")", ";", "while", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "get_attr_empty", "(", "insn", ")", "==", "EMPTY_YES", ")", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "note", "=", "find_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "else", "if", "(", "note", ")", "{", "int", "code", ";", "gcc_assert", "(", "(", "code", "=", "recog_memoized", "(", "insn", ")", ")", "==", "CODE_FOR_nop", "||", "code", "==", "CODE_FOR_nop_b", ")", ";", "if", "(", "find_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ")", "note", "=", "NULL_RTX", ";", "else", "add_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "XEXP", "(", "note", ",", "0", ")", ")", ";", "}", "}", "}", "}", "</s>" ]

[ "Add", "a", "bundle", "selector", "TEMPLATE0", "before", "INSN", "." ]

[ "ia64", "4", "5", "0", "3", "0" ]

ia64

ia64_add_bundle_selector_before

ia64

CPU

GCC

16,284

182

1

[]

[ "<s>", "unsigned", "GBZ80MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "32", ")", ".", "getLimitedValue", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "return", "getExprOpValue", "(", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "}", "</s>" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "GBZ80", "GB", "32" ]

GBZ80MCCodeEmitter

getMachineOpValue

GBZ80

MPU

LLVM

16,285

135

1

[]

[ "<s>", "void", "RISCVRegisterInfo", "::", "getOffsetOpcodes", "(", "const", "StackOffset", "&", "Offset", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Ops", ")", "const", "{", "assert", "(", "Offset", ".", "getScalable", "(", ")", "%", "8", "==", "0", "&&", "\"Invalid frame offset\"", ")", ";", "DIExpression", "::", "appendOffset", "(", "Ops", ",", "Offset", ".", "getFixed", "(", ")", ")", ";", "unsigned", "VLENB", "=", "getDwarfRegNum", "(", "RISCV", "::", "VLENB", ",", "true", ")", ";", "int64_t", "VLENBSized", "=", "Offset", ".", "getScalable", "(", ")", "/", "8", ";", "if", "(", "VLENBSized", ">", "0", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "VLENBSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VLENB", ",", "0ULL", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_plus", ")", ";", "}", "else", "if", "(", "VLENBSized", "<", "0", ")", "{", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Ops", ".", "push_back", "(", "-", "VLENBSized", ")", ";", "Ops", ".", "append", "(", "{", "dwarf", "::", "DW_OP_bregx", ",", "VLENB", ",", "0ULL", "}", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "Ops", ".", "push_back", "(", "dwarf", "::", "DW_OP_minus", ")", ";", "}", "}", "</s>" ]

[ "Gets", "the", "DWARF", "expression", "opcodes", "for", "Offset", "." ]

[ "RISCV", "RISCV", "8", "0", "\"Invalid frame offset\"", "RISCV::VLENB", "8", "0", "0ULL", "0", "0ULL" ]

RISCVRegisterInfo12

getOffsetOpcodes

RISCV

CPU

LLVM

16,286

187

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "||", "hasFP", "(", "MF", ")", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "HiPE", "&&", "!", "MF", ".", "shouldSplitStack", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "X86", "X86" ]

X86FrameLowering (2)2

enableShrinkWrapping

X86

CPU

LLVM

16,287

55

1

[]

[ "<s>", "static", "MCInstrInfo", "*", "createMCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitJVMMCInstrInfo", "(", "X", ")", ";", "return", "X", ";", "}", "</s>" ]

[ "createMCInstrInfo", "-", "Create", "a", "MCInstrInfo", "implementation", "." ]

[ "JVM", "JVM" ]

JVMMCTargetDesc

createMCInstrInfo

JVM

Virtual ISA

LLVM

16,288

25

1

[]

[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";", "if", "(", "L", "->", "getLoopDepth", "(", ")", ">", "1", ")", "UP", ".", "PartialThreshold", "*=", "2", ";", "UP", ".", "PartialOptSizeThreshold", "=", "0", ";", "if", "(", "ST", "->", "getProcFamily", "(", ")", "==", "AArch64Subtarget", "::", "Falkor", "&&", "EnableFalkorHWPFUnrollFix", ")", "getFalkorUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";", "}", "</s>" ]

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "AArch64", "AArch64", "1", "2", "0", "AArch64" ]

AArch64TargetTransformInfo16

getUnrollingPreferences

AArch64

CPU

LLVM

16,289

77

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ",", "int", "libcall", ",", "int", "n_named_args", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ",", "machine_mode", "return_mode", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cumulative", ";", "*", "cum", "=", "zero_cumulative", ";", "cum", "->", "words", "=", "0", ";", "cum", "->", "fregno", "=", "FP_ARG_MIN_REG", ";", "cum", "->", "vregno", "=", "ALTIVEC_ARG_MIN_REG", ";", "cum", "->", "prototype", "=", "(", "fntype", "&&", "prototype_p", "(", "fntype", ")", ")", ";", "cum", "->", "call_cookie", "=", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "libcall", ")", "?", "CALL_LIBCALL", ":", "CALL_NORMAL", ")", ";", "cum", "->", "sysv_gregno", "=", "GP_ARG_MIN_REG", ";", "cum", "->", "stdarg", "=", "stdarg_p", "(", "fntype", ")", ";", "cum", "->", "libcall", "=", "libcall", ";", "cum", "->", "nargs_prototype", "=", "0", ";", "if", "(", "incoming", "||", "cum", "->", "prototype", ")", "cum", "->", "nargs_prototype", "=", "n_named_args", ";", "if", "(", "(", "!", "fntype", "&&", "rs6000_default_long_calls", ")", "||", "(", "fntype", "&&", "lookup_attribute", "(", "\"longcall\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", "&&", "!", "lookup_attribute", "(", "\"shortcall\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", ")", "cum", "->", "call_cookie", "|=", "CALL_LONG", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "\"\\ninit_cumulative_args:\"", ")", ";", "if", "(", "fntype", ")", "{", "tree", "ret_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fprintf", "(", "stderr", ",", "\" ret code = %s,\"", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "ret_type", ")", ")", ")", ";", "}", "if", "(", "cum", "->", "call_cookie", "&", "CALL_LONG", ")", "fprintf", "(", "stderr", ",", "\" longcall,\"", ")", ";", "fprintf", "(", "stderr", ",", "\" proto = %d, nargs = %d\\n\"", ",", "cum", "->", "prototype", ",", "cum", "->", "nargs_prototype", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "cum", "->", "escapes", "=", "call_ABI_of_interest", "(", "fndecl", ")", ";", "if", "(", "cum", "->", "escapes", ")", "{", "tree", "return_type", ";", "if", "(", "fntype", ")", "{", "return_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "return_mode", "=", "TYPE_MODE", "(", "return_type", ")", ";", "}", "else", "return_type", "=", "lang_hooks", ".", "types", ".", "type_for_mode", "(", "return_mode", ",", "0", ")", ";", "if", "(", "return_type", "!=", "NULL", ")", "{", "if", "(", "TREE_CODE", "(", "return_type", ")", "==", "RECORD_TYPE", "&&", "TYPE_TRANSPARENT_AGGR", "(", "return_type", ")", ")", "{", "return_type", "=", "TREE_TYPE", "(", "first_field", "(", "return_type", ")", ")", ";", "return_mode", "=", "TYPE_MODE", "(", "return_type", ")", ";", "}", "if", "(", "AGGREGATE_TYPE_P", "(", "return_type", ")", "&&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "return_type", ")", "<=", "8", ")", ")", "rs6000_returns_struct", "=", "true", ";", "}", "if", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "return_mode", ")", ")", "rs6000_passes_float", "=", "true", ";", "else", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "return_mode", ")", "||", "SPE_VECTOR_MODE", "(", "return_mode", ")", ")", "rs6000_passes_vector", "=", "true", ";", "}", "}", "if", "(", "fntype", "&&", "!", "TARGET_ALTIVEC", "&&", "TARGET_ALTIVEC_ABI", "&&", "ALTIVEC_VECTOR_MODE", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "fntype", ")", ")", ")", ")", "{", "error", "(", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use -maltivec\"", "\" to enable them\"", ")", ";", "}", "}", "</s>" ]

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE", "is", "0", "." ]

[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"", "\"\\ninit_cumulative_args:\"", "\" ret code = %s,\"", "\" longcall,\"", "\" proto = %d, nargs = %d\\n\"", "0", "8", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use -maltivec\"", "\" to enable them\"" ]

rs60005

init_cumulative_args

rs6000

CPU

GCC

16,290

428

1

[]

[ "<s>", "static", "inline", "int", "arm_arm_address_cost", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "c", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "c", "==", "PRE_INC", "||", "c", "==", "PRE_DEC", "||", "c", "==", "POST_INC", "||", "c", "==", "POST_DEC", ")", "return", "0", ";", "if", "(", "c", "==", "MEM", "||", "c", "==", "LABEL_REF", "||", "c", "==", "SYMBOL_REF", ")", "return", "10", ";", "if", "(", "c", "==", "PLUS", ")", "{", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "2", ";", "if", "(", "ARITHMETIC_P", "(", "XEXP", "(", "x", ",", "0", ")", ")", "||", "ARITHMETIC_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", ")", "return", "3", ";", "return", "4", ";", "}", "return", "6", ";", "}", "</s>" ]

[ "All", "address", "computations", "that", "can", "be", "done", "are", "free", ",", "but", "rtx", "cost", "returns", "the", "same", "for", "practically", "all", "of", "them", ".", "So", "we", "weight", "the", "different", "types", "of", "address", "here", "in", "the", "order", "(", "most", "pref", "first", ")", ":", "PRE/POST_INC/DEC", ",", "SHIFT", "or", "NON-INT", "sum", ",", "INT", "sum", ",", "REG", ",", "MEM", "or", "LABEL", "." ]

[ "arm", "0", "10", "1", "2", "0", "1", "3", "4", "6" ]

arm

arm_arm_address_cost

arm

CPU

GCC

16,291

111

1

[]

[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCSymbolRefExpr", "*", "Expr", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "MCFixupKind", "Kind", ";", "const", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "StringRef", "(", "END_OF_TEXT_LABEL_NAME", ")", ")", ";", "if", "(", "&", "Expr", "->", "getSymbol", "(", ")", "==", "Sym", ")", "{", "Kind", "=", "(", "MCFixupKind", ")", "AMDGPU", "::", "fixup_si_end_of_text", ";", "}", "else", "{", "Kind", "=", "(", "MCFixupKind", ")", "AMDGPU", "::", "fixup_si_rodata", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "4", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "unsigned", "OpNo", "=", "0", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isSrcOperand", "(", "Desc", ",", "OpNo", ")", ")", "{", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "uint32_t", "Enc", "=", "getLitEncoding", "(", "MO", ",", "RC", ".", "getSize", "(", ")", ")", ";", "if", "(", "Enc", "!=", "~", "0U", "&&", "(", "Enc", "!=", "255", "||", "Desc", ".", "getSize", "(", ")", "==", "4", ")", ")", "return", "Enc", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "llvm_unreachable", "(", "\"Encoding of this operand type is not supported yet.\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AMDGPU", "SI", "AMDGPU::fixup_si_end_of_text", "AMDGPU::fixup_si_rodata", "4", "0", "0U", "255", "4", "\"Encoding of this operand type is not supported yet.\"", "0" ]

SIMCCodeEmitter1

getMachineOpValue

AMDGPU

GPU

LLVM

16,292

304

1

[]

[ "<s>", "static", "rtx", "move_to_acc", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")", "<", "2", ")", "return", "src", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "recog_data", ".", "operand_mode", "[", "opno", "]", ";", "return", "gen_and_emit_move", "(", "mode", "==", "QImode", "?", "A", ":", "AX", ",", "src", ",", "before", ",", "true", ")", ";", "}", "</s>" ]

[ "Copy", "SRC", "to", "accumulator", "(", "A", "or", "AX", ")", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "accumulator", "RTX", "." ]

[ "rl78", "2" ]

rl782

move_to_acc

rl78

MPU

GCC

16,293

78

1

[]

[ "<s>", "void", "MOSInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "MachineIRBuilder", "Builder", "(", "MBB", ",", "MI", ")", ";", "copyPhysRegImpl", "(", "Builder", ",", "DestReg", ",", "SrcReg", ")", ";", "}", "</s>" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "MOS", "MOS" ]

MOSInstrInfo

copyPhysReg

MOS

MPU

LLVM

16,294

48

1

[]

[ "<s>", "virtual", "bool", "useAA", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "SystemZ" ]

SystemZSubtarget31

useAA

SystemZ

CPU

LLVM

16,295

12

1

[]

[ "<s>", "void", "vax_notice_update_cc", "(", "rtx", "exp", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "CALL", ")", "CC_STATUS_INIT", ";", "else", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "exp", ")", ")", "!=", "ZERO_EXTRACT", "&&", "GET_CODE", "(", "SET_DEST", "(", "exp", ")", ")", "!=", "PC", ")", "{", "cc_status", ".", "flags", "=", "0", ";", "switch", "(", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", ")", "{", "case", "NEG", ":", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "exp", ")", ")", "==", "MODE_FLOAT", ")", "break", ";", "case", "AND", ":", "case", "IOR", ":", "case", "XOR", ":", "case", "NOT", ":", "case", "MEM", ":", "case", "REG", ":", "cc_status", ".", "flags", "=", "CC_NO_OVERFLOW", ";", "break", ";", "default", ":", "break", ";", "}", "cc_status", ".", "value1", "=", "SET_DEST", "(", "exp", ")", ";", "cc_status", ".", "value2", "=", "SET_SRC", "(", "exp", ")", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "exp", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", ")", "==", "CALL", ")", "CC_STATUS_INIT", ";", "else", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", ")", "!=", "PC", ")", "{", "cc_status", ".", "flags", "=", "0", ";", "cc_status", ".", "value1", "=", "SET_DEST", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", ";", "cc_status", ".", "value2", "=", "SET_SRC", "(", "XVECEXP", "(", "exp", ",", "0", ",", "0", ")", ")", ";", "}", "else", "CC_STATUS_INIT", ";", "}", "else", "CC_STATUS_INIT", ";", "if", "(", "cc_status", ".", "value1", "&&", "GET_CODE", "(", "cc_status", ".", "value1", ")", "==", "REG", "&&", "cc_status", ".", "value2", "&&", "reg_overlap_mentioned_p", "(", "cc_status", ".", "value1", ",", "cc_status", ".", "value2", ")", ")", "cc_status", ".", "value2", "=", "0", ";", "if", "(", "cc_status", ".", "value1", "&&", "GET_CODE", "(", "cc_status", ".", "value1", ")", "==", "MEM", "&&", "cc_status", ".", "value2", "&&", "GET_CODE", "(", "cc_status", ".", "value2", ")", "==", "MEM", ")", "cc_status", ".", "value2", "=", "0", ";", "}", "</s>" ]

[ "Worker", "function", "for", "NOTICE_UPDATE_CC", "." ]

[ "vax", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

vax3

vax_notice_update_cc

vax

CPU

GCC

16,296

328

1

[]

[ "<s>", "int", "mmix_reversible_cc_mode", "(", "machine_mode", "mode", ")", "{", "return", "mode", "!=", "CC_FPmode", ";", "}", "</s>" ]

[ "REVERSIBLE_CC_MODE", "." ]

[ "mmix" ]

mmix

mmix_reversible_cc_mode

mmix

CPU

GCC

16,297

13

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "BankSwizzle", ">", "&", "ValidSwizzle", ",", "bool", "isLastAluTrans", ")", "const", "{", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "IGSrcs", ";", "ValidSwizzle", ".", "clear", "(", ")", ";", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "R600", "::", "OpName", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "R600InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "4", ";", "i", "++", ")", "{", "TransBS", "=", "TransSwz", "[", "i", "]", ";", "if", "(", "!", "isConstCompatible", "(", "TransBS", ",", "TransOps", ",", "ConstCount", ")", ")", "continue", ";", "bool", "Result", "=", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "if", "(", "Result", ")", "{", "ValidSwizzle", ".", "push_back", "(", "TransBS", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", "already", "provided", "in", "the", "Instruction", "Group", "MIs", "that", "fits", "Read", "Port", "limitations", "in", "BS", "if", "available", "." ]

[ "AMDGPU", "R600", "0", "R600::OpName", "R600", "R600", "0", "4" ]

R600InstrInfo (2)1

fitsReadPortLimitations

AMDGPU

GPU

LLVM

16,298

306

1

[]

[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_PIC", "||", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_GOT", "||", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_GOTOFF", "||", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_PLT", ")", ")", "return", "1", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "x", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "x", ")", ")", "-", "1", ";", "i", ">=", "0", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "register", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "1", ";", "j", ">=", "0", ";", "j", "--", ")", "if", "(", "!", "legitimate_pic_operand_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", "return", "0", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "!", "legitimate_pic_operand_p", "(", "XEXP", "(", "x", ",", "i", ")", ")", ")", "return", "0", ";", "}", "return", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]

[ "mn10300", "0", "1", "1", "1", "1", "1", "1", "0", "1", "0", "0", "0", "1" ]

mn103003

legitimate_pic_operand_p

mn10300

MPU

GCC

16,299

200

1

[]