docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "\"\\t.def\\t \"", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "+", "\";\\t.scl\\t\"", "+", "Twine", "(", "F", "->", "hasInternalLinkage", "(", ")", "?", "COFF", "::", "C_STAT", ":", "COFF", "::", "C_EXT", ")", "+", "\";\\t.type\\t\"", "+", "Twine", "(", "COFF", "::", "DT_FCN", "<<", "COFF", "::", "N_BTSHFT", ")", "+", "\";\\t.endef\"", ")", ";", "}", "EmitFunctionHeader", "(", ")", ";", "EmitFunctionBody", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"\\t.def\\t \"", "\";\\t.scl\\t\"", "\";\\t.type\\t\"", "\";\\t.endef\"" ]	X86AsmPrinter4	runOnMachineFunction	X86	CPU	LLVM	16,700	98	1	[]
[ "<s>", "bool", "nios2_validate_fpu_compare", "(", "machine_mode", "mode", ",", "rtx", "", "cmp", ",", "rtx", "", "op1", ",", "rtx", "", "op2", ",", "bool", "modify_p", ")", "{", "bool", "rev_p", "=", "false", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "", "cmp", ")", ";", "if", "(", "!", "nios2_fpu_compare_enabled", "(", "code", ",", "mode", ")", ")", "{", "code", "=", "swap_condition", "(", "code", ")", ";", "if", "(", "nios2_fpu_compare_enabled", "(", "code", ",", "mode", ")", ")", "rev_p", "=", "true", ";", "else", "return", "false", ";", "}", "if", "(", "modify_p", ")", "{", "if", "(", "rev_p", ")", "{", "rtx", "tmp", "=", "", "op1", ";", "", "op1", "=", "", "op2", ";", "", "op2", "=", "tmp", ";", "}", "", "op1", "=", "force_reg", "(", "mode", ",", "", "op1", ")", ";", "", "op2", "=", "force_reg", "(", "mode", ",", "", "op2", ")", ";", "", "cmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "", "op1", ",", "*", "op2", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Checks", "if", "the", "FPU", "comparison", "in", "", "CMP", ",", "", "OP1", ",", "and", "*", "OP2", "can", "be", "supported", "in", "the", "current", "configuration", ".", "Perform", "modifications", "if", "MODIFY_P", "is", "true", ".", "Returns", "true", "if", "FPU", "compare", "can", "be", "done", "." ]	[ "nios2" ]	nios2	nios2_validate_fpu_compare	nios2	MPU	GCC	16,701	144	1	[]
[ "<s>", "static", "void", "i386_pe_mark_dllexport", "(", "tree", "decl", ")", "{", "const", "char", "", "oldname", ";", "char", "", "newname", ";", "rtx", "rtlname", ";", "rtx", "symref", ";", "tree", "idp", ";", "rtlname", "=", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "rtlname", ")", "==", "MEM", ")", "rtlname", "=", "XEXP", "(", "rtlname", ",", "0", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "rtlname", ")", "==", "SYMBOL_REF", ")", ";", "oldname", "=", "XSTR", "(", "rtlname", ",", "0", ")", ";", "if", "(", "i386_pe_dllimport_name_p", "(", "oldname", ")", ")", "{", "warning", "(", "0", ",", "\"inconsistent dll linkage for %q+D, dllexport assumed\"", ",", "decl", ")", ";", "oldname", "+=", "strlen", "(", "DLL_IMPORT_PREFIX", ")", ";", "}", "else", "if", "(", "i386_pe_dllexport_name_p", "(", "oldname", ")", ")", "return", ";", "newname", "=", "alloca", "(", "strlen", "(", "DLL_EXPORT_PREFIX", ")", "+", "strlen", "(", "oldname", ")", "+", "1", ")", ";", "sprintf", "(", "newname", ",", "\"%s%s\"", ",", "DLL_EXPORT_PREFIX", ",", "oldname", ")", ";", "idp", "=", "get_identifier", "(", "newname", ")", ";", "symref", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "SYMBOL_REF_DECL", "(", "symref", ")", "=", "decl", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", "=", "symref", ";", "}", "</s>" ]	[ "Mark", "a", "DECL", "as", "being", "dllexport", "'d", ".", "Note", "that", "we", "override", "the", "previous", "setting", "(", "e.g", ".", ":", "dllimport", ")", "." ]	[ "i386", "0", "0", "0", "0", "\"inconsistent dll linkage for %q+D, dllexport assumed\"", "1", "\"%s%s\"", "0" ]	winnt3	i386_pe_mark_dllexport	i386	CPU	GCC	16,702	177	1	[]
[ "<s>", "bool", "WebAssemblyCFGSort", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** CFG Sorting ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "SortBlocks", "(", "MF", ",", "MLI", ",", "MDT", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** CFG Sorting ******\\n\"", "\"******** Function: \"" ]	WebAssemblyCFGSort14	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	16,703	74	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	addIRTranslator	AMDGPU	GPU	LLVM	16,704	22	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AVR_RELAX_MEM_OPS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AVR", "AVR" ]	AVRRelaxMemOperations	getPassName	AVR	MPU	LLVM	16,705	11	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&", "TrueCycles", ",", "int", "&", "FalseCycles", ")", "const", "{", "if", "(", "!", "TM", ".", "getSubtargetImpl", "(", ")", "->", "hasISEL", "(", ")", ")", "return", "false", ";", "if", "(", "Cond", ".", "size", "(", ")", "!=", "2", ")", "return", "false", ";", "if", "(", "Cond", "[", "1", "]", ".", "getReg", "(", ")", "==", "PPC", "::", "CTR", "\|\|", "Cond", "[", "1", "]", ".", "getReg", "(", ")", "==", "PPC", "::", "CTR8", ")", "return", "false", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "!", "PPC", "::", "GPRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "PPC", "::", "G8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "false", ";", "CondCycles", "=", "1", ";", "TrueCycles", "=", "1", ";", "FalseCycles", "=", "1", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "PPC::GPRCRegClass", "PPC::G8RCRegClass", "1", "1", "1" ]	PPCInstrInfo132	canInsertSelect	PowerPC	CPU	LLVM	16,706	186	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNum", ";", "assert", "(", "FIOperandNum", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "FIOperandNum", ",", "this", ",", "MF", ")", ")", ";", "}", "</s>" ]	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC", "PPC" ]	PPCRegisterInfo (2)3	resolveFrameIndex	PowerPC	CPU	LLVM	16,707	193	1	[]
[ "<s>", "unsigned", "getIssueWidth", "(", ")", "const", "{", "return", "IssueWidth", ";", "}", "</s>" ]	[ "Maximum", "number", "of", "micro-ops", "that", "may", "be", "scheduled", "per", "cycle", "." ]	[ "Patmos" ]	PatmosSchedStrategy	getIssueWidth	Patmos	VLIW	LLVM	16,708	10	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "EmitFunctionStubs", "(", "Stubs", ")", ";", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "const", "std", "::", "vector", "<", "const", "Function", "", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "const", "Function", "", ">", "::", "const_iterator", "I", "=", "Personalities", ".", "begin", "(", ")", ",", "E", "=", "Personalities", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "", "I", ")", "{", "MCSymbol", "", "NLPSym", "=", "getSymbolWithGlobalValueBase", "(", "", "I", ",", "\"$non_lazy_ptr\"", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "", "I", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "3", ":", "2", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "0", ",", "isPPC64", "?", "8", ":", "4", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "8", ":", "4", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "3", ":", "2", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "8", ":", "4", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}", "</s>" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "PPC", "8", "4", "PPC", "3", "2", "0", "PPC", "8", "4" ]	PPCAsmPrinter103	doFinalization	PowerPC	CPU	LLVM	16,709	491	1	[]
[ "<s>", "static", "tree", "nvptx_global_lock_addr", "(", ")", "{", "tree", "v", "=", "global_lock_var", ";", "if", "(", "!", "v", ")", "{", "tree", "name", "=", "get_identifier", "(", "\"__reduction_lock\"", ")", ";", "tree", "type", "=", "build_qualified_type", "(", "unsigned_type_node", ",", "TYPE_QUAL_VOLATILE", ")", ";", "v", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "VAR_DECL", ",", "name", ",", "type", ")", ";", "global_lock_var", "=", "v", ";", "DECL_ARTIFICIAL", "(", "v", ")", "=", "1", ";", "DECL_EXTERNAL", "(", "v", ")", "=", "1", ";", "TREE_STATIC", "(", "v", ")", "=", "1", ";", "TREE_PUBLIC", "(", "v", ")", "=", "1", ";", "TREE_USED", "(", "v", ")", "=", "1", ";", "mark_addressable", "(", "v", ")", ";", "mark_decl_referenced", "(", "v", ")", ";", "}", "return", "build_fold_addr_expr", "(", "v", ")", ";", "}", "</s>" ]	[ "Lazily", "generate", "the", "global", "lock", "var", "decl", "and", "return", "its", "address", "." ]	[ "nvptx", "\"__reduction_lock\"", "1", "1", "1", "1", "1" ]	nvptx	nvptx_global_lock_addr	nvptx	GPU	GCC	16,710	105	1	[]
[ "<s>", "unsigned", "RISCVMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0setup", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1setup", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0setupi", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1setupi", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0starti", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1starti", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0endi", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1endi", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0counti", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1counti", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0setupi", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1setupi", ")", "{", "RISCV", "::", "Fixups", "FixupKind", "=", "RISCV", "::", "fixup_pulpv2_loop_setupi", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "else", "{", "RISCV", "::", "Fixups", "FixupKind", "=", "RISCV", "::", "fixup_pulpv2_loop_setup", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "++", "MCNumFixups", ";", "return", "0", ";", "}", "llvm_unreachable", "(", "\"Unhandled expression!\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "RI5CY", "RISCV", "RISCV::LOOP0setup", "RISCV::LOOP1setup", "RISCV::LOOP0setupi", "RISCV::LOOP1setupi", "RISCV::LOOP0starti", "RISCV::LOOP1starti", "RISCV::LOOP0endi", "RISCV::LOOP1endi", "RISCV::LOOP0counti", "RISCV::LOOP1counti", "RISCV::LOOP0setupi", "RISCV::LOOP1setupi", "RISCV::Fixups", "RISCV::fixup_pulpv2_loop_setupi", "0", "RISCV::Fixups", "RISCV::fixup_pulpv2_loop_setup", "0", "0", "\"Unhandled expression!\"", "0" ]	RISCVMCCodeEmitter	getMachineOpValue	RI5CY	CPU	LLVM	16,711	304	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isDarwin", "(", ")", ")", "return", "4", ";", "return", "4", ";", "}", "</s>" ]	[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]	[ "PowerPC", "PPC", "PPC", "4", "4" ]	PPCISelLowering113	getByValTypeAlignment	PowerPC	CPU	LLVM	16,712	42	1	[]
[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "\|=", "ReduceMBB", "(", "", "*", "I", ")", ";", "return", "Modified", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM" ]	Thumb2SizeReduction15	runOnMachineFunction	ARM	CPU	LLVM	16,713	164	1	[]
[ "<s>", "bool", "arm_check_builtin_call", "(", "location_t", ",", "vec", "<", "location_t", ">", ",", "tree", "fndecl", ",", "tree", ",", "unsigned", "int", ",", "tree", "*", ")", "{", "int", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "if", "(", "fcode", "==", "ARM_BUILTIN_saturation_occurred", "\|\|", "fcode", "==", "ARM_BUILTIN_set_saturation", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", "=", "tree_cons", "(", "get_identifier", "(", "\"acle qbit\"", ")", ",", "NULL_TREE", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";", "}", "if", "(", "fcode", "==", "ARM_BUILTIN_sel", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", "=", "tree_cons", "(", "get_identifier", "(", "\"acle gebits\"", ")", ",", "NULL_TREE", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Implement", "TARGET_CHECK_BUILTIN_CALL", ".", "Record", "a", "read", "of", "the", "Q", "bit", "through", "intrinsics", "in", "the", "machine", "function", "." ]	[ "arm", "\"acle qbit\"", "\"acle gebits\"" ]	arm-builtins	arm_check_builtin_call	arm	CPU	GCC	16,714	118	1	[]
[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "", "Val", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Mips", "::", "RetRA", ")", ";", "if", "(", "Val", "!=", "nullptr", "&&", "!", "isSupportedType", "(", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "MipsTargetLowering", "&", "TLI", "=", "", "getTLI", "<", "MipsTargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "\"For each split Type there should be exactly one VReg.\"", ")", ";", "SmallVector", "<", "ArgInfo", ",", "8", ">", "RetInfos", ";", "SmallVector", "<", "unsigned", ",", "8", ">", "OrigArgIndices", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "=", "ArgInfo", "{", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", "}", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "CurArgInfo", ",", "0", ",", "RetInfos", ",", "OrigArgIndices", ")", ";", "}", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "8", ">", "Outs", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "RetInfos", ",", "OrigArgIndices", ",", "[", "&", "]", "(", "ISD", "::", "ArgFlagsTy", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Outs", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "ArgLocs", ";", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "TLI", ".", "CCAssignFnForReturn", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "RetInfos", ")", ")", "{", "return", "false", ";", "}", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips", "Mips", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "8", "0", "0", "ISD::OutputArg", "8", "ISD::ArgFlagsTy", "16", "Mips" ]	MipsCallLowering	lowerReturn	Mips	CPU	LLVM	16,715	396	1	[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getMinValue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII", "::", "ExtentSignedPos", ")", "&", "HexagonII", "::", "ExtentSignedMask", ";", "unsigned", "bits", "=", "(", "F", ">>", "HexagonII", "::", "ExtentBitsPos", ")", "&", "HexagonII", "::", "ExtentBitsMask", ";", "if", "(", "isSigned", ")", "return", "-", "1U", "<<", "(", "bits", "-", "1", ")", ";", "else", "return", "0", ";", "}", "</s>" ]	[ "Return", "the", "minimal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "0" ]	HexagonInstrInfo (2)2	getMinValue	Hexagon	DSP	LLVM	16,716	73	1	[]
[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "SPIRV" ]	SPIRVFrameLowering	hasFP	SPIRV	Virtual ISA	LLVM	16,717	15	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e32", ":", "case", "AMDGPU", "::", "V_MOV_B32_e64", ":", "case", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ":", "case", "AMDGPU", "::", "V_ACCVGPR_READ_B32", ":", "case", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32", ":", "return", "MI", ".", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", "into", "consideration", "its", "operands", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_ACCVGPR_READ_B32", "AMDGPU::V_ACCVGPR_WRITE_B32" ]	SIInstrInfo111	isReallyTriviallyReMaterializable	AMDGPU	GPU	LLVM	16,718	74	1	[]
[ "<s>", "static", "bool", "ix86_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_VECTOR", ":", "return", "false", ";", "default", ":", "break", ";", "}", "return", "!", "ix86_legitimate_constant_p", "(", "mode", ",", "x", ")", ";", "}", "</s>" ]	[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "for", "the", "address", "of", "thread-local", "symbols", ",", "which", "is", "checked", "above", "." ]	[ "i386" ]	i3864	ix86_cannot_force_const_mem	i386	CPU	GCC	16,719	46	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", ".", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]	[ "Mips", "Mips", "Mips::RA" ]	Mips16FrameLowering35	spillCalleeSavedRegisters	Mips	CPU	LLVM	16,720	94	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "new", "X86ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createX86IndirectBranchTrackingPass", "(", ")", ")", ";", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "createX86FixupLEAs", "(", ")", ")", ";", "}", "addPass", "(", "createX86EvexToVexInsts", "(", ")", ")", ";", "addPass", "(", "createX86DiscriminateMemOpsPass", "(", ")", ")", ";", "addPass", "(", "createX86InsertPrefetchPass", "(", ")", ")", ";", "addPass", "(", "createX86InsertX87waitPass", "(", ")", ")", ";", "addPass", "(", "createX86EncodeLiterals", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine21	addPreEmitPass	X86	CPU	LLVM	16,721	117	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitFunctionHeader", "(", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "const", "MCSectionELF", "", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "\".AMDGPU.config\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "ConfigSection", ")", ";", "const", "AMDGPUSubtarget", "&", "STM", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "SIProgramInfo", "KernelInfo", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "getSIProgramInfo", "(", "KernelInfo", ",", "MF", ")", ";", "EmitProgramInfoSI", "(", "MF", ",", "KernelInfo", ")", ";", "}", "else", "{", "EmitProgramInfoR600", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "0", ";", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "const", "MCSectionELF", "", "CommentSection", "=", "Context", ".", "getELFSection", "(", "\".AMDGPU.csdata\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", ".", "emitRawComment", "(", "\" Kernel info:\"", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" codeLenInByte = \"", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" NumSgprs: \"", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" NumVgprs: \"", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" FloatMode: \"", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" IeeeMode: \"", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" ScratchSize: \"", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "MF", ".", "dump", "(", ")", ";", "if", "(", "DisasmEnabled", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "\".AMDGPU.disasm\"", ",", "ELF", "::", "SHT_NOTE", ",", "0", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ")", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "\" ; \"", "+", "HexLines", "[", "i", "]", "+", "\"\\n\"", ";", "OutStreamer", ".", "EmitBytes", "(", "StringRef", "(", "DisasmLines", "[", "i", "]", ")", ")", ";", "OutStreamer", ".", "EmitBytes", "(", "StringRef", "(", "Comment", ")", ")", ";", "}", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "8", "\".AMDGPU.config\"", "0", "SI", "SI", "SI", "0", "\".AMDGPU.csdata\"", "0", "\" Kernel info:\"", "\" codeLenInByte = \"", "\" NumSgprs: \"", "\" NumVgprs: \"", "\" FloatMode: \"", "\" IeeeMode: \"", "\" ScratchSize: \"", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "\".AMDGPU.disasm\"", "0", "0", "\" ; \"", "\"\\n\"" ]	AMDGPUAsmPrinter98	runOnMachineFunction	R600	GPU	LLVM	16,722	469	1	[]
[ "<s>", "Value", "*", "X86TargetLowering", "::", "getSDagStackGuard", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "\|\|", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "{", "return", "M", ".", "getGlobalVariable", "(", "\"__security_cookie\"", ")", ";", "}", "return", "TargetLowering", "::", "getSDagStackGuard", "(", "M", ")", ";", "}", "</s>" ]	[ "Return", "the", "variable", "that", "'s", "previously", "inserted", "by", "insertSSPDeclarations", ",", "if", "any", ",", "otherwise", "return", "nullptr", "." ]	[ "X86", "X86", "\"__security_cookie\"" ]	X86ISelLowering (2)5	getSDagStackGuard	X86	CPU	LLVM	16,723	54	1	[]
[ "<s>", "TargetTransformInfo", "XCoreTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "XCoreTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "XCore", "XCore", "XCore" ]	XCoreTargetMachine	getTargetTransformInfo	XCore	MPU	LLVM	16,724	23	1	[]
[ "<s>", "bool", "MipsAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "FixupKind", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "fixup_Mips_CALL_HI16", ":", "case", "Mips", "::", "fixup_Mips_CALL_LO16", ":", "case", "Mips", "::", "fixup_Mips_CALL16", ":", "case", "Mips", "::", "fixup_Mips_GOT", ":", "case", "Mips", "::", "fixup_Mips_GOT_PAGE", ":", "case", "Mips", "::", "fixup_Mips_GOT_OFST", ":", "case", "Mips", "::", "fixup_Mips_GOT_DISP", ":", "case", "Mips", "::", "fixup_Mips_GOT_HI16", ":", "case", "Mips", "::", "fixup_Mips_GOT_LO16", ":", "case", "Mips", "::", "fixup_Mips_GOTTPREL", ":", "case", "Mips", "::", "fixup_Mips_DTPREL_HI", ":", "case", "Mips", "::", "fixup_Mips_DTPREL_LO", ":", "case", "Mips", "::", "fixup_Mips_TLSGD", ":", "case", "Mips", "::", "fixup_Mips_TLSLDM", ":", "case", "Mips", "::", "fixup_Mips_TPREL_HI", ":", "case", "Mips", "::", "fixup_Mips_TPREL_LO", ":", "case", "Mips", "::", "fixup_Mips_JALR", ":", "case", "Mips", "::", "fixup_MICROMIPS_CALL16", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_DISP", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_PAGE", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_OFST", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT16", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOTTPREL", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_DTPREL_HI16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_DTPREL_LO16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_GD", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_LDM", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_TPREL_HI16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_TPREL_LO16", ":", "case", "Mips", "::", "fixup_MICROMIPS_JALR", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TLSGD_HI16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TLSGD_LO16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TLSLDM_HI16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TLSLDM_LO16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TPREL_HI16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TPREL_LO16", ":", "return", "true", ";", "}", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "Mips", "Mips", "Mips::fixup_Mips_CALL_HI16", "Mips::fixup_Mips_CALL_LO16", "Mips::fixup_Mips_CALL16", "Mips::fixup_Mips_GOT", "Mips::fixup_Mips_GOT_PAGE", "Mips::fixup_Mips_GOT_OFST", "Mips::fixup_Mips_GOT_DISP", "Mips::fixup_Mips_GOT_HI16", "Mips::fixup_Mips_GOT_LO16", "Mips::fixup_Mips_GOTTPREL", "Mips::fixup_Mips_DTPREL_HI", "Mips::fixup_Mips_DTPREL_LO", "Mips::fixup_Mips_TLSGD", "Mips::fixup_Mips_TLSLDM", "Mips::fixup_Mips_TPREL_HI", "Mips::fixup_Mips_TPREL_LO", "Mips::fixup_Mips_JALR", "Mips::fixup_MICROMIPS_CALL16", "Mips::fixup_MICROMIPS_GOT_DISP", "Mips::fixup_MICROMIPS_GOT_PAGE", "Mips::fixup_MICROMIPS_GOT_OFST", "Mips::fixup_MICROMIPS_GOT16", "Mips::fixup_MICROMIPS_GOTTPREL", "Mips::fixup_MICROMIPS_TLS_DTPREL_HI16", "Mips::fixup_MICROMIPS_TLS_DTPREL_LO16", "Mips::fixup_MICROMIPS_TLS_GD", "Mips::fixup_MICROMIPS_TLS_LDM", "Mips::fixup_MICROMIPS_TLS_TPREL_HI16", "Mips::fixup_MICROMIPS_TLS_TPREL_LO16", "Mips::fixup_MICROMIPS_JALR", "Mips::fixup_CHERI_CAPTAB_TLSGD_HI16", "Mips::fixup_CHERI_CAPTAB_TLSGD_LO16", "Mips::fixup_CHERI_CAPTAB_TLSLDM_HI16", "Mips::fixup_CHERI_CAPTAB_TLSLDM_LO16", "Mips::fixup_CHERI_CAPTAB_TPREL_HI16", "Mips::fixup_CHERI_CAPTAB_TPREL_LO16" ]	MipsAsmBackend37	shouldForceRelocation	Mips	CPU	LLVM	16,725	226	1	[]
[ "<s>", "static", "bool", "legitimate_reload_vector_constant_p", "(", "rtx", "op", ")", "{", "if", "(", "TARGET_VX", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", "==", "16", "&&", "(", "satisfies_constraint_j00", "(", "op", ")", "\|\|", "satisfies_constraint_jm1", "(", "op", ")", "\|\|", "satisfies_constraint_jKK", "(", "op", ")", "\|\|", "satisfies_constraint_jxx", "(", "op", ")", "\|\|", "satisfies_constraint_jyy", "(", "op", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "constant", "value", "OP", "is", "a", "legitimate", "vector", "operand", "during", "and", "after", "reload", ".", "This", "function", "accepts", "all", "constants", "which", "can", "be", "loaded", "directly", "into", "an", "VR", "." ]	[ "s390", "16" ]	s390	legitimate_reload_vector_constant_p	s390	MPU	GCC	16,726	56	1	[]
[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "", "TRI", ",", "", "Info", ")", ";", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "AMDGPU", "::", "SP_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "SP_REG", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "AMDGPU", "::", "PRIVATE_RSRC_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "PRIVATE_RSRC_REG", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "AMDGPU", "::", "FP_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "FP_REG", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "TII", "->", "fixImplicitOperands", "(", "MI", ")", ";", "}", "}", "}", "if", "(", "ST", ".", "needsAlignedVGPRs", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "int", "NewClassID", "=", "getAlignedAGPRClassID", "(", "RC", "->", "getID", "(", ")", ")", ";", "if", "(", "NewClassID", "!=", "-", "1", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getRegClass", "(", "NewClassID", ")", ")", ";", "}", "}", "TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";", "if", "(", "VGPRReserveforSGPRSpill", "&&", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "!", "Info", "->", "VGPRReservedForSGPRSpill", "&&", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "Info", "->", "reserveVGPRforSGPRSpills", "(", "MF", ")", ";", "}", "</s>" ]	[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::FP_REG", "0", "1" ]	SIISelLowering12	finalizeLowering	AMDGPU	GPU	LLVM	16,727	382	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPUSH", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "{", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]	[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]	Thumb1FrameLowering57	spillCalleeSavedRegisters	ARM	CPU	LLVM	16,728	239	1	[]
[ "<s>", "static", "tree", "rl78_handle_saddr_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "", "node", ")", ")", ";", "if", "(", "TREE_CODE", "(", "", "node", ")", "==", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qE attribute doesn't apply to functions\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]	[ "Check", "``", "saddr", "''", "attributes", "." ]	[ "rl78", "\"%qE attribute doesn't apply to functions\"" ]	rl782	rl78_handle_saddr_attribute	rl78	MPU	GCC	16,729	63	1	[]
[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_tune", "(", "const", "char", "", "to_parse", ",", "const", "struct", "processor", "", "", "res", ")", "{", "const", "struct", "processor", "", "cpu", ";", "for", "(", "cpu", "=", "all_cores", ";", "cpu", "->", "name", "!=", "NULL", ";", "cpu", "++", ")", "{", "if", "(", "strcmp", "(", "cpu", "->", "name", ",", "to_parse", ")", "==", "0", ")", "{", "*", "res", "=", "cpu", ";", "return", "AARCH64_PARSE_OK", ";", "}", "}", "return", "AARCH64_PARSE_INVALID_ARG", ";", "}", "</s>" ]	[ "Parse", "the", "TUNE", "string", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_parse_tune	aarch64	CPU	GCC	16,730	68	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass" ]	SIRegisterInfo (3)	getPointerRegClass	AMDGPU	GPU	LLVM	16,731	24	1	[]
[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "LI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "bool", "IsZExt", "=", "false", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICL_32_64", ":", "{", "IsZExt", "=", "true", ";", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "i8", "&&", "MB", "<=", "56", ")", "\|\|", "(", "VT", "==", "MVT", "::", "i16", "&&", "MB", "<=", "48", ")", "\|\|", "(", "VT", "==", "MVT", "::", "i32", "&&", "MB", "<=", "32", ")", ")", "break", ";", "return", "false", ";", "}", "case", "PPC", "::", "RLWINM", ":", "case", "PPC", "::", "RLWINM8", ":", "{", "IsZExt", "=", "true", ";", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "i8", "&&", "MB", "<=", "24", ")", "\|\|", "(", "VT", "==", "MVT", "::", "i16", "&&", "MB", "<=", "16", ")", ")", "break", ";", "return", "false", ";", "}", "case", "PPC", "::", "EXTSB", ":", "case", "PPC", "::", "EXTSB8", ":", "case", "PPC", "::", "EXTSB8_32_64", ":", "return", "false", ";", "case", "PPC", "::", "EXTSH", ":", "case", "PPC", "::", "EXTSH8", ":", "case", "PPC", "::", "EXTSH8_32_64", ":", "{", "if", "(", "VT", "!=", "MVT", "::", "i16", "&&", "VT", "!=", "MVT", "::", "i8", ")", "return", "false", ";", "break", ";", "}", "case", "PPC", "::", "EXTSW", ":", "case", "PPC", "::", "EXTSW_32_64", ":", "{", "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i16", "&&", "VT", "!=", "MVT", "::", "i8", ")", "return", "false", ";", "break", ";", "}", "}", "Address", "Addr", ";", "if", "(", "!", "PPCComputeAddress", "(", "LI", "->", "getOperand", "(", "0", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "PPCEmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "nullptr", ",", "IsZExt", ")", ")", "return", "false", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "PowerPC", "PPC", "PPC::RLDICL", "PPC::RLDICL_32_64", "3", "MVT::i8", "56", "MVT::i16", "48", "MVT::i32", "32", "PPC::RLWINM", "PPC::RLWINM8", "3", "MVT::i8", "24", "MVT::i16", "16", "PPC::EXTSB", "PPC::EXTSB8", "PPC::EXTSB8_32_64", "PPC::EXTSH", "PPC::EXTSH8", "PPC::EXTSH8_32_64", "MVT::i16", "MVT::i8", "PPC::EXTSW", "PPC::EXTSW_32_64", "MVT::i32", "MVT::i16", "MVT::i8", "PPC", "0", "0", "PPC" ]	PPCFastISel (2)	tryToFoldLoadIntoMI	PowerPC	CPU	LLVM	16,732	347	1	[]
[ "<s>", "MachineBasicBlock", "", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_INIT_M0", ":", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "0", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "AMDGPU", "::", "GET_GROUPSTATICSIZE", ":", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "0", ")", ")", ".", "addImm", "(", "MFI", "->", "getLDSSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V1", ":", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V2", ":", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V4", ":", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V8", ":", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V16", ":", "return", "emitIndirectSrc", "(", "MI", ",", "", "BB", ",", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V1", ":", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V2", ":", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V4", ":", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V8", ":", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V16", ":", "return", "emitIndirectDst", "(", "MI", ",", "", "BB", ",", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "case", "AMDGPU", "::", "SI_KILL", ":", "return", "splitKillBlock", "(", "MI", ",", "BB", ")", ";", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "}", "}", "</s>" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOV_B32", "0", "AMDGPU::SI_INDIRECT_SRC_V1", "AMDGPU::SI_INDIRECT_SRC_V2", "AMDGPU::SI_INDIRECT_SRC_V4", "AMDGPU::SI_INDIRECT_SRC_V8", "AMDGPU::SI_INDIRECT_SRC_V16", "AMDGPU::SI_INDIRECT_DST_V1", "AMDGPU::SI_INDIRECT_DST_V2", "AMDGPU::SI_INDIRECT_DST_V4", "AMDGPU::SI_INDIRECT_DST_V8", "AMDGPU::SI_INDIRECT_DST_V16", "AMDGPU::SI_KILL", "AMDGPU" ]	SIISelLowering121	EmitInstrWithCustomInserter	AMDGPU	GPU	LLVM	16,733	305	1	[]
[ "<s>", "static", "void", "frv_optimize_membar_global", "(", "basic_block", "bb", ",", "struct", "frv_io", "*", "first_io", ",", "rtx", "membar", ")", "{", "struct", "frv_io", "this_io", ",", "next_io", ";", "edge", "succ", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "succ", ",", "ei", ",", "bb", "->", "succs", ")", "if", "(", "succ", "->", "dest", "==", "EXIT_BLOCK_PTR", ")", "return", ";", "ei", "=", "ei_start", "(", "bb", "->", "succs", ")", ";", "ei_cond", "(", "ei", ",", "&", "succ", ")", ";", "next_io", "=", "first_io", "[", "succ", "->", "dest", "->", "index", "]", ";", "ei", "=", "ei_start", "(", "bb", "->", "succs", ")", ";", "if", "(", "ei_cond", "(", "ei", ",", "&", "succ", ")", ")", "{", "for", "(", "ei_next", "(", "&", "ei", ")", ";", "ei_cond", "(", "ei", ",", "&", "succ", ")", ";", "ei_next", "(", "&", "ei", ")", ")", "frv_io_union", "(", "&", "next_io", ",", "&", "first_io", "[", "succ", "->", "dest", "->", "index", "]", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "frv_extract_membar", "(", "&", "this_io", ",", "membar", ")", ";", "if", "(", "frv_io_fixed_order_p", "(", "&", "this_io", ",", "&", "next_io", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\";; [Global] Removing membar %d since order of accesses\"", "\" is guaranteed\\n\"", ",", "INSN_UID", "(", "membar", ")", ")", ";", "delete_insn", "(", "membar", ")", ";", "}", "}", "</s>" ]	[ "See", "if", "MEMBAR", ",", "the", "last", "membar", "instruction", "in", "BB", ",", "can", "be", "removed", ".", "FIRST_IO", "[", "X", "]", "describes", "the", "first", "operation", "performed", "by", "basic", "block", "X", "." ]	[ "frv", "\";; [Global] Removing membar %d since order of accesses\"", "\" is guaranteed\\n\"" ]	frv2	frv_optimize_membar_global	frv	VLIW	GCC	16,734	184	1	[]
[ "<s>", "static", "unsigned", "addLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "PReg", ",", "VReg", ")", ";", "return", "VReg", ";", "}", "</s>" ]	[ "addLiveIn", "-", "Add", "the", "specified", "register", "as", "a", "live-in", "." ]	[ "Cpu0" ]	Cpu0ISelLowering	addLiveIn	Cpu0	CPU	LLVM	16,735	48	1	[]
[ "<s>", "static", "int", "ix86_function_sseregparm", "(", "tree", "type", ",", "tree", "decl", ")", "{", "if", "(", "TARGET_SSEREGPARM", "\|\|", "(", "type", "&&", "lookup_attribute", "(", "\"sseregparm\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ")", ")", "{", "if", "(", "!", "TARGET_SSE", ")", "{", "if", "(", "decl", ")", "error", "(", "\"Calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", ",", "decl", ")", ";", "else", "error", "(", "\"Calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", ",", "type", ")", ";", "return", "0", ";", "}", "return", "2", ";", "}", "if", "(", "!", "TARGET_64BIT", "&&", "decl", "&&", "TARGET_SSE_MATH", "&&", "flag_unit_at_a_time", "&&", "!", "profile_flag", ")", "{", "struct", "cgraph_local_info", "*", "i", "=", "cgraph_local_info", "(", "decl", ")", ";", "if", "(", "i", "&&", "i", "->", "local", ")", "return", "TARGET_SSE2", "?", "2", ":", "1", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "Return", "1", "or", "2", ",", "if", "we", "can", "pass", "up", "to", "SSE_REGPARM_MAX", "SFmode", "(", "1", ")", "and", "DFmode", "(", "2", ")", "arguments", "in", "SSE", "registers", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", ".", "Otherwise", "return", "0", "." ]	[ "i386", "\"sseregparm\"", "\"Calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "\"Calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "0", "2", "2", "1", "0" ]	i3863	ix86_function_sseregparm	i386	CPU	GCC	16,736	110	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "tracksLiveness", "(", ")", "&&", "\"Suitable Machine Function for outlining must track liveness\"", ")", ";", "LiveRegUnits", "LRU", "(", "getRegisterInfo", "(", ")", ")", ";", "std", "::", "for_each", "(", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ",", "[", "&", "LRU", "]", "(", "MachineInstr", "&", "MI", ")", "{", "LRU", ".", "accumulate", "(", "MI", ")", ";", "}", ")", ";", "bool", "R12AvailableInBlock", "=", "LRU", ".", "available", "(", "ARM", "::", "R12", ")", ";", "bool", "CPSRAvailableInBlock", "=", "LRU", ".", "available", "(", "ARM", "::", "CPSR", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "CPSRAvailableInBlock", ")", "Flags", "\|=", "MachineOutlinerMBBFlags", "::", "UnsafeRegsDead", ";", "LRU", ".", "addLiveOuts", "(", "MBB", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "ARM", "::", "R12", ")", ")", "return", "false", ";", "if", "(", "CPSRAvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "ARM", "::", "CPSR", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "MBB", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "Flags", "\|=", "MachineOutlinerMBBFlags", "::", "HasCalls", ";", "if", "(", "!", "LRU", ".", "available", "(", "ARM", "::", "LR", ")", ")", "Flags", "\|=", "MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", ";", "return", "true", ";", "}", "</s>" ]	[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]	[ "ARM", "ARM", "\"Suitable Machine Function for outlining must track liveness\"", "ARM::R12", "ARM::CPSR", "ARM::R12", "ARM::CPSR", "ARM::LR" ]	ARMBaseInstrInfo116	isMBBSafeToOutlineFrom	ARM	CPU	LLVM	16,737	207	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isMulAddWithConstProfitable", "(", "const", "SDValue", "&", "AddNode", ",", "const", "SDValue", "&", "ConstNode", ")", "const", "{", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "true", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "true", ";", "ConstantSDNode", "", "C1Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "AddNode", ".", "getOperand", "(", "1", ")", ")", ";", "ConstantSDNode", "", "C2Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "ConstNode", ")", ";", "const", "APInt", "&", "C1", "=", "C1Node", "->", "getAPIntValue", "(", ")", ";", "const", "APInt", "&", "C2", "=", "C2Node", "->", "getAPIntValue", "(", ")", ";", "if", "(", "C1", ".", "isSignedIntN", "(", "12", ")", "&&", "!", "(", "C1", "*", "C2", ")", ".", "isSignedIntN", "(", "12", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "may", "be", "profitable", "to", "transform", "(", "mul", "(", "add", "x", ",", "c1", ")", ",", "c2", ")", "-", ">", "(", "add", "(", "mul", "x", ",", "c2", ")", ",", "c1", "*", "c2", ")", "." ]	[ "RISCV", "RISCV", "1", "12", "12" ]	RISCVISelLowering1	isMulAddWithConstProfitable	RISCV	CPU	LLVM	16,738	133	1	[]
[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "ARM", "::", "tPUSH", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]	[ "ARM", "ARM::tPUSH", "0", "1" ]	Thumb1InstrInfo2	spillCalleeSavedRegisters	ARM	CPU	LLVM	16,739	138	1	[]
[ "<s>", "rtx", "mips_msa_vec_parallel_const_half", "(", "machine_mode", "mode", ",", "bool", "high_p", ")", "{", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "nunits", "/", "2", ")", ";", "int", "base", ";", "int", "i", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "base", "=", "high_p", "?", "0", ":", "nunits", "/", "2", ";", "else", "base", "=", "high_p", "?", "nunits", "/", "2", ":", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nunits", "/", "2", ";", "i", "++", ")", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "base", "+", "i", ")", ";", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "v", ")", ";", "}", "</s>" ]	[ "Construct", "and", "return", "PARALLEL", "RTX", "with", "CONST_INTs", "for", "HIGH", "(", "high_p", "==", "TRUE", ")", "or", "LOW", "(", "high_p", "==", "FALSE", ")", "half", "of", "a", "vector", "for", "mode", "MODE", "." ]	[ "mips", "2", "0", "2", "2", "0", "0", "2" ]	mips	mips_msa_vec_parallel_const_half	mips	CPU	GCC	16,740	97	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ParseInstruction\\n\"", ")", ";", "getTargetStreamer", "(", ")", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "!", "mnemonicIsValid", "(", "Name", ",", "0", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "NameLoc", ",", "\"unknown instruction\"", ")", ";", "}", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ",", "*", "this", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "parseBracketSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "parseBracketSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", "&&", "parseParenSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "\"ParseInstruction\\n\"", "0", "\"unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]	MipsAsmParser	ParseInstruction	Mips	CPU	LLVM	16,741	320	1	[]
[ "<s>", "int", "ix86_unary_operator_ok", "(", "enum", "rtx_code", "code", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "2", "]", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "MEM", "\|\|", "GET_CODE", "(", "operands", "[", "1", "]", ")", "==", "MEM", ")", "&&", "!", "rtx_equal_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ")", "return", "FALSE", ";", "return", "TRUE", ";", "}", "</s>" ]	[ "Return", "TRUE", "or", "FALSE", "depending", "on", "whether", "the", "unary", "operator", "meets", "the", "appropriate", "constraints", "." ]	[ "i386", "2", "0", "1", "0", "1" ]	i3863	ix86_unary_operator_ok	i386	CPU	GCC	16,742	66	1	[]
[ "<s>", "RISCVTargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'f'", ":", "case", "'v'", ":", "return", "C_RegisterClass", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "return", "C_Immediate", ";", "case", "'A'", ":", "return", "C_Memory", ";", "case", "'S'", ":", "return", "C_Other", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "RISCV", "RISCV", "RISCV", "1", "0" ]	RISCVISelLowering35	getConstraintType	RISCV	CPU	LLVM	16,743	79	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasOptimizeForSizeAttr", "(", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "CALL", "\|\|", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "TC_RETURN", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "\|\|", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "CALL", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "0", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "1", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "0", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_ROUND", "&&", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "EVT", "SrcVT", "=", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "\|\|", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "bool", "SrcIsSSE", "=", "X86Lowering", ".", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "X86Lowering", ".", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "1", ")", ")", "continue", ";", "}", "EVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_ROUND", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "0", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "0", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "0", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "0", ")", ",", "Result", ")", ";", "++", "I", ";", "CurDAG", "->", "DeleteNode", "(", "N", ")", ";", "}", "}", "</s>" ]	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG13	PreprocessISelDAG	X86	CPU	LLVM	16,744	451	1	[]
[ "<s>", "static", "uint32_t", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "FixupKind", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "\"Unexpected branch target type!\"", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FixupKind", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Xtensa", "\"Unexpected branch target type!\"", "0", "0" ]	XtensaMCCodeEmitter	getBranchTargetOpValue	Xtensa	MPU	LLVM	16,745	111	1	[]
[ "<s>", "void", "arm_output_multireg_pop", "(", "rtx", "", "operands", ",", "bool", "return_pc", ",", "rtx", "cond", ",", "bool", "reverse", ",", "bool", "update", ")", "{", "int", "i", ";", "char", "pattern", "[", "100", "]", ";", "int", "offset", ";", "const", "char", "", "conditional", ";", "int", "num_saves", "=", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", ";", "unsigned", "int", "regno", ";", "unsigned", "int", "regno_base", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ";", "offset", "=", "0", ";", "offset", "+=", "update", "?", "1", ":", "0", ";", "offset", "+=", "return_pc", "?", "1", ":", "0", ";", "for", "(", "i", "=", "offset", ";", "i", "<", "num_saves", ";", "i", "++", ")", "{", "regno", "=", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "operands", "[", "0", "]", ",", "0", ",", "i", ")", ",", "0", ")", ")", ";", "gcc_assert", "(", "(", "regno", "!=", "SP_REGNUM", ")", "\|\|", "(", "regno_base", "==", "SP_REGNUM", ")", ")", ";", "if", "(", "regno", "==", "regno_base", ")", "gcc_assert", "(", "!", "update", ")", ";", "}", "conditional", "=", "reverse", "?", "\"%?%D0\"", ":", "\"%?%d0\"", ";", "if", "(", "(", "regno_base", "==", "SP_REGNUM", ")", "&&", "TARGET_UNIFIED_ASM", ")", "{", "gcc_assert", "(", "update", ")", ";", "sprintf", "(", "pattern", ",", "\"pop%s\\t{\"", ",", "conditional", ")", ";", "}", "else", "{", "if", "(", "regno_base", "==", "SP_REGNUM", ")", "sprintf", "(", "pattern", ",", "\"ldm%sfd\\t\"", ",", "conditional", ")", ";", "else", "if", "(", "TARGET_UNIFIED_ASM", ")", "sprintf", "(", "pattern", ",", "\"ldmia%s\\t\"", ",", "conditional", ")", ";", "else", "sprintf", "(", "pattern", ",", "\"ldm%sia\\t\"", ",", "conditional", ")", ";", "strcat", "(", "pattern", ",", "reg_names", "[", "regno_base", "]", ")", ";", "if", "(", "update", ")", "strcat", "(", "pattern", ",", "\"!, {\"", ")", ";", "else", "strcat", "(", "pattern", ",", "\", {\"", ")", ";", "}", "strcat", "(", "pattern", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "operands", "[", "0", "]", ",", "0", ",", "offset", ")", ",", "0", ")", ")", "]", ")", ";", "for", "(", "i", "=", "offset", "+", "1", ";", "i", "<", "num_saves", ";", "i", "++", ")", "{", "strcat", "(", "pattern", ",", "\", \"", ")", ";", "strcat", "(", "pattern", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "operands", "[", "0", "]", ",", "0", ",", "i", ")", ",", "0", ")", ")", "]", ")", ";", "}", "strcat", "(", "pattern", ",", "\"}\"", ")", ";", "if", "(", "IS_INTERRUPT", "(", "arm_current_func_type", "(", ")", ")", "&&", "return_pc", ")", "strcat", "(", "pattern", ",", "\"^\"", ")", ";", "output_asm_insn", "(", "pattern", ",", "&", "cond", ")", ";", "}", "</s>" ]	[ "OPERANDS", "[", "0", "]", "is", "the", "entire", "list", "of", "insns", "that", "constitute", "pop", ",", "OPERANDS", "[", "1", "]", "is", "the", "base", "register", ",", "RETURN_PC", "is", "true", "iff", "return", "insn", "is", "in", "the", "list", ",", "UPDATE", "is", "true", "iff", "the", "list", "contains", "explicit", "update", "of", "base", "register", "." ]	[ "arm", "100", "0", "0", "1", "0", "1", "0", "1", "0", "0", "0", "0", "\"%?%D0\"", "\"%?%d0\"", "\"pop%s\\t{\"", "\"ldm%sfd\\t\"", "\"ldmia%s\\t\"", "\"ldm%sia\\t\"", "\"!, {\"", "\", {\"", "0", "0", "0", "1", "\", \"", "0", "0", "0", "\"}\"", "\"^\"" ]	arm4	arm_output_multireg_pop	arm	CPU	GCC	16,746	369	1	[]
[ "<s>", "static", "tree", "nvptx_get_shared_red_addr", "(", "tree", "type", ",", "tree", "offset", ",", "bool", "vector", ")", "{", "enum", "nvptx_builtins", "addr_dim", "=", "NVPTX_BUILTIN_WORKER_ADDR", ";", "if", "(", "vector", ")", "addr_dim", "=", "NVPTX_BUILTIN_VECTOR_ADDR", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "tree", "fndecl", "=", "nvptx_builtin_decl", "(", "addr_dim", ",", "true", ")", ";", "tree", "size", "=", "build_int_cst", "(", "unsigned_type_node", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "tree", "align", "=", "build_int_cst", "(", "unsigned_type_node", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", "/", "BITS_PER_UNIT", ")", ";", "tree", "call", "=", "build_call_expr", "(", "fndecl", ",", "3", ",", "offset", ",", "size", ",", "align", ")", ";", "return", "fold_convert", "(", "build_pointer_type", "(", "type", ")", ",", "call", ")", ";", "}", "</s>" ]	[ "Generate", "a", "PTX", "builtin", "function", "call", "that", "returns", "the", "address", "in", "the", "worker", "reduction", "buffer", "at", "OFFSET", ".", "TYPE", "is", "the", "type", "of", "the", "data", "at", "that", "location", "." ]	[ "nvptx", "3" ]	nvptx	nvptx_get_shared_red_addr	nvptx	GPU	GCC	16,747	102	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "\"should not see multiple frame indices\"", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "MachineBasicBlock", "", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "\"frame index must be address operand\"", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "", "SOffset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "assert", "(", "SOffset", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "\"should only be seeing stack pointer offset relative FrameIndex\"", ")", ";", "MachineOperand", "", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", "&&", "\"offset should be legal\"", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "SOffset", "->", "ChangeToImmediate", "(", "0", ")", ";", "}", "</s>" ]	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "SI", "\"should only be seeing stack pointer offset relative FrameIndex\"", "AMDGPU::OpName", "SI", "\"offset should be legal\"", "0" ]	SIRegisterInfo16	resolveFrameIndex	AMDGPU	GPU	LLVM	16,748	236	1	[]
[ "<s>", "unsigned", "Z80oldRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "getFrameLowering", "(", "MF", ")", "->", "hasFP", "(", "MF", ")", "?", "Z80old", "::", "IX", ":", "Z80old", "::", "SPS", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Z80old", "Z80old", "Z80old::IX", "Z80old::SPS" ]	Z80oldRegisterInfo	getFrameRegister	Z80old	MPU	LLVM	16,749	32	1	[]
[ "<s>", "void", "P2TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "Ops", ".", "push_back", "(", "Callee", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "target_machine", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "DAG", ".", "getMachineFunction", "(", ")", ",", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "\"Missing call preserved mask for calling convention\"", ")", ";", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "</s>" ]	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "P2", "P2", "0", "1", "0", "\"Missing call preserved mask for calling convention\"" ]	P2ISelLowering	getOpndList	P2	MPU	LLVM	16,750	245	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "bool", "UseHVX", "=", "Subtarget", ".", "useHVXOps", "(", ")", ",", "UseHVXDbl", "=", "Subtarget", ".", "useHVXDblOps", "(", ")", ";", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "\"getRegForInlineAsmConstraint Unhandled data type\"", ")", ";", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "f32", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "case", "MVT", "::", "i64", ":", "case", "MVT", "::", "f64", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "DoubleRegsRegClass", ")", ";", "}", "case", "'q'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "\"getRegForInlineAsmConstraint Unhandled data type\"", ")", ";", "case", "MVT", "::", "v1024i1", ":", "case", "MVT", "::", "v512i1", ":", "case", "MVT", "::", "v32i16", ":", "case", "MVT", "::", "v16i32", ":", "case", "MVT", "::", "v64i8", ":", "case", "MVT", "::", "v8i64", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VecPredRegsRegClass", ")", ";", "}", "case", "'v'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "\"getRegForInlineAsmConstraint Unhandled data type\"", ")", ";", "case", "MVT", "::", "v16i32", ":", "case", "MVT", "::", "v32i16", ":", "case", "MVT", "::", "v64i8", ":", "case", "MVT", "::", "v8i64", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VectorRegsRegClass", ")", ";", "case", "MVT", "::", "v32i32", ":", "case", "MVT", "::", "v64i16", ":", "case", "MVT", "::", "v16i64", ":", "case", "MVT", "::", "v128i8", ":", "if", "(", "Subtarget", ".", "hasV60TOps", "(", ")", "&&", "UseHVX", "&&", "UseHVXDbl", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VectorRegs128BRegClass", ")", ";", "else", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VecDblRegsRegClass", ")", ";", "case", "MVT", "::", "v256i8", ":", "case", "MVT", "::", "v128i16", ":", "case", "MVT", "::", "v64i32", ":", "case", "MVT", "::", "v32i64", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VecDblRegs128BRegClass", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "\"Unknown asm register class\"", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Hexagon", "Hexagon", "1", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::f32", "0U", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0U", "Hexagon::DoubleRegsRegClass", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::v1024i1", "MVT::v512i1", "MVT::v32i16", "MVT::v16i32", "MVT::v64i8", "MVT::v8i64", "0U", "Hexagon::VecPredRegsRegClass", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::v16i32", "MVT::v32i16", "MVT::v64i8", "MVT::v8i64", "0U", "Hexagon::VectorRegsRegClass", "MVT::v32i32", "MVT::v64i16", "MVT::v16i64", "MVT::v128i8", "0U", "Hexagon::VectorRegs128BRegClass", "0U", "Hexagon::VecDblRegsRegClass", "MVT::v256i8", "MVT::v128i16", "MVT::v64i32", "MVT::v32i64", "0U", "Hexagon::VecDblRegs128BRegClass", "\"Unknown asm register class\"" ]	HexagonISelLowering (2)	getRegForInlineAsmConstraint	Hexagon	DSP	LLVM	16,751	363	1	[]
[ "<s>", "static", "sbitmap", "rs6000_components_for_bb", "(", "basic_block", "bb", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "kill", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "cfun", "->", "machine", "->", "n_components", ")", ";", "bitmap_clear", "(", "components", ")", ";", "for", "(", "unsigned", "regno", "=", "info", "->", "first_gp_reg_save", ";", "regno", "<", "32", ";", "regno", "++", ")", "if", "(", "bitmap_bit_p", "(", "in", ",", "regno", ")", "\|\|", "bitmap_bit_p", "(", "gen", ",", "regno", ")", "\|\|", "bitmap_bit_p", "(", "kill", ",", "regno", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "for", "(", "unsigned", "regno", "=", "info", "->", "first_fp_reg_save", ";", "regno", "<", "64", ";", "regno", "++", ")", "if", "(", "bitmap_bit_p", "(", "in", ",", "regno", ")", "\|\|", "bitmap_bit_p", "(", "gen", ",", "regno", ")", "\|\|", "bitmap_bit_p", "(", "kill", ",", "regno", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "if", "(", "bitmap_bit_p", "(", "in", ",", "LR_REGNO", ")", "\|\|", "bitmap_bit_p", "(", "gen", ",", "LR_REGNO", ")", "\|\|", "bitmap_bit_p", "(", "kill", ",", "LR_REGNO", ")", ")", "bitmap_set_bit", "(", "components", ",", "0", ")", ";", "if", "(", "bitmap_bit_p", "(", "in", ",", "TOC_REGNUM", ")", "\|\|", "bitmap_bit_p", "(", "gen", ",", "TOC_REGNUM", ")", "\|\|", "bitmap_bit_p", "(", "kill", ",", "TOC_REGNUM", ")", ")", "bitmap_set_bit", "(", "components", ",", "2", ")", ";", "return", "components", ";", "}", "</s>" ]	[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]	[ "rs6000", "32", "64", "0", "2" ]	rs60007	rs6000_components_for_bb	rs6000	CPU	GCC	16,752	219	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "TLInfo", "(", "", "this", ")", ",", "TSInfo", "(", "", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "}", "</s>" ]	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine47	SparcTargetMachine	Sparc	CPU	LLVM	16,753	97	1	[]
[ "<s>", "int", "mmix_function_arg_regno_p", "(", "int", "regno", ",", "int", "incoming", ")", "{", "int", "first_arg_regnum", "=", "incoming", "?", "MMIX_FIRST_INCOMING_ARG_REGNUM", ":", "MMIX_FIRST_ARG_REGNUM", ";", "return", "regno", ">=", "first_arg_regnum", "&&", "regno", "<", "first_arg_regnum", "+", "MMIX_MAX_ARGS_IN_REGS", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "regno", "is", "a", "register", "number", "where", "a", "parameter", "is", "passed", ",", "and", "0", "otherwise", "." ]	[ "mmix" ]	mmix	mmix_function_arg_regno_p	mmix	CPU	GCC	16,754	31	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "amdgcn_if_break", ":", "return", "true", ";", "}", "}", "if", "(", "const", "ExtractValueInst", "", "ExtValue", "=", "dyn_cast", "<", "ExtractValueInst", ">", "(", "V", ")", ")", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "ExtValue", "->", "getOperand", "(", "0", ")", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "amdgcn_if", ":", "case", "Intrinsic", "::", "amdgcn_else", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";", "if", "(", "Indices", ".", "size", "(", ")", "==", "1", "&&", "Indices", "[", "0", "]", "==", "1", ")", "{", "return", "true", ";", "}", "}", "}", "}", "}", "if", "(", "const", "CallInst", "", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "{", "const", "SIRegisterInfo", "", "SIRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "SIRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "0", "&&", "SIRI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";", "else", "if", "(", "SIRI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";", "}", "}", "}", "}", "}", "SmallPtrSet", "<", "const", "Value", "", ",", "16", ">", "Visited", ";", "return", "hasCFUser", "(", "V", ",", "Visited", ",", "Subtarget", "->", "getWavefrontSize", "(", ")", ")", ";", "}", "</s>" ]	[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1", "SI", "SI", "SI", "0", "SI", "SI", "16" ]	SIISelLowering153	requiresUniformRegister	AMDGPU	GPU	LLVM	16,755	361	1	[]
[ "<s>", "bool", "isLegalNTStore", "(", "Type", "", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "auto", "", "DataTypeVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "DataType", ")", ")", "{", "unsigned", "NumElements", "=", "cast", "<", "FixedVectorType", ">", "(", "DataTypeVTy", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "EltSize", "=", "DataTypeVTy", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "return", "NumElements", ">", "1", "&&", "isPowerOf2_64", "(", "NumElements", ")", "&&", "EltSize", ">=", "8", "&&", "EltSize", "<=", "128", "&&", "isPowerOf2_64", "(", "EltSize", ")", ";", "}", "return", "BaseT", "::", "isLegalNTStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]	[ "AArch64", "1", "8", "128" ]	AArch64TargetTransformInfo	isLegalNTStore	AArch64	CPU	LLVM	16,756	89	1	[]
[ "<s>", "bool", "Z80DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected asm memory constraint\"", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectMem", "(", "Op", ",", "Op0", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "if", "(", "!", "SelectOff", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "return", "false", ";", "}", "}", "</s>" ]	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Z80", "Z80", "\"Unexpected asm memory constraint\"" ]	Z80ISelDAGToDAG2	SelectInlineAsmMemoryOperand	Z80	MPU	LLVM	16,757	107	1	[]
[ "<s>", "BPFSubtarget", "&", "BPFSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "BPF", "BPF", "BPF" ]	BPFSubtarget	initializeSubtargetDependencies	BPF	Virtual ISA	LLVM	16,758	36	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ",", "next_param", ";", "", "cum", "=", "zero_cum", ";", "cum", "->", "prototype", "=", "(", "fntype", "&&", "TYPE_ARG_TYPES", "(", "fntype", ")", ")", ";", "for", "(", "param", "=", "fntype", "?", "TYPE_ARG_TYPES", "(", "fntype", ")", ":", "0", ";", "param", "!=", "0", ";", "param", "=", "next_param", ")", "{", "next_param", "=", "TREE_CHAIN", "(", "param", ")", ";", "if", "(", "next_param", "==", "0", "&&", "TREE_VALUE", "(", "param", ")", "!=", "void_type_node", ")", "cum", "->", "gp_reg_found", "=", "1", ";", "}", "}", "</s>" ]	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE", "is", "0", "." ]	[ "mips", "0", "0", "0", "1" ]	mips3	init_cumulative_args	mips	CPU	GCC	16,759	92	1	[]
[ "<s>", "int", "includes_rldic_lshift_p", "(", "rtx", "shiftop", ",", "rtx", "andop", ")", "{", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "c", ",", "lsb", ",", "shift_mask", ";", "c", "=", "INTVAL", "(", "andop", ")", ";", "if", "(", "c", "==", "0", "\|\|", "c", "==", "~", "0", ")", "return", "0", ";", "shift_mask", "=", "~", "0", ";", "shift_mask", "<<=", "INTVAL", "(", "shiftop", ")", ";", "lsb", "=", "c", "&", "-", "c", ";", "if", "(", "-", "lsb", "!=", "shift_mask", ")", "return", "0", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "lsb", "=", "c", "&", "-", "c", ";", "return", "c", "==", "-", "lsb", ";", "}", "else", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_DOUBLE", "&&", "(", "GET_MODE", "(", "andop", ")", "==", "VOIDmode", "\|\|", "GET_MODE", "(", "andop", ")", "==", "DImode", ")", ")", "{", "HOST_WIDE_INT", "low", ",", "high", ",", "lsb", ";", "HOST_WIDE_INT", "shift_mask_low", ",", "shift_mask_high", ";", "low", "=", "CONST_DOUBLE_LOW", "(", "andop", ")", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "64", ")", "high", "=", "CONST_DOUBLE_HIGH", "(", "andop", ")", ";", "if", "(", "(", "low", "==", "0", "&&", "(", "HOST_BITS_PER_WIDE_INT", ">=", "64", "\|\|", "high", "==", "0", ")", ")", "\|\|", "(", "low", "==", "~", "0", "&&", "(", "HOST_BITS_PER_WIDE_INT", ">=", "64", "\|\|", "high", "==", "~", "0", ")", ")", ")", "return", "0", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "64", "&&", "low", "==", "0", ")", "{", "shift_mask_high", "=", "~", "0", ";", "if", "(", "INTVAL", "(", "shiftop", ")", ">", "32", ")", "shift_mask_high", "<<=", "INTVAL", "(", "shiftop", ")", "-", "32", ";", "lsb", "=", "high", "&", "-", "high", ";", "if", "(", "-", "lsb", "!=", "shift_mask_high", "\|\|", "INTVAL", "(", "shiftop", ")", "<", "32", ")", "return", "0", ";", "high", "=", "~", "high", ";", "high", "&=", "-", "lsb", ";", "lsb", "=", "high", "&", "-", "high", ";", "return", "high", "==", "-", "lsb", ";", "}", "shift_mask_low", "=", "~", "0", ";", "shift_mask_low", "<<=", "INTVAL", "(", "shiftop", ")", ";", "lsb", "=", "low", "&", "-", "low", ";", "if", "(", "-", "lsb", "!=", "shift_mask_low", ")", "return", "0", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "64", ")", "high", "=", "~", "high", ";", "low", "=", "~", "low", ";", "low", "&=", "-", "lsb", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "64", "&&", "low", "==", "0", ")", "{", "lsb", "=", "high", "&", "-", "high", ";", "return", "high", "==", "-", "lsb", ";", "}", "lsb", "=", "low", "&", "-", "low", ";", "return", "low", "==", "-", "lsb", "&&", "(", "HOST_BITS_PER_WIDE_INT", ">=", "64", "\|\|", "high", "==", "~", "0", ")", ";", "}", "else", "return", "0", ";", "}", "</s>" ]	[ "Return", "1", "if", "ANDOP", "is", "a", "mask", "suitable", "for", "use", "with", "an", "rldic", "insn", "to", "perform", "a", "left", "shift", ".", "It", "must", "have", "exactly", "SHIFTOP", "least", "significant", "0", "'s", ",", "then", "one", "or", "more", "1", "'s", ",", "then", "zero", "or", "more", "0", "'s", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "64", "0", "64", "0", "0", "64", "0", "0", "64", "0", "0", "32", "32", "32", "0", "0", "0", "64", "64", "0", "64", "0", "0" ]	rs60003	includes_rldic_lshift_p	rs6000	CPU	GCC	16,760	386	1	[]
[ "<s>", "static", "unsigned", "getTOCSaveOffset", "(", "bool", "isELFv2ABI", ")", "{", "return", "isELFv2ABI", "?", "24", ":", "40", ";", "}", "</s>" ]	[ "getTOCSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "TOC", "register", "�", "?", "64-bit", "SVR4", "ABI", "only", "." ]	[ "PowerPC", "24", "40" ]	PPCFrameLowering21	getTOCSaveOffset	PowerPC	CPU	LLVM	16,761	16	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "", "NewImm", ")", "const", "{", "MipsAnalyzeImmediate", "AnalyzeImm", ";", "const", "MipsSubtarget", "&", "STI", "=", "Subtarget", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "64", ":", "32", ";", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "LUi64", ":", "Mips", "::", "LUi", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "ZERO_64", ":", "Mips", "::", "ZERO", ";", "const", "TargetRegisterClass", "", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "MipsAnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "\|\|", "(", "Seq", ".", "size", "(", ")", ">", "1", ")", ")", ")", ";", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "if", "(", "LastInstrIsADDiu", ")", "*", "NewImm", "=", "Inst", "->", "ImmOpnd", ";", "return", "Reg", ";", "}", "</s>" ]	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "Mips", "1", "16", "16", "16" ]	MipsSEInstrInfo	loadImmediate	Mips	CPU	LLVM	16,762	335	1	[]
[ "<s>", "void", "asm_conditional_branch", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ",", "int", "n_nops", ",", "int", "predict_taken", ")", "{", "int", "offset", "=", "branch_dest", "(", "insn", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "len", "=", "(", "offset", ">=", "-", "1024", "&&", "offset", "<=", "1022", "?", "0", ":", "offset", ">=", "-", "4094", "&&", "offset", "<=", "4096", "?", "1", ":", "2", ")", ";", "int", "bp", "=", "predict_taken", "&&", "len", "==", "0", "?", "1", ":", "cbranch_predicted_taken_p", "(", "insn", ")", ";", "int", "idx", "=", "(", "bp", "<<", "1", ")", "\|", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "EQ", "?", "BRF", ":", "BRT", ")", ";", "output_asm_insn", "(", "ccbranch_templates", "[", "idx", "]", "[", "len", "]", ",", "operands", ")", ";", "gcc_assert", "(", "n_nops", "==", "0", "\|\|", "!", "bp", ")", ";", "if", "(", "len", "==", "0", ")", "while", "(", "n_nops", "--", ">", "0", ")", "output_asm_insn", "(", "\"nop;\"", ",", "NULL", ")", ";", "}", "</s>" ]	[ "Output", "INSN", ",", "which", "is", "a", "conditional", "branch", "instruction", "with", "operands", "OPERANDS", ".", "We", "deal", "with", "the", "various", "forms", "of", "conditional", "branches", "that", "can", "be", "generated", "by", "bfin_reorg", "to", "prevent", "the", "hardware", "from", "doing", "speculative", "loads", ",", "by", "-", "emitting", "a", "sufficient", "number", "of", "nops", ",", "if", "N_NOPS", "is", "nonzero", ",", "or", "-", "always", "emitting", "the", "branch", "as", "predicted", "taken", ",", "if", "PREDICT_TAKEN", "is", "true", ".", "Either", "of", "these", "is", "only", "necessary", "if", "the", "branch", "is", "short", ",", "otherwise", "the", "template", "we", "use", "ends", "in", "an", "unconditional", "jump", "which", "flushes", "the", "pipeline", "anyway", "." ]	[ "bfin", "1024", "1022", "0", "4094", "4096", "1", "2", "0", "1", "1", "0", "0", "0", "0", "\"nop;\"" ]	bfin	asm_conditional_branch	bfin	DSP	GCC	16,763	148	1	[]
[ "<s>", "inline", "void", "function_expander", "::", "add_integer_operand", "(", "rtx", "x", ")", "{", "create_integer_operand", "(", "&", "m_ops", "[", "opno", "++", "]", ",", "INTVAL", "(", "x", ")", ")", ";", "}", "</s>" ]	[ "Add", "an", "integer", "operand", "X", "." ]	[ "riscv" ]	riscv-vector-builtins	add_integer_operand	riscv	CPU	GCC	16,764	26	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_ext", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "int", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "offset", ";", "unsigned", "int", "location", "=", "d", "->", "perm", "[", "0", "]", ";", "for", "(", "i", "=", "1", ";", "i", "<", "nelt", ";", "i", "++", ")", "{", "unsigned", "int", "required", "=", "location", "+", "i", ";", "if", "(", "d", "->", "one_vector_p", ")", "{", "required", "&=", "(", "nelt", "-", "1", ")", ";", "}", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "required", ")", "return", "false", ";", "}", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_aarch64_extv16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_extv8qi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_extv4hi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_aarch64_extv8hi", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_extv2si", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_aarch64_extv4si", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_aarch64_extv2sf", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_aarch64_extv4sf", ";", "break", ";", "case", "V2DImode", ":", "gen", "=", "gen_aarch64_extv2di", ";", "break", ";", "case", "V2DFmode", ":", "gen", "=", "gen_aarch64_extv2df", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "(", "location", "!=", "0", ")", ")", "{", "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "location", "=", "nelt", "-", "location", ";", "}", "offset", "=", "GEN_INT", "(", "location", ")", ";", "emit_insn", "(", "gen", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "offset", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Recognize", "patterns", "for", "the", "EXT", "insn", "." ]	[ "aarch64", "0", "1", "1", "0" ]	aarch642	aarch64_evpc_ext	aarch64	CPU	GCC	16,765	276	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setIfReturnsVoid", "(", "!", "Val", ")", ";", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "\"Return value without a vreg\"", ")", ";", "CallingConv", "::", "ID", "CC", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "AMDGPU", "::", "isShader", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "\|\|", "AMDGPU", "::", "isKernel", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "S_ENDPGM", ")", ".", "addImm", "(", "0", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "ReturnOpc", "=", "IsShader", "?", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "AMDGPU", "::", "S_SETPC_B64_return", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "CCR_SGPR_64RegClass", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "\"Return value without a vreg\"", "AMDGPU::isShader", "AMDGPU::isKernel", "AMDGPU::S_ENDPGM", "0", "AMDGPU::SI_RETURN_TO_EPILOG", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64_return", "AMDGPU::CCR_SGPR_64RegClass", "AMDGPU::S_SETPC_B64_return", "SI", "AMDGPU::SGPR_64RegClass" ]	AMDGPUCallLowering2	lowerReturn	AMDGPU	GPU	LLVM	16,766	304	1	[]
[ "<s>", "static", "int", "no_previous_def", "(", "tree", "function_name", ")", "{", "branch_island", "*", "bi", ";", "unsigned", "ix", ";", "FOR_EACH_VEC_SAFE_ELT", "(", "branch_islands", ",", "ix", ",", "bi", ")", "if", "(", "function_name", "==", "bi", "->", "function_name", ")", "return", "0", ";", "return", "1", ";", "}", "</s>" ]	[ "NO_PREVIOUS_DEF", "checks", "in", "the", "link", "list", "whether", "the", "function", "name", "is", "already", "there", "or", "not", "." ]	[ "rs6000", "0", "1" ]	rs6000	no_previous_def	rs6000	CPU	GCC	16,767	38	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "getMemOperandWithOffset", "(", "MachineInstr", "&", "LdSt", ",", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "unsigned", "Width", ";", "return", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ",", "Offset", ",", "Width", ",", "TRI", ")", ";", "}", "</s>" ]	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo (2)1	getMemOperandWithOffset	AArch64	CPU	LLVM	16,768	43	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "unsigned", "Opcode", ",", "int", "Offset", ",", "bool", "Extend", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "J2_loop0i", ":", "case", "Hexagon", "::", "J2_loop1i", ":", "return", "isUInt", "<", "10", ">", "(", "Offset", ")", ";", "}", "if", "(", "Extend", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "L2_loadri_io", ":", "case", "Hexagon", "::", "S2_storeri_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMW_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMW_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrd_io", ":", "case", "Hexagon", "::", "S2_storerd_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMD_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMD_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrh_io", ":", "case", "Hexagon", "::", "L2_loadruh_io", ":", "case", "Hexagon", "::", "S2_storerh_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMH_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMH_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrb_io", ":", "case", "Hexagon", "::", "S2_storerb_io", ":", "case", "Hexagon", "::", "L2_loadrub_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMB_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMB_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "A2_addi", ":", "return", "(", "Offset", ">=", "Hexagon_ADDI_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_ADDI_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L4_iadd_memopw_io", ":", "case", "Hexagon", "::", "L4_isub_memopw_io", ":", "case", "Hexagon", "::", "L4_add_memopw_io", ":", "case", "Hexagon", "::", "L4_sub_memopw_io", ":", "case", "Hexagon", "::", "L4_and_memopw_io", ":", "case", "Hexagon", "::", "L4_or_memopw_io", ":", "return", "(", "0", "<=", "Offset", "&&", "Offset", "<=", "255", ")", ";", "case", "Hexagon", "::", "L4_iadd_memoph_io", ":", "case", "Hexagon", "::", "L4_isub_memoph_io", ":", "case", "Hexagon", "::", "L4_add_memoph_io", ":", "case", "Hexagon", "::", "L4_sub_memoph_io", ":", "case", "Hexagon", "::", "L4_and_memoph_io", ":", "case", "Hexagon", "::", "L4_or_memoph_io", ":", "return", "(", "0", "<=", "Offset", "&&", "Offset", "<=", "127", ")", ";", "case", "Hexagon", "::", "L4_iadd_memopb_io", ":", "case", "Hexagon", "::", "L4_isub_memopb_io", ":", "case", "Hexagon", "::", "L4_add_memopb_io", ":", "case", "Hexagon", "::", "L4_sub_memopb_io", ":", "case", "Hexagon", "::", "L4_and_memopb_io", ":", "case", "Hexagon", "::", "L4_or_memopb_io", ":", "return", "(", "0", "<=", "Offset", "&&", "Offset", "<=", "63", ")", ";", "case", "Hexagon", "::", "STriw_pred", ":", "case", "Hexagon", "::", "LDriw_pred", ":", "return", "true", ";", "case", "Hexagon", "::", "TFR_FI", ":", "case", "Hexagon", "::", "TFR_FIA", ":", "case", "Hexagon", "::", "INLINEASM", ":", "return", "true", ";", "}", "llvm_unreachable", "(", "\"No offset range is defined for this opcode. \"", "\"Please define it in the above switch statement!\"", ")", ";", "}", "</s>" ]	[ "Test", "the", "validity", "of", "offset", "." ]	[ "Hexagon", "Hexagon", "Hexagon::J2_loop0i", "Hexagon::J2_loop1i", "10", "Hexagon::L2_loadri_io", "Hexagon::S2_storeri_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrd_io", "Hexagon::S2_storerd_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrh_io", "Hexagon::L2_loadruh_io", "Hexagon::S2_storerh_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrb_io", "Hexagon::S2_storerb_io", "Hexagon::L2_loadrub_io", "Hexagon", "Hexagon", "Hexagon::A2_addi", "Hexagon", "Hexagon", "Hexagon::L4_iadd_memopw_io", "Hexagon::L4_isub_memopw_io", "Hexagon::L4_add_memopw_io", "Hexagon::L4_sub_memopw_io", "Hexagon::L4_and_memopw_io", "Hexagon::L4_or_memopw_io", "0", "255", "Hexagon::L4_iadd_memoph_io", "Hexagon::L4_isub_memoph_io", "Hexagon::L4_add_memoph_io", "Hexagon::L4_sub_memoph_io", "Hexagon::L4_and_memoph_io", "Hexagon::L4_or_memoph_io", "0", "127", "Hexagon::L4_iadd_memopb_io", "Hexagon::L4_isub_memopb_io", "Hexagon::L4_add_memopb_io", "Hexagon::L4_sub_memopb_io", "Hexagon::L4_and_memopb_io", "Hexagon::L4_or_memopb_io", "0", "63", "Hexagon::STriw_pred", "Hexagon::LDriw_pred", "Hexagon::TFR_FI", "Hexagon::TFR_FIA", "Hexagon::INLINEASM", "\"No offset range is defined for this opcode. \"", "\"Please define it in the above switch statement!\"" ]	HexagonInstrInfo64	isValidOffset	Hexagon	DSP	LLVM	16,769	335	1	[]
[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "", "static_cast", "<", "const", "AMDGPUTargetLowering", "", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";", "for", "(", "SDNode", "&", "Node", ":", "CurDAG", "->", "allnodes", "(", ")", ")", "{", "MachineSDNode", "", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "&", "Node", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";", "if", "(", "ResNode", "!=", "&", "Node", ")", "{", "ReplaceUses", "(", "&", "Node", ",", "ResNode", ")", ";", "IsModified", "=", "true", ";", "}", "}", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";", "}", "while", "(", "IsModified", ")", ";", "}", "</s>" ]	[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUISelDAGToDAG (2)	PostprocessISelDAG	AMDGPU	GPU	LLVM	16,770	118	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI_", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "const", "SIRegisterInfo", "", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "", ">", "(", "TRI_", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "const", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "case", "'s'", ":", "case", "'r'", ":", "switch", "(", "BitWidth", ")", "{", "case", "16", ":", "RC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "break", ";", "case", "64", ":", "RC", "=", "&", "AMDGPU", "::", "SGPR_64RegClass", ";", "break", ";", "default", ":", "RC", "=", "SIRegisterInfo", "::", "getSGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "case", "'v'", ":", "switch", "(", "BitWidth", ")", "{", "case", "16", ":", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "break", ";", "default", ":", "RC", "=", "TRI", "->", "getVGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "case", "'a'", ":", "if", "(", "!", "Subtarget", "->", "hasMAIInsts", "(", ")", ")", "break", ";", "switch", "(", "BitWidth", ")", "{", "case", "16", ":", "RC", "=", "&", "AMDGPU", "::", "AGPR_32RegClass", ";", "break", ";", "default", ":", "RC", "=", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "\|\|", "VT", ".", "SimpleTy", "==", "MVT", "::", "i128", "\|\|", "VT", ".", "SimpleTy", "==", "MVT", "::", "i16", "\|\|", "VT", ".", "SimpleTy", "==", "MVT", "::", "f16", ")", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "1", ")", "{", "if", "(", "Constraint", "[", "1", "]", "==", "'v'", ")", "{", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "}", "else", "if", "(", "Constraint", "[", "1", "]", "==", "'s'", ")", "{", "RC", "=", "&", "AMDGPU", "::", "SGPR_32RegClass", ";", "}", "else", "if", "(", "Constraint", "[", "1", "]", "==", "'a'", ")", "{", "RC", "=", "&", "AMDGPU", "::", "AGPR_32RegClass", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "bool", "Failed", "=", "Constraint", ".", "substr", "(", "2", ")", ".", "getAsInteger", "(", "10", ",", "Idx", ")", ";", "if", "(", "!", "Failed", "&&", "Idx", "<", "RC", "->", "getNumRegs", "(", ")", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "Idx", ")", ",", "RC", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AMDGPU", "SI", "SI", "SI", "1", "0", "16", "AMDGPU::SReg_32RegClass", "64", "AMDGPU::SGPR_64RegClass", "SI", "0U", "16", "AMDGPU::VGPR_32RegClass", "0U", "16", "AMDGPU::AGPR_32RegClass", "0U", "MVT::i128", "MVT::i16", "MVT::f16", "0U", "1", "1", "AMDGPU::VGPR_32RegClass", "1", "AMDGPU::SGPR_32RegClass", "1", "AMDGPU::AGPR_32RegClass", "2", "10" ]	SIISelLowering12	getRegForInlineAsmConstraint	AMDGPU	GPU	LLVM	16,771	453	1	[]
[ "<s>", "SDValue", "TriCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "\"unimplemented operand\"", ")", ";", "}", "}", "</s>" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "TriCore", "TriCore", "ISD::GlobalAddress", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SETCC", "ISD::SHL", "ISD::SRL", "ISD::SRA", "\"unimplemented operand\"" ]	TriCoreISelLowering	LowerOperation	TriCore	MPU	LLVM	16,772	107	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "TriCore" ]	TriCoreSubtarget	getInstrItineraryData	TriCore	MPU	LLVM	16,773	14	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine62	addPreEmitPass	PowerPC	CPU	LLVM	16,774	20	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "getAddrMode", "(", "MI", ")", "==", "HexagonII", "::", "PostInc", ";", "}", "</s>" ]	[ "Return", "true", "for", "post-incremented", "instructions", "." ]	[ "Hexagon", "Hexagon", "HexagonII::PostInc" ]	HexagonInstrInfo (2)2	isPostIncrement	Hexagon	DSP	LLVM	16,775	23	1	[]
[ "<s>", "rtx", "ix86_replace_reg_with_reg", "(", "rtx", "x", ",", "rtx", "from", ",", "rtx", "to", ")", "{", "gcc_checking_assert", "(", "REG_P", "(", "from", ")", "&&", "REG_P", "(", "to", ")", "&&", "GET_MODE", "(", "from", ")", "==", "GET_MODE", "(", "to", ")", ")", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "from", ",", "x", ")", ")", "return", "x", ";", "rtx", "ret", "=", "copy_rtx", "(", "x", ")", ";", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "&", "ret", ",", "NONCONST", ")", "{", "rtx", "", "loc", "=", "", "iter", ";", "x", "=", "", "loc", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "from", ")", ")", "{", "if", "(", "x", "==", "from", ")", "", "loc", "=", "to", ";", "else", "{", "gcc_checking_assert", "(", "REG_NREGS", "(", "x", ")", "==", "1", ")", ";", "*", "loc", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "x", ")", ",", "REGNO", "(", "to", ")", ")", ";", "}", "}", "}", "return", "ret", ";", "}", "</s>" ]	[ "Replace", "all", "occurrences", "of", "REG", "FROM", "with", "REG", "TO", "in", "X", ",", "including", "occurrences", "with", "different", "modes", "." ]	[ "i386", "1" ]	i386-expand1	ix86_replace_reg_with_reg	i386	CPU	GCC	16,776	150	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "if", "(", "ST", "->", "getCPUDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";", "}", "</s>" ]	[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]	[ "PowerPC", "PPC", "PPC::DIR_A2" ]	PPCTargetTransformInfo1	enableAggressiveInterleaving	PowerPC	CPU	LLVM	16,777	28	1	[]
[ "<s>", "static", "int", "pad_groups", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "", "prev_head_insn", ",", "rtx_insn", "", "tail", ")", "{", "rtx_insn", "", "insn", ",", "*", "next_insn", ";", "rtx", "nop", ";", "int", "issue_rate", ";", "int", "can_issue_more", ";", "int", "group_end", ";", "int", "group_count", "=", "0", ";", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "can_issue_more", "=", "issue_rate", ";", "insn", "=", "get_next_active_insn", "(", "prev_head_insn", ",", "tail", ")", ";", "next_insn", "=", "get_next_active_insn", "(", "insn", ",", "tail", ")", ";", "while", "(", "insn", "!=", "NULL_RTX", ")", "{", "can_issue_more", "=", "rs6000_variable_issue", "(", "dump", ",", "sched_verbose", ",", "insn", ",", "can_issue_more", ")", ";", "group_end", "=", "(", "next_insn", "==", "NULL_RTX", "\|\|", "GET_MODE", "(", "next_insn", ")", "==", "TImode", ")", ";", "if", "(", "next_insn", "==", "NULL_RTX", ")", "break", ";", "if", "(", "group_end", ")", "{", "if", "(", "can_issue_more", "&&", "(", "rs6000_sched_insert_nops", "==", "sched_finish_pad_groups", ")", "&&", "!", "insn_terminates_group_p", "(", "insn", ",", "current_group", ")", "&&", "!", "insn_terminates_group_p", "(", "next_insn", ",", "previous_group", ")", ")", "{", "if", "(", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "can_issue_more", "--", ";", "while", "(", "can_issue_more", ")", "{", "nop", "=", "gen_nop", "(", ")", ";", "emit_insn_before", "(", "nop", ",", "next_insn", ")", ";", "can_issue_more", "--", ";", "}", "}", "can_issue_more", "=", "issue_rate", ";", "group_count", "++", ";", "}", "insn", "=", "next_insn", ";", "next_insn", "=", "get_next_active_insn", "(", "insn", ",", "tail", ")", ";", "}", "return", "group_count", ";", "}", "</s>" ]	[ "Scan", "the", "insn", "sequence", "between", "PREV_HEAD_INSN", "and", "TAIL", "and", "examine", "the", "dispatch", "group", "boundaries", "that", "the", "scheduler", "had", "marked", ".", "Pad", "with", "nops", "any", "dispatch", "groups", "which", "have", "vacant", "issue", "slots", ",", "in", "order", "to", "force", "the", "scheduler", "'s", "grouping", "on", "the", "processor", "dispatcher", ".", "The", "function", "returns", "the", "number", "of", "dispatch", "groups", "found", "." ]	[ "rs6000", "0" ]	rs6000	pad_groups	rs6000	CPU	GCC	16,778	207	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "return", "(", "AArch64", "::", "GPR32RegClass", ".", "contains", "(", "DstReg", ")", "\|\|", "AArch64", "::", "GPR64RegClass", ".", "contains", "(", "DstReg", ")", ")", ";", "}", "case", "AArch64", "::", "ORRXrs", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "4", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", "&&", "\"invalid ORRrs operands\"", ")", ";", "return", "true", ";", "}", "case", "AArch64", "::", "ADDXri", ":", "if", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "4", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", "&&", "\"invalid ADDXri operands\"", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]	[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]	[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "AArch64::ORRXrs", "1", "AArch64::XZR", "4", "3", "0", "\"invalid ORRrs operands\"", "AArch64::ADDXri", "2", "0", "4", "3", "0", "\"invalid ADDXri operands\"" ]	AArch64InstrInfo4	isGPRCopy	AArch64	CPU	LLVM	16,779	184	1	[]
[ "<s>", "static", "rtx", "s390_execute_label", "(", "rtx", "insn", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "1", ")", "==", "UNSPEC_EXECUTE", "\|\|", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "1", ")", "==", "UNSPEC_EXECUTE_JUMP", ")", ")", "{", "if", "(", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "1", ")", "==", "UNSPEC_EXECUTE", ")", "return", "XVECEXP", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "0", ",", "2", ")", ";", "else", "{", "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";", "return", "XEXP", "(", "XVECEXP", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "0", ",", "0", ")", ",", "0", ")", ";", "}", "}", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Check", "whether", "INSN", "is", "an", "execute", ".", "Return", "the", "label_ref", "to", "its", "execute", "target", "template", "if", "so", ",", "NULL_RTX", "otherwise", "." ]	[ "s390", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "1", "0", "0", "0", "2", "0", "0", "0", "0", "0" ]	s390	s390_execute_label	s390	MPU	GCC	16,780	165	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "unsigned", "ImmIdx", "=", "~", "0U", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "0", ")", "return", "2", "", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "ImmIdx", "=", "0", ";", "break", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", ")", "{", "uint64_t", "ImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "ImmVal", "==", "0x100000000ULL", "\|\|", "ImmVal", "==", "0xffffffff", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", "&&", "isUInt", "<", "32", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", "&&", "Imm", ".", "getZExtValue", "(", ")", "==", "0x80000000", ")", "return", "TTI", "::", "TCC_Free", ";", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "1", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "break", ";", "}", "if", "(", "Idx", "==", "ImmIdx", ")", "{", "int", "NumConstants", "=", "divideCeil", "(", "BitSize", ",", "64", ")", ";", "int", "Cost", "=", "X86TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "return", "(", "Cost", "<=", "NumConstants", "", "TTI", "::", "TCC_Basic", ")", "?", "static_cast", "<", "int", ">", "(", "TTI", "::", "TCC_Free", ")", ":", "Cost", ";", "}", "return", "X86TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "}", "</s>" ]	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "0x100000000ULL", "0xffffffff", "1", "1", "64", "32", "1", "1", "64", "0x80000000", "1", "1", "1", "64", "X86", "X86" ]	X86TargetTransformInfo103	getIntImmCostInst	X86	CPU	LLVM	16,781	447	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createPPCExpandAtomicPseudoPass", "(", ")", ")", ";", "addPass", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "}", "</s>" ]	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine40	addPreEmitPass2	PowerPC	CPU	LLVM	16,782	22	1	[]
[ "<s>", "void", "override_options", "(", ")", "{", "int", "regno", ";", "enum", "machine_mode", "mode", ";", "if", "(", "!", "TARGET_BOOLEANS", "&&", "TARGET_HARD_FLOAT", ")", "error", "(", "\"boolean registers required for the floating-point option\"", ")", ";", "xtensa_ld_opcodes", "[", "(", "int", ")", "SImode", "]", "=", "\"l32i\"", ";", "xtensa_ld_opcodes", "[", "(", "int", ")", "HImode", "]", "=", "\"l16ui\"", ";", "xtensa_ld_opcodes", "[", "(", "int", ")", "QImode", "]", "=", "\"l8ui\"", ";", "xtensa_st_opcodes", "[", "(", "int", ")", "SImode", "]", "=", "\"s32i\"", ";", "xtensa_st_opcodes", "[", "(", "int", ")", "HImode", "]", "=", "\"s16i\"", ";", "xtensa_st_opcodes", "[", "(", "int", ")", "QImode", "]", "=", "\"s8i\"", ";", "xtensa_char_to_class", "[", "'q'", "]", "=", "SP_REG", ";", "xtensa_char_to_class", "[", "'a'", "]", "=", "GR_REGS", ";", "xtensa_char_to_class", "[", "'b'", "]", "=", "(", "(", "TARGET_BOOLEANS", ")", "?", "BR_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'f'", "]", "=", "(", "(", "TARGET_HARD_FLOAT", ")", "?", "FP_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'A'", "]", "=", "(", "(", "TARGET_MAC16", ")", "?", "ACC_REG", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'B'", "]", "=", "(", "(", "TARGET_SEXT", ")", "?", "GR_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'C'", "]", "=", "(", "(", "TARGET_MUL16", ")", "?", "GR_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'D'", "]", "=", "(", "(", "TARGET_DENSITY", ")", "?", "GR_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'d'", "]", "=", "(", "(", "TARGET_DENSITY", ")", "?", "AR_REGS", ":", "NO_REGS", ")", ";", "for", "(", "mode", "=", "VOIDmode", ";", "mode", "!=", "MAX_MACHINE_MODE", ";", "mode", "=", "(", "enum", "machine_mode", ")", "(", "(", "int", ")", "mode", "+", "1", ")", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "enum", "mode_class", "class", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "int", "temp", ";", "if", "(", "ACC_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_MAC16", "&&", "(", "class", "==", "MODE_INT", ")", "&&", "(", "size", "<=", "UNITS_PER_WORD", ")", ")", ";", "else", "if", "(", "GP_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "(", "regno", "&", "1", ")", "==", "0", "\|\|", "(", "size", "<=", "UNITS_PER_WORD", ")", ")", ";", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "SFmode", ")", ")", ";", "else", "if", "(", "BR_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_BOOLEANS", "&&", "(", "mode", "==", "CCmode", ")", ")", ";", "else", "temp", "=", "FALSE", ";", "xtensa_hard_regno_mode_ok", "[", "(", "int", ")", "mode", "]", "[", "regno", "]", "=", "temp", ";", "}", "}", "init_machine_status", "=", "xtensa_init_machine_status", ";", "free_machine_status", "=", "xtensa_free_machine_status", ";", "if", "(", "XTENSA_ALWAYS_PIC", ")", "{", "if", "(", "flag_pic", ")", "warning", "(", "\"-f%s ignored (all code is position independent)\"", ",", "(", "flag_pic", ">", "1", "?", "\"PIC\"", ":", "\"pic\"", ")", ")", ";", "flag_pic", "=", "1", ";", "}", "if", "(", "flag_pic", ">", "1", ")", "flag_pic", "=", "1", ";", "}", "</s>" ]	[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]	[ "xtensa", "\"boolean registers required for the floating-point option\"", "\"l32i\"", "\"l16ui\"", "\"l8ui\"", "\"s32i\"", "\"s16i\"", "\"s8i\"", "1", "0", "1", "0", "\"-f%s ignored (all code is position independent)\"", "1", "\"PIC\"", "\"pic\"", "1", "1", "1" ]	xtensa2	override_options	xtensa	MPU	GCC	16,783	422	1	[]
[ "<s>", "gimple", "", "fold", "(", "gimple_folder", "&", "f", ")", "const", "override", "{", "poly_uint64", "nelts", "=", "TYPE_VECTOR_SUBPARTS", "(", "TREE_TYPE", "(", "f", ".", "lhs", ")", ")", ";", "poly_uint64", "base", "=", "m_base", "", "exact_div", "(", "nelts", ",", "2", ")", ";", "vec_perm_builder", "builder", "(", "nelts", ",", "2", ",", "3", ")", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "3", ";", "++", "i", ")", "{", "builder", ".", "quick_push", "(", "base", "+", "i", ")", ";", "builder", ".", "quick_push", "(", "base", "+", "i", "+", "nelts", ")", ";", "}", "return", "fold_permute", "(", "f", ",", "builder", ")", ";", "}", "</s>" ]	[ "Try", "to", "fold", "the", "call", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", "." ]	[ "aarch64", "2", "2", "3", "0", "3" ]	aarch64-sve-builtins-base3	fold	aarch64	CPU	GCC	16,784	92	1	[]
[ "<s>", "void", "rs6000_xcoff_asm_globalize_decl_name", "(", "FILE", "", "stream", ",", "tree", "decl", ")", "{", "const", "char", "", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ",", "0", ")", ";", "fputs", "(", "GLOBAL_ASM_OP", ",", "stream", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "stream", ",", "name", ")", ";", "fputs", "(", "rs6000_xcoff_visibility", "(", "decl", ")", ",", "stream", ")", ";", "putc", "(", "'\\n'", ",", "stream", ")", ";", "}", "</s>" ]	[ "Output", "assembly", "language", "to", "globalize", "a", "symbol", "from", "a", "DECL", ",", "possibly", "with", "visibility", "." ]	[ "powerpcspe", "0", "0" ]	powerpcspe	rs6000_xcoff_asm_globalize_decl_name	powerpcspe	CPU	GCC	16,785	63	1	[]
[ "<s>", "bool", "mips_small_data_pattern_p", "(", "rtx", "op", ")", "{", "return", "for_each_rtx", "(", "&", "op", ",", "mips_small_data_pattern_1", ",", "0", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "OP", "refers", "to", "small", "data", "symbols", "directly", ",", "not", "through", "a", "LO_SUM", "." ]	[ "mips", "0" ]	mips3	mips_small_data_pattern_p	mips	CPU	GCC	16,786	19	1	[]
[ "<s>", "void", "aarch64_sls_emit_blr_function_thunks", "(", "FILE", "", "out_file", ")", "{", "if", "(", "!", "aarch64_harden_sls_blr_p", "(", ")", ")", "return", ";", "bool", "any_functions_emitted", "=", "false", ";", "section", "", "save_text_section", "=", "in_section", ";", "switch_to_section", "(", "function_section", "(", "current_function_decl", ")", ")", ";", "for", "(", "int", "regnum", "=", "0", ";", "regnum", "<", "30", ";", "++", "regnum", ")", "{", "rtx", "specu_label", "=", "cfun", "->", "machine", "->", "call_via", "[", "regnum", "]", ";", "if", "(", "specu_label", "==", "NULL", ")", "continue", ";", "targetm", ".", "asm_out", ".", "print_operand", "(", "out_file", ",", "specu_label", ",", "0", ")", ";", "asm_fprintf", "(", "out_file", ",", "\":\\n\"", ")", ";", "aarch64_sls_emit_function_stub", "(", "out_file", ",", "regnum", ")", ";", "any_functions_emitted", "=", "true", ";", "}", "if", "(", "any_functions_emitted", ")", "asm_fprintf", "(", "out_file", ",", "\"\\t%s\\n\"", ",", "aarch64_sls_barrier", "(", "true", ")", ")", ";", "switch_to_section", "(", "save_text_section", ")", ";", "}", "</s>" ]	[ "Emit", "all", "BLR", "stubs", "for", "this", "particular", "function", ".", "Here", "we", "emit", "all", "the", "BLR", "stubs", "needed", "for", "the", "current", "function", ".", "Since", "we", "emit", "these", "stubs", "in", "a", "consecutive", "block", "we", "know", "there", "will", "be", "no", "speculation", "gadgets", "between", "each", "stub", ",", "and", "hence", "we", "only", "emit", "a", "speculation", "barrier", "at", "the", "end", "of", "the", "stub", "sequences", ".", "This", "is", "called", "in", "the", "TARGET_ASM_FUNCTION_EPILOGUE", "hook", "." ]	[ "aarch64", "0", "30", "0", "\":\\n\"", "\"\\t%s\\n\"" ]	aarch641	aarch64_sls_emit_blr_function_thunks	aarch64	CPU	GCC	16,787	125	1	[]
[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "stackAlignment", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "ARM" ]	ARMSubtarget (2)	getStackAlignment	ARM	CPU	LLVM	16,788	10	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPCISD", "::", "LBRX", ":", "{", "if", "(", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "2", ")", ")", "->", "getVT", "(", ")", "==", "MVT", "::", "i16", ")", "Known", ".", "Zero", "=", "0xFFFF0000", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "0", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_vcmpbfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpeqfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequb_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequd_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequq_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgefp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsb_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsd_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsq_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtub_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtud_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuq_p", ":", "Known", ".", "Zero", "=", "~", "1U", ";", "break", ";", "}", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "1", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "ppc_load2r", ":", "Known", ".", "Zero", "=", "0xFFFF0000", ";", "break", ";", "}", "break", ";", "}", "}", "}", "</s>" ]	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "PowerPC", "PPC", "PPCISD::LBRX", "2", "MVT::i16", "0xFFFF0000", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::ppc_altivec_vcmpbfp_p", "Intrinsic::ppc_altivec_vcmpeqfp_p", "Intrinsic::ppc_altivec_vcmpequb_p", "Intrinsic::ppc_altivec_vcmpequh_p", "Intrinsic::ppc_altivec_vcmpequw_p", "Intrinsic::ppc_altivec_vcmpequd_p", "Intrinsic::ppc_altivec_vcmpequq_p", "Intrinsic::ppc_altivec_vcmpgefp_p", "Intrinsic::ppc_altivec_vcmpgtfp_p", "Intrinsic::ppc_altivec_vcmpgtsb_p", "Intrinsic::ppc_altivec_vcmpgtsh_p", "Intrinsic::ppc_altivec_vcmpgtsw_p", "Intrinsic::ppc_altivec_vcmpgtsd_p", "Intrinsic::ppc_altivec_vcmpgtsq_p", "Intrinsic::ppc_altivec_vcmpgtub_p", "Intrinsic::ppc_altivec_vcmpgtuh_p", "Intrinsic::ppc_altivec_vcmpgtuw_p", "Intrinsic::ppc_altivec_vcmpgtud_p", "Intrinsic::ppc_altivec_vcmpgtuq_p", "1U", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ppc_load2r", "0xFFFF0000" ]	PPCISelLowering11	computeKnownBitsForTargetNode	PowerPC	CPU	LLVM	16,789	272	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPointerSizeInBits", "(", "0", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "EmitFunctionStubs", "(", "Stubs", ")", ";", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "const", "std", "::", "vector", "<", "const", "Function", "", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "const", "Function", "", ">", "::", "const_iterator", "I", "=", "Personalities", ".", "begin", "(", ")", ",", "E", "=", "Personalities", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "", "I", ")", "{", "MCSymbol", "", "NLPSym", "=", "GetSymbolWithGlobalValueBase", "(", "", "I", ",", "\"$non_lazy_ptr\"", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "", "I", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "3", ":", "2", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "0", ",", "isPPC64", "?", "8", ":", "4", ",", "0", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "8", ":", "4", ",", "0", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "3", ":", "2", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "8", ":", "4", ",", "0", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}", "</s>" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "0", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "0", "PPC", "8", "4", "0", "PPC", "3", "2", "0", "PPC", "8", "4", "0" ]	PPCAsmPrinter19	doFinalization	PowerPC	CPU	LLVM	16,790	496	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "CallInst", "", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "CI", "->", "isInlineAsm", "(", ")", ")", "{", "const", "SIRegisterInfo", "", "SIRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "", "CI", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "SIRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "0", "&&", "SIRI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";", "else", "if", "(", "SIRI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";", "}", "}", "}", "}", "}", "SmallPtrSet", "<", "const", "Value", "", ",", "16", ">", "Visited", ";", "return", "hasCFUser", "(", "V", ",", "Visited", ",", "Subtarget", "->", "getWavefrontSize", "(", ")", ")", ";", "}", "</s>" ]	[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "SI", "SI", "16" ]	SIISelLowering12	requiresUniformRegister	AMDGPU	GPU	LLVM	16,791	210	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getInlineAsmDialect", "(", ")", "==", "InlineAsm", "::", "AD_Intel", ")", "{", "PrintIntelMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "break", ";", "case", "'H'", ":", "PrintMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "\"H\"", ")", ";", "return", "false", ";", "case", "'P'", ":", "PrintMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "\"no-rip\"", ")", ";", "return", "false", ";", "}", "}", "PrintMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "nullptr", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"H\"", "\"no-rip\"" ]	X86AsmPrinter (2)2	PrintAsmMemoryOperand	X86	CPU	LLVM	16,792	152	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "", "BytesAdded", ")", "const", "{", "if", "(", "!", "FBB", "&&", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "=", "4", ";", "return", "1", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "0", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "Cond", "[", "1", "]", ".", "isUndef", "(", ")", ";", "MachineInstr", "", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "1", ")", ";", "CondReg", ".", "setIsUndef", "(", "Cond", "[", "1", "]", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "Cond", "[", "1", "]", ".", "isKill", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "=", "4", ";", "return", "1", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "MachineInstr", "", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "1", ")", ";", "CondReg", ".", "setIsUndef", "(", "Cond", "[", "1", "]", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "Cond", "[", "1", "]", ".", "isKill", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "=", "8", ";", "return", "2", ";", "}", "</s>" ]	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "4", "1", "0", "0", "1", "1", "1", "1", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "8", "2" ]	SIInstrInfo41	insertBranch	AMDGPU	GPU	LLVM	16,793	304	1	[]
[ "<s>", "virtual", "const", "TargetRegisterClass", "*", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "assert", "(", "!", "\"Unimplemented\"", ")", ";", "return", "NULL", ";", "}", "</s>" ]	[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]	[ "R600", "\"Unimplemented\"" ]	AMDGPURegisterInfo1	getCFGStructurizerRegClass	R600	GPU	LLVM	16,794	21	1	[]
[ "<s>", "static", "void", "query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "\|\|", "MI", ".", "isPosition", "(", ")", ")", "return", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "isDereferenceableInvariantLoad", "(", "&", "AA", ")", ")", "Read", "=", "true", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "Write", "=", "true", ";", "}", "else", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "{", "Write", "=", "true", ";", "Effects", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "Effects", "=", "true", ";", "break", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "GLOBAL_SET_I32", "&&", "strcmp", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getSymbolName", "(", ")", ",", "\"__stack_pointer\"", ")", "==", "0", ")", "StackPointer", "=", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "unsigned", "CalleeOpNo", "=", "WebAssembly", "::", "getCalleeOpNo", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "queryCallee", "(", "MI", ",", "CalleeOpNo", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "}", "}", "</s>" ]	[ "Query", "a", "line", "of", "the", "assigned", "virtual", "register", "matrix", "directly", "." ]	[ "WebAssembly", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::I32_TRUNC_S_F64", "WebAssembly::I64_TRUNC_S_F64", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::I64_TRUNC_U_F32", "WebAssembly::I32_TRUNC_U_F64", "WebAssembly::I64_TRUNC_U_F64", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::I32_TRUNC_S_F64", "WebAssembly::I64_TRUNC_S_F64", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::I64_TRUNC_U_F32", "WebAssembly::I32_TRUNC_U_F64", "WebAssembly::I64_TRUNC_U_F64", "WebAssembly::GLOBAL_SET_I32", "0", "\"__stack_pointer\"", "0", "WebAssembly::getCalleeOpNo" ]	WebAssemblyRegStackify28	query	WebAssembly	Virtual ISA	LLVM	16,795	401	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", "Libcall", "libCall", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Do not know how to custom type legalize this operation!\"", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "if", "(", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f128", "\|\|", "N", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "libCall", "=", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", ")", "?", "RTLIB", "::", "FPTOSINT_F128_I64", ":", "RTLIB", "::", "FPTOUINT_F128_I64", ")", ";", "Results", ".", "push_back", "(", "LowerF128Op", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ",", "getLibcallName", "(", "libCall", ")", ",", "1", ")", ")", ";", "return", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "if", "(", "N", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "f128", "\|\|", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "libCall", "=", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", ")", "?", "RTLIB", "::", "SINTTOFP_I64_F128", ":", "RTLIB", "::", "UINTTOFP_I64_F128", ")", ";", "Results", ".", "push_back", "(", "LowerF128Op", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ",", "getLibcallName", "(", "libCall", ")", ",", "1", ")", ")", ";", "return", ";", "case", "ISD", "::", "LOAD", ":", "{", "LoadSDNode", "", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "Ld", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "i64", "\|\|", "Ld", "->", "getMemoryVT", "(", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LoadRes", "=", "DAG", ".", "getExtLoad", "(", "Ld", "->", "getExtensionType", "(", ")", ",", "dl", ",", "MVT", "::", "v2i32", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "v2i32", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Ld", "->", "getAAInfo", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i64", ",", "LoadRes", ")", ";", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "LoadRes", ".", "getValue", "(", "1", ")", ")", ";", "return", ";", "}", "}", "}", "</s>" ]	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "0", "MVT::f128", "0", "MVT::i64", "ISD::SINT_TO_FP", "0", "1", "ISD::LOAD", "0", "MVT::i64", "MVT::i64", "MVT::v2i32", "MVT::v2i32", "ISD::BITCAST", "MVT::i64", "1" ]	SparcISelLowering14	ReplaceNodeResults	Sparc	CPU	LLVM	16,796	390	1	[]
[ "<s>", "const", "char", "*", "Z80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "Z80ISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "Z80ISD", "::", "FIRST_NUMBER", ":", "break", ";", "case", "Z80ISD", "::", "RET_FLAG", ":", "return", "\"Z80ISD::RET_FLAG\"", ";", "}", "return", "nullptr", ";", "}", "</s>" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Z80", "Z80", "Z80ISD::NodeType", "Z80ISD::FIRST_NUMBER", "Z80ISD::RET_FLAG", "\"Z80ISD::RET_FLAG\"" ]	Z80ISelLowering1	getTargetNodeName	Z80	MPU	LLVM	16,797	42	1	[]
[ "<s>", "const", "P2TargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "P2TargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "P2", "P2", "P2" ]	P2ISelDAGToDAG	getTargetMachine	P2	MPU	LLVM	16,798	19	1	[]
[ "<s>", "bool", "AMDGPUTargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "return", "AMDGPU", "::", "isFlatGlobalAddrSpace", "(", "SrcAS", ")", "&&", "AMDGPU", "::", "isFlatGlobalAddrSpace", "(", "DestAS", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isFlatGlobalAddrSpace", "AMDGPU::isFlatGlobalAddrSpace" ]	AMDGPUTargetMachine (2)1	isNoopAddrSpaceCast	AMDGPU	GPU	LLVM	16,799	29	1	[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "\"\\t.def\\t \"", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "+", "\";\\t.scl\\t\"", "+", "Twine", "(", "F", "->", "hasInternalLinkage", "(", ")", "?", "COFF", "::", "C_STAT", ":", "COFF", "::", "C_EXT", ")", "+", "\";\\t.type\\t\"", "+", "Twine", "(", "COFF", "::", "DT_FCN", "<<", "COFF", "::", "N_BTSHFT", ")", "+", "\";\\t.endef\"", ")", ";", "}", "EmitFunctionHeader", "(", ")", ";", "EmitFunctionBody", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"\\t.def\\t \"", "\";\\t.scl\\t\"", "\";\\t.type\\t\"", "\";\\t.endef\"" ]

X86AsmPrinter4

runOnMachineFunction

X86

CPU

LLVM

16,700

98

1

[]

[ "<s>", "bool", "nios2_validate_fpu_compare", "(", "machine_mode", "mode", ",", "rtx", "*", "cmp", ",", "rtx", "*", "op1", ",", "rtx", "*", "op2", ",", "bool", "modify_p", ")", "{", "bool", "rev_p", "=", "false", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "*", "cmp", ")", ";", "if", "(", "!", "nios2_fpu_compare_enabled", "(", "code", ",", "mode", ")", ")", "{", "code", "=", "swap_condition", "(", "code", ")", ";", "if", "(", "nios2_fpu_compare_enabled", "(", "code", ",", "mode", ")", ")", "rev_p", "=", "true", ";", "else", "return", "false", ";", "}", "if", "(", "modify_p", ")", "{", "if", "(", "rev_p", ")", "{", "rtx", "tmp", "=", "*", "op1", ";", "*", "op1", "=", "*", "op2", ";", "*", "op2", "=", "tmp", ";", "}", "*", "op1", "=", "force_reg", "(", "mode", ",", "*", "op1", ")", ";", "*", "op2", "=", "force_reg", "(", "mode", ",", "*", "op2", ")", ";", "*", "cmp", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "*", "op1", ",", "*", "op2", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Checks", "if", "the", "FPU", "comparison", "in", "*", "CMP", ",", "*", "OP1", ",", "and", "*", "OP2", "can", "be", "supported", "in", "the", "current", "configuration", ".", "Perform", "modifications", "if", "MODIFY_P", "is", "true", ".", "Returns", "true", "if", "FPU", "compare", "can", "be", "done", "." ]

[ "nios2" ]

nios2

nios2_validate_fpu_compare

nios2

MPU

GCC

16,701

144

1

[]

[ "<s>", "static", "void", "i386_pe_mark_dllexport", "(", "tree", "decl", ")", "{", "const", "char", "*", "oldname", ";", "char", "*", "newname", ";", "rtx", "rtlname", ";", "rtx", "symref", ";", "tree", "idp", ";", "rtlname", "=", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "rtlname", ")", "==", "MEM", ")", "rtlname", "=", "XEXP", "(", "rtlname", ",", "0", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "rtlname", ")", "==", "SYMBOL_REF", ")", ";", "oldname", "=", "XSTR", "(", "rtlname", ",", "0", ")", ";", "if", "(", "i386_pe_dllimport_name_p", "(", "oldname", ")", ")", "{", "warning", "(", "0", ",", "\"inconsistent dll linkage for %q+D, dllexport assumed\"", ",", "decl", ")", ";", "oldname", "+=", "strlen", "(", "DLL_IMPORT_PREFIX", ")", ";", "}", "else", "if", "(", "i386_pe_dllexport_name_p", "(", "oldname", ")", ")", "return", ";", "newname", "=", "alloca", "(", "strlen", "(", "DLL_EXPORT_PREFIX", ")", "+", "strlen", "(", "oldname", ")", "+", "1", ")", ";", "sprintf", "(", "newname", ",", "\"%s%s\"", ",", "DLL_EXPORT_PREFIX", ",", "oldname", ")", ";", "idp", "=", "get_identifier", "(", "newname", ")", ";", "symref", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "SYMBOL_REF_DECL", "(", "symref", ")", "=", "decl", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", "=", "symref", ";", "}", "</s>" ]

[ "Mark", "a", "DECL", "as", "being", "dllexport", "'d", ".", "Note", "that", "we", "override", "the", "previous", "setting", "(", "e.g", ".", ":", "dllimport", ")", "." ]

[ "i386", "0", "0", "0", "0", "\"inconsistent dll linkage for %q+D, dllexport assumed\"", "1", "\"%s%s\"", "0" ]

winnt3

i386_pe_mark_dllexport

i386

CPU

GCC

16,702

177

1

[]

[ "<s>", "bool", "WebAssemblyCFGSort", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** CFG Sorting **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "SortBlocks", "(", "MF", ",", "MLI", ",", "MDT", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** CFG Sorting **********\\n\"", "\"********** Function: \"" ]

WebAssemblyCFGSort14

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

16,703

74

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

addIRTranslator

AMDGPU

GPU

LLVM

16,704

22

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AVR_RELAX_MEM_OPS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AVR", "AVR" ]

AVRRelaxMemOperations

getPassName

AVR

MPU

LLVM

16,705

11

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&", "TrueCycles", ",", "int", "&", "FalseCycles", ")", "const", "{", "if", "(", "!", "TM", ".", "getSubtargetImpl", "(", ")", "->", "hasISEL", "(", ")", ")", "return", "false", ";", "if", "(", "Cond", ".", "size", "(", ")", "!=", "2", ")", "return", "false", ";", "if", "(", "Cond", "[", "1", "]", ".", "getReg", "(", ")", "==", "PPC", "::", "CTR", "||", "Cond", "[", "1", "]", ".", "getReg", "(", ")", "==", "PPC", "::", "CTR8", ")", "return", "false", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "!", "PPC", "::", "GPRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "PPC", "::", "G8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "false", ";", "CondCycles", "=", "1", ";", "TrueCycles", "=", "1", ";", "FalseCycles", "=", "1", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "PPC::GPRCRegClass", "PPC::G8RCRegClass", "1", "1", "1" ]

PPCInstrInfo132

canInsertSelect

PowerPC

CPU

LLVM

16,706

186

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNum", ";", "assert", "(", "FIOperandNum", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "FIOperandNum", ",", "this", ",", "MF", ")", ")", ";", "}", "</s>" ]

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC", "PPC" ]

PPCRegisterInfo (2)3

resolveFrameIndex

PowerPC

CPU

LLVM

16,707

193

1

[]

[ "<s>", "unsigned", "getIssueWidth", "(", ")", "const", "{", "return", "IssueWidth", ";", "}", "</s>" ]

[ "Maximum", "number", "of", "micro-ops", "that", "may", "be", "scheduled", "per", "cycle", "." ]

[ "Patmos" ]

PatmosSchedStrategy

getIssueWidth

Patmos

VLIW

LLVM

16,708

10

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "EmitFunctionStubs", "(", "Stubs", ")", ";", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "const", "std", "::", "vector", "<", "const", "Function", "*", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "const", "Function", "*", ">", "::", "const_iterator", "I", "=", "Personalities", ".", "begin", "(", ")", ",", "E", "=", "Personalities", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "*", "I", ")", "{", "MCSymbol", "*", "NLPSym", "=", "getSymbolWithGlobalValueBase", "(", "*", "I", ",", "\"$non_lazy_ptr\"", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "*", "I", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "3", ":", "2", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "0", ",", "isPPC64", "?", "8", ":", "4", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "8", ":", "4", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "3", ":", "2", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "8", ":", "4", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}", "</s>" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "PPC", "8", "4", "PPC", "3", "2", "0", "PPC", "8", "4" ]

PPCAsmPrinter103

doFinalization

PowerPC

CPU

LLVM

16,709

491

1

[]

[ "<s>", "static", "tree", "nvptx_global_lock_addr", "(", ")", "{", "tree", "v", "=", "global_lock_var", ";", "if", "(", "!", "v", ")", "{", "tree", "name", "=", "get_identifier", "(", "\"__reduction_lock\"", ")", ";", "tree", "type", "=", "build_qualified_type", "(", "unsigned_type_node", ",", "TYPE_QUAL_VOLATILE", ")", ";", "v", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "VAR_DECL", ",", "name", ",", "type", ")", ";", "global_lock_var", "=", "v", ";", "DECL_ARTIFICIAL", "(", "v", ")", "=", "1", ";", "DECL_EXTERNAL", "(", "v", ")", "=", "1", ";", "TREE_STATIC", "(", "v", ")", "=", "1", ";", "TREE_PUBLIC", "(", "v", ")", "=", "1", ";", "TREE_USED", "(", "v", ")", "=", "1", ";", "mark_addressable", "(", "v", ")", ";", "mark_decl_referenced", "(", "v", ")", ";", "}", "return", "build_fold_addr_expr", "(", "v", ")", ";", "}", "</s>" ]

[ "Lazily", "generate", "the", "global", "lock", "var", "decl", "and", "return", "its", "address", "." ]

[ "nvptx", "\"__reduction_lock\"", "1", "1", "1", "1", "1" ]

nvptx

nvptx_global_lock_addr

nvptx

GPU

GCC

16,710

105

1

[]

[ "<s>", "unsigned", "RISCVMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0setup", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1setup", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0setupi", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1setupi", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0starti", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1starti", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0endi", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1endi", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0counti", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1counti", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP0setupi", "||", "MI", ".", "getOpcode", "(", ")", "==", "RISCV", "::", "LOOP1setupi", ")", "{", "RISCV", "::", "Fixups", "FixupKind", "=", "RISCV", "::", "fixup_pulpv2_loop_setupi", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "else", "{", "RISCV", "::", "Fixups", "FixupKind", "=", "RISCV", "::", "fixup_pulpv2_loop_setup", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "++", "MCNumFixups", ";", "return", "0", ";", "}", "llvm_unreachable", "(", "\"Unhandled expression!\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "RI5CY", "RISCV", "RISCV::LOOP0setup", "RISCV::LOOP1setup", "RISCV::LOOP0setupi", "RISCV::LOOP1setupi", "RISCV::LOOP0starti", "RISCV::LOOP1starti", "RISCV::LOOP0endi", "RISCV::LOOP1endi", "RISCV::LOOP0counti", "RISCV::LOOP1counti", "RISCV::LOOP0setupi", "RISCV::LOOP1setupi", "RISCV::Fixups", "RISCV::fixup_pulpv2_loop_setupi", "0", "RISCV::Fixups", "RISCV::fixup_pulpv2_loop_setup", "0", "0", "\"Unhandled expression!\"", "0" ]

RISCVMCCodeEmitter

getMachineOpValue

RI5CY

CPU

LLVM

16,711

304

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isDarwin", "(", ")", ")", "return", "4", ";", "return", "4", ";", "}", "</s>" ]

[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]

[ "PowerPC", "PPC", "PPC", "4", "4" ]

PPCISelLowering113

getByValTypeAlignment

PowerPC

CPU

LLVM

16,712

42

1

[]

[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", "->", "getInstrInfo", "(", ")", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "OptimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";", "MinimizeSize", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Modified", "|=", "ReduceMBB", "(", "*", "*", "I", ")", ";", "return", "Modified", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM" ]

Thumb2SizeReduction15

runOnMachineFunction

ARM

CPU

LLVM

16,713

164

1

[]

[ "<s>", "bool", "arm_check_builtin_call", "(", "location_t", ",", "vec", "<", "location_t", ">", ",", "tree", "fndecl", ",", "tree", ",", "unsigned", "int", ",", "tree", "*", ")", "{", "int", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "if", "(", "fcode", "==", "ARM_BUILTIN_saturation_occurred", "||", "fcode", "==", "ARM_BUILTIN_set_saturation", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", "=", "tree_cons", "(", "get_identifier", "(", "\"acle qbit\"", ")", ",", "NULL_TREE", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";", "}", "if", "(", "fcode", "==", "ARM_BUILTIN_sel", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", "=", "tree_cons", "(", "get_identifier", "(", "\"acle gebits\"", ")", ",", "NULL_TREE", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Implement", "TARGET_CHECK_BUILTIN_CALL", ".", "Record", "a", "read", "of", "the", "Q", "bit", "through", "intrinsics", "in", "the", "machine", "function", "." ]

[ "arm", "\"acle qbit\"", "\"acle gebits\"" ]

arm-builtins

arm_check_builtin_call

arm

CPU

GCC

16,714

118

1

[]

[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Mips", "::", "RetRA", ")", ";", "if", "(", "Val", "!=", "nullptr", "&&", "!", "isSupportedType", "(", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "MipsTargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "MipsTargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "4", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "\"For each split Type there should be exactly one VReg.\"", ")", ";", "SmallVector", "<", "ArgInfo", ",", "8", ">", "RetInfos", ";", "SmallVector", "<", "unsigned", ",", "8", ">", "OrigArgIndices", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "=", "ArgInfo", "{", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", "}", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "CurArgInfo", ",", "0", ",", "RetInfos", ",", "OrigArgIndices", ")", ";", "}", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "8", ">", "Outs", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "RetInfos", ",", "OrigArgIndices", ",", "[", "&", "]", "(", "ISD", "::", "ArgFlagsTy", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Outs", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "ArgLocs", ";", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "TLI", ".", "CCAssignFnForReturn", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "RetInfos", ")", ")", "{", "return", "false", ";", "}", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips", "Mips", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "8", "0", "0", "ISD::OutputArg", "8", "ISD::ArgFlagsTy", "16", "Mips" ]

MipsCallLowering

lowerReturn

Mips

CPU

LLVM

16,715

396

1

[]

[ "<s>", "int", "HexagonInstrInfo", "::", "getMinValue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII", "::", "ExtentSignedPos", ")", "&", "HexagonII", "::", "ExtentSignedMask", ";", "unsigned", "bits", "=", "(", "F", ">>", "HexagonII", "::", "ExtentBitsPos", ")", "&", "HexagonII", "::", "ExtentBitsMask", ";", "if", "(", "isSigned", ")", "return", "-", "1U", "<<", "(", "bits", "-", "1", ")", ";", "else", "return", "0", ";", "}", "</s>" ]

[ "Return", "the", "minimal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "0" ]

HexagonInstrInfo (2)2

getMinValue

Hexagon

DSP

LLVM

16,716

73

1

[]

[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "SPIRV" ]

SPIRVFrameLowering

hasFP

SPIRV

Virtual ISA

LLVM

16,717

15

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e32", ":", "case", "AMDGPU", "::", "V_MOV_B32_e64", ":", "case", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ":", "case", "AMDGPU", "::", "V_ACCVGPR_READ_B32", ":", "case", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32", ":", "return", "MI", ".", "getNumOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", "into", "consideration", "its", "operands", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_ACCVGPR_READ_B32", "AMDGPU::V_ACCVGPR_WRITE_B32" ]

SIInstrInfo111

isReallyTriviallyReMaterializable

AMDGPU

GPU

LLVM

16,718

74

1

[]

[ "<s>", "static", "bool", "ix86_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_VECTOR", ":", "return", "false", ";", "default", ":", "break", ";", "}", "return", "!", "ix86_legitimate_constant_p", "(", "mode", ",", "x", ")", ";", "}", "</s>" ]

[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "for", "the", "address", "of", "thread-local", "symbols", ",", "which", "is", "checked", "above", "." ]

[ "i386" ]

i3864

ix86_cannot_force_const_mem

i386

CPU

GCC

16,719

46

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", ".", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

[ "Mips", "Mips", "Mips::RA" ]

Mips16FrameLowering35

spillCalleeSavedRegisters

Mips

CPU

LLVM

16,720

94

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "new", "X86ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "createX86IndirectBranchTrackingPass", "(", ")", ")", ";", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "createX86FixupLEAs", "(", ")", ")", ";", "}", "addPass", "(", "createX86EvexToVexInsts", "(", ")", ")", ";", "addPass", "(", "createX86DiscriminateMemOpsPass", "(", ")", ")", ";", "addPass", "(", "createX86InsertPrefetchPass", "(", ")", ")", ";", "addPass", "(", "createX86InsertX87waitPass", "(", ")", ")", ";", "addPass", "(", "createX86EncodeLiterals", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine21

addPreEmitPass

X86

CPU

LLVM

16,721

117

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitFunctionHeader", "(", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(", ")", ".", "getContext", "(", ")", ";", "const", "MCSectionELF", "*", "ConfigSection", "=", "Context", ".", "getELFSection", "(", "\".AMDGPU.config\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "ConfigSection", ")", ";", "const", "AMDGPUSubtarget", "&", "STM", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "SIProgramInfo", "KernelInfo", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "getSIProgramInfo", "(", "KernelInfo", ",", "MF", ")", ";", "EmitProgramInfoSI", "(", "MF", ",", "KernelInfo", ")", ";", "}", "else", "{", "EmitProgramInfoR600", "(", "MF", ")", ";", "}", "DisasmLines", ".", "clear", "(", ")", ";", "HexLines", ".", "clear", "(", ")", ";", "DisasmLineMaxLen", "=", "0", ";", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "const", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "\".AMDGPU.csdata\"", ",", "ELF", "::", "SHT_PROGBITS", ",", "0", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", ".", "emitRawComment", "(", "\" Kernel info:\"", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" codeLenInByte = \"", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" NumSgprs: \"", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" NumVgprs: \"", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" FloatMode: \"", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" IeeeMode: \"", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "\" ScratchSize: \"", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "MF", ".", "dump", "(", ")", ";", "if", "(", "DisasmEnabled", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "\".AMDGPU.disasm\"", ",", "ELF", "::", "SHT_NOTE", ",", "0", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ")", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";", "Comment", "+=", "\" ; \"", "+", "HexLines", "[", "i", "]", "+", "\"\\n\"", ";", "OutStreamer", ".", "EmitBytes", "(", "StringRef", "(", "DisasmLines", "[", "i", "]", ")", ")", ";", "OutStreamer", ".", "EmitBytes", "(", "StringRef", "(", "Comment", ")", ")", ";", "}", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "8", "\".AMDGPU.config\"", "0", "SI", "SI", "SI", "0", "\".AMDGPU.csdata\"", "0", "\" Kernel info:\"", "\" codeLenInByte = \"", "\" NumSgprs: \"", "\" NumVgprs: \"", "\" FloatMode: \"", "\" IeeeMode: \"", "\" ScratchSize: \"", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "\".AMDGPU.disasm\"", "0", "0", "\" ; \"", "\"\\n\"" ]

AMDGPUAsmPrinter98

runOnMachineFunction

R600

GPU

LLVM

16,722

469

1

[]

[ "<s>", "Value", "*", "X86TargetLowering", "::", "getSDagStackGuard", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "{", "return", "M", ".", "getGlobalVariable", "(", "\"__security_cookie\"", ")", ";", "}", "return", "TargetLowering", "::", "getSDagStackGuard", "(", "M", ")", ";", "}", "</s>" ]

[ "Return", "the", "variable", "that", "'s", "previously", "inserted", "by", "insertSSPDeclarations", ",", "if", "any", ",", "otherwise", "return", "nullptr", "." ]

[ "X86", "X86", "\"__security_cookie\"" ]

X86ISelLowering (2)5

getSDagStackGuard

X86

CPU

LLVM

16,723

54

1

[]

[ "<s>", "TargetTransformInfo", "XCoreTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "XCoreTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "XCore", "XCore", "XCore" ]

XCoreTargetMachine

getTargetTransformInfo

XCore

MPU

LLVM

16,724

23

1

[]

[ "<s>", "bool", "MipsAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "FixupKind", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "fixup_Mips_CALL_HI16", ":", "case", "Mips", "::", "fixup_Mips_CALL_LO16", ":", "case", "Mips", "::", "fixup_Mips_CALL16", ":", "case", "Mips", "::", "fixup_Mips_GOT", ":", "case", "Mips", "::", "fixup_Mips_GOT_PAGE", ":", "case", "Mips", "::", "fixup_Mips_GOT_OFST", ":", "case", "Mips", "::", "fixup_Mips_GOT_DISP", ":", "case", "Mips", "::", "fixup_Mips_GOT_HI16", ":", "case", "Mips", "::", "fixup_Mips_GOT_LO16", ":", "case", "Mips", "::", "fixup_Mips_GOTTPREL", ":", "case", "Mips", "::", "fixup_Mips_DTPREL_HI", ":", "case", "Mips", "::", "fixup_Mips_DTPREL_LO", ":", "case", "Mips", "::", "fixup_Mips_TLSGD", ":", "case", "Mips", "::", "fixup_Mips_TLSLDM", ":", "case", "Mips", "::", "fixup_Mips_TPREL_HI", ":", "case", "Mips", "::", "fixup_Mips_TPREL_LO", ":", "case", "Mips", "::", "fixup_Mips_JALR", ":", "case", "Mips", "::", "fixup_MICROMIPS_CALL16", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_DISP", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_PAGE", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT_OFST", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOT16", ":", "case", "Mips", "::", "fixup_MICROMIPS_GOTTPREL", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_DTPREL_HI16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_DTPREL_LO16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_GD", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_LDM", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_TPREL_HI16", ":", "case", "Mips", "::", "fixup_MICROMIPS_TLS_TPREL_LO16", ":", "case", "Mips", "::", "fixup_MICROMIPS_JALR", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TLSGD_HI16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TLSGD_LO16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TLSLDM_HI16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TLSLDM_LO16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TPREL_HI16", ":", "case", "Mips", "::", "fixup_CHERI_CAPTAB_TPREL_LO16", ":", "return", "true", ";", "}", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "Mips", "Mips", "Mips::fixup_Mips_CALL_HI16", "Mips::fixup_Mips_CALL_LO16", "Mips::fixup_Mips_CALL16", "Mips::fixup_Mips_GOT", "Mips::fixup_Mips_GOT_PAGE", "Mips::fixup_Mips_GOT_OFST", "Mips::fixup_Mips_GOT_DISP", "Mips::fixup_Mips_GOT_HI16", "Mips::fixup_Mips_GOT_LO16", "Mips::fixup_Mips_GOTTPREL", "Mips::fixup_Mips_DTPREL_HI", "Mips::fixup_Mips_DTPREL_LO", "Mips::fixup_Mips_TLSGD", "Mips::fixup_Mips_TLSLDM", "Mips::fixup_Mips_TPREL_HI", "Mips::fixup_Mips_TPREL_LO", "Mips::fixup_Mips_JALR", "Mips::fixup_MICROMIPS_CALL16", "Mips::fixup_MICROMIPS_GOT_DISP", "Mips::fixup_MICROMIPS_GOT_PAGE", "Mips::fixup_MICROMIPS_GOT_OFST", "Mips::fixup_MICROMIPS_GOT16", "Mips::fixup_MICROMIPS_GOTTPREL", "Mips::fixup_MICROMIPS_TLS_DTPREL_HI16", "Mips::fixup_MICROMIPS_TLS_DTPREL_LO16", "Mips::fixup_MICROMIPS_TLS_GD", "Mips::fixup_MICROMIPS_TLS_LDM", "Mips::fixup_MICROMIPS_TLS_TPREL_HI16", "Mips::fixup_MICROMIPS_TLS_TPREL_LO16", "Mips::fixup_MICROMIPS_JALR", "Mips::fixup_CHERI_CAPTAB_TLSGD_HI16", "Mips::fixup_CHERI_CAPTAB_TLSGD_LO16", "Mips::fixup_CHERI_CAPTAB_TLSLDM_HI16", "Mips::fixup_CHERI_CAPTAB_TLSLDM_LO16", "Mips::fixup_CHERI_CAPTAB_TPREL_HI16", "Mips::fixup_CHERI_CAPTAB_TPREL_LO16" ]

MipsAsmBackend37

shouldForceRelocation

Mips

CPU

LLVM

16,725

226

1

[]

[ "<s>", "static", "bool", "legitimate_reload_vector_constant_p", "(", "rtx", "op", ")", "{", "if", "(", "TARGET_VX", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", "==", "16", "&&", "(", "satisfies_constraint_j00", "(", "op", ")", "||", "satisfies_constraint_jm1", "(", "op", ")", "||", "satisfies_constraint_jKK", "(", "op", ")", "||", "satisfies_constraint_jxx", "(", "op", ")", "||", "satisfies_constraint_jyy", "(", "op", ")", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "constant", "value", "OP", "is", "a", "legitimate", "vector", "operand", "during", "and", "after", "reload", ".", "This", "function", "accepts", "all", "constants", "which", "can", "be", "loaded", "directly", "into", "an", "VR", "." ]

[ "s390", "16" ]

s390

legitimate_reload_vector_constant_p

s390

MPU

GCC

16,726

56

1

[]

[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "Info", "->", "isEntryFunction", "(", ")", ")", "{", "reservePrivateMemoryRegs", "(", "getTargetMachine", "(", ")", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ")", ";", "if", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", "!=", "AMDGPU", "::", "SP_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "SP_REG", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getScratchRSrcReg", "(", ")", "!=", "AMDGPU", "::", "PRIVATE_RSRC_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "PRIVATE_RSRC_REG", ",", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "if", "(", "Info", "->", "getFrameOffsetReg", "(", ")", "!=", "AMDGPU", "::", "FP_REG", ")", "MRI", ".", "replaceRegWith", "(", "AMDGPU", "::", "FP_REG", ",", "Info", "->", "getFrameOffsetReg", "(", ")", ")", ";", "Info", "->", "limitOccupancy", "(", "MF", ")", ";", "if", "(", "ST", ".", "isWave32", "(", ")", "&&", "!", "MF", ".", "empty", "(", ")", ")", "{", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "TII", "->", "fixImplicitOperands", "(", "MI", ")", ";", "}", "}", "}", "if", "(", "ST", ".", "needsAlignedVGPRs", "(", ")", ")", "{", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ";", "if", "(", "!", "RC", ")", "continue", ";", "int", "NewClassID", "=", "getAlignedAGPRClassID", "(", "RC", "->", "getID", "(", ")", ")", ";", "if", "(", "NewClassID", "!=", "-", "1", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getRegClass", "(", "NewClassID", ")", ")", ";", "}", "}", "TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";", "if", "(", "VGPRReserveforSGPRSpill", "&&", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "!", "Info", "->", "VGPRReservedForSGPRSpill", "&&", "!", "Info", "->", "isEntryFunction", "(", ")", ")", "Info", "->", "reserveVGPRforSGPRSpills", "(", "MF", ")", ";", "}", "</s>" ]

[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::FP_REG", "0", "1" ]

SIISelLowering12

finalizeLowering

AMDGPU

GPU

LLVM

16,727

382

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPUSH", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]

Thumb1FrameLowering57

spillCalleeSavedRegisters

ARM

CPU

LLVM

16,728

239

1

[]

[ "<s>", "static", "tree", "rl78_handle_saddr_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";", "if", "(", "TREE_CODE", "(", "*", "node", ")", "==", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "\"%qE attribute doesn't apply to functions\"", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";", "}", "</s>" ]

[ "Check", "``", "saddr", "''", "attributes", "." ]

[ "rl78", "\"%qE attribute doesn't apply to functions\"" ]

rl782

rl78_handle_saddr_attribute

rl78

MPU

GCC

16,729

63

1

[]

[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_tune", "(", "const", "char", "*", "to_parse", ",", "const", "struct", "processor", "*", "*", "res", ")", "{", "const", "struct", "processor", "*", "cpu", ";", "for", "(", "cpu", "=", "all_cores", ";", "cpu", "->", "name", "!=", "NULL", ";", "cpu", "++", ")", "{", "if", "(", "strcmp", "(", "cpu", "->", "name", ",", "to_parse", ")", "==", "0", ")", "{", "*", "res", "=", "cpu", ";", "return", "AARCH64_PARSE_OK", ";", "}", "}", "return", "AARCH64_PARSE_INVALID_ARG", ";", "}", "</s>" ]

[ "Parse", "the", "TUNE", "string", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_parse_tune

aarch64

CPU

GCC

16,730

68

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass" ]

SIRegisterInfo (3)

getPointerRegClass

AMDGPU

GPU

LLVM

16,731

24

1

[]

[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "LI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "bool", "IsZExt", "=", "false", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICL_32_64", ":", "{", "IsZExt", "=", "true", ";", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "i8", "&&", "MB", "<=", "56", ")", "||", "(", "VT", "==", "MVT", "::", "i16", "&&", "MB", "<=", "48", ")", "||", "(", "VT", "==", "MVT", "::", "i32", "&&", "MB", "<=", "32", ")", ")", "break", ";", "return", "false", ";", "}", "case", "PPC", "::", "RLWINM", ":", "case", "PPC", "::", "RLWINM8", ":", "{", "IsZExt", "=", "true", ";", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "i8", "&&", "MB", "<=", "24", ")", "||", "(", "VT", "==", "MVT", "::", "i16", "&&", "MB", "<=", "16", ")", ")", "break", ";", "return", "false", ";", "}", "case", "PPC", "::", "EXTSB", ":", "case", "PPC", "::", "EXTSB8", ":", "case", "PPC", "::", "EXTSB8_32_64", ":", "return", "false", ";", "case", "PPC", "::", "EXTSH", ":", "case", "PPC", "::", "EXTSH8", ":", "case", "PPC", "::", "EXTSH8_32_64", ":", "{", "if", "(", "VT", "!=", "MVT", "::", "i16", "&&", "VT", "!=", "MVT", "::", "i8", ")", "return", "false", ";", "break", ";", "}", "case", "PPC", "::", "EXTSW", ":", "case", "PPC", "::", "EXTSW_32_64", ":", "{", "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i16", "&&", "VT", "!=", "MVT", "::", "i8", ")", "return", "false", ";", "break", ";", "}", "}", "Address", "Addr", ";", "if", "(", "!", "PPCComputeAddress", "(", "LI", "->", "getOperand", "(", "0", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "PPCEmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "nullptr", ",", "IsZExt", ")", ")", "return", "false", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "PowerPC", "PPC", "PPC::RLDICL", "PPC::RLDICL_32_64", "3", "MVT::i8", "56", "MVT::i16", "48", "MVT::i32", "32", "PPC::RLWINM", "PPC::RLWINM8", "3", "MVT::i8", "24", "MVT::i16", "16", "PPC::EXTSB", "PPC::EXTSB8", "PPC::EXTSB8_32_64", "PPC::EXTSH", "PPC::EXTSH8", "PPC::EXTSH8_32_64", "MVT::i16", "MVT::i8", "PPC::EXTSW", "PPC::EXTSW_32_64", "MVT::i32", "MVT::i16", "MVT::i8", "PPC", "0", "0", "PPC" ]

PPCFastISel (2)

tryToFoldLoadIntoMI

PowerPC

CPU

LLVM

16,732

347

1

[]

[ "<s>", "MachineBasicBlock", "*", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_INIT_M0", ":", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "0", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "AMDGPU", "::", "GET_GROUPSTATICSIZE", ":", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "0", ")", ")", ".", "addImm", "(", "MFI", "->", "getLDSSize", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V1", ":", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V2", ":", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V4", ":", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V8", ":", "case", "AMDGPU", "::", "SI_INDIRECT_SRC_V16", ":", "return", "emitIndirectSrc", "(", "MI", ",", "*", "BB", ",", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V1", ":", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V2", ":", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V4", ":", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V8", ":", "case", "AMDGPU", "::", "SI_INDIRECT_DST_V16", ":", "return", "emitIndirectDst", "(", "MI", ",", "*", "BB", ",", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "case", "AMDGPU", "::", "SI_KILL", ":", "return", "splitKillBlock", "(", "MI", ",", "BB", ")", ";", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "}", "}", "</s>" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOV_B32", "0", "AMDGPU::SI_INDIRECT_SRC_V1", "AMDGPU::SI_INDIRECT_SRC_V2", "AMDGPU::SI_INDIRECT_SRC_V4", "AMDGPU::SI_INDIRECT_SRC_V8", "AMDGPU::SI_INDIRECT_SRC_V16", "AMDGPU::SI_INDIRECT_DST_V1", "AMDGPU::SI_INDIRECT_DST_V2", "AMDGPU::SI_INDIRECT_DST_V4", "AMDGPU::SI_INDIRECT_DST_V8", "AMDGPU::SI_INDIRECT_DST_V16", "AMDGPU::SI_KILL", "AMDGPU" ]

SIISelLowering121

EmitInstrWithCustomInserter

AMDGPU

GPU

LLVM

16,733

305

1

[]

[ "<s>", "static", "void", "frv_optimize_membar_global", "(", "basic_block", "bb", ",", "struct", "frv_io", "*", "first_io", ",", "rtx", "membar", ")", "{", "struct", "frv_io", "this_io", ",", "next_io", ";", "edge", "succ", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "succ", ",", "ei", ",", "bb", "->", "succs", ")", "if", "(", "succ", "->", "dest", "==", "EXIT_BLOCK_PTR", ")", "return", ";", "ei", "=", "ei_start", "(", "bb", "->", "succs", ")", ";", "ei_cond", "(", "ei", ",", "&", "succ", ")", ";", "next_io", "=", "first_io", "[", "succ", "->", "dest", "->", "index", "]", ";", "ei", "=", "ei_start", "(", "bb", "->", "succs", ")", ";", "if", "(", "ei_cond", "(", "ei", ",", "&", "succ", ")", ")", "{", "for", "(", "ei_next", "(", "&", "ei", ")", ";", "ei_cond", "(", "ei", ",", "&", "succ", ")", ";", "ei_next", "(", "&", "ei", ")", ")", "frv_io_union", "(", "&", "next_io", ",", "&", "first_io", "[", "succ", "->", "dest", "->", "index", "]", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "frv_extract_membar", "(", "&", "this_io", ",", "membar", ")", ";", "if", "(", "frv_io_fixed_order_p", "(", "&", "this_io", ",", "&", "next_io", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\";; [Global] Removing membar %d since order of accesses\"", "\" is guaranteed\\n\"", ",", "INSN_UID", "(", "membar", ")", ")", ";", "delete_insn", "(", "membar", ")", ";", "}", "}", "</s>" ]

[ "See", "if", "MEMBAR", ",", "the", "last", "membar", "instruction", "in", "BB", ",", "can", "be", "removed", ".", "FIRST_IO", "[", "X", "]", "describes", "the", "first", "operation", "performed", "by", "basic", "block", "X", "." ]

[ "frv", "\";; [Global] Removing membar %d since order of accesses\"", "\" is guaranteed\\n\"" ]

frv2

frv_optimize_membar_global

frv

VLIW

GCC

16,734

184

1

[]

[ "<s>", "static", "unsigned", "addLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "PReg", ",", "VReg", ")", ";", "return", "VReg", ";", "}", "</s>" ]

[ "addLiveIn", "-", "Add", "the", "specified", "register", "as", "a", "live-in", "." ]

[ "Cpu0" ]

Cpu0ISelLowering

addLiveIn

Cpu0

CPU

LLVM

16,735

48

1

[]

[ "<s>", "static", "int", "ix86_function_sseregparm", "(", "tree", "type", ",", "tree", "decl", ")", "{", "if", "(", "TARGET_SSEREGPARM", "||", "(", "type", "&&", "lookup_attribute", "(", "\"sseregparm\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ")", ")", "{", "if", "(", "!", "TARGET_SSE", ")", "{", "if", "(", "decl", ")", "error", "(", "\"Calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", ",", "decl", ")", ";", "else", "error", "(", "\"Calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", ",", "type", ")", ";", "return", "0", ";", "}", "return", "2", ";", "}", "if", "(", "!", "TARGET_64BIT", "&&", "decl", "&&", "TARGET_SSE_MATH", "&&", "flag_unit_at_a_time", "&&", "!", "profile_flag", ")", "{", "struct", "cgraph_local_info", "*", "i", "=", "cgraph_local_info", "(", "decl", ")", ";", "if", "(", "i", "&&", "i", "->", "local", ")", "return", "TARGET_SSE2", "?", "2", ":", "1", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "Return", "1", "or", "2", ",", "if", "we", "can", "pass", "up", "to", "SSE_REGPARM_MAX", "SFmode", "(", "1", ")", "and", "DFmode", "(", "2", ")", "arguments", "in", "SSE", "registers", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", ".", "Otherwise", "return", "0", "." ]

[ "i386", "\"sseregparm\"", "\"Calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "\"Calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "0", "2", "2", "1", "0" ]

i3863

ix86_function_sseregparm

i386

CPU

GCC

16,736

110

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "tracksLiveness", "(", ")", "&&", "\"Suitable Machine Function for outlining must track liveness\"", ")", ";", "LiveRegUnits", "LRU", "(", "getRegisterInfo", "(", ")", ")", ";", "std", "::", "for_each", "(", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ",", "[", "&", "LRU", "]", "(", "MachineInstr", "&", "MI", ")", "{", "LRU", ".", "accumulate", "(", "MI", ")", ";", "}", ")", ";", "bool", "R12AvailableInBlock", "=", "LRU", ".", "available", "(", "ARM", "::", "R12", ")", ";", "bool", "CPSRAvailableInBlock", "=", "LRU", ".", "available", "(", "ARM", "::", "CPSR", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "CPSRAvailableInBlock", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "UnsafeRegsDead", ";", "LRU", ".", "addLiveOuts", "(", "MBB", ")", ";", "if", "(", "R12AvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "ARM", "::", "R12", ")", ")", "return", "false", ";", "if", "(", "CPSRAvailableInBlock", "&&", "!", "LRU", ".", "available", "(", "ARM", "::", "CPSR", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "MBB", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "HasCalls", ";", "if", "(", "!", "LRU", ".", "available", "(", "ARM", "::", "LR", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "LRUnavailableSomewhere", ";", "return", "true", ";", "}", "</s>" ]

[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]

[ "ARM", "ARM", "\"Suitable Machine Function for outlining must track liveness\"", "ARM::R12", "ARM::CPSR", "ARM::R12", "ARM::CPSR", "ARM::LR" ]

ARMBaseInstrInfo116

isMBBSafeToOutlineFrom

ARM

CPU

LLVM

16,737

207

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isMulAddWithConstProfitable", "(", "const", "SDValue", "&", "AddNode", ",", "const", "SDValue", "&", "ConstNode", ")", "const", "{", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "true", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "true", ";", "ConstantSDNode", "*", "C1Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "AddNode", ".", "getOperand", "(", "1", ")", ")", ";", "ConstantSDNode", "*", "C2Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "ConstNode", ")", ";", "const", "APInt", "&", "C1", "=", "C1Node", "->", "getAPIntValue", "(", ")", ";", "const", "APInt", "&", "C2", "=", "C2Node", "->", "getAPIntValue", "(", ")", ";", "if", "(", "C1", ".", "isSignedIntN", "(", "12", ")", "&&", "!", "(", "C1", "*", "C2", ")", ".", "isSignedIntN", "(", "12", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "may", "be", "profitable", "to", "transform", "(", "mul", "(", "add", "x", ",", "c1", ")", ",", "c2", ")", "-", ">", "(", "add", "(", "mul", "x", ",", "c2", ")", ",", "c1", "*", "c2", ")", "." ]

[ "RISCV", "RISCV", "1", "12", "12" ]

RISCVISelLowering1

isMulAddWithConstProfitable

RISCV

CPU

LLVM

16,738

133

1

[]

[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "ARM", "::", "tPUSH", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "0", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "1", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

[ "ARM", "ARM::tPUSH", "0", "1" ]

Thumb1InstrInfo2

spillCalleeSavedRegisters

ARM

CPU

LLVM

16,739

138

1

[]

[ "<s>", "rtx", "mips_msa_vec_parallel_const_half", "(", "machine_mode", "mode", ",", "bool", "high_p", ")", "{", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "nunits", "/", "2", ")", ";", "int", "base", ";", "int", "i", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "base", "=", "high_p", "?", "0", ":", "nunits", "/", "2", ";", "else", "base", "=", "high_p", "?", "nunits", "/", "2", ":", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nunits", "/", "2", ";", "i", "++", ")", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "base", "+", "i", ")", ";", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "v", ")", ";", "}", "</s>" ]

[ "Construct", "and", "return", "PARALLEL", "RTX", "with", "CONST_INTs", "for", "HIGH", "(", "high_p", "==", "TRUE", ")", "or", "LOW", "(", "high_p", "==", "FALSE", ")", "half", "of", "a", "vector", "for", "mode", "MODE", "." ]

[ "mips", "2", "0", "2", "2", "0", "0", "2" ]

mips

mips_msa_vec_parallel_const_half

mips

CPU

GCC

16,740

97

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ParseInstruction\\n\"", ")", ";", "getTargetStreamer", "(", ")", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "!", "mnemonicIsValid", "(", "Name", ",", "0", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "NameLoc", ",", "\"unknown instruction\"", ")", ";", "}", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ",", "*", "this", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "parseBracketSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "parseBracketSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", "&&", "parseParenSuffix", "(", "Name", ",", "Operands", ")", ")", "return", "true", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "\"ParseInstruction\\n\"", "0", "\"unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]

MipsAsmParser

ParseInstruction

Mips

CPU

LLVM

16,741

320

1

[]

[ "<s>", "int", "ix86_unary_operator_ok", "(", "enum", "rtx_code", "code", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "2", "]", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "MEM", "||", "GET_CODE", "(", "operands", "[", "1", "]", ")", "==", "MEM", ")", "&&", "!", "rtx_equal_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ")", "return", "FALSE", ";", "return", "TRUE", ";", "}", "</s>" ]

[ "Return", "TRUE", "or", "FALSE", "depending", "on", "whether", "the", "unary", "operator", "meets", "the", "appropriate", "constraints", "." ]

[ "i386", "2", "0", "1", "0", "1" ]

i3863

ix86_unary_operator_ok

i386

CPU

GCC

16,742

66

1

[]

[ "<s>", "RISCVTargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "break", ";", "case", "'f'", ":", "case", "'v'", ":", "return", "C_RegisterClass", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "return", "C_Immediate", ";", "case", "'A'", ":", "return", "C_Memory", ";", "case", "'S'", ":", "return", "C_Other", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}", "</s>" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "RISCV", "RISCV", "RISCV", "1", "0" ]

RISCVISelLowering35

getConstraintType

RISCV

CPU

LLVM

16,743

79

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasOptimizeForSizeAttr", "(", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "CALL", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "TC_RETURN", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "X86ISD", "::", "CALL", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "0", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "1", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "0", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_ROUND", "&&", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "EVT", "SrcVT", "=", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "bool", "SrcIsSSE", "=", "X86Lowering", ".", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "X86Lowering", ".", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "1", ")", ")", "continue", ";", "}", "EVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_ROUND", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "0", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "0", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "0", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "0", ")", ",", "Result", ")", ";", "++", "I", ";", "CurDAG", "->", "DeleteNode", "(", "N", ")", ";", "}", "}", "</s>" ]

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG13

PreprocessISelDAG

X86

CPU

LLVM

16,744

451

1

[]

[ "<s>", "static", "uint32_t", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "FixupKind", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "\"Unexpected branch target type!\"", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FixupKind", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Xtensa", "\"Unexpected branch target type!\"", "0", "0" ]

XtensaMCCodeEmitter

getBranchTargetOpValue

Xtensa

MPU

LLVM

16,745

111

1

[]

[ "<s>", "void", "arm_output_multireg_pop", "(", "rtx", "*", "operands", ",", "bool", "return_pc", ",", "rtx", "cond", ",", "bool", "reverse", ",", "bool", "update", ")", "{", "int", "i", ";", "char", "pattern", "[", "100", "]", ";", "int", "offset", ";", "const", "char", "*", "conditional", ";", "int", "num_saves", "=", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", ";", "unsigned", "int", "regno", ";", "unsigned", "int", "regno_base", "=", "REGNO", "(", "operands", "[", "1", "]", ")", ";", "offset", "=", "0", ";", "offset", "+=", "update", "?", "1", ":", "0", ";", "offset", "+=", "return_pc", "?", "1", ":", "0", ";", "for", "(", "i", "=", "offset", ";", "i", "<", "num_saves", ";", "i", "++", ")", "{", "regno", "=", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "operands", "[", "0", "]", ",", "0", ",", "i", ")", ",", "0", ")", ")", ";", "gcc_assert", "(", "(", "regno", "!=", "SP_REGNUM", ")", "||", "(", "regno_base", "==", "SP_REGNUM", ")", ")", ";", "if", "(", "regno", "==", "regno_base", ")", "gcc_assert", "(", "!", "update", ")", ";", "}", "conditional", "=", "reverse", "?", "\"%?%D0\"", ":", "\"%?%d0\"", ";", "if", "(", "(", "regno_base", "==", "SP_REGNUM", ")", "&&", "TARGET_UNIFIED_ASM", ")", "{", "gcc_assert", "(", "update", ")", ";", "sprintf", "(", "pattern", ",", "\"pop%s\\t{\"", ",", "conditional", ")", ";", "}", "else", "{", "if", "(", "regno_base", "==", "SP_REGNUM", ")", "sprintf", "(", "pattern", ",", "\"ldm%sfd\\t\"", ",", "conditional", ")", ";", "else", "if", "(", "TARGET_UNIFIED_ASM", ")", "sprintf", "(", "pattern", ",", "\"ldmia%s\\t\"", ",", "conditional", ")", ";", "else", "sprintf", "(", "pattern", ",", "\"ldm%sia\\t\"", ",", "conditional", ")", ";", "strcat", "(", "pattern", ",", "reg_names", "[", "regno_base", "]", ")", ";", "if", "(", "update", ")", "strcat", "(", "pattern", ",", "\"!, {\"", ")", ";", "else", "strcat", "(", "pattern", ",", "\", {\"", ")", ";", "}", "strcat", "(", "pattern", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "operands", "[", "0", "]", ",", "0", ",", "offset", ")", ",", "0", ")", ")", "]", ")", ";", "for", "(", "i", "=", "offset", "+", "1", ";", "i", "<", "num_saves", ";", "i", "++", ")", "{", "strcat", "(", "pattern", ",", "\", \"", ")", ";", "strcat", "(", "pattern", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "XVECEXP", "(", "operands", "[", "0", "]", ",", "0", ",", "i", ")", ",", "0", ")", ")", "]", ")", ";", "}", "strcat", "(", "pattern", ",", "\"}\"", ")", ";", "if", "(", "IS_INTERRUPT", "(", "arm_current_func_type", "(", ")", ")", "&&", "return_pc", ")", "strcat", "(", "pattern", ",", "\"^\"", ")", ";", "output_asm_insn", "(", "pattern", ",", "&", "cond", ")", ";", "}", "</s>" ]

[ "OPERANDS", "[", "0", "]", "is", "the", "entire", "list", "of", "insns", "that", "constitute", "pop", ",", "OPERANDS", "[", "1", "]", "is", "the", "base", "register", ",", "RETURN_PC", "is", "true", "iff", "return", "insn", "is", "in", "the", "list", ",", "UPDATE", "is", "true", "iff", "the", "list", "contains", "explicit", "update", "of", "base", "register", "." ]

[ "arm", "100", "0", "0", "1", "0", "1", "0", "1", "0", "0", "0", "0", "\"%?%D0\"", "\"%?%d0\"", "\"pop%s\\t{\"", "\"ldm%sfd\\t\"", "\"ldmia%s\\t\"", "\"ldm%sia\\t\"", "\"!, {\"", "\", {\"", "0", "0", "0", "1", "\", \"", "0", "0", "0", "\"}\"", "\"^\"" ]

arm4

arm_output_multireg_pop

arm

CPU

GCC

16,746

369

1

[]

[ "<s>", "static", "tree", "nvptx_get_shared_red_addr", "(", "tree", "type", ",", "tree", "offset", ",", "bool", "vector", ")", "{", "enum", "nvptx_builtins", "addr_dim", "=", "NVPTX_BUILTIN_WORKER_ADDR", ";", "if", "(", "vector", ")", "addr_dim", "=", "NVPTX_BUILTIN_VECTOR_ADDR", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "tree", "fndecl", "=", "nvptx_builtin_decl", "(", "addr_dim", ",", "true", ")", ";", "tree", "size", "=", "build_int_cst", "(", "unsigned_type_node", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "tree", "align", "=", "build_int_cst", "(", "unsigned_type_node", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", "/", "BITS_PER_UNIT", ")", ";", "tree", "call", "=", "build_call_expr", "(", "fndecl", ",", "3", ",", "offset", ",", "size", ",", "align", ")", ";", "return", "fold_convert", "(", "build_pointer_type", "(", "type", ")", ",", "call", ")", ";", "}", "</s>" ]

[ "Generate", "a", "PTX", "builtin", "function", "call", "that", "returns", "the", "address", "in", "the", "worker", "reduction", "buffer", "at", "OFFSET", ".", "TYPE", "is", "the", "type", "of", "the", "data", "at", "that", "location", "." ]

[ "nvptx", "3" ]

nvptx

nvptx_get_shared_red_addr

nvptx

GPU

GCC

16,747

102

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "\"should not see multiple frame indices\"", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "\"frame index must be address operand\"", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "MachineOperand", "*", "SOffset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "assert", "(", "SOffset", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "\"should only be seeing stack pointer offset relative FrameIndex\"", ")", ";", "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "int64_t", "NewOffset", "=", "OffsetOp", "->", "getImm", "(", ")", "+", "Offset", ";", "assert", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", "&&", "\"offset should be legal\"", ")", ";", "FIOp", "->", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "OffsetOp", "->", "setImm", "(", "NewOffset", ")", ";", "SOffset", "->", "ChangeToImmediate", "(", "0", ")", ";", "}", "</s>" ]

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "SI", "\"should only be seeing stack pointer offset relative FrameIndex\"", "AMDGPU::OpName", "SI", "\"offset should be legal\"", "0" ]

SIRegisterInfo16

resolveFrameIndex

AMDGPU

GPU

LLVM

16,748

236

1

[]

[ "<s>", "unsigned", "Z80oldRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "getFrameLowering", "(", "MF", ")", "->", "hasFP", "(", "MF", ")", "?", "Z80old", "::", "IX", ":", "Z80old", "::", "SPS", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Z80old", "Z80old", "Z80old::IX", "Z80old::SPS" ]

Z80oldRegisterInfo

getFrameRegister

Z80old

MPU

LLVM

16,749

32

1

[]

[ "<s>", "void", "P2TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "Ops", ".", "push_back", "(", "Callee", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "}", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "target_machine", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "DAG", ".", "getMachineFunction", "(", ")", ",", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "\"Missing call preserved mask for calling convention\"", ")", ";", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "</s>" ]

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "P2", "P2", "0", "1", "0", "\"Missing call preserved mask for calling convention\"" ]

P2ISelLowering

getOpndList

P2

MPU

LLVM

16,750

245

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "bool", "UseHVX", "=", "Subtarget", ".", "useHVXOps", "(", ")", ",", "UseHVXDbl", "=", "Subtarget", ".", "useHVXDblOps", "(", ")", ";", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "case", "'r'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "\"getRegForInlineAsmConstraint Unhandled data type\"", ")", ";", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "f32", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "case", "MVT", "::", "i64", ":", "case", "MVT", "::", "f64", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "DoubleRegsRegClass", ")", ";", "}", "case", "'q'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "\"getRegForInlineAsmConstraint Unhandled data type\"", ")", ";", "case", "MVT", "::", "v1024i1", ":", "case", "MVT", "::", "v512i1", ":", "case", "MVT", "::", "v32i16", ":", "case", "MVT", "::", "v16i32", ":", "case", "MVT", "::", "v64i8", ":", "case", "MVT", "::", "v8i64", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VecPredRegsRegClass", ")", ";", "}", "case", "'v'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "\"getRegForInlineAsmConstraint Unhandled data type\"", ")", ";", "case", "MVT", "::", "v16i32", ":", "case", "MVT", "::", "v32i16", ":", "case", "MVT", "::", "v64i8", ":", "case", "MVT", "::", "v8i64", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VectorRegsRegClass", ")", ";", "case", "MVT", "::", "v32i32", ":", "case", "MVT", "::", "v64i16", ":", "case", "MVT", "::", "v16i64", ":", "case", "MVT", "::", "v128i8", ":", "if", "(", "Subtarget", ".", "hasV60TOps", "(", ")", "&&", "UseHVX", "&&", "UseHVXDbl", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VectorRegs128BRegClass", ")", ";", "else", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VecDblRegsRegClass", ")", ";", "case", "MVT", "::", "v256i8", ":", "case", "MVT", "::", "v128i16", ":", "case", "MVT", "::", "v64i32", ":", "case", "MVT", "::", "v32i64", ":", "return", "std", "::", "make_pair", "(", "0U", ",", "&", "Hexagon", "::", "VecDblRegs128BRegClass", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "\"Unknown asm register class\"", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Hexagon", "Hexagon", "1", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::f32", "0U", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0U", "Hexagon::DoubleRegsRegClass", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::v1024i1", "MVT::v512i1", "MVT::v32i16", "MVT::v16i32", "MVT::v64i8", "MVT::v8i64", "0U", "Hexagon::VecPredRegsRegClass", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::v16i32", "MVT::v32i16", "MVT::v64i8", "MVT::v8i64", "0U", "Hexagon::VectorRegsRegClass", "MVT::v32i32", "MVT::v64i16", "MVT::v16i64", "MVT::v128i8", "0U", "Hexagon::VectorRegs128BRegClass", "0U", "Hexagon::VecDblRegsRegClass", "MVT::v256i8", "MVT::v128i16", "MVT::v64i32", "MVT::v32i64", "0U", "Hexagon::VecDblRegs128BRegClass", "\"Unknown asm register class\"" ]

HexagonISelLowering (2)

getRegForInlineAsmConstraint

Hexagon

DSP

LLVM

16,751

363

1

[]

[ "<s>", "static", "sbitmap", "rs6000_components_for_bb", "(", "basic_block", "bb", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "kill", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "cfun", "->", "machine", "->", "n_components", ")", ";", "bitmap_clear", "(", "components", ")", ";", "for", "(", "unsigned", "regno", "=", "info", "->", "first_gp_reg_save", ";", "regno", "<", "32", ";", "regno", "++", ")", "if", "(", "bitmap_bit_p", "(", "in", ",", "regno", ")", "||", "bitmap_bit_p", "(", "gen", ",", "regno", ")", "||", "bitmap_bit_p", "(", "kill", ",", "regno", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "for", "(", "unsigned", "regno", "=", "info", "->", "first_fp_reg_save", ";", "regno", "<", "64", ";", "regno", "++", ")", "if", "(", "bitmap_bit_p", "(", "in", ",", "regno", ")", "||", "bitmap_bit_p", "(", "gen", ",", "regno", ")", "||", "bitmap_bit_p", "(", "kill", ",", "regno", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "if", "(", "bitmap_bit_p", "(", "in", ",", "LR_REGNO", ")", "||", "bitmap_bit_p", "(", "gen", ",", "LR_REGNO", ")", "||", "bitmap_bit_p", "(", "kill", ",", "LR_REGNO", ")", ")", "bitmap_set_bit", "(", "components", ",", "0", ")", ";", "if", "(", "bitmap_bit_p", "(", "in", ",", "TOC_REGNUM", ")", "||", "bitmap_bit_p", "(", "gen", ",", "TOC_REGNUM", ")", "||", "bitmap_bit_p", "(", "kill", ",", "TOC_REGNUM", ")", ")", "bitmap_set_bit", "(", "components", ",", "2", ")", ";", "return", "components", ";", "}", "</s>" ]

[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]

[ "rs6000", "32", "64", "0", "2" ]

rs60007

rs6000_components_for_bb

rs6000

CPU

GCC

16,752

219

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "}", "</s>" ]

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine47

SparcTargetMachine

Sparc

CPU

LLVM

16,753

97

1

[]

[ "<s>", "int", "mmix_function_arg_regno_p", "(", "int", "regno", ",", "int", "incoming", ")", "{", "int", "first_arg_regnum", "=", "incoming", "?", "MMIX_FIRST_INCOMING_ARG_REGNUM", ":", "MMIX_FIRST_ARG_REGNUM", ";", "return", "regno", ">=", "first_arg_regnum", "&&", "regno", "<", "first_arg_regnum", "+", "MMIX_MAX_ARGS_IN_REGS", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "regno", "is", "a", "register", "number", "where", "a", "parameter", "is", "passed", ",", "and", "0", "otherwise", "." ]

[ "mmix" ]

mmix

mmix_function_arg_regno_p

mmix

CPU

GCC

16,754

31

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "amdgcn_if_break", ":", "return", "true", ";", "}", "}", "if", "(", "const", "ExtractValueInst", "*", "ExtValue", "=", "dyn_cast", "<", "ExtractValueInst", ">", "(", "V", ")", ")", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "ExtValue", "->", "getOperand", "(", "0", ")", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "amdgcn_if", ":", "case", "Intrinsic", "::", "amdgcn_else", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";", "if", "(", "Indices", ".", "size", "(", ")", "==", "1", "&&", "Indices", "[", "0", "]", "==", "1", ")", "{", "return", "true", ";", "}", "}", "}", "}", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "{", "const", "SIRegisterInfo", "*", "SIRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "CS", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "SIRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "0", "&&", "SIRI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";", "else", "if", "(", "SIRI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";", "}", "}", "}", "}", "}", "SmallPtrSet", "<", "const", "Value", "*", ",", "16", ">", "Visited", ";", "return", "hasCFUser", "(", "V", ",", "Visited", ",", "Subtarget", "->", "getWavefrontSize", "(", ")", ")", ";", "}", "</s>" ]

[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1", "SI", "SI", "SI", "0", "SI", "SI", "16" ]

SIISelLowering153

requiresUniformRegister

AMDGPU

GPU

LLVM

16,755

361

1

[]

[ "<s>", "bool", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "auto", "*", "DataTypeVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "DataType", ")", ")", "{", "unsigned", "NumElements", "=", "cast", "<", "FixedVectorType", ">", "(", "DataTypeVTy", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "EltSize", "=", "DataTypeVTy", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "return", "NumElements", ">", "1", "&&", "isPowerOf2_64", "(", "NumElements", ")", "&&", "EltSize", ">=", "8", "&&", "EltSize", "<=", "128", "&&", "isPowerOf2_64", "(", "EltSize", ")", ";", "}", "return", "BaseT", "::", "isLegalNTStore", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]

[ "AArch64", "1", "8", "128" ]

AArch64TargetTransformInfo

isLegalNTStore

AArch64

CPU

LLVM

16,756

89

1

[]

[ "<s>", "bool", "Z80DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected asm memory constraint\"", ")", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectMem", "(", "Op", ",", "Op0", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "return", "false", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "if", "(", "!", "SelectOff", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "return", "false", ";", "}", "}", "</s>" ]

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Z80", "Z80", "\"Unexpected asm memory constraint\"" ]

Z80ISelDAGToDAG2

SelectInlineAsmMemoryOperand

Z80

MPU

LLVM

16,757

107

1

[]

[ "<s>", "BPFSubtarget", "&", "BPFSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initializeEnvironment", "(", ")", ";", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "BPF", "BPF", "BPF" ]

BPFSubtarget

initializeSubtargetDependencies

BPF

Virtual ISA

LLVM

16,758

36

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ",", "next_param", ";", "*", "cum", "=", "zero_cum", ";", "cum", "->", "prototype", "=", "(", "fntype", "&&", "TYPE_ARG_TYPES", "(", "fntype", ")", ")", ";", "for", "(", "param", "=", "fntype", "?", "TYPE_ARG_TYPES", "(", "fntype", ")", ":", "0", ";", "param", "!=", "0", ";", "param", "=", "next_param", ")", "{", "next_param", "=", "TREE_CHAIN", "(", "param", ")", ";", "if", "(", "next_param", "==", "0", "&&", "TREE_VALUE", "(", "param", ")", "!=", "void_type_node", ")", "cum", "->", "gp_reg_found", "=", "1", ";", "}", "}", "</s>" ]

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE", "is", "0", "." ]

[ "mips", "0", "0", "0", "1" ]

mips3

init_cumulative_args

mips

CPU

GCC

16,759

92

1

[]

[ "<s>", "int", "includes_rldic_lshift_p", "(", "rtx", "shiftop", ",", "rtx", "andop", ")", "{", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "c", ",", "lsb", ",", "shift_mask", ";", "c", "=", "INTVAL", "(", "andop", ")", ";", "if", "(", "c", "==", "0", "||", "c", "==", "~", "0", ")", "return", "0", ";", "shift_mask", "=", "~", "0", ";", "shift_mask", "<<=", "INTVAL", "(", "shiftop", ")", ";", "lsb", "=", "c", "&", "-", "c", ";", "if", "(", "-", "lsb", "!=", "shift_mask", ")", "return", "0", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "lsb", "=", "c", "&", "-", "c", ";", "return", "c", "==", "-", "lsb", ";", "}", "else", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_DOUBLE", "&&", "(", "GET_MODE", "(", "andop", ")", "==", "VOIDmode", "||", "GET_MODE", "(", "andop", ")", "==", "DImode", ")", ")", "{", "HOST_WIDE_INT", "low", ",", "high", ",", "lsb", ";", "HOST_WIDE_INT", "shift_mask_low", ",", "shift_mask_high", ";", "low", "=", "CONST_DOUBLE_LOW", "(", "andop", ")", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "64", ")", "high", "=", "CONST_DOUBLE_HIGH", "(", "andop", ")", ";", "if", "(", "(", "low", "==", "0", "&&", "(", "HOST_BITS_PER_WIDE_INT", ">=", "64", "||", "high", "==", "0", ")", ")", "||", "(", "low", "==", "~", "0", "&&", "(", "HOST_BITS_PER_WIDE_INT", ">=", "64", "||", "high", "==", "~", "0", ")", ")", ")", "return", "0", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "64", "&&", "low", "==", "0", ")", "{", "shift_mask_high", "=", "~", "0", ";", "if", "(", "INTVAL", "(", "shiftop", ")", ">", "32", ")", "shift_mask_high", "<<=", "INTVAL", "(", "shiftop", ")", "-", "32", ";", "lsb", "=", "high", "&", "-", "high", ";", "if", "(", "-", "lsb", "!=", "shift_mask_high", "||", "INTVAL", "(", "shiftop", ")", "<", "32", ")", "return", "0", ";", "high", "=", "~", "high", ";", "high", "&=", "-", "lsb", ";", "lsb", "=", "high", "&", "-", "high", ";", "return", "high", "==", "-", "lsb", ";", "}", "shift_mask_low", "=", "~", "0", ";", "shift_mask_low", "<<=", "INTVAL", "(", "shiftop", ")", ";", "lsb", "=", "low", "&", "-", "low", ";", "if", "(", "-", "lsb", "!=", "shift_mask_low", ")", "return", "0", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "64", ")", "high", "=", "~", "high", ";", "low", "=", "~", "low", ";", "low", "&=", "-", "lsb", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", "<", "64", "&&", "low", "==", "0", ")", "{", "lsb", "=", "high", "&", "-", "high", ";", "return", "high", "==", "-", "lsb", ";", "}", "lsb", "=", "low", "&", "-", "low", ";", "return", "low", "==", "-", "lsb", "&&", "(", "HOST_BITS_PER_WIDE_INT", ">=", "64", "||", "high", "==", "~", "0", ")", ";", "}", "else", "return", "0", ";", "}", "</s>" ]

[ "Return", "1", "if", "ANDOP", "is", "a", "mask", "suitable", "for", "use", "with", "an", "rldic", "insn", "to", "perform", "a", "left", "shift", ".", "It", "must", "have", "exactly", "SHIFTOP", "least", "significant", "0", "'s", ",", "then", "one", "or", "more", "1", "'s", ",", "then", "zero", "or", "more", "0", "'s", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "64", "0", "64", "0", "0", "64", "0", "0", "64", "0", "0", "32", "32", "32", "0", "0", "0", "64", "64", "0", "64", "0", "0" ]

rs60003

includes_rldic_lshift_p

rs6000

CPU

GCC

16,760

386

1

[]

[ "<s>", "static", "unsigned", "getTOCSaveOffset", "(", "bool", "isELFv2ABI", ")", "{", "return", "isELFv2ABI", "?", "24", ":", "40", ";", "}", "</s>" ]

[ "getTOCSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "TOC", "register", "�", "?", "64-bit", "SVR4", "ABI", "only", "." ]

[ "PowerPC", "24", "40" ]

PPCFrameLowering21

getTOCSaveOffset

PowerPC

CPU

LLVM

16,761

16

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImmediate", "AnalyzeImm", ";", "const", "MipsSubtarget", "&", "STI", "=", "Subtarget", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "64", ":", "32", ";", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "LUi64", ":", "Mips", "::", "LUi", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "ZERO_64", ":", "Mips", "::", "ZERO", ";", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "MipsAnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "||", "(", "Seq", ".", "size", "(", ")", ">", "1", ")", ")", ")", ";", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "if", "(", "LastInstrIsADDiu", ")", "*", "NewImm", "=", "Inst", "->", "ImmOpnd", ";", "return", "Reg", ";", "}", "</s>" ]

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "Mips", "1", "16", "16", "16" ]

MipsSEInstrInfo

loadImmediate

Mips

CPU

LLVM

16,762

335

1

[]

[ "<s>", "void", "asm_conditional_branch", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "int", "n_nops", ",", "int", "predict_taken", ")", "{", "int", "offset", "=", "branch_dest", "(", "insn", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "len", "=", "(", "offset", ">=", "-", "1024", "&&", "offset", "<=", "1022", "?", "0", ":", "offset", ">=", "-", "4094", "&&", "offset", "<=", "4096", "?", "1", ":", "2", ")", ";", "int", "bp", "=", "predict_taken", "&&", "len", "==", "0", "?", "1", ":", "cbranch_predicted_taken_p", "(", "insn", ")", ";", "int", "idx", "=", "(", "bp", "<<", "1", ")", "|", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "EQ", "?", "BRF", ":", "BRT", ")", ";", "output_asm_insn", "(", "ccbranch_templates", "[", "idx", "]", "[", "len", "]", ",", "operands", ")", ";", "gcc_assert", "(", "n_nops", "==", "0", "||", "!", "bp", ")", ";", "if", "(", "len", "==", "0", ")", "while", "(", "n_nops", "--", ">", "0", ")", "output_asm_insn", "(", "\"nop;\"", ",", "NULL", ")", ";", "}", "</s>" ]

[ "Output", "INSN", ",", "which", "is", "a", "conditional", "branch", "instruction", "with", "operands", "OPERANDS", ".", "We", "deal", "with", "the", "various", "forms", "of", "conditional", "branches", "that", "can", "be", "generated", "by", "bfin_reorg", "to", "prevent", "the", "hardware", "from", "doing", "speculative", "loads", ",", "by", "-", "emitting", "a", "sufficient", "number", "of", "nops", ",", "if", "N_NOPS", "is", "nonzero", ",", "or", "-", "always", "emitting", "the", "branch", "as", "predicted", "taken", ",", "if", "PREDICT_TAKEN", "is", "true", ".", "Either", "of", "these", "is", "only", "necessary", "if", "the", "branch", "is", "short", ",", "otherwise", "the", "template", "we", "use", "ends", "in", "an", "unconditional", "jump", "which", "flushes", "the", "pipeline", "anyway", "." ]

[ "bfin", "1024", "1022", "0", "4094", "4096", "1", "2", "0", "1", "1", "0", "0", "0", "0", "\"nop;\"" ]

bfin

asm_conditional_branch

bfin

DSP

GCC

16,763

148

1

[]

[ "<s>", "inline", "void", "function_expander", "::", "add_integer_operand", "(", "rtx", "x", ")", "{", "create_integer_operand", "(", "&", "m_ops", "[", "opno", "++", "]", ",", "INTVAL", "(", "x", ")", ")", ";", "}", "</s>" ]

[ "Add", "an", "integer", "operand", "X", "." ]

[ "riscv" ]

riscv-vector-builtins

add_integer_operand

riscv

CPU

GCC

16,764

26

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_ext", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "offset", ";", "unsigned", "int", "location", "=", "d", "->", "perm", "[", "0", "]", ";", "for", "(", "i", "=", "1", ";", "i", "<", "nelt", ";", "i", "++", ")", "{", "unsigned", "int", "required", "=", "location", "+", "i", ";", "if", "(", "d", "->", "one_vector_p", ")", "{", "required", "&=", "(", "nelt", "-", "1", ")", ";", "}", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "required", ")", "return", "false", ";", "}", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_aarch64_extv16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_extv8qi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_extv4hi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_aarch64_extv8hi", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_extv2si", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_aarch64_extv4si", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_aarch64_extv2sf", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_aarch64_extv4sf", ";", "break", ";", "case", "V2DImode", ":", "gen", "=", "gen_aarch64_extv2di", ";", "break", ";", "case", "V2DFmode", ":", "gen", "=", "gen_aarch64_extv2df", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "(", "location", "!=", "0", ")", ")", "{", "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "location", "=", "nelt", "-", "location", ";", "}", "offset", "=", "GEN_INT", "(", "location", ")", ";", "emit_insn", "(", "gen", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "offset", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Recognize", "patterns", "for", "the", "EXT", "insn", "." ]

[ "aarch64", "0", "1", "1", "0" ]

aarch642

aarch64_evpc_ext

aarch64

CPU

GCC

16,765

276

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setIfReturnsVoid", "(", "!", "Val", ")", ";", "assert", "(", "!", "Val", "==", "VRegs", ".", "empty", "(", ")", "&&", "\"Return value without a vreg\"", ")", ";", "CallingConv", "::", "ID", "CC", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "bool", "IsShader", "=", "AMDGPU", "::", "isShader", "(", "CC", ")", ";", "const", "bool", "IsWaveEnd", "=", "(", "IsShader", "&&", "MFI", "->", "returnsVoid", "(", ")", ")", "||", "AMDGPU", "::", "isKernel", "(", "CC", ")", ";", "if", "(", "IsWaveEnd", ")", "{", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "S_ENDPGM", ")", ".", "addImm", "(", "0", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "ReturnOpc", "=", "IsShader", "?", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "AMDGPU", "::", "S_SETPC_B64_return", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "CCR_SGPR_64RegClass", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "ReturnAddrVReg", ",", "LiveInReturn", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "\"Return value without a vreg\"", "AMDGPU::isShader", "AMDGPU::isKernel", "AMDGPU::S_ENDPGM", "0", "AMDGPU::SI_RETURN_TO_EPILOG", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64_return", "AMDGPU::CCR_SGPR_64RegClass", "AMDGPU::S_SETPC_B64_return", "SI", "AMDGPU::SGPR_64RegClass" ]

AMDGPUCallLowering2

lowerReturn

AMDGPU

GPU

LLVM

16,766

304

1

[]

[ "<s>", "static", "int", "no_previous_def", "(", "tree", "function_name", ")", "{", "branch_island", "*", "bi", ";", "unsigned", "ix", ";", "FOR_EACH_VEC_SAFE_ELT", "(", "branch_islands", ",", "ix", ",", "bi", ")", "if", "(", "function_name", "==", "bi", "->", "function_name", ")", "return", "0", ";", "return", "1", ";", "}", "</s>" ]

[ "NO_PREVIOUS_DEF", "checks", "in", "the", "link", "list", "whether", "the", "function", "name", "is", "already", "there", "or", "not", "." ]

[ "rs6000", "0", "1" ]

rs6000

no_previous_def

rs6000

CPU

GCC

16,767

38

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "getMemOperandWithOffset", "(", "MachineInstr", "&", "LdSt", ",", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Width", ";", "return", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ",", "Offset", ",", "Width", ",", "TRI", ")", ";", "}", "</s>" ]

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo (2)1

getMemOperandWithOffset

AArch64

CPU

LLVM

16,768

43

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "unsigned", "Opcode", ",", "int", "Offset", ",", "bool", "Extend", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "J2_loop0i", ":", "case", "Hexagon", "::", "J2_loop1i", ":", "return", "isUInt", "<", "10", ">", "(", "Offset", ")", ";", "}", "if", "(", "Extend", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "L2_loadri_io", ":", "case", "Hexagon", "::", "S2_storeri_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMW_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMW_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrd_io", ":", "case", "Hexagon", "::", "S2_storerd_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMD_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMD_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrh_io", ":", "case", "Hexagon", "::", "L2_loadruh_io", ":", "case", "Hexagon", "::", "S2_storerh_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMH_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMH_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrb_io", ":", "case", "Hexagon", "::", "S2_storerb_io", ":", "case", "Hexagon", "::", "L2_loadrub_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMB_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMB_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "A2_addi", ":", "return", "(", "Offset", ">=", "Hexagon_ADDI_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_ADDI_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L4_iadd_memopw_io", ":", "case", "Hexagon", "::", "L4_isub_memopw_io", ":", "case", "Hexagon", "::", "L4_add_memopw_io", ":", "case", "Hexagon", "::", "L4_sub_memopw_io", ":", "case", "Hexagon", "::", "L4_and_memopw_io", ":", "case", "Hexagon", "::", "L4_or_memopw_io", ":", "return", "(", "0", "<=", "Offset", "&&", "Offset", "<=", "255", ")", ";", "case", "Hexagon", "::", "L4_iadd_memoph_io", ":", "case", "Hexagon", "::", "L4_isub_memoph_io", ":", "case", "Hexagon", "::", "L4_add_memoph_io", ":", "case", "Hexagon", "::", "L4_sub_memoph_io", ":", "case", "Hexagon", "::", "L4_and_memoph_io", ":", "case", "Hexagon", "::", "L4_or_memoph_io", ":", "return", "(", "0", "<=", "Offset", "&&", "Offset", "<=", "127", ")", ";", "case", "Hexagon", "::", "L4_iadd_memopb_io", ":", "case", "Hexagon", "::", "L4_isub_memopb_io", ":", "case", "Hexagon", "::", "L4_add_memopb_io", ":", "case", "Hexagon", "::", "L4_sub_memopb_io", ":", "case", "Hexagon", "::", "L4_and_memopb_io", ":", "case", "Hexagon", "::", "L4_or_memopb_io", ":", "return", "(", "0", "<=", "Offset", "&&", "Offset", "<=", "63", ")", ";", "case", "Hexagon", "::", "STriw_pred", ":", "case", "Hexagon", "::", "LDriw_pred", ":", "return", "true", ";", "case", "Hexagon", "::", "TFR_FI", ":", "case", "Hexagon", "::", "TFR_FIA", ":", "case", "Hexagon", "::", "INLINEASM", ":", "return", "true", ";", "}", "llvm_unreachable", "(", "\"No offset range is defined for this opcode. \"", "\"Please define it in the above switch statement!\"", ")", ";", "}", "</s>" ]

[ "Test", "the", "validity", "of", "offset", "." ]

[ "Hexagon", "Hexagon", "Hexagon::J2_loop0i", "Hexagon::J2_loop1i", "10", "Hexagon::L2_loadri_io", "Hexagon::S2_storeri_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrd_io", "Hexagon::S2_storerd_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrh_io", "Hexagon::L2_loadruh_io", "Hexagon::S2_storerh_io", "Hexagon", "Hexagon", "Hexagon::L2_loadrb_io", "Hexagon::S2_storerb_io", "Hexagon::L2_loadrub_io", "Hexagon", "Hexagon", "Hexagon::A2_addi", "Hexagon", "Hexagon", "Hexagon::L4_iadd_memopw_io", "Hexagon::L4_isub_memopw_io", "Hexagon::L4_add_memopw_io", "Hexagon::L4_sub_memopw_io", "Hexagon::L4_and_memopw_io", "Hexagon::L4_or_memopw_io", "0", "255", "Hexagon::L4_iadd_memoph_io", "Hexagon::L4_isub_memoph_io", "Hexagon::L4_add_memoph_io", "Hexagon::L4_sub_memoph_io", "Hexagon::L4_and_memoph_io", "Hexagon::L4_or_memoph_io", "0", "127", "Hexagon::L4_iadd_memopb_io", "Hexagon::L4_isub_memopb_io", "Hexagon::L4_add_memopb_io", "Hexagon::L4_sub_memopb_io", "Hexagon::L4_and_memopb_io", "Hexagon::L4_or_memopb_io", "0", "63", "Hexagon::STriw_pred", "Hexagon::LDriw_pred", "Hexagon::TFR_FI", "Hexagon::TFR_FIA", "Hexagon::INLINEASM", "\"No offset range is defined for this opcode. \"", "\"Please define it in the above switch statement!\"" ]

HexagonInstrInfo64

isValidOffset

Hexagon

DSP

LLVM

16,769

335

1

[]

[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "const", "AMDGPUTargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "AMDGPUTargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";", "for", "(", "SDNode", "&", "Node", ":", "CurDAG", "->", "allnodes", "(", ")", ")", "{", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "&", "Node", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";", "if", "(", "ResNode", "!=", "&", "Node", ")", "{", "ReplaceUses", "(", "&", "Node", ",", "ResNode", ")", ";", "IsModified", "=", "true", ";", "}", "}", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";", "}", "while", "(", "IsModified", ")", ";", "}", "</s>" ]

[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUISelDAGToDAG (2)

PostprocessISelDAG

AMDGPU

GPU

LLVM

16,770

118

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI_", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "TRI_", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "const", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "switch", "(", "Constraint", "[", "0", "]", ")", "{", "default", ":", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "case", "'s'", ":", "case", "'r'", ":", "switch", "(", "BitWidth", ")", "{", "case", "16", ":", "RC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "break", ";", "case", "64", ":", "RC", "=", "&", "AMDGPU", "::", "SGPR_64RegClass", ";", "break", ";", "default", ":", "RC", "=", "SIRegisterInfo", "::", "getSGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "case", "'v'", ":", "switch", "(", "BitWidth", ")", "{", "case", "16", ":", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "break", ";", "default", ":", "RC", "=", "TRI", "->", "getVGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "case", "'a'", ":", "if", "(", "!", "Subtarget", "->", "hasMAIInsts", "(", ")", ")", "break", ";", "switch", "(", "BitWidth", ")", "{", "case", "16", ":", "RC", "=", "&", "AMDGPU", "::", "AGPR_32RegClass", ";", "break", ";", "default", ":", "RC", "=", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ";", "if", "(", "!", "RC", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "nullptr", ")", ";", "break", ";", "}", "break", ";", "}", "if", "(", "RC", "&&", "(", "isTypeLegal", "(", "VT", ")", "||", "VT", ".", "SimpleTy", "==", "MVT", "::", "i128", "||", "VT", ".", "SimpleTy", "==", "MVT", "::", "i16", "||", "VT", ".", "SimpleTy", "==", "MVT", "::", "f16", ")", ")", "return", "std", "::", "make_pair", "(", "0U", ",", "RC", ")", ";", "}", "if", "(", "Constraint", ".", "size", "(", ")", ">", "1", ")", "{", "if", "(", "Constraint", "[", "1", "]", "==", "'v'", ")", "{", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "}", "else", "if", "(", "Constraint", "[", "1", "]", "==", "'s'", ")", "{", "RC", "=", "&", "AMDGPU", "::", "SGPR_32RegClass", ";", "}", "else", "if", "(", "Constraint", "[", "1", "]", "==", "'a'", ")", "{", "RC", "=", "&", "AMDGPU", "::", "AGPR_32RegClass", ";", "}", "if", "(", "RC", ")", "{", "uint32_t", "Idx", ";", "bool", "Failed", "=", "Constraint", ".", "substr", "(", "2", ")", ".", "getAsInteger", "(", "10", ",", "Idx", ")", ";", "if", "(", "!", "Failed", "&&", "Idx", "<", "RC", "->", "getNumRegs", "(", ")", ")", "return", "std", "::", "make_pair", "(", "RC", "->", "getRegister", "(", "Idx", ")", ",", "RC", ")", ";", "}", "}", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "}", "</s>" ]

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AMDGPU", "SI", "SI", "SI", "1", "0", "16", "AMDGPU::SReg_32RegClass", "64", "AMDGPU::SGPR_64RegClass", "SI", "0U", "16", "AMDGPU::VGPR_32RegClass", "0U", "16", "AMDGPU::AGPR_32RegClass", "0U", "MVT::i128", "MVT::i16", "MVT::f16", "0U", "1", "1", "AMDGPU::VGPR_32RegClass", "1", "AMDGPU::SGPR_32RegClass", "1", "AMDGPU::AGPR_32RegClass", "2", "10" ]

SIISelLowering12

getRegForInlineAsmConstraint

AMDGPU

GPU

LLVM

16,771

453

1

[]

[ "<s>", "SDValue", "TriCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "\"unimplemented operand\"", ")", ";", "}", "}", "</s>" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "TriCore", "TriCore", "ISD::GlobalAddress", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SETCC", "ISD::SHL", "ISD::SRL", "ISD::SRA", "\"unimplemented operand\"" ]

TriCoreISelLowering

LowerOperation

TriCore

MPU

LLVM

16,772

107

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "TriCore" ]

TriCoreSubtarget

getInstrItineraryData

TriCore

MPU

LLVM

16,773

14

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine62

addPreEmitPass

PowerPC

CPU

LLVM

16,774

20

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "getAddrMode", "(", "MI", ")", "==", "HexagonII", "::", "PostInc", ";", "}", "</s>" ]

[ "Return", "true", "for", "post-incremented", "instructions", "." ]

[ "Hexagon", "Hexagon", "HexagonII::PostInc" ]

HexagonInstrInfo (2)2

isPostIncrement

Hexagon

DSP

LLVM

16,775

23

1

[]

[ "<s>", "rtx", "ix86_replace_reg_with_reg", "(", "rtx", "x", ",", "rtx", "from", ",", "rtx", "to", ")", "{", "gcc_checking_assert", "(", "REG_P", "(", "from", ")", "&&", "REG_P", "(", "to", ")", "&&", "GET_MODE", "(", "from", ")", "==", "GET_MODE", "(", "to", ")", ")", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "from", ",", "x", ")", ")", "return", "x", ";", "rtx", "ret", "=", "copy_rtx", "(", "x", ")", ";", "subrtx_ptr_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_PTR", "(", "iter", ",", "array", ",", "&", "ret", ",", "NONCONST", ")", "{", "rtx", "*", "loc", "=", "*", "iter", ";", "x", "=", "*", "loc", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "from", ")", ")", "{", "if", "(", "x", "==", "from", ")", "*", "loc", "=", "to", ";", "else", "{", "gcc_checking_assert", "(", "REG_NREGS", "(", "x", ")", "==", "1", ")", ";", "*", "loc", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "x", ")", ",", "REGNO", "(", "to", ")", ")", ";", "}", "}", "}", "return", "ret", ";", "}", "</s>" ]

[ "Replace", "all", "occurrences", "of", "REG", "FROM", "with", "REG", "TO", "in", "X", ",", "including", "occurrences", "with", "different", "modes", "." ]

[ "i386", "1" ]

i386-expand1

ix86_replace_reg_with_reg

i386

CPU

GCC

16,776

150

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "if", "(", "ST", "->", "getCPUDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";", "}", "</s>" ]

[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]

[ "PowerPC", "PPC", "PPC::DIR_A2" ]

PPCTargetTransformInfo1

enableAggressiveInterleaving

PowerPC

CPU

LLVM

16,777

28

1

[]

[ "<s>", "static", "int", "pad_groups", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "*", "prev_head_insn", ",", "rtx_insn", "*", "tail", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next_insn", ";", "rtx", "nop", ";", "int", "issue_rate", ";", "int", "can_issue_more", ";", "int", "group_end", ";", "int", "group_count", "=", "0", ";", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "can_issue_more", "=", "issue_rate", ";", "insn", "=", "get_next_active_insn", "(", "prev_head_insn", ",", "tail", ")", ";", "next_insn", "=", "get_next_active_insn", "(", "insn", ",", "tail", ")", ";", "while", "(", "insn", "!=", "NULL_RTX", ")", "{", "can_issue_more", "=", "rs6000_variable_issue", "(", "dump", ",", "sched_verbose", ",", "insn", ",", "can_issue_more", ")", ";", "group_end", "=", "(", "next_insn", "==", "NULL_RTX", "||", "GET_MODE", "(", "next_insn", ")", "==", "TImode", ")", ";", "if", "(", "next_insn", "==", "NULL_RTX", ")", "break", ";", "if", "(", "group_end", ")", "{", "if", "(", "can_issue_more", "&&", "(", "rs6000_sched_insert_nops", "==", "sched_finish_pad_groups", ")", "&&", "!", "insn_terminates_group_p", "(", "insn", ",", "current_group", ")", "&&", "!", "insn_terminates_group_p", "(", "next_insn", ",", "previous_group", ")", ")", "{", "if", "(", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "can_issue_more", "--", ";", "while", "(", "can_issue_more", ")", "{", "nop", "=", "gen_nop", "(", ")", ";", "emit_insn_before", "(", "nop", ",", "next_insn", ")", ";", "can_issue_more", "--", ";", "}", "}", "can_issue_more", "=", "issue_rate", ";", "group_count", "++", ";", "}", "insn", "=", "next_insn", ";", "next_insn", "=", "get_next_active_insn", "(", "insn", ",", "tail", ")", ";", "}", "return", "group_count", ";", "}", "</s>" ]

[ "Scan", "the", "insn", "sequence", "between", "PREV_HEAD_INSN", "and", "TAIL", "and", "examine", "the", "dispatch", "group", "boundaries", "that", "the", "scheduler", "had", "marked", ".", "Pad", "with", "nops", "any", "dispatch", "groups", "which", "have", "vacant", "issue", "slots", ",", "in", "order", "to", "force", "the", "scheduler", "'s", "grouping", "on", "the", "processor", "dispatcher", ".", "The", "function", "returns", "the", "number", "of", "dispatch", "groups", "found", "." ]

[ "rs6000", "0" ]

rs6000

pad_groups

rs6000

CPU

GCC

16,778

207

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "return", "(", "AArch64", "::", "GPR32RegClass", ".", "contains", "(", "DstReg", ")", "||", "AArch64", "::", "GPR64RegClass", ".", "contains", "(", "DstReg", ")", ")", ";", "}", "case", "AArch64", "::", "ORRXrs", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "AArch64", "::", "XZR", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "4", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", "&&", "\"invalid ORRrs operands\"", ")", ";", "return", "true", ";", "}", "case", "AArch64", "::", "ADDXri", ":", "if", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "4", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", "&&", "\"invalid ADDXri operands\"", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]

[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]

[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "AArch64::ORRXrs", "1", "AArch64::XZR", "4", "3", "0", "\"invalid ORRrs operands\"", "AArch64::ADDXri", "2", "0", "4", "3", "0", "\"invalid ADDXri operands\"" ]

AArch64InstrInfo4

isGPRCopy

AArch64

CPU

LLVM

16,779

184

1

[]

[ "<s>", "static", "rtx", "s390_execute_label", "(", "rtx", "insn", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "1", ")", "==", "UNSPEC_EXECUTE", "||", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "1", ")", "==", "UNSPEC_EXECUTE_JUMP", ")", ")", "{", "if", "(", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "1", ")", "==", "UNSPEC_EXECUTE", ")", "return", "XVECEXP", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "0", ",", "2", ")", ";", "else", "{", "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";", "return", "XEXP", "(", "XVECEXP", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ",", "0", ",", "0", ")", ",", "0", ")", ";", "}", "}", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Check", "whether", "INSN", "is", "an", "execute", ".", "Return", "the", "label_ref", "to", "its", "execute", "target", "template", "if", "so", ",", "NULL_RTX", "otherwise", "." ]

[ "s390", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "1", "0", "0", "0", "2", "0", "0", "0", "0", "0" ]

s390

s390_execute_label

s390

MPU

GCC

16,780

165

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "unsigned", "ImmIdx", "=", "~", "0U", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "0", ")", "return", "2", "*", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "ImmIdx", "=", "0", ";", "break", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", ")", "{", "uint64_t", "ImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "ImmVal", "==", "0x100000000ULL", "||", "ImmVal", "==", "0xffffffff", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", "&&", "isUInt", "<", "32", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", "&&", "Imm", ".", "getZExtValue", "(", ")", "==", "0x80000000", ")", "return", "TTI", "::", "TCC_Free", ";", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "1", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "break", ";", "}", "if", "(", "Idx", "==", "ImmIdx", ")", "{", "int", "NumConstants", "=", "divideCeil", "(", "BitSize", ",", "64", ")", ";", "int", "Cost", "=", "X86TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "return", "(", "Cost", "<=", "NumConstants", "*", "TTI", "::", "TCC_Basic", ")", "?", "static_cast", "<", "int", ">", "(", "TTI", "::", "TCC_Free", ")", ":", "Cost", ";", "}", "return", "X86TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "}", "</s>" ]

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "0x100000000ULL", "0xffffffff", "1", "1", "64", "32", "1", "1", "64", "0x80000000", "1", "1", "1", "64", "X86", "X86" ]

X86TargetTransformInfo103

getIntImmCostInst

X86

CPU

LLVM

16,781

447

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createPPCExpandAtomicPseudoPass", "(", ")", ")", ";", "addPass", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "}", "</s>" ]

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine40

addPreEmitPass2

PowerPC

CPU

LLVM

16,782

22

1

[]

[ "<s>", "void", "override_options", "(", ")", "{", "int", "regno", ";", "enum", "machine_mode", "mode", ";", "if", "(", "!", "TARGET_BOOLEANS", "&&", "TARGET_HARD_FLOAT", ")", "error", "(", "\"boolean registers required for the floating-point option\"", ")", ";", "xtensa_ld_opcodes", "[", "(", "int", ")", "SImode", "]", "=", "\"l32i\"", ";", "xtensa_ld_opcodes", "[", "(", "int", ")", "HImode", "]", "=", "\"l16ui\"", ";", "xtensa_ld_opcodes", "[", "(", "int", ")", "QImode", "]", "=", "\"l8ui\"", ";", "xtensa_st_opcodes", "[", "(", "int", ")", "SImode", "]", "=", "\"s32i\"", ";", "xtensa_st_opcodes", "[", "(", "int", ")", "HImode", "]", "=", "\"s16i\"", ";", "xtensa_st_opcodes", "[", "(", "int", ")", "QImode", "]", "=", "\"s8i\"", ";", "xtensa_char_to_class", "[", "'q'", "]", "=", "SP_REG", ";", "xtensa_char_to_class", "[", "'a'", "]", "=", "GR_REGS", ";", "xtensa_char_to_class", "[", "'b'", "]", "=", "(", "(", "TARGET_BOOLEANS", ")", "?", "BR_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'f'", "]", "=", "(", "(", "TARGET_HARD_FLOAT", ")", "?", "FP_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'A'", "]", "=", "(", "(", "TARGET_MAC16", ")", "?", "ACC_REG", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'B'", "]", "=", "(", "(", "TARGET_SEXT", ")", "?", "GR_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'C'", "]", "=", "(", "(", "TARGET_MUL16", ")", "?", "GR_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'D'", "]", "=", "(", "(", "TARGET_DENSITY", ")", "?", "GR_REGS", ":", "NO_REGS", ")", ";", "xtensa_char_to_class", "[", "'d'", "]", "=", "(", "(", "TARGET_DENSITY", ")", "?", "AR_REGS", ":", "NO_REGS", ")", ";", "for", "(", "mode", "=", "VOIDmode", ";", "mode", "!=", "MAX_MACHINE_MODE", ";", "mode", "=", "(", "enum", "machine_mode", ")", "(", "(", "int", ")", "mode", "+", "1", ")", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "enum", "mode_class", "class", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "int", "temp", ";", "if", "(", "ACC_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_MAC16", "&&", "(", "class", "==", "MODE_INT", ")", "&&", "(", "size", "<=", "UNITS_PER_WORD", ")", ")", ";", "else", "if", "(", "GP_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "(", "regno", "&", "1", ")", "==", "0", "||", "(", "size", "<=", "UNITS_PER_WORD", ")", ")", ";", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "SFmode", ")", ")", ";", "else", "if", "(", "BR_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_BOOLEANS", "&&", "(", "mode", "==", "CCmode", ")", ")", ";", "else", "temp", "=", "FALSE", ";", "xtensa_hard_regno_mode_ok", "[", "(", "int", ")", "mode", "]", "[", "regno", "]", "=", "temp", ";", "}", "}", "init_machine_status", "=", "xtensa_init_machine_status", ";", "free_machine_status", "=", "xtensa_free_machine_status", ";", "if", "(", "XTENSA_ALWAYS_PIC", ")", "{", "if", "(", "flag_pic", ")", "warning", "(", "\"-f%s ignored (all code is position independent)\"", ",", "(", "flag_pic", ">", "1", "?", "\"PIC\"", ":", "\"pic\"", ")", ")", ";", "flag_pic", "=", "1", ";", "}", "if", "(", "flag_pic", ">", "1", ")", "flag_pic", "=", "1", ";", "}", "</s>" ]

[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]

[ "xtensa", "\"boolean registers required for the floating-point option\"", "\"l32i\"", "\"l16ui\"", "\"l8ui\"", "\"s32i\"", "\"s16i\"", "\"s8i\"", "1", "0", "1", "0", "\"-f%s ignored (all code is position independent)\"", "1", "\"PIC\"", "\"pic\"", "1", "1", "1" ]

xtensa2

override_options

xtensa

MPU

GCC

16,783

422

1

[]

[ "<s>", "gimple", "*", "fold", "(", "gimple_folder", "&", "f", ")", "const", "override", "{", "poly_uint64", "nelts", "=", "TYPE_VECTOR_SUBPARTS", "(", "TREE_TYPE", "(", "f", ".", "lhs", ")", ")", ";", "poly_uint64", "base", "=", "m_base", "*", "exact_div", "(", "nelts", ",", "2", ")", ";", "vec_perm_builder", "builder", "(", "nelts", ",", "2", ",", "3", ")", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "3", ";", "++", "i", ")", "{", "builder", ".", "quick_push", "(", "base", "+", "i", ")", ";", "builder", ".", "quick_push", "(", "base", "+", "i", "+", "nelts", ")", ";", "}", "return", "fold_permute", "(", "f", ",", "builder", ")", ";", "}", "</s>" ]

[ "Try", "to", "fold", "the", "call", ".", "Return", "the", "new", "statement", "on", "success", "and", "null", "on", "failure", "." ]

[ "aarch64", "2", "2", "3", "0", "3" ]

aarch64-sve-builtins-base3

fold

aarch64

CPU

GCC

16,784

92

1

[]

[ "<s>", "void", "rs6000_xcoff_asm_globalize_decl_name", "(", "FILE", "*", "stream", ",", "tree", "decl", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ",", "0", ")", ";", "fputs", "(", "GLOBAL_ASM_OP", ",", "stream", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "stream", ",", "name", ")", ";", "fputs", "(", "rs6000_xcoff_visibility", "(", "decl", ")", ",", "stream", ")", ";", "putc", "(", "'\\n'", ",", "stream", ")", ";", "}", "</s>" ]

[ "Output", "assembly", "language", "to", "globalize", "a", "symbol", "from", "a", "DECL", ",", "possibly", "with", "visibility", "." ]

[ "powerpcspe", "0", "0" ]

powerpcspe

rs6000_xcoff_asm_globalize_decl_name

powerpcspe

CPU

GCC

16,785

63

1

[]

[ "<s>", "bool", "mips_small_data_pattern_p", "(", "rtx", "op", ")", "{", "return", "for_each_rtx", "(", "&", "op", ",", "mips_small_data_pattern_1", ",", "0", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "OP", "refers", "to", "small", "data", "symbols", "directly", ",", "not", "through", "a", "LO_SUM", "." ]

[ "mips", "0" ]

mips3

mips_small_data_pattern_p

mips

CPU

GCC

16,786

19

1

[]

[ "<s>", "void", "aarch64_sls_emit_blr_function_thunks", "(", "FILE", "*", "out_file", ")", "{", "if", "(", "!", "aarch64_harden_sls_blr_p", "(", ")", ")", "return", ";", "bool", "any_functions_emitted", "=", "false", ";", "section", "*", "save_text_section", "=", "in_section", ";", "switch_to_section", "(", "function_section", "(", "current_function_decl", ")", ")", ";", "for", "(", "int", "regnum", "=", "0", ";", "regnum", "<", "30", ";", "++", "regnum", ")", "{", "rtx", "specu_label", "=", "cfun", "->", "machine", "->", "call_via", "[", "regnum", "]", ";", "if", "(", "specu_label", "==", "NULL", ")", "continue", ";", "targetm", ".", "asm_out", ".", "print_operand", "(", "out_file", ",", "specu_label", ",", "0", ")", ";", "asm_fprintf", "(", "out_file", ",", "\":\\n\"", ")", ";", "aarch64_sls_emit_function_stub", "(", "out_file", ",", "regnum", ")", ";", "any_functions_emitted", "=", "true", ";", "}", "if", "(", "any_functions_emitted", ")", "asm_fprintf", "(", "out_file", ",", "\"\\t%s\\n\"", ",", "aarch64_sls_barrier", "(", "true", ")", ")", ";", "switch_to_section", "(", "save_text_section", ")", ";", "}", "</s>" ]

[ "Emit", "all", "BLR", "stubs", "for", "this", "particular", "function", ".", "Here", "we", "emit", "all", "the", "BLR", "stubs", "needed", "for", "the", "current", "function", ".", "Since", "we", "emit", "these", "stubs", "in", "a", "consecutive", "block", "we", "know", "there", "will", "be", "no", "speculation", "gadgets", "between", "each", "stub", ",", "and", "hence", "we", "only", "emit", "a", "speculation", "barrier", "at", "the", "end", "of", "the", "stub", "sequences", ".", "This", "is", "called", "in", "the", "TARGET_ASM_FUNCTION_EPILOGUE", "hook", "." ]

[ "aarch64", "0", "30", "0", "\":\\n\"", "\"\\t%s\\n\"" ]

aarch641

aarch64_sls_emit_blr_function_thunks

aarch64

CPU

GCC

16,787

125

1

[]

[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "stackAlignment", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "ARM" ]

ARMSubtarget (2)

getStackAlignment

ARM

CPU

LLVM

16,788

10

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPCISD", "::", "LBRX", ":", "{", "if", "(", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "2", ")", ")", "->", "getVT", "(", ")", "==", "MVT", "::", "i16", ")", "Known", ".", "Zero", "=", "0xFFFF0000", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "0", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_vcmpbfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpeqfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequb_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequd_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequq_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgefp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsb_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsd_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsq_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtub_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtud_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuq_p", ":", "Known", ".", "Zero", "=", "~", "1U", ";", "break", ";", "}", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "1", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "ppc_load2r", ":", "Known", ".", "Zero", "=", "0xFFFF0000", ";", "break", ";", "}", "break", ";", "}", "}", "}", "</s>" ]

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "PowerPC", "PPC", "PPCISD::LBRX", "2", "MVT::i16", "0xFFFF0000", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::ppc_altivec_vcmpbfp_p", "Intrinsic::ppc_altivec_vcmpeqfp_p", "Intrinsic::ppc_altivec_vcmpequb_p", "Intrinsic::ppc_altivec_vcmpequh_p", "Intrinsic::ppc_altivec_vcmpequw_p", "Intrinsic::ppc_altivec_vcmpequd_p", "Intrinsic::ppc_altivec_vcmpequq_p", "Intrinsic::ppc_altivec_vcmpgefp_p", "Intrinsic::ppc_altivec_vcmpgtfp_p", "Intrinsic::ppc_altivec_vcmpgtsb_p", "Intrinsic::ppc_altivec_vcmpgtsh_p", "Intrinsic::ppc_altivec_vcmpgtsw_p", "Intrinsic::ppc_altivec_vcmpgtsd_p", "Intrinsic::ppc_altivec_vcmpgtsq_p", "Intrinsic::ppc_altivec_vcmpgtub_p", "Intrinsic::ppc_altivec_vcmpgtuh_p", "Intrinsic::ppc_altivec_vcmpgtuw_p", "Intrinsic::ppc_altivec_vcmpgtud_p", "Intrinsic::ppc_altivec_vcmpgtuq_p", "1U", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ppc_load2r", "0xFFFF0000" ]

PPCISelLowering11

computeKnownBitsForTargetNode

PowerPC

CPU

LLVM

16,789

272

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPointerSizeInBits", "(", "0", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoMachO", "::", "SymbolListTy", "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "EmitFunctionStubs", "(", "Stubs", ")", ";", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "const", "std", "::", "vector", "<", "const", "Function", "*", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "const", "Function", "*", ">", "::", "const_iterator", "I", "=", "Personalities", ".", "begin", "(", ")", ",", "E", "=", "Personalities", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "*", "I", ")", "{", "MCSymbol", "*", "NLPSym", "=", "GetSymbolWithGlobalValueBase", "(", "*", "I", ",", "\"$non_lazy_ptr\"", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "*", "I", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "3", ":", "2", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "0", ",", "isPPC64", "?", "8", ":", "4", ",", "0", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "8", ":", "4", ",", "0", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "isPPC64", "?", "3", ":", "2", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "isPPC64", "?", "8", ":", "4", ",", "0", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}", "</s>" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "0", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "0", "PPC", "8", "4", "0", "PPC", "3", "2", "0", "PPC", "8", "4", "0" ]

PPCAsmPrinter19

doFinalization

PowerPC

CPU

LLVM

16,790

496

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "CI", "->", "isInlineAsm", "(", ")", ")", "{", "const", "SIRegisterInfo", "*", "SIRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "*", "CI", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "SIRI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "0", "&&", "SIRI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";", "else", "if", "(", "SIRI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";", "}", "}", "}", "}", "}", "SmallPtrSet", "<", "const", "Value", "*", ",", "16", ">", "Visited", ";", "return", "hasCFUser", "(", "V", ",", "Visited", ",", "Subtarget", "->", "getWavefrontSize", "(", ")", ")", ";", "}", "</s>" ]

[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "SI", "SI", "16" ]

SIISelLowering12

requiresUniformRegister

AMDGPU

GPU

LLVM

16,791

210

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getInlineAsmDialect", "(", ")", "==", "InlineAsm", "::", "AD_Intel", ")", "{", "PrintIntelMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", "]", ")", "{", "if", "(", "ExtraCode", "[", "1", "]", "!=", "0", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "0", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "break", ";", "case", "'H'", ":", "PrintMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "\"H\"", ")", ";", "return", "false", ";", "case", "'P'", ":", "PrintMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "\"no-rip\"", ")", ";", "return", "false", ";", "}", "}", "PrintMemReference", "(", "MI", ",", "OpNo", ",", "O", ",", "nullptr", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"H\"", "\"no-rip\"" ]

X86AsmPrinter (2)2

PrintAsmMemoryOperand

X86

CPU

LLVM

16,792

152

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "if", "(", "!", "FBB", "&&", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "4", ";", "return", "1", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "0", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "Cond", "[", "1", "]", ".", "isUndef", "(", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "1", ")", ";", "CondReg", ".", "setIsUndef", "(", "Cond", "[", "1", "]", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "Cond", "[", "1", "]", ".", "isKill", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "4", ";", "return", "1", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "1", ")", ";", "CondReg", ".", "setIsUndef", "(", "Cond", "[", "1", "]", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "Cond", "[", "1", "]", ".", "isKill", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "8", ";", "return", "2", ";", "}", "</s>" ]

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "4", "1", "0", "0", "1", "1", "1", "1", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "8", "2" ]

SIInstrInfo41

insertBranch

AMDGPU

GPU

LLVM

16,793

304

1

[]

[ "<s>", "virtual", "const", "TargetRegisterClass", "*", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "assert", "(", "!", "\"Unimplemented\"", ")", ";", "return", "NULL", ";", "}", "</s>" ]

[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]

[ "R600", "\"Unimplemented\"" ]

AMDGPURegisterInfo1

getCFGStructurizerRegClass

R600

GPU

LLVM

16,794

21

1

[]

[ "<s>", "static", "void", "query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "isDereferenceableInvariantLoad", "(", "&", "AA", ")", ")", "Read", "=", "true", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "Write", "=", "true", ";", "}", "else", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "{", "Write", "=", "true", ";", "Effects", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "Effects", "=", "true", ";", "break", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "GLOBAL_SET_I32", "&&", "strcmp", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "getSymbolName", "(", ")", ",", "\"__stack_pointer\"", ")", "==", "0", ")", "StackPointer", "=", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "unsigned", "CalleeOpNo", "=", "WebAssembly", "::", "getCalleeOpNo", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "queryCallee", "(", "MI", ",", "CalleeOpNo", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "}", "}", "</s>" ]

[ "Query", "a", "line", "of", "the", "assigned", "virtual", "register", "matrix", "directly", "." ]

[ "WebAssembly", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::I32_TRUNC_S_F64", "WebAssembly::I64_TRUNC_S_F64", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::I64_TRUNC_U_F32", "WebAssembly::I32_TRUNC_U_F64", "WebAssembly::I64_TRUNC_U_F64", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::I32_TRUNC_S_F64", "WebAssembly::I64_TRUNC_S_F64", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::I64_TRUNC_U_F32", "WebAssembly::I32_TRUNC_U_F64", "WebAssembly::I64_TRUNC_U_F64", "WebAssembly::GLOBAL_SET_I32", "0", "\"__stack_pointer\"", "0", "WebAssembly::getCalleeOpNo" ]

WebAssemblyRegStackify28

query

WebAssembly

Virtual ISA

LLVM

16,795

401

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", "Libcall", "libCall", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Do not know how to custom type legalize this operation!\"", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "if", "(", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f128", "||", "N", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "libCall", "=", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", ")", "?", "RTLIB", "::", "FPTOSINT_F128_I64", ":", "RTLIB", "::", "FPTOUINT_F128_I64", ")", ";", "Results", ".", "push_back", "(", "LowerF128Op", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ",", "getLibcallName", "(", "libCall", ")", ",", "1", ")", ")", ";", "return", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "if", "(", "N", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "f128", "||", "N", "->", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "libCall", "=", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", ")", "?", "RTLIB", "::", "SINTTOFP_I64_F128", ":", "RTLIB", "::", "UINTTOFP_I64_F128", ")", ";", "Results", ".", "push_back", "(", "LowerF128Op", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ",", "getLibcallName", "(", "libCall", ")", ",", "1", ")", ")", ";", "return", ";", "case", "ISD", "::", "LOAD", ":", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "Ld", "->", "getValueType", "(", "0", ")", "!=", "MVT", "::", "i64", "||", "Ld", "->", "getMemoryVT", "(", ")", "!=", "MVT", "::", "i64", ")", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LoadRes", "=", "DAG", ".", "getExtLoad", "(", "Ld", "->", "getExtensionType", "(", ")", ",", "dl", ",", "MVT", "::", "v2i32", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "v2i32", ",", "Ld", "->", "getAlignment", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "Ld", "->", "getAAInfo", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i64", ",", "LoadRes", ")", ";", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "LoadRes", ".", "getValue", "(", "1", ")", ")", ";", "return", ";", "}", "}", "}", "</s>" ]

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "0", "MVT::f128", "0", "MVT::i64", "ISD::SINT_TO_FP", "0", "1", "ISD::LOAD", "0", "MVT::i64", "MVT::i64", "MVT::v2i32", "MVT::v2i32", "ISD::BITCAST", "MVT::i64", "1" ]

SparcISelLowering14

ReplaceNodeResults

Sparc

CPU

LLVM

16,796

390

1

[]

[ "<s>", "const", "char", "*", "Z80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "Z80ISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "Z80ISD", "::", "FIRST_NUMBER", ":", "break", ";", "case", "Z80ISD", "::", "RET_FLAG", ":", "return", "\"Z80ISD::RET_FLAG\"", ";", "}", "return", "nullptr", ";", "}", "</s>" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Z80", "Z80", "Z80ISD::NodeType", "Z80ISD::FIRST_NUMBER", "Z80ISD::RET_FLAG", "\"Z80ISD::RET_FLAG\"" ]

Z80ISelLowering1

getTargetNodeName

Z80

MPU

LLVM

16,797

42

1

[]

[ "<s>", "const", "P2TargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "P2TargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "P2", "P2", "P2" ]

P2ISelDAGToDAG

getTargetMachine

P2

MPU

LLVM

16,798

19

1

[]

[ "<s>", "bool", "AMDGPUTargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "return", "AMDGPU", "::", "isFlatGlobalAddrSpace", "(", "SrcAS", ")", "&&", "AMDGPU", "::", "isFlatGlobalAddrSpace", "(", "DestAS", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isFlatGlobalAddrSpace", "AMDGPU::isFlatGlobalAddrSpace" ]

AMDGPUTargetMachine (2)1

isNoopAddrSpaceCast

AMDGPU

GPU

LLVM

16,799

29

1

[]