Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(", ")", ";", "switch", "(", "opc", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "</s>" ]
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
[ "Cpu0", "Cpu0", "ISD::SDIVREM", "ISD::UDIVREM" ]
Cpu0ISelLowering1
PerformDAGCombine
Cpu0
CPU
LLVM
16,800
70
1
[]
[ "<s>", "void", "TPCDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "SelectCode", "(", "N", ")", ";", "}", "</s>" ]
[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
[ "TPC", "TPC", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1" ]
TPCISelDAGToDAG
Select
TPC
Virtual ISA
LLVM
16,801
86
1
[]
[ "<s>", "virtual", "bool", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]
[ "PowerPC" ]
PPCInstrInfo15
isProfitableToUnpredicate
PowerPC
CPU
LLVM
16,802
18
1
[]
[ "<s>", "static", "void", "arm_option_params_internal", "(", "void", ")", "{", "if", "(", "TARGET_THUMB1", ")", "{", "targetm", ".", "min_anchor_offset", "=", "0", ";", "targetm", ".", "max_anchor_offset", "=", "127", ";", "}", "else", "if", "(", "TARGET_THUMB2", ")", "{", "targetm", ".", "min_anchor_offset", "=", "-", "248", ";", "targetm", ".", "max_anchor_offset", "=", "4095", ";", "}", "else", "{", "targetm", ".", "min_anchor_offset", "=", "TARGET_MIN_ANCHOR_OFFSET", ";", "targetm", ".", "max_anchor_offset", "=", "TARGET_MAX_ANCHOR_OFFSET", ";", "}", "max_insns_skipped", "=", "optimize_size", "?", "4", ":", "current_tune", "->", "max_insns_skipped", ";", "if", "(", "TARGET_THUMB2", ")", "max_insns_skipped", "=", "MIN", "(", "max_insns_skipped", ",", "MAX_INSN_PER_IT_BLOCK", ")", ";", "}", "</s>" ]
[ "Recompute", "the", "global", "settings", "depending", "on", "target", "attribute", "options", "." ]
[ "arm", "0", "127", "248", "4095", "4" ]
arm7
arm_option_params_internal
arm
CPU
GCC
16,803
84
1
[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "const", "Instruction", "*", "CxtI", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "int", "Cost", "=", "0", ";", "if", "(", "isWideningInstruction", "(", "Ty", ",", "Opcode", ",", "Args", ")", ")", "Cost", "+=", "ST", "->", "getWideningBaseCost", "(", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "switch", "(", "ISD", ")", "{", "default", ":", "return", "Cost", "+", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "SDIV", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "UDIV", ":", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "ISD", "::", "MULHU", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "2", "+", "AddCost", "*", "2", "+", "ShrCost", "*", "2", "+", "1", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "AND", ":", "return", "(", "Cost", "+", "1", ")", "*", "LT", ".", "first", ";", "}", "}", "</s>" ]
[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
[ "AArch64", "AArch64", "0", "ISD::SDIV", "ISD::UDIV", "ISD::MULHU", "2", "2", "2", "1", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]
AArch64TargetTransformInfo41
getArithmeticInstrCost
AArch64
CPU
LLVM
16,804
485
1
[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC", "::", "B", ":", "case", "PPC", "::", "BLR", ":", "case", "PPC", "::", "BCTR", ":", "case", "PPC", "::", "BCTR8", ":", "case", "PPC", "::", "BCTRL", ":", "case", "PPC", "::", "BCTRL8", ":", "return", "true", ";", "}", "}", "</s>" ]
[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]
[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]
PPCInstrInfo (2)
isPredicable
PowerPC
CPU
LLVM
16,805
65
1
[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateReg", "(", "unsigned", "Index", ",", "StringRef", "Str", ",", "RegKind", "RegKind", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ",", "unsigned", "RealRegister", "=", "Mips", "::", "NoRegister", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "MipsOperand", ">", "(", "k_RegisterIndex", ",", "Parser", ")", ";", "Op", "->", "RegIdx", ".", "Index", "=", "Index", ";", "Op", "->", "RegIdx", ".", "RegInfo", "=", "RegInfo", ";", "Op", "->", "RegIdx", ".", "Kind", "=", "RegKind", ";", "Op", "->", "RegIdx", ".", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "RegIdx", ".", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "RegIdx", ".", "RealRegister", "=", "RealRegister", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";", "}", "</s>" ]
[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]
[ "Mips", "Mips", "Mips", "Mips::NoRegister", "Mips" ]
MipsAsmParser47
CreateReg
Mips
CPU
LLVM
16,806
132
1
[]
[ "<s>", "MCELFStreamer", "&", "PatmosTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "*", "Streamer", ")", ";", "}", "</s>" ]
[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]
[ "Patmos", "Patmos" ]
PatmosTargetStreamer
getStreamer
Patmos
VLIW
LLVM
16,807
20
1
[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "new", "X86ELFObjectWriter", "(", "true", ",", "OSType", ",", "ELF", "::", "EM_X86_64", ",", "true", ")", ",", "OS", ",", "true", ")", ";", "}", "</s>" ]
[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]
[ "X86", "X86", "X86" ]
X86AsmBackend5
createObjectWriter
X86
CPU
LLVM
16,808
33
1
[]
[ "<s>", "static", "bool", "h8300_short_move_mem_p", "(", "rtx", "op", ",", "enum", "rtx_code", "inc_code", ")", "{", "rtx", "addr", ";", "unsigned", "int", "size", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "size", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ";", "if", "(", "size", "!=", "1", "&&", "size", "!=", "2", ")", "return", "false", ";", "return", "(", "GET_CODE", "(", "addr", ")", "==", "inc_code", "||", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "0", ")", ")", "==", "REG", "&&", "h8300_displacement_length", "(", "addr", ",", "size", ")", "==", "2", ")", ")", ";", "}", "</s>" ]
[ "Subroutine", "of", "h8300_move_length", ".", "Return", "true", "if", "OP", "is", "1-", "or", "2-byte", "memory", "reference", "and", "either", "(", "1", ")", "it", "has", "the", "form", "@", "(", "d:16", ",", "Rn", ")", "or", "(", "2", ")", "its", "address", "has", "the", "code", "given", "by", "INC_CODE", "." ]
[ "h8300", "0", "1", "2", "0", "2" ]
h8300
h8300_short_move_mem_p
h8300
MPU
GCC
16,809
104
1
[]
[ "<s>", "static", "bool", "single_def_chain_p", "(", "rtx", "reg", ")", "{", "df_ref", "ref", "=", "DF_REG_DEF_CHAIN", "(", "REGNO", "(", "reg", ")", ")", ";", "if", "(", "!", "ref", ")", "return", "false", ";", "return", "DF_REF_NEXT_REG", "(", "ref", ")", "==", "nullptr", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "register", "REG", "is", "defined", "in", "a", "single", "DEF", "chain", ".", "If", "it", "is", "defined", "in", "more", "than", "one", "DEF", "chains", ",", "we", "may", "not", "be", "able", "to", "convert", "it", "in", "all", "chains", "." ]
[ "i386" ]
i386-features1
single_def_chain_p
i386
CPU
GCC
16,810
36
1
[]
[ "<s>", "int", "m32c_mode_dependent_address", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_INC", "||", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]
[ "Used", "in", "GO_IF_MODE_DEPENDENT_ADDRESS", "." ]
[ "m32c", "1", "0" ]
m32c2
m32c_mode_dependent_address
m32c
MPU
GCC
16,811
30
1
[]
[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "return", "(", "mode", "==", "CCFPmode", "?", "reverse_condition_maybe_unordered", "(", "code", ")", ":", "reverse_condition", "(", "code", ")", ")", ";", "}", "</s>" ]
[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]
[ "i386" ]
i386
ix86_reverse_condition
i386
CPU
GCC
16,812
30
1
[]
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "ARM", "ARM", "ARM" ]
ARMTargetMachine46
addIRPasses
ARM
CPU
LLVM
16,813
33
1
[]
[ "<s>", "insn_code", "function_expander", "::", "direct_optab_handler", "(", "optab", "op", ",", "unsigned", "int", "suffix_i", ")", "{", "return", "::", "direct_optab_handler", "(", "op", ",", "vector_mode", "(", "suffix_i", ")", ")", ";", "}", "</s>" ]
[ "Return", "the", "handler", "of", "direct", "optab", "OP", "for", "type", "suffix", "SUFFIX_I", "." ]
[ "aarch64" ]
aarch64-sve-builtins
direct_optab_handler
aarch64
CPU
GCC
16,814
26
1
[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "true", ";", "return", "TargetLowering", "::", "useLoadStackGuardNode", "(", ")", ";", "}", "</s>" ]
[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]
[ "AArch64", "AArch64" ]
AArch64ISelLowering (2)
useLoadStackGuardNode
AArch64
CPU
LLVM
16,815
28
1
[]
[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_SENDMSG", "||", "Opcode", "==", "AMDGPU", "::", "S_SENDMSGHALT", "||", "Opcode", "==", "AMDGPU", "::", "EXP", "||", "Opcode", "==", "AMDGPU", "::", "EXP_DONE", "||", "Opcode", "==", "AMDGPU", "::", "DS_ORDERED_COUNT", ")", "return", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "V_READFIRSTLANE_B32", "||", "Opcode", "==", "AMDGPU", "::", "V_READLANE_B32", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]
[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]
SIInstrInfo91
hasUnwantedEffectsWhenEXECEmpty
AMDGPU
GPU
LLVM
16,816
110
1
[]
[ "<s>", "virtual", "const", "NVPTXRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "(", "InstrInfo", ".", "getRegisterInfo", "(", ")", ")", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "NVPTX", "NVPTX" ]
NVPTXTargetMachine13
getRegisterInfo
NVPTX
GPU
LLVM
16,817
20
1
[]
[ "<s>", "unsigned", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "isa", "<", "ScalableVectorType", ">", "(", "DataTy", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "auto", "*", "VT", "=", "cast", "<", "VectorType", ">", "(", "DataTy", ")", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DataTy", ")", ";", "ElementCount", "LegalVF", "=", "LT", ".", "second", ".", "getVectorElementCount", "(", ")", ";", "Optional", "<", "unsigned", ">", "MaxNumVScale", "=", "getMaxVScale", "(", ")", ";", "assert", "(", "MaxNumVScale", "&&", "\"Expected valid max vscale value\"", ")", ";", "unsigned", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VT", "->", "getElementType", "(", ")", ",", "Alignment", ",", "0", ",", "CostKind", ",", "I", ")", ";", "unsigned", "MaxNumElementsPerGather", "=", "MaxNumVScale", ".", "getValue", "(", ")", "*", "LegalVF", ".", "getKnownMinValue", "(", ")", ";", "return", "LT", ".", "first", "*", "MaxNumElementsPerGather", "*", "MemOpCost", ";", "}", "</s>" ]
[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]
[ "AArch64", "AArch64", "\"Expected valid max vscale value\"", "0" ]
AArch64TargetTransformInfo36
getGatherScatterOpCost
AArch64
CPU
LLVM
16,818
164
1
[]
[ "<s>", "MachineInstr", "*", "PPCInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "RLWIMI", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "RLWIMIo", ")", "return", "TargetInstrInfo", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "!=", "0", ")", "return", "0", ";", "unsigned", "Reg0", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "bool", "Reg1IsKill", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "isKill", "(", ")", ";", "bool", "Reg2IsKill", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "isKill", "(", ")", ";", "bool", "ChangeReg0", "=", "false", ";", "if", "(", "Reg0", "==", "Reg1", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "0", ",", "MCOI", "::", "TIED_TO", ")", "&&", "\"Expecting a two-address instruction!\"", ")", ";", "Reg2IsKill", "=", "false", ";", "ChangeReg0", "=", "true", ";", "}", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "4", ")", ".", "getImm", "(", ")", ";", "unsigned", "ME", "=", "MI", "->", "getOperand", "(", "5", ")", ".", "getImm", "(", ")", ";", "if", "(", "NewMI", ")", "{", "unsigned", "Reg0", "=", "ChangeReg0", "?", "Reg2", ":", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "bool", "Reg0IsDead", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "isDead", "(", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MI", "->", "getDesc", "(", ")", ")", ".", "addReg", "(", "Reg0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "Reg0IsDead", ")", ")", ".", "addReg", "(", "Reg2", ",", "getKillRegState", "(", "Reg2IsKill", ")", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "Reg1IsKill", ")", ")", ".", "addImm", "(", "(", "ME", "+", "1", ")", "&", "31", ")", ".", "addImm", "(", "(", "MB", "-", "1", ")", "&", "31", ")", ";", "}", "if", "(", "ChangeReg0", ")", "MI", "->", "getOperand", "(", "0", ")", ".", "setReg", "(", "Reg2", ")", ";", "MI", "->", "getOperand", "(", "2", ")", ".", "setReg", "(", "Reg1", ")", ";", "MI", "->", "getOperand", "(", "1", ")", ".", "setReg", "(", "Reg2", ")", ";", "MI", "->", "getOperand", "(", "2", ")", ".", "setIsKill", "(", "Reg1IsKill", ")", ";", "MI", "->", "getOperand", "(", "1", ")", ".", "setIsKill", "(", "Reg2IsKill", ")", ";", "MI", "->", "getOperand", "(", "4", ")", ".", "setImm", "(", "(", "ME", "+", "1", ")", "&", "31", ")", ";", "MI", "->", "getOperand", "(", "5", ")", ".", "setImm", "(", "(", "MB", "-", "1", ")", "&", "31", ")", ";", "return", "MI", ";", "}", "</s>" ]
[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]
[ "PowerPC", "PPC", "PPC::RLWIMI", "PPC::RLWIMIo", "3", "0", "0", "0", "1", "2", "1", "2", "0", "\"Expecting a two-address instruction!\"", "4", "5", "0", "0", "1", "31", "1", "31", "0", "2", "1", "2", "1", "4", "1", "31", "5", "1", "31" ]
PPCInstrInfo108
commuteInstruction
PowerPC
CPU
LLVM
16,819
435
1
[]
[ "<s>", "inline", "bool", "function_call_info", "::", "function_returns_void_p", "(", ")", "{", "return", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "==", "void_type_node", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "function", "has", "no", "return", "value", "." ]
[ "aarch64" ]
aarch64-sve-builtins
function_returns_void_p
aarch64
CPU
GCC
16,820
20
1
[]
[ "<s>", "MachineBasicBlock", "*", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "MI", ".", "dump", "(", ")", ";", "llvm_unreachable", "(", "\"Unexpected instruction for custom inserter!\"", ")", ";", "case", "AArch64", "::", "F128CSEL", ":", "return", "EmitF128CSEL", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "}", "}", "</s>" ]
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL" ]
AArch64ISelLowering (2)
EmitInstrWithCustomInserter
AArch64
CPU
LLVM
16,821
71
1
[]
[ "<s>", "bool", "AMDGPULowerKernelCalls", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "CallingConv", "::", "AMDGPU_KERNEL", "!=", "F", ".", "getCallingConv", "(", ")", ")", "continue", ";", "Function", "*", "FBody", "=", "NULL", ";", "for", "(", "Function", "::", "user_iterator", "UI", "=", "F", ".", "user_begin", "(", ")", ",", "UE", "=", "F", ".", "user_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "*", "UI", "++", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "if", "(", "!", "FBody", ")", "FBody", "=", "cloneKernel", "(", "F", ")", ";", "CI", "->", "setCalledFunction", "(", "FBody", ")", ";", "CI", "->", "setCallingConv", "(", "CallingConv", "::", "C", ")", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";", "}", "</s>" ]
[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU" ]
AMDGPULowerKernelCalls
runOnModule
AMDGPU
GPU
LLVM
16,822
130
1
[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "16", ")", ";", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";", "auto", "mi", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "addFrameReference", "(", "mi", ",", "FrameIdx", ")", ";", "}", "</s>" ]
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "X86", "X86", "16" ]
X86InstrInfo9
loadRegFromStackSlot
X86
CPU
LLVM
16,823
134
1
[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineOperand", "&", "FrameOp", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "int", "FrameIndex", "=", "FrameOp", ".", "getIndex", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "XCoreInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "XCoreInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "XCoreFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "int", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\nFunction : \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"<--------->\\n\"", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "errs", "(", ")", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"FrameIndex : \"", "<<", "FrameIndex", "<<", "\"\\n\"", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"FrameOffset : \"", "<<", "Offset", "<<", "\"\\n\"", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"StackSize : \"", "<<", "StackSize", "<<", "\"\\n\"", ")", ";", "Offset", "+=", "StackSize", ";", "unsigned", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "1", ")", ".", "ChangeToImmediate", "(", "0", ")", ";", "assert", "(", "Offset", "%", "4", "==", "0", "&&", "\"Misaligned stack offset\"", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Offset : \"", "<<", "Offset", "<<", "\"\\n\"", "<<", "\"<--------->\\n\"", ")", ";", "Offset", "/=", "4", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "assert", "(", "XCore", "::", "GRRegsRegClass", ".", "contains", "(", "Reg", ")", "&&", "\"Unexpected register operand\"", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "isImmUs", "(", "Offset", ")", ")", "InsertFPImmInst", "(", "II", ",", "TII", ",", "Reg", ",", "FrameReg", ",", "Offset", ")", ";", "else", "InsertFPConstInst", "(", "II", ",", "TII", ",", "Reg", ",", "FrameReg", ",", "Offset", ",", "RS", ")", ";", "}", "else", "{", "if", "(", "isImmU16", "(", "Offset", ")", ")", "InsertSPImmInst", "(", "II", ",", "TII", ",", "Reg", ",", "Offset", ")", ";", "else", "InsertSPConstInst", "(", "II", ",", "TII", ",", "Reg", ",", "Offset", ",", "RS", ")", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "}", "</s>" ]
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", "0", "\"Misaligned stack offset\"", "\"Offset : \"", "\"\\n\"", "\"<--------->\\n\"", "4", "0", "XCore::GRRegsRegClass", "\"Unexpected register operand\"" ]
XCoreRegisterInfo16
eliminateFrameIndex
XCore
MPU
LLVM
16,824
451
1
[]
[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "processFunctionAfterISel", "(", "MF", ")", ";", "return", "Ret", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Mips", "Mips", "Mips" ]
MipsISelDAGToDAG29
runOnMachineFunction
Mips
CPU
LLVM
16,825
41
1
[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", "true", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "!", "MFI", ".", "isMaxCallFrameSizeComputed", "(", ")", "||", "MFI", ".", "getMaxCallFrameSize", "(", ")", ">", "DefaultSafeSPDisplacement", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "AArch64", "AArch64" ]
AArch64FrameLowering (2)1
hasFP
AArch64
CPU
LLVM
16,826
127
1
[]
[ "<s>", "void", "aarch64_split_128bit_move", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "dst_lo", ",", "dst_hi", ";", "rtx", "src_lo", ",", "src_hi", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "gcc_assert", "(", "mode", "==", "TImode", "||", "mode", "==", "TFmode", ")", ";", "gcc_assert", "(", "!", "(", "side_effects_p", "(", "src", ")", "||", "side_effects_p", "(", "dst", ")", ")", ")", ";", "gcc_assert", "(", "mode", "==", "GET_MODE", "(", "src", ")", "||", "GET_MODE", "(", "src", ")", "==", "VOIDmode", ")", ";", "if", "(", "REG_P", "(", "dst", ")", "&&", "REG_P", "(", "src", ")", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "int", "dst_regno", "=", "REGNO", "(", "dst", ")", ";", "if", "(", "FP_REGNUM_P", "(", "dst_regno", ")", "&&", "GP_REGNUM_P", "(", "src_regno", ")", ")", "{", "src_lo", "=", "gen_lowpart", "(", "word_mode", ",", "src", ")", ";", "src_hi", "=", "gen_highpart", "(", "word_mode", ",", "src", ")", ";", "emit_insn", "(", "gen_aarch64_movlow_di", "(", "mode", ",", "dst", ",", "src_lo", ")", ")", ";", "emit_insn", "(", "gen_aarch64_movhigh_di", "(", "mode", ",", "dst", ",", "src_hi", ")", ")", ";", "return", ";", "}", "else", "if", "(", "GP_REGNUM_P", "(", "dst_regno", ")", "&&", "FP_REGNUM_P", "(", "src_regno", ")", ")", "{", "dst_lo", "=", "gen_lowpart", "(", "word_mode", ",", "dst", ")", ";", "dst_hi", "=", "gen_highpart", "(", "word_mode", ",", "dst", ")", ";", "emit_insn", "(", "gen_aarch64_movdi_low", "(", "mode", ",", "dst_lo", ",", "src", ")", ")", ";", "emit_insn", "(", "gen_aarch64_movdi_high", "(", "mode", ",", "dst_hi", ",", "src", ")", ")", ";", "return", ";", "}", "}", "dst_lo", "=", "gen_lowpart", "(", "word_mode", ",", "dst", ")", ";", "dst_hi", "=", "gen_highpart", "(", "word_mode", ",", "dst", ")", ";", "src_lo", "=", "gen_lowpart", "(", "word_mode", ",", "src", ")", ";", "src_hi", "=", "gen_highpart_mode", "(", "word_mode", ",", "mode", ",", "src", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "dst_lo", ",", "src_hi", ")", ")", "{", "aarch64_emit_move", "(", "dst_hi", ",", "src_hi", ")", ";", "aarch64_emit_move", "(", "dst_lo", ",", "src_lo", ")", ";", "}", "else", "{", "aarch64_emit_move", "(", "dst_lo", ",", "src_lo", ")", ";", "aarch64_emit_move", "(", "dst_hi", ",", "src_hi", ")", ";", "}", "}", "</s>" ]
[ "Split", "a", "128-bit", "move", "operation", "into", "two", "64-bit", "move", "operations", ",", "taking", "care", "to", "handle", "partial", "overlap", "of", "register", "to", "register", "copies", ".", "Special", "cases", "are", "needed", "when", "moving", "between", "GP", "regs", "and", "FP", "regs", ".", "SRC", "can", "be", "a", "register", ",", "constant", "or", "memory", ";", "DST", "a", "register", "or", "memory", ".", "If", "either", "operand", "is", "memory", "it", "must", "not", "have", "any", "side", "effects", "." ]
[ "aarch64" ]
aarch64
aarch64_split_128bit_move
aarch64
CPU
GCC
16,827
300
1
[]
[ "<s>", "bool", "arm_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ")", "{", "if", "(", "arm_disable_literal_pool", ")", "sorry", "(", "\"accessing thread-local storage is not currently supported \"", "\"with -mpure-code or -mslow-flash-data\"", ")", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_TLS", ")", "iter", ".", "skip_subrtxes", "(", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]
[ "arm", "0", "\"accessing thread-local storage is not currently supported \"", "\"with -mpure-code or -mslow-flash-data\"", "1" ]
arm7
arm_tls_referenced_p
arm
CPU
GCC
16,828
97
1
[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "GISelChangeObserver", "&", "Observer", "=", "Helper", ".", "Observer", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRINSIC_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FSIN", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "legalizeLoad", "(", "MI", ",", "MRI", ",", "B", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "return", "legalizeUDIV_UREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "return", "legalizeSDIV_SREM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "default", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "\"expected switch to return\"", ")", ";", "}", "</s>" ]
[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]
[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "\"expected switch to return\"" ]
AMDGPULegalizerInfo17
legalizeCustom
AMDGPU
GPU
LLVM
16,829
495
1
[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "ARMFunctionInfo", "*", "AFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "ARMII", "::", "DomainMask", ")", "==", "ARMII", "::", "DomainNEON", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]
[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]
ARMBaseInstrInfo103
isPredicable
ARM
CPU
LLVM
16,830
126
1
[]
[ "<s>", "MachineBasicBlock", "*", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "SI_INIT_M0", ":", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "0", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "BRANCH", ":", "return", "BB", ";", "case", "AMDGPU", "::", "GET_GROUPSTATICSIZE", ":", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOVK_I32", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "0", ")", ")", ".", "addImm", "(", "MFI", "->", "LDSSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "default", ":", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "}", "return", "BB", ";", "}", "</s>" ]
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::BRANCH", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOVK_I32", "0", "AMDGPU" ]
SIISelLowering110
EmitInstrWithCustomInserter
AMDGPU
GPU
LLVM
16,831
216
1
[]
[ "<s>", "void", "rs6000_output_function_entry", "(", "FILE", "*", "file", ",", "const", "char", "*", "fname", ")", "{", "if", "(", "fname", "[", "0", "]", "!=", "'.'", ")", "{", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "ABI_AIX", ":", "if", "(", "DOT_SYMBOLS", ")", "putc", "(", "'.'", ",", "file", ")", ";", "else", "ASM_OUTPUT_INTERNAL_LABEL_PREFIX", "(", "file", ",", "\"L.\"", ")", ";", "break", ";", "case", "ABI_V4", ":", "case", "ABI_DARWIN", ":", "break", ";", "}", "}", "if", "(", "TARGET_AIX", ")", "RS6000_OUTPUT_BASENAME", "(", "file", ",", "fname", ")", ";", "else", "assemble_name", "(", "file", ",", "fname", ")", ";", "}", "</s>" ]
[ "Write", "out", "a", "function", "code", "label", "." ]
[ "rs6000", "0", "\"L.\"" ]
rs60003
rs6000_output_function_entry
rs6000
CPU
GCC
16,832
88
1
[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "createX86SpeculativeExecutionSideEffectSuppression", "(", ")", ")", ";", "addPass", "(", "createX86IndirectThunksPass", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "addPass", "(", "createX86AvoidTrailingCallPass", "(", ")", ")", ";", "if", "(", "!", "TT", ".", "isOSDarwin", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "DwarfCFI", ")", ")", "addPass", "(", "createCFIInstrInserter", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";", "addPass", "(", "createX86LoadValueInjectionRetHardeningPass", "(", ")", ")", ";", "}", "</s>" ]
[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]
[ "X86", "X86", "X86", "X86", "X86", "X86" ]
X86TargetMachine14
addPreEmitPass2
X86
CPU
LLVM
16,833
126
1
[]
[ "<s>", "MachineInstr", "*", "LanaiInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "Lanai", "::", "SELECT", "&&", "\"unknown select instruction\"", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoSelect", "(", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoSelect", "(", "MI", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", ".", "getOperand", "(", "Invert", "?", "1", ":", "2", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "1", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "add", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", ".", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "getOppositeCondition", "(", "LPCC", "::", "CondCode", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "copyImplicitOps", "(", "MI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "add", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "0", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "1", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";", "if", "(", "DefMI", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", ")", "NewMI", "->", "clearKillInfo", "(", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "NewMI", ";", "}", "</s>" ]
[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]
[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "1", "2", "0", "1", "3", "0", "1" ]
LanaiInstrInfo1
optimizeSelect
Lanai
CPU
LLVM
16,834
377
1
[]
[ "<s>", "static", "opt_scalar_float_mode", "riscv_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "!", "extended", "&&", "n", "==", "16", ")", "return", "HFmode", ";", "return", "default_floatn_mode", "(", "n", ",", "extended", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_FLOATN_MODE", "." ]
[ "riscv", "16" ]
riscv1
riscv_floatn_mode
riscv
CPU
GCC
16,835
32
1
[]
[ "<s>", "static", "void", "winnt_d_os_builtins", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"Windows\"", ")", ";", "d_add_builtin_version", "(", "\"MinGW\"", ")", ";", "if", "(", "TARGET_64BIT", "&&", "ix86_abi", "==", "MS_ABI", ")", "d_add_builtin_version", "(", "\"Win64\"", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", ")", "d_add_builtin_version", "(", "\"Win32\"", ")", ";", "d_add_builtin_version", "(", "\"CRuntime_Microsoft\"", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_D_OS_VERSIONS", "for", "Windows", "targets", "." ]
[ "i386", "\"Windows\"", "\"MinGW\"", "\"Win64\"", "\"Win32\"", "\"CRuntime_Microsoft\"" ]
winnt-d1
winnt_d_os_builtins
i386
CPU
GCC
16,836
47
1
[]
[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "0", ")", "return", "TTI", "::", "TCC_Free", ";", "unsigned", "ImmIdx", "=", "~", "0U", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "0", ")", "return", "2", "*", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "ImmIdx", "=", "0", ";", "break", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", ")", "{", "uint64_t", "ImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "ImmVal", "==", "0x100000000ULL", "||", "ImmVal", "==", "0xffffffff", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", "&&", "isUInt", "<", "32", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "1", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "64", "&&", "Imm", ".", "getZExtValue", "(", ")", "==", "0x80000000", ")", "return", "TTI", "::", "TCC_Free", ";", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "ImmIdx", "=", "1", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "1", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "Call", ":", "case", "Instruction", "::", "Select", ":", "case", "Instruction", "::", "Ret", ":", "case", "Instruction", "::", "Load", ":", "break", ";", "}", "if", "(", "Idx", "==", "ImmIdx", ")", "{", "int", "NumConstants", "=", "divideCeil", "(", "BitSize", ",", "64", ")", ";", "int", "Cost", "=", "X86TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "return", "(", "Cost", "<=", "NumConstants", "*", "TTI", "::", "TCC_Basic", ")", "?", "static_cast", "<", "int", ">", "(", "TTI", "::", "TCC_Free", ")", ":", "Cost", ";", "}", "return", "X86TTIImpl", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";", "}", "</s>" ]
[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]
[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "0x100000000ULL", "0xffffffff", "1", "1", "64", "32", "1", "1", "64", "0x80000000", "1", "1", "1", "64", "X86", "X86" ]
X86TargetTransformInfo108
getIntImmCostInst
X86
CPU
LLVM
16,837
443
1
[]
[ "<s>", "static", "rtx", "sparc_builtin_saveregs", "(", "void", ")", "{", "int", "first_reg", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "rtx", "address", ";", "int", "regno", ";", "for", "(", "regno", "=", "first_reg", ";", "regno", "<", "SPARC_INT_ARG_MAX", ";", "regno", "++", ")", "emit_move_insn", "(", "gen_rtx_MEM", "(", "word_mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer_rtx", ",", "GEN_INT", "(", "FIRST_PARM_OFFSET", "(", "0", ")", "+", "(", "UNITS_PER_WORD", "*", "regno", ")", ")", ")", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "SPARC_INCOMING_INT_ARG_FIRST", "+", "regno", ")", ")", ";", "address", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer_rtx", ",", "GEN_INT", "(", "FIRST_PARM_OFFSET", "(", "0", ")", "+", "UNITS_PER_WORD", "*", "first_reg", ")", ")", ";", "return", "address", ";", "}", "</s>" ]
[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdarg", "or", "varargs", "is", "used", "and", "return", "the", "address", "of", "the", "first", "unnamed", "parameter", "." ]
[ "sparc", "0", "0" ]
sparc
sparc_builtin_saveregs
sparc
CPU
GCC
16,838
100
1
[]
[ "<s>", "void", "MipsInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]
[ "Print", "the", "assembler", "register", "name", "." ]
[ "Mips", "Mips" ]
MipsInstPrinter (2)
printRegName
Mips
CPU
LLVM
16,839
31
1
[]
[ "<s>", "rtx", "maybe_get_pool_constant", "(", "rtx", "x", ")", "{", "x", "=", "ix86_delegitimize_address", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "return", "get_pool_constant", "(", "x", ")", ";", "return", "NULL_RTX", ";", "}", "</s>" ]
[ "X", "is", "an", "unchanging", "MEM", ".", "If", "it", "is", "a", "constant", "pool", "reference", ",", "return", "the", "constant", "pool", "rtx", ",", "else", "NULL", "." ]
[ "i386", "0" ]
i3863
maybe_get_pool_constant
i386
CPU
GCC
16,840
43
1
[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "\"X86 Assembly / Object Emitter\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "X86", "\"X86 Assembly / Object Emitter\"" ]
X86AsmPrinter25
getPassName
X86
CPU
LLVM
16,841
14
1
[]
[ "<s>", "void", "HexagonMCELFStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "MCB", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", ")", "{", "assert", "(", "MCB", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "BUNDLE", ")", ";", "assert", "(", "HexagonMCInstrInfo", "::", "bundleSize", "(", "MCB", ")", "<=", "HEXAGON_PACKET_SIZE", ")", ";", "assert", "(", "HexagonMCInstrInfo", "::", "bundleSize", "(", "MCB", ")", ">", "0", ")", ";", "bool", "Extended", "=", "false", ";", "for", "(", "auto", "&", "I", ":", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "MCB", ")", ")", "{", "MCInst", "*", "MCI", "=", "const_cast", "<", "MCInst", "*", ">", "(", "I", ".", "getInst", "(", ")", ")", ";", "if", "(", "Extended", ")", "{", "if", "(", "HexagonMCInstrInfo", "::", "isDuplex", "(", "*", "MCII", ",", "*", "MCI", ")", ")", "{", "MCInst", "*", "SubInst", "=", "const_cast", "<", "MCInst", "*", ">", "(", "MCI", "->", "getOperand", "(", "1", ")", ".", "getInst", "(", ")", ")", ";", "HexagonMCInstrInfo", "::", "clampExtended", "(", "*", "MCII", ",", "getContext", "(", ")", ",", "*", "SubInst", ")", ";", "}", "else", "{", "HexagonMCInstrInfo", "::", "clampExtended", "(", "*", "MCII", ",", "getContext", "(", ")", ",", "*", "MCI", ")", ";", "}", "Extended", "=", "false", ";", "}", "else", "{", "Extended", "=", "HexagonMCInstrInfo", "::", "isImmext", "(", "*", "MCI", ")", ";", "}", "}", "for", "(", "auto", "const", "&", "I", ":", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "MCB", ")", ")", "{", "MCInst", "*", "MCI", "=", "const_cast", "<", "MCInst", "*", ">", "(", "I", ".", "getInst", "(", ")", ")", ";", "EmitSymbol", "(", "*", "MCI", ")", ";", "}", "MCObjectStreamer", "::", "EmitInstruction", "(", "MCB", ",", "STI", ")", ";", "}", "</s>" ]
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "1", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]
HexagonMCELFStreamer1
EmitInstruction
Hexagon
DSP
LLVM
16,842
234
1
[]
[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "EnableCommGEP", ")", "addPass", "(", "createHexagonCommonGEP", "(", ")", ")", ";", "if", "(", "EnableGenExtract", ")", "addPass", "(", "createHexagonGenExtract", "(", ")", ")", ";", "}", "}", "</s>" ]
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]
HexagonTargetMachine (2)
addIRPasses
Hexagon
DSP
LLVM
16,843
64
1
[]
[ "<s>", "BitVector", "X86RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "RSP", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "ESP", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "SP", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "SPL", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "RIP", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "EIP", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "IP", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "X86", "::", "RBP", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "EBP", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "BP", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "BPL", ")", ";", "}", "Reserved", ".", "set", "(", "X86", "::", "ST0", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "ST1", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "ST2", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "ST3", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "ST4", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "ST5", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "ST6", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "ST7", ")", ";", "return", "Reserved", ";", "}", "</s>" ]
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]
[ "X86", "X86", "X86::RSP", "X86::ESP", "X86::SP", "X86::SPL", "X86::RIP", "X86::EIP", "X86::IP", "X86::RBP", "X86::EBP", "X86::BP", "X86::BPL", "X86::ST0", "X86::ST1", "X86::ST2", "X86::ST3", "X86::ST4", "X86::ST5", "X86::ST6", "X86::ST7" ]
X86RegisterInfo11
getReservedRegs
X86
CPU
LLVM
16,844
204
1
[]
[ "<s>", "void", "MipsRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "::", "getUnknownLoc", "(", ")", ")", ";", "bool", "isPIC", "=", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "adjustMipsStackFrame", "(", "MF", ")", ";", "unsigned", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "0", "&&", "!", "MFI", "->", "hasCalls", "(", ")", ")", "return", ";", "int", "FPOffset", "=", "MipsFI", "->", "getFPStackOffset", "(", ")", ";", "int", "RAOffset", "=", "MipsFI", "->", "getRAStackOffset", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "NOREORDER", ")", ")", ";", "if", "(", "isPIC", "&&", "Subtarget", ".", "isABI_O32", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "CPLOAD", ")", ")", ".", "addReg", "(", "getPICCallReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "NOMACRO", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "Mips", "::", "SP", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "addImm", "(", "-", "StackSize", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "SW", ")", ")", ".", "addReg", "(", "Mips", "::", "RA", ")", ".", "addImm", "(", "RAOffset", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "SW", ")", ")", ".", "addReg", "(", "Mips", "::", "FP", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "Mips", "::", "FP", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ";", "}", "if", "(", "(", "isPIC", ")", "&&", "(", "MFI", "->", "hasCalls", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "CPRESTORE", ")", ")", ".", "addImm", "(", "MipsFI", "->", "getGPStackOffset", "(", ")", ")", ";", "}", "}", "</s>" ]
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips::NOREORDER", "Mips::CPLOAD", "Mips::NOMACRO", "Mips::ADDiu", "Mips::SP", "Mips::SP", "Mips::SW", "Mips::RA", "Mips::SP", "Mips::SW", "Mips::FP", "Mips::SP", "Mips::ADDu", "Mips::FP", "Mips::SP", "Mips::ZERO", "Mips::CPRESTORE", "Mips" ]
MipsRegisterInfo18
emitPrologue
Mips
CPU
LLVM
16,845
425
1
[]
[ "<s>", "bool", "NVVMIntrRange", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "runNVVMIntrRange", "(", "F", ",", "SmVersion", ")", ";", "}", "</s>" ]
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
[ "NVPTX" ]
NVVMIntrRange1
runOnFunction
NVPTX
GPU
LLVM
16,846
19
1
[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]
[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]
[ "OR1K" ]
OR1KAsmParser
getStartLoc
OR1K
CPU
LLVM
16,847
10
1
[]
[ "<s>", "bool", "MipsTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "MipsCCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_Mips", ")", ";", "}", "</s>" ]
[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips" ]
MipsISelLowering3
CanLowerReturn
Mips
CPU
LLVM
16,848
70
1
[]
[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "assert", "(", "AMDGPU", "::", "isVI", "(", "STI", ")", "&&", "\"Can disassemble only VI ISA.\"", ")", ";", "const", "unsigned", "MaxInstBytesNum", "=", "(", "std", "::", "min", ")", "(", "(", "size_t", ")", "8", ",", "Bytes_", ".", "size", "(", ")", ")", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "0", ",", "MaxInstBytesNum", ")", ";", "DecodeStatus", "Res", "=", "MCDisassembler", "::", "Fail", ";", "do", "{", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "8", ")", "{", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "0", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "4", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableAMDGPU32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "4", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "32", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableAMDGPU64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "0", ";", "return", "Res", ";", "}", "</s>" ]
[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU::isVI", "\"Can disassemble only VI ISA.\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "0" ]
AMDGPUDisassembler30
getInstruction
AMDGPU
GPU
LLVM
16,849
298
1
[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "!", "mnemonicIsValid", "(", "Name", ",", "0", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "NameLoc", ",", "\"Unknown instruction\"", ")", ";", "}", "Operands", ".", "push_back", "(", "MipsOperand", "::", "CreateToken", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "\"unexpected token in argument list\"", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
[ "Mips", "Mips", "0", "\"Unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]
MipsAsmParser29
ParseInstruction
Mips
CPU
LLVM
16,850
222
1
[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "ATTRIBUTE_UNUSED", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "2", ",", "-", "4", ",", "true", ",", "false", ")", ";", "assert", "(", "FrameIdx", "==", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectIndexBegin", "(", ")", "&&", "\"Slot for FPW register must be last in order to be found!\"", ")", ";", "}", "}", "</s>" ]
[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]
[ "MSP430", "MSP430", "2", "4", "\"Slot for FPW register must be last in order to be found!\"" ]
MSP430RegisterInfo25
processFunctionBeforeFrameFinalized
MSP430
MPU
LLVM
16,851
60
1
[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "EnableDelJmp", ")", "{", "MachineFunction", "::", "iterator", "FJ", "=", "F", ".", "begin", "(", ")", ";", "if", "(", "FJ", "!=", "F", ".", "end", "(", ")", ")", "FJ", "++", ";", "if", "(", "FJ", "==", "F", ".", "end", "(", ")", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";", "FJ", "!=", "FE", ";", "++", "FI", ",", "++", "FJ", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "*", "FI", ",", "*", "FJ", ")", ";", "}", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Cpu0" ]
Cpu0DelUselessJMP
runOnMachineFunction
Cpu0
CPU
LLVM
16,852
102
1
[]
[ "<s>", "bool", "X86FrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "return", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MMI", ".", "callsUnwindInit", "(", ")", ")", ";", "}", "</s>" ]
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "X86", "X86", "X86" ]
X86FrameInfo
hasFP
X86
CPU
LLVM
16,853
92
1
[]
[ "<s>", "static", "int", "function_arg_advance_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "int", "res", "=", "0", ";", "bool", "error_p", "=", "NULL", ";", "if", "(", "TARGET_IAMCU", ")", "{", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", "&&", "bytes", "<=", "8", ")", "goto", "pass_in_reg", ";", "return", "res", ";", "}", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "BLKmode", ":", "if", "(", "bytes", "<", "0", ")", "break", ";", "case", "DImode", ":", "case", "SImode", ":", "case", "HImode", ":", "case", "QImode", ":", "pass_in_reg", ":", "cum", "->", "words", "+=", "words", ";", "cum", "->", "nregs", "-=", "words", ";", "cum", "->", "regno", "+=", "words", ";", "if", "(", "cum", "->", "nregs", ">=", "0", ")", "res", "=", "words", ";", "if", "(", "cum", "->", "nregs", "<=", "0", ")", "{", "cum", "->", "nregs", "=", "0", ";", "cfun", "->", "machine", "->", "arg_reg_available", "=", "false", ";", "cum", "->", "regno", "=", "0", ";", "}", "break", ";", "case", "OImode", ":", "gcc_unreachable", "(", ")", ";", "case", "DFmode", ":", "if", "(", "cum", "->", "float_in_sse", "==", "-", "1", ")", "error_p", "=", "1", ";", "if", "(", "cum", "->", "float_in_sse", "<", "2", ")", "break", ";", "case", "SFmode", ":", "if", "(", "cum", "->", "float_in_sse", "==", "-", "1", ")", "error_p", "=", "1", ";", "if", "(", "cum", "->", "float_in_sse", "<", "1", ")", "break", ";", "case", "V8SFmode", ":", "case", "V8SImode", ":", "case", "V64QImode", ":", "case", "V32HImode", ":", "case", "V16SImode", ":", "case", "V8DImode", ":", "case", "V16SFmode", ":", "case", "V8DFmode", ":", "case", "V32QImode", ":", "case", "V16HImode", ":", "case", "V4DFmode", ":", "case", "V4DImode", ":", "case", "TImode", ":", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V4SFmode", ":", "case", "V2DFmode", ":", "if", "(", "!", "type", "||", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "cum", "->", "sse_words", "+=", "words", ";", "cum", "->", "sse_nregs", "-=", "1", ";", "cum", "->", "sse_regno", "+=", "1", ";", "if", "(", "cum", "->", "sse_nregs", "<=", "0", ")", "{", "cum", "->", "sse_nregs", "=", "0", ";", "cum", "->", "sse_regno", "=", "0", ";", "}", "}", "break", ";", "case", "V8QImode", ":", "case", "V4HImode", ":", "case", "V2SImode", ":", "case", "V2SFmode", ":", "case", "V1TImode", ":", "case", "V1DImode", ":", "if", "(", "!", "type", "||", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "cum", "->", "mmx_words", "+=", "words", ";", "cum", "->", "mmx_nregs", "-=", "1", ";", "cum", "->", "mmx_regno", "+=", "1", ";", "if", "(", "cum", "->", "mmx_nregs", "<=", "0", ")", "{", "cum", "->", "mmx_nregs", "=", "0", ";", "cum", "->", "mmx_regno", "=", "0", ";", "}", "}", "break", ";", "}", "if", "(", "error_p", ")", "{", "cum", "->", "float_in_sse", "=", "0", ";", "error", "(", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", ",", "cum", "->", "decl", ")", ";", "sorry", "(", "\"this is a GCC bug that can be worked around by adding \"", "\"attribute used to function called\"", ")", ";", "}", "return", "res", ";", "}", "</s>" ]
[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", ")", "Return", "a", "number", "of", "integer", "regsiters", "advanced", "over", "." ]
[ "i386", "0", "8", "0", "0", "0", "0", "0", "1", "1", "2", "1", "1", "1", "1", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"attribute used to function called\"" ]
i3865
function_arg_advance_32
i386
CPU
GCC
16,854
428
1
[]
[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "{", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "Ctx", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "FullSize", "=", "getSize", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "NumBytes", "=", "(", "Info", ".", "TargetSize", "+", "7", ")", "/", "8", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "\"Invalid fixup offset!\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "FullSize", ";", "++", "i", ")", "{", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "8", ")", ")", "&", "0xff", ")", ";", "}", "}", "</s>" ]
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "RISCV", "RISCV", "7", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]
RISCVAsmBackend28
applyFixup
RISCV
CPU
LLVM
16,855
168
1
[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]
[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]
[ "Sparc" ]
SparcTargetMachine21
getDataLayout
Sparc
CPU
LLVM
16,856
14
1
[]
[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MB", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "HFI", "=", "*", "HST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "BP", "=", "0", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "HFI", ".", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "BP", ")", ";", "int", "RealOffset", "=", "Offset", "+", "MI", ".", "getOperand", "(", "FIOp", "+", "1", ")", ".", "getImm", "(", ")", ";", "bool", "IsKill", "=", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "PS_fia", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "Hexagon", "::", "A2_addi", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "MI", ".", "RemoveOperand", "(", "FIOp", "+", "1", ")", ";", "return", ";", "case", "Hexagon", "::", "PS_fi", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "Hexagon", "::", "A2_addi", ")", ")", ";", "break", ";", "}", "if", "(", "!", "HII", ".", "isValidOffset", "(", "Opc", ",", "RealOffset", ",", "this", ")", ")", "{", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MB", ",", "II", ",", "DL", ",", "HII", ".", "get", "(", "Hexagon", "::", "A2_addi", ")", ",", "TmpR", ")", ".", "addReg", "(", "BP", ")", ".", "addImm", "(", "RealOffset", ")", ";", "BP", "=", "TmpR", ";", "RealOffset", "=", "0", ";", "IsKill", "=", "true", ";", "}", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToRegister", "(", "BP", ",", "false", ",", "false", ",", "IsKill", ")", ";", "MI", ".", "getOperand", "(", "FIOp", "+", "1", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "}", "</s>" ]
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "0", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]
HexagonRegisterInfo13
eliminateFrameIndex
Hexagon
DSP
LLVM
16,857
354
1
[]
[ "<s>", "bool", "ok_for_simple_move_strict_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "visium_flags_exposed", "&&", "gpc_reg_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "(", "gpc_reg_operand", "(", "operands", "[", "1", "]", ",", "mode", ")", "||", "(", "mode", "==", "QImode", "&&", "operands", "[", "1", "]", "==", "const0_rtx", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "strict", "insn", "." ]
[ "visium", "0", "1", "1" ]
visium
ok_for_simple_move_strict_operands
visium
Virtual ISA
GCC
16,858
57
1
[]
[ "<s>", "BitVector", "SNESRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "SNES", "::", "DB", ")", ";", "Reserved", ".", "set", "(", "SNES", "::", "DP", ")", ";", "Reserved", ".", "set", "(", "SNES", "::", "P", ")", ";", "Reserved", ".", "set", "(", "SNES", "::", "PC", ")", ";", "Reserved", ".", "set", "(", "SNES", "::", "PB", ")", ";", "Reserved", ".", "set", "(", "SNES", "::", "SP", ")", ";", "return", "Reserved", ";", "}", "</s>" ]
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]
[ "SNES", "SNES", "SNES::DB", "SNES::DP", "SNES::P", "SNES::PC", "SNES::PB", "SNES::SP" ]
SNESRegisterInfo
getReservedRegs
SNES
DSP
LLVM
16,859
78
1
[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "\"SIInstrInfo::loadRegToStackSlot - Can't retrieve spilled VGPR!\"", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "DestReg", ")", ".", "addImm", "(", "0", ")", ";", "}", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "unsigned", "Opcode", ";", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "8", ")", "{", "case", "32", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S32_RESTORE", ";", "break", ";", "case", "64", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S64_RESTORE", ";", "break", ";", "case", "128", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S128_RESTORE", ";", "break", ";", "case", "256", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S256_RESTORE", ";", "break", ";", "case", "512", ":", "Opcode", "=", "AMDGPU", "::", "SI_SPILL_S512_RESTORE", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "\"Cannot spill register class\"", ")", ";", "}", "FrameInfo", "->", "setObjectAlignment", "(", "FrameIndex", ",", "4", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "\"VGPR spilling not supported\"", ")", ";", "}", "}", "</s>" ]
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "R600", "SI", "\"SIInstrInfo::loadRegToStackSlot - Can't retrieve spilled VGPR!\"", "0", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "4", "\"VGPR spilling not supported\"" ]
SIInstrInfo116
loadRegFromStackSlot
R600
GPU
LLVM
16,860
245
1
[]
[ "<s>", "unsigned", "XCoreInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "XCore", "::", "LDWFI", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "2", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
[ "XCore", "XCore", "XCore::LDWFI", "1", "2", "2", "1", "0", "0" ]
XCoreInstrInfo (2)
isLoadFromStackSlot
XCore
MPU
LLVM
16,861
106
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"JVM Assembly Printer\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "JVM", "\"JVM Assembly Printer\"" ]
JVMAsmPrinter
getPassName
JVM
Virtual ISA
LLVM
16,862
11
1
[]
[ "<s>", "static", "void", "v850_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "ca", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_arg_size", "ATTRIBUTE_UNUSED", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "ca", "->", "anonymous_args", "=", "(", "!", "TARGET_GHS", "?", "1", ":", "0", ")", ";", "}", "</s>" ]
[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]
[ "v850", "1", "0" ]
v8503
v850_setup_incoming_varargs
v850
MPU
GCC
16,863
41
1
[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "if", "(", "!", "FBB", "&&", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "4", ";", "return", "1", ";", "}", "assert", "(", "TBB", "&&", "Cond", "[", "0", "]", ".", "isImm", "(", ")", ")", ";", "unsigned", "Opcode", "=", "getBranchOpcode", "(", "static_cast", "<", "BranchPredicate", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "!", "FBB", ")", "{", "Cond", "[", "1", "]", ".", "isUndef", "(", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "preserveCondRegFlags", "(", "CondBr", "->", "getOperand", "(", "1", ")", ",", "Cond", "[", "1", "]", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "4", ";", "return", "1", ";", "}", "assert", "(", "TBB", "&&", "FBB", ")", ";", "MachineInstr", "*", "CondBr", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_BRANCH", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "MachineOperand", "&", "CondReg", "=", "CondBr", "->", "getOperand", "(", "1", ")", ";", "CondReg", ".", "setIsUndef", "(", "Cond", "[", "1", "]", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "Cond", "[", "1", "]", ".", "isKill", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "8", ";", "return", "2", ";", "}", "</s>" ]
[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]
[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "4", "1", "0", "0", "1", "1", "1", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "8", "2" ]
SIInstrInfo103
insertBranch
AMDGPU
GPU
LLVM
16,864
280
1
[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressEVXRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "for", "(", "SDNode", "*", "U", ":", "N", "->", "uses", "(", ")", ")", "{", "if", "(", "MemSDNode", "*", "Memop", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "U", ")", ")", "{", "if", "(", "Memop", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "f64", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "0", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "1", ")", ";", "return", "true", ";", "}", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "SelectAddressEVXRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]
[ "PowerPC", "PPC", "MVT::f64", "0", "1" ]
PPCISelLowering11
SelectAddressEVXRegReg
PowerPC
CPU
LLVM
16,865
91
1
[]
[ "<s>", "static", "unsigned", "size", "(", "const", "GraphType", "&", "G", ")", "{", "return", "G", ".", "getNodes", "(", ")", ".", "size", "(", ")", ";", "}", "</s>" ]
[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]
[ "Patmos" ]
PatmosStackCacheAnalysis1
size
Patmos
VLIW
LLVM
16,866
22
1
[]
[ "<s>", "void", "MetadataStreamer", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "\"AMDGPU HSA Metadata Parser Test: \"", ";", "HSAMD", "::", "Metadata", "FromHSAMetadataString", ";", "if", "(", "fromString", "(", "HSAMetadataString", ",", "FromHSAMetadataString", ")", ")", "{", "errs", "(", ")", "<<", "\"FAIL\\n\"", ";", "return", ";", "}", "std", "::", "string", "ToHSAMetadataString", ";", "if", "(", "toString", "(", "FromHSAMetadataString", ",", "ToHSAMetadataString", ")", ")", "{", "errs", "(", ")", "<<", "\"FAIL\\n\"", ";", "return", ";", "}", "errs", "(", ")", "<<", "(", "HSAMetadataString", "==", "ToHSAMetadataString", "?", "\"PASS\"", ":", "\"FAIL\"", ")", "<<", "'\\n'", ";", "if", "(", "HSAMetadataString", "!=", "ToHSAMetadataString", ")", "{", "errs", "(", ")", "<<", "\"Original input: \"", "<<", "HSAMetadataString", "<<", "'\\n'", "<<", "\"Produced output: \"", "<<", "ToHSAMetadataString", "<<", "'\\n'", ";", "}", "}", "</s>" ]
[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]
[ "AMDGPU", "\"AMDGPU HSA Metadata Parser Test: \"", "\"FAIL\\n\"", "\"FAIL\\n\"", "\"PASS\"", "\"FAIL\"", "\"Original input: \"", "\"Produced output: \"" ]
AMDGPUHSAMetadataStreamer2
verify
AMDGPU
GPU
LLVM
16,867
105
1
[]
[ "<s>", "unsigned", "P2InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "dl", ",", "int", "*", "BytesAdded", ")", "const", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Insert Branch MBB: \"", ")", ";", "LLVM_DEBUG", "(", "MBB", ".", "dump", "(", ")", ")", ";", "assert", "(", "TBB", "&&", "\"insertBranch must not be told to insert a fallthrough\"", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "2", "||", "Cond", ".", "size", "(", ")", "==", "0", ")", "&&", "\"P2 branch conditions have one component!\"", ")", ";", "assert", "(", "!", "BytesAdded", "&&", "\"code size not handled\"", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "\"Unconditional branch with multiple successors!\"", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "P2", "::", "JMP", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "1", ";", "}", "unsigned", "Count", "=", "0", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "Cond", "[", "1", "]", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "P2", "::", "JMP", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}", "return", "Count", ";", "}", "</s>" ]
[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]
[ "P2", "P2", "\"Insert Branch MBB: \"", "\"insertBranch must not be told to insert a fallthrough\"", "2", "0", "\"P2 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "P2::JMP", "1", "0", "0", "1", "P2::JMP" ]
P2InstrInfo
insertBranch
P2
MPU
LLVM
16,868
205
1
[]
[ "<s>", "PPCGenScalarMASSEntries", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "ScalarMASSFuncs", "=", "{", "}", ";", "}", "</s>" ]
[ "Enables", "scalar", "MASS", "conversions", "." ]
[ "PowerPC", "PPC" ]
PPCGenScalarMASSEntries
PPCGenScalarMASSEntries
PowerPC
CPU
LLVM
16,869
15
1
[]
[ "<s>", "static", "void", "insertNoops", "(", "int", "NopCnt", ",", "const", "TPCMCCodeEmitter", "*", "CE", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "NopCnt", "==", "0", ")", "return", ";", "APInt", "DummyInstruction", "(", "TPCII", "::", "InstructionSize", ",", "0", ")", ";", "APInt", "DSPUSlot", "(", "TPCII", "::", "SPUSize", ",", "TPCII", "::", "spuNOP", ")", ";", "APInt", "DVPUSlot", "(", "TPCII", "::", "VPUSize", ",", "TPCII", "::", "vpuNOP", ")", ";", "APInt", "DLDSlot", "(", "TPCII", "::", "LDSize", ",", "TPCII", "::", "ldNOP", "<<", "16", ")", ";", "APInt", "DSTSlot", "(", "TPCII", "::", "STSize", ",", "TPCII", "::", "stNOP", "<<", "16", ")", ";", "APInt", "DImmValue", "(", "TPCII", "::", "ImmSize", ",", "0", ")", ";", "DummyInstruction", "|=", "DSPUSlot", ".", "zext", "(", "TPCII", "::", "InstructionSize", ")", ".", "shl", "(", "TPCII", "::", "SPUStart", ")", ";", "DummyInstruction", "|=", "DVPUSlot", ".", "zext", "(", "TPCII", "::", "InstructionSize", ")", ".", "shl", "(", "TPCII", "::", "VPUStart", ")", ";", "DummyInstruction", "|=", "DLDSlot", ".", "zext", "(", "TPCII", "::", "InstructionSize", ")", ".", "shl", "(", "TPCII", "::", "LDStart", ")", ";", "DummyInstruction", "|=", "DSTSlot", ".", "zext", "(", "TPCII", "::", "InstructionSize", ")", ".", "shl", "(", "TPCII", "::", "STStart", ")", ";", "DummyInstruction", "|=", "DImmValue", ".", "zext", "(", "TPCII", "::", "InstructionSize", ")", ".", "shl", "(", "TPCII", "::", "ImmStart", ")", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "NopCnt", ";", "++", "i", ")", "{", "EmitInstruction", "(", "DummyInstruction", ",", "TPCII", "::", "InstructionSize", ",", "OS", ")", ";", "}", "}", "</s>" ]
[ "Insert", "noops", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]
[ "TPC", "TPC", "0", "TPC", "0", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "16", "TPC", "TPC", "16", "TPC", "0", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "0", "TPC" ]
TPCMCCodeEmitter
insertNoops
TPC
Virtual ISA
LLVM
16,870
215
1
[]
[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "OS", "(", "Str", ")", ";", "if", "(", "DLoc", ")", "{", "DILocation", "DIL", "(", "DLoc", ".", "getAsMDNode", "(", ")", ")", ";", "StringRef", "Filename", "=", "DIL", ".", "getFilename", "(", ")", ";", "unsigned", "Line", "=", "DIL", ".", "getLineNumber", "(", ")", ";", "unsigned", "Column", "=", "DIL", ".", "getColumnNumber", "(", ")", ";", "OS", "<<", "Filename", "<<", "':'", "<<", "Line", "<<", "':'", "<<", "Column", "<<", "' '", ";", "}", "OS", "<<", "\"in function \"", "<<", "Fn", ".", "getName", "(", ")", "<<", "' '", "<<", "*", "Fn", ".", "getFunctionType", "(", ")", "<<", "'\\n'", "<<", "Description", ";", "if", "(", "Value", ")", "Value", "->", "print", "(", "OS", ")", ";", "OS", "<<", "'\\n'", ";", "OS", ".", "flush", "(", ")", ";", "DP", "<<", "Str", ";", "}", "</s>" ]
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "BPF", "\"in function \"" ]
BPFISelLowering15
print
BPF
Virtual ISA
LLVM
16,871
127
1
[]
[ "<s>", "tree", "spu_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "*", "passed_args", ")", "{", "||", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "\\", "||", "POINTER_TYPE_P", "(", "t", ")", ")", "vec", "<", "tree", ",", "va_gc", ">", "*", "fnargs", "=", "static_cast", "<", "vec", "<", "tree", ",", "va_gc", ">", "*", ">", "(", "passed_args", ")", ";", "unsigned", "int", "nargs", "=", "vec_safe_length", "(", "fnargs", ")", ";", "int", "new_fcode", ",", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "struct", "spu_builtin_description", "*", "desc", ";", "tree", "match", "=", "NULL_TREE", ";", "gcc_assert", "(", "!", "flag_preprocess_only", ")", ";", "desc", "=", "&", "spu_builtins", "[", "fcode", "]", ";", "if", "(", "desc", "->", "type", "!=", "B_OVERLOAD", ")", "return", "NULL_TREE", ";", "for", "(", "new_fcode", "=", "fcode", "+", "1", ";", "spu_builtins", "[", "new_fcode", "]", ".", "type", "==", "B_INTERNAL", ";", "new_fcode", "++", ")", "{", "tree", "decl", "=", "targetm", ".", "builtin_decl", "(", "new_fcode", ",", "true", ")", ";", "tree", "params", "=", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "tree", "param", ";", "bool", "all_scalar", ";", "unsigned", "int", "p", ";", "all_scalar", "=", "true", ";", "for", "(", "param", "=", "params", ";", "param", "!=", "void_list_node", ";", "param", "=", "TREE_CHAIN", "(", "param", ")", ")", "if", "(", "!", "SCALAR_TYPE_P", "(", "TREE_VALUE", "(", "param", ")", ")", ")", "all_scalar", "=", "false", ";", "for", "(", "param", "=", "params", ",", "p", "=", "0", ";", "param", "!=", "void_list_node", ";", "param", "=", "TREE_CHAIN", "(", "param", ")", ",", "p", "++", ")", "{", "tree", "var", ",", "arg_type", ",", "param_type", "=", "TREE_VALUE", "(", "param", ")", ";", "if", "(", "p", ">=", "nargs", ")", "{", "error", "(", "\"insufficient arguments to overloaded function %s\"", ",", "desc", "->", "name", ")", ";", "return", "error_mark_node", ";", "}", "var", "=", "(", "*", "fnargs", ")", "[", "p", "]", ";", "if", "(", "TREE_CODE", "(", "var", ")", "==", "NON_LVALUE_EXPR", ")", "var", "=", "TREE_OPERAND", "(", "var", ",", "0", ")", ";", "if", "(", "TREE_CODE", "(", "var", ")", "==", "ERROR_MARK", ")", "return", "NULL_TREE", ";", "arg_type", "=", "TREE_TYPE", "(", "var", ")", ";", "if", "(", "(", "!", "SCALAR_TYPE_P", "(", "param_type", ")", "||", "!", "SCALAR_TYPE_P", "(", "arg_type", ")", "||", "(", "all_scalar", "&&", "p", "==", "0", ")", ")", "&&", "!", "lang_hooks", ".", "types_compatible_p", "(", "param_type", ",", "arg_type", ")", ")", "break", ";", "}", "if", "(", "param", "==", "void_list_node", ")", "{", "if", "(", "p", "!=", "nargs", ")", "{", "error", "(", "\"too many arguments to overloaded function %s\"", ",", "desc", "->", "name", ")", ";", "return", "error_mark_node", ";", "}", "match", "=", "decl", ";", "break", ";", "}", "}", "if", "(", "match", "==", "NULL_TREE", ")", "{", "error", "(", "\"parameter list does not match a valid signature for %s()\"", ",", "desc", "->", "name", ")", ";", "return", "error_mark_node", ";", "}", "return", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "match", ",", "fnargs", ",", "NULL", ")", ";", "}", "</s>" ]
[ "target", "hook", "for", "resolve_overloaded_builtin", "(", ")", ".", "Returns", "a", "function", "call", "RTX", "if", "we", "can", "resolve", "the", "overloaded", "builtin" ]
[ "spu", "1", "0", "\"insufficient arguments to overloaded function %s\"", "0", "0", "\"too many arguments to overloaded function %s\"", "\"parameter list does not match a valid signature for %s()\"" ]
spu-c
spu_resolve_overloaded_builtin
spu
MPU
GCC
16,872
404
1
[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isComplex", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "HexagonInstrInfo", "*", "QII", "=", "(", "const", "HexagonInstrInfo", "*", ")", "TII", ";", "if", "(", "!", "(", "isTC1", "(", "MI", ")", ")", "&&", "!", "(", "QII", "->", "isTC2Early", "(", "MI", ")", ")", "&&", "!", "(", "MI", ".", "getDesc", "(", ")", ".", "mayLoad", "(", ")", ")", "&&", "!", "(", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "&&", "(", "MI", ".", "getDesc", "(", ")", ".", "getOpcode", "(", ")", "!=", "Hexagon", "::", "S2_allocframe", ")", "&&", "(", "MI", ".", "getDesc", "(", ")", ".", "getOpcode", "(", ")", "!=", "Hexagon", "::", "L2_deallocframe", ")", "&&", "!", "(", "QII", "->", "isMemOp", "(", "MI", ")", ")", "&&", "!", "(", "MI", ".", "isBranch", "(", ")", ")", "&&", "!", "(", "MI", ".", "isReturn", "(", ")", ")", "&&", "!", "MI", ".", "isCall", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Return", "whether", "the", "location", "is", "computed", "on", "the", "expression", "stack", ",", "meaning", "it", "can", "not", "be", "a", "simple", "register", "location", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "Hexagon::L2_deallocframe" ]
HexagonInstrInfo10
isComplex
Hexagon
DSP
LLVM
16,873
174
1
[]
[ "<s>", "const", "char", "*", "SICTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "SICISD", "::", "JmpLink", ":", "return", "\"SICISD::JmpLink\"", ";", "case", "SICISD", "::", "TailCall", ":", "return", "\"SICISD::TailCall\"", ";", "case", "SICISD", "::", "Hi", ":", "return", "\"SICISD::Hi\"", ";", "case", "SICISD", "::", "Lo", ":", "return", "\"SICISD::Lo\"", ";", "case", "SICISD", "::", "GPRel", ":", "return", "\"SICISD::GPRel\"", ";", "case", "SICISD", "::", "Glob", ":", "return", "\"SICISD::Glob\"", ";", "case", "SICISD", "::", "Ret", ":", "return", "\"SICISD::Ret\"", ";", "case", "SICISD", "::", "EH_RETURN", ":", "return", "\"SICISD::EH_RETURN\"", ";", "case", "SICISD", "::", "DivRem", ":", "return", "\"SICISD::DivRem\"", ";", "case", "SICISD", "::", "DivRemU", ":", "return", "\"SICISD::DivRemU\"", ";", "case", "SICISD", "::", "Wrapper", ":", "return", "\"SICISD::Wrapper\"", ";", "default", ":", "return", "NULL", ";", "}", "}", "</s>" ]
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
[ "SIC", "SIC", "SICISD::JmpLink", "\"SICISD::JmpLink\"", "SICISD::TailCall", "\"SICISD::TailCall\"", "SICISD::Hi", "\"SICISD::Hi\"", "SICISD::Lo", "\"SICISD::Lo\"", "SICISD::GPRel", "\"SICISD::GPRel\"", "SICISD::Glob", "\"SICISD::Glob\"", "SICISD::Ret", "\"SICISD::Ret\"", "SICISD::EH_RETURN", "\"SICISD::EH_RETURN\"", "SICISD::DivRem", "\"SICISD::DivRem\"", "SICISD::DivRemU", "\"SICISD::DivRemU\"", "SICISD::Wrapper", "\"SICISD::Wrapper\"" ]
SICISelLowering
getTargetNodeName
SIC
CPU
LLVM
16,874
112
1
[]
[ "<s>", "virtual", "const", "SPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "CellSPU", "SPU" ]
SPUTargetMachine1
getInstrInfo
CellSPU
MPU
LLVM
16,875
14
1
[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", "?", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ":", "nullptr", ";", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "Contents", ".", "R", ".", "Reg", ",", "TRI", ",", "Contents", ".", "R", ".", "Sub", ")", ";", "}", "if", "(", "isImm", "(", ")", ")", "{", "OS", "<<", "Contents", ".", "ImmVal", ";", "}", "}", "</s>" ]
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "Hexagon" ]
HexagonHardwareLoops22
print
Hexagon
DSP
LLVM
16,876
77
1
[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "isTargetELF", "(", ")", ")", "{", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Tiny", ":", "llvm_unreachable", "(", "\"Tiny codesize model not supported on X86\"", ")", ";", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Kernel", ":", "return", "X86II", "::", "MO_NO_FLAG", ";", "case", "CodeModel", "::", "Large", ":", "return", "X86II", "::", "MO_GOTOFF", ";", "case", "CodeModel", "::", "Medium", ":", "if", "(", "isa", "<", "Function", ">", "(", "GV", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "return", "X86II", "::", "MO_GOTOFF", ";", "}", "llvm_unreachable", "(", "\"invalid code model\"", ")", ";", "}", "return", "X86II", "::", "MO_NO_FLAG", ";", "}", "if", "(", "isTargetCOFF", "(", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "&&", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "X86II", "::", "MO_DARWIN_NONLAZY_PIC_BASE", ";", "return", "X86II", "::", "MO_PIC_BASE_OFFSET", ";", "}", "return", "X86II", "::", "MO_GOTOFF", ";", "}", "</s>" ]
[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]
[ "X86", "X86", "X86II::MO_NO_FLAG", "\"Tiny codesize model not supported on X86\"", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "\"invalid code model\"", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_GOTOFF" ]
X86Subtarget (2)3
classifyLocalReference
X86
CPU
LLVM
16,877
174
1
[]
[ "<s>", "static", "bool", "compare_sign_p", "(", "rtx_insn", "*", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "GE", "||", "cond", "==", "LT", ")", ";", "}", "</s>" ]
[ "Returns", "nonzero", "if", "INSN", "is", "a", "tst", "insn", "that", "only", "tests", "the", "sign", "." ]
[ "avr" ]
avr
compare_sign_p
avr
MPU
GCC
16,878
29
1
[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "if", "(", "CallConv", "!=", "CallingConv", "::", "C", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly doesn't support non-C calling conventions\"", ")", ";", "if", "(", "IsVarArg", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly doesn't support varargs yet\"", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly doesn't support struct return yet\"", ")", ";", "unsigned", "ArgNo", "=", "0", ";", "for", "(", "const", "ISD", "::", "InputArg", "&", "In", ":", "Ins", ")", "{", "if", "(", "In", ".", "Flags", ".", "isZExt", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented zext arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isSExt", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented sext arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInReg", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented inreg arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isSRet", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented sret arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isByVal", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented byval arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented inalloca arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented nest arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isReturned", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented returned arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented cons regs arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented cons regs last arguments\"", ")", ";", "if", "(", "In", ".", "Flags", ".", "isSplit", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "\"WebAssembly hasn't implemented split arguments\"", ")", ";", "InVals", ".", "push_back", "(", "In", ".", "Used", "?", "DAG", ".", "getNode", "(", "WebAssemblyISD", "::", "ARGUMENT", ",", "DL", ",", "In", ".", "VT", ",", "DAG", ".", "getTargetConstant", "(", "ArgNo", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ":", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "DL", ",", "In", ".", "VT", ")", ")", ";", "++", "ArgNo", ";", "}", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", "->", "setNumArguments", "(", "ArgNo", ")", ";", "return", "Chain", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "\"WebAssembly doesn't support varargs yet\"", "\"WebAssembly doesn't support struct return yet\"", "0", "ISD::InputArg", "\"WebAssembly hasn't implemented zext arguments\"", "\"WebAssembly hasn't implemented sext arguments\"", "\"WebAssembly hasn't implemented inreg arguments\"", "\"WebAssembly hasn't implemented sret arguments\"", "\"WebAssembly hasn't implemented byval arguments\"", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't implemented returned arguments\"", "\"WebAssembly hasn't implemented cons regs arguments\"", "\"WebAssembly hasn't implemented cons regs last arguments\"", "\"WebAssembly hasn't implemented split arguments\"", "WebAssemblyISD::ARGUMENT", "MVT::i32", "ISD::UNDEF", "WebAssembly" ]
WebAssemblyISelLowering13
LowerFormalArguments
WebAssembly
Virtual ISA
LLVM
16,879
403
1
[]
[ "<s>", "unsigned", "int", "Z80Operand", "::", "getReg", "(", ")", "const", "{", "return", "this", "->", "Reg", ".", "RegNumber", ";", "}", "</s>" ]
[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]
[ "Z80", "Z80" ]
Z80Operand
getReg
Z80
MPU
LLVM
16,880
17
1
[]
[ "<s>", "void", "s390_expand_vec_compare", "(", "rtx", "target", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "bool", "neg_p", "=", "false", ",", "swap_p", "=", "false", ";", "rtx", "tmp", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "cmp_op1", ")", ")", "==", "MODE_VECTOR_FLOAT", ")", "{", "switch", "(", "cond", ")", "{", "case", "NE", ":", "cond", "=", "EQ", ";", "neg_p", "=", "true", ";", "break", ";", "case", "UNGT", ":", "cond", "=", "GE", ";", "neg_p", "=", "true", ";", "swap_p", "=", "true", ";", "break", ";", "case", "UNGE", ":", "cond", "=", "GT", ";", "neg_p", "=", "true", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LE", ":", "cond", "=", "GE", ";", "swap_p", "=", "true", ";", "break", ";", "case", "UNLE", ":", "cond", "=", "GT", ";", "neg_p", "=", "true", ";", "break", ";", "case", "LT", ":", "cond", "=", "GT", ";", "swap_p", "=", "true", ";", "break", ";", "case", "UNLT", ":", "cond", "=", "GE", ";", "neg_p", "=", "true", ";", "break", ";", "case", "UNEQ", ":", "emit_insn", "(", "gen_vec_cmpuneqv2df", "(", "target", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ";", "return", ";", "case", "LTGT", ":", "emit_insn", "(", "gen_vec_cmpltgtv2df", "(", "target", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ";", "return", ";", "case", "ORDERED", ":", "emit_insn", "(", "gen_vec_orderedv2df", "(", "target", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ";", "return", ";", "case", "UNORDERED", ":", "emit_insn", "(", "gen_vec_unorderedv2df", "(", "target", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ";", "return", ";", "default", ":", "break", ";", "}", "}", "else", "{", "switch", "(", "cond", ")", "{", "case", "NE", ":", "cond", "=", "EQ", ";", "neg_p", "=", "true", ";", "break", ";", "case", "GE", ":", "cond", "=", "GT", ";", "neg_p", "=", "true", ";", "swap_p", "=", "true", ";", "break", ";", "case", "GEU", ":", "cond", "=", "GTU", ";", "neg_p", "=", "true", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LE", ":", "cond", "=", "GT", ";", "neg_p", "=", "true", ";", "break", ";", "case", "LEU", ":", "cond", "=", "GTU", ";", "neg_p", "=", "true", ";", "break", ";", "case", "LT", ":", "cond", "=", "GT", ";", "swap_p", "=", "true", ";", "break", ";", "case", "LTU", ":", "cond", "=", "GTU", ";", "swap_p", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "swap_p", ")", "{", "tmp", "=", "cmp_op1", ";", "cmp_op1", "=", "cmp_op2", ";", "cmp_op2", "=", "tmp", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_fmt_ee", "(", "cond", ",", "mode", ",", "cmp_op1", ",", "cmp_op2", ")", ")", ")", ";", "if", "(", "neg_p", ")", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_NOT", "(", "mode", ",", "target", ")", ")", ")", ";", "}", "</s>" ]
[ "Generate", "a", "vector", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "and", "store", "the", "result", "in", "TARGET", "." ]
[ "s390" ]
s3906
s390_expand_vec_compare
s390
MPU
GCC
16,881
397
1
[]
[ "<s>", "static", "bool", "visium_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GP_REGISTER_P", "(", "regno", ")", ")", "return", "GP_REGISTER_P", "(", "end_hard_regno", "(", "mode", ",", "regno", ")", "-", "1", ")", ";", "if", "(", "FP_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "SFmode", "||", "(", "mode", "==", "SImode", "&&", "TARGET_FPU_IEEE", ")", ";", "return", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "visium_hard_regno_nregs", "(", "regno", ",", "mode", ")", "==", "1", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "Modes", "with", "sizes", "which", "cross", "from", "the", "one", "register", "class", "to", "the", "other", "can", "not", "be", "allowed", ".", "Only", "single", "floats", "are", "allowed", "in", "the", "floating", "point", "registers", ",", "and", "only", "fixed", "point", "values", "in", "the", "EAM", "registers", "." ]
[ "visium", "1", "1" ]
visium
visium_hard_regno_mode_ok
visium
Virtual ISA
GCC
16,882
72
1
[]
[ "<s>", "SDNode", "*", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "const", "Module", "*", "M", "=", "MF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", ";", "DebugLoc", "dl", ";", "if", "(", "PPCLowering", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", "==", "MVT", "::", "i32", ")", "{", "if", "(", "PPCSubTarget", "->", "isTargetELF", "(", ")", ")", "{", "GlobalBaseReg", "=", "PPC", "::", "R30", ";", "if", "(", "M", "->", "getPICLevel", "(", ")", "==", "PICLevel", "::", "SmallPIC", ")", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MoveGOTtoLR", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR", ")", ",", "GlobalBaseReg", ")", ";", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "setUsesPICBase", "(", "true", ")", ";", "}", "else", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR", ")", ",", "GlobalBaseReg", ")", ";", "unsigned", "TempReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "GPRCRegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "UpdateGBR", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "setUsesPICBase", "(", "true", ")", ";", "}", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "GPRC_NOR0RegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "G8RC_NOX0RegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR8", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR8", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "PPCLowering", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ".", "getNode", "(", ")", ";", "}", "</s>" ]
[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]
[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_NOX0RegClass", "PPC::MovePCtoLR8", "PPC::MFLR8", "PPC" ]
PPCISelDAGToDAG6
getGlobalBaseReg
PowerPC
CPU
LLVM
16,883
399
1
[]
[ "<s>", "static", "bool", "alpha_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "IN_RANGE", "(", "regno", ",", "32", ",", "62", ")", ")", "return", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", "||", "mode", "==", "DImode", "||", "mode", "==", "SCmode", "||", "mode", "==", "DCmode", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "On", "Alpha", ",", "the", "integer", "registers", "can", "hold", "any", "mode", ".", "The", "floating-point", "registers", "can", "hold", "64-bit", "integers", "as", "well", ",", "but", "not", "smaller", "values", "." ]
[ "alpha", "32", "62" ]
alpha
alpha_hard_regno_mode_ok
alpha
MPU
GCC
16,884
50
1
[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ";", "}", "</s>" ]
[ "Return", "information", "about", "object", "file", "lowering", "." ]
[ "R600" ]
AMDGPUTargetMachine28
getObjFileLowering
R600
GPU
LLVM
16,885
12
1
[]
[ "<s>", "void", "setFrameAdjustment", "(", "MachineInstr", "&", "I", ",", "int64_t", "V", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "I", ")", ")", ";", "I", ".", "getOperand", "(", "1", ")", ".", "setImm", "(", "V", ")", ";", "}", "</s>" ]
[ "Sets", "the", "stack", "pointer", "adjustment", "made", "inside", "the", "frame", "made", "up", "by", "this", "instruction", "." ]
[ "X86", "1" ]
X86InstrInfo73
setFrameAdjustment
X86
CPU
LLVM
16,886
33
1
[]
[ "<s>", "int", "ARM64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "0", "&&", "AM", ".", "Scale", "!=", "1", ";", "return", "-", "1", ";", "}", "</s>" ]
[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]
[ "ARM64", "ARM64", "0", "1", "1" ]
ARM64ISelLowering
getScalingFactorCost
ARM64
CPU
LLVM
16,887
43
1
[]
[ "<s>", "bool", "WebAssemblyFixBrTableDefaults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Fixing br_table Default Targets **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Changed", "=", "false", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "16", ">", "MBBSet", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "MBBSet", ".", "insert", "(", "&", "MBB", ")", ";", "while", "(", "!", "MBBSet", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "MBBSet", ".", "begin", "(", ")", ";", "MBBSet", ".", "erase", "(", "MBB", ")", ";", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "WebAssembly", "::", "isBrTable", "(", "MI", ")", ")", "{", "auto", "*", "Fixed", "=", "fixBrTable", "(", "MI", ",", "MBB", ",", "MF", ")", ";", "MBBSet", ".", "erase", "(", "Fixed", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "Changed", ")", "{", "MF", ".", "RenumberBlocks", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "WebAssembly", "WebAssembly", "\"********** Fixing br_table Default Targets **********\\n\"", "\"********** Function: \"", "16", "WebAssembly::isBrTable" ]
WebAssemblyFixBrTableDefaults
runOnMachineFunction
WebAssembly
Virtual ISA
LLVM
16,888
154
1
[]
[ "<s>", "void", "AArch64CA53ErratumStub", "::", "applyFixup", "(", "FragmentRef", "&", "pSrcFragRef", ",", "IRBuilder", "&", "pBuilder", ",", "BranchIsland", "&", "pIsland", ")", "{", "assert", "(", "isMyDuty", "(", "pSrcFragRef", ")", ")", ";", "std", "::", "string", "sym_name", "(", "\"__\"", ")", ";", "sym_name", ".", "append", "(", "name", "(", ")", ")", ".", "append", "(", "llvm", "::", "utohexstr", "(", "pIsland", ".", "numOfStubs", "(", ")", ")", ")", ".", "append", "(", "\"@\"", ")", ".", "append", "(", "pIsland", ".", "name", "(", ")", ")", ";", "LDSymbol", "*", "stub_sym", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "Force", ",", "IRBuilder", "::", "Unresolve", ">", "(", "sym_name", ",", "ResolveInfo", "::", "NoType", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "size", "(", ")", ",", "initSymValue", "(", ")", ",", "FragmentRef", "::", "Create", "(", "*", "this", ",", "initSymValue", "(", ")", ")", ",", "ResolveInfo", "::", "Default", ")", ";", "setSymInfo", "(", "stub_sym", "->", "resolveInfo", "(", ")", ")", ";", "FragmentRef", "*", "target", "=", "FragmentRef", "::", "Create", "(", "*", "pSrcFragRef", ".", "frag", "(", ")", ",", "pSrcFragRef", ".", "offset", "(", ")", "+", "getErratumInsnOffset", "(", ")", "+", "AArch64InsnHelpers", "::", "InsnSize", ")", ";", "ResolveInfo", "*", "target_info", "=", "pBuilder", ".", "CreateLocalSymbol", "(", "*", "target", ")", ";", "fixup_iterator", "it", "=", "fixup_begin", "(", ")", ";", "Relocation", "*", "reloc", "=", "Relocation", "::", "Create", "(", "(", "*", "it", ")", "->", "type", "(", ")", ",", "*", "(", "FragmentRef", "::", "Create", "(", "*", "this", ",", "(", "*", "it", ")", "->", "offset", "(", ")", ")", ")", ",", "(", "*", "it", ")", "->", "addend", "(", ")", ")", ";", "reloc", "->", "setSymInfo", "(", "target_info", ")", ";", "std", "::", "unique_ptr", "<", "unsigned", "[", "]", ">", "code", "(", "new", "unsigned", "[", "getErratumSequenceSize", "(", ")", "/", "4", "]", ")", ";", "pSrcFragRef", ".", "memcpy", "(", "code", ".", "get", "(", ")", ",", "getErratumSequenceSize", "(", ")", ",", "0", ")", ";", "reloc", "->", "target", "(", ")", "=", "code", "[", "getErratumInsnOffset", "(", ")", "/", "AArch64InsnHelpers", "::", "InsnSize", "]", ";", "pIsland", ".", "addRelocation", "(", "*", "reloc", ")", ";", "++", "it", ";", "reloc", "=", "Relocation", "::", "Create", "(", "(", "*", "it", ")", "->", "type", "(", ")", ",", "*", "(", "FragmentRef", "::", "Create", "(", "*", "this", ",", "(", "*", "it", ")", "->", "offset", "(", ")", ")", ")", ",", "(", "*", "it", ")", "->", "addend", "(", ")", ")", ";", "reloc", "->", "setSymInfo", "(", "target_info", ")", ";", "reloc", "->", "target", "(", ")", "=", "AArch64InsnHelpers", "::", "buildBranchInsn", "(", ")", ";", "pIsland", ".", "addRelocation", "(", "*", "reloc", ")", ";", "assert", "(", "(", "++", "it", ")", "==", "fixup_end", "(", ")", ")", ";", "}", "</s>" ]
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "AArch64", "AArch64", "\"__\"", "\"@\"", "AArch64", "4", "0", "AArch64", "AArch64" ]
AArch64CA53ErratumStub
applyFixup
AArch64
CPU
LLVM
16,889
390
1
[]
[ "<s>", "void", "Z80oldInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "if", "(", "!", "Orig", ".", "modifiesRegister", "(", "Z80old", "::", "F", ",", "&", "TRI", ")", "||", "MBB", ".", "computeRegisterLiveness", "(", "&", "TRI", ",", "Z80old", "::", "F", ",", "I", ")", "==", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "return", "TargetInstrInfo", "::", "reMaterialize", "(", "MBB", ",", "I", ",", "DstReg", ",", "SubIdx", ",", "Orig", ",", "TRI", ")", ";", "}", "unsigned", "Opc", ";", "int", "Val", ";", "switch", "(", "Orig", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected instruction!\"", ")", ";", "case", "Z80old", "::", "LD8r0", ":", "Opc", "=", "Z80old", "::", "LD8ri", ";", "Val", "=", "0", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ",", "SubIdx", ")", ".", "addImm", "(", "Val", ")", ";", "}", "</s>" ]
[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]
[ "Z80old", "Z80old", "Z80old::F", "Z80old::F", "\"Unexpected instruction!\"", "Z80old::LD8r0", "Z80old::LD8ri", "0" ]
Z80oldInstrInfo
reMaterialize
Z80old
MPU
LLVM
16,890
160
1
[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", "const", "DebugLoc", "&", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";", "unsigned", "IndirectBaseReg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "getIndirectIndexBegin", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ";", "return", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "SI_INDIRECT_DST_V1", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "0", ")", ")", ".", "addReg", "(", "IndirectBaseReg", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addImm", "(", "0", ")", ".", "addReg", "(", "ValueReg", ")", ";", "}", "</s>" ]
[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]
[ "R600", "SI", "SI", "0", "0" ]
SIInstrInfo101
buildIndirectWrite
R600
GPU
LLVM
16,891
115
1
[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "KILL", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "\"Only VGPR spilling expected\"", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"" ]
SIInstrInfo (3)
storeRegToStackSlot
AMDGPU
GPU
LLVM
16,892
325
1
[]
[ "<s>", "bool", "use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!=", "0", ")", "return", "false", ";", "m68k_compute_frame_layout", "(", ")", ";", "return", "current_frame", ".", "reg_no", "?", "false", ":", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]
[ "m68k", "0" ]
m68k3
use_return_insn
m68k
MPU
GCC
16,893
36
1
[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "4", "]", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "4", ";", "++", "i", ")", "{", "if", "(", "M", "[", "i", "]", "<", "0", ")", "PFIndexes", "[", "i", "]", "=", "8", ";", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "0", "]", "*", "9", "*", "9", "*", "9", "+", "PFIndexes", "[", "1", "]", "*", "9", "*", "9", "+", "PFIndexes", "[", "2", "]", "*", "9", "+", "PFIndexes", "[", "3", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "30", ")", ";", "if", "(", "Cost", "<=", "4", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ",", "WhichResult", ";", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "0", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "64", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "32", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "16", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";", "}", "</s>" ]
[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]
[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16" ]
ARMISelLowering33
isShuffleMaskLegal
ARM
CPU
LLVM
16,894
244
1
[]
[ "<s>", "bool", "R600TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "MVT", "::", "Other", ")", "return", "false", ";", "if", "(", "VT", ".", "bitsLT", "(", "MVT", "::", "i32", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";", "return", "VT", ".", "bitsGT", "(", "MVT", "::", "i32", ")", "&&", "Align", "%", "4", "==", "0", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]
[ "AMDGPU", "R600", "MVT::Other", "MVT::i32", "MVT::i32", "4", "0" ]
R600ISelLowering (2)1
allowsMisalignedMemoryAccesses
AMDGPU
GPU
LLVM
16,895
87
1
[]
[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "BranchWithZeroOperand", "=", "false", ";", "if", "(", "I", "->", "isBranch", "(", ")", "&&", "!", "I", "->", "isPseudo", "(", ")", ")", "{", "auto", "TRI", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "ZeroOperandPosition", "=", "I", "->", "findRegisterUseOperandIdx", "(", "Mips", "::", "ZERO", ",", "false", ",", "TRI", ")", ";", "BranchWithZeroOperand", "=", "ZeroOperandPosition", "!=", "-", "1", ";", "}", "if", "(", "BranchWithZeroOperand", ")", "{", "switch", "(", "NewOpc", ")", "{", "case", "Mips", "::", "BEQC", ":", "NewOpc", "=", "Mips", "::", "BEQZC", ";", "break", ";", "case", "Mips", "::", "BNEC", ":", "NewOpc", "=", "Mips", "::", "BNEZC", ";", "break", ";", "case", "Mips", "::", "BGEC", ":", "NewOpc", "=", "Mips", "::", "BGEZC", ";", "break", ";", "case", "Mips", "::", "BLTC", ":", "NewOpc", "=", "Mips", "::", "BLTZC", ";", "break", ";", "case", "Mips", "::", "BEQC64", ":", "NewOpc", "=", "Mips", "::", "BEQZC64", ";", "break", ";", "case", "Mips", "::", "BNEC64", ":", "NewOpc", "=", "Mips", "::", "BNEZC64", ";", "break", ";", "}", "}", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "Mips", "::", "JIC", "||", "NewOpc", "==", "Mips", "::", "JIALC", "||", "NewOpc", "==", "Mips", "::", "JIC64", "||", "NewOpc", "==", "Mips", "::", "JIALC64", ")", "{", "if", "(", "NewOpc", "==", "Mips", "::", "JIALC", "||", "NewOpc", "==", "Mips", "::", "JIALC64", ")", "MIB", "->", "RemoveOperand", "(", "0", ")", ";", "for", "(", "unsigned", "J", "=", "0", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "add", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "0", ")", ";", "}", "else", "{", "for", "(", "unsigned", "J", "=", "0", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "if", "(", "BranchWithZeroOperand", "&&", "(", "unsigned", ")", "ZeroOperandPosition", "==", "J", ")", "continue", ";", "MIB", ".", "add", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "}", "MIB", ".", "copyImplicitOps", "(", "*", "I", ")", ";", "MIB", ".", "cloneMemRefs", "(", "*", "I", ")", ";", "return", "MIB", ";", "}", "</s>" ]
[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]
[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIALC64", "Mips::JIALC", "Mips::JIALC64", "0", "0", "0", "0" ]
MipsInstrInfo9
genInstrWithNewOpc
Mips
CPU
LLVM
16,896
376
1
[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]
[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]
[ "ECLair" ]
ECLairAsmParser
getLoc
ECLair
MPU
LLVM
16,897
20
1
[]
[ "<s>", "static", "bool", "sh_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "regno", ")", "==", "FIRST_RET_REG", "||", "(", "TARGET_SH2E", "&&", "(", "regno", ")", "==", "FIRST_FP_RET_REG", ")", "||", "(", "TARGET_SHMEDIA_FPU", "&&", "(", "regno", ")", "==", "FIRST_FP_RET_REG", ")", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "N", "is", "a", "possible", "register", "number", "of", "function", "value", "." ]
[ "sh" ]
sh4
sh_function_value_regno_p
sh
CPU
GCC
16,898
40
1
[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "DebugLoc", "(", ")", ";", "if", "(", "tm", ".", "getSubtargetImpl", "(", ")", "->", "hasGenericLdSt", "(", ")", ")", "{", "if", "(", "is64bit", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "cvta_local_yes_64", ")", ",", "NVPTX", "::", "VRFrame", ")", ".", "addReg", "(", "NVPTX", "::", "VRFrameLocal", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "IMOV64rr", ")", ",", "NVPTX", "::", "VRFrameLocal", ")", ".", "addReg", "(", "NVPTX", "::", "VRDepot", ")", ";", "}", "else", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "cvta_local_yes", ")", ",", "NVPTX", "::", "VRFrame", ")", ".", "addReg", "(", "NVPTX", "::", "VRFrameLocal", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "IMOV32rr", ")", ",", "NVPTX", "::", "VRFrameLocal", ")", ".", "addReg", "(", "NVPTX", "::", "VRDepot", ")", ";", "}", "}", "else", "{", "if", "(", "is64bit", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "IMOV64rr", ")", ",", "NVPTX", "::", "VRFrame", ")", ".", "addReg", "(", "NVPTX", "::", "VRDepot", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "tm", ".", "getInstrInfo", "(", ")", "->", "get", "(", "NVPTX", "::", "IMOV32rr", ")", ",", "NVPTX", "::", "VRFrame", ")", ".", "addReg", "(", "NVPTX", "::", "VRDepot", ")", ";", "}", "}", "}", "</s>" ]
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "NVPTX", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::IMOV64rr", "NVPTX::VRFrameLocal", "NVPTX::VRDepot", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::IMOV32rr", "NVPTX::VRFrameLocal", "NVPTX::VRDepot", "NVPTX::IMOV64rr", "NVPTX::VRFrame", "NVPTX::VRDepot", "NVPTX::IMOV32rr", "NVPTX::VRFrame", "NVPTX::VRDepot" ]
NVPTXFrameLowering22
emitPrologue
NVPTX
GPU
LLVM
16,899
291
1
[]