docz1105/ComBack · Datasets at Hugging Face

ground_truth sequencelengths 8 512	natrual_language sequencelengths 1 243	TS_V_token sequencelengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token sequencelengths 0 0
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", "::", "max", "(", "(", "(", "unsigned", ")", "VT", ".", "getSizeInBits", "(", ")", "/", "(", "Subtarget", ".", "isABI_O32", "(", ")", "?", "32", ":", "64", ")", ")", ",", "1U", ")", ";", "return", "MipsTargetLowering", "::", "getNumRegisters", "(", "Context", ",", "VT", ")", ";", "}", "</s>" ]	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "Mips", "Mips", "32", "64", "1U", "Mips" ]	MipsISelLowering (2)4	getNumRegistersForCallingConv	Mips	CPU	LLVM	17,000	69	1	[]
[ "<s>", "void", "arm_const_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "bounds_check", "(", "operand", ",", "low", ",", "high", ",", "NULL_TREE", ",", "\"constant\"", ")", ";", "}", "</s>" ]	[ "Bounds-check", "constants", "." ]	[ "arm", "\"constant\"" ]	arm	arm_const_bounds	arm	CPU	GCC	17,001	27	1	[]
[ "<s>", "SDNode", "", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", "nullptr", ";", "}", "SDNode", "*", "ResNode", "=", "nullptr", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "0", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "(", "void", ")", "VT", ";", "}", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"=> \"", ")", ";", "if", "(", "ResNode", "==", "nullptr", "\|\|", "ResNode", "==", "Node", ")", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "else", "DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "return", "ResNode", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "WebAssembly", "WebAssembly", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0", "\"=> \"", "\"\\n\"" ]	WebAssemblyISelDAGToDAG (2)	Select	WebAssembly	Virtual ISA	LLVM	17,002	177	1	[]
[ "<s>", "static", "bool", "avr_decl_memx_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "\|\|", "TREE_TYPE", "(", "decl", ")", "==", "error_mark_node", ")", "{", "return", "false", ";", "}", "return", "(", "ADDR_SPACE_MEMX", "==", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "DECL", "is", "a", "VAR_DECL", "located", "in", "the", "24-bit", "flash", "address", "space", "and", "FALSE", ",", "otherwise", "." ]	[ "avr" ]	avr	avr_decl_memx_p	avr	MPU	GCC	17,003	43	1	[]
[ "<s>", "rtx", "fusion_wrap_memory_address", "(", "rtx", "old_mem", ")", "{", "rtx", "old_addr", "=", "XEXP", "(", "old_mem", ",", "0", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "1", ",", "old_addr", ")", ";", "rtx", "new_addr", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "v", ",", "UNSPEC_FUSION_ADDIS", ")", ";", "return", "replace_equiv_address_nv", "(", "old_mem", ",", "new_addr", ",", "false", ")", ";", "}", "</s>" ]	[ "Wrap", "a", "TOC", "address", "that", "can", "be", "fused", "to", "indicate", "that", "special", "fusion", "processing", "is", "needed", "." ]	[ "powerpcspe", "0", "1" ]	powerpcspe	fusion_wrap_memory_address	powerpcspe	CPU	GCC	17,004	50	1	[]
[ "<s>", "static", "bool", "mips_expand_vpc_loongson_pshufh", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "i", ",", "mask", ";", "rtx", "rmask", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_MMI", ")", ")", "return", "false", ";", "if", "(", "d", "->", "vmode", "!=", "V4HImode", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "for", "(", "i", "=", "mask", "=", "0", ";", "i", "<", "4", ";", "i", "++", ")", "mask", "\|=", "(", "d", "->", "perm", "[", "i", "]", "&", "3", ")", "<<", "(", "i", "", "2", ")", ";", "rmask", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "mask", ")", ")", ";", "if", "(", "d", "->", "one_vector_p", ")", "emit_insn", "(", "gen_loongson_pshufh", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "rmask", ")", ")", ";", "else", "{", "rtx", "t0", ",", "t1", ",", "x", ",", "merge", ",", "rmerge", "[", "4", "]", ";", "t0", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "t1", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "emit_insn", "(", "gen_loongson_pshufh", "(", "t1", ",", "d", "->", "op1", ",", "rmask", ")", ")", ";", "emit_insn", "(", "gen_loongson_pshufh", "(", "t0", ",", "d", "->", "op0", ",", "rmask", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "4", ";", "++", "i", ")", "rmerge", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "&", "4", "?", "constm1_rtx", ":", "const0_rtx", ")", ";", "merge", "=", "gen_rtx_CONST_VECTOR", "(", "V4HImode", ",", "gen_rtvec_v", "(", "4", ",", "rmerge", ")", ")", ";", "merge", "=", "force_reg", "(", "V4HImode", ",", "merge", ")", ";", "x", "=", "gen_rtx_AND", "(", "V4HImode", ",", "merge", ",", "t1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "t1", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "V4HImode", ",", "merge", ")", ";", "x", "=", "gen_rtx_AND", "(", "V4HImode", ",", "x", ",", "t0", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "t0", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_IOR", "(", "V4HImode", ",", "t0", ",", "t1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "d", "->", "target", ",", "x", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Recognize", "patterns", "for", "the", "Loongson", "PSHUFH", "instruction", "." ]	[ "mips", "0", "4", "3", "2", "4", "0", "4", "4", "4" ]	mips	mips_expand_vpc_loongson_pshufh	mips	CPU	GCC	17,005	311	1	[]
[ "<s>", "int", "cris_simple_epilogue", "(", ")", "{", "int", "regno", ";", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "int", "lastreg", "=", "-", "1", ";", "if", "(", "!", "reload_completed", "\|\|", "frame_pointer_needed", "\|\|", "get_frame_size", "(", ")", "!=", "0", "\|\|", "current_function_pretend_args_size", "\|\|", "current_function_args_size", "\|\|", "current_function_outgoing_args_size", "\|\|", "current_function_calls_eh_return", "\|\|", "!", "TARGET_PROLOGUE_EPILOGUE", ")", "return", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "reglimit", ";", "regno", "++", ")", "if", "(", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "\|\|", "(", "regno", "==", "(", "int", ")", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "current_function_uses_pic_offset_table", "\|\|", "(", "flag_pic", "&&", "regs_ever_live", "[", "regno", "+", "1", "]", "&&", "!", "call_used_regs", "[", "regno", "+", "1", "]", ")", ")", ")", ")", "{", "if", "(", "lastreg", "!=", "regno", "-", "1", ")", "return", "0", ";", "lastreg", "=", "regno", ";", "}", "return", "1", ";", "}", "</s>" ]	[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tell", "how", "many", "registers", "must", "be", "saved", ",", "so", "return", "0", "then", "." ]	[ "cris", "1", "0", "0", "0", "1", "1", "1", "0", "1" ]	cris2	cris_simple_epilogue	cris	MPU	GCC	17,006	127	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fold Operands\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Fold Operands\"" ]	SIFoldOperands18	getPassName	R600	GPU	LLVM	17,007	13	1	[]
[ "<s>", "bool", "csky_valid_mem_constraint_operand", "(", "rtx", "op", ",", "const", "char", "*", "constraint", ")", "{", "struct", "csky_address", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "if", "(", "!", "decompose_csky_address", "(", "XEXP", "(", "op", ",", "0", ")", ",", "&", "addr", ")", ")", "return", "false", ";", "if", "(", "!", "is_csky_address_register_rtx_p", "(", "addr", ".", "base", ",", "0", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "index", "&&", "(", "constraint", "[", "0", "]", "==", "'Q'", "\|\|", "constraint", "[", "0", "]", "==", "'W'", ")", ")", "{", "if", "(", "!", "is_csky_address_register_rtx_p", "(", "addr", ".", "index", ",", "0", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "scale", "==", "1", "\|\|", "addr", ".", "scale", "==", "2", "\|\|", "addr", ".", "scale", "==", "4", "\|\|", "addr", ".", "scale", "==", "8", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "addr", ".", "disp", "&&", "constraint", "[", "0", "]", "==", "'Q'", ")", "{", "rtx", "disp", "=", "addr", ".", "disp", ";", "if", "(", "!", "CONST_INT_P", "(", "disp", ")", ")", "return", "false", ";", "if", "(", "(", "(", "unsigned", ")", "INTVAL", "(", "disp", ")", "%", "4", ")", "==", "0", "&&", "(", "unsigned", ")", "INTVAL", "(", "disp", ")", "<=", "(", "unsigned", ")", "1020", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "constraint", "[", "0", "]", "==", "'Q'", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Support", "for", "the", "Q", "or", "W", "memory", "constraint", ".", "Returns", "true", "if", "OP", "is", "a", "MEM", "RTX", "with", "an", "address", "consisting", "of", "base", "+", "index", "or", "base", "+", "displacement", "." ]	[ "csky", "0", "0", "0", "0", "0", "1", "2", "4", "8", "0", "4", "0", "1020", "0" ]	csky	csky_valid_mem_constraint_operand	csky	CPU	GCC	17,008	219	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "Alpha", "::", "F4RCRegisterClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Alpha", "::", "STS", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "Alpha", "::", "F31", ")", ";", "else", "if", "(", "RC", "==", "Alpha", "::", "F8RCRegisterClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Alpha", "::", "STT", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "Alpha", "::", "F31", ")", ";", "else", "if", "(", "RC", "==", "Alpha", "::", "GPRCRegisterClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Alpha", "::", "STQ", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "Alpha", "::", "F31", ")", ";", "else", "llvm_unreachable", "(", "\"Unhandled register class\"", ")", ";", "}", "</s>" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::STS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::STT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::STQ", "Alpha::F31", "\"Unhandled register class\"" ]	AlphaInstrInfo	storeRegToStackSlot	Alpha	MPU	LLVM	17,009	203	1	[]
[ "<s>", "static", "void", "mips_dfa_post_advance_cycle", "(", "void", ")", "{", "if", "(", "TUNE_LOONGSON_2EF", ")", "mips_ls2_dfa_post_advance_cycle", "(", "curr_state", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCHED_DFA_POST_ADVANCE_CYCLE", ".", "This", "hook", "is", "being", "called", "at", "the", "start", "of", "each", "cycle", "." ]	[ "mips" ]	mips	mips_dfa_post_advance_cycle	mips	CPU	GCC	17,010	17	1	[]
[ "<s>", "static", "void", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "{", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "TeeRISCMachineFunctionInfo", "", "TFI", "=", "MF", ".", "getInfo", "<", "TeeRISCMachineFunctionInfo", ">", "(", ")", ";", "TFI", "->", "adjustLoadArgsFI", "(", "MFI", ")", ";", "TFI", "->", "adjustStoreVarArgsFI", "(", "MFI", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Original Frame Size: \"", "<<", "FrameSize", "<<", "\"\\n\"", ")", ";", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "1", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Aligned Frame Size: \"", "<<", "FrameSize", "<<", "\"\\n\"", ")", ";", "}", "</s>" ]	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "TeeRISC", "TeeRISC", "TeeRISC", "\"Original Frame Size: \"", "\"\\n\"", "1", "\"Aligned Frame Size: \"", "\"\\n\"" ]	TeeRISCFrameLowering	determineFrameLayout	TeeRISC	CPU	LLVM	17,011	124	1	[]
[ "<s>", "static", "int", "mcore_ior_cost", "(", "rtx", "x", ")", "{", "int", "val", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "2", ";", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ";", "if", "(", "CONST_OK_FOR_M", "(", "val", ")", ")", "return", "2", ";", "else", "if", "(", "const_ok_for_mcore", "(", "val", ")", ")", "return", "3", ";", "else", "if", "(", "TARGET_HARDLIT", "&&", "mcore_const_ok_for_inline", "(", "val", ")", ")", "return", "4", ";", "return", "5", ";", "}", "</s>" ]	[ "What", "does", "an", "or", "cost", "-", "see", "and_cost", "(", ")", "." ]	[ "mcore", "1", "2", "1", "2", "3", "4", "5" ]	mcore3	mcore_ior_cost	mcore	MPU	GCC	17,012	78	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "STRrs", ":", "case", "ARM", "::", "t2STRs", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", "==", "0", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "STRi12", ":", "case", "ARM", "::", "t2STRi12", ":", "case", "ARM", "::", "tSTRspi", ":", "case", "ARM", "::", "VSTRD", ":", "case", "ARM", "::", "VSTRS", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "VST1q64Pseudo", ":", "if", "(", "MI", "->", "getOperand", "(", "0", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "getSubReg", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "VSTMQIA", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "0", ")", ".", "getSubReg", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]	[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64Pseudo", "0", "2", "0", "0", "2", "ARM::VSTMQIA", "1", "0", "0", "1", "0", "0" ]	ARMBaseInstrInfo108	isStoreToStackSlot	ARM	CPU	LLVM	17,013	345	1	[]
[ "<s>", "static", "void", "nvptx_goacc_reduction_setup", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_call_arg", "(", "call", ",", "2", ")", ";", "int", "level", "=", "TREE_INT_CST_LOW", "(", "gimple_call_arg", "(", "call", ",", "3", ")", ")", ";", "gimple_seq", "seq", "=", "NULL", ";", "push_gimplify_context", "(", "true", ")", ";", "if", "(", "level", "!=", "GOMP_DIM_GANG", ")", "{", "tree", "ref_to_res", "=", "gimple_call_arg", "(", "call", ",", "1", ")", ";", "if", "(", "!", "integer_zerop", "(", "ref_to_res", ")", ")", "var", "=", "build_simple_mem_ref", "(", "ref_to_res", ")", ";", "}", "if", "(", "level", "==", "GOMP_DIM_WORKER", ")", "{", "tree", "offset", "=", "gimple_call_arg", "(", "call", ",", "5", ")", ";", "tree", "call", "=", "nvptx_get_worker_red_addr", "(", "TREE_TYPE", "(", "var", ")", ",", "offset", ")", ";", "tree", "ptr", "=", "make_ssa_name", "(", "TREE_TYPE", "(", "call", ")", ")", ";", "gimplify_assign", "(", "ptr", ",", "call", ",", "&", "seq", ")", ";", "tree", "ref", "=", "build_simple_mem_ref", "(", "ptr", ")", ";", "TREE_THIS_VOLATILE", "(", "ref", ")", "=", "1", ";", "gimplify_assign", "(", "ref", ",", "var", ",", "&", "seq", ")", ";", "}", "if", "(", "lhs", ")", "gimplify_assign", "(", "lhs", ",", "var", ",", "&", "seq", ")", ";", "pop_gimplify_context", "(", "NULL", ")", ";", "gsi_replace_with_seq", "(", "&", "gsi", ",", "seq", ",", "true", ")", ";", "}", "</s>" ]	[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_SETUP", "." ]	[ "nvptx", "2", "3", "1", "5", "1" ]	nvptx3	nvptx_goacc_reduction_setup	nvptx	GPU	GCC	17,014	198	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "bool", "NeedsAlign", "=", "(", "MFI", ".", "getMaxAlign", "(", ")", ">", "getStackAlign", "(", ")", ")", ";", "if", "(", "!", "HasAlloca", "\|\|", "!", "NeedsAlign", ")", "return", ";", "SmallSet", "<", "int", ",", "4", ">", "DealignSlots", ";", "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "0", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "\|\|", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "Align", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlign", "(", "i", ")", ",", "Align", "(", "8", ")", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "Align", "(", "8", ")", ")", ";", "LFS", "=", "alignTo", "(", "LFS", "+", "S", ",", "A", ")", ";", "MFI", ".", "mapLocalFrameObject", "(", "i", ",", "-", "static_cast", "<", "int64_t", ">", "(", "LFS", ")", ")", ";", "DealignSlots", ".", "insert", "(", "i", ")", ";", "}", "MFI", ".", "setLocalFrameSize", "(", "LFS", ")", ";", "Align", "A", "=", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<=", "8", "&&", "\"Unexpected local frame alignment\"", ")", ";", "if", "(", "A", "==", "1", ")", "MFI", ".", "setLocalFrameMaxAlign", "(", "Align", "(", "8", ")", ")", ";", "MFI", ".", "setUseLocalStackAllocationBlock", "(", "true", ")", ";", "if", "(", "!", "DealignSlots", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "BB", ")", "{", "bool", "KeepOld", "=", "true", ";", "ArrayRef", "<", "MachineMemOperand", "", ">", "memops", "=", "MI", ".", "memoperands", "(", ")", ";", "SmallVector", "<", "MachineMemOperand", "", ",", "1", ">", "new_memops", ";", "for", "(", "MachineMemOperand", "", "MMO", ":", "memops", ")", "{", "auto", "", "PV", "=", "MMO", "->", "getPseudoValue", "(", ")", ";", "if", "(", "auto", "", "FS", "=", "dyn_cast_or_null", "<", "FixedStackPseudoSourceValue", ">", "(", "PV", ")", ")", "{", "int", "FI", "=", "FS", "->", "getFrameIndex", "(", ")", ";", "if", "(", "DealignSlots", ".", "count", "(", "FI", ")", ")", "{", "auto", "", "NewMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", "->", "getPointerInfo", "(", ")", ",", "MMO", "->", "getFlags", "(", ")", ",", "MMO", "->", "getSize", "(", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ",", "MMO", "->", "getAAInfo", "(", ")", ",", "MMO", "->", "getRanges", "(", ")", ",", "MMO", "->", "getSyncScopeID", "(", ")", ",", "MMO", "->", "getSuccessOrdering", "(", ")", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", ";", "new_memops", ".", "push_back", "(", "NewMMO", ")", ";", "KeepOld", "=", "false", ";", "continue", ";", "}", "}", "new_memops", ".", "push_back", "(", "MMO", ")", ";", "}", "if", "(", "!", "KeepOld", ")", "MI", ".", "setMemRefs", "(", "MF", ",", "new_memops", ")", ";", "}", "}", "}", "unsigned", "AP", "=", "0", ";", "if", "(", "const", "MachineInstr", "", "AI", "=", "getAlignaInstr", "(", "MF", ")", ")", "AP", "=", "AI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "HMFI", ".", "setStackAlignBasePhysReg", "(", "AP", ")", ";", "}", "</s>" ]	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "Hexagon", "Hexagon", "4", "0", "8", "8", "8", "\"Unexpected local frame alignment\"", "1", "8", "1", "0", "0", "Hexagon" ]	HexagonFrameLowering12	processFunctionBeforeFrameFinalized	Hexagon	DSP	LLVM	17,015	507	1	[]
[ "<s>", "SystemZSubtarget", "&", "SystemZSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "StringRef", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "\"generic\"", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "HasSoftFloat", ")", "HasVector", "=", "false", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "\"generic\"" ]	SystemZSubtarget18	initializeSubtargetDependencies	SystemZ	CPU	LLVM	17,016	50	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", "X86", "::", "DIVSDrr", ":", "case", "X86", "::", "DIVSDrr_Int", ":", "case", "X86", "::", "DIVSSrm", ":", "case", "X86", "::", "DIVSSrm_Int", ":", "case", "X86", "::", "DIVSSrr", ":", "case", "X86", "::", "DIVSSrr_Int", ":", "case", "X86", "::", "SQRTPDm", ":", "case", "X86", "::", "SQRTPDr", ":", "case", "X86", "::", "SQRTPSm", ":", "case", "X86", "::", "SQRTPSr", ":", "case", "X86", "::", "SQRTSDm", ":", "case", "X86", "::", "SQRTSDm_Int", ":", "case", "X86", "::", "SQRTSDr", ":", "case", "X86", "::", "SQRTSDr_Int", ":", "case", "X86", "::", "SQRTSSm", ":", "case", "X86", "::", "SQRTSSm_Int", ":", "case", "X86", "::", "SQRTSSr", ":", "case", "X86", "::", "SQRTSSr_Int", ":", "case", "X86", "::", "VDIVSDrm", ":", "case", "X86", "::", "VDIVSDrm_Int", ":", "case", "X86", "::", "VDIVSDrr", ":", "case", "X86", "::", "VDIVSDrr_Int", ":", "case", "X86", "::", "VDIVSSrm", ":", "case", "X86", "::", "VDIVSSrm_Int", ":", "case", "X86", "::", "VDIVSSrr", ":", "case", "X86", "::", "VDIVSSrr_Int", ":", "case", "X86", "::", "VSQRTPDm", ":", "case", "X86", "::", "VSQRTPDr", ":", "case", "X86", "::", "VSQRTPSm", ":", "case", "X86", "::", "VSQRTPSr", ":", "case", "X86", "::", "VSQRTSDm", ":", "case", "X86", "::", "VSQRTSDm_Int", ":", "case", "X86", "::", "VSQRTSDr", ":", "case", "X86", "::", "VSQRTSSm", ":", "case", "X86", "::", "VSQRTSSm_Int", ":", "case", "X86", "::", "VSQRTSSr", ":", "return", "true", ";", "}", "}", "</s>" ]	[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]	[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDr", "X86::SQRTPSm", "X86::SQRTPSr", "X86::SQRTSDm", "X86::SQRTSDm_Int", "X86::SQRTSDr", "X86::SQRTSDr_Int", "X86::SQRTSSm", "X86::SQRTSSm_Int", "X86::SQRTSSr", "X86::SQRTSSr_Int", "X86::VDIVSDrm", "X86::VDIVSDrm_Int", "X86::VDIVSDrr", "X86::VDIVSDrr_Int", "X86::VDIVSSrm", "X86::VDIVSSrm_Int", "X86::VDIVSSrr", "X86::VDIVSSrr_Int", "X86::VSQRTPDm", "X86::VSQRTPDr", "X86::VSQRTPSm", "X86::VSQRTPSr", "X86::VSQRTSDm", "X86::VSQRTSDm_Int", "X86::VSQRTSDr", "X86::VSQRTSSm", "X86::VSQRTSSm_Int", "X86::VSQRTSSr" ]	X86InstrInfo116	isHighLatencyDef	X86	CPU	LLVM	17,017	215	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNum", ";", "assert", "(", "FIOperandNum", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "FIOperandNum", ",", "this", ",", "MF", ")", ")", ";", "}", "</s>" ]	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"" ]	PPCRegisterInfo22	resolveFrameIndex	PowerPC	CPU	LLVM	17,018	179	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "unsigned", "Opc", "=", "0", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "SW_P8", ":", "Mips", "::", "SW", ";", "else", "if", "(", "RC", "==", "Mips", "::", "CPU64RegsRegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "SD_P8", ":", "Mips", "::", "SD", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "SWC1_P8", ":", "Mips", "::", "SWC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "Opc", "=", "Mips", "::", "SDC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR64RegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "SDC164_P8", ":", "Mips", "::", "SDC164", ";", "assert", "(", "Opc", "&&", "\"Register class not handled!\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::SW_P8", "Mips::SW", "Mips::CPU64RegsRegisterClass", "Mips::SD_P8", "Mips::SD", "Mips::FGR32RegisterClass", "Mips::SWC1_P8", "Mips::SWC1", "Mips::AFGR64RegisterClass", "Mips::SDC1", "Mips::FGR64RegisterClass", "Mips::SDC164_P8", "Mips::SDC164", "\"Register class not handled!\"", "0" ]	MipsInstrInfo41	storeRegToStackSlot	Mips	CPU	LLVM	17,019	221	1	[]
[ "<s>", "static", "void", "ia64_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "flag_unwind_tables", "&&", "(", "!", "flag_exceptions", "\|\|", "USING_SJLJ_EXCEPTIONS", ")", ")", "return", ";", "fputs", "(", "\"\\t.body\\n\"", ",", "file", ")", ";", "}", "</s>" ]	[ "Emit", "the", ".body", "directive", "at", "the", "scheduled", "end", "of", "the", "prologue", "." ]	[ "ia64", "\"\\t.body\\n\"" ]	ia643	ia64_output_function_end_prologue	ia64	CPU	GCC	17,020	31	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "ITBlockSize", ")", "{", "--", "ITBlockSize", ";", "}", "else", "if", "(", "Opcode", "==", "ARM", "::", "t2IT", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "3", "&&", "\"Invalid IT mask!\"", ")", ";", "ITBlockSize", "=", "4", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";", "}", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", ";", "ITBlockMIs", "[", "ITBlockSize", "-", "1", "-", "i", "]", "=", "&", "*", "I", ";", "}", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "Stalls", "=", "0", ";", "}", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARM", "ARM", "ARM::t2IT", "1", "3", "\"Invalid IT mask!\"", "4", "0", "1", "0" ]	ARMHazardRecognizer10	EmitInstruction	ARM	CPU	LLVM	17,021	164	1	[]
[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "true", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "SystemZMachineFunctionInfo", "", "ZFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "const", "SystemZSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "Regs", "=", "Subtarget", ".", "getSpecialRegisters", "<", "SystemZXPLINK64Registers", ">", "(", ")", ";", "SystemZ", "::", "GPRRegs", "SpillGPRs", "=", "ZFI", "->", "getSpillGPRRegs", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "SpillGPRs", ".", "LowGPR", ")", "{", "assert", "(", "SpillGPRs", ".", "LowGPR", "!=", "SpillGPRs", ".", "HighGPR", "&&", "\"Should be saving multiple registers\"", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "SystemZ", "::", "STMG", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "SpillGPRs", ".", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "SpillGPRs", ".", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "Regs", ".", "getStackPointerRegister", "(", ")", ")", ";", "MIB", ".", "addImm", "(", "SpillGPRs", ".", "GPROffset", ")", ";", "auto", "&", "GRRegClass", "=", "SystemZ", "::", "GR64BitRegClass", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "GRRegClass", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "SystemZ", "::", "FP64BitRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "true", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "SystemZ", "::", "FP64BitRegClass", ",", "TRI", ")", ";", "}", "if", "(", "SystemZ", "::", "VR128BitRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "true", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "SystemZ", "::", "VR128BitRegClass", ",", "TRI", ")", ";", "}", "}", "return", "true", ";", "}", "</s>" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving multiple registers\"", "SystemZ::STMG", "SystemZ::GR64BitRegClass", "0", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128BitRegClass" ]	SystemZFrameLowering10	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	17,022	404	1	[]
[ "<s>", "bool", "SNESInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid SNES branch condition!\"", ")", ";", "SNESCC", "::", "CondCodes", "CC", "=", "static_cast", "<", "SNESCC", "::", "CondCodes", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "getOppositeCondition", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "SNES", "SNES", "1", "\"Invalid SNES branch condition!\"", "SNESCC::CondCodes", "SNESCC::CondCodes", "0", "0" ]	SNESInstrInfo	reverseBranchCondition	SNES	DSP	LLVM	17,023	66	1	[]
[ "<s>", "const", "NVPTXSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine10	getSubtargetImpl	NVPTX	GPU	LLVM	17,024	13	1	[]
[ "<s>", "rtx", "standard_80387_constant_rtx", "(", "int", "idx", ")", "{", "int", "i", ";", "if", "(", "!", "ext_80387_constants_init", ")", "init_ext_80387_constants", "(", ")", ";", "switch", "(", "idx", ")", "{", "case", "3", ":", "case", "4", ":", "case", "5", ":", "case", "6", ":", "case", "7", ":", "i", "=", "idx", "-", "3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "const_double_from_real_value", "(", "ext_80387_constants_table", "[", "i", "]", ",", "XFmode", ")", ";", "}", "</s>" ]	[ "Return", "the", "CONST_DOUBLE", "representing", "the", "80387", "constant", "that", "is", "loaded", "by", "the", "specified", "special", "instruction", ".", "The", "argument", "IDX", "matches", "the", "return", "value", "from", "standard_80387_constant_p", "." ]	[ "i386", "3", "4", "5", "6", "7", "3" ]	i386	standard_80387_constant_rtx	i386	CPU	GCC	17,025	66	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "CommentStream", "=", "&", "CStream", ";", "InternalInstruction", "InternalInstr", ";", "dlog_t", "LoggerFn", "=", "logger", ";", "if", "(", "&", "VStream", "==", "&", "nulls", "(", ")", ")", "LoggerFn", "=", "nullptr", ";", "Region", "R", "(", "Bytes", ",", "Address", ")", ";", "int", "Ret", "=", "decodeInstruction", "(", "&", "InternalInstr", ",", "regionReader", ",", "(", "const", "void", "", ")", "&", "R", ",", "LoggerFn", ",", "(", "void", "", ")", "&", "VStream", ",", "(", "const", "void", "*", ")", "MII", ".", "get", "(", ")", ",", "Address", ",", "fMode", ")", ";", "if", "(", "Ret", ")", "{", "Size", "=", "InternalInstr", ".", "readerCursor", "-", "Address", ";", "return", "Fail", ";", "}", "else", "{", "Size", "=", "InternalInstr", ".", "length", ";", "return", "(", "!", "translateInstruction", "(", "Instr", ",", "InternalInstr", ",", "this", ")", ")", "?", "Success", ":", "Fail", ";", "}", "}", "</s>" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86" ]	X86Disassembler (2)1	getInstruction	X86	CPU	LLVM	17,026	156	1	[]
[ "<s>", "void", "ix86_expand_v1ti_shift", "(", "enum", "rtx_code", "code", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op1", "=", "force_reg", "(", "V1TImode", ",", "operands", "[", "1", "]", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "rtx", "tmp1", "=", "ix86_expand_v1ti_to_ti", "(", "op1", ")", ";", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "rtx", "(", "*", "shift", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlti3", ":", "gen_lshrti3", ";", "emit_insn", "(", "shift", "(", "tmp2", ",", "tmp1", ",", "operands", "[", "2", "]", ")", ")", ";", "rtx", "tmp3", "=", "ix86_expand_ti_to_v1ti", "(", "tmp2", ")", ";", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "tmp3", ")", ";", "return", ";", "}", "HOST_WIDE_INT", "bits", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", "&", "127", ";", "if", "(", "bits", "==", "0", ")", "{", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "op1", ")", ";", "return", ";", "}", "if", "(", "(", "bits", "&", "7", ")", "==", "0", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_sse2_ashlv1ti3", "(", "tmp", ",", "op1", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp", ",", "op1", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "tmp", ")", ";", "return", ";", "}", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_sse2_ashlv1ti3", "(", "tmp1", ",", "op1", ",", "GEN_INT", "(", "64", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp1", ",", "op1", ",", "GEN_INT", "(", "64", ")", ")", ")", ";", "rtx", "tmp2", "=", "force_reg", "(", "V2DImode", ",", "gen_lowpart", "(", "V2DImode", ",", "tmp1", ")", ")", ";", "rtx", "tmp3", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "if", "(", "bits", ">", "64", ")", "{", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp3", ",", "tmp2", ",", "GEN_INT", "(", "bits", "-", "64", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp3", ",", "tmp2", ",", "GEN_INT", "(", "bits", "-", "64", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp4", "=", "force_reg", "(", "V2DImode", ",", "gen_lowpart", "(", "V2DImode", ",", "op1", ")", ")", ";", "rtx", "tmp5", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp5", ",", "tmp4", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp5", ",", "tmp4", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "rtx", "tmp6", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp6", ",", "tmp2", ",", "GEN_INT", "(", "64", "-", "bits", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp6", ",", "tmp2", ",", "GEN_INT", "(", "64", "-", "bits", ")", ")", ")", ";", "emit_insn", "(", "gen_iorv2di3", "(", "tmp3", ",", "tmp5", ",", "tmp6", ")", ")", ";", "}", "rtx", "tmp7", "=", "force_reg", "(", "V1TImode", ",", "gen_lowpart", "(", "V1TImode", ",", "tmp3", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "tmp7", ")", ";", "}", "</s>" ]	[ "Expand", "V1TI", "mode", "shift", "(", "of", "rtx_code", "CODE", ")", "by", "constant", "." ]	[ "i386", "1", "2", "2", "0", "2", "127", "0", "0", "7", "0", "0", "64", "64", "64", "64", "64", "64", "64", "0" ]	i386-expand	ix86_expand_v1ti_shift	i386	CPU	GCC	17,027	482	1	[]
[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "machine_mode", "req_mode", ")", "{", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "!=", "REG", "\|\|", "!", "CC_REGNO_P", "(", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", ")", ")", "return", "1", ";", "set_mode", "=", "GET_MODE", "(", "SET_DEST", "(", "set", ")", ")", ";", "switch", "(", "set_mode", ")", "{", "case", "CCSmode", ":", "case", "CCSRmode", ":", "case", "CCUmode", ":", "case", "CCURmode", ":", "case", "CCLmode", ":", "case", "CCL1mode", ":", "case", "CCL2mode", ":", "case", "CCL3mode", ":", "case", "CCT1mode", ":", "case", "CCT2mode", ":", "case", "CCT3mode", ":", "case", "CCVEQmode", ":", "case", "CCVHmode", ":", "case", "CCVHUmode", ":", "case", "CCVFHmode", ":", "case", "CCVFHEmode", ":", "if", "(", "req_mode", "!=", "set_mode", ")", "return", "0", ";", "break", ";", "case", "CCZmode", ":", "if", "(", "req_mode", "!=", "CCSmode", "&&", "req_mode", "!=", "CCUmode", "&&", "req_mode", "!=", "CCTmode", "&&", "req_mode", "!=", "CCSRmode", "&&", "req_mode", "!=", "CCURmode", ")", "return", "0", ";", "break", ";", "case", "CCAPmode", ":", "case", "CCANmode", ":", "if", "(", "req_mode", "!=", "CCAmode", ")", "return", "0", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "(", "GET_MODE", "(", "SET_SRC", "(", "set", ")", ")", "==", "set_mode", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "as", "REQ_MODE", "." ]	[ "s390", "1", "0", "0", "0" ]	s3905	s390_match_ccmode_set	s390	MPU	GCC	17,028	193	1	[]
[ "<s>", "aarch64_simd_switcher", "::", "aarch64_simd_switcher", "(", "unsigned", "int", "extra_flags", ")", ":", "m_old_isa_flags", "(", "aarch64_isa_flags", ")", ",", "m_old_general_regs_only", "(", "TARGET_GENERAL_REGS_ONLY", ")", "{", "aarch64_isa_flags", "=", "AARCH64_FL_FP", "\|", "AARCH64_FL_SIMD", "\|", "extra_flags", ";", "global_options", ".", "x_target_flags", "&=", "~", "MASK_GENERAL_REGS_ONLY", ";", "}", "</s>" ]	[ "Enable", "AARCH64_FL_", "*", "flags", "EXTRA_FLAGS", "on", "top", "of", "the", "base", "Advanced", "SIMD", "set", "." ]	[ "aarch64", "aarch64_simd_switcher::aarch64_simd_switcher" ]	aarch64-builtins	aarch64_simd_switcher	aarch64	CPU	GCC	17,029	35	1	[]
[ "<s>", "const", "PPCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget (2)1	getRegisterInfo	PowerPC	CPU	LLVM	17,030	20	1	[]
[ "<s>", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_gen_builtins", "fncode", ")", "{", "size_t", "j", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "j", "]", ".", "bifname", ";", "switch", "(", "rs6000_builtin_info", "[", "j", "]", ".", "enable", ")", "{", "case", "ENB_P5", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power5\"", ")", ";", "break", ";", "case", "ENB_P6", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power6\"", ")", ";", "break", ";", "case", "ENB_P6_64", ":", "error", "(", "\"%qs requires the %qs option and either the %qs or %qs option\"", ",", "name", ",", "\"-mcpu=power6\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "break", ";", "case", "ENB_ALTIVEC", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-maltivec\"", ")", ";", "break", ";", "case", "ENB_CELL", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=cell\"", ")", ";", "break", ";", "case", "ENB_VSX", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mvsx\"", ")", ";", "break", ";", "case", "ENB_P7", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power7\"", ")", ";", "break", ";", "case", "ENB_P7_64", ":", "error", "(", "\"%qs requires the %qs option and either the %qs or %qs option\"", ",", "name", ",", "\"-mcpu=power7\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "break", ";", "case", "ENB_P8", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power8\"", ")", ";", "break", ";", "case", "ENB_P8V", ":", "error", "(", "\"%qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mcpu=power8\"", ",", "\"-mvsx\"", ")", ";", "break", ";", "case", "ENB_P9", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power9\"", ")", ";", "break", ";", "case", "ENB_P9_64", ":", "error", "(", "\"%qs requires the %qs option and either the %qs or %qs option\"", ",", "name", ",", "\"-mcpu=power9\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "break", ";", "case", "ENB_P9V", ":", "error", "(", "\"%qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mcpu=power9\"", ",", "\"-mvsx\"", ")", ";", "break", ";", "case", "ENB_IEEE128_HW", ":", "error", "(", "\"%qs requires quad-precision floating-point arithmetic\"", ",", "name", ")", ";", "break", ";", "case", "ENB_DFP", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mhard-dfp\"", ")", ";", "break", ";", "case", "ENB_CRYPTO", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcrypto\"", ")", ";", "break", ";", "case", "ENB_HTM", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mhtm\"", ")", ";", "break", ";", "case", "ENB_P10", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power10\"", ")", ";", "break", ";", "case", "ENB_P10_64", ":", "error", "(", "\"%qs requires the %qs option and either the %qs or %qs option\"", ",", "name", ",", "\"-mcpu=power10\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "break", ";", "case", "ENB_MMA", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mmma\"", ")", ";", "break", ";", "default", ":", "case", "ENB_ALWAYS", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]	[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]	[ "rs6000", "\"%qs requires the %qs option\"", "\"-mcpu=power5\"", "\"%qs requires the %qs option\"", "\"-mcpu=power6\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power6\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs option\"", "\"-maltivec\"", "\"%qs requires the %qs option\"", "\"-mcpu=cell\"", "\"%qs requires the %qs option\"", "\"-mvsx\"", "\"%qs requires the %qs option\"", "\"-mcpu=power7\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power7\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs option\"", "\"-mcpu=power8\"", "\"%qs requires the %qs and %qs options\"", "\"-mcpu=power8\"", "\"-mvsx\"", "\"%qs requires the %qs option\"", "\"-mcpu=power9\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power9\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs and %qs options\"", "\"-mcpu=power9\"", "\"-mvsx\"", "\"%qs requires quad-precision floating-point arithmetic\"", "\"%qs requires the %qs option\"", "\"-mhard-dfp\"", "\"%qs requires the %qs option\"", "\"-mcrypto\"", "\"%qs requires the %qs option\"", "\"-mhtm\"", "\"%qs requires the %qs option\"", "\"-mcpu=power10\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power10\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs option\"", "\"-mmma\"" ]	rs6000-builtin	rs6000_invalid_builtin	rs6000	CPU	GCC	17,031	347	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "AsmFlavor", "(", "AsmWriterFlavor", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "NoMMXSSE", ")", ",", "X863DNowLevel", "(", "NoThreeDNow", ")", ",", "HasX86_64", "(", "false", ")", ",", "IsBTMemSlow", "(", "false", ")", ",", "DarwinVers", "(", "0", ")", ",", "IsLinux", "(", "false", ")", ",", "stackAlignment", "(", "8", ")", ",", "MaxInlineSizeThreshold", "(", "128", ")", ",", "Is64Bit", "(", "is64Bit", ")", ",", "TargetType", "(", "isELF", ")", "{", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "std", "::", "string", "CPU", "=", "GetCurrentX86CPU", "(", ")", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "}", "else", "{", "AutoDetectSubtargetFeatures", "(", ")", ";", "if", "(", "Is64Bit", "&&", "X86SSELevel", "<", "SSE2", ")", "X86SSELevel", "=", "SSE2", ";", "}", "if", "(", "Is64Bit", ")", "HasX86_64", "=", "true", ";", "DOUT", "<<", "\"Subtarget features: SSELevel \"", "<<", "X86SSELevel", "<<", "\", 3DNowLevel \"", "<<", "X863DNowLevel", "<<", "\", 64bit \"", "<<", "HasX86_64", "<<", "\"\\n\"", ";", "assert", "(", "(", "!", "Is64Bit", "\|\|", "HasX86_64", ")", "&&", "\"64-bit code requested on a subtarget that doesn't support it!\"", ")", ";", "const", "std", "::", "string", "&", "TT", "=", "M", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "length", "(", ")", ">", "5", ")", "{", "size_t", "Pos", ";", "if", "(", "(", "Pos", "=", "TT", ".", "find", "(", "\"-darwin\"", ")", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isDarwin", ";", "if", "(", "isdigit", "(", "TT", "[", "Pos", "+", "7", "]", ")", ")", "DarwinVers", "=", "atoi", "(", "&", "TT", "[", "Pos", "+", "7", "]", ")", ";", "else", "DarwinVers", "=", "8", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"linux\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isELF", ";", "IsLinux", "=", "true", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"cygwin\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isCygwin", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"mingw\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isMingw", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"win32\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isWindows", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"windows\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isWindows", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"-cl\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isDarwin", ";", "DarwinVers", "=", "9", ";", "}", "}", "else", "if", "(", "TT", ".", "empty", "(", ")", ")", "{", "TargetType", "=", "isCygwin", ";", "TargetType", "=", "isMingw", ";", "TargetType", "=", "isDarwin", ";", "DarwinVers", "=", "9", ";", "DarwinVers", "=", "8", ";", "TargetType", "=", "isWindows", ";", "TargetType", "=", "isELF", ";", "IsLinux", "=", "true", ";", "}", "if", "(", "AsmFlavor", "==", "X86Subtarget", "::", "Unset", ")", "{", "AsmFlavor", "=", "(", "TargetType", "==", "isWindows", ")", "?", "X86Subtarget", "::", "Intel", ":", "X86Subtarget", "::", "ATT", ";", "}", "if", "(", "TargetType", "==", "isDarwin", "\|\|", "Is64Bit", ")", "stackAlignment", "=", "16", ";", "if", "(", "StackAlignment", ")", "stackAlignment", "=", "StackAlignment", ";", "}", "</s>" ]	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "128", "X86", "X86", "X86", "X86", "\"Subtarget features: SSELevel \"", "X86", "\", 3DNowLevel \"", "X86", "\", 64bit \"", "X86", "\"\\n\"", "X86", "\"64-bit code requested on a subtarget that doesn't support it!\"", "5", "\"-darwin\"", "7", "7", "8", "\"linux\"", "\"cygwin\"", "\"mingw\"", "\"win32\"", "\"windows\"", "\"-cl\"", "9", "9", "8", "X86", "X86", "X86", "16" ]	X86Subtarget29	X86Subtarget	X86	CPU	LLVM	17,032	477	1	[]
[ "<s>", "virtual", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Target", ".", "getConstant", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "UPT" ]	UPTAsmBackend	shouldForceRelocation	UPT	CPU	LLVM	17,033	39	1	[]
[ "<s>", "void", "M68kFrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "IsSub", "=", "NumBytes", "<", "0", ";", "uint64_t", "Offset", "=", "IsSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "uint64_t", "Chunk", "=", "(", "1LL", "<<", "31", ")", "-", "1", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "while", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "Chunk", ")", "{", "Register", "Reg", ";", "if", "(", "IsSub", "&&", "!", "isRegLiveIn", "(", "MBB", ",", "M68k", "::", "D0", ")", ")", "Reg", "=", "M68k", "::", "D0", ";", "else", "Reg", "=", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ")", ";", "if", "(", "Reg", ")", "{", "unsigned", "Opc", "=", "M68k", "::", "MOV32ri", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ";", "Opc", "=", "IsSub", "?", "M68k", "::", "SUB32ar", ":", "M68k", "::", "ADD32ar", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "Offset", "=", "0", ";", "continue", ";", "}", "}", "uint64_t", "ThisVal", "=", "std", "::", "min", "(", "Offset", ",", "Chunk", ")", ";", "MachineInstrBuilder", "MI", "=", "BuildStackAdjustment", "(", "MBB", ",", "MBBI", ",", "DL", ",", "IsSub", "?", "-", "ThisVal", ":", "ThisVal", ",", "InEpilogue", ")", ";", "if", "(", "IsSub", ")", "MI", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "else", "MI", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}", "</s>" ]	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "M68k", "M68k", "0", "1LL", "31", "1", "M68k::D0", "M68k::D0", "M68k::MOV32ri", "M68k::SUB32ar", "M68k::ADD32ar", "3", "0" ]	M68kFrameLowering1	emitSPUpdate	M68k	MPU	LLVM	17,034	268	1	[]
[ "<s>", "bool", "MBlazeTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMBlazeISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine13	addInstSelector	MBlaze	MPU	LLVM	17,035	30	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MSP430", "::", "POP16r", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]	[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]	MSP430FrameLowering24	restoreCalleeSavedRegisters	MSP430	MPU	LLVM	17,036	142	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "2", "&&", "\"All AArch64 cmps should have 2 operands\"", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "1", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "SUBSWrr", ":", "case", "AArch64", "::", "SUBSWrs", ":", "case", "AArch64", "::", "SUBSWrx", ":", "case", "AArch64", "::", "SUBSXrr", ":", "case", "AArch64", "::", "SUBSXrs", ":", "case", "AArch64", "::", "SUBSXrx", ":", "case", "AArch64", "::", "ADDSWrr", ":", "case", "AArch64", "::", "ADDSWrs", ":", "case", "AArch64", "::", "ADDSWrx", ":", "case", "AArch64", "::", "ADDSXrr", ":", "case", "AArch64", "::", "ADDSXrs", ":", "case", "AArch64", "::", "ADDSXrx", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "0", ";", "return", "true", ";", "case", "AArch64", "::", "SUBSWri", ":", "case", "AArch64", "::", "ADDSWri", ":", "case", "AArch64", "::", "SUBSXri", ":", "case", "AArch64", "::", "ADDSXri", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "0", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "!=", "0", ";", "return", "true", ";", "case", "AArch64", "::", "ANDSWri", ":", "case", "AArch64", "::", "ANDSXri", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "0", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "AArch64_AM", "::", "decodeLogicalImmediate", "(", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "ANDSWri", "?", "32", ":", "64", ")", "!=", "0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpValue", "." ]	[ "AArch64", "AArch64", "2", "\"All AArch64 cmps should have 2 operands\"", "1", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", "AArch64::SUBSWri", "AArch64::ADDSWri", "AArch64::SUBSXri", "AArch64::ADDSXri", "1", "0", "0", "2", "0", "AArch64::ANDSWri", "AArch64::ANDSXri", "1", "0", "0", "AArch64_AM::decodeLogicalImmediate", "2", "AArch64::ANDSWri", "32", "64", "0" ]	AArch64InstrInfo (2)	analyzeCompare	AArch64	CPU	LLVM	17,037	303	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Cpu0 Delay Slot Fille\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Cpu0", "\"Cpu0 Delay Slot Fille\"" ]	Cpu0DelaySlotFiller	getPassName	Cpu0	CPU	LLVM	17,038	11	1	[]
[ "<s>", "rtx", "frv_split_abs", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "cc_reg", "=", "operands", "[", "2", "]", ";", "rtx", "cr_reg", "=", "operands", "[", "3", "]", ";", "rtx", "ret", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cc_reg", ",", "gen_rtx_COMPARE", "(", "CCmode", ",", "src", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cr_reg", ",", "gen_rtx_fmt_ee", "(", "LT", ",", "CC_CCRmode", ",", "cc_reg", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_COND_EXEC", "(", "VOIDmode", ",", "gen_rtx_NE", "(", "CC_CCRmode", ",", "cr_reg", ",", "const0_rtx", ")", ",", "gen_negsi2", "(", "dest", ",", "src", ")", ")", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "dest", ",", "src", ")", ")", "emit_insn", "(", "gen_rtx_COND_EXEC", "(", "VOIDmode", ",", "gen_rtx_EQ", "(", "CC_CCRmode", ",", "cr_reg", ",", "const0_rtx", ")", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "src", ")", ")", ")", ";", "ret", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "ret", ";", "}", "</s>" ]	[ "Split", "an", "integer", "abs", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]	[ "frv", "0", "1", "2", "3" ]	frv2	frv_split_abs	frv	VLIW	GCC	17,039	162	1	[]
[ "<s>", "bool", "PTXInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "if", "(", "Pred", ".", "size", "(", ")", "<", "2", ")", "llvm_unreachable", "(", "\"lesser than 2 predicate operands are provided\"", ")", ";", "int", "i", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "i", "==", "-", "1", ")", "llvm_unreachable", "(", "\"missing predicate operand\"", ")", ";", "MI", "->", "getOperand", "(", "i", ")", ".", "setReg", "(", "Pred", "[", "0", "]", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "i", "+", "1", ")", ".", "setImm", "(", "Pred", "[", "1", "]", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "PTX", "PTX", "2", "\"lesser than 2 predicate operands are provided\"", "1", "\"missing predicate operand\"", "0", "1", "1" ]	PTXInstrInfo3	PredicateInstruction	PTX	GPU	LLVM	17,040	99	1	[]
[ "<s>", "static", "int", "arm_tls_operand_p_1", "(", "rtx", "", "x", ",", "void", "", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "", "x", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_TLS_MODEL", "(", "", "x", ")", "!=", "0", ";", "if", "(", "GET_CODE", "(", "", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "", "x", ",", "1", ")", "==", "UNSPEC_TLS", ")", "return", "-", "1", ";", "return", "0", ";", "}", "</s>" ]	[ "Helper", "for", "arm_tls_referenced_p", "." ]	[ "arm", "0", "1", "1", "0" ]	arm3	arm_tls_operand_p_1	arm	CPU	GCC	17,041	61	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "Z80", "Z80" ]	Z80ISelLowering2	isOffsetFoldingLegal	Z80	MPU	LLVM	17,042	15	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Intrn", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Intrn", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionHeader", "(", ")", ";", "EmitFunctionBody", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86" ]	X86AsmPrinter102	runOnMachineFunction	X86	CPU	LLVM	17,043	98	1	[]
[ "<s>", "void", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ")", "{", "IsFixed", ".", "resize", "(", "Ins", ".", "size", "(", ")", ",", "true", ")", ";", "CCState", "::", "AnalyzeFormalArguments", "(", "Ins", ",", "Fn", ")", ";", "}", "</s>" ]	[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]	[ "PowerPC", "ISD::InputArg" ]	PPCCCState5	AnalyzeFormalArguments	PowerPC	CPU	LLVM	17,044	40	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createHexagonRemoveExtendOps", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "PM", ".", "add", "(", "createHexagonISelDag", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "PM", ".", "add", "(", "createHexagonPeephole", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine17	addInstSelector	Hexagon	DSP	LLVM	17,045	44	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "APInt", "MulC", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "C", ".", "getNode", "(", ")", ",", "MulC", ")", ")", "return", "false", ";", "while", "(", "getTypeAction", "(", "Context", ",", "VT", ")", "!=", "TypeLegal", ")", "VT", "=", "getTypeToTransformTo", "(", "Context", ",", "VT", ")", ";", "if", "(", "isOperationLegal", "(", "ISD", "::", "MUL", ",", "VT", ")", ")", "return", "false", ";", "return", "(", "MulC", "+", "1", ")", ".", "isPowerOf2", "(", ")", "\|\|", "(", "MulC", "-", "1", ")", ".", "isPowerOf2", "(", ")", "\|\|", "(", "1", "-", "MulC", ")", ".", "isPowerOf2", "(", ")", "\|\|", "(", "-", "(", "MulC", "+", "1", ")", ")", ".", "isPowerOf2", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]	[ "X86", "X86", "ISD::isConstantSplatVector", "ISD::MUL", "1", "1", "1", "1" ]	X86ISelLowering (2)6	decomposeMulByConstant	X86	CPU	LLVM	17,046	118	1	[]
[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "RISCV", "::", "X8", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "RISCV", "RISCV", "RISCV::X8" ]	RISCVRegisterInfo22	getFrameRegister	RISCV	CPU	LLVM	17,047	18	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "printReg", "(", "Contents", ".", "R", ".", "Reg", ",", "TRI", ",", "Contents", ".", "R", ".", "Sub", ")", ";", "}", "if", "(", "isImm", "(", ")", ")", "{", "OS", "<<", "Contents", ".", "ImmVal", ";", "}", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon" ]	HexagonHardwareLoops1	print	Hexagon	DSP	LLVM	17,048	58	1	[]
[ "<s>", "void", "MipsELFStreamer", "::", "createPendingLabelRelocs", "(", ")", "{", "MipsTargetELFStreamer", "", "ELFTargetStreamer", "=", "static_cast", "<", "MipsTargetELFStreamer", "", ">", "(", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "ELFTargetStreamer", "->", "isMicroMipsEnabled", "(", ")", ")", "{", "for", "(", "auto", "", "L", ":", "Labels", ")", "{", "auto", "", "Label", "=", "cast", "<", "MCSymbolELF", ">", "(", "L", ")", ";", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Label", ")", ";", "Label", "->", "setOther", "(", "ELF", "::", "STO_MIPS_MICROMIPS", ")", ";", "}", "}", "Labels", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Mark", "labels", "as", "microMIPS", ",", "if", "necessary", "for", "the", "subtarget", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsELFStreamer1	createPendingLabelRelocs	Mips	CPU	LLVM	17,049	80	1	[]
[ "<s>", "int", "avx_vpermilp_parallel", "(", "rtx", "par", ",", "machine_mode", "mode", ")", "{", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "unsigned", "mask", "=", "0", ";", "unsigned", "char", "ipar", "[", "16", "]", "=", "{", "}", ";", "if", "(", "XVECLEN", "(", "par", ",", "0", ")", "!=", "(", "int", ")", "nelt", ")", "return", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "er", "=", "XVECEXP", "(", "par", ",", "0", ",", "i", ")", ";", "unsigned", "HOST_WIDE_INT", "ei", ";", "if", "(", "!", "CONST_INT_P", "(", "er", ")", ")", "return", "0", ";", "ei", "=", "INTVAL", "(", "er", ")", ";", "if", "(", "ei", ">=", "nelt", ")", "return", "0", ";", "ipar", "[", "i", "]", "=", "ei", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_V8DFmode", ":", "for", "(", "i", "=", "4", ";", "i", "<", "6", ";", "++", "i", ")", "{", "if", "(", "ipar", "[", "i", "]", "<", "4", "\|\|", "ipar", "[", "i", "]", ">=", "6", ")", "return", "0", ";", "mask", "\|=", "(", "ipar", "[", "i", "]", "-", "4", ")", "<<", "i", ";", "}", "for", "(", "i", "=", "6", ";", "i", "<", "8", ";", "++", "i", ")", "{", "if", "(", "ipar", "[", "i", "]", "<", "6", ")", "return", "0", ";", "mask", "\|=", "(", "ipar", "[", "i", "]", "-", "6", ")", "<<", "i", ";", "}", "case", "E_V4DFmode", ":", "for", "(", "i", "=", "0", ";", "i", "<", "2", ";", "++", "i", ")", "{", "if", "(", "ipar", "[", "i", "]", ">=", "2", ")", "return", "0", ";", "mask", "\|=", "ipar", "[", "i", "]", "<<", "i", ";", "}", "for", "(", "i", "=", "2", ";", "i", "<", "4", ";", "++", "i", ")", "{", "if", "(", "ipar", "[", "i", "]", "<", "2", ")", "return", "0", ";", "mask", "\|=", "(", "ipar", "[", "i", "]", "-", "2", ")", "<<", "i", ";", "}", "break", ";", "case", "E_V16SFmode", ":", "for", "(", "i", "=", "0", ";", "i", "<", "8", ";", "++", "i", ")", "if", "(", "ipar", "[", "i", "]", "+", "8", "!=", "ipar", "[", "i", "+", "8", "]", ")", "return", "0", ";", "case", "E_V8SFmode", ":", "for", "(", "i", "=", "0", ";", "i", "<", "4", ";", "++", "i", ")", "if", "(", "ipar", "[", "i", "]", "+", "4", "!=", "ipar", "[", "i", "+", "4", "]", ")", "return", "0", ";", "nelt", "=", "4", ";", "case", "E_V2DFmode", ":", "case", "E_V4SFmode", ":", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "mask", "\|=", "ipar", "[", "i", "]", "<<", "(", "i", "*", "(", "nelt", "/", "2", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "mask", "+", "1", ";", "}", "</s>" ]	[ "Helper", "for", "avx_vpermilps256_operand", "et", "al", ".", "This", "is", "also", "used", "by", "the", "expansion", "functions", "to", "turn", "the", "parallel", "back", "into", "a", "mask", ".", "The", "return", "value", "is", "0", "for", "no", "match", "and", "the", "imm8+1", "for", "a", "match", "." ]	[ "i386", "0", "16", "0", "0", "0", "0", "0", "0", "4", "6", "4", "6", "0", "4", "6", "8", "6", "0", "6", "0", "2", "2", "0", "2", "4", "2", "0", "2", "0", "8", "8", "8", "0", "0", "4", "4", "4", "0", "4", "0", "2", "1" ]	i386	avx_vpermilp_parallel	i386	CPU	GCC	17,050	418	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "RISCVISD", "::", "SLLW", ":", "case", "RISCVISD", "::", "SRAW", ":", "case", "RISCVISD", "::", "SRLW", ":", "case", "RISCVISD", "::", "DIVW", ":", "case", "RISCVISD", "::", "DIVUW", ":", "case", "RISCVISD", "::", "REMUW", ":", "case", "RISCVISD", "::", "ROLW", ":", "case", "RISCVISD", "::", "RORW", ":", "case", "RISCVISD", "::", "GREVW", ":", "case", "RISCVISD", "::", "GORCW", ":", "case", "RISCVISD", "::", "FSLW", ":", "case", "RISCVISD", "::", "FSRW", ":", "case", "RISCVISD", "::", "SHFLW", ":", "case", "RISCVISD", "::", "UNSHFLW", ":", "case", "RISCVISD", "::", "BCOMPRESSW", ":", "case", "RISCVISD", "::", "BDECOMPRESSW", ":", "case", "RISCVISD", "::", "FCVT_W_RV64", ":", "case", "RISCVISD", "::", "FCVT_WU_RV64", ":", "return", "33", ";", "case", "RISCVISD", "::", "SHFL", ":", "case", "RISCVISD", "::", "UNSHFL", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "1", ")", ")", "&&", "(", "Op", ".", "getConstantOperandVal", "(", "1", ")", "&", "0x10", ")", "==", "0", ")", "{", "unsigned", "Tmp", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "0", ")", ",", "Depth", "+", "1", ")", ";", "if", "(", "Tmp", ">", "32", ")", "return", "33", ";", "}", "break", ";", "}", "case", "RISCVISD", "::", "VMV_X_S", ":", "if", "(", "Op", ".", "getOperand", "(", "0", ")", ".", "getScalarValueSizeInBits", "(", ")", ">", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "1", ";", "return", "Subtarget", ".", "getXLen", "(", ")", "-", "Op", ".", "getOperand", "(", "0", ")", ".", "getScalarValueSizeInBits", "(", ")", "+", "1", ";", "}", "return", "1", ";", "}", "</s>" ]	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVW", "RISCVISD::GORCW", "RISCVISD::FSLW", "RISCVISD::FSRW", "RISCVISD::SHFLW", "RISCVISD::UNSHFLW", "RISCVISD::BCOMPRESSW", "RISCVISD::BDECOMPRESSW", "RISCVISD::FCVT_W_RV64", "RISCVISD::FCVT_WU_RV64", "33", "RISCVISD::SHFL", "RISCVISD::UNSHFL", "MVT::i64", "1", "1", "0x10", "0", "0", "1", "32", "33", "RISCVISD::VMV_X_S", "0", "1", "0", "1", "1" ]	RISCVISelLowering35	ComputeNumSignBitsForTargetNode	RISCV	CPU	LLVM	17,051	263	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "ARMFunctionInfo", "", "AFI", "=", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "ARMII", "::", "DomainMask", ")", "==", "ARMII", "::", "DomainNEON", ")", "return", "false", ";", "const", "ARMSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hardenSlsRetBr", "(", ")", "&&", "isIndirectControlFlowNotComingBack", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hardenSlsBlr", "(", ")", "&&", "isIndirectCall", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";", "}", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON", "ARM", "ARM" ]	ARMBaseInstrInfo110	isPredicable	ARM	CPU	LLVM	17,052	176	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected Kind in getPointerRegClass!\"", ")", ";", "case", "0", ":", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "X86", "::", "GR64RegClass", ";", "return", "&", "X86", "::", "GR32RegClass", ";", "case", "1", ":", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "X86", "::", "GR64_NOSPRegClass", ";", "return", "&", "X86", "::", "GR32_NOSPRegClass", ";", "case", "2", ":", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "isTargetWin64", "(", ")", ")", "return", "&", "X86", "::", "GR64_TCW64RegClass", ";", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "X86", "::", "GR64_TCRegClass", ";", "return", "&", "X86", "::", "GR32_TCRegClass", ";", "}", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86", "X86::GR64_TCW64RegClass", "X86", "X86::GR64_TCRegClass", "X86::GR32_TCRegClass" ]	X86RegisterInfo36	getPointerRegClass	X86	CPU	LLVM	17,053	142	1	[]
[ "<s>", "void", "BPFInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "BPF", "::", "GPRRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "BPF", "::", "LDD", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "llvm_unreachable", "(", "\"Can't load this register from stack slot\"", ")", ";", "}", "</s>" ]	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::LDD", "0", "\"Can't load this register from stack slot\"" ]	BPFInstrInfo	loadRegFromStackSlot	BPF	Virtual ISA	LLVM	17,054	97	1	[]
[ "<s>", "int", "sh_contains_memref_p", "(", "rtx", "insn", ")", "{", "return", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "&", "sh_contains_memref_p_1", ",", "NULL", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "iff", "INSN", "contains", "a", "MEM", "." ]	[ "sh" ]	sh3	sh_contains_memref_p	sh	CPU	GCC	17,055	23	1	[]
[ "<s>", "static", "void", "mips_output_64bit_xfer", "(", "char", "direction", ",", "unsigned", "int", "gpreg", ",", "unsigned", "int", "fpreg", ")", "{", "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "asm_out_file", ",", "\"\\tdm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "else", "if", "(", "ISA_HAS_MXHC1", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_BIG_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tm%chc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_LITTLE_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "}", "else", "if", "(", "TARGET_FLOATXX", "&&", "direction", "==", "'t'", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tsw\\t%s,0($sp)\\n\"", ",", "reg_names", "[", "gpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tsw\\t%s,4($sp)\\n\"", ",", "reg_names", "[", "gpreg", "+", "1", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tldc1\\t%s,0($sp)\\n\"", ",", "reg_names", "[", "fpreg", "]", ")", ";", "}", "else", "if", "(", "TARGET_FLOATXX", "&&", "direction", "==", "'f'", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tsdc1\\t%s,0($sp)\\n\"", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tlw\\t%s,0($sp)\\n\"", ",", "reg_names", "[", "gpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tlw\\t%s,4($sp)\\n\"", ",", "reg_names", "[", "gpreg", "+", "1", "]", ")", ";", "}", "else", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_BIG_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_LITTLE_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "+", "1", "]", ")", ";", "}", "}", "</s>" ]	[ "Likewise", "for", "64-bit", "values", "." ]	[ "mips", "\"\\tdm%cc1\\t%s,%s\\n\"", "\"\\tm%cc1\\t%s,%s\\n\"", "\"\\tm%chc1\\t%s,%s\\n\"", "\"\\tsw\\t%s,0($sp)\\n\"", "\"\\tsw\\t%s,4($sp)\\n\"", "1", "\"\\tldc1\\t%s,0($sp)\\n\"", "\"\\tsdc1\\t%s,0($sp)\\n\"", "\"\\tlw\\t%s,0($sp)\\n\"", "\"\\tlw\\t%s,4($sp)\\n\"", "1", "\"\\tm%cc1\\t%s,%s\\n\"", "\"\\tm%cc1\\t%s,%s\\n\"", "1" ]	mips	mips_output_64bit_xfer	mips	CPU	GCC	17,056	234	1	[]
[ "<s>", "mips_va_arg", "(", "valist", ",", "type", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "\"mips16 function profiling\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\t.set\\tnoat\\n\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\tmove\\t%s,%s\\t\\t# save current return address\\n\"", ",", "\\", "reg_names", "[", "GP_REG_FIRST", "+", "1", "]", ",", "reg_names", "[", "GP_REG_FIRST", "+", "31", "]", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\\", "\"\\t%s\\t%s,%s,%d\\t\\t# _mcount pops 2 words from stack\\n\"", ",", "\\", "TARGET_64BIT", "?", "\"dsubu\"", ":", "\"subu\"", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "Pmode", "==", "DImode", "?", "16", ":", "8", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\tjal\\t_mcount\\n\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\t.set\\tat\\n\"", ")", ";", "\\", "}", "</s>" ]	[ "Implement", "va_arg", "." ]	[ "mips", "\"mips16 function profiling\"", "\"\\t.set\\tnoat\\n\"", "\"\\tmove\\t%s,%s\\t\\t# save current return address\\n\"", "1", "31", "\"\\t%s\\t%s,%s,%d\\t\\t# _mcount pops 2 words from stack\\n\"", "\"dsubu\"", "\"subu\"", "16", "8", "\"\\tjal\\t_mcount\\n\"", "\"\\t.set\\tat\\n\"" ]	mips4	mips_va_arg	mips	CPU	GCC	17,057	104	1	[]
[ "<s>", "unsigned", "VEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STrii", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STLrii", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STUrii", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "1", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", "==", "0", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "3", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]	[ "VE", "VE", "VE::STrii", "VE::STLrii", "VE::STUrii", "0", "1", "1", "0", "2", "2", "0", "0", "3", "0" ]	VEInstrInfo1	isStoreToStackSlot	VE	CPU	LLVM	17,058	142	1	[]
[ "<s>", "MCSection", "", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", "&&", "C", ")", "{", "const", "unsigned", "Characteristics", "=", "COFF", "::", "IMAGE_SCN_CNT_INITIALIZED_DATA", "\|", "COFF", "::", "IMAGE_SCN_MEM_READ", "\|", "COFF", "::", "IMAGE_SCN_LNK_COMDAT", ";", "std", "::", "string", "COMDATSymName", ";", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "{", "if", "(", "Align", "<=", "4", ")", "{", "COMDATSymName", "=", "\"__real@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "4", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "{", "if", "(", "Align", "<=", "8", ")", "{", "COMDATSymName", "=", "\"__real@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "8", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "{", "if", "(", "Align", "<=", "16", ")", "{", "COMDATSymName", "=", "\"__xmm@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "16", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst32", "(", ")", ")", "{", "if", "(", "Align", "<=", "32", ")", "{", "COMDATSymName", "=", "\"__ymm@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "32", ";", "}", "}", "if", "(", "!", "COMDATSymName", ".", "empty", "(", ")", ")", "return", "getContext", "(", ")", ".", "getCOFFSection", "(", "\".rdata\"", ",", "Characteristics", ",", "Kind", ",", "COMDATSymName", ",", "COFF", "::", "IMAGE_COMDAT_SELECT_ANY", ")", ";", "}", "return", "TargetLoweringObjectFile", "::", "getSectionForConstant", "(", "DL", ",", "Kind", ",", "C", ",", "Align", ")", ";", "}", "</s>" ]	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "X86", "X86", "4", "\"__real@\"", "4", "8", "\"__real@\"", "8", "16", "\"__xmm@\"", "16", "32", "\"__ymm@\"", "32", "\".rdata\"" ]	X86TargetObjectFile17	getSectionForConstant	X86	CPU	LLVM	17,059	229	1	[]
[ "<s>", "static", "bool", "loongarch_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "\|\|", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_VALID_POINTER_MODE", "." ]	[ "loongarch" ]	loongarch	loongarch_valid_pointer_mode	loongarch	CPU	GCC	17,060	22	1	[]
[ "<s>", "HOST_WIDE_INT", "arm_compute_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "switch", "(", "from", ")", "{", "case", "ARG_POINTER_REGNUM", ":", "switch", "(", "to", ")", "{", "case", "THUMB_HARD_FRAME_POINTER_REGNUM", ":", "return", "0", ";", "case", "FRAME_POINTER_REGNUM", ":", "return", "offsets", "->", "soft_frame", "-", "offsets", "->", "saved_args", ";", "case", "ARM_HARD_FRAME_POINTER_REGNUM", ":", "if", "(", "offsets", "->", "frame", "==", "offsets", "->", "saved_regs", ")", "return", "0", ";", "return", "(", "frame_pointer_needed", "&&", "cfun", "->", "static_chain_decl", "!=", "NULL", "&&", "!", "cfun", "->", "machine", "->", "uses_anonymous_args", ")", "?", "4", ":", "0", ";", "case", "STACK_POINTER_REGNUM", ":", "return", "offsets", "->", "outgoing_args", "-", "(", "offsets", "->", "saved_args", "+", "4", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "case", "FRAME_POINTER_REGNUM", ":", "switch", "(", "to", ")", "{", "case", "THUMB_HARD_FRAME_POINTER_REGNUM", ":", "return", "0", ";", "case", "ARM_HARD_FRAME_POINTER_REGNUM", ":", "return", "offsets", "->", "frame", "-", "offsets", "->", "soft_frame", ";", "case", "STACK_POINTER_REGNUM", ":", "return", "offsets", "->", "outgoing_args", "-", "offsets", "->", "soft_frame", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]	[ "Compute", "the", "distance", "from", "register", "FROM", "to", "register", "TO", ".", "These", "can", "be", "the", "arg", "pointer", "(", "26", ")", ",", "the", "soft", "frame", "pointer", "(", "25", ")", ",", "the", "stack", "pointer", "(", "13", ")", "or", "the", "hard", "frame", "pointer", "(", "11", ")", ".", "Typical", "stack", "layout", "looks", "like", "this", ":", "old", "stack", "pointer", "-", ">", "\|", "\|", "--", "--", "\|", "\|", "\\", "\|", "\|", "saved", "arguments", "for", "\|", "\|", "vararg", "functions", "\|", "\|", "/", "--", "hard", "FP", "&", "arg", "pointer", "-", ">", "\|", "\|", "\\", "\|", "\|", "stack", "\|", "\|", "frame", "\|", "\|", "/", "--", "\|", "\|", "\\", "\|", "\|", "call", "saved", "\|", "\|", "registers", "soft", "frame", "pointer", "-", ">", "\|", "\|", "/", "--", "\|", "\|", "\\", "\|", "\|", "local", "\|", "\|", "variables", "\|", "\|", "/", "--", "\|", "\|", "\\", "\|", "\|", "outgoing", "\|", "\|", "arguments", "current", "stack", "pointer", "-", ">", "\|", "\|", "/", "--", "For", "a", "given", "funciton", "some", "or", "all", "of", "these", "stack", "compomnents", "may", "not", "be", "needed", ",", "giving", "rise", "to", "the", "possibility", "of", "eliminating", "some", "of", "the", "registers", ".", "The", "values", "returned", "by", "this", "function", "must", "reflect", "the", "behaviour", "of", "arm_expand_prologue", "(", ")", "and", "arm_compute_save_reg_mask", "(", ")", ".", "The", "sign", "of", "the", "number", "returned", "reflects", "the", "direction", "of", "stack", "growth", ",", "so", "the", "values", "are", "positive", "for", "all", "eliminations", "except", "from", "the", "soft", "frame", "pointer", "to", "the", "hard", "frame", "pointer", "." ]	[ "arm", "0", "0", "4", "0", "4", "0" ]	arm3	arm_compute_initial_elimination_offset	arm	CPU	GCC	17,061	175	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonBranchRelaxation", "(", ")", ",", "false", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ",", "false", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "createHexagonGenMux", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonPacketizer", "(", ")", ",", "false", ")", ";", "}", "addPass", "(", "createHexagonCallFrameInformation", "(", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)	addPreEmitPass	Hexagon	DSP	LLVM	17,062	96	1	[]
[ "<s>", "rtx", "loongarch_rewrite_small_data", "(", "rtx", "pattern", ")", "{", "pattern", "=", "copy_insn", "(", "pattern", ")", ";", "loongarch_rewrite_small_data_1", "(", "&", "pattern", ")", ";", "return", "pattern", ";", "}", "</s>" ]	[ "Rewrite", "instruction", "pattern", "PATTERN", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]	[ "loongarch" ]	loongarch	loongarch_rewrite_small_data	loongarch	CPU	GCC	17,063	24	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "", "DRC", "=", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ";", "if", "(", "MO", ".", "getSubReg", "(", ")", ")", "{", "const", "MachineFunction", "", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "", "SuperRC", "=", "RI", ".", "getLargestLegalSuperClass", "(", "RC", ",", "*", "MF", ")", ";", "if", "(", "!", "SuperRC", ")", "return", "false", ";", "DRC", "=", "RI", ".", "getMatchingSuperRegClass", "(", "SuperRC", ",", "DRC", ",", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "DRC", ")", "return", "false", ";", "}", "return", "RC", "->", "hasSuperClassEq", "(", "DRC", ")", ";", "}", "</s>" ]	[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]	[ "AMDGPU", "SI" ]	SIInstrInfo111	isLegalRegOperand	AMDGPU	GPU	LLVM	17,064	168	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Cpu0 Emit GP Restore\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Cpu0", "\"Cpu0 Emit GP Restore\"" ]	Cpu0EmitGPRestore	getPassName	Cpu0	CPU	LLVM	17,065	13	1	[]
[ "<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TVM" ]	TVMInstrInfo	getRegisterInfo	TVM	Virtual ISA	LLVM	17,066	12	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "Base", ".", "Reg", "=", "Reg", ";", "}", "</s>" ]	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "ARM64", "\"Invalid base register access!\"" ]	ARM64FastISel	setReg	ARM64	CPU	LLVM	17,067	23	1	[]
[ "<s>", "static", "int", "microblaze_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "microblaze_address_info", "addr", ";", "if", "(", "microblaze_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "{", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "if", "(", "SMALL_INT", "(", "addr", ".", "offset", ")", ")", "return", "1", ";", "else", "return", "2", ";", "case", "ADDRESS_CONST_INT", ":", "if", "(", "SMALL_INT", "(", "x", ")", ")", "return", "1", ";", "else", "return", "2", ";", "case", "ADDRESS_REG_INDEX", ":", "return", "1", ";", "case", "ADDRESS_SYMBOLIC", ":", "case", "ADDRESS_SYMBOLIC_TXT_REL", ":", "case", "ADDRESS_GOTOFF", ":", "return", "2", ";", "case", "ADDRESS_TLS", ":", "switch", "(", "addr", ".", "tls_type", ")", "{", "case", "TLS_GD", ":", "return", "2", ";", "case", "TLS_LDM", ":", "return", "2", ";", "case", "TLS_DTPREL", ":", "return", "1", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "default", ":", "break", ";", "}", "}", "return", "0", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", "." ]	[ "microblaze", "1", "2", "1", "2", "1", "2", "2", "2", "1", "0" ]	microblaze1	microblaze_address_insns	microblaze	MPU	GCC	17,068	136	1	[]
[ "<s>", "bool", "Z80RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "Z80", "Z80" ]	Z80RegisterInfo2	requiresVirtualBaseRegisters	Z80	MPU	LLVM	17,069	16	1	[]
[ "<s>", "static", "bool", "epiphany_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "tree", "type", "=", "arg", ".", "type", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "arg", ".", "mode", "==", "BLKmode", "\|\|", "TYPE_NEEDS_CONSTRUCTING", "(", "type", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "For", "EPIPHANY", ",", "All", "aggregates", "and", "arguments", "greater", "than", "8", "bytes", "are", "passed", "by", "reference", "." ]	[ "epiphany" ]	epiphany	epiphany_pass_by_reference	epiphany	MPU	GCC	17,070	50	1	[]
[ "<s>", "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", "sel", ".", "ninputs", "(", ")", "==", "1", "\|\|", "(", "op0", "&&", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", ")", "d", ".", "one_vector_p", "=", "true", ";", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "0", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op1", "=", "op0", ";", "}", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "1", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op0", "=", "op1", ";", "}", "else", "d", ".", "one_vector_p", "=", "false", ";", "d", ".", "perm", ".", "new_vector", "(", "sel", ".", "encoding", "(", ")", ",", "d", ".", "one_vector_p", "?", "1", ":", "2", ",", "sel", ".", "nelts_per_input", "(", ")", ")", ";", "d", ".", "vmode", "=", "vmode", ";", "d", ".", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "d", ".", "vmode", ")", ";", "d", ".", "target", "=", "target", ";", "d", ".", "op0", "=", "op0", "?", "force_reg", "(", "vmode", ",", "op0", ")", ":", "NULL_RTX", ";", "if", "(", "op0", "==", "op1", ")", "d", ".", "op1", "=", "d", ".", "op0", ";", "else", "d", ".", "op1", "=", "op1", "?", "force_reg", "(", "vmode", ",", "op1", ")", ":", "NULL_RTX", ";", "d", ".", "testing_p", "=", "!", "target", ";", "if", "(", "!", "d", ".", "testing_p", ")", "return", "aarch64_expand_vec_perm_const_1", "(", "&", "d", ")", ";", "rtx_insn", "*", "last", "=", "get_last_insn", "(", ")", ";", "bool", "ret", "=", "aarch64_expand_vec_perm_const_1", "(", "&", "d", ")", ";", "gcc_assert", "(", "last", "==", "get_last_insn", "(", ")", ")", ";", "return", "ret", ";", "}", "</s>" ]	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "aarch64", "1", "0", "1", "1", "2" ]	aarch641	aarch64_vectorize_vec_perm_const	aarch64	CPU	GCC	17,071	250	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Mandarin" ]	MandarinTargetMachine	getDataLayout	Mandarin	CPU	LLVM	17,072	14	1	[]
[ "<s>", "const", "char", "*", "mangle_builtin_type", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_NAME", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", ")", "type", "=", "TREE_TYPE", "(", "TYPE_NAME", "(", "type", ")", ")", ";", "if", "(", "tree", "attr", "=", "lookup_sve_type_attribute", "(", "type", ")", ")", "if", "(", "tree", "id", "=", "TREE_VALUE", "(", "chain_index", "(", "2", ",", "TREE_VALUE", "(", "attr", ")", ")", ")", ")", "return", "IDENTIFIER_POINTER", "(", "id", ")", ";", "return", "NULL", ";", "}", "</s>" ]	[ "If", "TYPE", "is", "a", "built-in", "type", "defined", "by", "the", "RVV", "ABI", ",", "return", "the", "mangled", "name", ",", "otherwise", "return", "NULL", "." ]	[ "aarch64", "2" ]	aarch64-sve-builtins	mangle_builtin_type	aarch64	CPU	GCC	17,073	74	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "\"disable-tail-calls\"", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "\|\|", "Attr", ".", "getValueAsString", "(", ")", "==", "\"true\"", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "ARM", "ARM", "\"disable-tail-calls\"", "\"true\"" ]	ARMISelLowering (2)2	mayBeEmittedAsTailCall	ARM	CPU	LLVM	17,074	65	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "", "NewImm", ")", "const", "{", "MipsAnalyzeImmediate", "AnalyzeImm", ";", "const", "MipsSubtarget", "&", "STI", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "64", ":", "32", ";", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "LUi64", ":", "Mips", "::", "LUi", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "ZERO_64", ":", "Mips", "::", "ZERO", ";", "const", "TargetRegisterClass", "", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "CPU64RegsRegClass", ":", "&", "Mips", "::", "CPURegsRegClass", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "MipsAnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "\|\|", "(", "Seq", ".", "size", "(", ")", ">", "1", ")", ")", ")", ";", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "if", "(", "LastInstrIsADDiu", ")", "*", "NewImm", "=", "Inst", "->", "ImmOpnd", ";", "return", "Reg", ";", "}", "</s>" ]	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass", "Mips", "Mips", "1", "16", "16", "16" ]	MipsSEInstrInfo1	loadImmediate	Mips	CPU	LLVM	17,075	342	1	[]
[ "<s>", "const", "char", "*", "m68k_output_scc_float", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"fseq %0\"", ";", "case", "NE", ":", "return", "\"fsne %0\"", ";", "case", "GT", ":", "return", "\"fsgt %0\"", ";", "case", "GTU", ":", "return", "\"fshi %0\"", ";", "case", "LT", ":", "return", "\"fslt %0\"", ";", "case", "GE", ":", "return", "\"fsge %0\"", ";", "case", "LE", ":", "return", "\"fsle %0\"", ";", "case", "ORDERED", ":", "return", "\"fsor %0\"", ";", "case", "UNORDERED", ":", "return", "\"fsun %0\"", ";", "case", "UNEQ", ":", "return", "\"fsueq %0\"", ";", "case", "UNGE", ":", "return", "\"fsuge %0\"", ";", "case", "UNGT", ":", "return", "\"fsugt %0\"", ";", "case", "UNLE", ":", "return", "\"fsule %0\"", ";", "case", "UNLT", ":", "return", "\"fsult %0\"", ";", "case", "LTGT", ":", "return", "\"fsogl %0\"", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]	[ "Return", "an", "output", "template", "for", "a", "floating", "point", "scc", "instruction", "with", "CODE", "." ]	[ "m68k", "\"fseq %0\"", "\"fsne %0\"", "\"fsgt %0\"", "\"fshi %0\"", "\"fslt %0\"", "\"fsge %0\"", "\"fsle %0\"", "\"fsor %0\"", "\"fsun %0\"", "\"fsueq %0\"", "\"fsuge %0\"", "\"fsugt %0\"", "\"fsule %0\"", "\"fsult %0\"", "\"fsogl %0\"" ]	m68k	m68k_output_scc_float	m68k	MPU	GCC	17,076	112	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "0", ")", ";", "if", "(", "Opcode", "==", "ISD", "::", "Constant", "&&", "VT", "==", "XLenVT", ")", "{", "auto", "", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "RISCV", "::", "X0", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "RISCV", "RISCV", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0" ]	RISCVISelDAGToDAG29	Select	RISCV	CPU	LLVM	17,077	182	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "RISCV", "::", "X10", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "RISCV", "RISCV", "RISCV::X10" ]	RISCVISelLowering11	getExceptionPointerRegister	RISCV	CPU	LLVM	17,078	18	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "auto", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getMinimalPhysRegClass", "(", "SrcReg", ")", ";", "unsigned", "CopyLocalOpcode", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_I32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_I64", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_F32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_F64", ";", "else", "llvm_unreachable", "(", "\"Unexpected register class\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "CopyLocalOpcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillSrc", "?", "RegState", "::", "Kill", ":", "0", ")", ";", "}", "</s>" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_LOCAL_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_LOCAL_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_LOCAL_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_LOCAL_F64", "\"Unexpected register class\"", "0" ]	WebAssemblyInstrInfo19	copyPhysReg	WebAssembly	Virtual ISA	LLVM	17,079	174	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "\|\|", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "return", "new", "ARMHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "}", "</s>" ]	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "ARM", "ARM", "ARM" ]	ARMBaseInstrInfo116	CreateTargetPostRAHazardRecognizer	ARM	CPU	LLVM	17,080	52	1	[]
[ "<s>", "unsigned", "LC3RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "LC3", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "LC3", "LC3", "LC3::SP" ]	LC3RegisterInfo	getFrameRegister	LC3	CPU	LLVM	17,081	18	1	[]
[ "<s>", "void", "override_options", "(", "void", ")", "{", "if", "(", "TARGET_G_FLOAT", ")", "REAL_MODE_FORMAT", "(", "DFmode", ")", "=", "&", "vax_g_format", ";", "}", "</s>" ]	[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]	[ "vax" ]	vax3	override_options	vax	CPU	GCC	17,082	19	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "2", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "\"getBranchTargetOpValue expects only expressions or immediates\"", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_Mips_PC16", ")", ")", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getBranchTargetOpValue expects only expressions or immediates\"", "0", "Mips::fixup_Mips_PC16", "0" ]	MipsMCCodeEmitter55	getBranchTargetOpValue	Mips	CPU	LLVM	17,083	103	1	[]
[ "<s>", "void", "emit_pic_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "temp", "=", "reload_in_progress", "?", "operands", "[", "0", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "MEM", "&&", "SYMBOLIC_CONST", "(", "operands", "[", "1", "]", ")", ")", "operands", "[", "1", "]", "=", "force_reg", "(", "SImode", ",", "operands", "[", "1", "]", ")", ";", "else", "operands", "[", "1", "]", "=", "legitimize_pic_address", "(", "operands", "[", "1", "]", ",", "temp", ",", "pic_offset_table_rtx", ")", ";", "}", "</s>" ]	[ "Emit", "insns", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]	[ "bfin", "0", "0", "1", "1", "1", "1", "1" ]	bfin2	emit_pic_move	bfin	DSP	GCC	17,084	82	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "HasV8_1aOps", "(", "false", ")", ",", "HasV8_2aOps", "(", "false", ")", ",", "HasFPARMv8", "(", "false", ")", ",", "HasNEON", "(", "false", ")", ",", "HasCrypto", "(", "false", ")", ",", "HasCRC", "(", "false", ")", ",", "HasPerfMon", "(", "false", ")", ",", "HasFullFP16", "(", "false", ")", ",", "HasZeroCycleRegMove", "(", "false", ")", ",", "HasZeroCycleZeroing", "(", "false", ")", ",", "StrictAlign", "(", "false", ")", ",", "ReserveX18", "(", "TT", ".", "isOSDarwin", "(", ")", ")", ",", "IsLittle", "(", "LittleEndian", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "CallLoweringInfo", "(", "nullptr", ")", "{", "}", "</s>" ]	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget11	AArch64Subtarget	AArch64	CPU	LLVM	17,085	155	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "InConstantPool", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "Mips", "::", "CONSTPOOL_ENTRY", ")", "{", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";", "InConstantPool", "=", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Mips", "::", "CONSTPOOL_ENTRY", ")", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "if", "(", "!", "InConstantPool", ")", "{", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "InConstantPool", "=", "true", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MF", "->", "getDataLayout", "(", ")", ",", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "&", "", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoReturn", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoReturn64", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoIndirectBranch", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoIndirectBranch64", ")", "{", "emitPseudoIndirectBranch", "(", "", "OutStreamer", ",", "&", "", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "isPseudo", "(", ")", "&&", "!", "Subtarget", "->", "inMips16Mode", "(", ")", "&&", "!", "isLongBranchPseudo", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "llvm_unreachable", "(", "\"Pseudo opcode found in EmitInstruction()\"", ")", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "", "I", ",", "TmpInst0", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst0", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBranch64", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]	MipsAsmPrinter1	EmitInstruction	Mips	CPU	LLVM	17,086	376	1	[]
[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "enum", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "ret", "=", "NULL_RTX", ";", "if", "(", "s390_compare_emitted", "&&", "(", "s390_cc_modes_compatible", "(", "GET_MODE", "(", "s390_compare_emitted", ")", ",", "mode", ")", "==", "GET_MODE", "(", "s390_compare_emitted", ")", ")", ")", "ret", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "s390_compare_emitted", ",", "const0_rtx", ")", ";", "else", "{", "rtx", "cc", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cc", ",", "gen_rtx_COMPARE", "(", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "ret", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "cc", ",", "const0_rtx", ")", ";", "}", "s390_compare_emitted", "=", "NULL_RTX", ";", "return", "ret", ";", "}", "</s>" ]	[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "testing", "the", "result", "." ]	[ "s390" ]	s3903	s390_emit_compare	s390	MPU	GCC	17,087	119	1	[]
[ "<s>", "void", "Cpu0FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0FrameLowering3	determineCalleeSaves	Cpu0	CPU	LLVM	17,088	20	1	[]
[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_vector_or_tuple_type", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "num_vectors", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node", ")", "return", "NUM_TYPE_SUFFIXES", ";", "for", "(", "unsigned", "int", "size_i", "=", "0", ";", "size_i", "<", "MAX_TUPLE_SIZE", ";", "++", "size_i", ")", "for", "(", "unsigned", "int", "suffix_i", "=", "0", ";", "suffix_i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "suffix_i", ")", "{", "vector_type_index", "type_i", "=", "type_suffixes", "[", "suffix_i", "]", ".", "vector_type", ";", "tree", "type", "=", "acle_vector_types", "[", "size_i", "]", "[", "type_i", "]", ";", "if", "(", "type", "&&", "matches_type_p", "(", "type", ",", "actual", ")", ")", "{", "if", "(", "size_i", "+", "1", "==", "num_vectors", ")", "return", "type_suffix_index", "(", "suffix_i", ")", ";", "if", "(", "num_vectors", "==", "1", ")", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects a single SVE vector rather than a tuple\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ")", ";", "else", "if", "(", "size_i", "==", "0", "&&", "type_i", "!=", "VECTOR_TYPE_svbool_t", ")", "error_n", "(", "location", ",", "num_vectors", ",", "\"%qT%d%qE%d\"", ",", "\"passing single vector %qT to argument %d\"", "\" of %qE, which expects a tuple of %d vectors\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ",", "num_vectors", ")", ";", "else", "error_n", "(", "location", ",", "num_vectors", ",", "\"%qT%d%qE%d\"", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects a tuple of %d vectors\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ",", "num_vectors", ")", ";", "return", "NUM_TYPE_SUFFIXES", ";", "}", "}", "if", "(", "num_vectors", "==", "1", ")", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects an SVE vector type\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ")", ";", "else", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects an SVE tuple type\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ")", ";", "return", "NUM_TYPE_SUFFIXES", ";", "}", "</s>" ]	[ "Require", "argument", "ARGNO", "to", "be", "a", "single", "vector", "or", "a", "tuple", "of", "NUM_VECTORS", "vectors", ";", "NUM_VECTORS", "is", "1", "for", "the", "former", ".", "Return", "the", "associated", "type", "suffix", "on", "success", ",", "using", "TYPE_SUFFIX_b", "for", "predicates", ".", "Report", "an", "error", "and", "return", "NUM_TYPE_SUFFIXES", "on", "failure", "." ]	[ "aarch64", "0", "0", "1", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects a single SVE vector rather than a tuple\"", "1", "0", "\"%qT%d%qE%d\"", "\"passing single vector %qT to argument %d\"", "\" of %qE, which expects a tuple of %d vectors\"", "1", "\"%qT%d%qE%d\"", "\"passing %qT to argument %d of %qE, which\"", "\" expects a tuple of %d vectors\"", "1", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects an SVE vector type\"", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects an SVE tuple type\"", "1" ]	aarch64-sve-builtins2	infer_vector_or_tuple_type	aarch64	CPU	GCC	17,089	235	1	[]
[ "<s>", "static", "void", "Query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "\|\|", "MI", ".", "isPosition", "(", ")", ")", "return", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "isDereferenceableInvariantLoad", "(", "&", "AA", ")", ")", "Read", "=", "true", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "Write", "=", "true", ";", "for", "(", "auto", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "const", "MachinePointerInfo", "&", "MPI", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "MPI", ".", "V", ".", "is", "<", "const", "PseudoSourceValue", "", ">", "(", ")", ")", "{", "auto", "PSV", "=", "MPI", ".", "V", ".", "get", "<", "const", "PseudoSourceValue", "", ">", "(", ")", ";", "if", "(", "const", "ExternalSymbolPseudoSourceValue", "*", "EPSV", "=", "dyn_cast", "<", "ExternalSymbolPseudoSourceValue", ">", "(", "PSV", ")", ")", "if", "(", "StringRef", "(", "EPSV", "->", "getSymbol", "(", ")", ")", "==", "\"__stack_pointer\"", ")", "{", "StackPointer", "=", "true", ";", "}", "}", "}", "}", "else", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "{", "Write", "=", "true", ";", "Effects", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "Effects", "=", "true", ";", "break", ";", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "unsigned", "CalleeOpNo", "=", "WebAssembly", "::", "getCalleeOpNo", "(", "MI", ")", ";", "QueryCallee", "(", "MI", ",", "CalleeOpNo", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "}", "}", "</s>" ]	[ "Query", "Liveness", "at", "Idx", "." ]	[ "WebAssembly", "\"__stack_pointer\"", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::I32_TRUNC_S_F64", "WebAssembly::I64_TRUNC_S_F64", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::I64_TRUNC_U_F32", "WebAssembly::I32_TRUNC_U_F64", "WebAssembly::I64_TRUNC_U_F64", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::I32_TRUNC_S_F64", "WebAssembly::I64_TRUNC_S_F64", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::I64_TRUNC_U_F32", "WebAssembly::I32_TRUNC_U_F64", "WebAssembly::I64_TRUNC_U_F64", "WebAssembly::getCalleeOpNo" ]	WebAssemblyRegStackify	Query	WebAssembly	Virtual ISA	LLVM	17,090	454	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "{", "addPass", "(", "createAMDGPUPromoteAlloca", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine96	addIRPasses	AMDGPU	GPU	LLVM	17,091	135	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "\"image_\"", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10Plus", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "2", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "\"failed parsing operand.\"", ":", "\"not a valid operand.\"", ";", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "true", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser39	ParseInstruction	AMDGPU	GPU	LLVM	17,092	218	1	[]
[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "bool", "BranchWithZeroOperand", "=", "(", "I", "->", "isBranch", "(", ")", "&&", "!", "I", "->", "isPseudo", "(", ")", "&&", "I", "->", "getOperand", "(", "1", ")", ".", "isReg", "(", ")", "&&", "(", "I", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO", "\|\|", "I", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO_64", ")", ")", ";", "if", "(", "BranchWithZeroOperand", ")", "{", "switch", "(", "NewOpc", ")", "{", "case", "Mips", "::", "BEQC", ":", "NewOpc", "=", "Mips", "::", "BEQZC", ";", "break", ";", "case", "Mips", "::", "BNEC", ":", "NewOpc", "=", "Mips", "::", "BNEZC", ";", "break", ";", "case", "Mips", "::", "BGEC", ":", "NewOpc", "=", "Mips", "::", "BGEZC", ";", "break", ";", "case", "Mips", "::", "BLTC", ":", "NewOpc", "=", "Mips", "::", "BLTZC", ";", "break", ";", "case", "Mips", "::", "BEQC64", ":", "NewOpc", "=", "Mips", "::", "BEQZC64", ";", "break", ";", "case", "Mips", "::", "BNEC64", ":", "NewOpc", "=", "Mips", "::", "BNEZC64", ";", "break", ";", "}", "}", "MIB", "=", "BuildMI", "(", "", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "Mips", "::", "JIC", "\|\|", "NewOpc", "==", "Mips", "::", "JIALC", "\|\|", "NewOpc", "==", "Mips", "::", "JIC64", "\|\|", "NewOpc", "==", "Mips", "::", "JIALC64", ")", "{", "if", "(", "NewOpc", "==", "Mips", "::", "JIALC", "\|\|", "NewOpc", "==", "Mips", "::", "JIALC64", ")", "MIB", "->", "RemoveOperand", "(", "0", ")", ";", "for", "(", "unsigned", "J", "=", "0", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "0", ")", ";", "}", "else", "if", "(", "BranchWithZeroOperand", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "0", ")", ")", ";", "for", "(", "unsigned", "J", "=", "2", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "J", "=", "0", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "}", "MIB", ".", "copyImplicitOps", "(", "", "I", ")", ";", "MIB", ".", "setMemRefs", "(", "I", "->", "memoperands_begin", "(", ")", ",", "I", "->", "memoperands_end", "(", ")", ")", ";", "return", "MIB", ";", "}", "</s>" ]	[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]	[ "Mips", "Mips", "1", "1", "Mips::ZERO", "1", "Mips::ZERO_64", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIALC64", "Mips::JIALC", "Mips::JIALC64", "0", "0", "0", "0", "2", "0" ]	MipsInstrInfo3	genInstrWithNewOpc	Mips	CPU	LLVM	17,093	421	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "LiveDebugValuesID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "const", "NVPTXSubtarget", "&", "ST", "=", "*", "getTM", "<", "NVPTXTargetMachine", ">", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", "ST", ".", "getSmVersion", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createNVPTXImageOptimizerPass", "(", ")", ")", ";", "addPass", "(", "createNVPTXAssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "addPass", "(", "createNVPTXLowerArgsPass", "(", "&", "getNVPTXTargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addAddressSpaceInferencePasses", "(", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addEarlyCSEOrGVNPass", "(", ")", ";", "if", "(", "!", "DisableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine	addIRPasses	NVPTX	GPU	LLVM	17,094	200	1	[]
[ "<s>", "static", "void", "darwin_rs6000_override_options", "(", "void", ")", "{", "rs6000_altivec_abi", "=", "1", ";", "TARGET_ALTIVEC_VRSAVE", "=", "1", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET_64BIT", ")", "darwin_one_byte_bool", "=", "1", ";", "if", "(", "TARGET_64BIT", "&&", "!", "TARGET_POWERPC64", ")", "{", "rs6000_isa_flags", "\|=", "OPTION_MASK_POWERPC64", ";", "warning", "(", "0", ",", "\"-m64 requires PowerPC64 architecture, enabling\"", ")", ";", "}", "if", "(", "flag_mkernel", ")", "{", "rs6000_default_long_calls", "=", "1", ";", "rs6000_isa_flags", "\|=", "OPTION_MASK_SOFT_FLOAT", ";", "}", "if", "(", "!", "flag_mkernel", "&&", "!", "flag_apple_kext", "&&", "TARGET_64BIT", "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_ALTIVEC", ")", ")", "rs6000_isa_flags", "\|=", "OPTION_MASK_ALTIVEC", ";", "if", "(", "!", "flag_mkernel", "&&", "!", "flag_apple_kext", "&&", "strverscmp", "(", "darwin_macosx_version_min", ",", "\"10.5\"", ")", ">=", "0", "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_ALTIVEC", ")", "&&", "!", "global_options_set", ".", "x_rs6000_cpu_index", ")", "{", "rs6000_isa_flags", "\|=", "OPTION_MASK_ALTIVEC", ";", "}", "}", "</s>" ]	[ "The", "Darwin", "version", "of", "SUBTARGET_OVERRIDE_OPTIONS", "." ]	[ "rs6000", "1", "1", "1", "0", "\"-m64 requires PowerPC64 architecture, enabling\"", "1", "\"10.5\"", "0" ]	rs60004	darwin_rs6000_override_options	rs6000	CPU	GCC	17,095	122	1	[]
[ "<s>", "SDValue", "KudeyarTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_Kudeyar", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "0", ")", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Kudeyar", "Kudeyar", "ISD::InputArg", "16", "Kudeyar", "0", "1", "2", "0" ]	KudeyarISelLowering	LowerCallResult	Kudeyar	CPU	LLVM	17,096	170	1	[]
[ "<s>", "bool", "SystemZSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "UseSubRegLiveness", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "SystemZ", "SystemZ" ]	SystemZSubtarget (2)2	enableSubRegLiveness	SystemZ	CPU	LLVM	17,097	12	1	[]
[ "<s>", "void", "UPTInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "UPT", "UPT" ]	UPTInstPrinter	printRegName	UPT	CPU	LLVM	17,098	25	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "RISCVInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "else", "return", "\"noreg\"", ";", "}", ";", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register", ":", "OS", "<<", "\"<register \"", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "\">\"", ";", "break", ";", "case", "KindTy", "::", "Token", ":", "OS", "<<", "\"'\"", "<<", "getToken", "(", ")", "<<", "\"'\"", ";", "break", ";", "case", "KindTy", "::", "SystemRegister", ":", "OS", "<<", "\"<sysreg: \"", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "KindTy", "::", "SpecialCapRegister", ":", "OS", "<<", "\"<specialcapreg: \"", "<<", "getSpecialCapReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "KindTy", "::", "VType", ":", "OS", "<<", "\"<vtype: \"", ";", "RISCVVType", "::", "printVType", "(", "getVType", "(", ")", ",", "OS", ")", ";", "OS", "<<", "'>'", ";", "break", ";", "}", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RISCV", "RISCV", "\"noreg\"", "\"<register \"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"", "\"<specialcapreg: \"", "\"<vtype: \"", "RISCV" ]	RISCVAsmParser37	print	RISCV	CPU	LLVM	17,099	156	1	[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", "::", "max", "(", "(", "(", "unsigned", ")", "VT", ".", "getSizeInBits", "(", ")", "/", "(", "Subtarget", ".", "isABI_O32", "(", ")", "?", "32", ":", "64", ")", ")", ",", "1U", ")", ";", "return", "MipsTargetLowering", "::", "getNumRegisters", "(", "Context", ",", "VT", ")", ";", "}", "</s>" ]

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "Mips", "Mips", "32", "64", "1U", "Mips" ]

MipsISelLowering (2)4

getNumRegistersForCallingConv

Mips

CPU

LLVM

17,000

69

1

[]

[ "<s>", "void", "arm_const_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "bounds_check", "(", "operand", ",", "low", ",", "high", ",", "NULL_TREE", ",", "\"constant\"", ")", ";", "}", "</s>" ]

[ "Bounds-check", "constants", "." ]

[ "arm", "\"constant\"" ]

arm

arm_const_bounds

arm

CPU

GCC

17,001

27

1

[]

[ "<s>", "SDNode", "*", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", "nullptr", ";", "}", "SDNode", "*", "ResNode", "=", "nullptr", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "0", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "(", "void", ")", "VT", ";", "}", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"=> \"", ")", ";", "if", "(", "ResNode", "==", "nullptr", "||", "ResNode", "==", "Node", ")", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "else", "DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "return", "ResNode", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "WebAssembly", "WebAssembly", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0", "\"=> \"", "\"\\n\"" ]

WebAssemblyISelDAGToDAG (2)

Select

WebAssembly

Virtual ISA

LLVM

17,002

177

1

[]

[ "<s>", "static", "bool", "avr_decl_memx_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "||", "TREE_TYPE", "(", "decl", ")", "==", "error_mark_node", ")", "{", "return", "false", ";", "}", "return", "(", "ADDR_SPACE_MEMX", "==", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "DECL", "is", "a", "VAR_DECL", "located", "in", "the", "24-bit", "flash", "address", "space", "and", "FALSE", ",", "otherwise", "." ]

[ "avr" ]

avr

avr_decl_memx_p

avr

MPU

GCC

17,003

43

1

[]

[ "<s>", "rtx", "fusion_wrap_memory_address", "(", "rtx", "old_mem", ")", "{", "rtx", "old_addr", "=", "XEXP", "(", "old_mem", ",", "0", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "1", ",", "old_addr", ")", ";", "rtx", "new_addr", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "v", ",", "UNSPEC_FUSION_ADDIS", ")", ";", "return", "replace_equiv_address_nv", "(", "old_mem", ",", "new_addr", ",", "false", ")", ";", "}", "</s>" ]

[ "Wrap", "a", "TOC", "address", "that", "can", "be", "fused", "to", "indicate", "that", "special", "fusion", "processing", "is", "needed", "." ]

[ "powerpcspe", "0", "1" ]

powerpcspe

fusion_wrap_memory_address

powerpcspe

CPU

GCC

17,004

50

1

[]

[ "<s>", "static", "bool", "mips_expand_vpc_loongson_pshufh", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "mask", ";", "rtx", "rmask", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_MMI", ")", ")", "return", "false", ";", "if", "(", "d", "->", "vmode", "!=", "V4HImode", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "for", "(", "i", "=", "mask", "=", "0", ";", "i", "<", "4", ";", "i", "++", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "]", "&", "3", ")", "<<", "(", "i", "*", "2", ")", ";", "rmask", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "mask", ")", ")", ";", "if", "(", "d", "->", "one_vector_p", ")", "emit_insn", "(", "gen_loongson_pshufh", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "rmask", ")", ")", ";", "else", "{", "rtx", "t0", ",", "t1", ",", "x", ",", "merge", ",", "rmerge", "[", "4", "]", ";", "t0", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "t1", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "emit_insn", "(", "gen_loongson_pshufh", "(", "t1", ",", "d", "->", "op1", ",", "rmask", ")", ")", ";", "emit_insn", "(", "gen_loongson_pshufh", "(", "t0", ",", "d", "->", "op0", ",", "rmask", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "4", ";", "++", "i", ")", "rmerge", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "&", "4", "?", "constm1_rtx", ":", "const0_rtx", ")", ";", "merge", "=", "gen_rtx_CONST_VECTOR", "(", "V4HImode", ",", "gen_rtvec_v", "(", "4", ",", "rmerge", ")", ")", ";", "merge", "=", "force_reg", "(", "V4HImode", ",", "merge", ")", ";", "x", "=", "gen_rtx_AND", "(", "V4HImode", ",", "merge", ",", "t1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "t1", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "V4HImode", ",", "merge", ")", ";", "x", "=", "gen_rtx_AND", "(", "V4HImode", ",", "x", ",", "t0", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "t0", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_IOR", "(", "V4HImode", ",", "t0", ",", "t1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "d", "->", "target", ",", "x", ")", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Recognize", "patterns", "for", "the", "Loongson", "PSHUFH", "instruction", "." ]

[ "mips", "0", "4", "3", "2", "4", "0", "4", "4", "4" ]

mips

mips_expand_vpc_loongson_pshufh

mips

CPU

GCC

17,005

311

1

[]

[ "<s>", "int", "cris_simple_epilogue", "(", ")", "{", "int", "regno", ";", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "int", "lastreg", "=", "-", "1", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!=", "0", "||", "current_function_pretend_args_size", "||", "current_function_args_size", "||", "current_function_outgoing_args_size", "||", "current_function_calls_eh_return", "||", "!", "TARGET_PROLOGUE_EPILOGUE", ")", "return", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "reglimit", ";", "regno", "++", ")", "if", "(", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "(", "regno", "==", "(", "int", ")", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "current_function_uses_pic_offset_table", "||", "(", "flag_pic", "&&", "regs_ever_live", "[", "regno", "+", "1", "]", "&&", "!", "call_used_regs", "[", "regno", "+", "1", "]", ")", ")", ")", ")", "{", "if", "(", "lastreg", "!=", "regno", "-", "1", ")", "return", "0", ";", "lastreg", "=", "regno", ";", "}", "return", "1", ";", "}", "</s>" ]

[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tell", "how", "many", "registers", "must", "be", "saved", ",", "so", "return", "0", "then", "." ]

[ "cris", "1", "0", "0", "0", "1", "1", "1", "0", "1" ]

cris2

cris_simple_epilogue

cris

MPU

GCC

17,006

127

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fold Operands\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Fold Operands\"" ]

SIFoldOperands18

getPassName

R600

GPU

LLVM

17,007

13

1

[]

[ "<s>", "bool", "csky_valid_mem_constraint_operand", "(", "rtx", "op", ",", "const", "char", "*", "constraint", ")", "{", "struct", "csky_address", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "if", "(", "!", "decompose_csky_address", "(", "XEXP", "(", "op", ",", "0", ")", ",", "&", "addr", ")", ")", "return", "false", ";", "if", "(", "!", "is_csky_address_register_rtx_p", "(", "addr", ".", "base", ",", "0", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "index", "&&", "(", "constraint", "[", "0", "]", "==", "'Q'", "||", "constraint", "[", "0", "]", "==", "'W'", ")", ")", "{", "if", "(", "!", "is_csky_address_register_rtx_p", "(", "addr", ".", "index", ",", "0", ")", ")", "return", "false", ";", "if", "(", "addr", ".", "scale", "==", "1", "||", "addr", ".", "scale", "==", "2", "||", "addr", ".", "scale", "==", "4", "||", "addr", ".", "scale", "==", "8", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "addr", ".", "disp", "&&", "constraint", "[", "0", "]", "==", "'Q'", ")", "{", "rtx", "disp", "=", "addr", ".", "disp", ";", "if", "(", "!", "CONST_INT_P", "(", "disp", ")", ")", "return", "false", ";", "if", "(", "(", "(", "unsigned", ")", "INTVAL", "(", "disp", ")", "%", "4", ")", "==", "0", "&&", "(", "unsigned", ")", "INTVAL", "(", "disp", ")", "<=", "(", "unsigned", ")", "1020", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "constraint", "[", "0", "]", "==", "'Q'", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Support", "for", "the", "Q", "or", "W", "memory", "constraint", ".", "Returns", "true", "if", "OP", "is", "a", "MEM", "RTX", "with", "an", "address", "consisting", "of", "base", "+", "index", "or", "base", "+", "displacement", "." ]

[ "csky", "0", "0", "0", "0", "0", "1", "2", "4", "8", "0", "4", "0", "1020", "0" ]

csky

csky_valid_mem_constraint_operand

csky

CPU

GCC

17,008

219

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "Alpha", "::", "F4RCRegisterClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Alpha", "::", "STS", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "Alpha", "::", "F31", ")", ";", "else", "if", "(", "RC", "==", "Alpha", "::", "F8RCRegisterClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Alpha", "::", "STT", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "Alpha", "::", "F31", ")", ";", "else", "if", "(", "RC", "==", "Alpha", "::", "GPRCRegisterClass", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Alpha", "::", "STQ", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "Alpha", "::", "F31", ")", ";", "else", "llvm_unreachable", "(", "\"Unhandled register class\"", ")", ";", "}", "</s>" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::STS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::STT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::STQ", "Alpha::F31", "\"Unhandled register class\"" ]

AlphaInstrInfo

storeRegToStackSlot

Alpha

MPU

LLVM

17,009

203

1

[]

[ "<s>", "static", "void", "mips_dfa_post_advance_cycle", "(", "void", ")", "{", "if", "(", "TUNE_LOONGSON_2EF", ")", "mips_ls2_dfa_post_advance_cycle", "(", "curr_state", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCHED_DFA_POST_ADVANCE_CYCLE", ".", "This", "hook", "is", "being", "called", "at", "the", "start", "of", "each", "cycle", "." ]

[ "mips" ]

mips

mips_dfa_post_advance_cycle

mips

CPU

GCC

17,010

17

1

[]

[ "<s>", "static", "void", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "TeeRISCMachineFunctionInfo", "*", "TFI", "=", "MF", ".", "getInfo", "<", "TeeRISCMachineFunctionInfo", ">", "(", ")", ";", "TFI", "->", "adjustLoadArgsFI", "(", "MFI", ")", ";", "TFI", "->", "adjustStoreVarArgsFI", "(", "MFI", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Original Frame Size: \"", "<<", "FrameSize", "<<", "\"\\n\"", ")", ";", "unsigned", "TargetAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "1", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setStackSize", "(", "FrameSize", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Aligned Frame Size: \"", "<<", "FrameSize", "<<", "\"\\n\"", ")", ";", "}", "</s>" ]

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "TeeRISC", "TeeRISC", "TeeRISC", "\"Original Frame Size: \"", "\"\\n\"", "1", "\"Aligned Frame Size: \"", "\"\\n\"" ]

TeeRISCFrameLowering

determineFrameLayout

TeeRISC

CPU

LLVM

17,011

124

1

[]

[ "<s>", "static", "int", "mcore_ior_cost", "(", "rtx", "x", ")", "{", "int", "val", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "2", ";", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "1", ")", ")", ";", "if", "(", "CONST_OK_FOR_M", "(", "val", ")", ")", "return", "2", ";", "else", "if", "(", "const_ok_for_mcore", "(", "val", ")", ")", "return", "3", ";", "else", "if", "(", "TARGET_HARDLIT", "&&", "mcore_const_ok_for_inline", "(", "val", ")", ")", "return", "4", ";", "return", "5", ";", "}", "</s>" ]

[ "What", "does", "an", "or", "cost", "-", "see", "and_cost", "(", ")", "." ]

[ "mcore", "1", "2", "1", "2", "3", "4", "5" ]

mcore3

mcore_ior_cost

mcore

MPU

GCC

17,012

78

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "STRrs", ":", "case", "ARM", "::", "t2STRs", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", "==", "0", "&&", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "STRi12", ":", "case", "ARM", "::", "t2STRi12", ":", "case", "ARM", "::", "tSTRspi", ":", "case", "ARM", "::", "VSTRD", ":", "case", "ARM", "::", "VSTRS", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "VST1q64Pseudo", ":", "if", "(", "MI", "->", "getOperand", "(", "0", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "2", ")", ".", "getSubReg", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "case", "ARM", "::", "VSTMQIA", ":", "if", "(", "MI", "->", "getOperand", "(", "1", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "0", ")", ".", "getSubReg", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64Pseudo", "0", "2", "0", "0", "2", "ARM::VSTMQIA", "1", "0", "0", "1", "0", "0" ]

ARMBaseInstrInfo108

isStoreToStackSlot

ARM

CPU

LLVM

17,013

345

1

[]

[ "<s>", "static", "void", "nvptx_goacc_reduction_setup", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_call_arg", "(", "call", ",", "2", ")", ";", "int", "level", "=", "TREE_INT_CST_LOW", "(", "gimple_call_arg", "(", "call", ",", "3", ")", ")", ";", "gimple_seq", "seq", "=", "NULL", ";", "push_gimplify_context", "(", "true", ")", ";", "if", "(", "level", "!=", "GOMP_DIM_GANG", ")", "{", "tree", "ref_to_res", "=", "gimple_call_arg", "(", "call", ",", "1", ")", ";", "if", "(", "!", "integer_zerop", "(", "ref_to_res", ")", ")", "var", "=", "build_simple_mem_ref", "(", "ref_to_res", ")", ";", "}", "if", "(", "level", "==", "GOMP_DIM_WORKER", ")", "{", "tree", "offset", "=", "gimple_call_arg", "(", "call", ",", "5", ")", ";", "tree", "call", "=", "nvptx_get_worker_red_addr", "(", "TREE_TYPE", "(", "var", ")", ",", "offset", ")", ";", "tree", "ptr", "=", "make_ssa_name", "(", "TREE_TYPE", "(", "call", ")", ")", ";", "gimplify_assign", "(", "ptr", ",", "call", ",", "&", "seq", ")", ";", "tree", "ref", "=", "build_simple_mem_ref", "(", "ptr", ")", ";", "TREE_THIS_VOLATILE", "(", "ref", ")", "=", "1", ";", "gimplify_assign", "(", "ref", ",", "var", ",", "&", "seq", ")", ";", "}", "if", "(", "lhs", ")", "gimplify_assign", "(", "lhs", ",", "var", ",", "&", "seq", ")", ";", "pop_gimplify_context", "(", "NULL", ")", ";", "gsi_replace_with_seq", "(", "&", "gsi", ",", "seq", ",", "true", ")", ";", "}", "</s>" ]

[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_SETUP", "." ]

[ "nvptx", "2", "3", "1", "5", "1" ]

nvptx3

nvptx_goacc_reduction_setup

nvptx

GPU

GCC

17,014

198

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "bool", "NeedsAlign", "=", "(", "MFI", ".", "getMaxAlign", "(", ")", ">", "getStackAlign", "(", ")", ")", ";", "if", "(", "!", "HasAlloca", "||", "!", "NeedsAlign", ")", "return", ";", "SmallSet", "<", "int", ",", "4", ">", "DealignSlots", ";", "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "0", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "Align", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlign", "(", "i", ")", ",", "Align", "(", "8", ")", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "Align", "(", "8", ")", ")", ";", "LFS", "=", "alignTo", "(", "LFS", "+", "S", ",", "A", ")", ";", "MFI", ".", "mapLocalFrameObject", "(", "i", ",", "-", "static_cast", "<", "int64_t", ">", "(", "LFS", ")", ")", ";", "DealignSlots", ".", "insert", "(", "i", ")", ";", "}", "MFI", ".", "setLocalFrameSize", "(", "LFS", ")", ";", "Align", "A", "=", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<=", "8", "&&", "\"Unexpected local frame alignment\"", ")", ";", "if", "(", "A", "==", "1", ")", "MFI", ".", "setLocalFrameMaxAlign", "(", "Align", "(", "8", ")", ")", ";", "MFI", ".", "setUseLocalStackAllocationBlock", "(", "true", ")", ";", "if", "(", "!", "DealignSlots", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "BB", ")", "{", "bool", "KeepOld", "=", "true", ";", "ArrayRef", "<", "MachineMemOperand", "*", ">", "memops", "=", "MI", ".", "memoperands", "(", ")", ";", "SmallVector", "<", "MachineMemOperand", "*", ",", "1", ">", "new_memops", ";", "for", "(", "MachineMemOperand", "*", "MMO", ":", "memops", ")", "{", "auto", "*", "PV", "=", "MMO", "->", "getPseudoValue", "(", ")", ";", "if", "(", "auto", "*", "FS", "=", "dyn_cast_or_null", "<", "FixedStackPseudoSourceValue", ">", "(", "PV", ")", ")", "{", "int", "FI", "=", "FS", "->", "getFrameIndex", "(", ")", ";", "if", "(", "DealignSlots", ".", "count", "(", "FI", ")", ")", "{", "auto", "*", "NewMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", "->", "getPointerInfo", "(", ")", ",", "MMO", "->", "getFlags", "(", ")", ",", "MMO", "->", "getSize", "(", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ",", "MMO", "->", "getAAInfo", "(", ")", ",", "MMO", "->", "getRanges", "(", ")", ",", "MMO", "->", "getSyncScopeID", "(", ")", ",", "MMO", "->", "getSuccessOrdering", "(", ")", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", ";", "new_memops", ".", "push_back", "(", "NewMMO", ")", ";", "KeepOld", "=", "false", ";", "continue", ";", "}", "}", "new_memops", ".", "push_back", "(", "MMO", ")", ";", "}", "if", "(", "!", "KeepOld", ")", "MI", ".", "setMemRefs", "(", "MF", ",", "new_memops", ")", ";", "}", "}", "}", "unsigned", "AP", "=", "0", ";", "if", "(", "const", "MachineInstr", "*", "AI", "=", "getAlignaInstr", "(", "MF", ")", ")", "AP", "=", "AI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "HMFI", ".", "setStackAlignBasePhysReg", "(", "AP", ")", ";", "}", "</s>" ]

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "Hexagon", "Hexagon", "4", "0", "8", "8", "8", "\"Unexpected local frame alignment\"", "1", "8", "1", "0", "0", "Hexagon" ]

HexagonFrameLowering12

processFunctionBeforeFrameFinalized

Hexagon

DSP

LLVM

17,015

507

1

[]

[ "<s>", "SystemZSubtarget", "&", "SystemZSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "StringRef", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "\"generic\"", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "HasSoftFloat", ")", "HasVector", "=", "false", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "\"generic\"" ]

SystemZSubtarget18

initializeSubtargetDependencies

SystemZ

CPU

LLVM

17,016

50

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", "X86", "::", "DIVSDrr", ":", "case", "X86", "::", "DIVSDrr_Int", ":", "case", "X86", "::", "DIVSSrm", ":", "case", "X86", "::", "DIVSSrm_Int", ":", "case", "X86", "::", "DIVSSrr", ":", "case", "X86", "::", "DIVSSrr_Int", ":", "case", "X86", "::", "SQRTPDm", ":", "case", "X86", "::", "SQRTPDr", ":", "case", "X86", "::", "SQRTPSm", ":", "case", "X86", "::", "SQRTPSr", ":", "case", "X86", "::", "SQRTSDm", ":", "case", "X86", "::", "SQRTSDm_Int", ":", "case", "X86", "::", "SQRTSDr", ":", "case", "X86", "::", "SQRTSDr_Int", ":", "case", "X86", "::", "SQRTSSm", ":", "case", "X86", "::", "SQRTSSm_Int", ":", "case", "X86", "::", "SQRTSSr", ":", "case", "X86", "::", "SQRTSSr_Int", ":", "case", "X86", "::", "VDIVSDrm", ":", "case", "X86", "::", "VDIVSDrm_Int", ":", "case", "X86", "::", "VDIVSDrr", ":", "case", "X86", "::", "VDIVSDrr_Int", ":", "case", "X86", "::", "VDIVSSrm", ":", "case", "X86", "::", "VDIVSSrm_Int", ":", "case", "X86", "::", "VDIVSSrr", ":", "case", "X86", "::", "VDIVSSrr_Int", ":", "case", "X86", "::", "VSQRTPDm", ":", "case", "X86", "::", "VSQRTPDr", ":", "case", "X86", "::", "VSQRTPSm", ":", "case", "X86", "::", "VSQRTPSr", ":", "case", "X86", "::", "VSQRTSDm", ":", "case", "X86", "::", "VSQRTSDm_Int", ":", "case", "X86", "::", "VSQRTSDr", ":", "case", "X86", "::", "VSQRTSSm", ":", "case", "X86", "::", "VSQRTSSm_Int", ":", "case", "X86", "::", "VSQRTSSr", ":", "return", "true", ";", "}", "}", "</s>" ]

[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]

[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDr", "X86::SQRTPSm", "X86::SQRTPSr", "X86::SQRTSDm", "X86::SQRTSDm_Int", "X86::SQRTSDr", "X86::SQRTSDr_Int", "X86::SQRTSSm", "X86::SQRTSSm_Int", "X86::SQRTSSr", "X86::SQRTSSr_Int", "X86::VDIVSDrm", "X86::VDIVSDrm_Int", "X86::VDIVSDrr", "X86::VDIVSDrr_Int", "X86::VDIVSSrm", "X86::VDIVSSrm_Int", "X86::VDIVSSrr", "X86::VDIVSSrr_Int", "X86::VSQRTPDm", "X86::VSQRTPDr", "X86::VSQRTPSm", "X86::VSQRTPSr", "X86::VSQRTSDm", "X86::VSQRTSDm_Int", "X86::VSQRTSDr", "X86::VSQRTSSm", "X86::VSQRTSSm_Int", "X86::VSQRTSSr" ]

X86InstrInfo116

isHighLatencyDef

X86

CPU

LLVM

17,017

215

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNum", ";", "assert", "(", "FIOperandNum", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "\"Instr doesn't have FrameIndex operand!\"", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "FIOperandNum", ",", "this", ",", "MF", ")", ")", ";", "}", "</s>" ]

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"" ]

PPCRegisterInfo22

resolveFrameIndex

PowerPC

CPU

LLVM

17,018

179

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "unsigned", "Opc", "=", "0", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "SW_P8", ":", "Mips", "::", "SW", ";", "else", "if", "(", "RC", "==", "Mips", "::", "CPU64RegsRegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "SD_P8", ":", "Mips", "::", "SD", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "SWC1_P8", ":", "Mips", "::", "SWC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "Opc", "=", "Mips", "::", "SDC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR64RegisterClass", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "SDC164_P8", ":", "Mips", "::", "SDC164", ";", "assert", "(", "Opc", "&&", "\"Register class not handled!\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "</s>" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::SW_P8", "Mips::SW", "Mips::CPU64RegsRegisterClass", "Mips::SD_P8", "Mips::SD", "Mips::FGR32RegisterClass", "Mips::SWC1_P8", "Mips::SWC1", "Mips::AFGR64RegisterClass", "Mips::SDC1", "Mips::FGR64RegisterClass", "Mips::SDC164_P8", "Mips::SDC164", "\"Register class not handled!\"", "0" ]

MipsInstrInfo41

storeRegToStackSlot

Mips

CPU

LLVM

17,019

221

1

[]

[ "<s>", "static", "void", "ia64_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "flag_unwind_tables", "&&", "(", "!", "flag_exceptions", "||", "USING_SJLJ_EXCEPTIONS", ")", ")", "return", ";", "fputs", "(", "\"\\t.body\\n\"", ",", "file", ")", ";", "}", "</s>" ]

[ "Emit", "the", ".body", "directive", "at", "the", "scheduled", "end", "of", "the", "prologue", "." ]

[ "ia64", "\"\\t.body\\n\"" ]

ia643

ia64_output_function_end_prologue

ia64

CPU

GCC

17,020

31

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "ITBlockSize", ")", "{", "--", "ITBlockSize", ";", "}", "else", "if", "(", "Opcode", "==", "ARM", "::", "t2IT", ")", "{", "unsigned", "Mask", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumTZ", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "assert", "(", "NumTZ", "<=", "3", "&&", "\"Invalid IT mask!\"", ")", ";", "ITBlockSize", "=", "4", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ITBlockSize", ";", "++", "i", ")", "{", "do", "{", "++", "I", ";", "}", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", ";", "ITBlockMIs", "[", "ITBlockSize", "-", "1", "-", "i", "]", "=", "&", "*", "I", ";", "}", "}", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "{", "LastMI", "=", "MI", ";", "Stalls", "=", "0", ";", "}", "ScoreboardHazardRecognizer", "::", "EmitInstruction", "(", "SU", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARM", "ARM", "ARM::t2IT", "1", "3", "\"Invalid IT mask!\"", "4", "0", "1", "0" ]

ARMHazardRecognizer10

EmitInstruction

ARM

CPU

LLVM

17,021

164

1

[]

[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "true", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "SystemZMachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "SystemZMachineFunctionInfo", ">", "(", ")", ";", "const", "SystemZSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "Regs", "=", "Subtarget", ".", "getSpecialRegisters", "<", "SystemZXPLINK64Registers", ">", "(", ")", ";", "SystemZ", "::", "GPRRegs", "SpillGPRs", "=", "ZFI", "->", "getSpillGPRRegs", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "SpillGPRs", ".", "LowGPR", ")", "{", "assert", "(", "SpillGPRs", ".", "LowGPR", "!=", "SpillGPRs", ".", "HighGPR", "&&", "\"Should be saving multiple registers\"", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "SystemZ", "::", "STMG", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "SpillGPRs", ".", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "SpillGPRs", ".", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "Regs", ".", "getStackPointerRegister", "(", ")", ")", ";", "MIB", ".", "addImm", "(", "SpillGPRs", ".", "GPROffset", ")", ";", "auto", "&", "GRRegClass", "=", "SystemZ", "::", "GR64BitRegClass", ";", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "GRRegClass", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "0", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "SystemZ", "::", "FP64BitRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "true", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "SystemZ", "::", "FP64BitRegClass", ",", "TRI", ")", ";", "}", "if", "(", "SystemZ", "::", "VR128BitRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "true", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "SystemZ", "::", "VR128BitRegClass", ",", "TRI", ")", ";", "}", "}", "return", "true", ";", "}", "</s>" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving multiple registers\"", "SystemZ::STMG", "SystemZ::GR64BitRegClass", "0", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128BitRegClass" ]

SystemZFrameLowering10

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

17,022

404

1

[]

[ "<s>", "bool", "SNESInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid SNES branch condition!\"", ")", ";", "SNESCC", "::", "CondCodes", "CC", "=", "static_cast", "<", "SNESCC", "::", "CondCodes", ">", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "0", "]", ".", "setImm", "(", "getOppositeCondition", "(", "CC", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "SNES", "SNES", "1", "\"Invalid SNES branch condition!\"", "SNESCC::CondCodes", "SNESCC::CondCodes", "0", "0" ]

SNESInstrInfo

reverseBranchCondition

SNES

DSP

LLVM

17,023

66

1

[]

[ "<s>", "const", "NVPTXSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine10

getSubtargetImpl

NVPTX

GPU

LLVM

17,024

13

1

[]

[ "<s>", "rtx", "standard_80387_constant_rtx", "(", "int", "idx", ")", "{", "int", "i", ";", "if", "(", "!", "ext_80387_constants_init", ")", "init_ext_80387_constants", "(", ")", ";", "switch", "(", "idx", ")", "{", "case", "3", ":", "case", "4", ":", "case", "5", ":", "case", "6", ":", "case", "7", ":", "i", "=", "idx", "-", "3", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "const_double_from_real_value", "(", "ext_80387_constants_table", "[", "i", "]", ",", "XFmode", ")", ";", "}", "</s>" ]

[ "Return", "the", "CONST_DOUBLE", "representing", "the", "80387", "constant", "that", "is", "loaded", "by", "the", "specified", "special", "instruction", ".", "The", "argument", "IDX", "matches", "the", "return", "value", "from", "standard_80387_constant_p", "." ]

[ "i386", "3", "4", "5", "6", "7", "3" ]

i386

standard_80387_constant_rtx

i386

CPU

GCC

17,025

66

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "CommentStream", "=", "&", "CStream", ";", "InternalInstruction", "InternalInstr", ";", "dlog_t", "LoggerFn", "=", "logger", ";", "if", "(", "&", "VStream", "==", "&", "nulls", "(", ")", ")", "LoggerFn", "=", "nullptr", ";", "Region", "R", "(", "Bytes", ",", "Address", ")", ";", "int", "Ret", "=", "decodeInstruction", "(", "&", "InternalInstr", ",", "regionReader", ",", "(", "const", "void", "*", ")", "&", "R", ",", "LoggerFn", ",", "(", "void", "*", ")", "&", "VStream", ",", "(", "const", "void", "*", ")", "MII", ".", "get", "(", ")", ",", "Address", ",", "fMode", ")", ";", "if", "(", "Ret", ")", "{", "Size", "=", "InternalInstr", ".", "readerCursor", "-", "Address", ";", "return", "Fail", ";", "}", "else", "{", "Size", "=", "InternalInstr", ".", "length", ";", "return", "(", "!", "translateInstruction", "(", "Instr", ",", "InternalInstr", ",", "this", ")", ")", "?", "Success", ":", "Fail", ";", "}", "}", "</s>" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86" ]

X86Disassembler (2)1

getInstruction

X86

CPU

LLVM

17,026

156

1

[]

[ "<s>", "void", "ix86_expand_v1ti_shift", "(", "enum", "rtx_code", "code", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op1", "=", "force_reg", "(", "V1TImode", ",", "operands", "[", "1", "]", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "rtx", "tmp1", "=", "ix86_expand_v1ti_to_ti", "(", "op1", ")", ";", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "rtx", "(", "*", "shift", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlti3", ":", "gen_lshrti3", ";", "emit_insn", "(", "shift", "(", "tmp2", ",", "tmp1", ",", "operands", "[", "2", "]", ")", ")", ";", "rtx", "tmp3", "=", "ix86_expand_ti_to_v1ti", "(", "tmp2", ")", ";", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "tmp3", ")", ";", "return", ";", "}", "HOST_WIDE_INT", "bits", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", "&", "127", ";", "if", "(", "bits", "==", "0", ")", "{", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "op1", ")", ";", "return", ";", "}", "if", "(", "(", "bits", "&", "7", ")", "==", "0", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_sse2_ashlv1ti3", "(", "tmp", ",", "op1", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp", ",", "op1", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "tmp", ")", ";", "return", ";", "}", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_sse2_ashlv1ti3", "(", "tmp1", ",", "op1", ",", "GEN_INT", "(", "64", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp1", ",", "op1", ",", "GEN_INT", "(", "64", ")", ")", ")", ";", "rtx", "tmp2", "=", "force_reg", "(", "V2DImode", ",", "gen_lowpart", "(", "V2DImode", ",", "tmp1", ")", ")", ";", "rtx", "tmp3", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "if", "(", "bits", ">", "64", ")", "{", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp3", ",", "tmp2", ",", "GEN_INT", "(", "bits", "-", "64", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp3", ",", "tmp2", ",", "GEN_INT", "(", "bits", "-", "64", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp4", "=", "force_reg", "(", "V2DImode", ",", "gen_lowpart", "(", "V2DImode", ",", "op1", ")", ")", ";", "rtx", "tmp5", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp5", ",", "tmp4", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp5", ",", "tmp4", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "rtx", "tmp6", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp6", ",", "tmp2", ",", "GEN_INT", "(", "64", "-", "bits", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp6", ",", "tmp2", ",", "GEN_INT", "(", "64", "-", "bits", ")", ")", ")", ";", "emit_insn", "(", "gen_iorv2di3", "(", "tmp3", ",", "tmp5", ",", "tmp6", ")", ")", ";", "}", "rtx", "tmp7", "=", "force_reg", "(", "V1TImode", ",", "gen_lowpart", "(", "V1TImode", ",", "tmp3", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "0", "]", ",", "tmp7", ")", ";", "}", "</s>" ]

[ "Expand", "V1TI", "mode", "shift", "(", "of", "rtx_code", "CODE", ")", "by", "constant", "." ]

[ "i386", "1", "2", "2", "0", "2", "127", "0", "0", "7", "0", "0", "64", "64", "64", "64", "64", "64", "64", "0" ]

i386-expand

ix86_expand_v1ti_shift

i386

CPU

GCC

17,027

482

1

[]

[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "machine_mode", "req_mode", ")", "{", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "!=", "REG", "||", "!", "CC_REGNO_P", "(", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", ")", ")", "return", "1", ";", "set_mode", "=", "GET_MODE", "(", "SET_DEST", "(", "set", ")", ")", ";", "switch", "(", "set_mode", ")", "{", "case", "CCSmode", ":", "case", "CCSRmode", ":", "case", "CCUmode", ":", "case", "CCURmode", ":", "case", "CCLmode", ":", "case", "CCL1mode", ":", "case", "CCL2mode", ":", "case", "CCL3mode", ":", "case", "CCT1mode", ":", "case", "CCT2mode", ":", "case", "CCT3mode", ":", "case", "CCVEQmode", ":", "case", "CCVHmode", ":", "case", "CCVHUmode", ":", "case", "CCVFHmode", ":", "case", "CCVFHEmode", ":", "if", "(", "req_mode", "!=", "set_mode", ")", "return", "0", ";", "break", ";", "case", "CCZmode", ":", "if", "(", "req_mode", "!=", "CCSmode", "&&", "req_mode", "!=", "CCUmode", "&&", "req_mode", "!=", "CCTmode", "&&", "req_mode", "!=", "CCSRmode", "&&", "req_mode", "!=", "CCURmode", ")", "return", "0", ";", "break", ";", "case", "CCAPmode", ":", "case", "CCANmode", ":", "if", "(", "req_mode", "!=", "CCAmode", ")", "return", "0", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "(", "GET_MODE", "(", "SET_SRC", "(", "set", ")", ")", "==", "set_mode", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "as", "REQ_MODE", "." ]

[ "s390", "1", "0", "0", "0" ]

s3905

s390_match_ccmode_set

s390

MPU

GCC

17,028

193

1

[]

[ "<s>", "aarch64_simd_switcher", "::", "aarch64_simd_switcher", "(", "unsigned", "int", "extra_flags", ")", ":", "m_old_isa_flags", "(", "aarch64_isa_flags", ")", ",", "m_old_general_regs_only", "(", "TARGET_GENERAL_REGS_ONLY", ")", "{", "aarch64_isa_flags", "=", "AARCH64_FL_FP", "|", "AARCH64_FL_SIMD", "|", "extra_flags", ";", "global_options", ".", "x_target_flags", "&=", "~", "MASK_GENERAL_REGS_ONLY", ";", "}", "</s>" ]

[ "Enable", "AARCH64_FL_", "*", "flags", "EXTRA_FLAGS", "on", "top", "of", "the", "base", "Advanced", "SIMD", "set", "." ]

[ "aarch64", "aarch64_simd_switcher::aarch64_simd_switcher" ]

aarch64-builtins

aarch64_simd_switcher

aarch64

CPU

GCC

17,029

35

1

[]

[ "<s>", "const", "PPCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget (2)1

getRegisterInfo

PowerPC

CPU

LLVM

17,030

20

1

[]

[ "<s>", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_gen_builtins", "fncode", ")", "{", "size_t", "j", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "j", "]", ".", "bifname", ";", "switch", "(", "rs6000_builtin_info", "[", "j", "]", ".", "enable", ")", "{", "case", "ENB_P5", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power5\"", ")", ";", "break", ";", "case", "ENB_P6", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power6\"", ")", ";", "break", ";", "case", "ENB_P6_64", ":", "error", "(", "\"%qs requires the %qs option and either the %qs or %qs option\"", ",", "name", ",", "\"-mcpu=power6\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "break", ";", "case", "ENB_ALTIVEC", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-maltivec\"", ")", ";", "break", ";", "case", "ENB_CELL", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=cell\"", ")", ";", "break", ";", "case", "ENB_VSX", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mvsx\"", ")", ";", "break", ";", "case", "ENB_P7", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power7\"", ")", ";", "break", ";", "case", "ENB_P7_64", ":", "error", "(", "\"%qs requires the %qs option and either the %qs or %qs option\"", ",", "name", ",", "\"-mcpu=power7\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "break", ";", "case", "ENB_P8", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power8\"", ")", ";", "break", ";", "case", "ENB_P8V", ":", "error", "(", "\"%qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mcpu=power8\"", ",", "\"-mvsx\"", ")", ";", "break", ";", "case", "ENB_P9", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power9\"", ")", ";", "break", ";", "case", "ENB_P9_64", ":", "error", "(", "\"%qs requires the %qs option and either the %qs or %qs option\"", ",", "name", ",", "\"-mcpu=power9\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "break", ";", "case", "ENB_P9V", ":", "error", "(", "\"%qs requires the %qs and %qs options\"", ",", "name", ",", "\"-mcpu=power9\"", ",", "\"-mvsx\"", ")", ";", "break", ";", "case", "ENB_IEEE128_HW", ":", "error", "(", "\"%qs requires quad-precision floating-point arithmetic\"", ",", "name", ")", ";", "break", ";", "case", "ENB_DFP", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mhard-dfp\"", ")", ";", "break", ";", "case", "ENB_CRYPTO", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcrypto\"", ")", ";", "break", ";", "case", "ENB_HTM", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mhtm\"", ")", ";", "break", ";", "case", "ENB_P10", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mcpu=power10\"", ")", ";", "break", ";", "case", "ENB_P10_64", ":", "error", "(", "\"%qs requires the %qs option and either the %qs or %qs option\"", ",", "name", ",", "\"-mcpu=power10\"", ",", "\"-m64\"", ",", "\"-mpowerpc64\"", ")", ";", "break", ";", "case", "ENB_MMA", ":", "error", "(", "\"%qs requires the %qs option\"", ",", "name", ",", "\"-mmma\"", ")", ";", "break", ";", "default", ":", "case", "ENB_ALWAYS", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]

[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]

[ "rs6000", "\"%qs requires the %qs option\"", "\"-mcpu=power5\"", "\"%qs requires the %qs option\"", "\"-mcpu=power6\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power6\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs option\"", "\"-maltivec\"", "\"%qs requires the %qs option\"", "\"-mcpu=cell\"", "\"%qs requires the %qs option\"", "\"-mvsx\"", "\"%qs requires the %qs option\"", "\"-mcpu=power7\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power7\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs option\"", "\"-mcpu=power8\"", "\"%qs requires the %qs and %qs options\"", "\"-mcpu=power8\"", "\"-mvsx\"", "\"%qs requires the %qs option\"", "\"-mcpu=power9\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power9\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs and %qs options\"", "\"-mcpu=power9\"", "\"-mvsx\"", "\"%qs requires quad-precision floating-point arithmetic\"", "\"%qs requires the %qs option\"", "\"-mhard-dfp\"", "\"%qs requires the %qs option\"", "\"-mcrypto\"", "\"%qs requires the %qs option\"", "\"-mhtm\"", "\"%qs requires the %qs option\"", "\"-mcpu=power10\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power10\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs option\"", "\"-mmma\"" ]

rs6000-builtin

rs6000_invalid_builtin

rs6000

CPU

GCC

17,031

347

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "AsmFlavor", "(", "AsmWriterFlavor", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "NoMMXSSE", ")", ",", "X863DNowLevel", "(", "NoThreeDNow", ")", ",", "HasX86_64", "(", "false", ")", ",", "IsBTMemSlow", "(", "false", ")", ",", "DarwinVers", "(", "0", ")", ",", "IsLinux", "(", "false", ")", ",", "stackAlignment", "(", "8", ")", ",", "MaxInlineSizeThreshold", "(", "128", ")", ",", "Is64Bit", "(", "is64Bit", ")", ",", "TargetType", "(", "isELF", ")", "{", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "std", "::", "string", "CPU", "=", "GetCurrentX86CPU", "(", ")", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "}", "else", "{", "AutoDetectSubtargetFeatures", "(", ")", ";", "if", "(", "Is64Bit", "&&", "X86SSELevel", "<", "SSE2", ")", "X86SSELevel", "=", "SSE2", ";", "}", "if", "(", "Is64Bit", ")", "HasX86_64", "=", "true", ";", "DOUT", "<<", "\"Subtarget features: SSELevel \"", "<<", "X86SSELevel", "<<", "\", 3DNowLevel \"", "<<", "X863DNowLevel", "<<", "\", 64bit \"", "<<", "HasX86_64", "<<", "\"\\n\"", ";", "assert", "(", "(", "!", "Is64Bit", "||", "HasX86_64", ")", "&&", "\"64-bit code requested on a subtarget that doesn't support it!\"", ")", ";", "const", "std", "::", "string", "&", "TT", "=", "M", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "length", "(", ")", ">", "5", ")", "{", "size_t", "Pos", ";", "if", "(", "(", "Pos", "=", "TT", ".", "find", "(", "\"-darwin\"", ")", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isDarwin", ";", "if", "(", "isdigit", "(", "TT", "[", "Pos", "+", "7", "]", ")", ")", "DarwinVers", "=", "atoi", "(", "&", "TT", "[", "Pos", "+", "7", "]", ")", ";", "else", "DarwinVers", "=", "8", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"linux\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isELF", ";", "IsLinux", "=", "true", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"cygwin\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isCygwin", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"mingw\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isMingw", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"win32\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isWindows", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"windows\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isWindows", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "\"-cl\"", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isDarwin", ";", "DarwinVers", "=", "9", ";", "}", "}", "else", "if", "(", "TT", ".", "empty", "(", ")", ")", "{", "TargetType", "=", "isCygwin", ";", "TargetType", "=", "isMingw", ";", "TargetType", "=", "isDarwin", ";", "DarwinVers", "=", "9", ";", "DarwinVers", "=", "8", ";", "TargetType", "=", "isWindows", ";", "TargetType", "=", "isELF", ";", "IsLinux", "=", "true", ";", "}", "if", "(", "AsmFlavor", "==", "X86Subtarget", "::", "Unset", ")", "{", "AsmFlavor", "=", "(", "TargetType", "==", "isWindows", ")", "?", "X86Subtarget", "::", "Intel", ":", "X86Subtarget", "::", "ATT", ";", "}", "if", "(", "TargetType", "==", "isDarwin", "||", "Is64Bit", ")", "stackAlignment", "=", "16", ";", "if", "(", "StackAlignment", ")", "stackAlignment", "=", "StackAlignment", ";", "}", "</s>" ]

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "128", "X86", "X86", "X86", "X86", "\"Subtarget features: SSELevel \"", "X86", "\", 3DNowLevel \"", "X86", "\", 64bit \"", "X86", "\"\\n\"", "X86", "\"64-bit code requested on a subtarget that doesn't support it!\"", "5", "\"-darwin\"", "7", "7", "8", "\"linux\"", "\"cygwin\"", "\"mingw\"", "\"win32\"", "\"windows\"", "\"-cl\"", "9", "9", "8", "X86", "X86", "X86", "16" ]

X86Subtarget29

X86Subtarget

X86

CPU

LLVM

17,032

477

1

[]

[ "<s>", "virtual", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Target", ".", "getConstant", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "UPT" ]

UPTAsmBackend

shouldForceRelocation

UPT

CPU

LLVM

17,033

39

1

[]

[ "<s>", "void", "M68kFrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "IsSub", "=", "NumBytes", "<", "0", ";", "uint64_t", "Offset", "=", "IsSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "uint64_t", "Chunk", "=", "(", "1LL", "<<", "31", ")", "-", "1", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "while", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "Chunk", ")", "{", "Register", "Reg", ";", "if", "(", "IsSub", "&&", "!", "isRegLiveIn", "(", "MBB", ",", "M68k", "::", "D0", ")", ")", "Reg", "=", "M68k", "::", "D0", ";", "else", "Reg", "=", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ")", ";", "if", "(", "Reg", ")", "{", "unsigned", "Opc", "=", "M68k", "::", "MOV32ri", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ";", "Opc", "=", "IsSub", "?", "M68k", "::", "SUB32ar", ":", "M68k", "::", "ADD32ar", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "3", ")", ".", "setIsDead", "(", ")", ";", "Offset", "=", "0", ";", "continue", ";", "}", "}", "uint64_t", "ThisVal", "=", "std", "::", "min", "(", "Offset", ",", "Chunk", ")", ";", "MachineInstrBuilder", "MI", "=", "BuildStackAdjustment", "(", "MBB", ",", "MBBI", ",", "DL", ",", "IsSub", "?", "-", "ThisVal", ":", "ThisVal", ",", "InEpilogue", ")", ";", "if", "(", "IsSub", ")", "MI", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "else", "MI", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}", "</s>" ]

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "M68k", "M68k", "0", "1LL", "31", "1", "M68k::D0", "M68k::D0", "M68k::MOV32ri", "M68k::SUB32ar", "M68k::ADD32ar", "3", "0" ]

M68kFrameLowering1

emitSPUpdate

M68k

MPU

LLVM

17,034

268

1

[]

[ "<s>", "bool", "MBlazeTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMBlazeISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine13

addInstSelector

MBlaze

MPU

LLVM

17,035

30

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MSP430", "::", "POP16r", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]

[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]

MSP430FrameLowering24

restoreCalleeSavedRegisters

MSP430

MPU

LLVM

17,036

142

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "2", "&&", "\"All AArch64 cmps should have 2 operands\"", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "1", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "SUBSWrr", ":", "case", "AArch64", "::", "SUBSWrs", ":", "case", "AArch64", "::", "SUBSWrx", ":", "case", "AArch64", "::", "SUBSXrr", ":", "case", "AArch64", "::", "SUBSXrs", ":", "case", "AArch64", "::", "SUBSXrx", ":", "case", "AArch64", "::", "ADDSWrr", ":", "case", "AArch64", "::", "ADDSWrs", ":", "case", "AArch64", "::", "ADDSWrx", ":", "case", "AArch64", "::", "ADDSXrr", ":", "case", "AArch64", "::", "ADDSXrs", ":", "case", "AArch64", "::", "ADDSXrx", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "0", ";", "return", "true", ";", "case", "AArch64", "::", "SUBSWri", ":", "case", "AArch64", "::", "ADDSWri", ":", "case", "AArch64", "::", "SUBSXri", ":", "case", "AArch64", "::", "ADDSXri", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "0", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "!=", "0", ";", "return", "true", ";", "case", "AArch64", "::", "ANDSWri", ":", "case", "AArch64", "::", "ANDSXri", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "0", ";", "CmpMask", "=", "~", "0", ";", "CmpValue", "=", "AArch64_AM", "::", "decodeLogicalImmediate", "(", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "ANDSWri", "?", "32", ":", "64", ")", "!=", "0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpValue", "." ]

[ "AArch64", "AArch64", "2", "\"All AArch64 cmps should have 2 operands\"", "1", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", "AArch64::SUBSWri", "AArch64::ADDSWri", "AArch64::SUBSXri", "AArch64::ADDSXri", "1", "0", "0", "2", "0", "AArch64::ANDSWri", "AArch64::ANDSXri", "1", "0", "0", "AArch64_AM::decodeLogicalImmediate", "2", "AArch64::ANDSWri", "32", "64", "0" ]

AArch64InstrInfo (2)

analyzeCompare

AArch64

CPU

LLVM

17,037

303

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Cpu0 Delay Slot Fille\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Cpu0", "\"Cpu0 Delay Slot Fille\"" ]

Cpu0DelaySlotFiller

getPassName

Cpu0

CPU

LLVM

17,038

11

1

[]

[ "<s>", "rtx", "frv_split_abs", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "cc_reg", "=", "operands", "[", "2", "]", ";", "rtx", "cr_reg", "=", "operands", "[", "3", "]", ";", "rtx", "ret", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cc_reg", ",", "gen_rtx_COMPARE", "(", "CCmode", ",", "src", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cr_reg", ",", "gen_rtx_fmt_ee", "(", "LT", ",", "CC_CCRmode", ",", "cc_reg", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_COND_EXEC", "(", "VOIDmode", ",", "gen_rtx_NE", "(", "CC_CCRmode", ",", "cr_reg", ",", "const0_rtx", ")", ",", "gen_negsi2", "(", "dest", ",", "src", ")", ")", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "dest", ",", "src", ")", ")", "emit_insn", "(", "gen_rtx_COND_EXEC", "(", "VOIDmode", ",", "gen_rtx_EQ", "(", "CC_CCRmode", ",", "cr_reg", ",", "const0_rtx", ")", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "src", ")", ")", ")", ";", "ret", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "ret", ";", "}", "</s>" ]

[ "Split", "an", "integer", "abs", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]

[ "frv", "0", "1", "2", "3" ]

frv2

frv_split_abs

frv

VLIW

GCC

17,039

162

1

[]

[ "<s>", "bool", "PTXInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "if", "(", "Pred", ".", "size", "(", ")", "<", "2", ")", "llvm_unreachable", "(", "\"lesser than 2 predicate operands are provided\"", ")", ";", "int", "i", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "i", "==", "-", "1", ")", "llvm_unreachable", "(", "\"missing predicate operand\"", ")", ";", "MI", "->", "getOperand", "(", "i", ")", ".", "setReg", "(", "Pred", "[", "0", "]", ".", "getReg", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "i", "+", "1", ")", ".", "setImm", "(", "Pred", "[", "1", "]", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "PTX", "PTX", "2", "\"lesser than 2 predicate operands are provided\"", "1", "\"missing predicate operand\"", "0", "1", "1" ]

PTXInstrInfo3

PredicateInstruction

PTX

GPU

LLVM

17,040

99

1

[]

[ "<s>", "static", "int", "arm_tls_operand_p_1", "(", "rtx", "*", "x", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "*", "x", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_TLS_MODEL", "(", "*", "x", ")", "!=", "0", ";", "if", "(", "GET_CODE", "(", "*", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "*", "x", ",", "1", ")", "==", "UNSPEC_TLS", ")", "return", "-", "1", ";", "return", "0", ";", "}", "</s>" ]

[ "Helper", "for", "arm_tls_referenced_p", "." ]

[ "arm", "0", "1", "1", "0" ]

arm3

arm_tls_operand_p_1

arm

CPU

GCC

17,041

61

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "Z80", "Z80" ]

Z80ISelLowering2

isOffsetFoldingLegal

Z80

MPU

LLVM

17,042

15

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Intrn", "=", "MF", ".", "getFunction", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Intrn", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionHeader", "(", ")", ";", "EmitFunctionBody", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86" ]

X86AsmPrinter102

runOnMachineFunction

X86

CPU

LLVM

17,043

98

1

[]

[ "<s>", "void", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ")", "{", "IsFixed", ".", "resize", "(", "Ins", ".", "size", "(", ")", ",", "true", ")", ";", "CCState", "::", "AnalyzeFormalArguments", "(", "Ins", ",", "Fn", ")", ";", "}", "</s>" ]

[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]

[ "PowerPC", "ISD::InputArg" ]

PPCCCState5

AnalyzeFormalArguments

PowerPC

CPU

LLVM

17,044

40

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createHexagonRemoveExtendOps", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "PM", ".", "add", "(", "createHexagonISelDag", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "PM", ".", "add", "(", "createHexagonPeephole", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine17

addInstSelector

Hexagon

DSP

LLVM

17,045

44

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "APInt", "MulC", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "C", ".", "getNode", "(", ")", ",", "MulC", ")", ")", "return", "false", ";", "while", "(", "getTypeAction", "(", "Context", ",", "VT", ")", "!=", "TypeLegal", ")", "VT", "=", "getTypeToTransformTo", "(", "Context", ",", "VT", ")", ";", "if", "(", "isOperationLegal", "(", "ISD", "::", "MUL", ",", "VT", ")", ")", "return", "false", ";", "return", "(", "MulC", "+", "1", ")", ".", "isPowerOf2", "(", ")", "||", "(", "MulC", "-", "1", ")", ".", "isPowerOf2", "(", ")", "||", "(", "1", "-", "MulC", ")", ".", "isPowerOf2", "(", ")", "||", "(", "-", "(", "MulC", "+", "1", ")", ")", ".", "isPowerOf2", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]

[ "X86", "X86", "ISD::isConstantSplatVector", "ISD::MUL", "1", "1", "1", "1" ]

X86ISelLowering (2)6

decomposeMulByConstant

X86

CPU

LLVM

17,046

118

1

[]

[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "RISCV", "::", "X8", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "RISCV", "RISCV", "RISCV::X8" ]

RISCVRegisterInfo22

getFrameRegister

RISCV

CPU

LLVM

17,047

18

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "printReg", "(", "Contents", ".", "R", ".", "Reg", ",", "TRI", ",", "Contents", ".", "R", ".", "Sub", ")", ";", "}", "if", "(", "isImm", "(", ")", ")", "{", "OS", "<<", "Contents", ".", "ImmVal", ";", "}", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon" ]

HexagonHardwareLoops1

print

Hexagon

DSP

LLVM

17,048

58

1

[]

[ "<s>", "void", "MipsELFStreamer", "::", "createPendingLabelRelocs", "(", ")", "{", "MipsTargetELFStreamer", "*", "ELFTargetStreamer", "=", "static_cast", "<", "MipsTargetELFStreamer", "*", ">", "(", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "ELFTargetStreamer", "->", "isMicroMipsEnabled", "(", ")", ")", "{", "for", "(", "auto", "*", "L", ":", "Labels", ")", "{", "auto", "*", "Label", "=", "cast", "<", "MCSymbolELF", ">", "(", "L", ")", ";", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Label", ")", ";", "Label", "->", "setOther", "(", "ELF", "::", "STO_MIPS_MICROMIPS", ")", ";", "}", "}", "Labels", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Mark", "labels", "as", "microMIPS", ",", "if", "necessary", "for", "the", "subtarget", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsELFStreamer1

createPendingLabelRelocs

Mips

CPU

LLVM

17,049

80

1

[]

[ "<s>", "int", "avx_vpermilp_parallel", "(", "rtx", "par", ",", "machine_mode", "mode", ")", "{", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "unsigned", "mask", "=", "0", ";", "unsigned", "char", "ipar", "[", "16", "]", "=", "{", "}", ";", "if", "(", "XVECLEN", "(", "par", ",", "0", ")", "!=", "(", "int", ")", "nelt", ")", "return", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "er", "=", "XVECEXP", "(", "par", ",", "0", ",", "i", ")", ";", "unsigned", "HOST_WIDE_INT", "ei", ";", "if", "(", "!", "CONST_INT_P", "(", "er", ")", ")", "return", "0", ";", "ei", "=", "INTVAL", "(", "er", ")", ";", "if", "(", "ei", ">=", "nelt", ")", "return", "0", ";", "ipar", "[", "i", "]", "=", "ei", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_V8DFmode", ":", "for", "(", "i", "=", "4", ";", "i", "<", "6", ";", "++", "i", ")", "{", "if", "(", "ipar", "[", "i", "]", "<", "4", "||", "ipar", "[", "i", "]", ">=", "6", ")", "return", "0", ";", "mask", "|=", "(", "ipar", "[", "i", "]", "-", "4", ")", "<<", "i", ";", "}", "for", "(", "i", "=", "6", ";", "i", "<", "8", ";", "++", "i", ")", "{", "if", "(", "ipar", "[", "i", "]", "<", "6", ")", "return", "0", ";", "mask", "|=", "(", "ipar", "[", "i", "]", "-", "6", ")", "<<", "i", ";", "}", "case", "E_V4DFmode", ":", "for", "(", "i", "=", "0", ";", "i", "<", "2", ";", "++", "i", ")", "{", "if", "(", "ipar", "[", "i", "]", ">=", "2", ")", "return", "0", ";", "mask", "|=", "ipar", "[", "i", "]", "<<", "i", ";", "}", "for", "(", "i", "=", "2", ";", "i", "<", "4", ";", "++", "i", ")", "{", "if", "(", "ipar", "[", "i", "]", "<", "2", ")", "return", "0", ";", "mask", "|=", "(", "ipar", "[", "i", "]", "-", "2", ")", "<<", "i", ";", "}", "break", ";", "case", "E_V16SFmode", ":", "for", "(", "i", "=", "0", ";", "i", "<", "8", ";", "++", "i", ")", "if", "(", "ipar", "[", "i", "]", "+", "8", "!=", "ipar", "[", "i", "+", "8", "]", ")", "return", "0", ";", "case", "E_V8SFmode", ":", "for", "(", "i", "=", "0", ";", "i", "<", "4", ";", "++", "i", ")", "if", "(", "ipar", "[", "i", "]", "+", "4", "!=", "ipar", "[", "i", "+", "4", "]", ")", "return", "0", ";", "nelt", "=", "4", ";", "case", "E_V2DFmode", ":", "case", "E_V4SFmode", ":", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "mask", "|=", "ipar", "[", "i", "]", "<<", "(", "i", "*", "(", "nelt", "/", "2", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "mask", "+", "1", ";", "}", "</s>" ]

[ "Helper", "for", "avx_vpermilps256_operand", "et", "al", ".", "This", "is", "also", "used", "by", "the", "expansion", "functions", "to", "turn", "the", "parallel", "back", "into", "a", "mask", ".", "The", "return", "value", "is", "0", "for", "no", "match", "and", "the", "imm8+1", "for", "a", "match", "." ]

[ "i386", "0", "16", "0", "0", "0", "0", "0", "0", "4", "6", "4", "6", "0", "4", "6", "8", "6", "0", "6", "0", "2", "2", "0", "2", "4", "2", "0", "2", "0", "8", "8", "8", "0", "0", "4", "4", "4", "0", "4", "0", "2", "1" ]

i386

avx_vpermilp_parallel

i386

CPU

GCC

17,050

418

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "RISCVISD", "::", "SLLW", ":", "case", "RISCVISD", "::", "SRAW", ":", "case", "RISCVISD", "::", "SRLW", ":", "case", "RISCVISD", "::", "DIVW", ":", "case", "RISCVISD", "::", "DIVUW", ":", "case", "RISCVISD", "::", "REMUW", ":", "case", "RISCVISD", "::", "ROLW", ":", "case", "RISCVISD", "::", "RORW", ":", "case", "RISCVISD", "::", "GREVW", ":", "case", "RISCVISD", "::", "GORCW", ":", "case", "RISCVISD", "::", "FSLW", ":", "case", "RISCVISD", "::", "FSRW", ":", "case", "RISCVISD", "::", "SHFLW", ":", "case", "RISCVISD", "::", "UNSHFLW", ":", "case", "RISCVISD", "::", "BCOMPRESSW", ":", "case", "RISCVISD", "::", "BDECOMPRESSW", ":", "case", "RISCVISD", "::", "FCVT_W_RV64", ":", "case", "RISCVISD", "::", "FCVT_WU_RV64", ":", "return", "33", ";", "case", "RISCVISD", "::", "SHFL", ":", "case", "RISCVISD", "::", "UNSHFL", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "1", ")", ")", "&&", "(", "Op", ".", "getConstantOperandVal", "(", "1", ")", "&", "0x10", ")", "==", "0", ")", "{", "unsigned", "Tmp", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "0", ")", ",", "Depth", "+", "1", ")", ";", "if", "(", "Tmp", ">", "32", ")", "return", "33", ";", "}", "break", ";", "}", "case", "RISCVISD", "::", "VMV_X_S", ":", "if", "(", "Op", ".", "getOperand", "(", "0", ")", ".", "getScalarValueSizeInBits", "(", ")", ">", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "1", ";", "return", "Subtarget", ".", "getXLen", "(", ")", "-", "Op", ".", "getOperand", "(", "0", ")", ".", "getScalarValueSizeInBits", "(", ")", "+", "1", ";", "}", "return", "1", ";", "}", "</s>" ]

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVW", "RISCVISD::GORCW", "RISCVISD::FSLW", "RISCVISD::FSRW", "RISCVISD::SHFLW", "RISCVISD::UNSHFLW", "RISCVISD::BCOMPRESSW", "RISCVISD::BDECOMPRESSW", "RISCVISD::FCVT_W_RV64", "RISCVISD::FCVT_WU_RV64", "33", "RISCVISD::SHFL", "RISCVISD::UNSHFL", "MVT::i64", "1", "1", "0x10", "0", "0", "1", "32", "33", "RISCVISD::VMV_X_S", "0", "1", "0", "1", "1" ]

RISCVISelLowering35

ComputeNumSignBitsForTargetNode

RISCV

CPU

LLVM

17,051

263

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "ARMFunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "ARMII", "::", "DomainMask", ")", "==", "ARMII", "::", "DomainNEON", ")", "return", "false", ";", "const", "ARMSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hardenSlsRetBr", "(", ")", "&&", "isIndirectControlFlowNotComingBack", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hardenSlsBlr", "(", ")", "&&", "isIndirectCall", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";", "}", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON", "ARM", "ARM" ]

ARMBaseInstrInfo110

isPredicable

ARM

CPU

LLVM

17,052

176

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected Kind in getPointerRegClass!\"", ")", ";", "case", "0", ":", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "X86", "::", "GR64RegClass", ";", "return", "&", "X86", "::", "GR32RegClass", ";", "case", "1", ":", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "X86", "::", "GR64_NOSPRegClass", ";", "return", "&", "X86", "::", "GR32_NOSPRegClass", ";", "case", "2", ":", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "isTargetWin64", "(", ")", ")", "return", "&", "X86", "::", "GR64_TCW64RegClass", ";", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "&", "X86", "::", "GR64_TCRegClass", ";", "return", "&", "X86", "::", "GR32_TCRegClass", ";", "}", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86", "X86::GR64_TCW64RegClass", "X86", "X86::GR64_TCRegClass", "X86::GR32_TCRegClass" ]

X86RegisterInfo36

getPointerRegClass

X86

CPU

LLVM

17,053

142

1

[]

[ "<s>", "void", "BPFInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "BPF", "::", "GPRRegClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "BPF", "::", "LDD", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "0", ")", ";", "else", "llvm_unreachable", "(", "\"Can't load this register from stack slot\"", ")", ";", "}", "</s>" ]

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::LDD", "0", "\"Can't load this register from stack slot\"" ]

BPFInstrInfo

loadRegFromStackSlot

BPF

Virtual ISA

LLVM

17,054

97

1

[]

[ "<s>", "int", "sh_contains_memref_p", "(", "rtx", "insn", ")", "{", "return", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "&", "sh_contains_memref_p_1", ",", "NULL", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "iff", "INSN", "contains", "a", "MEM", "." ]

[ "sh" ]

sh3

sh_contains_memref_p

sh

CPU

GCC

17,055

23

1

[]

[ "<s>", "static", "void", "mips_output_64bit_xfer", "(", "char", "direction", ",", "unsigned", "int", "gpreg", ",", "unsigned", "int", "fpreg", ")", "{", "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "asm_out_file", ",", "\"\\tdm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "else", "if", "(", "ISA_HAS_MXHC1", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_BIG_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tm%chc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_LITTLE_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "}", "else", "if", "(", "TARGET_FLOATXX", "&&", "direction", "==", "'t'", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tsw\\t%s,0($sp)\\n\"", ",", "reg_names", "[", "gpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tsw\\t%s,4($sp)\\n\"", ",", "reg_names", "[", "gpreg", "+", "1", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tldc1\\t%s,0($sp)\\n\"", ",", "reg_names", "[", "fpreg", "]", ")", ";", "}", "else", "if", "(", "TARGET_FLOATXX", "&&", "direction", "==", "'f'", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tsdc1\\t%s,0($sp)\\n\"", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tlw\\t%s,0($sp)\\n\"", ",", "reg_names", "[", "gpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tlw\\t%s,4($sp)\\n\"", ",", "reg_names", "[", "gpreg", "+", "1", "]", ")", ";", "}", "else", "{", "fprintf", "(", "asm_out_file", ",", "\"\\tm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_BIG_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\tm%cc1\\t%s,%s\\n\"", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_LITTLE_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "+", "1", "]", ")", ";", "}", "}", "</s>" ]

[ "Likewise", "for", "64-bit", "values", "." ]

[ "mips", "\"\\tdm%cc1\\t%s,%s\\n\"", "\"\\tm%cc1\\t%s,%s\\n\"", "\"\\tm%chc1\\t%s,%s\\n\"", "\"\\tsw\\t%s,0($sp)\\n\"", "\"\\tsw\\t%s,4($sp)\\n\"", "1", "\"\\tldc1\\t%s,0($sp)\\n\"", "\"\\tsdc1\\t%s,0($sp)\\n\"", "\"\\tlw\\t%s,0($sp)\\n\"", "\"\\tlw\\t%s,4($sp)\\n\"", "1", "\"\\tm%cc1\\t%s,%s\\n\"", "\"\\tm%cc1\\t%s,%s\\n\"", "1" ]

mips

mips_output_64bit_xfer

mips

CPU

GCC

17,056

234

1

[]

[ "<s>", "mips_va_arg", "(", "valist", ",", "type", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "\"mips16 function profiling\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\t.set\\tnoat\\n\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\tmove\\t%s,%s\\t\\t# save current return address\\n\"", ",", "\\", "reg_names", "[", "GP_REG_FIRST", "+", "1", "]", ",", "reg_names", "[", "GP_REG_FIRST", "+", "31", "]", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\\", "\"\\t%s\\t%s,%s,%d\\t\\t# _mcount pops 2 words from stack\\n\"", ",", "\\", "TARGET_64BIT", "?", "\"dsubu\"", ":", "\"subu\"", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "reg_names", "[", "STACK_POINTER_REGNUM", "]", ",", "\\", "Pmode", "==", "DImode", "?", "16", ":", "8", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\tjal\\t_mcount\\n\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\t.set\\tat\\n\"", ")", ";", "\\", "}", "</s>" ]

[ "Implement", "va_arg", "." ]

[ "mips", "\"mips16 function profiling\"", "\"\\t.set\\tnoat\\n\"", "\"\\tmove\\t%s,%s\\t\\t# save current return address\\n\"", "1", "31", "\"\\t%s\\t%s,%s,%d\\t\\t# _mcount pops 2 words from stack\\n\"", "\"dsubu\"", "\"subu\"", "16", "8", "\"\\tjal\\t_mcount\\n\"", "\"\\t.set\\tat\\n\"" ]

mips4

mips_va_arg

mips

CPU

GCC

17,057

104

1

[]

[ "<s>", "unsigned", "VEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STrii", "||", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STLrii", "||", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STUrii", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "0", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "1", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")", "==", "0", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", "==", "0", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "3", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

[ "VE", "VE", "VE::STrii", "VE::STLrii", "VE::STUrii", "0", "1", "1", "0", "2", "2", "0", "0", "3", "0" ]

VEInstrInfo1

isStoreToStackSlot

VE

CPU

LLVM

17,058

142

1

[]

[ "<s>", "MCSection", "*", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", "&&", "C", ")", "{", "const", "unsigned", "Characteristics", "=", "COFF", "::", "IMAGE_SCN_CNT_INITIALIZED_DATA", "|", "COFF", "::", "IMAGE_SCN_MEM_READ", "|", "COFF", "::", "IMAGE_SCN_LNK_COMDAT", ";", "std", "::", "string", "COMDATSymName", ";", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "{", "if", "(", "Align", "<=", "4", ")", "{", "COMDATSymName", "=", "\"__real@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "4", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "{", "if", "(", "Align", "<=", "8", ")", "{", "COMDATSymName", "=", "\"__real@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "8", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "{", "if", "(", "Align", "<=", "16", ")", "{", "COMDATSymName", "=", "\"__xmm@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "16", ";", "}", "}", "else", "if", "(", "Kind", ".", "isMergeableConst32", "(", ")", ")", "{", "if", "(", "Align", "<=", "32", ")", "{", "COMDATSymName", "=", "\"__ymm@\"", "+", "scalarConstantToHexString", "(", "C", ")", ";", "Align", "=", "32", ";", "}", "}", "if", "(", "!", "COMDATSymName", ".", "empty", "(", ")", ")", "return", "getContext", "(", ")", ".", "getCOFFSection", "(", "\".rdata\"", ",", "Characteristics", ",", "Kind", ",", "COMDATSymName", ",", "COFF", "::", "IMAGE_COMDAT_SELECT_ANY", ")", ";", "}", "return", "TargetLoweringObjectFile", "::", "getSectionForConstant", "(", "DL", ",", "Kind", ",", "C", ",", "Align", ")", ";", "}", "</s>" ]

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "X86", "X86", "4", "\"__real@\"", "4", "8", "\"__real@\"", "8", "16", "\"__xmm@\"", "16", "32", "\"__ymm@\"", "32", "\".rdata\"" ]

X86TargetObjectFile17

getSectionForConstant

X86

CPU

LLVM

17,059

229

1

[]

[ "<s>", "static", "bool", "loongarch_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_VALID_POINTER_MODE", "." ]

[ "loongarch" ]

loongarch

loongarch_valid_pointer_mode

loongarch

CPU

GCC

17,060

22

1

[]

[ "<s>", "HOST_WIDE_INT", "arm_compute_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "switch", "(", "from", ")", "{", "case", "ARG_POINTER_REGNUM", ":", "switch", "(", "to", ")", "{", "case", "THUMB_HARD_FRAME_POINTER_REGNUM", ":", "return", "0", ";", "case", "FRAME_POINTER_REGNUM", ":", "return", "offsets", "->", "soft_frame", "-", "offsets", "->", "saved_args", ";", "case", "ARM_HARD_FRAME_POINTER_REGNUM", ":", "if", "(", "offsets", "->", "frame", "==", "offsets", "->", "saved_regs", ")", "return", "0", ";", "return", "(", "frame_pointer_needed", "&&", "cfun", "->", "static_chain_decl", "!=", "NULL", "&&", "!", "cfun", "->", "machine", "->", "uses_anonymous_args", ")", "?", "4", ":", "0", ";", "case", "STACK_POINTER_REGNUM", ":", "return", "offsets", "->", "outgoing_args", "-", "(", "offsets", "->", "saved_args", "+", "4", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "case", "FRAME_POINTER_REGNUM", ":", "switch", "(", "to", ")", "{", "case", "THUMB_HARD_FRAME_POINTER_REGNUM", ":", "return", "0", ";", "case", "ARM_HARD_FRAME_POINTER_REGNUM", ":", "return", "offsets", "->", "frame", "-", "offsets", "->", "soft_frame", ";", "case", "STACK_POINTER_REGNUM", ":", "return", "offsets", "->", "outgoing_args", "-", "offsets", "->", "soft_frame", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]

[ "Compute", "the", "distance", "from", "register", "FROM", "to", "register", "TO", ".", "These", "can", "be", "the", "arg", "pointer", "(", "26", ")", ",", "the", "soft", "frame", "pointer", "(", "25", ")", ",", "the", "stack", "pointer", "(", "13", ")", "or", "the", "hard", "frame", "pointer", "(", "11", ")", ".", "Typical", "stack", "layout", "looks", "like", "this", ":", "old", "stack", "pointer", "-", ">", "|", "|", "--", "--", "|", "|", "\\", "|", "|", "saved", "arguments", "for", "|", "|", "vararg", "functions", "|", "|", "/", "--", "hard", "FP", "&", "arg", "pointer", "-", ">", "|", "|", "\\", "|", "|", "stack", "|", "|", "frame", "|", "|", "/", "--", "|", "|", "\\", "|", "|", "call", "saved", "|", "|", "registers", "soft", "frame", "pointer", "-", ">", "|", "|", "/", "--", "|", "|", "\\", "|", "|", "local", "|", "|", "variables", "|", "|", "/", "--", "|", "|", "\\", "|", "|", "outgoing", "|", "|", "arguments", "current", "stack", "pointer", "-", ">", "|", "|", "/", "--", "For", "a", "given", "funciton", "some", "or", "all", "of", "these", "stack", "compomnents", "may", "not", "be", "needed", ",", "giving", "rise", "to", "the", "possibility", "of", "eliminating", "some", "of", "the", "registers", ".", "The", "values", "returned", "by", "this", "function", "must", "reflect", "the", "behaviour", "of", "arm_expand_prologue", "(", ")", "and", "arm_compute_save_reg_mask", "(", ")", ".", "The", "sign", "of", "the", "number", "returned", "reflects", "the", "direction", "of", "stack", "growth", ",", "so", "the", "values", "are", "positive", "for", "all", "eliminations", "except", "from", "the", "soft", "frame", "pointer", "to", "the", "hard", "frame", "pointer", "." ]

[ "arm", "0", "0", "4", "0", "4", "0" ]

arm3

arm_compute_initial_elimination_offset

arm

CPU

GCC

17,061

175

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonBranchRelaxation", "(", ")", ",", "false", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ",", "false", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "createHexagonGenMux", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonPacketizer", "(", ")", ",", "false", ")", ";", "}", "addPass", "(", "createHexagonCallFrameInformation", "(", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)

addPreEmitPass

Hexagon

DSP

LLVM

17,062

96

1

[]

[ "<s>", "rtx", "loongarch_rewrite_small_data", "(", "rtx", "pattern", ")", "{", "pattern", "=", "copy_insn", "(", "pattern", ")", ";", "loongarch_rewrite_small_data_1", "(", "&", "pattern", ")", ";", "return", "pattern", ";", "}", "</s>" ]

[ "Rewrite", "instruction", "pattern", "PATTERN", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]

[ "loongarch" ]

loongarch

loongarch_rewrite_small_data

loongarch

CPU

GCC

17,063

24

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Reg", ".", "isVirtual", "(", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":", "RI", ".", "getPhysRegClass", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "DRC", "=", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ";", "if", "(", "MO", ".", "getSubReg", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "RI", ".", "getLargestLegalSuperClass", "(", "RC", ",", "*", "MF", ")", ";", "if", "(", "!", "SuperRC", ")", "return", "false", ";", "DRC", "=", "RI", ".", "getMatchingSuperRegClass", "(", "SuperRC", ",", "DRC", ",", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "!", "DRC", ")", "return", "false", ";", "}", "return", "RC", "->", "hasSuperClassEq", "(", "DRC", ")", ";", "}", "</s>" ]

[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]

[ "AMDGPU", "SI" ]

SIInstrInfo111

isLegalRegOperand

AMDGPU

GPU

LLVM

17,064

168

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Cpu0 Emit GP Restore\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Cpu0", "\"Cpu0 Emit GP Restore\"" ]

Cpu0EmitGPRestore

getPassName

Cpu0

CPU

LLVM

17,065

13

1

[]

[ "<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TVM" ]

TVMInstrInfo

getRegisterInfo

TVM

Virtual ISA

LLVM

17,066

12

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "Base", ".", "Reg", "=", "Reg", ";", "}", "</s>" ]

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "ARM64", "\"Invalid base register access!\"" ]

ARM64FastISel

setReg

ARM64

CPU

LLVM

17,067

23

1

[]

[ "<s>", "static", "int", "microblaze_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "microblaze_address_info", "addr", ";", "if", "(", "microblaze_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "{", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "if", "(", "SMALL_INT", "(", "addr", ".", "offset", ")", ")", "return", "1", ";", "else", "return", "2", ";", "case", "ADDRESS_CONST_INT", ":", "if", "(", "SMALL_INT", "(", "x", ")", ")", "return", "1", ";", "else", "return", "2", ";", "case", "ADDRESS_REG_INDEX", ":", "return", "1", ";", "case", "ADDRESS_SYMBOLIC", ":", "case", "ADDRESS_SYMBOLIC_TXT_REL", ":", "case", "ADDRESS_GOTOFF", ":", "return", "2", ";", "case", "ADDRESS_TLS", ":", "switch", "(", "addr", ".", "tls_type", ")", "{", "case", "TLS_GD", ":", "return", "2", ";", "case", "TLS_LDM", ":", "return", "2", ";", "case", "TLS_DTPREL", ":", "return", "1", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "default", ":", "break", ";", "}", "}", "return", "0", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", "." ]

[ "microblaze", "1", "2", "1", "2", "1", "2", "2", "2", "1", "0" ]

microblaze1

microblaze_address_insns

microblaze

MPU

GCC

17,068

136

1

[]

[ "<s>", "bool", "Z80RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "Z80", "Z80" ]

Z80RegisterInfo2

requiresVirtualBaseRegisters

Z80

MPU

LLVM

17,069

16

1

[]

[ "<s>", "static", "bool", "epiphany_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "tree", "type", "=", "arg", ".", "type", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "arg", ".", "mode", "==", "BLKmode", "||", "TYPE_NEEDS_CONSTRUCTING", "(", "type", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "For", "EPIPHANY", ",", "All", "aggregates", "and", "arguments", "greater", "than", "8", "bytes", "are", "passed", "by", "reference", "." ]

[ "epiphany" ]

epiphany

epiphany_pass_by_reference

epiphany

MPU

GCC

17,070

50

1

[]

[ "<s>", "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", "sel", ".", "ninputs", "(", ")", "==", "1", "||", "(", "op0", "&&", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", ")", "d", ".", "one_vector_p", "=", "true", ";", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "0", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op1", "=", "op0", ";", "}", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "1", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op0", "=", "op1", ";", "}", "else", "d", ".", "one_vector_p", "=", "false", ";", "d", ".", "perm", ".", "new_vector", "(", "sel", ".", "encoding", "(", ")", ",", "d", ".", "one_vector_p", "?", "1", ":", "2", ",", "sel", ".", "nelts_per_input", "(", ")", ")", ";", "d", ".", "vmode", "=", "vmode", ";", "d", ".", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "d", ".", "vmode", ")", ";", "d", ".", "target", "=", "target", ";", "d", ".", "op0", "=", "op0", "?", "force_reg", "(", "vmode", ",", "op0", ")", ":", "NULL_RTX", ";", "if", "(", "op0", "==", "op1", ")", "d", ".", "op1", "=", "d", ".", "op0", ";", "else", "d", ".", "op1", "=", "op1", "?", "force_reg", "(", "vmode", ",", "op1", ")", ":", "NULL_RTX", ";", "d", ".", "testing_p", "=", "!", "target", ";", "if", "(", "!", "d", ".", "testing_p", ")", "return", "aarch64_expand_vec_perm_const_1", "(", "&", "d", ")", ";", "rtx_insn", "*", "last", "=", "get_last_insn", "(", ")", ";", "bool", "ret", "=", "aarch64_expand_vec_perm_const_1", "(", "&", "d", ")", ";", "gcc_assert", "(", "last", "==", "get_last_insn", "(", ")", ")", ";", "return", "ret", ";", "}", "</s>" ]

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "aarch64", "1", "0", "1", "1", "2" ]

aarch641

aarch64_vectorize_vec_perm_const

aarch64

CPU

GCC

17,071

250

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Mandarin" ]

MandarinTargetMachine

getDataLayout

Mandarin

CPU

LLVM

17,072

14

1

[]

[ "<s>", "const", "char", "*", "mangle_builtin_type", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_NAME", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", ")", "type", "=", "TREE_TYPE", "(", "TYPE_NAME", "(", "type", ")", ")", ";", "if", "(", "tree", "attr", "=", "lookup_sve_type_attribute", "(", "type", ")", ")", "if", "(", "tree", "id", "=", "TREE_VALUE", "(", "chain_index", "(", "2", ",", "TREE_VALUE", "(", "attr", ")", ")", ")", ")", "return", "IDENTIFIER_POINTER", "(", "id", ")", ";", "return", "NULL", ";", "}", "</s>" ]

[ "If", "TYPE", "is", "a", "built-in", "type", "defined", "by", "the", "RVV", "ABI", ",", "return", "the", "mangled", "name", ",", "otherwise", "return", "NULL", "." ]

[ "aarch64", "2" ]

aarch64-sve-builtins

mangle_builtin_type

aarch64

CPU

GCC

17,073

74

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "\"disable-tail-calls\"", ")", ";", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "\"true\"", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "ARM", "ARM", "\"disable-tail-calls\"", "\"true\"" ]

ARMISelLowering (2)2

mayBeEmittedAsTailCall

ARM

CPU

LLVM

17,074

65

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImmediate", "AnalyzeImm", ";", "const", "MipsSubtarget", "&", "STI", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "64", ":", "32", ";", "unsigned", "LUi", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "LUi64", ":", "Mips", "::", "LUi", ";", "unsigned", "ZEROReg", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "ZERO_64", ":", "Mips", "::", "ZERO", ";", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "CPU64RegsRegClass", ":", "&", "Mips", "::", "CPURegsRegClass", ";", "bool", "LastInstrIsADDiu", "=", "NewImm", ";", "const", "MipsAnalyzeImmediate", "::", "InstSeq", "&", "Seq", "=", "AnalyzeImm", ".", "Analyze", "(", "Imm", ",", "Size", ",", "LastInstrIsADDiu", ")", ";", "MipsAnalyzeImmediate", "::", "InstSeq", "::", "const_iterator", "Inst", "=", "Seq", ".", "begin", "(", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "&&", "(", "!", "LastInstrIsADDiu", "||", "(", "Seq", ".", "size", "(", ")", ">", "1", ")", ")", ")", ";", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "Inst", "->", "Opc", "==", "LUi", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "LUi", ")", ",", "Reg", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "ZEROReg", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "SignExtend64", "<", "16", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "if", "(", "LastInstrIsADDiu", ")", "*", "NewImm", "=", "Inst", "->", "ImmOpnd", ";", "return", "Reg", ";", "}", "</s>" ]

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass", "Mips", "Mips", "1", "16", "16", "16" ]

MipsSEInstrInfo1

loadImmediate

Mips

CPU

LLVM

17,075

342

1

[]

[ "<s>", "const", "char", "*", "m68k_output_scc_float", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"fseq %0\"", ";", "case", "NE", ":", "return", "\"fsne %0\"", ";", "case", "GT", ":", "return", "\"fsgt %0\"", ";", "case", "GTU", ":", "return", "\"fshi %0\"", ";", "case", "LT", ":", "return", "\"fslt %0\"", ";", "case", "GE", ":", "return", "\"fsge %0\"", ";", "case", "LE", ":", "return", "\"fsle %0\"", ";", "case", "ORDERED", ":", "return", "\"fsor %0\"", ";", "case", "UNORDERED", ":", "return", "\"fsun %0\"", ";", "case", "UNEQ", ":", "return", "\"fsueq %0\"", ";", "case", "UNGE", ":", "return", "\"fsuge %0\"", ";", "case", "UNGT", ":", "return", "\"fsugt %0\"", ";", "case", "UNLE", ":", "return", "\"fsule %0\"", ";", "case", "UNLT", ":", "return", "\"fsult %0\"", ";", "case", "LTGT", ":", "return", "\"fsogl %0\"", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "</s>" ]

[ "Return", "an", "output", "template", "for", "a", "floating", "point", "scc", "instruction", "with", "CODE", "." ]

[ "m68k", "\"fseq %0\"", "\"fsne %0\"", "\"fsgt %0\"", "\"fshi %0\"", "\"fslt %0\"", "\"fsge %0\"", "\"fsle %0\"", "\"fsor %0\"", "\"fsun %0\"", "\"fsueq %0\"", "\"fsuge %0\"", "\"fsugt %0\"", "\"fsule %0\"", "\"fsult %0\"", "\"fsogl %0\"" ]

m68k

m68k_output_scc_float

m68k

MPU

GCC

17,076

112

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ")", ";", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "0", ")", ";", "if", "(", "Opcode", "==", "ISD", "::", "Constant", "&&", "VT", "==", "XLenVT", ")", "{", "auto", "*", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "RISCV", "::", "X0", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "}", "SelectCode", "(", "Node", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "RISCV", "RISCV", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0" ]

RISCVISelDAGToDAG29

Select

RISCV

CPU

LLVM

17,077

182

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "RISCV", "::", "X10", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "RISCV", "RISCV", "RISCV::X10" ]

RISCVISelLowering11

getExceptionPointerRegister

RISCV

CPU

LLVM

17,078

18

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "auto", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getMinimalPhysRegClass", "(", "SrcReg", ")", ";", "unsigned", "CopyLocalOpcode", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_I32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_I64", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_F32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "CopyLocalOpcode", "=", "WebAssembly", "::", "COPY_LOCAL_F64", ";", "else", "llvm_unreachable", "(", "\"Unexpected register class\"", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "CopyLocalOpcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillSrc", "?", "RegState", "::", "Kill", ":", "0", ")", ";", "}", "</s>" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_LOCAL_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_LOCAL_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_LOCAL_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_LOCAL_F64", "\"Unexpected register class\"", "0" ]

WebAssemblyInstrInfo19

copyPhysReg

WebAssembly

Virtual ISA

LLVM

17,079

174

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "||", "Subtarget", ".", "hasVFP2Base", "(", ")", ")", "return", "new", "ARMHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "return", "TargetInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "}", "</s>" ]

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "ARM", "ARM", "ARM" ]

ARMBaseInstrInfo116

CreateTargetPostRAHazardRecognizer

ARM

CPU

LLVM

17,080

52

1

[]

[ "<s>", "unsigned", "LC3RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "LC3", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "LC3", "LC3", "LC3::SP" ]

LC3RegisterInfo

getFrameRegister

LC3

CPU

LLVM

17,081

18

1

[]

[ "<s>", "void", "override_options", "(", "void", ")", "{", "if", "(", "TARGET_G_FLOAT", ")", "REAL_MODE_FORMAT", "(", "DFmode", ")", "=", "&", "vax_g_format", ";", "}", "</s>" ]

[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]

[ "vax" ]

vax3

override_options

vax

CPU

GCC

17,082

19

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "2", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "\"getBranchTargetOpValue expects only expressions or immediates\"", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "0", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_Mips_PC16", ")", ")", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getBranchTargetOpValue expects only expressions or immediates\"", "0", "Mips::fixup_Mips_PC16", "0" ]

MipsMCCodeEmitter55

getBranchTargetOpValue

Mips

CPU

LLVM

17,083

103

1

[]

[ "<s>", "void", "emit_pic_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "temp", "=", "reload_in_progress", "?", "operands", "[", "0", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "MEM", "&&", "SYMBOLIC_CONST", "(", "operands", "[", "1", "]", ")", ")", "operands", "[", "1", "]", "=", "force_reg", "(", "SImode", ",", "operands", "[", "1", "]", ")", ";", "else", "operands", "[", "1", "]", "=", "legitimize_pic_address", "(", "operands", "[", "1", "]", ",", "temp", ",", "pic_offset_table_rtx", ")", ";", "}", "</s>" ]

[ "Emit", "insns", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]

[ "bfin", "0", "0", "1", "1", "1", "1", "1" ]

bfin2

emit_pic_move

bfin

DSP

GCC

17,084

82

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "HasV8_1aOps", "(", "false", ")", ",", "HasV8_2aOps", "(", "false", ")", ",", "HasFPARMv8", "(", "false", ")", ",", "HasNEON", "(", "false", ")", ",", "HasCrypto", "(", "false", ")", ",", "HasCRC", "(", "false", ")", ",", "HasPerfMon", "(", "false", ")", ",", "HasFullFP16", "(", "false", ")", ",", "HasZeroCycleRegMove", "(", "false", ")", ",", "HasZeroCycleZeroing", "(", "false", ")", ",", "StrictAlign", "(", "false", ")", ",", "ReserveX18", "(", "TT", ".", "isOSDarwin", "(", ")", ")", ",", "IsLittle", "(", "LittleEndian", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "CallLoweringInfo", "(", "nullptr", ")", "{", "}", "</s>" ]

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget11

AArch64Subtarget

AArch64

CPU

LLVM

17,085

155

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "InConstantPool", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "Mips", "::", "CONSTPOOL_ENTRY", ")", "{", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";", "InConstantPool", "=", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Mips", "::", "CONSTPOOL_ENTRY", ")", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "0", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "1", ")", ".", "getIndex", "(", ")", ";", "if", "(", "!", "InConstantPool", ")", "{", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "InConstantPool", "=", "true", ";", "}", "OutStreamer", "->", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MF", "->", "getDataLayout", "(", ")", ",", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoReturn", "||", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoReturn64", "||", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoIndirectBranch", "||", "I", "->", "getOpcode", "(", ")", "==", "Mips", "::", "PseudoIndirectBranch64", ")", "{", "emitPseudoIndirectBranch", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "isPseudo", "(", ")", "&&", "!", "Subtarget", "->", "inMips16Mode", "(", ")", "&&", "!", "isLongBranchPseudo", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "llvm_unreachable", "(", "\"Pseudo opcode found in EmitInstruction()\"", ")", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "*", "I", ",", "TmpInst0", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst0", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBranch64", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]

MipsAsmPrinter1

EmitInstruction

Mips

CPU

LLVM

17,086

376

1

[]

[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "enum", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "ret", "=", "NULL_RTX", ";", "if", "(", "s390_compare_emitted", "&&", "(", "s390_cc_modes_compatible", "(", "GET_MODE", "(", "s390_compare_emitted", ")", ",", "mode", ")", "==", "GET_MODE", "(", "s390_compare_emitted", ")", ")", ")", "ret", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "s390_compare_emitted", ",", "const0_rtx", ")", ";", "else", "{", "rtx", "cc", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cc", ",", "gen_rtx_COMPARE", "(", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "ret", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "cc", ",", "const0_rtx", ")", ";", "}", "s390_compare_emitted", "=", "NULL_RTX", ";", "return", "ret", ";", "}", "</s>" ]

[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "testing", "the", "result", "." ]

[ "s390" ]

s3903

s390_emit_compare

s390

MPU

GCC

17,087

119

1

[]

[ "<s>", "void", "Cpu0FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0FrameLowering3

determineCalleeSaves

Cpu0

CPU

LLVM

17,088

20

1

[]

[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_vector_or_tuple_type", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "num_vectors", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node", ")", "return", "NUM_TYPE_SUFFIXES", ";", "for", "(", "unsigned", "int", "size_i", "=", "0", ";", "size_i", "<", "MAX_TUPLE_SIZE", ";", "++", "size_i", ")", "for", "(", "unsigned", "int", "suffix_i", "=", "0", ";", "suffix_i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "suffix_i", ")", "{", "vector_type_index", "type_i", "=", "type_suffixes", "[", "suffix_i", "]", ".", "vector_type", ";", "tree", "type", "=", "acle_vector_types", "[", "size_i", "]", "[", "type_i", "]", ";", "if", "(", "type", "&&", "matches_type_p", "(", "type", ",", "actual", ")", ")", "{", "if", "(", "size_i", "+", "1", "==", "num_vectors", ")", "return", "type_suffix_index", "(", "suffix_i", ")", ";", "if", "(", "num_vectors", "==", "1", ")", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects a single SVE vector rather than a tuple\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ")", ";", "else", "if", "(", "size_i", "==", "0", "&&", "type_i", "!=", "VECTOR_TYPE_svbool_t", ")", "error_n", "(", "location", ",", "num_vectors", ",", "\"%qT%d%qE%d\"", ",", "\"passing single vector %qT to argument %d\"", "\" of %qE, which expects a tuple of %d vectors\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ",", "num_vectors", ")", ";", "else", "error_n", "(", "location", ",", "num_vectors", ",", "\"%qT%d%qE%d\"", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects a tuple of %d vectors\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ",", "num_vectors", ")", ";", "return", "NUM_TYPE_SUFFIXES", ";", "}", "}", "if", "(", "num_vectors", "==", "1", ")", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects an SVE vector type\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ")", ";", "else", "error_at", "(", "location", ",", "\"passing %qT to argument %d of %qE, which\"", "\" expects an SVE tuple type\"", ",", "actual", ",", "argno", "+", "1", ",", "fndecl", ")", ";", "return", "NUM_TYPE_SUFFIXES", ";", "}", "</s>" ]

[ "Require", "argument", "ARGNO", "to", "be", "a", "single", "vector", "or", "a", "tuple", "of", "NUM_VECTORS", "vectors", ";", "NUM_VECTORS", "is", "1", "for", "the", "former", ".", "Return", "the", "associated", "type", "suffix", "on", "success", ",", "using", "TYPE_SUFFIX_b", "for", "predicates", ".", "Report", "an", "error", "and", "return", "NUM_TYPE_SUFFIXES", "on", "failure", "." ]

[ "aarch64", "0", "0", "1", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects a single SVE vector rather than a tuple\"", "1", "0", "\"%qT%d%qE%d\"", "\"passing single vector %qT to argument %d\"", "\" of %qE, which expects a tuple of %d vectors\"", "1", "\"%qT%d%qE%d\"", "\"passing %qT to argument %d of %qE, which\"", "\" expects a tuple of %d vectors\"", "1", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects an SVE vector type\"", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects an SVE tuple type\"", "1" ]

aarch64-sve-builtins2

infer_vector_or_tuple_type

aarch64

CPU

GCC

17,089

235

1

[]

[ "<s>", "static", "void", "Query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "isDereferenceableInvariantLoad", "(", "&", "AA", ")", ")", "Read", "=", "true", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "Write", "=", "true", ";", "for", "(", "auto", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "const", "MachinePointerInfo", "&", "MPI", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "MPI", ".", "V", ".", "is", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ")", "{", "auto", "PSV", "=", "MPI", ".", "V", ".", "get", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ";", "if", "(", "const", "ExternalSymbolPseudoSourceValue", "*", "EPSV", "=", "dyn_cast", "<", "ExternalSymbolPseudoSourceValue", ">", "(", "PSV", ")", ")", "if", "(", "StringRef", "(", "EPSV", "->", "getSymbol", "(", ")", ")", "==", "\"__stack_pointer\"", ")", "{", "StackPointer", "=", "true", ";", "}", "}", "}", "}", "else", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "{", "Write", "=", "true", ";", "Effects", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "Effects", "=", "true", ";", "break", ";", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "unsigned", "CalleeOpNo", "=", "WebAssembly", "::", "getCalleeOpNo", "(", "MI", ")", ";", "QueryCallee", "(", "MI", ",", "CalleeOpNo", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "}", "}", "</s>" ]

[ "Query", "Liveness", "at", "Idx", "." ]

[ "WebAssembly", "\"__stack_pointer\"", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::I32_TRUNC_S_F64", "WebAssembly::I64_TRUNC_S_F64", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::I64_TRUNC_U_F32", "WebAssembly::I32_TRUNC_U_F64", "WebAssembly::I64_TRUNC_U_F64", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::I32_TRUNC_S_F64", "WebAssembly::I64_TRUNC_S_F64", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::I64_TRUNC_U_F32", "WebAssembly::I32_TRUNC_U_F64", "WebAssembly::I64_TRUNC_U_F64", "WebAssembly::getCalleeOpNo" ]

WebAssemblyRegStackify

Query

WebAssembly

Virtual ISA

LLVM

17,090

454

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "addPass", "(", "createAMDGPUOpenCLImageTypeLoweringPass", "(", ")", ")", ";", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "{", "addPass", "(", "createAMDGPUPromoteAlloca", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine96

addIRPasses

AMDGPU

GPU

LLVM

17,091

135

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateToken", "(", "this", ",", "Name", ",", "NameLoc", ")", ")", ";", "bool", "IsMIMG", "=", "Name", ".", "startswith", "(", "\"image_\"", ")", ";", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "OperandMode", "Mode", "=", "OperandMode_Default", ";", "if", "(", "IsMIMG", "&&", "isGFX10Plus", "(", ")", "&&", "Operands", ".", "size", "(", ")", "==", "2", ")", "Mode", "=", "OperandMode_NSA", ";", "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "\"failed parsing operand.\"", ":", "\"not a valid operand.\"", ";", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "Msg", ")", ";", "}", "while", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "true", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser39

ParseInstruction

AMDGPU

GPU

LLVM

17,092

218

1

[]

[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "bool", "BranchWithZeroOperand", "=", "(", "I", "->", "isBranch", "(", ")", "&&", "!", "I", "->", "isPseudo", "(", ")", "&&", "I", "->", "getOperand", "(", "1", ")", ".", "isReg", "(", ")", "&&", "(", "I", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO", "||", "I", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "ZERO_64", ")", ")", ";", "if", "(", "BranchWithZeroOperand", ")", "{", "switch", "(", "NewOpc", ")", "{", "case", "Mips", "::", "BEQC", ":", "NewOpc", "=", "Mips", "::", "BEQZC", ";", "break", ";", "case", "Mips", "::", "BNEC", ":", "NewOpc", "=", "Mips", "::", "BNEZC", ";", "break", ";", "case", "Mips", "::", "BGEC", ":", "NewOpc", "=", "Mips", "::", "BGEZC", ";", "break", ";", "case", "Mips", "::", "BLTC", ":", "NewOpc", "=", "Mips", "::", "BLTZC", ";", "break", ";", "case", "Mips", "::", "BEQC64", ":", "NewOpc", "=", "Mips", "::", "BEQZC64", ";", "break", ";", "case", "Mips", "::", "BNEC64", ":", "NewOpc", "=", "Mips", "::", "BNEZC64", ";", "break", ";", "}", "}", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "Mips", "::", "JIC", "||", "NewOpc", "==", "Mips", "::", "JIALC", "||", "NewOpc", "==", "Mips", "::", "JIC64", "||", "NewOpc", "==", "Mips", "::", "JIALC64", ")", "{", "if", "(", "NewOpc", "==", "Mips", "::", "JIALC", "||", "NewOpc", "==", "Mips", "::", "JIALC64", ")", "MIB", "->", "RemoveOperand", "(", "0", ")", ";", "for", "(", "unsigned", "J", "=", "0", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "0", ")", ";", "}", "else", "if", "(", "BranchWithZeroOperand", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "0", ")", ")", ";", "for", "(", "unsigned", "J", "=", "2", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "J", "=", "0", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "addOperand", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "}", "MIB", ".", "copyImplicitOps", "(", "*", "I", ")", ";", "MIB", ".", "setMemRefs", "(", "I", "->", "memoperands_begin", "(", ")", ",", "I", "->", "memoperands_end", "(", ")", ")", ";", "return", "MIB", ";", "}", "</s>" ]

[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]

[ "Mips", "Mips", "1", "1", "Mips::ZERO", "1", "Mips::ZERO_64", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIALC64", "Mips::JIALC", "Mips::JIALC64", "0", "0", "0", "0", "2", "0" ]

MipsInstrInfo3

genInstrWithNewOpc

Mips

CPU

LLVM

17,093

421

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "LiveDebugValuesID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "const", "NVPTXSubtarget", "&", "ST", "=", "*", "getTM", "<", "NVPTXTargetMachine", ">", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", "ST", ".", "getSmVersion", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createNVPTXImageOptimizerPass", "(", ")", ")", ";", "addPass", "(", "createNVPTXAssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "addPass", "(", "createNVPTXLowerArgsPass", "(", "&", "getNVPTXTargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addAddressSpaceInferencePasses", "(", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addEarlyCSEOrGVNPass", "(", ")", ";", "if", "(", "!", "DisableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine

addIRPasses

NVPTX

GPU

LLVM

17,094

200

1

[]

[ "<s>", "static", "void", "darwin_rs6000_override_options", "(", "void", ")", "{", "rs6000_altivec_abi", "=", "1", ";", "TARGET_ALTIVEC_VRSAVE", "=", "1", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET_64BIT", ")", "darwin_one_byte_bool", "=", "1", ";", "if", "(", "TARGET_64BIT", "&&", "!", "TARGET_POWERPC64", ")", "{", "rs6000_isa_flags", "|=", "OPTION_MASK_POWERPC64", ";", "warning", "(", "0", ",", "\"-m64 requires PowerPC64 architecture, enabling\"", ")", ";", "}", "if", "(", "flag_mkernel", ")", "{", "rs6000_default_long_calls", "=", "1", ";", "rs6000_isa_flags", "|=", "OPTION_MASK_SOFT_FLOAT", ";", "}", "if", "(", "!", "flag_mkernel", "&&", "!", "flag_apple_kext", "&&", "TARGET_64BIT", "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_ALTIVEC", ")", ")", "rs6000_isa_flags", "|=", "OPTION_MASK_ALTIVEC", ";", "if", "(", "!", "flag_mkernel", "&&", "!", "flag_apple_kext", "&&", "strverscmp", "(", "darwin_macosx_version_min", ",", "\"10.5\"", ")", ">=", "0", "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_ALTIVEC", ")", "&&", "!", "global_options_set", ".", "x_rs6000_cpu_index", ")", "{", "rs6000_isa_flags", "|=", "OPTION_MASK_ALTIVEC", ";", "}", "}", "</s>" ]

[ "The", "Darwin", "version", "of", "SUBTARGET_OVERRIDE_OPTIONS", "." ]

[ "rs6000", "1", "1", "1", "0", "\"-m64 requires PowerPC64 architecture, enabling\"", "1", "\"10.5\"", "0" ]

rs60004

darwin_rs6000_override_options

rs6000

CPU

GCC

17,095

122

1

[]

[ "<s>", "SDValue", "KudeyarTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_Kudeyar", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "1", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "2", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "0", ")", ")", ";", "}", "return", "Chain", ";", "}", "</s>" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Kudeyar", "Kudeyar", "ISD::InputArg", "16", "Kudeyar", "0", "1", "2", "0" ]

KudeyarISelLowering

LowerCallResult

Kudeyar

CPU

LLVM

17,096

170

1

[]

[ "<s>", "bool", "SystemZSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "UseSubRegLiveness", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "SystemZ", "SystemZ" ]

SystemZSubtarget (2)2

enableSubRegLiveness

SystemZ

CPU

LLVM

17,097

12

1

[]

[ "<s>", "void", "UPTInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "UPT", "UPT" ]

UPTInstPrinter

printRegName

UPT

CPU

LLVM

17,098

25

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "RISCVInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "else", "return", "\"noreg\"", ";", "}", ";", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register", ":", "OS", "<<", "\"<register \"", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "\">\"", ";", "break", ";", "case", "KindTy", "::", "Token", ":", "OS", "<<", "\"'\"", "<<", "getToken", "(", ")", "<<", "\"'\"", ";", "break", ";", "case", "KindTy", "::", "SystemRegister", ":", "OS", "<<", "\"<sysreg: \"", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "KindTy", "::", "SpecialCapRegister", ":", "OS", "<<", "\"<specialcapreg: \"", "<<", "getSpecialCapReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "KindTy", "::", "VType", ":", "OS", "<<", "\"<vtype: \"", ";", "RISCVVType", "::", "printVType", "(", "getVType", "(", ")", ",", "OS", ")", ";", "OS", "<<", "'>'", ";", "break", ";", "}", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RISCV", "RISCV", "\"noreg\"", "\"<register \"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"", "\"<specialcapreg: \"", "\"<vtype: \"", "RISCV" ]

RISCVAsmParser37

print

RISCV

CPU

LLVM

17,099

156

1

[]