Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]
[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]
[ "XCore" ]
XCoreTargetMachine23
getDataLayout
XCore
MPU
LLVM
17,200
14
1
[]
[ "<s>", "static", "bool", "aarch64_sve_valid_immediate", "(", "unsigned", "HOST_WIDE_INT", "val64", ",", "simd_immediate_info", "*", "info", ")", "{", "scalar_int_mode", "mode", "=", "DImode", ";", "unsigned", "int", "val32", "=", "val64", "&", "0xffffffff", ";", "if", "(", "val32", "==", "(", "val64", ">>", "32", ")", ")", "{", "mode", "=", "SImode", ";", "unsigned", "int", "val16", "=", "val32", "&", "0xffff", ";", "if", "(", "val16", "==", "(", "val32", ">>", "16", ")", ")", "{", "mode", "=", "HImode", ";", "unsigned", "int", "val8", "=", "val16", "&", "0xff", ";", "if", "(", "val8", "==", "(", "val16", ">>", "8", ")", ")", "mode", "=", "QImode", ";", "}", "}", "HOST_WIDE_INT", "val", "=", "trunc_int_for_mode", "(", "val64", ",", "mode", ")", ";", "if", "(", "IN_RANGE", "(", "val", ",", "-", "0x80", ",", "0x7f", ")", ")", "{", "if", "(", "info", ")", "*", "info", "=", "simd_immediate_info", "(", "mode", ",", "val", ")", ";", "return", "true", ";", "}", "if", "(", "(", "val", "&", "0xff", ")", "==", "0", "&&", "IN_RANGE", "(", "val", ",", "-", "0x8000", ",", "0x7f00", ")", ")", "{", "if", "(", "info", ")", "*", "info", "=", "simd_immediate_info", "(", "mode", ",", "val", ")", ";", "return", "true", ";", "}", "if", "(", "aarch64_bitmask_imm", "(", "val64", ",", "mode", ")", ")", "{", "if", "(", "info", ")", "*", "info", "=", "simd_immediate_info", "(", "mode", ",", "val", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "replicating", "VAL64", "gives", "a", "valid", "immediate", "for", "an", "SVE", "MOV", "instruction", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to", "describe", "valid", "immediates", "." ]
[ "aarch64", "0xffffffff", "32", "0xffff", "16", "0xff", "8", "0x80", "0x7f", "0xff", "0", "0x8000", "0x7f00" ]
aarch64
aarch64_sve_valid_immediate
aarch64
CPU
GCC
17,201
200
1
[]
[ "<s>", "bool", "MipsTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_Mips", ")", ";", "}", "</s>" ]
[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips" ]
MipsISelLowering106
CanLowerReturn
Mips
CPU
LLVM
17,202
66
1
[]
[ "<s>", "void", "tilepro_expand_tablejump", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "flag_pic", ")", "{", "rtx", "table", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "op1", ")", ";", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "text_label_symbol", "=", "tilepro_text_label_symbol", "(", ")", ";", "rtx", "text_label_rtx", "=", "tilepro_text_label_rtx", "(", ")", ";", "emit_insn", "(", "gen_addli_pcrel", "(", "temp", ",", "text_label_rtx", ",", "table", ",", "text_label_symbol", ")", ")", ";", "emit_insn", "(", "gen_auli_pcrel", "(", "temp", ",", "temp", ",", "table", ",", "text_label_symbol", ")", ")", ";", "emit_move_insn", "(", "temp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "convert_to_mode", "(", "Pmode", ",", "op0", ",", "false", ")", ",", "temp", ")", ")", ";", "op0", "=", "temp", ";", "}", "emit_jump_insn", "(", "gen_tablejump_aux", "(", "op0", ",", "op1", ")", ")", ";", "}", "</s>" ]
[ "Implement", "the", "tablejump", "pattern", "." ]
[ "tilepro" ]
tilepro
tilepro_expand_tablejump
tilepro
VLIW
GCC
17,203
112
1
[]
[ "<s>", "rtx", "bfin_gen_compare", "(", "rtx", "cmp", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code1", ",", "code2", ";", "rtx", "op0", "=", "bfin_compare_op0", ",", "op1", "=", "bfin_compare_op1", ";", "rtx", "tem", "=", "bfin_cc_rtx", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "cmp", ")", ";", "if", "(", "GET_MODE", "(", "op0", ")", "==", "BImode", ")", "{", "gcc_assert", "(", "(", "code", "==", "NE", "||", "code", "==", "EQ", ")", "&&", "op1", "==", "const0_rtx", ")", ";", "tem", "=", "op0", ",", "code2", "=", "code", ";", "}", "else", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "LT", ":", "case", "LE", ":", "case", "LEU", ":", "case", "LTU", ":", "code1", "=", "code", ";", "code2", "=", "NE", ";", "break", ";", "default", ":", "code1", "=", "reverse_condition", "(", "code", ")", ";", "code2", "=", "EQ", ";", "break", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "BImode", ",", "tem", ",", "gen_rtx_fmt_ee", "(", "code1", ",", "BImode", ",", "op0", ",", "op1", ")", ")", ")", ";", "}", "return", "gen_rtx_fmt_ee", "(", "code2", ",", "BImode", ",", "tem", ",", "CONST0_RTX", "(", "BImode", ")", ")", ";", "}", "</s>" ]
[ "Emit", "rtl", "for", "a", "comparison", "operation", "CMP", "in", "mode", "MODE", ".", "Operands", "have", "been", "stored", "in", "bfin_compare_op0", "and", "bfin_compare_op1", "already", "." ]
[ "bfin" ]
bfin2
bfin_gen_compare
bfin
DSP
GCC
17,204
163
1
[]
[ "<s>", "void", "PPCTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue", "(", "N", ",", "0", ")", ",", "DAG", ")", ";", "if", "(", "!", "Res", ".", "getNode", "(", ")", ")", "return", ";", "if", "(", "N", "->", "getNumValues", "(", ")", "==", "1", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "assert", "(", "(", "N", "->", "getNumValues", "(", ")", "==", "Res", "->", "getNumValues", "(", ")", ")", "&&", "\"Lowering returned the wrong number of results!\"", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "N", "->", "getNumValues", "(", ")", ";", "++", "i", ")", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "i", ")", ")", ";", "}", "</s>" ]
[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]
[ "PowerPC", "PPC", "0", "1", "\"Lowering returned the wrong number of results!\"", "0" ]
PPCISelLowering100
LowerOperationWrapper
PowerPC
CPU
LLVM
17,205
119
1
[]
[ "<s>", "Function", "*", "AMDGPULibFunc", "::", "getOrInsertFunction", "(", "Module", "*", "M", ",", "const", "AMDGPULibFunc", "&", "fInfo", ")", "{", "std", "::", "string", "const", "FuncName", "=", "fInfo", ".", "mangle", "(", ")", ";", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "M", "->", "getValueSymbolTable", "(", ")", ".", "lookup", "(", "FuncName", ")", ")", ";", "if", "(", "F", "&&", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "isVarArg", "(", ")", "&&", "F", "->", "arg_size", "(", ")", "==", "fInfo", ".", "getNumArgs", "(", ")", ")", "{", "return", "F", ";", "}", "FunctionType", "*", "FuncTy", "=", "fInfo", ".", "getFunctionType", "(", "*", "M", ")", ";", "bool", "hasPtr", "=", "false", ";", "for", "(", "FunctionType", "::", "param_iterator", "PI", "=", "FuncTy", "->", "param_begin", "(", ")", ",", "PE", "=", "FuncTy", "->", "param_end", "(", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "const", "Type", "*", "argTy", "=", "static_cast", "<", "const", "Type", "*", ">", "(", "*", "PI", ")", ";", "if", "(", "argTy", "->", "isPointerTy", "(", ")", ")", "{", "hasPtr", "=", "true", ";", "break", ";", "}", "}", "Constant", "*", "C", "=", "nullptr", ";", "if", "(", "hasPtr", ")", "{", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ")", ";", "}", "else", "{", "AttributeList", "Attr", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "ReadOnly", ")", ";", "Attr", ".", "addAttribute", "(", "Ctx", ",", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "NoUnwind", ")", ";", "C", "=", "M", "->", "getOrInsertFunction", "(", "FuncName", ",", "FuncTy", ",", "Attr", ")", ";", "}", "return", "cast", "<", "Function", ">", "(", "C", ")", ";", "}", "</s>" ]
[ "Look", "up", "the", "specified", "function", "in", "the", "module", "symbol", "table", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU" ]
AMDGPULibFunc14
getOrInsertFunction
AMDGPU
GPU
LLVM
17,206
255
1
[]
[ "<s>", "static", "rtx", "frv_expand_voidtriop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op2", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op3", ";", "op0", "=", "frv_int_to_acc", "(", "icode", ",", "0", ",", "op0", ")", ";", "if", "(", "!", "op0", ")", "return", "NULL_RTX", ";", "op1", "=", "frv_legitimize_argument", "(", "icode", ",", "1", ",", "op1", ")", ";", "op2", "=", "frv_legitimize_argument", "(", "icode", ",", "2", ",", "op2", ")", ";", "op3", "=", "frv_matching_accg_for_acc", "(", "op0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ",", "op2", ",", "op3", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "return", "NULL_RTX", ";", "}", "</s>" ]
[ "Expand", "builtins", "that", "take", "three", "operands", "and", "return", "void", ".", "The", "first", "argument", "must", "be", "a", "constant", "that", "describes", "a", "pair", "or", "quad", "accumulators", ".", "A", "fourth", "argument", "is", "created", "that", "is", "the", "accumulator", "guard", "register", "that", "corresponds", "to", "the", "accumulator", "." ]
[ "frv", "0", "1", "2" ]
frv2
frv_expand_voidtriop_builtin
frv
VLIW
GCC
17,207
126
1
[]
[ "<s>", "int", "arm_no_early_alu_shift_value_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", ",", "op", ";", "rtx", "early_op", ";", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ",", "&", "op", ")", ")", "return", "0", ";", "if", "(", "(", "early_op", "=", "arm_find_shift_sub_rtx", "(", "op", ")", ")", ")", "if", "(", "!", "reg_overlap_mentioned_p", "(", "value", ",", "XEXP", "(", "early_op", ",", "0", ")", ")", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]
[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "an", "ALU", "op", ")", "does", "not", "have", "an", "early", "register", "shift", "value", "dependency", "on", "the", "result", "of", "PRODUCER", "." ]
[ "arm", "0", "0", "1", "0" ]
aarch-common
arm_no_early_alu_shift_value_dep
arm
CPU
GCC
17,208
70
1
[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MipsRegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "MipsRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "SP", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "ZERO", "=", "ABI", ".", "GetNullPtr", "(", ")", ";", "unsigned", "MOVE", "=", "ABI", ".", "GetGPRMoveOp", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MOVE", ")", ",", "SP", ")", ".", "addReg", "(", "FP", ")", ".", "addReg", "(", "ZERO", ")", ";", "}", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "for", "(", "int", "J", "=", "0", ";", "J", "<", "4", ";", "++", "J", ")", "{", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "ABI", ".", "GetEhDataReg", "(", "J", ")", ",", "MipsFI", "->", "getEhDataRegFI", "(", "J", ")", ",", "RC", ",", "&", "RegInfo", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "emitInterruptEpilogueStub", "(", "MF", ",", "MBB", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", ")", "return", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "}", "</s>" ]
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]
MipsSEFrameLowering6
emitEpilogue
Mips
CPU
LLVM
17,209
369
1
[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "Subtarget", ".", "isRV64", "(", ")", "?", "RetCC_RISCV64", ":", "RetCC_RISCV32", ")", ";", "}", "</s>" ]
[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
[ "RISCV", "RISCV", "ISD::OutputArg", "16", "RISCV", "RISCV" ]
RISCVISelLowering (2)2
CanLowerReturn
RISCV
CPU
LLVM
17,210
74
1
[]
[ "<s>", "HARD_REG_SET", "riscv_zero_call_used_regs", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "HARD_REG_SET", "zeroed_hardregs", ";", "CLEAR_HARD_REG_SET", "(", "zeroed_hardregs", ")", ";", "if", "(", "TARGET_VECTOR", ")", "zeroed_hardregs", "|=", "vector_zero_call_used_regs", "(", "need_zeroed_hardregs", ")", ";", "return", "zeroed_hardregs", "|", "default_zero_call_used_regs", "(", "need_zeroed_hardregs", "&", "~", "zeroed_hardregs", ")", ";", "}", "</s>" ]
[ "Generate", "a", "sequence", "of", "instructions", "that", "zero", "registers", "specified", "by", "NEED_ZEROED_HARDREGS", ".", "Return", "the", "ZEROED_HARDREGS", "that", "are", "actually", "zeroed", "." ]
[ "riscv" ]
riscv1
riscv_zero_call_used_regs
riscv
CPU
GCC
17,211
38
1
[]
[ "<s>", "static", "void", "arm_test_cpu_arch_data", "(", "void", ")", "{", "const", "arch_option", "*", "arch", ";", "const", "cpu_option", "*", "cpu", ";", "auto_sbitmap", "target_isa", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "isa1", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "isa2", "(", "isa_num_bits", ")", ";", "for", "(", "arch", "=", "all_architectures", ";", "arch", "->", "common", ".", "name", "!=", "NULL", ";", "++", "arch", ")", "{", "const", "cpu_arch_extension", "*", "ext1", ",", "*", "ext2", ";", "if", "(", "arch", "->", "common", ".", "extensions", "==", "NULL", ")", "continue", ";", "arm_initialize_isa", "(", "target_isa", ",", "arch", "->", "common", ".", "isa_bits", ")", ";", "for", "(", "ext1", "=", "arch", "->", "common", ".", "extensions", ";", "ext1", "->", "name", "!=", "NULL", ";", "++", "ext1", ")", "{", "if", "(", "ext1", "->", "alias", ")", "continue", ";", "arm_initialize_isa", "(", "isa1", ",", "ext1", "->", "isa_bits", ")", ";", "for", "(", "ext2", "=", "ext1", "+", "1", ";", "ext2", "->", "name", "!=", "NULL", ";", "++", "ext2", ")", "{", "if", "(", "ext2", "->", "alias", "||", "ext1", "->", "remove", "!=", "ext2", "->", "remove", ")", "continue", ";", "arm_initialize_isa", "(", "isa2", ",", "ext2", "->", "isa_bits", ")", ";", "ASSERT_TRUE", "(", "!", "bitmap_subset_p", "(", "isa2", ",", "isa1", ")", ")", ";", "ASSERT_TRUE", "(", "!", "bitmap_intersect_p", "(", "isa2", ",", "target_isa", ")", ")", ";", "}", "}", "}", "for", "(", "cpu", "=", "all_cores", ";", "cpu", "->", "common", ".", "name", "!=", "NULL", ";", "++", "cpu", ")", "{", "const", "cpu_arch_extension", "*", "ext1", ",", "*", "ext2", ";", "if", "(", "cpu", "->", "common", ".", "extensions", "==", "NULL", ")", "continue", ";", "arm_initialize_isa", "(", "target_isa", ",", "arch", "->", "common", ".", "isa_bits", ")", ";", "for", "(", "ext1", "=", "cpu", "->", "common", ".", "extensions", ";", "ext1", "->", "name", "!=", "NULL", ";", "++", "ext1", ")", "{", "if", "(", "ext1", "->", "alias", ")", "continue", ";", "arm_initialize_isa", "(", "isa1", ",", "ext1", "->", "isa_bits", ")", ";", "for", "(", "ext2", "=", "ext1", "+", "1", ";", "ext2", "->", "name", "!=", "NULL", ";", "++", "ext2", ")", "{", "if", "(", "ext2", "->", "alias", "||", "ext1", "->", "remove", "!=", "ext2", "->", "remove", ")", "continue", ";", "arm_initialize_isa", "(", "isa2", ",", "ext2", "->", "isa_bits", ")", ";", "ASSERT_TRUE", "(", "!", "bitmap_subset_p", "(", "isa2", ",", "isa1", ")", ")", ";", "ASSERT_TRUE", "(", "!", "bitmap_intersect_p", "(", "isa2", ",", "target_isa", ")", ")", ";", "}", "}", "}", "}", "</s>" ]
[ "Scan", "the", "static", "data", "tables", "generated", "by", "parsecpu.awk", "looking", "for", "potential", "issues", "with", "the", "data", ".", "We", "primarily", "check", "for", "inconsistencies", "in", "the", "option", "extensions", "at", "present", "(", "extensions", "that", "duplicate", "others", "but", "are", "n't", "marked", "as", "aliases", ")", ".", "Furthermore", ",", "for", "correct", "canonicalization", "later", "options", "must", "never", "be", "a", "subset", "of", "an", "earlier", "option", ".", "Any", "extension", "should", "also", "only", "specify", "other", "feature", "bits", "and", "never", "an", "architecture", "bit", ".", "The", "architecture", "is", "inferred", "from", "the", "declaration", "of", "the", "extension", "." ]
[ "arm", "1", "1" ]
arm
arm_test_cpu_arch_data
arm
CPU
GCC
17,212
344
1
[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128RegClass", ")", ")", ";", "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "createX86FixupLEAs", "(", ")", ")", ";", "}", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isOSNaCl", "(", ")", ")", "{", "addPass", "(", "createX86NaClRewritePass", "(", ")", ")", ";", "}", "}", "</s>" ]
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86" ]
X86TargetMachine117
addPreEmitPass
X86
CPU
LLVM
17,213
90
1
[]
[ "<s>", "void", "MSP430MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "Offset", "=", "2", ";", "uint64_t", "BinaryOpCode", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "size_t", "WordCount", "=", "Size", "/", "2", ";", "while", "(", "WordCount", "--", ")", "{", "support", "::", "endian", "::", "write", "(", "OS", ",", "(", "uint16_t", ")", "BinaryOpCode", ",", "support", "::", "little", ")", ";", "BinaryOpCode", ">>=", "16", ";", "}", "}", "</s>" ]
[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]
[ "MSP430", "MSP430", "2", "2", "support::endian", "support::little", "16" ]
MSP430MCCodeEmitter
encodeInstruction
MSP430
MPU
LLVM
17,214
106
1
[]
[ "<s>", "bool", "R600MCCodeEmitter", "::", "isFlagSet", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Operand", ",", "unsigned", "Flag", ")", "const", "{", "const", "MCInstrDesc", "&", "MCDesc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "FlagIndex", "=", "GET_FLAG_OPERAND_IDX", "(", "MCDesc", ".", "TSFlags", ")", ";", "if", "(", "FlagIndex", "==", "0", ")", "{", "return", "false", ";", "}", "assert", "(", "MI", ".", "getOperand", "(", "FlagIndex", ")", ".", "isImm", "(", ")", ")", ";", "return", "!", "!", "(", "(", "MI", ".", "getOperand", "(", "FlagIndex", ")", ".", "getImm", "(", ")", ">>", "(", "NUM_MO_FLAGS", "*", "Operand", ")", ")", "&", "Flag", ")", ";", "}", "</s>" ]
[ "Determine", "if", "the", "specified", "Flag", "is", "set", "on", "this", "Operand", "." ]
[ "R600", "0" ]
R600MCCodeEmitter11
isFlagSet
R600
GPU
LLVM
17,215
96
1
[]
[ "<s>", "int", "ARM64LoadStoreOpt", "::", "getMemSize", "(", "MachineInstr", "*", "MemMI", ")", "{", "switch", "(", "MemMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has has unknown size!\"", ")", ";", "case", "ARM64", "::", "STRSui", ":", "case", "ARM64", "::", "STURSi", ":", "return", "4", ";", "case", "ARM64", "::", "STRDui", ":", "case", "ARM64", "::", "STURDi", ":", "return", "8", ";", "case", "ARM64", "::", "STRQui", ":", "case", "ARM64", "::", "STURQi", ":", "return", "16", ";", "case", "ARM64", "::", "STRWui", ":", "case", "ARM64", "::", "STURWi", ":", "return", "4", ";", "case", "ARM64", "::", "STRXui", ":", "case", "ARM64", "::", "STURXi", ":", "return", "8", ";", "case", "ARM64", "::", "LDRSui", ":", "case", "ARM64", "::", "LDURSi", ":", "return", "4", ";", "case", "ARM64", "::", "LDRDui", ":", "case", "ARM64", "::", "LDURDi", ":", "return", "8", ";", "case", "ARM64", "::", "LDRQui", ":", "case", "ARM64", "::", "LDURQi", ":", "return", "16", ";", "case", "ARM64", "::", "LDRWui", ":", "case", "ARM64", "::", "LDURWi", ":", "return", "4", ";", "case", "ARM64", "::", "LDRXui", ":", "case", "ARM64", "::", "LDURXi", ":", "return", "8", ";", "}", "}", "</s>" ]
[ "Returns", "the", "size", "in", "bytes", "of", "the", "memory", "access", "." ]
[ "ARM64", "ARM64", "\"Opcode has has unknown size!\"", "ARM64::STRSui", "ARM64::STURSi", "4", "ARM64::STRDui", "ARM64::STURDi", "8", "ARM64::STRQui", "ARM64::STURQi", "16", "ARM64::STRWui", "ARM64::STURWi", "4", "ARM64::STRXui", "ARM64::STURXi", "8", "ARM64::LDRSui", "ARM64::LDURSi", "4", "ARM64::LDRDui", "ARM64::LDURDi", "8", "ARM64::LDRQui", "ARM64::LDURQi", "16", "ARM64::LDRWui", "ARM64::LDURWi", "4", "ARM64::LDRXui", "ARM64::LDURXi", "8" ]
ARM64LoadStoreOptimizer
getMemSize
ARM64
CPU
LLVM
17,216
158
1
[]
[ "<s>", "static", "const", "char", "*", "singlemove_string", "(", "rtx", "*", "operands", ")", "{", "if", "(", "operands", "[", "1", "]", "!=", "const0_rtx", ")", "return", "\"mov %1,%0\"", ";", "return", "\"clr %0\"", ";", "}", "</s>" ]
[ "Return", "the", "best", "assembler", "insn", "template", "for", "moving", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "as", "a", "fullword", "." ]
[ "pdp11", "1", "\"mov %1,%0\"", "\"clr %0\"" ]
pdp113
singlemove_string
pdp11
MPU
GCC
17,217
27
1
[]
[ "<s>", "static", "bool", "aarch64_extending_load_p", "(", "stmt_vec_info", "stmt_info", ")", "{", "gassign", "*", "assign", "=", "dyn_cast", "<", "gassign", "*", ">", "(", "stmt_info", "->", "stmt", ")", ";", "if", "(", "!", "assign", "||", "!", "CONVERT_EXPR_CODE_P", "(", "gimple_assign_rhs_code", "(", "assign", ")", ")", ")", "return", "false", ";", "tree", "rhs", "=", "gimple_assign_rhs1", "(", "stmt_info", "->", "stmt", ")", ";", "tree", "lhs_type", "=", "TREE_TYPE", "(", "gimple_assign_lhs", "(", "assign", ")", ")", ";", "tree", "rhs_type", "=", "TREE_TYPE", "(", "rhs", ")", ";", "if", "(", "!", "INTEGRAL_TYPE_P", "(", "lhs_type", ")", "||", "!", "INTEGRAL_TYPE_P", "(", "rhs_type", ")", "||", "TYPE_PRECISION", "(", "lhs_type", ")", "<=", "TYPE_PRECISION", "(", "rhs_type", ")", ")", "return", "false", ";", "stmt_vec_info", "def_stmt_info", "=", "stmt_info", "->", "vinfo", "->", "lookup_def", "(", "rhs", ")", ";", "return", "(", "def_stmt_info", "&&", "STMT_VINFO_DATA_REF", "(", "def_stmt_info", ")", "&&", "DR_IS_READ", "(", "STMT_VINFO_DATA_REF", "(", "def_stmt_info", ")", ")", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "STMT_INFO", "extends", "the", "result", "of", "a", "load", "." ]
[ "aarch64" ]
aarch64
aarch64_extending_load_p
aarch64
CPU
GCC
17,218
127
1
[]
[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "return", "false", ";", "return", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips" ]
MipsSEISelDAGToDAG2
runOnMachineFunction
Mips
CPU
LLVM
17,219
42
1
[]
[ "<s>", "bool", "HSAILMCAsmInfo", "::", "isValidUnquotedName", "(", "StringRef", "Name", ")", "const", "{", "char", "First", "=", "Name", ".", "front", "(", ")", ";", "assert", "(", "(", "First", "==", "'%'", "||", "First", "==", "'&'", "||", "First", "==", "'@'", ")", "&&", "\"Missing valid prefix character\"", ")", ";", "Name", "=", "Name", ".", "drop_front", "(", "1", ")", ";", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "isValidFirstChar", "(", "Name", ".", "front", "(", ")", ")", ")", "return", "false", ";", "Name", "=", "Name", ".", "drop_front", "(", ")", ";", "}", "for", "(", "char", "C", ":", "Name", ")", "{", "if", "(", "!", "isValidChar", "(", "C", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "identifier", "Name", "does", "not", "need", "quotes", "to", "be", "syntactically", "correct", "." ]
[ "HSAIL", "HSAIL", "\"Missing valid prefix character\"", "1" ]
HSAILMCAsmInfo
isValidUnquotedName
HSAIL
Virtual ISA
LLVM
17,220
105
1
[]
[ "<s>", "unsigned", "NyuziTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "32", ";", "}", "</s>" ]
[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]
[ "Nyuzi", "Nyuzi", "32" ]
NyuziTargetTransformInfo
getNumberOfRegisters
Nyuzi
GPU
LLVM
17,221
14
1
[]
[ "<s>", "static", "void", "compute_save_world_info", "(", "rs6000_stack_t", "*", "info_ptr", ")", "{", "info_ptr", "->", "world_save_p", "=", "1", ";", "info_ptr", "->", "world_save_p", "=", "(", "WORLD_SAVE_P", "(", "info_ptr", ")", "&&", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "!", "(", "current_function_calls_setjmp", "&&", "flag_exceptions", ")", "&&", "info_ptr", "->", "first_fp_reg_save", "==", "FIRST_SAVED_FP_REGNO", "&&", "info_ptr", "->", "first_gp_reg_save", "==", "FIRST_SAVED_GP_REGNO", "&&", "info_ptr", "->", "first_altivec_reg_save", "==", "FIRST_SAVED_ALTIVEC_REGNO", "&&", "info_ptr", "->", "cr_save_p", ")", ";", "if", "(", "WORLD_SAVE_P", "(", "info_ptr", ")", ")", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "get_last_insn_anywhere", "(", ")", ";", "insn", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", "&&", "SIBLING_CALL_P", "(", "insn", ")", ")", "{", "info_ptr", "->", "world_save_p", "=", "0", ";", "break", ";", "}", "}", "if", "(", "WORLD_SAVE_P", "(", "info_ptr", ")", ")", "{", "info_ptr", "->", "vrsave_size", "=", "4", ";", "if", "(", "info_ptr", "->", "vrsave_mask", "==", "0", ")", "info_ptr", "->", "vrsave_mask", "=", "compute_vrsave_mask", "(", ")", ";", "gcc_assert", "(", "info_ptr", "->", "first_fp_reg_save", ">=", "FIRST_SAVED_FP_REGNO", "&&", "(", "info_ptr", "->", "first_altivec_reg_save", ">=", "FIRST_SAVED_ALTIVEC_REGNO", ")", ")", ";", "}", "return", ";", "}", "</s>" ]
[ "For", "a", "very", "restricted", "set", "of", "circumstances", ",", "we", "can", "cut", "down", "the", "size", "of", "prologues/epilogues", "by", "calling", "our", "own", "save/restore-the-world", "routines", "." ]
[ "rs6000", "1", "0", "4", "0" ]
rs60003
compute_save_world_info
rs6000
CPU
GCC
17,222
163
1
[]
[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ".", "getFnAttr", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "FnAttrs", ".", "getFnAttr", "(", "\"target-features\"", ")", ";", "std", "::", "string", "CPU", "=", "CPUAttr", ".", "isValid", "(", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "if", "(", "F", ".", "getFnAttribute", "(", "\"unsafe-fp-math\"", ")", ".", "getValueAsBool", "(", ")", ")", "FS", "=", "FS", ".", "empty", "(", ")", "?", "\"+unsafe-fp\"", ":", "\"+unsafe-fp,\"", "+", "FS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "HexagonSubtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "\"unsafe-fp-math\"", "\"+unsafe-fp\"", "\"+unsafe-fp,\"", "Hexagon" ]
HexagonTargetMachine12
getSubtargetImpl
Hexagon
DSP
LLVM
17,223
166
1
[]
[ "<s>", "void", "WebAssemblyTargetAsmStreamer", "::", "emitGlobalType", "(", "const", "MCSymbolWasm", "*", "Sym", ")", "{", "assert", "(", "Sym", "->", "isGlobal", "(", ")", ")", ";", "OS", "<<", "\"\\t.globaltype\\t\"", "<<", "Sym", "->", "getName", "(", ")", "<<", "\", \"", "<<", "WebAssembly", "::", "typeToString", "(", "static_cast", "<", "wasm", "::", "ValType", ">", "(", "Sym", "->", "getGlobalType", "(", ")", ".", "Type", ")", ")", ";", "if", "(", "!", "Sym", "->", "getGlobalType", "(", ")", ".", "Mutable", ")", "OS", "<<", "\", immutable\"", ";", "OS", "<<", "'\\n'", ";", "}", "</s>" ]
[ ".globaltype" ]
[ "WebAssembly", "WebAssembly", "\"\\t.globaltype\\t\"", "\", \"", "WebAssembly::typeToString", "wasm::ValType", "\", immutable\"" ]
WebAssemblyTargetStreamer12
emitGlobalType
WebAssembly
Virtual ISA
LLVM
17,224
73
1
[]
[ "<s>", "bool", "emitSymbolAttribute", "(", "MCSymbol", "*", "Symbol", ",", "MCSymbolAttr", "Attribute", ")", "override", "{", "return", "true", ";", "}", "</s>" ]
[ "Add", "the", "given", "Attribute", "to", "Symbol", "." ]
[ "Patmos" ]
PatmosInstrInfo1
emitSymbolAttribute
Patmos
VLIW
LLVM
17,225
16
1
[]
[ "<s>", "static", "int", "v850_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ",", "align", ";", "if", "(", "!", "named", ")", "return", "0", ";", "if", "(", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", "<", "1", ")", "size", "=", "1", ";", "if", "(", "!", "TARGET_GCC_ABI", ")", "align", "=", "UNITS_PER_WORD", ";", "else", "if", "(", "type", ")", "align", "=", "TYPE_ALIGN", "(", "type", ")", "/", "BITS_PER_UNIT", ";", "else", "align", "=", "size", ";", "cum", "->", "nbytes", "=", "(", "cum", "->", "nbytes", "+", "align", "-", "1", ")", "&", "~", "(", "align", "-", "1", ")", ";", "if", "(", "cum", "->", "nbytes", ">", "4", "*", "UNITS_PER_WORD", ")", "return", "0", ";", "if", "(", "cum", "->", "nbytes", "+", "size", "<=", "4", "*", "UNITS_PER_WORD", ")", "return", "0", ";", "if", "(", "type", "==", "NULL_TREE", "&&", "cum", "->", "nbytes", "+", "size", ">", "4", "*", "UNITS_PER_WORD", ")", "return", "0", ";", "return", "4", "*", "UNITS_PER_WORD", "-", "cum", "->", "nbytes", ";", "}", "</s>" ]
[ "Return", "the", "number", "of", "bytes", "which", "must", "be", "put", "into", "registers", "for", "values", "which", "are", "part", "in", "registers", "and", "part", "in", "memory", "." ]
[ "v850", "0", "1", "1", "1", "1", "4", "0", "4", "0", "4", "0", "4" ]
v8504
v850_arg_partial_bytes
v850
MPU
GCC
17,226
176
1
[]
[ "<s>", "void", "BTFDebug", "::", "beginInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DebugHandlerBase", "::", "beginInstruction", "(", "MI", ")", ";", "if", "(", "SkipInstruction", "||", "MI", "->", "isMetaInstruction", "(", ")", "||", "MI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "return", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "{", "unsigned", "NumDefs", "=", "0", ";", "for", "(", ";", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "isDef", "(", ")", ";", "++", "NumDefs", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "NumDefs", ")", ".", "getSymbolName", "(", ")", ";", "if", "(", "AsmStr", "[", "0", "]", "==", "0", ")", "return", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", "||", "PrevInstLoc", "==", "DL", ")", "{", "if", "(", "LineInfoGenerated", "==", "false", ")", "{", "auto", "*", "S", "=", "MI", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "MCSymbol", "*", "FuncLabel", "=", "Asm", "->", "getFunctionBegin", "(", ")", ";", "constructLineInfo", "(", "S", ",", "FuncLabel", ",", "S", "->", "getLine", "(", ")", ",", "0", ")", ";", "LineInfoGenerated", "=", "true", ";", "}", "return", ";", "}", "MCSymbol", "*", "LineSym", "=", "OS", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "OS", ".", "EmitLabel", "(", "LineSym", ")", ";", "auto", "SP", "=", "DL", ".", "get", "(", ")", "->", "getScope", "(", ")", "->", "getSubprogram", "(", ")", ";", "constructLineInfo", "(", "SP", ",", "LineSym", ",", "DL", ".", "getLine", "(", ")", ",", "DL", ".", "getCol", "(", ")", ")", ";", "LineInfoGenerated", "=", "true", ";", "PrevInstLoc", "=", "DL", ";", "}", "</s>" ]
[ "Process", "beginning", "of", "an", "instruction", "." ]
[ "BPF", "0", "0", "0", "0" ]
BTFDebug (2)
beginInstruction
BPF
Virtual ISA
LLVM
17,227
255
1
[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "EntryBlock", "=", "MF", "->", "begin", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", "||", "Reg", "==", "Mips", "::", "RA_64", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "EntryBlock", ",", "MI", ",", "Reg", ",", "IsKill", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "return", "true", ";", "}", "</s>" ]
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]
MipsSEFrameLowering12
spillCalleeSavedRegisters
Mips
CPU
LLVM
17,228
191
1
[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]
[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
[ "BPF" ]
BPFAsmBackend27
relaxInstruction
BPF
Virtual ISA
LLVM
17,229
15
1
[]
[ "<s>", "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "std", "::", "string", "NewOpcode", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Plus", ")", ")", "{", "NewOpcode", "=", "std", "::", "string", "(", "Name", ")", ";", "NewOpcode", "+=", "'+'", ";", "Name", "=", "NewOpcode", ";", "}", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Minus", ")", ")", "{", "NewOpcode", "=", "std", "::", "string", "(", "Name", ")", ";", "NewOpcode", "+=", "'-'", ";", "Name", "=", "NewOpcode", ";", "}", "size_t", "Dot", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "0", ",", "Dot", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateTokenWithStringCopy", "(", "Mnemonic", ",", "NameLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "if", "(", "Dot", "!=", "StringRef", "::", "npos", ")", "{", "SMLoc", "DotLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Dot", ")", ";", "StringRef", "DotStr", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateTokenWithStringCopy", "(", "DotStr", ",", "DotLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateToken", "(", "DotStr", ",", "DotLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "}", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "while", "(", "!", "parseOptionalToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ")", "||", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "PPC", "::", "FeatureBookE", "]", "&&", "Operands", ".", "size", "(", ")", "==", "4", "&&", "(", "Name", "==", "\"dcbt\"", "||", "Name", "==", "\"dcbtst\"", ")", ")", "{", "std", "::", "swap", "(", "Operands", "[", "1", "]", ",", "Operands", "[", "3", "]", ")", ";", "std", "::", "swap", "(", "Operands", "[", "2", "]", ",", "Operands", "[", "1", "]", ")", ";", "}", "if", "(", "Name", "==", "\"lqarx\"", "||", "Name", "==", "\"ldarx\"", "||", "Name", "==", "\"lwarx\"", "||", "Name", "==", "\"lharx\"", "||", "Name", "==", "\"lbarx\"", ")", "{", "if", "(", "Operands", ".", "size", "(", ")", "!=", "5", ")", "return", "false", ";", "PPCOperand", "&", "EHOp", "=", "(", "PPCOperand", "&", ")", "*", "Operands", "[", "4", "]", ";", "if", "(", "EHOp", ".", "isU1Imm", "(", ")", "&&", "EHOp", ".", "getImm", "(", ")", "==", "0", ")", "Operands", ".", "pop_back", "(", ")", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::FeatureBookE", "4", "\"dcbt\"", "\"dcbtst\"", "1", "3", "2", "1", "\"lqarx\"", "\"ldarx\"", "\"lwarx\"", "\"lharx\"", "\"lbarx\"", "5", "PPC", "PPC", "4", "0" ]
PPCAsmParser12
ParseInstruction
PowerPC
CPU
LLVM
17,230
428
1
[]
[ "<s>", "static", "int", "feature_compare", "(", "const", "void", "*", "v1", ",", "const", "void", "*", "v2", ")", "{", "typedef", "struct", "_function_version_info", "{", "tree", "version_decl", ";", "tree", "predicate_chain", ";", "unsigned", "int", "dispatch_priority", ";", "}", "function_version_info", ";", "const", "function_version_info", "c1", "=", "*", "(", "const", "function_version_info", "*", ")", "v1", ";", "const", "function_version_info", "c2", "=", "*", "(", "const", "function_version_info", "*", ")", "v2", ";", "return", "(", "c2", ".", "dispatch_priority", "-", "c1", ".", "dispatch_priority", ")", ";", "}", "</s>" ]
[ "V1", "and", "V2", "point", "to", "function", "versions", "with", "different", "priorities", "based", "on", "the", "target", "ISA", ".", "This", "function", "compares", "their", "priorities", "." ]
[ "i386" ]
i386-features
feature_compare
i386
CPU
GCC
17,231
68
1
[]
[ "<s>", "static", "int", "ix86_avx_u128_mode_needed", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "link", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "link", "=", "XEXP", "(", "link", ",", "1", ")", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "link", ",", "0", ")", ")", "==", "USE", ")", "{", "rtx", "arg", "=", "XEXP", "(", "XEXP", "(", "link", ",", "0", ")", ",", "0", ")", ";", "if", "(", "ix86_check_avx256_register", "(", "arg", ")", ")", "return", "AVX_U128_DIRTY", ";", "}", "}", "return", "AVX_U128_CLEAN", ";", "}", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "NONCONST", ")", "if", "(", "ix86_check_avx256_register", "(", "*", "iter", ")", ")", "return", "AVX_U128_DIRTY", ";", "return", "AVX_U128_ANY", ";", "}", "</s>" ]
[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]
[ "i386", "1", "0", "0", "0" ]
i3864
ix86_avx_u128_mode_needed
i386
CPU
GCC
17,232
120
1
[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]
[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]
[ "ECLair" ]
ECLairAsmParser
isToken
ECLair
MPU
LLVM
17,233
13
1
[]
[ "<s>", "const", "char", "*", "output_v8plus_shift", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "const", "char", "*", "opcode", ")", "{", "static", "char", "asm_code", "[", "60", "]", ";", "if", "(", "which_alternative", "!=", "2", ")", "operands", "[", "3", "]", "=", "operands", "[", "0", "]", ";", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "operands", "[", "2", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "2", "]", ")", "&", "0x3f", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "1", "]", ")", "==", "CONST_INT", ")", "{", "output_asm_insn", "(", "\"mov\\t%1, %3\"", ",", "operands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "\"sllx\\t%H1, 32, %3\"", ",", "operands", ")", ";", "if", "(", "sparc_check_64", "(", "operands", "[", "1", "]", ",", "insn", ")", "<=", "0", ")", "output_asm_insn", "(", "\"srl\\t%L1, 0, %L1\"", ",", "operands", ")", ";", "output_asm_insn", "(", "\"or\\t%L1, %3, %3\"", ",", "operands", ")", ";", "}", "strcpy", "(", "asm_code", ",", "opcode", ")", ";", "if", "(", "which_alternative", "!=", "2", ")", "return", "strcat", "(", "asm_code", ",", "\"\\t%0, %2, %L0\\n\\tsrlx\\t%L0, 32, %H0\"", ")", ";", "else", "return", "strcat", "(", "asm_code", ",", "\"\\t%3, %2, %3\\n\\tsrlx\\t%3, 32, %H0\\n\\tmov\\t%3, %L0\"", ")", ";", "}", "</s>" ]
[ "Returns", "assembly", "code", "to", "perform", "a", "DImode", "shift", "using", "a", "64-bit", "global", "or", "out", "register", "on", "SPARC-V8+", "." ]
[ "sparc", "60", "2", "3", "0", "2", "2", "2", "0x3f", "1", "\"mov\\t%1, %3\"", "\"sllx\\t%H1, 32, %3\"", "1", "0", "\"srl\\t%L1, 0, %L1\"", "\"or\\t%L1, %3, %3\"", "2", "\"\\t%0, %2, %L0\\n\\tsrlx\\t%L0, 32, %H0\"", "\"\\t%3, %2, %3\\n\\tsrlx\\t%3, 32, %H0\\n\\tmov\\t%3, %L0\"" ]
sparc
output_v8plus_shift
sparc
CPU
GCC
17,234
162
1
[]
[ "<s>", "static", "enum", "flt_eval_method", "ix86_get_excess_precision", "(", "enum", "excess_precision_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "return", "TARGET_AVX512FP16", "?", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT16", ":", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "case", "EXCESS_PRECISION_TYPE_STANDARD", ":", "case", "EXCESS_PRECISION_TYPE_IMPLICIT", ":", "if", "(", "TARGET_AVX512FP16", "&&", "TARGET_SSE_MATH", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT16", ";", "else", "if", "(", "!", "TARGET_80387", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "else", "if", "(", "!", "TARGET_MIX_SSE_I387", ")", "{", "if", "(", "!", "(", "TARGET_SSE", "&&", "TARGET_SSE_MATH", ")", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_LONG_DOUBLE", ";", "else", "if", "(", "TARGET_SSE2", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "}", "return", "(", "type", "==", "EXCESS_PRECISION_TYPE_STANDARD", "?", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ":", "FLT_EVAL_METHOD_UNPREDICTABLE", ")", ";", "case", "EXCESS_PRECISION_TYPE_FLOAT16", ":", "if", "(", "TARGET_80387", "&&", "!", "(", "TARGET_SSE_MATH", "&&", "TARGET_SSE", ")", ")", "error", "(", "\"%<-fexcess-precision=16%> is not compatible with %<-mfpmath=387%>\"", ")", ";", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT16", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "FLT_EVAL_METHOD_UNPREDICTABLE", ";", "}", "</s>" ]
[ "Set", "the", "value", "of", "FLT_EVAL_METHOD", "in", "float.h", ".", "When", "using", "only", "the", "FPU", ",", "assume", "that", "the", "fpcw", "is", "set", "to", "extended", "precision", ";", "when", "using", "only", "SSE", ",", "rounding", "is", "correct", ";", "when", "using", "both", "SSE", "and", "the", "FPU", ",", "the", "rounding", "precision", "is", "indeterminate", ",", "since", "either", "may", "be", "chosen", "apparently", "at", "random", "." ]
[ "i386", "\"%<-fexcess-precision=16%> is not compatible with %<-mfpmath=387%>\"" ]
i386
ix86_get_excess_precision
i386
CPU
GCC
17,235
121
1
[]
[ "<s>", "bool", "aarch64_is_noplt_call_p", "(", "rtx", "sym", ")", "{", "const_tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "flag_pic", "&&", "decl", "&&", "(", "!", "flag_plt", "||", "lookup_attribute", "(", "\"noplt\"", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ")", "&&", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "calls", "to", "symbol-ref", "SYM", "should", "not", "go", "through", "plt", "stubs", "." ]
[ "aarch64", "\"noplt\"" ]
aarch64
aarch64_is_noplt_call_p
aarch64
CPU
GCC
17,236
51
1
[]
[ "<s>", "virtual", "const", "TeeRISCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "TeeRISC", "TeeRISC" ]
TeeRISCTargetMachine
getSubtargetImpl
TeeRISC
CPU
LLVM
17,237
14
1
[]
[ "<s>", "const", "MCFixup", "*", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",", "nullptr", ",", "nullptr", ")", ")", "return", "nullptr", ";", "const", "MCSymbolRefExpr", "*", "AUIPCSRE", "=", "AUIPCLoc", ".", "getSymA", "(", ")", ";", "if", "(", "!", "AUIPCSRE", ")", "return", "nullptr", ";", "const", "MCSymbol", "*", "AUIPCSymbol", "=", "&", "AUIPCSRE", "->", "getSymbol", "(", ")", ";", "const", "auto", "*", "DF", "=", "dyn_cast_or_null", "<", "MCDataFragment", ">", "(", "AUIPCSymbol", "->", "getFragment", "(", ")", ")", ";", "if", "(", "!", "DF", ")", "return", "nullptr", ";", "uint64_t", "Offset", "=", "AUIPCSymbol", "->", "getOffset", "(", ")", ";", "if", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", "==", "Offset", ")", "{", "DF", "=", "dyn_cast_or_null", "<", "MCDataFragment", ">", "(", "DF", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "!", "DF", ")", "return", "nullptr", ";", "Offset", "=", "0", ";", "}", "for", "(", "const", "MCFixup", "&", "F", ":", "DF", "->", "getFixups", "(", ")", ")", "{", "if", "(", "F", ".", "getOffset", "(", ")", "!=", "Offset", ")", "continue", ";", "switch", "(", "(", "unsigned", ")", "F", ".", "getKind", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "RISCV", "::", "fixup_riscv_got_hi20", ":", "case", "RISCV", "::", "fixup_riscv_tls_got_hi20", ":", "case", "RISCV", "::", "fixup_riscv_tls_gd_hi20", ":", "case", "RISCV", "::", "fixup_riscv_pcrel_hi20", ":", "return", "&", "F", ";", "}", "}", "return", "nullptr", ";", "}", "</s>" ]
[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]
[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]
RISCVMCExpr20
getPCRelHiFixup
RISCV
CPU
LLVM
17,238
211
1
[]
[ "<s>", "bool", "SIRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]
[ "AMDGPU", "SI" ]
SIRegisterInfo (3)
requiresFrameIndexScavenging
AMDGPU
GPU
LLVM
17,239
16
1
[]
[ "<s>", "bool", "function_resolver", "::", "scalar_argument_p", "(", "unsigned", "int", "i", ")", "{", "tree", "type", "=", "get_argument_type", "(", "i", ")", ";", "return", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "||", "POINTER_TYPE_P", "(", "type", ")", "||", "SCALAR_FLOAT_TYPE_P", "(", "type", ")", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "argument", "I", "is", "some", "form", "of", "scalar", "value", "." ]
[ "aarch64" ]
aarch64-sve-builtins
scalar_argument_p
aarch64
CPU
GCC
17,240
37
1
[]
[ "<s>", "static", "void", "riscv_emit_epilogue_components", "(", "sbitmap", "components", ")", "{", "riscv_process_components", "(", "components", ",", "false", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_SHRINK_WRAP_EMIT_EPILOGUE_COMPONENTS", "." ]
[ "riscv" ]
riscv1
riscv_emit_epilogue_components
riscv
CPU
GCC
17,241
16
1
[]
[ "<s>", "static", "bool", "find_alignment_op", "(", "rtx_insn", "*", "insn", ",", "rtx", "base_reg", ",", "vec", "<", "rtx_insn", "*", ">", "*", "and_insns", ",", "vec", "<", "rtx", ">", "*", "and_ops", ")", "{", "df_ref", "base_use", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "rtx", "and_operation", "=", "0", ";", "FOR_EACH_INSN_INFO_USE", "(", "base_use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "base_use", ")", ",", "base_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "base_def_link", "=", "DF_REF_CHAIN", "(", "base_use", ")", ";", "if", "(", "!", "base_def_link", ")", "return", "false", ";", "while", "(", "base_def_link", ")", "{", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "base_def_link", "->", "ref", ")", ")", "return", "false", ";", "rtx_insn", "*", "and_insn", "=", "DF_REF_INSN", "(", "base_def_link", "->", "ref", ")", ";", "and_operation", "=", "alignment_mask", "(", "and_insn", ")", ";", "if", "(", "!", "and_operation", ")", "return", "false", ";", "and_insns", "->", "safe_push", "(", "and_insn", ")", ";", "and_ops", "->", "safe_push", "(", "and_operation", ")", ";", "base_def_link", "=", "base_def_link", "->", "next", ";", "}", "}", "return", "and_operation", ";", "}", "</s>" ]
[ "Given", "INSN", "that", "'s", "a", "load", "or", "store", "based", "at", "BASE_REG", ",", "check", "if", "all", "of", "its", "feeding", "computations", "align", "its", "address", "on", "a", "16-byte", "boundary", ".", "If", "so", ",", "return", "true", "and", "add", "all", "definition", "insns", "into", "AND_INSNS", "and", "their", "corresponding", "fully-expanded", "rtxes", "for", "the", "masking", "operations", "into", "AND_OPS", "." ]
[ "rs6000", "0" ]
rs6000-p8swap
find_alignment_op
rs6000
CPU
GCC
17,242
154
1
[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "CCAssignFn", "*", "RetCC", "=", "CallConv", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_AArch64_WebKit_JS", ":", "RetCC_AArch64_AAPCS", ";", "SmallVector", "<", "CCValAssign", ",", "16", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "4", ">", "RetOps", "(", "1", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "realRVLocIdx", "=", "0", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Can only return in registers!\"", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown loc info!\"", ")", ";", "case", "CCValAssign", "::", "Full", ":", "if", "(", "Outs", "[", "i", "]", ".", "ArgVT", "==", "MVT", "::", "i1", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i1", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "}", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "1", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "0", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "AArch64ISD", "::", "RET_FLAG", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";", "}", "</s>" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "AArch64", "AArch64", "ISD::OutputArg", "AArch64", "AArch64", "16", "4", "1", "0", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "MVT::i1", "ISD::TRUNCATE", "MVT::i1", "ISD::ZERO_EXTEND", "ISD::BITCAST", "1", "0", "AArch64ISD::RET_FLAG", "MVT::Other" ]
AArch64ISelLowering23
LowerReturn
AArch64
CPU
LLVM
17,243
372
1
[]
[ "<s>", "void", "PPCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "RLWINM", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "MB", "=", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "4", ")", ".", "getImm", "(", ")", ";", "bool", "useSubstituteMnemonic", "=", "false", ";", "if", "(", "SH", "<=", "31", "&&", "MB", "==", "0", "&&", "ME", "==", "(", "31", "-", "SH", ")", ")", "{", "O", "<<", "\"\\tslwi \"", ";", "useSubstituteMnemonic", "=", "true", ";", "}", "if", "(", "SH", "<=", "31", "&&", "MB", "==", "(", "32", "-", "SH", ")", "&&", "ME", "==", "31", ")", "{", "O", "<<", "\"\\tsrwi \"", ";", "useSubstituteMnemonic", "=", "true", ";", "SH", "=", "32", "-", "SH", ";", "}", "if", "(", "useSubstituteMnemonic", ")", "{", "printOperand", "(", "MI", ",", "0", ",", "O", ")", ";", "O", "<<", "\", \"", ";", "printOperand", "(", "MI", ",", "1", ",", "O", ")", ";", "O", "<<", "\", \"", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "OR", "||", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "OR8", ")", "&&", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ")", "{", "O", "<<", "\"\\tmr \"", ";", "printOperand", "(", "MI", ",", "0", ",", "O", ")", ";", "O", "<<", "\", \"", ";", "printOperand", "(", "MI", ",", "1", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "RLDICR", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "3", ")", ".", "getImm", "(", ")", ";", "if", "(", "63", "-", "SH", "==", "ME", ")", "{", "O", "<<", "\"\\tsldi \"", ";", "printOperand", "(", "MI", ",", "0", ",", "O", ")", ";", "O", "<<", "\", \"", ";", "printOperand", "(", "MI", ",", "1", ",", "O", ")", ";", "O", "<<", "\", \"", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY_TO_REGCLASS", ")", "return", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "}", "</s>" ]
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
[ "PowerPC", "PPC", "PPC::RLWINM", "2", "3", "4", "31", "0", "31", "\"\\tslwi \"", "31", "32", "31", "\"\\tsrwi \"", "32", "0", "\", \"", "1", "\", \"", "PPC::OR", "PPC::OR8", "1", "2", "\"\\tmr \"", "0", "\", \"", "1", "PPC::RLDICR", "2", "3", "63", "\"\\tsldi \"", "0", "\", \"", "1", "\", \"" ]
PPCInstPrinter43
printInst
PowerPC
CPU
LLVM
17,244
407
1
[]
[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":", "return", "new", "ARMMCAsmInfoDarwin", "(", ")", ";", "default", ":", "return", "new", "ARMELFMCAsmInfo", "(", ")", ";", "}", "}", "</s>" ]
[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]
[ "ARM", "ARM", "ARM" ]
ARMTargetMachine23
createMCAsmInfo
ARM
CPU
LLVM
17,245
50
1
[]
[ "<s>", "void", "rs6000_emit_eh_reg_restore", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "operands", "[", "2", "]", ";", "operands", "[", "0", "]", "=", "source", ";", "operands", "[", "1", "]", "=", "scratch", ";", "if", "(", "info", "->", "lr_save_p", ")", "{", "rtx", "frame_rtx", "=", "stack_pointer_rtx", ";", "HOST_WIDE_INT", "sp_offset", "=", "0", ";", "rtx", "tmp", ";", "if", "(", "frame_pointer_needed", "||", "cfun", "->", "calls_alloca", "||", "info", "->", "total_size", ">", "32767", ")", "{", "tmp", "=", "gen_frame_mem", "(", "Pmode", ",", "frame_rtx", ")", ";", "emit_move_insn", "(", "operands", "[", "1", "]", ",", "tmp", ")", ";", "frame_rtx", "=", "operands", "[", "1", "]", ";", "}", "else", "if", "(", "info", "->", "push_p", ")", "sp_offset", "=", "info", "->", "total_size", ";", "tmp", "=", "plus_constant", "(", "Pmode", ",", "frame_rtx", ",", "info", "->", "lr_save_offset", "+", "sp_offset", ")", ";", "tmp", "=", "gen_frame_mem", "(", "Pmode", ",", "tmp", ")", ";", "emit_move_insn", "(", "tmp", ",", "operands", "[", "0", "]", ")", ";", "}", "else", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ",", "operands", "[", "0", "]", ")", ";", "cfun", "->", "machine", "->", "lr_save_state", "=", "info", "->", "lr_save_p", "+", "1", ";", "}", "</s>" ]
[ "Emit", "instructions", "to", "restore", "the", "link", "register", "after", "determining", "where", "its", "value", "has", "been", "stored", "." ]
[ "powerpcspe", "2", "0", "1", "0", "32767", "1", "1", "0", "0", "1" ]
powerpcspe
rs6000_emit_eh_reg_restore
powerpcspe
CPU
GCC
17,246
177
1
[]
[ "<s>", "rtx", "aarch64_reverse_mask", "(", "enum", "machine_mode", "mode", ")", "{", "rtx", "mask", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "16", ")", ";", "int", "i", ",", "j", ";", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "usize", "=", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ";", "gcc_assert", "(", "BYTES_BIG_ENDIAN", ")", ";", "gcc_assert", "(", "AARCH64_VALID_SIMD_QREG_MODE", "(", "mode", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nunits", ";", "i", "++", ")", "for", "(", "j", "=", "0", ";", "j", "<", "usize", ";", "j", "++", ")", "RTVEC_ELT", "(", "v", ",", "i", "*", "usize", "+", "j", ")", "=", "GEN_INT", "(", "(", "i", "+", "1", ")", "*", "usize", "-", "1", "-", "j", ")", ";", "mask", "=", "gen_rtx_CONST_VECTOR", "(", "V16QImode", ",", "v", ")", ";", "return", "force_reg", "(", "V16QImode", ",", "mask", ")", ";", "}", "</s>" ]
[ "Generate", "a", "byte", "permute", "mask", "for", "a", "register", "of", "mode", "MODE", ",", "which", "has", "NUNITS", "units", "." ]
[ "aarch64", "16", "0", "0", "1", "1" ]
aarch642
aarch64_reverse_mask
aarch64
CPU
GCC
17,247
123
1
[]
[ "<s>", "static", "rtx", "choose_baseaddr", "(", "HOST_WIDE_INT", "cfa_offset", ",", "unsigned", "int", "*", "align", ",", "unsigned", "int", "scratch_regno", "=", "INVALID_REGNUM", ")", "{", "rtx", "base_reg", "=", "NULL", ";", "HOST_WIDE_INT", "base_offset", "=", "0", ";", "if", "(", "align", "&&", "*", "align", ")", "choose_basereg", "(", "cfa_offset", ",", "base_reg", ",", "base_offset", ",", "*", "align", ",", "align", ")", ";", "if", "(", "!", "base_reg", ")", "choose_basereg", "(", "cfa_offset", ",", "base_reg", ",", "base_offset", ",", "0", ",", "align", ")", ";", "gcc_assert", "(", "base_reg", "!=", "NULL", ")", ";", "rtx", "base_offset_rtx", "=", "GEN_INT", "(", "base_offset", ")", ";", "if", "(", "!", "x86_64_immediate_operand", "(", "base_offset_rtx", ",", "Pmode", ")", ")", "{", "gcc_assert", "(", "scratch_regno", "!=", "INVALID_REGNUM", ")", ";", "rtx", "scratch_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "scratch_regno", ")", ";", "emit_move_insn", "(", "scratch_reg", ",", "base_offset_rtx", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base_reg", ",", "scratch_reg", ")", ";", "}", "return", "plus_constant", "(", "Pmode", ",", "base_reg", ",", "base_offset", ")", ";", "}", "</s>" ]
[ "Return", "an", "RTX", "that", "points", "to", "CFA_OFFSET", "within", "the", "stack", "frame", ".", "The", "valid", "base", "registers", "are", "taken", "from", "CFUN-", ">", "MACHINE-", ">", "FS", "." ]
[ "i386", "0", "0" ]
i386
choose_baseaddr
i386
CPU
GCC
17,248
140
1
[]
[ "<s>", "bool", "VideoCore4FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]
[ "VideoCore4", "VideoCore4" ]
VideoCore4FrameLowering
restoreCalleeSavedRegisters
VideoCore4
DSP
LLVM
17,249
35
1
[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "X86InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "X86II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_GOT_ABSOLUTE_ADDRESS", ",", "\"x86-got-absolute-address\"", "}", ",", "{", "MO_PIC_BASE_OFFSET", ",", "\"x86-pic-base-offset\"", "}", ",", "{", "MO_GOT", ",", "\"x86-got\"", "}", ",", "{", "MO_GOTOFF", ",", "\"x86-gotoff\"", "}", ",", "{", "MO_GOTPCREL", ",", "\"x86-gotpcrel\"", "}", ",", "{", "MO_PLT", ",", "\"x86-plt\"", "}", ",", "{", "MO_TLSGD", ",", "\"x86-tlsgd\"", "}", ",", "{", "MO_TLSLD", ",", "\"x86-tlsld\"", "}", ",", "{", "MO_TLSLDM", ",", "\"x86-tlsldm\"", "}", ",", "{", "MO_GOTTPOFF", ",", "\"x86-gottpoff\"", "}", ",", "{", "MO_INDNTPOFF", ",", "\"x86-indntpoff\"", "}", ",", "{", "MO_TPOFF", ",", "\"x86-tpoff\"", "}", ",", "{", "MO_DTPOFF", ",", "\"x86-dtpoff\"", "}", ",", "{", "MO_NTPOFF", ",", "\"x86-ntpoff\"", "}", ",", "{", "MO_GOTNTPOFF", ",", "\"x86-gotntpoff\"", "}", ",", "{", "MO_DLLIMPORT", ",", "\"x86-dllimport\"", "}", ",", "{", "MO_DARWIN_STUB", ",", "\"x86-darwin-stub\"", "}", ",", "{", "MO_DARWIN_NONLAZY", ",", "\"x86-darwin-nonlazy\"", "}", ",", "{", "MO_DARWIN_NONLAZY_PIC_BASE", ",", "\"x86-darwin-nonlazy-pic-base\"", "}", ",", "{", "MO_TLVP", ",", "\"x86-tlvp\"", "}", ",", "{", "MO_TLVP_PIC_BASE", ",", "\"x86-tlvp-pic-base\"", "}", ",", "{", "MO_SECREL", ",", "\"x86-secrel\"", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";", "}", "</s>" ]
[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]
[ "X86", "X86", "X86", "\"x86-got-absolute-address\"", "\"x86-pic-base-offset\"", "\"x86-got\"", "\"x86-gotoff\"", "\"x86-gotpcrel\"", "\"x86-plt\"", "\"x86-tlsgd\"", "\"x86-tlsld\"", "\"x86-tlsldm\"", "\"x86-gottpoff\"", "\"x86-indntpoff\"", "\"x86-tpoff\"", "\"x86-dtpoff\"", "\"x86-ntpoff\"", "\"x86-gotntpoff\"", "\"x86-dllimport\"", "\"x86-darwin-stub\"", "\"x86-darwin-nonlazy\"", "\"x86-darwin-nonlazy-pic-base\"", "\"x86-tlvp\"", "\"x86-tlvp-pic-base\"", "\"x86-secrel\"" ]
X86InstrInfo141
getSerializableDirectMachineOperandTargetFlags
X86
CPU
LLVM
17,250
180
1
[]
[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+dx10-clamp,+load-store-opt,\"", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "\"+flat-address-space,+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", ";", "if", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "FullFS", "+=", "\"+fp64-fp16-denormals,\"", ";", "}", "else", "{", "FullFS", "+=", "\"-fp32-denormals,\"", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "\"flat-for-global\"", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "0", ")", "MaxPrivateElementSize", "=", "4", ";", "if", "(", "LDSBankCount", "==", "0", ")", "LDSBankCount", "=", "32", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "0", ")", "LocalMemorySize", "=", "32768", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "return", "*", "this", ";", "}", "</s>" ]
[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+dx10-clamp,+load-store-opt,\"", "\"+flat-address-space,+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "AMDGPU", "\"flat-for-global\"", "0", "4", "0", "32", "0", "32768" ]
AMDGPUSubtarget111
initializeSubtargetDependencies
AMDGPU
GPU
LLVM
17,251
171
1
[]
[ "<s>", "Relocator", "::", "Result", "abs", "(", "Relocation", "&", "pReloc", ",", "X86_64Relocator", "&", "pParent", ")", "{", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "Relocation", "*", "dyn_rel", "=", "pParent", ".", "getRelRelMap", "(", ")", ".", "lookUp", "(", "pReloc", ")", ";", "bool", "has_dyn_rel", "=", "(", "dyn_rel", "!=", "NULL", ")", ";", "LDSection", "&", "target_sect", "=", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "==", "0x0", ")", "{", "pReloc", ".", "target", "(", ")", "=", "S", "+", "A", ";", "return", "Relocator", "::", "OK", ";", "}", "if", "(", "rsym", "->", "isLocal", "(", ")", "&&", "has_dyn_rel", ")", "{", "dyn_rel", "->", "setAddend", "(", "S", "+", "A", ")", ";", "return", "Relocator", "::", "OK", ";", "}", "if", "(", "!", "rsym", "->", "isLocal", "(", ")", ")", "{", "if", "(", "rsym", "->", "reserved", "(", ")", "&", "X86Relocator", "::", "ReservePLT", ")", "{", "S", "=", "helper_get_PLT_address", "(", "*", "rsym", ",", "pParent", ")", ";", "}", "if", "(", "has_dyn_rel", ")", "{", "if", "(", "llvm", "::", "ELF", "::", "R_X86_64_64", "==", "pReloc", ".", "type", "(", ")", "&&", "helper_use_relative_reloc", "(", "*", "rsym", ",", "pParent", ")", ")", "{", "dyn_rel", "->", "setAddend", "(", "S", "+", "A", ")", ";", "}", "else", "{", "dyn_rel", "->", "setAddend", "(", "A", ")", ";", "return", "Relocator", "::", "OK", ";", "}", "}", "}", "pReloc", ".", "target", "(", ")", "=", "S", "+", "A", ";", "return", "Relocator", "::", "OK", ";", "}", "</s>" ]
[ "Compute", "known", "bits", "for", "the", "absolute", "value", "." ]
[ "X86", "X86", "0x0", "X86", "X86" ]
X86Relocator
abs
X86
CPU
LLVM
17,252
264
1
[]
[ "<s>", "MachineBasicBlock", "*", "HexagonTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "ADJDYNALLOC", ":", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "HexagonMachineFunctionInfo", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "addAllocaAdjustInst", "(", "MI", ")", ";", "return", "BB", ";", "}", "default", ":", "llvm_unreachable", "(", "\"Unexpected instr type to insert\"", ")", ";", "}", "}", "</s>" ]
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
[ "Hexagon", "Hexagon", "Hexagon::ADJDYNALLOC", "Hexagon", "Hexagon", "\"Unexpected instr type to insert\"" ]
HexagonISelLowering (2)2
EmitInstrWithCustomInserter
Hexagon
DSP
LLVM
17,253
74
1
[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "StackAlignmentOverride", ",", "is64Bit", ")", ",", "FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ",", "ELFWriterInfo", "(", "is64Bit", ",", "true", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCygMing", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubDynamicNoPIC", ")", ";", "}", "}", "else", "if", "(", "Subtarget", ".", "isTargetELF", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "}", "if", "(", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "}", "</s>" ]
[ "Create", "an", "X86", "target", "." ]
[ "X86", "X86", "X86" ]
X86TargetMachine122
X86TargetMachine
X86
CPU
LLVM
17,254
224
1
[]
[ "<s>", "static", "rtx", "rs6000_spe_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "TARGET_E500_DOUBLE", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DCmode", ")", ")", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "mode", "==", "DFmode", ")", "gregno", "+=", "(", "1", "-", "gregno", ")", "&", "1", ";", "if", "(", "gregno", "+", "n_words", "-", "1", ">", "GP_ARG_MAX_REG", ")", "return", "NULL_RTX", ";", "return", "spe_build_register_parallel", "(", "mode", ",", "gregno", ")", ";", "}", "if", "(", "cum", "->", "stdarg", ")", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "n_words", "==", "2", "&&", "(", "gregno", "&", "1", ")", "==", "0", ")", "gregno", "+=", "1", ";", "if", "(", "gregno", "+", "n_words", "-", "1", "<=", "GP_ARG_MAX_REG", ")", "{", "rtx", "r1", ",", "r2", ";", "enum", "machine_mode", "m", "=", "SImode", ";", "r1", "=", "gen_rtx_REG", "(", "m", ",", "gregno", ")", ";", "r1", "=", "gen_rtx_EXPR_LIST", "(", "m", ",", "r1", ",", "const0_rtx", ")", ";", "r2", "=", "gen_rtx_REG", "(", "m", ",", "gregno", "+", "1", ")", ";", "r2", "=", "gen_rtx_EXPR_LIST", "(", "m", ",", "r2", ",", "GEN_INT", "(", "4", ")", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "2", ",", "r1", ",", "r2", ")", ")", ";", "}", "else", "return", "NULL_RTX", ";", "}", "else", "{", "if", "(", "gregno", "<=", "GP_ARG_MAX_REG", ")", "return", "gen_rtx_REG", "(", "mode", ",", "gregno", ")", ";", "else", "return", "NULL_RTX", ";", "}", "}", "</s>" ]
[ "Determine", "where", "to", "put", "a", "SIMD", "argument", "on", "the", "SPE", "." ]
[ "rs6000", "1", "1", "1", "2", "1", "0", "1", "1", "1", "4", "2" ]
rs60003
rs6000_spe_function_arg
rs6000
CPU
GCC
17,255
231
1
[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "||", "isNewValueJump", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", "||", "isEndLoopN", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\nCannot predicate:\"", ";", "MI", ".", "dump", "(", ")", ";", ")", ";", "return", "false", ";", "}", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "assert", "(", "isPredicable", "(", "MI", ")", "&&", "\"Expected predicable instruction\"", ")", ";", "bool", "invertJump", "=", "predOpcodeHasNot", "(", "Cond", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PredOpc", "=", "getCondOpcode", "(", "Opc", ",", "invertJump", ")", ";", "MachineInstrBuilder", "T", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "NOp", "=", "0", ",", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "while", "(", "NOp", "<", "NumOps", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "NOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "break", ";", "T", ".", "add", "(", "Op", ")", ";", "NOp", "++", ";", "}", "unsigned", "PredReg", ",", "PredRegPos", ",", "PredRegFlags", ";", "bool", "GotPredReg", "=", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredRegPos", ",", "PredRegFlags", ")", ";", "(", "void", ")", "GotPredReg", ";", "assert", "(", "GotPredReg", ")", ";", "T", ".", "addReg", "(", "PredReg", ",", "PredRegFlags", ")", ";", "while", "(", "NOp", "<", "NumOps", ")", "T", ".", "add", "(", "MI", ".", "getOperand", "(", "NOp", "++", ")", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "PredOpc", ")", ")", ";", "while", "(", "unsigned", "n", "=", "MI", ".", "getNumOperands", "(", ")", ")", "MI", ".", "RemoveOperand", "(", "n", "-", "1", ")", ";", "for", "(", "unsigned", "i", "=", "0", ",", "n", "=", "T", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "MI", ".", "addOperand", "(", "T", "->", "getOperand", "(", "i", ")", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "TI", "=", "T", "->", "getIterator", "(", ")", ";", "B", ".", "erase", "(", "TI", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "B", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "clearKillFlags", "(", "PredReg", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]
[ "Hexagon", "Hexagon", "0", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]
HexagonInstrInfo (2)2
PredicateInstruction
Hexagon
DSP
LLVM
17,256
376
1
[]
[ "<s>", "void", "AMDGPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "!", "\"Not Implemented\"", ")", ";", "}", "</s>" ]
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "R600", "\"Not Implemented\"" ]
AMDGPUInstrInfo10
loadRegFromStackSlot
R600
GPU
LLVM
17,257
39
1
[]
[ "<s>", "bool", "ARMAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSymA", "(", ")", ";", "const", "MCSymbol", "*", "Sym", "=", "A", "?", "&", "A", "->", "getSymbol", "(", ")", ":", "nullptr", ";", "const", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_bl", ")", "{", "assert", "(", "Sym", "&&", "\"How did we resolve this?\"", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", ")", "return", "true", ";", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "dyn_cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "ARM", "::", "fixup_arm_uncondbranch", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "ARM", "::", "fixup_arm_thumb_br", "||", "FixupKind", "==", "ARM", "::", "fixup_arm_thumb_bl", "||", "FixupKind", "==", "ARM", "::", "fixup_t2_condbranch", "||", "FixupKind", "==", "ARM", "::", "fixup_t2_uncondbranch", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "ARM", "::", "fixup_arm_thumb_blx", "||", "FixupKind", "==", "ARM", "::", "fixup_arm_blx", "||", "FixupKind", "==", "ARM", "::", "fixup_arm_uncondbl", "||", "FixupKind", "==", "ARM", "::", "fixup_arm_condbl", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]
[ "ARM", "ARM", "ARM::fixup_arm_thumb_bl", "\"How did we resolve this?\"", "ARM::fixup_arm_uncondbranch", "ARM::fixup_arm_thumb_br", "ARM::fixup_arm_thumb_bl", "ARM::fixup_t2_condbranch", "ARM::fixup_t2_uncondbranch", "ARM::fixup_arm_thumb_blx", "ARM::fixup_arm_blx", "ARM::fixup_arm_uncondbl", "ARM::fixup_arm_condbl" ]
ARMAsmBackend15
shouldForceRelocation
ARM
CPU
LLVM
17,258
234
1
[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isTerminator", "(", ")", "||", "MI", "->", "isPosition", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";", "while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugValue", "(", ")", ")", ";", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2IT", ")", "return", "true", ";", "if", "(", "!", "MI", "->", "isCall", "(", ")", "&&", "MI", "->", "definesRegister", "(", "ARM", "::", "SP", ")", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]
[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]
[ "ARM", "ARM", "ARM::t2IT", "ARM::SP" ]
ARMBaseInstrInfo (2)
isSchedulingBoundary
ARM
CPU
LLVM
17,259
123
1
[]
[ "<s>", "static", "rtx", "construct_plt_address", "(", "rtx", "symbol", ")", "{", "rtx", "tmp", ",", "unspec", ";", "gcc_assert", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", ")", ";", "gcc_assert", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", "&&", "!", "TARGET_PECOFF", ")", ";", "gcc_assert", "(", "Pmode", "==", "DImode", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "1", ",", "symbol", ")", ",", "UNSPEC_PLTOFF", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_CONST", "(", "Pmode", ",", "unspec", ")", ")", ";", "emit_insn", "(", "ix86_gen_add3", "(", "tmp", ",", "tmp", ",", "pic_offset_table_rtx", ")", ")", ";", "return", "tmp", ";", "}", "</s>" ]
[ "For", "given", "symbol", "(", "function", ")", "construct", "code", "to", "compute", "address", "of", "it", "'s", "PLT", "entry", "in", "large", "x86-64", "PIC", "model", "." ]
[ "i386", "1" ]
i3864
construct_plt_address
i386
CPU
GCC
17,260
91
1
[]
[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpart", "(", "V2DImode", ",", "dest", ")", ";", "source", "=", "adjust_address", "(", "source", ",", "V2DImode", ",", "0", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "dest", ")", ":", "dest", ";", "permute_mem", "=", "rs6000_gen_le_vsx_permute", "(", "source", ",", "mode", ")", ";", "permute_reg", "=", "rs6000_gen_le_vsx_permute", "(", "tmp", ",", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "permute_mem", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "permute_reg", ")", ")", ";", "}", "</s>" ]
[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", "and", "xxpermdi", "." ]
[ "rs6000", "0" ]
rs60004
rs6000_emit_le_vsx_load
rs6000
CPU
GCC
17,261
112
1
[]
[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "PartialOptSizeThreshold", "=", "0", ";", "}", "</s>" ]
[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]
[ "AArch64", "AArch64", "0" ]
AArch64TargetTransformInfo32
getUnrollingPreferences
AArch64
CPU
LLVM
17,262
23
1
[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "FLAT_SCR", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "VGPR254", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "VGPR255", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "NumSGPRs", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "unsigned", "Limit", "=", "AMDGPUSubtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "4", ";", "for", "(", "unsigned", "i", "=", "Limit", ";", "i", "<", "NumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "return", "Reserved", ";", "}", "</s>" ]
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]
[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::VGPR254", "AMDGPU::VGPR255", "AMDGPU", "AMDGPU::SGPR_32RegClass", "AMDGPU", "4", "AMDGPU::SGPR_32RegClass" ]
SIRegisterInfo
getReservedRegs
AMDGPU
GPU
LLVM
17,263
141
1
[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "auto", "&", "DL", "=", "I", ".", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "switch", "(", "Intrinsic", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_xchg_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_add_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_sub_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_nand_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_max_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_min_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_umax_i32", ":", "case", "Intrinsic", "::", "riscv_masked_atomicrmw_umin_i32", ":", "case", "Intrinsic", "::", "riscv_masked_cmpxchg_i32", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "i32", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "0", ")", ";", "Info", ".", "offset", "=", "0", ";", "Info", ".", "align", "=", "Align", "(", "4", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "Intrinsic", "::", "riscv_masked_strided_load", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "1", ")", ";", "Info", ".", "memVT", "=", "getValueType", "(", "DL", ",", "I", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "/", "8", ")", ";", "Info", ".", "size", "=", "MemoryLocation", "::", "UnknownSize", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "case", "Intrinsic", "::", "riscv_masked_strided_store", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "1", ")", ";", "Info", ".", "memVT", "=", "getValueType", "(", "DL", ",", "I", ".", "getArgOperand", "(", "0", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getArgOperand", "(", "0", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "/", "8", ")", ";", "Info", ".", "size", "=", "MemoryLocation", "::", "UnknownSize", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "}", "</s>" ]
[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]
[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic::riscv_masked_atomicrmw_umax_i32", "Intrinsic::riscv_masked_atomicrmw_umin_i32", "Intrinsic::riscv_masked_cmpxchg_i32", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::riscv_masked_strided_load", "ISD::INTRINSIC_W_CHAIN", "1", "8", "Intrinsic::riscv_masked_strided_store", "ISD::INTRINSIC_VOID", "1", "0", "0", "8" ]
RISCVISelLowering20
getTgtMemIntrinsic
RISCV
CPU
LLVM
17,264
337
1
[]
[ "<s>", "static", "void", "nvptx_record_offload_symbol", "(", "tree", "decl", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"//:%s_MAP %s\\n\"", ",", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "?", "\"VAR\"", ":", "\"FUNC\"", ",", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ")", ";", "}", "</s>" ]
[ "Record", "a", "symbol", "for", "mkoffload", "to", "enter", "into", "the", "mapping", "table", "." ]
[ "nvptx", "\"//:%s_MAP %s\\n\"", "\"VAR\"", "\"FUNC\"" ]
nvptx2
nvptx_record_offload_symbol
nvptx
GPU
GCC
17,265
35
1
[]
[ "<s>", "int", "ep_memory_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ",", "int", "unsigned_load", ")", "{", "rtx", "addr", ",", "op0", ",", "op1", ";", "int", "max_offset", ";", "int", "mask", ";", "if", "(", "!", "TARGET_EP", ")", "return", "FALSE", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "max_offset", "=", "ep_memory_offset", "(", "mode", ",", "unsigned_load", ")", ";", "mask", "=", "GET_MODE_SIZE", "(", "mode", ")", "-", "1", ";", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "default", ":", "break", ";", "case", "SYMBOL_REF", ":", "return", "SYMBOL_REF_TDA_P", "(", "addr", ")", ";", "case", "REG", ":", "return", "REGNO", "(", "addr", ")", "==", "EP_REGNUM", ";", "case", "PLUS", ":", "op0", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "op1", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "<", "max_offset", "&&", "INTVAL", "(", "op1", ")", ">=", "0", "&&", "(", "INTVAL", "(", "op1", ")", "&", "mask", ")", "==", "0", ")", "{", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "REGNO", "(", "op0", ")", "==", "EP_REGNUM", ")", "return", "TRUE", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TDA_P", "(", "op0", ")", ")", "return", "TRUE", ";", "}", "break", ";", "}", "return", "FALSE", ";", "}", "</s>" ]
[ "Return", "true", "if", "OP", "is", "a", "valid", "short", "EP", "memory", "reference" ]
[ "v850", "1", "0", "0", "0", "1", "0", "0" ]
v8503
ep_memory_operand
v850
MPU
GCC
17,266
224
1
[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIWholeQuadModeID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIPreAllocateWWMRegsID", ")", ";", "if", "(", "OptExecMaskPreRA", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "if", "(", "isPassEnabled", "(", "EnablePreRAOptimizations", ")", ")", "insertPass", "(", "&", "RenameIndependentSubregsID", ",", "&", "GCNPreRAOptimizationsID", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIFormMemoryClausesID", ")", ";", "if", "(", "OptVGPRLiveRange", ")", "insertPass", "(", "&", "LiveVariablesID", ",", "&", "SIOptimizeVGPRLiveRangeID", ")", ";", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ")", ";", "if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", ";", "}", "</s>" ]
[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]
[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]
AMDGPUTargetMachine (2)1
addOptimizedRegAlloc
AMDGPU
GPU
LLVM
17,267
117
1
[]
[ "<s>", "void", "reset", "(", ")", "{", "Dist", ".", "clear", "(", ")", ";", "}", "</s>" ]
[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]
[ "Hexagon" ]
BitTracker17
reset
Hexagon
DSP
LLVM
17,268
12
1
[]
[ "<s>", "rtx", "s390_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "0", ")", "return", "NULL_RTX", ";", "if", "(", "count", "==", "0", ")", "{", "if", "(", "TARGET_CPU_ZARCH", ")", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "else", "{", "cfun_frame_layout", ".", "save_return_addr_p", "=", "true", ";", "return", "gen_rtx_MEM", "(", "Pmode", ",", "return_address_pointer_rtx", ")", ";", "}", "}", "if", "(", "TARGET_PACKED_STACK", ")", "offset", "=", "-", "2", "*", "UNITS_PER_WORD", ";", "else", "offset", "=", "RETURN_REGNUM", "*", "UNITS_PER_WORD", ";", "addr", "=", "plus_constant", "(", "frame", ",", "offset", ")", ";", "addr", "=", "memory_address", "(", "Pmode", ",", "addr", ")", ";", "return", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "}", "</s>" ]
[ "Return", "an", "RTL", "expression", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ".", "FRAME", "is", "the", "frame", "pointer", "of", "that", "frame", "." ]
[ "s390", "0", "0", "2" ]
s3903
s390_return_addr_rtx
s390
MPU
GCC
17,269
111
1
[]
[ "<s>", "int", "mips_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "mips_address_info", "addr", ";", "int", "factor", ";", "bool", "msa_p", "=", "(", "!", "might_split_p", "&&", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", ";", "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "factor", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "1", ")", "/", "UNITS_PER_WORD", ";", "else", "factor", "=", "1", ";", "if", "(", "mips_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "if", "(", "msa_p", ")", "{", "if", "(", "mips_signed_immediate_p", "(", "INTVAL", "(", "addr", ".", "offset", ")", ",", "10", ",", "mips_ldst_scaled_shift", "(", "mode", ")", ")", ")", "return", "1", ";", "else", "return", "0", ";", "}", "if", "(", "TARGET_MIPS16", "&&", "!", "mips16_unextended_reference_p", "(", "mode", ",", "addr", ".", "reg", ",", "UINTVAL", "(", "addr", ".", "offset", ")", ")", ")", "return", "factor", "*", "2", ";", "return", "factor", ";", "case", "ADDRESS_LO_SUM", ":", "return", "msa_p", "?", "0", ":", "TARGET_MIPS16", "?", "factor", "*", "2", ":", "factor", ";", "case", "ADDRESS_CONST_INT", ":", "return", "msa_p", "?", "0", ":", "factor", ";", "case", "ADDRESS_SYMBOLIC", ":", "return", "msa_p", "?", "0", ":", "factor", "*", "mips_symbol_insns", "(", "addr", ".", "symbol_type", ",", "mode", ")", ";", "}", "return", "0", ";", "}", "</s>" ]
[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "For", "mips16", "code", ",", "count", "extended", "instructions", "as", "two", "instructions", "." ]
[ "mips", "1", "1", "10", "1", "0", "2", "0", "2", "0", "0", "0" ]
mips
mips_address_insns
mips
CPU
GCC
17,270
196
1
[]
[ "<s>", "static", "void", "bounds_check", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ",", "const", "char", "*", "err", ")", "{", "HOST_WIDE_INT", "lane", ";", "gcc_assert", "(", "CONST_INT_P", "(", "operand", ")", ")", ";", "lane", "=", "INTVAL", "(", "operand", ")", ";", "if", "(", "lane", "<", "low", "||", "lane", ">=", "high", ")", "error", "(", "err", ")", ";", "}", "</s>" ]
[ "Ensure", "OPERAND", "lies", "between", "LOW", "(", "inclusive", ")", "and", "HIGH", "(", "exclusive", ")", ".", "Raise", "ERR", "if", "it", "does", "n't", ".", "FIXME", ":", "NEON", "bounds", "checks", "occur", "late", "in", "compilation", ",", "so", "reported", "source", "locations", "are", "bogus", "." ]
[ "arm" ]
arm4
bounds_check
arm
CPU
GCC
17,271
53
1
[]
[ "<s>", "void", "mips_expand_vec_minmax", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "(", "*", "cmp", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "bool", "min_p", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "tc", ",", "t0", ",", "t1", ",", "x", ";", "tc", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "t0", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "t1", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn", "(", "cmp", "(", "tc", ",", "op0", ",", "op1", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "tc", ",", "(", "min_p", "?", "op1", ":", "op0", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "t0", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "vmode", ",", "tc", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "x", ",", "(", "min_p", "?", "op0", ":", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "t1", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_IOR", "(", "vmode", ",", "t0", ",", "t1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "x", ")", ")", ";", "}", "</s>" ]
[ "Expand", "a", "vector", "minimum/maximum", "." ]
[ "mips" ]
mips
mips_expand_vec_minmax
mips
CPU
GCC
17,272
164
1
[]
[ "<s>", "static", "int", "mips_fpr_return_fields", "(", "tree", "valtype", ",", "tree", "*", "fields", ")", "{", "tree", "field", ";", "int", "i", ";", "if", "(", "!", "TARGET_NEWABI", ")", "return", "0", ";", "if", "(", "TREE_CODE", "(", "valtype", ")", "!=", "RECORD_TYPE", ")", "return", "0", ";", "i", "=", "0", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "valtype", ")", ";", "field", "!=", "0", ";", "field", "=", "TREE_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "!=", "REAL_TYPE", ")", "return", "0", ";", "if", "(", "i", "==", "2", ")", "return", "0", ";", "fields", "[", "i", "++", "]", "=", "field", ";", "}", "return", "i", ";", "}", "</s>" ]
[ "See", "whether", "VALTYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "floating-point", "registers", ".", "If", "so", ",", "return", "the", "number", "of", "fields", "and", "list", "them", "in", "FIELDS", "(", "which", "should", "have", "two", "elements", ")", ".", "Return", "0", "otherwise", ".", "For", "n32", "&", "n64", ",", "a", "structure", "with", "one", "or", "two", "fields", "is", "returned", "in", "floating-point", "registers", "as", "long", "as", "every", "field", "has", "a", "floating-point", "type", ".", "The", "C++", "FE", "used", "to", "remove", "zero-width", "bit-fields", "in", "GCC", "11", "and", "earlier", ".", "To", "make", "a", "proper", "diagnostic", ",", "this", "function", "will", "set", "HAS_CXX_ZERO_WIDTH_BF", "to", "true", "once", "a", "C++", "zero-width", "bit-field", "shows", "up", ",", "and", "then", "ignore", "it", ".", "We", "had", "failed", "to", "ignore", "C++17", "empty", "bases", "in", "GCC", "7", ",", "8", ",", "9", ",", "10", ",", "and", "11", ".", "This", "caused", "an", "ABI", "incompatibility", "between", "C++14", "and", "C++17", ".", "This", "is", "fixed", "now", "and", "to", "make", "a", "proper", "diagnostic", ",", "this", "function", "will", "set", "HAS_CXX17_EMPTY_BASE", "to", "true", "once", "a", "C++17", "empty", "base", "shows", "up", ",", "and", "then", "ignore", "it", ".", "The", "caller", "should", "use", "the", "value", "of", "HAS_CXX17_EMPTY_BASE", "and/or", "HAS_CXX_ZERO_WIDTH_BF", "to", "emit", "a", "proper", "-Wpsabi", "inform", "." ]
[ "mips", "0", "0", "0", "0", "0", "2", "0" ]
mips3
mips_fpr_return_fields
mips
CPU
GCC
17,273
111
1
[]
[ "<s>", "static", "bool", "need_to_save_reg", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "flag_pic", "&&", "(", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "||", "regno", "==", "TILEPRO_PIC_TEXT_LABEL_REGNUM", ")", "&&", "(", "crtl", "->", "uses_pic_offset_table", "||", "crtl", "->", "saves_all_registers", ")", ")", "return", "true", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "i", ";", "for", "(", "i", "=", "0", ";", "EH_RETURN_DATA_REGNO", "(", "i", ")", "!=", "INVALID_REGNUM", ";", "i", "++", ")", "{", "if", "(", "regno", "==", "EH_RETURN_DATA_REGNO", "(", "i", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "whether", "REGNO", "needs", "to", "be", "saved", "in", "the", "stack", "frame", "." ]
[ "tilepro", "0" ]
tilepro2
need_to_save_reg
tilepro
VLIW
GCC
17,274
103
1
[]
[ "<s>", "TargetPassConfig", "*", "GBZ80TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "GBZ80PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]
[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]
[ "GBZ80", "GB", "GB" ]
GBZ80TargetMachine (2)
createPassConfig
GBZ80
MPU
LLVM
17,275
21
1
[]
[ "<s>", "unsigned", "getUnits", "(", ")", "const", "{", "return", "(", "Slots", ")", ";", "}", "</s>" ]
[ "Returns", "the", "choice", "of", "FUs", "." ]
[ "Hexagon" ]
HexagonShuffler (2)
getUnits
Hexagon
DSP
LLVM
17,276
12
1
[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "aarch64_sve_convert_from_svbool", ":", "return", "instCombineConvertFromSVBool", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lasta", ":", "case", "Intrinsic", "::", "aarch64_sve_lastb", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";", "}", "return", "None", ";", "}", "</s>" ]
[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]
[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarch64_sve_lastb" ]
AArch64TargetTransformInfo51
instCombineIntrinsic
AArch64
CPU
LLVM
17,277
88
1
[]
[ "<s>", "static", "void", "tilegx_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_args", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "int", "first_reg", ";", "targetm", ".", "calls", ".", "function_arg_advance", "(", "pack_cumulative_args", "(", "&", "local_cum", ")", ",", "arg", ")", ";", "first_reg", "=", "local_cum", ";", "if", "(", "local_cum", "<", "TILEGX_NUM_ARG_REGS", ")", "{", "*", "pretend_args", "=", "UNITS_PER_WORD", "*", "(", "TILEGX_NUM_ARG_REGS", "-", "first_reg", ")", ";", "if", "(", "!", "no_rtl", ")", "{", "alias_set_type", "set", "=", "get_varargs_alias_set", "(", ")", ";", "rtx", "tmp", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "-", "STACK_POINTER_OFFSET", "-", "UNITS_PER_WORD", "*", "(", "TILEGX_NUM_ARG_REGS", "-", "first_reg", ")", ")", ")", ";", "MEM_NOTRAP_P", "(", "tmp", ")", "=", "1", ";", "set_mem_alias_set", "(", "tmp", ",", "set", ")", ";", "move_block_from_reg", "(", "first_reg", ",", "tmp", ",", "TILEGX_NUM_ARG_REGS", "-", "first_reg", ")", ";", "}", "}", "else", "*", "pretend_args", "=", "0", ";", "}", "</s>" ]
[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]
[ "tilegx", "1", "0" ]
tilegx
tilegx_setup_incoming_varargs
tilegx
VLIW
GCC
17,278
142
1
[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", "inMicroMipsMode", "(", ")", ";", "unsigned", "Opc", ";", "switch", "(", "MI", ".", "getDesc", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "RetRA", ":", "expandRetRA", "(", "MBB", ",", "MI", ")", ";", "break", ";", "case", "Mips", "::", "ERet", ":", "expandERet", "(", "MBB", ",", "MI", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFHI", ":", "Opc", "=", "isMicroMips", "?", "Mips", "::", "MFHI16_MM", ":", "Mips", "::", "MFHI", ";", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Opc", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFLO", ":", "Opc", "=", "isMicroMips", "?", "Mips", "::", "MFLO16_MM", ":", "Mips", "::", "MFLO", ";", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Opc", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFHI64", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Mips", "::", "MFHI64", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMFLO64", ":", "expandPseudoMFHiLo", "(", "MBB", ",", "MI", ",", "Mips", "::", "MFLO64", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO", ",", "Mips", "::", "MTHI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI64", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO64", ",", "Mips", "::", "MTHI64", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI_DSP", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO_DSP", ",", "Mips", "::", "MTHI_DSP", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D32_W", ":", "Opc", "=", "isMicroMips", "?", "Mips", "::", "CVT_D32_W_MM", ":", "Mips", "::", "CVT_D32_W", ";", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Opc", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_W", ":", "Opc", "=", "isMicroMips", "?", "Mips", "::", "CVT_D64_W_MM", ":", "Mips", "::", "CVT_D64_W", ";", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Opc", ",", "Mips", "::", "MTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "isMicroMips", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64_64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "isMicroMips", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "isMicroMips", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64_64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "isMicroMips", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "MIPSeh_return32", ":", "case", "Mips", "::", "MIPSeh_return64", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";", "}", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::ERet", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI", "Mips::MTLO", "Mips::MTHI", "Mips::PseudoMTLOHI64", "Mips::MTLO64", "Mips::MTHI64", "Mips::PseudoMTLOHI_DSP", "Mips::MTLO_DSP", "Mips::MTHI_DSP", "Mips::PseudoCVT_S_W", "Mips::CVT_S_W", "Mips::MTC1", "Mips::PseudoCVT_D32_W", "Mips", "Mips::CVT_D32_W_MM", "Mips::CVT_D32_W", "Mips::MTC1", "Mips::PseudoCVT_S_L", "Mips::CVT_S_L", "Mips::DMTC1", "Mips::PseudoCVT_D64_W", "Mips", "Mips::CVT_D64_W_MM", "Mips::CVT_D64_W", "Mips::MTC1", "Mips::PseudoCVT_D64_L", "Mips::CVT_D64_L", "Mips::DMTC1", "Mips::BuildPairF64", "Mips", "Mips::BuildPairF64_64", "Mips", "Mips::ExtractElementF64", "Mips", "Mips::ExtractElementF64_64", "Mips", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]
MipsSEInstrInfo11
expandPostRAPseudo
Mips
CPU
LLVM
17,279
487
1
[]
[ "<s>", "static", "rtx", "tilepro_legitimize_tls_address", "(", "rtx", "addr", ")", "{", "rtx", "ret", ";", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "switch", "(", "SYMBOL_REF_TLS_MODEL", "(", "addr", ")", ")", "{", "case", "TLS_MODEL_GLOBAL_DYNAMIC", ":", "case", "TLS_MODEL_LOCAL_DYNAMIC", ":", "{", "rtx", "r0", ",", "temp1", ",", "temp2", ",", "temp3", ",", "got", ";", "rtx_insn", "*", "last", ";", "ret", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "0", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "got", "=", "tilepro_tls_got", "(", ")", ";", "emit_insn", "(", "gen_tls_gd_addhi", "(", "temp1", ",", "got", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_tls_gd_addlo", "(", "temp2", ",", "temp1", ",", "addr", ")", ")", ";", "emit_move_insn", "(", "r0", ",", "temp2", ")", ";", "emit_insn", "(", "gen_tls_gd_call", "(", "addr", ")", ")", ";", "emit_move_insn", "(", "temp3", ",", "r0", ")", ";", "last", "=", "emit_insn", "(", "gen_tls_gd_add", "(", "ret", ",", "temp3", ",", "addr", ")", ")", ";", "set_unique_reg_note", "(", "last", ",", "REG_EQUAL", ",", "copy_rtx", "(", "addr", ")", ")", ";", "break", ";", "}", "case", "TLS_MODEL_INITIAL_EXEC", ":", "{", "rtx", "temp1", ",", "temp2", ",", "temp3", ",", "got", ";", "rtx_insn", "*", "last", ";", "ret", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "got", "=", "tilepro_tls_got", "(", ")", ";", "emit_insn", "(", "gen_tls_ie_addhi", "(", "temp1", ",", "got", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_tls_ie_addlo", "(", "temp2", ",", "temp1", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_tls_ie_load", "(", "temp3", ",", "temp2", ",", "addr", ")", ")", ";", "last", "=", "emit_move_insn", "(", "ret", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "THREAD_POINTER_REGNUM", ")", ",", "temp3", ")", ")", ";", "set_unique_reg_note", "(", "last", ",", "REG_EQUAL", ",", "copy_rtx", "(", "addr", ")", ")", ";", "break", ";", "}", "case", "TLS_MODEL_LOCAL_EXEC", ":", "{", "rtx", "temp1", ";", "rtx_insn", "*", "last", ";", "ret", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_tls_le_addhi", "(", "temp1", ",", "gen_rtx_REG", "(", "Pmode", ",", "THREAD_POINTER_REGNUM", ")", ",", "addr", ")", ")", ";", "last", "=", "emit_insn", "(", "gen_tls_le_addlo", "(", "ret", ",", "temp1", ",", "addr", ")", ")", ";", "set_unique_reg_note", "(", "last", ",", "REG_EQUAL", ",", "copy_rtx", "(", "addr", ")", ")", ";", "break", ";", "}", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "0", ")", ")", "==", "PLUS", ")", ";", "base", "=", "tilepro_legitimize_tls_address", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "0", ")", ",", "0", ")", ")", ";", "offset", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "0", ")", ",", "1", ")", ";", "base", "=", "force_operand", "(", "base", ",", "NULL_RTX", ")", ";", "ret", "=", "force_reg", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "offset", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "return", "ret", ";", "}", "</s>" ]
[ "ADDR", "contains", "a", "thread-local", "SYMBOL_REF", ".", "Generate", "code", "to", "compute", "this", "(", "thread-local", ")", "address", "." ]
[ "tilepro", "0", "0", "0", "0", "0", "1" ]
tilepro
tilepro_legitimize_tls_address
tilepro
VLIW
GCC
17,280
473
1
[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "outputDwarfFileDirectives", "(", ")", "{", "for", "(", "const", "std", "::", "string", "&", "S", ":", "DwarfFiles", ")", "getStreamer", "(", ")", ".", "emitRawText", "(", "S", ")", ";", "DwarfFiles", ".", "clear", "(", ")", ";", "}", "</s>" ]
[ "Outputs", "the", "list", "of", "the", "DWARF", "'.file", "'", "directives", "to", "the", "streamer", "." ]
[ "NVPTX", "NVPTX" ]
NVPTXTargetStreamer
outputDwarfFileDirectives
NVPTX
GPU
LLVM
17,281
34
1
[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "\"instruction not supported on this GPU\"", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "\"unrecognized instruction mnemonic\"", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "0ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "\"too few operands for instruction\"", ")", ";", "}", "ErrorLoc", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "\"invalid operand for instruction\"", ")", ";", "}", "case", "Match_PreferE32", ":", "return", "Error", "(", "IDLoc", ",", "\"internal error: instruction without _e64 suffix \"", "\"should be encoded as e32\"", ")", ";", "}", "llvm_unreachable", "(", "\"Implement any new match types added!\"", ")", ";", "}", "</s>" ]
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"should be encoded as e32\"", "\"Implement any new match types added!\"" ]
AMDGPUAsmParser10
MatchAndEmitInstruction
AMDGPU
GPU
LLVM
17,282
191
1
[]
[ "<s>", "void", "emitVERegisterScratch", "(", "unsigned", "reg", ")", "override", "{", "}", "</s>" ]
[ "Emit", "``", ".register", "<", "reg", ">", ",", "#", "scratch", "''", "." ]
[ "VE", "VE" ]
VETargetStreamer
emitVERegisterScratch
VE
CPU
LLVM
17,283
9
1
[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "FixedVectorType", "*", "VTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "VTy", ")", "return", "false", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", "&&", "VTy", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", "64", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "match", "(", "Op", ".", "get", "(", ")", ",", "m_AShr", "(", "m_Shl", "(", "m_Value", "(", ")", ",", "m_SpecificInt", "(", "32", ")", ")", ",", "m_SpecificInt", "(", "32", ")", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getOperandUse", "(", "0", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "Op", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "match", "(", "Op", ".", "get", "(", ")", ",", "m_And", "(", "m_Value", "(", ")", ",", "m_SpecificInt", "(", "UINT64_C", "(", "0xffffffff", ")", ")", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "Op", ")", ";", "}", "}", "return", "!", "Ops", ".", "empty", "(", ")", ";", "}", "int", "ShiftAmountOpNum", "=", "-", "1", ";", "if", "(", "I", "->", "isShift", "(", ")", ")", "ShiftAmountOpNum", "=", "1", ";", "else", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "if", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "fshl", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "fshr", ")", "ShiftAmountOpNum", "=", "2", ";", "}", "if", "(", "ShiftAmountOpNum", "==", "-", "1", ")", "return", "false", ";", "auto", "*", "Shuf", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "ShiftAmountOpNum", ")", ")", ";", "if", "(", "Shuf", "&&", "getSplatIndex", "(", "Shuf", "->", "getShuffleMask", "(", ")", ")", ">=", "0", "&&", "isVectorShiftByScalarCheap", "(", "I", "->", "getType", "(", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "ShiftAmountOpNum", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]
[ "X86", "X86", "64", "32", "32", "0", "0xffffffff", "1", "1", "Intrinsic::fshl", "Intrinsic::fshr", "2", "1", "0" ]
X86ISelLowering (2)5
shouldSinkOperands
X86
CPU
LLVM
17,284
368
1
[]
[ "<s>", "bool", "AArch64MIPeepholeOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "isSSA", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "MachineInstr", "*", ",", "8", ">", "ToBeRemoved", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "ANDWrr", ":", "Changed", "=", "visitAND", "<", "uint32_t", ">", "(", "MI", ",", "ToBeRemoved", ")", ";", "break", ";", "case", "AArch64", "::", "ANDXrr", ":", "Changed", "=", "visitAND", "<", "uint64_t", ">", "(", "MI", ",", "ToBeRemoved", ")", ";", "break", ";", "case", "AArch64", "::", "ORRWrs", ":", "Changed", "=", "visitORR", "(", "MI", ",", "ToBeRemoved", ")", ";", "}", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "ToBeRemoved", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "Changed", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AArch64", "AArch64", "AArch64", "8", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::ORRWrs" ]
AArch64MIPeepholeOpt
runOnMachineFunction
AArch64
CPU
LLVM
17,285
193
1
[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ")", ",", "OL", ")", ",", "TLOF", "(", "llvm", "::", "make_unique", "<", "XCoreTargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{", "initAsmInfo", "(", ")", ";", "}", "</s>" ]
[ "Create", "an", "ILP32", "architecture", "model", "." ]
[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]
XCoreTargetMachine12
XCoreTargetMachine
XCore
MPU
LLVM
17,286
106
1
[]
[ "<s>", "bool", "free_insn_info", "(", "const", "rtx", "&", "t", "ATTRIBUTE_UNUSED", ",", "insn_info_list_t", "*", "v", ",", "void", "*", "arg", "ATTRIBUTE_UNUSED", ")", "{", "while", "(", "v", "->", "length", "(", ")", ">", "0", ")", "delete", "v", "->", "pop", "(", ")", ";", "return", "true", ";", "}", "</s>" ]
[ "Callback", "to", "free", "all", "tag_insn_info", "objects", "." ]
[ "aarch64", "0" ]
falkor-tag-collision-avoidance
free_insn_info
aarch64
CPU
GCC
17,287
40
1
[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "bool", "HasSSE", "=", "Subtarget", ".", "hasSSE1", "(", ")", ";", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_RegMask", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "return", "CSR_64_AllRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_RegMask", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_RegMask", ";", "return", "CSR_64_RT_AllRegs_RegMask", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_TLS_Darwin_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_RegMask", ";", "case", "CallingConv", "::", "X86_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_RegMask", ":", "CSR_Win64_RegCall_NoSSE_RegMask", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_RegMask", ":", "CSR_SysV64_RegCall_NoSSE_RegMask", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_RegMask", ":", "CSR_32_RegCall_NoSSE_RegMask", ")", ";", "}", "case", "CallingConv", "::", "CFGuard_Check", ":", "assert", "(", "!", "Is64Bit", "&&", "\"CFGuard check mechanism only used on 32-bit X86\"", ")", ";", "return", "(", "HasSSE", "?", "CSR_Win32_CFGuard_Check_RegMask", ":", "CSR_Win32_CFGuard_Check_NoSSE_RegMask", ")", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_RegMask", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "return", "CSR_Win64_RegMask", ";", "case", "CallingConv", "::", "SwiftTail", ":", "if", "(", "!", "Is64Bit", ")", "return", "CSR_32_RegMask", ";", "return", "IsWin64", "?", "CSR_Win64_SwiftTail_RegMask", ":", "CSR_64_SwiftTail_RegMask", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "return", "CSR_64_RegMask", ";", "case", "CallingConv", "::", "X86_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_RegMask", ";", "return", "CSR_64_AllRegs_NoSSE_RegMask", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_RegMask", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_RegMask", ";", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_RegMask", ";", "return", "CSR_32_AllRegs_RegMask", ";", "}", "default", ":", "break", ";", "}", "if", "(", "Is64Bit", ")", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "IsSwiftCC", "=", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ";", "if", "(", "IsSwiftCC", ")", "return", "IsWin64", "?", "CSR_Win64_SwiftError_RegMask", ":", "CSR_64_SwiftError_RegMask", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SwiftTail", ")", "return", "IsWin64", "?", "CSR_Win64_SwiftTail_RegMask", ":", "CSR_64_SwiftTail_RegMask", ";", "return", "IsWin64", "?", "CSR_Win64_RegMask", ":", "CSR_64_RegMask", ";", "}", "return", "CSR_32_RegMask", ";", "}", "</s>" ]
[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]
[ "X86", "X86", "X86", "X86", "X86", "\"CFGuard check mechanism only used on 32-bit X86\"", "X86", "X86" ]
X86RegisterInfo56
getCallPreservedMask
X86
CPU
LLVM
17,288
473
1
[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be a load or store.\"", ")", ";", "assert", "(", "MIb", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIb must be a load or store.\"", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineOperand", "*", "BaseOpA", "=", "nullptr", ",", "*", "BaseOpB", "=", "nullptr", ";", "int64_t", "OffsetA", "=", "0", ",", "OffsetB", "=", "0", ";", "unsigned", "int", "WidthA", "=", "0", ",", "WidthB", "=", "0", ";", "if", "(", "getMemOperandWithOffsetWidth", "(", "MIa", ",", "BaseOpA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getMemOperandWithOffsetWidth", "(", "MIb", ",", "BaseOpB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{", "if", "(", "BaseOpA", "->", "isIdenticalTo", "(", "*", "BaseOpB", ")", ")", "{", "int", "LowOffset", "=", "std", "::", "min", "(", "OffsetA", ",", "OffsetB", ")", ";", "int", "HighOffset", "=", "std", "::", "max", "(", "OffsetA", ",", "OffsetB", ")", ";", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "WidthA", ":", "WidthB", ";", "if", "(", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ")", "return", "true", ";", "}", "}", "return", "false", ";", "}", "</s>" ]
[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]
[ "RISCV", "RISCV", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]
RISCVInstrInfo (2)
areMemAccessesTriviallyDisjoint
RISCV
CPU
LLVM
17,289
204
1
[]
[ "<s>", "unsigned", "int", "ix86_get_callcvt", "(", "const_tree", "type", ")", "{", "unsigned", "int", "ret", "=", "0", ";", "bool", "is_stdarg", ";", "tree", "attrs", ";", "if", "(", "TARGET_64BIT", ")", "return", "IX86_CALLCVT_CDECL", ";", "attrs", "=", "TYPE_ATTRIBUTES", "(", "type", ")", ";", "if", "(", "attrs", "!=", "NULL_TREE", ")", "{", "if", "(", "lookup_attribute", "(", "\"cdecl\"", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_CDECL", ";", "else", "if", "(", "lookup_attribute", "(", "\"stdcall\"", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_STDCALL", ";", "else", "if", "(", "lookup_attribute", "(", "\"fastcall\"", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_FASTCALL", ";", "else", "if", "(", "lookup_attribute", "(", "\"thiscall\"", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_THISCALL", ";", "if", "(", "(", "ret", "&", "(", "IX86_CALLCVT_THISCALL", "|", "IX86_CALLCVT_FASTCALL", ")", ")", "==", "0", ")", "{", "if", "(", "lookup_attribute", "(", "\"regparm\"", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_REGPARM", ";", "if", "(", "lookup_attribute", "(", "\"sseregparm\"", ",", "attrs", ")", ")", "ret", "|=", "IX86_CALLCVT_SSEREGPARM", ";", "}", "if", "(", "IX86_BASE_CALLCVT", "(", "ret", ")", "!=", "0", ")", "return", "ret", ";", "}", "is_stdarg", "=", "stdarg_p", "(", "type", ")", ";", "if", "(", "TARGET_RTD", "&&", "!", "is_stdarg", ")", "return", "IX86_CALLCVT_STDCALL", "|", "ret", ";", "if", "(", "ret", "!=", "0", "||", "is_stdarg", "||", "TREE_CODE", "(", "type", ")", "!=", "METHOD_TYPE", "||", "ix86_function_type_abi", "(", "type", ")", "!=", "MS_ABI", ")", "return", "IX86_CALLCVT_CDECL", "|", "ret", ";", "return", "IX86_CALLCVT_THISCALL", ";", "}", "</s>" ]
[ "This", "function", "determines", "from", "TYPE", "the", "calling-convention", "." ]
[ "i386", "0", "\"cdecl\"", "\"stdcall\"", "\"fastcall\"", "\"thiscall\"", "0", "\"regparm\"", "\"sseregparm\"", "0", "0" ]
i386
ix86_get_callcvt
i386
CPU
GCC
17,290
201
1
[]
[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "VESubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "VESubtarget", ">", "(", ")", ";", "const", "VEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "VEInstrInfo", "*", ">", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "const", "VERegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "VERegisterInfo", "*", ">", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "bool", "NeedsStackRealignment", "=", "RegInfo", ".", "needsStackRealignment", "(", "MF", ")", ";", "if", "(", "!", "NeedsStackRealignment", "&&", "MFI", ".", "getMaxAlignment", "(", ")", ">", "getStackAlignment", "(", ")", ")", "report_fatal_error", "(", "\"Function \\\"\"", "+", "Twine", "(", "MF", ".", "getName", "(", ")", ")", "+", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "MFI", ".", "adjustsStack", "(", ")", "&&", "hasReservedCallFrame", "(", "MF", ")", ")", "NumBytes", "+=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "NumBytes", "=", "Subtarget", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "if", "(", "MFI", ".", "getMaxAlignment", "(", ")", ">", "0", ")", "{", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlignment", "(", ")", ")", ";", "}", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emitPrologueInsns", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "NumBytes", ")", ";", "emitSPExtend", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "NumBytes", ")", ";", "unsigned", "regFP", "=", "RegInfo", ".", "getDwarfRegNum", "(", "VE", "::", "SX9", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "regFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createWindowSave", "(", "nullptr", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "</s>" ]
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "VE", "VE", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "0", "VE::SX9" ]
VEFrameLowering10
emitPrologue
VE
CPU
LLVM
17,291
354
1
[]
[ "<s>", "void", "LEGAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "}", "</s>" ]
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
[ "LEG", "LEG" ]
LEGAsmPrinter2
EmitInstruction
LEG
CPU
LLVM
17,292
31
1
[]
[ "<s>", "rtx", "cris_return_addr_rtx", "(", "int", "count", ",", "rtx", "frameaddr", "ATTRIBUTE_UNUSED", ")", "{", "cfun", "->", "machine", "->", "needs_return_address_on_stack", "=", "1", ";", "return", "count", "==", "0", "?", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "-", "4", ")", ")", ":", "NULL_RTX", ";", "}", "</s>" ]
[ "The", "RETURN_ADDR_RTX", "worker", ".", "We", "mark", "that", "the", "return", "address", "is", "used", ",", "either", "by", "EH", "or", "__builtin_return_address", ",", "for", "use", "by", "the", "function", "prologue", "and", "epilogue", ".", "FIXME", ":", "This", "is", "n't", "optimal", ";", "we", "just", "use", "the", "mark", "in", "the", "prologue", "and", "epilogue", "to", "say", "that", "the", "return", "address", "is", "to", "be", "stored", "in", "the", "stack", "frame", ".", "We", "could", "return", "SRP", "for", "leaf-functions", "and", "use", "the", "initial-value", "machinery", "." ]
[ "cris", "1", "0", "4" ]
cris
cris_return_addr_rtx
cris
MPU
GCC
17,293
42
1
[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MipsRegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "MipsRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ";", "unsigned", "FP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "FP_64", ":", "Mips", "::", "FP", ";", "unsigned", "ZERO", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "ZERO_64", ":", "Mips", "::", "ZERO", ";", "unsigned", "ADDu", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "DADDu", ":", "Mips", "::", "ADDu", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDu", ")", ",", "SP", ")", ".", "addReg", "(", "FP", ")", ".", "addReg", "(", "ZERO", ")", ";", "}", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "for", "(", "int", "J", "=", "0", ";", "J", "<", "4", ";", "++", "J", ")", "{", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "ehDataReg", "(", "J", ")", ",", "MipsFI", "->", "getEhDataRegFI", "(", "J", ")", ",", "RC", ",", "&", "RegInfo", ")", ";", "}", "}", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", ")", "return", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "}", "</s>" ]
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips" ]
MipsSEFrameLowering57
emitEpilogue
Mips
CPU
LLVM
17,294
378
1
[]
[ "<s>", "void", "arc_init_expanders", "(", "void", ")", "{", "init_machine_status", "=", "arc_init_machine_status", ";", "}", "</s>" ]
[ "Implements", "INIT_EXPANDERS", ".", "We", "just", "set", "up", "to", "call", "the", "above", "function", "." ]
[ "arc" ]
arc
arc_init_expanders
arc
MPU
GCC
17,295
11
1
[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "Return", "information", "about", "object", "file", "lowering", "." ]
[ "VE" ]
VETargetMachine
getObjFileLowering
VE
CPU
LLVM
17,296
16
1
[]
[ "<s>", "static", "void", "restore_non_core_regs", "(", "phase1_vrs", "*", "vrs", ")", "{", "if", "(", "(", "vrs", "->", "demand_save_flags", "&", "DEMAND_SAVE_VFP", ")", "==", "0", ")", "__gnu_Unwind_Restore_VFP", "(", "&", "vrs", "->", "vfp", ")", ";", "}", "</s>" ]
[ "Restore", "coprocessor", "state", "after", "phase1", "unwinding", "." ]
[ "arm", "0" ]
unwind-arm
restore_non_core_regs
arm
CPU
GCC
17,297
30
1
[]
[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx0", ",", "unsigned", "OpIdx1", ")", "const", "{", "int", "CommutedOpcode", "=", "commuteOpcode", "(", "*", "MI", ")", ";", "if", "(", "CommutedOpcode", "==", "-", "1", ")", "return", "nullptr", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "if", "(", "(", "OpIdx0", "!=", "static_cast", "<", "unsigned", ">", "(", "Src0Idx", ")", "||", "OpIdx1", "!=", "static_cast", "<", "unsigned", ">", "(", "Src1Idx", ")", ")", "&&", "(", "OpIdx0", "!=", "static_cast", "<", "unsigned", ">", "(", "Src1Idx", ")", "||", "OpIdx1", "!=", "static_cast", "<", "unsigned", ">", "(", "Src0Idx", ")", ")", ")", "return", "nullptr", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "!", "isOperandLegal", "(", "MI", ",", "Src0Idx", ",", "&", "Src1", ")", "||", "!", "isOperandLegal", "(", "MI", ",", "Src1Idx", ",", "&", "Src0", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "!", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "!", "Src1", ".", "isImm", "(", ")", "||", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", ")", "{", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src1_modifiers", ")", ";", "int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";", "if", "(", "!", "Src1Mods", "&&", "Src0ModsVal", "!=", "0", ")", "return", "nullptr", ";", "int", "Src1ModsVal", "=", "Src1Mods", "->", "getImm", "(", ")", ";", "assert", "(", "(", "Src1ModsVal", "==", "0", ")", "&&", "\"Not expecting modifiers with immediates\"", ")", ";", "Src1Mods", "->", "setImm", "(", "Src0ModsVal", ")", ";", "Src0Mods", "->", "setImm", "(", "Src1ModsVal", ")", ";", "}", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "\"Should only have immediates\"", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "Src1", ".", "setSubReg", "(", "SubReg", ")", ";", "}", "else", "{", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx0", ",", "OpIdx1", ")", ";", "}", "if", "(", "MI", ")", "MI", "->", "setDesc", "(", "get", "(", "CommutedOpcode", ")", ")", ";", "return", "MI", ";", "}", "</s>" ]
[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]
[ "AMDGPU", "SI", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have immediates\"" ]
SIInstrInfo
commuteInstructionImpl
AMDGPU
GPU
LLVM
17,298
438
1
[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "C2_cmpeqp", ":", "case", "Hexagon", "::", "C2_cmpeqi", ":", "case", "Hexagon", "::", "C2_cmpeq", ":", "case", "Hexagon", "::", "C2_cmpgtp", ":", "case", "Hexagon", "::", "C2_cmpgtup", ":", "case", "Hexagon", "::", "C2_cmpgtui", ":", "case", "Hexagon", "::", "C2_cmpgtu", ":", "case", "Hexagon", "::", "C2_cmpgti", ":", "case", "Hexagon", "::", "C2_cmpgt", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "Mask", "=", "~", "0", ";", "break", ";", "case", "Hexagon", "::", "CMPbEQri_V4", ":", "case", "Hexagon", "::", "CMPbEQrr_sbsb_V4", ":", "case", "Hexagon", "::", "CMPbEQrr_ubub_V4", ":", "case", "Hexagon", "::", "CMPbGTUri_V4", ":", "case", "Hexagon", "::", "CMPbGTUrr_V4", ":", "case", "Hexagon", "::", "CMPbGTrr_V4", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "Mask", "=", "0xFF", ";", "break", ";", "case", "Hexagon", "::", "CMPhEQri_V4", ":", "case", "Hexagon", "::", "CMPhEQrr_shl_V4", ":", "case", "Hexagon", "::", "CMPhEQrr_xor_V4", ":", "case", "Hexagon", "::", "CMPhGTUri_V4", ":", "case", "Hexagon", "::", "CMPhGTUrr_V4", ":", "case", "Hexagon", "::", "CMPhGTrr_shl_V4", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "1", ")", ".", "getReg", "(", ")", ";", "Mask", "=", "0xFFFF", ";", "break", ";", "}", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "C2_cmpeqp", ":", "case", "Hexagon", "::", "C2_cmpeq", ":", "case", "Hexagon", "::", "C2_cmpgtp", ":", "case", "Hexagon", "::", "C2_cmpgtup", ":", "case", "Hexagon", "::", "C2_cmpgtu", ":", "case", "Hexagon", "::", "C2_cmpgt", ":", "case", "Hexagon", "::", "CMPbEQrr_sbsb_V4", ":", "case", "Hexagon", "::", "CMPbEQrr_ubub_V4", ":", "case", "Hexagon", "::", "CMPbGTUrr_V4", ":", "case", "Hexagon", "::", "CMPbGTrr_V4", ":", "case", "Hexagon", "::", "CMPhEQrr_shl_V4", ":", "case", "Hexagon", "::", "CMPhEQrr_xor_V4", ":", "case", "Hexagon", "::", "CMPhGTUrr_V4", ":", "case", "Hexagon", "::", "CMPhGTrr_shl_V4", ":", "SrcReg2", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "case", "Hexagon", "::", "C2_cmpeqi", ":", "case", "Hexagon", "::", "C2_cmpgtui", ":", "case", "Hexagon", "::", "C2_cmpgti", ":", "case", "Hexagon", "::", "CMPbEQri_V4", ":", "case", "Hexagon", "::", "CMPbGTUri_V4", ":", "case", "Hexagon", "::", "CMPhEQri_V4", ":", "case", "Hexagon", "::", "CMPhGTUri_V4", ":", "SrcReg2", "=", "0", ";", "Value", "=", "MI", "->", "getOperand", "(", "2", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]
[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpValue", "." ]
[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtup", "Hexagon::C2_cmpgtui", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgt", "1", "0", "Hexagon::CMPbEQri_V4", "Hexagon::CMPbEQrr_sbsb_V4", "Hexagon::CMPbEQrr_ubub_V4", "Hexagon::CMPbGTUri_V4", "Hexagon::CMPbGTUrr_V4", "Hexagon::CMPbGTrr_V4", "1", "0xFF", "Hexagon::CMPhEQri_V4", "Hexagon::CMPhEQrr_shl_V4", "Hexagon::CMPhEQrr_xor_V4", "Hexagon::CMPhGTUri_V4", "Hexagon::CMPhGTUrr_V4", "Hexagon::CMPhGTrr_shl_V4", "1", "0xFFFF", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtup", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgt", "Hexagon::CMPbEQrr_sbsb_V4", "Hexagon::CMPbEQrr_ubub_V4", "Hexagon::CMPbGTUrr_V4", "Hexagon::CMPbGTrr_V4", "Hexagon::CMPhEQrr_shl_V4", "Hexagon::CMPhEQrr_xor_V4", "Hexagon::CMPhGTUrr_V4", "Hexagon::CMPhGTrr_shl_V4", "2", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpgtui", "Hexagon::C2_cmpgti", "Hexagon::CMPbEQri_V4", "Hexagon::CMPbGTUri_V4", "Hexagon::CMPhEQri_V4", "Hexagon::CMPhGTUri_V4", "0", "2" ]
HexagonInstrInfo81
analyzeCompare
Hexagon
DSP
LLVM
17,299
357
1
[]