docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	rs6000	MD	program_repair	CPU	618,900	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "SI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	ARM64	TD	next_suggestion	CPU	618,901	[ "let", "Predicates", "=", "[", "HasCRC", "]", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	618,902	[ "case", "WebAssembly", "::", "ATOMIC_RMW_ADD_I32", ":" ]	[ "case", "WebAssembly", "::", "LOAD_v8i16", ":", "case", "WebAssembly", "::", "LOAD_v4i32", ":", "case", "WebAssembly", "::", "LOAD_v2i64", ":", "case", "WebAssembly", "::", "LOAD_v4f32", ":", "case", "WebAssembly", "::", "LOAD_v2f64", ":", "case", "WebAssembly", "::", "LOAD8_S_I32", ":", "case", "WebAssembly", "::", "LOAD8_U_I32", ":", "case", "WebAssembly", "::", "LOAD16_S_I32", ":", "case", "WebAssembly", "::", "LOAD16_U_I32", ":", "case", "WebAssembly", "::", "LOAD8_S_I64", ":", "case", "WebAssembly", "::", "LOAD8_U_I64", ":", "case", "WebAssembly", "::", "LOAD16_S_I64", ":", "case", "WebAssembly", "::", "LOAD16_U_I64", ":", "case", "WebAssembly", "::", "LOAD32_S_I64", ":", "case", "WebAssembly", "::", "LOAD32_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD_I32", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I32", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD16_U_I32", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD16_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD32_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_ADD_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_ADD_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_SUB_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_SUB_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_AND_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_AND_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_OR_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_OR_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_XOR_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_XOR_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_XCHG_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_XCHG_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_CMPXCHG_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_CMPXCHG_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_ADD_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_ADD_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_SUB_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_SUB_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_AND_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_AND_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_OR_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_OR_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_XOR_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_XOR_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_XCHG_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_XCHG_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_CMPXCHG_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_CMPXCHG_I64", ":" ]
GCC	mips	MD	stmt_completion	CPU	618,903	[ ")" ]	[ "(", "define_query_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	618,904	[ ";" ]	[ "int", "priority1", "=", "rs6000_clone_priority", "(", "decl1", ")", ";", "int", "priority2", "=", "rs6000_clone_priority", "(", "decl2", ")", ";", "int", "ret", "=", "priority1", "-", "priority2", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_compare_version_priority (%s, %s) => %d\\n", "<STR_LIT>", ",", "get_decl_name", "(", "decl1", ")", ",", "get_decl_name", "(", "decl2", ")", ",", "ret", ")", ";", "return", "ret" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,905	[ "(", ")", ")", ";" ]	[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm" ]
LLVM	SystemZ	TD	stmt_completion	CPU	618,906	[ ",", "[", "]", ">", ";" ]	[ "def", "BRAS", ":", "InstRI", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "R1", ",", "brtarget16tls", ":", "$", "I2", ")", ",", "<STR_LIT>" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	618,907	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,908	[ "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ExtSrc", "=", "Op", ".", "getOperand" ]
LLVM	Mips	CPP	stmt_completion	CPU	618,909	[ ", ", "<STR_LIT>", ";" ]	[ "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	618,910	[ "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";" ]	[ "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "Opc", "=", "Mips", "::", "SW", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "Opc", "=", "Mips", "::", "SWC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "Opc", "=", "Mips", "::", "SDC1", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't store this register to stack slot", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", "," ]
GCC	epiphany	CPP	next_suggestion	MPU	618,911	[ "int", "first_reg_offset", "=", "first_anon_arg", ";" ]	[ "machine_function_t", "", "mf", "=", "MACHINE_FUNCTION", "(", "cfun", ")", ";", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "next_cum", "=", "", "get_cumulative_args", "(", "cum", ")", ";", "next_cum", "=", "(", "ROUND_ADVANCE_CUM", "(", "next_cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "+", "ROUND_ADVANCE_ARG", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ";", "first_anon_arg", "=", "next_cum", ";", "if", "(", "first_anon_arg", "<", "MAX_EPIPHANY_PARM_REGS", "&&", "!", "no_rtl", ")", "{" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	618,912	[ "return", "<NUM_LIT>", ";" ]	[ "unsigned", "MBlazeRegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "What is the exception register", "<STR_LIT>", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	618,913	[ "mask", "\|", "=", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ")", "<", "<", "<NUM_LIT>" ]	[ "(", "vec_select", ":", "V8SF", "(", "vec_concat", ":", "V16SF", "(", "match_operand", ":", "V8SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "{", "int", "mask", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "mask", "\|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<", "<NUM_LIT>", "mask", "\|", "=", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ")", "<", "<", "<NUM_LIT>" ]
GCC	stormy16	MD	next_suggestion	CPU	618,914	[ "DONE" ]	[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "xstormy16_expand_andqi3", "(", "operands", ")" ]
LLVM	SystemZ	TD	program_repair	CPU	618,915	[ "<FIXS>", "def", "NR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR32", ",", "GR32", ">", ";", "def", "NGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR64", ",", "GR64", ">", ";", "<FIXE>" ]	[ "let", "Defs", "=", "[", "CC", "]", "in", "{", "let", "isCommutable", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "NR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR32", ",", "GR32", ">", ";", "def", "NGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR64", ",", "GR64", ">", ";", "<BUGE>", "}" ]
LLVM	ARM64	TD	next_suggestion	CPU	618,916	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	618,917	[ ";" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>" ]
LLVM	PTX	CPP	next_suggestion	GPU	618,918	[ "unsigned", "reg", ";" ]	[ "lower_argument", "=", "lower_kernel_argument", ";", "break", ";", "case", "CallingConv", "::", "PTX_Device", ":", "MFI", "->", "setKernel", "(", "false", ")", ";", "lower_argument", "=", "lower_device_argument", ";", "break", ";", "}", "for", "(", "struct", "argmap_entry", "", "i", "=", "argmap", ",", "", "e", "=", "argmap", "+", "array_lengthof", "(", "argmap", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "i", "->", "reset", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MVT", "::", "SimpleValueType", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ".", "SimpleTy", ";", "struct", "argmap_entry", "*", "entry", "=", "std", "::", "find", "(", "argmap", ",", "argmap", "+", "array_lengthof", "(", "argmap", ")", ",", "VT", ")", ";", "if", "(", "entry", "==", "argmap", "+", "array_lengthof", "(", "argmap", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Type of argument is not supported", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,919	[ ";" ]	[ "auto", "", "GV", "=", "GlobalOp", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "ClassifyGlobalReference", "(", "GV", ",", "MF", ".", "getTarget", "(", ")", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint64_t", "MinOffset", "=", "-", "<NUM_LIT>", "ull", ";", "for", "(", "auto", "&", "UseInstr", ":", "MRI", ".", "use_nodbg_instructions", "(", "Dst", ")", ")", "{", "if", "(", "UseInstr", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_PTR_ADD", ")", "return", "false", ";", "auto", "Cst", "=", "getIConstantVRegValWithLookThrough", "(", "UseInstr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Cst", ")", "return", "false", ";", "MinOffset", "=", "std", "::", "min", "(", "MinOffset", ",", "Cst", "->", "Value", ".", "getZExtValue", "(", ")", ")", ";", "}", "uint64_t", "CurrOffset", "=", "GlobalOp", ".", "getOffset", "(", ")", ";", "uint64_t", "NewOffset", "=", "MinOffset", "+", "CurrOffset", ";", "if", "(", "NewOffset", "<=", "CurrOffset", ")", "return", "false", ";", "if", "(", "NewOffset", ">=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "return", "false", ";", "Type", "", "T", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "!", "T", "->", "isSized", "(", ")", "\|\|", "NewOffset", ">", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "T", ")", ")", "return", "false", ";", "MatchInfo", "=", "std", "::", "make_pair", "(", "NewOffset", ",", "MinOffset", ")", ";", "return", "true" ]
LLVM	X86	CPP	next_suggestion	CPU	618,920	[ "}" ]	[ "static", "unsigned", "getPUSH2Opcode", "(", "const", "X86Subtarget", "&", "ST", ")", "{", "return", "ST", ".", "hasPPX", "(", ")", "?", "X86", "::", "PUSH2P", ":", "X86", "::", "PUSH2", ";" ]
LLVM	R600	CPP	code_generation	GPU	618,921	[ "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "if", "(", "End", "==", "-", "<NUM_LIT>", ")", "return", ";", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{", "unsigned", "SuperReg", "=", "AMDGPU", "::", "R600_Reg128RegClass", ".", "getRegister", "(", "Index", ")", ";", "Reserved", ".", "set", "(", "SuperReg", ")", ";", "for", "(", "unsigned", "Chan", "=", "<NUM_LIT>", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "R600_TReg32RegClass", ".", "getRegister", "(", "(", "<NUM_LIT>", "*", "Index", ")", "+", "Chan", ")", ";", "Reserved", ".", "set", "(", "Reg", ")", ";", "}", "}", "}" ]	[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	618,922	[ "}" ]	[ "def", "INSELb", ":", "NeonI_INS_element", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "neon_uimm4_bare", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "Immd", "{", "<NUM_LIT>", "}", ",", "Immd", "{", "<NUM_LIT>", "}", ",", "Immd", "{", "<NUM_LIT>", "}", ",", "Immd", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "Immn", "{", "<NUM_LIT>", "}", ",", "Immn", "{", "<NUM_LIT>", "}", ",", "Immn", "{", "<NUM_LIT>", "}", ",", "Immn", "{", "<NUM_LIT>", "}", "}", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	618,923	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]
GCC	d30v	CPP	code_generation	CPU	618,924	[ "void", "d30v_expand_prologue", "(", ")", "{", "rtx", "sp", "=", "stack_pointer_rtx", ";", "d30v_stack_t", "*", "info", "=", "d30v_stack_info", "(", ")", ";", "int", "i", ";", "rtx", "mem_di", "=", "NULL_RTX", ";", "rtx", "mem_si", "=", "NULL_RTX", ";", "int", "num_memrefs", "=", "(", "info", "->", "memrefs_2words", "+", "info", "->", "memrefs_1word", "+", "info", "->", "memrefs_varargs", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", "debug_stack_info", "(", "info", ")", ";", "if", "(", "info", "->", "total_size", ")", "emit_insn", "(", "gen_addsi3", "(", "sp", ",", "sp", ",", "GEN_INT", "(", "-", "info", "->", "total_size", ")", ")", ")", ";", "if", "(", "num_memrefs", ">", "<NUM_LIT>", ")", "{", "rtx", "save_tmp", "=", "gen_rtx", "(", "REG", ",", "Pmode", ",", "GPR_STACK_TMP", ")", ";", "rtx", "post_inc", "=", "gen_rtx", "(", "POST_INC", ",", "Pmode", ",", "save_tmp", ")", ";", "mem_di", "=", "gen_rtx", "(", "MEM", ",", "DImode", ",", "post_inc", ")", ";", "mem_si", "=", "gen_rtx", "(", "MEM", ",", "SImode", ",", "post_inc", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "save_tmp", ",", "sp", ",", "GEN_INT", "(", "info", "->", "save_offset", ")", ")", ")", ";", "}", "else", "if", "(", "num_memrefs", "==", "<NUM_LIT>", ")", "{", "rtx", "addr", "=", "plus_constant", "(", "sp", ",", "info", "->", "save_offset", ")", ";", "mem_di", "=", "gen_rtx", "(", "MEM", ",", "DImode", ",", "addr", ")", ";", "mem_si", "=", "gen_rtx", "(", "MEM", ",", "SImode", ",", "addr", ")", ";", "}", "for", "(", "i", "=", "ACCUM_FIRST", ";", "i", "<=", "ACCUM_LAST", ";", "i", "++", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", ")", "{", "rtx", "acc_tmp", "=", "gen_rtx", "(", "REG", ",", "DImode", ",", "GPR_ATMP_FIRST", ")", ";", "emit_insn", "(", "gen_movdi", "(", "acc_tmp", ",", "gen_rtx", "(", "REG", ",", "DImode", ",", "i", ")", ")", ")", ";", "emit_insn", "(", "gen_movdi", "(", "mem_di", ",", "acc_tmp", ")", ")", ";", "}", "for", "(", "i", "=", "GPR_FIRST", ";", "i", "<=", "GPR_LAST", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movdi", "(", "mem_di", ",", "gen_rtx", "(", "REG", ",", "DImode", ",", "i", ")", ")", ")", ";", "for", "(", "i", "=", "GPR_FIRST", ";", "i", "<=", "GPR_LAST", ";", "i", "++", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movsi", "(", "mem_si", ",", "gen_rtx", "(", "REG", ",", "SImode", ",", "i", ")", ")", ")", ";", "if", "(", "info", "->", "varargs_p", ")", "{", "if", "(", "(", "info", "->", "memrefs_1word", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "rtx", "save_tmp", "=", "XEXP", "(", "XEXP", "(", "mem_si", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "save_tmp", ",", "save_tmp", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ")", ")", ";", "}", "for", "(", "i", "=", "GPR_ARG_FIRST", ";", "i", "<=", "GPR_ARG_LAST", ";", "i", "+=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movdi", "(", "mem_di", ",", "gen_rtx", "(", "REG", ",", "DImode", ",", "i", ")", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_move_insn", "(", "frame_pointer_rtx", ",", "sp", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}" ]	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_prologue", "(", ")", ",", "since", "it", "allows", "the", "scheduler", "to", "intermix", "instructions", "with", "the", "saves", "of", "the", "caller", "saved", "registers", ".", "In", "some", "cases", ",", "it", "might", "be", "necessary", "to", "emit", "a", "barrier", "instruction", "as", "the", "last", "insn", "to", "prevent", "such", "scheduling", "." ]
GCC	i386	MD	next_suggestion	CPU	618,925	[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")" ]
GCC	mips	MD	program_repair	CPU	618,926	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else" ]
LLVM	X86	TD	program_repair	CPU	618,927	[ "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_L", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_L", ",", "VEX_WIG", ";", "<FIXE>" ]	[ "let", "Predicates", "=", "[", "HasAVX", ",", "NoVLX", "]", "in", "{", "defm", "V", "#", "NAME", "#", "PS", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v4f32", ",", "f128mem", ",", "loadv4f32", ",", "<BUGS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PD", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v2f64", ",", "f128mem", ",", "loadv2f64", ",", "<BUGS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PSY", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR256", ",", "v8f32", ",", "f256mem", ",", "loadv8f32", ",", "<BUGS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_L", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PDY", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR256", ",", "v4f64", ",", "f256mem", ",", "loadv4f64", ",", "<BUGS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_L", ";", "<BUGE>", "}", "let", "Constraints", "=", "<STR_LIT>", "in", "{" ]
LLVM	X86	CPP	stmt_completion	CPU	618,928	[ "::", "f80", ")", "{" ]	[ "SDValue", "X86TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", "LowerVAARG only handles 64-bit va_arg!", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "if", "(", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "return", "DAG", ".", "expandVAArg", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "unsigned", "Align", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "ArgVT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "uint32_t", "ArgSize", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint8_t", "ArgMode", ";", "if", "(", "ArgVT", "==", "MVT" ]
LLVM	X86	CPP	next_suggestion	CPU	618,929	[ "SV", "=", "extractBitsFromValue", "(", "SF", ",", "<NUM_LIT>", ",", "getReg", "(", "X86", "::", "EFLAGS", ")", ")", ";" ]	[ "Value", "", "X86RegisterSema", "::", "getSF", "(", "X86", "::", "StatusFlag", "SF", ")", "{", "Value", "", "SV", "=", "SFVals", "[", "SF", "]", ";", "if", "(", "SV", "==", "<NUM_LIT>", ")", "{" ]
GCC	rs6000	CPP	stmt_completion	CPU	618,930	[ "_", "m_from_int64", "(", "long", "long", "_", "_", "i", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,931	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	TLCS900	CPP	next_suggestion	MPU	618,932	[ "}" ]	[ "return", "C_RegisterClass", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	618,933	[ "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "R", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "const", "SDLoc", "&", "dl", "(", "N", ")", ";", "MVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "assert", "(", "HST", "->", "getVectorLength", "(", ")", "", "<NUM_LIT>", "==", "ResTy", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "C", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDNode", "", "R", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "A2_tfrsi", ",", "dl", ",", "MVT", "::", "i32", ",", "C", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "V6_vandqrt", ",", "dl", ",", "ResTy", ",", "N", "->" ]
GCC	arm	CPP	program_repair	CPU	618,934	[ "<FIXS>", "gcc_assert", "(", "", "amountp", "!=", "-", "<NUM_LIT>", ")", ";", "", "amountp", "=", "int_log2", "(", "*", "amountp", ")", ";", "<FIXE>", "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]	[ "case", "MULT", ":", "<BUGS>", "if", "(", "", "amountp", "!=", "-", "<NUM_LIT>", ")", "", "amountp", "=", "int_log2", "(", "", "amountp", ")", ";", "elseabort", "(", ")", ";", "<BUGE>", "return", "<STR_LIT>", "asl", "<STR_LIT>", ";", "default", ":", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "}", "if", "(", "", "amountp", "!=", "-", "<NUM_LIT>", ")" ]
LLVM	IA64	CPP	code_generation	CPU	618,935	[ "bool", "IA64AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "O", "<<", "<STR_LIT>", "\\n.ident \\\"LLVM-ia64\\\"\\n\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.psr lsb\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.radix C\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.psr abi64\\n", "<STR_LIT>", ";", "return", "Result", ";", "}" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	618,936	[ "]", ";" ]	[ "DestructiveInstTypeEnum", "DestructiveInstType", "=", "NotDestructive", ";", "ElementSizeEnum", "ElementSize", "=", "ElementSizeNone", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DestructiveInstType", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ElementSize", ".", "Value", ";", "let", "Pattern", "=", "[" ]
LLVM	ARM	TD	next_suggestion	CPU	618,937	[ "}" ]	[ "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm24bitAsmOperand", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	618,938	[ "output_asm_insn", "(", "tmp_buf", ",", "<NUM_LIT>", ")", ";" ]	[ "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic:\\n\\tmflr r11\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "\\taddis r11,r11,ha16(", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", " - ", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic)\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "\\tmtlr r0\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "\\taddi r12,r11,lo16(", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", " - ", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic)\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "\\tmtctr r12\\n\\tbctr\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ":\\n\\tlis r12,hi16(", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")\\n\\tori r12,r12,lo16(", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")\\n\\tmtctr r12\\n\\tbctr", "<STR_LIT>", ")", ";", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	618,939	[ "(", "Op", ",", "DAG", ")", ";" ]	[ "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerShiftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "lowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerZERO_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "LowerANY_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "lowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FABS", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FNEG", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FGETSIGN", ":", "return", "LowerFGETSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAME_TO_ARGS_OFFSET", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INIT_TRAMPOLINE", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADJUST_TRAMPOLINE", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ_ZERO_UNDEF" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,940	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_dfsub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_2f7c551d", ",", "TypeM", ">", ",", "Enc_a56825", ",", "Requires", "<", "[", "HasV66", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,941	[ ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FCMGEv4f32", "V128", ":", "$", "dst", ",", "V128", ":", "$", "src2", ",", "V128", ":", "$", "src1" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,942	[ ":" ]	[ "return", "AMDGPU", "::", "SI_SPILL_AV160_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV192_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV224_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV256_RESTORE", ";", "case", "<NUM_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,943	[ "->", "getTargetStreamer", "(", ")", ";" ]	[ "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "emitAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer" ]
GCC	aarch64	CPP	stmt_completion	CPU	618,944	[ "_", "a", ";" ]	[ "vreinterpretq_s16_u32", "(", "uint32x4_t", "_", "_", "a", ")", "{", "return", "(", "int16x8_t", ")", "_" ]
LLVM	PowerPC	CPP	code_generation	CPU	618,945	[ "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "DisablePPCPreinc", ")", "return", "false", ";", "bool", "isLoad", "=", "true", ";", "SDValue", "Ptr", ";", "EVT", "VT", ";", "unsigned", "Alignment", ";", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlignment", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "isLoad", "=", "false", ";", "}", "else", "return", "false", ";", "if", "(", "isLoad", "&&", "usePartialVectorLoads", "(", "N", ",", "Subtarget", ")", ")", "{", "return", "false", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "\|\|", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "\|\|", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "None", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "LD", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "}", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}" ]	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "address", "." ]
LLVM	XCore	CPP	stmt_completion	MPU	618,946	[ "val", "/", "<NUM_LIT>", ")", ")", ";" ]	[ "return", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "isImmUs", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	618,947	[ "(", "RegNo", ",", "Start", ",", "End", ")", ";" ]	[ "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";", "if", "(", "StartTok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "Len", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Start", ")", ")", ";", "else", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm", ",", "Start", ",", "Len", ",", "Imm", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "SM", ".", "getSym", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "SM", ".", "getSym", "(", ")", ",", "Start", ",", "End", ",", "Size", ")", ";", "const", "MCExpr", "*", "ImmExpr", "=", "MCConstantExpr", "::", "Create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmExpr", ",", "Start", ",", "End", ")", ";", "}", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", "expected a positive immediate displacement ", "<STR_LIT>", "<STR_LIT>", "before bracketed expr.", "<STR_LIT>", ")", ";", "return", "ParseIntelMemOperand", "(", "Imm", ",", "Start", ",", "Size", ")", ";", "}", "unsigned", "RegNo", "=", "<NUM_LIT>", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>" ]
GCC	m68k	MD	next_suggestion	MPU	618,948	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,949	[ "ValTy", ")", ";" ]	[ "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "ISD", "::", "SELECT", ")", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,950	[ "}" ]	[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "auto", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "auto", "MD", "=", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", ";", "MD", "->", "setEntryPoint", "(", "CC", ",", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", ")", ";", "MD", "->", "setNumUsedVgprs", "(", "CC", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "MD", "->", "setNumUsedSgprs", "(", "CC", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "if", "(", "AMDGPU", "::", "isCompute", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "MD", "->", "setRsrc1", "(", "CC", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ")", ";", "MD", "->", "setRsrc2", "(", "CC", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ";", "}", "else", "{", "MD", "->", "setRsrc1", "(", "CC", ",", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "\|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B84C_SCRATCH_EN", "(", "<NUM_LIT>", ")", ")", ";", "}", "MD", "->", "setScratchSize", "(", "CC", ",", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_PS", ")", "{", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B02C_EXTRA_LDS_SIZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ")", ";", "MD", "->", "setSpiPsInputEna", "(", "MFI", "->", "getPSInputEnable", "(", ")", ")", ";", "MD", "->", "setSpiPsInputAddr", "(", "MFI", "->", "getPSInputAddr", "(", ")", ")", ";" ]
GCC	pru	CPP	code_generation	CPU	618,951	[ "const", "char", "", "pru_output_sign_extend", "(", "rtx", "", "operands", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "int", "bufi", ";", "const", "int", "dst_sz", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "const", "int", "src_sz", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "char", "ext_start", ";", "switch", "(", "src_sz", ")", "{", "case", "<NUM_LIT>", ":", "ext_start", "=", "'", "y", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "ext_start", "=", "'", "z", "'", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "dst_sz", ">", "src_sz", ")", ";", "bufi", "=", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", "mov\\t%%0, %%1\\n\\t", "<STR_LIT>", "<STR_LIT>", "qbbc\\t.+8, %%0, %d\\n\\t", "<STR_LIT>", "<STR_LIT>", "fill\\t%%%c0, %d", "<STR_LIT>", ",", "sign_bit_position", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "ext_start", ",", "dst_sz", "-", "src_sz", ")", ";", "gcc_assert", "(", "bufi", ">", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "(", "unsigned", "int", ")", "bufi", "<", "sizeof", "(", "buf", ")", ")", ";", "return", "buf", ";", "}" ]	[ "Output", "asm", "code", "for", "sign_extend", "operation", "." ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	618,952	[ "::", "Fail", ";" ]	[ "uint64_t", "Predicate", "=", "fieldFromInstruction", "(", "insn", ",", "TPCII", "::", "LdPredicateStart", ",", "TPCII", "::", "LdPredicateSize", ")", ";", "bool", "Polarity", "=", "(", "bool", ")", "fieldFromInstruction", "(", "insn", ",", "TPCII", "::", "LdPolarityBit", ",", "<NUM_LIT>", ")", ";", "assert", "(", "Opcode", "==", "TPCII", "::", "LOOKUP", "\|\|", "Opcode", "==", "TPCII", "::", "LOOKUP_1C", "\|\|", "Opcode", "==", "TPCII", "::", "LOOKUP_2C", ")", ";", "if", "(", "Opcode", "==", "TPCII", "::", "LOOKUP_1C", "\|\|", "Opcode", "==", "TPCII", "::", "LOOKUP", ")", "{", "if", "(", "DecodeVRFRegisterClass", "(", "Inst", ",", "Dest", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "DecodeDRFRegisterClass", "(", "Inst", ",", "Dest", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "DecodeVRFRegisterClass", "(", "Inst", ",", "SrcA", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Switches", "&", "TPCII", "::", "SW_LUT_PTR", ")", "{", "if", "(", "DecodeSRFRegisterClass", "(", "Inst", ",", "SrcExtra", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "return", "MCDisassembler" ]
GCC	i386	MD	next_suggestion	CPU	618,953	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "V2SF", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	arm	CPP	stmt_completion	CPU	618,954	[ "int8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{" ]	[ "_", "_", "arm_vqrdmlsdhxq_m_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", "," ]
LLVM	ARM	CPP	code_generation	CPU	618,955	[ "unsigned", "ARMBaseInstrInfo", "::", "extraSizeToPredicateInstructions", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumInsts", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isThumb2", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "MaxInsts", "=", "Subtarget", ".", "restrictIT", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "divideCeil", "(", "NumInsts", ",", "MaxInsts", ")", "*", "<NUM_LIT>", ";", "}" ]	[ "Return", "the", "increase", "in", "code", "size", "needed", "to", "predicate", "a", "contiguous", "run", "of", "NumInsts", "instructions", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	618,956	[ "RC", ".", "meet", "(", "LSR", ")", ";" ]	[ "if", "(", "ValOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "V", "=", "ValOp", ".", "getImm", "(", ")", ";", "unsigned", "W", "=", "getRegBitWidth", "(", "DefR", ".", "Reg", ")", ";", "APInt", "A", "(", "W", ",", "V", ",", "true", ")", ";", "const", "Constant", "*", "C", "=", "intToConst", "(", "A", ")", ";", "RC", ".", "add", "(", "C", ")", ";", "Outputs", ".", "update", "(", "DefR", ".", "Reg", ",", "RC", ")", ";", "return", "true", ";", "}", "if", "(", "ValOp", ".", "isReg", "(", ")", ")", "{", "Register", "R", "(", "ValOp", ")", ";", "const", "LatticeCell", "&", "LR", "=", "Inputs", ".", "get", "(", "R", ".", "Reg", ")", ";", "LatticeCell", "LSR", ";", "if", "(", "!", "evaluate", "(", "R", ",", "LR", ",", "LSR", ")", ")", "return", "false", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	618,957	[ "relaplt", ".", "setLink", "(", "&", "plt", ")", ";" ]	[ "}", "else", "{", "LDSection", "&", "gotplt", "=", "file_format", "->", "getGOTPLT", "(", ")", ";", "m_pGOTPLT", "=", "new", "AArch64GOT", "(", "gotplt", ")", ";", "m_pGOTPLT", "->", "createGOT0", "(", ")", ";", "}", "LDSection", "&", "plt", "=", "file_format", "->", "getPLT", "(", ")", ";", "m_pPLT", "=", "new", "AArch64PLT", "(", "plt", ",", "*", "m_pGOTPLT", ")", ";", "LDSection", "&", "relaplt", "=", "file_format", "->", "getRelaPlt", "(", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,958	[ "}" ]	[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	618,959	[ ",", "w8_11", ",", "w12_15", ")", ";" ]	[ "vsha256su1q_u32", "(", "uint32x4_t", "tw0_3", ",", "uint32x4_t", "w8_11", ",", "uint32x4_t", "w12_15", ")", "{", "return", "_", "_", "builtin_aarch64_crypto_sha256su1v4si_uuuu", "(", "tw0_3" ]
GCC	m32r	MD	next_suggestion	MPU	618,960	[ "<STR_LIT>", ")" ]	[ "[", "(", "return", ")", "]", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	618,961	[ "=", "b15_b12", "{", "<NUM_LIT>", "}", ";" ]	[ "class", "BaseSIMDModifiedImmVectorShiftHalf", "<", "bit", "Q", ",", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "b15_b12", ",", "RegisterOperand", "vectype", ",", "string", "asm", ",", "string", "kind", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDModifiedImmVector", "<", "Q", ",", "op", ",", "vectype", ",", "imm0_255", ",", "(", "ins", "logical_vec_hw_shift", ":", "$", "shift", ")", ",", "<STR_LIT>", ",", "asm", ",", "kind", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,962	[ "}" ]	[ "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4i16", "&&", "<STR_LIT>", "Invalid type for custom lowering!", "<STR_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "v4f32", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid opcode!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "CastOpc", "=", "ISD", "::", "SIGN_EXTEND", ";", "Opc", "=", "ISD", "::", "SINT_TO_FP", ";", "break", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "CastOpc", "=", "ISD", "::", "ZERO_EXTEND", ";", "Opc", "=", "ISD", "::", "UINT_TO_FP", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "CastOpc", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";" ]
GCC	gcn	MD	stmt_completion	GPU	618,963	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM	M88k	CPP	next_suggestion	MPU	618,964	[ "}" ]	[ "if", "(", "Requires88110", ")", "EFlags", "\|=", "ELF", "::", "EF_88K_M88110", ";", "MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";" ]
GCC	mips	CPP	next_suggestion	CPU	618,965	[ "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";" ]	[ "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "fp_saved", ">", "<NUM_LIT>", ")", "{", "machine_mode", "mode", ";", "int", "off", ",", "i", ";", "off", "=", "(", "-", "gp_saved", "", "UNITS_PER_WORD", ")", "&", "-", "UNITS_PER_FPVALUE", ";", "off", "-=", "fp_saved", "*", "UNITS_PER_FPREG", ";", "mode", "=", "TARGET_SINGLE_FLOAT", "?", "SFmode", ":", "DFmode", ";", "for", "(", "i", "=", "local_cum", ".", "num_fprs", ";", "i", "<", "MAX_ARGS_IN_REGISTERS", ";", "i", "+=", "MAX_FPRS_PER_FMT", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "off", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "ptr", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,966	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	618,967	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Xtensa	CPP	stmt_completion	MPU	618,968	[ "TT", ")", "{" ]	[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	618,969	[ "(", "", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "\|=", "runOnLoop", "(", "", "L", ")", ";" ]	[ "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,970	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	618,971	[ "<FIXS>", "class", "R600PassConfig", "final", ":", "public", "AMDGPUPassConfig", "{", "<FIXE>" ]	[ "bool", "addGCPasses", "(", ")", "override", ";", "}", ";", "<BUGS>", "class", "R600PassConfig", ":", "public", "AMDGPUPassConfig", "{", "<BUGE>", "public", ":", "R600PassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "AMDGPUPassConfig", "(", "TM", ",", "PM", ")", "{", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	618,972	[ ")", "const", "{" ]	[ "unsigned", "getATRegNum", "(" ]
GCC	csky	MD	next_suggestion	CPU	618,973	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "reg", ":", "CC", "CSKY_CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]" ]
GCC	arm	CPP	stmt_completion	CPU	618,974	[ ")", ";" ]	[ "return", "_", "_", "arm_vldrwq_gather_shifted_offset_z_f32", "(", "_", "_", "base", ",", "_", "_", "offset", ",", "_", "_", "p" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,975	[ "getTargetStreamer", "(", ")", ".", "EmitISAVersion", "(", ")", ";" ]	[ "auto", "TargetIDDirective", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "if", "(", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", "->", "toString", "(", ")", "!=", "TargetIDDirective", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "target id must match options", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,976	[ "}" ]	[ "def", "F2_conv_sf2ud_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	618,977	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]	[ "class", "MUL_R6_DESC_BASE", "<", "string", "instr_asm", ",", "RegisterOperand", "GPROpnd", ",", "InstrItinClass", "itin", ",", "SDPatternOperator", "Op", "=", "null_frag", ">", ":", "MipsR6Arch", "<", "instr_asm", ">", "{", "dag", "OutOperandList", "=", "(", "outs", "GPROpnd", ":", "$", "rd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "GPROpnd", ":", "$", "rs", ",", "GPROpnd", ":", "$", "rt", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	618,978	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,979	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	618,980	[ "return", "false", ";" ]	[ "static", "bool", "isSameClassPhysRegCopy", "(", "unsigned", "Opcode", ")", "{", "unsigned", "CopyOpcodes", "[", "]", "=", "{", "PPC", "::", "OR", ",", "PPC", "::", "OR8", ",", "PPC", "::", "FMR", ",", "PPC", "::", "VOR", ",", "PPC", "::", "XXLOR", ",", "PPC", "::", "XXLORf", ",", "PPC", "::", "XSCPSGNDP", ",", "PPC", "::", "MCRF", ",", "PPC", "::", "CROR", ",", "PPC", "::", "EVOR", ",", "-", "<NUM_LIT>", "U", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "CopyOpcodes", "[", "i", "]", "!=", "-", "<NUM_LIT>", "U", ";", "i", "++", ")", "if", "(", "Opcode", "==", "CopyOpcodes", "[", "i", "]", ")", "return", "true", ";" ]
GCC	nds32	CPP	stmt_completion	CPU	618,981	[ ")", ";" ]	[ "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "addr_helper", "=", "gen_reg_rtx", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "op1", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "addr_helper", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_move_insn", "(", "addr_helper", ",", "GEN_INT", "(", "<NUM_LIT>", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	618,982	[ "}" ]	[ "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";", "return", "RetOpc", "==", "Hexagon", "::", "PS_tailcall_i", "\|\|", "RetOpc", "==", "Hexagon", "::", "PS_tailcall_r", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	618,983	[ "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "Val", ")", ")", ";" ]	[ "unsigned", "I", "=", "<NUM_LIT>", ";", "for", "(", ";", "I", "<", "NumRegs", "-", "LeftoverBytes", ";", "++", "I", ",", "OffsetInBytes", "+=", "RegSizeInBytes", ")", "{", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "ByValSizeInBytes", "==", "OffsetInBytes", ")", "return", ";", "if", "(", "LeftoverBytes", ")", "{", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSizeInBytes", "=", "RegSizeInBytes", "/", "<NUM_LIT>", ",", "TotalBytesLoaded", "=", "<NUM_LIT>", ";", "OffsetInBytes", "<", "ByValSizeInBytes", ";", "LoadSizeInBytes", "/", "=", "<NUM_LIT>", ")", "{", "unsigned", "RemainingSizeInBytes", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "if", "(", "RemainingSizeInBytes", "<", "LoadSizeInBytes", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "ZEXTLOAD", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "MVT", "::", "getIntegerVT", "(", "LoadSizeInBytes", "", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";", "if", "(", "isLittle", ")", "Shamt", "=", "TotalBytesLoaded", "", "<NUM_LIT>", ";", "else", "Shamt", "=", "(", "RegSizeInBytes", "-", "(", "TotalBytesLoaded", "+", "LoadSizeInBytes", ")", ")", "*", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "RegTy", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "RegTy", ",", "Val", ",", "Shift", ")", ";", "else", "Val", "=", "Shift", ";", "OffsetInBytes", "+=", "LoadSizeInBytes", ";", "TotalBytesLoaded", "+=", "LoadSizeInBytes", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "LoadSizeInBytes", ")", ";", "}", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,984	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_loadrub_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	618,985	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	aarch64	CPP	next_suggestion	CPU	618,986	[ "}" ]	[ "machine_mode", "ag_mode", ";", "int", "count", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TREE_CODE", "(", "type", ")", "!=", "COMPLEX_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", "return", "false", ";", "if", "(", "aarch64_vfp_is_call_or_return_candidate", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "&", "ag_mode", ",", "&", "count", ",", "NULL", ")", ")", "return", "false", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "<", "<NUM_LIT>", "\|\|", "size", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";" ]
LLVM	R600	CPP	code_generation	GPU	618,987	[ "bool", "R600InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "R600InstrInfo", "::", "BankSwizzle", ">", "&", "SwzCandidate", ",", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "&", "TransSrcs", ",", "R600InstrInfo", "::", "BankSwizzle", "TransSwz", ")", "const", "{", "unsigned", "ValidUpTo", "=", "<NUM_LIT>", ";", "do", "{", "ValidUpTo", "=", "isLegalUpTo", "(", "IGSrcs", ",", "SwzCandidate", ",", "TransSrcs", ",", "TransSwz", ")", ";", "if", "(", "ValidUpTo", "==", "IGSrcs", ".", "size", "(", ")", ")", "return", "true", ";", "}", "while", "(", "NextPossibleSolution", "(", "SwzCandidate", ",", "ValidUpTo", ")", ")", ";", "return", "false", ";", "}" ]	[ "Enumerate", "all", "possible", "Swizzle", "sequence", "to", "find", "one", "that", "can", "meet", "all", "read", "port", "requirements", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,988	[ "=", "ByteAccess", ";" ]	[ "def", "L2_loadalignb_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeLD", ">", ",", "Enc_a27588", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize" ]
GCC	nds32	MD	stmt_completion	CPU	618,989	[ ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>" ]
GCC	mips	CPP	stmt_completion	CPU	618,990	[ ")", ";" ]	[ "return", "_", "_", "builtin_loongson_pcmpgtb_u", "(", "s", ",", "t" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	618,991	[ "}" ]	[ "SDValue", "ValV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "insertVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ValV", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "ty", "(", "ValV", ")", ",", "DAG", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,992	[ "#", "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "ROInstAlias", "<", "asm", ",", "regtype", ",", "!", "cast", "<", "Instruction", ">", "(", "NAME" ]
LLVM	ARM	TD	stmt_completion	CPU	618,993	[ "}", "=", "T", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	618,994	[ "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";" ]	[ "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "BuildStackAdjustment", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TailCallReturnAddrDelta", ",", "false", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "int", "stackGrowth", "=", "-", "SlotSize", ";", "unsigned", "Establisher", "=", "X86", "::", "NoRegister", ";", "if", "(", "IsClrFunclet", ")", "Establisher", "=", "Uses64BitFramePtr", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ";", "else", "if", "(", "IsFunclet", ")", "Establisher", "=", "Uses64BitFramePtr", "?", "X86", "::", "RDX", ":", "X86", "::", "EDX", ";", "if", "(", "IsWin64Prologue", "&&", "IsFunclet", "&&", "!", "IsClrFunclet", ")", "{", "unsigned", "MOVmr", "=", "Uses64BitFramePtr", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MOVmr", ")", ")", ",", "StackPtr", ",", "true", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "Establisher", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MBB", ".", "addLiveIn", "(", "Establisher", ")", ";", "}", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "X86FI", "->", "getRestoreBasePointer", "(", ")", ")", "FrameSize", "+=", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "RoundUpToAlignment", "(", "NumBytes", ",", "MaxAlign", ")", ";", "if", "(", "!", "IsFunclet", ")", "MFI", "->", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "else", "assert", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "==", "-", "(", "int", ")", "NumBytes", "&&", "<STR_LIT>", "should calculate same local variable offset for funclets", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "MachineFramePtr", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", "", "stackGrowth", ")", ")", ";", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfFramePtr", ",", "<NUM_LIT>", "", "stackGrowth", ")", ")", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_PushReg", ")", ")", ".", "addImm", "(", "FramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "IsWin64Prologue", "&&", "!", "IsFunclet", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "FramePtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "}", "}", "if", "(", "!", "IsFunclet", ")", "{", "for", "(", "MachineBasicBlock", "&", "EveryMBB", ":", "MF", ")", "EveryMBB", ".", "addLiveIn", "(", "MachineFramePtr", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "IsFunclet", "&&", "<STR_LIT>", "funclets without FPs not yet implemented", "<STR_LIT>", ")", ";", "NumBytes", "=", "StackSize", "-", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "}", "unsigned", "ParentFrameNumBytes", "=", "NumBytes", ";", "if", "(", "IsFunclet", ")", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "bool", "PushedRegs", "=", "false", ";", "int", "StackOffset", "=", "<NUM_LIT>", "*", "stackGrowth", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH32r", "\|\|", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "{", "PushedRegs", "=", "true", ";", "unsigned", "Reg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "++", "MBBI", ";", "if", "(", "!", "HasFP", "&&", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "StackOffset", ")", ")", ";", "StackOffset", "+=", "stackGrowth", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_PushReg", ")", ")", ".", "addImm", "(", "Reg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "if", "(", "!", "IsWin64Prologue", "&&", "!", "IsFunclet", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "There should be a frame pointer if stack is realigned.", "<STR_LIT>", ")", ";", "BuildStackAlignAND", "(", "MBB", ",", "MBBI", ",", "DL", ",", "StackPtr", ",", "MaxAlign", ")", ";", "}", "NumBytes", "-=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "uint64_t", "AlignedNumBytes", "=", "NumBytes", ";", "if", "(", "IsWin64Prologue", "&&", "!", "IsFunclet", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "AlignedNumBytes", "=", "RoundUpToAlignment", "(", "AlignedNumBytes", ",", "MaxAlign", ")", ";", "if", "(", "AlignedNumBytes", ">=", "StackProbeSize", "&&", "UseStackProbe", ")", "{", "bool", "isEAXAlive", "=", "isEAXLiveIn", "(", "MF", ")", ";", "if", "(", "isEAXAlive", ")", "{", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", "EAX is livein in x64 case!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "X86", "::", "EAX", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "Is64Bit", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV32ri", ")", ",", "X86", "::", "EAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri32", ")", ",", "X86", "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "X86" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,995	[ "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";" ]	[ "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{" ]
GCC	mips	MD	next_suggestion	CPU	618,996	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	sparc	CPP	next_suggestion	CPU	618,997	[ "}" ]	[ "rtx", "cst", ",", "temp1", ",", "temp2", ",", "temp3", ",", "temp4", ",", "temp5", ";", "rtx", "ti_temp", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "cst", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "cst", ")", ",", "SImode", ")", "!=", "INTVAL", "(", "cst", ")", ")", "{", "gcc_assert", "(", "!", "temp", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "sparc_emit_set_const64", "(", "temp2", ",", "cst", ")", ";", "sparc_emit_set_symbolic_const64", "(", "temp1", ",", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp1", ",", "temp2", ")", ")", ")", ";", "return", ";", "}", "if", "(", "temp", "&&", "GET_MODE", "(", "temp", ")", "==", "TImode", ")", "{", "ti_temp", "=", "temp", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", ")", ";", "}", "switch", "(", "sparc_code_model", ")", "{", "case", "CM_MEDLOW", ":", "if", "(", "temp", ")", "temp1", "=", "temp", ";", "else", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp1", ",", "gen_rtx_HIGH", "(", "DImode", ",", "op1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LO_SUM", "(", "DImode", ",", "temp1", ",", "op1", ")", ")", ")", ";", "break", ";", "case", "CM_MEDMID", ":", "if", "(", "temp", ")", "{", "temp1", "=", "op0", ";", "temp2", "=", "op0", ";", "temp3", "=", "temp", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_seth44", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_setm44", "(", "temp2", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp3", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_setl44", "(", "op0", ",", "temp3", ",", "op1", ")", ")", ";", "break", ";", "case", "CM_MEDANY", ":", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_sethh", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_setlm", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_sethm", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_setlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";", "break", ";", "case", "CM_EMBMEDANY", ":", "if", "(", "data_segment_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", "{", "if", "(", "temp", ")", "{", "temp1", "=", "temp", ";", "temp2", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_sethi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_brsum", "(", "temp2", ",", "temp1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_losum", "(", "op0", ",", "temp2", ",", "op1", ")", ")", ";", "}", "else", "{", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_textuhi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_texthi", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textulo", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";" ]
GCC	aarch64	CPP	code_generation	CPU	618,998	[ "static", "void", "aarch64_asm_output_variant_pcs", "(", "FILE", "", "stream", ",", "const", "tree", "decl", ",", "const", "char", "", "name", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "arm_pcs", "pcs", "=", "(", "arm_pcs", ")", "fndecl_abi", "(", "decl", ")", ".", "id", "(", ")", ";", "if", "(", "pcs", "==", "ARM_PCS_SIMD", "\|\|", "pcs", "==", "ARM_PCS_SVE", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\t.variant_pcs\\t", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "}", "}" ]	[ "Output", ".variant_pcs", "for", "aarch64_vector_pcs", "function", "symbols", "." ]
LLVM	AGC	CPP	stmt_completion	MPU	618,999	[ ")", "report_fatal_error", "(", "<STR_LIT>", "cannot lower SREM", "<STR_LIT>", ")", ";" ]	[ "SDValue", "AGCTargetLowering", "::", "LowerSREM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "SREM should be i32 only", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SIGN_EXTEND" ]

GCC

rs6000

MD

program_repair

CPU

618,900

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "SI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

ARM64

TD

next_suggestion

CPU

618,901

[ "let", "Predicates", "=", "[", "HasCRC", "]", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

618,902

[ "case", "WebAssembly", "::", "ATOMIC_RMW_ADD_I32", ":" ]

[ "case", "WebAssembly", "::", "LOAD_v8i16", ":", "case", "WebAssembly", "::", "LOAD_v4i32", ":", "case", "WebAssembly", "::", "LOAD_v2i64", ":", "case", "WebAssembly", "::", "LOAD_v4f32", ":", "case", "WebAssembly", "::", "LOAD_v2f64", ":", "case", "WebAssembly", "::", "LOAD8_S_I32", ":", "case", "WebAssembly", "::", "LOAD8_U_I32", ":", "case", "WebAssembly", "::", "LOAD16_S_I32", ":", "case", "WebAssembly", "::", "LOAD16_U_I32", ":", "case", "WebAssembly", "::", "LOAD8_S_I64", ":", "case", "WebAssembly", "::", "LOAD8_U_I64", ":", "case", "WebAssembly", "::", "LOAD16_S_I64", ":", "case", "WebAssembly", "::", "LOAD16_U_I64", ":", "case", "WebAssembly", "::", "LOAD32_S_I64", ":", "case", "WebAssembly", "::", "LOAD32_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD_I32", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I32", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD16_U_I32", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD16_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD32_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_ADD_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_ADD_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_SUB_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_SUB_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_AND_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_AND_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_OR_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_OR_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_XOR_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_XOR_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_XCHG_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_XCHG_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_CMPXCHG_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW8_U_CMPXCHG_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_ADD_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_ADD_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_SUB_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_SUB_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_AND_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_AND_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_OR_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_OR_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_XOR_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_XOR_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_XCHG_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_XCHG_I64", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_CMPXCHG_I32", ":", "case", "WebAssembly", "::", "ATOMIC_RMW16_U_CMPXCHG_I64", ":" ]

GCC

mips

MD

stmt_completion

CPU

618,903

[ ")" ]

[ "(", "define_query_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

618,904

[ ";" ]

[ "int", "priority1", "=", "rs6000_clone_priority", "(", "decl1", ")", ";", "int", "priority2", "=", "rs6000_clone_priority", "(", "decl2", ")", ";", "int", "ret", "=", "priority1", "-", "priority2", ";", "if", "(", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_compare_version_priority (%s, %s) => %d\\n", "<STR_LIT>", ",", "get_decl_name", "(", "decl1", ")", ",", "get_decl_name", "(", "decl2", ")", ",", "ret", ")", ";", "return", "ret" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,905

[ "(", ")", ")", ";" ]

[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm" ]

LLVM

SystemZ

TD

stmt_completion

CPU

618,906

[ ",", "[", "]", ">", ";" ]

[ "def", "BRAS", ":", "InstRI", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "R1", ",", "brtarget16tls", ":", "$", "I2", ")", ",", "<STR_LIT>" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

618,907

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,908

[ "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ExtSrc", "=", "Op", ".", "getOperand" ]

LLVM

Mips

CPP

stmt_completion

CPU

618,909

[ ", ", "<STR_LIT>", ";" ]

[ "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

618,910

[ "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";" ]

[ "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "Mips", "::", "CPURegsRegisterClass", ")", "Opc", "=", "Mips", "::", "SW", ";", "else", "if", "(", "RC", "==", "Mips", "::", "FGR32RegisterClass", ")", "Opc", "=", "Mips", "::", "SWC1", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64RegisterClass", ")", "Opc", "=", "Mips", "::", "SDC1", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't store this register to stack slot", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", "," ]

GCC

epiphany

CPP

next_suggestion

MPU

618,911

[ "int", "first_reg_offset", "=", "first_anon_arg", ";" ]

[ "machine_function_t", "*", "mf", "=", "MACHINE_FUNCTION", "(", "cfun", ")", ";", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "next_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "next_cum", "=", "(", "ROUND_ADVANCE_CUM", "(", "next_cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "+", "ROUND_ADVANCE_ARG", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ";", "first_anon_arg", "=", "next_cum", ";", "if", "(", "first_anon_arg", "<", "MAX_EPIPHANY_PARM_REGS", "&&", "!", "no_rtl", ")", "{" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

618,912

[ "return", "<NUM_LIT>", ";" ]

[ "unsigned", "MBlazeRegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "What is the exception register", "<STR_LIT>", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

618,913

[ "mask", "|", "=", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ")", "<", "<", "<NUM_LIT>" ]

[ "(", "vec_select", ":", "V8SF", "(", "vec_concat", ":", "V16SF", "(", "match_operand", ":", "V8SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "{", "int", "mask", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "mask", "|", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<", "<NUM_LIT>", "mask", "|", "=", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ")", "<", "<", "<NUM_LIT>" ]

GCC

stormy16

MD

next_suggestion

CPU

618,914

[ "DONE" ]

[ "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "xstormy16_expand_andqi3", "(", "operands", ")" ]

LLVM

SystemZ

TD

program_repair

CPU

618,915

[ "<FIXS>", "def", "NR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR32", ",", "GR32", ">", ";", "def", "NGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR64", ",", "GR64", ">", ";", "<FIXE>" ]

[ "let", "Defs", "=", "[", "CC", "]", "in", "{", "let", "isCommutable", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "NR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR32", ",", "GR32", ">", ";", "def", "NGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "and", ",", "GR64", ",", "GR64", ">", ";", "<BUGE>", "}" ]

LLVM

ARM64

TD

next_suggestion

CPU

618,916

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

618,917

[ ";" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>" ]

LLVM

PTX

CPP

next_suggestion

GPU

618,918

[ "unsigned", "reg", ";" ]

[ "lower_argument", "=", "lower_kernel_argument", ";", "break", ";", "case", "CallingConv", "::", "PTX_Device", ":", "MFI", "->", "setKernel", "(", "false", ")", ";", "lower_argument", "=", "lower_device_argument", ";", "break", ";", "}", "for", "(", "struct", "argmap_entry", "*", "i", "=", "argmap", ",", "*", "e", "=", "argmap", "+", "array_lengthof", "(", "argmap", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "i", "->", "reset", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MVT", "::", "SimpleValueType", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ".", "SimpleTy", ";", "struct", "argmap_entry", "*", "entry", "=", "std", "::", "find", "(", "argmap", ",", "argmap", "+", "array_lengthof", "(", "argmap", ")", ",", "VT", ")", ";", "if", "(", "entry", "==", "argmap", "+", "array_lengthof", "(", "argmap", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Type of argument is not supported", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,919

[ ";" ]

[ "auto", "*", "GV", "=", "GlobalOp", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "ClassifyGlobalReference", "(", "GV", ",", "MF", ".", "getTarget", "(", ")", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint64_t", "MinOffset", "=", "-", "<NUM_LIT>", "ull", ";", "for", "(", "auto", "&", "UseInstr", ":", "MRI", ".", "use_nodbg_instructions", "(", "Dst", ")", ")", "{", "if", "(", "UseInstr", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_PTR_ADD", ")", "return", "false", ";", "auto", "Cst", "=", "getIConstantVRegValWithLookThrough", "(", "UseInstr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Cst", ")", "return", "false", ";", "MinOffset", "=", "std", "::", "min", "(", "MinOffset", ",", "Cst", "->", "Value", ".", "getZExtValue", "(", ")", ")", ";", "}", "uint64_t", "CurrOffset", "=", "GlobalOp", ".", "getOffset", "(", ")", ";", "uint64_t", "NewOffset", "=", "MinOffset", "+", "CurrOffset", ";", "if", "(", "NewOffset", "<=", "CurrOffset", ")", "return", "false", ";", "if", "(", "NewOffset", ">=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "return", "false", ";", "Type", "*", "T", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "!", "T", "->", "isSized", "(", ")", "||", "NewOffset", ">", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "T", ")", ")", "return", "false", ";", "MatchInfo", "=", "std", "::", "make_pair", "(", "NewOffset", ",", "MinOffset", ")", ";", "return", "true" ]

LLVM

X86

CPP

next_suggestion

CPU

618,920

[ "}" ]

[ "static", "unsigned", "getPUSH2Opcode", "(", "const", "X86Subtarget", "&", "ST", ")", "{", "return", "ST", ".", "hasPPX", "(", ")", "?", "X86", "::", "PUSH2P", ":", "X86", "::", "PUSH2", ";" ]

LLVM

R600

CPP

code_generation

GPU

618,921

[ "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "int", "End", "=", "getIndirectIndexEnd", "(", "MF", ")", ";", "if", "(", "End", "==", "-", "<NUM_LIT>", ")", "return", ";", "for", "(", "int", "Index", "=", "getIndirectIndexBegin", "(", "MF", ")", ";", "Index", "<=", "End", ";", "++", "Index", ")", "{", "unsigned", "SuperReg", "=", "AMDGPU", "::", "R600_Reg128RegClass", ".", "getRegister", "(", "Index", ")", ";", "Reserved", ".", "set", "(", "SuperReg", ")", ";", "for", "(", "unsigned", "Chan", "=", "<NUM_LIT>", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "R600_TReg32RegClass", ".", "getRegister", "(", "(", "<NUM_LIT>", "*", "Index", ")", "+", "Chan", ")", ";", "Reserved", ".", "set", "(", "Reg", ")", ";", "}", "}", "}" ]

[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

618,922

[ "}" ]

[ "def", "INSELb", ":", "NeonI_INS_element", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "neon_uimm4_bare", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "Immd", "{", "<NUM_LIT>", "}", ",", "Immd", "{", "<NUM_LIT>", "}", ",", "Immd", "{", "<NUM_LIT>", "}", ",", "Immd", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "Immn", "{", "<NUM_LIT>", "}", ",", "Immn", "{", "<NUM_LIT>", "}", ",", "Immn", "{", "<NUM_LIT>", "}", ",", "Immn", "{", "<NUM_LIT>", "}", "}", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

618,923

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]

GCC

d30v

CPP

code_generation

CPU

618,924

[ "void", "d30v_expand_prologue", "(", ")", "{", "rtx", "sp", "=", "stack_pointer_rtx", ";", "d30v_stack_t", "*", "info", "=", "d30v_stack_info", "(", ")", ";", "int", "i", ";", "rtx", "mem_di", "=", "NULL_RTX", ";", "rtx", "mem_si", "=", "NULL_RTX", ";", "int", "num_memrefs", "=", "(", "info", "->", "memrefs_2words", "+", "info", "->", "memrefs_1word", "+", "info", "->", "memrefs_varargs", ")", ";", "if", "(", "TARGET_DEBUG_STACK", ")", "debug_stack_info", "(", "info", ")", ";", "if", "(", "info", "->", "total_size", ")", "emit_insn", "(", "gen_addsi3", "(", "sp", ",", "sp", ",", "GEN_INT", "(", "-", "info", "->", "total_size", ")", ")", ")", ";", "if", "(", "num_memrefs", ">", "<NUM_LIT>", ")", "{", "rtx", "save_tmp", "=", "gen_rtx", "(", "REG", ",", "Pmode", ",", "GPR_STACK_TMP", ")", ";", "rtx", "post_inc", "=", "gen_rtx", "(", "POST_INC", ",", "Pmode", ",", "save_tmp", ")", ";", "mem_di", "=", "gen_rtx", "(", "MEM", ",", "DImode", ",", "post_inc", ")", ";", "mem_si", "=", "gen_rtx", "(", "MEM", ",", "SImode", ",", "post_inc", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "save_tmp", ",", "sp", ",", "GEN_INT", "(", "info", "->", "save_offset", ")", ")", ")", ";", "}", "else", "if", "(", "num_memrefs", "==", "<NUM_LIT>", ")", "{", "rtx", "addr", "=", "plus_constant", "(", "sp", ",", "info", "->", "save_offset", ")", ";", "mem_di", "=", "gen_rtx", "(", "MEM", ",", "DImode", ",", "addr", ")", ";", "mem_si", "=", "gen_rtx", "(", "MEM", ",", "SImode", ",", "addr", ")", ";", "}", "for", "(", "i", "=", "ACCUM_FIRST", ";", "i", "<=", "ACCUM_LAST", ";", "i", "++", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", ")", "{", "rtx", "acc_tmp", "=", "gen_rtx", "(", "REG", ",", "DImode", ",", "GPR_ATMP_FIRST", ")", ";", "emit_insn", "(", "gen_movdi", "(", "acc_tmp", ",", "gen_rtx", "(", "REG", ",", "DImode", ",", "i", ")", ")", ")", ";", "emit_insn", "(", "gen_movdi", "(", "mem_di", ",", "acc_tmp", ")", ")", ";", "}", "for", "(", "i", "=", "GPR_FIRST", ";", "i", "<=", "GPR_LAST", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movdi", "(", "mem_di", ",", "gen_rtx", "(", "REG", ",", "DImode", ",", "i", ")", ")", ")", ";", "for", "(", "i", "=", "GPR_FIRST", ";", "i", "<=", "GPR_LAST", ";", "i", "++", ")", "if", "(", "info", "->", "save_p", "[", "i", "]", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movsi", "(", "mem_si", ",", "gen_rtx", "(", "REG", ",", "SImode", ",", "i", ")", ")", ")", ";", "if", "(", "info", "->", "varargs_p", ")", "{", "if", "(", "(", "info", "->", "memrefs_1word", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "rtx", "save_tmp", "=", "XEXP", "(", "XEXP", "(", "mem_si", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "save_tmp", ",", "save_tmp", ",", "GEN_INT", "(", "UNITS_PER_WORD", ")", ")", ")", ";", "}", "for", "(", "i", "=", "GPR_ARG_FIRST", ";", "i", "<=", "GPR_ARG_LAST", ";", "i", "+=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movdi", "(", "mem_di", ",", "gen_rtx", "(", "REG", ",", "DImode", ",", "i", ")", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "emit_move_insn", "(", "frame_pointer_rtx", ",", "sp", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}" ]

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_prologue", "(", ")", ",", "since", "it", "allows", "the", "scheduler", "to", "intermix", "instructions", "with", "the", "saves", "of", "the", "caller", "saved", "registers", ".", "In", "some", "cases", ",", "it", "might", "be", "necessary", "to", "emit", "a", "barrier", "instruction", "as", "the", "last", "insn", "to", "prevent", "such", "scheduling", "." ]

GCC

i386

MD

next_suggestion

CPU

618,925

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")" ]

GCC

mips

MD

program_repair

CPU

618,926

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else" ]

LLVM

X86

TD

program_repair

CPU

618,927

[ "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_L", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_L", ",", "VEX_WIG", ";", "<FIXE>" ]

[ "let", "Predicates", "=", "[", "HasAVX", ",", "NoVLX", "]", "in", "{", "defm", "V", "#", "NAME", "#", "PS", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v4f32", ",", "f128mem", ",", "loadv4f32", ",", "<BUGS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PD", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR128", ",", "v2f64", ",", "f128mem", ",", "loadv2f64", ",", "<BUGS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PSY", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR256", ",", "v8f32", ",", "f256mem", ",", "loadv8f32", ",", "<BUGS>", "SSEPackedSingle", ",", "itins", ".", "s", ",", "<NUM_LIT>", ">", ",", "PS", ",", "VEX_4V", ",", "VEX_L", ";", "<BUGE>", "defm", "V", "#", "NAME", "#", "PDY", ":", "sse12_fp_packed", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "OpNode", ",", "VR256", ",", "v4f64", ",", "f256mem", ",", "loadv4f64", ",", "<BUGS>", "SSEPackedDouble", ",", "itins", ".", "d", ",", "<NUM_LIT>", ">", ",", "PD", ",", "VEX_4V", ",", "VEX_L", ";", "<BUGE>", "}", "let", "Constraints", "=", "<STR_LIT>", "in", "{" ]

LLVM

X86

CPP

stmt_completion

CPU

618,928

[ "::", "f80", ")", "{" ]

[ "SDValue", "X86TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", "LowerVAARG only handles 64-bit va_arg!", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "if", "(", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "return", "DAG", ".", "expandVAArg", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "unsigned", "Align", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "ArgVT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "uint32_t", "ArgSize", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint8_t", "ArgMode", ";", "if", "(", "ArgVT", "==", "MVT" ]

LLVM

X86

CPP

next_suggestion

CPU

618,929

[ "SV", "=", "extractBitsFromValue", "(", "SF", ",", "<NUM_LIT>", ",", "getReg", "(", "X86", "::", "EFLAGS", ")", ")", ";" ]

[ "Value", "*", "X86RegisterSema", "::", "getSF", "(", "X86", "::", "StatusFlag", "SF", ")", "{", "Value", "*", "SV", "=", "SFVals", "[", "SF", "]", ";", "if", "(", "SV", "==", "<NUM_LIT>", ")", "{" ]

GCC

rs6000

CPP

stmt_completion

CPU

618,930

[ "_", "m_from_int64", "(", "long", "long", "_", "_", "i", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,931

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

TLCS900

CPP

next_suggestion

MPU

618,932

[ "}" ]

[ "return", "C_RegisterClass", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

618,933

[ "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "R", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "const", "SDLoc", "&", "dl", "(", "N", ")", ";", "MVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "assert", "(", "HST", "->", "getVectorLength", "(", ")", "*", "<NUM_LIT>", "==", "ResTy", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "C", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDNode", "*", "R", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "A2_tfrsi", ",", "dl", ",", "MVT", "::", "i32", ",", "C", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "V6_vandqrt", ",", "dl", ",", "ResTy", ",", "N", "->" ]

GCC

arm

CPP

program_repair

CPU

618,934

[ "<FIXS>", "gcc_assert", "(", "*", "amountp", "!=", "-", "<NUM_LIT>", ")", ";", "*", "amountp", "=", "int_log2", "(", "*", "amountp", ")", ";", "<FIXE>", "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]

[ "case", "MULT", ":", "<BUGS>", "if", "(", "*", "amountp", "!=", "-", "<NUM_LIT>", ")", "*", "amountp", "=", "int_log2", "(", "*", "amountp", ")", ";", "elseabort", "(", ")", ";", "<BUGE>", "return", "<STR_LIT>", "asl", "<STR_LIT>", ";", "default", ":", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "}", "if", "(", "*", "amountp", "!=", "-", "<NUM_LIT>", ")" ]

LLVM

IA64

CPP

code_generation

CPU

618,935

[ "bool", "IA64AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "O", "<<", "<STR_LIT>", "\\n.ident \\\"LLVM-ia64\\\"\\n\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.psr lsb\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.radix C\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.psr abi64\\n", "<STR_LIT>", ";", "return", "Result", ";", "}" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

618,936

[ "]", ";" ]

[ "DestructiveInstTypeEnum", "DestructiveInstType", "=", "NotDestructive", ";", "ElementSizeEnum", "ElementSize", "=", "ElementSizeNone", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DestructiveInstType", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ElementSize", ".", "Value", ";", "let", "Pattern", "=", "[" ]

LLVM

ARM

TD

next_suggestion

CPU

618,937

[ "}" ]

[ "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm24bitAsmOperand", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

618,938

[ "output_asm_insn", "(", "tmp_buf", ",", "<NUM_LIT>", ")", ";" ]

[ "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic:\\n\\tmflr r11\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "\\taddis r11,r11,ha16(", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", " - ", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic)\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "\\tmtlr r0\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "\\taddi r12,r11,lo16(", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", " - ", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "_pic)\\n", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", "\\tmtctr r12\\n\\tbctr\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ":\\n\\tlis r12,hi16(", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")\\n\\tori r12,r12,lo16(", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")\\n\\tmtctr r12\\n\\tbctr", "<STR_LIT>", ")", ";", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

618,939

[ "(", "Op", ",", "DAG", ")", ";" ]

[ "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerShiftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "lowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerZERO_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "LowerANY_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "lowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FABS", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FNEG", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FGETSIGN", ":", "return", "LowerFGETSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAME_TO_ARGS_OFFSET", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INIT_TRAMPOLINE", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADJUST_TRAMPOLINE", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ_ZERO_UNDEF" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,940

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_dfsub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_2f7c551d", ",", "TypeM", ">", ",", "Enc_a56825", ",", "Requires", "<", "[", "HasV66", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,941

[ ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FCMGEv4f32", "V128", ":", "$", "dst", ",", "V128", ":", "$", "src2", ",", "V128", ":", "$", "src1" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,942

[ ":" ]

[ "return", "AMDGPU", "::", "SI_SPILL_AV160_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV192_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV224_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_AV256_RESTORE", ";", "case", "<NUM_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,943

[ "->", "getTargetStreamer", "(", ")", ";" ]

[ "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetThreadLocalGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getThreadLocalPointerSection", "(", ")", ")", ";", "emitAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer" ]

GCC

aarch64

CPP

stmt_completion

CPU

618,944

[ "_", "a", ";" ]

[ "vreinterpretq_s16_u32", "(", "uint32x4_t", "_", "_", "a", ")", "{", "return", "(", "int16x8_t", ")", "_" ]

LLVM

PowerPC

CPP

code_generation

CPU

618,945

[ "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "DisablePPCPreinc", ")", "return", "false", ";", "bool", "isLoad", "=", "true", ";", "SDValue", "Ptr", ";", "EVT", "VT", ";", "unsigned", "Alignment", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlignment", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "isLoad", "=", "false", ";", "}", "else", "return", "false", ";", "if", "(", "isLoad", "&&", "usePartialVectorLoads", "(", "N", ",", "Subtarget", ")", ")", "{", "return", "false", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "||", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "||", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "None", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "SelectAddressRegImm", "(", "Ptr", ",", "Offset", ",", "Base", ",", "DAG", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", "&&", "LD", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", "&&", "LD", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ")", "return", "false", ";", "}", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}" ]

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "address", "." ]

LLVM

XCore

CPP

stmt_completion

MPU

618,946

[ "val", "/", "<NUM_LIT>", ")", ")", ";" ]

[ "return", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "isImmUs", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

618,947

[ "(", "RegNo", ",", "Start", ",", "End", ")", ";" ]

[ "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";", "if", "(", "StartTok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "Len", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Start", ")", ")", ";", "else", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm", ",", "Start", ",", "Len", ",", "Imm", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "SM", ".", "getSym", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "SM", ".", "getSym", "(", ")", ",", "Start", ",", "End", ",", "Size", ")", ";", "const", "MCExpr", "*", "ImmExpr", "=", "MCConstantExpr", "::", "Create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "ImmExpr", ",", "Start", ",", "End", ")", ";", "}", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", "expected a positive immediate displacement ", "<STR_LIT>", "<STR_LIT>", "before bracketed expr.", "<STR_LIT>", ")", ";", "return", "ParseIntelMemOperand", "(", "Imm", ",", "Start", ",", "Size", ")", ";", "}", "unsigned", "RegNo", "=", "<NUM_LIT>", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "Start", ",", "End", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>" ]

GCC

m68k

MD

next_suggestion

MPU

618,948

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,949

[ "ValTy", ")", ";" ]

[ "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "ISD", "::", "SELECT", ")", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,950

[ "}" ]

[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "auto", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "auto", "MD", "=", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", ";", "MD", "->", "setEntryPoint", "(", "CC", ",", "MF", ".", "getFunction", "(", ")", ".", "getName", "(", ")", ")", ";", "MD", "->", "setNumUsedVgprs", "(", "CC", ",", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "MD", "->", "setNumUsedSgprs", "(", "CC", ",", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "if", "(", "AMDGPU", "::", "isCompute", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "MD", "->", "setRsrc1", "(", "CC", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ")", ";", "MD", "->", "setRsrc2", "(", "CC", ",", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ")", ";", "}", "else", "{", "MD", "->", "setRsrc1", "(", "CC", ",", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B84C_SCRATCH_EN", "(", "<NUM_LIT>", ")", ")", ";", "}", "MD", "->", "setScratchSize", "(", "CC", ",", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AMDGPU_PS", ")", "{", "MD", "->", "setRsrc2", "(", "CC", ",", "S_00B02C_EXTRA_LDS_SIZE", "(", "CurrentProgramInfo", ".", "LDSBlocks", ")", ")", ";", "MD", "->", "setSpiPsInputEna", "(", "MFI", "->", "getPSInputEnable", "(", ")", ")", ";", "MD", "->", "setSpiPsInputAddr", "(", "MFI", "->", "getPSInputAddr", "(", ")", ")", ";" ]

GCC

pru

CPP

code_generation

CPU

618,951

[ "const", "char", "*", "pru_output_sign_extend", "(", "rtx", "*", "operands", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "int", "bufi", ";", "const", "int", "dst_sz", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "const", "int", "src_sz", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "char", "ext_start", ";", "switch", "(", "src_sz", ")", "{", "case", "<NUM_LIT>", ":", "ext_start", "=", "'", "y", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "ext_start", "=", "'", "z", "'", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "dst_sz", ">", "src_sz", ")", ";", "bufi", "=", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", "mov\\t%%0, %%1\\n\\t", "<STR_LIT>", "<STR_LIT>", "qbbc\\t.+8, %%0, %d\\n\\t", "<STR_LIT>", "<STR_LIT>", "fill\\t%%%c0, %d", "<STR_LIT>", ",", "sign_bit_position", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "ext_start", ",", "dst_sz", "-", "src_sz", ")", ";", "gcc_assert", "(", "bufi", ">", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "(", "unsigned", "int", ")", "bufi", "<", "sizeof", "(", "buf", ")", ")", ";", "return", "buf", ";", "}" ]

[ "Output", "asm", "code", "for", "sign_extend", "operation", "." ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

618,952

[ "::", "Fail", ";" ]

[ "uint64_t", "Predicate", "=", "fieldFromInstruction", "(", "insn", ",", "TPCII", "::", "LdPredicateStart", ",", "TPCII", "::", "LdPredicateSize", ")", ";", "bool", "Polarity", "=", "(", "bool", ")", "fieldFromInstruction", "(", "insn", ",", "TPCII", "::", "LdPolarityBit", ",", "<NUM_LIT>", ")", ";", "assert", "(", "Opcode", "==", "TPCII", "::", "LOOKUP", "||", "Opcode", "==", "TPCII", "::", "LOOKUP_1C", "||", "Opcode", "==", "TPCII", "::", "LOOKUP_2C", ")", ";", "if", "(", "Opcode", "==", "TPCII", "::", "LOOKUP_1C", "||", "Opcode", "==", "TPCII", "::", "LOOKUP", ")", "{", "if", "(", "DecodeVRFRegisterClass", "(", "Inst", ",", "Dest", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "DecodeDRFRegisterClass", "(", "Inst", ",", "Dest", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "DecodeVRFRegisterClass", "(", "Inst", ",", "SrcA", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Switches", "&", "TPCII", "::", "SW_LUT_PTR", ")", "{", "if", "(", "DecodeSRFRegisterClass", "(", "Inst", ",", "SrcExtra", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "return", "MCDisassembler" ]

GCC

i386

MD

next_suggestion

CPU

618,953

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "V2SF", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

arm

CPP

stmt_completion

CPU

618,954

[ "int8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{" ]

[ "_", "_", "arm_vqrdmlsdhxq_m_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", "," ]

LLVM

ARM

CPP

code_generation

CPU

618,955

[ "unsigned", "ARMBaseInstrInfo", "::", "extraSizeToPredicateInstructions", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumInsts", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isThumb2", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "MaxInsts", "=", "Subtarget", ".", "restrictIT", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "divideCeil", "(", "NumInsts", ",", "MaxInsts", ")", "*", "<NUM_LIT>", ";", "}" ]

[ "Return", "the", "increase", "in", "code", "size", "needed", "to", "predicate", "a", "contiguous", "run", "of", "NumInsts", "instructions", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

618,956

[ "RC", ".", "meet", "(", "LSR", ")", ";" ]

[ "if", "(", "ValOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "V", "=", "ValOp", ".", "getImm", "(", ")", ";", "unsigned", "W", "=", "getRegBitWidth", "(", "DefR", ".", "Reg", ")", ";", "APInt", "A", "(", "W", ",", "V", ",", "true", ")", ";", "const", "Constant", "*", "C", "=", "intToConst", "(", "A", ")", ";", "RC", ".", "add", "(", "C", ")", ";", "Outputs", ".", "update", "(", "DefR", ".", "Reg", ",", "RC", ")", ";", "return", "true", ";", "}", "if", "(", "ValOp", ".", "isReg", "(", ")", ")", "{", "Register", "R", "(", "ValOp", ")", ";", "const", "LatticeCell", "&", "LR", "=", "Inputs", ".", "get", "(", "R", ".", "Reg", ")", ";", "LatticeCell", "LSR", ";", "if", "(", "!", "evaluate", "(", "R", ",", "LR", ",", "LSR", ")", ")", "return", "false", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

618,957

[ "relaplt", ".", "setLink", "(", "&", "plt", ")", ";" ]

[ "}", "else", "{", "LDSection", "&", "gotplt", "=", "file_format", "->", "getGOTPLT", "(", ")", ";", "m_pGOTPLT", "=", "new", "AArch64GOT", "(", "gotplt", ")", ";", "m_pGOTPLT", "->", "createGOT0", "(", ")", ";", "}", "LDSection", "&", "plt", "=", "file_format", "->", "getPLT", "(", ")", ";", "m_pPLT", "=", "new", "AArch64PLT", "(", "plt", ",", "*", "m_pGOTPLT", ")", ";", "LDSection", "&", "relaplt", "=", "file_format", "->", "getRelaPlt", "(", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,958

[ "}" ]

[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

618,959

[ ",", "w8_11", ",", "w12_15", ")", ";" ]

[ "vsha256su1q_u32", "(", "uint32x4_t", "tw0_3", ",", "uint32x4_t", "w8_11", ",", "uint32x4_t", "w12_15", ")", "{", "return", "_", "_", "builtin_aarch64_crypto_sha256su1v4si_uuuu", "(", "tw0_3" ]

GCC

m32r

MD

next_suggestion

MPU

618,960

[ "<STR_LIT>", ")" ]

[ "[", "(", "return", ")", "]", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

618,961

[ "=", "b15_b12", "{", "<NUM_LIT>", "}", ";" ]

[ "class", "BaseSIMDModifiedImmVectorShiftHalf", "<", "bit", "Q", ",", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "b15_b12", ",", "RegisterOperand", "vectype", ",", "string", "asm", ",", "string", "kind", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDModifiedImmVector", "<", "Q", ",", "op", ",", "vectype", ",", "imm0_255", ",", "(", "ins", "logical_vec_hw_shift", ":", "$", "shift", ")", ",", "<STR_LIT>", ",", "asm", ",", "kind", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,962

[ "}" ]

[ "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4i16", "&&", "<STR_LIT>", "Invalid type for custom lowering!", "<STR_LIT>", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "v4f32", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "unsigned", "CastOpc", ";", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid opcode!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "CastOpc", "=", "ISD", "::", "SIGN_EXTEND", ";", "Opc", "=", "ISD", "::", "SINT_TO_FP", ";", "break", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "CastOpc", "=", "ISD", "::", "ZERO_EXTEND", ";", "Opc", "=", "ISD", "::", "UINT_TO_FP", ";", "break", ";", "}", "Op", "=", "DAG", ".", "getNode", "(", "CastOpc", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";" ]

GCC

gcn

MD

stmt_completion

GPU

618,963

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

LLVM

M88k

CPP

next_suggestion

MPU

618,964

[ "}" ]

[ "if", "(", "Requires88110", ")", "EFlags", "|=", "ELF", "::", "EF_88K_M88110", ";", "MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";" ]

GCC

mips

CPP

next_suggestion

CPU

618,965

[ "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";" ]

[ "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", ";", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "fp_saved", ">", "<NUM_LIT>", ")", "{", "machine_mode", "mode", ";", "int", "off", ",", "i", ";", "off", "=", "(", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", "&", "-", "UNITS_PER_FPVALUE", ";", "off", "-=", "fp_saved", "*", "UNITS_PER_FPREG", ";", "mode", "=", "TARGET_SINGLE_FLOAT", "?", "SFmode", ":", "DFmode", ";", "for", "(", "i", "=", "local_cum", ".", "num_fprs", ";", "i", "<", "MAX_ARGS_IN_REGISTERS", ";", "i", "+=", "MAX_FPRS_PER_FMT", ")", "{", "rtx", "ptr", ",", "mem", ";", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "off", ")", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "ptr", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,966

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

618,967

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Xtensa

CPP

stmt_completion

MPU

618,968

[ "TT", ")", "{" ]

[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

618,969

[ "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";" ]

[ "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,970

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

618,971

[ "<FIXS>", "class", "R600PassConfig", "final", ":", "public", "AMDGPUPassConfig", "{", "<FIXE>" ]

[ "bool", "addGCPasses", "(", ")", "override", ";", "}", ";", "<BUGS>", "class", "R600PassConfig", ":", "public", "AMDGPUPassConfig", "{", "<BUGE>", "public", ":", "R600PassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "AMDGPUPassConfig", "(", "TM", ",", "PM", ")", "{", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

618,972

[ ")", "const", "{" ]

[ "unsigned", "getATRegNum", "(" ]

GCC

csky

MD

next_suggestion

CPU

618,973

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "reg", ":", "CC", "CSKY_CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]" ]

GCC

arm

CPP

stmt_completion

CPU

618,974

[ ")", ";" ]

[ "return", "_", "_", "arm_vldrwq_gather_shifted_offset_z_f32", "(", "_", "_", "base", ",", "_", "_", "offset", ",", "_", "_", "p" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,975

[ "getTargetStreamer", "(", ")", ".", "EmitISAVersion", "(", ")", ";" ]

[ "auto", "TargetIDDirective", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "if", "(", "getTargetStreamer", "(", ")", ".", "getTargetID", "(", ")", "->", "toString", "(", ")", "!=", "TargetIDDirective", ")", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "target id must match options", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,976

[ "}" ]

[ "def", "F2_conv_sf2ud_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

618,977

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]

[ "class", "MUL_R6_DESC_BASE", "<", "string", "instr_asm", ",", "RegisterOperand", "GPROpnd", ",", "InstrItinClass", "itin", ",", "SDPatternOperator", "Op", "=", "null_frag", ">", ":", "MipsR6Arch", "<", "instr_asm", ">", "{", "dag", "OutOperandList", "=", "(", "outs", "GPROpnd", ":", "$", "rd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "GPROpnd", ":", "$", "rs", ",", "GPROpnd", ":", "$", "rt", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

618,978

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,979

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

618,980

[ "return", "false", ";" ]

[ "static", "bool", "isSameClassPhysRegCopy", "(", "unsigned", "Opcode", ")", "{", "unsigned", "CopyOpcodes", "[", "]", "=", "{", "PPC", "::", "OR", ",", "PPC", "::", "OR8", ",", "PPC", "::", "FMR", ",", "PPC", "::", "VOR", ",", "PPC", "::", "XXLOR", ",", "PPC", "::", "XXLORf", ",", "PPC", "::", "XSCPSGNDP", ",", "PPC", "::", "MCRF", ",", "PPC", "::", "CROR", ",", "PPC", "::", "EVOR", ",", "-", "<NUM_LIT>", "U", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "CopyOpcodes", "[", "i", "]", "!=", "-", "<NUM_LIT>", "U", ";", "i", "++", ")", "if", "(", "Opcode", "==", "CopyOpcodes", "[", "i", "]", ")", "return", "true", ";" ]

GCC

nds32

CPP

stmt_completion

CPU

618,981

[ ")", ";" ]

[ "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "addr_helper", "=", "gen_reg_rtx", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "op1", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "addr_helper", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_move_insn", "(", "addr_helper", ",", "GEN_INT", "(", "<NUM_LIT>", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

618,982

[ "}" ]

[ "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";", "return", "RetOpc", "==", "Hexagon", "::", "PS_tailcall_i", "||", "RetOpc", "==", "Hexagon", "::", "PS_tailcall_r", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

618,983

[ "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "Val", ")", ")", ";" ]

[ "unsigned", "I", "=", "<NUM_LIT>", ";", "for", "(", ";", "I", "<", "NumRegs", "-", "LeftoverBytes", ";", "++", "I", ",", "OffsetInBytes", "+=", "RegSizeInBytes", ")", "{", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "ByValSizeInBytes", "==", "OffsetInBytes", ")", "return", ";", "if", "(", "LeftoverBytes", ")", "{", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSizeInBytes", "=", "RegSizeInBytes", "/", "<NUM_LIT>", ",", "TotalBytesLoaded", "=", "<NUM_LIT>", ";", "OffsetInBytes", "<", "ByValSizeInBytes", ";", "LoadSizeInBytes", "/", "=", "<NUM_LIT>", ")", "{", "unsigned", "RemainingSizeInBytes", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "if", "(", "RemainingSizeInBytes", "<", "LoadSizeInBytes", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "ZEXTLOAD", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "MVT", "::", "getIntegerVT", "(", "LoadSizeInBytes", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";", "if", "(", "isLittle", ")", "Shamt", "=", "TotalBytesLoaded", "*", "<NUM_LIT>", ";", "else", "Shamt", "=", "(", "RegSizeInBytes", "-", "(", "TotalBytesLoaded", "+", "LoadSizeInBytes", ")", ")", "*", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "RegTy", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "RegTy", ",", "Val", ",", "Shift", ")", ";", "else", "Val", "=", "Shift", ";", "OffsetInBytes", "+=", "LoadSizeInBytes", ";", "TotalBytesLoaded", "+=", "LoadSizeInBytes", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "LoadSizeInBytes", ")", ";", "}", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,984

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadrub_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

618,985

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

aarch64

CPP

next_suggestion

CPU

618,986

[ "}" ]

[ "machine_mode", "ag_mode", ";", "int", "count", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TREE_CODE", "(", "type", ")", "!=", "COMPLEX_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", "return", "false", ";", "if", "(", "aarch64_vfp_is_call_or_return_candidate", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "&", "ag_mode", ",", "&", "count", ",", "NULL", ")", ")", "return", "false", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "<", "<NUM_LIT>", "||", "size", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";" ]

LLVM

R600

CPP

code_generation

GPU

618,987

[ "bool", "R600InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "R600InstrInfo", "::", "BankSwizzle", ">", "&", "SwzCandidate", ",", "const", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", "&", "TransSrcs", ",", "R600InstrInfo", "::", "BankSwizzle", "TransSwz", ")", "const", "{", "unsigned", "ValidUpTo", "=", "<NUM_LIT>", ";", "do", "{", "ValidUpTo", "=", "isLegalUpTo", "(", "IGSrcs", ",", "SwzCandidate", ",", "TransSrcs", ",", "TransSwz", ")", ";", "if", "(", "ValidUpTo", "==", "IGSrcs", ".", "size", "(", ")", ")", "return", "true", ";", "}", "while", "(", "NextPossibleSolution", "(", "SwzCandidate", ",", "ValidUpTo", ")", ")", ";", "return", "false", ";", "}" ]

[ "Enumerate", "all", "possible", "Swizzle", "sequence", "to", "find", "one", "that", "can", "meet", "all", "read", "port", "requirements", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,988

[ "=", "ByteAccess", ";" ]

[ "def", "L2_loadalignb_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeLD", ">", ",", "Enc_a27588", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize" ]

GCC

nds32

MD

stmt_completion

CPU

618,989

[ ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>" ]

GCC

mips

CPP

stmt_completion

CPU

618,990

[ ")", ";" ]

[ "return", "_", "_", "builtin_loongson_pcmpgtb_u", "(", "s", ",", "t" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

618,991

[ "}" ]

[ "SDValue", "ValV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "insertVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ValV", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "ty", "(", "ValV", ")", ",", "DAG", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,992

[ "#", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "ROInstAlias", "<", "asm", ",", "regtype", ",", "!", "cast", "<", "Instruction", ">", "(", "NAME" ]

LLVM

ARM

TD

stmt_completion

CPU

618,993

[ "}", "=", "T", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

618,994

[ "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";" ]

[ "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "BuildStackAdjustment", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TailCallReturnAddrDelta", ",", "false", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "int", "stackGrowth", "=", "-", "SlotSize", ";", "unsigned", "Establisher", "=", "X86", "::", "NoRegister", ";", "if", "(", "IsClrFunclet", ")", "Establisher", "=", "Uses64BitFramePtr", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ";", "else", "if", "(", "IsFunclet", ")", "Establisher", "=", "Uses64BitFramePtr", "?", "X86", "::", "RDX", ":", "X86", "::", "EDX", ";", "if", "(", "IsWin64Prologue", "&&", "IsFunclet", "&&", "!", "IsClrFunclet", ")", "{", "unsigned", "MOVmr", "=", "Uses64BitFramePtr", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MOVmr", ")", ")", ",", "StackPtr", ",", "true", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "Establisher", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MBB", ".", "addLiveIn", "(", "Establisher", ")", ";", "}", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "X86FI", "->", "getRestoreBasePointer", "(", ")", ")", "FrameSize", "+=", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "RoundUpToAlignment", "(", "NumBytes", ",", "MaxAlign", ")", ";", "if", "(", "!", "IsFunclet", ")", "MFI", "->", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "else", "assert", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "==", "-", "(", "int", ")", "NumBytes", "&&", "<STR_LIT>", "should calculate same local variable offset for funclets", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "MachineFramePtr", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ")", ";", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfFramePtr", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ")", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_PushReg", ")", ")", ".", "addImm", "(", "FramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "IsWin64Prologue", "&&", "!", "IsFunclet", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "FramePtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "}", "}", "if", "(", "!", "IsFunclet", ")", "{", "for", "(", "MachineBasicBlock", "&", "EveryMBB", ":", "MF", ")", "EveryMBB", ".", "addLiveIn", "(", "MachineFramePtr", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "IsFunclet", "&&", "<STR_LIT>", "funclets without FPs not yet implemented", "<STR_LIT>", ")", ";", "NumBytes", "=", "StackSize", "-", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "}", "unsigned", "ParentFrameNumBytes", "=", "NumBytes", ";", "if", "(", "IsFunclet", ")", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "bool", "PushedRegs", "=", "false", ";", "int", "StackOffset", "=", "<NUM_LIT>", "*", "stackGrowth", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH32r", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "{", "PushedRegs", "=", "true", ";", "unsigned", "Reg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "++", "MBBI", ";", "if", "(", "!", "HasFP", "&&", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "StackOffset", ")", ")", ";", "StackOffset", "+=", "stackGrowth", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_PushReg", ")", ")", ".", "addImm", "(", "Reg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "if", "(", "!", "IsWin64Prologue", "&&", "!", "IsFunclet", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "There should be a frame pointer if stack is realigned.", "<STR_LIT>", ")", ";", "BuildStackAlignAND", "(", "MBB", ",", "MBBI", ",", "DL", ",", "StackPtr", ",", "MaxAlign", ")", ";", "}", "NumBytes", "-=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "uint64_t", "AlignedNumBytes", "=", "NumBytes", ";", "if", "(", "IsWin64Prologue", "&&", "!", "IsFunclet", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "AlignedNumBytes", "=", "RoundUpToAlignment", "(", "AlignedNumBytes", ",", "MaxAlign", ")", ";", "if", "(", "AlignedNumBytes", ">=", "StackProbeSize", "&&", "UseStackProbe", ")", "{", "bool", "isEAXAlive", "=", "isEAXLiveIn", "(", "MF", ")", ";", "if", "(", "isEAXAlive", ")", "{", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", "EAX is livein in x64 case!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "X86", "::", "EAX", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "Is64Bit", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV32ri", ")", ",", "X86", "::", "EAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri32", ")", ",", "X86", "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "X86" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,995

[ "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";" ]

[ "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{" ]

GCC

mips

MD

next_suggestion

CPU

618,996

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

sparc

CPP

next_suggestion

CPU

618,997

[ "}" ]

[ "rtx", "cst", ",", "temp1", ",", "temp2", ",", "temp3", ",", "temp4", ",", "temp5", ";", "rtx", "ti_temp", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "cst", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "cst", ")", ",", "SImode", ")", "!=", "INTVAL", "(", "cst", ")", ")", "{", "gcc_assert", "(", "!", "temp", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "sparc_emit_set_const64", "(", "temp2", ",", "cst", ")", ";", "sparc_emit_set_symbolic_const64", "(", "temp1", ",", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp1", ",", "temp2", ")", ")", ")", ";", "return", ";", "}", "if", "(", "temp", "&&", "GET_MODE", "(", "temp", ")", "==", "TImode", ")", "{", "ti_temp", "=", "temp", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", ")", ";", "}", "switch", "(", "sparc_code_model", ")", "{", "case", "CM_MEDLOW", ":", "if", "(", "temp", ")", "temp1", "=", "temp", ";", "else", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp1", ",", "gen_rtx_HIGH", "(", "DImode", ",", "op1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "gen_rtx_LO_SUM", "(", "DImode", ",", "temp1", ",", "op1", ")", ")", ")", ";", "break", ";", "case", "CM_MEDMID", ":", "if", "(", "temp", ")", "{", "temp1", "=", "op0", ";", "temp2", "=", "op0", ";", "temp3", "=", "temp", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_seth44", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_setm44", "(", "temp2", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp3", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_setl44", "(", "op0", ",", "temp3", ",", "op1", ")", ")", ";", "break", ";", "case", "CM_MEDANY", ":", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_sethh", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_setlm", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_sethm", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_setlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";", "break", ";", "case", "CM_EMBMEDANY", ":", "if", "(", "data_segment_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", "{", "if", "(", "temp", ")", "{", "temp1", "=", "temp", ";", "temp2", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_sethi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_brsum", "(", "temp2", ",", "temp1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_losum", "(", "op0", ",", "temp2", ",", "op1", ")", ")", ";", "}", "else", "{", "if", "(", "temp", ")", "{", "if", "(", "rtx_equal_p", "(", "temp", ",", "op0", ")", ")", "{", "gcc_assert", "(", "ti_temp", ")", ";", "temp", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "temp", ")", "+", "<NUM_LIT>", ")", ";", "}", "temp1", "=", "op0", ";", "temp2", "=", "temp", ";", "temp3", "=", "op0", ";", "temp4", "=", "op0", ";", "temp5", "=", "op0", ";", "}", "else", "{", "temp1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "temp5", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "}", "emit_insn", "(", "gen_embmedany_textuhi", "(", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_texthi", "(", "temp2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textulo", "(", "temp3", ",", "temp1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp5", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "emit_insn", "(", "gen_embmedany_textlo", "(", "op0", ",", "temp5", ",", "op1", ")", ")", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";" ]

GCC

aarch64

CPP

code_generation

CPU

618,998

[ "static", "void", "aarch64_asm_output_variant_pcs", "(", "FILE", "*", "stream", ",", "const", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "arm_pcs", "pcs", "=", "(", "arm_pcs", ")", "fndecl_abi", "(", "decl", ")", ".", "id", "(", ")", ";", "if", "(", "pcs", "==", "ARM_PCS_SIMD", "||", "pcs", "==", "ARM_PCS_SVE", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\t.variant_pcs\\t", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "}", "}" ]

[ "Output", ".variant_pcs", "for", "aarch64_vector_pcs", "function", "symbols", "." ]

LLVM

AGC

CPP

stmt_completion

MPU

618,999

[ ")", "report_fatal_error", "(", "<STR_LIT>", "cannot lower SREM", "<STR_LIT>", ")", ";" ]

[ "SDValue", "AGCTargetLowering", "::", "LowerSREM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "SREM should be i32 only", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SIGN_EXTEND" ]