docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	i386	MD	program_repair	CPU	619,100	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VF1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "VF1", "(", "match_operand", ":", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V16SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_float", ":", "V16SF", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	SystemZ	TD	stmt_completion	CPU	619,101	[ "}", "=", "I2", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	aarch64	MD	stmt_completion	CPU	619,102	[ "<NUM_LIT>", "]", "," ]	[ "[", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "p", "=", "aarch64_simd_vect_par_cnst_half", "(", "<", "MODE", ">", "mode", ",", "<", "nunits", ">", ",", "true", ")", "emit_insn", "(", "gen_aarch64_sqdmlal2_n", "<", "mode", ">", "_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,103	[ "}" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	619,104	[ "<STR_LIT>", ")", ",", "IIC_VecFP", ",", "pattern", ">", ";" ]	[ "class", "X_VT5_XO5_VB5", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo2", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "string", "opc", ",", "list", "<", "dag", ">", "pattern", ">", ":", "X_RD5_XO5_RS5", "<", "opcode", ",", "xo2", ",", "xo", ",", "(", "outs", "vrrc", ":", "$", "vT", ")", ",", "(", "ins", "vrrc", ":", "$", "vB", ")", ",", "!", "strconcat", "(", "opc", "," ]
GCC	rs6000	CPP	program_repair	CPU	619,105	[ "<FIXS>", "rs6000_sched_reorder2", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "", "*", "ready", ",", "<FIXE>" ]	[ "static", "int", "<BUGS>", "rs6000_sched_reorder2", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx", "", "ready", ",", "<BUGE>", "int", "*", "pn_ready", ",", "int", "clock_var", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "sched_verbose", ")" ]
GCC	sh	CPP	stmt_completion	CPU	619,106	[ "fndecl", ";" ]	[ "static", "tree", "sh_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "bdesc", ")", ")", "return", "error_mark_node", ";", "if", "(", "!", "bdesc", "[", "code", "]", ".", "is_enabled", "(", ")", ")", "return", "error_mark_node", ";", "return", "bdesc", "[", "code", "]", "." ]
GCC	gcn	MD	stmt_completion	GPU	619,107	[ "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code" ]
GCC	stormy16	MD	stmt_completion	CPU	619,108	[ "<STR_LIT>", ")", ")" ]	[ "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	mcore	CPP	next_suggestion	MPU	619,109	[ "int", "unsigned_p", ";" ]	[ "rtx", "mcore_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", ")", "{", "machine_mode", "mode", ";" ]
GCC	i386	CPP	stmt_completion	CPU	619,110	[ ")", "_", "_", "W", ",", "_", "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pminsq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "(", "_", "_", "v2di" ]
LLVM	ARM	TD	next_suggestion	CPU	619,111	[ "}" ]	[ "def", "v2f32", ":", "N2V", "<", "op24_23", ",", "op21_20", ",", "<NUM_LIT>", ",", "op17_16", ",", "op11_7", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "Vm", ")", ",", "NoItinerary", ",", "opc", ",", "<STR_LIT>", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "v2i32", "(", "OpNode", "(", "v2f32", "DPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	619,112	[ "}" ]	[ "static", "void", "rs6000_print_builtin_options", "(", "FILE", "", "file", ",", "int", "indent", ",", "const", "char", "", "string", ",", "HOST_WIDE_INT", "flags", ")", "{", "rs6000_print_options_internal", "(", "file", ",", "indent", ",", "string", ",", "flags", ",", "<STR_LIT>", "<STR_LIT>", ",", "&", "rs6000_builtin_mask_names", "[", "<NUM_LIT>", "]", ",", "ARRAY_SIZE", "(", "rs6000_builtin_mask_names", ")", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	619,113	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	aarch64	CPP	program_repair	CPU	619,114	[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "final_adjustment_p", "?", "guard_used_by_caller", ":", "guard_size", "-", "guard_used_by_caller", ")", ";", "if", "(", "final_adjustment_p", "&&", "known_eq", "(", "cfun", "->", "machine", "->", "frame", ".", "below_hard_fp_saved_regs_size", ",", "<NUM_LIT>", ")", ")", "{", "poly_int64", "lr_offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "LR_REGNUM", "]", ";", "if", "(", "known_ge", "(", "lr_offset", ",", "<NUM_LIT>", ")", ")", "min_probe_threshold", "-=", "lr_offset", ".", "to_constant", "(", ")", ";", "elsegcc_assert", "(", "!", "flag_stack_clash_protection", "\|\|", "known_eq", "(", "poly_size", ",", "<NUM_LIT>", ")", ")", ";", "}", "<FIXE>" ]	[ "HOST_WIDE_INT", "guard_size", "=", "<NUM_LIT>", "<<", "PARAM_VALUE", "(", "PARAM_STACK_CLASH_PROTECTION_GUARD_SIZE", ")", ";", "HOST_WIDE_INT", "guard_used_by_caller", "=", "STACK_CLASH_CALLER_GUARD", ";", "<BUGS>", "<BUGE>", "HOST_WIDE_INT", "min_probe_threshold", "<BUGS>", "final_adjustment_p", "?", "guard_used_by_caller", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "LR_REGNUM", "]", ":", "guard_size", "-", "guard_used_by_caller", ";", "<BUGE>", "poly_int64", "frame_size", "=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", ";" ]
GCC	i386	MD	next_suggestion	CPU	619,115	[ "(", "set", "(", "attr", "<STR_LIT>", ")" ]	[ "(", "zero_extend", ":", "DI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "get_attr_prefix_0f", "(", "insn", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "default", ":", "return", "<STR_LIT>", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	619,116	[ "X86", "::", "XMM0", "&&", "getMemIndexReg", "(", ")", "<=", "X86", "::", "XMM15", ";" ]	[ "bool", "isMemVX32", "(", ")", "const", "{", "return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "\|\|", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", "&&", "getMemIndexReg", "(", ")", ">=" ]
GCC	alpha	MD	stmt_completion	MPU	619,117	[ ")", "]" ]	[ "(", "unspec_volatile", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_SC", ")", ")", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	code_generation	GPU	619,118	[ "static", "ArgDescriptor", "createRegister", "(", "Register", "Reg", ",", "unsigned", "Mask", "=", "~", "<NUM_LIT>", "u", ")", "{", "return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "false", ",", "true", ")", ";", "}" ]	[ ".cfi_register", "Previous", "value", "of", "Register1", "is", "saved", "in", "register", "Register2", "." ]
LLVM	XCore	CPP	code_generation	MPU	619,119	[ "void", "XCoreRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "", "MMI", "=", "MFI", "->", "getMachineModuleInfo", "(", ")", ";", "XCoreFunctionInfo", "", "XFI", "=", "MF", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "::", "getUnknownLoc", "(", ")", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "FrameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Misaligned frame size", "<STR_LIT>", ")", ";", "FrameSize", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "FrameSize", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "FrameSize", ")", ")", "{", "std", "::", "string", "msg", ";", "raw_string_ostream", "Msg", "(", "msg", ")", ";", "Msg", "<<", "<STR_LIT>", "emitPrologue Frame size too big: ", "<STR_LIT>", "<<", "FrameSize", ";", "llvm_report_error", "(", "Msg", ".", "str", "(", ")", ")", ";", "}", "bool", "emitFrameMoves", "=", "needsFrameMoves", "(", "MF", ")", ";", "if", "(", "FrameSize", ")", "{", "bool", "saveLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";", "bool", "LRSavedOnEntry", "=", "false", ";", "int", "Opcode", ";", "if", "(", "saveLR", "&&", "(", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ")", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "saveLR", "=", "false", ";", "LRSavedOnEntry", "=", "true", ";", "}", "else", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "unsigned", "FrameLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "FrameLabelId", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", "", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "unsigned", "SaveLRLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "SaveLRLabelId", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabelId", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "unsigned", "SaveR10LabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "SaveR10LabelId", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveR10LabelId", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "FramePtr", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "unsigned", "FrameLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "FrameLabelId", ")", ";", "MachineLocation", "SPDst", "(", "FramePtr", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "}", "}", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "CalleeSavedInfo", ">", ">", "&", "SpillLabels", "=", "XFI", "->", "getSpillLabels", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "SpillLabels", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "SpillLabel", "=", "SpillLabels", "[", "I", "]", ".", "first", ";", "CalleeSavedInfo", "&", "CSI", "=", "SpillLabels", "[", "I", "]", ".", "second", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "CSI", ".", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "CSI", ".", "getReg", "(", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", ")", ";", "MachineLocation", "CSSrc", "(", "Reg", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "SpillLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC	i386	MD	next_suggestion	CPU	619,120	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,121	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]
GCC	mcore	MD	stmt_completion	MPU	619,122	[ ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	next_suggestion	CPU	619,123	[ "offsets", "=", "arm_get_frame_offsets", "(", ")", ";" ]	[ "bool", "use_simple_return_p", "(", "void", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "arm_compute_frame_layout", "(", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,124	[ "DstMBB", "->", "addSuccessor", "(", "*", "It", ")", ";" ]	[ "void", "AMDGPUCFGStructurizer", "::", "cloneSuccessorList", "(", "MachineBasicBlock", "", "DstMBB", ",", "MachineBasicBlock", "", "SrcMBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "It", "=", "SrcMBB", "->", "succ_begin", "(", ")", ",", "iterEnd", "=", "SrcMBB", "->", "succ_end", "(", ")", ";", "It", "!=", "iterEnd", ";", "++", "It", ")" ]
GCC	nds32	MD	next_suggestion	CPU	619,125	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
GCC	mips	CPP	stmt_completion	CPU	619,126	[ "&&", "KERNEL_REG_P", "(", "REGNO", "(", "*", "iter", ")", ")", ")", "return", "true", ";" ]	[ "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "if", "(", "REG_P", "(", "*", "iter", ")" ]
GCC	avr	CPP	next_suggestion	MPU	619,127	[ "if", "(", "<NUM_LIT>", "==", "(", "pop_mask", "&", "(", "<NUM_LIT>", "<<", "popcount_hwi", "(", "val8", ")", ")", ")", ")", "return", "false", ";" ]	[ "machine_mode", "mode", "=", "GET_MODE", "(", "xval", ")", ";", "if", "(", "VOIDmode", "==", "mode", ")", "mode", "=", "SImode", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_bytes", ";", "i", "++", ")", "{", "rtx", "xval8", "=", "simplify_gen_subreg", "(", "QImode", ",", "xval", ",", "mode", ",", "i", ")", ";", "unsigned", "int", "val8", "=", "UINTVAL", "(", "xval8", ")", "&", "GET_MODE_MASK", "(", "QImode", ")", ";" ]
GCC	vax	MD	next_suggestion	CPU	619,128	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "VUNSPEC_PEM", ")", "]", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	619,129	[ "}" ]	[ "unsigned", "OpNum", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "assert", "(", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "VPR", ")", "&&", "<STR_LIT>", "Expected VPR", "<STR_LIT>", ")", ";", "assert", "(", "(", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Expected Then predicate", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "setReg", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Removed predicate from: ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "}", "}" ]
LLVM	M68k	CPP	stmt_completion	MPU	619,130	[ "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{" ]	[ "static", "MCDisassembler", "*", "createM68kDisassembler", "(", "const", "Target", "&", "T", ",", "const" ]
LLVM	X86	CPP	next_suggestion	CPU	619,131	[ "if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode32Bit", "]", "!=", "<NUM_LIT>", ")", "return", "new", "X86AddressSanitizer32", "(", "STI", ")", ";" ]	[ "const", "bool", "hasCompilerRTSupport", "=", "T", ".", "isOSLinux", "(", ")", ";", "if", "(", "ClAsanInstrumentAssembly", "&&", "hasCompilerRTSupport", "&&", "MCOptions", ".", "SanitizeAddress", ")", "{" ]
LLVM	Mips	TD	stmt_completion	CPU	619,132	[ "<NUM_LIT>", ";" ]	[ "dag", "InOperandList", "=", "(", "ins", "vsplat_simm10", ":", "$", "s10", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "]", ";", "bit", "hasSideEffects", "=" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,133	[ "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,134	[ "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
LLVM	VE	CPP	stmt_completion	CPU	619,135	[ "\\", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "std", "::", "optional", "<", "unsigned", ">", "getVVPOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "MLOAD", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "MSTORE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "VPOPC", ":", "\\", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "\\", "case", "ISD", "::", "SDNAME", ":" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,136	[ "if", "(", "isMIMG", "(", "MI", ")", "\|\|", "(", "AMDGPU", "::", "isGraphics", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "(", "isMUBUF", "(", "MI", ")", "\|\|", "isMTBUF", "(", "MI", ")", ")", ")", ")", "{" ]	[ "if", "(", "isVOP3", "(", "MI", ")", ")", "{", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "return", "CreatedBB", ";", "}", "if", "(", "isSMRD", "(", "MI", ")", ")", "{", "legalizeOperandsSMRD", "(", "MRI", ",", "MI", ")", ";", "return", "CreatedBB", ";", "}", "if", "(", "isFLAT", "(", "MI", ")", ")", "{", "legalizeOperandsFLAT", "(", "MRI", ",", "MI", ")", ";", "return", "CreatedBB", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "PHI", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "nullptr", ",", "", "SRC", "=", "nullptr", ",", "", "VRC", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "\|\|", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "", "OpRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "RI", ".", "hasVectorRegisters", "(", "OpRC", ")", ")", "{", "VRC", "=", "OpRC", ";", "}", "else", "{", "SRC", "=", "OpRC", ";", "}", "}", "if", "(", "VRC", "\|\|", "!", "RI", ".", "isSGPRClass", "(", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "VRC", ")", "{", "assert", "(", "SRC", ")", ";", "if", "(", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", "==", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "{", "VRC", "=", "&", "AMDGPU", "::", "VReg_1RegClass", ";", "}", "else", "VRC", "=", "RI", ".", "hasAGPRs", "(", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "?", "RI", ".", "getEquivalentAGPRClass", "(", "SRC", ")", ":", "RI", ".", "getEquivalentVGPRClass", "(", "SRC", ")", ";", "}", "else", "{", "VRC", "=", "RI", ".", "hasAGPRs", "(", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "?", "RI", ".", "getEquivalentAGPRClass", "(", "VRC", ")", ":", "RI", ".", "getEquivalentVGPRClass", "(", "VRC", ")", ";", "}", "RC", "=", "VRC", ";", "}", "else", "{", "RC", "=", "SRC", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "MachineBasicBlock", "", "InsertBB", "=", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "InsertBB", "->", "getFirstTerminator", "(", ")", ";", "legalizeGenericOperand", "(", "", "InsertBB", ",", "Insert", ",", "RC", ",", "Op", ",", "MRI", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "MachineBasicBlock", "", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "", "DstRC", "=", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "DstRC", ")", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "", "OpRC", "=", "MRI", ".", "getRegClass", "(", "Op", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "OpRC", ")", ";", "if", "(", "VRC", "==", "OpRC", ")", "continue", ";", "legalizeGenericOperand", "(", "", "MBB", ",", "MI", ",", "VRC", ",", "Op", ",", "MRI", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Op", ".", "setIsKill", "(", ")", ";", "}", "}", "return", "CreatedBB", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "INSERT_SUBREG", ")", "{", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ")", ";", "const", "TargetRegisterClass", "", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ")", ";", "if", "(", "DstRC", "!=", "Src0RC", ")", "{", "MachineBasicBlock", "", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "legalizeGenericOperand", "(", "*", "MBB", ",", "MI", ",", "DstRC", ",", "Op", ",", "MRI", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "}", "return", "CreatedBB", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_INIT_M0", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", "&&", "RI", ".", "hasVectorRegisters", "(", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ")", ")", "Src", ".", "setReg", "(", "readlaneVGPRToSGPR", "(", "Src", ".", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ")", ";", "return", "CreatedBB", ";", "}" ]
LLVM	ARM64	CPP	stmt_completion	CPU	619,137	[ "<STR_LIT>", ", #", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";" ]	[ "void", "ARM64InstPrinter", "::", "printMemoryPostIndexed128", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'", "[", "'", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "'", "]", "'", "<<" ]
GCC	i386	MD	stmt_completion	CPU	619,138	[ ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	619,139	[ "_", "a", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castph_ps", "(", "_", "_", "m512h", "_", "_", "a", ")", "{", "return", "(", "_", "_", "m512", ")", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,140	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_cmoveit", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_cda00a", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	619,141	[ "}" ]	[ "def", "Wrrr", ":", "BaseMulAccum", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32", ",", "GPR32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "AccNode", "GPR32", ":", "$", "Ra", ",", "(", "mul", "GPR32", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIM32", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	microblaze	CPP	next_suggestion	MPU	619,142	[ "return", "true", ";" ]	[ "}", "else", "if", "(", "flag_pic", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "result", "=", "expand_pic_symbol_ref", "(", "mode", ",", "op1", ")", ";", "emit_move_insn", "(", "op0", ",", "result", ")", ";", "return", "true", ";", "}", "}", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "rtx", "p0", ",", "p1", ";", "p0", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "p1", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "p1", ")", "==", "CONST_INT", ")", "&&", "(", "(", "GET_CODE", "(", "p0", ")", "==", "UNSPEC", ")", "\|\|", "(", "(", "GET_CODE", "(", "p0", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "p0", ")", "==", "LABEL_REF", ")", "&&", "(", "flag_pic", "==", "<NUM_LIT>", "\|\|", "microblaze_tls_symbol_p", "(", "p0", ")", "\|\|", "!", "SMALL_INT", "(", "p1", ")", ")", ")", ")", ")", "{", "rtx", "temp", "=", "force_reg", "(", "SImode", ",", "p0", ")", ";", "rtx", "temp2", "=", "p1", ";", "if", "(", "flag_pic", "&&", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "emit_move_insn", "(", "op0", ",", "gen_rtx_PLUS", "(", "SImode", ",", "temp", ",", "temp2", ")", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	619,143	[ "<", "[", "WriteVST4", "]", ">", ";" ]	[ "def", "VST4q8oddPseudo_UPD", ":", "VSTQQQQWBPseudo", "<", "IIC_VST4u", ">", ",", "Sched" ]
LLVM	ARM	CPP	next_suggestion	CPU	619,144	[ "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "NumElts", ")", ";" ]	[ "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Custom sext/zext expansion needs >128-bit vector.", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "", "<NUM_LIT>", "!=", "DestVT", ".", "getSizeInBits", "(", ")", "&&", "SrcVT", ".", "getSizeInBits", "(", ")", "", "<NUM_LIT>", "!=", "DestVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestEltSize", "=", "DestVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";" ]
GCC	mips	MD	stmt_completion	CPU	619,145	[ "<STR_LIT>", ")" ]	[ "(", "define_mode_iterator", "ANYF", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF" ]
GCC	i386	MD	program_repair	CPU	619,146	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	R600	CPP	next_suggestion	GPU	619,147	[ "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "hsail_version_minor = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_version_minor", ")", ",", "false", ")", ";" ]	[ "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "amd_code_version_minor = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "amd_code_version_minor", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "struct_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "struct_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "target_chip = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "target_chip", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " compute_pgm_rsrc1: ", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "KernelInfo", ".", "ComputePGMRSrc1", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " compute_pgm_rsrc2: ", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "enable_sgpr_private_segment_buffer = ", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_SIZE", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "enable_sgpr_kernarg_segment_ptr = ", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "private_element_size = 2 ", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "is_ptr64 = ", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_IS_PTR64", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "workitem_private_segment_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workitem_private_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "workgroup_group_segment_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workgroup_group_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "gds_segment_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "gds_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "kernarg_segment_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "kernarg_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "wavefront_sgpr_count = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "wavefront_sgpr_count", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "workitem_vgpr_count = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workitem_vgpr_count", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "code_type = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "code_type", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "wavefront_size = ", "<STR_LIT>", "+", "Twine", "(", "(", "int", ")", "header", ".", "wavefront_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "optimization_level = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "optimization_level", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "hsail_profile = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_profile", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "hsail_machine_model = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_machine_model", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "hsail_version_major = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_version_major", ")", ",", "false", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	619,148	[ "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "static", "SDValue", "LowerINTRINSIC_W_CHAIN", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "IntNo", ")", ";", "if", "(", "!", "IntrData", ")", "{", "switch", "(", "IntNo", ")", "{", "case", "llvm", "::", "Intrinsic", "::", "x86_seh_ehregnode", ":", "return", "MarkEHRegistrationNode", "(", "Op", ",", "DAG", ")", ";", "case", "llvm", "::", "Intrinsic", "::", "x86_seh_ehguard", ":", "return", "MarkEHGuard", "(", "Op", ",", "DAG", ")", ";", "case", "llvm", "::", "Intrinsic", "::", "x86_flags_read_u32", ":", "case", "llvm", "::", "Intrinsic", "::", "x86_flags_read_u64", ":", "case", "llvm", "::", "Intrinsic", "::", "x86_flags_write_u32", ":", "case", "llvm", "::", "Intrinsic", "::", "x86_flags_write_u64", ":", "{", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setHasCopyImplyingStackAdjustment", "(", "true", ")", ";", "return", "SDValue", "(", ")", ";", "}", "case", "Intrinsic", "::", "x86_lwpins32", ":", "case", "Intrinsic", "::", "x86_lwpins64", ":", "case", "Intrinsic", "::", "x86_umwait", ":", "case", "Intrinsic", "::", "x86_tpause", ":", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "unsigned", "Opcode", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Impossible intrinsic", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "x86_umwait", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_tpause", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_lwpins32", ":", "case", "Intrinsic", "::", "x86_lwpins64", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Operation", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VTs", ",", "Chain", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "SetCC", "=", "getSETCC", "(", "X86", "::", "COND_B", ",", "Operation", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "DAG", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i8", ",", "SetCC", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "Op", "->", "getVTList", "(", ")", ",", "Result", ",", "Operation", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown Intrinsic Type", "<STR_LIT>", ")", ";", "case", "RDSEED", ":", "case", "RDRAND", ":", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "IntrData", "->", "Opc0", ",", "dl", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getZExtOrTrunc", "(", "Result", ",", "dl", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_B", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "SDValue", "(", "Result", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "isValid", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "Op", "->", "getVTList", "(", ")", ",", "Result", ",", "isValid", ",", "SDValue", "(", "Result", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "case", "GATHER_AVX2", ":", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Scale", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "getAVX2GatherNode", "(", "IntrData", "->", "Opc0", ",", "Op", ",", "DAG", ",", "Src", ",", "Mask", ",", "Base", ",", "Index", ",", "Scale", ",", "Chain", ",", "Subtarget", ")", ";", "}", "case", "GATHER", ":", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,149	[ "}" ]	[ "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "debuggerSupported", "(", ")", ")", "header", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "header", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "header", ".", "kernarg_segment_byte_size", "=", "MFI", "->", "ABIArgOffset", ";", "header", ".", "wavefront_sgpr_count", "=", "KernelInfo", ".", "NumSGPR", ";", "header", ".", "workitem_vgpr_count", "=", "KernelInfo", ".", "NumVGPR", ";", "header", ".", "workitem_private_segment_byte_size", "=", "KernelInfo", ".", "ScratchSize", ";", "header", ".", "workgroup_group_segment_byte_size", "=", "KernelInfo", ".", "LDSSize", ";", "header", ".", "reserved_vgpr_first", "=", "KernelInfo", ".", "ReservedVGPRFirst", ";", "header", ".", "reserved_vgpr_count", "=", "KernelInfo", ".", "ReservedVGPRCount", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "header", ".", "debug_wavefront_private_segment_offset_sgpr", "=", "KernelInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";", "header", ".", "debug_private_segment_buffer_sgpr", "=", "KernelInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";" ]
LLVM	X86	CPP	code_generation	CPU	619,150	[ "const", "X86Subtarget", "", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-cpu", "<STR_LIT>", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "StringRef", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetCPU", ";", "StringRef", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetFS", ";", "SmallString", "<", "<NUM_LIT>", ">", "Key", ";", "Key", ".", "reserve", "(", "CPU", ".", "size", "(", ")", "+", "FS", ".", "size", "(", ")", ")", ";", "Key", "+=", "CPU", ";", "Key", "+=", "FS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "use-soft-float", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "Key", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", "+soft-float", "<STR_LIT>", ":", "<STR_LIT>", ",+soft-float", "<STR_LIT>", ";", "FS", "=", "Key", ".", "substr", "(", "CPU", ".", "size", "(", ")", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "X86Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "", "this", ",", "Options", ".", "StackAlignmentOverride", ")", ";", "GISelAccessor", "", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "X86GISelActualAccessor", "", "GISel", "=", "new", "X86GISelActualAccessor", "(", "new", "X86CallLowering", "(", "", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";", "I", "->", "setGISelAccessor", "(", "", "GISel", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,151	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	AVR	CPP	stmt_completion	MPU	619,152	[ "DAG", ")", ";" ]	[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Don't know how to custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "ROTL", ":", "case", "ISD", "::", "ROTR", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerDivRem", "(", "Op", "," ]
LLVM	BPF	CPP	program_repair	Virtual ISA	619,153	[ "<FIXS>", ":", "BPFGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", "TM", ".", "getDataLayout", "(", ")", ")", "{", "}", "<FIXE>" ]	[ "BPFSubtarget", "::", "BPFSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "<BUGS>", ":", "BPFGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", "e-m:e-p:64:64-i64:64-n32:64-S128", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", "&", "DL", ")", "{", "}", "<BUGE>" ]
GCC	aarch64	CPP	next_suggestion	CPU	619,154	[ "aarch64_bf16_ptr_type_node", "=", "build_pointer_type", "(", "bfloat16_type_node", ")", ";" ]	[ "static", "void", "aarch64_init_bf16_types", "(", "void", ")", "{", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "bfloat16_type_node", ",", "<STR_LIT>", "__bf16", "<STR_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,155	[ "AMDGPU runtime metadata:\\n", "<STR_LIT>", "<<", "YAML", "<<", "'", "\\n", "'", ";" ]	[ "for", "(", "auto", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "!", "F", ".", "getMetadata", "(", "<STR_LIT>", "kernel_arg_type", "<STR_LIT>", ")", ")", "continue", ";", "Prog", ".", "Kernels", ".", "emplace_back", "(", "getRuntimeMDForKernel", "(", "F", ")", ")", ";", "}", "auto", "YAML", "=", "Prog", ".", "toYAML", "(", ")", ";", "if", "(", "DumpRuntimeMD", ")", "errs", "(", ")", "<<", "<STR_LIT>" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	619,156	[ "<STR_LIT>", ";" ]	[ "os", ".", "indent", "(", "indent", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "&", "(", "", "MI", ")", "<<", "<STR_LIT>", "](", "<STR_LIT>", ";", "if", "(", "instructionPredicates", ".", "count", "(", "&", "", "MI", ")", ")", "{", "os", "<<", "getInstructionPredicates", "(", ")", ".", "at", "(", "&", "", "MI", ")", ";", "}", "else", "{", "os", "<<", "<STR_LIT>", "-", "<STR_LIT>", ";", "}", "os", "<<", "<STR_LIT>", ") ", "<STR_LIT>", ";", "MI", "->", "print", "(", "os", ",", "&", "(", "MF", "->", "getTarget", "(", ")", ")", ",", "false", ")", ";", "printMetaData", "(", "&", "(", "", "MI", ")", ",", "os", ")", ";", "}", "os", ".", "indent", "(", "indent", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "-\\n" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,157	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	619,158	[ "return", "<NUM_LIT>", ";" ]	[ "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "return", "<NUM_LIT>", ";" ]
GCC	frv	MD	next_suggestion	VLIW	619,159	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,160	[ ";" ]	[ "return", "getGeneration", "(", ")", "!=", "SOUTHERN_ISLANDS" ]
GCC	arm	CPP	next_suggestion	CPU	619,161	[ "}" ]	[ "vand_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "&", "_", "_", "b", ";" ]
GCC	visium	CPP	program_repair	Virtual ISA	619,162	[ "<FIXS>", "static", "rtx", "visium_libcall_value", "(", "machine_mode", ",", "const_rtx", ")", ";", "<FIXE>", "<FIXS>", "machine_mode", ",", "<FIXE>" ]	[ "static", "rtx", "visium_function_value", "(", "const_tree", ",", "const_tree", "fn_decl_or_type", ",", "bool", ")", ";", "<BUGS>", "static", "rtx", "visium_libcall_value", "(", "enum", "machine_mode", ",", "const_rtx", ")", ";", "<BUGE>", "static", "void", "visium_setup_incoming_varargs", "(", "cumulative_args_t", ",", "<BUGS>", "enum", "machine_mode", ",", "<BUGE>", "tree", ",", "int", "*", ",", "int", ")", ";", "static", "void", "visium_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	619,163	[ "<FIXS>", "if", "(", "NeedsWinCFI", ")", "{", "HasWinCFI", "=", "true", ";", "<FIXE>" ]	[ "}", "}", "<BUGS>", "if", "(", "NeedsWinCFI", ")", "<BUGE>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}" ]
GCC	i386	CPP	program_repair	CPU	619,164	[ "<FIXS>", "if", "(", "TARGET_SSE2", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "else", "if", "(", "TARGET_SSE2", "&&", "mode", "==", "V2DFmode", ")", "<FIXE>", "<FIXS>", "if", "(", "TARGET_AVX", "\|\|", "TARGET_SSE_UNALIGNED_STORE_OPTIMAL", "\|\|", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "\|\|", "optimize_function_for_size_p", "(", "cfun", ")", ")", "<FIXE>" ]	[ "}", "else", "if", "(", "MEM_P", "(", "op0", ")", ")", "{", "<BUGS>", "if", "(", "optimize_insn_for_size_p", "(", ")", "\|\|", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", ")", "{", "op0", "=", "gen_lowpart", "(", "V4SFmode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "V4SFmode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse_movups", "(", "op0", ",", "op1", ")", ")", ";", "return", ";", "}", "if", "(", "TARGET_SSE2", "&&", "!", "TARGET_SSE_TYPELESS_STORES", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "<BUGE>", "{", "op0", "=", "gen_lowpart", "(", "V16QImode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "V16QImode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse2_movdqu", "(", "op0", ",", "op1", ")", ")", ";", "<BUGS>", "return", ";", "<BUGE>", "}", "<BUGS>", "if", "(", "TARGET_SSE2", "&&", "mode", "==", "V2DFmode", ")", "<BUGE>", "{", "<BUGS>", "if", "(", "TARGET_SSE_UNALIGNED_STORE_OPTIMAL", ")", "<BUGE>", "emit_insn", "(", "gen_sse2_movupd", "(", "op0", ",", "op1", ")", ")", ";", "else", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,165	[ "(", "<NUM_LIT>", "-", "imm", ")", ")", ";" ]	[ "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm" ]
LLVM	P2	CPP	next_suggestion	MPU	619,166	[ "fi", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "last_formal_arg_offset", ",", "true", ")", ";" ]	[ "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_P2_Vararg", ")", ";", "}", "else", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_P2", ")", ";", "}", "int", "stack_size", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", " - next stack offset: ", "<STR_LIT>", "<<", "stack_size", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "int", "fi", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "stack_size", ",", "true", ")", ";", "MFI", "->", "mapLocalFrameObject", "(", "fi", ",", "MFI", "->", "getObjectOffset", "(", "fi", ")", ")", ";", "P2FI", "->", "setCallRetIdx", "(", "fi", ")", ";", "int", "last_formal_arg_offset", "=", "<NUM_LIT>", ";", "P2FI", "->", "setFormalArgInfo", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ">", "<NUM_LIT>", ")", ";", "CCInfo", ".", "rewindByValRegsInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ArgLocs", ".", "size", "(", ")", ";", "i", "++", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "have a byval argument\\n", "<STR_LIT>", ")", ";", "assert", "(", "Flags", ".", "getByValSize", "(", ")", "&&", "<STR_LIT>", "ByVal args of size 0 should have been ignored by front-end.", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", " - Loading argument: ", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ArgReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "addLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "{", "Opcode", "=", "ISD", "::", "AssertSext", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Opcode", "=", "ISD", "::", "AssertZext", ";", "}", "if", "(", "Opcode", ")", "{", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "ArgValue", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "fi", "=", "MFI", "->", "CreateFixedObject", "(", "Flags", ".", "getByValSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "ArgValue", "=", "DAG", ".", "getFrameIndex", "(", "fi", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "{", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "assert", "(", "(", "ObjSize", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unhandled argument--object size > stack slot size (4 bytes)", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", " - location offset: ", "<STR_LIT>", "<<", "VA", ".", "getLocMemOffset", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "last_formal_arg_offset", "=", "stack_size", "-", "VA", ".", "getLocMemOffset", "(", ")", "-", "<NUM_LIT>", ";" ]
GCC	nios2	MD	stmt_completion	MPU	619,167	[ "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_LOAD_EXCLUSIVE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	619,168	[ "}" ]	[ "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "Zeroable", ",", "WidenedMask", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLowZero", "=", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "IsHighZero", "=", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "IsHighZero", ")", "{", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ",", "LoV", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "!", "IsLowZero", "&&", "!", "IsHighZero", ")", "{", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "\|\|", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "if", "(", "!", "isa", "<", "LoadSDNode", ">", "(", "peekThroughBitcasts", "(", "V1", ")", ")", ")", "{", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "V1", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "}", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "WidenedMask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "{", "unsigned", "PermMask", "=", "(", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "PermMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}" ]
GCC	pa	MD	next_suggestion	CPU	619,169	[ "<STR_LIT>", ")" ]	[ "(", "compare", ":", "CCFP", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	nios2	MD	stmt_completion	MPU	619,170	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	619,171	[ "}" ]	[ "SDValue", "NS", "=", "DAG", ".", "getStore", "(", "SN", "->", "getChain", "(", ")", ",", "dl", ",", "TC", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";", "if", "(", "SN", "->", "isIndexed", "(", ")", ")", "{", "NS", "=", "DAG", ".", "getIndexedStore", "(", "NS", ",", "dl", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getOffset", "(", ")", ",", "SN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "NS", ".", "getNode", "(", ")", ")", ";", "}", "Align", "ClaimAlign", "=", "SN", "->", "getAlign", "(", ")", ";", "if", "(", "!", "validateConstPtrAlignment", "(", "SN", "->", "getBasePtr", "(", ")", ",", "ClaimAlign", ",", "dl", ",", "DAG", ")", ")", "return", "replaceMemWithUndef", "(", "Op", ",", "DAG", ")", ";", "MVT", "StoreTy", "=", "SN", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "Align", "NeedAlign", "=", "Subtarget", ".", "getTypeAlignment", "(", "StoreTy", ")", ";", "if", "(", "ClaimAlign", "<", "NeedAlign", ")", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "return", "SDValue", "(", "SN", ",", "<NUM_LIT>", ")", ";" ]
GCC	ia64	MD	stmt_completion	CPU	619,172	[ ")", "]" ]	[ "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	619,173	[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "def", "VST1LNd8", ":", "VST1LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>", ",", "v8i8", ",", "truncstorei8", ",", "NEONvgetlaneu", ",", "addrmode6", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane" ]
LLVM	SystemZ	CPP	program_repair	CPU	619,174	[ "<FIXS>", "if", "(", "!", "refineRxSBGMask", "(", "RxSBG", ",", "Mask", ")", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "!", "refineRxSBGMask", "(", "RxSBG", ",", "Mask", ")", ")", "<FIXE>", "<FIXS>", "RxSBG", ".", "Input", "=", "Input", ";", "<FIXE>", "<FIXS>", "if", "(", "RxSBG", ".", "BitSize", "!=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "RxSBG", ".", "Rotate", "=", "(", "RxSBG", ".", "Rotate", "+", "CountNode", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "RxSBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "SDValue", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "MaskNode", "->", "getZExtValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "refineRISBGMask", "(", "RISBG", ",", "Mask", ")", ")", "{", "<BUGE>", "APInt", "KnownZero", ",", "KnownOne", ";", "CurDAG", "->", "ComputeMaskedBits", "(", "Input", ",", "KnownZero", ",", "KnownOne", ")", ";", "Mask", "\|=", "KnownZero", ".", "getZExtValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "refineRISBGMask", "(", "RISBG", ",", "Mask", ")", ")", "<BUGE>", "return", "false", ";", "}", "<BUGS>", "RISBG", ".", "Input", "=", "Input", ";", "<BUGE>", "return", "true", ";", "}", "case", "ISD", "::", "ROTL", ":", "{", "<BUGS>", "if", "(", "RISBG", ".", "BitSize", "!=", "<NUM_LIT>", ")", "<BUGE>", "return", "false", ";", "ConstantSDNode", "*", "CountNode", "=", "dyn_cast", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "CountNode", ")", "return", "false", ";", "<BUGS>", "RISBG", ".", "Rotate", "=", "(", "RISBG", ".", "Rotate", "+", "CountNode", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "RISBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "return", "true", ";", "}" ]
LLVM	Mips	CPP	next_suggestion	CPU	619,175	[ "}" ]	[ "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "RHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "True", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "False", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "LSEL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "True", ".", "getValueType", "(", ")", ",", "LHS", ",", "True", ",", "False", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RSEL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "True", ".", "getValueType", "(", ")", ",", "RHS", ",", "True", ",", "False", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ",", "LSEL", ",", "RSEL", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	619,176	[ "SDValue", "X86TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "return", "LowerCMP_SWAP", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "LowerLOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "LowerATOMIC_STORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerShiftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerZERO_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "LowerANY_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FABS", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FNEG", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FGETSIGN", ":", "return", "LowerFGETSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAME_TO_ARGS_OFFSET", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INIT_TRAMPOLINE", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADJUST_TRAMPOLINE", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ_ZERO_UNDEF", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "return", "LowerCTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "UMUL_LOHI", ":", "case", "ISD", "::", "SMUL_LOHI", ":", "return", "LowerMUL_LOHI", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SHL", ":", "return", "LowerShift", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SADDO", ":", "case", "ISD", "::", "UADDO", ":", "case", "ISD", "::", "SSUBO", ":", "case", "ISD", "::", "USUBO", ":", "case", "ISD", "::", "SMULO", ":", "case", "ISD", "::", "UMULO", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "READCYCLECOUNTER", ":", "return", "LowerREADCYCLECOUNTER", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "LowerBITCAST", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADD", ":", "return", "LowerADD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SUB", ":", "return", "LowerSUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
GCC	microblaze	CPP	next_suggestion	MPU	619,177	[ "return", "false", ";" ]	[ "if", "(", "flag_pic", "==", "<NUM_LIT>", "\|\|", "microblaze_tls_symbol_p", "(", "xplus1", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol", "=", "xplus1", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "CONST", ")", "{", "rtx", "xconst0", "=", "XEXP", "(", "xplus1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "UNSPEC", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "xconst0", ")", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", ")", "{", "xconst0", "=", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "xconst0", ")", "==", "LABEL_REF", ")", "{", "if", "(", "flag_pic", "==", "<NUM_LIT>", "\|\|", "microblaze_tls_symbol_p", "(", "xconst0", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol", "=", "xplus1", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "return", "true", ";", "}", "return", "false", ";", "}", "else", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "REG", "&&", "microblaze_valid_index_register_p", "(", "xplus1", ",", "mode", ",", "strict", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", ")", ")", "{", "info", "->", "type", "=", "ADDRESS_REG_INDEX", ";", "info", "->", "regB", "=", "xplus1", ";", "return", "true", ";", "}", "}", "break", ";", "}", "case", "CONST_INT", ":", "{", "info", "->", "regA", "=", "gen_raw_REG", "(", "mode", ",", "<NUM_LIT>", ")", ";", "info", "->", "type", "=", "ADDRESS_CONST_INT", ";", "info", "->", "offset", "=", "x", ";", "return", "true", ";", "}", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "{", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "info", "->", "symbol", "=", "x", ";", "info", "->", "regA", "=", "gen_raw_REG", "(", "mode", ",", "get_base_reg", "(", "x", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", "{", "info", "->", "regA", "=", "gen_raw_REG", "(", "mode", ",", "get_base_reg", "(", "XVECEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "!", "(", "flag_pic", "&&", "pic_address_needs_scratch", "(", "x", ")", ")", ";", "}", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "microblaze_tls_symbol_p", "(", "x", ")", ")", "return", "false", ";", "return", "true", ";", "}", "case", "UNSPEC", ":", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "x", ")", ";", "}", "default", ":", "return", "false", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,178	[ "<STR_LIT>", ">", ";" ]	[ "def", "shl_imm64_asmoperand", ":", "shl_imm_asmoperands", "<" ]
LLVM	X86	CPP	code_generation	CPU	619,179	[ "bool", "X86TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "IsCalleePopSRet", ",", "bool", "isVarArg", ",", "Type", "", "RetTy", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "CallerF", ".", "getReturnType", "(", ")", "->", "isX86_FP80Ty", "(", ")", "&&", "!", "RetTy", "->", "isX86_FP80Ty", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "bool", "IsCalleeWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "CalleeCC", ")", ";", "bool", "IsCallerWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "CallerCC", ")", ";", "bool", "IsGuaranteeTCO", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "\|\|", "CalleeCC", "==", "CallingConv", "::", "Tail", "\|\|", "CalleeCC", "==", "CallingConv", "::", "SwiftTail", ";", "if", "(", "IsCalleeWin64", "!=", "IsCallerWin64", ")", "return", "false", ";", "if", "(", "IsGuaranteeTCO", ")", "{", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "const", "X86RegisterInfo", "", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getSRetReturnReg", "(", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "IsCalleePopSRet", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "{", "if", "(", "IsCalleeWin64", "\|\|", "IsCallerWin64", ")", "return", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_X86", ")", ";", "for", "(", "const", "auto", "&", "VA", ":", "ArgLocs", ")", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "bool", "Unused", "=", "false", ";", "for", "(", "const", "auto", "&", "In", ":", "Ins", ")", "{", "if", "(", "!", "In", ".", "Used", ")", "{", "Unused", "=", "true", ";", "break", ";", "}", "}", "if", "(", "Unused", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "false", ",", "MF", ",", "RVLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_X86", ")", ";", "for", "(", "const", "auto", "&", "VA", ":", "RVLocs", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "return", "false", ";", "}", "}", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "RetCC_X86", ",", "RetCC_X86", ")", ")", "return", "false", ";", "const", "X86RegisterInfo", "", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "unsigned", "StackArgsSize", "=", "<NUM_LIT>", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "if", "(", "IsCalleeWin64", ")", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_X86", ")", ";", "StackArgsSize", "=", "CCInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "CCInfo", ".", "getStackSize", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "X86InstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "I", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "I", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ",", "VA", ")", ")", "return", "false", ";", "}", "}", "}", "bool", "PositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "(", "!", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "\|\|", "PositionIndependent", ")", ")", "{", "unsigned", "NumInRegs", "=", "<NUM_LIT>", ";", "unsigned", "MaxInRegs", "=", "PositionIndependent", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "EAX", ":", "case", "X86", "::", "EDX", ":", "case", "X86", "::", "ECX", ":", "if", "(", "++", "NumInRegs", "==", "MaxInRegs", ")", "return", "false", ";", "break", ";", "}", "}", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ")", "return", "false", ";", "}", "bool", "CalleeWillPop", "=", "X86", "::", "isCalleePop", "(", "CalleeCC", ",", "Subtarget", ".", "is64Bit", "(", ")", ",", "isVarArg", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ";", "if", "(", "unsigned", "BytesToPop", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getBytesToPopOnReturn", "(", ")", ")", "{", "bool", "CalleePopMatches", "=", "CalleeWillPop", "&&", "BytesToPop", "==", "StackArgsSize", ";", "if", "(", "!", "CalleePopMatches", ")", "return", "false", ";", "}", "else", "if", "(", "CalleeWillPop", "&&", "StackArgsSize", ">", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	619,180	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	619,181	[ "int8x8_t", ")", "_", "_", "b", ")", ";" ]	[ "return", "(", "uint8x8_t", ")", "_", "_", "builtin_aarch64_urhaddv8qi", "(", "(", "int8x8_t", ")", "_", "_", "a", ",", "(" ]
GCC	or1k	CPP	stmt_completion	CPU	619,182	[ "(", "regno", ")", ";" ]	[ "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "break", ";", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "case", "UNSPEC_GOTOFF", ":", "case", "UNSPEC_TPOFF", ":", "case", "UNSPEC_GOTTPOFF", ":", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "regno", "=", "REGNO", "(", "base", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "{", "if", "(", "strict_p", ")", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "else", "return", "true", ";", "}", "if", "(", "strict_p", ")", "return", "regno", "<=", "<NUM_LIT>", ";", "else", "return", "REGNO_OK_FOR_BASE_P" ]
LLVM	X86	CPP	next_suggestion	CPU	619,183	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SINT_TO_FP", ",", "dl", ",", "VT", ",", "P", ")", ";" ]	[ "SDValue", "P", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "UINT_TO_FP", ",", "DstVT", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "UINT_TO_FP", ",", "dl", ",", "VT", ",", "P", ")", ";" ]
LLVM	XCore	CPP	stmt_completion	MPU	619,184	[ ",", "createXCoreMCInstPrinter", ")", ";" ]	[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeXCoreTargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "getTheXCoreTarget", "(", ")", ",", "createXCoreMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getTheXCoreTarget", "(", ")", ",", "createXCoreMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getTheXCoreTarget", "(", ")", ",", "createXCoreMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getTheXCoreTarget", "(", ")", ",", "createXCoreMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getTheXCoreTarget", "(", ")" ]
GCC	c4x	MD	next_suggestion	DSP	619,185	[ "<STR_LIT>" ]	[ "(", "ashiftrt", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	i386	MD	stmt_completion	CPU	619,186	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V4SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	619,187	[ "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "=r,0,", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorl", "<STR_LIT>", ",", "<STR_LIT>", "$$16,", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", ")", "{" ]	[ "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "if", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapl", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapq", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapl", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapq", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", ")", "{", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "=r,0,", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", "\|\|", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rolw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", ")", ")", "{", "AsmPieces", ".", "clear", "(", ")", ";", "const", "std", "::", "string", "&", "ConstraintsStr", "=", "IA", "->", "getConstraintString", "(", ")", ";", "SplitString", "(", "StringRef", "(", "ConstraintsStr", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "array_pod_sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "clobbersFlagRegisters", "(", "AsmPieces", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":" ]
GCC	mips	MD	next_suggestion	CPU	619,188	[ "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_APPEND", ")", ")", "]", "<STR_LIT>", "{" ]
GCC	arm	CPP	stmt_completion	CPU	619,189	[ "bu", "=", "{", "_", "_", "b", "}", ";" ]	[ "vst3q_u32", "(", "uint32_t", "*", "_", "_", "a", ",", "uint32x4x3_t", "_", "_", "b", ")", "{", "union", "{", "uint32x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ci", "_", "_", "o", ";", "}", "_", "_" ]
GCC	mn10300	MD	stmt_completion	MPU	619,190	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LIW", ")", ")", "(", "set", "(", "reg", ":", "CC", "CC_REG", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr" ]
LLVM	Lanai	CPP	stmt_completion	CPU	619,191	[ ":" ]	[ "inline", "static", "StringRef", "lanaiCondCodeToString", "(", "LPCC", "::", "CondCode", "CC", ")", "{", "switch", "(", "CC", ")", "{", "case", "LPCC", "::", "ICC_T", ":", "return", "<STR_LIT>", "t", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_F", ":", "return", "<STR_LIT>", "f", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_NE", ":", "return", "<STR_LIT>", "ne", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_EQ", ":", "return", "<STR_LIT>", "eq", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_VC", ":", "return", "<STR_LIT>", "vc", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_VS", ":", "return", "<STR_LIT>", "vs", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_PL", ":", "return", "<STR_LIT>", "pl", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_MI", ":", "return", "<STR_LIT>", "mi", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_GE", ":", "return", "<STR_LIT>", "ge", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_LT", ":", "return", "<STR_LIT>", "lt", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_GT" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,192	[ "}" ]	[ "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseRegWithFPInputMods", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseRegOrImmWithFPInputMods", "(", "Operands", ",", "false", ")", ";" ]
LLVM	TeeRISC	CPP	stmt_completion	CPU	619,193	[ "i", ")", "MFI", "->", "setObjectOffset", "(", "FnStoreVarArgs", "[", "i", "]", ".", "FI", ",", "FnStoreVarArgs", "[", "i", "]", ".", "SPOffset", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FnStoreVarArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++" ]
LLVM	PIC16	CPP	next_suggestion	MPU	619,194	[ "else", "MemOp", "=", "<NUM_LIT>", ";" ]	[ "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "\|\|", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "return", "false", ";", "if", "(", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "else", "MemOp", "=", "<NUM_LIT>", ";", "}", "if", "(", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "return", "false", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	619,195	[ "function", "*", ")", "{" ]	[ "virtual", "unsigned", "int", "execute", "(" ]
LLVM	Sparc	CPP	stmt_completion	CPU	619,196	[ ")", ";" ]	[ "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op" ]
GCC	m68k	MD	next_suggestion	MPU	619,197	[ "}", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "return", "m68k_output_movem", "(", "operands", ",", "operands", "[", "<NUM_LIT>", "]", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "true", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	619,198	[ "MachineInstrBuilder", "CallseqStart", "=", "BuildMI", "(", "MF", ",", "MIMD", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]	[ "MachineFunction", "&", "MF", "=", "*", "BB", "->", "getParent", "(", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setAdjustsStack", "(", "true", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,199	[ "->", "getIndex", "(", ")", ";" ]	[ "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "RHSC", "<", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")" ]

GCC

i386

MD

program_repair

CPU

619,100

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VF1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "VF1", "(", "match_operand", ":", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V16SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_float", ":", "V16SF", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

SystemZ

TD

stmt_completion

CPU

619,101

[ "}", "=", "I2", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

aarch64

MD

stmt_completion

CPU

619,102

[ "<NUM_LIT>", "]", "," ]

[ "[", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "p", "=", "aarch64_simd_vect_par_cnst_half", "(", "<", "MODE", ">", "mode", ",", "<", "nunits", ">", ",", "true", ")", "emit_insn", "(", "gen_aarch64_sqdmlal2_n", "<", "mode", ">", "_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,103

[ "}" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

619,104

[ "<STR_LIT>", ")", ",", "IIC_VecFP", ",", "pattern", ">", ";" ]

[ "class", "X_VT5_XO5_VB5", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo2", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "string", "opc", ",", "list", "<", "dag", ">", "pattern", ">", ":", "X_RD5_XO5_RS5", "<", "opcode", ",", "xo2", ",", "xo", ",", "(", "outs", "vrrc", ":", "$", "vT", ")", ",", "(", "ins", "vrrc", ":", "$", "vB", ")", ",", "!", "strconcat", "(", "opc", "," ]

GCC

rs6000

CPP

program_repair

CPU

619,105

[ "<FIXS>", "rs6000_sched_reorder2", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "*", "*", "ready", ",", "<FIXE>" ]

[ "static", "int", "<BUGS>", "rs6000_sched_reorder2", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx", "*", "ready", ",", "<BUGE>", "int", "*", "pn_ready", ",", "int", "clock_var", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "sched_verbose", ")" ]

GCC

sh

CPP

stmt_completion

CPU

619,106

[ "fndecl", ";" ]

[ "static", "tree", "sh_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "bdesc", ")", ")", "return", "error_mark_node", ";", "if", "(", "!", "bdesc", "[", "code", "]", ".", "is_enabled", "(", ")", ")", "return", "error_mark_node", ";", "return", "bdesc", "[", "code", "]", "." ]

GCC

gcn

MD

stmt_completion

GPU

619,107

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code" ]

GCC

stormy16

MD

stmt_completion

CPU

619,108

[ "<STR_LIT>", ")", ")" ]

[ "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

mcore

CPP

next_suggestion

MPU

619,109

[ "int", "unsigned_p", ";" ]

[ "rtx", "mcore_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", ")", "{", "machine_mode", "mode", ";" ]

GCC

i386

CPP

stmt_completion

CPU

619,110

[ ")", "_", "_", "W", ",", "_", "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pminsq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "(", "_", "_", "v2di" ]

LLVM

ARM

TD

next_suggestion

CPU

619,111

[ "}" ]

[ "def", "v2f32", ":", "N2V", "<", "op24_23", ",", "op21_20", ",", "<NUM_LIT>", ",", "op17_16", ",", "op11_7", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "Vm", ")", ",", "NoItinerary", ",", "opc", ",", "<STR_LIT>", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "v2i32", "(", "OpNode", "(", "v2f32", "DPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

619,112

[ "}" ]

[ "static", "void", "rs6000_print_builtin_options", "(", "FILE", "*", "file", ",", "int", "indent", ",", "const", "char", "*", "string", ",", "HOST_WIDE_INT", "flags", ")", "{", "rs6000_print_options_internal", "(", "file", ",", "indent", ",", "string", ",", "flags", ",", "<STR_LIT>", "<STR_LIT>", ",", "&", "rs6000_builtin_mask_names", "[", "<NUM_LIT>", "]", ",", "ARRAY_SIZE", "(", "rs6000_builtin_mask_names", ")", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

619,113

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

aarch64

CPP

program_repair

CPU

619,114

[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "final_adjustment_p", "?", "guard_used_by_caller", ":", "guard_size", "-", "guard_used_by_caller", ")", ";", "if", "(", "final_adjustment_p", "&&", "known_eq", "(", "cfun", "->", "machine", "->", "frame", ".", "below_hard_fp_saved_regs_size", ",", "<NUM_LIT>", ")", ")", "{", "poly_int64", "lr_offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "LR_REGNUM", "]", ";", "if", "(", "known_ge", "(", "lr_offset", ",", "<NUM_LIT>", ")", ")", "min_probe_threshold", "-=", "lr_offset", ".", "to_constant", "(", ")", ";", "elsegcc_assert", "(", "!", "flag_stack_clash_protection", "||", "known_eq", "(", "poly_size", ",", "<NUM_LIT>", ")", ")", ";", "}", "<FIXE>" ]

[ "HOST_WIDE_INT", "guard_size", "=", "<NUM_LIT>", "<<", "PARAM_VALUE", "(", "PARAM_STACK_CLASH_PROTECTION_GUARD_SIZE", ")", ";", "HOST_WIDE_INT", "guard_used_by_caller", "=", "STACK_CLASH_CALLER_GUARD", ";", "<BUGS>", "<BUGE>", "HOST_WIDE_INT", "min_probe_threshold", "<BUGS>", "final_adjustment_p", "?", "guard_used_by_caller", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "LR_REGNUM", "]", ":", "guard_size", "-", "guard_used_by_caller", ";", "<BUGE>", "poly_int64", "frame_size", "=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", ";" ]

GCC

i386

MD

next_suggestion

CPU

619,115

[ "(", "set", "(", "attr", "<STR_LIT>", ")" ]

[ "(", "zero_extend", ":", "DI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "get_attr_prefix_0f", "(", "insn", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "default", ":", "return", "<STR_LIT>", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

619,116

[ "X86", "::", "XMM0", "&&", "getMemIndexReg", "(", ")", "<=", "X86", "::", "XMM15", ";" ]

[ "bool", "isMemVX32", "(", ")", "const", "{", "return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", "&&", "getMemIndexReg", "(", ")", ">=" ]

GCC

alpha

MD

stmt_completion

MPU

619,117

[ ")", "]" ]

[ "(", "unspec_volatile", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_SC", ")", ")", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

code_generation

GPU

619,118

[ "static", "ArgDescriptor", "createRegister", "(", "Register", "Reg", ",", "unsigned", "Mask", "=", "~", "<NUM_LIT>", "u", ")", "{", "return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "false", ",", "true", ")", ";", "}" ]

[ ".cfi_register", "Previous", "value", "of", "Register1", "is", "saved", "in", "register", "Register2", "." ]

LLVM

XCore

CPP

code_generation

MPU

619,119

[ "void", "XCoreRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "*", "MMI", "=", "MFI", "->", "getMachineModuleInfo", "(", ")", ";", "XCoreFunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "::", "getUnknownLoc", "(", ")", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "FrameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Misaligned frame size", "<STR_LIT>", ")", ";", "FrameSize", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "FrameSize", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "FrameSize", ")", ")", "{", "std", "::", "string", "msg", ";", "raw_string_ostream", "Msg", "(", "msg", ")", ";", "Msg", "<<", "<STR_LIT>", "emitPrologue Frame size too big: ", "<STR_LIT>", "<<", "FrameSize", ";", "llvm_report_error", "(", "Msg", ".", "str", "(", ")", ")", ";", "}", "bool", "emitFrameMoves", "=", "needsFrameMoves", "(", "MF", ")", ";", "if", "(", "FrameSize", ")", "{", "bool", "saveLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";", "bool", "LRSavedOnEntry", "=", "false", ";", "int", "Opcode", ";", "if", "(", "saveLR", "&&", "(", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ")", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "saveLR", "=", "false", ";", "LRSavedOnEntry", "=", "true", ";", "}", "else", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "unsigned", "FrameLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "FrameLabelId", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", "*", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "unsigned", "SaveLRLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "SaveLRLabelId", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabelId", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "unsigned", "SaveR10LabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "SaveR10LabelId", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveR10LabelId", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "FramePtr", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "unsigned", "FrameLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "FrameLabelId", ")", ";", "MachineLocation", "SPDst", "(", "FramePtr", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "}", "}", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "CalleeSavedInfo", ">", ">", "&", "SpillLabels", "=", "XFI", "->", "getSpillLabels", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "SpillLabels", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "SpillLabel", "=", "SpillLabels", "[", "I", "]", ".", "first", ";", "CalleeSavedInfo", "&", "CSI", "=", "SpillLabels", "[", "I", "]", ".", "second", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "CSI", ".", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "CSI", ".", "getReg", "(", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", ")", ";", "MachineLocation", "CSSrc", "(", "Reg", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "SpillLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

GCC

i386

MD

next_suggestion

CPU

619,120

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,121

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]

GCC

mcore

MD

stmt_completion

MPU

619,122

[ ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

next_suggestion

CPU

619,123

[ "offsets", "=", "arm_get_frame_offsets", "(", ")", ";" ]

[ "bool", "use_simple_return_p", "(", "void", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "arm_compute_frame_layout", "(", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,124

[ "DstMBB", "->", "addSuccessor", "(", "*", "It", ")", ";" ]

[ "void", "AMDGPUCFGStructurizer", "::", "cloneSuccessorList", "(", "MachineBasicBlock", "*", "DstMBB", ",", "MachineBasicBlock", "*", "SrcMBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "It", "=", "SrcMBB", "->", "succ_begin", "(", ")", ",", "iterEnd", "=", "SrcMBB", "->", "succ_end", "(", ")", ";", "It", "!=", "iterEnd", ";", "++", "It", ")" ]

GCC

nds32

MD

next_suggestion

CPU

619,125

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

GCC

mips

CPP

stmt_completion

CPU

619,126

[ "&&", "KERNEL_REG_P", "(", "REGNO", "(", "*", "iter", ")", ")", ")", "return", "true", ";" ]

[ "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "if", "(", "REG_P", "(", "*", "iter", ")" ]

GCC

avr

CPP

next_suggestion

MPU

619,127

[ "if", "(", "<NUM_LIT>", "==", "(", "pop_mask", "&", "(", "<NUM_LIT>", "<<", "popcount_hwi", "(", "val8", ")", ")", ")", ")", "return", "false", ";" ]

[ "machine_mode", "mode", "=", "GET_MODE", "(", "xval", ")", ";", "if", "(", "VOIDmode", "==", "mode", ")", "mode", "=", "SImode", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_bytes", ";", "i", "++", ")", "{", "rtx", "xval8", "=", "simplify_gen_subreg", "(", "QImode", ",", "xval", ",", "mode", ",", "i", ")", ";", "unsigned", "int", "val8", "=", "UINTVAL", "(", "xval8", ")", "&", "GET_MODE_MASK", "(", "QImode", ")", ";" ]

GCC

vax

MD

next_suggestion

CPU

619,128

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "VUNSPEC_PEM", ")", "]", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

619,129

[ "}" ]

[ "unsigned", "OpNum", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "assert", "(", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "VPR", ")", "&&", "<STR_LIT>", "Expected VPR", "<STR_LIT>", ")", ";", "assert", "(", "(", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Expected Then predicate", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "setReg", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Removed predicate from: ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "}", "}" ]

LLVM

M68k

CPP

stmt_completion

MPU

619,130

[ "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{" ]

[ "static", "MCDisassembler", "*", "createM68kDisassembler", "(", "const", "Target", "&", "T", ",", "const" ]

LLVM

X86

CPP

next_suggestion

CPU

619,131

[ "if", "(", "STI", "->", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode32Bit", "]", "!=", "<NUM_LIT>", ")", "return", "new", "X86AddressSanitizer32", "(", "STI", ")", ";" ]

[ "const", "bool", "hasCompilerRTSupport", "=", "T", ".", "isOSLinux", "(", ")", ";", "if", "(", "ClAsanInstrumentAssembly", "&&", "hasCompilerRTSupport", "&&", "MCOptions", ".", "SanitizeAddress", ")", "{" ]

LLVM

Mips

TD

stmt_completion

CPU

619,132

[ "<NUM_LIT>", ";" ]

[ "dag", "InOperandList", "=", "(", "ins", "vsplat_simm10", ":", "$", "s10", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "]", ";", "bit", "hasSideEffects", "=" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,133

[ "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,134

[ "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]

LLVM

VE

CPP

stmt_completion

CPU

619,135

[ "\\", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "std", "::", "optional", "<", "unsigned", ">", "getVVPOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "MLOAD", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "MSTORE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "VPOPC", ":", "\\", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "\\", "case", "ISD", "::", "SDNAME", ":" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,136

[ "if", "(", "isMIMG", "(", "MI", ")", "||", "(", "AMDGPU", "::", "isGraphics", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "(", "isMUBUF", "(", "MI", ")", "||", "isMTBUF", "(", "MI", ")", ")", ")", ")", "{" ]

[ "if", "(", "isVOP3", "(", "MI", ")", ")", "{", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "return", "CreatedBB", ";", "}", "if", "(", "isSMRD", "(", "MI", ")", ")", "{", "legalizeOperandsSMRD", "(", "MRI", ",", "MI", ")", ";", "return", "CreatedBB", ";", "}", "if", "(", "isFLAT", "(", "MI", ")", ")", "{", "legalizeOperandsFLAT", "(", "MRI", ",", "MI", ")", ";", "return", "CreatedBB", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "PHI", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ",", "*", "SRC", "=", "nullptr", ",", "*", "VRC", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "RI", ".", "hasVectorRegisters", "(", "OpRC", ")", ")", "{", "VRC", "=", "OpRC", ";", "}", "else", "{", "SRC", "=", "OpRC", ";", "}", "}", "if", "(", "VRC", "||", "!", "RI", ".", "isSGPRClass", "(", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "VRC", ")", "{", "assert", "(", "SRC", ")", ";", "if", "(", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", "==", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "{", "VRC", "=", "&", "AMDGPU", "::", "VReg_1RegClass", ";", "}", "else", "VRC", "=", "RI", ".", "hasAGPRs", "(", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "?", "RI", ".", "getEquivalentAGPRClass", "(", "SRC", ")", ":", "RI", ".", "getEquivalentVGPRClass", "(", "SRC", ")", ";", "}", "else", "{", "VRC", "=", "RI", ".", "hasAGPRs", "(", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ")", "?", "RI", ".", "getEquivalentAGPRClass", "(", "VRC", ")", ":", "RI", ".", "getEquivalentVGPRClass", "(", "VRC", ")", ";", "}", "RC", "=", "VRC", ";", "}", "else", "{", "RC", "=", "SRC", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "MachineBasicBlock", "*", "InsertBB", "=", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Insert", "=", "InsertBB", "->", "getFirstTerminator", "(", ")", ";", "legalizeGenericOperand", "(", "*", "InsertBB", ",", "Insert", ",", "RC", ",", "Op", ",", "MRI", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "DstRC", ")", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "MRI", ".", "getRegClass", "(", "Op", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "OpRC", ")", ";", "if", "(", "VRC", "==", "OpRC", ")", "continue", ";", "legalizeGenericOperand", "(", "*", "MBB", ",", "MI", ",", "VRC", ",", "Op", ",", "MRI", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Op", ".", "setIsKill", "(", ")", ";", "}", "}", "return", "CreatedBB", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "INSERT_SUBREG", ")", "{", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ")", ";", "if", "(", "DstRC", "!=", "Src0RC", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "legalizeGenericOperand", "(", "*", "MBB", ",", "MI", ",", "DstRC", ",", "Op", ",", "MRI", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "}", "return", "CreatedBB", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_INIT_M0", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isReg", "(", ")", "&&", "RI", ".", "hasVectorRegisters", "(", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ")", ")", "Src", ".", "setReg", "(", "readlaneVGPRToSGPR", "(", "Src", ".", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ")", ";", "return", "CreatedBB", ";", "}" ]

LLVM

ARM64

CPP

stmt_completion

CPU

619,137

[ "<STR_LIT>", ", #", "<STR_LIT>", "<<", "<NUM_LIT>", "*", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";" ]

[ "void", "ARM64InstPrinter", "::", "printMemoryPostIndexed128", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'", "[", "'", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "'", "]", "'", "<<" ]

GCC

i386

MD

stmt_completion

CPU

619,138

[ ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

619,139

[ "_", "a", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castph_ps", "(", "_", "_", "m512h", "_", "_", "a", ")", "{", "return", "(", "_", "_", "m512", ")", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,140

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_cmoveit", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_cda00a", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

619,141

[ "}" ]

[ "def", "Wrrr", ":", "BaseMulAccum", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32", ",", "GPR32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "AccNode", "GPR32", ":", "$", "Ra", ",", "(", "mul", "GPR32", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIM32", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

microblaze

CPP

next_suggestion

MPU

619,142

[ "return", "true", ";" ]

[ "}", "else", "if", "(", "flag_pic", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "result", "=", "expand_pic_symbol_ref", "(", "mode", ",", "op1", ")", ";", "emit_move_insn", "(", "op0", ",", "result", ")", ";", "return", "true", ";", "}", "}", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "rtx", "p0", ",", "p1", ";", "p0", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "p1", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "p1", ")", "==", "CONST_INT", ")", "&&", "(", "(", "GET_CODE", "(", "p0", ")", "==", "UNSPEC", ")", "||", "(", "(", "GET_CODE", "(", "p0", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "p0", ")", "==", "LABEL_REF", ")", "&&", "(", "flag_pic", "==", "<NUM_LIT>", "||", "microblaze_tls_symbol_p", "(", "p0", ")", "||", "!", "SMALL_INT", "(", "p1", ")", ")", ")", ")", ")", "{", "rtx", "temp", "=", "force_reg", "(", "SImode", ",", "p0", ")", ";", "rtx", "temp2", "=", "p1", ";", "if", "(", "flag_pic", "&&", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "emit_move_insn", "(", "op0", ",", "gen_rtx_PLUS", "(", "SImode", ",", "temp", ",", "temp2", ")", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

619,143

[ "<", "[", "WriteVST4", "]", ">", ";" ]

[ "def", "VST4q8oddPseudo_UPD", ":", "VSTQQQQWBPseudo", "<", "IIC_VST4u", ">", ",", "Sched" ]

LLVM

ARM

CPP

next_suggestion

CPU

619,144

[ "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "NumElts", ")", ";" ]

[ "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Custom sext/zext expansion needs >128-bit vector.", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", "!=", "DestVT", ".", "getSizeInBits", "(", ")", "&&", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", "!=", "DestVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestEltSize", "=", "DestVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";" ]

GCC

mips

MD

stmt_completion

CPU

619,145

[ "<STR_LIT>", ")" ]

[ "(", "define_mode_iterator", "ANYF", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF" ]

GCC

i386

MD

program_repair

CPU

619,146

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

R600

CPP

next_suggestion

GPU

619,147

[ "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "hsail_version_minor = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_version_minor", ")", ",", "false", ")", ";" ]

[ "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "amd_code_version_minor = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "amd_code_version_minor", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "struct_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "struct_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "target_chip = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "target_chip", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " compute_pgm_rsrc1: ", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "KernelInfo", ".", "ComputePGMRSrc1", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", " compute_pgm_rsrc2: ", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "enable_sgpr_private_segment_buffer = ", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_SIZE", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "enable_sgpr_kernarg_segment_ptr = ", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "private_element_size = 2 ", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "is_ptr64 = ", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_IS_PTR64", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "workitem_private_segment_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workitem_private_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "workgroup_group_segment_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workgroup_group_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "gds_segment_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "gds_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "kernarg_segment_byte_size = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "kernarg_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "wavefront_sgpr_count = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "wavefront_sgpr_count", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "workitem_vgpr_count = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workitem_vgpr_count", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "code_type = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "code_type", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "wavefront_size = ", "<STR_LIT>", "+", "Twine", "(", "(", "int", ")", "header", ".", "wavefront_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "optimization_level = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "optimization_level", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "hsail_profile = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_profile", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "hsail_machine_model = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_machine_model", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "hsail_version_major = ", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_version_major", ")", ",", "false", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

619,148

[ "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "static", "SDValue", "LowerINTRINSIC_W_CHAIN", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "IntNo", ")", ";", "if", "(", "!", "IntrData", ")", "{", "switch", "(", "IntNo", ")", "{", "case", "llvm", "::", "Intrinsic", "::", "x86_seh_ehregnode", ":", "return", "MarkEHRegistrationNode", "(", "Op", ",", "DAG", ")", ";", "case", "llvm", "::", "Intrinsic", "::", "x86_seh_ehguard", ":", "return", "MarkEHGuard", "(", "Op", ",", "DAG", ")", ";", "case", "llvm", "::", "Intrinsic", "::", "x86_flags_read_u32", ":", "case", "llvm", "::", "Intrinsic", "::", "x86_flags_read_u64", ":", "case", "llvm", "::", "Intrinsic", "::", "x86_flags_write_u32", ":", "case", "llvm", "::", "Intrinsic", "::", "x86_flags_write_u64", ":", "{", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setHasCopyImplyingStackAdjustment", "(", "true", ")", ";", "return", "SDValue", "(", ")", ";", "}", "case", "Intrinsic", "::", "x86_lwpins32", ":", "case", "Intrinsic", "::", "x86_lwpins64", ":", "case", "Intrinsic", "::", "x86_umwait", ":", "case", "Intrinsic", "::", "x86_tpause", ":", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "unsigned", "Opcode", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Impossible intrinsic", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "x86_umwait", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_tpause", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "x86_lwpins32", ":", "case", "Intrinsic", "::", "x86_lwpins64", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Operation", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VTs", ",", "Chain", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "SetCC", "=", "getSETCC", "(", "X86", "::", "COND_B", ",", "Operation", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "DAG", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i8", ",", "SetCC", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "Op", "->", "getVTList", "(", ")", ",", "Result", ",", "Operation", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown Intrinsic Type", "<STR_LIT>", ")", ";", "case", "RDSEED", ":", "case", "RDRAND", ":", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "IntrData", "->", "Opc0", ",", "dl", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getZExtOrTrunc", "(", "Result", ",", "dl", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "X86", "::", "COND_B", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "SDValue", "(", "Result", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "isValid", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "Op", "->", "getVTList", "(", ")", ",", "Result", ",", "isValid", ",", "SDValue", "(", "Result", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "case", "GATHER_AVX2", ":", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Scale", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "getAVX2GatherNode", "(", "IntrData", "->", "Opc0", ",", "Op", ",", "DAG", ",", "Src", ",", "Mask", ",", "Base", ",", "Index", ",", "Scale", ",", "Chain", ",", "Subtarget", ")", ";", "}", "case", "GATHER", ":", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,149

[ "}" ]

[ "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "debuggerSupported", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DEBUG_SUPPORTED", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "header", ".", "kernarg_segment_byte_size", "=", "MFI", "->", "ABIArgOffset", ";", "header", ".", "wavefront_sgpr_count", "=", "KernelInfo", ".", "NumSGPR", ";", "header", ".", "workitem_vgpr_count", "=", "KernelInfo", ".", "NumVGPR", ";", "header", ".", "workitem_private_segment_byte_size", "=", "KernelInfo", ".", "ScratchSize", ";", "header", ".", "workgroup_group_segment_byte_size", "=", "KernelInfo", ".", "LDSSize", ";", "header", ".", "reserved_vgpr_first", "=", "KernelInfo", ".", "ReservedVGPRFirst", ";", "header", ".", "reserved_vgpr_count", "=", "KernelInfo", ".", "ReservedVGPRCount", ";", "if", "(", "STM", ".", "debuggerEmitPrologue", "(", ")", ")", "{", "header", ".", "debug_wavefront_private_segment_offset_sgpr", "=", "KernelInfo", ".", "DebuggerWavefrontPrivateSegmentOffsetSGPR", ";", "header", ".", "debug_private_segment_buffer_sgpr", "=", "KernelInfo", ".", "DebuggerPrivateSegmentBufferSGPR", ";" ]

LLVM

X86

CPP

code_generation

CPU

619,150

[ "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-cpu", "<STR_LIT>", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "StringRef", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetCPU", ";", "StringRef", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ":", "(", "StringRef", ")", "TargetFS", ";", "SmallString", "<", "<NUM_LIT>", ">", "Key", ";", "Key", ".", "reserve", "(", "CPU", ".", "size", "(", ")", "+", "FS", ".", "size", "(", ")", ")", ";", "Key", "+=", "CPU", ";", "Key", "+=", "FS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "use-soft-float", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "Key", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", "+soft-float", "<STR_LIT>", ":", "<STR_LIT>", ",+soft-float", "<STR_LIT>", ";", "FS", "=", "Key", ".", "substr", "(", "CPU", ".", "size", "(", ")", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "X86Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "Options", ".", "StackAlignmentOverride", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "X86GISelActualAccessor", "*", "GISel", "=", "new", "X86GISelActualAccessor", "(", "new", "X86CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";", "I", "->", "setGISelAccessor", "(", "*", "GISel", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,151

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

AVR

CPP

stmt_completion

MPU

619,152

[ "DAG", ")", ";" ]

[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Don't know how to custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "ROTL", ":", "case", "ISD", "::", "ROTR", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerDivRem", "(", "Op", "," ]

LLVM

BPF

CPP

program_repair

Virtual ISA

619,153

[ "<FIXS>", ":", "BPFGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", "TM", ".", "getDataLayout", "(", ")", ")", "{", "}", "<FIXE>" ]

[ "BPFSubtarget", "::", "BPFSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "<BUGS>", ":", "BPFGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", "e-m:e-p:64:64-i64:64-n32:64-S128", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", "&", "DL", ")", "{", "}", "<BUGE>" ]

GCC

aarch64

CPP

next_suggestion

CPU

619,154

[ "aarch64_bf16_ptr_type_node", "=", "build_pointer_type", "(", "bfloat16_type_node", ")", ";" ]

[ "static", "void", "aarch64_init_bf16_types", "(", "void", ")", "{", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "bfloat16_type_node", ",", "<STR_LIT>", "__bf16", "<STR_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,155

[ "AMDGPU runtime metadata:\\n", "<STR_LIT>", "<<", "YAML", "<<", "'", "\\n", "'", ";" ]

[ "for", "(", "auto", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "!", "F", ".", "getMetadata", "(", "<STR_LIT>", "kernel_arg_type", "<STR_LIT>", ")", ")", "continue", ";", "Prog", ".", "Kernels", ".", "emplace_back", "(", "getRuntimeMDForKernel", "(", "F", ")", ")", ";", "}", "auto", "YAML", "=", "Prog", ".", "toYAML", "(", ")", ";", "if", "(", "DumpRuntimeMD", ")", "errs", "(", ")", "<<", "<STR_LIT>" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

619,156

[ "<STR_LIT>", ";" ]

[ "os", ".", "indent", "(", "indent", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "&", "(", "*", "MI", ")", "<<", "<STR_LIT>", "](", "<STR_LIT>", ";", "if", "(", "instructionPredicates", ".", "count", "(", "&", "*", "MI", ")", ")", "{", "os", "<<", "getInstructionPredicates", "(", ")", ".", "at", "(", "&", "*", "MI", ")", ";", "}", "else", "{", "os", "<<", "<STR_LIT>", "-", "<STR_LIT>", ";", "}", "os", "<<", "<STR_LIT>", ") ", "<STR_LIT>", ";", "MI", "->", "print", "(", "os", ",", "&", "(", "MF", "->", "getTarget", "(", ")", ")", ",", "false", ")", ";", "printMetaData", "(", "&", "(", "*", "MI", ")", ",", "os", ")", ";", "}", "os", ".", "indent", "(", "indent", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "-\\n" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,157

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

619,158

[ "return", "<NUM_LIT>", ";" ]

[ "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "return", "<NUM_LIT>", ";" ]

GCC

frv

MD

next_suggestion

VLIW

619,159

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,160

[ ";" ]

[ "return", "getGeneration", "(", ")", "!=", "SOUTHERN_ISLANDS" ]

GCC

arm

CPP

next_suggestion

CPU

619,161

[ "}" ]

[ "vand_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "&", "_", "_", "b", ";" ]

GCC

visium

CPP

program_repair

Virtual ISA

619,162

[ "<FIXS>", "static", "rtx", "visium_libcall_value", "(", "machine_mode", ",", "const_rtx", ")", ";", "<FIXE>", "<FIXS>", "machine_mode", ",", "<FIXE>" ]

[ "static", "rtx", "visium_function_value", "(", "const_tree", ",", "const_tree", "fn_decl_or_type", ",", "bool", ")", ";", "<BUGS>", "static", "rtx", "visium_libcall_value", "(", "enum", "machine_mode", ",", "const_rtx", ")", ";", "<BUGE>", "static", "void", "visium_setup_incoming_varargs", "(", "cumulative_args_t", ",", "<BUGS>", "enum", "machine_mode", ",", "<BUGE>", "tree", ",", "int", "*", ",", "int", ")", ";", "static", "void", "visium_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

619,163

[ "<FIXS>", "if", "(", "NeedsWinCFI", ")", "{", "HasWinCFI", "=", "true", ";", "<FIXE>" ]

[ "}", "}", "<BUGS>", "if", "(", "NeedsWinCFI", ")", "<BUGE>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}" ]

GCC

i386

CPP

program_repair

CPU

619,164

[ "<FIXS>", "if", "(", "TARGET_SSE2", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "else", "if", "(", "TARGET_SSE2", "&&", "mode", "==", "V2DFmode", ")", "<FIXE>", "<FIXS>", "if", "(", "TARGET_AVX", "||", "TARGET_SSE_UNALIGNED_STORE_OPTIMAL", "||", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", "<FIXE>" ]

[ "}", "else", "if", "(", "MEM_P", "(", "op0", ")", ")", "{", "<BUGS>", "if", "(", "optimize_insn_for_size_p", "(", ")", "||", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", ")", "{", "op0", "=", "gen_lowpart", "(", "V4SFmode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "V4SFmode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse_movups", "(", "op0", ",", "op1", ")", ")", ";", "return", ";", "}", "if", "(", "TARGET_SSE2", "&&", "!", "TARGET_SSE_TYPELESS_STORES", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "<BUGE>", "{", "op0", "=", "gen_lowpart", "(", "V16QImode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "V16QImode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse2_movdqu", "(", "op0", ",", "op1", ")", ")", ";", "<BUGS>", "return", ";", "<BUGE>", "}", "<BUGS>", "if", "(", "TARGET_SSE2", "&&", "mode", "==", "V2DFmode", ")", "<BUGE>", "{", "<BUGS>", "if", "(", "TARGET_SSE_UNALIGNED_STORE_OPTIMAL", ")", "<BUGE>", "emit_insn", "(", "gen_sse2_movupd", "(", "op0", ",", "op1", ")", ")", ";", "else", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,165

[ "(", "<NUM_LIT>", "-", "imm", ")", ")", ";" ]

[ "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm" ]

LLVM

P2

CPP

next_suggestion

MPU

619,166

[ "fi", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "last_formal_arg_offset", ",", "true", ")", ";" ]

[ "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_P2_Vararg", ")", ";", "}", "else", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_P2", ")", ";", "}", "int", "stack_size", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", " - next stack offset: ", "<STR_LIT>", "<<", "stack_size", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "int", "fi", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "stack_size", ",", "true", ")", ";", "MFI", "->", "mapLocalFrameObject", "(", "fi", ",", "MFI", "->", "getObjectOffset", "(", "fi", ")", ")", ";", "P2FI", "->", "setCallRetIdx", "(", "fi", ")", ";", "int", "last_formal_arg_offset", "=", "<NUM_LIT>", ";", "P2FI", "->", "setFormalArgInfo", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ">", "<NUM_LIT>", ")", ";", "CCInfo", ".", "rewindByValRegsInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ArgLocs", ".", "size", "(", ")", ";", "i", "++", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "have a byval argument\\n", "<STR_LIT>", ")", ";", "assert", "(", "Flags", ".", "getByValSize", "(", ")", "&&", "<STR_LIT>", "ByVal args of size 0 should have been ignored by front-end.", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", " - Loading argument: ", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ArgReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "addLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "{", "Opcode", "=", "ISD", "::", "AssertSext", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "{", "Opcode", "=", "ISD", "::", "AssertZext", ";", "}", "if", "(", "Opcode", ")", "{", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "ArgValue", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "fi", "=", "MFI", "->", "CreateFixedObject", "(", "Flags", ".", "getByValSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "ArgValue", "=", "DAG", ".", "getFrameIndex", "(", "fi", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "{", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "assert", "(", "(", "ObjSize", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unhandled argument--object size > stack slot size (4 bytes)", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", " - location offset: ", "<STR_LIT>", "<<", "VA", ".", "getLocMemOffset", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "last_formal_arg_offset", "=", "stack_size", "-", "VA", ".", "getLocMemOffset", "(", ")", "-", "<NUM_LIT>", ";" ]

GCC

nios2

MD

stmt_completion

MPU

619,167

[ "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_LOAD_EXCLUSIVE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

619,168

[ "}" ]

[ "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "Zeroable", ",", "WidenedMask", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLowZero", "=", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "IsHighZero", "=", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "IsHighZero", ")", "{", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ",", "LoV", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "!", "IsLowZero", "&&", "!", "IsHighZero", ")", "{", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "if", "(", "!", "isa", "<", "LoadSDNode", ">", "(", "peekThroughBitcasts", "(", "V1", ")", ")", ")", "{", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "VT", ",", "V1", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "}", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "WidenedMask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "{", "unsigned", "PermMask", "=", "(", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "WidenedMask", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "PermMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}" ]

GCC

pa

MD

next_suggestion

CPU

619,169

[ "<STR_LIT>", ")" ]

[ "(", "compare", ":", "CCFP", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

nios2

MD

stmt_completion

MPU

619,170

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

619,171

[ "}" ]

[ "SDValue", "NS", "=", "DAG", ".", "getStore", "(", "SN", "->", "getChain", "(", ")", ",", "dl", ",", "TC", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";", "if", "(", "SN", "->", "isIndexed", "(", ")", ")", "{", "NS", "=", "DAG", ".", "getIndexedStore", "(", "NS", ",", "dl", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getOffset", "(", ")", ",", "SN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "NS", ".", "getNode", "(", ")", ")", ";", "}", "Align", "ClaimAlign", "=", "SN", "->", "getAlign", "(", ")", ";", "if", "(", "!", "validateConstPtrAlignment", "(", "SN", "->", "getBasePtr", "(", ")", ",", "ClaimAlign", ",", "dl", ",", "DAG", ")", ")", "return", "replaceMemWithUndef", "(", "Op", ",", "DAG", ")", ";", "MVT", "StoreTy", "=", "SN", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "Align", "NeedAlign", "=", "Subtarget", ".", "getTypeAlignment", "(", "StoreTy", ")", ";", "if", "(", "ClaimAlign", "<", "NeedAlign", ")", "return", "expandUnalignedStore", "(", "SN", ",", "DAG", ")", ";", "return", "SDValue", "(", "SN", ",", "<NUM_LIT>", ")", ";" ]

GCC

ia64

MD

stmt_completion

CPU

619,172

[ ")", "]" ]

[ "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

619,173

[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "def", "VST1LNd8", ":", "VST1LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>", ",", "v8i8", ",", "truncstorei8", ",", "NEONvgetlaneu", ",", "addrmode6", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane" ]

LLVM

SystemZ

CPP

program_repair

CPU

619,174

[ "<FIXS>", "if", "(", "!", "refineRxSBGMask", "(", "RxSBG", ",", "Mask", ")", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "!", "refineRxSBGMask", "(", "RxSBG", ",", "Mask", ")", ")", "<FIXE>", "<FIXS>", "RxSBG", ".", "Input", "=", "Input", ";", "<FIXE>", "<FIXS>", "if", "(", "RxSBG", ".", "BitSize", "!=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "RxSBG", ".", "Rotate", "=", "(", "RxSBG", ".", "Rotate", "+", "CountNode", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "RxSBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "SDValue", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "MaskNode", "->", "getZExtValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "refineRISBGMask", "(", "RISBG", ",", "Mask", ")", ")", "{", "<BUGE>", "APInt", "KnownZero", ",", "KnownOne", ";", "CurDAG", "->", "ComputeMaskedBits", "(", "Input", ",", "KnownZero", ",", "KnownOne", ")", ";", "Mask", "|=", "KnownZero", ".", "getZExtValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "refineRISBGMask", "(", "RISBG", ",", "Mask", ")", ")", "<BUGE>", "return", "false", ";", "}", "<BUGS>", "RISBG", ".", "Input", "=", "Input", ";", "<BUGE>", "return", "true", ";", "}", "case", "ISD", "::", "ROTL", ":", "{", "<BUGS>", "if", "(", "RISBG", ".", "BitSize", "!=", "<NUM_LIT>", ")", "<BUGE>", "return", "false", ";", "ConstantSDNode", "*", "CountNode", "=", "dyn_cast", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "CountNode", ")", "return", "false", ";", "<BUGS>", "RISBG", ".", "Rotate", "=", "(", "RISBG", ".", "Rotate", "+", "CountNode", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "RISBG", ".", "Input", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "return", "true", ";", "}" ]

LLVM

Mips

CPP

next_suggestion

CPU

619,175

[ "}" ]

[ "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "RHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "True", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "False", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "LSEL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "True", ".", "getValueType", "(", ")", ",", "LHS", ",", "True", ",", "False", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RSEL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "True", ".", "getValueType", "(", ")", ",", "RHS", ",", "True", ",", "False", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ",", "LSEL", ",", "RSEL", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

619,176

[ "SDValue", "X86TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "return", "LowerCMP_SWAP", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "LowerLOAD_SUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "LowerATOMIC_STORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ExternalSymbol", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerShiftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerZERO_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "LowerANY_EXTEND", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FABS", ":", "return", "LowerFABS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FNEG", ":", "return", "LowerFNEG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FGETSIGN", ":", "return", "LowerFGETSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAME_TO_ARGS_OFFSET", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INIT_TRAMPOLINE", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADJUST_TRAMPOLINE", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ", ":", "return", "LowerCTLZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTLZ_ZERO_UNDEF", ":", "return", "LowerCTLZ_ZERO_UNDEF", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "return", "LowerCTTZ", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "UMUL_LOHI", ":", "case", "ISD", "::", "SMUL_LOHI", ":", "return", "LowerMUL_LOHI", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SHL", ":", "return", "LowerShift", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "SADDO", ":", "case", "ISD", "::", "UADDO", ":", "case", "ISD", "::", "SSUBO", ":", "case", "ISD", "::", "USUBO", ":", "case", "ISD", "::", "SMULO", ":", "case", "ISD", "::", "UMULO", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "READCYCLECOUNTER", ":", "return", "LowerREADCYCLECOUNTER", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "LowerBITCAST", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADD", ":", "return", "LowerADD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SUB", ":", "return", "LowerSUB", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

GCC

microblaze

CPP

next_suggestion

MPU

619,177

[ "return", "false", ";" ]

[ "if", "(", "flag_pic", "==", "<NUM_LIT>", "||", "microblaze_tls_symbol_p", "(", "xplus1", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol", "=", "xplus1", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "CONST", ")", "{", "rtx", "xconst0", "=", "XEXP", "(", "xplus1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "UNSPEC", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "xconst0", ")", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", ")", "{", "xconst0", "=", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "xconst0", ")", "==", "LABEL_REF", ")", "{", "if", "(", "flag_pic", "==", "<NUM_LIT>", "||", "microblaze_tls_symbol_p", "(", "xconst0", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol", "=", "xplus1", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "return", "true", ";", "}", "return", "false", ";", "}", "else", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "REG", "&&", "microblaze_valid_index_register_p", "(", "xplus1", ",", "mode", ",", "strict", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", ")", ")", "{", "info", "->", "type", "=", "ADDRESS_REG_INDEX", ";", "info", "->", "regB", "=", "xplus1", ";", "return", "true", ";", "}", "}", "break", ";", "}", "case", "CONST_INT", ":", "{", "info", "->", "regA", "=", "gen_raw_REG", "(", "mode", ",", "<NUM_LIT>", ")", ";", "info", "->", "type", "=", "ADDRESS_CONST_INT", ";", "info", "->", "offset", "=", "x", ";", "return", "true", ";", "}", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "{", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "info", "->", "symbol", "=", "x", ";", "info", "->", "regA", "=", "gen_raw_REG", "(", "mode", ",", "get_base_reg", "(", "x", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", "{", "info", "->", "regA", "=", "gen_raw_REG", "(", "mode", ",", "get_base_reg", "(", "XVECEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "!", "(", "flag_pic", "&&", "pic_address_needs_scratch", "(", "x", ")", ")", ";", "}", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "microblaze_tls_symbol_p", "(", "x", ")", ")", "return", "false", ";", "return", "true", ";", "}", "case", "UNSPEC", ":", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "x", ")", ";", "}", "default", ":", "return", "false", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,178

[ "<STR_LIT>", ">", ";" ]

[ "def", "shl_imm64_asmoperand", ":", "shl_imm_asmoperands", "<" ]

LLVM

X86

CPP

code_generation

CPU

619,179

[ "bool", "X86TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "IsCalleePopSRet", ",", "bool", "isVarArg", ",", "Type", "*", "RetTy", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "CallerF", ".", "getReturnType", "(", ")", "->", "isX86_FP80Ty", "(", ")", "&&", "!", "RetTy", "->", "isX86_FP80Ty", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "bool", "IsCalleeWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "CalleeCC", ")", ";", "bool", "IsCallerWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "CallerCC", ")", ";", "bool", "IsGuaranteeTCO", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "||", "CalleeCC", "==", "CallingConv", "::", "Tail", "||", "CalleeCC", "==", "CallingConv", "::", "SwiftTail", ";", "if", "(", "IsCalleeWin64", "!=", "IsCallerWin64", ")", "return", "false", ";", "if", "(", "IsGuaranteeTCO", ")", "{", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "const", "X86RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getSRetReturnReg", "(", ")", ")", "{", "return", "false", ";", "}", "else", "if", "(", "IsCalleePopSRet", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "{", "if", "(", "IsCalleeWin64", "||", "IsCallerWin64", ")", "return", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_X86", ")", ";", "for", "(", "const", "auto", "&", "VA", ":", "ArgLocs", ")", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "bool", "Unused", "=", "false", ";", "for", "(", "const", "auto", "&", "In", ":", "Ins", ")", "{", "if", "(", "!", "In", ".", "Used", ")", "{", "Unused", "=", "true", ";", "break", ";", "}", "}", "if", "(", "Unused", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "false", ",", "MF", ",", "RVLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_X86", ")", ";", "for", "(", "const", "auto", "&", "VA", ":", "RVLocs", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "return", "false", ";", "}", "}", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "RetCC_X86", ",", "RetCC_X86", ")", ")", "return", "false", ";", "const", "X86RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "unsigned", "StackArgsSize", "=", "<NUM_LIT>", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "if", "(", "IsCalleeWin64", ")", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_X86", ")", ";", "StackArgsSize", "=", "CCInfo", ".", "getStackSize", "(", ")", ";", "if", "(", "CCInfo", ".", "getStackSize", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "X86InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "I", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "I", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "!", "MatchingStackOffset", "(", "Arg", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ",", "MFI", ",", "MRI", ",", "TII", ",", "VA", ")", ")", "return", "false", ";", "}", "}", "}", "bool", "PositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "(", "!", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "||", "PositionIndependent", ")", ")", "{", "unsigned", "NumInRegs", "=", "<NUM_LIT>", ";", "unsigned", "MaxInRegs", "=", "PositionIndependent", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "VA", ":", "ArgLocs", ")", "{", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "EAX", ":", "case", "X86", "::", "EDX", ":", "case", "X86", "::", "ECX", ":", "if", "(", "++", "NumInRegs", "==", "MaxInRegs", ")", "return", "false", ";", "break", ";", "}", "}", "}", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ")", "return", "false", ";", "}", "bool", "CalleeWillPop", "=", "X86", "::", "isCalleePop", "(", "CalleeCC", ",", "Subtarget", ".", "is64Bit", "(", ")", ",", "isVarArg", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ";", "if", "(", "unsigned", "BytesToPop", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getBytesToPopOnReturn", "(", ")", ")", "{", "bool", "CalleePopMatches", "=", "CalleeWillPop", "&&", "BytesToPop", "==", "StackArgsSize", ";", "if", "(", "!", "CalleePopMatches", ")", "return", "false", ";", "}", "else", "if", "(", "CalleeWillPop", "&&", "StackArgsSize", ">", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

619,180

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

619,181

[ "int8x8_t", ")", "_", "_", "b", ")", ";" ]

[ "return", "(", "uint8x8_t", ")", "_", "_", "builtin_aarch64_urhaddv8qi", "(", "(", "int8x8_t", ")", "_", "_", "a", ",", "(" ]

GCC

or1k

CPP

stmt_completion

CPU

619,182

[ "(", "regno", ")", ";" ]

[ "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "break", ";", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "case", "UNSPEC_GOTOFF", ":", "case", "UNSPEC_TPOFF", ":", "case", "UNSPEC_GOTTPOFF", ":", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "regno", "=", "REGNO", "(", "base", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "{", "if", "(", "strict_p", ")", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "else", "return", "true", ";", "}", "if", "(", "strict_p", ")", "return", "regno", "<=", "<NUM_LIT>", ";", "else", "return", "REGNO_OK_FOR_BASE_P" ]

LLVM

X86

CPP

next_suggestion

CPU

619,183

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SINT_TO_FP", ",", "dl", ",", "VT", ",", "P", ")", ";" ]

[ "SDValue", "P", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "UINT_TO_FP", ",", "DstVT", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "UINT_TO_FP", ",", "dl", ",", "VT", ",", "P", ")", ";" ]

LLVM

XCore

CPP

stmt_completion

MPU

619,184

[ ",", "createXCoreMCInstPrinter", ")", ";" ]

[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeXCoreTargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "getTheXCoreTarget", "(", ")", ",", "createXCoreMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getTheXCoreTarget", "(", ")", ",", "createXCoreMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getTheXCoreTarget", "(", ")", ",", "createXCoreMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getTheXCoreTarget", "(", ")", ",", "createXCoreMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getTheXCoreTarget", "(", ")" ]

GCC

c4x

MD

next_suggestion

DSP

619,185

[ "<STR_LIT>" ]

[ "(", "ashiftrt", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

i386

MD

stmt_completion

CPU

619,186

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V4SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

619,187

[ "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "=r,0,", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorl", "<STR_LIT>", ",", "<STR_LIT>", "$$16,", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", ")", "{" ]

[ "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "if", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapl", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapq", "<STR_LIT>", ",", "<STR_LIT>", "$0", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswap", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapl", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "bswapq", "<STR_LIT>", ",", "<STR_LIT>", "${0:q}", "<STR_LIT>", "}", ")", ")", "{", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "=r,0,", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rorw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", "||", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "{", "<STR_LIT>", "rolw", "<STR_LIT>", ",", "<STR_LIT>", "$$8,", "<STR_LIT>", ",", "<STR_LIT>", "${0:w}", "<STR_LIT>", "}", ")", ")", ")", "{", "AsmPieces", ".", "clear", "(", ")", ";", "const", "std", "::", "string", "&", "ConstraintsStr", "=", "IA", "->", "getConstraintString", "(", ")", ";", "SplitString", "(", "StringRef", "(", "ConstraintsStr", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "array_pod_sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "clobbersFlagRegisters", "(", "AsmPieces", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":" ]

GCC

mips

MD

next_suggestion

CPU

619,188

[ "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_APPEND", ")", ")", "]", "<STR_LIT>", "{" ]

GCC

arm

CPP

stmt_completion

CPU

619,189

[ "bu", "=", "{", "_", "_", "b", "}", ";" ]

[ "vst3q_u32", "(", "uint32_t", "*", "_", "_", "a", ",", "uint32x4x3_t", "_", "_", "b", ")", "{", "union", "{", "uint32x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ci", "_", "_", "o", ";", "}", "_", "_" ]

GCC

mn10300

MD

stmt_completion

MPU

619,190

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LIW", ")", ")", "(", "set", "(", "reg", ":", "CC", "CC_REG", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr" ]

LLVM

Lanai

CPP

stmt_completion

CPU

619,191

[ ":" ]

[ "inline", "static", "StringRef", "lanaiCondCodeToString", "(", "LPCC", "::", "CondCode", "CC", ")", "{", "switch", "(", "CC", ")", "{", "case", "LPCC", "::", "ICC_T", ":", "return", "<STR_LIT>", "t", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_F", ":", "return", "<STR_LIT>", "f", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_NE", ":", "return", "<STR_LIT>", "ne", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_EQ", ":", "return", "<STR_LIT>", "eq", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_VC", ":", "return", "<STR_LIT>", "vc", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_VS", ":", "return", "<STR_LIT>", "vs", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_PL", ":", "return", "<STR_LIT>", "pl", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_MI", ":", "return", "<STR_LIT>", "mi", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_GE", ":", "return", "<STR_LIT>", "ge", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_LT", ":", "return", "<STR_LIT>", "lt", "<STR_LIT>", ";", "case", "LPCC", "::", "ICC_GT" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,192

[ "}" ]

[ "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseRegWithFPInputMods", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseRegOrImmWithFPInputMods", "(", "Operands", ",", "false", ")", ";" ]

LLVM

TeeRISC

CPP

stmt_completion

CPU

619,193

[ "i", ")", "MFI", "->", "setObjectOffset", "(", "FnStoreVarArgs", "[", "i", "]", ".", "FI", ",", "FnStoreVarArgs", "[", "i", "]", ".", "SPOffset", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FnStoreVarArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++" ]

LLVM

PIC16

CPP

next_suggestion

MPU

619,194

[ "else", "MemOp", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "||", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "return", "false", ";", "if", "(", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "else", "MemOp", "=", "<NUM_LIT>", ";", "}", "if", "(", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "return", "false", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

619,195

[ "function", "*", ")", "{" ]

[ "virtual", "unsigned", "int", "execute", "(" ]

LLVM

Sparc

CPP

stmt_completion

CPU

619,196

[ ")", ";" ]

[ "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "Op" ]

GCC

m68k

MD

next_suggestion

MPU

619,197

[ "}", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "return", "m68k_output_movem", "(", "operands", ",", "operands", "[", "<NUM_LIT>", "]", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "true", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

619,198

[ "MachineInstrBuilder", "CallseqStart", "=", "BuildMI", "(", "MF", ",", "MIMD", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "MachineFunction", "&", "MF", "=", "*", "BB", "->", "getParent", "(", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setAdjustsStack", "(", "true", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,199

[ "->", "getIndex", "(", ")", ";" ]

[ "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "RHSC", "<", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")" ]