docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	rl78	CPP	stmt_completion	MPU	619,300	[ "<", "<NUM_LIT>", ")", "return", "src", ";" ]	[ "static", "rtx", "move_to_acc", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,301	[ "=", "<STR_LIT>", ";" ]	[ "def", "neon_uimm1_bare", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "neon_uimm1_asmoperand", ";", "let", "PrintMethod" ]
LLVM	Hexagon	CPP	program_repair	DSP	619,302	[ "<FIXS>", "cl", "::", "opt", "bool", ">", "DumpModule", "(", "<STR_LIT>", "hvc-dump-module", "<STR_LIT>", ",", "cl", "::", "Hidden", ")", ";", "cl", "::", "opt", "bool", ">", "VAEnabled", "(", "<STR_LIT>", "hvc-va", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "init", "(", "true", ")", ")", ";", "cl", "::", "opt", "bool", ">", "VIEnabled", "(", "<STR_LIT>", "hvc-vi", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "init", "(", "true", ")", ")", ";", "cl", "::", "opt", "bool", ">", "VADoFullStores", "(", "<STR_LIT>", "hvc-va-full-stores", "<STR_LIT>", ",", "cl", "::", "Hidden", ")", ";", "cl", "::", "opt", "unsigned", ">", "VAGroupCountLimit", "(", "<STR_LIT>", "hvc-va-group-count-limit", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "init", "(", "~", "<NUM_LIT>", ")", ")", ";", "cl", "::", "opt", "unsigned", ">", "VAGroupSizeLimit", "(", "<STR_LIT>", "hvc-va-group-size-limit", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "init", "(", "~", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "using", "namespace", "llvm", ";", "namespace", "{", "<BUGS>", "cl", "::", "opt", "bool", ">", "AlignFullHvxStores", "(", "<STR_LIT>", "hvc-align-full-hvx-stores", "<STR_LIT>", ",", "cl", "::", "Hidden", ")", ";", "<BUGE>", "class", "HexagonVectorCombine", "{", "public", ":" ]
GCC	s390	MD	next_suggestion	MPU	619,303	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "VI", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	619,304	[ "_", "_", "artificial__", ")", ")", "_", "mm_cvttph_epi64", "(", "_", "_", "m128h", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,305	[ ",", "ByteAccess", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "L2_loadrb_pbr", ":", "T_load_pbr", "<", "<STR_LIT>", ",", "IntRegs" ]
GCC	s390	CPP	code_generation	MPU	619,306	[ "int", "legitimate_pic_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "SYMBOLIC_CONST", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,307	[ "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{" ]	[ "def", "A2_psubf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$" ]
LLVM	Mips	CPP	stmt_completion	CPU	619,308	[ "E", ";" ]	[ "Op", "->", "Mem", ".", "Base", "=", "Base", ".", "release", "(", ")", ";", "Op", "->", "Mem", ".", "Off", "=", "Off", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	619,309	[ "if", "(", "!", "I", ".", "mayLoad", "(", ")", "&&", "!", "I", ".", "mayStore", "(", ")", ")", "return", "false", ";" ]	[ "bool", "HexagonInstrInfo", "::", "isHVXMemWithAIndirect", "(", "const", "MachineInstr", "&", "I", ",", "const", "MachineInstr", "&", "J", ")", "const", "{", "if", "(", "!", "isV60VectorInstruction", "(", "I", ")", ")", "return", "false", ";" ]
GCC	mep	CPP	program_repair	CPU	619,310	[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpssda1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]	[ ";", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpssda1u", ".", "b", "crqc", ",", "crpc", "(", "c3_1", ")", "(", "dni", "cpssda1u_b_C3", "<STR_LIT>", "cpssda1u.b $crqc,$crpc C3", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpssda1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpssda1u.b $crqc,$crpc", "<STR_LIT>", "(", "+", "MAJ_15", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u4", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u7", "#", "x4", ")", "(", "f", "-", "sub4", "<NUM_LIT>", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u16", "#", "x1", ")", "crqc", "crpc", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u31", "#", "x1", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,311	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]
GCC	nds32	MD	stmt_completion	CPU	619,312	[ "match_code", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	619,313	[ ":" ]	[ "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS8", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS16", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS32", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS64", ";", "break", ";", "}", "}", "else", "if", "(", "type", "==", "TYPE_IMM8", "\|\|", "type", "==", "TYPE_IMM16", "\|\|", "type", "==", "TYPE_IMM32", "\|\|", "type", "==", "TYPE_IMM64", ")", "{", "uint32_t", "Opcode", "=", "mcInst", ".", "getOpcode", "(", ")", ";", "switch", "(", "operand", ".", "encoding", ")", "{", "default", ":", "break", ";", "case", "ENCODING_IB", ":", "if", "(", "Opcode", "!=", "X86", "::", "BLENDPSrri", "&&", "Opcode", "!=", "X86", "::", "BLENDPDrri", "&&", "Opcode", "!=", "X86", "::", "PBLENDWrri", "&&", "Opcode", "!=", "X86", "::", "MPSADBWrri", "&&", "Opcode", "!=", "X86", "::", "DPPSrri", "&&", "Opcode", "!=", "X86", "::", "DPPDrri", "&&", "Opcode", "!=", "X86", "::", "INSERTPSrr", "&&", "Opcode", "!=", "X86", "::", "VBLENDPSYrri", "&&", "Opcode", "!=", "X86", "::", "VBLENDPSYrmi", "&&", "Opcode", "!=", "X86", "::", "VBLENDPDYrri", "&&", "Opcode", "!=", "X86", "::", "VBLENDPDYrmi", "&&", "Opcode", "!=", "X86", "::", "VPBLENDWrri", "&&", "Opcode", "!=", "X86", "::", "VMPSADBWrri", "&&", "Opcode", "!=", "X86", "::", "VDPPSYrri", "&&", "Opcode", "!=", "X86", "::", "VDPPSYrmi", "&&", "Opcode", "!=", "X86", "::", "VDPPDrri", "&&", "Opcode", "!=", "X86", "::", "VINSERTPSrr", ")", "type", "=", "TYPE_MOFFS8", ";", "break", ";", "case", "ENCODING_IW", ":", "type", "=", "TYPE_MOFFS16", ";", "break", ";", "case", "ENCODING_ID", ":", "type", "=", "TYPE_MOFFS32", ";", "break", ";", "case", "ENCODING_IO", ":", "type", "=", "TYPE_MOFFS64", ";", "break", ";", "}", "}", "switch", "(", "type", ")", "{", "case", "TYPE_XMM128", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "X86", "::", "XMM0", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_XMM256", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "X86", "::", "YMM0", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_REL8", ":", "isBranch", "=", "true", ";", "pcrel", "=", "insn", ".", "startLocation", "+", "insn", ".", "immediateOffset", "+", "insn", ".", "immediateSize", ";", "case", "TYPE_MOFFS8", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "\|=", "~", "(", "<NUM_LIT>", "ull", ")", ";", "break", ";", "case", "TYPE_MOFFS16", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "\|=", "~", "(", "<NUM_LIT>", "ull", ")", ";", "break", ";", "case", "TYPE_REL32", ":", "case", "TYPE_REL64", ":", "isBranch", "=", "true", ";", "pcrel", "=", "insn", ".", "startLocation", "+", "insn", ".", "immediateOffset", "+", "insn", ".", "immediateSize", ";", "case", "TYPE_MOFFS32", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "\|=", "~", "(", "<NUM_LIT>", "ull", ")", ";", "break", ";", "case", "TYPE_MOFFS64" ]
GCC	arm	MD	next_suggestion	CPU	619,314	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "QADDSUB", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,315	[ "<NUM_LIT>", ";" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,316	[ "}" ]	[ "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureGFX90AInsts", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]
GCC	c6x	MD	stmt_completion	VLIW	619,317	[ ")", "]", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,318	[ ";" ]	[ "processUniformWorkGroupAttribute", "(", ")", ";", "NodeList", ".", "clear", "(", ")", ";", "}", "Function", "", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "\|\|", "F", "->", "isDeclaration", "(", ")", "\|\|", "AMDGPU", "::", "isGraphics", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "continue", ";", "Changed", "\|=", "addFeatureAttributes", "(", "", "F", ")", ";", "}", "return", "Changed" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,319	[ ".", "SU", ";" ]	[ "TryCand", ".", "VGPRUsage", "=", "pressure", "[", "AMDGPU", "::", "RegisterPressureSets", "::", "VGPR_32", "]", ";", "TryCand", ".", "IsLowLatency", "=", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "LowLatencyOffset", "=", "DAG", "->", "LowLatencyOffset", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "HasLowLatencyNonWaitedParent", "=", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ";", "tryCandidateTopDown", "(", "TopCand", ",", "TryCand", ")", ";", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "TopCand", ".", "setBest", "(", "TryCand", ")", ";", "}", "return", "TopCand" ]
GCC	i386	CPP	stmt_completion	CPU	619,320	[ "exceptions_var", ",", "exceptions_sse", ")", ";" ]	[ "hold_mod_val", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "hold_mod_val", ",", "build_int_cst", "(", "unsigned_type_node", ",", "<NUM_LIT>", ")", ")", ";", "tree", "hold_assign_mod", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "mxcsr_mod_var", ",", "hold_mod_val", ")", ";", "tree", "ldmxcsr_hold_call", "=", "build_call_expr", "(", "ldmxcsr", ",", "<NUM_LIT>", ",", "mxcsr_mod_var", ")", ";", "tree", "hold_all", "=", "build2", "(", "COMPOUND_EXPR", ",", "unsigned_type_node", ",", "hold_assign_orig", ",", "hold_assign_mod", ")", ";", "hold_all", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "hold_all", ",", "ldmxcsr_hold_call", ")", ";", "if", "(", "", "hold", ")", "", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "", "hold", ",", "hold_all", ")", ";", "else", "", "hold", "=", "hold_all", ";", "tree", "ldmxcsr_clear_call", "=", "build_call_expr", "(", "ldmxcsr", ",", "<NUM_LIT>", ",", "mxcsr_mod_var", ")", ";", "if", "(", "", "clear", ")", "", "clear", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "", "clear", ",", "ldmxcsr_clear_call", ")", ";", "else", "", "clear", "=", "ldmxcsr_clear_call", ";", "tree", "stxmcsr_update_call", "=", "build_call_expr", "(", "stmxcsr", ",", "<NUM_LIT>", ")", ";", "tree", "exceptions_sse", "=", "fold_convert", "(", "integer_type_node", ",", "stxmcsr_update_call", ")", ";", "if", "(", "", "update", ")", "{", "tree", "exceptions_mod", "=", "build2", "(", "BIT_IOR_EXPR", ",", "integer_type_node", ",", "exceptions_var", ",", "exceptions_sse", ")", ";", "tree", "exceptions_assign", "=", "build2", "(", "MODIFY_EXPR", ",", "integer_type_node", ",", "exceptions_var", ",", "exceptions_mod", ")", ";", "", "update", "=", "build2", "(", "COMPOUND_EXPR", ",", "integer_type_node", ",", "", "update", ",", "exceptions_assign", ")", ";", "}", "else", "", "update", "=", "build2", "(", "MODIFY_EXPR", ",", "integer_type_node", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,321	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	ns32k	MD	program_repair	MPU	619,322	[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	619,323	[ ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "bitconvert", "v4i32", ":", "$", "A", ")", ")", ",", "(", "COPY_TO_REGCLASS", "$", "A", ",", "VSRC" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,324	[ "}" ]	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "NumWords", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "switch", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Tiny", ":", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "NumBytes", "=", "<NUM_LIT>", ";", "}", "if", "(", "NumBytes", ")", "{", "const", "bool", "NeedsRealignment", "=", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";", "unsigned", "scratchSPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "NeedsRealignment", ")", "{", "scratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "&", "MBB", ")", ";", "assert", "(", "scratchSPReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,325	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "unsigned", "NumBytes", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "NumBytes", "=", "StackMapOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "break", ";", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "NumBytes", "=", "PatchPointOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";" ]
LLVM	M680x0	CPP	next_suggestion	MPU	619,326	[ "}" ]	[ "inline", "bool", "getFrameIndexAddress", "(", "M680x0ISelAddressMode", "&", "AM", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Base", ")", "{", "if", "(", "AM", ".", "BaseType", "==", "M680x0ISelAddressMode", "::", "FrameIndexBase", ")", "{", "Disp", "=", "getI32Imm", "(", "AM", ".", "Disp", ",", "DL", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "BaseFrameIndex", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "return", "true", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	619,327	[ "UNSPEC_LD3_DUP", ")", ")", "]" ]	[ "(", "unspec", ":", "VSTRUCT_3QD", "[", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	i386	CPP	code_generation	CPU	619,328	[ "static", "void", "avoid_func_arg_motion", "(", "rtx_insn", "", "first_arg", ",", "rtx_insn", "", "insn", ")", "{", "rtx", "set", ";", "rtx", "tmp", ";", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_BNDSTX", ")", "{", "add_dependence", "(", "first_arg", ",", "insn", ",", "REG_DEP_ANTI", ")", ";", "return", ";", "}", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "set", ")", "return", ";", "tmp", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "REG_P", "(", "tmp", ")", ")", "{", "add_dependence", "(", "first_arg", ",", "insn", ",", "REG_DEP_OUTPUT", ")", ";", "return", ";", "}", "add_dependence", "(", "first_arg", ",", "insn", ",", "REG_DEP_ANTI", ")", ";", "}" ]	[ "Add", "output", "or", "anti", "dependency", "from", "insn", "to", "first_arg", "to", "restrict", "its", "code", "motion", "." ]
GCC	avr	CPP	code_generation	MPU	619,329	[ "const", "char", "", "ashrsi3_out", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";", "int", "", "t", "=", "len", ";", "if", "(", "!", "len", ")", "len", "=", "&", "k", ";", "switch", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "<NUM_LIT>", ":", "{", "int", "reg0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "reg1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "", "len", "=", "<NUM_LIT>", ";", "if", "(", "reg0", "<=", "reg1", ")", "return", "(", "<STR_LIT>", "mov %A0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %C0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "dec %D0", "<STR_LIT>", ")", ";", "else", "return", "(", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %D1,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "dec %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,%B1", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "{", "int", "reg0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "reg1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "reg0", "==", "reg1", "+", "<NUM_LIT>", ")", "return", "", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %B0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "com %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D0", "<STR_LIT>", ")", ";", "if", "(", "AVR_HAVE_MOVW", ")", "return", "", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "movw %A0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %B0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "com %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D0", "<STR_LIT>", ")", ";", "else", "return", "", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov %B0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %B0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "com %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D0", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "return", "", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov %A0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %A0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "com %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D0", "<STR_LIT>", ")", ";", "default", ":", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "AVR_HAVE_MOVW", ")", "return", "", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "lsl %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %A0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "movw %C0,%A0", "<STR_LIT>", ")", ";", "else", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "lsl %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %A0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %D0,%A0", "<STR_LIT>", ")", ";", "}", "len", "=", "t", ";", "}", "out_shift_with_cnt", "(", "<STR_LIT>", "asr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ror %C0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ror %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ror %A0", "<STR_LIT>", ",", "insn", ",", "operands", ",", "len", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]	[ "32bit", "arithmetic", "shift", "right", "(", "(", "signed", "long", ")", "x", ">", ">", "i", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,330	[ "}" ]	[ "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDead", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "MO", ".", "setIsDead", "(", "false", ")", ";", "}", "return", "&", "MI", ";", "}", "bool", "Is64Bit", ";", "unsigned", "NewOpc", "=", "TII", "->", "convertToFlagSettingOpc", "(", "MI", ".", "getOpcode", "(", ")", ",", "Is64Bit", ")", ";", "unsigned", "NewDestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "hasOneNonDBGUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "NewDestReg", "=", "Is64Bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "NewDestReg", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "return", "MIB", ";" ]
GCC	mips	MD	next_suggestion	CPU	619,331	[ "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDSC", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_CA_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDSC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	sh	CPP	stmt_completion	CPU	619,332	[ "void_type_node", ";" ]	[ "if", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "(", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "TARGET_SHMEDIA32", ")", "\|\|", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "TARGET_SHMEDIA64", ")", ")", ")", "continue", ";", "if", "(", "!", "TARGET_FPU_ANY", "&&", "FLOAT_MODE_P", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ")", "continue", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "args", ")", ";", "i", "++", ")", "args", "[", "i", "]", "=", "NULL_TREE", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", ";", "i", "--", ")", "{", "int", "arg", "=", "signature_args", "[", "signature", "]", "[", "i", "]", ";", "int", "opno", "=", "i", "-", "<NUM_LIT>", "+", "has_result", ";", "if", "(", "arg", "&", "<NUM_LIT>", ")", "arg_type", "=", "ptr_type_node", ";", "else", "if", "(", "arg", ")", "arg_type", "=", "(", "*", "lang_hooks", ".", "types", ".", "type_for_mode", ")", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "opno", "]", ".", "mode", ",", "(", "arg", "&", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "i", ")", "continue", ";", "else", "arg_type", "=" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,333	[ ";" ]	[ "unsigned", "Opc", ";", "unsigned", "char", "TF", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2MOV_ga_pcrel", ":", "ARM", "::", "MOV_ga_pcrel", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2MOVi32imm", ":", "ARM", "::", "MOVi32imm", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "ARMLowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "ARM", "::", "t2LDRpci", ":", "ARM", "::", "t2LDRpci_pic", ";", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "ARM", "::", "PICLDR", ":", "ARM", "::", "PICADD", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg" ]
GCC	arm	CPP	stmt_completion	CPU	619,334	[ ")", "{" ]	[ "_", "_", "arm_vmlaldavq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,335	[ "for", "(", "auto", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "BinOp", ",", "Ty", ",", "Legal", ")", ";" ]	[ "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "auto", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", ",", "v2s32", ",", "v4s32", ",", "v2s64", "}", ")", "setAction", "(", "BinOp", ",", "Ty", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "BinOp", ",", "Ty", ",", "WidenScalar", ")", ";", "}", "for", "(", "auto", "BinOp", ":", "{", "G_SHL", ",", "G_LSHR", ",", "G_ASHR", ",", "G_SDIV", ",", "G_UDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "BinOp", ",", "Ty", ",", "Legal", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	619,336	[ "i", ";" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x3v4sf", "(", "(", "const", "_", "_", "builtin_neon_sf", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,337	[ "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";" ]	[ "}", "MachineOperand", "", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "MachineBasicBlock", "", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "<STR_LIT>", "frame index must be address operand", "<STR_LIT>", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "<STR_LIT>", "should only be seeing stack pointer offset relative FrameIndex", "<STR_LIT>", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	619,338	[ "}" ]	[ "return", "(", "uint32x2_t", ")", "(", "vabs_f32", "(", "_", "_", "a", ")", "<", "vabs_f32", "(", "_", "_", "b", ")", ")", ";", "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vcagtv2sf", "(", "_", "_", "b", ",", "_", "_", "a", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,339	[ ",", "simm7s4", ",", "<STR_LIT>", ">", ";" ]	[ "def", "STPSpost", ":", "StorePairPostIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32Op" ]
LLVM	ARM	CPP	next_suggestion	CPU	619,340	[ "if", "(", "OrCI", "[", "BitInY", "]", "==", "<NUM_LIT>", ")", "continue", ";" ]	[ "}", "else", "{", "assert", "(", "CC", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "How can a CMPZ node not be EQ or NE?", "<STR_LIT>", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "computeKnownBits", "(", "DAG", ",", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "<NUM_LIT>", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}", "for", "(", "unsigned", "BitInY", "=", "<NUM_LIT>", ",", "NumActiveBits", "=", "OrCI", ".", "getActiveBits", "(", ")", ";", "BitInY", "<", "NumActiveBits", ";", "++", "BitInY", ")", "{" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	619,341	[ "return", "nullptr", ";" ]	[ "MachineInstr", "", "WebAssembly", "::", "findCatch", "(", "MachineBasicBlock", "", "EHPad", ")", "{", "assert", "(", "EHPad", "->", "isEHPad", "(", ")", ")", ";", "auto", "Pos", "=", "EHPad", "->", "begin", "(", ")", ";", "while", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "(", "Pos", "->", "isLabel", "(", ")", "\|\|", "Pos", "->", "isDebugInstr", "(", ")", "\|\|", "isMarker", "(", "Pos", "->", "getOpcode", "(", ")", ")", ")", ")", "Pos", "++", ";", "if", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "WebAssembly", "::", "isCatch", "(", "Pos", "->", "getOpcode", "(", ")", ")", ")", "return", "&", "*", "Pos", ";" ]
LLVM	SystemZ	CPP	code_generation	CPU	619,342	[ "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "KillSrc", ")", ";", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "KillSrc", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "emitGRX32Move", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "KillSrc", ")", ";", "return", ";", "}", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Impossible reg-to-reg copy", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]
GCC	mips	MD	stmt_completion	CPU	619,343	[ ")" ]	[ "(", "define_mode_iterator", "IMOVE32", "[", "SI", "(", "V2HI", "<STR_LIT>", ")", "(", "V4QI", "<STR_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	619,344	[ "a", ";" ]	[ "vreinterpret_u32_p8", "(", "poly8x8_t", "_", "_", "a", ")", "{", "return", "(", "uint32x2_t", ")", "_", "_" ]
GCC	arm	CPP	stmt_completion	CPU	619,345	[ "false", ";" ]	[ "bool", "function_resolver", "::", "require_vector_or_scalar_type", "(", "unsigned", "int", "argno", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node", ")", "return", "false", ";", "if", "(", "!", "scalar_argument_p", "(", "argno", ")", "&&", "!", "VECTOR_TYPE_P", "(", "actual", ")", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "passing %qT to argument %d of %qE, which", "<STR_LIT>", "<STR_LIT>", " expects a vector or scalar type", "<STR_LIT>", ",", "actual", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ")", ";", "return" ]
GCC	sh	MD	stmt_completion	CPU	619,346	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	i386	CPP	code_generation	CPU	619,347	[ "rtx", "assign_386_stack_local", "(", "machine_mode", "mode", ",", "enum", "ix86_stack_slot", "n", ")", "{", "struct", "stack_local_entry", "*", "s", ";", "gcc_assert", "(", "n", "<", "MAX_386_STACK_LOCALS", ")", ";", "for", "(", "s", "=", "ix86_stack_locals", ";", "s", ";", "s", "=", "s", "->", "next", ")", "if", "(", "s", "->", "mode", "==", "mode", "&&", "s", "->", "n", "==", "n", ")", "return", "validize_mem", "(", "copy_rtx", "(", "s", "->", "rtl", ")", ")", ";", "int", "align", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DImode", "&&", "!", "TARGET_64BIT", "&&", "n", "==", "SLOT_FLOATxFDI_387", "&&", "ix86_preferred_stack_boundary", "<", "GET_MODE_ALIGNMENT", "(", "DImode", ")", ")", "align", "=", "<NUM_LIT>", ";", "s", "=", "ggc_alloc", "<", "stack_local_entry", ">", "(", ")", ";", "s", "->", "n", "=", "n", ";", "s", "->", "mode", "=", "mode", ";", "s", "->", "rtl", "=", "assign_stack_local", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "align", ")", ";", "s", "->", "next", "=", "ix86_stack_locals", ";", "ix86_stack_locals", "=", "s", ";", "return", "validize_mem", "(", "copy_rtx", "(", "s", "->", "rtl", ")", ")", ";", "}" ]	[ "Return", "a", "MEM", "corresponding", "to", "a", "stack", "slot", "with", "mode", "MODE", ".", "Allocate", "a", "new", "slot", "if", "necessary", ".", "The", "RTL", "for", "a", "function", "can", "have", "several", "slots", "available", ":", "N", "is", "which", "slot", "to", "use", "." ]
GCC	bfin	CPP	stmt_completion	DSP	619,348	[ "!=", "DREGS", ")", "return", "DREGS", ";" ]	[ "enum", "reg_class", "secondary_input_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "enum", "reg_class", "default_class", "=", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "?", "DPREGS", ":", "DREGS", ";", "enum", "reg_class", "x_class", "=", "NO_REGS", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "code", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ",", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "if", "(", "regno", "==", "-", "<NUM_LIT>", ")", "code", "=", "MEM", ";", "else", "x_class", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "}", "if", "(", "fp_plus_const_operand", "(", "x", ",", "mode", ")", ")", "{", "rtx", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "int", "large_constant_p", "=", "!", "CONST_7BIT_IMM_P", "(", "INTVAL", "(", "op2", ")", ")", ";", "if", "(", "class", "==", "PREGS", "\|\|", "class", "==", "PREGS_CLOBBERED", ")", "return", "NO_REGS", ";", "if", "(", "class", "==", "DREGS", "\|\|", "class", "==", "DPREGS", ")", "return", "large_constant_p", "?", "PREGS", ":", "NO_REGS", ";", "return", "PREGS", ";", "}", "if", "(", "x_class", "==", "AREGS", ")", "return", "class", "==", "DREGS", "\|\|", "class", "==", "AREGS", "?", "NO_REGS", ":", "DREGS", ";", "if", "(", "class", "==", "AREGS", ")", "{", "if", "(", "x", "!=", "const0_rtx", "&&", "x_class" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,349	[ "unsigned", "NumBytes", "=", "Opers", ".", "getNumPatchBytes", "(", ")", ";" ]	[ "SM", ".", "recordPatchPoint", "(", "*", "MILabel", ",", "MI", ")", ";", "PatchPointOpers", "Opers", "(", "&", "MI", ")", ";", "int64_t", "CallTarget", "=", "Opers", ".", "getCallTarget", "(", ")", ".", "getImm", "(", ")", ";", "unsigned", "EncodedBytes", "=", "<NUM_LIT>", ";", "if", "(", "CallTarget", ")", "{", "assert", "(", "(", "CallTarget", "&", "<NUM_LIT>", ")", "==", "CallTarget", "&&", "<STR_LIT>", "High 16 bits of call target should be zero.", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "Opers", ".", "getNextScratchIdx", "(", ")", ")", ".", "getReg", "(", ")", ";", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}" ]
GCC	i386	CPP	stmt_completion	CPU	619,350	[ "_", "B", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask32", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cmpeq_epu16_mask", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_" ]
LLVM	ARM64	TD	next_suggestion	CPU	619,351	[ "}" ]	[ "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	619,352	[ "const", "auto", "&", "STI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "(", ")", ";" ]	[ "bool", "SPIRVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "if", "(", "IndirectCalls", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "produceIndirectPtrTypes", "(", "MIRBuilder", ")", ";", "IndirectCalls", ".", "clear", "(", ")", ";", "}", "if", "(", "VRegs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Val", ")", "{" ]
GCC	i386	CPP	stmt_completion	CPU	619,353	[ "_", "v16si", ")", "_", "_", "A", ",", "(", "const", "_", "_", "v4si", "*", ")", "_", "_", "F", ",", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_4dpwssds_epi32", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "B", ",", "_", "_", "m512i", "_", "_", "C", ",", "_", "_", "m512i", "_", "_", "D", ",", "_", "_", "m512i", "_", "_", "E", ",", "_", "_", "m128i", "*", "_", "_", "F", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vp4dpwssds_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_", "_", "C", ",", "(", "_", "_", "v16si", ")", "_", "_", "D", ",", "(", "_", "_", "v16si", ")", "_", "_", "E", ",", "(", "_" ]
GCC	pa	MD	next_suggestion	CPU	619,354	[ "(", "const_int", "<NUM_LIT>", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "const_int", "MAX_12BIT_OFFSET", ")", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,355	[ "LogAlign", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", "Split in middle of big block before %#x", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ", adjusted to %#x", "<STR_LIT>", ",", "BaseInsertOffset", ")", "<<", "<STR_LIT>", " la=", "<STR_LIT>", "<<", "LogAlign", "<<", "<STR_LIT>", " kb=", "<STR_LIT>", "<<", "KnownBits", "<<", "<STR_LIT>", " up=", "<STR_LIT>", "<<", "UPad", "<<", "'", "\\n", "'", ")", ";", "if", "(", "BaseInsertOffset", "+", "<NUM_LIT>", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "<NUM_LIT>", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "", "UserMI", ")", "+", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", "Move inside block: %#x\\n", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "<NUM_LIT>", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Fell off end of block", "<STR_LIT>", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "<NUM_LIT>", "u", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "<NUM_LIT>", "u", "<<" ]
LLVM	X86	CPP	next_suggestion	CPU	619,356	[ "printSrcIdx", "(", "MI", ",", "OpNo", ",", "O", ")", ";" ]	[ "void", "printSrcIdx32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "dword ptr ", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	program_repair	CPU	619,357	[ "<FIXS>", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "\|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "<FIXE>" ]	[ "static", "DecodeStatus", "DecodeVMOVRRS", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "<BUGS>", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "\|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "<BUGE>", "if", "(", "Rt", "==", "<NUM_LIT>", "\|\|", "Rt2", "==", "<NUM_LIT>", "\|\|", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,358	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	619,359	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "float_truncate", ":", "DF", "(", "match_operand", ":", "IBM128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "emit_note", "(", "NOTE_INSN_DELETED", ")", "DONE", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,360	[ ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	619,361	[ "=", "<STR_LIT>", ";" ]	[ "def", "LDRD_POST", ":", "AI3ldstidx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rt", ",", "GPR", ":", "$", "Rt2", ",", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "addr_offset_none", ":", "$", "addr", ",", "am3offset", ":", "$", "offset", ")", ",", "IndexModePost", ",", "LdMiscFrm", ",", "IIC_iLoad_d_ru", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod" ]
GCC	i386	MD	next_suggestion	CPU	619,362	[ "DONE" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8DF", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V8DFmode", ")", "ix86_expand_reduc", "(", "gen_addv8df3", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_vec_extractv8df", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "const0_rtx", ")", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	619,363	[ "if", "(", "TLSBaseAddrReg", ")", "I", "=", "ReplaceTLSCall", "(", "&", "*", "I", ",", "TLSBaseAddrReg", ")", ";" ]	[ "MachineBasicBlock", "*", "BB", "=", "Node", "->", "getBlock", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	m68k	MD	next_suggestion	MPU	619,364	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,365	[ "<NUM_LIT>", "}", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{" ]
LLVM	ARM64	CPP	stmt_completion	CPU	619,366	[ "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";" ]	[ "assert", "(", "Kind", "==", "k_Shifter" ]
GCC	rs6000	CPP	stmt_completion	CPU	619,367	[ "[", "<NUM_LIT>", "]", ")", ";" ]	[ "unsigned", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "i" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,368	[ "}" ]	[ "if", "(", "PPCLowering", "->", "getPointerTy", "(", ")", "==", "MVT", "::", "i32", ")", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "GPRC_NOR0RegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR", ")", ",", "GlobalBaseReg", ")", ";", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "G8RC_NOX0RegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR8", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR8", ")", ",", "GlobalBaseReg", ")", ";", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,369	[ "Reserved", ",", "STI", ".", "getFramePointerReg", "(", ")", ")", ";" ]	[ "bool", "ARMBaseRegisterInfo", "::", "isInlineAsmReadOnlyReg", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "PhysReg", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "PC", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,370	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
GCC	tilepro	MD	next_suggestion	VLIW	619,371	[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	i386	MD	stmt_completion	CPU	619,372	[ "<NUM_LIT>", ")", ")", "]" ]	[ "(", "fix", ":", "SWI248x", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "SWI248x", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch" ]
GCC	bfin	CPP	code_generation	DSP	619,373	[ "static", "rtx", "legitimize_pic_address", "(", "rtx", "or", "ig", ",", "rtx", "reg", ",", "rtx", "picreg", ")", "{", "rtx", "addr", "=", "or", "ig", ";", "rtx", "new", "_", "rtx", "=", "or", "ig", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "{", "int", "unspec", ";", "rtx", "tmp", ";", "if", "(", "TARGET_ID_SHARED_LIBRARY", ")", "unspec", "=", "UNSPEC_MOVE_PIC", ";", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "addr", ")", ")", "unspec", "=", "UNSPEC_FUNCDESC_GOT17M4", ";", "else", "unspec", "=", "UNSPEC_MOVE_FDPIC", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "tmp", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "addr", ")", ",", "unspec", ")", ";", "new", "_", "rtx", "=", "gen_const_mem", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "picreg", ",", "tmp", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "new", "_", "rtx", ")", ";", "if", "(", "picreg", "==", "pic_offset_table_rtx", ")", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "\|\|", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "base", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", ";", "}", "if", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", "==", "picreg", ")", "return", "or", "ig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "base", "=", "legitimize_pic_address", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "reg", ",", "picreg", ")", ";", "addr", "=", "legitimize_pic_address", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "base", "==", "reg", "?", "NULL_RTX", ":", "reg", ",", "picreg", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST_INT", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "addr", ")", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "CONSTANT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "base", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "addr", ")", ";", "}", "return", "new", "_", "rtx", ";", "}" ]	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonzero", ",", "otherwise", "we", "allocate", "register", "(", "s", ")", "as", "necessary", "." ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	619,374	[ "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", "->", "addParam", "(", "In", ".", "VT", ")", ";" ]	[ "if", "(", "IsVarArg", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly doesn't support varargs yet", "<STR_LIT>", ")", ";", "for", "(", "const", "ISD", "::", "InputArg", "&", "In", ":", "Ins", ")", "{", "if", "(", "In", ".", "Flags", ".", "isByVal", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented byval arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented inalloca arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented nest arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs last arguments", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "In", ".", "Used", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "In", ".", "VT", ",", "DAG", ".", "getTargetConstant", "(", "InVals", ".", "size", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ":", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "DL", ",", "In", ".", "VT", ")", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	619,375	[ "if", "(", "tree", "res", "=", "r", ".", "lookup_form", "(", "r", ".", "mode_suffix_id", ",", "wide_suffix", ")", ")", "return", "res", ";" ]	[ "if", "(", "!", "r", ".", "check_gp_argument", "(", "<NUM_LIT>", ",", "i", ",", "nargs", ")", "\|\|", "(", "type", "=", "r", ".", "infer_vector_type", "(", "i", ")", ")", "==", "NUM_TYPE_SUFFIXES", ")", "return", "error_mark_node", ";", "if", "(", "type", "==", "TYPE_SUFFIX_b", ")", "return", "r", ".", "resolve_to", "(", "r", ".", "mode_suffix_id", ",", "type", ")", ";", "if", "(", "type_suffixes", "[", "type", "]", ".", "integer_p", "&&", "type_suffixes", "[", "type", "]", ".", "element_bits", "<", "<NUM_LIT>", ")", "{", "type_suffix_index", "wide_suffix", "=", "find_type_suffix", "(", "type_suffixes", "[", "type", "]", ".", "tclass", ",", "type_suffixes", "[", "type", "]", ".", "element_bits", "*", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	program_repair	CPU	619,376	[ "<FIXS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "FeatureCCIDX", "}", "}", "]", ";", "<FIXE>" ]	[ "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "{", "<BUGS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "HasV8_3aOps", "}", "}", "]", ";", "<BUGE>", "}", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
GCC	arm	CPP	program_repair	CPU	619,377	[ "<FIXS>", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "<FIXE>" ]	[ "if", "(", "IS_INTERRUPT", "(", "func_type", ")", "&&", "frame_pointer_needed", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "stack_adjust", "=", "arm_get_frame_size", "(", ")", "+", "current_function_outgoing_args_size", ";", "<BUGE>", "if", "(", "current_function_pretend_args_size" ]
GCC	nds32	MD	next_suggestion	CPU	619,378	[ "<STR_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	arm	CPP	code_generation	CPU	619,379	[ "void", "arm_poke_function_name", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ")", "{", "unsigned", "long", "alignlength", ";", "unsigned", "long", "length", ";", "rtx", "x", ";", "length", "=", "strlen", "(", "name", ")", "+", "<NUM_LIT>", ";", "alignlength", "=", "ROUND_UP_WORD", "(", "length", ")", ";", "ASM_OUTPUT_ASCII", "(", "stream", ",", "name", ",", "length", ")", ";", "ASM_OUTPUT_ALIGN", "(", "stream", ",", "<NUM_LIT>", ")", ";", "x", "=", "GEN_INT", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "+", "alignlength", ")", ";", "assemble_aligned_integer", "(", "UNITS_PER_WORD", ",", "x", ")", ";", "}" ]	[ "Write", "the", "function", "name", "into", "the", "code", "section", ",", "directly", "preceding", "the", "function", "prologue", ".", "Code", "will", "be", "output", "similar", "to", "this", ":", "t0", ".ascii", "``", "arm_poke_function_name", "''", ",", "0", ".align", "t1", ".word", "0xff000000", "+", "(", "t1", "-", "t0", ")", "arm_poke_function_name", "mov", "ip", ",", "sp", "stmfd", "sp", "!", ",", "{", "fp", ",", "ip", ",", "lr", ",", "pc", "}", "sub", "fp", ",", "ip", ",", "#", "4", "When", "performing", "a", "stack", "backtrace", ",", "code", "can", "inspect", "the", "value", "of", "'pc", "'", "stored", "at", "'fp", "'", "+", "0", ".", "If", "the", "trace", "function", "then", "looks", "at", "location", "pc", "-", "12", "and", "the", "top", "8", "bits", "are", "set", ",", "then", "we", "know", "that", "there", "is", "a", "function", "name", "embedded", "immediately", "preceding", "this", "location", "and", "has", "length", "(", "(", "pc", "[", "-3", "]", ")", "&", "0xff000000", ")", ".", "We", "assume", "that", "pc", "is", "declared", "as", "a", "pointer", "to", "an", "unsigned", "long", ".", "It", "is", "of", "no", "benefit", "to", "output", "the", "function", "name", "if", "we", "are", "assembling", "a", "leaf", "function", ".", "These", "function", "types", "will", "not", "contain", "a", "stack", "backtrace", "structure", ",", "therefore", "it", "is", "not", "possible", "to", "determine", "the", "function", "name", "." ]
GCC	arm	CPP	next_suggestion	CPU	619,380	[ "}" ]	[ "_", "_", "arm_vcmpgtq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcmpgtq_v8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	LoongArch	CPP	next_suggestion	CPU	619,381	[ "}" ]	[ "if", "(", "!", "MF", ".", "getSubtarget", "<", "LoongArchSubtarget", ">", "(", ")", ".", "hasBasicF", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	619,382	[ "return", "true", ";" ]	[ "PointerType", "", "VecPtrTy", "=", "PointerType", "::", "get", "(", "Vec", "->", "getType", "(", ")", ",", "AddrSpace", ")", ";", "Value", "", "PtrCast", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "VecPtrTy", ",", "<STR_LIT>", "castvec", "<STR_LIT>", ")", ";", "IC", ".", "Builder", ".", "CreateMaskedStore", "(", "Vec", ",", "PtrCast", ",", "Align", "(", "<NUM_LIT>", ")", ",", "BoolMask", ")", ";", "IC", ".", "eraseInstFromFunction", "(", "II", ")", ";" ]
GCC	ia64	MD	next_suggestion	CPU	619,383	[ "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	Sparc	TD	stmt_completion	CPU	619,384	[ "=", "intcc", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,385	[ "=", "val", ";" ]	[ "class", "ElementSizeEnum", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Value" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,386	[ "<STR_LIT>", ",", "oops", ",", "iops", ",", "pattern", ">", "{" ]	[ "class", "SIMDLdStSingleHTied", "<", "bit", "L", ",", "bit", "R", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bit", "size", ",", "string", "asm", ",", "dag", "oops", ",", "dag", "iops", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDLdStSingleTied", "<", "L", ",", "R", ",", "opcode", ",", "asm", ",", "<STR_LIT>", "," ]
LLVM	X86	CPP	next_suggestion	CPU	619,387	[ "}", "else", "{" ]	[ "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", "<imm:", "<STR_LIT>", ")", "<<", "'", "$", "'", "<<", "(", "int64_t", ")", "Op", ".", "getImm", "(", ")", "<<", "markup", "(", "<STR_LIT>", ">", "<STR_LIT>", ")", ";", "if", "(", "CommentStream", "&&", "(", "Op", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "\|\|", "Op", ".", "getImm", "(", ")", "<", "-", "<NUM_LIT>", ")", ")", "*", "CommentStream", "<<", "format", "(", "<STR_LIT>", "imm = 0x%", "<STR_LIT>", "PRIX64", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "(", "uint64_t", ")", "Op", ".", "getImm", "(", ")", ")", ";" ]
GCC	pa	CPP	next_suggestion	CPU	619,388	[ "return", "true", ";" ]	[ "", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "if", "(", "(", "x", "==", "CONST0_RTX", "(", "DFmode", ")", "\|\|", "x", "==", "CONST0_RTX", "(", "SFmode", ")", ")", "&&", "outer_code", "!=", "SET", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "factor", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "/", "<NUM_LIT>", ";", "if", "(", "factor", "==", "<NUM_LIT>", ")", "factor", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_PA_11", "&&", "!", "TARGET_DISABLE_FPREGS", "&&", "!", "TARGET_SOFT_FLOAT", ")", "", "total", "=", "factor", "", "factor", "", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "", "total", "=", "factor", "", "factor", "", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "DIV", ":", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";" ]
GCC	microblaze	CPP	stmt_completion	MPU	619,389	[ ";" ]	[ "bool", "microblaze_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "struct", "microblaze_address_info", "addr" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	619,390	[ "MVT", "HalfTy", "=", "MVT", "::", "getVectorVT", "(", "VecTy", ".", "getVectorElementType", "(", ")", ",", "NumElem", "/", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "NumElem", "=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "NumElem", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Expecting even-sized vector type", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,391	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_cmpgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b33", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	619,392	[ "return", "MatchOperand_NoMatch", ";" ]	[ "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "tryParseRegisterOperand", "(", "Operands", ",", "false", ")", ")", "{", "MipsOperand", "", "op", "=", "static_cast", "<", "MipsOperand", "", ">", "(", "Operands", ".", "back", "(", ")", ")", ";", "op", "->", "setRegKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "MatchOperand_Success", ";", "}" ]
LLVM	AMDGPU	CPP	code_generation	GPU	619,393	[ "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should not be spilled", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MIB", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Define", ")", ";", "}", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,394	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]
LLVM	X86	CPP	program_repair	CPU	619,395	[ "<FIXS>", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "<FIXE>" ]	[ "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "<BUGS>", "PseudoSourceValue", "::", "getFixedStack", "(", "SSFI", ")", ",", "<NUM_LIT>", ",", "<BUGE>", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "BuildFILD", "(", "Op", ",", "SrcVT", ",", "Chain", ",", "StackSlot", ",", "DAG", ")", ";", "}" ]
GCC	sh	CPP	stmt_completion	CPU	619,396	[ "(", "ctype", ")", ";" ]	[ "fprintf", "(", "stderr", ",", "<STR_LIT>", " does NOT need to be EXPORTed [key function not defined]\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "inline_ctor_dtor", "=", "false", ";", "dllimport_ctor_dtor", "=", "false", ";", "dllimport_member", "=", "false", ";", "method_vec", "=", "CLASSTYPE_METHOD_VEC", "(", "ctype", ")", ";", "len", "=", "method_vec", "?", "VEC_length", "(", "tree", ",", "method_vec", ")", ":", "<NUM_LIT>", ";", "for", "(", ";", "len", "--", ";", ")", "{", "tree", "member", "=", "VEC_index", "(", "tree", ",", "method_vec", ",", "len", ")", ";", "if", "(", "!", "member", ")", "continue", ";", "for", "(", "member", "=", "OVL_CURRENT", "(", "member", ")", ";", "member", ";", "member", "=", "OVL_NEXT", "(", "member", ")", ")", "{", "if", "(", "TREE_CODE", "(", "member", ")", "!=", "FUNCTION_DECL", ")", "continue", ";", "if", "(", "DECL_CONSTRUCTOR_P", "(", "member", ")", "\|\|", "DECL_DESTRUCTOR_P", "(", "member", ")", ")", "{", "if", "(", "DECL_INLINE", "(", "member", ")", "&&", "(", "DECL_MAYBE_IN_CHARGE_CONSTRUCTOR_P", "(", "member", ")", "\|\|", "DECL_MAYBE_IN_CHARGE_DESTRUCTOR_P", "(", "member", ")", ")", ")", "inline_ctor_dtor", "=", "true", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "dllimport", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "member", ")", ")", ")", "dllimport_ctor_dtor", "=", "true", ";", "}", "else", "{", "if", "(", "DECL_PURE_VIRTUAL_P", "(", "member", ")", ")", "continue", ";", "if", "(", "!", "DECL_VIRTUAL_P", "(", "member", ")", ")", "continue", ";", "if", "(", "DECL_INLINE", "(", "member", ")", ")", "continue", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "dllimport", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "member", ")", ")", ")", "dllimport_member", "=", "true", ";", "}", "}", "}", "if", "(", "!", "dllimport_member", "&&", "!", "dllimport_ctor_dtor", ")", "{", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " does NOT need to be EXPORTed [no non-pure virtuals or ctors/dtors with dllimport]\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "inline_ctor_dtor", ")", "{", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " does NOT need to be EXPORTed [no inline ctor/dtor]\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " DOES need to be EXPORTed\\n", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "binfo", "=", "TYPE_BINFO" ]
GCC	ia64	MD	stmt_completion	CPU	619,397	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	619,398	[ "<STR_LIT>", ")", "(", "us_truncate", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_code_attr", "trunsuffix", "[", "(", "ss_truncate", "<STR_LIT>", ")", "(", "truncate" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,399	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpltu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_b343892a", ",", "TypeNCJ", ">", ",", "Enc_5de85f", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

rl78

CPP

stmt_completion

MPU

619,300

[ "<", "<NUM_LIT>", ")", "return", "src", ";" ]

[ "static", "rtx", "move_to_acc", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,301

[ "=", "<STR_LIT>", ";" ]

[ "def", "neon_uimm1_bare", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "neon_uimm1_asmoperand", ";", "let", "PrintMethod" ]

LLVM

Hexagon

CPP

program_repair

DSP

619,302

[ "<FIXS>", "cl", "::", "opt", "bool", ">", "DumpModule", "(", "<STR_LIT>", "hvc-dump-module", "<STR_LIT>", ",", "cl", "::", "Hidden", ")", ";", "cl", "::", "opt", "bool", ">", "VAEnabled", "(", "<STR_LIT>", "hvc-va", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "init", "(", "true", ")", ")", ";", "cl", "::", "opt", "bool", ">", "VIEnabled", "(", "<STR_LIT>", "hvc-vi", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "init", "(", "true", ")", ")", ";", "cl", "::", "opt", "bool", ">", "VADoFullStores", "(", "<STR_LIT>", "hvc-va-full-stores", "<STR_LIT>", ",", "cl", "::", "Hidden", ")", ";", "cl", "::", "opt", "unsigned", ">", "VAGroupCountLimit", "(", "<STR_LIT>", "hvc-va-group-count-limit", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "init", "(", "~", "<NUM_LIT>", ")", ")", ";", "cl", "::", "opt", "unsigned", ">", "VAGroupSizeLimit", "(", "<STR_LIT>", "hvc-va-group-size-limit", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "init", "(", "~", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "using", "namespace", "llvm", ";", "namespace", "{", "<BUGS>", "cl", "::", "opt", "bool", ">", "AlignFullHvxStores", "(", "<STR_LIT>", "hvc-align-full-hvx-stores", "<STR_LIT>", ",", "cl", "::", "Hidden", ")", ";", "<BUGE>", "class", "HexagonVectorCombine", "{", "public", ":" ]

GCC

s390

MD

next_suggestion

MPU

619,303

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "VI", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

619,304

[ "_", "_", "artificial__", ")", ")", "_", "mm_cvttph_epi64", "(", "_", "_", "m128h", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,305

[ ",", "ByteAccess", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "L2_loadrb_pbr", ":", "T_load_pbr", "<", "<STR_LIT>", ",", "IntRegs" ]

GCC

s390

CPP

code_generation

MPU

619,306

[ "int", "legitimate_pic_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "SYMBOLIC_CONST", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,307

[ "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{" ]

[ "def", "A2_psubf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$" ]

LLVM

Mips

CPP

stmt_completion

CPU

619,308

[ "E", ";" ]

[ "Op", "->", "Mem", ".", "Base", "=", "Base", ".", "release", "(", ")", ";", "Op", "->", "Mem", ".", "Off", "=", "Off", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

619,309

[ "if", "(", "!", "I", ".", "mayLoad", "(", ")", "&&", "!", "I", ".", "mayStore", "(", ")", ")", "return", "false", ";" ]

[ "bool", "HexagonInstrInfo", "::", "isHVXMemWithAIndirect", "(", "const", "MachineInstr", "&", "I", ",", "const", "MachineInstr", "&", "J", ")", "const", "{", "if", "(", "!", "isV60VectorInstruction", "(", "I", ")", ")", "return", "false", ";" ]

GCC

mep

CPP

program_repair

CPU

619,310

[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpssda1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]

[ ";", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpssda1u", ".", "b", "crqc", ",", "crpc", "(", "c3_1", ")", "(", "dni", "cpssda1u_b_C3", "<STR_LIT>", "cpssda1u.b $crqc,$crpc C3", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "c3", "-", "isa", "(", "SLOTS", "C3", ")", "(", "INTRINSIC", "<STR_LIT>", "cpssda1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpssda1u.b $crqc,$crpc", "<STR_LIT>", "(", "+", "MAJ_15", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u4", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u7", "#", "x4", ")", "(", "f", "-", "sub4", "<NUM_LIT>", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u16", "#", "x1", ")", "crqc", "crpc", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u31", "#", "x1", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,311

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]

GCC

nds32

MD

stmt_completion

CPU

619,312

[ "match_code", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

619,313

[ ":" ]

[ "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS8", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS16", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS32", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS64", ";", "break", ";", "}", "}", "else", "if", "(", "type", "==", "TYPE_IMM8", "||", "type", "==", "TYPE_IMM16", "||", "type", "==", "TYPE_IMM32", "||", "type", "==", "TYPE_IMM64", ")", "{", "uint32_t", "Opcode", "=", "mcInst", ".", "getOpcode", "(", ")", ";", "switch", "(", "operand", ".", "encoding", ")", "{", "default", ":", "break", ";", "case", "ENCODING_IB", ":", "if", "(", "Opcode", "!=", "X86", "::", "BLENDPSrri", "&&", "Opcode", "!=", "X86", "::", "BLENDPDrri", "&&", "Opcode", "!=", "X86", "::", "PBLENDWrri", "&&", "Opcode", "!=", "X86", "::", "MPSADBWrri", "&&", "Opcode", "!=", "X86", "::", "DPPSrri", "&&", "Opcode", "!=", "X86", "::", "DPPDrri", "&&", "Opcode", "!=", "X86", "::", "INSERTPSrr", "&&", "Opcode", "!=", "X86", "::", "VBLENDPSYrri", "&&", "Opcode", "!=", "X86", "::", "VBLENDPSYrmi", "&&", "Opcode", "!=", "X86", "::", "VBLENDPDYrri", "&&", "Opcode", "!=", "X86", "::", "VBLENDPDYrmi", "&&", "Opcode", "!=", "X86", "::", "VPBLENDWrri", "&&", "Opcode", "!=", "X86", "::", "VMPSADBWrri", "&&", "Opcode", "!=", "X86", "::", "VDPPSYrri", "&&", "Opcode", "!=", "X86", "::", "VDPPSYrmi", "&&", "Opcode", "!=", "X86", "::", "VDPPDrri", "&&", "Opcode", "!=", "X86", "::", "VINSERTPSrr", ")", "type", "=", "TYPE_MOFFS8", ";", "break", ";", "case", "ENCODING_IW", ":", "type", "=", "TYPE_MOFFS16", ";", "break", ";", "case", "ENCODING_ID", ":", "type", "=", "TYPE_MOFFS32", ";", "break", ";", "case", "ENCODING_IO", ":", "type", "=", "TYPE_MOFFS64", ";", "break", ";", "}", "}", "switch", "(", "type", ")", "{", "case", "TYPE_XMM128", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "X86", "::", "XMM0", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_XMM256", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "X86", "::", "YMM0", "+", "(", "immediate", ">>", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "case", "TYPE_REL8", ":", "isBranch", "=", "true", ";", "pcrel", "=", "insn", ".", "startLocation", "+", "insn", ".", "immediateOffset", "+", "insn", ".", "immediateSize", ";", "case", "TYPE_MOFFS8", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", "ull", ")", ";", "break", ";", "case", "TYPE_MOFFS16", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", "ull", ")", ";", "break", ";", "case", "TYPE_REL32", ":", "case", "TYPE_REL64", ":", "isBranch", "=", "true", ";", "pcrel", "=", "insn", ".", "startLocation", "+", "insn", ".", "immediateOffset", "+", "insn", ".", "immediateSize", ";", "case", "TYPE_MOFFS32", ":", "if", "(", "immediate", "&", "<NUM_LIT>", ")", "immediate", "|=", "~", "(", "<NUM_LIT>", "ull", ")", ";", "break", ";", "case", "TYPE_MOFFS64" ]

GCC

arm

MD

next_suggestion

CPU

619,314

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "QADDSUB", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,315

[ "<NUM_LIT>", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,316

[ "}" ]

[ "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureGFX90AInsts", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]

GCC

c6x

MD

stmt_completion

VLIW

619,317

[ ")", "]", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,318

[ ";" ]

[ "processUniformWorkGroupAttribute", "(", ")", ";", "NodeList", ".", "clear", "(", ")", ";", "}", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "F", "->", "isDeclaration", "(", ")", "||", "AMDGPU", "::", "isGraphics", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "continue", ";", "Changed", "|=", "addFeatureAttributes", "(", "*", "F", ")", ";", "}", "return", "Changed" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,319

[ ".", "SU", ";" ]

[ "TryCand", ".", "VGPRUsage", "=", "pressure", "[", "AMDGPU", "::", "RegisterPressureSets", "::", "VGPR_32", "]", ";", "TryCand", ".", "IsLowLatency", "=", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "LowLatencyOffset", "=", "DAG", "->", "LowLatencyOffset", "[", "SU", "->", "NodeNum", "]", ";", "TryCand", ".", "HasLowLatencyNonWaitedParent", "=", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ";", "tryCandidateTopDown", "(", "TopCand", ",", "TryCand", ")", ";", "if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "TopCand", ".", "setBest", "(", "TryCand", ")", ";", "}", "return", "TopCand" ]

GCC

i386

CPP

stmt_completion

CPU

619,320

[ "exceptions_var", ",", "exceptions_sse", ")", ";" ]

[ "hold_mod_val", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "hold_mod_val", ",", "build_int_cst", "(", "unsigned_type_node", ",", "<NUM_LIT>", ")", ")", ";", "tree", "hold_assign_mod", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "mxcsr_mod_var", ",", "hold_mod_val", ")", ";", "tree", "ldmxcsr_hold_call", "=", "build_call_expr", "(", "ldmxcsr", ",", "<NUM_LIT>", ",", "mxcsr_mod_var", ")", ";", "tree", "hold_all", "=", "build2", "(", "COMPOUND_EXPR", ",", "unsigned_type_node", ",", "hold_assign_orig", ",", "hold_assign_mod", ")", ";", "hold_all", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "hold_all", ",", "ldmxcsr_hold_call", ")", ";", "if", "(", "*", "hold", ")", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "*", "hold", ",", "hold_all", ")", ";", "else", "*", "hold", "=", "hold_all", ";", "tree", "ldmxcsr_clear_call", "=", "build_call_expr", "(", "ldmxcsr", ",", "<NUM_LIT>", ",", "mxcsr_mod_var", ")", ";", "if", "(", "*", "clear", ")", "*", "clear", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "*", "clear", ",", "ldmxcsr_clear_call", ")", ";", "else", "*", "clear", "=", "ldmxcsr_clear_call", ";", "tree", "stxmcsr_update_call", "=", "build_call_expr", "(", "stmxcsr", ",", "<NUM_LIT>", ")", ";", "tree", "exceptions_sse", "=", "fold_convert", "(", "integer_type_node", ",", "stxmcsr_update_call", ")", ";", "if", "(", "*", "update", ")", "{", "tree", "exceptions_mod", "=", "build2", "(", "BIT_IOR_EXPR", ",", "integer_type_node", ",", "exceptions_var", ",", "exceptions_sse", ")", ";", "tree", "exceptions_assign", "=", "build2", "(", "MODIFY_EXPR", ",", "integer_type_node", ",", "exceptions_var", ",", "exceptions_mod", ")", ";", "*", "update", "=", "build2", "(", "COMPOUND_EXPR", ",", "integer_type_node", ",", "*", "update", ",", "exceptions_assign", ")", ";", "}", "else", "*", "update", "=", "build2", "(", "MODIFY_EXPR", ",", "integer_type_node", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,321

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

ns32k

MD

program_repair

MPU

619,322

[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

619,323

[ ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "bitconvert", "v4i32", ":", "$", "A", ")", ")", ",", "(", "COPY_TO_REGCLASS", "$", "A", ",", "VSRC" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,324

[ "}" ]

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "NumWords", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "switch", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Tiny", ":", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "NumBytes", "=", "<NUM_LIT>", ";", "}", "if", "(", "NumBytes", ")", "{", "const", "bool", "NeedsRealignment", "=", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";", "unsigned", "scratchSPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "NeedsRealignment", ")", "{", "scratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "&", "MBB", ")", ";", "assert", "(", "scratchSPReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,325

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "unsigned", "NumBytes", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "NumBytes", "=", "StackMapOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "break", ";", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "NumBytes", "=", "PatchPointOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";" ]

LLVM

M680x0

CPP

next_suggestion

MPU

619,326

[ "}" ]

[ "inline", "bool", "getFrameIndexAddress", "(", "M680x0ISelAddressMode", "&", "AM", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Base", ")", "{", "if", "(", "AM", ".", "BaseType", "==", "M680x0ISelAddressMode", "::", "FrameIndexBase", ")", "{", "Disp", "=", "getI32Imm", "(", "AM", ".", "Disp", ",", "DL", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "BaseFrameIndex", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "return", "true", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

619,327

[ "UNSPEC_LD3_DUP", ")", ")", "]" ]

[ "(", "unspec", ":", "VSTRUCT_3QD", "[", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

i386

CPP

code_generation

CPU

619,328

[ "static", "void", "avoid_func_arg_motion", "(", "rtx_insn", "*", "first_arg", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", ";", "rtx", "tmp", ";", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_BNDSTX", ")", "{", "add_dependence", "(", "first_arg", ",", "insn", ",", "REG_DEP_ANTI", ")", ";", "return", ";", "}", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "set", ")", "return", ";", "tmp", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "REG_P", "(", "tmp", ")", ")", "{", "add_dependence", "(", "first_arg", ",", "insn", ",", "REG_DEP_OUTPUT", ")", ";", "return", ";", "}", "add_dependence", "(", "first_arg", ",", "insn", ",", "REG_DEP_ANTI", ")", ";", "}" ]

[ "Add", "output", "or", "anti", "dependency", "from", "insn", "to", "first_arg", "to", "restrict", "its", "code", "motion", "." ]

GCC

avr

CPP

code_generation

MPU

619,329

[ "const", "char", "*", "ashrsi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";", "int", "*", "t", "=", "len", ";", "if", "(", "!", "len", ")", "len", "=", "&", "k", ";", "switch", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "<NUM_LIT>", ":", "{", "int", "reg0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "reg1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "*", "len", "=", "<NUM_LIT>", ";", "if", "(", "reg0", "<=", "reg1", ")", "return", "(", "<STR_LIT>", "mov %A0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %C0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "dec %D0", "<STR_LIT>", ")", ";", "else", "return", "(", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %D1,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "dec %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,%B1", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "{", "int", "reg0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "reg1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "reg0", "==", "reg1", "+", "<NUM_LIT>", ")", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %B0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "com %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D0", "<STR_LIT>", ")", ";", "if", "(", "AVR_HAVE_MOVW", ")", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "movw %A0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %B0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "com %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D0", "<STR_LIT>", ")", ";", "else", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov %B0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %B0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "com %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D0", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov %A0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbrc %A0,7", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "com %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%D0", "<STR_LIT>", ")", ";", "default", ":", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "AVR_HAVE_MOVW", ")", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "lsl %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %A0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "movw %C0,%A0", "<STR_LIT>", ")", ";", "else", "return", "*", "len", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "lsl %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbc %A0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,%A0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %D0,%A0", "<STR_LIT>", ")", ";", "}", "len", "=", "t", ";", "}", "out_shift_with_cnt", "(", "<STR_LIT>", "asr %D0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ror %C0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ror %B0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ror %A0", "<STR_LIT>", ",", "insn", ",", "operands", ",", "len", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]

[ "32bit", "arithmetic", "shift", "right", "(", "(", "signed", "long", ")", "x", ">", ">", "i", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,330

[ "}" ]

[ "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDead", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "MO", ".", "setIsDead", "(", "false", ")", ";", "}", "return", "&", "MI", ";", "}", "bool", "Is64Bit", ";", "unsigned", "NewOpc", "=", "TII", "->", "convertToFlagSettingOpc", "(", "MI", ".", "getOpcode", "(", ")", ",", "Is64Bit", ")", ";", "unsigned", "NewDestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "hasOneNonDBGUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "NewDestReg", "=", "Is64Bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "NewDestReg", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "return", "MIB", ";" ]

GCC

mips

MD

next_suggestion

CPU

619,331

[ "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDSC", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_CA_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_ADDSC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

sh

CPP

stmt_completion

CPU

619,332

[ "void_type_node", ";" ]

[ "if", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "(", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "TARGET_SHMEDIA32", ")", "||", "(", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "&&", "TARGET_SHMEDIA64", ")", ")", ")", "continue", ";", "if", "(", "!", "TARGET_FPU_ANY", "&&", "FLOAT_MODE_P", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ")", "continue", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "args", ")", ";", "i", "++", ")", "args", "[", "i", "]", "=", "NULL_TREE", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", ";", "i", "--", ")", "{", "int", "arg", "=", "signature_args", "[", "signature", "]", "[", "i", "]", ";", "int", "opno", "=", "i", "-", "<NUM_LIT>", "+", "has_result", ";", "if", "(", "arg", "&", "<NUM_LIT>", ")", "arg_type", "=", "ptr_type_node", ";", "else", "if", "(", "arg", ")", "arg_type", "=", "(", "*", "lang_hooks", ".", "types", ".", "type_for_mode", ")", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "opno", "]", ".", "mode", ",", "(", "arg", "&", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "i", ")", "continue", ";", "else", "arg_type", "=" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,333

[ ";" ]

[ "unsigned", "Opc", ";", "unsigned", "char", "TF", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "TF", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "switch", "(", "RelocM", ")", "{", "case", "Reloc", "::", "PIC_", ":", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2MOV_ga_pcrel", ":", "ARM", "::", "MOV_ga_pcrel", ";", "break", ";", "default", ":", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2MOVi32imm", ":", "ARM", "::", "MOVi32imm", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "TF", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "ARMLowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "ARM", "::", "t2LDRpci", ":", "ARM", "::", "t2LDRpci_pic", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "ARM", "::", "PICLDR", ":", "ARM", "::", "PICADD", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "return", "NewDestReg" ]

GCC

arm

CPP

stmt_completion

CPU

619,334

[ ")", "{" ]

[ "_", "_", "arm_vmlaldavq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,335

[ "for", "(", "auto", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "BinOp", ",", "Ty", ",", "Legal", ")", ";" ]

[ "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "auto", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", ",", "v2s32", ",", "v4s32", ",", "v2s64", "}", ")", "setAction", "(", "BinOp", ",", "Ty", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", "}", ")", "setAction", "(", "BinOp", ",", "Ty", ",", "WidenScalar", ")", ";", "}", "for", "(", "auto", "BinOp", ":", "{", "G_SHL", ",", "G_LSHR", ",", "G_ASHR", ",", "G_SDIV", ",", "G_UDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "BinOp", ",", "Ty", ",", "Legal", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

619,336

[ "i", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x3v4sf", "(", "(", "const", "_", "_", "builtin_neon_sf", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,337

[ "MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";" ]

[ "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "<STR_LIT>", "frame index must be address operand", "<STR_LIT>", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "<STR_LIT>", "should only be seeing stack pointer offset relative FrameIndex", "<STR_LIT>", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

619,338

[ "}" ]

[ "return", "(", "uint32x2_t", ")", "(", "vabs_f32", "(", "_", "_", "a", ")", "<", "vabs_f32", "(", "_", "_", "b", ")", ")", ";", "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vcagtv2sf", "(", "_", "_", "b", ",", "_", "_", "a", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,339

[ ",", "simm7s4", ",", "<STR_LIT>", ">", ";" ]

[ "def", "STPSpost", ":", "StorePairPostIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32Op" ]

LLVM

ARM

CPP

next_suggestion

CPU

619,340

[ "if", "(", "OrCI", "[", "BitInY", "]", "==", "<NUM_LIT>", ")", "continue", ";" ]

[ "}", "else", "{", "assert", "(", "CC", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "How can a CMPZ node not be EQ or NE?", "<STR_LIT>", ")", ";", "}", "if", "(", "Op1", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "OR", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "OrC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "OrC", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Y", "=", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "!=", "Y", ")", "return", "SDValue", "(", ")", ";", "APInt", "OrCI", "=", "OrC", "->", "getAPIntValue", "(", ")", ";", "unsigned", "Heuristic", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "OrCI", ".", "countPopulation", "(", ")", ">", "Heuristic", ")", "return", "SDValue", "(", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "computeKnownBits", "(", "DAG", ",", "Y", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "(", "OrCI", "&", "KnownZero", ")", "!=", "OrCI", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V", "=", "Y", ";", "SDLoc", "dl", "(", "X", ")", ";", "EVT", "VT", "=", "X", ".", "getValueType", "(", ")", ";", "unsigned", "BitInX", "=", "AndC", "->", "getAPIntValue", "(", ")", ".", "logBase2", "(", ")", ";", "if", "(", "BitInX", "!=", "<NUM_LIT>", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "BitInX", ",", "dl", ",", "VT", ")", ")", ";", "}", "for", "(", "unsigned", "BitInY", "=", "<NUM_LIT>", ",", "NumActiveBits", "=", "OrCI", ".", "getActiveBits", "(", ")", ";", "BitInY", "<", "NumActiveBits", ";", "++", "BitInY", ")", "{" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

619,341

[ "return", "nullptr", ";" ]

[ "MachineInstr", "*", "WebAssembly", "::", "findCatch", "(", "MachineBasicBlock", "*", "EHPad", ")", "{", "assert", "(", "EHPad", "->", "isEHPad", "(", ")", ")", ";", "auto", "Pos", "=", "EHPad", "->", "begin", "(", ")", ";", "while", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "(", "Pos", "->", "isLabel", "(", ")", "||", "Pos", "->", "isDebugInstr", "(", ")", "||", "isMarker", "(", "Pos", "->", "getOpcode", "(", ")", ")", ")", ")", "Pos", "++", ";", "if", "(", "Pos", "!=", "EHPad", "->", "end", "(", ")", "&&", "WebAssembly", "::", "isCatch", "(", "Pos", "->", "getOpcode", "(", ")", ")", ")", "return", "&", "*", "Pos", ";" ]

LLVM

SystemZ

CPP

code_generation

CPU

619,342

[ "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "KillSrc", ")", ";", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "KillSrc", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "emitGRX32Move", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "KillSrc", ")", ";", "return", ";", "}", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Impossible reg-to-reg copy", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

GCC

mips

MD

stmt_completion

CPU

619,343

[ ")" ]

[ "(", "define_mode_iterator", "IMOVE32", "[", "SI", "(", "V2HI", "<STR_LIT>", ")", "(", "V4QI", "<STR_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

619,344

[ "a", ";" ]

[ "vreinterpret_u32_p8", "(", "poly8x8_t", "_", "_", "a", ")", "{", "return", "(", "uint32x2_t", ")", "_", "_" ]

GCC

arm

CPP

stmt_completion

CPU

619,345

[ "false", ";" ]

[ "bool", "function_resolver", "::", "require_vector_or_scalar_type", "(", "unsigned", "int", "argno", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node", ")", "return", "false", ";", "if", "(", "!", "scalar_argument_p", "(", "argno", ")", "&&", "!", "VECTOR_TYPE_P", "(", "actual", ")", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "passing %qT to argument %d of %qE, which", "<STR_LIT>", "<STR_LIT>", " expects a vector or scalar type", "<STR_LIT>", ",", "actual", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ")", ";", "return" ]

GCC

sh

MD

stmt_completion

CPU

619,346

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

i386

CPP

code_generation

CPU

619,347

[ "rtx", "assign_386_stack_local", "(", "machine_mode", "mode", ",", "enum", "ix86_stack_slot", "n", ")", "{", "struct", "stack_local_entry", "*", "s", ";", "gcc_assert", "(", "n", "<", "MAX_386_STACK_LOCALS", ")", ";", "for", "(", "s", "=", "ix86_stack_locals", ";", "s", ";", "s", "=", "s", "->", "next", ")", "if", "(", "s", "->", "mode", "==", "mode", "&&", "s", "->", "n", "==", "n", ")", "return", "validize_mem", "(", "copy_rtx", "(", "s", "->", "rtl", ")", ")", ";", "int", "align", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DImode", "&&", "!", "TARGET_64BIT", "&&", "n", "==", "SLOT_FLOATxFDI_387", "&&", "ix86_preferred_stack_boundary", "<", "GET_MODE_ALIGNMENT", "(", "DImode", ")", ")", "align", "=", "<NUM_LIT>", ";", "s", "=", "ggc_alloc", "<", "stack_local_entry", ">", "(", ")", ";", "s", "->", "n", "=", "n", ";", "s", "->", "mode", "=", "mode", ";", "s", "->", "rtl", "=", "assign_stack_local", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ",", "align", ")", ";", "s", "->", "next", "=", "ix86_stack_locals", ";", "ix86_stack_locals", "=", "s", ";", "return", "validize_mem", "(", "copy_rtx", "(", "s", "->", "rtl", ")", ")", ";", "}" ]

[ "Return", "a", "MEM", "corresponding", "to", "a", "stack", "slot", "with", "mode", "MODE", ".", "Allocate", "a", "new", "slot", "if", "necessary", ".", "The", "RTL", "for", "a", "function", "can", "have", "several", "slots", "available", ":", "N", "is", "which", "slot", "to", "use", "." ]

GCC

bfin

CPP

stmt_completion

DSP

619,348

[ "!=", "DREGS", ")", "return", "DREGS", ";" ]

[ "enum", "reg_class", "secondary_input_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "enum", "reg_class", "default_class", "=", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "?", "DPREGS", ":", "DREGS", ";", "enum", "reg_class", "x_class", "=", "NO_REGS", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "code", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ",", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "if", "(", "regno", "==", "-", "<NUM_LIT>", ")", "code", "=", "MEM", ";", "else", "x_class", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "}", "if", "(", "fp_plus_const_operand", "(", "x", ",", "mode", ")", ")", "{", "rtx", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "int", "large_constant_p", "=", "!", "CONST_7BIT_IMM_P", "(", "INTVAL", "(", "op2", ")", ")", ";", "if", "(", "class", "==", "PREGS", "||", "class", "==", "PREGS_CLOBBERED", ")", "return", "NO_REGS", ";", "if", "(", "class", "==", "DREGS", "||", "class", "==", "DPREGS", ")", "return", "large_constant_p", "?", "PREGS", ":", "NO_REGS", ";", "return", "PREGS", ";", "}", "if", "(", "x_class", "==", "AREGS", ")", "return", "class", "==", "DREGS", "||", "class", "==", "AREGS", "?", "NO_REGS", ":", "DREGS", ";", "if", "(", "class", "==", "AREGS", ")", "{", "if", "(", "x", "!=", "const0_rtx", "&&", "x_class" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,349

[ "unsigned", "NumBytes", "=", "Opers", ".", "getNumPatchBytes", "(", ")", ";" ]

[ "SM", ".", "recordPatchPoint", "(", "*", "MILabel", ",", "MI", ")", ";", "PatchPointOpers", "Opers", "(", "&", "MI", ")", ";", "int64_t", "CallTarget", "=", "Opers", ".", "getCallTarget", "(", ")", ".", "getImm", "(", ")", ";", "unsigned", "EncodedBytes", "=", "<NUM_LIT>", ";", "if", "(", "CallTarget", ")", "{", "assert", "(", "(", "CallTarget", "&", "<NUM_LIT>", ")", "==", "CallTarget", "&&", "<STR_LIT>", "High 16 bits of call target should be zero.", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "Opers", ".", "getNextScratchIdx", "(", ")", ")", ".", "getReg", "(", ")", ";", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}" ]

GCC

i386

CPP

stmt_completion

CPU

619,350

[ "_", "B", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask32", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cmpeq_epu16_mask", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_" ]

LLVM

ARM64

TD

next_suggestion

CPU

619,351

[ "}" ]

[ "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

619,352

[ "const", "auto", "&", "STI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "(", ")", ";" ]

[ "bool", "SPIRVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")", "const", "{", "if", "(", "IndirectCalls", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "produceIndirectPtrTypes", "(", "MIRBuilder", ")", ";", "IndirectCalls", ".", "clear", "(", ")", ";", "}", "if", "(", "VRegs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Val", ")", "{" ]

GCC

i386

CPP

stmt_completion

CPU

619,353

[ "_", "v16si", ")", "_", "_", "A", ",", "(", "const", "_", "_", "v4si", "*", ")", "_", "_", "F", ",", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_4dpwssds_epi32", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "B", ",", "_", "_", "m512i", "_", "_", "C", ",", "_", "_", "m512i", "_", "_", "D", ",", "_", "_", "m512i", "_", "_", "E", ",", "_", "_", "m128i", "*", "_", "_", "F", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vp4dpwssds_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_", "_", "C", ",", "(", "_", "_", "v16si", ")", "_", "_", "D", ",", "(", "_", "_", "v16si", ")", "_", "_", "E", ",", "(", "_" ]

GCC

pa

MD

next_suggestion

CPU

619,354

[ "(", "const_int", "<NUM_LIT>", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "const_int", "MAX_12BIT_OFFSET", ")", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,355

[ "LogAlign", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", "Split in middle of big block before %#x", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ", adjusted to %#x", "<STR_LIT>", ",", "BaseInsertOffset", ")", "<<", "<STR_LIT>", " la=", "<STR_LIT>", "<<", "LogAlign", "<<", "<STR_LIT>", " kb=", "<STR_LIT>", "<<", "KnownBits", "<<", "<STR_LIT>", " up=", "<STR_LIT>", "<<", "UPad", "<<", "'", "\\n", "'", ")", ";", "if", "(", "BaseInsertOffset", "+", "<NUM_LIT>", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "<NUM_LIT>", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", "Move inside block: %#x\\n", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "<NUM_LIT>", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Fell off end of block", "<STR_LIT>", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "<NUM_LIT>", "u", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "<NUM_LIT>", "u", "<<" ]

LLVM

X86

CPP

next_suggestion

CPU

619,356

[ "printSrcIdx", "(", "MI", ",", "OpNo", ",", "O", ")", ";" ]

[ "void", "printSrcIdx32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "dword ptr ", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

program_repair

CPU

619,357

[ "<FIXS>", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "<FIXE>" ]

[ "static", "DecodeStatus", "DecodeVMOVRRS", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "<BUGS>", "unsigned", "Rt", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "<BUGE>", "if", "(", "Rt", "==", "<NUM_LIT>", "||", "Rt2", "==", "<NUM_LIT>", "||", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,358

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

619,359

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "float_truncate", ":", "DF", "(", "match_operand", ":", "IBM128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "emit_note", "(", "NOTE_INSN_DELETED", ")", "DONE", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,360

[ ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

619,361

[ "=", "<STR_LIT>", ";" ]

[ "def", "LDRD_POST", ":", "AI3ldstidx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rt", ",", "GPR", ":", "$", "Rt2", ",", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "addr_offset_none", ":", "$", "addr", ",", "am3offset", ":", "$", "offset", ")", ",", "IndexModePost", ",", "LdMiscFrm", ",", "IIC_iLoad_d_ru", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod" ]

GCC

i386

MD

next_suggestion

CPU

619,362

[ "DONE" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8DF", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V8DFmode", ")", "ix86_expand_reduc", "(", "gen_addv8df3", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_vec_extractv8df", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "const0_rtx", ")", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

619,363

[ "if", "(", "TLSBaseAddrReg", ")", "I", "=", "ReplaceTLSCall", "(", "&", "*", "I", ",", "TLSBaseAddrReg", ")", ";" ]

[ "MachineBasicBlock", "*", "BB", "=", "Node", "->", "getBlock", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

m68k

MD

next_suggestion

MPU

619,364

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,365

[ "<NUM_LIT>", "}", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{" ]

LLVM

ARM64

CPP

stmt_completion

CPU

619,366

[ "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";" ]

[ "assert", "(", "Kind", "==", "k_Shifter" ]

GCC

rs6000

CPP

stmt_completion

CPU

619,367

[ "[", "<NUM_LIT>", "]", ")", ";" ]

[ "unsigned", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "i" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,368

[ "}" ]

[ "if", "(", "PPCLowering", "->", "getPointerTy", "(", ")", "==", "MVT", "::", "i32", ")", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "GPRC_NOR0RegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR", ")", ",", "GlobalBaseReg", ")", ";", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "PPC", "::", "G8RC_NOX0RegClass", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR8", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR8", ")", ",", "GlobalBaseReg", ")", ";", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,369

[ "Reserved", ",", "STI", ".", "getFramePointerReg", "(", ")", ")", ";" ]

[ "bool", "ARMBaseRegisterInfo", "::", "isInlineAsmReadOnlyReg", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "PhysReg", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "ARM", "::", "PC", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,370

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]

GCC

tilepro

MD

next_suggestion

VLIW

619,371

[ "(", "match_test", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

i386

MD

stmt_completion

CPU

619,372

[ "<NUM_LIT>", ")", ")", "]" ]

[ "(", "fix", ":", "SWI248x", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "SWI248x", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch" ]

GCC

bfin

CPP

code_generation

DSP

619,373

[ "static", "rtx", "legitimize_pic_address", "(", "rtx", "or", "ig", ",", "rtx", "reg", ",", "rtx", "picreg", ")", "{", "rtx", "addr", "=", "or", "ig", ";", "rtx", "new", "_", "rtx", "=", "or", "ig", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "{", "int", "unspec", ";", "rtx", "tmp", ";", "if", "(", "TARGET_ID_SHARED_LIBRARY", ")", "unspec", "=", "UNSPEC_MOVE_PIC", ";", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "addr", ")", ")", "unspec", "=", "UNSPEC_FUNCDESC_GOT17M4", ";", "else", "unspec", "=", "UNSPEC_MOVE_FDPIC", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "tmp", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "addr", ")", ",", "unspec", ")", ";", "new", "_", "rtx", "=", "gen_const_mem", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "picreg", ",", "tmp", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "new", "_", "rtx", ")", ";", "if", "(", "picreg", "==", "pic_offset_table_rtx", ")", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "||", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "base", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", ";", "}", "if", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", "==", "picreg", ")", "return", "or", "ig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "base", "=", "legitimize_pic_address", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "reg", ",", "picreg", ")", ";", "addr", "=", "legitimize_pic_address", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "base", "==", "reg", "?", "NULL_RTX", ":", "reg", ",", "picreg", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST_INT", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "addr", ")", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "CONSTANT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "base", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "addr", ")", ";", "}", "return", "new", "_", "rtx", ";", "}" ]

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonzero", ",", "otherwise", "we", "allocate", "register", "(", "s", ")", "as", "necessary", "." ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

619,374

[ "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", "->", "addParam", "(", "In", ".", "VT", ")", ";" ]

[ "if", "(", "IsVarArg", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly doesn't support varargs yet", "<STR_LIT>", ")", ";", "for", "(", "const", "ISD", "::", "InputArg", "&", "In", ":", "Ins", ")", "{", "if", "(", "In", ".", "Flags", ".", "isByVal", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented byval arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented inalloca arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented nest arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs last arguments", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "In", ".", "Used", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "In", ".", "VT", ",", "DAG", ".", "getTargetConstant", "(", "InVals", ".", "size", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ":", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "DL", ",", "In", ".", "VT", ")", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

619,375

[ "if", "(", "tree", "res", "=", "r", ".", "lookup_form", "(", "r", ".", "mode_suffix_id", ",", "wide_suffix", ")", ")", "return", "res", ";" ]

[ "if", "(", "!", "r", ".", "check_gp_argument", "(", "<NUM_LIT>", ",", "i", ",", "nargs", ")", "||", "(", "type", "=", "r", ".", "infer_vector_type", "(", "i", ")", ")", "==", "NUM_TYPE_SUFFIXES", ")", "return", "error_mark_node", ";", "if", "(", "type", "==", "TYPE_SUFFIX_b", ")", "return", "r", ".", "resolve_to", "(", "r", ".", "mode_suffix_id", ",", "type", ")", ";", "if", "(", "type_suffixes", "[", "type", "]", ".", "integer_p", "&&", "type_suffixes", "[", "type", "]", ".", "element_bits", "<", "<NUM_LIT>", ")", "{", "type_suffix_index", "wide_suffix", "=", "find_type_suffix", "(", "type_suffixes", "[", "type", "]", ".", "tclass", ",", "type_suffixes", "[", "type", "]", ".", "element_bits", "*", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

program_repair

CPU

619,376

[ "<FIXS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "FeatureCCIDX", "}", "}", "]", ";", "<FIXE>" ]

[ "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "{", "<BUGS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "HasV8_3aOps", "}", "}", "]", ";", "<BUGE>", "}", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", ":", "ROSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

GCC

arm

CPP

program_repair

CPU

619,377

[ "<FIXS>", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "<FIXE>" ]

[ "if", "(", "IS_INTERRUPT", "(", "func_type", ")", "&&", "frame_pointer_needed", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "stack_adjust", "=", "arm_get_frame_size", "(", ")", "+", "current_function_outgoing_args_size", ";", "<BUGE>", "if", "(", "current_function_pretend_args_size" ]

GCC

nds32

MD

next_suggestion

CPU

619,378

[ "<STR_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

arm

CPP

code_generation

CPU

619,379

[ "void", "arm_poke_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ")", "{", "unsigned", "long", "alignlength", ";", "unsigned", "long", "length", ";", "rtx", "x", ";", "length", "=", "strlen", "(", "name", ")", "+", "<NUM_LIT>", ";", "alignlength", "=", "ROUND_UP_WORD", "(", "length", ")", ";", "ASM_OUTPUT_ASCII", "(", "stream", ",", "name", ",", "length", ")", ";", "ASM_OUTPUT_ALIGN", "(", "stream", ",", "<NUM_LIT>", ")", ";", "x", "=", "GEN_INT", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "+", "alignlength", ")", ";", "assemble_aligned_integer", "(", "UNITS_PER_WORD", ",", "x", ")", ";", "}" ]

[ "Write", "the", "function", "name", "into", "the", "code", "section", ",", "directly", "preceding", "the", "function", "prologue", ".", "Code", "will", "be", "output", "similar", "to", "this", ":", "t0", ".ascii", "``", "arm_poke_function_name", "''", ",", "0", ".align", "t1", ".word", "0xff000000", "+", "(", "t1", "-", "t0", ")", "arm_poke_function_name", "mov", "ip", ",", "sp", "stmfd", "sp", "!", ",", "{", "fp", ",", "ip", ",", "lr", ",", "pc", "}", "sub", "fp", ",", "ip", ",", "#", "4", "When", "performing", "a", "stack", "backtrace", ",", "code", "can", "inspect", "the", "value", "of", "'pc", "'", "stored", "at", "'fp", "'", "+", "0", ".", "If", "the", "trace", "function", "then", "looks", "at", "location", "pc", "-", "12", "and", "the", "top", "8", "bits", "are", "set", ",", "then", "we", "know", "that", "there", "is", "a", "function", "name", "embedded", "immediately", "preceding", "this", "location", "and", "has", "length", "(", "(", "pc", "[", "-3", "]", ")", "&", "0xff000000", ")", ".", "We", "assume", "that", "pc", "is", "declared", "as", "a", "pointer", "to", "an", "unsigned", "long", ".", "It", "is", "of", "no", "benefit", "to", "output", "the", "function", "name", "if", "we", "are", "assembling", "a", "leaf", "function", ".", "These", "function", "types", "will", "not", "contain", "a", "stack", "backtrace", "structure", ",", "therefore", "it", "is", "not", "possible", "to", "determine", "the", "function", "name", "." ]

GCC

arm

CPP

next_suggestion

CPU

619,380

[ "}" ]

[ "_", "_", "arm_vcmpgtq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcmpgtq_v8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

LoongArch

CPP

next_suggestion

CPU

619,381

[ "}" ]

[ "if", "(", "!", "MF", ".", "getSubtarget", "<", "LoongArchSubtarget", ">", "(", ")", ".", "hasBasicF", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

619,382

[ "return", "true", ";" ]

[ "PointerType", "*", "VecPtrTy", "=", "PointerType", "::", "get", "(", "Vec", "->", "getType", "(", ")", ",", "AddrSpace", ")", ";", "Value", "*", "PtrCast", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "VecPtrTy", ",", "<STR_LIT>", "castvec", "<STR_LIT>", ")", ";", "IC", ".", "Builder", ".", "CreateMaskedStore", "(", "Vec", ",", "PtrCast", ",", "Align", "(", "<NUM_LIT>", ")", ",", "BoolMask", ")", ";", "IC", ".", "eraseInstFromFunction", "(", "II", ")", ";" ]

GCC

ia64

MD

next_suggestion

CPU

619,383

[ "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

Sparc

TD

stmt_completion

CPU

619,384

[ "=", "intcc", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,385

[ "=", "val", ";" ]

[ "class", "ElementSizeEnum", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Value" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,386

[ "<STR_LIT>", ",", "oops", ",", "iops", ",", "pattern", ">", "{" ]

[ "class", "SIMDLdStSingleHTied", "<", "bit", "L", ",", "bit", "R", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bit", "size", ",", "string", "asm", ",", "dag", "oops", ",", "dag", "iops", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseSIMDLdStSingleTied", "<", "L", ",", "R", ",", "opcode", ",", "asm", ",", "<STR_LIT>", "," ]

LLVM

X86

CPP

next_suggestion

CPU

619,387

[ "}", "else", "{" ]

[ "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", "<imm:", "<STR_LIT>", ")", "<<", "'", "$", "'", "<<", "(", "int64_t", ")", "Op", ".", "getImm", "(", ")", "<<", "markup", "(", "<STR_LIT>", ">", "<STR_LIT>", ")", ";", "if", "(", "CommentStream", "&&", "(", "Op", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "||", "Op", ".", "getImm", "(", ")", "<", "-", "<NUM_LIT>", ")", ")", "*", "CommentStream", "<<", "format", "(", "<STR_LIT>", "imm = 0x%", "<STR_LIT>", "PRIX64", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "(", "uint64_t", ")", "Op", ".", "getImm", "(", ")", ")", ";" ]

GCC

pa

CPP

next_suggestion

CPU

619,388

[ "return", "true", ";" ]

[ "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "if", "(", "(", "x", "==", "CONST0_RTX", "(", "DFmode", ")", "||", "x", "==", "CONST0_RTX", "(", "SFmode", ")", ")", "&&", "outer_code", "!=", "SET", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "factor", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "/", "<NUM_LIT>", ";", "if", "(", "factor", "==", "<NUM_LIT>", ")", "factor", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_PA_11", "&&", "!", "TARGET_DISABLE_FPREGS", "&&", "!", "TARGET_SOFT_FLOAT", ")", "*", "total", "=", "factor", "*", "factor", "*", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "factor", "*", "factor", "*", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "DIV", ":", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";" ]

GCC

microblaze

CPP

stmt_completion

MPU

619,389

[ ";" ]

[ "bool", "microblaze_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "struct", "microblaze_address_info", "addr" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

619,390

[ "MVT", "HalfTy", "=", "MVT", "::", "getVectorVT", "(", "VecTy", ".", "getVectorElementType", "(", ")", ",", "NumElem", "/", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "NumElem", "=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "NumElem", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Expecting even-sized vector type", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,391

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_cmpgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b33", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

619,392

[ "return", "MatchOperand_NoMatch", ";" ]

[ "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "tryParseRegisterOperand", "(", "Operands", ",", "false", ")", ")", "{", "MipsOperand", "*", "op", "=", "static_cast", "<", "MipsOperand", "*", ">", "(", "Operands", ".", "back", "(", ")", ")", ";", "op", "->", "setRegKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "MatchOperand_Success", ";", "}" ]

LLVM

AMDGPU

CPP

code_generation

GPU

619,393

[ "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should not be spilled", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MIB", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Define", ")", ";", "}", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,394

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]

LLVM

X86

CPP

program_repair

CPU

619,395

[ "<FIXS>", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "<FIXE>" ]

[ "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "<BUGS>", "PseudoSourceValue", "::", "getFixedStack", "(", "SSFI", ")", ",", "<NUM_LIT>", ",", "<BUGE>", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "BuildFILD", "(", "Op", ",", "SrcVT", ",", "Chain", ",", "StackSlot", ",", "DAG", ")", ";", "}" ]

GCC

sh

CPP

stmt_completion

CPU

619,396

[ "(", "ctype", ")", ";" ]

[ "fprintf", "(", "stderr", ",", "<STR_LIT>", " does NOT need to be EXPORTed [key function not defined]\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "inline_ctor_dtor", "=", "false", ";", "dllimport_ctor_dtor", "=", "false", ";", "dllimport_member", "=", "false", ";", "method_vec", "=", "CLASSTYPE_METHOD_VEC", "(", "ctype", ")", ";", "len", "=", "method_vec", "?", "VEC_length", "(", "tree", ",", "method_vec", ")", ":", "<NUM_LIT>", ";", "for", "(", ";", "len", "--", ";", ")", "{", "tree", "member", "=", "VEC_index", "(", "tree", ",", "method_vec", ",", "len", ")", ";", "if", "(", "!", "member", ")", "continue", ";", "for", "(", "member", "=", "OVL_CURRENT", "(", "member", ")", ";", "member", ";", "member", "=", "OVL_NEXT", "(", "member", ")", ")", "{", "if", "(", "TREE_CODE", "(", "member", ")", "!=", "FUNCTION_DECL", ")", "continue", ";", "if", "(", "DECL_CONSTRUCTOR_P", "(", "member", ")", "||", "DECL_DESTRUCTOR_P", "(", "member", ")", ")", "{", "if", "(", "DECL_INLINE", "(", "member", ")", "&&", "(", "DECL_MAYBE_IN_CHARGE_CONSTRUCTOR_P", "(", "member", ")", "||", "DECL_MAYBE_IN_CHARGE_DESTRUCTOR_P", "(", "member", ")", ")", ")", "inline_ctor_dtor", "=", "true", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "dllimport", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "member", ")", ")", ")", "dllimport_ctor_dtor", "=", "true", ";", "}", "else", "{", "if", "(", "DECL_PURE_VIRTUAL_P", "(", "member", ")", ")", "continue", ";", "if", "(", "!", "DECL_VIRTUAL_P", "(", "member", ")", ")", "continue", ";", "if", "(", "DECL_INLINE", "(", "member", ")", ")", "continue", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "dllimport", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "member", ")", ")", ")", "dllimport_member", "=", "true", ";", "}", "}", "}", "if", "(", "!", "dllimport_member", "&&", "!", "dllimport_ctor_dtor", ")", "{", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " does NOT need to be EXPORTed [no non-pure virtuals or ctors/dtors with dllimport]\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "inline_ctor_dtor", ")", "{", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " does NOT need to be EXPORTed [no inline ctor/dtor]\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", " DOES need to be EXPORTed\\n", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "binfo", "=", "TYPE_BINFO" ]

GCC

ia64

MD

stmt_completion

CPU

619,397

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

619,398

[ "<STR_LIT>", ")", "(", "us_truncate", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_code_attr", "trunsuffix", "[", "(", "ss_truncate", "<STR_LIT>", ")", "(", "truncate" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,399

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpltu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_b343892a", ",", "TypeNCJ", ">", ",", "Enc_5de85f", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]