Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
GCC
rl78
CPP
stmt_completion
MPU
619,400
[ ":" ]
[ "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "addH2", "=", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "addH2", "=", "<STR_LIT>", "incw ax\\n\\t", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "addH2", "=", "<STR_LIT>", "decw ax\\n\\t", "<STR_LIT>", ";", "}", "}", "switch", "(", "alternative", ")", "{", "case", "<NUM_LIT>" ]
GCC
aarch64
CPP
program_repair
CPU
619,401
[ "<FIXS>", "rtx", "pat", ";", "<FIXE>", "<FIXS>", "rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_SET", "(", "sp", ",", "plus_sp", ")", ",", "set1", ",", "set2", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";", "<FIXE>", "<FIXS>", "pat", "=", "aarch64_gen_load_pair", "(", "ops", "[", "<NUM_LIT>", "]", ",", "ops", "[", "<NUM_LIT>", "]", ",", "ops", "[", "<NUM_LIT>", "]", ")", ";", "<FIXE>" ]
[ "rtx", "set2", "=", "gen_rtx_SET", "(", "ops", "[", "lhs", "+", "<NUM_LIT>", "]", ",", "ops", "[", "<NUM_LIT>", "-", "lhs", "]", ")", ";", "<BUGS>", "rtvec", "vec", ";", "<BUGE>", "if", "(", "prev_loc", "->", "index", "==", "<NUM_LIT>", ")", "{", "rtx", "plus_sp", "=", "plus_constant", "(", "Pmode", ",", "sp", ",", "sp_adjust", ")", ";", "<BUGS>", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_SET", "(", "sp", ",", "plus_sp", ")", ",", "set1", ",", "set2", ")", ";", "<BUGE>", "}", "else", "<BUGS>", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set1", ",", "set2", ")", ";", "rtx", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";", "<BUGE>" ]
GCC
mcore
CPP
code_generation
MPU
619,402
[ "int", "mcore_arith_S_operand", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_M", "(", "~", "INTVAL", "(", "op", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]
[ "Predicates", "used", "by", "the", "templates", "." ]
LLVM
DirectX
CPP
next_suggestion
Virtual ISA
619,403
[ "Stream", ".", "EmitRecord", "(", "bitc", "::", "METADATA_FILE", ",", "Record", ",", "Abbrev", ")", ";" ]
[ "Record", ".", "push_back", "(", "N", "->", "isDistinct", "(", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getRawFilename", "(", ")", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getRawDirectory", "(", ")", ")", ")", ";" ]
LLVM
JVM
CPP
stmt_completion
Virtual ISA
619,404
[ "BrConstcc", ")", ";" ]
[ "SDValue", "LoadInp", "=", "LoadOperand", "(", "DAG", ",", "DL", ",", "MVT", "::", "i32", ",", "CondNode", ")", ";", "SDValue", "CondCode", "=", "DAG", ".", "getConstant", "(", "ISD", "::", "SETNE", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "CondCode", ",", "LoadInp", ",", "BBlock", "}", ";", "SDValue", "BrConstcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Ops", ")", ";", "TransferNodeFlagsWithGlue", "(", "CondNode", "," ]
GCC
m32r
CPP
program_repair
MPU
619,405
[ "<FIXS>", "_", "_", "do_global_ctors", "(", "void", ")", "<FIXE>" ]
[ "asm", "(", "<STR_LIT>", "__do_global_ctors", "<STR_LIT>", ")", "_", "_", "attribute__", "(", "(", "used", ",", "section", "(", "<STR_LIT>", ".text", "<STR_LIT>", ")", ")", ")", ";", "static", "void", "<BUGS>", "_", "_", "do_global_ctors", "(", ")", "<BUGE>", "{", "func_ptr", "*", "p", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
619,406
[ "{" ]
[ "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "'", "#", "'", ";", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{", "O", "<<", "MO", ".", "getFPImm", "(", ")", ";", "}", "else" ]
GCC
alpha
MD
stmt_completion
MPU
619,407
[ "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_test" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
619,408
[ "Register", "Reg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected special handling type", "<STR_LIT>", ")", ";", "case", "SHValues", "::", "SH_SPLAT", ":", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "unsigned", "NElts", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Changing splat: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected splat opcode", "<STR_LIT>", ")", ";", "case", "PPC", "::", "VSPLTB", ":", "NElts", "=", "<NUM_LIT>", ";", "break", ";", "case", "PPC", "::", "VSPLTH", ":", "NElts", "=", "<NUM_LIT>", ";", "break", ";", "case", "PPC", "::", "VSPLTW", ":", "case", "PPC", "::", "XXSPLTW", ":", "NElts", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "EltNo", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "XXSPLTW", ")", "EltNo", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "else", "EltNo", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "EltNo", "=", "(", "EltNo", "+", "NElts", "/", "<NUM_LIT>", ")", "%", "NElts", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "XXSPLTW", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "EltNo", ")", ";", "else", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "EltNo", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Into: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "break", ";", "}", "case", "SHValues", "::", "SH_XXPERMDI", ":", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Changing XXPERMDI: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "unsigned", "Selector", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Selector", "==", "<NUM_LIT>", "||", "Selector", "==", "<NUM_LIT>", ")", "Selector", "=", "<NUM_LIT>", "-", "Selector", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Selector", ")", ";" ]
GCC
vax
MD
stmt_completion
CPU
619,409
[ ")", ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM
Sparc
CPP
next_suggestion
CPU
619,410
[ "Offset", "+=", "<NUM_LIT>", ";" ]
[ "replaceFI", "(", "MF", ",", "*", "StMI", ",", "*", "StMI", ",", "dl", ",", "<NUM_LIT>", ",", "Offset", ",", "FrameReg", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SrcOddReg", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "DestEvenReg", "=", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "DestOddReg", "=", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineInstr", "*", "LdMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestEvenReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "replaceFI", "(", "MF", ",", "*", "LdMI", ",", "*", "LdMI", ",", "dl", ",", "<NUM_LIT>", ",", "Offset", ",", "FrameReg", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DestOddReg", ")", ";" ]
LLVM
Patmos
CPP
next_suggestion
VLIW
619,411
[ "std", "::", "pair", "<", "MachineInstr", "*", ",", "MachineInstr", "*", ">", "P", "=", "*", "prior", "(", "DI", ")", ";" ]
[ "if", "(", "FirstDbgValue", ")", "{", "BB", "->", "splice", "(", "RegionBegin", ",", "BB", ",", "FirstDbgValue", ")", ";", "RegionBegin", "=", "FirstDbgValue", ";", "}", "for", "(", "std", "::", "vector", "<", "std", "::", "pair", "<", "MachineInstr", "*", ",", "MachineInstr", "*", ">", ">", "::", "iterator", "DI", "=", "DbgValues", ".", "end", "(", ")", ",", "DE", "=", "DbgValues", ".", "begin", "(", ")", ";", "DI", "!=", "DE", ";", "--", "DI", ")", "{" ]
LLVM
AArch64
CPP
stmt_completion
CPU
619,412
[ ";" ]
[ "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "parseSymbolicImmVal", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "AArch64MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "classifySymbolRef", "(", "Expr", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "if", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "ELFRefKind", "==", "AArch64MCExpr", "::", "VK_INVALID", ")", "{", "Expr", "=", "AArch64MCExpr", "::", "create", "(", "Expr", ",", "AArch64MCExpr", "::", "VK_ABS_PAGE", ",", "getContext", "(", ")", ")", ";", "}", "else", "if", "(", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_GOTPAGE", "||", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ")", "&&", "Addend", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", "gotpage label reference not allowed an addend", "<STR_LIT>", ")" ]
GCC
arm
CPP
code_generation
CPU
619,413
[ "static", "bool", "any_sibcall_could_use_r3", "(", "void", ")", "{", "edge_iterator", "ei", ";", "edge", "e", ";", "if", "(", "!", "crtl", "->", "tail_call_emit", ")", "return", "false", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "preds", ")", "if", "(", "e", "->", "flags", "&", "EDGE_SIBCALL", ")", "{", "rtx", "call", "=", "BB_END", "(", "e", "->", "src", ")", ";", "if", "(", "!", "CALL_P", "(", "call", ")", ")", "call", "=", "prev_nonnote_nondebug_insn", "(", "call", ")", ";", "gcc_assert", "(", "CALL_P", "(", "call", ")", "&&", "SIBLING_CALL_P", "(", "call", ")", ")", ";", "if", "(", "find_regno_fusage", "(", "call", ",", "USE", ",", "<NUM_LIT>", ")", "||", "is_indirect_tailcall_p", "(", "call", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}" ]
[ "Return", "true", "if", "r3", "is", "used", "by", "any", "of", "the", "tail", "call", "insns", "in", "the", "current", "function", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
619,414
[ "<NUM_LIT>", ";" ]
[ "def", "J2_jumprltez", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC
mips
MD
stmt_completion
CPU
619,415
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
nios2
CPP
next_suggestion
MPU
619,416
[ "else", "return", "gen_const_mem", "(", "Pmode", ",", "nios2_got_address", "(", "sym", ",", "unspec", ")", ")", ";" ]
[ "static", "rtx", "nios2_load_pic_address", "(", "rtx", "sym", ",", "int", "unspec", ",", "rtx", "tmp", ")", "{", "if", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", "&&", "nios2_symbol_binds_local_p", "(", "sym", ")", ")", "{", "rtx", "offset", "=", "nios2_unspec_offset", "(", "sym", ",", "UNSPEC_PIC_GOTOFF_SYM", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "nios2_large_got_address", "(", "offset", ",", "tmp", ")", ";", "}", "if", "(", "unspec", "==", "UNSPEC_PIC_CALL_SYM", ")", "return", "gen_rtx_MEM", "(", "Pmode", ",", "nios2_got_address", "(", "sym", ",", "unspec", ")", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,417
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "def", "L2_loadrh_pcr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_74d4e5", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]
LLVM
PowerPC
TD
stmt_completion
CPU
619,418
[ ",", "SDTIntBinOp", ",", "[", "]", ">", ";" ]
[ "def", "PPChi", ":", "SDNode", "<", "<STR_LIT>" ]
GCC
i386
MD
stmt_completion
CPU
619,419
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "V4SF", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RSQRT", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>" ]
LLVM
CellSPU
CPP
stmt_completion
MPU
619,420
[ ")", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";" ]
[ "void", "printU10ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "short", "value", "=", "(", "short", ")", "(", "(", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,421
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM
MSP430
CPP
program_repair
MPU
619,422
[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/Mangler.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "llvm/MC/MCContext.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCExpr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCInst.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/Mangler.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/ADT/SmallString.h", "<STR_LIT>", "<BUGE>", "using", "namespace", "llvm", ";", "MCSymbol", "*", "MSP430MCInstLower", "::" ]
GCC
aarch64
CPP
next_suggestion
CPU
619,423
[ "e", ".", "add_input_operand", "(", "vnum_code", ",", "e", ".", "args", "[", "<NUM_LIT>", "]", ")", ";" ]
[ "rtx", "mem_offset", "=", "aarch64_sme_vq_immediate", "(", "Pmode", ",", "UINTVAL", "(", "e", ".", "args", "[", "<NUM_LIT>", "]", ")", "*", "<NUM_LIT>", ",", "AARCH64_ISA_MODE", ")", ";", "e", ".", "add_input_operand", "(", "vnum_code", ",", "e", ".", "args", "[", "<NUM_LIT>", "]", ")", ";", "e", ".", "add_input_operand", "(", "vnum_code", ",", "e", ".", "args", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
619,424
[ "FnStart", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";" ]
[ "void", "ARMELFStreamer", "::", "EmitFnStart", "(", ")", "{", "assert", "(", "FnStart", "==", "<NUM_LIT>", ")", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
619,425
[ "EmitInstrRegRegReg", "(", "*", "STI", ",", "Mips", "::", "OR", ",", "Mips", "::", "S2", ",", "Mips", "::", "RA", ",", "Mips", "::", "ZERO", ")", ";" ]
[ "const", "char", "*", "Parms", ";", "switch", "(", "Signature", "->", "ParamSig", ")", "{", "case", "FSig", ":", "Parms", "=", "<STR_LIT>", "float", "<STR_LIT>", ";", "break", ";", "case", "FFSig", ":", "Parms", "=", "<STR_LIT>", "float, float", "<STR_LIT>", ";", "break", ";", "case", "FDSig", ":", "Parms", "=", "<STR_LIT>", "float, double", "<STR_LIT>", ";", "break", ";", "case", "DSig", ":", "Parms", "=", "<STR_LIT>", "double", "<STR_LIT>", ";", "break", ";", "case", "DDSig", ":", "Parms", "=", "<STR_LIT>", "double, double", "<STR_LIT>", ";", "break", ";", "case", "DFSig", ":", "Parms", "=", "<STR_LIT>", "double, float", "<STR_LIT>", ";", "break", ";", "case", "NoSig", ":", "Parms", "=", "<STR_LIT>", "<STR_LIT>", ";", "break", ";", "}", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "\\t# Stub function to call ", "<STR_LIT>", "+", "Twine", "(", "RetType", ")", "+", "<STR_LIT>", "<STR_LIT>", "+", "Twine", "(", "Symbol", ")", "+", "<STR_LIT>", " (", "<STR_LIT>", "+", "Twine", "(", "Parms", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "MCSectionELF", "*", "M", "=", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ".mips16.call.fp.", "<STR_LIT>", "+", "std", "::", "string", "(", "Symbol", ")", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_EXECINSTR", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "M", ",", "nullptr", ")", ";", "OutStreamer", "->", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "emitDirectiveSetNoMips16", "(", ")", ";", "TS", ".", "emitDirectiveSetNoMicroMips", "(", ")", ";", "std", "::", "string", "x", "=", "<STR_LIT>", "__call_stub_fp_", "<STR_LIT>", "+", "std", "::", "string", "(", "Symbol", ")", ";", "MCSymbolELF", "*", "Stub", "=", "cast", "<", "MCSymbolELF", ">", "(", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "x", ")", ")", ")", ";", "TS", ".", "emitDirectiveEnt", "(", "*", "Stub", ")", ";", "MCSymbol", "*", "MType", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "__call_stub_fp_", "<STR_LIT>", "+", "Twine", "(", "Symbol", ")", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "MType", ",", "MCSA_ELF_TypeFunction", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Stub", ")", ";", "assert", "(", "!", "isPositionIndependent", "(", ")", "&&", "<STR_LIT>", "should not be here if we are compiling pic", "<STR_LIT>", ")", ";", "TS", ".", "emitDirectiveSetReorder", "(", ")", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
619,426
[ "=", "rd", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "shamt", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,427
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
LLVM
VE
TD
stmt_completion
CPU
619,428
[ ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddul_vsvvl", "i64", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDULrvl_v", "i64", ":", "$", "sy" ]
GCC
arm
MD
program_repair
CPU
619,429
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "VADDQ_N", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM
X86
CPP
program_repair
CPU
619,430
[ "<FIXS>", "const", "MCExpr", "*", "X86WindowsTargetObjectFile", "::", "getExecutableRelativeSymbol", "(", "const", "ConstantExpr", "*", "CE", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "<FIXE>" ]
[ "return", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_DTPOFF", ",", "getContext", "(", ")", ")", ";", "}", "<BUGS>", "const", "MCExpr", "*", "X86WindowsTargetObjectFile", "::", "getExecutableRelativeSymbol", "(", "const", "ConstantExpr", "*", "CE", ",", "Mangler", "&", "Mang", ")", "const", "{", "<BUGE>", "const", "SubOperator", "*", "Sub", "=", "dyn_cast", "SubOperator", ">", "(", "CE", ")", ";" ]
LLVM
XCore
CPP
next_suggestion
MPU
619,431
[ "O", "<<", "getRegisterName", "(", "src", ")", ";" ]
[ "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "unsigned", "src", ",", "dst", ",", "srcSR", ",", "dstSR", ";", "if", "(", "TM", ".", "getInstrInfo", "(", ")", "->", "isMoveInstr", "(", "*", "MI", ",", "src", ",", "dst", ",", "srcSR", ",", "dstSR", ")", ")", "{", "O", "<<", "<STR_LIT>", "\\tmov ", "<STR_LIT>", "<<", "getRegisterName", "(", "dst", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
619,432
[ ",", "VT", ",", "P", ")", ";" ]
[ "if", "(", "SDValue", "Res", "=", "combineVectorCompareAndMaskUnaryOp", "(", "N", ",", "DAG", ")", ")", "return", "Res", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "InVT", ".", "isVector", "(", ")", "&&", "(", "InSVT", "==", "MVT", "::", "i8", "||", "InSVT", "==", "MVT", "::", "i16", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "DstVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i32", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "P", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SINT_TO_FP", ",", "dl" ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
619,433
[ "if", "(", "isSPIRVBuiltinType", "(", "SType", ")", ")", "return", "handleSPIRVBuiltin", "(", "SType", ",", "MIRBuilder", ",", "AccQual", ")", ";" ]
[ "auto", "&", "TypeToSPIRVTypeMap", "=", "DT", ".", "getTypes", "(", ")", "->", "getAllUses", "(", ")", ";", "auto", "t", "=", "TypeToSPIRVTypeMap", ".", "find", "(", "Ty", ")", ";", "if", "(", "t", "!=", "TypeToSPIRVTypeMap", ".", "end", "(", ")", ")", "{", "auto", "tt", "=", "t", "->", "second", ".", "find", "(", "&", "MIRBuilder", ".", "getMF", "(", ")", ")", ";", "if", "(", "tt", "!=", "t", "->", "second", ".", "end", "(", ")", ")", "return", "getSPIRVTypeForVReg", "(", "tt", "->", "second", ")", ";", "}", "if", "(", "auto", "IType", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "const", "unsigned", "Width", "=", "IType", "->", "getBitWidth", "(", ")", ";", "return", "Width", "==", "<NUM_LIT>", "?", "getOpTypeBool", "(", "MIRBuilder", ")", ":", "getOpTypeInt", "(", "Width", ",", "MIRBuilder", ",", "false", ")", ";", "}", "if", "(", "Ty", "->", "isFloatingPointTy", "(", ")", ")", "return", "getOpTypeFloat", "(", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MIRBuilder", ")", ";", "if", "(", "Ty", "->", "isVoidTy", "(", ")", ")", "return", "getOpTypeVoid", "(", "MIRBuilder", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "auto", "El", "=", "findSPIRVType", "(", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ",", "MIRBuilder", ")", ";", "return", "getOpTypeVector", "(", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ",", "El", ",", "MIRBuilder", ")", ";", "}", "if", "(", "Ty", "->", "isArrayTy", "(", ")", ")", "{", "auto", "*", "El", "=", "findSPIRVType", "(", "Ty", "->", "getArrayElementType", "(", ")", ",", "MIRBuilder", ")", ";", "return", "getOpTypeArray", "(", "Ty", "->", "getArrayNumElements", "(", ")", ",", "El", ",", "MIRBuilder", ",", "EmitIR", ")", ";", "}", "if", "(", "auto", "SType", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "if", "(", "isOpenCLBuiltinType", "(", "SType", ")", ")", "return", "handleOpenCLBuiltin", "(", "SType", ",", "MIRBuilder", ",", "AccQual", ")", ";", "if", "(", "isSPIRVBuiltinType", "(", "SType", ")", ")", "return", "handleSPIRVBuiltin", "(", "SType", ",", "MIRBuilder", ",", "AccQual", ")", ";", "if", "(", "SType", "->", "isOpaque", "(", ")", ")", "return", "getOpTypeOpaque", "(", "SType", ",", "MIRBuilder", ")", ";", "return", "getOpTypeStruct", "(", "SType", ",", "MIRBuilder", ",", "EmitIR", ")", ";", "}", "if", "(", "auto", "FType", "=", "dyn_cast", "<", "FunctionType", ">", "(", "Ty", ")", ")", "{", "SPIRVType", "*", "RetTy", "=", "findSPIRVType", "(", "FType", "->", "getReturnType", "(", ")", ",", "MIRBuilder", ")", ";", "SmallVector", "<", "SPIRVType", "*", ",", "<NUM_LIT>", ">", "ParamTypes", ";", "for", "(", "const", "auto", "&", "t", ":", "FType", "->", "params", "(", ")", ")", "{", "ParamTypes", ".", "push_back", "(", "findSPIRVType", "(", "t", ",", "MIRBuilder", ")", ")", ";", "}", "return", "getOpTypeFunction", "(", "RetTy", ",", "ParamTypes", ",", "MIRBuilder", ")", ";", "}", "if", "(", "auto", "PType", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "SPIRVType", "*", "SpvElementType", ";", "if", "(", "PType", "->", "isOpaque", "(", ")", ")", "{", "SpvElementType", "=", "getOrCreateSPIRVIntegerType", "(", "<NUM_LIT>", ",", "MIRBuilder", ")", ";", "}", "else", "{", "Type", "*", "ElemType", "=", "PType", "->", "getPointerElementType", "(", ")", ";", "if", "(", "auto", "SType", "=", "dyn_cast", "<", "StructType", ">", "(", "ElemType", ")", ")", "{", "if", "(", "isOpenCLBuiltinType", "(", "SType", ")", ")", "return", "handleOpenCLBuiltin", "(", "SType", ",", "MIRBuilder", ",", "AccQual", ")", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
619,434
[ ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{" ]
[ "def", "Imm0_65535Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm0_65535", ":", "Operand", "<", "i32" ]
LLVM
X86
CPP
stmt_completion
CPU
619,435
[ "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";" ]
[ "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "DestAddr", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestAddr", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Offset should be in register!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "DestAddr", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNri", "||", "RetOpcode", "==", "X86", "::", "TCRETURNdi", "||", "RetOpcode", "==", "X86", "::", "TCRETURNmi", "||", "RetOpcode", "==", "X86", "::", "TCRETURNri64", "||", "RetOpcode", "==", "X86", "::", "TCRETURNdi64", "||", "RetOpcode", "==", "X86", "::", "TCRETURNmi64", ")", "{", "bool", "isMem", "=", "RetOpcode", "==", "X86", "::", "TCRETURNmi", "||", "RetOpcode", "==", "X86", "::", "TCRETURNmi64", ";", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "isMem", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "int", "MaxTCDelta", "=", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "assert", "(", "MaxTCDelta", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "MaxTCDelta should never be positive", "<STR_LIT>", ")", ";", "Offset", "=", "StackAdj", "-", "MaxTCDelta", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Offset should never be negative", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "Offset", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "Offset", ",", "Is64Bit", ",", "TII", ")", ";", "}", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNdi", "||", "RetOpcode", "==", "X86", "::", "TCRETURNdi64", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "(", "RetOpcode", "==", "X86", "::", "TCRETURNdi", ")", "?", "X86", "::", "TAILJMPd", ":", "X86", "::", "TAILJMPd64", ")", ")", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNmi", "||", "RetOpcode", "==", "X86", "::", "TCRETURNmi64", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "(", "RetOpcode", "==", "X86", "::", "TCRETURNmi", ")", "?", "X86", "::", "TAILJMPm", ":", "X86", "::", "TAILJMPm64", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "MIB", "." ]
GCC
frv
MD
stmt_completion
VLIW
619,436
[ ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "ior", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
DLX
CPP
code_generation
CPU
619,437
[ "unsigned", "DLXInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]
[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]
LLVM
MCS51
CPP
next_suggestion
MPU
619,438
[ "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "int", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "case", "Op", ":", "\\", "return", "expand", "<", "Op", ">", "(", "MBB", ",", "MI", ")", "switch", "(", "Opcode", ")", "{", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC
aarch64
MD
stmt_completion
CPU
619,439
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
GCC
i386
CPP
next_suggestion
CPU
619,440
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_set_ss", "(", "float", "_", "_", "F", ")", "{", "return", "_", "_", "extension__", "(", "_", "_", "m128", ")", "(", "_", "_", "v4sf", ")", "{", "_", "_", "F", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]
GCC
ft32
MD
stmt_completion
MPU
619,441
[ ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_operand" ]
LLVM
PowerPC
CPP
program_repair
CPU
619,442
[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Module.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Support/ELF.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Target/Mangler.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetInstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetOptions.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineModuleInfoImpls.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/TargetLoweringObjectFileImpl.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCAsmInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCContext.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCExpr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCInst.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCInstBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCSectionMachO.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCStreamer.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCSymbol.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/MC/MCSectionELF.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/Mangler.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetInstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetOptions.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/CommandLine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Support/MathExtras.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/TargetRegistry.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Support/ELF.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/StringExtras.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/SmallString.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/MapVector.h", "<STR_LIT>", "<BUGE>", "using", "namespace", "llvm", ";", "namespace", "{" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,443
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";" ]
GCC
s390
CPP
next_suggestion
MPU
619,444
[ "}" ]
[ "static", "bool", "s390_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "(", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
619,445
[ "SDValue", "RegNodeFrameOffset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "LOCAL_RECOVER", ",", "dl", ",", "PtrVT", ",", "OffsetSymVal", ")", ";" ]
[ "if", "(", "!", "Fn", "->", "hasPersonalityFn", "(", ")", ")", "return", "EntryEBP", ";", "int", "RegNodeSize", "=", "getSEHRegistrationNodeSize", "(", "Fn", ")", ";", "MCSymbol", "*", "OffsetSym", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateParentFrameOffsetSymbol", "(", "GlobalValue", "::", "getRealLinkageName", "(", "Fn", "->", "getName", "(", ")", ")", ")", ";", "SDValue", "OffsetSymVal", "=", "DAG", ".", "getMCSymbol", "(", "OffsetSym", ",", "PtrVT", ")", ";" ]
GCC
arm
CPP
stmt_completion
CPU
619,446
[ "_", "_", "a", ";" ]
[ "vreinterpretq_s32_f16", "(", "float16x8_t", "_", "_", "a", ")", "{", "return", "(", "int32x4_t", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
619,447
[ "isa", "<", "ConstantSDNode", ">", "(", "MaskedVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{" ]
[ "int64_t", "ShiftRightRequired", "=", "LSB", ";", "if", "(", "MaskedVal", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "isa", "<", "ConstantSDNode", ">", "(", "MaskedVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShiftRightRequired", "-=", "MaskedVal", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MaskedVal", "=", "MaskedVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "MaskedVal", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&" ]
GCC
i386
CPP
stmt_completion
CPU
619,448
[ "_", "_", "v2df", ")", "_", "mm_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_range_sd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ",", "int", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_rangesd128_mask_round", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "_", "_", "C", ",", "(" ]
GCC
arm
CPP
stmt_completion
CPU
619,449
[ "_", "a", ")", ";" ]
[ "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vcgezv4hf", "(", "_" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
619,450
[ "(", "U", ")", ")", "{" ]
[ "bool", "isUsedOnlyFromFunction", "(", "const", "User", "*", "U", ",", "const", "Function", "*", "F", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "return", "I", "->", "getFunction", "(", ")", "==", "F", ";", "}", "if", "(", "isa", "<", "ConstantExpr", ">" ]
LLVM
AArch64
CPP
stmt_completion
CPU
619,451
[ ".", "getUNDEF", "(", "DestVT", ")", ",", "Mask", ")", ";" ]
[ "static", "SDValue", "GenForSextInreg", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "EVT", "SrcVT", ",", "EVT", "DestVT", ",", "EVT", "SubRegVT", ",", "const", "int", "*", "Mask", ",", "SDValue", "Src", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Bitcast", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SDLoc", "(", "N", ")", ",", "SrcVT", ",", "Src", ")", ";", "SDValue", "Sext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "SDLoc", "(", "N", ")", ",", "DestVT", ",", "Bitcast", ")", ";", "SDValue", "ShuffleVec", "=", "DAG", ".", "getVectorShuffle", "(", "DestVT", ",", "SDLoc", "(", "N", ")", ",", "Sext", ",", "DAG" ]
GCC
m68k
MD
next_suggestion
MPU
619,452
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
fr30
CPP
code_generation
DSP
619,453
[ "static", "int", "fr30_num_arg_regs", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "type", "&&", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "}" ]
[ "Compute", "the", "number", "of", "word", "sized", "registers", "needed", "to", "hold", "a", "function", "argument", "of", "mode", "INT_MODE", "and", "tree", "type", "TYPE", "." ]
GCC
rx
MD
next_suggestion
CPU
619,454
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
c6x
MD
stmt_completion
VLIW
619,455
[ "SI", "REG_B1", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "REG_A4", ")", "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "REG_A4", ")", "(", "reg", ":", "SI", "REG_B4", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "REG_A0", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "REG_A1", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "REG_A2", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "REG_A6", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "REG_B0", ")", ")", "(", "clobber", "(", "reg", ":" ]
GCC
nds32
MD
next_suggestion
CPU
619,456
[ ")" ]
[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VOLATILE_DSB", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC
bpf
MD
program_repair
Virtual ISA
619,457
[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "AMO", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_AFAND", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "AMO", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
619,458
[ "{" ]
[ "void", "HexagonGenPredicate", "::", "collectPredicateGPR", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "A", "=", "MF", ".", "begin", "(", ")", ",", "Z", "=", "MF", ".", "end", "(", ")", ";", "A", "!=", "Z", ";", "++", "A", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "A", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "B", ".", "begin", "(", ")", ",", "E", "=", "B", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")" ]
GCC
arm
CPP
stmt_completion
CPU
619,459
[ "==", "ASHIFT", "||", "GET_CODE", "(", "x", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "x", ")", "==", "ROTATERT", "||", "(", "TARGET_ARM", "&&", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTRACT", ")", ")", ")", "return", "CC_NOOVmode", ";" ]
[ "return", "CCFPmode", ";", "case", "LT", ":", "case", "LE", ":", "case", "GT", ":", "case", "GE", ":", "if", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_MAVERICK", ")", "return", "CCFPmode", ";", "return", "CCFPEmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_MODE", "(", "y", ")", "==", "SImode", "&&", "GET_CODE", "(", "y", ")", "==", "REG", "&&", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "x", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "x", ")", "==", "LSHIFTRT", "||", "GET_CODE", "(", "x", ")", "==", "ROTATE", "||", "GET_CODE", "(", "x", ")", "==", "ROTATERT", ")", ")", "return", "CC_SWPmode", ";", "if", "(", "GET_MODE", "(", "y", ")", "==", "SImode", "&&", "REG_P", "(", "y", ")", "&&", "GET_CODE", "(", "x", ")", "==", "NEG", "&&", "(", "op", "==", "EQ", "||", "op", "==", "NE", ")", ")", "return", "CC_Zmode", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", "&&", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SUBREG", "&&", "GET_CODE", "(", "SUBREG_REG", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "==", "MEM", "&&", "GET_MODE", "(", "SUBREG_REG", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "==", "QImode", "&&", "(", "op", "==", "EQ", "||", "op", "==", "NE", "||", "op", "==", "GEU", "||", "op", "==", "GTU", "||", "op", "==", "LTU", "||", "op", "==", "LEU", ")", "&&", "GET_CODE", "(", "y", ")", "==", "CONST_INT", ")", "return", "CC_Zmode", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "IF_THEN_ELSE", "&&", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", "||", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const1_rtx", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "arm_select_dominance_cc_mode", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "arm_select_dominance_cc_mode", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "DOM_CC_X_AND_Y", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "IOR", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "arm_select_dominance_cc_mode", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "DOM_CC_X_OR_Y", ")", ";", "if", "(", "TARGET_THUMB", "&&", "GET_MODE", "(", "x", ")", "==", "SImode", "&&", "(", "op", "==", "EQ", "||", "op", "==", "NE", ")", "&&", "(", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTRACT", ")", ")", "return", "CC_Nmode", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", "&&", "y", "==", "const0_rtx", "&&", "(", "op", "==", "EQ", "||", "op", "==", "NE", "||", "op", "==", "LT", "||", "op", "==", "GE", ")", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "||", "GET_CODE", "(", "x", ")", "==", "MINUS", "||", "GET_CODE", "(", "x", ")", "==", "AND", "||", "GET_CODE", "(", "x", ")", "==", "IOR", "||", "GET_CODE", "(", "x", ")", "==", "XOR", "||", "GET_CODE", "(", "x", ")", "==", "MULT", "||", "GET_CODE", "(", "x", ")", "==", "NOT", "||", "GET_CODE", "(", "x", ")", "==", "NEG", "||", "GET_CODE", "(", "x", ")", "==", "LSHIFTRT", "||", "GET_CODE", "(", "x", ")" ]
GCC
cris
CPP
stmt_completion
MPU
619,460
[ ")", "{" ]
[ "vec", "=", "rtvec_alloc", "(", "nregs", "+", "(", "increment", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "RTVEC_ELT", "(", "vec", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "replace_equiv_address", "(", "dest", ",", "plus_constant", "(", "Pmode", ",", "destreg", ",", "increment", ")", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "regno", "+=", "regno_inc", ";", "if", "(", "frame_related", ")", "RTX_FRAME_RELATED_P", "(", "RTVEC_ELT", "(", "vec", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "if", "(", "increment", "!=", "<NUM_LIT>", ")", "{", "RTVEC_ELT", "(", "vec", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "destreg", ",", "plus_constant", "(", "Pmode", ",", "destreg", ",", "increment", "!=", "<NUM_LIT>", "?", "increment", ":", "nregs", "*", "<NUM_LIT>", ")", ")", ";", "eltno", "++", ";", "if", "(", "frame_related", ")", "RTX_FRAME_RELATED_P", "(", "RTVEC_ELT", "(", "vec", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", "dest", "=", "replace_equiv_address", "(", "dest", ",", "destreg", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ",", "eltno", "++", ")", "{", "RTVEC_ELT", "(", "vec", ",", "eltno", ")", "=", "gen_rtx_SET", "(", "adjust_address_nv", "(", "dest", ",", "SImode", ",", "i", "*", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ")", ";", "if", "(", "frame_related", ")", "RTX_FRAME_RELATED_P", "(", "RTVEC_ELT", "(", "vec", ",", "eltno", ")", ")", "=", "<NUM_LIT>", ";", "regno", "+=", "regno_inc", ";", "}", "}", "insn", "=", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ")", ";", "if", "(", "frame_related", ")", "{", "if", "(", "increment", "!=", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
619,461
[ "return", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ")", ";" ]
[ "return", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "TLI", ".", "getValueType", "(", "DL", ",", "VT", "->", "getElementType", "(", ")", ")", ",", "NumElts", ")", ";", "}" ]
GCC
ft32
MD
next_suggestion
MPU
619,462
[ "(", "match_test", "<STR_LIT>", ")" ]
[ "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "ior", "(", "match_test", "<STR_LIT>", ")" ]
GCC
i386
MD
stmt_completion
CPU
619,463
[ "<STR_LIT>", ")" ]
[ "(", "vec_duplicate", ":", "VF1_128_256", "(", "vec_select", ":", "SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
619,464
[ "}" ]
[ "static", "inline", "unsigned", "getMBit", "(", "uint32_t", "insn", ")", "{", "return", "(", "insn", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
619,465
[ "}" ]
[ "if", "(", "(", "!", "TII", "->", "canBeConsideredALU", "(", "MI", ")", "&&", "!", "isCFAlu", "(", "MI", ")", ")", "||", "TII", "->", "mustBeLastInClause", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "LatestCFAlu", "=", "E", ";", "if", "(", "!", "isCFAlu", "(", "MI", ")", ")", "continue", ";", "cleanPotentialDisabledCFAlu", "(", "MI", ")", ";", "if", "(", "LatestCFAlu", "!=", "E", "&&", "mergeIfPossible", "(", "LatestCFAlu", ",", "MI", ")", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "<STR_LIT>", "CF ALU instruction disabled", "<STR_LIT>", ")", ";", "LatestCFAlu", "=", "MI", ";", "}", "}" ]
GCC
i386
CPP
stmt_completion
CPU
619,466
[ "_", "_", "count", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_sll_si64", "(", "_", "_", "m64", "_", "_", "m", ",", "_", "_", "m64", "_", "_", "count", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_psllq", "(", "(", "_", "_", "v1di", ")", "_", "_", "m", ",", "(", "_", "_", "v1di", ")" ]
GCC
arm
MD
stmt_completion
CPU
619,467
[ "ops", ")" ]
[ "(", "unspec", ":", "V4SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "VLDRWQGBWB_F", ")", ")", "]", "<STR_LIT>", "{", "rtx", "ops", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "output_asm_insn", "(", "<STR_LIT>", "," ]
LLVM
X86
TD
stmt_completion
CPU
619,468
[ ">", ",", "XS", ",", "VEX_4V", ",", "VEX_LIG", ",", "VEX_WIG", ",", "Sched", "<", "[", "WriteCvtSS2SD", "]", ">", ",", "Requires", "<", "[", "UseAVX", "]", ">", ";" ]
[ "def", "VCVTSS2SDrr", ":", "I", "<", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "FR64", ":", "$", "dst", ")", ",", "(", "ins", "FR64", ":", "$", "src1", ",", "FR32", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "]" ]
GCC
rs6000
CPP
next_suggestion
CPU
619,469
[ "else", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", "&&", "TARGET_ALTIVEC", "&&", "TARGET_ALTIVEC_ABI", ")", "regno", "=", "ALTIVEC_ARG_RETURN", ";" ]
[ "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_HARD_FLOAT", ")", "regno", "=", "(", "mode", "==", "TDmode", ")", "?", "FP_ARG_RETURN", "+", "<NUM_LIT>", ":", "FP_ARG_RETURN", ";", "else", "if", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "(", "(", "TARGET_SINGLE_FLOAT", "&&", "mode", "==", "SFmode", ")", "||", "TARGET_DOUBLE_FLOAT", ")", ")", "regno", "=", "FP_ARG_RETURN", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
619,470
[ "<FIXS>", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "{", "<FIXE>" ]
[ "default", ":", "NeedWaitStates", "=", "MFMA32x32WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "}", "<BUGS>", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32", ")", "{", "<BUGE>", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA4x4WritesAGPRAccVgprWriteWaitStates", ";", "break", ";" ]
GCC
loongarch
MD
stmt_completion
CPU
619,471
[ "SI", "]", ")" ]
[ "(", "define_mode_iterator", "SUBDI", "[", "QI", "HI" ]
LLVM
AArch64
TD
next_suggestion
CPU
619,472
[ "}" ]
[ "def", "A64FXWrite_1Cyc_GI24", ":", "SchedWriteRes", "<", "[", "A64FXGI24", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
program_repair
CPU
619,473
[ "<FIXS>", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "Intrinsic", "IntOp", ">", "<FIXE>", "<FIXS>", "itin", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>" ]
[ "}", "class", "N3VQInt", "bit", "op24", ",", "bit", "op23", ",", "bits", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "<BUGS>", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "<BUGE>", "Intrinsic", "IntOp", ",", "bit", "Commutable", ">", ":", "N3V", "op24", ",", "op23", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "dst", ")", ",", "(", "ins", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "src2", ")", ",", "itin", ",", "<BUGS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "QPR", ":", "$", "dst", ",", "(", "ResTy", "(", "IntOp", "(", "OpTy", "QPR", ":", "$", "src1", ")", ",", "(", "OpTy", "QPR", ":", "$", "src2", ")", ")", ")", ")", "]", ">", "{", "let", "isCommutable", "=", "Commutable", ";", "}", "class", "N3VQIntSL", "bits", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<NUM_LIT>", ">", "op11_8", ",", "InstrItinClass", "itin", ",", "<BUGS>", "string", "OpcodeStr", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "Intrinsic", "IntOp", ">", "<BUGE>", ":", "N3V", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "dst", ")", ",", "(", "ins", "QPR", ":", "$", "src1", ",", "DPR_VFP2", ":", "$", "src2", ",", "nohash_imm", ":", "$", "lane", ")", ",", "<BUGS>", "itin", ",", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "(", "ResTy", "QPR", ":", "$", "dst", ")", ",", "(", "ResTy", "(", "IntOp", "(", "ResTy", "QPR", ":", "$", "src1", ")", ",", "(", "ResTy", "(", "NEONvduplane", "(", "OpTy", "DPR_VFP2", ":", "$", "src2", ")", "," ]
GCC
rs6000
CPP
code_generation
CPU
619,474
[ "static", "rtx", "cpu_expand_builtin", "(", "enum", "rs6000_builtins", "fcode", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_INIT", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "SImode", ")", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "tree", "arg", "=", "TREE_OPERAND", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "TREE_CODE", "(", "arg", ")", "==", "ARRAY_REF", "&&", "TREE_CODE", "(", "TREE_OPERAND", "(", "arg", ",", "<NUM_LIT>", ")", ")", "==", "STRING_CST", "&&", "TREE_CODE", "(", "TREE_OPERAND", "(", "arg", ",", "<NUM_LIT>", ")", ")", "==", "INTEGER_CST", "&&", "compare_tree_int", "(", "TREE_OPERAND", "(", "arg", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "arg", "=", "TREE_OPERAND", "(", "arg", ",", "<NUM_LIT>", ")", ";", "if", "(", "TREE_CODE", "(", "arg", ")", "!=", "STRING_CST", ")", "{", "error", "(", "<STR_LIT>", "builtin %qs only accepts a string argument", "<STR_LIT>", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_IS", ")", "{", "const", "char", "*", "cpu", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "cpuid", "=", "NULL_RTX", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_is_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "cpu", ",", "cpu_is_info", "[", "i", "]", ".", "cpu", ")", "==", "<NUM_LIT>", ")", "{", "cpuid", "=", "GEN_INT", "(", "cpu_is_info", "[", "i", "]", ".", "cpuid", "+", "_", "DL_FIRST_PLATFORM", ")", ";", "break", ";", "}", "if", "(", "cpuid", "==", "NULL_RTX", ")", "{", "error", "(", "<STR_LIT>", "cpu %qs is an invalid argument to builtin %qs", "<STR_LIT>", ",", "cpu", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "platform", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "TCB_PLATFORM_OFFSET", ")", ")", ")", ";", "emit_move_insn", "(", "platform", ",", "tcbmem", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "target", ",", "platform", ",", "cpuid", ")", ")", ";", "}", "else", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_SUPPORTS", ")", "{", "const", "char", "*", "hwcap", "=", "TREE_STRING_POINTER", "(", "arg", ")", ";", "rtx", "mask", "=", "NULL_RTX", ";", "int", "hwcap_offset", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "cpu_supports_info", ")", ";", "i", "++", ")", "if", "(", "strcmp", "(", "hwcap", ",", "cpu_supports_info", "[", "i", "]", ".", "hwcap", ")", "==", "<NUM_LIT>", ")", "{", "mask", "=", "GEN_INT", "(", "cpu_supports_info", "[", "i", "]", ".", "mask", ")", ";", "hwcap_offset", "=", "TCB_HWCAP_OFFSET", "(", "cpu_supports_info", "[", "i", "]", ".", "id", ")", ";", "break", ";", "}", "if", "(", "mask", "==", "NULL_RTX", ")", "{", "error", "(", "<STR_LIT>", "%s %qs is an invalid argument to builtin %qs", "<STR_LIT>", ",", "<STR_LIT>", "hwcap", "<STR_LIT>", ",", "hwcap", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "return", "const0_rtx", ";", "}", "rtx", "tcb_hwcap", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tcbmem", "=", "gen_const_mem", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "TLS_REGNUM", ")", ",", "GEN_INT", "(", "hwcap_offset", ")", ")", ")", ";", "emit_move_insn", "(", "tcb_hwcap", ",", "tcbmem", ")", ";", "rtx", "scratch1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch1", ",", "gen_rtx_AND", "(", "SImode", ",", "tcb_hwcap", ",", "mask", ")", ")", ")", ";", "rtx", "scratch2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_eqsi3", "(", "scratch2", ",", "scratch1", ",", "const0_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_XOR", "(", "SImode", ",", "scratch2", ",", "const1_rtx", ")", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "cpu_builtin_p", "=", "true", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "builtin %qs needs GLIBC (2.23 and newer) that exports hardware ", "<STR_LIT>", "<STR_LIT>", "capability bits", "<STR_LIT>", ",", "rs6000_builtin_info", "[", "(", "size_t", ")", "fcode", "]", ".", "name", ")", ";", "emit_move_insn", "(", "target", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", "target", ";", "}" ]
[ "Expand", "the", "CPU", "builtin", "in", "FCODE", "and", "store", "the", "result", "in", "TARGET", "." ]
GCC
mips
MD
next_suggestion
CPU
619,475
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Mips
TD
stmt_completion
CPU
619,476
[ "]", ">", ";" ]
[ "def", "SDT_Sync", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">" ]
GCC
arm
MD
next_suggestion
CPU
619,477
[ "{" ]
[ "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_duplicate", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
GCC
nds32
MD
stmt_completion
CPU
619,478
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
619,479
[ "}", "=", "<NUM_LIT>", ";" ]
[ "class", "LoadStore16RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "ins", ",", "outs", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
619,480
[ "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttpd2qq512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")" ]
LLVM
Hexagon
CPP
code_generation
DSP
619,481
[ "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "*", "B", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Removing block ", "<STR_LIT>", "<<", "PrintMB", "(", "B", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "MachineDomTreeNode", "*", "N", "=", "MDT", "->", "getNode", "(", "B", ")", ";", "MachineDomTreeNode", "*", "IDN", "=", "N", "->", "getIDom", "(", ")", ";", "if", "(", "IDN", ")", "{", "MachineBasicBlock", "*", "IDB", "=", "IDN", "->", "getBlock", "(", ")", ";", "typedef", "GraphTraits", "<", "MachineDomTreeNode", "*", ">", "GTN", ";", "typedef", "SmallVector", "<", "MachineDomTreeNode", "*", ",", "<NUM_LIT>", ">", "DTNodeVectType", ";", "DTNodeVectType", "Cn", "(", "GTN", "::", "child_begin", "(", "N", ")", ",", "GTN", "::", "child_end", "(", "N", ")", ")", ";", "for", "(", "DTNodeVectType", "::", "iterator", "I", "=", "Cn", ".", "begin", "(", ")", ",", "E", "=", "Cn", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "SB", "=", "(", "*", "I", ")", "->", "getBlock", "(", ")", ";", "MDT", "->", "changeImmediateDominator", "(", "SB", ",", "IDB", ")", ";", "}", "}", "while", "(", "B", "->", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "B", "->", "removeSuccessor", "(", "B", "->", "succ_begin", "(", ")", ")", ";", "for", "(", "auto", "I", "=", "B", "->", "pred_begin", "(", ")", ",", "E", "=", "B", "->", "pred_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "removeSuccessor", "(", "B", ")", ";", "Deleted", ".", "insert", "(", "B", ")", ";", "MDT", "->", "eraseNode", "(", "B", ")", ";", "MachineFunction", "::", "iterator", "BI", "=", "B", ";", "MFN", "->", "erase", "(", "BI", ")", ";", "}" ]
[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
619,482
[ ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]
[ "def", "SM3PARTW1", ":", "CryptoRRRTied_4S", "<", "<NUM_LIT>" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
619,483
[ "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";" ]
[ "MVT", "VecTy", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>", "*", "HwLen", "/", "PredLen", ")", ",", "PredLen", ")", ";", "Type", "*", "Int8Ty", "=", "Type", "::", "getInt8Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "Tmp", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "HwLen", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "<NUM_LIT>", ";", "++", "j", ")", "Tmp", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Int8Ty", ",", "<NUM_LIT>", "ull", "<<", "j", ")", ")", ";", "}", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Tmp", ")", ";", "unsigned", "Align", "=", "HwLen", ";", "SDValue", "CP", "=", "LowerConstantPool", "(", "DAG", ".", "getConstantPool", "(", "CV", ",", "ByteTy", ",", "Align", ")", ",", "DAG", ")", ";", "SDValue", "Bytes", "=", "DAG", ".", "getLoad", "(", "ByteTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "Align", ")", ";", "SDValue", "Sel", "=", "DAG", ".", "getSelect", "(", "dl", ",", "VecTy", ",", "VecQ", ",", "DAG", ".", "getBitcast", "(", "VecTy", ",", "Bytes", ")", ",", "getZero", "(", "dl", ",", "VecTy", ",", "DAG", ")", ")", ";", "SDValue", "All1", "=", "DAG", ".", "getSplatBuildVector", "(", "MVT", "::", "v4i8", ",", "dl", ",", "DAG", ".", "getConstant", "(" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
619,484
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "bit", "Src1IsSRF", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc1", ")", ",", "<STR_LIT>", ")", ";", "bit", "Src2IsSRF", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc2", ")", ",", "<STR_LIT>", ")", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "and", "(", "Src1IsSRF", ",", "Src2IsSRF", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,485
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_subri", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "s32_0Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_140c83", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
619,486
[ "<STR_LIT>", ",", "SDT_AArch64ITOF", ">", ";" ]
[ "def", "AArch64uitof", ":", "SDNode", "<" ]
LLVM
Mips
TD
stmt_completion
CPU
619,487
[ "MSA128WOpnd", ":", "$", "ws", ")", ">", ";" ]
[ "def", "FABS_W", ":", "MSA_FABS_PSEUDO_DESC_BASE", "<", "MSA128WOpnd", ">", ",", "PseudoInstExpansion", "<", "(", "FMAX_A_W", "MSA128WOpnd", ":", "$", "wd", ",", "MSA128WOpnd", ":", "$", "ws", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,488
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
619,489
[ "}" ]
[ "let", "GISelPredicateCode", "=", "[", "{", "return", "MRI", ".", "hasOneNonDBGUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "]", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
619,490
[ "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";" ]
[ "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
619,491
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=" ]
LLVM
MBlaze
CPP
stmt_completion
MPU
619,492
[ "Name", ")", ";" ]
[ "lookupGCCName", "(", "const", "char", "*", "Name", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "mblaze", "<STR_LIT>", "," ]
LLVM
VideoCore4
CPP
stmt_completion
DSP
619,493
[ "getLastNonDebugInstr", "(", ")", ";" ]
[ "const", "VideoCore4InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "VideoCore4InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "VideoCore4RegisterInfo", "&", "RI", "=", "*", "static_cast", "<", "const", "VideoCore4RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "." ]
GCC
arm
MD
stmt_completion
CPU
619,494
[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
AArch64
CPP
stmt_completion
CPU
619,495
[ "i", "++", ")", "{" ]
[ "unsigned", "VecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", ";", "if", "(", "VecSize", "!=", "<NUM_LIT>", "&&", "VecSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "VecTy", "=", "VectorType", "::", "get", "(", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ",", "VecTy", "->", "getVectorNumElements", "(", ")", ")", ";", "Type", "*", "PtrTy", "=", "VecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VecTy", ",", "PtrTy", "}", ";", "static", "const", "Intrinsic", "::", "ID", "LoadInts", "[", "<NUM_LIT>", "]", "=", "{", "Intrinsic", "::", "aarch64_neon_ld2", ",", "Intrinsic", "::", "aarch64_neon_ld3", ",", "Intrinsic", "::", "aarch64_neon_ld4", "}", ";", "Function", "*", "LdNFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "LI", "->", "getModule", "(", ")", ",", "LoadInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "Value", "*", "Ptr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "PtrTy", ")", ";", "CallInst", "*", "LdN", "=", "Builder", ".", "CreateCall", "(", "LdNFunc", ",", "Ptr", ",", "<STR_LIT>", "ldN", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Shuffles", ".", "size", "(", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
619,496
[ "}" ]
[ "bool", "R600InstrInfo", "::", "isReductionOp", "(", "unsigned", "Opcode", ")", "const", "{", "return", "false", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
619,497
[ "while", "(", "RB", "!=", "End", "&&", "HII", "->", "isSchedulingBoundary", "(", "*", "RB", ",", "&", "MB", ",", "MF", ")", ")", "++", "RB", ";" ]
[ "auto", "*", "MBPI", "=", "&", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "if", "(", "EnableGenAllInsnClass", ")", "HII", "->", "genAllInsnTimingClasses", "(", "MF", ")", ";", "HexagonPacketizerList", "Packetizer", "(", "MF", ",", "MLI", ",", "AA", ",", "MBPI", ")", ";", "assert", "(", "Packetizer", ".", "getResourceTracker", "(", ")", "&&", "<STR_LIT>", "Empty DFA table!", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MB", ":", "MF", ")", "{", "auto", "End", "=", "MB", ".", "end", "(", ")", ";", "auto", "MI", "=", "MB", ".", "begin", "(", ")", ";", "while", "(", "MI", "!=", "End", ")", "{", "auto", "NextI", "=", "std", "::", "next", "(", "MI", ")", ";", "if", "(", "MI", "->", "isKill", "(", ")", ")", "{", "MB", ".", "erase", "(", "MI", ")", ";", "End", "=", "MB", ".", "end", "(", ")", ";", "}", "MI", "=", "NextI", ";", "}", "}", "for", "(", "auto", "&", "MB", ":", "MF", ")", "{", "auto", "Begin", "=", "MB", ".", "begin", "(", ")", ",", "End", "=", "MB", ".", "end", "(", ")", ";", "while", "(", "Begin", "!=", "End", ")", "{", "MachineBasicBlock", "::", "iterator", "RB", "=", "Begin", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
619,498
[ "}" ]
[ "const", "TargetFrameLowering", "*", "TFI", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "bool", "IsN64", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", ";", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "Mips", "::", "S0", ":", "Mips", "::", "SP", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "Mips", "::", "FP_64", ":", "Mips", "::", "FP", ")", ":", "(", "IsN64", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
619,499
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]