docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	ARM	TD	stmt_completion	CPU	619,500	[ "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]	[ "def", "S28", ":", "ARMFReg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "S29", ":", "ARMFReg" ]
GCC	rs6000	MD	next_suggestion	CPU	619,501	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "SFDF", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,502	[ "MIRBuilder", ".", "insertInstr", "(", "RetInstr", ")", ";" ]	[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setIfReturnsVoid", "(", "!", "Val", ")", ";", "if", "(", "!", "Val", ")", "{", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "S_ENDPGM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "Register", "VReg", "=", "VRegs", "[", "<NUM_LIT>", "]", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "AMDGPU", "::", "isShader", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";", "const", "AMDGPUTargetLowering", "&", "TLI", "=", "", "getTLI", "<", "AMDGPUTargetLowering", ">", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "CCAssignFn", "", "AssignFn", "=", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Offsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Type", "", "SplitTy", "=", "SplitVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "F", ".", "getContext", "(", ")", ")", ";", "SplitArgs", ".", "push_back", "(", "{", "VRegs", "[", "i", "]", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "}", "auto", "RetInstr", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "RetInstr", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";" ]
GCC	i386	CPP	next_suggestion	CPU	619,503	[ "}" ]	[ "_", "_", "builtin_ia32_incsspq", "(", "(", "unsigned", "long", "long", ")", "_", "_", "B", ")", ";", "_", "_", "builtin_ia32_incsspd", "(", "_", "_", "B", ")", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	619,504	[ ",", "MVT", "::", "i64", ")", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL" ]
LLVM	Mips	TD	next_suggestion	CPU	619,505	[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWD", ":", "$", "wd_in", ",", "ROWS", ":", "$", "ws", ",", "immZExt4", ":", "$", "n", ")", ")", "]", ";", "string", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	619,506	[ "else" ]	[ "GET_MODE_NUNITS", "(", "<", "MODE", ">", "mode", ")", ".", "to_constant", "(", ")", "/", "<", "nregs", ">", ")", "emit_insn", "(", "gen_aarch64_rev_reglist", "<", "mode", ">", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mask", ")", ")", "emit_insn", "(", "gen_aarch64_simd_st3", "<", "vstruct_elt", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ")", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,507	[ ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";" ]	[ "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "ARM", "::", "t2LDRpci", ":", "ARM", "::", "LDRcp", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	619,508	[ ")", ";" ]	[ "for", "(", "auto", "Type", ":", "Types", ")", "{", "if", "(", "Grouped", ".", "empty", "(", ")", "\|\|", "Grouped", ".", "back", "(", ")", ".", "first", "!=", "Type", ")", "Grouped", ".", "push_back", "(", "std", "::", "make_pair", "(", "Type", ",", "<NUM_LIT>", ")", ")", ";", "else", "++", "Grouped", ".", "back", "(", ")", ".", "second", ";", "}", "Streamer", ".", "EmitULEB128IntValue", "(", "Grouped", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "Pair", ":", "Grouped", ")", "{", "Streamer", ".", "EmitULEB128IntValue", "(", "Pair", ".", "second", ")", ";", "emitValueType", "(", "Pair", ".", "first" ]
GCC	epiphany	MD	stmt_completion	MPU	619,509	[ "<NUM_LIT>", ")" ]	[ "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", "rtx", "cc", "=", "XEXP", "(", "op", "," ]
GCC	arm	CPP	next_suggestion	CPU	619,510	[ "}" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_macz_pu16", "(", "_", "_", "m64", "_", "_", "A", ",", "_", "_", "m64", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_arm_wmacuz", "(", "(", "_", "_", "v4hi", ")", "_", "_", "A", ",", "(", "_", "_", "v4hi", ")", "_", "_", "B", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,511	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "data", ";" ]
GCC	arm	MD	stmt_completion	CPU	619,512	[ "<STR_LIT>", ")", "]" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC	arm	MD	next_suggestion	CPU	619,513	[ "}", ")" ]	[ "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]
GCC	aarch64	MD	next_suggestion	CPU	619,514	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	mips	MD	stmt_completion	CPU	619,515	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	code_generation	CPU	619,516	[ "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "Is64Bit", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC64", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", ")", "{", "MachineInstr", "&", "MI", "=", "", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "ADDItlsgdLADDR", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "ADDItlsldLADDR", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "ADDItlsgdLADDR32", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "ADDItlsldLADDR32", ")", "{", "++", "I", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "TLS Dynamic Call Fixup:\\n ", "<STR_LIT>", "<<", "MI", ")", ";", "unsigned", "OutReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "InReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "GPR3", "=", "Is64Bit", "?", "PPC", "::", "X3", ":", "PPC", "::", "R3", ";", "unsigned", "Opc1", ",", "Opc2", ";", "const", "unsigned", "OrigRegs", "[", "]", "=", "{", "OutReg", ",", "InReg", ",", "GPR3", "}", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Opcode inconsistency error", "<STR_LIT>", ")", ";", "case", "PPC", "::", "ADDItlsgdLADDR", ":", "Opc1", "=", "PPC", "::", "ADDItlsgdL", ";", "Opc2", "=", "PPC", "::", "GETtlsADDR", ";", "break", ";", "case", "PPC", "::", "ADDItlsldLADDR", ":", "Opc1", "=", "PPC", "::", "ADDItlsldL", ";", "Opc2", "=", "PPC", "::", "GETtlsldADDR", ";", "break", ";", "case", "PPC", "::", "ADDItlsgdLADDR32", ":", "Opc1", "=", "PPC", "::", "ADDItlsgdL32", ";", "Opc2", "=", "PPC", "::", "GETtlsADDR32", ";", "break", ";", "case", "PPC", "::", "ADDItlsldLADDR32", ":", "Opc1", "=", "PPC", "::", "ADDItlsldL32", ";", "Opc2", "=", "PPC", "::", "GETtlsldADDR32", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "ADJCALLSTACKDOWN", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";", "Call", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "ADJCALLSTACKUP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OutReg", ")", ".", "addReg", "(", "GPR3", ")", ";", "MachineBasicBlock", "::", "iterator", "Last", "=", "I", ";", "--", "Last", ";", "++", "I", ";", "MI", ".", "removeFromParent", "(", ")", ";", "LIS", "->", "repairIntervalsInRange", "(", "&", "MBB", ",", "First", ",", "Last", ",", "OrigRegs", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";", "}" ]	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,517	[ "LiveRegMatrix", ">", "(", ")", ";" ]	[ "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequired", "<" ]
GCC	i386	CPP	next_suggestion	CPU	619,518	[ "}" ]	[ "static", "int", "iamcu_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "machine_mode", "mode", ";", "if", "(", "align", "<", "<NUM_LIT>", "\|\|", "TYPE_USER_ALIGN", "(", "type", ")", ")", "return", "align", ";", "type", "=", "strip_array_types", "(", "type", ")", ";", "if", "(", "TYPE_ATOMIC", "(", "type", ")", ")", "return", "align", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_INT", ":", "case", "MODE_COMPLEX_INT", ":", "case", "MODE_COMPLEX_FLOAT", ":", "case", "MODE_FLOAT", ":", "case", "MODE_DECIMAL_FLOAT", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "align", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	619,519	[ "'", ";" ]	[ "const", "MachineOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "O", "<<", "'", ":", "'", ";", "}", "O", "<<", "'", "[", "'", ";", "bool", "NeedPlus", "=", "false", ";", "if", "(", "BaseReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'", "*", "'", ";", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "assert", "(", "DispSpec", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Displacement is not an immediate!", "<STR_LIT>", ")", ";", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "\|\|", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "NeedPlus", ")", "{", "if", "(", "DispVal", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", " - ", "<STR_LIT>", ";", "DispVal", "=", "-", "DispVal", ";", "}", "}", "O", "<<", "DispVal", ";", "}", "O", "<<", "'", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,520	[ ";" ]	[ "def", "J4_tstbit0_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_8c945be0", ",", "TypeNCJ", ">", ",", "Enc_69d63b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]
GCC	pa	CPP	next_suggestion	CPU	619,521	[ "return", "(", "GET_MODE_SIZE", "(", "store_mode", ")", "==", "GET_MODE_SIZE", "(", "other_mode", ")", ")", ";" ]	[ "store_mode", "=", "GET_MODE", "(", "SET_SRC", "(", "PATTERN", "(", "in_insn", ")", ")", ")", ";", "set", "=", "single_set", "(", "out_insn", ")", ";", "if", "(", "!", "set", ")", "return", "<NUM_LIT>", ";", "other_mode", "=", "GET_MODE", "(", "SET_SRC", "(", "set", ")", ")", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	619,522	[ "<FIXS>", "return", "(", "DoneExploring", "\|\|", "BestCost", "==", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "MaxBranchesExplored", ">", "<NUM_LIT>", "&&", "BranchesExplored", ">=", "MaxBranchesExplored", ")", "DoneExploring", "=", "true", ";", "<BUGS>", "return", "(", "DoneExploring", "\|\|", "BestCost", "==", "StaticLowerBound", ")", ";", "<BUGE>", "}", "void", "PipelineSolver", "::", "populateReadyList", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,523	[ "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";" ]	[ "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", "EnableVGPRIndexMode", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SET_GPR_IDX_OFF", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOVRELS_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SET_GPR_IDX_OFF", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOVRELS_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", "," ]
LLVM	AArch64	TD	next_suggestion	CPU	619,524	[ "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";" ]	[ "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i32", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";" ]
GCC	csky	CPP	stmt_completion	CPU	619,525	[ "NULL_RTX", ";" ]	[ "if", "(", "reg", "<", "CSKY_NPARM_FREGS", ")", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_VFP_REGNUM", "+", "reg", ")", ";", "else", "return", "NULL_RTX", ";", "}", "if", "(", "reg", "<", "CSKY_NPARM_REGS", ")", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_PARM_REGNUM", "+", "reg", ")", ";", "return" ]
LLVM	Mips	CPP	code_generation	CPU	619,526	[ "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Mips16InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "Mips16InstrInfo", "", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "makeFrame", "(", "Mips", "::", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "MoveR3216", ")", ",", "Mips", "::", "S0", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC	sh	MD	stmt_completion	CPU	619,527	[ ")", ")", ")", ")" ]	[ "(", "const", "(", "if_then_else", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]
GCC	loongarch	CPP	stmt_completion	CPU	619,528	[ "<STR_LIT>", ")", ";" ]	[ "else", "d_add_builtin_version", "(", "<STR_LIT>", "LoongArch32", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "d_add_builtin_version", "(", "<STR_LIT>", "LoongArch_HardFloat", "<STR_LIT>", ")", ";", "d_add_builtin_version", "(", "<STR_LIT>", "D_HardFloat", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_SOFT_FLOAT_ABI", ")", "{", "d_add_builtin_version", "(", "<STR_LIT>", "LoongArch_SoftFloat", "<STR_LIT>", ")", ";", "d_add_builtin_version", "(", "<STR_LIT>", "D_SoftFloat" ]
GCC	bfin	MD	next_suggestion	DSP	619,529	[ "<STR_LIT>" ]	[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "zero_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	program_repair	GPU	619,530	[ "<FIXS>", "StringRef", "Str", ";", "<FIXE>", "<FIXS>", "auto", "Res", "=", "parseExpTgtImpl", "(", "Str", ",", "Val", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "}", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseExpTgt", "(", "OperandVector", "&", "Operands", ")", "{", "<BUGS>", "if", "(", "!", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "<BUGE>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "uint8_t", "Val", ";", "<BUGS>", "auto", "Res", "=", "parseExpTgtImpl", "(", "getTokenStr", "(", ")", ",", "Val", ")", ";", "<BUGE>", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", "invalid exp target", "<STR_LIT>", ")", ";", "return", "Res", ";", "}", "<BUGS>", "Parser", ".", "Lex", "(", ")", ";", "<BUGE>", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateImm", "(", "this", ",", "Val", ",", "S", ",", "AMDGPUOperand", "::", "ImmTyExpTgt", ")", ")", ";", "return", "MatchOperand_Success", ";" ]
GCC	pa	MD	next_suggestion	CPU	619,531	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]
GCC	sparc	CPP	stmt_completion	CPU	619,532	[ "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "v4hi", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fpadd16", "(", "_", "_", "v4hi", "_", "_", "A", ",", "_", "_", "v4hi", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_vis_fpadd16", "(", "_", "_", "A", ",", "_" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,533	[ "return", "<NUM_LIT>", ";" ]	[ "return", "<NUM_LIT>", ";", "case", "Intrinsic", "::", "amdgcn_workitem_id_y", ":", "return", "<NUM_LIT>", ";", "case", "Intrinsic", "::", "amdgcn_workitem_id_z", ":" ]
LLVM	XCore	CPP	stmt_completion	MPU	619,534	[ "TmpInst", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tbru ", "<STR_LIT>", "<<", "XCoreInstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "'", "\\n", "'", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "printInlineJT", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "else", "printInlineJT32", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "\\n", "'", ";", "OutStreamer", ".", "EmitRawText", "(", "O", ".", "str", "(", ")", ")", ";", "return", ";", "}", "MCInst" ]
LLVM	AMDGPU	CPP	code_generation	GPU	619,535	[ "void", "GCNSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "", "Def", ",", "int", "DefOpIdx", ",", "SUnit", "", "Use", ",", "int", "UseOpIdx", ",", "SDep", "&", "Dep", ")", "const", "{", "if", "(", "Dep", ".", "getKind", "(", ")", "!=", "SDep", "::", "Kind", "::", "Data", "\|\|", "!", "Dep", ".", "getReg", "(", ")", "\|\|", "!", "Def", "->", "isInstr", "(", ")", "\|\|", "!", "Use", "->", "isInstr", "(", ")", ")", "return", ";", "MachineInstr", "", "DefI", "=", "Def", "->", "getInstr", "(", ")", ";", "MachineInstr", "", "UseI", "=", "Use", "->", "getInstr", "(", ")", ";", "if", "(", "DefI", "->", "isBundle", "(", ")", ")", "{", "const", "SIRegisterInfo", "", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "DefI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "<NUM_LIT>", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "", "I", ")", ";", "else", "if", "(", "Lat", ")", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "UseI", "->", "isBundle", "(", ")", ")", "{", "const", "SIRegisterInfo", "", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "UseI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "UseI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "", "DefI", ")", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", "&&", "Lat", ";", "++", "I", ")", "{", "if", "(", "I", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "break", ";", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "Dep", ".", "getLatency", "(", ")", "==", "<NUM_LIT>", "&&", "Dep", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC_LO", ")", "{", "Dep", ".", "setLatency", "(", "InstrInfo", ".", "getSchedModel", "(", ")", ".", "computeOperandLatency", "(", "DefI", ",", "DefOpIdx", ",", "UseI", ",", "UseOpIdx", ")", ")", ";", "}", "}" ]	[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,536	[ "}" ]	[ "static", "SDValue", "getTOCEntry", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "bool", "Is64Bit", ",", "SDValue", "GA", ")", "{", "EVT", "VT", "=", "Is64Bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "Reg", "=", "Is64Bit", "?", "DAG", ".", "getRegister", "(", "PPC", "::", "X2", ",", "VT", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "GA", ",", "Reg", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "MVT", "::", "Other", ")", ",", "Ops", ",", "VT", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
GCC	avr	MD	program_repair	MPU	619,537	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn_and_split", "<STR_LIT>", "<FIXE>" ]	[ "return", "avr_out_bitop", "(", "insn", ",", "operands", ",", "NULL", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "CR_TAB" ]
LLVM	HSAIL	TD	next_suggestion	Virtual ISA	619,538	[ "int", "WORKITEM", "=", "<NUM_LIT>", ";" ]	[ "def", "BrigMemoryScope", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "int", "NONE", "=", "<NUM_LIT>", ";" ]
GCC	m68k	CPP	stmt_completion	MPU	619,539	[ "chain_value", ")", ";" ]	[ "rtx", "mem", ";", "gcc_assert", "(", "ADDRESS_REGNO_P", "(", "STATIC_CHAIN_REGNUM", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "(", "(", "STATIC_CHAIN_REGNUM", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", "," ]
GCC	arm	CPP	stmt_completion	CPU	619,540	[ ",", "(", "_", "_", "builtin_neon_hi", ")", "_", "_", "b", ")", ";" ]	[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vqrdmulh_nv8hi", "(", "_", "_", "a" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,541	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,542	[ "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Uses", "=", "[", "NZCV", "]", ";", "let", "Defs", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	619,543	[ "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "addr", ";", "let", "Dest", "=", "dest", ";", "let", "SrcExtra", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "}" ]
LLVM	AArch64	CPP	program_repair	CPU	619,544	[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "GPRSize", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "<FIXE>", "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "FPRSize", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "<FIXE>" ]	[ "SDValue", "GROffsAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "GPRSize", ",", "MVT", "::", "i32", ")", ",", "<BUGE>", "GROffsAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "VROffsAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "FPRSize", ",", "MVT", "::", "i32", ")", ",", "<BUGE>", "VROffsAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";" ]
LLVM	TMS320C64X	CPP	next_suggestion	VLIW	619,545	[ "return", "NoopHazard", ";" ]	[ "tie", "(", "side", ",", "xuse", ")", "=", "analyzeMove", "(", "SU", ")", ";", "if", "(", "Hzd", "->", "isXResBusy", "(", "xuse", ")", ")", "{", "static", "std", "::", "string", "estr", "[", "]", "=", "{", "<STR_LIT>", "error", "<STR_LIT>", ",", "<STR_LIT>", "T1", "<STR_LIT>", ",", "<STR_LIT>", "T2", "<STR_LIT>", ",", "<STR_LIT>", "X1", "<STR_LIT>", ",", "<STR_LIT>", "X2", "<STR_LIT>", "}", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "mv ", "<STR_LIT>", "<<", "estr", "[", "xuse", "]", "<<", "<STR_LIT>", " conflict\\n", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,546	[ ",", "OpNode", ">", "{" ]	[ "def", "_8B", ":", "N2VShift_RQ", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR64", ",", "v8i8", ",", "shl_imm8" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,547	[ "i64", ">", "{" ]	[ "def", "sve_logical_imm32_not", ":", "Operand", "<" ]
LLVM	Mips	CPP	stmt_completion	CPU	619,548	[ ".", "getReg", "(", ")", ";" ]	[ "void", "MipsSEInstrInfo", "::", "expandBuildPairF64", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "LoReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "HiReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,549	[ "<NUM_LIT>", ";" ]	[ "let", "Latency", "=" ]
GCC	i386	CPP	stmt_completion	CPU	619,550	[ "return", "false", ";" ]	[ "bool", "i386_pe_valid_dllimport_attribute_p", "(", "const_tree", "decl", ")", "{", "if", "(", "TARGET_NOP_FUN_DLLIMPORT", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")" ]
GCC	powerpcspe	CPP	program_repair	CPU	619,551	[ "<FIXS>", "if", "(", "TREE_CODE", "(", "arg1", ")", "!=", "INTEGER_CST", "\|\|", "wi", "::", "geu_p", "(", "wi", "::", "to_wide", "(", "arg1", ")", ",", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "\|\|", "wi", "::", "geu_p", "(", "wi", "::", "to_wide", "(", "arg2", ")", ",", "<NUM_LIT>", ")", ")", "<FIXE>" ]	[ "STRIP_NOPS", "(", "arg1", ")", ";", "<BUGS>", "if", "(", "TREE_CODE", "(", "arg1", ")", "!=", "INTEGER_CST", "\|\|", "wi", "::", "geu_p", "(", "arg1", ",", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "error", "(", "<STR_LIT>", "argument 2 must be 0 or 1", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "STRIP_NOPS", "(", "arg2", ")", ";", "<BUGS>", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "\|\|", "wi", "::", "geu_p", "(", "arg2", ",", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "error", "(", "<STR_LIT>", "argument 3 must be in the range 0..15", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,552	[ ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "KryoWrite_4cyc_X_38ln", "]", ",", "(", "instregex", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	619,553	[ "_", "_", "A", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_insert_epi64", "(", "_", "_", "m128i", "const", "_", "_", "A", ",", "long", "long", "const", "_", "_", "D", ",", "int", "const", "_", "_", "N", ")", "{", "_", "_", "v2di", "result", "=", "(", "_", "_", "v2di", ")" ]
LLVM	SystemZ	CPP	code_generation	CPU	619,554	[ "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "const", "TargetInstrInfo", "&", "TII", ")", "{", "unsigned", "Opc", ";", "uint64_t", "Chunk", ";", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "if", "(", "Offset", ">=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Chunk", "=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Chunk", "=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "}", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}" ]	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]
GCC	msp430	MD	next_suggestion	MPU	619,555	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	VE	TD	stmt_completion	CPU	619,556	[ ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vgtlzxnc_vvssmvl", "v256f64", ":", "$", "vy", ",", "i64", ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VGTLZXNCvrrml_v", "v256f64", ":", "$", "vy", ",", "i64" ]
GCC	aarch64	MD	next_suggestion	CPU	619,557	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,558	[ "}" ]	[ "def", "MovWSymbolG0AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	PTX	TD	program_repair	GPU	619,559	[ "<FIXS>", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "RRegf32", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "RRegf64", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "<FIXE>" ]	[ "[", "(", "set", "RRegu32", ":", "$", "d", ",", "(", "trunc", "RRegu64", ":", "$", "a", ")", ")", "]", ">", ";", "def", "CVT_u32_f32", "<BUGS>", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "RRegf32", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "RRegu32", ":", "$", "d", ",", "(", "fp_to_uint", "RRegf32", ":", "$", "a", ")", ")", "]", ">", ";", "def", "CVT_u32_f64", "<BUGS>", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "RRegf64", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "RRegu32", ":", "$", "d", ",", "(", "fp_to_uint", "RRegf64", ":", "$", "a", ")", ")", "]", ">", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,560	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_paslhtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	nds32	CPP	stmt_completion	CPU	619,561	[ "def_reg", ")", ";" ]	[ "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "return", "e8_consumed_by_ex_p", "(", "consumer", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,562	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,563	[ "}" ]	[ "def", "AdrOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,564	[ "<NUM_LIT>", ";" ]	[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM	IA64	TD	stmt_completion	CPU	619,565	[ "<", "[", "<NUM_LIT>", "]", ">", ";" ]	[ "def", "r53", ":", "GR", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ",", "DwarfRegNum" ]
LLVM	X86	CPP	next_suggestion	CPU	619,566	[ "}" ]	[ "bool", "isPCRel", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", ")", "{", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported signed fixup size!", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "MCFixupKind", "(", "X86", "::", "reloc_signed_4byte", ")", ";", "}", "}", "return", "MCFixup", "::", "getKindForSize", "(", "Size", ",", "isPCRel", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	619,567	[ "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "InputV", ",", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v16i8", ",", "DL", ",", "PSHUFBMask", ")", ")", ")", ";" ]	[ "assert", "(", "(", "Offset", "<", "NumEltsPerLane", "\|\|", "Offset", "%", "NumEltsPerLane", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Extension offset must be in the first lane or start an upper lane.", "<STR_LIT>", ")", ";", "auto", "SafeOffset", "=", "[", "&", "]", "(", "int", "Idx", ")", "{", "return", "OffsetLane", "==", "(", "Idx", "/", "NumEltsPerLane", ")", ";", "}", ";", "auto", "ShuffleOffset", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "if", "(", "!", "Offset", ")", "return", "V", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShMask", "(", "(", "unsigned", ")", "NumElements", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "", "Scale", "<", "NumElements", ";", "++", "i", ")", "{", "int", "SrcIdx", "=", "i", "+", "Offset", ";", "ShMask", "[", "i", "]", "=", "SafeOffset", "(", "SrcIdx", ")", "?", "SrcIdx", ":", "-", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "ShMask", ")", ";", "}", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "if", "(", "Offset", "&&", "Scale", "==", "<NUM_LIT>", "&&", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "ExtVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getIntegerVT", "(", "EltBits", "", "Scale", ")", ",", "NumElements", "/", "Scale", ")", ";", "InputV", "=", "ShuffleOffset", "(", "InputV", ")", ";", "InputV", "=", "getExtendInVec", "(", "false", ",", "DL", ",", "ExtVT", ",", "InputV", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "InputV", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Only 128-bit vectors can be extended.", "<STR_LIT>", ")", ";", "if", "(", "AnyExt", "&&", "EltBits", "==", "<NUM_LIT>", ")", "{", "int", "PSHUFDMask", "[", "<NUM_LIT>", "]", "=", "{", "Offset", ",", "-", "<NUM_LIT>", ",", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", "?", "Offset", "+", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "AnyExt", "&&", "EltBits", "==", "<NUM_LIT>", "&&", "Scale", ">", "<NUM_LIT>", ")", "{", "int", "PSHUFDMask", "[", "<NUM_LIT>", "]", "=", "{", "Offset", "/", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", "?", "(", "Offset", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "InputV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ";", "int", "PSHUFWMask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "unsigned", "OddEvenOp", "=", "(", "Offset", "&", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "OddEvenOp", ",", "DL", ",", "MVT", "::", "v8i16", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFWMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "(", "Scale", "", "EltBits", ")", "==", "<NUM_LIT>", "&&", "EltBits", "<", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "{", "assert", "(", "NumElements", "==", "(", "int", ")", "Mask", ".", "size", "(", ")", "&&", "<STR_LIT>", "Unexpected shuffle mask size!", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Unexpected vector width!", "<STR_LIT>", ")", ";", "int", "LoIdx", "=", "Offset", "", "EltBits", ";", "SDValue", "Lo", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InputV", ",", "DAG", ".", "getConstant", "(", "EltBits", ",", "DL", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getConstant", "(", "LoIdx", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ")", ";", "if", "(", "isUndefInRange", "(", "Mask", ",", "NumElements", "/", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ")", "\|\|", "!", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Lo", ")", ";", "int", "HiIdx", "=", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "EltBits", ";", "SDValue", "Hi", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InputV", ",", "DAG", ".", "getConstant", "(", "EltBits", ",", "DL", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getConstant", "(", "HiIdx", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "Scale", ">", "<NUM_LIT>", "&&", "EltBits", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "NumElements", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected byte vector width!", "<STR_LIT>", ")", ";", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "Offset", "+", "(", "i", "/", "Scale", ")", ";", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "(", "i", "%", "Scale", "==", "<NUM_LIT>", "&&", "SafeOffset", "(", "Idx", ")", ")", "?", "Idx", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "}", "InputV", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i8", ",", "InputV", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,568	[ "}" ]	[ "PHIInfo", ".", "addDest", "(", "LinearizeDestReg", ",", "PHI", ".", "getDebugLoc", "(", ")", ")", ";", "storePHILinearizationInfoDest", "(", "LinearizeDestReg", ",", "PHI", ",", "RegionIndices", ")", ";", "return", "LinearizeDestReg", ";" ]
LLVM	R600	TD	stmt_completion	GPU	619,569	[ "<STR_LIT>", ",", "[", "]", ">", ";" ]	[ "def", "S_SWAPPC_B64", ":", "SOP1_64", "<", "<NUM_LIT>", "," ]
LLVM	AArch64	CPP	code_generation	CPU	619,570	[ "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "MI", "->", "getOperand", "(", "Idx", ")", ";", "}" ]	[ "Returns", "the", "immediate", "offset", "operator", "of", "a", "load/store", "." ]
LLVM	X86	CPP	next_suggestion	CPU	619,571	[ "if", "(", "!", "IsSEXT0", "\|\|", "!", "IsVZero1", ")", "{" ]	[ "if", "(", "(", "CC", "==", "ISD", "::", "SETNE", "\|\|", "CC", "==", "ISD", "::", "SETEQ", ")", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "if", "(", "isNullConstant", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "RHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";", "}", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", "&&", "(", "CC", "==", "ISD", "::", "SETNE", "\|\|", "CC", "==", "ISD", "::", "SETEQ", "\|\|", "ISD", "::", "isSignedIntSetCC", "(", "CC", ")", ")", ")", "{", "bool", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", ";", "bool", "IsVZero1", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "RHS", ".", "getNode", "(", ")", ")", ";" ]
LLVM	SystemZ	TD	program_repair	CPU	619,572	[ "<FIXS>", "def", "XR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "xor", ",", "GR32", ",", "GR32", ">", ";", "def", "XGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "xor", ",", "GR64", ",", "GR64", ">", ";", "<FIXE>" ]	[ "let", "Defs", "=", "[", "CC", "]", "in", "{", "let", "isCommutable", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "XR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "xor", ",", "GR32", ",", "GR32", ">", ";", "def", "XGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "xor", ",", "GR64", ",", "GR64", ">", ";", "<BUGE>", "}" ]
GCC	i386	MD	next_suggestion	CPU	619,573	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM64	TD	next_suggestion	CPU	619,574	[ "}" ]	[ "def", "DXr", ":", "BaseUnscaledConversion", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR64", ",", "GPR64", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	stmt_completion	CPU	619,575	[ ")", "]", ")" ]	[ "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	619,576	[ ";" ]	[ "if", "(", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", "\|\|", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode32Bit", "]", ")", ")", "return", "false", ";", "return", "true" ]
LLVM	X86	CPP	stmt_completion	CPU	619,577	[ ",", "Mask", ")", ";" ]	[ "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "}", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Mask", ")", ")", ")", ";", "}", "else", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")" ]
GCC	arm	CPP	program_repair	CPU	619,578	[ "<FIXS>", "return", "<STR_LIT>", "<STR_LIT>", ";", "<FIXE>" ]	[ "op", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "NEED_PLT_RELOC", "?", "<STR_LIT>", "abort(PLT)", "<STR_LIT>", ":", "<STR_LIT>", "abort", "<STR_LIT>", ")", ";", "assemble_external_libcall", "(", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bl\\t%a0", "<STR_LIT>", ",", "&", "op", ")", ";", "<BUGS>", "goto", "epilogue_done", ";", "<BUGE>", "}", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")" ]
GCC	alpha	CPP	code_generation	MPU	619,579	[ "void", "alpha_emit_floatuns", "(", "rtx", "operands", "[", "<NUM_LIT>", "]", ")", "{", "rtx", "neglab", ",", "donelab", ",", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ";", "machine_mode", "mode", ";", "out", "=", "operands", "[", "<NUM_LIT>", "]", ";", "in", "=", "force_reg", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mode", "=", "GET_MODE", "(", "out", ")", ";", "neglab", "=", "gen_label_rtx", "(", ")", ";", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "DImode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";", "emit_insn", "(", "gen_lshrdi3", "(", "i0", ",", "in", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "i1", ",", "in", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "i0", ",", "i0", ",", "i1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "f0", ",", "gen_rtx_FLOAT", "(", "mode", ",", "i0", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_PLUS", "(", "mode", ",", "f0", ",", "f0", ")", ")", ")", ";", "emit_label", "(", "donelab", ")", ";", "}" ]	[ "Generate", "an", "unsigned", "DImode", "to", "FP", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", ".", "For", "SFmode", ",", "this", "is", "the", "only", "construction", "I", "'ve", "found", "that", "can", "pass", "gcc.c-torture/execute/ieee/rbug.c", ".", "No", "scenario", "that", "uses", "DFmode", "intermediates", "will", "work", ",", "because", "you", "'ll", "get", "intermediate", "rounding", "that", "ruins", "the", "end", "result", ".", "Some", "of", "this", "could", "be", "fixed", "by", "turning", "on", "round-to-positive-infinity", ",", "but", "that", "requires", "diddling", "the", "fpsr", ",", "which", "kills", "performance", ".", "I", "tried", "turning", "this", "around", "and", "converting", "to", "a", "negative", "number", ",", "so", "that", "I", "could", "turn", "on", "/m", ",", "but", "either", "I", "did", "it", "wrong", "or", "there", "'s", "something", "else", "cause", "I", "wound", "up", "with", "the", "exact", "same", "single-bit", "error", ".", "There", "is", "a", "branch-less", "form", "of", "this", "same", "code", ":", "srl", "$", "16,1", ",", "$", "1", "and", "$", "16,1", ",", "$", "2", "cmplt", "$", "16,0", ",", "$", "3", "or", "$", "1", ",", "$", "2", ",", "$", "2", "cmovge", "$", "16", ",", "$", "16", ",", "$", "2", "itoft", "$", "3", ",", "$", "f10", "itoft", "$", "2", ",", "$", "f11", "cvtqs", "$", "f11", ",", "$", "f11", "adds", "$", "f11", ",", "$", "f11", ",", "$", "f0", "fcmoveq", "$", "f10", ",", "$", "f11", ",", "$", "f0", "I", "'m", "not", "using", "it", "because", "it", "'s", "the", "same", "number", "of", "instructions", "as", "this", "branch-full", "form", ",", "and", "it", "has", "more", "serialized", "long", "latency", "instructions", "on", "the", "critical", "path", ".", "For", "DFmode", ",", "we", "can", "avoid", "rounding", "errors", "by", "breaking", "up", "the", "word", "into", "two", "pieces", ",", "converting", "them", "separately", ",", "and", "adding", "them", "back", ":", "LC0", ":", ".long", "0,0x5f800000", "itoft", "$", "16", ",", "$", "f11", "lda", "$", "2", ",", "LC0", "cmplt", "$", "16,0", ",", "$", "1", "cpyse", "$", "f11", ",", "$", "f31", ",", "$", "f10", "cpyse", "$", "f31", ",", "$", "f11", ",", "$", "f11", "s4addq", "$", "1", ",", "$", "2", ",", "$", "1", "lds", "$", "f12,0", "(", "$", "1", ")", "cvtqt", "$", "f10", ",", "$", "f10", "cvtqt", "$", "f11", ",", "$", "f11", "addt", "$", "f12", ",", "$", "f10", ",", "$", "f0", "addt", "$", "f0", ",", "$", "f11", ",", "$", "f0", "This", "does", "n't", "seem", "to", "be", "a", "clear-cut", "win", "over", "the", "optabs", "form", ".", "It", "probably", "all", "depends", "on", "the", "distribution", "of", "numbers", "being", "converted", "--", "in", "the", "optabs", "form", ",", "all", "but", "high-bit-set", "has", "a", "much", "lower", "minimum", "execution", "time", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	619,580	[ "m_pGOTFront", "=", "m_GOT", ".", "front", "(", ")", ";" ]	[ "for", "(", "it", "=", "m_GOTPLT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{", "ARMGOTEntry", "", "entry", "=", "", "it", ";", "frag_list", ".", "push_back", "(", "entry", ")", ";", "entry", "->", "setParent", "(", "m_SectionData", ")", ";", "entry", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "entry", "->", "size", "(", ")", ";", "}", "}", "m_GOTPLT", ".", "clear", "(", ")", ";", "if", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "{" ]
GCC	ia64	CPP	code_generation	CPU	619,581	[ "void", "ia64_split_return_addr_rtx", "(", "rtx", "dest", ")", "{", "rtx", "src", ";", "if", "(", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "mask", ",", "BR_REG", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "current_frame_info", ".", "reg_save_b0", "!=", "<NUM_LIT>", ")", "src", "=", "gen_rtx_REG", "(", "DImode", ",", "current_frame_info", ".", "reg_save_b0", ")", ";", "else", "{", "HOST_WIDE_INT", "off", ";", "unsigned", "int", "regno", ";", "off", "=", "(", "current_frame_info", ".", "spill_cfa_off", "+", "current_frame_info", ".", "spill_size", ")", ";", "for", "(", "regno", "=", "GR_REG", "(", "<NUM_LIT>", ")", ";", "regno", "<=", "GR_REG", "(", "<NUM_LIT>", ")", ";", "++", "regno", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "mask", ",", "regno", ")", ")", "off", "-=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "src", "=", "hard_frame_pointer_rtx", ";", "else", "{", "src", "=", "stack_pointer_rtx", ";", "off", "+=", "current_frame_info", ".", "total_size", ";", "}", "if", "(", "CONST_OK_FOR_I", "(", "off", ")", ")", "emit_insn", "(", "gen_adddi3", "(", "dest", ",", "src", ",", "GEN_INT", "(", "off", ")", ")", ")", ";", "else", "{", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "off", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "dest", ",", "src", ",", "dest", ")", ")", ";", "}", "src", "=", "gen_rtx_MEM", "(", "Pmode", ",", "dest", ")", ";", "}", "}", "else", "src", "=", "gen_rtx_REG", "(", "DImode", ",", "BR_REG", "(", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "}" ]	[ "Split", "this", "value", "after", "reload", ",", "now", "that", "we", "know", "where", "the", "return", "address", "is", "saved", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	619,582	[ ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createHexagonExpandPredSpillCode", "(", "HexagonTargetMachine", "&", "TM", ")", "{", "return", "new", "HexagonExpandPredSpillCode", "(", "TM" ]
LLVM	Mips	CPP	stmt_completion	CPU	619,583	[ "CallNode", ")", ";" ]	[ "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast_or_null", "<", "const", "ExternalSymbolSDNode", ">", "(" ]
GCC	m68k	CPP	next_suggestion	MPU	619,584	[ "output_asm_insn", "(", "<STR_LIT>", "sls %5", "<STR_LIT>", ",", "loperands", ")", ";" ]	[ "case", "LTU", ":", "(", "", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "scs %5", "<STR_LIT>", ",", "loperands", ")", ";", "break", ";", "case", "GE", ":", "loperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "scc %5\\n\\tjra %l6", "<STR_LIT>", ",", "loperands", ")", ";", "(", "", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sge %5", "<STR_LIT>", ",", "loperands", ")", ";", "(", "", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "GEU", ":", "(", "", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "scc %5", "<STR_LIT>", ",", "loperands", ")", ";", "break", ";", "case", "LE", ":", "loperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sls %5\\n\\tjra %l6", "<STR_LIT>", ",", "loperands", ")", ";", "(", "", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sle %5", "<STR_LIT>", ",", "loperands", ")", ";", "(", "", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "LEU", ":", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	619,585	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";" ]	[ "SDValue", "MipsTargetLowering", "::", "LowerInterruptReturn", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "RetOps", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "MipsFI", "->", "setISR", "(", ")", ";" ]
GCC	pa	MD	stmt_completion	CPU	619,586	[ ")" ]	[ "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "const_int", "MAX_12BIT_OFFSET", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "const_int", "MAX_17BIT_OFFSET", ")" ]
GCC	visium	MD	next_suggestion	Virtual ISA	619,587	[ "}", ")" ]	[ "emit_insn", "(", "gen_fix_truncsfsi2_no_ieee", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,588	[ "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Ops", ")", ";" ]	[ "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "ContainerVT", "=", "getSVEContainerType", "(", "ContainerVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "ContainerVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "VT", ")", "}", ";" ]
GCC	s390	CPP	stmt_completion	MPU	619,589	[ "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "!", "s390_valid_shift_count", "(", "op", ",", "<NUM_LIT>", ")", ")", "gcc_unreachable", "(", ")", ";", "while", "(", "op", "&&", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "AND", ")", "op", "=" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	619,590	[ ".", "end", "(", ")", ")", ";" ]	[ "auto", "found", "=", "std", "::", "find_if", "(", "Successors", ".", "begin", "(", ")", ",", "Successors", ".", "end", "(", ")", ",", "[", "&", "]", "(", "auto", "succ", ")", "{", "return", "succ", ".", "first", "==", "oldBlock", ";", "}", ")", ";", "if", "(", "found", "!=", "Successors", ".", "end", "(", ")", ")", "{", "auto", "pred", "=", "found", "->", "second", ";", "Successors", ".", "erase", "(", "found", ")", ";", "assert", "(", "std", "::", "find_if", "(", "Successors", ".", "begin", "(", ")", ",", "Successors", ".", "end", "(", ")", ",", "[", "&", "]", "(", "auto", "succ", ")", "{", "return", "succ", ".", "first", "==", "oldBlock", ";", "}", ")", "==", "Successors" ]
LLVM	X86	CPP	stmt_completion	CPU	619,591	[ ":", "ISD", "::", "ZERO_EXTEND", ")", ",", "DL", ",", "VT", ",", "RetVal", ")", ";" ]	[ "SDValue", "CWD2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i16", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i16", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "RetVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "MVT", "::", "i16", ",", "CWD1", ",", "CWD2", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i16", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i16", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "?", "ISD", "::", "TRUNCATE" ]
GCC	avr	CPP	next_suggestion	MPU	619,592	[ "}" ]	[ "avr_asm_len", "(", "<STR_LIT>", "rcall .", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "while", "(", "addend", "++", "<", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", "push __tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "addend", ">", "<NUM_LIT>", ")", "{", "if", "(", "flag_verbose_asm", "\|\|", "flag_print_asm_name", ")", "avr_asm_len", "(", "ASM_COMMENT_START", "<STR_LIT>", "SP += %0", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "while", "(", "addend", "--", ">", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", "pop __tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	619,593	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	619,594	[ ",", "_", "_", "b", ")", ";" ]	[ "return", "(", "int32x2_t", ")", "_", "_", "builtin_aarch64_raddhnv2di", "(", "_", "_", "a" ]
LLVM	X86	CPP	program_repair	CPU	619,595	[ "<FIXS>", "return", "Op", ";", "<FIXE>" ]	[ "}", "if", "(", "X86", "::", "isSHUFPMask", "(", "PermMask", ".", "Val", ")", ")", "<BUGS>", "return", "NormalizeVectorShuffle", "(", "Op", ",", "DAG", ")", ";", "<BUGE>", "if", "(", "VT", "==", "MVT", "::", "v8i16", "&&", "isPSHUFHW_PSHUFLWMask", "(", "PermMask", ".", "Val", ")", ")", "{" ]
LLVM	ARM	TD	next_suggestion	CPU	619,596	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaHi", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLo", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	619,597	[ "mm_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_loadapd128_mask", "(", "(", "_", "_", "v2df", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v2df", ")", "_" ]
LLVM	ARM	TD	next_suggestion	CPU	619,598	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,599	[ "}" ]	[ "def", "Wri", ":", "BaseBitfieldImmWith2RegArgs", "<", "opc", ",", "GPR32", ",", "imm0_31", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

619,500

[ "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "S28", ":", "ARMFReg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "S29", ":", "ARMFReg" ]

GCC

rs6000

MD

next_suggestion

CPU

619,501

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "SFDF", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,502

[ "MIRBuilder", ".", "insertInstr", "(", "RetInstr", ")", ";" ]

[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setIfReturnsVoid", "(", "!", "Val", ")", ";", "if", "(", "!", "Val", ")", "{", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "S_ENDPGM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "Register", "VReg", "=", "VRegs", "[", "<NUM_LIT>", "]", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "AMDGPU", "::", "isShader", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";", "const", "AMDGPUTargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AMDGPUTargetLowering", ">", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Offsets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Type", "*", "SplitTy", "=", "SplitVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "F", ".", "getContext", "(", ")", ")", ";", "SplitArgs", ".", "push_back", "(", "{", "VRegs", "[", "i", "]", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "}", "auto", "RetInstr", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "RetInstr", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";" ]

GCC

i386

CPP

next_suggestion

CPU

619,503

[ "}" ]

[ "_", "_", "builtin_ia32_incsspq", "(", "(", "unsigned", "long", "long", ")", "_", "_", "B", ")", ";", "_", "_", "builtin_ia32_incsspd", "(", "_", "_", "B", ")", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

619,504

[ ",", "MVT", "::", "i64", ")", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL" ]

LLVM

Mips

TD

next_suggestion

CPU

619,505

[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWD", ":", "$", "wd_in", ",", "ROWS", ":", "$", "ws", ",", "immZExt4", ":", "$", "n", ")", ")", "]", ";", "string", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

619,506

[ "else" ]

[ "GET_MODE_NUNITS", "(", "<", "MODE", ">", "mode", ")", ".", "to_constant", "(", ")", "/", "<", "nregs", ">", ")", "emit_insn", "(", "gen_aarch64_rev_reglist", "<", "mode", ">", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mask", ")", ")", "emit_insn", "(", "gen_aarch64_simd_st3", "<", "vstruct_elt", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ")", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,507

[ ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";" ]

[ "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "ARM", "::", "t2LDRpci", ":", "ARM", "::", "LDRcp", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

619,508

[ ")", ";" ]

[ "for", "(", "auto", "Type", ":", "Types", ")", "{", "if", "(", "Grouped", ".", "empty", "(", ")", "||", "Grouped", ".", "back", "(", ")", ".", "first", "!=", "Type", ")", "Grouped", ".", "push_back", "(", "std", "::", "make_pair", "(", "Type", ",", "<NUM_LIT>", ")", ")", ";", "else", "++", "Grouped", ".", "back", "(", ")", ".", "second", ";", "}", "Streamer", ".", "EmitULEB128IntValue", "(", "Grouped", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "Pair", ":", "Grouped", ")", "{", "Streamer", ".", "EmitULEB128IntValue", "(", "Pair", ".", "second", ")", ";", "emitValueType", "(", "Pair", ".", "first" ]

GCC

epiphany

MD

stmt_completion

MPU

619,509

[ "<NUM_LIT>", ")" ]

[ "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", "rtx", "cc", "=", "XEXP", "(", "op", "," ]

GCC

arm

CPP

next_suggestion

CPU

619,510

[ "}" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_macz_pu16", "(", "_", "_", "m64", "_", "_", "A", ",", "_", "_", "m64", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_arm_wmacuz", "(", "(", "_", "_", "v4hi", ")", "_", "_", "A", ",", "(", "_", "_", "v4hi", ")", "_", "_", "B", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,511

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "data", ";" ]

GCC

arm

MD

stmt_completion

CPU

619,512

[ "<STR_LIT>", ")", "]" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

GCC

arm

MD

next_suggestion

CPU

619,513

[ "}", ")" ]

[ "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]

GCC

aarch64

MD

next_suggestion

CPU

619,514

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

mips

MD

stmt_completion

CPU

619,515

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

code_generation

CPU

619,516

[ "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "Is64Bit", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC64", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "ADDItlsgdLADDR", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "ADDItlsldLADDR", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "ADDItlsgdLADDR32", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "ADDItlsldLADDR32", ")", "{", "++", "I", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "TLS Dynamic Call Fixup:\\n ", "<STR_LIT>", "<<", "MI", ")", ";", "unsigned", "OutReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "InReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "GPR3", "=", "Is64Bit", "?", "PPC", "::", "X3", ":", "PPC", "::", "R3", ";", "unsigned", "Opc1", ",", "Opc2", ";", "const", "unsigned", "OrigRegs", "[", "]", "=", "{", "OutReg", ",", "InReg", ",", "GPR3", "}", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Opcode inconsistency error", "<STR_LIT>", ")", ";", "case", "PPC", "::", "ADDItlsgdLADDR", ":", "Opc1", "=", "PPC", "::", "ADDItlsgdL", ";", "Opc2", "=", "PPC", "::", "GETtlsADDR", ";", "break", ";", "case", "PPC", "::", "ADDItlsldLADDR", ":", "Opc1", "=", "PPC", "::", "ADDItlsldL", ";", "Opc2", "=", "PPC", "::", "GETtlsldADDR", ";", "break", ";", "case", "PPC", "::", "ADDItlsgdLADDR32", ":", "Opc1", "=", "PPC", "::", "ADDItlsgdL32", ";", "Opc2", "=", "PPC", "::", "GETtlsADDR32", ";", "break", ";", "case", "PPC", "::", "ADDItlsldLADDR32", ":", "Opc1", "=", "PPC", "::", "ADDItlsldL32", ";", "Opc2", "=", "PPC", "::", "GETtlsldADDR32", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "ADJCALLSTACKDOWN", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";", "Call", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "PPC", "::", "ADJCALLSTACKUP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OutReg", ")", ".", "addReg", "(", "GPR3", ")", ";", "MachineBasicBlock", "::", "iterator", "Last", "=", "I", ";", "--", "Last", ";", "++", "I", ";", "MI", ".", "removeFromParent", "(", ")", ";", "LIS", "->", "repairIntervalsInRange", "(", "&", "MBB", ",", "First", ",", "Last", ",", "OrigRegs", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";", "}" ]

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,517

[ "LiveRegMatrix", ">", "(", ")", ";" ]

[ "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequired", "<" ]

GCC

i386

CPP

next_suggestion

CPU

619,518

[ "}" ]

[ "static", "int", "iamcu_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "machine_mode", "mode", ";", "if", "(", "align", "<", "<NUM_LIT>", "||", "TYPE_USER_ALIGN", "(", "type", ")", ")", "return", "align", ";", "type", "=", "strip_array_types", "(", "type", ")", ";", "if", "(", "TYPE_ATOMIC", "(", "type", ")", ")", "return", "align", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_INT", ":", "case", "MODE_COMPLEX_INT", ":", "case", "MODE_COMPLEX_FLOAT", ":", "case", "MODE_FLOAT", ":", "case", "MODE_DECIMAL_FLOAT", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "align", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

619,519

[ "'", ";" ]

[ "const", "MachineOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "O", "<<", "'", ":", "'", ";", "}", "O", "<<", "'", "[", "'", ";", "bool", "NeedPlus", "=", "false", ";", "if", "(", "BaseReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'", "*", "'", ";", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "assert", "(", "DispSpec", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Displacement is not an immediate!", "<STR_LIT>", ")", ";", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "NeedPlus", ")", "{", "if", "(", "DispVal", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", " - ", "<STR_LIT>", ";", "DispVal", "=", "-", "DispVal", ";", "}", "}", "O", "<<", "DispVal", ";", "}", "O", "<<", "'", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,520

[ ";" ]

[ "def", "J4_tstbit0_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_8c945be0", ",", "TypeNCJ", ">", ",", "Enc_69d63b", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]

GCC

pa

CPP

next_suggestion

CPU

619,521

[ "return", "(", "GET_MODE_SIZE", "(", "store_mode", ")", "==", "GET_MODE_SIZE", "(", "other_mode", ")", ")", ";" ]

[ "store_mode", "=", "GET_MODE", "(", "SET_SRC", "(", "PATTERN", "(", "in_insn", ")", ")", ")", ";", "set", "=", "single_set", "(", "out_insn", ")", ";", "if", "(", "!", "set", ")", "return", "<NUM_LIT>", ";", "other_mode", "=", "GET_MODE", "(", "SET_SRC", "(", "set", ")", ")", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

619,522

[ "<FIXS>", "return", "(", "DoneExploring", "||", "BestCost", "==", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "MaxBranchesExplored", ">", "<NUM_LIT>", "&&", "BranchesExplored", ">=", "MaxBranchesExplored", ")", "DoneExploring", "=", "true", ";", "<BUGS>", "return", "(", "DoneExploring", "||", "BestCost", "==", "StaticLowerBound", ")", ";", "<BUGE>", "}", "void", "PipelineSolver", "::", "populateReadyList", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,523

[ "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";" ]

[ "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", "->", "getReg", "(", ")", ";", "int", "Offset", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", "EnableVGPRIndexMode", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SET_GPR_IDX_OFF", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOVRELS_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SET_GPR_IDX_OFF", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOVRELS_B32_e32", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", "," ]

LLVM

AArch64

TD

next_suggestion

CPU

619,524

[ "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";" ]

[ "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i32", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";" ]

GCC

csky

CPP

stmt_completion

CPU

619,525

[ "NULL_RTX", ";" ]

[ "if", "(", "reg", "<", "CSKY_NPARM_FREGS", ")", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_VFP_REGNUM", "+", "reg", ")", ";", "else", "return", "NULL_RTX", ";", "}", "if", "(", "reg", "<", "CSKY_NPARM_REGS", ")", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_PARM_REGNUM", "+", "reg", ")", ";", "return" ]

LLVM

Mips

CPP

code_generation

CPU

619,526

[ "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Mips16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Mips16InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "makeFrame", "(", "Mips", "::", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Mips", "::", "MoveR3216", ")", ",", "Mips", "::", "S0", ")", ".", "addReg", "(", "Mips", "::", "SP", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

GCC

sh

MD

stmt_completion

CPU

619,527

[ ")", ")", ")", ")" ]

[ "(", "const", "(", "if_then_else", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]

GCC

loongarch

CPP

stmt_completion

CPU

619,528

[ "<STR_LIT>", ")", ";" ]

[ "else", "d_add_builtin_version", "(", "<STR_LIT>", "LoongArch32", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "d_add_builtin_version", "(", "<STR_LIT>", "LoongArch_HardFloat", "<STR_LIT>", ")", ";", "d_add_builtin_version", "(", "<STR_LIT>", "D_HardFloat", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_SOFT_FLOAT_ABI", ")", "{", "d_add_builtin_version", "(", "<STR_LIT>", "LoongArch_SoftFloat", "<STR_LIT>", ")", ";", "d_add_builtin_version", "(", "<STR_LIT>", "D_SoftFloat" ]

GCC

bfin

MD

next_suggestion

DSP

619,529

[ "<STR_LIT>" ]

[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "zero_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

program_repair

GPU

619,530

[ "<FIXS>", "StringRef", "Str", ";", "<FIXE>", "<FIXS>", "auto", "Res", "=", "parseExpTgtImpl", "(", "Str", ",", "Val", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "}", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseExpTgt", "(", "OperandVector", "&", "Operands", ")", "{", "<BUGS>", "if", "(", "!", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "<BUGE>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "uint8_t", "Val", ";", "<BUGS>", "auto", "Res", "=", "parseExpTgtImpl", "(", "getTokenStr", "(", ")", ",", "Val", ")", ";", "<BUGE>", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", "invalid exp target", "<STR_LIT>", ")", ";", "return", "Res", ";", "}", "<BUGS>", "Parser", ".", "Lex", "(", ")", ";", "<BUGE>", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateImm", "(", "this", ",", "Val", ",", "S", ",", "AMDGPUOperand", "::", "ImmTyExpTgt", ")", ")", ";", "return", "MatchOperand_Success", ";" ]

GCC

pa

MD

next_suggestion

CPU

619,531

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]

GCC

sparc

CPP

stmt_completion

CPU

619,532

[ "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "v4hi", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fpadd16", "(", "_", "_", "v4hi", "_", "_", "A", ",", "_", "_", "v4hi", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_vis_fpadd16", "(", "_", "_", "A", ",", "_" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,533

[ "return", "<NUM_LIT>", ";" ]

[ "return", "<NUM_LIT>", ";", "case", "Intrinsic", "::", "amdgcn_workitem_id_y", ":", "return", "<NUM_LIT>", ";", "case", "Intrinsic", "::", "amdgcn_workitem_id_z", ":" ]

LLVM

XCore

CPP

stmt_completion

MPU

619,534

[ "TmpInst", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tbru ", "<STR_LIT>", "<<", "XCoreInstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "'", "\\n", "'", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "printInlineJT", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "else", "printInlineJT32", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "\\n", "'", ";", "OutStreamer", ".", "EmitRawText", "(", "O", ".", "str", "(", ")", ")", ";", "return", ";", "}", "MCInst" ]

LLVM

AMDGPU

CPP

code_generation

GPU

619,535

[ "void", "GCNSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "*", "Def", ",", "int", "DefOpIdx", ",", "SUnit", "*", "Use", ",", "int", "UseOpIdx", ",", "SDep", "&", "Dep", ")", "const", "{", "if", "(", "Dep", ".", "getKind", "(", ")", "!=", "SDep", "::", "Kind", "::", "Data", "||", "!", "Dep", ".", "getReg", "(", ")", "||", "!", "Def", "->", "isInstr", "(", ")", "||", "!", "Use", "->", "isInstr", "(", ")", ")", "return", ";", "MachineInstr", "*", "DefI", "=", "Def", "->", "getInstr", "(", ")", ";", "MachineInstr", "*", "UseI", "=", "Use", "->", "getInstr", "(", ")", ";", "if", "(", "DefI", "->", "isBundle", "(", ")", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "DefI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "<NUM_LIT>", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "I", ")", ";", "else", "if", "(", "Lat", ")", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "UseI", "->", "isBundle", "(", ")", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "getRegisterInfo", "(", ")", ";", "auto", "Reg", "=", "Dep", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "(", "UseI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "(", "UseI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ")", ";", "unsigned", "Lat", "=", "InstrInfo", ".", "getInstrLatency", "(", "getInstrItineraryData", "(", ")", ",", "*", "DefI", ")", ";", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", "&&", "Lat", ";", "++", "I", ")", "{", "if", "(", "I", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "break", ";", "--", "Lat", ";", "}", "Dep", ".", "setLatency", "(", "Lat", ")", ";", "}", "else", "if", "(", "Dep", ".", "getLatency", "(", ")", "==", "<NUM_LIT>", "&&", "Dep", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC_LO", ")", "{", "Dep", ".", "setLatency", "(", "InstrInfo", ".", "getSchedModel", "(", ")", ".", "computeOperandLatency", "(", "DefI", ",", "DefOpIdx", ",", "UseI", ",", "UseOpIdx", ")", ")", ";", "}", "}" ]

[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,536

[ "}" ]

[ "static", "SDValue", "getTOCEntry", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "bool", "Is64Bit", ",", "SDValue", "GA", ")", "{", "EVT", "VT", "=", "Is64Bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "Reg", "=", "Is64Bit", "?", "DAG", ".", "getRegister", "(", "PPC", "::", "X2", ",", "VT", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "GA", ",", "Reg", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "MVT", "::", "Other", ")", ",", "Ops", ",", "VT", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

GCC

avr

MD

program_repair

MPU

619,537

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn_and_split", "<STR_LIT>", "<FIXE>" ]

[ "return", "avr_out_bitop", "(", "insn", ",", "operands", ",", "NULL", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "CR_TAB" ]

LLVM

HSAIL

TD

next_suggestion

Virtual ISA

619,538

[ "int", "WORKITEM", "=", "<NUM_LIT>", ";" ]

[ "def", "BrigMemoryScope", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "int", "NONE", "=", "<NUM_LIT>", ";" ]

GCC

m68k

CPP

stmt_completion

MPU

619,539

[ "chain_value", ")", ";" ]

[ "rtx", "mem", ";", "gcc_assert", "(", "ADDRESS_REGNO_P", "(", "STATIC_CHAIN_REGNUM", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "(", "(", "STATIC_CHAIN_REGNUM", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", "," ]

GCC

arm

CPP

stmt_completion

CPU

619,540

[ ",", "(", "_", "_", "builtin_neon_hi", ")", "_", "_", "b", ")", ";" ]

[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vqrdmulh_nv8hi", "(", "_", "_", "a" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,541

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,542

[ "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Uses", "=", "[", "NZCV", "]", ";", "let", "Defs", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

619,543

[ "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "addr", ";", "let", "Dest", "=", "dest", ";", "let", "SrcExtra", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "}" ]

LLVM

AArch64

CPP

program_repair

CPU

619,544

[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "GPRSize", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "<FIXE>", "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "FPRSize", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "<FIXE>" ]

[ "SDValue", "GROffsAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "GPRSize", ",", "MVT", "::", "i32", ")", ",", "<BUGE>", "GROffsAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "VROffsAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "FPRSize", ",", "MVT", "::", "i32", ")", ",", "<BUGE>", "VROffsAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";" ]

LLVM

TMS320C64X

CPP

next_suggestion

VLIW

619,545

[ "return", "NoopHazard", ";" ]

[ "tie", "(", "side", ",", "xuse", ")", "=", "analyzeMove", "(", "SU", ")", ";", "if", "(", "Hzd", "->", "isXResBusy", "(", "xuse", ")", ")", "{", "static", "std", "::", "string", "estr", "[", "]", "=", "{", "<STR_LIT>", "error", "<STR_LIT>", ",", "<STR_LIT>", "T1", "<STR_LIT>", ",", "<STR_LIT>", "T2", "<STR_LIT>", ",", "<STR_LIT>", "X1", "<STR_LIT>", ",", "<STR_LIT>", "X2", "<STR_LIT>", "}", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "mv ", "<STR_LIT>", "<<", "estr", "[", "xuse", "]", "<<", "<STR_LIT>", " conflict\\n", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,546

[ ",", "OpNode", ">", "{" ]

[ "def", "_8B", ":", "N2VShift_RQ", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR64", ",", "v8i8", ",", "shl_imm8" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,547

[ "i64", ">", "{" ]

[ "def", "sve_logical_imm32_not", ":", "Operand", "<" ]

LLVM

Mips

CPP

stmt_completion

CPU

619,548

[ ".", "getReg", "(", ")", ";" ]

[ "void", "MipsSEInstrInfo", "::", "expandBuildPairF64", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "LoReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "HiReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,549

[ "<NUM_LIT>", ";" ]

[ "let", "Latency", "=" ]

GCC

i386

CPP

stmt_completion

CPU

619,550

[ "return", "false", ";" ]

[ "bool", "i386_pe_valid_dllimport_attribute_p", "(", "const_tree", "decl", ")", "{", "if", "(", "TARGET_NOP_FUN_DLLIMPORT", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")" ]

GCC

powerpcspe

CPP

program_repair

CPU

619,551

[ "<FIXS>", "if", "(", "TREE_CODE", "(", "arg1", ")", "!=", "INTEGER_CST", "||", "wi", "::", "geu_p", "(", "wi", "::", "to_wide", "(", "arg1", ")", ",", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "wi", "::", "geu_p", "(", "wi", "::", "to_wide", "(", "arg2", ")", ",", "<NUM_LIT>", ")", ")", "<FIXE>" ]

[ "STRIP_NOPS", "(", "arg1", ")", ";", "<BUGS>", "if", "(", "TREE_CODE", "(", "arg1", ")", "!=", "INTEGER_CST", "||", "wi", "::", "geu_p", "(", "arg1", ",", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "error", "(", "<STR_LIT>", "argument 2 must be 0 or 1", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "STRIP_NOPS", "(", "arg2", ")", ";", "<BUGS>", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "wi", "::", "geu_p", "(", "arg2", ",", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "error", "(", "<STR_LIT>", "argument 3 must be in the range 0..15", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,552

[ ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "KryoWrite_4cyc_X_38ln", "]", ",", "(", "instregex", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

619,553

[ "_", "_", "A", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_insert_epi64", "(", "_", "_", "m128i", "const", "_", "_", "A", ",", "long", "long", "const", "_", "_", "D", ",", "int", "const", "_", "_", "N", ")", "{", "_", "_", "v2di", "result", "=", "(", "_", "_", "v2di", ")" ]

LLVM

SystemZ

CPP

code_generation

CPU

619,554

[ "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "const", "TargetInstrInfo", "&", "TII", ")", "{", "unsigned", "Opc", ";", "uint64_t", "Chunk", ";", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "if", "(", "Offset", ">=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Chunk", "=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Chunk", "=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "}", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}" ]

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

GCC

msp430

MD

next_suggestion

MPU

619,555

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

VE

TD

stmt_completion

CPU

619,556

[ ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vgtlzxnc_vvssmvl", "v256f64", ":", "$", "vy", ",", "i64", ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VGTLZXNCvrrml_v", "v256f64", ":", "$", "vy", ",", "i64" ]

GCC

aarch64

MD

next_suggestion

CPU

619,557

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,558

[ "}" ]

[ "def", "MovWSymbolG0AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

PTX

TD

program_repair

GPU

619,559

[ "<FIXS>", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "RRegf32", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "RRegf64", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "<FIXE>" ]

[ "[", "(", "set", "RRegu32", ":", "$", "d", ",", "(", "trunc", "RRegu64", ":", "$", "a", ")", ")", "]", ">", ";", "def", "CVT_u32_f32", "<BUGS>", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "RRegf32", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "RRegu32", ":", "$", "d", ",", "(", "fp_to_uint", "RRegf32", ":", "$", "a", ")", ")", "]", ">", ";", "def", "CVT_u32_f64", "<BUGS>", ":", "InstPTX", "(", "outs", "RRegu32", ":", "$", "d", ")", ",", "(", "ins", "RRegf64", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "RRegu32", ":", "$", "d", ",", "(", "fp_to_uint", "RRegf64", ":", "$", "a", ")", ")", "]", ">", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,560

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_paslhtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

nds32

CPP

stmt_completion

CPU

619,561

[ "def_reg", ")", ";" ]

[ "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "return", "e8_consumed_by_ex_p", "(", "consumer", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,562

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,563

[ "}" ]

[ "def", "AdrOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,564

[ "<NUM_LIT>", ";" ]

[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

LLVM

IA64

TD

stmt_completion

CPU

619,565

[ "<", "[", "<NUM_LIT>", "]", ">", ";" ]

[ "def", "r53", ":", "GR", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ",", "DwarfRegNum" ]

LLVM

X86

CPP

next_suggestion

CPU

619,566

[ "}" ]

[ "bool", "isPCRel", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", ")", "{", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported signed fixup size!", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "MCFixupKind", "(", "X86", "::", "reloc_signed_4byte", ")", ";", "}", "}", "return", "MCFixup", "::", "getKindForSize", "(", "Size", ",", "isPCRel", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

619,567

[ "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "InputV", ",", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v16i8", ",", "DL", ",", "PSHUFBMask", ")", ")", ")", ";" ]

[ "assert", "(", "(", "Offset", "<", "NumEltsPerLane", "||", "Offset", "%", "NumEltsPerLane", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Extension offset must be in the first lane or start an upper lane.", "<STR_LIT>", ")", ";", "auto", "SafeOffset", "=", "[", "&", "]", "(", "int", "Idx", ")", "{", "return", "OffsetLane", "==", "(", "Idx", "/", "NumEltsPerLane", ")", ";", "}", ";", "auto", "ShuffleOffset", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "if", "(", "!", "Offset", ")", "return", "V", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShMask", "(", "(", "unsigned", ")", "NumElements", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "*", "Scale", "<", "NumElements", ";", "++", "i", ")", "{", "int", "SrcIdx", "=", "i", "+", "Offset", ";", "ShMask", "[", "i", "]", "=", "SafeOffset", "(", "SrcIdx", ")", "?", "SrcIdx", ":", "-", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "ShMask", ")", ";", "}", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "if", "(", "Offset", "&&", "Scale", "==", "<NUM_LIT>", "&&", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "ExtVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getIntegerVT", "(", "EltBits", "*", "Scale", ")", ",", "NumElements", "/", "Scale", ")", ";", "InputV", "=", "ShuffleOffset", "(", "InputV", ")", ";", "InputV", "=", "getExtendInVec", "(", "false", ",", "DL", ",", "ExtVT", ",", "InputV", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "InputV", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Only 128-bit vectors can be extended.", "<STR_LIT>", ")", ";", "if", "(", "AnyExt", "&&", "EltBits", "==", "<NUM_LIT>", ")", "{", "int", "PSHUFDMask", "[", "<NUM_LIT>", "]", "=", "{", "Offset", ",", "-", "<NUM_LIT>", ",", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", "?", "Offset", "+", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "AnyExt", "&&", "EltBits", "==", "<NUM_LIT>", "&&", "Scale", ">", "<NUM_LIT>", ")", "{", "int", "PSHUFDMask", "[", "<NUM_LIT>", "]", "=", "{", "Offset", "/", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", "?", "(", "Offset", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "InputV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ";", "int", "PSHUFWMask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "unsigned", "OddEvenOp", "=", "(", "Offset", "&", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "OddEvenOp", ",", "DL", ",", "MVT", "::", "v8i16", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFWMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "(", "Scale", "*", "EltBits", ")", "==", "<NUM_LIT>", "&&", "EltBits", "<", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "{", "assert", "(", "NumElements", "==", "(", "int", ")", "Mask", ".", "size", "(", ")", "&&", "<STR_LIT>", "Unexpected shuffle mask size!", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Unexpected vector width!", "<STR_LIT>", ")", ";", "int", "LoIdx", "=", "Offset", "*", "EltBits", ";", "SDValue", "Lo", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InputV", ",", "DAG", ".", "getConstant", "(", "EltBits", ",", "DL", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getConstant", "(", "LoIdx", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ")", ";", "if", "(", "isUndefInRange", "(", "Mask", ",", "NumElements", "/", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ")", "||", "!", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Lo", ")", ";", "int", "HiIdx", "=", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "EltBits", ";", "SDValue", "Hi", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InputV", ",", "DAG", ".", "getConstant", "(", "EltBits", ",", "DL", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getConstant", "(", "HiIdx", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "Scale", ">", "<NUM_LIT>", "&&", "EltBits", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "NumElements", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected byte vector width!", "<STR_LIT>", ")", ";", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "Offset", "+", "(", "i", "/", "Scale", ")", ";", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "(", "i", "%", "Scale", "==", "<NUM_LIT>", "&&", "SafeOffset", "(", "Idx", ")", ")", "?", "Idx", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "}", "InputV", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i8", ",", "InputV", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,568

[ "}" ]

[ "PHIInfo", ".", "addDest", "(", "LinearizeDestReg", ",", "PHI", ".", "getDebugLoc", "(", ")", ")", ";", "storePHILinearizationInfoDest", "(", "LinearizeDestReg", ",", "PHI", ",", "RegionIndices", ")", ";", "return", "LinearizeDestReg", ";" ]

LLVM

R600

TD

stmt_completion

GPU

619,569

[ "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "S_SWAPPC_B64", ":", "SOP1_64", "<", "<NUM_LIT>", "," ]

LLVM

AArch64

CPP

code_generation

CPU

619,570

[ "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "MI", "->", "getOperand", "(", "Idx", ")", ";", "}" ]

[ "Returns", "the", "immediate", "offset", "operator", "of", "a", "load/store", "." ]

LLVM

X86

CPP

next_suggestion

CPU

619,571

[ "if", "(", "!", "IsSEXT0", "||", "!", "IsVZero1", ")", "{" ]

[ "if", "(", "(", "CC", "==", "ISD", "::", "SETNE", "||", "CC", "==", "ISD", "::", "SETEQ", ")", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "if", "(", "isNullConstant", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "RHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";", "}", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", "&&", "(", "CC", "==", "ISD", "::", "SETNE", "||", "CC", "==", "ISD", "::", "SETEQ", "||", "ISD", "::", "isSignedIntSetCC", "(", "CC", ")", ")", ")", "{", "bool", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", ";", "bool", "IsVZero1", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "RHS", ".", "getNode", "(", ")", ")", ";" ]

LLVM

SystemZ

TD

program_repair

CPU

619,572

[ "<FIXS>", "def", "XR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "xor", ",", "GR32", ",", "GR32", ">", ";", "def", "XGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "xor", ",", "GR64", ",", "GR64", ">", ";", "<FIXE>" ]

[ "let", "Defs", "=", "[", "CC", "]", "in", "{", "let", "isCommutable", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "XR", ":", "BinaryRR", "<STR_LIT>", ",", "<NUM_LIT>", ",", "xor", ",", "GR32", ",", "GR32", ">", ";", "def", "XGR", ":", "BinaryRRE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "xor", ",", "GR64", ",", "GR64", ">", ";", "<BUGE>", "}" ]

GCC

i386

MD

next_suggestion

CPU

619,573

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM64

TD

next_suggestion

CPU

619,574

[ "}" ]

[ "def", "DXr", ":", "BaseUnscaledConversion", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR64", ",", "GPR64", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

stmt_completion

CPU

619,575

[ ")", "]", ")" ]

[ "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

619,576

[ ";" ]

[ "if", "(", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode64Bit", "]", "||", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode32Bit", "]", ")", ")", "return", "false", ";", "return", "true" ]

LLVM

X86

CPP

stmt_completion

CPU

619,577

[ ",", "Mask", ")", ";" ]

[ "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "}", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Mask", ")", ")", ")", ";", "}", "else", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")" ]

GCC

arm

CPP

program_repair

CPU

619,578

[ "<FIXS>", "return", "<STR_LIT>", "<STR_LIT>", ";", "<FIXE>" ]

[ "op", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "NEED_PLT_RELOC", "?", "<STR_LIT>", "abort(PLT)", "<STR_LIT>", ":", "<STR_LIT>", "abort", "<STR_LIT>", ")", ";", "assemble_external_libcall", "(", "op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bl\\t%a0", "<STR_LIT>", ",", "&", "op", ")", ";", "<BUGS>", "goto", "epilogue_done", ";", "<BUGE>", "}", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")" ]

GCC

alpha

CPP

code_generation

MPU

619,579

[ "void", "alpha_emit_floatuns", "(", "rtx", "operands", "[", "<NUM_LIT>", "]", ")", "{", "rtx", "neglab", ",", "donelab", ",", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ";", "machine_mode", "mode", ";", "out", "=", "operands", "[", "<NUM_LIT>", "]", ";", "in", "=", "force_reg", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mode", "=", "GET_MODE", "(", "out", ")", ";", "neglab", "=", "gen_label_rtx", "(", ")", ";", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "DImode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "neglab", ")", ";", "emit_insn", "(", "gen_lshrdi3", "(", "i0", ",", "in", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "i1", ",", "in", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "i0", ",", "i0", ",", "i1", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "f0", ",", "gen_rtx_FLOAT", "(", "mode", ",", "i0", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_PLUS", "(", "mode", ",", "f0", ",", "f0", ")", ")", ")", ";", "emit_label", "(", "donelab", ")", ";", "}" ]

[ "Generate", "an", "unsigned", "DImode", "to", "FP", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", ".", "For", "SFmode", ",", "this", "is", "the", "only", "construction", "I", "'ve", "found", "that", "can", "pass", "gcc.c-torture/execute/ieee/rbug.c", ".", "No", "scenario", "that", "uses", "DFmode", "intermediates", "will", "work", ",", "because", "you", "'ll", "get", "intermediate", "rounding", "that", "ruins", "the", "end", "result", ".", "Some", "of", "this", "could", "be", "fixed", "by", "turning", "on", "round-to-positive-infinity", ",", "but", "that", "requires", "diddling", "the", "fpsr", ",", "which", "kills", "performance", ".", "I", "tried", "turning", "this", "around", "and", "converting", "to", "a", "negative", "number", ",", "so", "that", "I", "could", "turn", "on", "/m", ",", "but", "either", "I", "did", "it", "wrong", "or", "there", "'s", "something", "else", "cause", "I", "wound", "up", "with", "the", "exact", "same", "single-bit", "error", ".", "There", "is", "a", "branch-less", "form", "of", "this", "same", "code", ":", "srl", "$", "16,1", ",", "$", "1", "and", "$", "16,1", ",", "$", "2", "cmplt", "$", "16,0", ",", "$", "3", "or", "$", "1", ",", "$", "2", ",", "$", "2", "cmovge", "$", "16", ",", "$", "16", ",", "$", "2", "itoft", "$", "3", ",", "$", "f10", "itoft", "$", "2", ",", "$", "f11", "cvtqs", "$", "f11", ",", "$", "f11", "adds", "$", "f11", ",", "$", "f11", ",", "$", "f0", "fcmoveq", "$", "f10", ",", "$", "f11", ",", "$", "f0", "I", "'m", "not", "using", "it", "because", "it", "'s", "the", "same", "number", "of", "instructions", "as", "this", "branch-full", "form", ",", "and", "it", "has", "more", "serialized", "long", "latency", "instructions", "on", "the", "critical", "path", ".", "For", "DFmode", ",", "we", "can", "avoid", "rounding", "errors", "by", "breaking", "up", "the", "word", "into", "two", "pieces", ",", "converting", "them", "separately", ",", "and", "adding", "them", "back", ":", "LC0", ":", ".long", "0,0x5f800000", "itoft", "$", "16", ",", "$", "f11", "lda", "$", "2", ",", "LC0", "cmplt", "$", "16,0", ",", "$", "1", "cpyse", "$", "f11", ",", "$", "f31", ",", "$", "f10", "cpyse", "$", "f31", ",", "$", "f11", ",", "$", "f11", "s4addq", "$", "1", ",", "$", "2", ",", "$", "1", "lds", "$", "f12,0", "(", "$", "1", ")", "cvtqt", "$", "f10", ",", "$", "f10", "cvtqt", "$", "f11", ",", "$", "f11", "addt", "$", "f12", ",", "$", "f10", ",", "$", "f0", "addt", "$", "f0", ",", "$", "f11", ",", "$", "f0", "This", "does", "n't", "seem", "to", "be", "a", "clear-cut", "win", "over", "the", "optabs", "form", ".", "It", "probably", "all", "depends", "on", "the", "distribution", "of", "numbers", "being", "converted", "--", "in", "the", "optabs", "form", ",", "all", "but", "high-bit-set", "has", "a", "much", "lower", "minimum", "execution", "time", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

619,580

[ "m_pGOTFront", "=", "m_GOT", ".", "front", "(", ")", ";" ]

[ "for", "(", "it", "=", "m_GOTPLT", ".", "begin", "(", ")", ";", "it", "!=", "end", ";", "++", "it", ")", "{", "ARMGOTEntry", "*", "entry", "=", "*", "it", ";", "frag_list", ".", "push_back", "(", "entry", ")", ";", "entry", "->", "setParent", "(", "m_SectionData", ")", ";", "entry", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "entry", "->", "size", "(", ")", ";", "}", "}", "m_GOTPLT", ".", "clear", "(", ")", ";", "if", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "{" ]

GCC

ia64

CPP

code_generation

CPU

619,581

[ "void", "ia64_split_return_addr_rtx", "(", "rtx", "dest", ")", "{", "rtx", "src", ";", "if", "(", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "mask", ",", "BR_REG", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "current_frame_info", ".", "reg_save_b0", "!=", "<NUM_LIT>", ")", "src", "=", "gen_rtx_REG", "(", "DImode", ",", "current_frame_info", ".", "reg_save_b0", ")", ";", "else", "{", "HOST_WIDE_INT", "off", ";", "unsigned", "int", "regno", ";", "off", "=", "(", "current_frame_info", ".", "spill_cfa_off", "+", "current_frame_info", ".", "spill_size", ")", ";", "for", "(", "regno", "=", "GR_REG", "(", "<NUM_LIT>", ")", ";", "regno", "<=", "GR_REG", "(", "<NUM_LIT>", ")", ";", "++", "regno", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "mask", ",", "regno", ")", ")", "off", "-=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "src", "=", "hard_frame_pointer_rtx", ";", "else", "{", "src", "=", "stack_pointer_rtx", ";", "off", "+=", "current_frame_info", ".", "total_size", ";", "}", "if", "(", "CONST_OK_FOR_I", "(", "off", ")", ")", "emit_insn", "(", "gen_adddi3", "(", "dest", ",", "src", ",", "GEN_INT", "(", "off", ")", ")", ")", ";", "else", "{", "emit_move_insn", "(", "dest", ",", "GEN_INT", "(", "off", ")", ")", ";", "emit_insn", "(", "gen_adddi3", "(", "dest", ",", "src", ",", "dest", ")", ")", ";", "}", "src", "=", "gen_rtx_MEM", "(", "Pmode", ",", "dest", ")", ";", "}", "}", "else", "src", "=", "gen_rtx_REG", "(", "DImode", ",", "BR_REG", "(", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "}" ]

[ "Split", "this", "value", "after", "reload", ",", "now", "that", "we", "know", "where", "the", "return", "address", "is", "saved", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

619,582

[ ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createHexagonExpandPredSpillCode", "(", "HexagonTargetMachine", "&", "TM", ")", "{", "return", "new", "HexagonExpandPredSpillCode", "(", "TM" ]

LLVM

Mips

CPP

stmt_completion

CPU

619,583

[ "CallNode", ")", ";" ]

[ "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast_or_null", "<", "const", "ExternalSymbolSDNode", ">", "(" ]

GCC

m68k

CPP

next_suggestion

MPU

619,584

[ "output_asm_insn", "(", "<STR_LIT>", "sls %5", "<STR_LIT>", ",", "loperands", ")", ";" ]

[ "case", "LTU", ":", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "scs %5", "<STR_LIT>", ",", "loperands", ")", ";", "break", ";", "case", "GE", ":", "loperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "scc %5\\n\\tjra %l6", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sge %5", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "GEU", ":", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "scc %5", "<STR_LIT>", ",", "loperands", ")", ";", "break", ";", "case", "LE", ":", "loperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sls %5\\n\\tjra %l6", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sle %5", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "LEU", ":", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

619,585

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";" ]

[ "SDValue", "MipsTargetLowering", "::", "LowerInterruptReturn", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "RetOps", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "MipsFI", "->", "setISR", "(", ")", ";" ]

GCC

pa

MD

stmt_completion

CPU

619,586

[ ")" ]

[ "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "const_int", "MAX_12BIT_OFFSET", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "const_int", "MAX_17BIT_OFFSET", ")" ]

GCC

visium

MD

next_suggestion

Virtual ISA

619,587

[ "}", ")" ]

[ "emit_insn", "(", "gen_fix_truncsfsi2_no_ieee", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,588

[ "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Ops", ")", ";" ]

[ "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "ContainerVT", "=", "getSVEContainerType", "(", "ContainerVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "ContainerVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "VT", ")", "}", ";" ]

GCC

s390

CPP

stmt_completion

MPU

619,589

[ "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "!", "s390_valid_shift_count", "(", "op", ",", "<NUM_LIT>", ")", ")", "gcc_unreachable", "(", ")", ";", "while", "(", "op", "&&", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "AND", ")", "op", "=" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

619,590

[ ".", "end", "(", ")", ")", ";" ]

[ "auto", "found", "=", "std", "::", "find_if", "(", "Successors", ".", "begin", "(", ")", ",", "Successors", ".", "end", "(", ")", ",", "[", "&", "]", "(", "auto", "succ", ")", "{", "return", "succ", ".", "first", "==", "oldBlock", ";", "}", ")", ";", "if", "(", "found", "!=", "Successors", ".", "end", "(", ")", ")", "{", "auto", "pred", "=", "found", "->", "second", ";", "Successors", ".", "erase", "(", "found", ")", ";", "assert", "(", "std", "::", "find_if", "(", "Successors", ".", "begin", "(", ")", ",", "Successors", ".", "end", "(", ")", ",", "[", "&", "]", "(", "auto", "succ", ")", "{", "return", "succ", ".", "first", "==", "oldBlock", ";", "}", ")", "==", "Successors" ]

LLVM

X86

CPP

stmt_completion

CPU

619,591

[ ":", "ISD", "::", "ZERO_EXTEND", ")", ",", "DL", ",", "VT", ",", "RetVal", ")", ";" ]

[ "SDValue", "CWD2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i16", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i16", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "RetVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "MVT", "::", "i16", ",", "CWD1", ",", "CWD2", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i16", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i16", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "?", "ISD", "::", "TRUNCATE" ]

GCC

avr

CPP

next_suggestion

MPU

619,592

[ "}" ]

[ "avr_asm_len", "(", "<STR_LIT>", "rcall .", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "while", "(", "addend", "++", "<", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", "push __tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "addend", ">", "<NUM_LIT>", ")", "{", "if", "(", "flag_verbose_asm", "||", "flag_print_asm_name", ")", "avr_asm_len", "(", "ASM_COMMENT_START", "<STR_LIT>", "SP += %0", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "while", "(", "addend", "--", ">", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", "pop __tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

619,593

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

619,594

[ ",", "_", "_", "b", ")", ";" ]

[ "return", "(", "int32x2_t", ")", "_", "_", "builtin_aarch64_raddhnv2di", "(", "_", "_", "a" ]

LLVM

X86

CPP

program_repair

CPU

619,595

[ "<FIXS>", "return", "Op", ";", "<FIXE>" ]

[ "}", "if", "(", "X86", "::", "isSHUFPMask", "(", "PermMask", ".", "Val", ")", ")", "<BUGS>", "return", "NormalizeVectorShuffle", "(", "Op", ",", "DAG", ")", ";", "<BUGE>", "if", "(", "VT", "==", "MVT", "::", "v8i16", "&&", "isPSHUFHW_PSHUFLWMask", "(", "PermMask", ".", "Val", ")", ")", "{" ]

LLVM

ARM

TD

next_suggestion

CPU

619,596

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaHi", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLo", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

619,597

[ "mm_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_loadapd128_mask", "(", "(", "_", "_", "v2df", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v2df", ")", "_" ]

LLVM

ARM

TD

next_suggestion

CPU

619,598

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,599

[ "}" ]

[ "def", "Wri", ":", "BaseBitfieldImmWith2RegArgs", "<", "opc", ",", "GPR32", ",", "imm0_31", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]