docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	AArch64	TD	stmt_completion	CPU	619,700	[ ")", ")", ",", "(", "FMLSv2f32", "V64", ":", "$", "Rd", ",", "V64", ":", "$", "Rn", ",", "V64", ":", "$", "Rm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f32", "(", "fma", "(", "fneg", "V64", ":", "$", "Rn", ")", ",", "V64", ":", "$", "Rm", ",", "V64", ":", "$", "Rd" ]
GCC	mips	MD	next_suggestion	CPU	619,701	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SUBQ_S", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	619,702	[ "]" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	619,703	[ "B", ",", "(", "_", "_", "v64qi", ")", "_", "mm512_setzero_qi", "(", ")", ",", "(", "_", "_", "mmask64", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpckhbw512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "A", ",", "(", "_", "_", "v64qi", ")", "_", "_" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,704	[ "break", ";" ]	[ "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "SP", ")", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "<NUM_LIT>", "\|\|", "Imm", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isARMLowRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "tADDrSPi", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Imm", "/", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Converted 32-bit: ", "<STR_LIT>", "<<", "", "MI", "<<", "<STR_LIT>", " to 16-bit: ", "<STR_LIT>", "<<", "", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	619,705	[ "return", "Res", ";" ]	[ "SDValue", "Res", "(", "SVN", ",", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "SVN", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittleEndian", "(", ")", ")", "return", "Res", ";", "if", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", "&&", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "Res", "=", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVN", ")", ";", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Res", ")", "->", "getMask", "(", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffV", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "SDValue", "SToVLHS", "=", "isScalarToVec", "(", "LHS", ")", ";", "SDValue", "SToVRHS", "=", "isScalarToVec", "(", "RHS", ")", ";", "if", "(", "SToVLHS", "\|\|", "SToVRHS", ")", "{", "int", "NumEltsIn", "=", "SToVLHS", "?", "SToVLHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ":", "SToVRHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "int", "NumEltsOut", "=", "ShuffV", ".", "size", "(", ")", ";", "int", "LHSMaxIdx", "=", "-", "<NUM_LIT>", ";", "int", "RHSMinIdx", "=", "-", "<NUM_LIT>", ";", "int", "RHSMaxIdx", "=", "-", "<NUM_LIT>", ";", "int", "HalfVec", "=", "LHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "SToVLHS", ")", "{", "LHSMaxIdx", "=", "NumEltsOut", "/", "NumEltsIn", ";", "SToVLHS", "=", "getSToVPermuted", "(", "SToVLHS", ",", "DAG", ")", ";", "if", "(", "SToVLHS", ".", "getValueType", "(", ")", "!=", "LHS", ".", "getValueType", "(", ")", ")", "SToVLHS", "=", "DAG", ".", "getBitcast", "(", "LHS", ".", "getValueType", "(", ")", ",", "SToVLHS", ")", ";", "LHS", "=", "SToVLHS", ";", "}", "if", "(", "SToVRHS", ")", "{", "RHSMinIdx", "=", "NumEltsOut", ";", "RHSMaxIdx", "=", "NumEltsOut", "/", "NumEltsIn", "+", "RHSMinIdx", ";", "SToVRHS", "=", "getSToVPermuted", "(", "SToVRHS", ",", "DAG", ")", ";", "if", "(", "SToVRHS", ".", "getValueType", "(", ")", "!=", "RHS", ".", "getValueType", "(", ")", ")", "SToVRHS", "=", "DAG", ".", "getBitcast", "(", "RHS", ".", "getValueType", "(", ")", ",", "SToVRHS", ")", ";", "RHS", "=", "SToVRHS", ";", "}", "fixupShuffleMaskForPermutedSToV", "(", "ShuffV", ",", "LHSMaxIdx", ",", "RHSMinIdx", ",", "RHSMaxIdx", ",", "HalfVec", ")", ";", "Res", "=", "DAG", ".", "getVectorShuffle", "(", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "dl", ",", "LHS", ",", "RHS", ",", "ShuffV", ")", ";", "if", "(", "!", "isa", "<", "ShuffleVectorSDNode", ">", "(", "Res", ")", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,706	[ "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";" ]	[ "void", "ARMAsmPrinter", "::", "printAddrModePCOperand", "(", "const", "MachineInstr", "", "MI", ",", "int", "Op", ",", "const", "char", "", "Modifier", ")", "{", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "label", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "printPCLabel", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ")", ";", "return", ";", "}", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "<STR_LIT>", "[pc, +", "<STR_LIT>", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(" ]
GCC	rs6000	CPP	program_repair	CPU	619,707	[ "<FIXS>", "ssize_t", "r", ",", "m", ",", "c", ";", "<FIXE>" ]	[ "static", "voidrs6000_init_hard_regno_mode_ok", "(", "bool", "global_init_p", ")", "{", "<BUGS>", "int", "r", ",", "m", ",", "c", ";", "<BUGE>", "int", "align64", ";", "int", "align32", ";" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	619,708	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "WebAssembly Optimize Live Intervals", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	Mips	CPP	stmt_completion	CPU	619,709	[ "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "return", "parseRegs", "(", "Operands", ",", "(", "int", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	619,710	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ",", "VdTy", ":", "$", "Vd", ")", ",", "IIC_VLD1u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST2", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	spu	MD	next_suggestion	MPU	619,711	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDX", ")", ")", "]" ]	[ "(", "unspec", ":", "CBOP", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	s390	MD	stmt_completion	MPU	619,712	[ ")", ")" ]	[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	mips	CPP	stmt_completion	CPU	619,713	[ ")", ")", ")", ";" ]	[ "}", "if", "(", "(", "(", "frame", "->", "mask", "\|", "frame", "->", "fmask", "\|", "frame", "->", "acc_mask", ")", "!=", "<NUM_LIT>", ")", "\|\|", "frame", "->", "num_cop0_regs", ">", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "step1", ";", "step1", "=", "MIN", "(", "size", ",", "MIPS_MAX_FIRST_STACK_STEP", ")", ";", "if", "(", "GENERATE_MIPS16E_SAVE_RESTORE", ")", "{", "HOST_WIDE_INT", "offset", ";", "unsigned", "int", "mask", ",", "regno", ";", "nargs", "=", "mips16e_collect_argument_saves", "(", ")", ";", "mask", "=", "frame", "->", "mask", ";", "rtx", "insn", "=", "mips16e_build_save_restore", "(", "false", ",", "&", "mask", ",", "&", "offset", ",", "nargs", ",", "step1", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "mips_frame_barrier", "(", ")", ";", "size", "-=", "step1", ";", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<", "GP_REG_LAST", ";", "regno", "++", ")", "if", "(", "BITSET_P", "(", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "offset", "-=", "UNITS_PER_WORD", ";", "mips_save_restore_reg", "(", "word_mode", ",", "regno", ",", "offset", ",", "mips_save_reg", ")", ";", "}", "}", "else", "{", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "{", "HOST_WIDE_INT", "offset", ";", "rtx", "mem", ";", "if", "(", "cfun", "->", "machine", "->", "use_shadow_register_set", "==", "SHADOW_SET_YES", ")", "emit_insn", "(", "PMODE_INSN", "(", "gen_mips_rdpgpr", ",", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", ")", "{", "if", "(", "cfun", "->", "machine", "->", "int_mask", "==", "INT_MASK_EIC", ")", "emit_insn", "(", "gen_cop0_move", "(", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "COP0_CAUSE_REG_NUM", ")", ")", ")", ";", "}", "emit_insn", "(", "gen_cop0_move", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "COP0_EPC_REG_NUM", ")", ")", ")", ";", "rtx", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "mips_frame_barrier", "(", ")", ";", "size", "-=", "step1", ";", "offset", "=", "frame", "->", "cop0_sp_offset", "-", "size", ";", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "word_mode", ",", "K1_REG_NUM", ")", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "emit_insn", "(", "gen_cop0_move", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "COP0_STATUS_REG_NUM", ")", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", "&&", "cfun", "->", "machine", "->", "int_mask", "==", "INT_MASK_EIC", ")", "emit_insn", "(", "gen_lshrsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "GEN_INT", "(", "CAUSE_IPL", ")", ")", ")", ";", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "word_mode", ",", "K1_REG_NUM", ")", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", "&&", "cfun", "->", "machine", "->", "int_mask", "==", "INT_MASK_EIC", ")", "{", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "TARGET_MCU", "?", "GEN_INT", "(", "<NUM_LIT>", ")", ":", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IPL", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ")", ")", ";", "if", "(", "TARGET_MCU", ")", "{", "emit_insn", "(", "gen_lshrsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IPL", "+", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ")", ")", ";", "}", "}", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", "&&", "cfun", "->", "machine", "->", "int_mask", "!=", "INT_MASK_EIC", ")", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "cfun", "->", "machine", "->", "int_mask", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IM0", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", ")", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_EXL", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IE", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_COP1", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "}", "else", "{", "if", "(", "step1", "!=", "<NUM_LIT>", ")", "{", "rtx", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "mips_frame_barrier", "(", ")", ";", "size", "-=", "step1", ";", "}", "}", "mips_for_each_saved_acc", "(", "size", ",", "mips_save_reg", ")", ";", "mips_for_each_saved_gpr_and_fpr", "(", "size", ",", "mips_save_reg", ")", ";", "}", "}", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "if", "(", "SMALL_OPERAND", "(", "-", "size", ")", ")", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ")", "=", "<NUM_LIT>", ";", "else", "{", "mips_emit_move", "(", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "GEN_INT", "(", "size", ")", ")", ";", "if", "(", "TARGET_MIPS16", ")", "{", "gcc_assert", "(", "frame_pointer_needed", ")", ";", "mips_emit_move", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_sub3_insn", "(", "hard_frame_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ")", ")", ";", "mips_emit_move", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";", "}", "else", "emit_insn", "(", "gen_sub3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "MIPS_PROLOGUE_TEMP", "(", "Pmode" ]
GCC	i386	MD	stmt_completion	CPU	619,714	[ ")", ")", "]" ]	[ "(", "vec_concat", ":", "V4SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	program_repair	DSP	619,715	[ "<FIXS>", "SDValue", "AC", "=", "DAG", ".", "getConstant", "(", "A", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]	[ "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", ")", ";", "<BUGS>", "SDValue", "AC", "=", "DAG", ".", "getConstant", "(", "A", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Size", ",", "AC", ")", ";", "}" ]
LLVM	PowerPC	CPP	code_generation	CPU	619,716	[ "CodeModel", "::", "Model", "PPCSubtarget", "::", "getCodeModel", "(", "const", "TargetMachine", "&", "TM", ",", "const", "GlobalValue", "", "GV", ")", "const", "{", "CodeModel", "::", "Model", "ModuleModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "!", "isAIXABI", "(", ")", ")", "return", "ModuleModel", ";", "assert", "(", "GV", "&&", "<STR_LIT>", "Unexpected NULL GlobalValue", "<STR_LIT>", ")", ";", "const", "GlobalVariable", "", "GlobalVar", "=", "[", "]", "(", "const", "GlobalValue", "", "GV", ")", "->", "const", "GlobalVariable", "", "{", "const", "GlobalVariable", "", "Var", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "Var", ")", "return", "Var", ";", "const", "GlobalAlias", "", "Alias", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ";", "if", "(", "Alias", ")", "return", "dyn_cast", "<", "GlobalVariable", ">", "(", "Alias", "->", "getAliaseeObject", "(", ")", ")", ";", "return", "nullptr", ";", "}", "(", "GV", ")", ";", "if", "(", "!", "GlobalVar", ")", "return", "ModuleModel", ";", "std", "::", "optional", "<", "CodeModel", "::", "Model", ">", "MaybeCodeModel", "=", "GlobalVar", "->", "getCodeModel", "(", ")", ";", "if", "(", "MaybeCodeModel", ")", "{", "CodeModel", "::", "Model", "CM", "=", "*", "MaybeCodeModel", ";", "assert", "(", "(", "CM", "==", "CodeModel", "::", "Small", "\|\|", "CM", "==", "CodeModel", "::", "Large", ")", "&&", "<STR_LIT>", "invalid code model for AIX", "<STR_LIT>", ")", ";", "return", "CM", ";", "}", "return", "ModuleModel", ";", "}" ]	[ "Returns", "the", "code", "model", "(", "tiny", ",", "small", ",", "kernel", ",", "medium", "or", "large", "model", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,717	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	619,718	[ "getFGR32Reg", "(", ")", ")", ")", ";" ]	[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(" ]
LLVM	Sparc	CPP	stmt_completion	CPU	619,719	[ ")", ";" ]	[ "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Size", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "SPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "SPReg", ",", "NewSP", ")", ";", "unsigned", "regSpillArea", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "regSpillArea", "+=", "Subtarget", "->", "getStackPointerBias", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,720	[ "let", "isPredicateLate", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mcore	CPP	code_generation	MPU	619,721	[ "static", "void", "mcore_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "ptr_pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "args_so_far", "=", "get_cumulative_args", "(", "args_so_far_v", ")", ";", "current_function_anonymous_args", "=", "<NUM_LIT>", ";", "number_of_regs_before_varargs", "=", "", "args_so_far", "+", "mcore_num_arg_regs", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";", "number_of_regs_before_varargs", "=", "", "args_so_far", ";", "if", "(", "number_of_regs_before_varargs", ">", "NPARM_REGS", ")", "number_of_regs_before_varargs", "=", "NPARM_REGS", ";", "}" ]	[ "Keep", "track", "of", "some", "information", "about", "varargs", "for", "the", "prolog", "." ]
GCC	m32c	MD	next_suggestion	MPU	619,722	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "reg", ":", "CC", "FLG_REGNO", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>" ]
LLVM	SPIRV	TD	next_suggestion	Virtual ISA	619,723	[ "}" ]	[ "class", "ImageChannelDataType", "<", "string", "name", ",", "bits", "<", "<NUM_LIT>", ">", "value", ">", "{", "string", "Name", "=", "name", ";", "bits", "<", "<NUM_LIT>", ">", "Value", "=", "value", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,724	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "def", "A4_cmpbeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	619,725	[ "\|\|", "IsFalse", ";" ]	[ "bool", "IsProp1", "=", "LS1", ".", "isProperty", "(", ")", ";", "bool", "IsProp2", "=", "LS2", ".", "isProperty", "(", ")", ";", "if", "(", "IsProp1", ")", "{", "uint32_t", "Prop1", "=", "LS1", ".", "properties", "(", ")", ";", "if", "(", "IsProp2", ")", "return", "evaluateCMPpp", "(", "Cmp", ",", "Prop1", ",", "LS2", ".", "properties", "(", ")", ",", "Result", ")", ";", "uint32_t", "NegCmp", "=", "Comparison", "::", "negate", "(", "Cmp", ")", ";", "return", "evaluateCMPrp", "(", "NegCmp", ",", "R2", ",", "Prop1", ",", "Inputs", ",", "Result", ")", ";", "}", "if", "(", "IsProp2", ")", "{", "uint32_t", "Prop2", "=", "LS2", ".", "properties", "(", ")", ";", "return", "evaluateCMPrp", "(", "Cmp", ",", "R1", ",", "Prop2", ",", "Inputs", ",", "Result", ")", ";", "}", "APInt", "A", ";", "bool", "IsTrue", "=", "true", ",", "IsFalse", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LS2", ".", "size", "(", ")", ";", "++", "i", ")", "{", "bool", "Res", ";", "bool", "Computed", "=", "constToInt", "(", "LS2", ".", "Values", "[", "i", "]", ",", "A", ")", "&&", "evaluateCMPri", "(", "Cmp", ",", "R1", ",", "A", ",", "Inputs", ",", "Res", ")", ";", "if", "(", "!", "Computed", ")", "return", "false", ";", "IsTrue", "&=", "Res", ";", "IsFalse", "&=", "!", "Res", ";", "}", "assert", "(", "!", "IsTrue", "\|\|", "!", "IsFalse", ")", ";", "Result", "=", "IsTrue", ";", "return", "IsTrue" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	619,726	[ "VisitedPhiNodes", ")", "{" ]	[ "bool", "iterateProcessedPHI", "(", "PHINode", "*", "PHI", ")", "{", "for", "(", "auto", "Iter", ":" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,727	[ "if", "(", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "pair", ")", ")", ".", "first", "->", "second", "!=", "pair", ")", "Warning", "(", "L", ",", "<STR_LIT>", "ignoring redefinition of register alias '", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", "'", "<STR_LIT>", ")", ";" ]	[ "if", "(", "ParseRes", "==", "MatchOperand_Success", "&&", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", "sve vector register without type specifier expected", "<STR_LIT>", ")", ";", "}", "if", "(", "ParseRes", "!=", "MatchOperand_Success", ")", "{", "StringRef", "Kind", ";", "RegisterKind", "=", "RegKind", "::", "SVEPredicateVector", ";", "ParseRes", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "ParseRes", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "if", "(", "ParseRes", "==", "MatchOperand_Success", "&&", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", "sve predicate register without type specifier expected", "<STR_LIT>", ")", ";", "}", "if", "(", "ParseRes", "!=", "MatchOperand_Success", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", "register name or alias expected", "<STR_LIT>", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", "unexpected input in .req directive", "<STR_LIT>", ")", ")", "return", "true", ";", "auto", "pair", "=", "std", "::", "make_pair", "(", "RegisterKind", ",", "(", "unsigned", ")", "RegNum", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	619,728	[ "HasRs", "=", "true", ";" ]	[ "InsnType", "Rs", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "bool", "HasRs", "=", "false", ";", "if", "(", "Rs", ">=", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "Mips", "::", "BOVC", ")", ";", "HasRs", "=", "true", ";", "}", "else", "if", "(", "Rs", "!=", "<NUM_LIT>", "&&", "Rs", "<", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "Mips", "::", "BEQC", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	619,729	[ "<FIXS>", "NewSrc", "=", "getX86SubSuperRegister", "(", "SrcReg", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "<BUGS>", "NewSrc", "=", "getX86SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "<BUGE>", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", "Undef op doesn't need optimization", "<STR_LIT>", ")", ";", "}", "else", "{" ]
GCC	s390	CPP	stmt_completion	MPU	619,730	[ "optimize", ">=", "<NUM_LIT>", ")", "flag_prefetch_loop_arrays", "=", "<NUM_LIT>", ";" ]	[ "else", "{", "val1", "=", "-", "<NUM_LIT>", ";", "val2", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "val1", "==", "-", "<NUM_LIT>", "\|\|", "val2", "==", "-", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "arguments to %qs should be non-negative integers", "<STR_LIT>", ",", "<STR_LIT>", "-mhotpatch=n,m", "<STR_LIT>", ")", ";", "break", ";", "}", "else", "if", "(", "val1", ">", "s390_hotpatch_hw_max", "\|\|", "val2", ">", "s390_hotpatch_hw_max", ")", "{", "error", "(", "<STR_LIT>", "argument to %qs is too large (max. %d)", "<STR_LIT>", ",", "<STR_LIT>", "-mhotpatch=n,m", "<STR_LIT>", ",", "s390_hotpatch_hw_max", ")", ";", "break", ";", "}", "s390_hotpatch_hw_before_label", "=", "val1", ";", "s390_hotpatch_hw_after_label", "=", "val2", ";", "break", ";", "}", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "init_machine_status", "=", "s390_init_machine_status", ";", "s390_option_override_internal", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "target_option_default_node", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "target_option_current_node", "=", "target_option_default_node", ";", "if", "(", "flag_prefetch_loop_arrays", "<", "<NUM_LIT>", "&&", "HAVE_prefetch", "&&" ]
GCC	rs6000	MD	stmt_completion	CPU	619,731	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	619,732	[ "<FIXS>", "void", "initializeWebAssemblyMemIntrinsicResultsPass", "(", "PassRegistry", "&", ")", ";", "<FIXE>" ]	[ "void", "initializeWebAssemblyReplacePhysRegsPass", "(", "PassRegistry", "&", ")", ";", "void", "initializeWebAssemblyPrepareForLiveIntervalsPass", "(", "PassRegistry", "&", ")", ";", "void", "initializeWebAssemblyOptimizeLiveIntervalsPass", "(", "PassRegistry", "&", ")", ";", "<BUGS>", "void", "initializeWebAssemblyStoreResultsPass", "(", "PassRegistry", "&", ")", ";", "<BUGE>", "void", "initializeWebAssemblyRegStackifyPass", "(", "PassRegistry", "&", ")", ";", "void", "initializeWebAssemblyRegColoringPass", "(", "PassRegistry", "&", ")", ";", "void", "initializeWebAssemblyExplicitLocalsPass", "(", "PassRegistry", "&", ")", ";", "similarity", "index", "<NUM_LIT>", "%", "rename", "from", "llvm", "/", "lib", "/", "Target", "/", "WebAssembly", "/", "WebAssemblyStoreResults", ".", "cpprename", "to", "llvm", "/", "lib", "/", "Target", "/", "WebAssembly", "/", "WebAssemblyMemIntrinsicResults", ".", "cpp" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,733	[ "unsigned", "ExtraSGPRs", "=", "<NUM_LIT>", ";" ]	[ "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "CodeSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "<NUM_LIT>", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "unsigned", "width", "=", "<NUM_LIT>", ";", "bool", "isSGPR", "=", "false", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "reg", "=", "MO", ".", "getReg", "(", ")", ";", "switch", "(", "reg", ")", "{", "case", "AMDGPU", "::", "EXEC", ":", "case", "AMDGPU", "::", "EXEC_LO", ":", "case", "AMDGPU", "::", "EXEC_HI", ":", "case", "AMDGPU", "::", "SCC", ":", "case", "AMDGPU", "::", "M0", ":", "continue", ";", "case", "AMDGPU", "::", "VCC", ":", "case", "AMDGPU", "::", "VCC_LO", ":", "case", "AMDGPU", "::", "VCC_HI", ":", "VCCUsed", "=", "true", ";", "continue", ";", "case", "AMDGPU", "::", "FLAT_SCR", ":", "case", "AMDGPU", "::", "FLAT_SCR_LO", ":", "case", "AMDGPU", "::", "FLAT_SCR_HI", ":", "FlatUsed", "=", "true", ";", "continue", ";", "case", "AMDGPU", "::", "TBA", ":", "case", "AMDGPU", "::", "TBA_LO", ":", "case", "AMDGPU", "::", "TBA_HI", ":", "case", "AMDGPU", "::", "TMA", ":", "case", "AMDGPU", "::", "TMA_LO", ":", "case", "AMDGPU", "::", "TMA_HI", ":", "llvm_unreachable", "(", "<STR_LIT>", "trap handler registers should not be used", "<STR_LIT>", ")", ";", "default", ":", "break", ";", "}", "if", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "reg", ")", ")", "{", "assert", "(", "!", "AMDGPU", "::", "TTMP_32RegClass", ".", "contains", "(", "reg", ")", "&&", "<STR_LIT>", "trap handler registers should not be used", "<STR_LIT>", ")", ";", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VGPR_32RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "reg", ")", ")", "{", "assert", "(", "!", "AMDGPU", "::", "TTMP_64RegClass", ".", "contains", "(", "reg", ")", "&&", "<STR_LIT>", "trap handler registers should not be used", "<STR_LIT>", ")", ";", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_64RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_96RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_128RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_128RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_256RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_256RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_512RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_512RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unknown register class", "<STR_LIT>", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "<NUM_LIT>", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "<NUM_LIT>", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,734	[ "return", "TargetLowering", "::", "getNegatibleCost", "(", "Op", ",", "DAG", ",", "LegalOperations", ",", "ForCodeSize", ",", "Depth", ")", ";" ]	[ "case", "ISD", "::", "FMA", ":", "case", "ISD", "::", "FMAD", ":", "{", "if", "(", "!", "allUsesHaveSourceMods", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "NegatibleCost", "::", "Expensive", ";", "break", ";", "}", "default", ":", "break", ";", "}" ]
GCC	vax	MD	stmt_completion	CPU	619,735	[ "<STR_LIT>", ")", ")" ]	[ "(", "ior", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,736	[ "getScalarType", "(", ")", ",", "CostKind", ")", ";" ]	[ "}", "}", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "const", "unsigned", "FunctionCallDivCost", "=", "<NUM_LIT>", ";", "const", "unsigned", "ReciprocalDivCost", "=", "<NUM_LIT>", ";", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v4i16", ",", "ReciprocalDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v4i16", ",", "ReciprocalDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v8i8", ",", "ReciprocalDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v8i8", ",", "ReciprocalDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "", "Entry", "->", "Cost", ";", "InstructionCost", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "MVT", "::", "v2i64", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "auto", "LooksLikeAFreeShift", "=", "[", "&", "]", "(", ")", "{", "if", "(", "ST", "->", "isThumb1Only", "(", ")", "\|\|", "Ty", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CxtI", "\|\|", "!", "CxtI", "->", "hasOneUse", "(", ")", "\|\|", "!", "CxtI", "->", "isShift", "(", ")", ")", "return", "false", ";", "if", "(", "Op2Info", "!=", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "return", "false", ";", "switch", "(", "cast", "<", "Instruction", ">", "(", "CxtI", "->", "user_back", "(", ")", ")", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "ICmp", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", ";", "if", "(", "LooksLikeAFreeShift", "(", ")", ")", "return", "<NUM_LIT>", ";", "int", "BaseCost", "=", "<NUM_LIT>", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Ty", "->", "isVectorTy", "(", ")", ")", "BaseCost", "=", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustomOrPromote", "(", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "", "BaseCost", ";", "if", "(", "auto", "", "VTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "Num", "=", "VTy", "->", "getNumElements", "(", ")", ";", "InstructionCost", "Cost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", "->" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,737	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	program_repair	CPU	619,738	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "{", "@", "[", "cons", ":", "=", "<NUM_LIT>", ",", "<NUM_LIT>", "[", "w", ",", "w", "[", "w", ",", "?", "r", "}", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VDQF_F16", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "{", "@", "[", "cons", ":", "=", "<NUM_LIT>", ",", "<NUM_LIT>", "[", "w", ",", "w", "[", "w", ",", "r", "}", "<FIXE>" ]	[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "vec_duplicate", ":", "VDQ_I", "<BUGS>", "(", "match_operand", ":", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VDQF_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "vec_duplicate", ":", "VDQF_F16", "<BUGS>", "(", "match_operand", ":", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	619,739	[ "(", "_", "_", "m64", "_", "_", "X", ",", "_", "_", "m64", "_", "_", "Y", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_sign_pi8" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,740	[ "ZPR16", ",", "ZPR16", ",", "ElementSizeH", ">", ";" ]	[ "def", "_H", ":", "sve_fp_2op_p_zd", "<", "{", "<NUM_LIT>", ",", "opc", "}", ",", "asm", "," ]
LLVM	X86	CPP	stmt_completion	CPU	619,741	[ ",", "MI", ",", "InsMI", ")", ";" ]	[ "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MFI", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "leaOutReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "unsigned", "Opc", ",", "leaInReg", ";", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "{", "Opc", "=", "X86", "::", "LEA64_32r", ";", "leaInReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR64_NOSPRegClass", ")", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LEA32r", ";", "leaInReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32_NOSPRegClass", ")", ";", "}", "BuildMI", "(", "", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "leaInReg", ")", ";", "MachineInstr", "", "InsMI", "=", "BuildMI", "(", "", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "leaInReg", ",", "RegState", "::", "Define", ",", "X86", "::", "sub_16bit", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "leaOutReg", ")", ";", "switch", "(", "MIOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unreachable!", "<STR_LIT>", ")", ";", "case", "X86", "::", "SHL16ri", ":", "{", "unsigned", "ShAmt", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "ShAmt", ")", ".", "addReg", "(", "leaInReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "X86", "::", "INC16r", ":", "case", "X86", "::", "INC64_16r", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "X86", "::", "DEC16r", ":", "case", "X86", "::", "DEC64_16r", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "X86", "::", "ADD16ri", ":", "case", "X86", "::", "ADD16ri8", ":", "case", "X86", "::", "ADD16ri_DB", ":", "case", "X86", "::", "ADD16ri8_DB", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD16rr", ":", "case", "X86", "::", "ADD16rr_DB", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "", "InsMI2", "=", "nullptr", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR64_NOSPRegClass", ")", ";", "else", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32_NOSPRegClass", ")", ";", "BuildMI", "(", "", "MFI", ",", "&", "", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "", "MFI", ",", "&", "", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "leaInReg2", ",", "RegState", "::", "Define", ",", "X86", "::", "sub_16bit", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";", "break", ";", "}", "}", "MachineInstr", "", "NewMI", "=", "MIB", ";", "MachineInstr", "", "ExtMI", "=", "BuildMI", "(", "", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "isDead", ")", ")", ".", "addReg", "(", "leaOutReg", ",", "RegState", "::", "Kill", ",", "X86", "::", "sub_16bit", ")", ";", "if", "(", "LV", ")", "{", "LV", "->", "getVarInfo", "(", "leaInReg", ")", ".", "Kills", ".", "push_back", "(", "NewMI", ")", ";", "LV", "->", "getVarInfo", "(", "leaOutReg", ")", ".", "Kills", ".", "push_back", "(", "ExtMI", ")", ";", "if", "(", "isKill", ")", "LV", "->", "replaceKillInstruction", "(", "Src" ]
GCC	i386	CPP	stmt_completion	CPU	619,742	[ ",", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_i64gather_epi64", "(", "_", "_", "m512i", "_", "_", "v1_old", ",", "_", "_", "mmask8", "_", "_", "mask", ",", "_", "_", "m512i", "_", "_", "index", ",", "long", "long", "const", "*", "_", "_", "addr", ",", "int", "_", "_", "scale", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_gatherdiv8di", "(", "(", "_", "_", "v8di", ")", "_", "_", "v1_old", ",", "_", "_", "addr", ",", "(", "_", "_", "v8di", ")", "_", "_", "index" ]
GCC	i386	MD	stmt_completion	CPU	619,743	[ "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "umod", ":", "SWI48", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_DIV_ALREADY_SPLIT", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,744	[ "->", "Require", ")", ")", "{" ]	[ "void", "SIModeRegister", "::", "processBlockPhase3", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "SIInstrInfo", "*", "TII", ")", "{", "unsigned", "ThisBlock", "=", "MBB", ".", "getNumber", "(", ")", ";", "if", "(", "!", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "isCompatible", "(", "BlockInfo", "[", "ThisBlock", "]" ]
GCC	m68k	CPP	next_suggestion	MPU	619,745	[ "else", "if", "(", "fsize_with_regs", ")", "{" ]	[ "offset", "-=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "current_frame", ".", "reg_mask", ")", "{", "if", "(", "TARGET_COLDFIRE", ")", "{", "if", "(", "big", ")", "{", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd", "<STR_LIT>", "ASM_DOT", "<STR_LIT>", "l %s,%Ra1\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ")", ";", "asm_fprintf", "(", "stream", ",", "MOTOROLA", "?", "<STR_LIT>", "\\tmovm.l (%Ra1),%I0x%x\\n", "<STR_LIT>", ":", "<STR_LIT>", "\\tmoveml %Ra1@,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "else", "if", "(", "restore_from_sp", ")", "asm_fprintf", "(", "stream", ",", "MOTOROLA", "?", "<STR_LIT>", "\\tmovm.l (%Rsp),%I0x%x\\n", "<STR_LIT>", ":", "<STR_LIT>", "\\tmoveml %Rsp@,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "reg_mask", ")", ";", "else", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmovm.l -%wd(%s),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "offset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "reg_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmoveml %s@(-%wd),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "offset", "+", "fsize", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "}", "else", "{", "if", "(", "big", ")", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmovm.l -%wd(%s,%Ra1.l),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "offset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "reg_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmoveml %s@(-%wd,%Ra1:l),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "offset", "+", "fsize", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "else", "if", "(", "restore_from_sp", ")", "{", "asm_fprintf", "(", "stream", ",", "MOTOROLA", "?", "<STR_LIT>", "\\tmovm.l (%Rsp)+,%I0x%x\\n", "<STR_LIT>", ":", "<STR_LIT>", "\\tmoveml %Rsp@+,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "else", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmovm.l -%wd(%s),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "offset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "reg_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmoveml %s@(-%wd),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "offset", "+", "fsize", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "}", "}", "if", "(", "current_frame", ".", "fpu_rev_mask", ")", "{", "if", "(", "big", ")", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovm -%wd(%s,%Ra1.l),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "foffset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovem %s@(-%wd,%Ra1:l),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "foffset", "+", "fsize", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "}", "else", "if", "(", "restore_from_sp", ")", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovm (%Rsp)+,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovem %Rsp@+,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "}", "else", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovm -%wd(%s),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "foffset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovem %s@(-%wd),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "foffset", "+", "fsize", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tunlk %s\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ")", ";" ]
GCC	c6x	CPP	next_suggestion	VLIW	619,746	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{" ]	[ "if", "(", "nregs", "==", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "p", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nregs", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,747	[ "}" ]	[ "def", "X", ":", "BaseTestBranch", "<", "GPR64", ",", "tbz_imm32_63", ",", "op", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	619,748	[ "<FIXS>", "void", "insertWaitStates", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Count", ")", "const", ";", "<FIXE>" ]	[ "void", "LoadM0", "(", "MachineInstr", "*", "MoveRel", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SavReg", ",", "unsigned", "IndexReg", ")", "const", ";", "<BUGS>", "void", "insertNOPs", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Count", ")", "const", ";", "<BUGE>" ]
LLVM	CSKY	CPP	code_generation	CPU	619,749	[ "unsigned", "CSKYInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
GCC	pa	MD	stmt_completion	CPU	619,750	[ "]" ]	[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")" ]
GCC	pa	MD	next_suggestion	CPU	619,751	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	arm	CPP	code_generation	CPU	619,752	[ "void", "arm_emit_coreregs_64bit_shift", "(", "enum", "rtx_code", "code", ",", "rtx", "out", ",", "rtx", "in", ",", "rtx", "amount", ",", "rtx", "scratch1", ",", "rtx", "scratch2", ")", "{", "rtx", "out_high", "=", "gen_highpart", "(", "SImode", ",", "out", ")", ";", "rtx", "out_low", "=", "gen_lowpart", "(", "SImode", ",", "out", ")", ";", "rtx", "in_high", "=", "gen_highpart", "(", "SImode", ",", "in", ")", ";", "rtx", "in_low", "=", "gen_lowpart", "(", "SImode", ",", "in", ")", ";", "rtx", "out_up", "=", "code", "==", "ASHIFT", "?", "out_low", ":", "out_high", ";", "rtx", "out_down", "=", "code", "==", "ASHIFT", "?", "out_high", ":", "out_low", ";", "rtx", "in_up", "=", "code", "==", "ASHIFT", "?", "in_low", ":", "in_high", ";", "rtx", "in_down", "=", "code", "==", "ASHIFT", "?", "in_high", ":", "in_low", ";", "gcc_assert", "(", "code", "==", "ASHIFT", "\|\|", "code", "==", "ASHIFTRT", "\|\|", "code", "==", "LSHIFTRT", ")", ";", "gcc_assert", "(", "out", "&&", "(", "REG_P", "(", "out", ")", "\|\|", "GET_CODE", "(", "out", ")", "==", "SUBREG", ")", "&&", "GET_MODE", "(", "out", ")", "==", "DImode", ")", ";", "gcc_assert", "(", "in", "&&", "(", "REG_P", "(", "in", ")", "\|\|", "GET_CODE", "(", "in", ")", "==", "SUBREG", ")", "&&", "GET_MODE", "(", "in", ")", "==", "DImode", ")", ";", "gcc_assert", "(", "amount", "&&", "(", "(", "(", "REG_P", "(", "amount", ")", "\|\|", "GET_CODE", "(", "amount", ")", "==", "SUBREG", ")", "&&", "GET_MODE", "(", "amount", ")", "==", "SImode", ")", "\|\|", "CONST_INT_P", "(", "amount", ")", ")", ")", ";", "gcc_assert", "(", "scratch1", "==", "NULL", "\|\|", "(", "GET_CODE", "(", "scratch1", ")", "==", "SCRATCH", ")", "\|\|", "(", "GET_MODE", "(", "scratch1", ")", "==", "SImode", "&&", "REG_P", "(", "scratch1", ")", ")", ")", ";", "gcc_assert", "(", "scratch2", "==", "NULL", "\|\|", "(", "GET_CODE", "(", "scratch2", ")", "==", "SCRATCH", ")", "\|\|", "(", "GET_MODE", "(", "scratch2", ")", "==", "SImode", "&&", "REG_P", "(", "scratch2", ")", ")", ")", ";", "gcc_assert", "(", "!", "REG_P", "(", "out", ")", "\|\|", "!", "REG_P", "(", "amount", ")", "\|\|", "!", "HARD_REGISTER_P", "(", "out", ")", "\|\|", "(", "REGNO", "(", "out", ")", "!=", "REGNO", "(", "amount", ")", "&&", "REGNO", "(", "out", ")", "+", "<NUM_LIT>", "!=", "REGNO", "(", "amount", ")", ")", ")", ";", "gen_addsi3", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", "gen_subsi3", "(", "(", "DEST", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "(", "SRC", ")", ")", "gen_addsi3_compare0", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ",", "\\", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", "gen_rtx_SET", "(", "SImode", ",", "(", "DEST", ")", ",", "(", "SRC", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", ",", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", "==", "ASHIFT", "?", "ASHIFT", ":", "LSHIFTRT", ",", "\\", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", "==", "ASHIFT", "?", "LSHIFTRT", ":", "ASHIFT", ",", "\\", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_IOR", "(", "SImode", ",", "(", "A", ")", ",", "(", "B", ")", ")", "gen_arm_cond_branch", "(", "(", "LABEL", ")", ",", "\\", "gen_rtx_", "#", "#", "COND", "(", "CCmode", ",", "cc_reg", ",", "\\", "const0_rtx", ")", ",", "\\", "cc_reg", ")", "if", "(", "CONST_INT_P", "(", "amount", ")", ")", "{", "if", "(", "INTVAL", "(", "amount", ")", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movdi", "(", "out", ",", "in", ")", ")", ";", "else", "if", "(", "INTVAL", "(", "amount", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "code", "==", "ASHIFTRT", ")", "{", "rtx", "const31_rtx", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "SHIFT", "(", "code", ",", "in_up", ",", "const31_rtx", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_up", ",", "SHIFT", "(", "code", ",", "in_up", ",", "const31_rtx", ")", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_movdi", "(", "out", ",", "const0_rtx", ")", ")", ";", "}", "else", "if", "(", "INTVAL", "(", "amount", ")", "<", "<NUM_LIT>", ")", "{", "rtx", "reverse_amount", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "amount", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "LSHIFT", "(", "code", ",", "in_down", ",", "amount", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "ORR", "(", "REV_LSHIFT", "(", "code", ",", "in_up", ",", "reverse_amount", ")", ",", "out_down", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_up", ",", "SHIFT", "(", "code", ",", "in_up", ",", "amount", ")", ")", ")", ";", "}", "else", "{", "rtx", "adj_amount", "=", "GEN_INT", "(", "INTVAL", "(", "amount", ")", "-", "<NUM_LIT>", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "SHIFT", "(", "code", ",", "in_up", ",", "adj_amount", ")", ")", ")", ";", "if", "(", "code", "==", "ASHIFTRT", ")", "emit_insn", "(", "gen_ashrsi3", "(", "out_up", ",", "in_up", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "emit_insn", "(", "SET", "(", "out_up", ",", "const0_rtx", ")", ")", ";", "}", "}" ]	[ "The", "default", "expansion", "of", "general", "64-bit", "shifts", "in", "core-regs", "is", "suboptimal", ",", "on", "ARM", ",", "since", "we", "know", "that", "shifts", "by", "negative", "amounts", "are", "no-ops", ".", "Additionally", ",", "the", "default", "expansion", "code", "is", "not", "available", "or", "suitable", "for", "post-reload", "insn", "splits", "(", "this", "can", "occur", "when", "the", "register", "allocator", "chooses", "not", "to", "do", "a", "shift", "in", "NEON", ")", ".", "This", "function", "is", "used", "in", "both", "initial", "expand", "and", "post-reload", "splits", ",", "and", "handles", "all", "kinds", "of", "64-bit", "shifts", ".", "Input", "requirements", ":", "-", "It", "is", "safe", "for", "the", "input", "and", "output", "to", "be", "the", "same", "register", ",", "but", "early-clobber", "rules", "apply", "for", "the", "shift", "amount", "and", "scratch", "registers", ".", "-", "Shift", "by", "register", "requires", "both", "scratch", "registers", ".", "In", "all", "other", "cases", "the", "scratch", "registers", "may", "be", "NULL", ".", "-", "Ashiftrt", "by", "a", "register", "also", "clobbers", "the", "CC", "register", "." ]
GCC	i386	MD	next_suggestion	CPU	619,753	[ "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "reg", ":", "CCC", "FLAGS_REG", ")", "(", "compare", ":", "CCC", "(", "plus", ":", "SWI", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	spu	MD	next_suggestion	MPU	619,754	[ "<STR_LIT>" ]	[ "(", "float_extend", ":", "V2DF", "(", "vec_select", ":", "V2SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	nios2	CPP	code_generation	MPU	619,755	[ "int", "nios2_label_align", "(", "rtx", "label", ")", "{", "int", "n", "=", "CODE_LABEL_NUMBER", "(", "label", ")", ";", "if", "(", "label_align", "&&", "n", ">=", "min_labelno", "&&", "n", "<=", "max_labelno", ")", "return", "MAX", "(", "label_align", "[", "n", "-", "min_labelno", "]", ",", "align_labels", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ")", ";", "return", "align_labels", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ";", "}" ]	[ "Implement", "LABEL_ALIGN", ",", "using", "the", "information", "gathered", "in", "nios2_reorg", "." ]
GCC	arm	CPP	program_repair	CPU	619,756	[ "<FIXS>", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "dwarf_reg", ",", "dwarf", ")", ";", "<FIXE>" ]	[ "if", "(", "i", "!=", "PC_REGNUM", ")", "<BUGS>", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "<BUGE>", "j", "++", ";", "}" ]
LLVM	XCore	CPP	program_repair	MPU	619,757	[ "<FIXS>", "RegisterAsmPrinter", "XCoreAsmPrinter", ">", "X", "(", "getTheXCoreTarget", "(", ")", ")", ";", "<FIXE>" ]	[ "extern", "<STR_LIT>", "C", "<STR_LIT>", "void", "LLVMInitializeXCoreAsmPrinter", "(", ")", "{", "<BUGS>", "RegisterAsmPrinter", "XCoreAsmPrinter", ">", "X", "(", "TheXCoreTarget", ")", ";", "<BUGE>", "}" ]
LLVM	ARM	TD	next_suggestion	CPU	619,758	[ "}" ]	[ "let", "ParserMatchClass", "=", "MemRegOffsetAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "base", ",", "GPRnopc", ":", "$", "offsreg", ",", "i32imm", ":", "$", "shift", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	619,759	[ "]", ")" ]	[ "(", "define_int_iterator", "CRYPTO_AESMC", "[", "UNSPEC_AESMC", "UNSPEC_AESIMC" ]
LLVM	X86	CPP	next_suggestion	CPU	619,760	[ "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast11ByteNOP", "]", ")", "return", "<NUM_LIT>", ";" ]	[ "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast7ByteNOP", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast15ByteNOP", "]", ")", "return", "<NUM_LIT>", ";" ]
LLVM	Lanai	CPP	code_generation	CPU	619,761	[ "Register", "LanaiInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "Reg", ";", "if", "(", "(", "Reg", "=", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", ")", "return", "Reg", ";", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "Accesses", ";", "if", "(", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]
GCC	sh	MD	next_suggestion	CPU	619,762	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_test", "<STR_LIT>", ")" ]
GCC	arm	MD	next_suggestion	CPU	619,763	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "ge", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "le", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	sh	MD	program_repair	CPU	619,764	[ "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "reg", ":", "PSI", "FPSCR_REG", ")", ")", "<BUGE>", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	xtensa	MD	next_suggestion	MPU	619,765	[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
GCC	arm	CPP	next_suggestion	CPU	619,766	[ "}" ]	[ "_", "_", "arm_vmlsldavaxq_p_s32", "(", "int64_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "int32x4_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmlsldavaxq_p_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ",", "_", "_", "p", ")", ";" ]
LLVM	X86	TD	next_suggestion	CPU	619,767	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	619,768	[ "!=", "MVT", "::", "i8", ")", "continue", ";" ]	[ "auto", "", "S0", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "TopShuff", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "", "S1", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "TopShuff", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ArrayRef", "<", "int", ">", "TopMask", "=", "This", "->", "getMask", "(", ")", ";", "assert", "(", "TopMask", ".", "size", "(", ")", "==", "S0", "->", "getMask", "(", ")", ".", "size", "(", ")", "&&", "TopMask", ".", "size", "(", ")", "==", "S1", "->", "getMask", "(", ")", ".", "size", "(", ")", ")", ";", "assert", "(", "TopMask", ".", "size", "(", ")", "==", "HwLen", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FoldedMask", "(", "<NUM_LIT>", "", "HwLen", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "HwLen", ";", "++", "I", ")", "{", "int", "MaybeM", "=", "TopMask", "[", "I", "]", ";", "if", "(", "MaybeM", ">=", "<NUM_LIT>", ")", "{", "FoldedMask", "[", "I", "]", "=", "getMaskElt", "(", "static_cast", "<", "unsigned", ">", "(", "MaybeM", ")", ",", "S0", ",", "S1", ",", "OpMap", ")", ";", "}", "else", "{", "FoldedMask", "[", "I", "]", "=", "-", "<NUM_LIT>", ";", "}", "}", "std", "::", "fill", "(", "FoldedMask", ".", "begin", "(", ")", "+", "HwLen", ",", "FoldedMask", ".", "end", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "TopShuff", ")", ";", "MVT", "SingleTy", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "HwLen", ")", ";", "MVT", "PairTy", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "<NUM_LIT>", "", "HwLen", ")", ";", "SDValue", "FoldedShuff", "=", "DAG", ".", "getVectorShuffle", "(", "PairTy", ",", "dl", ",", "DAG", ".", "getBitcast", "(", "PairTy", ",", "Inp", ")", ",", "DAG", ".", "getUNDEF", "(", "PairTy", ")", ",", "FoldedMask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "SingleTy", ",", "FoldedShuff", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "}", ";", "auto", "getSourceInfo", "=", "[", "]", "(", "SDValue", "V", ")", "->", "std", "::", "optional", "<", "SubVectorInfo", ">", "{", "while", "(", "V", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_SUBVECTOR", ")", "return", "std", "::", "nullopt", ";", "return", "SubVectorInfo", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "!", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isZero", "(", ")", ")", ";", "}", ";", "for", "(", "SDNode", "*", "N", ":", "Nodes", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", ")", "continue", ";", "EVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ResTy", ".", "getVectorElementType", "(", ")" ]
LLVM	Mips	CPP	program_repair	CPU	619,769	[ "<FIXS>", "TII", "(", "static_cast", "const", "MipsInstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "ABI", "(", "TM", ".", "getSubtarget", "MipsSubtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ")", ",", "LongBranchSeqSize", "(", "!", "IsPIC", "?", "<NUM_LIT>", ":", "(", "ABI", "==", "MipsSubtarget", "::", "N64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "}", "<FIXE>" ]	[ "static", "char", "ID", ";", "MipsLongBranch", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "<BUGS>", "TII", "(", "static_cast", "const", "MipsInstrInfo", "", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", "{", "}", "<BUGE>", "virtual", "const", "char", "", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "Mips Long Branch", "<STR_LIT>", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	619,770	[ "result", ";" ]	[ "if", "(", "_", "_", "builtin_constant_p", "(", "_", "_", "B", ")", ")", "rshift", "=", "(", "_", "_", "v8hu", ")", "vec_splat_s16", "(", "_", "_", "B", ")", ";", "else", "rshift", "=", "vec_splats", "(", "(", "unsigned", "short", ")", "_", "_", "B", ")", ";", "result", "=", "vec_vsrh", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "rshift", ")", ";", "}", "return", "(", "_", "_", "m128i", ")" ]
GCC	mips	MD	next_suggestion	CPU	619,771	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	619,772	[ "let", "immOpNum", "=", "<NUM_LIT>", ";" ]	[ "class", "LoadInst_EVENT", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "DAGOperand", "Src", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "LoadInstGenericSrcA", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", ")", ";", "let", "InOperandList", "=", "(", "ins", "Src", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "SPred", ":", "$", "pred", ")", ";", "let", "HasImm", "=", "!", "isa", "<", "Operand", ">", "(", "Src", ")", ";" ]
GCC	pa	CPP	next_suggestion	CPU	619,773	[ "output_asm_insn", "(", "<STR_LIT>", "addl %%r1,%%r26,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";" ]	[ "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "xop", "[", "<NUM_LIT>", "]", "=", "xoperands", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "pa_output_pic_pcrel_sequence", "(", "xop", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "bv %%r0(%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "bv,n %%r0(%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldil L'%0,%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%0(%%r1),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", "ldil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bv %%r0(%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_SOM", "&&", "flag_pic", "&&", "TREE_PUBLIC", "(", "function", ")", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "label", ",", "<STR_LIT>", "LTHN", "<STR_LIT>", ",", "current_thunk_number", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "label", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addil LT'%3,%%r19", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw RT'%3(%%r1),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%sr0,%%r22),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bb,>=,n %%r22,30,.+16", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "depi 0,31,2,%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 4(%%sr0,%%r22),%%r19", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%sr0,%%r22),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_PA_20", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "bve (%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_NO_SPACE_REGS", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "be 0(%%sr4,%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldsid (%%sr0,%%r22),%%r21", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "mtsp %%r21,%%sr0", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "be 0(%%sr0,%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xoperands", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "pa_output_pic_pcrel_sequence", "(", "xop", ")", ";", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bv %%r0(%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "{", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldil L'%0,%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "be R'%0(%%sr4,%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "}", "else", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldd 0(%%r26),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "val_14", "=", "VAL_14_BITS_P", "(", "vcall_offset", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldd %2(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd R'%2(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%r26),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "val_14", "=", "VAL_14_BITS_P", "(", "vcall_offset", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldw %2(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw R'%2(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "(", "!", "TARGET_LONG_CALLS", "&&", "TARGET_SOM", "&&", "!", "TARGET_PORTABLE_RUNTIME", "&&", "!", "(", "flag_pic", "&&", "TREE_PUBLIC", "(", "function", ")", ")", "&&", "(", "TARGET_GAS", "\|\|", "last_address", "<", "<NUM_LIT>", ")", ")", "\|\|", "(", "!", "TARGET_LONG_CALLS", "&&", "!", "TARGET_SOM", "&&", "!", "TARGET_PORTABLE_RUNTIME", "&&", "(", "(", "targetm_common", ".", "have_named_sections", "&&", "DECL_SECTION_NAME", "(", "thunk_fndecl", ")", "!=", "NULL", "&&", "(", "(", "!", "TARGET_64BIT", "&&", "(", "DECL_SECTION_NAME", "(", "thunk_fndecl", ")", "!=", "DECL_SECTION_NAME", "(", "function", ")", ")", ")", "\|\|", "(", "(", "DECL_SECTION_NAME", "(", "thunk_fndecl", ")", "==", "DECL_SECTION_NAME", "(", "function", ")", ")", "&&", "last_address", "<", "<NUM_LIT>", ")", ")", ")", "\|\|", "(", "targetm_common", ".", "have_named_sections", "&&", "DECL_SECTION_NAME", "(", "thunk_fndecl", ")", "==", "NULL", "&&", "DECL_SECTION_NAME", "(", "function", ")", "==", "NULL", "&&", "total_code_bytes", "<", "MAX_PCREL17F_OFFSET", ")", "\|\|", "(", "!", "targetm_common", ".", "have_named_sections", "&&", "total_code_bytes", "<", "MAX_PCREL17F_OFFSET", ")", ")", ")", ")", "{", "nbytes", "+=", "<NUM_LIT>", ";", "output_asm_insn", "(", "<STR_LIT>", "b %0", "<STR_LIT>", ",", "xoperands", ")", ";" ]
LLVM	TVM	CPP	code_generation	Virtual ISA	619,774	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Prepare control-flow for ISel", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	X86	CPP	stmt_completion	CPU	619,775	[ "dl", ",", "MVT", "::", "i32", ",", "TopHalf", ")", ";" ]	[ "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "ExtractedElements", "\|=", "<NUM_LIT>", "<<", "Extract", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "SRA", ",", "MVT", "::", "i64", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "InputVector", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "EVT", "VecIdxTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getVectorIdxTy", "(", "DL", ")", ";", "SDValue", "BottomHalf", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i64", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "TopHalf", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i64", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "MVT", "::", "i64", ",", "DL", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "BottomHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "dl", ",", "MVT", "::", "i64", ",", "BottomHalf", ",", "ShAmt", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	619,776	[ "=", "[", "]", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "operands", ",", "<STR_LIT>", ",", "pattern", ">", "{" ]	[ "class", "BaseSystemI", "<", "bit", "L", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern" ]
LLVM	SystemZ	CPP	program_repair	CPU	619,777	[ "<FIXS>", "std", "::", "string", "Ret", ";", "<FIXE>" ]	[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "bool", "VectorABI", "=", "UsesVectorABI", "(", "CPU", ",", "FS", ")", ";", "<BUGS>", "std", "::", "string", "Ret", "=", "<STR_LIT>", "<STR_LIT>", ";", "<BUGE>", "Ret", "+=", "<STR_LIT>", "E", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,778	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
GCC	tilepro	MD	program_repair	VLIW	619,779	[ "<FIXS>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "<FIXE>" ]	[ "emit_move_insn", "(", "s0", ",", "gen_rtx_PLUS", "(", "SImode", ",", "s0", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", "bcomp", "=", "gen_rtx_NE", "(", "SImode", ",", "s0", ",", "const0_rtx", ")", "loc_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "<BUGE>", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "bcomp", ",", "loc_ref", ",", "pc_rtx", ")", ")", ")", "DONE" ]
GCC	ia64	MD	stmt_completion	CPU	619,780	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	619,781	[ "auto", "COND_NE", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_NE", ",", "DL", ",", "MVT", "::", "i8", ")", ";" ]	[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "Ty", ",", "MVT", "::", "Other", ")", ";", "auto", "ScalarPassThru", "=", "PassThru", ".", "isUndef", "(", ")", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Ty", ")", ":", "DAG", ".", "getBitcast", "(", "Ty", ",", "PassThru", ")", ";", "auto", "Flags", "=", "getFlagsOfCmpZeroFori1", "(", "DAG", ",", "DL", ",", "Mask", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,782	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,783	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	alpha	CPP	next_suggestion	MPU	619,784	[ "}" ]	[ "if", "(", "!", "op0_preserve_value", "&&", "(", "", "code", "==", "GE", "\|\|", "", "code", "==", "GT", "\|\|", "", "code", "==", "GEU", "\|\|", "", "code", "==", "GTU", ")", "&&", "(", "REG_P", "(", "", "op1", ")", "\|\|", "", "op1", "==", "const0_rtx", ")", ")", "{", "std", "::", "swap", "(", "", "op0", ",", "", "op1", ")", ";", "", "code", "=", "(", "int", ")", "swap_condition", "(", "(", "enum", "rtx_code", ")", "", "code", ")", ";", "}", "if", "(", "(", "", "code", "==", "LT", "\|\|", "", "code", "==", "LTU", ")", "&&", "CONST_INT_P", "(", "", "op1", ")", "&&", "INTVAL", "(", "", "op1", ")", "==", "<NUM_LIT>", ")", "{", "", "code", "=", "", "code", "==", "LT", "?", "LE", ":", "LEU", ";", "*", "op1", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "}" ]
GCC	aarch64	CPP	code_generation	CPU	619,785	[ "static", "void", "build_one", "(", "function_builder", "&", "b", ",", "const", "char", "", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode_suffix_id", ",", "unsigned", "int", "ti", ",", "unsigned", "int", "gi", ",", "unsigned", "int", "pi", ",", "bool", "force_direct_overloads", ")", "{", "if", "(", "mode_suffix_id", "==", "MODE_single", "&&", "group_suffixes", "[", "group", ".", "groups", "[", "gi", "]", "]", ".", "vectors_per_tuple", "==", "<NUM_LIT>", ")", "return", ";", "auto_vec", "<", "tree", ",", "<NUM_LIT>", ">", "argument_types", ";", "function_instance", "instance", "(", "group", ".", "base_name", ",", "", "group", ".", "base", ",", "*", "group", ".", "shape", ",", "mode_suffix_id", ",", "group", ".", "types", "[", "ti", "]", ",", "group", ".", "groups", "[", "gi", "]", ",", "group", ".", "preds", "[", "pi", "]", ")", ";", "tree", "return_type", "=", "parse_signature", "(", "instance", ",", "signature", ",", "argument_types", ")", ";", "apply_predication", "(", "instance", ",", "return_type", ",", "argument_types", ")", ";", "b", ".", "add_unique_function", "(", "instance", ",", "return_type", ",", "argument_types", ",", "group", ".", "required_extensions", ",", "force_direct_overloads", ")", ";", "}" ]	[ "Add", "one", "function", "instance", "for", "GROUP", ",", "using", "operand", "suffix", "at", "index", "OI", ",", "mode", "suffix", "at", "index", "PAIR", "&", "&", "bi", "and", "predication", "suffix", "at", "index", "pred_idx", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,786	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Mandarin	CPP	next_suggestion	CPU	619,787	[ "MDCC", "=", "DAGIntCCToMDCC", "(", "CC", ")", ";" ]	[ "SDValue", "MandarinTargetLowering", "::", "LowerSELECT_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "MDCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "CompareFlag", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue", ",", "LHS", ",", "RHS", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	619,788	[ "}" ]	[ "static", "std", "::", "map", "<", "StringRef", ",", "unsigned", ">", "ElfFlags", "=", "{", "{", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V5", "}", ",", "{", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V55", "}", ",", "{", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V60", "}", ",", "{", "<STR_LIT>", "hexagonv62", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V62", "}", ",", "{", "<STR_LIT>", "hexagonv65", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V65", "}", ",", "{", "<STR_LIT>", "hexagonv66", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V66", "}", ",", "{", "<STR_LIT>", "hexagonv67", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V67", "}", ",", "{", "<STR_LIT>", "hexagonv67t", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V67T", "}", ",", "{", "<STR_LIT>", "hexagonv68", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V68", "}", ",", "}", ";", "auto", "F", "=", "ElfFlags", ".", "find", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "assert", "(", "F", "!=", "ElfFlags", ".", "end", "(", ")", "&&", "<STR_LIT>", "Unrecognized Architecture", "<STR_LIT>", ")", ";", "return", "F", "->", "second", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	619,789	[ "return", "new", "ELFX86_32AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", ";" ]	[ "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "DarwinX86_32AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "WindowsX86AsmBackend", "(", "T", ",", "false", ",", "CPU", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "if", "(", "TheTriple", ".", "isOSIAMCU", "(", ")", ")", "return", "new", "ELFX86_IAMCUAsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", ";" ]
GCC	sh	MD	next_suggestion	CPU	619,790	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]" ]
GCC	m68k	MD	stmt_completion	MPU	619,791	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "and", "(", "eq_attr" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,792	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "def", "A2_tfrpf", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	code_generation	CPU	619,793	[ "static", "const", "char", "*", "rs6000_get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "rs6000_get_some_local_dynamic_name_1", ",", "<NUM_LIT>", ")", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "gcc_unreachable", "(", ")", ";", "}" ]	[ "Locate", "some", "local-dynamic", "symbol", "still", "in", "use", "by", "this", "function", "so", "that", "we", "can", "print", "its", "name", "in", "some", "tls_ld", "pattern", "." ]
GCC	i386	CPP	stmt_completion	CPU	619,794	[ ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_vcvtph2psx256_mask", "(", "_", "_", "A", ",", "_", "mm256_setzero_ps", "(", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,795	[ "uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "MFI", ",", "FIRST_IMPLICIT", ")", ";" ]	[ "SDValue", "SITargetLowering", "::", "getImplicitArgPtr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	619,796	[ ">", "{", "def", "Wr", ":", "BaseCondSelectOp", "<", "op", ",", "op2", ",", "GPR32", ",", "asm", ",", "frag", ">", "{" ]	[ "multiclass", "CondSelectOp", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "string", "asm", ",", "PatFrag", "frag" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,797	[ ",", "HasSVE2orStreamingSVE", "]", ";" ]	[ "let", "CompleteModel", "=", "<NUM_LIT>", ";", "list", "<", "Predicate", ">", "UnsupportedFeatures", "=", "[", "HasSVE2", ",", "HasSVE2AES", ",", "HasSVE2SM4", ",", "HasSVE2SHA3", ",", "HasSVE2BitPerm", ",", "HasPAuth" ]
LLVM	ARM	TD	stmt_completion	CPU	619,798	[ "#", "<STR_LIT>", ")", "DPR", ":", "$", "Dd", ",", "DPR", ":", "$", "Dm", ")", ">", ";" ]	[ "def", ":", "NEONInstAlias", "<", "!", "strconcat", "(", "<STR_LIT>", ",", "op", ",", "<STR_LIT>", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,799	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,700

[ ")", ")", ",", "(", "FMLSv2f32", "V64", ":", "$", "Rd", ",", "V64", ":", "$", "Rn", ",", "V64", ":", "$", "Rm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f32", "(", "fma", "(", "fneg", "V64", ":", "$", "Rn", ")", ",", "V64", ":", "$", "Rm", ",", "V64", ":", "$", "Rd" ]

GCC

mips

MD

next_suggestion

CPU

619,701

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SUBQ_S", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

619,702

[ "]" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

619,703

[ "B", ",", "(", "_", "_", "v64qi", ")", "_", "mm512_setzero_qi", "(", ")", ",", "(", "_", "_", "mmask64", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpckhbw512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "A", ",", "(", "_", "_", "v64qi", ")", "_", "_" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,704

[ "break", ";" ]

[ "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "SP", ")", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "<NUM_LIT>", "||", "Imm", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isARMLowRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "tADDrSPi", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Imm", "/", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Converted 32-bit: ", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", " to 16-bit: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

619,705

[ "return", "Res", ";" ]

[ "SDValue", "Res", "(", "SVN", ",", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "SVN", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittleEndian", "(", ")", ")", "return", "Res", ";", "if", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", "&&", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "Res", "=", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVN", ")", ";", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Res", ")", "->", "getMask", "(", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffV", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "SDValue", "SToVLHS", "=", "isScalarToVec", "(", "LHS", ")", ";", "SDValue", "SToVRHS", "=", "isScalarToVec", "(", "RHS", ")", ";", "if", "(", "SToVLHS", "||", "SToVRHS", ")", "{", "int", "NumEltsIn", "=", "SToVLHS", "?", "SToVLHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ":", "SToVRHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "int", "NumEltsOut", "=", "ShuffV", ".", "size", "(", ")", ";", "int", "LHSMaxIdx", "=", "-", "<NUM_LIT>", ";", "int", "RHSMinIdx", "=", "-", "<NUM_LIT>", ";", "int", "RHSMaxIdx", "=", "-", "<NUM_LIT>", ";", "int", "HalfVec", "=", "LHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "SToVLHS", ")", "{", "LHSMaxIdx", "=", "NumEltsOut", "/", "NumEltsIn", ";", "SToVLHS", "=", "getSToVPermuted", "(", "SToVLHS", ",", "DAG", ")", ";", "if", "(", "SToVLHS", ".", "getValueType", "(", ")", "!=", "LHS", ".", "getValueType", "(", ")", ")", "SToVLHS", "=", "DAG", ".", "getBitcast", "(", "LHS", ".", "getValueType", "(", ")", ",", "SToVLHS", ")", ";", "LHS", "=", "SToVLHS", ";", "}", "if", "(", "SToVRHS", ")", "{", "RHSMinIdx", "=", "NumEltsOut", ";", "RHSMaxIdx", "=", "NumEltsOut", "/", "NumEltsIn", "+", "RHSMinIdx", ";", "SToVRHS", "=", "getSToVPermuted", "(", "SToVRHS", ",", "DAG", ")", ";", "if", "(", "SToVRHS", ".", "getValueType", "(", ")", "!=", "RHS", ".", "getValueType", "(", ")", ")", "SToVRHS", "=", "DAG", ".", "getBitcast", "(", "RHS", ".", "getValueType", "(", ")", ",", "SToVRHS", ")", ";", "RHS", "=", "SToVRHS", ";", "}", "fixupShuffleMaskForPermutedSToV", "(", "ShuffV", ",", "LHSMaxIdx", ",", "RHSMinIdx", ",", "RHSMaxIdx", ",", "HalfVec", ")", ";", "Res", "=", "DAG", ".", "getVectorShuffle", "(", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "dl", ",", "LHS", ",", "RHS", ",", "ShuffV", ")", ";", "if", "(", "!", "isa", "<", "ShuffleVectorSDNode", ">", "(", "Res", ")", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,706

[ "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";" ]

[ "void", "ARMAsmPrinter", "::", "printAddrModePCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "const", "char", "*", "Modifier", ")", "{", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "label", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "printPCLabel", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ")", ";", "return", ";", "}", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "<STR_LIT>", "[pc, +", "<STR_LIT>", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(" ]

GCC

rs6000

CPP

program_repair

CPU

619,707

[ "<FIXS>", "ssize_t", "r", ",", "m", ",", "c", ";", "<FIXE>" ]

[ "static", "voidrs6000_init_hard_regno_mode_ok", "(", "bool", "global_init_p", ")", "{", "<BUGS>", "int", "r", ",", "m", ",", "c", ";", "<BUGE>", "int", "align64", ";", "int", "align32", ";" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

619,708

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "WebAssembly Optimize Live Intervals", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

Mips

CPP

stmt_completion

CPU

619,709

[ "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "return", "parseRegs", "(", "Operands", ",", "(", "int", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

619,710

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ",", "VdTy", ":", "$", "Vd", ")", ",", "IIC_VLD1u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST2", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

spu

MD

next_suggestion

MPU

619,711

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ADDX", ")", ")", "]" ]

[ "(", "unspec", ":", "CBOP", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

s390

MD

stmt_completion

MPU

619,712

[ ")", ")" ]

[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

mips

CPP

stmt_completion

CPU

619,713

[ ")", ")", ")", ";" ]

[ "}", "if", "(", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", "|", "frame", "->", "acc_mask", ")", "!=", "<NUM_LIT>", ")", "||", "frame", "->", "num_cop0_regs", ">", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "step1", ";", "step1", "=", "MIN", "(", "size", ",", "MIPS_MAX_FIRST_STACK_STEP", ")", ";", "if", "(", "GENERATE_MIPS16E_SAVE_RESTORE", ")", "{", "HOST_WIDE_INT", "offset", ";", "unsigned", "int", "mask", ",", "regno", ";", "nargs", "=", "mips16e_collect_argument_saves", "(", ")", ";", "mask", "=", "frame", "->", "mask", ";", "rtx", "insn", "=", "mips16e_build_save_restore", "(", "false", ",", "&", "mask", ",", "&", "offset", ",", "nargs", ",", "step1", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "mips_frame_barrier", "(", ")", ";", "size", "-=", "step1", ";", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<", "GP_REG_LAST", ";", "regno", "++", ")", "if", "(", "BITSET_P", "(", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "offset", "-=", "UNITS_PER_WORD", ";", "mips_save_restore_reg", "(", "word_mode", ",", "regno", ",", "offset", ",", "mips_save_reg", ")", ";", "}", "}", "else", "{", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "{", "HOST_WIDE_INT", "offset", ";", "rtx", "mem", ";", "if", "(", "cfun", "->", "machine", "->", "use_shadow_register_set", "==", "SHADOW_SET_YES", ")", "emit_insn", "(", "PMODE_INSN", "(", "gen_mips_rdpgpr", ",", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", ")", "{", "if", "(", "cfun", "->", "machine", "->", "int_mask", "==", "INT_MASK_EIC", ")", "emit_insn", "(", "gen_cop0_move", "(", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "COP0_CAUSE_REG_NUM", ")", ")", ")", ";", "}", "emit_insn", "(", "gen_cop0_move", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "COP0_EPC_REG_NUM", ")", ")", ")", ";", "rtx", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "mips_frame_barrier", "(", ")", ";", "size", "-=", "step1", ";", "offset", "=", "frame", "->", "cop0_sp_offset", "-", "size", ";", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "word_mode", ",", "K1_REG_NUM", ")", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "emit_insn", "(", "gen_cop0_move", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "COP0_STATUS_REG_NUM", ")", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", "&&", "cfun", "->", "machine", "->", "int_mask", "==", "INT_MASK_EIC", ")", "emit_insn", "(", "gen_lshrsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "GEN_INT", "(", "CAUSE_IPL", ")", ")", ")", ";", "mem", "=", "gen_frame_mem", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "gen_rtx_REG", "(", "word_mode", ",", "K1_REG_NUM", ")", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", "&&", "cfun", "->", "machine", "->", "int_mask", "==", "INT_MASK_EIC", ")", "{", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "TARGET_MCU", "?", "GEN_INT", "(", "<NUM_LIT>", ")", ":", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IPL", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ")", ")", ";", "if", "(", "TARGET_MCU", ")", "{", "emit_insn", "(", "gen_lshrsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IPL", "+", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "K0_REG_NUM", ")", ")", ")", ";", "}", "}", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", "&&", "cfun", "->", "machine", "->", "int_mask", "!=", "INT_MASK_EIC", ")", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "cfun", "->", "machine", "->", "int_mask", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IM0", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "keep_interrupts_masked_p", ")", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_EXL", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_IE", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "emit_insn", "(", "gen_insvsi", "(", "gen_rtx_REG", "(", "SImode", ",", "K1_REG_NUM", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "SR_COP1", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_REG_FIRST", ")", ")", ")", ";", "}", "else", "{", "if", "(", "step1", "!=", "<NUM_LIT>", ")", "{", "rtx", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "mips_frame_barrier", "(", ")", ";", "size", "-=", "step1", ";", "}", "}", "mips_for_each_saved_acc", "(", "size", ",", "mips_save_reg", ")", ";", "mips_for_each_saved_gpr_and_fpr", "(", "size", ",", "mips_save_reg", ")", ";", "}", "}", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "if", "(", "SMALL_OPERAND", "(", "-", "size", ")", ")", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ")", "=", "<NUM_LIT>", ";", "else", "{", "mips_emit_move", "(", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "GEN_INT", "(", "size", ")", ")", ";", "if", "(", "TARGET_MIPS16", ")", "{", "gcc_assert", "(", "frame_pointer_needed", ")", ";", "mips_emit_move", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_sub3_insn", "(", "hard_frame_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ")", ")", ";", "mips_emit_move", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ";", "}", "else", "emit_insn", "(", "gen_sub3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "MIPS_PROLOGUE_TEMP", "(", "Pmode" ]

GCC

i386

MD

stmt_completion

CPU

619,714

[ ")", ")", "]" ]

[ "(", "vec_concat", ":", "V4SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

program_repair

DSP

619,715

[ "<FIXS>", "SDValue", "AC", "=", "DAG", ".", "getConstant", "(", "A", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]

[ "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", ")", ";", "<BUGS>", "SDValue", "AC", "=", "DAG", ".", "getConstant", "(", "A", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Size", ",", "AC", ")", ";", "}" ]

LLVM

PowerPC

CPP

code_generation

CPU

619,716

[ "CodeModel", "::", "Model", "PPCSubtarget", "::", "getCodeModel", "(", "const", "TargetMachine", "&", "TM", ",", "const", "GlobalValue", "*", "GV", ")", "const", "{", "CodeModel", "::", "Model", "ModuleModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "!", "isAIXABI", "(", ")", ")", "return", "ModuleModel", ";", "assert", "(", "GV", "&&", "<STR_LIT>", "Unexpected NULL GlobalValue", "<STR_LIT>", ")", ";", "const", "GlobalVariable", "*", "GlobalVar", "=", "[", "]", "(", "const", "GlobalValue", "*", "GV", ")", "->", "const", "GlobalVariable", "*", "{", "const", "GlobalVariable", "*", "Var", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "Var", ")", "return", "Var", ";", "const", "GlobalAlias", "*", "Alias", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ";", "if", "(", "Alias", ")", "return", "dyn_cast", "<", "GlobalVariable", ">", "(", "Alias", "->", "getAliaseeObject", "(", ")", ")", ";", "return", "nullptr", ";", "}", "(", "GV", ")", ";", "if", "(", "!", "GlobalVar", ")", "return", "ModuleModel", ";", "std", "::", "optional", "<", "CodeModel", "::", "Model", ">", "MaybeCodeModel", "=", "GlobalVar", "->", "getCodeModel", "(", ")", ";", "if", "(", "MaybeCodeModel", ")", "{", "CodeModel", "::", "Model", "CM", "=", "*", "MaybeCodeModel", ";", "assert", "(", "(", "CM", "==", "CodeModel", "::", "Small", "||", "CM", "==", "CodeModel", "::", "Large", ")", "&&", "<STR_LIT>", "invalid code model for AIX", "<STR_LIT>", ")", ";", "return", "CM", ";", "}", "return", "ModuleModel", ";", "}" ]

[ "Returns", "the", "code", "model", "(", "tiny", ",", "small", ",", "kernel", ",", "medium", "or", "large", "model", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,717

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

619,718

[ "getFGR32Reg", "(", ")", ")", ")", ";" ]

[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(" ]

LLVM

Sparc

CPP

stmt_completion

CPU

619,719

[ ")", ";" ]

[ "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Size", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "SPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "SPReg", ",", "NewSP", ")", ";", "unsigned", "regSpillArea", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "regSpillArea", "+=", "Subtarget", "->", "getStackPointerBias", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,720

[ "let", "isPredicateLate", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mcore

CPP

code_generation

MPU

619,721

[ "static", "void", "mcore_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "ptr_pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "args_so_far", "=", "get_cumulative_args", "(", "args_so_far_v", ")", ";", "current_function_anonymous_args", "=", "<NUM_LIT>", ";", "number_of_regs_before_varargs", "=", "*", "args_so_far", "+", "mcore_num_arg_regs", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";", "number_of_regs_before_varargs", "=", "*", "args_so_far", ";", "if", "(", "number_of_regs_before_varargs", ">", "NPARM_REGS", ")", "number_of_regs_before_varargs", "=", "NPARM_REGS", ";", "}" ]

[ "Keep", "track", "of", "some", "information", "about", "varargs", "for", "the", "prolog", "." ]

GCC

m32c

MD

next_suggestion

MPU

619,722

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "reg", ":", "CC", "FLG_REGNO", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>" ]

LLVM

SPIRV

TD

next_suggestion

Virtual ISA

619,723

[ "}" ]

[ "class", "ImageChannelDataType", "<", "string", "name", ",", "bits", "<", "<NUM_LIT>", ">", "value", ">", "{", "string", "Name", "=", "name", ";", "bits", "<", "<NUM_LIT>", ">", "Value", "=", "value", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,724

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "def", "A4_cmpbeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

619,725

[ "||", "IsFalse", ";" ]

[ "bool", "IsProp1", "=", "LS1", ".", "isProperty", "(", ")", ";", "bool", "IsProp2", "=", "LS2", ".", "isProperty", "(", ")", ";", "if", "(", "IsProp1", ")", "{", "uint32_t", "Prop1", "=", "LS1", ".", "properties", "(", ")", ";", "if", "(", "IsProp2", ")", "return", "evaluateCMPpp", "(", "Cmp", ",", "Prop1", ",", "LS2", ".", "properties", "(", ")", ",", "Result", ")", ";", "uint32_t", "NegCmp", "=", "Comparison", "::", "negate", "(", "Cmp", ")", ";", "return", "evaluateCMPrp", "(", "NegCmp", ",", "R2", ",", "Prop1", ",", "Inputs", ",", "Result", ")", ";", "}", "if", "(", "IsProp2", ")", "{", "uint32_t", "Prop2", "=", "LS2", ".", "properties", "(", ")", ";", "return", "evaluateCMPrp", "(", "Cmp", ",", "R1", ",", "Prop2", ",", "Inputs", ",", "Result", ")", ";", "}", "APInt", "A", ";", "bool", "IsTrue", "=", "true", ",", "IsFalse", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LS2", ".", "size", "(", ")", ";", "++", "i", ")", "{", "bool", "Res", ";", "bool", "Computed", "=", "constToInt", "(", "LS2", ".", "Values", "[", "i", "]", ",", "A", ")", "&&", "evaluateCMPri", "(", "Cmp", ",", "R1", ",", "A", ",", "Inputs", ",", "Res", ")", ";", "if", "(", "!", "Computed", ")", "return", "false", ";", "IsTrue", "&=", "Res", ";", "IsFalse", "&=", "!", "Res", ";", "}", "assert", "(", "!", "IsTrue", "||", "!", "IsFalse", ")", ";", "Result", "=", "IsTrue", ";", "return", "IsTrue" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

619,726

[ "VisitedPhiNodes", ")", "{" ]

[ "bool", "iterateProcessedPHI", "(", "PHINode", "*", "PHI", ")", "{", "for", "(", "auto", "Iter", ":" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,727

[ "if", "(", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "pair", ")", ")", ".", "first", "->", "second", "!=", "pair", ")", "Warning", "(", "L", ",", "<STR_LIT>", "ignoring redefinition of register alias '", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", "'", "<STR_LIT>", ")", ";" ]

[ "if", "(", "ParseRes", "==", "MatchOperand_Success", "&&", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", "sve vector register without type specifier expected", "<STR_LIT>", ")", ";", "}", "if", "(", "ParseRes", "!=", "MatchOperand_Success", ")", "{", "StringRef", "Kind", ";", "RegisterKind", "=", "RegKind", "::", "SVEPredicateVector", ";", "ParseRes", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "ParseRes", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "if", "(", "ParseRes", "==", "MatchOperand_Success", "&&", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", "sve predicate register without type specifier expected", "<STR_LIT>", ")", ";", "}", "if", "(", "ParseRes", "!=", "MatchOperand_Success", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", "register name or alias expected", "<STR_LIT>", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", "unexpected input in .req directive", "<STR_LIT>", ")", ")", "return", "true", ";", "auto", "pair", "=", "std", "::", "make_pair", "(", "RegisterKind", ",", "(", "unsigned", ")", "RegNum", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

619,728

[ "HasRs", "=", "true", ";" ]

[ "InsnType", "Rs", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "bool", "HasRs", "=", "false", ";", "if", "(", "Rs", ">=", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "Mips", "::", "BOVC", ")", ";", "HasRs", "=", "true", ";", "}", "else", "if", "(", "Rs", "!=", "<NUM_LIT>", "&&", "Rs", "<", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "Mips", "::", "BEQC", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

619,729

[ "<FIXS>", "NewSrc", "=", "getX86SubSuperRegister", "(", "SrcReg", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "<BUGS>", "NewSrc", "=", "getX86SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "<BUGE>", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", "Undef op doesn't need optimization", "<STR_LIT>", ")", ";", "}", "else", "{" ]

GCC

s390

CPP

stmt_completion

MPU

619,730

[ "optimize", ">=", "<NUM_LIT>", ")", "flag_prefetch_loop_arrays", "=", "<NUM_LIT>", ";" ]

[ "else", "{", "val1", "=", "-", "<NUM_LIT>", ";", "val2", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "val1", "==", "-", "<NUM_LIT>", "||", "val2", "==", "-", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "arguments to %qs should be non-negative integers", "<STR_LIT>", ",", "<STR_LIT>", "-mhotpatch=n,m", "<STR_LIT>", ")", ";", "break", ";", "}", "else", "if", "(", "val1", ">", "s390_hotpatch_hw_max", "||", "val2", ">", "s390_hotpatch_hw_max", ")", "{", "error", "(", "<STR_LIT>", "argument to %qs is too large (max. %d)", "<STR_LIT>", ",", "<STR_LIT>", "-mhotpatch=n,m", "<STR_LIT>", ",", "s390_hotpatch_hw_max", ")", ";", "break", ";", "}", "s390_hotpatch_hw_before_label", "=", "val1", ";", "s390_hotpatch_hw_after_label", "=", "val2", ";", "break", ";", "}", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "init_machine_status", "=", "s390_init_machine_status", ";", "s390_option_override_internal", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "target_option_default_node", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "target_option_current_node", "=", "target_option_default_node", ";", "if", "(", "flag_prefetch_loop_arrays", "<", "<NUM_LIT>", "&&", "HAVE_prefetch", "&&" ]

GCC

rs6000

MD

stmt_completion

CPU

619,731

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

619,732

[ "<FIXS>", "void", "initializeWebAssemblyMemIntrinsicResultsPass", "(", "PassRegistry", "&", ")", ";", "<FIXE>" ]

[ "void", "initializeWebAssemblyReplacePhysRegsPass", "(", "PassRegistry", "&", ")", ";", "void", "initializeWebAssemblyPrepareForLiveIntervalsPass", "(", "PassRegistry", "&", ")", ";", "void", "initializeWebAssemblyOptimizeLiveIntervalsPass", "(", "PassRegistry", "&", ")", ";", "<BUGS>", "void", "initializeWebAssemblyStoreResultsPass", "(", "PassRegistry", "&", ")", ";", "<BUGE>", "void", "initializeWebAssemblyRegStackifyPass", "(", "PassRegistry", "&", ")", ";", "void", "initializeWebAssemblyRegColoringPass", "(", "PassRegistry", "&", ")", ";", "void", "initializeWebAssemblyExplicitLocalsPass", "(", "PassRegistry", "&", ")", ";", "similarity", "index", "<NUM_LIT>", "%", "rename", "from", "llvm", "/", "lib", "/", "Target", "/", "WebAssembly", "/", "WebAssemblyStoreResults", ".", "cpprename", "to", "llvm", "/", "lib", "/", "Target", "/", "WebAssembly", "/", "WebAssemblyMemIntrinsicResults", ".", "cpp" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,733

[ "unsigned", "ExtraSGPRs", "=", "<NUM_LIT>", ";" ]

[ "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "CodeSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "unsigned", "numOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "op_idx", "=", "<NUM_LIT>", ";", "op_idx", "<", "numOperands", ";", "op_idx", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "op_idx", ")", ";", "unsigned", "width", "=", "<NUM_LIT>", ";", "bool", "isSGPR", "=", "false", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "reg", "=", "MO", ".", "getReg", "(", ")", ";", "switch", "(", "reg", ")", "{", "case", "AMDGPU", "::", "EXEC", ":", "case", "AMDGPU", "::", "EXEC_LO", ":", "case", "AMDGPU", "::", "EXEC_HI", ":", "case", "AMDGPU", "::", "SCC", ":", "case", "AMDGPU", "::", "M0", ":", "continue", ";", "case", "AMDGPU", "::", "VCC", ":", "case", "AMDGPU", "::", "VCC_LO", ":", "case", "AMDGPU", "::", "VCC_HI", ":", "VCCUsed", "=", "true", ";", "continue", ";", "case", "AMDGPU", "::", "FLAT_SCR", ":", "case", "AMDGPU", "::", "FLAT_SCR_LO", ":", "case", "AMDGPU", "::", "FLAT_SCR_HI", ":", "FlatUsed", "=", "true", ";", "continue", ";", "case", "AMDGPU", "::", "TBA", ":", "case", "AMDGPU", "::", "TBA_LO", ":", "case", "AMDGPU", "::", "TBA_HI", ":", "case", "AMDGPU", "::", "TMA", ":", "case", "AMDGPU", "::", "TMA_LO", ":", "case", "AMDGPU", "::", "TMA_HI", ":", "llvm_unreachable", "(", "<STR_LIT>", "trap handler registers should not be used", "<STR_LIT>", ")", ";", "default", ":", "break", ";", "}", "if", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "reg", ")", ")", "{", "assert", "(", "!", "AMDGPU", "::", "TTMP_32RegClass", ".", "contains", "(", "reg", ")", "&&", "<STR_LIT>", "trap handler registers should not be used", "<STR_LIT>", ")", ";", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VGPR_32RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "reg", ")", ")", "{", "assert", "(", "!", "AMDGPU", "::", "TTMP_64RegClass", ".", "contains", "(", "reg", ")", "&&", "<STR_LIT>", "trap handler registers should not be used", "<STR_LIT>", ")", ";", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_64RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_96RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_128RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_128RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_256RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_256RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_512RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_512RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unknown register class", "<STR_LIT>", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "<NUM_LIT>", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "<NUM_LIT>", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,734

[ "return", "TargetLowering", "::", "getNegatibleCost", "(", "Op", ",", "DAG", ",", "LegalOperations", ",", "ForCodeSize", ",", "Depth", ")", ";" ]

[ "case", "ISD", "::", "FMA", ":", "case", "ISD", "::", "FMAD", ":", "{", "if", "(", "!", "allUsesHaveSourceMods", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "NegatibleCost", "::", "Expensive", ";", "break", ";", "}", "default", ":", "break", ";", "}" ]

GCC

vax

MD

stmt_completion

CPU

619,735

[ "<STR_LIT>", ")", ")" ]

[ "(", "ior", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,736

[ "getScalarType", "(", ")", ",", "CostKind", ")", ";" ]

[ "}", "}", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "{", "const", "unsigned", "FunctionCallDivCost", "=", "<NUM_LIT>", ";", "const", "unsigned", "ReciprocalDivCost", "=", "<NUM_LIT>", ";", "static", "const", "CostTblEntry", "CostTbl", "[", "]", "=", "{", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v1i64", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v4i16", ",", "ReciprocalDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v4i16", ",", "ReciprocalDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v8i8", ",", "ReciprocalDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v8i8", ",", "ReciprocalDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SDIV", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UDIV", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "SREM", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "ISD", "::", "UREM", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "InstructionCost", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "MVT", "::", "v2i64", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "auto", "LooksLikeAFreeShift", "=", "[", "&", "]", "(", ")", "{", "if", "(", "ST", "->", "isThumb1Only", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CxtI", "||", "!", "CxtI", "->", "hasOneUse", "(", ")", "||", "!", "CxtI", "->", "isShift", "(", ")", ")", "return", "false", ";", "if", "(", "Op2Info", "!=", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "return", "false", ";", "switch", "(", "cast", "<", "Instruction", ">", "(", "CxtI", "->", "user_back", "(", ")", ")", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "ICmp", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", ";", "if", "(", "LooksLikeAFreeShift", "(", ")", ")", "return", "<NUM_LIT>", ";", "int", "BaseCost", "=", "<NUM_LIT>", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "Ty", "->", "isVectorTy", "(", ")", ")", "BaseCost", "=", "ST", "->", "getMVEVectorCostFactor", "(", "CostKind", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustomOrPromote", "(", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "BaseCost", ";", "if", "(", "auto", "*", "VTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Ty", ")", ")", "{", "unsigned", "Num", "=", "VTy", "->", "getNumElements", "(", ")", ";", "InstructionCost", "Cost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", "->" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,737

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

program_repair

CPU

619,738

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "{", "@", "[", "cons", ":", "=", "<NUM_LIT>", ",", "<NUM_LIT>", "[", "w", ",", "w", "[", "w", ",", "?", "r", "}", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VDQF_F16", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "{", "@", "[", "cons", ":", "=", "<NUM_LIT>", ",", "<NUM_LIT>", "[", "w", ",", "w", "[", "w", ",", "r", "}", "<FIXE>" ]

[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "vec_duplicate", ":", "VDQ_I", "<BUGS>", "(", "match_operand", ":", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VDQF_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "vec_duplicate", ":", "VDQF_F16", "<BUGS>", "(", "match_operand", ":", "VEL", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

619,739

[ "(", "_", "_", "m64", "_", "_", "X", ",", "_", "_", "m64", "_", "_", "Y", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_sign_pi8" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,740

[ "ZPR16", ",", "ZPR16", ",", "ElementSizeH", ">", ";" ]

[ "def", "_H", ":", "sve_fp_2op_p_zd", "<", "{", "<NUM_LIT>", ",", "opc", "}", ",", "asm", "," ]

LLVM

X86

CPP

stmt_completion

CPU

619,741

[ ",", "MI", ",", "InsMI", ")", ";" ]

[ "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MFI", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "leaOutReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "unsigned", "Opc", ",", "leaInReg", ";", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "{", "Opc", "=", "X86", "::", "LEA64_32r", ";", "leaInReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR64_NOSPRegClass", ")", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LEA32r", ";", "leaInReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32_NOSPRegClass", ")", ";", "}", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "leaInReg", ")", ";", "MachineInstr", "*", "InsMI", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "leaInReg", ",", "RegState", "::", "Define", ",", "X86", "::", "sub_16bit", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "leaOutReg", ")", ";", "switch", "(", "MIOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unreachable!", "<STR_LIT>", ")", ";", "case", "X86", "::", "SHL16ri", ":", "{", "unsigned", "ShAmt", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "ShAmt", ")", ".", "addReg", "(", "leaInReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "X86", "::", "INC16r", ":", "case", "X86", "::", "INC64_16r", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "X86", "::", "DEC16r", ":", "case", "X86", "::", "DEC64_16r", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "X86", "::", "ADD16ri", ":", "case", "X86", "::", "ADD16ri8", ":", "case", "X86", "::", "ADD16ri_DB", ":", "case", "X86", "::", "ADD16ri8_DB", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD16rr", ":", "case", "X86", "::", "ADD16rr_DB", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "nullptr", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR64_NOSPRegClass", ")", ";", "else", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32_NOSPRegClass", ")", ";", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "leaInReg2", ",", "RegState", "::", "Define", ",", "X86", "::", "sub_16bit", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "MIB", ";", "MachineInstr", "*", "ExtMI", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "isDead", ")", ")", ".", "addReg", "(", "leaOutReg", ",", "RegState", "::", "Kill", ",", "X86", "::", "sub_16bit", ")", ";", "if", "(", "LV", ")", "{", "LV", "->", "getVarInfo", "(", "leaInReg", ")", ".", "Kills", ".", "push_back", "(", "NewMI", ")", ";", "LV", "->", "getVarInfo", "(", "leaOutReg", ")", ".", "Kills", ".", "push_back", "(", "ExtMI", ")", ";", "if", "(", "isKill", ")", "LV", "->", "replaceKillInstruction", "(", "Src" ]

GCC

i386

CPP

stmt_completion

CPU

619,742

[ ",", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_i64gather_epi64", "(", "_", "_", "m512i", "_", "_", "v1_old", ",", "_", "_", "mmask8", "_", "_", "mask", ",", "_", "_", "m512i", "_", "_", "index", ",", "long", "long", "const", "*", "_", "_", "addr", ",", "int", "_", "_", "scale", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_gatherdiv8di", "(", "(", "_", "_", "v8di", ")", "_", "_", "v1_old", ",", "_", "_", "addr", ",", "(", "_", "_", "v8di", ")", "_", "_", "index" ]

GCC

i386

MD

stmt_completion

CPU

619,743

[ "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "set", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "umod", ":", "SWI48", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_DIV_ALREADY_SPLIT", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,744

[ "->", "Require", ")", ")", "{" ]

[ "void", "SIModeRegister", "::", "processBlockPhase3", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "SIInstrInfo", "*", "TII", ")", "{", "unsigned", "ThisBlock", "=", "MBB", ".", "getNumber", "(", ")", ";", "if", "(", "!", "BlockInfo", "[", "ThisBlock", "]", "->", "Pred", ".", "isCompatible", "(", "BlockInfo", "[", "ThisBlock", "]" ]

GCC

m68k

CPP

next_suggestion

MPU

619,745

[ "else", "if", "(", "fsize_with_regs", ")", "{" ]

[ "offset", "-=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "current_frame", ".", "reg_mask", ")", "{", "if", "(", "TARGET_COLDFIRE", ")", "{", "if", "(", "big", ")", "{", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd", "<STR_LIT>", "ASM_DOT", "<STR_LIT>", "l %s,%Ra1\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ")", ";", "asm_fprintf", "(", "stream", ",", "MOTOROLA", "?", "<STR_LIT>", "\\tmovm.l (%Ra1),%I0x%x\\n", "<STR_LIT>", ":", "<STR_LIT>", "\\tmoveml %Ra1@,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "else", "if", "(", "restore_from_sp", ")", "asm_fprintf", "(", "stream", ",", "MOTOROLA", "?", "<STR_LIT>", "\\tmovm.l (%Rsp),%I0x%x\\n", "<STR_LIT>", ":", "<STR_LIT>", "\\tmoveml %Rsp@,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "reg_mask", ")", ";", "else", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmovm.l -%wd(%s),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "offset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "reg_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmoveml %s@(-%wd),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "offset", "+", "fsize", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "}", "else", "{", "if", "(", "big", ")", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmovm.l -%wd(%s,%Ra1.l),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "offset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "reg_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmoveml %s@(-%wd,%Ra1:l),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "offset", "+", "fsize", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "else", "if", "(", "restore_from_sp", ")", "{", "asm_fprintf", "(", "stream", ",", "MOTOROLA", "?", "<STR_LIT>", "\\tmovm.l (%Rsp)+,%I0x%x\\n", "<STR_LIT>", ":", "<STR_LIT>", "\\tmoveml %Rsp@+,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "else", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmovm.l -%wd(%s),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "offset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "reg_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmoveml %s@(-%wd),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "offset", "+", "fsize", ",", "current_frame", ".", "reg_mask", ")", ";", "}", "}", "}", "if", "(", "current_frame", ".", "fpu_rev_mask", ")", "{", "if", "(", "big", ")", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovm -%wd(%s,%Ra1.l),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "foffset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovem %s@(-%wd,%Ra1:l),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "foffset", "+", "fsize", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "}", "else", "if", "(", "restore_from_sp", ")", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovm (%Rsp)+,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovem %Rsp@+,%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "}", "else", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovm -%wd(%s),%I0x%x\\n", "<STR_LIT>", ",", "current_frame", ".", "foffset", "+", "fsize", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfmovem %s@(-%wd),%I0x%x\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "current_frame", ".", "foffset", "+", "fsize", ",", "current_frame", ".", "fpu_rev_mask", ")", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tunlk %s\\n", "<STR_LIT>", ",", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ")", ";" ]

GCC

c6x

CPP

next_suggestion

VLIW

619,746

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{" ]

[ "if", "(", "nregs", "==", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "p", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nregs", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,747

[ "}" ]

[ "def", "X", ":", "BaseTestBranch", "<", "GPR64", ",", "tbz_imm32_63", ",", "op", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

619,748

[ "<FIXS>", "void", "insertWaitStates", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Count", ")", "const", ";", "<FIXE>" ]

[ "void", "LoadM0", "(", "MachineInstr", "*", "MoveRel", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SavReg", ",", "unsigned", "IndexReg", ")", "const", ";", "<BUGS>", "void", "insertNOPs", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Count", ")", "const", ";", "<BUGE>" ]

LLVM

CSKY

CPP

code_generation

CPU

619,749

[ "unsigned", "CSKYInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

GCC

pa

MD

stmt_completion

CPU

619,750

[ "]" ]

[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")" ]

GCC

pa

MD

next_suggestion

CPU

619,751

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

arm

CPP

code_generation

CPU

619,752

[ "void", "arm_emit_coreregs_64bit_shift", "(", "enum", "rtx_code", "code", ",", "rtx", "out", ",", "rtx", "in", ",", "rtx", "amount", ",", "rtx", "scratch1", ",", "rtx", "scratch2", ")", "{", "rtx", "out_high", "=", "gen_highpart", "(", "SImode", ",", "out", ")", ";", "rtx", "out_low", "=", "gen_lowpart", "(", "SImode", ",", "out", ")", ";", "rtx", "in_high", "=", "gen_highpart", "(", "SImode", ",", "in", ")", ";", "rtx", "in_low", "=", "gen_lowpart", "(", "SImode", ",", "in", ")", ";", "rtx", "out_up", "=", "code", "==", "ASHIFT", "?", "out_low", ":", "out_high", ";", "rtx", "out_down", "=", "code", "==", "ASHIFT", "?", "out_high", ":", "out_low", ";", "rtx", "in_up", "=", "code", "==", "ASHIFT", "?", "in_low", ":", "in_high", ";", "rtx", "in_down", "=", "code", "==", "ASHIFT", "?", "in_high", ":", "in_low", ";", "gcc_assert", "(", "code", "==", "ASHIFT", "||", "code", "==", "ASHIFTRT", "||", "code", "==", "LSHIFTRT", ")", ";", "gcc_assert", "(", "out", "&&", "(", "REG_P", "(", "out", ")", "||", "GET_CODE", "(", "out", ")", "==", "SUBREG", ")", "&&", "GET_MODE", "(", "out", ")", "==", "DImode", ")", ";", "gcc_assert", "(", "in", "&&", "(", "REG_P", "(", "in", ")", "||", "GET_CODE", "(", "in", ")", "==", "SUBREG", ")", "&&", "GET_MODE", "(", "in", ")", "==", "DImode", ")", ";", "gcc_assert", "(", "amount", "&&", "(", "(", "(", "REG_P", "(", "amount", ")", "||", "GET_CODE", "(", "amount", ")", "==", "SUBREG", ")", "&&", "GET_MODE", "(", "amount", ")", "==", "SImode", ")", "||", "CONST_INT_P", "(", "amount", ")", ")", ")", ";", "gcc_assert", "(", "scratch1", "==", "NULL", "||", "(", "GET_CODE", "(", "scratch1", ")", "==", "SCRATCH", ")", "||", "(", "GET_MODE", "(", "scratch1", ")", "==", "SImode", "&&", "REG_P", "(", "scratch1", ")", ")", ")", ";", "gcc_assert", "(", "scratch2", "==", "NULL", "||", "(", "GET_CODE", "(", "scratch2", ")", "==", "SCRATCH", ")", "||", "(", "GET_MODE", "(", "scratch2", ")", "==", "SImode", "&&", "REG_P", "(", "scratch2", ")", ")", ")", ";", "gcc_assert", "(", "!", "REG_P", "(", "out", ")", "||", "!", "REG_P", "(", "amount", ")", "||", "!", "HARD_REGISTER_P", "(", "out", ")", "||", "(", "REGNO", "(", "out", ")", "!=", "REGNO", "(", "amount", ")", "&&", "REGNO", "(", "out", ")", "+", "<NUM_LIT>", "!=", "REGNO", "(", "amount", ")", ")", ")", ";", "gen_addsi3", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", "gen_subsi3", "(", "(", "DEST", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "(", "SRC", ")", ")", "gen_addsi3_compare0", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ",", "\\", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", "gen_rtx_SET", "(", "SImode", ",", "(", "DEST", ")", ",", "(", "SRC", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", ",", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", "==", "ASHIFT", "?", "ASHIFT", ":", "LSHIFTRT", ",", "\\", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", "==", "ASHIFT", "?", "LSHIFTRT", ":", "ASHIFT", ",", "\\", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_IOR", "(", "SImode", ",", "(", "A", ")", ",", "(", "B", ")", ")", "gen_arm_cond_branch", "(", "(", "LABEL", ")", ",", "\\", "gen_rtx_", "#", "#", "COND", "(", "CCmode", ",", "cc_reg", ",", "\\", "const0_rtx", ")", ",", "\\", "cc_reg", ")", "if", "(", "CONST_INT_P", "(", "amount", ")", ")", "{", "if", "(", "INTVAL", "(", "amount", ")", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_movdi", "(", "out", ",", "in", ")", ")", ";", "else", "if", "(", "INTVAL", "(", "amount", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "code", "==", "ASHIFTRT", ")", "{", "rtx", "const31_rtx", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "SHIFT", "(", "code", ",", "in_up", ",", "const31_rtx", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_up", ",", "SHIFT", "(", "code", ",", "in_up", ",", "const31_rtx", ")", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_movdi", "(", "out", ",", "const0_rtx", ")", ")", ";", "}", "else", "if", "(", "INTVAL", "(", "amount", ")", "<", "<NUM_LIT>", ")", "{", "rtx", "reverse_amount", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "amount", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "LSHIFT", "(", "code", ",", "in_down", ",", "amount", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "ORR", "(", "REV_LSHIFT", "(", "code", ",", "in_up", ",", "reverse_amount", ")", ",", "out_down", ")", ")", ")", ";", "emit_insn", "(", "SET", "(", "out_up", ",", "SHIFT", "(", "code", ",", "in_up", ",", "amount", ")", ")", ")", ";", "}", "else", "{", "rtx", "adj_amount", "=", "GEN_INT", "(", "INTVAL", "(", "amount", ")", "-", "<NUM_LIT>", ")", ";", "emit_insn", "(", "SET", "(", "out_down", ",", "SHIFT", "(", "code", ",", "in_up", ",", "adj_amount", ")", ")", ")", ";", "if", "(", "code", "==", "ASHIFTRT", ")", "emit_insn", "(", "gen_ashrsi3", "(", "out_up", ",", "in_up", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "emit_insn", "(", "SET", "(", "out_up", ",", "const0_rtx", ")", ")", ";", "}", "}" ]

[ "The", "default", "expansion", "of", "general", "64-bit", "shifts", "in", "core-regs", "is", "suboptimal", ",", "on", "ARM", ",", "since", "we", "know", "that", "shifts", "by", "negative", "amounts", "are", "no-ops", ".", "Additionally", ",", "the", "default", "expansion", "code", "is", "not", "available", "or", "suitable", "for", "post-reload", "insn", "splits", "(", "this", "can", "occur", "when", "the", "register", "allocator", "chooses", "not", "to", "do", "a", "shift", "in", "NEON", ")", ".", "This", "function", "is", "used", "in", "both", "initial", "expand", "and", "post-reload", "splits", ",", "and", "handles", "all", "kinds", "of", "64-bit", "shifts", ".", "Input", "requirements", ":", "-", "It", "is", "safe", "for", "the", "input", "and", "output", "to", "be", "the", "same", "register", ",", "but", "early-clobber", "rules", "apply", "for", "the", "shift", "amount", "and", "scratch", "registers", ".", "-", "Shift", "by", "register", "requires", "both", "scratch", "registers", ".", "In", "all", "other", "cases", "the", "scratch", "registers", "may", "be", "NULL", ".", "-", "Ashiftrt", "by", "a", "register", "also", "clobbers", "the", "CC", "register", "." ]

GCC

i386

MD

next_suggestion

CPU

619,753

[ "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "reg", ":", "CCC", "FLAGS_REG", ")", "(", "compare", ":", "CCC", "(", "plus", ":", "SWI", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

spu

MD

next_suggestion

MPU

619,754

[ "<STR_LIT>" ]

[ "(", "float_extend", ":", "V2DF", "(", "vec_select", ":", "V2SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

nios2

CPP

code_generation

MPU

619,755

[ "int", "nios2_label_align", "(", "rtx", "label", ")", "{", "int", "n", "=", "CODE_LABEL_NUMBER", "(", "label", ")", ";", "if", "(", "label_align", "&&", "n", ">=", "min_labelno", "&&", "n", "<=", "max_labelno", ")", "return", "MAX", "(", "label_align", "[", "n", "-", "min_labelno", "]", ",", "align_labels", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ")", ";", "return", "align_labels", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ";", "}" ]

[ "Implement", "LABEL_ALIGN", ",", "using", "the", "information", "gathered", "in", "nios2_reorg", "." ]

GCC

arm

CPP

program_repair

CPU

619,756

[ "<FIXS>", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "dwarf_reg", ",", "dwarf", ")", ";", "<FIXE>" ]

[ "if", "(", "i", "!=", "PC_REGNUM", ")", "<BUGS>", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "<BUGE>", "j", "++", ";", "}" ]

LLVM

XCore

CPP

program_repair

MPU

619,757

[ "<FIXS>", "RegisterAsmPrinter", "XCoreAsmPrinter", ">", "X", "(", "getTheXCoreTarget", "(", ")", ")", ";", "<FIXE>" ]

[ "extern", "<STR_LIT>", "C", "<STR_LIT>", "void", "LLVMInitializeXCoreAsmPrinter", "(", ")", "{", "<BUGS>", "RegisterAsmPrinter", "XCoreAsmPrinter", ">", "X", "(", "TheXCoreTarget", ")", ";", "<BUGE>", "}" ]

LLVM

ARM

TD

next_suggestion

CPU

619,758

[ "}" ]

[ "let", "ParserMatchClass", "=", "MemRegOffsetAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "base", ",", "GPRnopc", ":", "$", "offsreg", ",", "i32imm", ":", "$", "shift", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

619,759

[ "]", ")" ]

[ "(", "define_int_iterator", "CRYPTO_AESMC", "[", "UNSPEC_AESMC", "UNSPEC_AESIMC" ]

LLVM

X86

CPP

next_suggestion

CPU

619,760

[ "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast11ByteNOP", "]", ")", "return", "<NUM_LIT>", ";" ]

[ "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast7ByteNOP", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast15ByteNOP", "]", ")", "return", "<NUM_LIT>", ";" ]

LLVM

Lanai

CPP

code_generation

CPU

619,761

[ "Register", "LanaiInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "Reg", ";", "if", "(", "(", "Reg", "=", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", ")", "return", "Reg", ";", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "Accesses", ";", "if", "(", "hasLoadFromStackSlot", "(", "MI", ",", "Accesses", ")", ")", "{", "FrameIndex", "=", "cast", "<", "FixedStackPseudoSourceValue", ">", "(", "Accesses", ".", "front", "(", ")", "->", "getPseudoValue", "(", ")", ")", "->", "getFrameIndex", "(", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

GCC

sh

MD

next_suggestion

CPU

619,762

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_test", "<STR_LIT>", ")" ]

GCC

arm

MD

next_suggestion

CPU

619,763

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "ge", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "le", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

sh

MD

program_repair

CPU

619,764

[ "<FIXS>", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "reg", ":", "PSI", "FPSCR_REG", ")", ")", "<BUGE>", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

xtensa

MD

next_suggestion

MPU

619,765

[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

GCC

arm

CPP

next_suggestion

CPU

619,766

[ "}" ]

[ "_", "_", "arm_vmlsldavaxq_p_s32", "(", "int64_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "int32x4_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmlsldavaxq_p_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ",", "_", "_", "p", ")", ";" ]

LLVM

X86

TD

next_suggestion

CPU

619,767

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

619,768

[ "!=", "MVT", "::", "i8", ")", "continue", ";" ]

[ "auto", "*", "S0", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "TopShuff", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "S1", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "TopShuff", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ArrayRef", "<", "int", ">", "TopMask", "=", "This", "->", "getMask", "(", ")", ";", "assert", "(", "TopMask", ".", "size", "(", ")", "==", "S0", "->", "getMask", "(", ")", ".", "size", "(", ")", "&&", "TopMask", ".", "size", "(", ")", "==", "S1", "->", "getMask", "(", ")", ".", "size", "(", ")", ")", ";", "assert", "(", "TopMask", ".", "size", "(", ")", "==", "HwLen", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FoldedMask", "(", "<NUM_LIT>", "*", "HwLen", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "HwLen", ";", "++", "I", ")", "{", "int", "MaybeM", "=", "TopMask", "[", "I", "]", ";", "if", "(", "MaybeM", ">=", "<NUM_LIT>", ")", "{", "FoldedMask", "[", "I", "]", "=", "getMaskElt", "(", "static_cast", "<", "unsigned", ">", "(", "MaybeM", ")", ",", "S0", ",", "S1", ",", "OpMap", ")", ";", "}", "else", "{", "FoldedMask", "[", "I", "]", "=", "-", "<NUM_LIT>", ";", "}", "}", "std", "::", "fill", "(", "FoldedMask", ".", "begin", "(", ")", "+", "HwLen", ",", "FoldedMask", ".", "end", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "TopShuff", ")", ";", "MVT", "SingleTy", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "HwLen", ")", ";", "MVT", "PairTy", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "<NUM_LIT>", "*", "HwLen", ")", ";", "SDValue", "FoldedShuff", "=", "DAG", ".", "getVectorShuffle", "(", "PairTy", ",", "dl", ",", "DAG", ".", "getBitcast", "(", "PairTy", ",", "Inp", ")", ",", "DAG", ".", "getUNDEF", "(", "PairTy", ")", ",", "FoldedMask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "SingleTy", ",", "FoldedShuff", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "}", ";", "auto", "getSourceInfo", "=", "[", "]", "(", "SDValue", "V", ")", "->", "std", "::", "optional", "<", "SubVectorInfo", ">", "{", "while", "(", "V", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_SUBVECTOR", ")", "return", "std", "::", "nullopt", ";", "return", "SubVectorInfo", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "!", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isZero", "(", ")", ")", ";", "}", ";", "for", "(", "SDNode", "*", "N", ":", "Nodes", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "VECTOR_SHUFFLE", ")", "continue", ";", "EVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ResTy", ".", "getVectorElementType", "(", ")" ]

LLVM

Mips

CPP

program_repair

CPU

619,769

[ "<FIXS>", "TII", "(", "static_cast", "const", "MipsInstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "ABI", "(", "TM", ".", "getSubtarget", "MipsSubtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ")", ",", "LongBranchSeqSize", "(", "!", "IsPIC", "?", "<NUM_LIT>", ":", "(", "ABI", "==", "MipsSubtarget", "::", "N64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "}", "<FIXE>" ]

[ "static", "char", "ID", ";", "MipsLongBranch", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "<BUGS>", "TII", "(", "static_cast", "const", "MipsInstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", "{", "}", "<BUGE>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "Mips Long Branch", "<STR_LIT>", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

619,770

[ "result", ";" ]

[ "if", "(", "_", "_", "builtin_constant_p", "(", "_", "_", "B", ")", ")", "rshift", "=", "(", "_", "_", "v8hu", ")", "vec_splat_s16", "(", "_", "_", "B", ")", ";", "else", "rshift", "=", "vec_splats", "(", "(", "unsigned", "short", ")", "_", "_", "B", ")", ";", "result", "=", "vec_vsrh", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "rshift", ")", ";", "}", "return", "(", "_", "_", "m128i", ")" ]

GCC

mips

MD

next_suggestion

CPU

619,771

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

619,772

[ "let", "immOpNum", "=", "<NUM_LIT>", ";" ]

[ "class", "LoadInst_EVENT", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "DAGOperand", "Src", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "LoadInstGenericSrcA", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", ")", ";", "let", "InOperandList", "=", "(", "ins", "Src", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "SPred", ":", "$", "pred", ")", ";", "let", "HasImm", "=", "!", "isa", "<", "Operand", ">", "(", "Src", ")", ";" ]

GCC

pa

CPP

next_suggestion

CPU

619,773

[ "output_asm_insn", "(", "<STR_LIT>", "addl %%r1,%%r26,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";" ]

[ "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "xop", "[", "<NUM_LIT>", "]", "=", "xoperands", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xop", "[", "<NUM_LIT>", "]", ";", "pa_output_pic_pcrel_sequence", "(", "xop", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "bv %%r0(%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "bv,n %%r0(%%r1)", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldil L'%0,%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%0(%%r1),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", "ldil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bv %%r0(%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_SOM", "&&", "flag_pic", "&&", "TREE_PUBLIC", "(", "function", ")", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "label", ",", "<STR_LIT>", "LTHN", "<STR_LIT>", ",", "current_thunk_number", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "label", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addil LT'%3,%%r19", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw RT'%3(%%r1),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%sr0,%%r22),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bb,>=,n %%r22,30,.+16", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "depi 0,31,2,%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 4(%%sr0,%%r22),%%r19", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%sr0,%%r22),%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_PA_20", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "bve (%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_NO_SPACE_REGS", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "be 0(%%sr4,%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldsid (%%sr0,%%r22),%%r21", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "mtsp %%r21,%%sr0", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "be 0(%%sr0,%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "xoperands", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "pa_output_pic_pcrel_sequence", "(", "xop", ")", ";", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bv %%r0(%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "{", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldil L'%0,%%r22", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "be R'%0(%%sr4,%%r22)", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "}", "else", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldo %2(%%r26),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldo R'%2(%%r1),%%r26", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldd 0(%%r26),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "val_14", "=", "VAL_14_BITS_P", "(", "vcall_offset", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldd %2(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd R'%2(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%%r26),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "val_14", "=", "VAL_14_BITS_P", "(", "vcall_offset", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldw %2(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "addil L'%2,%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldw R'%2(%%r1),%%r1", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "(", "!", "TARGET_LONG_CALLS", "&&", "TARGET_SOM", "&&", "!", "TARGET_PORTABLE_RUNTIME", "&&", "!", "(", "flag_pic", "&&", "TREE_PUBLIC", "(", "function", ")", ")", "&&", "(", "TARGET_GAS", "||", "last_address", "<", "<NUM_LIT>", ")", ")", "||", "(", "!", "TARGET_LONG_CALLS", "&&", "!", "TARGET_SOM", "&&", "!", "TARGET_PORTABLE_RUNTIME", "&&", "(", "(", "targetm_common", ".", "have_named_sections", "&&", "DECL_SECTION_NAME", "(", "thunk_fndecl", ")", "!=", "NULL", "&&", "(", "(", "!", "TARGET_64BIT", "&&", "(", "DECL_SECTION_NAME", "(", "thunk_fndecl", ")", "!=", "DECL_SECTION_NAME", "(", "function", ")", ")", ")", "||", "(", "(", "DECL_SECTION_NAME", "(", "thunk_fndecl", ")", "==", "DECL_SECTION_NAME", "(", "function", ")", ")", "&&", "last_address", "<", "<NUM_LIT>", ")", ")", ")", "||", "(", "targetm_common", ".", "have_named_sections", "&&", "DECL_SECTION_NAME", "(", "thunk_fndecl", ")", "==", "NULL", "&&", "DECL_SECTION_NAME", "(", "function", ")", "==", "NULL", "&&", "total_code_bytes", "<", "MAX_PCREL17F_OFFSET", ")", "||", "(", "!", "targetm_common", ".", "have_named_sections", "&&", "total_code_bytes", "<", "MAX_PCREL17F_OFFSET", ")", ")", ")", ")", "{", "nbytes", "+=", "<NUM_LIT>", ";", "output_asm_insn", "(", "<STR_LIT>", "b %0", "<STR_LIT>", ",", "xoperands", ")", ";" ]

LLVM

TVM

CPP

code_generation

Virtual ISA

619,774

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Prepare control-flow for ISel", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

X86

CPP

stmt_completion

CPU

619,775

[ "dl", ",", "MVT", "::", "i32", ",", "TopHalf", ")", ";" ]

[ "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "ExtractedElements", "|=", "<NUM_LIT>", "<<", "Extract", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "SRA", ",", "MVT", "::", "i64", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2i64", ",", "InputVector", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "EVT", "VecIdxTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getVectorIdxTy", "(", "DL", ")", ";", "SDValue", "BottomHalf", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i64", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "TopHalf", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i64", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "MVT", "::", "i64", ",", "DL", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "BottomHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "dl", ",", "MVT", "::", "i64", ",", "BottomHalf", ",", "ShAmt", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

619,776

[ "=", "[", "]", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "operands", ",", "<STR_LIT>", ",", "pattern", ">", "{" ]

[ "class", "BaseSystemI", "<", "bit", "L", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern" ]

LLVM

SystemZ

CPP

program_repair

CPU

619,777

[ "<FIXS>", "std", "::", "string", "Ret", ";", "<FIXE>" ]

[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "bool", "VectorABI", "=", "UsesVectorABI", "(", "CPU", ",", "FS", ")", ";", "<BUGS>", "std", "::", "string", "Ret", "=", "<STR_LIT>", "<STR_LIT>", ";", "<BUGE>", "Ret", "+=", "<STR_LIT>", "E", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,778

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

GCC

tilepro

MD

program_repair

VLIW

619,779

[ "<FIXS>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "<FIXE>" ]

[ "emit_move_insn", "(", "s0", ",", "gen_rtx_PLUS", "(", "SImode", ",", "s0", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", "bcomp", "=", "gen_rtx_NE", "(", "SImode", ",", "s0", ",", "const0_rtx", ")", "loc_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "<BUGE>", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "bcomp", ",", "loc_ref", ",", "pc_rtx", ")", ")", ")", "DONE" ]

GCC

ia64

MD

stmt_completion

CPU

619,780

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

619,781

[ "auto", "COND_NE", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "COND_NE", ",", "DL", ",", "MVT", "::", "i8", ")", ";" ]

[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "Ty", ",", "MVT", "::", "Other", ")", ";", "auto", "ScalarPassThru", "=", "PassThru", ".", "isUndef", "(", ")", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Ty", ")", ":", "DAG", ".", "getBitcast", "(", "Ty", ",", "PassThru", ")", ";", "auto", "Flags", "=", "getFlagsOfCmpZeroFori1", "(", "DAG", ",", "DL", ",", "Mask", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,782

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,783

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

alpha

CPP

next_suggestion

MPU

619,784

[ "}" ]

[ "if", "(", "!", "op0_preserve_value", "&&", "(", "*", "code", "==", "GE", "||", "*", "code", "==", "GT", "||", "*", "code", "==", "GEU", "||", "*", "code", "==", "GTU", ")", "&&", "(", "REG_P", "(", "*", "op1", ")", "||", "*", "op1", "==", "const0_rtx", ")", ")", "{", "std", "::", "swap", "(", "*", "op0", ",", "*", "op1", ")", ";", "*", "code", "=", "(", "int", ")", "swap_condition", "(", "(", "enum", "rtx_code", ")", "*", "code", ")", ";", "}", "if", "(", "(", "*", "code", "==", "LT", "||", "*", "code", "==", "LTU", ")", "&&", "CONST_INT_P", "(", "*", "op1", ")", "&&", "INTVAL", "(", "*", "op1", ")", "==", "<NUM_LIT>", ")", "{", "*", "code", "=", "*", "code", "==", "LT", "?", "LE", ":", "LEU", ";", "*", "op1", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "}" ]

GCC

aarch64

CPP

code_generation

CPU

619,785

[ "static", "void", "build_one", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode_suffix_id", ",", "unsigned", "int", "ti", ",", "unsigned", "int", "gi", ",", "unsigned", "int", "pi", ",", "bool", "force_direct_overloads", ")", "{", "if", "(", "mode_suffix_id", "==", "MODE_single", "&&", "group_suffixes", "[", "group", ".", "groups", "[", "gi", "]", "]", ".", "vectors_per_tuple", "==", "<NUM_LIT>", ")", "return", ";", "auto_vec", "<", "tree", ",", "<NUM_LIT>", ">", "argument_types", ";", "function_instance", "instance", "(", "group", ".", "base_name", ",", "*", "group", ".", "base", ",", "*", "group", ".", "shape", ",", "mode_suffix_id", ",", "group", ".", "types", "[", "ti", "]", ",", "group", ".", "groups", "[", "gi", "]", ",", "group", ".", "preds", "[", "pi", "]", ")", ";", "tree", "return_type", "=", "parse_signature", "(", "instance", ",", "signature", ",", "argument_types", ")", ";", "apply_predication", "(", "instance", ",", "return_type", ",", "argument_types", ")", ";", "b", ".", "add_unique_function", "(", "instance", ",", "return_type", ",", "argument_types", ",", "group", ".", "required_extensions", ",", "force_direct_overloads", ")", ";", "}" ]

[ "Add", "one", "function", "instance", "for", "GROUP", ",", "using", "operand", "suffix", "at", "index", "OI", ",", "mode", "suffix", "at", "index", "PAIR", "&", "&", "bi", "and", "predication", "suffix", "at", "index", "pred_idx", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,786

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Mandarin

CPP

next_suggestion

CPU

619,787

[ "MDCC", "=", "DAGIntCCToMDCC", "(", "CC", ")", ";" ]

[ "SDValue", "MandarinTargetLowering", "::", "LowerSELECT_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "MDCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "CompareFlag", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue", ",", "LHS", ",", "RHS", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

619,788

[ "}" ]

[ "static", "std", "::", "map", "<", "StringRef", ",", "unsigned", ">", "ElfFlags", "=", "{", "{", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V5", "}", ",", "{", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V55", "}", ",", "{", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V60", "}", ",", "{", "<STR_LIT>", "hexagonv62", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V62", "}", ",", "{", "<STR_LIT>", "hexagonv65", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V65", "}", ",", "{", "<STR_LIT>", "hexagonv66", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V66", "}", ",", "{", "<STR_LIT>", "hexagonv67", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V67", "}", ",", "{", "<STR_LIT>", "hexagonv67t", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V67T", "}", ",", "{", "<STR_LIT>", "hexagonv68", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V68", "}", ",", "}", ";", "auto", "F", "=", "ElfFlags", ".", "find", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "assert", "(", "F", "!=", "ElfFlags", ".", "end", "(", ")", "&&", "<STR_LIT>", "Unrecognized Architecture", "<STR_LIT>", ")", ";", "return", "F", "->", "second", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

619,789

[ "return", "new", "ELFX86_32AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", ";" ]

[ "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "DarwinX86_32AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "WindowsX86AsmBackend", "(", "T", ",", "false", ",", "CPU", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "if", "(", "TheTriple", ".", "isOSIAMCU", "(", ")", ")", "return", "new", "ELFX86_IAMCUAsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", ";" ]

GCC

sh

MD

next_suggestion

CPU

619,790

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]" ]

GCC

m68k

MD

stmt_completion

MPU

619,791

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "and", "(", "eq_attr" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,792

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "def", "A2_tfrpf", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

code_generation

CPU

619,793

[ "static", "const", "char", "*", "rs6000_get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "rs6000_get_some_local_dynamic_name_1", ",", "<NUM_LIT>", ")", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "gcc_unreachable", "(", ")", ";", "}" ]

[ "Locate", "some", "local-dynamic", "symbol", "still", "in", "use", "by", "this", "function", "so", "that", "we", "can", "print", "its", "name", "in", "some", "tls_ld", "pattern", "." ]

GCC

i386

CPP

stmt_completion

CPU

619,794

[ ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_vcvtph2psx256_mask", "(", "_", "_", "A", ",", "_", "mm256_setzero_ps", "(", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,795

[ "uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "MFI", ",", "FIRST_IMPLICIT", ")", ";" ]

[ "SDValue", "SITargetLowering", "::", "getImplicitArgPtr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

619,796

[ ">", "{", "def", "Wr", ":", "BaseCondSelectOp", "<", "op", ",", "op2", ",", "GPR32", ",", "asm", ",", "frag", ">", "{" ]

[ "multiclass", "CondSelectOp", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "string", "asm", ",", "PatFrag", "frag" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,797

[ ",", "HasSVE2orStreamingSVE", "]", ";" ]

[ "let", "CompleteModel", "=", "<NUM_LIT>", ";", "list", "<", "Predicate", ">", "UnsupportedFeatures", "=", "[", "HasSVE2", ",", "HasSVE2AES", ",", "HasSVE2SM4", ",", "HasSVE2SHA3", ",", "HasSVE2BitPerm", ",", "HasPAuth" ]

LLVM

ARM

TD

stmt_completion

CPU

619,798

[ "#", "<STR_LIT>", ")", "DPR", ":", "$", "Dd", ",", "DPR", ":", "$", "Dm", ")", ">", ";" ]

[ "def", ":", "NEONInstAlias", "<", "!", "strconcat", "(", "<STR_LIT>", ",", "op", ",", "<STR_LIT>", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,799

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]