docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	frv	MD	next_suggestion	VLIW	619,800	[ "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	619,801	[ "$", "Vd", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ")", ">", ",", "Requires", "<", "[", "HasNEON", "]", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4i32", "(", "or", "(", "and", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vd", ")", ",", "(", "and", "QPR", ":", "$", "Vm", ",", "(", "vnotq", "QPR", ":", "$", "Vd", ")", ")", ")", ")", ",", "(", "VBSLq", "QPR", ":" ]
LLVM	X86	CPP	program_repair	CPU	619,802	[ "<FIXS>", "SwitchToSection", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "F", ",", "TM", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "DecorateCygMingName", "(", "CurrentFnName", ",", "F", ")", ";", "<BUGS>", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "F", ")", ")", ";", "<BUGE>", "switch", "(", "F", "->", "getLinkage", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown linkage type!", "<STR_LIT>", ")", ";", "case", "Function", "::", "InternalLinkage", ":" ]
GCC	rs6000	MD	stmt_completion	CPU	619,803	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	619,804	[ "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "ashift", ":", "SI", "(", "match_dup" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	619,805	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "class", "VpuInst_MovIType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "Operand", "Isrc", ",", "string", "asmstr", ",", "Operand", "Pred", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,806	[ "}" ]	[ "emitAccSpillRestoreInfo", "(", "MBB", ",", "IsPrimed", ",", "false", ")", ";", "if", "(", "IsPrimed", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "XXMFACC", ")", ",", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "DisableAutoPairedVecSt", ")", "spillRegPairs", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ",", "Reg", ",", "FrameIndex", ",", "IsLittleEndian", ",", "IsKilled", ",", "true", ")", ";", "else", "{", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "STXVP", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "IsKilled", ")", ")", ",", "FrameIndex", ",", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "STXVP", ")", ")", ".", "addReg", "(", "Reg", "+", "<NUM_LIT>", ",", "getKillRegState", "(", "IsKilled", ")", ")", ",", "FrameIndex", ",", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	619,807	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	619,808	[ "if", "(", "TARGET_AVX", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "vmovsd\\t{%d1, %0\|%0, %d1}", "<STR_LIT>", ";" ]	[ "if", "(", "HAVE_AS_IX86_INTERUNIT_MOVQ", ")", "return", "<STR_LIT>", "%vmovq\\t{%q1, %0\|%0, %q1}", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "%vmovd\\t{%q1, %0\|%0, %q1}", "<STR_LIT>", ";", "}", "else", "return", "<STR_LIT>", "%vmovq\\t{%1, %0\|%0, %1}", "<STR_LIT>", ";", "case", "MODE_SI", ":", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vmovd\\t{%1, %k0\|%k0, %1}", "<STR_LIT>", ";", "else", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vmovd\\t{%k1, %0\|%0, %k1}", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "%vmovd\\t{%1, %0\|%0, %1}", "<STR_LIT>", ";", "case", "MODE_HI", ":", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "vmovw\\t{%1, %k0\|%k0, %1}", "<STR_LIT>", ";", "else", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "vmovw\\t{%k1, %0\|%0, %k1}", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "vmovw\\t{%1, %0\|%0, %1}", "<STR_LIT>", ";", "case", "MODE_DF", ":" ]
GCC	nds32	MD	next_suggestion	CPU	619,809	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mips	CPP	code_generation	CPU	619,810	[ "void", "mips_expand_scc", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "target", "=", "operands", "[", "<NUM_LIT>", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", ";", "if", "(", "code", "==", "EQ", "\|\|", "code", "==", "NE", ")", "{", "if", "(", "ISA_HAS_SEQ_SNE", "&&", "reg_imm10_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", "mips_emit_binary", "(", "code", ",", "target", ",", "op0", ",", "op1", ")", ";", "else", "{", "rtx", "zie", "=", "mips_zero_if_equal", "(", "op0", ",", "op1", ")", ";", "mips_emit_binary", "(", "code", ",", "target", ",", "zie", ",", "const0_rtx", ")", ";", "}", "}", "else", "mips_emit_int_order_test", "(", "code", ",", "<NUM_LIT>", ",", "target", ",", "op0", ",", "op1", ")", ";", "}" ]	[ "Try", "performing", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ",", "whose", "arms", "are", "OPERANDS", "[", "2", "]", "and", "OPERAND", "[", "3", "]", ".", "Store", "the", "result", "in", "OPERANDS", "[", "0", "]", ".", "On", "64-bit", "targets", ",", "the", "mode", "of", "the", "comparison", "and", "target", "will", "always", "be", "SImode", ",", "thus", "possibly", "narrower", "than", "that", "of", "the", "comparison", "'s", "operands", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,811	[ "StoreSize", ";" ]	[ "unsigned", "GCNTTIImpl", "::", "getStoreVectorFactor", "(", "unsigned", "VF", ",", "unsigned", "StoreSize", ",", "unsigned", "ChainSizeInBytes", ",", "VectorType", "", "VecTy", ")", "const", "{", "unsigned", "VecRegBitWidth", "=", "VF", "" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,812	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,813	[ "=", "<NUM_LIT>", ")", ":" ]	[ "R600FrameLowering", "(", "StackDirection", "D", ",", "unsigned", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl" ]
GCC	aarch64	CPP	stmt_completion	CPU	619,814	[ "_", "a", ")", "{" ]	[ "vcgtzq_s32", "(", "int32x4_t", "_" ]
GCC	c6x	MD	next_suggestion	VLIW	619,815	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "bswap", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	619,816	[ "UseAlternateSExtLoadCVTF32Pattern", ";" ]	[ "bool", "useAlternateSExtLoadCVTF32Pattern", "(", ")", "const", "{", "return" ]
LLVM	ARM	CPP	program_repair	CPU	619,817	[ "<FIXS>", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ")", ";", "<FIXE>" ]	[ "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "<BUGS>", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "void", "ARMTargetLowering", "::", "PassF64ArgInRegs", "(", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", "," ]
GCC	rs6000	MD	stmt_completion	CPU	619,818	[ ")", ")", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "GPR", "CA_REGNO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	619,819	[ "return", "&", "Mips", "::", "GPR32RegClass", ";" ]	[ "const", "unsigned", "TySize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "isRegInGprb", "(", "Reg", ",", "MRI", ")", ")", "{", "assert", "(", "(", "Ty", ".", "isScalar", "(", ")", "\|\|", "Ty", ".", "isPointer", "(", ")", ")", "&&", "TySize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Register class not available for LLT, register bank combination", "<STR_LIT>", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	619,820	[ "if", "(", "upper_mode", "==", "SImode", ")", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "l", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";" ]	[ "if", "(", "mode", "==", "TImode", ")", "split_double_mode", "(", "mode", ",", "&", "operand", ",", "<NUM_LIT>", ",", "&", "parts", "[", "<NUM_LIT>", "]", ",", "&", "parts", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "==", "XFmode", "\|\|", "mode", "==", "TFmode", ")", "{", "machine_mode", "upper_mode", "=", "mode", "==", "XFmode", "?", "SImode", ":", "DImode", ";", "if", "(", "REG_P", "(", "operand", ")", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "upper_mode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "offsettable_memref_p", "(", "operand", ")", ")", "{", "operand", "=", "adjust_address", "(", "operand", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "operand", ";", "parts", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operand", ",", "upper_mode", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "operand", ")", "==", "CONST_DOUBLE", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "operand", ")", ";", "real_to_target", "(", "l", ",", "&", "r", ",", "mode", ")", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "<NUM_LIT>", ")", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "(", "l", "[", "<NUM_LIT>", "]", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", "+", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "l", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ",", "DImode", ")", ";", "else", "parts", "[", "<NUM_LIT>", "]", "=", "immed_double_const", "(", "l", "[", "<NUM_LIT>", "]", ",", "l", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	619,821	[ "<FIXS>", "XOP", ",", "VVVV", ",", "XOPA", ";", "<FIXE>", "<FIXS>", "XOP", ",", "VVVV", ",", "XOPA", ";", "<FIXE>" ]	[ "def", "rri", ":", "Ii32", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", ")", ",", "(", "ins", "RC", ":", "$", "src0", ",", "GR32", ":", "$", "src1", ",", "i32imm", ":", "$", "cntl", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86lwpins", "RC", ":", "$", "src0", ",", "GR32", ":", "$", "src1", ",", "timm", ":", "$", "cntl", ")", ")", "]", ">", ",", "<BUGS>", "XOP_4V", ",", "XOPA", ";", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", "indef", "rmi", ":", "Ii32", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "RC", ":", "$", "src0", ",", "i32mem", ":", "$", "src1", ",", "i32imm", ":", "$", "cntl", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86lwpins", "RC", ":", "$", "src0", ",", "(", "loadi32", "addr", ":", "$", "src1", ")", ",", "timm", ":", "$", "cntl", ")", ")", "]", ">", ",", "<BUGS>", "XOP_4V", ",", "XOPA", ";", "<BUGE>", "}", "let", "Defs", "=", "[", "EFLAGS", "]", "in", "{" ]
GCC	s390	MD	next_suggestion	MPU	619,822	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	aarch64	MD	next_suggestion	CPU	619,823	[ "(", "V3x4BF", "<STR_LIT>", ")", "(", "V3x8BF", "<STR_LIT>", ")" ]	[ "(", "V2x4BF", "<STR_LIT>", ")", "(", "V2x8BF", "<STR_LIT>", ")", "(", "V3x8QI", "<STR_LIT>", ")", "(", "V3x16QI", "<STR_LIT>", ")", "(", "V3x4HI", "<STR_LIT>", ")", "(", "V3x8HI", "<STR_LIT>", ")", "(", "V3x2SI", "<STR_LIT>", ")", "(", "V3x4SI", "<STR_LIT>", ")", "(", "V3x1DI", "<STR_LIT>", ")", "(", "V3x2DI", "<STR_LIT>", ")", "(", "V3x4HF", "<STR_LIT>", ")", "(", "V3x8HF", "<STR_LIT>", ")", "(", "V3x2SF", "<STR_LIT>", ")", "(", "V3x4SF", "<STR_LIT>", ")", "(", "V3x1DF", "<STR_LIT>", ")", "(", "V3x2DF", "<STR_LIT>", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	619,824	[ "return", "canUseBlockOperation", "(", "Store", ",", "Load", ")", ";" ]	[ "if", "(", "Size", ">", "<NUM_LIT>", "&&", "Size", "<=", "<NUM_LIT>", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Load", "->", "getBasePtr", "(", ")", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Store", "->", "getBasePtr", "(", ")", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,825	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	mn10300	CPP	code_generation	MPU	619,826	[ "static", "int", "mn10300_adjust_sched_cost", "(", "rtx_insn", "", "insn", ",", "rtx", "link", ",", "rtx_insn", "", "dep", ",", "int", "cost", ")", "{", "rtx", "insn_set", ";", "rtx", "dep_set", ";", "int", "timings", ";", "if", "(", "!", "TARGET_AM33", ")", "return", "<NUM_LIT>", ";", "insn_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "insn_set", ")", "return", "cost", ";", "dep_set", "=", "single_set", "(", "dep", ")", ";", "if", "(", "!", "dep_set", ")", "return", "cost", ";", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "set_is_load_p", "(", "dep_set", ")", "&&", "set_is_store_p", "(", "insn_set", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "else", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "!", "set_is_store_p", "(", "insn_set", ")", "&&", "!", "JUMP_P", "(", "insn", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "==", "MODE_FLOAT", ")", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "cost", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "!=", "MODE_FLOAT", ")", "return", "cost", ";", "if", "(", "!", "set_is_load_p", "(", "insn_set", ")", "&&", "!", "set_is_store_p", "(", "insn_set", ")", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "!=", "MODE_INT", ")", "return", "cost", ";", "timings", "=", "get_attr_timings", "(", "insn", ")", ";", "return", "timings", "<", "<NUM_LIT>", "?", "(", "timings", "%", "<NUM_LIT>", ")", ":", "(", "timings", "%", "<NUM_LIT>", ")", ";", "}" ]	[ "Update", "scheduling", "costs", "for", "situations", "that", "can", "not", "be", "described", "using", "the", "attributes", "and", "DFA", "machinery", ".", "DEP", "is", "the", "insn", "being", "scheduled", ".", "INSN", "is", "the", "previous", "insn", ".", "COST", "is", "the", "current", "cycle", "cost", "for", "DEP", "." ]
LLVM	ARM64	TD	next_suggestion	CPU	619,827	[ "}" ]	[ "let", "ParserMatchClass", "=", "MemoryIndexed16Operand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ",", "i64imm", ":", "$", "offset", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,828	[ ")", ";" ]	[ "uint32_t", "ARMMCCodeEmitter", "::", "getMVEPairVectorIndexOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Unexpected operand type!", "<STR_LIT>", ")", ";", "int", "Value", "=", "MO", ".", "getImm", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,829	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeq_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	PowerPC	CPP	code_generation	CPU	619,830	[ "SDValue", "PPCTargetLowering", "::", "getSqrtInputTest", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "DenormalMode", "&", "Mode", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "MVT", "::", "i1", ")", "\|\|", "(", "VT", "!=", "MVT", "::", "f64", "&&", "(", "(", "VT", "!=", "MVT", "::", "v2f64", "&&", "VT", "!=", "MVT", "::", "v4f32", ")", "\|\|", "!", "Subtarget", ".", "hasVSX", "(", ")", ")", ")", ")", "return", "TargetLowering", "::", "getSqrtInputTest", "(", "Op", ",", "DAG", ",", "Mode", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FTSQRT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Op", ")", ";", "SDValue", "SRIdxVal", "=", "DAG", ".", "getTargetConstant", "(", "PPC", "::", "sub_eq", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "MVT", "::", "i1", ",", "FTSQRT", ",", "SRIdxVal", ")", ",", "<NUM_LIT>", ")", ";", "}" ]	[ "Return", "a", "target-dependent", "comparison", "result", "if", "the", "input", "operand", "is", "suitable", "for", "use", "with", "a", "square", "root", "estimate", "calculation", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	619,831	[ "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";" ]	[ "CCAssignFn", "", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", "," ]
LLVM	Xtensa	CPP	code_generation	MPU	619,832	[ "void", "XtensaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented operand", "<STR_LIT>", ")", ";", "}" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	619,833	[ ";" ]	[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_LoadComplexOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", "let", "Dest", "=", "dest" ]
LLVM	X86	CPP	next_suggestion	CPU	619,834	[ "llvm_unreachable", "(", "<STR_LIT>", "All 256->128 cases should have been handled above!", "<STR_LIT>", ")", ";" ]	[ "if", "(", "(", "VT", "==", "MVT", "::", "v4i32", ")", "&&", "(", "InVT", "==", "MVT", "::", "v4i64", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i32", ",", "In", ")", ";", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v8i32", ",", "DL", ",", "In", ",", "In", ",", "ShufMask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "VT", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v4i32", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v4i32", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "MVT", "::", "v8i16", ")", "&&", "(", "InVT", "==", "MVT", "::", "v8i32", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v32i8", ",", "In", ")", ";", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v32i8", ",", "DL", ",", "In", ",", "In", ",", "ShufMask1", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64", ",", "In", ")", ";", "static", "const", "int", "ShufMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i64", ",", "DL", ",", "In", ",", "In", ",", "ShufMask2", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i16", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i16", ",", "In", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v16i8", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v16i8", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v16i8", ",", "DL", ",", "OpLo", ",", "OpLo", ",", "ShufMask1", ")", ";", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v16i8", ",", "DL", ",", "OpHi", ",", "OpHi", ",", "ShufMask1", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "res", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "res", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "InVT", "==", "MVT", "::", "v16i16", ")", "{", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ")", ";", "SDValue", "InLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i16", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "InHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i16", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InLo", ",", "InHi", ")", ";", "}" ]
GCC	aarch64	MD	next_suggestion	CPU	619,835	[ "UNSPEC_SQRSHRN", "UNSPEC_UQRSHRN", "]", ")" ]	[ "(", "define_int_iterator", "VQSHRN_N", "[", "UNSPEC_SQSHRUN", "UNSPEC_SQRSHRUN", "UNSPEC_SQSHRN", "UNSPEC_UQSHRN" ]
LLVM	ARM64	CPP	next_suggestion	CPU	619,836	[ "}" ]	[ "static", "ARM64MCExpr", "::", "VariantKind", "Variants", "[", "]", "=", "{", "ARM64MCExpr", "::", "VK_ABS_G3", "}", ";", "return", "isMovWSymbol", "(", "Variants", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	619,837	[ ")" ]	[ "(", "define_subst_attr", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	program_repair	CPU	619,838	[ "<FIXS>", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "NEG", ",", "MVT", "::", "i32", ",", "PT", ")", ".", "Val", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "SDOperand", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "ADDZE", ",", "MVT", "::", "i32", ",", "SDOperand", "(", "Op", ",", "<NUM_LIT>", ")", ",", "SDOperand", "(", "Op", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "Result", "=", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "NEG", ",", "MVT", "::", "i32", ",", "PT", ")", ";", "<BUGE>", "}", "<BUGS>", "return", "NULL", ";", "<BUGE>", "}" ]
GCC	nds32	MD	stmt_completion	CPU	619,839	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,840	[ "}" ]	[ "def", "imm0_127", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_127Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	619,841	[ "count", ")", ";" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_slli_pi64", "(", "_", "_", "m64", "_", "_", "m", ",", "int", "_", "_", "count", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_psllq", "(", "_", "_", "m", ",", "_", "_" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	619,842	[ "true", ")", ";" ]	[ "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,843	[ "}" ]	[ "CallInst", "", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Simplifier", ".", "useNative", "(", "CI", ")", ")", "Changed", "=", "true", ";", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,844	[ "}" ]	[ "SDValue", "R600TargetLowering", "::", "LowerShiftParts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Lo", ",", "Hi", ";", "expandShiftParts", "(", "Op", ".", "getNode", "(", ")", ",", "Lo", ",", "Hi", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Lo", ",", "Hi", "}", ",", "SDLoc", "(", "Op", ")", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,845	[ "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";" ]	[ "SDValue", "Vals", "[", "<NUM_LIT>", "]", ",", "LoadChains", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "++", "Idx", ")", "{", "SDValue", "Load", ";", "if", "(", "ScalarVT", "!=", "ScalarMemVT", ")", "Load", "=", "DAG", ".", "getExtLoad", "(", "LN", "->", "getExtensionType", "(", ")", ",", "dl", ",", "ScalarVT", ",", "LoadChain", ",", "BasePtr", ",", "LN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "", "Stride", ")", ",", "ScalarMemVT", ",", "MinAlign", "(", "Alignment", ",", "Idx", "", "Stride", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LN", "->", "getAAInfo", "(", ")", ")", ";", "else", "Load", "=", "DAG", ".", "getLoad", "(", "ScalarVT", ",", "dl", ",", "LoadChain", ",", "BasePtr", ",", "LN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "", "Stride", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "", "Stride", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LN", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "LN", "->", "isIndexed", "(", ")", ")", "{", "assert", "(", "LN", "->", "getAddressingMode", "(", ")", "==", "ISD", "::", "PRE_INC", "&&", "<STR_LIT>", "Unknown addressing mode on vector load", "<STR_LIT>", ")", ";", "Load", "=", "DAG", ".", "getIndexedLoad", "(", "Load", ",", "dl", ",", "BasePtr", ",", "LN", "->", "getOffset", "(", ")", ",", "LN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "Vals", "[", "Idx", "]", "=", "Load", ";", "LoadChains", "[", "Idx", "]", "=", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Stride", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "LoadChains", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "Vals", ")", ";", "if", "(", "LN", "->", "isIndexed", "(", ")", ")", "{", "SDValue", "RetOps", "[", "]", "=", "{", "Value", ",", "Vals", "[", "<NUM_LIT>", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "TF", "}", ";" ]
GCC	pa	CPP	next_suggestion	CPU	619,846	[ "rtx", "delta", "=", "GEN_INT", "(", "-", "actual_fsize", ")", ";" ]	[ "offset", "+=", "UNITS_PER_WORD", ";", "}", "}", "else", "{", "offset", "=", "local_fsize", "-", "actual_fsize", ";", "if", "(", "DO_FRAME_NOTES", "&&", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ",", "regno", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "break", ";", "if", "(", "merge_sp_adjust_with_load", "==", "<NUM_LIT>", "&&", "local_fsize", "==", "<NUM_LIT>", "&&", "VAL_14_BITS_P", "(", "-", "actual_fsize", ")", ")", "merge_sp_adjust_with_load", "=", "regno", ";", "else", "load_reg", "(", "regno", ",", "offset", ",", "STACK_POINTER_REGNUM", ")", ";", "offset", "+=", "UNITS_PER_WORD", ";", "}", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "!", "call_used_regs", "[", "i", "]", ")", "{", "if", "(", "merge_sp_adjust_with_load", "==", "<NUM_LIT>", "&&", "local_fsize", "==", "<NUM_LIT>", "&&", "VAL_14_BITS_P", "(", "-", "actual_fsize", ")", ")", "merge_sp_adjust_with_load", "=", "i", ";", "else", "load_reg", "(", "i", ",", "offset", ",", "STACK_POINTER_REGNUM", ")", ";", "offset", "+=", "UNITS_PER_WORD", ";", "}", "}", "}", "offset", "=", "(", "offset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "save_fregs", ")", "{", "if", "(", "frame_pointer_needed", ")", "set_reg_plus_d", "(", "<NUM_LIT>", ",", "HARD_FRAME_POINTER_REGNUM", ",", "offset", ",", "<NUM_LIT>", ")", ";", "else", "set_reg_plus_d", "(", "<NUM_LIT>", ",", "STACK_POINTER_REGNUM", ",", "offset", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "FP_SAVED_REG_LAST", ";", "i", ">=", "FP_SAVED_REG_FIRST", ";", "i", "-=", "FP_REG_STEP", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "\|\|", "(", "!", "TARGET_64BIT", "&&", "df_regs_ever_live_p", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "src", "=", "gen_rtx_MEM", "(", "DFmode", ",", "gen_rtx_POST_INC", "(", "word_mode", ",", "tmpreg", ")", ")", ";", "rtx", "dest", "=", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "}", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "rtx", "delta", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "set_reg_plus_d", "(", "STACK_POINTER_REGNUM", ",", "HARD_FRAME_POINTER_REGNUM", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_pre_load", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "delta", ")", ")", ";", "}", "else", "if", "(", "merge_sp_adjust_with_load", ")", "{" ]
LLVM	PowerPC	TD	stmt_completion	CPU	619,847	[ "VEXTUBLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ",", "sub_32", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG", "(" ]
GCC	rs6000	CPP	next_suggestion	CPU	619,848	[ "return", "rs6000_expand_vec_perm_const_1", "(", "target", ",", "op0", ",", "op1", ",", "perm0", ",", "perm1", ")", ";" ]	[ "perm0", "=", "INTVAL", "(", "XVECEXP", "(", "sel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "perm1", "=", "INTVAL", "(", "XVECEXP", "(", "sel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	program_repair	CPU	619,849	[ "<FIXS>", "if", "(", "IsTailCall", ")", "IsTailCall", "=", "isEligibleForTailCallOptimization", "(", "MipsCCInfo", ",", "NextStackOffset", ",", "<FIXE>", "<FIXS>", "if", "(", "IsTailCall", ")", "+", "NumTailCalls", ";", "<FIXE>" ]	[ "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "<BUGS>", "if", "(", "isTailCall", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "MipsCCInfo", ",", "NextStackOffset", ",", "<BUGE>", "*", "MF", ".", "getInfo", "MipsFunctionInfo", ">", "(", ")", ")", ";", "<BUGS>", "if", "(", "isTailCall", ")", "<BUGE>" ]
LLVM	ARM	TD	stmt_completion	CPU	619,850	[ "<STR_LIT>", ">", ";" ]	[ "def", "VLD3DUPd16", ":", "VLD3DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", "," ]
LLVM	AMDGPU	CPP	code_generation	GPU	619,851	[ "bool", "AMDGPUCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "if", "(", "Info", ".", "IsVarArg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Variadic functions not implemented\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SITargetLowering", "&", "TLI", "=", "", "getTLI", "<", "SITargetLowering", ">", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "AMDGPUTargetMachine", "::", "EnableFixedFunctionABI", "&&", "CallConv", "!=", "CallingConv", "::", "AMDGPU_Gfx", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Variable function ABI not implemented\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unhandled call from graphics shader\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "InArgs", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "bool", "CanTailCallOpt", "=", "isEligibleForTailCallOptimization", "(", "MIRBuilder", ",", "Info", ",", "InArgs", ",", "OutArgs", ")", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to lower musttail call as tail call\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "CanTailCallOpt", ")", "return", "lowerTailCall", "(", "MIRBuilder", ",", "Info", ",", "OutArgs", ")", ";", "CCAssignFn", "", "AssignFnFixed", ";", "CCAssignFn", "", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "ADJCALLSTACKUP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "<NUM_LIT>", ">", "ImplicitArgRegs", ";", "if", "(", "AMDGPUTargetMachine", "::", "EnableFixedFunctionABI", "&&", "Info", ".", "CallConv", "!=", "CallingConv", "::", "AMDGPU_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PhysRegs", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "AMDGPUOutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "OutArgs", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "const", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "handleImplicitCallArguments", "(", "MIRBuilder", ",", "MIB", ",", "ST", ",", "", "MFI", ",", "ImplicitArgRegs", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "", "TRI", ",", "MRI", ",", "", "ST", ".", "getInstrInfo", "(", ")", ",", "", "ST", ".", "getRegBankInfo", "(", ")", ",", "", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "CCAssignFn", "", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "RetAssignFn", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "InArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "}", "uint64_t", "CalleePopBytes", "=", "NumBytes", ";", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "ADJCALLSTACKDOWN", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CalleePopBytes", ")", ";", "if", "(", "!", "Info", ".", "CanLowerReturn", ")", "{", "insertSRetLoads", "(", "MIRBuilder", ",", "Info", ".", "OrigRet", ".", "Ty", ",", "Info", ".", "OrigRet", ".", "Regs", ",", "Info", ".", "DemoteRegister", ",", "Info", ".", "DemoteStackIndex", ")", ";", "}", "return", "true", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	619,852	[ ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "STPSUPPRESS_PASS_NAME" ]
GCC	i386	MD	next_suggestion	CPU	619,853	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	619,854	[ "if", "(", "qualifiers", "&", "qualifier_pointer", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";" ]	[ "else", "type", "=", "aarch64_int_or_fp_type", "(", "mode", ",", "qualifiers", ")", ";", "gcc_assert", "(", "type", "!=", "NULL_TREE", ")", ";", "if", "(", "qualifiers", "&", "qualifier_const", ")", "type", "=", "build_qualified_type", "(", "type", ",", "TYPE_QUAL_CONST", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,855	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]
LLVM	AArch64	CPP	program_repair	CPU	619,856	[ "<FIXS>", "unsigned", "TransferBytes", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "bool", "Is64bitVec", "=", "false", ";", "bool", "IsLoadDup", "=", "false", ";", "bool", "IsLoad", "=", "false", ";", "<BUGS>", "unsigned", "TransferBytes", "=", "<NUM_LIT>", ";", "<BUGE>", "unsigned", "NumVecs", "=", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{" ]
GCC	s390	MD	next_suggestion	MPU	619,857	[ "operands", "[", "<NUM_LIT>", "]", "=", "constm1_rtx" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "INT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "INT", "(", "match_operand", ":", "INT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "xor", ":", "INT", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", ")", "]", "{" ]
LLVM	X86	TD	next_suggestion	CPU	619,858	[ "}" ]	[ "let", "ResourceCycles", "=", "Res", ";", "let", "NumMicroOps", "=", "UOps", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	619,859	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "class", "LoadStore64RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "ins", ",", "outs", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
LLVM	CSKY	CPP	code_generation	CPU	619,860	[ "bool", "CSKYAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "OS", "<<", "<STR_LIT>", "(", "<STR_LIT>", "<<", "CSKYInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ", 0)", "<STR_LIT>", ";", "return", "false", ";", "}", "return", "AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ";", "}" ]	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	619,861	[ "}" ]	[ "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GV", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "ARM", "::", "R9", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "SB", ",", "RelAddr", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	619,862	[ "nullptr", ";" ]	[ "const", "PPCSubtarget", "&", "Subtarget", "=", "FuncInfo", ".", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "new", "PPCFastISel", "(", "FuncInfo", ",", "LibInfo", ")", ";", "return" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,863	[ "(", ")", ";" ]	[ "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", ";", "case", "ARM", "::", "reloc_arm_pic_jt", ":", "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", "-", "MR", "->", "getConstantVal", "(", ")", ";", "case", "ARM", "::", "reloc_arm_jt_base", ":", "return", "getJumpTableBaseAddr", "(", "MR", "->", "getJumpTableIndex", "(", ")", ")", ";", "case", "ARM", "::", "reloc_arm_cp_entry", ":", "case", "ARM", "::", "reloc_arm_vfp_cp_entry", ":", "case", "ARM", "::", "reloc_arm_so_imm_cp_entry", ":", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";", "case", "ARM", "::", "reloc_arm_machine_cp_entry", ":", "{", "ARMConstantPoolValue", "", "ACPV", "=", "(", "ARMConstantPoolValue", "", ")", "MR", "->", "getConstantVal" ]
GCC	i386	CPP	stmt_completion	CPU	619,864	[ ",", "clob", ")", ";" ]	[ "use_sse", "=", "SSE_FLOAT_MODE_P", "(", "mode", ")", ";", "if", "(", "mode", "==", "SFmode", ")", "vmode", "=", "V4SFmode", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "vmode", "=", "V2DFmode", ";", "}", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "set", "=", "gen_rtx_fmt_e", "(", "code", ",", "mode", ",", "src", ")", ";", "set", "=", "gen_rtx_SET", "(", "dst", ",", "set", ")", ";", "if", "(", "use_sse", ")", "{", "rtx", "mask", ",", "use", ",", "clob", ";", "mask", "=", "ix86_build_signbit_mask", "(", "vmode", ",", "vector_mode", ",", "code", "==", "ABS", ")", ";", "use", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "mask", ")", ";", "if", "(", "vector_mode", "\|\|", "mode", "==", "TFmode", ")", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "use", ")", ";", "else", "{", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "use", ",", "clob", ")", ";", "}", "}", "else", "{", "rtx", "clob", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set" ]
GCC	i386	CPP	next_suggestion	CPU	619,865	[ "}" ]	[ "if", "(", "target", ")", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "if", "(", "target", "&&", "opt_for_fn", "(", "target", "->", "decl", ",", "optimize", ")", "&&", "!", "(", "profile_flag", "&&", "!", "flag_fentry", ")", ")", "{", "cgraph_local_info", "*", "i", "=", "&", "target", "->", "local", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "{", "int", "local_regparm", ",", "globals", "=", "<NUM_LIT>", ",", "regno", ";", "for", "(", "local_regparm", "=", "<NUM_LIT>", ";", "local_regparm", "<", "REGPARM_MAX", ";", "local_regparm", "++", ")", "if", "(", "fixed_regs", "[", "local_regparm", "]", ")", "break", ";", "if", "(", "local_regparm", "==", "<NUM_LIT>", "&&", "DECL_STATIC_CHAIN", "(", "target", "->", "decl", ")", ")", "local_regparm", "=", "<NUM_LIT>", ";", "if", "(", "local_regparm", "==", "<NUM_LIT>", "&&", "flag_split_stack", ")", "local_regparm", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "AX_REG", ";", "regno", "<=", "DI_REG", ";", "regno", "++", ")", "if", "(", "fixed_regs", "[", "regno", "]", ")", "globals", "++", ";", "local_regparm", "=", "globals", "<", "local_regparm", "?", "local_regparm", "-", "globals", ":", "<NUM_LIT>", ";", "if", "(", "local_regparm", ">", "regparm", ")", "regparm", "=", "local_regparm", ";" ]
GCC	i386	MD	stmt_completion	CPU	619,866	[ "truncate", "us_truncate", "]", ")" ]	[ "(", "define_code_iterator", "any_truncate", "[", "ss_truncate" ]
GCC	i386	CPP	program_repair	CPU	619,867	[ "<FIXS>", "gen", "=", "gen_mmx_pblendvb_v8qi", ";", "<FIXE>" ]	[ "{", "op_true", "=", "force_reg", "(", "mode", ",", "op_true", ")", ";", "<BUGS>", "gen", "=", "gen_mmx_pblendvb64", ";", "<BUGE>", "if", "(", "mode", "!=", "V8QImode", ")", "d", "=", "gen_reg_rtx", "(", "V8QImode", ")", ";", "op_false", "=", "gen_lowpart", "(", "V8QImode", ",", "op_false", ")", ";" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	619,868	[ "true", ";" ]	[ "CmpInst", "::", "Predicate", "Cond", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "(", "!", "ST", "->", "canDirectlyComparePointers", "(", ")", "\|\|", "(", "Cond", "!=", "CmpInst", "::", "ICMP_EQ", "&&", "Cond", "!=", "CmpInst", "::", "ICMP_NE", ")", ")", "&&", "MRI", ".", "getType", "(", "Reg0", ")", ".", "isPointer", "(", ")", "&&", "MRI", ".", "getType", "(", "Reg1", ")", ".", "isPointer", "(", ")", ")", "{", "LLT", "ConvT", "=", "LLT", "::", "scalar", "(", "ST", "->", "getPointerSize", "(", ")", ")", ";", "Type", "", "LLVMTy", "=", "IntegerType", "::", "get", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "ST", "->", "getPointerSize", "(", ")", ")", ";", "SPIRVType", "", "SpirvTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "LLVMTy", ",", "Helper", ".", "MIRBuilder", ")", ";", "Op0", ".", "setReg", "(", "convertPtrToInt", "(", "Reg0", ",", "ConvT", ",", "SpirvTy", ",", "Helper", ",", "MRI", ",", "GR", ")", ")", ";", "Op1", ".", "setReg", "(", "convertPtrToInt", "(", "Reg1", ",", "ConvT", ",", "SpirvTy", ",", "Helper", ",", "MRI", ",", "GR", ")", ")", ";", "}", "return" ]
GCC	tilepro	MD	stmt_completion	VLIW	619,869	[ ")", "]", ")" ]	[ "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	iq2000	CPP	next_suggestion	CPU	619,870	[ "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";" ]	[ "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "TRAMPOLINE_CODE_SIZE", "+", "GET_MODE_SIZE", "(", "Pmode", ")", ")", ";" ]
LLVM	PowerPC	TD	program_repair	CPU	619,871	[ "<FIXS>", "}", "<FIXE>" ]	[ "defm", "FSQRTS", ":", "XForm_26r", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "f4rc", ":", "$", "frD", ")", ",", "(", "ins", "f4rc", ":", "$", "frB", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "IIC_FPSqrtS", ",", "[", "(", "set", "f32", ":", "$", "frD", ",", "(", "any_fsqrt", "f32", ":", "$", "frB", ")", ")", "]", ">", ";", "<BUGS>", "}", "}", "<BUGE>", "}" ]
LLVM	X86	CPP	program_repair	CPU	619,872	[ "<FIXS>", "case", "X86", "::", "WIN_ALLOCA", ":", "return", "EmitLoweredWinAlloca", "(", "MI", ",", "BB", ")", ";", "<FIXE>" ]	[ "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "<BUGS>", "case", "X86", "::", "MINGW_ALLOCA", ":", "return", "EmitLoweredMingwAlloca", "(", "MI", ",", "BB", ")", ";", "<BUGE>", "case", "X86", "::", "TLSCall_32", ":", "case", "X86", "::", "TLSCall_64", ":", "return", "EmitLoweredTLSCall", "(", "MI", ",", "BB", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	619,873	[ "v", ")", ")", ";" ]	[ "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rs6000_expand_vector_init", "(", "reg", ",", "gen_rtx_PARALLEL", "(", "mode", ",", "v", ")", ")", ";", "}", "else", "if", "(", "mode", "==", "V2DFmode", ")", "{", "rtx", "d", "=", "const_double_from_real_value", "(", "dconst", ",", "DFmode", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "d", ",", "d", ")", ";", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rs6000_expand_vector_init", "(", "reg", ",", "gen_rtx_PARALLEL", "(", "mode", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,874	[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	next_suggestion	CPU	619,875	[ "}" ]	[ "vld1q_dup_u64", "(", "const", "uint64_t", "", "_", "_", "a", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vld1_dupv2di", "(", "(", "const", "_", "_", "builtin_neon_di", "", ")", "_", "_", "a", ")", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	619,876	[ ")", "return", "NULL", ";" ]	[ "registered_function", "*", "rfn", "=", "function_table", "->", "find_with_hash", "(", "instance", ",", "instance", ".", "hash", "(", ")", ")", ";", "if", "(", "!", "rfn" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,877	[ "}" ]	[ "if", "(", "TM", ".", "isPPC64", "(", ")", "&&", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_SRV464_TLS_PE_SaveList", ";", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "PPC", "::", "X2", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR464_R2_Altivec_SaveList", ":", "CSR_SVR464_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR464_R2_SaveList", ":", "CSR_SVR464_SaveList", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	619,878	[ "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "ARM", "::", "VCVTDS", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";" ]	[ "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "\|\|", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "\|\|", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "ARM", "::", "DPRRegClass", ")", ";" ]
GCC	alpha	MD	next_suggestion	MPU	619,879	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,880	[ "v4i32", ",", "v4i16", ">", ";" ]	[ "def", "_4s4h", ":", "NeonI_3VDL", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "opnode", ",", "zext", ",", "VPR64", "," ]
LLVM	SystemZ	TD	stmt_completion	CPU	619,881	[ "bb", ":", "$", "RI2", ")", "]", ">", "{" ]	[ "class", "FixedCondBranchRI", "<", "CondVariant", "V", ",", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", "=", "null_frag", ">", ":", "InstRIc", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "brtarget16", ":", "$", "RI2", ")", ",", "!", "subst", "(", "<STR_LIT>", ",", "V", ".", "suffix", ",", "mnemonic", ")", "#", "<STR_LIT>", ",", "[", "(", "operator" ]
LLVM	ARM	TD	stmt_completion	CPU	619,882	[ "<NUM_LIT>", "}", "=", "cop", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Dbit", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "load", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRd", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC	xtensa	CPP	next_suggestion	MPU	619,883	[ "}" ]	[ "call_insn", "=", "emit_call_insn", "(", "gen_tls_call", "(", "a_io", ",", "fn", ",", "sym", ",", "const1_rtx", ")", ")", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "call_insn", ")", ",", "a_io", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "*", "retp", "=", "a_io", ";", "return", "insns", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	619,884	[ ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "<STR_LIT>", "{", "if", "(", "!", "(", "TARGET_P8_VECTOR", "&", "&", "TARGET_DIRECT_MOVE", ")", ")", "{", "rtx", "src", "=", "force_reg", "(", "<", "MODE", ">", "mode" ]
GCC	nios2	MD	next_suggestion	MPU	619,885	[ "<STR_LIT>" ]	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	619,886	[ ",", "I", ")", ";" ]	[ "if", "(", "Opcode", "==", "Instruction", "::", "FCmp", ")", "return", "LT", ".", "first", "+", "FloatFactor", "*", "getTypeNumElements", "(", "ValTy", ")", ";", "}", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "CostKind" ]
LLVM	ARM	TD	program_repair	CPU	619,887	[ "<FIXS>", "if", "(", "!", "ByteOk", "&", "&", "!", "HalfWordOk", ")", "continue", ";", "<FIXE>", "<FIXS>", "MachineBasicBlock", "", "MBB", "=", "MI", "-", ">", "getParent", "(", ")", ";", "if", "(", "!", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "<FIXE>", "<FIXS>", "CPUser", "&", "User", "=", "CPUsers", "[", "JumpTableUserIndices", "[", "JTI", "]", "]", ";", "unsigned", "DeadSize", "=", "<NUM_LIT>", ";", "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&", "&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<STR_LIT>", "", "MI", ")", ";", "MachineInstr", "", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "ARM", ":", ":", "t2TBB_JT", ":", "ARM", ":", ":", "t2TBH_JT", ";", "MachineBasicBlock", ":", ":", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "", "NewJTMI", "=", "BuildMI", "(", "", "MBB", ",", "MI_JT", ",", "MI", "-", ">", "getDebugLoc", "(", ")", ",", "TII", "-", ">", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<STR_LIT>", "MBB", "-", ">", "getNumber", "(", ")", "<STR_LIT>", "", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "ARM", ":", ":", "JUMPTABLE_TBB", ":", "ARM", ":", ":", "JUMPTABLE_TBH", ";", "CPEMI", "-", ">", "setDesc", "(", "TII", "-", ">", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ARM", ":", ":", "PC", ")", ";", "NewJTMI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "User", ".", "MI", "-", ">", "eraseFromParent", "(", ")", ";", "DeadSize", "+", "=", "<NUM_LIT>", ";", "User", ".", "MI", "=", "NewJTMI", ";", "User", ".", "MaxDisp", "=", "<NUM_LIT>", ";", "User", ".", "NegOk", "=", "false", ";", "User", ".", "IsSoImm", "=", "false", ";", "User", ".", "KnownAlignment", "=", "false", ";", "}", "else", "{", "int", "CPEntryIdx", "=", "JumpTableEntryIndices", "[", "JTI", "]", ";", "auto", "&", "CPEs", "=", "CPEntries", "[", "CPEntryIdx", "]", ";", "auto", "Entry", "=", "std", ":", ":", "find_if", "(", "CPEs", ".", "begin", "(", ")", ",", "CPEs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "CPEntry", "&", "E", ")", "{", "return", "E", ".", "CPEMI", "=", "=", "User", ".", "CPEMI", ";", "}", ")", ";", "+", "+", "Entry", "-", ">", "RefCount", ";", "CPUsers", ".", "emplace_back", "(", "CPUser", "(", "NewJTMI", ",", "User", ".", "CPEMI", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ")", ";", "}", "<FIXE>" ]	[ "break", ";", "}", "<BUGS>", "if", "(", "ByteOk", "\|", "\|", "HalfWordOk", ")", "{", "MachineBasicBlock", "", "MBB", "=", "MI", "-", ">", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "<BUGE>", "<BUGS>", "DEBUG", "(", "dbgs", "(", ")", "<STR_LIT>", "", "MI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "ARM", ":", ":", "t2TBB_JT", ":", "ARM", ":", ":", "t2TBH_JT", ";", "MachineBasicBlock", ":", ":", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "", "NewJTMI", "=", "BuildMI", "(", "", "MBB", ",", "MI_JT", ",", "MI", "-", ">", "getDebugLoc", "(", ")", ",", "TII", "-", ">", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<STR_LIT>", "MBB", "-", ">", "getNumber", "(", ")", "<STR_LIT>", "*", "NewJTMI", ")", ";", "unsigned", "NewSize", "=", "TII", "-", ">", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "-", ">", "GetInstSizeInBytes", "(", "MI", ")", ";", "unsigned", "DeadSize", "=", "removeDeadDefinitions", "(", "MI", ",", "BaseReg", ",", "IdxReg", ")", ";", "MI", "-", ">", "eraseFromParent", "(", ")", ";", "<BUGE>", "<BUGS>", "int", "delta", "=", "OrigSize", "-", "NewSize", "+", "DeadSize", ";", "BBInfo", "[", "MBB", "-", ">", "getNumber", "(", ")", "]", ".", "Size", "-", "=", "delta", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "<BUGE>", "<BUGS>", "+", "+", "NumTBs", ";", "MadeChange", "=", "true", ";", "<BUGE>", "}", "}", "return", "MadeChange", ";" ]
GCC	i386	MD	next_suggestion	CPU	619,888	[ "UNSPEC_FYL2X", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "XF", "[", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	X86	CPP	next_suggestion	CPU	619,889	[ "}" ]	[ "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "\|\|", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";", "return", "IntWidth", "==", "<NUM_LIT>", "\|\|", "IntWidth", "==", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	619,890	[ "auto", "*", "CI", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Mod", ",", "Info", ".", "UsedInst", "->", "getParent", "(", ")", ",", "Info", ".", "Input", ",", "Info", ".", "UsedInst", ")", ";" ]	[ "bool", "BPFAdjustOpt", "::", "insertPassThrough", "(", ")", "{", "for", "(", "auto", "&", "Info", ":", "PassThroughs", ")", "{" ]
LLVM	PowerPC	TD	stmt_completion	CPU	619,891	[ ":", "$", "dst", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "truncstorei8", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "xoaddr", ":", "$", "dst", ")", ",", "(", "STXSIBXv", "(", "v16i8", "(", "VSLDOI", "$", "S", ",", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "xoaddr" ]
LLVM	ARM	TD	next_suggestion	CPU	619,892	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	619,893	[ "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{" ]	[ "const", "MipsSEInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MipsSEInstrInfo", "", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MipsRegisterInfo", "&", "RegInfo", "=", "", "static_cast", "<", "const", "MipsRegisterInfo", "", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "SP", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "ZERO", "=", "ABI", ".", "GetNullPtr", "(", ")", ";", "unsigned", "MOVE", "=", "ABI", ".", "GetGPRMoveOp", "(", ")", ";", "unsigned", "ADDiu", "=", "ABI", ".", "GetPtrAddiuOp", "(", ")", ";", "unsigned", "AND", "=", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "AND64", ":", "Mips", "::", "AND", ";", "const", "TargetRegisterClass", "", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "-", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ")", ")", "emitInterruptPrologueStub", "(", "MF", ",", "MBB", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "Mips", "::", "sub_lo", ")", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "Mips", "::", "sub_hi", ")", ",", "true", ")", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg0", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg0", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "{" ]
GCC	i386	CPP	code_generation	CPU	619,894	[ "static", "const", "char", "*", "ix86_mangle_fundamental_type", "(", "tree", "type", ")", "{", "switch", "(", "TYPE_MODE", "(", "type", ")", ")", "{", "case", "TFmode", ":", "return", "<STR_LIT>", "g", "<STR_LIT>", ";", "case", "XFmode", ":", "return", "<STR_LIT>", "e", "<STR_LIT>", ";", "default", ":", "return", "NULL", ";", "}", "}" ]	[ "Return", "the", "mangling", "of", "TYPE", "if", "it", "is", "an", "extended", "fundamental", "type", "." ]
LLVM	Mips	TD	stmt_completion	CPU	619,895	[ "NotMips64r6", "]", ";" ]	[ "class", "INSN_MIPS4_32R2_NOT_32R6_64R6", "{", "list", "<", "Predicate", ">", "InsnPredicates", "=", "[", "HasMips4_32r2", ",", "NotMips32r6", "," ]
GCC	nds32	MD	next_suggestion	CPU	619,896	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VOLATILE_NOP", ")", "]" ]
GCC	rs6000	CPP	stmt_completion	CPU	619,897	[ "_", "shmask", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_srl_epi64", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "_", "_", "v2du", "_", "_", "rshift", ";", "_", "_", "vector", "_", "_", "bool", "long", "long", "_", "_", "shmask", ";", "const", "_", "_", "v2du", "_", "_", "shmax", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v2du", "_", "_", "result", ";", "_", "_", "rshift", "=", "vec_splat", "(", "(", "_", "_", "v2du", ")", "_", "_", "B", ",", "<NUM_LIT>", ")", ";", "_", "_", "shmask", "=", "vec_cmplt", "(", "_", "_", "rshift", ",", "_", "_", "shmax", ")", ";", "_", "_", "result", "=", "vec_sr", "(", "(", "_", "_", "v2du", ")", "_", "_", "A", ",", "_", "_", "rshift", ")", ";", "_", "_", "result", "=", "vec_sel", "(", "(", "_", "_", "v2du", ")", "_", "_", "shmask", ",", "_", "_", "result", ",", "_" ]
GCC	v850	MD	stmt_completion	MPU	619,898	[ ")", ")", "]" ]	[ "(", "compare", ":", "CC", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,899	[ ";" ]	[ "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";", "case", "MCAF_Code32", ":", "setIsThumb", "(", "false", ")" ]

GCC

frv

MD

next_suggestion

VLIW

619,800

[ "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

619,801

[ "$", "Vd", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ")", ">", ",", "Requires", "<", "[", "HasNEON", "]", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i32", "(", "or", "(", "and", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vd", ")", ",", "(", "and", "QPR", ":", "$", "Vm", ",", "(", "vnotq", "QPR", ":", "$", "Vd", ")", ")", ")", ")", ",", "(", "VBSLq", "QPR", ":" ]

LLVM

X86

CPP

program_repair

CPU

619,802

[ "<FIXS>", "SwitchToSection", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "F", ",", "TM", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", ")", "DecorateCygMingName", "(", "CurrentFnName", ",", "F", ")", ";", "<BUGS>", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "F", ")", ")", ";", "<BUGE>", "switch", "(", "F", "->", "getLinkage", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown linkage type!", "<STR_LIT>", ")", ";", "case", "Function", "::", "InternalLinkage", ":" ]

GCC

rs6000

MD

stmt_completion

CPU

619,803

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

619,804

[ "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "ashift", ":", "SI", "(", "match_dup" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

619,805

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "class", "VpuInst_MovIType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "Operand", "Isrc", ",", "string", "asmstr", ",", "Operand", "Pred", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,806

[ "}" ]

[ "emitAccSpillRestoreInfo", "(", "MBB", ",", "IsPrimed", ",", "false", ")", ";", "if", "(", "IsPrimed", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "XXMFACC", ")", ",", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "DisableAutoPairedVecSt", ")", "spillRegPairs", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ",", "Reg", ",", "FrameIndex", ",", "IsLittleEndian", ",", "IsKilled", ",", "true", ")", ";", "else", "{", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "STXVP", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "IsKilled", ")", ")", ",", "FrameIndex", ",", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "STXVP", ")", ")", ".", "addReg", "(", "Reg", "+", "<NUM_LIT>", ",", "getKillRegState", "(", "IsKilled", ")", ")", ",", "FrameIndex", ",", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

619,807

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

619,808

[ "if", "(", "TARGET_AVX", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "vmovsd\\t{%d1, %0|%0, %d1}", "<STR_LIT>", ";" ]

[ "if", "(", "HAVE_AS_IX86_INTERUNIT_MOVQ", ")", "return", "<STR_LIT>", "%vmovq\\t{%q1, %0|%0, %q1}", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "%vmovd\\t{%q1, %0|%0, %q1}", "<STR_LIT>", ";", "}", "else", "return", "<STR_LIT>", "%vmovq\\t{%1, %0|%0, %1}", "<STR_LIT>", ";", "case", "MODE_SI", ":", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vmovd\\t{%1, %k0|%k0, %1}", "<STR_LIT>", ";", "else", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vmovd\\t{%k1, %0|%0, %k1}", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "%vmovd\\t{%1, %0|%0, %1}", "<STR_LIT>", ";", "case", "MODE_HI", ":", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "vmovw\\t{%1, %k0|%k0, %1}", "<STR_LIT>", ";", "else", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "vmovw\\t{%k1, %0|%0, %k1}", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "vmovw\\t{%1, %0|%0, %1}", "<STR_LIT>", ";", "case", "MODE_DF", ":" ]

GCC

nds32

MD

next_suggestion

CPU

619,809

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mips

CPP

code_generation

CPU

619,810

[ "void", "mips_expand_scc", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "target", "=", "operands", "[", "<NUM_LIT>", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_INT", ")", ";", "if", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "{", "if", "(", "ISA_HAS_SEQ_SNE", "&&", "reg_imm10_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", "mips_emit_binary", "(", "code", ",", "target", ",", "op0", ",", "op1", ")", ";", "else", "{", "rtx", "zie", "=", "mips_zero_if_equal", "(", "op0", ",", "op1", ")", ";", "mips_emit_binary", "(", "code", ",", "target", ",", "zie", ",", "const0_rtx", ")", ";", "}", "}", "else", "mips_emit_int_order_test", "(", "code", ",", "<NUM_LIT>", ",", "target", ",", "op0", ",", "op1", ")", ";", "}" ]

[ "Try", "performing", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ",", "whose", "arms", "are", "OPERANDS", "[", "2", "]", "and", "OPERAND", "[", "3", "]", ".", "Store", "the", "result", "in", "OPERANDS", "[", "0", "]", ".", "On", "64-bit", "targets", ",", "the", "mode", "of", "the", "comparison", "and", "target", "will", "always", "be", "SImode", ",", "thus", "possibly", "narrower", "than", "that", "of", "the", "comparison", "'s", "operands", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,811

[ "StoreSize", ";" ]

[ "unsigned", "GCNTTIImpl", "::", "getStoreVectorFactor", "(", "unsigned", "VF", ",", "unsigned", "StoreSize", ",", "unsigned", "ChainSizeInBytes", ",", "VectorType", "*", "VecTy", ")", "const", "{", "unsigned", "VecRegBitWidth", "=", "VF", "*" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,812

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,813

[ "=", "<NUM_LIT>", ")", ":" ]

[ "R600FrameLowering", "(", "StackDirection", "D", ",", "unsigned", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl" ]

GCC

aarch64

CPP

stmt_completion

CPU

619,814

[ "_", "a", ")", "{" ]

[ "vcgtzq_s32", "(", "int32x4_t", "_" ]

GCC

c6x

MD

next_suggestion

VLIW

619,815

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "bswap", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

619,816

[ "UseAlternateSExtLoadCVTF32Pattern", ";" ]

[ "bool", "useAlternateSExtLoadCVTF32Pattern", "(", ")", "const", "{", "return" ]

LLVM

ARM

CPP

program_repair

CPU

619,817

[ "<FIXS>", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ")", ";", "<FIXE>" ]

[ "StackPtr", ",", "PtrOff", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "<BUGS>", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "void", "ARMTargetLowering", "::", "PassF64ArgInRegs", "(", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", "," ]

GCC

rs6000

MD

stmt_completion

CPU

619,818

[ ")", ")", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "GPR", "CA_REGNO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

619,819

[ "return", "&", "Mips", "::", "GPR32RegClass", ";" ]

[ "const", "unsigned", "TySize", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "isRegInGprb", "(", "Reg", ",", "MRI", ")", ")", "{", "assert", "(", "(", "Ty", ".", "isScalar", "(", ")", "||", "Ty", ".", "isPointer", "(", ")", ")", "&&", "TySize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Register class not available for LLT, register bank combination", "<STR_LIT>", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

619,820

[ "if", "(", "upper_mode", "==", "SImode", ")", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "l", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";" ]

[ "if", "(", "mode", "==", "TImode", ")", "split_double_mode", "(", "mode", ",", "&", "operand", ",", "<NUM_LIT>", ",", "&", "parts", "[", "<NUM_LIT>", "]", ",", "&", "parts", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "==", "XFmode", "||", "mode", "==", "TFmode", ")", "{", "machine_mode", "upper_mode", "=", "mode", "==", "XFmode", "?", "SImode", ":", "DImode", ";", "if", "(", "REG_P", "(", "operand", ")", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "upper_mode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "offsettable_memref_p", "(", "operand", ")", ")", "{", "operand", "=", "adjust_address", "(", "operand", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "operand", ";", "parts", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operand", ",", "upper_mode", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "operand", ")", "==", "CONST_DOUBLE", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "operand", ")", ";", "real_to_target", "(", "l", ",", "&", "r", ",", "mode", ")", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "<NUM_LIT>", ")", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "(", "l", "[", "<NUM_LIT>", "]", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", "+", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "l", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ",", "DImode", ")", ";", "else", "parts", "[", "<NUM_LIT>", "]", "=", "immed_double_const", "(", "l", "[", "<NUM_LIT>", "]", ",", "l", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

619,821

[ "<FIXS>", "XOP", ",", "VVVV", ",", "XOPA", ";", "<FIXE>", "<FIXS>", "XOP", ",", "VVVV", ",", "XOPA", ";", "<FIXE>" ]

[ "def", "rri", ":", "Ii32", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", ")", ",", "(", "ins", "RC", ":", "$", "src0", ",", "GR32", ":", "$", "src1", ",", "i32imm", ":", "$", "cntl", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86lwpins", "RC", ":", "$", "src0", ",", "GR32", ":", "$", "src1", ",", "timm", ":", "$", "cntl", ")", ")", "]", ">", ",", "<BUGS>", "XOP_4V", ",", "XOPA", ";", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", "indef", "rmi", ":", "Ii32", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "RC", ":", "$", "src0", ",", "i32mem", ":", "$", "src1", ",", "i32imm", ":", "$", "cntl", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86lwpins", "RC", ":", "$", "src0", ",", "(", "loadi32", "addr", ":", "$", "src1", ")", ",", "timm", ":", "$", "cntl", ")", ")", "]", ">", ",", "<BUGS>", "XOP_4V", ",", "XOPA", ";", "<BUGE>", "}", "let", "Defs", "=", "[", "EFLAGS", "]", "in", "{" ]

GCC

s390

MD

next_suggestion

MPU

619,822

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

aarch64

MD

next_suggestion

CPU

619,823

[ "(", "V3x4BF", "<STR_LIT>", ")", "(", "V3x8BF", "<STR_LIT>", ")" ]

[ "(", "V2x4BF", "<STR_LIT>", ")", "(", "V2x8BF", "<STR_LIT>", ")", "(", "V3x8QI", "<STR_LIT>", ")", "(", "V3x16QI", "<STR_LIT>", ")", "(", "V3x4HI", "<STR_LIT>", ")", "(", "V3x8HI", "<STR_LIT>", ")", "(", "V3x2SI", "<STR_LIT>", ")", "(", "V3x4SI", "<STR_LIT>", ")", "(", "V3x1DI", "<STR_LIT>", ")", "(", "V3x2DI", "<STR_LIT>", ")", "(", "V3x4HF", "<STR_LIT>", ")", "(", "V3x8HF", "<STR_LIT>", ")", "(", "V3x2SF", "<STR_LIT>", ")", "(", "V3x4SF", "<STR_LIT>", ")", "(", "V3x1DF", "<STR_LIT>", ")", "(", "V3x2DF", "<STR_LIT>", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

619,824

[ "return", "canUseBlockOperation", "(", "Store", ",", "Load", ")", ";" ]

[ "if", "(", "Size", ">", "<NUM_LIT>", "&&", "Size", "<=", "<NUM_LIT>", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Load", "->", "getBasePtr", "(", ")", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Store", "->", "getBasePtr", "(", ")", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,825

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

mn10300

CPP

code_generation

MPU

619,826

[ "static", "int", "mn10300_adjust_sched_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep", ",", "int", "cost", ")", "{", "rtx", "insn_set", ";", "rtx", "dep_set", ";", "int", "timings", ";", "if", "(", "!", "TARGET_AM33", ")", "return", "<NUM_LIT>", ";", "insn_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "insn_set", ")", "return", "cost", ";", "dep_set", "=", "single_set", "(", "dep", ")", ";", "if", "(", "!", "dep_set", ")", "return", "cost", ";", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "set_is_load_p", "(", "dep_set", ")", "&&", "set_is_store_p", "(", "insn_set", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "else", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "!", "set_is_store_p", "(", "insn_set", ")", "&&", "!", "JUMP_P", "(", "insn", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "==", "MODE_FLOAT", ")", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "cost", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "!=", "MODE_FLOAT", ")", "return", "cost", ";", "if", "(", "!", "set_is_load_p", "(", "insn_set", ")", "&&", "!", "set_is_store_p", "(", "insn_set", ")", ")", "return", "cost", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "!=", "MODE_INT", ")", "return", "cost", ";", "timings", "=", "get_attr_timings", "(", "insn", ")", ";", "return", "timings", "<", "<NUM_LIT>", "?", "(", "timings", "%", "<NUM_LIT>", ")", ":", "(", "timings", "%", "<NUM_LIT>", ")", ";", "}" ]

[ "Update", "scheduling", "costs", "for", "situations", "that", "can", "not", "be", "described", "using", "the", "attributes", "and", "DFA", "machinery", ".", "DEP", "is", "the", "insn", "being", "scheduled", ".", "INSN", "is", "the", "previous", "insn", ".", "COST", "is", "the", "current", "cycle", "cost", "for", "DEP", "." ]

LLVM

ARM64

TD

next_suggestion

CPU

619,827

[ "}" ]

[ "let", "ParserMatchClass", "=", "MemoryIndexed16Operand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ",", "i64imm", ":", "$", "offset", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,828

[ ")", ";" ]

[ "uint32_t", "ARMMCCodeEmitter", "::", "getMVEPairVectorIndexOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Unexpected operand type!", "<STR_LIT>", ")", ";", "int", "Value", "=", "MO", ".", "getImm", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,829

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeq_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

PowerPC

CPP

code_generation

CPU

619,830

[ "SDValue", "PPCTargetLowering", "::", "getSqrtInputTest", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "DenormalMode", "&", "Mode", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "MVT", "::", "i1", ")", "||", "(", "VT", "!=", "MVT", "::", "f64", "&&", "(", "(", "VT", "!=", "MVT", "::", "v2f64", "&&", "VT", "!=", "MVT", "::", "v4f32", ")", "||", "!", "Subtarget", ".", "hasVSX", "(", ")", ")", ")", ")", "return", "TargetLowering", "::", "getSqrtInputTest", "(", "Op", ",", "DAG", ",", "Mode", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FTSQRT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Op", ")", ";", "SDValue", "SRIdxVal", "=", "DAG", ".", "getTargetConstant", "(", "PPC", "::", "sub_eq", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "MVT", "::", "i1", ",", "FTSQRT", ",", "SRIdxVal", ")", ",", "<NUM_LIT>", ")", ";", "}" ]

[ "Return", "a", "target-dependent", "comparison", "result", "if", "the", "input", "operand", "is", "suitable", "for", "use", "with", "a", "square", "root", "estimate", "calculation", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

619,831

[ "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";" ]

[ "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgInfos", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", "," ]

LLVM

Xtensa

CPP

code_generation

MPU

619,832

[ "void", "XtensaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented operand", "<STR_LIT>", ")", ";", "}" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

619,833

[ ";" ]

[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_LoadComplexOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", "let", "Dest", "=", "dest" ]

LLVM

X86

CPP

next_suggestion

CPU

619,834

[ "llvm_unreachable", "(", "<STR_LIT>", "All 256->128 cases should have been handled above!", "<STR_LIT>", ")", ";" ]

[ "if", "(", "(", "VT", "==", "MVT", "::", "v4i32", ")", "&&", "(", "InVT", "==", "MVT", "::", "v4i64", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i32", ",", "In", ")", ";", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v8i32", ",", "DL", ",", "In", ",", "In", ",", "ShufMask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "VT", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v4i32", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v4i32", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "MVT", "::", "v8i16", ")", "&&", "(", "InVT", "==", "MVT", "::", "v8i32", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v32i8", ",", "In", ")", ";", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v32i8", ",", "DL", ",", "In", ",", "In", ",", "ShufMask1", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64", ",", "In", ")", ";", "static", "const", "int", "ShufMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i64", ",", "DL", ",", "In", ",", "In", ",", "ShufMask2", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i16", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i16", ",", "In", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v16i8", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v16i8", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v16i8", ",", "DL", ",", "OpLo", ",", "OpLo", ",", "ShufMask1", ")", ";", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v16i8", ",", "DL", ",", "OpHi", ",", "OpHi", ",", "ShufMask1", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "res", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "res", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "InVT", "==", "MVT", "::", "v16i16", ")", "{", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ")", ";", "SDValue", "InLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i16", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "InHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i16", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InLo", ",", "InHi", ")", ";", "}" ]

GCC

aarch64

MD

next_suggestion

CPU

619,835

[ "UNSPEC_SQRSHRN", "UNSPEC_UQRSHRN", "]", ")" ]

[ "(", "define_int_iterator", "VQSHRN_N", "[", "UNSPEC_SQSHRUN", "UNSPEC_SQRSHRUN", "UNSPEC_SQSHRN", "UNSPEC_UQSHRN" ]

LLVM

ARM64

CPP

next_suggestion

CPU

619,836

[ "}" ]

[ "static", "ARM64MCExpr", "::", "VariantKind", "Variants", "[", "]", "=", "{", "ARM64MCExpr", "::", "VK_ABS_G3", "}", ";", "return", "isMovWSymbol", "(", "Variants", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

619,837

[ ")" ]

[ "(", "define_subst_attr", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

program_repair

CPU

619,838

[ "<FIXS>", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "NEG", ",", "MVT", "::", "i32", ",", "PT", ")", ".", "Val", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "SDOperand", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "ADDZE", ",", "MVT", "::", "i32", ",", "SDOperand", "(", "Op", ",", "<NUM_LIT>", ")", ",", "SDOperand", "(", "Op", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "Result", "=", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "NEG", ",", "MVT", "::", "i32", ",", "PT", ")", ";", "<BUGE>", "}", "<BUGS>", "return", "NULL", ";", "<BUGE>", "}" ]

GCC

nds32

MD

stmt_completion

CPU

619,839

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,840

[ "}" ]

[ "def", "imm0_127", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_127Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

619,841

[ "count", ")", ";" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_slli_pi64", "(", "_", "_", "m64", "_", "_", "m", ",", "int", "_", "_", "count", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_psllq", "(", "_", "_", "m", ",", "_", "_" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

619,842

[ "true", ")", ";" ]

[ "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,843

[ "}" ]

[ "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "++", "I", ";", "if", "(", "!", "CI", ")", "continue", ";", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "Callee", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Simplifier", ".", "useNative", "(", "CI", ")", ")", "Changed", "=", "true", ";", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,844

[ "}" ]

[ "SDValue", "R600TargetLowering", "::", "LowerShiftParts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Lo", ",", "Hi", ";", "expandShiftParts", "(", "Op", ".", "getNode", "(", ")", ",", "Lo", ",", "Hi", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Lo", ",", "Hi", "}", ",", "SDLoc", "(", "Op", ")", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,845

[ "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";" ]

[ "SDValue", "Vals", "[", "<NUM_LIT>", "]", ",", "LoadChains", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "++", "Idx", ")", "{", "SDValue", "Load", ";", "if", "(", "ScalarVT", "!=", "ScalarMemVT", ")", "Load", "=", "DAG", ".", "getExtLoad", "(", "LN", "->", "getExtensionType", "(", ")", ",", "dl", ",", "ScalarVT", ",", "LoadChain", ",", "BasePtr", ",", "LN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "ScalarMemVT", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LN", "->", "getAAInfo", "(", ")", ")", ";", "else", "Load", "=", "DAG", ".", "getLoad", "(", "ScalarVT", ",", "dl", ",", "LoadChain", ",", "BasePtr", ",", "LN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LN", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "LN", "->", "isIndexed", "(", ")", ")", "{", "assert", "(", "LN", "->", "getAddressingMode", "(", ")", "==", "ISD", "::", "PRE_INC", "&&", "<STR_LIT>", "Unknown addressing mode on vector load", "<STR_LIT>", ")", ";", "Load", "=", "DAG", ".", "getIndexedLoad", "(", "Load", ",", "dl", ",", "BasePtr", ",", "LN", "->", "getOffset", "(", ")", ",", "LN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "Vals", "[", "Idx", "]", "=", "Load", ";", "LoadChains", "[", "Idx", "]", "=", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Stride", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "LoadChains", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "Vals", ")", ";", "if", "(", "LN", "->", "isIndexed", "(", ")", ")", "{", "SDValue", "RetOps", "[", "]", "=", "{", "Value", ",", "Vals", "[", "<NUM_LIT>", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "TF", "}", ";" ]

GCC

pa

CPP

next_suggestion

CPU

619,846

[ "rtx", "delta", "=", "GEN_INT", "(", "-", "actual_fsize", ")", ";" ]

[ "offset", "+=", "UNITS_PER_WORD", ";", "}", "}", "else", "{", "offset", "=", "local_fsize", "-", "actual_fsize", ";", "if", "(", "DO_FRAME_NOTES", "&&", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ",", "regno", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "break", ";", "if", "(", "merge_sp_adjust_with_load", "==", "<NUM_LIT>", "&&", "local_fsize", "==", "<NUM_LIT>", "&&", "VAL_14_BITS_P", "(", "-", "actual_fsize", ")", ")", "merge_sp_adjust_with_load", "=", "regno", ";", "else", "load_reg", "(", "regno", ",", "offset", ",", "STACK_POINTER_REGNUM", ")", ";", "offset", "+=", "UNITS_PER_WORD", ";", "}", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "!", "call_used_regs", "[", "i", "]", ")", "{", "if", "(", "merge_sp_adjust_with_load", "==", "<NUM_LIT>", "&&", "local_fsize", "==", "<NUM_LIT>", "&&", "VAL_14_BITS_P", "(", "-", "actual_fsize", ")", ")", "merge_sp_adjust_with_load", "=", "i", ";", "else", "load_reg", "(", "i", ",", "offset", ",", "STACK_POINTER_REGNUM", ")", ";", "offset", "+=", "UNITS_PER_WORD", ";", "}", "}", "}", "offset", "=", "(", "offset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "save_fregs", ")", "{", "if", "(", "frame_pointer_needed", ")", "set_reg_plus_d", "(", "<NUM_LIT>", ",", "HARD_FRAME_POINTER_REGNUM", ",", "offset", ",", "<NUM_LIT>", ")", ";", "else", "set_reg_plus_d", "(", "<NUM_LIT>", ",", "STACK_POINTER_REGNUM", ",", "offset", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "FP_SAVED_REG_LAST", ";", "i", ">=", "FP_SAVED_REG_FIRST", ";", "i", "-=", "FP_REG_STEP", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "||", "(", "!", "TARGET_64BIT", "&&", "df_regs_ever_live_p", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "src", "=", "gen_rtx_MEM", "(", "DFmode", ",", "gen_rtx_POST_INC", "(", "word_mode", ",", "tmpreg", ")", ")", ";", "rtx", "dest", "=", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "}", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "rtx", "delta", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "set_reg_plus_d", "(", "STACK_POINTER_REGNUM", ",", "HARD_FRAME_POINTER_REGNUM", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_pre_load", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "delta", ")", ")", ";", "}", "else", "if", "(", "merge_sp_adjust_with_load", ")", "{" ]

LLVM

PowerPC

TD

stmt_completion

CPU

619,847

[ "VEXTUBLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ",", "sub_32", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG", "(" ]

GCC

rs6000

CPP

next_suggestion

CPU

619,848

[ "return", "rs6000_expand_vec_perm_const_1", "(", "target", ",", "op0", ",", "op1", ",", "perm0", ",", "perm1", ")", ";" ]

[ "perm0", "=", "INTVAL", "(", "XVECEXP", "(", "sel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "perm1", "=", "INTVAL", "(", "XVECEXP", "(", "sel", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

program_repair

CPU

619,849

[ "<FIXS>", "if", "(", "IsTailCall", ")", "IsTailCall", "=", "isEligibleForTailCallOptimization", "(", "MipsCCInfo", ",", "NextStackOffset", ",", "<FIXE>", "<FIXS>", "if", "(", "IsTailCall", ")", "+", "NumTailCalls", ";", "<FIXE>" ]

[ "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "<BUGS>", "if", "(", "isTailCall", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "MipsCCInfo", ",", "NextStackOffset", ",", "<BUGE>", "*", "MF", ".", "getInfo", "MipsFunctionInfo", ">", "(", ")", ")", ";", "<BUGS>", "if", "(", "isTailCall", ")", "<BUGE>" ]

LLVM

ARM

TD

stmt_completion

CPU

619,850

[ "<STR_LIT>", ">", ";" ]

[ "def", "VLD3DUPd16", ":", "VLD3DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", "," ]

LLVM

AMDGPU

CPP

code_generation

GPU

619,851

[ "bool", "AMDGPUCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "if", "(", "Info", ".", "IsVarArg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Variadic functions not implemented\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SITargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "SITargetLowering", ">", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "AMDGPUTargetMachine", "::", "EnableFixedFunctionABI", "&&", "CallConv", "!=", "CallingConv", "::", "AMDGPU_Gfx", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Variable function ABI not implemented\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unhandled call from graphics shader\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "InArgs", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "bool", "CanTailCallOpt", "=", "isEligibleForTailCallOptimization", "(", "MIRBuilder", ",", "Info", ",", "InArgs", ",", "OutArgs", ")", ";", "if", "(", "Info", ".", "IsMustTailCall", "&&", "!", "CanTailCallOpt", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to lower musttail call as tail call\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "CanTailCallOpt", ")", "return", "lowerTailCall", "(", "MIRBuilder", ",", "Info", ",", "OutArgs", ")", ";", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "ADJCALLSTACKUP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "<NUM_LIT>", ">", "ImplicitArgRegs", ";", "if", "(", "AMDGPUTargetMachine", "::", "EnableFixedFunctionABI", "&&", "Info", ".", "CallConv", "!=", "CallingConv", "::", "AMDGPU_Gfx", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PhysRegs", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "OutArgs", ",", "CCInfo", ")", ")", "return", "false", ";", "AMDGPUOutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "Handler", ",", "OutArgs", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "handleImplicitCallArguments", "(", "MIRBuilder", ",", "MIB", ",", "ST", ",", "*", "MFI", ",", "ImplicitArgRegs", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "*", "ST", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Info", ".", "CanLowerReturn", "&&", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "RetAssignFn", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "InArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "}", "uint64_t", "CalleePopBytes", "=", "NumBytes", ";", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "ADJCALLSTACKDOWN", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CalleePopBytes", ")", ";", "if", "(", "!", "Info", ".", "CanLowerReturn", ")", "{", "insertSRetLoads", "(", "MIRBuilder", ",", "Info", ".", "OrigRet", ".", "Ty", ",", "Info", ".", "OrigRet", ".", "Regs", ",", "Info", ".", "DemoteRegister", ",", "Info", ".", "DemoteStackIndex", ")", ";", "}", "return", "true", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

619,852

[ ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "STPSUPPRESS_PASS_NAME" ]

GCC

i386

MD

next_suggestion

CPU

619,853

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

619,854

[ "if", "(", "qualifiers", "&", "qualifier_pointer", ")", "type", "=", "build_pointer_type", "(", "type", ")", ";" ]

[ "else", "type", "=", "aarch64_int_or_fp_type", "(", "mode", ",", "qualifiers", ")", ";", "gcc_assert", "(", "type", "!=", "NULL_TREE", ")", ";", "if", "(", "qualifiers", "&", "qualifier_const", ")", "type", "=", "build_qualified_type", "(", "type", ",", "TYPE_QUAL_CONST", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,855

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]

LLVM

AArch64

CPP

program_repair

CPU

619,856

[ "<FIXS>", "unsigned", "TransferBytes", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "bool", "Is64bitVec", "=", "false", ";", "bool", "IsLoadDup", "=", "false", ";", "bool", "IsLoad", "=", "false", ";", "<BUGS>", "unsigned", "TransferBytes", "=", "<NUM_LIT>", ";", "<BUGE>", "unsigned", "NumVecs", "=", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{" ]

GCC

s390

MD

next_suggestion

MPU

619,857

[ "operands", "[", "<NUM_LIT>", "]", "=", "constm1_rtx" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "INT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "INT", "(", "match_operand", ":", "INT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "xor", ":", "INT", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", ")", "]", "{" ]

LLVM

X86

TD

next_suggestion

CPU

619,858

[ "}" ]

[ "let", "ResourceCycles", "=", "Res", ";", "let", "NumMicroOps", "=", "UOps", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

619,859

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "class", "LoadStore64RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "ins", ",", "outs", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

LLVM

CSKY

CPP

code_generation

CPU

619,860

[ "bool", "CSKYAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "OS", "<<", "<STR_LIT>", "(", "<STR_LIT>", "<<", "CSKYInstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ", 0)", "<STR_LIT>", ";", "return", "false", ";", "}", "return", "AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ";", "}" ]

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

619,861

[ "}" ]

[ "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GV", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "ARM", "::", "R9", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "SB", ",", "RelAddr", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

619,862

[ "nullptr", ";" ]

[ "const", "PPCSubtarget", "&", "Subtarget", "=", "FuncInfo", ".", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "new", "PPCFastISel", "(", "FuncInfo", ",", "LibInfo", ")", ";", "return" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,863

[ "(", ")", ";" ]

[ "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", ";", "case", "ARM", "::", "reloc_arm_pic_jt", ":", "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", "-", "MR", "->", "getConstantVal", "(", ")", ";", "case", "ARM", "::", "reloc_arm_jt_base", ":", "return", "getJumpTableBaseAddr", "(", "MR", "->", "getJumpTableIndex", "(", ")", ")", ";", "case", "ARM", "::", "reloc_arm_cp_entry", ":", "case", "ARM", "::", "reloc_arm_vfp_cp_entry", ":", "case", "ARM", "::", "reloc_arm_so_imm_cp_entry", ":", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";", "case", "ARM", "::", "reloc_arm_machine_cp_entry", ":", "{", "ARMConstantPoolValue", "*", "ACPV", "=", "(", "ARMConstantPoolValue", "*", ")", "MR", "->", "getConstantVal" ]

GCC

i386

CPP

stmt_completion

CPU

619,864

[ ",", "clob", ")", ";" ]

[ "use_sse", "=", "SSE_FLOAT_MODE_P", "(", "mode", ")", ";", "if", "(", "mode", "==", "SFmode", ")", "vmode", "=", "V4SFmode", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "vmode", "=", "V2DFmode", ";", "}", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "set", "=", "gen_rtx_fmt_e", "(", "code", ",", "mode", ",", "src", ")", ";", "set", "=", "gen_rtx_SET", "(", "dst", ",", "set", ")", ";", "if", "(", "use_sse", ")", "{", "rtx", "mask", ",", "use", ",", "clob", ";", "mask", "=", "ix86_build_signbit_mask", "(", "vmode", ",", "vector_mode", ",", "code", "==", "ABS", ")", ";", "use", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "mask", ")", ";", "if", "(", "vector_mode", "||", "mode", "==", "TFmode", ")", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "use", ")", ";", "else", "{", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "use", ",", "clob", ")", ";", "}", "}", "else", "{", "rtx", "clob", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set" ]

GCC

i386

CPP

next_suggestion

CPU

619,865

[ "}" ]

[ "if", "(", "target", ")", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "if", "(", "target", "&&", "opt_for_fn", "(", "target", "->", "decl", ",", "optimize", ")", "&&", "!", "(", "profile_flag", "&&", "!", "flag_fentry", ")", ")", "{", "cgraph_local_info", "*", "i", "=", "&", "target", "->", "local", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "{", "int", "local_regparm", ",", "globals", "=", "<NUM_LIT>", ",", "regno", ";", "for", "(", "local_regparm", "=", "<NUM_LIT>", ";", "local_regparm", "<", "REGPARM_MAX", ";", "local_regparm", "++", ")", "if", "(", "fixed_regs", "[", "local_regparm", "]", ")", "break", ";", "if", "(", "local_regparm", "==", "<NUM_LIT>", "&&", "DECL_STATIC_CHAIN", "(", "target", "->", "decl", ")", ")", "local_regparm", "=", "<NUM_LIT>", ";", "if", "(", "local_regparm", "==", "<NUM_LIT>", "&&", "flag_split_stack", ")", "local_regparm", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "AX_REG", ";", "regno", "<=", "DI_REG", ";", "regno", "++", ")", "if", "(", "fixed_regs", "[", "regno", "]", ")", "globals", "++", ";", "local_regparm", "=", "globals", "<", "local_regparm", "?", "local_regparm", "-", "globals", ":", "<NUM_LIT>", ";", "if", "(", "local_regparm", ">", "regparm", ")", "regparm", "=", "local_regparm", ";" ]

GCC

i386

MD

stmt_completion

CPU

619,866

[ "truncate", "us_truncate", "]", ")" ]

[ "(", "define_code_iterator", "any_truncate", "[", "ss_truncate" ]

GCC

i386

CPP

program_repair

CPU

619,867

[ "<FIXS>", "gen", "=", "gen_mmx_pblendvb_v8qi", ";", "<FIXE>" ]

[ "{", "op_true", "=", "force_reg", "(", "mode", ",", "op_true", ")", ";", "<BUGS>", "gen", "=", "gen_mmx_pblendvb64", ";", "<BUGE>", "if", "(", "mode", "!=", "V8QImode", ")", "d", "=", "gen_reg_rtx", "(", "V8QImode", ")", ";", "op_false", "=", "gen_lowpart", "(", "V8QImode", ",", "op_false", ")", ";" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

619,868

[ "true", ";" ]

[ "CmpInst", "::", "Predicate", "Cond", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "(", "!", "ST", "->", "canDirectlyComparePointers", "(", ")", "||", "(", "Cond", "!=", "CmpInst", "::", "ICMP_EQ", "&&", "Cond", "!=", "CmpInst", "::", "ICMP_NE", ")", ")", "&&", "MRI", ".", "getType", "(", "Reg0", ")", ".", "isPointer", "(", ")", "&&", "MRI", ".", "getType", "(", "Reg1", ")", ".", "isPointer", "(", ")", ")", "{", "LLT", "ConvT", "=", "LLT", "::", "scalar", "(", "ST", "->", "getPointerSize", "(", ")", ")", ";", "Type", "*", "LLVMTy", "=", "IntegerType", "::", "get", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "ST", "->", "getPointerSize", "(", ")", ")", ";", "SPIRVType", "*", "SpirvTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "LLVMTy", ",", "Helper", ".", "MIRBuilder", ")", ";", "Op0", ".", "setReg", "(", "convertPtrToInt", "(", "Reg0", ",", "ConvT", ",", "SpirvTy", ",", "Helper", ",", "MRI", ",", "GR", ")", ")", ";", "Op1", ".", "setReg", "(", "convertPtrToInt", "(", "Reg1", ",", "ConvT", ",", "SpirvTy", ",", "Helper", ",", "MRI", ",", "GR", ")", ")", ";", "}", "return" ]

GCC

tilepro

MD

stmt_completion

VLIW

619,869

[ ")", "]", ")" ]

[ "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

iq2000

CPP

next_suggestion

CPU

619,870

[ "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";" ]

[ "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "TRAMPOLINE_CODE_SIZE", "+", "GET_MODE_SIZE", "(", "Pmode", ")", ")", ";" ]

LLVM

PowerPC

TD

program_repair

CPU

619,871

[ "<FIXS>", "}", "<FIXE>" ]

[ "defm", "FSQRTS", ":", "XForm_26r", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "f4rc", ":", "$", "frD", ")", ",", "(", "ins", "f4rc", ":", "$", "frB", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "IIC_FPSqrtS", ",", "[", "(", "set", "f32", ":", "$", "frD", ",", "(", "any_fsqrt", "f32", ":", "$", "frB", ")", ")", "]", ">", ";", "<BUGS>", "}", "}", "<BUGE>", "}" ]

LLVM

X86

CPP

program_repair

CPU

619,872

[ "<FIXS>", "case", "X86", "::", "WIN_ALLOCA", ":", "return", "EmitLoweredWinAlloca", "(", "MI", ",", "BB", ")", ";", "<FIXE>" ]

[ "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "<BUGS>", "case", "X86", "::", "MINGW_ALLOCA", ":", "return", "EmitLoweredMingwAlloca", "(", "MI", ",", "BB", ")", ";", "<BUGE>", "case", "X86", "::", "TLSCall_32", ":", "case", "X86", "::", "TLSCall_64", ":", "return", "EmitLoweredTLSCall", "(", "MI", ",", "BB", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

619,873

[ "v", ")", ")", ";" ]

[ "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rs6000_expand_vector_init", "(", "reg", ",", "gen_rtx_PARALLEL", "(", "mode", ",", "v", ")", ")", ";", "}", "else", "if", "(", "mode", "==", "V2DFmode", ")", "{", "rtx", "d", "=", "const_double_from_real_value", "(", "dconst", ",", "DFmode", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "d", ",", "d", ")", ";", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rs6000_expand_vector_init", "(", "reg", ",", "gen_rtx_PARALLEL", "(", "mode", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,874

[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

next_suggestion

CPU

619,875

[ "}" ]

[ "vld1q_dup_u64", "(", "const", "uint64_t", "*", "_", "_", "a", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vld1_dupv2di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

619,876

[ ")", "return", "NULL", ";" ]

[ "registered_function", "*", "rfn", "=", "function_table", "->", "find_with_hash", "(", "instance", ",", "instance", ".", "hash", "(", ")", ")", ";", "if", "(", "!", "rfn" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,877

[ "}" ]

[ "if", "(", "TM", ".", "isPPC64", "(", ")", "&&", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_SRV464_TLS_PE_SaveList", ";", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "PPC", "::", "X2", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_Altivec_SaveList", ":", "CSR_SVR64_ColdCC_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR64_ColdCC_R2_SaveList", ":", "CSR_SVR64_ColdCC_SaveList", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_SVR32_ColdCC_Altivec_SaveList", ";", "else", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "return", "CSR_SVR32_ColdCC_SPE_SaveList", ";", "return", "CSR_SVR32_ColdCC_SaveList", ";", "}", "if", "(", "TM", ".", "isPPC64", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR464_R2_Altivec_SaveList", ":", "CSR_SVR464_Altivec_SaveList", ";", "return", "SaveR2", "?", "CSR_SVR464_R2_SaveList", ":", "CSR_SVR464_SaveList", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

619,878

[ "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "ARM", "::", "VCVTDS", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";" ]

[ "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "ARM", "::", "DPRRegClass", ")", ";" ]

GCC

alpha

MD

next_suggestion

MPU

619,879

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,880

[ "v4i32", ",", "v4i16", ">", ";" ]

[ "def", "_4s4h", ":", "NeonI_3VDL", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "opnode", ",", "zext", ",", "VPR64", "," ]

LLVM

SystemZ

TD

stmt_completion

CPU

619,881

[ "bb", ":", "$", "RI2", ")", "]", ">", "{" ]

[ "class", "FixedCondBranchRI", "<", "CondVariant", "V", ",", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", "=", "null_frag", ">", ":", "InstRIc", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "brtarget16", ":", "$", "RI2", ")", ",", "!", "subst", "(", "<STR_LIT>", ",", "V", ".", "suffix", ",", "mnemonic", ")", "#", "<STR_LIT>", ",", "[", "(", "operator" ]

LLVM

ARM

TD

stmt_completion

CPU

619,882

[ "<NUM_LIT>", "}", "=", "cop", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Dbit", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "load", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRd", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

GCC

xtensa

CPP

next_suggestion

MPU

619,883

[ "}" ]

[ "call_insn", "=", "emit_call_insn", "(", "gen_tls_call", "(", "a_io", ",", "fn", ",", "sym", ",", "const1_rtx", ")", ")", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "call_insn", ")", ",", "a_io", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "*", "retp", "=", "a_io", ";", "return", "insns", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

619,884

[ ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "<STR_LIT>", "{", "if", "(", "!", "(", "TARGET_P8_VECTOR", "&", "&", "TARGET_DIRECT_MOVE", ")", ")", "{", "rtx", "src", "=", "force_reg", "(", "<", "MODE", ">", "mode" ]

GCC

nios2

MD

next_suggestion

MPU

619,885

[ "<STR_LIT>" ]

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

619,886

[ ",", "I", ")", ";" ]

[ "if", "(", "Opcode", "==", "Instruction", "::", "FCmp", ")", "return", "LT", ".", "first", "+", "FloatFactor", "*", "getTypeNumElements", "(", "ValTy", ")", ";", "}", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "CostKind" ]

LLVM

ARM

TD

program_repair

CPU

619,887

[ "<FIXS>", "if", "(", "!", "ByteOk", "&", "&", "!", "HalfWordOk", ")", "continue", ";", "<FIXE>", "<FIXS>", "MachineBasicBlock", "*", "MBB", "=", "MI", "-", ">", "getParent", "(", ")", ";", "if", "(", "!", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "<FIXE>", "<FIXS>", "CPUser", "&", "User", "=", "CPUsers", "[", "JumpTableUserIndices", "[", "JTI", "]", "]", ";", "unsigned", "DeadSize", "=", "<NUM_LIT>", ";", "bool", "CanDeleteLEA", "=", "false", ";", "bool", "BaseRegKill", "=", "false", ";", "bool", "PreservedBaseReg", "=", "preserveBaseRegister", "(", "MI", ",", "User", ".", "MI", ",", "DeadSize", ",", "CanDeleteLEA", ",", "BaseRegKill", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", "&", "&", "!", "PreservedBaseReg", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<STR_LIT>", "*", "MI", ")", ";", "MachineInstr", "*", "CPEMI", "=", "User", ".", "CPEMI", ";", "unsigned", "Opc", "=", "ByteOk", "?", "ARM", ":", ":", "t2TBB_JT", ":", "ARM", ":", ":", "t2TBH_JT", ";", "MachineBasicBlock", ":", ":", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "-", ">", "getDebugLoc", "(", ")", ",", "TII", "-", ">", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "User", ".", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "BaseRegKill", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "CPEMI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<STR_LIT>", "MBB", "-", ">", "getNumber", "(", ")", "<STR_LIT>", "*", "NewJTMI", ")", ";", "unsigned", "JTOpc", "=", "ByteOk", "?", "ARM", ":", ":", "JUMPTABLE_TBB", ":", "ARM", ":", ":", "JUMPTABLE_TBH", ";", "CPEMI", "-", ">", "setDesc", "(", "TII", "-", ">", "get", "(", "JTOpc", ")", ")", ";", "if", "(", "jumpTableFollowsTB", "(", "MI", ",", "User", ".", "CPEMI", ")", ")", "{", "NewJTMI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ARM", ":", ":", "PC", ")", ";", "NewJTMI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "if", "(", "CanDeleteLEA", ")", "{", "User", ".", "MI", "-", ">", "eraseFromParent", "(", ")", ";", "DeadSize", "+", "=", "<NUM_LIT>", ";", "User", ".", "MI", "=", "NewJTMI", ";", "User", ".", "MaxDisp", "=", "<NUM_LIT>", ";", "User", ".", "NegOk", "=", "false", ";", "User", ".", "IsSoImm", "=", "false", ";", "User", ".", "KnownAlignment", "=", "false", ";", "}", "else", "{", "int", "CPEntryIdx", "=", "JumpTableEntryIndices", "[", "JTI", "]", ";", "auto", "&", "CPEs", "=", "CPEntries", "[", "CPEntryIdx", "]", ";", "auto", "Entry", "=", "std", ":", ":", "find_if", "(", "CPEs", ".", "begin", "(", ")", ",", "CPEs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "CPEntry", "&", "E", ")", "{", "return", "E", ".", "CPEMI", "=", "=", "User", ".", "CPEMI", ";", "}", ")", ";", "+", "+", "Entry", "-", ">", "RefCount", ";", "CPUsers", ".", "emplace_back", "(", "CPUser", "(", "NewJTMI", ",", "User", ".", "CPEMI", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ")", ";", "}", "<FIXE>" ]

[ "break", ";", "}", "<BUGS>", "if", "(", "ByteOk", "|", "|", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "-", ">", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "<BUGE>", "<BUGS>", "DEBUG", "(", "dbgs", "(", ")", "<STR_LIT>", "*", "MI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "ARM", ":", ":", "t2TBB_JT", ":", "ARM", ":", ":", "t2TBH_JT", ";", "MachineBasicBlock", ":", ":", "iterator", "MI_JT", "=", "MI", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI_JT", ",", "MI", "-", ">", "getDebugLoc", "(", ")", ",", "TII", "-", ">", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<STR_LIT>", "MBB", "-", ">", "getNumber", "(", ")", "<STR_LIT>", "*", "NewJTMI", ")", ";", "unsigned", "NewSize", "=", "TII", "-", ">", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "-", ">", "GetInstSizeInBytes", "(", "MI", ")", ";", "unsigned", "DeadSize", "=", "removeDeadDefinitions", "(", "MI", ",", "BaseReg", ",", "IdxReg", ")", ";", "MI", "-", ">", "eraseFromParent", "(", ")", ";", "<BUGE>", "<BUGS>", "int", "delta", "=", "OrigSize", "-", "NewSize", "+", "DeadSize", ";", "BBInfo", "[", "MBB", "-", ">", "getNumber", "(", ")", "]", ".", "Size", "-", "=", "delta", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "<BUGE>", "<BUGS>", "+", "+", "NumTBs", ";", "MadeChange", "=", "true", ";", "<BUGE>", "}", "}", "return", "MadeChange", ";" ]

GCC

i386

MD

next_suggestion

CPU

619,888

[ "UNSPEC_FYL2X", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "XF", "[", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

X86

CPP

next_suggestion

CPU

619,889

[ "}" ]

[ "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";", "return", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

619,890

[ "auto", "*", "CI", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Mod", ",", "Info", ".", "UsedInst", "->", "getParent", "(", ")", ",", "Info", ".", "Input", ",", "Info", ".", "UsedInst", ")", ";" ]

[ "bool", "BPFAdjustOpt", "::", "insertPassThrough", "(", ")", "{", "for", "(", "auto", "&", "Info", ":", "PassThroughs", ")", "{" ]

LLVM

PowerPC

TD

stmt_completion

CPU

619,891

[ ":", "$", "dst", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "truncstorei8", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "xoaddr", ":", "$", "dst", ")", ",", "(", "STXSIBXv", "(", "v16i8", "(", "VSLDOI", "$", "S", ",", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "xoaddr" ]

LLVM

ARM

TD

next_suggestion

CPU

619,892

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

619,893

[ "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{" ]

[ "const", "MipsSEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "MipsRegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "MipsRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "MipsABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "SP", "=", "ABI", ".", "GetStackPtr", "(", ")", ";", "unsigned", "FP", "=", "ABI", ".", "GetFramePtr", "(", ")", ";", "unsigned", "ZERO", "=", "ABI", ".", "GetNullPtr", "(", ")", ";", "unsigned", "MOVE", "=", "ABI", ".", "GetGPRMoveOp", "(", ")", ";", "unsigned", "ADDiu", "=", "ABI", ".", "GetPtrAddiuOp", "(", ")", ";", "unsigned", "AND", "=", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "AND64", ":", "Mips", "::", "AND", ";", "const", "TargetRegisterClass", "*", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "-", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ")", ")", "emitInterruptPrologueStub", "(", "MF", ",", "MBB", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "Mips", "::", "sub_lo", ")", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "Mips", "::", "sub_hi", ")", ",", "true", ")", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg0", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg0", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "{" ]

GCC

i386

CPP

code_generation

CPU

619,894

[ "static", "const", "char", "*", "ix86_mangle_fundamental_type", "(", "tree", "type", ")", "{", "switch", "(", "TYPE_MODE", "(", "type", ")", ")", "{", "case", "TFmode", ":", "return", "<STR_LIT>", "g", "<STR_LIT>", ";", "case", "XFmode", ":", "return", "<STR_LIT>", "e", "<STR_LIT>", ";", "default", ":", "return", "NULL", ";", "}", "}" ]

[ "Return", "the", "mangling", "of", "TYPE", "if", "it", "is", "an", "extended", "fundamental", "type", "." ]

LLVM

Mips

TD

stmt_completion

CPU

619,895

[ "NotMips64r6", "]", ";" ]

[ "class", "INSN_MIPS4_32R2_NOT_32R6_64R6", "{", "list", "<", "Predicate", ">", "InsnPredicates", "=", "[", "HasMips4_32r2", ",", "NotMips32r6", "," ]

GCC

nds32

MD

next_suggestion

CPU

619,896

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VOLATILE_NOP", ")", "]" ]

GCC

rs6000

CPP

stmt_completion

CPU

619,897

[ "_", "shmask", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_srl_epi64", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "_", "_", "v2du", "_", "_", "rshift", ";", "_", "_", "vector", "_", "_", "bool", "long", "long", "_", "_", "shmask", ";", "const", "_", "_", "v2du", "_", "_", "shmax", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v2du", "_", "_", "result", ";", "_", "_", "rshift", "=", "vec_splat", "(", "(", "_", "_", "v2du", ")", "_", "_", "B", ",", "<NUM_LIT>", ")", ";", "_", "_", "shmask", "=", "vec_cmplt", "(", "_", "_", "rshift", ",", "_", "_", "shmax", ")", ";", "_", "_", "result", "=", "vec_sr", "(", "(", "_", "_", "v2du", ")", "_", "_", "A", ",", "_", "_", "rshift", ")", ";", "_", "_", "result", "=", "vec_sel", "(", "(", "_", "_", "v2du", ")", "_", "_", "shmask", ",", "_", "_", "result", ",", "_" ]

GCC

v850

MD

stmt_completion

MPU

619,898

[ ")", ")", "]" ]

[ "(", "compare", ":", "CC", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,899

[ ";" ]

[ "case", "MCAF_Code16", ":", "setIsThumb", "(", "true", ")", ";", "break", ";", "case", "MCAF_Code32", ":", "setIsThumb", "(", "false", ")" ]