docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	nds32	CPP	stmt_completion	CPU	619,900	[ "<NUM_LIT>", ";" ]	[ "static", "struct", "machine_function", "", "nds32_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "use_eh_return_p", "=" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	619,901	[ "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "MachineInstr", "", "DefMIToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "convertToImmediateForm", "(", "MI", ",", "&", "DefMIToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRRConvertedInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Converted instruction to imm form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "DefMIToErase", ")", "{", "InstrsToErase", ".", "push_back", "(", "DefMIToErase", ")", ";", "}", "}", "if", "(", "TII", "->", "foldFrameOffset", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "NumFrameOffFoldInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Frame offset folding by using index form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "}", "MachineInstr", "", "ToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "simplifyRotateAndMaskInstr", "(", "MI", ",", "ToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRotateInstrFoldInPreEmit", "++", ";", "if", "(", "ToErase", ")", "InstrsToErase", ".", "push_back", "(", "ToErase", ")", ";", "}", "}", "auto", "I", "=", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_end", "(", ")", ")", "continue", ";", "MachineInstr", "", "Br", "=", "&", "", "I", ";", "if", "(", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BC", "&&", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCn", ")", "continue", ";", "MachineInstr", "", "CRSetMI", "=", "nullptr", ";", "Register", "CRBit", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "CRBit", ")", ";", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRUNSET", "\|\|", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRSET", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", "&&", "CRSetOp", "==", "PPC", "::", "CRSET", ")", "\|\|", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "&&", "CRSetOp", "==", "PPC", "::", "CRUNSET", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Non-terminator after a terminator", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "*", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	619,902	[ "PPC", "::", "G8RC_and_G8RC_NOX0RegClass", ":", "RC", ")", ")", ";" ]	[ "const", "TargetRegisterClass", "*", "UseRC", "=", "(", "RC", "==", "&", "PPC", "::", "GPRCRegClass", "?", "&", "PPC", "::", "GPRC_and_GPRC_NOR0RegClass", ":", "(", "RC", "==", "&", "PPC", "::", "G8RCRegClass", "?", "&" ]
LLVM	Teak	CPP	next_suggestion	DSP	619,903	[ "RegNo", "=", "<NUM_LIT>", ";" ]	[ "bool", "TeakAsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	619,904	[ "}" ]	[ "static", "SPIRVType", "", "getSamplerType", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "SPIRVGlobalRegistry", "", "GR", ")", "{", "return", "GR", "->", "getOrCreateOpTypeSampler", "(", "MIRBuilder", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	619,905	[ "CLEI_U_H_DESC", ";" ]	[ "def", "CLEI_U_H", ":", "CLEI_U_H_ENC", "," ]
LLVM	AArch64	TD	next_suggestion	CPU	619,906	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdn", ";", "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]
GCC	mep	MD	stmt_completion	CPU	619,907	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC	nds32	MD	stmt_completion	CPU	619,908	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	619,909	[ "false", ";" ]	[ "void", "clear", "(", ")", "{", "hasVPU", "=", "false", ";", "hasSPU", "=", "false", ";", "hasLD", "=", "false", ";", "hasST", "=", "false", ";", "VPUInst", "=", "<NUM_LIT>", "L", ";", "SPUInst", "=", "<NUM_LIT>", "L", ";", "LDInst", "=", "<NUM_LIT>", "L", ";", "STInst", "=", "<NUM_LIT>", "L", ";", "LdSrcExtra", "=", "<NUM_LIT>", ";", "StSrcExtra", "=", "<NUM_LIT>", ";", "LdSwitch", "=", "<NUM_LIT>", ";", "StSwitch", "=", "<NUM_LIT>", ";", "Imm", "=", "<NUM_LIT>", "L", ";", "immSlotBusy", "=" ]
GCC	s390	MD	stmt_completion	MPU	619,910	[ "]" ]	[ "(", "unspec", ":", "<", "vec_double", ">", "[", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEC_UNPACKL_L", ")", ")" ]
LLVM	X86	CPP	program_repair	CPU	619,911	[ "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "<FIXE>", "<FIXS>", "const", "char", "*", "Prefix", "=", "<STR_LIT>", "__imp_", "<STR_LIT>", ";", "Name", ".", "insert", "(", "Name", ".", "begin", "(", ")", ",", "Prefix", ",", "Prefix", "+", "strlen", "(", "Prefix", ")", ")", ";", "<FIXE>", "<FIXS>", "Name", "+=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "GVStubs", "[", "Name", ".", "str", "(", ")", "]", "=", "StringRef", "(", "Name", ".", "data", "(", ")", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "Name", "+=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "HiddenGVStubs", "[", "Name", ".", "str", "(", ")", "]", "=", "StringRef", "(", "Name", ".", "data", "(", ")", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "Name", "+=", "<STR_LIT>", "$stub", "<STR_LIT>", ";", "FnStubs", "[", "Name", ".", "str", "(", ")", "]", "=", "StringRef", "(", "Name", ".", "data", "(", ")", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "<BUGS>", "Name", "=", "<STR_LIT>", "__imp_", "<STR_LIT>", "+", "Name", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "GVStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "HiddenGVStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "FnStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Name", "+=", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "break", ";" ]
GCC	s390	MD	stmt_completion	MPU	619,912	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	619,913	[ "case", "Hexagon", "::", "A2_port", ":" ]	[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Hexagon", "::", "A2_paddf", ":", "case", "Hexagon", "::", "A2_paddfnew", ":", "case", "Hexagon", "::", "A2_paddt", ":", "case", "Hexagon", "::", "A2_paddtnew", ":", "case", "Hexagon", "::", "A2_pandf", ":", "case", "Hexagon", "::", "A2_pandfnew", ":", "case", "Hexagon", "::", "A2_pandt", ":", "case", "Hexagon", "::", "A2_pandtnew", ":", "case", "Hexagon", "::", "A4_paslhf", ":", "case", "Hexagon", "::", "A4_paslhfnew", ":", "case", "Hexagon", "::", "A4_paslht", ":", "case", "Hexagon", "::", "A4_paslhtnew", ":", "case", "Hexagon", "::", "A4_pasrhf", ":", "case", "Hexagon", "::", "A4_pasrhfnew", ":", "case", "Hexagon", "::", "A4_pasrht", ":", "case", "Hexagon", "::", "A4_pasrhtnew", ":", "case", "Hexagon", "::", "A2_porf", ":", "case", "Hexagon", "::", "A2_porfnew", ":" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	619,914	[ "if", "(", "TID", ".", "mayStore", "(", ")", ")", "Flags", "\|=", "MachineMemOperand", "::", "MOStore", ";" ]	[ "MachineFunction", "&", "MF", "=", "", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "Flags", "\|=", "MachineMemOperand", "::", "MOLoad", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	619,915	[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]	[ "}", "]", ",", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "ARM64_AM", ":", ":", "encodeAdvSIMDModImmType10", "(", "N", "-", ">", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ">", "{", "let", "ParserMatchClass", "=", "SIMDImmType10Operand", ";" ]
GCC	arm	CPP	stmt_completion	CPU	619,916	[ "_", "b", ")", ";" ]	[ "_", "_", "arm_vcmpltq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcmpltq_sv8hi", "(", "_", "_", "a", ",", "_" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,917	[ "return", "false", ";" ]	[ "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "amdgcn_global_load_tr", ":", "case", "Intrinsic", "::", "amdgcn_ds_ordered_add", ":", "case", "Intrinsic", "::", "amdgcn_ds_ordered_swap", ":", "case", "Intrinsic", "::", "amdgcn_ds_append", ":", "case", "Intrinsic", "::", "amdgcn_ds_consume", ":", "case", "Intrinsic", "::", "amdgcn_ds_fadd", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmin", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "case", "Intrinsic", "::", "amdgcn_global_atomic_fadd", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fadd", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fmin", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fmax", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fmin_num", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fmax_num", ":", "case", "Intrinsic", "::", "amdgcn_global_atomic_fadd_v2bf16", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fadd_v2bf16", ":", "case", "Intrinsic", "::", "amdgcn_global_atomic_csub", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}", "default", ":" ]
LLVM	ARM64	TD	stmt_completion	CPU	619,918	[ ":", "$", "Rn", ")", ",", "(", "v8i8", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v8i8_v8i16", ":", "BaseSIMDDifferentThreeVectorTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i16", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v8i16", "V128", ":", "$", "Rd", ")", ",", "(", "v8i8", "V64" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	619,919	[ "if", "(", "VectorABI", ")", "Ret", "+=", "<STR_LIT>", "-v128:64", "<STR_LIT>", ";" ]	[ "bool", "VectorABI", "=", "UsesVectorABI", "(", "CPU", ",", "FS", ")", ";", "std", "::", "string", "Ret", "=", "<STR_LIT>", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", "E", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "<STR_LIT>", "-i1:8:16-i8:8:16", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", "-i64:64", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", "-f128:64", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,920	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	IA64	CPP	program_repair	CPU	619,921	[ "<FIXS>", "BuildMI", "(", "&", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "VirtGPR", ")", ";", "<FIXE>" ]	[ "VirtGPR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "MVT", "::", "i64", ")", ")", ";", "<BUGS>", "BuildMI", "(", "&", "BB", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "VirtGPR", ")", ";", "<BUGE>", "/*" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,922	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_aslh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,923	[ "break", ";" ]	[ "if", "(", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", "==", "MVT", "::", "i16", ")", "Known", ".", "Zero", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_vcmpbfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpeqfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequb_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequd_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgefp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsb_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsd_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtub_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtud_p", ":", "Known", ".", "Zero", "=", "~", "<NUM_LIT>", "U", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	619,924	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,925	[ "}" ]	[ "MachineInstr", "*", "getKill", "(", ")", "const", "{", "return", "KillInst", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	619,926	[ "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "SFmode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "HONOR_SNANS", "(", "SFmode", ")", ")" ]
GCC	csky	CPP	stmt_completion	CPU	619,927	[ "false", ";" ]	[ "end_reg", "=", "regno", ";", "count", "++", ";", "}", "else", "if", "(", "begin_reg", ")", "break", ";", "}", "if", "(", "count", ">=", "CSKY_MIN_MULTIPLE_STLD", "&&", "count", "<=", "CSKY_MAX_MULTIPLE_STLD", ")", "{", "if", "(", "br", ")", "", "br", "=", "begin_reg", ";", "if", "(", "er", ")", "", "er", "=", "end_reg", ";", "return", "true", ";", "}", "return" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,928	[ "<NUM_LIT>", "}", "=", "idx", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC	sparc	MD	program_repair	CPU	619,929	[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	code_generation	CPU	619,930	[ "static", "bool", "or", "iginalTypeIsF128", "(", "const", "Type", "", "Ty", ",", "const", "SDNode", "", "CallNode", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "->", "isStructTy", "(", ")", "&&", "Ty", "->", "getStructNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", "->", "getStructElementType", "(", "<NUM_LIT>", ")", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast_or_null", "<", "const", "ExternalSymbolSDNode", ">", "(", "CallNode", ")", ";", "return", "(", "ES", "&&", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "isF128SoftLibCall", "(", "ES", "->", "getSymbol", "(", ")", ")", ")", ";", "}" ]	[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]
GCC	i386	MD	next_suggestion	CPU	619,931	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "vec_select", ":", "V2HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	619,932	[ "}" ]	[ "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "MI", ".", "getOperand", "(", "OpIdx1", ")", ".", "getReg", "(", ")", ")", "\|\|", "MFI", ".", "isVRegStackified", "(", "MI", ".", "getOperand", "(", "OpIdx2", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	619,933	[ "}" ]	[ "inline", "Optional", "<", "Hexagon", "::", "ArchEnum", ">", "getCpu", "(", "StringRef", "CPU", ")", "{", "return", "StringSwitch", "<", "Optional", "<", "Hexagon", "::", "ArchEnum", ">>", "(", "CPU", ")", ".", "Case", "(", "<STR_LIT>", "generic", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V5", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V5", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V55", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V60", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv62", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V62", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv65", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V65", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv66", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V66", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv67", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V67", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv67t", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V67", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv68", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V68", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv69", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V69", ")", ".", "Default", "(", "None", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	619,934	[ "}" ]	[ "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "X86", "::", "LEA64r", ")", ",", "ActualRetAddrReg", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addSym", "(", "RetSymbol", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "X86", "::", "CMP64rr", ")", ")", ".", "addReg", "(", "ExpectedRetAddrReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ActualRetAddrReg", ",", "RegState", "::", "Kill", ")", ";", "}", "int", "PredStateSizeInBytes", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "/", "<NUM_LIT>", ";", "auto", "CMovOp", "=", "X86", "::", "getCMovOpcode", "(", "PredStateSizeInBytes", ")", ";", "Register", "UpdatedStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "auto", "CMovI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "CMovOp", ")", ",", "UpdatedStateReg", ")", ".", "addReg", "(", "NewStateReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "PS", "->", "PoisonReg", ")", ".", "addImm", "(", "X86", "::", "COND_NE", ")", ";", "CMovI", "->", "findRegisterUseOperand", "(", "X86", "::", "EFLAGS", ")", "->", "setIsKill", "(", "true", ")", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting cmov: ", "<STR_LIT>", ";", "CMovI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "PS", "->", "SSA", ".", "AddAvailableValue", "(", "&", "MBB", ",", "UpdatedStateReg", ")", ";" ]
GCC	arm	MD	program_repair	CPU	619,935	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	CSKY	CPP	stmt_completion	CPU	619,936	[ "<STR_LIT>", ";" ]	[ "return", "<STR_LIT>", "@LO16", "<STR_LIT>", ";", "case", "VK_CSKY_GOT_IMM18_BY4", ":", "case", "VK_CSKY_GOT", ":", "return", "<STR_LIT>", "@GOT", "<STR_LIT>", ";", "case", "VK_CSKY_GOTPC", ":", "return", "<STR_LIT>", "@GOTPC", "<STR_LIT>", ";", "case", "VK_CSKY_GOTOFF", ":", "return", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ";", "case", "VK_CSKY_PLT_IMM18_BY4", ":", "case", "VK_CSKY_PLT", ":", "return", "<STR_LIT>", "@PLT" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,937	[ "}" ]	[ "InstructionCost", "PPCTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,938	[ "return", "Res", ";" ]	[ "if", "(", "!", "BV", "->", "isConstant", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "IntVT", "=", "BV", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "SourceConst", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "SDValue", "(", "BV", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskConst", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntVT", ",", "SourceConst", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaskConst", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "NewAnd", ")", ";" ]
GCC	ia64	CPP	stmt_completion	CPU	619,939	[ "LOC_REG", "(", "<NUM_LIT>", ")", ";" ]	[ "else", "if", "(", "regno", "==", "current_frame_info", ".", "r", "[", "reg_fp", "]", ")", "regno", "=", "HARD_FRAME_POINTER_REGNUM", ";", "}", "if", "(", "IN_REGNO_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "IN_REG", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "LOC_REGNO_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "current_frame_info", ".", "n_input_regs", "+", "regno", "-" ]
GCC	i386	MD	next_suggestion	CPU	619,940	[ "<STR_LIT>" ]	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "V8HI", "(", "vec_select", ":", "V8QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]" ]
GCC	i386	MD	next_suggestion	CPU	619,941	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VF_128", "(", "vec_duplicate", ":", "VF_128", "(", "unspec", ":", "<", "ssescalarmode", ">", "[", "(", "match_operand", ":", "<", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ROUND", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	619,942	[ "CallerAllocatedAmt", ")", ";" ]	[ "bool", "UsesTCRet", "=", "RetOpcode", "==", "PPC", "::", "TCRETURNri", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNdi", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNai", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNri8", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNdi8", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNai8", ";", "if", "(", "UsesTCRet", ")", "{", "int", "MaxTCRetDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "int", "Delta", "=", "StackAdj", "-", "MaxTCRetDelta", ";", "assert", "(", "(", "Delta", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Delta must be positive", "<STR_LIT>", ")", ";", "if", "(", "MaxTCRetDelta", ">", "<NUM_LIT>", ")", "FrameSize", "+=", "(", "StackAdj", "+", "Delta", ")", ";", "else", "FrameSize", "+=", "StackAdj", ";", "}", "bool", "isLargeFrame", "=", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ";", "if", "(", "FrameSize", ")", "{", "if", "(", "FI", "->", "hasFastCall", "(", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "Expecting a valid frame pointer.", "<STR_LIT>", ")", ";", "if", "(", "!", "isLargeFrame", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddImmInst", ",", "SPReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadImmShiftedInst", ",", "ScratchReg", ")", ".", "addImm", "(", "FrameSize", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "OrImmInst", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "FrameSize", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddInst", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addReg", "(", "ScratchReg", ")", ";", "}", "}", "else", "if", "(", "!", "isLargeFrame", "&&", "!", "HasBP", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddImmInst", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ",", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ";", "}", "}", "if", "(", "MustSaveLR", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ",", "ScratchReg", ")", ".", "addImm", "(", "LROffset", ")", ".", "addReg", "(", "SPReg", ")", ";", "assert", "(", "(", "isPPC64", "\|\|", "MustSaveCRs", ".", "empty", "(", ")", ")", "&&", "<STR_LIT>", "Epilogue CR restoring supported only in 64-bit mode", "<STR_LIT>", ")", ";", "if", "(", "!", "MustSaveCRs", ".", "empty", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "LWZ8", ")", ",", "TempReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ";", "if", "(", "HasFP", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ",", "FPReg", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "SPReg", ")", ";", "if", "(", "FI", "->", "usesPICBase", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ")", ".", "addReg", "(", "PPC", "::", "R30", ")", ".", "addImm", "(", "PBPOffset", ")", ".", "addReg", "(", "SPReg", ")", ";", "if", "(", "HasBP", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ",", "BPReg", ")", ".", "addImm", "(", "BPOffset", ")", ".", "addReg", "(", "SPReg", ")", ";", "if", "(", "!", "MustSaveCRs", ".", "empty", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MustSaveCRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MTOCRF8", ")", ",", "MustSaveCRs", "[", "i", "]", ")", ".", "addReg", "(", "TempReg", ",", "getKillRegState", "(", "i", "==", "e", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "MustSaveLR", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MTLRInst", ")", ".", "addReg", "(", "ScratchReg", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "RetOpcode", "==", "PPC", "::", "BLR", "\|\|", "RetOpcode", "==", "PPC", "::", "BLR8", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Fast", ")", "{", "PPCFunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "unsigned", "CallerAllocatedAmt", "=", "FI", "->", "getMinReservedArea", "(", ")", ";", "if", "(", "CallerAllocatedAmt", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "CallerAllocatedAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddImmInst", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(" ]
GCC	alpha	MD	next_suggestion	MPU	619,943	[ "<STR_LIT>", ")" ]	[ "[", "(", "unspec_volatile", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_REALIGN", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,944	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "vi64", ":", "SIMDUMov", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "v2i64", ",", "GPR64", ",", "VectorIndexD", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	619,945	[ "Builder", ".", "CreateAlignedStore", "(", "WideVec", ",", "SI", "->", "getPointerOperand", "(", ")", ",", "SI", "->", "getAlignment", "(", ")", ")", ";" ]	[ "case", "<NUM_LIT>", ":", "deinterleave8bitStride3", "(", "DecomposedVectors", ",", "TransposedVectors", ",", "NumSubVecElems", ")", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Shuffles", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "Shuffles", "[", "i", "]", "->", "replaceAllUsesWith", "(", "TransposedVectors", "[", "Indices", "[", "i", "]", "]", ")", ";", "return", "true", ";", "}", "Type", "", "ShuffleEltTy", "=", "ShuffleTy", "->", "getVectorElementType", "(", ")", ";", "unsigned", "NumSubVecElems", "=", "ShuffleTy", "->", "getVectorNumElements", "(", ")", "/", "Factor", ";", "decompose", "(", "Shuffles", "[", "<NUM_LIT>", "]", ",", "Factor", ",", "VectorType", "::", "get", "(", "ShuffleEltTy", ",", "NumSubVecElems", ")", ",", "DecomposedVectors", ")", ";", "switch", "(", "NumSubVecElems", ")", "{", "case", "<NUM_LIT>", ":", "transpose_4x4", "(", "DecomposedVectors", ",", "TransposedVectors", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "interleave8bitStride4VF8", "(", "DecomposedVectors", ",", "TransposedVectors", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "Factor", "==", "<NUM_LIT>", ")", "interleave8bitStride4", "(", "DecomposedVectors", ",", "TransposedVectors", ",", "NumSubVecElems", ")", ";", "if", "(", "Factor", "==", "<NUM_LIT>", ")", "interleave8bitStride3", "(", "DecomposedVectors", ",", "TransposedVectors", ",", "NumSubVecElems", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "Value", "", "WideVec", "=", "concatenateVectors", "(", "Builder", ",", "TransposedVectors", ")", ";", "StoreInst", "*", "SI", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	619,946	[ "<FIXS>", "SmallString", "<NUM_LIT>", ">", "NameStr", ";", "Mang", "->", "makeNameProper", "(", "NameStr", ",", "MO", ".", "getSymbolName", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "O", "<<", "NameStr", ".", "str", "(", ")", ";", "<FIXE>" ]	[ "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "call", "<STR_LIT>", ")", ";", "<BUGS>", "std", "::", "string", "Name", "=", "Mang", "->", "makeNameProper", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "<BUGE>", "<BUGS>", "O", "<<", "Name", ";", "<BUGE>", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "<STR_LIT>", "(PLT)", "<STR_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	619,947	[ "if", "(", "EntryState", "!=", "ST_UNKNOWN", "\|\|", "(", "!", "BBHasCall", "&&", "CurState", "!=", "ST_UNKNOWN", ")", ")", "BBSolved", "[", "BBNum", "]", "=", "true", ";" ]	[ "CurState", "=", "ST_DIRTY", ";", "continue", ";", "}", "if", "(", "!", "isControlFlow", ")", "continue", ";", "BBHasCall", "=", "true", ";", "if", "(", "CurState", "==", "ST_DIRTY", ")", "{", "if", "(", "EntryState", "!=", "ST_UNKNOWN", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "X86", "::", "VZEROUPPER", ")", ")", ";", "++", "NumVZU", ";", "}", "CurState", "=", "ST_CLEAN", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "MBB #", "<STR_LIT>", "<<", "BBNum", "<<", "<STR_LIT>", ", current state: ", "<STR_LIT>", "<<", "CurState", "<<", "'", "\\n", "'", ")", ";" ]
LLVM	ARM	CPP	code_generation	CPU	619,948	[ "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Value shouldn't be assigned to reg", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getLocReg", "(", ")", "==", "PhysReg", "&&", "<STR_LIT>", "Assigning to the wrong reg?", "<STR_LIT>", ")", ";", "uint64_t", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ";", "uint64_t", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ";", "assert", "(", "ValSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported value size", "<STR_LIT>", ")", ";", "assert", "(", "LocSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported location size", "<STR_LIT>", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "<STR_LIT>", "Extensions not supported", "<STR_LIT>", ")", ";", "auto", "PhysRegToVReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "PhysRegToVReg", ")", ";", "}", "}" ]	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,949	[ "<STR_LIT>", ")", ";" ]	[ "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", "r128" ]
LLVM	ARM	TD	stmt_completion	CPU	619,950	[ ";" ]	[ "def", "IIC_iLoad_i", ":", "InstrItinClass" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	619,951	[ "GlobalVariable", "", "GV", "=", "new", "GlobalVariable", "(", "", "M", ",", "VarType", ",", "false", ",", "GlobalVariable", "::", "ExternalLinkage", ",", "NULL", ",", "GVName", ")", ";" ]	[ "uint64_t", "FlagValue", "=", "Flag", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "FlagValue", ">=", "<STR_LIT>", "::", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Incorrect flag for llvm.bpf.btf.type.id intrinsic", "<STR_LIT>", ")", ";", "MDNode", "", "MD", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "uint32_t", "Reloc", ";", "if", "(", "FlagValue", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "DIType", "", "Ty", "=", "cast", "<", "DIType", ">", "(", "MD", ")", ";", "if", "(", "Ty", "->", "getName", "(", ")", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Empty type name for BTF_TYPE_ID_REMOTE reloc", "<STR_LIT>", ")", ";", "}", "BasicBlock", "", "BB", "=", "Call", "->", "getParent", "(", ")", ";", "IntegerType", "", "VarType", "=", "Type", "::", "getInt64Ty", "(", "BB", "->", "getContext", "(", ")", ")", ";", "std", "::", "string", "GVName", "=", "BaseName", "+", "std", "::", "to_string", "(", "Count", ")", "+", "<STR_LIT>", "$", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Reloc", ")", ";" ]
GCC	i386	MD	program_repair	CPU	619,952	[ "<FIXS>", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "minus", ":", "SSEMODEF2P", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SSEMODEF2P", "<BUGS>", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "UNSPEC_FMA4_INTRINSIC", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	ARM	CPP	program_repair	CPU	619,953	[ "<FIXS>", "printRegImmShift", "(", "O", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "<FIXE>" ]	[ "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", "ShOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", " #", "<STR_LIT>", "<<", "translateShiftImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "<BUGE>", "}" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	619,954	[ "nreg", ")", ";" ]	[ "unsigned", "ws", "=", "SPScale", ";", "while", "(", "ws", ")", "{", "ws", "=", "ws", ">>", "<NUM_LIT>", ";", "nreg", "++", ";", "}", "assert", "(", "nreg", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "No more SP regs,Think about SP speel", "<STR_LIT>", ")", ";", "ExcludeSPReg", "(" ]
GCC	s390	MD	stmt_completion	MPU	619,955	[ ")", ")", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	619,956	[ ")", ";" ]	[ "_", "_", "arm_sqrshr", "(", "int32_t", "value", ",", "int32_t", "shift", ")", "{", "return", "_", "_", "builtin_mve_sqrshr_si", "(", "value", ",", "shift" ]
LLVM	Mips	CPP	stmt_completion	CPU	619,957	[ "TM", ")", ";" ]	[ "llvm", "::", "FunctionPass", "*", "llvm", "::", "createMipsModuleISelDagPass", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsModuleDAGToDAGISel", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,958	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,959	[ "USR", "]", ";" ]	[ "def", "F2_conv_sf2uw", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[" ]
GCC	s390	CPP	next_suggestion	MPU	619,960	[ "rtx", "lo", "=", "operand_subword", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "dword_mode", ")", ";" ]	[ "if", "(", "TARGET_ZARCH", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "op", ")", ",", "word_mode", ")", "==", "INTVAL", "(", "op", ")", "&&", "s390_single_part", "(", "op", ",", "word_mode", ",", "HImode", ",", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "TARGET_EXTIMM", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "op", ")", ",", "word_mode", ")", "==", "INTVAL", "(", "op", ")", "&&", "s390_single_part", "(", "op", ",", "word_mode", ",", "SImode", ",", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "larl_operand", "(", "op", ",", "VOIDmode", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", "&&", "s390_float_const_zero_p", "(", "op", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", "<=", "UNITS_PER_WORD", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_WIDE_INT", "\|\|", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "op", ")", ",", "word_mode", ")", "!=", "INTVAL", "(", "op", ")", ")", ")", "{", "machine_mode", "dword_mode", "=", "word_mode", "==", "SImode", "?", "DImode", ":", "TImode", ";", "rtx", "hi", "=", "operand_subword", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "dword_mode", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,961	[ "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";" ]	[ "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "StackPtr", ",", "TOCOff", ")", ";", "Ops", ".", "push_back", "(", "AddTOC", ")", ";", "}", "if", "(", "Subtarget", ".", "usesFunctionDescriptors", "(", ")", "&&", "!", "hasNest", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "PPC", "::", "X11", ",", "MVT", "::", "i64", ")", ")", ";", "if", "(", "isTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "IsPPC64", "?", "PPC", "::", "CTR8", ":", "PPC", "::", "CTR", ",", "RegVT", ")", ")", ";", "}", "if", "(", "isTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "SPDiff", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", "\|\|", "Subtarget", ".", "isAIXABI", "(", ")", ")", "&&", "!", "isPatchPoint", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "IsPPC64", "?", "PPC", "::", "X2", ":", "PPC", "::", "R2", ",", "RegVT", ")", ")", ";", "if", "(", "isVarArg", "&&", "Subtarget", ".", "is32BitELFABI", "(", ")", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "PPC", "::", "CR1EQ", ",", "MVT", "::", "i32", ")", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallConv", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	619,962	[ "false", ";" ]	[ "int64_t", "IntVal", ";", "if", "(", "MatchRegisterName", "(", "RegNo", ",", "IntVal", ")", ")", "return", "TokError", "(", "<STR_LIT>", "invalid register name", "<STR_LIT>", ")", ";", "return" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,963	[ "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]	[ "def", "tvecshiftL8", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,964	[ "}" ]	[ "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "return", "CC_AMDGPU", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,965	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	s390	CPP	next_suggestion	MPU	619,966	[ "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "return_regnum", ")", ";" ]	[ "rtvec", "p", ";", "int", "i", ";", "if", "(", "TARGET_TPF_PROFILING", ")", "{", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "emit_insn", "(", "gen_epilogue_tpf", "(", ")", ")", ";", "}", "frame_pointer", "=", "(", "frame_pointer_needed", "?", "hard_frame_pointer_rtx", ":", "stack_pointer_rtx", ")", ";", "s390_frame_area", "(", "&", "area_bottom", ",", "&", "area_top", ")", ";", "if", "(", "area_top", "<=", "area_bottom", ")", "{", "}", "else", "if", "(", "DISP_IN_RANGE", "(", "cfun_frame_layout", ".", "frame_size", "+", "area_bottom", ")", "&&", "DISP_IN_RANGE", "(", "cfun_frame_layout", ".", "frame_size", "+", "area_top", "-", "<NUM_LIT>", ")", ")", "{", "offset", "=", "cfun_frame_layout", ".", "frame_size", ";", "}", "else", "{", "rtx", "insn", ",", "frame_off", ",", "cfa", ";", "offset", "=", "area_bottom", "<", "<NUM_LIT>", "?", "-", "area_bottom", ":", "<NUM_LIT>", ";", "frame_off", "=", "GEN_INT", "(", "cfun_frame_layout", ".", "frame_size", "-", "offset", ")", ";", "cfa", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "frame_pointer", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer", ",", "frame_off", ")", ")", ";", "if", "(", "DISP_IN_RANGE", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "{", "insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "frame_pointer", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer", ",", "frame_off", ")", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "}", "else", "{", "if", "(", "!", "CONST_OK_FOR_K", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "frame_off", "=", "force_const_mem", "(", "Pmode", ",", "frame_off", ")", ";", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "frame_pointer", ",", "frame_off", ")", ")", ";", "annotate_constant_pool_refs", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "}", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "cfa", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "cfun_save_high_fprs_p", ")", "{", "next_offset", "=", "cfun_frame_layout", ".", "f8_offset", ";", "for", "(", "i", "=", "FPR8_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "}", "}", "else", "{", "next_offset", "=", "cfun_frame_layout", ".", "f4_offset", ";", "for", "(", "i", "=", "FPR4_REGNUM", ";", "i", "<=", "FPR4_REGNUM", "+", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "TARGET_PACKED_STACK", ")", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", ")", "{", "rtx", "insn", ",", "addr", ";", "int", "i", ";", "for", "(", "i", "=", "cfun_frame_layout", ".", "first_restore_gpr", ";", "i", "<=", "cfun_frame_layout", ".", "last_restore_gpr", ";", "i", "++", ")", "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "i", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "emit_move_insn", "(", "addr", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ")", ";", "}", "else", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "}", "if", "(", "!", "sibcall", ")", "{", "if", "(", "cfun_gpr_save_slot", "(", "RETURN_REGNUM", ")", "==", "-", "<NUM_LIT>", ")", "{", "int", "return_regnum", "=", "find_unused_clobbered_reg", "(", ")", ";", "if", "(", "!", "return_regnum", ")", "return_regnum", "=", "<NUM_LIT>", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	619,967	[ "SDValue", "Lo", "(", "Hi", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "LowerSMUL_LOHI", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SMUL_LOHI", "&&", "<STR_LIT>", "Unexpected operand to lower!", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Zero", ",", "Zero", ",", "LHS", ",", "RHS", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,968	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeqi_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	program_repair	CPU	619,969	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,970	[ "}" ]	[ "for", "(", "const", "auto", "&", "FI", ":", "ArgInfoMap", ")", "{", "OS", "<<", "<STR_LIT>", "Arguments for ", "<STR_LIT>", "<<", "FI", ".", "first", "->", "getName", "(", ")", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", " PrivateSegmentBuffer: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "PrivateSegmentBuffer", "<<", "<STR_LIT>", " DispatchPtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "DispatchPtr", "<<", "<STR_LIT>", " QueuePtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "QueuePtr", "<<", "<STR_LIT>", " KernargSegmentPtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "KernargSegmentPtr", "<<", "<STR_LIT>", " DispatchID: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "DispatchID", "<<", "<STR_LIT>", " FlatScratchInit: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "FlatScratchInit", "<<", "<STR_LIT>", " PrivateSegmentSize: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "PrivateSegmentSize", "<<", "<STR_LIT>", " WorkGroupIDX: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkGroupIDX", "<<", "<STR_LIT>", " WorkGroupIDY: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkGroupIDY", "<<", "<STR_LIT>", " WorkGroupIDZ: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkGroupIDZ", "<<", "<STR_LIT>", " WorkGroupInfo: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkGroupInfo", "<<", "<STR_LIT>", " PrivateSegmentWaveByteOffset: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "PrivateSegmentWaveByteOffset", "<<", "<STR_LIT>", " ImplicitBufferPtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "ImplicitBufferPtr", "<<", "<STR_LIT>", " ImplicitArgPtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "ImplicitArgPtr", "<<", "<STR_LIT>", " WorkItemIDX ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkItemIDX", "<<", "<STR_LIT>", " WorkItemIDY ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkItemIDY", "<<", "<STR_LIT>", " WorkItemIDZ ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkItemIDZ", "<<", "'", "\\n", "'", ";", "}" ]
GCC	tilegx	MD	next_suggestion	VLIW	619,971	[ "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extract", ":", "I48MODE", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	619,972	[ "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";" ]	[ "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MCRegisterClass", "&", "FPR128RC", "=", "MRI", ".", "getRegClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reg", "=", "MRI", ".", "getMatchingSuperReg", "(", "Reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "FPR128RC", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumRegs", ";", "++", "i", ",", "Reg", "=", "getNextVectorRegister", "(", "Reg", ")", ")", "{", "O", "<<", "getRegisterName", "(", "Reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "<<", "LayoutSuffix", ";", "if", "(", "i", "+", "<NUM_LIT>", "!=", "NumRegs", ")", "O" ]
GCC	mips	MD	stmt_completion	CPU	619,973	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	aarch64	MD	stmt_completion	CPU	619,974	[ "VNx2DI", "]", ")" ]	[ "(", "define_mode_iterator", "SVE_FULL_I", "[", "VNx16QI", "VNx8HI", "VNx4SI" ]
GCC	xtensa	MD	next_suggestion	MPU	619,975	[ "operands", "[", "<NUM_LIT>", "]", "=", "force_const_mem", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "<STR_LIT>", "{", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "!", "TARGET_CONST16", ")" ]
GCC	arm	MD	next_suggestion	CPU	619,976	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", ":", "SI", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", ":", "SI", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "]" ]
LLVM	Nios2	CPP	stmt_completion	MPU	619,977	[ "<NUM_LIT>", ")", ";" ]	[ "return", "new", "Nios2FrameLowering", "(", "ST", "," ]
LLVM	AArch64	CPP	stmt_completion	CPU	619,978	[ ")", ";" ]	[ "LLVM_DEBUG", "(", "InsertionPoint", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "if", "(", "isDominated", "(", "InsertionPoint", ",", "User", ",", "OpNo", ",", "InsertPts", ")", ")", "return", ";", "if", "(", "tryAndMerge", "(", "InsertionPoint", ",", "User", ",", "OpNo", ",", "InsertPts", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Keep considered insertion point\\n", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,979	[ "int", "UnscaledLdOffset", "=", "TII", "->", "isUnscaledLdSt", "(", "LoadInst", ")", "?", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";" ]	[ "int", "LoadSize", "=", "getMemScale", "(", "LoadInst", ")", ";", "int", "StoreSize", "=", "getMemScale", "(", "StoreInst", ")", ";", "int", "UnscaledStOffset", "=", "TII", "->", "isUnscaledLdSt", "(", "StoreInst", ")", "?", "getLdStOffsetOp", "(", "StoreInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "StoreInst", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";" ]
GCC	visium	CPP	stmt_completion	Virtual ISA	619,980	[ ")", ";" ]	[ "size", "=", "(", "gp_saved", "", "UNITS_PER_WORD", ")", "+", "(", "fp_saved", "", "UNITS_PER_HWFPVALUE", ")", ";", "if", "(", "!", "no_rtl", "&&", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "ptr", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "-", "size", ")", ")", ";", "if", "(", "gp_saved", ">", "<NUM_LIT>", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "ptr", ",", "fp_saved", "*", "UNITS_PER_HWFPVALUE", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,981	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,982	[ "MBB", ".", "erase", "(", "II", ")", ";" ]	[ "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", "RESTORE_VRSAVE does not define its destination", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "LWZ", ")", ",", "Reg", ")", ",", "FrameIndex", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MTVRSAVEv", ")", ",", "DestReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	619,983	[ "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "RT", ";", "bits", "<", "<NUM_LIT>", ">", "SPR", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RT", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	MSP430	CPP	next_suggestion	MPU	619,984	[ "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i8", ",", "Expand", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i8", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i8", ",", "Expand", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	619,985	[ "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "bool", "hasAVX2", "=", "Subtarget", ".", "hasAVX2", "(", ")", ";", "uint16_t", "validDomains", "=", "<NUM_LIT>", ";", "if", "(", "domain", "&&", "lookup", "(", "MI", ".", "getOpcode", "(", ")", ",", "domain", ")", ")", "validDomains", "=", "<NUM_LIT>", ";", "else", "if", "(", "domain", "&&", "lookupAVX2", "(", "MI", ".", "getOpcode", "(", ")", ",", "domain", ")", ")", "validDomains", "=", "hasAVX2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "std", "::", "make_pair", "(", "domain", ",", "validDomains", ")", ";", "}" ]	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,986	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pu4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	619,987	[ ";" ]	[ "init_enabled_abi_types", "(", ")", ";", "obstack_init", "(", "&", "msg_obstack", ")", ";", "struct", "{", "int", "arch", ",", "tune", ",", "fpu", ",", "abi_base", ",", "abi_ext", ",", "cmodel", ";", "}", "constrained", "=", "{", "M_OPT_ABSENT", "(", "opt_arch", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_tune", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_fpu", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_abi_base", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_abi_ext", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_cmodel", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "}", ";", "&&", "(", "on_switch", "=", "(", "SW_", "#", "#", "NAME", ")", ",", "<NUM_LIT>", ")", ")", "int", "on_switch", ";", "t", ".", "abi", ".", "base", "=", "constrained", ".", "abi_base", "?", "opt_abi_base", ":", "DEFAULT_ABI_BASE", ";", "t", ".", "abi", ".", "ext", "=", "constrained", ".", "abi_ext", "?", "opt_abi_ext", ":", "DEFAULT_ABI_EXT", ";", "if", "(", "on", "(", "SOFT_FLOAT", ")", "\|\|", "on", "(", "SINGLE_FLOAT", ")", "\|\|", "on", "(", "DOUBLE_FLOAT", ")", ")", "{", "switch", "(", "on_switch", ")", "{", "case", "SW_SOFT_FLOAT", ":", "opt_fpu", "=", "ISA_EXT_NOFPU", ";", "break", ";", "case", "SW_SINGLE_FLOAT", ":", "opt_fpu", "=", "ISA_EXT_FPU32", ";", "break", ";", "case", "SW_DOUBLE_FLOAT", ":", "opt_fpu", "=", "ISA_EXT_FPU64", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "constrained", ".", "fpu", "=", "<NUM_LIT>", ";", "struct", "loongarch_isa", "default_isa", "=", "isa_required", "(", "t", ".", "abi", ")", ";", "struct", "loongarch_isa", "force_isa", "=", "default_isa", ";", "struct", "loongarch_abi", "force_abi", "=", "t", ".", "abi", ";", "force_isa", ".", "fpu", "=", "opt_fpu", ";", "force_abi", ".", "base", "=", "isa_default_abi", "(", "&", "force_isa", ")", ".", "base", ";", "if", "(", "constrained", ".", "abi_base", "&&", "(", "t", ".", "abi", ".", "base", "!=", "force_abi", ".", "base", ")", ")", "inform", "(", "UNKNOWN_LOCATION", ",", "<STR_LIT>", "%<-m%s%> overrides %<-m%s=%s%>, adjusting ABI to %qs", "<STR_LIT>", ",", "loongarch_switch_strings", "[", "on_switch", "]", ",", "OPTSTR_ABI_BASE", ",", "loongarch_abi_base_strings", "[", "t", ".", "abi", ".", "base", "]", ",", "abi_str", "(", "force_abi", ")", ")", ";", "t", ".", "abi", ".", "base", "=", "force_abi", ".", "base", ";", "}", "if", "(", "follow_multilib_list", ")", "if", "(", "t", ".", "abi", ".", "base", "!=", "DEFAULT_ABI_BASE", "\|\|", "t", ".", "abi", ".", "ext", "!=", "DEFAULT_ABI_EXT", ")", "{", "static", "const", "struct", "loongarch_abi", "default_abi", "=", "{", "DEFAULT_ABI_BASE", ",", "DEFAULT_ABI_EXT", "}", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "ABI changed (%qs to %qs) while multilib is disabled", "<STR_LIT>", ",", "abi_str", "(", "default_abi", ")", ",", "abi_str", "(", "t", ".", "abi", ")", ")", ";", "}", "t", ".", "cpu_arch", "=", "constrained", ".", "arch", "?", "opt_arch", ":", "DEFAULT_CPU_ARCH", ";", "t", ".", "cpu_tune", "=", "constrained", ".", "tune", "?", "opt_tune", ":", "(", "constrained", ".", "arch", "?", "DEFAULT_CPU_ARCH", ":", "DEFAULT_CPU_TUNE", ")", ";", "t", ".", "cpu_native", "=", "fill_native_cpu_config", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", ",", "t", ".", "cpu_tune", "==", "CPU_NATIVE", ")", ";", "if", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "<STR_LIT>", "%qs does not work on a cross compiler", "<STR_LIT>", ",", "<STR_LIT>", "-m", "<STR_LIT>", "OPTSTR_ARCH", "<STR_LIT>", "=", "<STR_LIT>", "STR_CPU_NATIVE", ")", ";", "else", "if", "(", "t", ".", "cpu_tune", "==", "CPU_NATIVE", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "<STR_LIT>", "%qs does not work on a cross compiler", "<STR_LIT>", ",", "<STR_LIT>", "-m", "<STR_LIT>", "OPTSTR_TUNE", "<STR_LIT>", "=", "<STR_LIT>", "STR_CPU_NATIVE", ")", ";", "config_target_isa", ":", "t", ".", "isa", "=", "loongarch_cpu_default_isa", "[", "LARCH_ACTUAL_ARCH", "]", ";", "t", ".", "isa", ".", "fpu", "=", "constrained", ".", "fpu", "?", "opt_fpu", ":", "(", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", "&&", "constrained", ".", "arch", ")", "?", "t", ".", "isa", ".", "fpu", ":", "DEFAULT_ISA_EXT_FPU", ")", ";", "struct", "loongarch_abi", "abi_tmp", ";", "const", "struct", "loongarch_isa", "*", "isa_min", ";", "abi_tmp", "=", "t", ".", "abi", ";", "isa_min", "=", "&", "isa_required", "(", "abi_tmp", ")", ";", "if", "(", "isa_base_compat_p", "(", "&", "t", ".", "isa", ",", "isa_min", ")", ")", ";", "else", "if", "(", "!", "constrained", ".", "arch", ")", "{", "int", "fallback_arch", "=", "abi_default_cpu_arch", "(", "t", ".", "abi", ")", ";", "if", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "your native CPU architecture (%qs) ", "<STR_LIT>", "<STR_LIT>", "does not support %qs ABI, falling back to %<-m%s=%s%>", "<STR_LIT>", ",", "arch_str", "(", "&", "t", ")", ",", "abi_str", "(", "t", ".", "abi", ")", ",", "OPTSTR_ARCH", ",", "loongarch_cpu_strings", "[", "fallback_arch", "]", ")", ";", "else", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "default CPU architecture (%qs) ", "<STR_LIT>", "<STR_LIT>", "does not support %qs ABI, falling back to %<-m%s=%s%>", "<STR_LIT>", ",", "arch_str", "(", "&", "t", ")", ",", "abi_str", "(", "t", ".", "abi", ")", ",", "OPTSTR_ARCH", ",", "loongarch_cpu_strings", "[", "fallback_arch", "]", ")", ";", "t", ".", "cpu_arch", "=", "fallback_arch", ";", "constrained", ".", "arch", "=", "<NUM_LIT>", ";", "goto", "config_target_isa", ";", "}", "else", "if", "(", "!", "constrained", ".", "abi_base", ")", "{", "abi_tmp", ".", "base", "=", "isa_default_abi", "(", "&", "t", ".", "isa", ")", ".", "base", ";", "}", "else", "goto", "fatal", ";", "if", "(", "isa_fpu_compat_p", "(", "&", "t", ".", "isa", ",", "isa_min", ")", ")", ";", "else", "if", "(", "!", "constrained", ".", "fpu", ")", "t", ".", "isa", ".", "fpu", "=", "isa_min", "->", "fpu", ";", "else", "if", "(", "!", "constrained", ".", "abi_base", ")", "abi_tmp", ".", "base", "=", "isa_default_abi", "(", "&", "t", ".", "isa", ")", ".", "base", ";", "else", "goto", "fatal" ]
LLVM	ARM	CPP	next_suggestion	CPU	619,988	[ "}" ]	[ "std", "::", "string", "(", "<STR_LIT>", "e-p:32:32-f64:64:64-i64:64:64-", "<STR_LIT>", "<STR_LIT>", "v128:64:128-v64:64:64-n32-S32", "<STR_LIT>", ")", ")", ",", "ELFWriterInfo", "(", "", "this", ")", ",", "TLInfo", "(", "", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasARMOps", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "CPU: '", "<STR_LIT>", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "<STR_LIT>", "' does not ", "<STR_LIT>", "<STR_LIT>", "support ARM mode execution!", "<STR_LIT>", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	619,989	[ "::", "ArgFlagsTy", "Flags", ")", "{" ]	[ "void", "addLiveInAttr", "(", "Register", "VReg", ",", "ISD" ]
GCC	mips	CPP	stmt_completion	CPU	619,990	[ "reg", ")", ")", ")", ";" ]	[ "if", "(", "TARGET_MIPS16", "&&", "!", "M16_REG_P", "(", "REGNO", "(", "reg", ")", ")", ")", "{", "emit_move_insn", "(", "MIPS_EPILOGUE_TEMP", "(", "GET_MODE", "(", "reg", ")", ")", ",", "mem", ")", ";", "emit_move_insn", "(", "reg", ",", "MIPS_EPILOGUE_TEMP", "(", "GET_MODE", "(" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	619,991	[ "false", ")", ";" ]	[ "uint64_t", "getPC12DBLBPPEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "," ]
GCC	sparc	MD	stmt_completion	CPU	619,992	[ "]", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SUBV", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mmix	MD	next_suggestion	CPU	619,993	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "DI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	619,994	[ "p", ")", ";" ]	[ "_", "_", "builtin_mve_vstrwq_p_uv4si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "addr", ",", "_", "_", "value", ",", "_", "_" ]
GCC	arm	CPP	stmt_completion	CPU	619,995	[ "ag_mode", ",", "&", "count", ")", ";" ]	[ "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false", ")", ")", "return", "false", ";", "return", "aapcs_vfp_is_call_or_return_candidate", "(", "pcs_variant", ",", "mode", ",", "type", ",", "&" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	619,996	[ ")", ";" ]	[ "IdxVec", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Cxt", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "i", ")", ")", ")", ";", "Value", "", "SrcGEP", "=", "IRB", ".", "CreateGEP", "(", "SrcBase", ",", "IdxVec", ")", ";", "Value", "", "SrcLoad", "=", "IRB", ".", "CreateLoad", "(", "SrcGEP", ")", ";", "Value", "*", "DstGEP", "=", "IRB", ".", "CreateGEP", "(", "DstBase", ",", "IdxVec", ")", ";", "IRB", ".", "CreateStore", "(", "SrcLoad", ",", "DstGEP", ")", ";", "IdxVec", ".", "pop_back", "(" ]
GCC	aarch64	MD	program_repair	CPU	619,997	[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,998	[ "<STR_LIT>", "fd", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", "fd", "<STR_LIT>", ":", "<STR_LIT>", "ea", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", "ed", "<STR_LIT>", ":", "<STR_LIT>", "fa", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", "fa", "<STR_LIT>", ":", "<STR_LIT>", "ed", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", "ea", "<STR_LIT>", ":" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	619,999	[ "if", "(", "!", "IsLive", "\|\|", "!", "IsImplicit", ")", "{" ]	[ "const", "TargetRegisterInfo", "*", "RI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "GPR32", "=", "RI", "->", "getSubReg", "(", "GPR64", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "bool", "IsLive", "=", "MBB", ".", "isLiveIn", "(", "GPR64", ")", "\|\|", "MBB", ".", "isLiveIn", "(", "GPR32", ")", ";" ]

GCC

nds32

CPP

stmt_completion

CPU

619,900

[ "<NUM_LIT>", ";" ]

[ "static", "struct", "machine_function", "*", "nds32_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "use_eh_return_p", "=" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

619,901

[ "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "MachineInstr", "*", "DefMIToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "convertToImmediateForm", "(", "MI", ",", "&", "DefMIToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRRConvertedInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Converted instruction to imm form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "DefMIToErase", ")", "{", "InstrsToErase", ".", "push_back", "(", "DefMIToErase", ")", ";", "}", "}", "if", "(", "TII", "->", "foldFrameOffset", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "NumFrameOffFoldInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Frame offset folding by using index form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "}", "MachineInstr", "*", "ToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "simplifyRotateAndMaskInstr", "(", "MI", ",", "ToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRotateInstrFoldInPreEmit", "++", ";", "if", "(", "ToErase", ")", "InstrsToErase", ".", "push_back", "(", "ToErase", ")", ";", "}", "}", "auto", "I", "=", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Br", "=", "&", "*", "I", ";", "if", "(", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BC", "&&", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCn", ")", "continue", ";", "MachineInstr", "*", "CRSetMI", "=", "nullptr", ";", "Register", "CRBit", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "CRBit", ")", ";", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRUNSET", "||", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRSET", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "*", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", "&&", "CRSetOp", "==", "PPC", "::", "CRSET", ")", "||", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "&&", "CRSetOp", "==", "PPC", "::", "CRUNSET", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Non-terminator after a terminator", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "*", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

619,902

[ "PPC", "::", "G8RC_and_G8RC_NOX0RegClass", ":", "RC", ")", ")", ";" ]

[ "const", "TargetRegisterClass", "*", "UseRC", "=", "(", "RC", "==", "&", "PPC", "::", "GPRCRegClass", "?", "&", "PPC", "::", "GPRC_and_GPRC_NOR0RegClass", ":", "(", "RC", "==", "&", "PPC", "::", "G8RCRegClass", "?", "&" ]

LLVM

Teak

CPP

next_suggestion

DSP

619,903

[ "RegNo", "=", "<NUM_LIT>", ";" ]

[ "bool", "TeakAsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

619,904

[ "}" ]

[ "static", "SPIRVType", "*", "getSamplerType", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "SPIRVGlobalRegistry", "*", "GR", ")", "{", "return", "GR", "->", "getOrCreateOpTypeSampler", "(", "MIRBuilder", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

619,905

[ "CLEI_U_H_DESC", ";" ]

[ "def", "CLEI_U_H", ":", "CLEI_U_H_ENC", "," ]

LLVM

AArch64

TD

next_suggestion

CPU

619,906

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdn", ";", "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]

GCC

mep

MD

stmt_completion

CPU

619,907

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

GCC

nds32

MD

stmt_completion

CPU

619,908

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

619,909

[ "false", ";" ]

[ "void", "clear", "(", ")", "{", "hasVPU", "=", "false", ";", "hasSPU", "=", "false", ";", "hasLD", "=", "false", ";", "hasST", "=", "false", ";", "VPUInst", "=", "<NUM_LIT>", "L", ";", "SPUInst", "=", "<NUM_LIT>", "L", ";", "LDInst", "=", "<NUM_LIT>", "L", ";", "STInst", "=", "<NUM_LIT>", "L", ";", "LdSrcExtra", "=", "<NUM_LIT>", ";", "StSrcExtra", "=", "<NUM_LIT>", ";", "LdSwitch", "=", "<NUM_LIT>", ";", "StSwitch", "=", "<NUM_LIT>", ";", "Imm", "=", "<NUM_LIT>", "L", ";", "immSlotBusy", "=" ]

GCC

s390

MD

stmt_completion

MPU

619,910

[ "]" ]

[ "(", "unspec", ":", "<", "vec_double", ">", "[", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEC_UNPACKL_L", ")", ")" ]

LLVM

X86

CPP

program_repair

CPU

619,911

[ "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "<FIXE>", "<FIXS>", "const", "char", "*", "Prefix", "=", "<STR_LIT>", "__imp_", "<STR_LIT>", ";", "Name", ".", "insert", "(", "Name", ".", "begin", "(", ")", ",", "Prefix", ",", "Prefix", "+", "strlen", "(", "Prefix", ")", ")", ";", "<FIXE>", "<FIXS>", "Name", "+=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "GVStubs", "[", "Name", ".", "str", "(", ")", "]", "=", "StringRef", "(", "Name", ".", "data", "(", ")", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "Name", "+=", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ";", "HiddenGVStubs", "[", "Name", ".", "str", "(", ")", "]", "=", "StringRef", "(", "Name", ".", "data", "(", ")", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "Name", "+=", "<STR_LIT>", "$stub", "<STR_LIT>", ";", "FnStubs", "[", "Name", ".", "str", "(", ")", "]", "=", "StringRef", "(", "Name", ".", "data", "(", ")", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "<BUGS>", "Name", "=", "<STR_LIT>", "__imp_", "<STR_LIT>", "+", "Name", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "GVStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "HiddenGVStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "FnStubs", "[", "Name", "]", "=", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Name", "+=", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "break", ";" ]

GCC

s390

MD

stmt_completion

MPU

619,912

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

619,913

[ "case", "Hexagon", "::", "A2_port", ":" ]

[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Hexagon", "::", "A2_paddf", ":", "case", "Hexagon", "::", "A2_paddfnew", ":", "case", "Hexagon", "::", "A2_paddt", ":", "case", "Hexagon", "::", "A2_paddtnew", ":", "case", "Hexagon", "::", "A2_pandf", ":", "case", "Hexagon", "::", "A2_pandfnew", ":", "case", "Hexagon", "::", "A2_pandt", ":", "case", "Hexagon", "::", "A2_pandtnew", ":", "case", "Hexagon", "::", "A4_paslhf", ":", "case", "Hexagon", "::", "A4_paslhfnew", ":", "case", "Hexagon", "::", "A4_paslht", ":", "case", "Hexagon", "::", "A4_paslhtnew", ":", "case", "Hexagon", "::", "A4_pasrhf", ":", "case", "Hexagon", "::", "A4_pasrhfnew", ":", "case", "Hexagon", "::", "A4_pasrht", ":", "case", "Hexagon", "::", "A4_pasrhtnew", ":", "case", "Hexagon", "::", "A2_porf", ":", "case", "Hexagon", "::", "A2_porfnew", ":" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

619,914

[ "if", "(", "TID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";" ]

[ "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOLoad", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

619,915

[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "}", "]", ",", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "ARM64_AM", ":", ":", "encodeAdvSIMDModImmType10", "(", "N", "-", ">", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ">", "{", "let", "ParserMatchClass", "=", "SIMDImmType10Operand", ";" ]

GCC

arm

CPP

stmt_completion

CPU

619,916

[ "_", "b", ")", ";" ]

[ "_", "_", "arm_vcmpltq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcmpltq_sv8hi", "(", "_", "_", "a", ",", "_" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,917

[ "return", "false", ";" ]

[ "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "amdgcn_global_load_tr", ":", "case", "Intrinsic", "::", "amdgcn_ds_ordered_add", ":", "case", "Intrinsic", "::", "amdgcn_ds_ordered_swap", ":", "case", "Intrinsic", "::", "amdgcn_ds_append", ":", "case", "Intrinsic", "::", "amdgcn_ds_consume", ":", "case", "Intrinsic", "::", "amdgcn_ds_fadd", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmin", ":", "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "case", "Intrinsic", "::", "amdgcn_global_atomic_fadd", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fadd", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fmin", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fmax", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fmin_num", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fmax_num", ":", "case", "Intrinsic", "::", "amdgcn_global_atomic_fadd_v2bf16", ":", "case", "Intrinsic", "::", "amdgcn_flat_atomic_fadd_v2bf16", ":", "case", "Intrinsic", "::", "amdgcn_global_atomic_csub", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}", "default", ":" ]

LLVM

ARM64

TD

stmt_completion

CPU

619,918

[ ":", "$", "Rn", ")", ",", "(", "v8i8", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v8i8_v8i16", ":", "BaseSIMDDifferentThreeVectorTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i16", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v8i16", "V128", ":", "$", "Rd", ")", ",", "(", "v8i8", "V64" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

619,919

[ "if", "(", "VectorABI", ")", "Ret", "+=", "<STR_LIT>", "-v128:64", "<STR_LIT>", ";" ]

[ "bool", "VectorABI", "=", "UsesVectorABI", "(", "CPU", ",", "FS", ")", ";", "std", "::", "string", "Ret", "=", "<STR_LIT>", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", "E", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "Ret", "+=", "<STR_LIT>", "-i1:8:16-i8:8:16", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", "-i64:64", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", "-f128:64", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,920

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

IA64

CPP

program_repair

CPU

619,921

[ "<FIXS>", "BuildMI", "(", "&", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "VirtGPR", ")", ";", "<FIXE>" ]

[ "VirtGPR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "MVT", "::", "i64", ")", ")", ";", "<BUGS>", "BuildMI", "(", "&", "BB", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "VirtGPR", ")", ";", "<BUGE>", "/*" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,922

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_aslh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,923

[ "break", ";" ]

[ "if", "(", "cast", "<", "VTSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", "==", "MVT", "::", "i16", ")", "Known", ".", "Zero", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "ppc_altivec_vcmpbfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpeqfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequb_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpequd_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgefp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtfp_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsb_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtsd_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtub_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuh_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtuw_p", ":", "case", "Intrinsic", "::", "ppc_altivec_vcmpgtud_p", ":", "Known", ".", "Zero", "=", "~", "<NUM_LIT>", "U", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

619,924

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,925

[ "}" ]

[ "MachineInstr", "*", "getKill", "(", ")", "const", "{", "return", "KillInst", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

619,926

[ "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "SFmode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "HONOR_SNANS", "(", "SFmode", ")", ")" ]

GCC

csky

CPP

stmt_completion

CPU

619,927

[ "false", ";" ]

[ "end_reg", "=", "regno", ";", "count", "++", ";", "}", "else", "if", "(", "begin_reg", ")", "break", ";", "}", "if", "(", "count", ">=", "CSKY_MIN_MULTIPLE_STLD", "&&", "count", "<=", "CSKY_MAX_MULTIPLE_STLD", ")", "{", "if", "(", "br", ")", "*", "br", "=", "begin_reg", ";", "if", "(", "er", ")", "*", "er", "=", "end_reg", ";", "return", "true", ";", "}", "return" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,928

[ "<NUM_LIT>", "}", "=", "idx", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

GCC

sparc

MD

program_repair

CPU

619,929

[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

code_generation

CPU

619,930

[ "static", "bool", "or", "iginalTypeIsF128", "(", "const", "Type", "*", "Ty", ",", "const", "SDNode", "*", "CallNode", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "->", "isStructTy", "(", ")", "&&", "Ty", "->", "getStructNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", "->", "getStructElementType", "(", "<NUM_LIT>", ")", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast_or_null", "<", "const", "ExternalSymbolSDNode", ">", "(", "CallNode", ")", ";", "return", "(", "ES", "&&", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "isF128SoftLibCall", "(", "ES", "->", "getSymbol", "(", ")", ")", ")", ";", "}" ]

[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]

GCC

i386

MD

next_suggestion

CPU

619,931

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "vec_select", ":", "V2HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

619,932

[ "}" ]

[ "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "MI", ".", "getOperand", "(", "OpIdx1", ")", ".", "getReg", "(", ")", ")", "||", "MFI", ".", "isVRegStackified", "(", "MI", ".", "getOperand", "(", "OpIdx2", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

619,933

[ "}" ]

[ "inline", "Optional", "<", "Hexagon", "::", "ArchEnum", ">", "getCpu", "(", "StringRef", "CPU", ")", "{", "return", "StringSwitch", "<", "Optional", "<", "Hexagon", "::", "ArchEnum", ">>", "(", "CPU", ")", ".", "Case", "(", "<STR_LIT>", "generic", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V5", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V5", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V55", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V60", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv62", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V62", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv65", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V65", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv66", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V66", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv67", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V67", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv67t", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V67", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv68", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V68", ")", ".", "Case", "(", "<STR_LIT>", "hexagonv69", "<STR_LIT>", ",", "Hexagon", "::", "ArchEnum", "::", "V69", ")", ".", "Default", "(", "None", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

619,934

[ "}" ]

[ "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "X86", "::", "LEA64r", ")", ",", "ActualRetAddrReg", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addSym", "(", "RetSymbol", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "X86", "::", "CMP64rr", ")", ")", ".", "addReg", "(", "ExpectedRetAddrReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ActualRetAddrReg", ",", "RegState", "::", "Kill", ")", ";", "}", "int", "PredStateSizeInBytes", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "/", "<NUM_LIT>", ";", "auto", "CMovOp", "=", "X86", "::", "getCMovOpcode", "(", "PredStateSizeInBytes", ")", ";", "Register", "UpdatedStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "auto", "CMovI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "CMovOp", ")", ",", "UpdatedStateReg", ")", ".", "addReg", "(", "NewStateReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "PS", "->", "PoisonReg", ")", ".", "addImm", "(", "X86", "::", "COND_NE", ")", ";", "CMovI", "->", "findRegisterUseOperand", "(", "X86", "::", "EFLAGS", ")", "->", "setIsKill", "(", "true", ")", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting cmov: ", "<STR_LIT>", ";", "CMovI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "PS", "->", "SSA", ".", "AddAvailableValue", "(", "&", "MBB", ",", "UpdatedStateReg", ")", ";" ]

GCC

arm

MD

program_repair

CPU

619,935

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

CSKY

CPP

stmt_completion

CPU

619,936

[ "<STR_LIT>", ";" ]

[ "return", "<STR_LIT>", "@LO16", "<STR_LIT>", ";", "case", "VK_CSKY_GOT_IMM18_BY4", ":", "case", "VK_CSKY_GOT", ":", "return", "<STR_LIT>", "@GOT", "<STR_LIT>", ";", "case", "VK_CSKY_GOTPC", ":", "return", "<STR_LIT>", "@GOTPC", "<STR_LIT>", ";", "case", "VK_CSKY_GOTOFF", ":", "return", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ";", "case", "VK_CSKY_PLT_IMM18_BY4", ":", "case", "VK_CSKY_PLT", ":", "return", "<STR_LIT>", "@PLT" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,937

[ "}" ]

[ "InstructionCost", "PPCTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,938

[ "return", "Res", ";" ]

[ "if", "(", "!", "BV", "->", "isConstant", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "IntVT", "=", "BV", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "SourceConst", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "SDValue", "(", "BV", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskConst", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntVT", ",", "SourceConst", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaskConst", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "NewAnd", ")", ";" ]

GCC

ia64

CPP

stmt_completion

CPU

619,939

[ "LOC_REG", "(", "<NUM_LIT>", ")", ";" ]

[ "else", "if", "(", "regno", "==", "current_frame_info", ".", "r", "[", "reg_fp", "]", ")", "regno", "=", "HARD_FRAME_POINTER_REGNUM", ";", "}", "if", "(", "IN_REGNO_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "IN_REG", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "LOC_REGNO_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "current_frame_info", ".", "n_input_regs", "+", "regno", "-" ]

GCC

i386

MD

next_suggestion

CPU

619,940

[ "<STR_LIT>" ]

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "V8HI", "(", "vec_select", ":", "V8QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]" ]

GCC

i386

MD

next_suggestion

CPU

619,941

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VF_128", "(", "vec_duplicate", ":", "VF_128", "(", "unspec", ":", "<", "ssescalarmode", ">", "[", "(", "match_operand", ":", "<", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ROUND", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

619,942

[ "CallerAllocatedAmt", ")", ";" ]

[ "bool", "UsesTCRet", "=", "RetOpcode", "==", "PPC", "::", "TCRETURNri", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNdi", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNai", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNri8", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNdi8", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNai8", ";", "if", "(", "UsesTCRet", ")", "{", "int", "MaxTCRetDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "int", "Delta", "=", "StackAdj", "-", "MaxTCRetDelta", ";", "assert", "(", "(", "Delta", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Delta must be positive", "<STR_LIT>", ")", ";", "if", "(", "MaxTCRetDelta", ">", "<NUM_LIT>", ")", "FrameSize", "+=", "(", "StackAdj", "+", "Delta", ")", ";", "else", "FrameSize", "+=", "StackAdj", ";", "}", "bool", "isLargeFrame", "=", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ";", "if", "(", "FrameSize", ")", "{", "if", "(", "FI", "->", "hasFastCall", "(", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "Expecting a valid frame pointer.", "<STR_LIT>", ")", ";", "if", "(", "!", "isLargeFrame", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddImmInst", ",", "SPReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadImmShiftedInst", ",", "ScratchReg", ")", ".", "addImm", "(", "FrameSize", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "OrImmInst", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "FrameSize", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddInst", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addReg", "(", "ScratchReg", ")", ";", "}", "}", "else", "if", "(", "!", "isLargeFrame", "&&", "!", "HasBP", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddImmInst", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ",", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ";", "}", "}", "if", "(", "MustSaveLR", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ",", "ScratchReg", ")", ".", "addImm", "(", "LROffset", ")", ".", "addReg", "(", "SPReg", ")", ";", "assert", "(", "(", "isPPC64", "||", "MustSaveCRs", ".", "empty", "(", ")", ")", "&&", "<STR_LIT>", "Epilogue CR restoring supported only in 64-bit mode", "<STR_LIT>", ")", ";", "if", "(", "!", "MustSaveCRs", ".", "empty", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "LWZ8", ")", ",", "TempReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ";", "if", "(", "HasFP", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ",", "FPReg", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "SPReg", ")", ";", "if", "(", "FI", "->", "usesPICBase", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ")", ".", "addReg", "(", "PPC", "::", "R30", ")", ".", "addImm", "(", "PBPOffset", ")", ".", "addReg", "(", "SPReg", ")", ";", "if", "(", "HasBP", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadInst", ",", "BPReg", ")", ".", "addImm", "(", "BPOffset", ")", ".", "addReg", "(", "SPReg", ")", ";", "if", "(", "!", "MustSaveCRs", ".", "empty", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MustSaveCRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MTOCRF8", ")", ",", "MustSaveCRs", "[", "i", "]", ")", ".", "addReg", "(", "TempReg", ",", "getKillRegState", "(", "i", "==", "e", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "MustSaveLR", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MTLRInst", ")", ".", "addReg", "(", "ScratchReg", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "RetOpcode", "==", "PPC", "::", "BLR", "||", "RetOpcode", "==", "PPC", "::", "BLR8", ")", "&&", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Fast", ")", "{", "PPCFunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "unsigned", "CallerAllocatedAmt", "=", "FI", "->", "getMinReservedArea", "(", ")", ";", "if", "(", "CallerAllocatedAmt", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "CallerAllocatedAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddImmInst", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(" ]

GCC

alpha

MD

next_suggestion

MPU

619,943

[ "<STR_LIT>", ")" ]

[ "[", "(", "unspec_volatile", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_REALIGN", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,944

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "vi64", ":", "SIMDUMov", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "v2i64", ",", "GPR64", ",", "VectorIndexD", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

619,945

[ "Builder", ".", "CreateAlignedStore", "(", "WideVec", ",", "SI", "->", "getPointerOperand", "(", ")", ",", "SI", "->", "getAlignment", "(", ")", ")", ";" ]

[ "case", "<NUM_LIT>", ":", "deinterleave8bitStride3", "(", "DecomposedVectors", ",", "TransposedVectors", ",", "NumSubVecElems", ")", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Shuffles", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "Shuffles", "[", "i", "]", "->", "replaceAllUsesWith", "(", "TransposedVectors", "[", "Indices", "[", "i", "]", "]", ")", ";", "return", "true", ";", "}", "Type", "*", "ShuffleEltTy", "=", "ShuffleTy", "->", "getVectorElementType", "(", ")", ";", "unsigned", "NumSubVecElems", "=", "ShuffleTy", "->", "getVectorNumElements", "(", ")", "/", "Factor", ";", "decompose", "(", "Shuffles", "[", "<NUM_LIT>", "]", ",", "Factor", ",", "VectorType", "::", "get", "(", "ShuffleEltTy", ",", "NumSubVecElems", ")", ",", "DecomposedVectors", ")", ";", "switch", "(", "NumSubVecElems", ")", "{", "case", "<NUM_LIT>", ":", "transpose_4x4", "(", "DecomposedVectors", ",", "TransposedVectors", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "interleave8bitStride4VF8", "(", "DecomposedVectors", ",", "TransposedVectors", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "Factor", "==", "<NUM_LIT>", ")", "interleave8bitStride4", "(", "DecomposedVectors", ",", "TransposedVectors", ",", "NumSubVecElems", ")", ";", "if", "(", "Factor", "==", "<NUM_LIT>", ")", "interleave8bitStride3", "(", "DecomposedVectors", ",", "TransposedVectors", ",", "NumSubVecElems", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "Value", "*", "WideVec", "=", "concatenateVectors", "(", "Builder", ",", "TransposedVectors", ")", ";", "StoreInst", "*", "SI", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

619,946

[ "<FIXS>", "SmallString", "<NUM_LIT>", ">", "NameStr", ";", "Mang", "->", "makeNameProper", "(", "NameStr", ",", "MO", ".", "getSymbolName", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "O", "<<", "NameStr", ".", "str", "(", ")", ";", "<FIXE>" ]

[ "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "call", "<STR_LIT>", ")", ";", "<BUGS>", "std", "::", "string", "Name", "=", "Mang", "->", "makeNameProper", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "<BUGE>", "<BUGS>", "O", "<<", "Name", ";", "<BUGE>", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "<STR_LIT>", "(PLT)", "<STR_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

619,947

[ "if", "(", "EntryState", "!=", "ST_UNKNOWN", "||", "(", "!", "BBHasCall", "&&", "CurState", "!=", "ST_UNKNOWN", ")", ")", "BBSolved", "[", "BBNum", "]", "=", "true", ";" ]

[ "CurState", "=", "ST_DIRTY", ";", "continue", ";", "}", "if", "(", "!", "isControlFlow", ")", "continue", ";", "BBHasCall", "=", "true", ";", "if", "(", "CurState", "==", "ST_DIRTY", ")", "{", "if", "(", "EntryState", "!=", "ST_UNKNOWN", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "X86", "::", "VZEROUPPER", ")", ")", ";", "++", "NumVZU", ";", "}", "CurState", "=", "ST_CLEAN", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "MBB #", "<STR_LIT>", "<<", "BBNum", "<<", "<STR_LIT>", ", current state: ", "<STR_LIT>", "<<", "CurState", "<<", "'", "\\n", "'", ")", ";" ]

LLVM

ARM

CPP

code_generation

CPU

619,948

[ "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Value shouldn't be assigned to reg", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getLocReg", "(", ")", "==", "PhysReg", "&&", "<STR_LIT>", "Assigning to the wrong reg?", "<STR_LIT>", ")", ";", "uint64_t", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ";", "uint64_t", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ";", "assert", "(", "ValSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported value size", "<STR_LIT>", ")", ";", "assert", "(", "LocSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported location size", "<STR_LIT>", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")", ";", "if", "(", "ValSize", "==", "LocSize", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";", "}", "else", "{", "assert", "(", "ValSize", "<", "LocSize", "&&", "<STR_LIT>", "Extensions not supported", "<STR_LIT>", ")", ";", "auto", "PhysRegToVReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "scalar", "(", "LocSize", ")", ",", "PhysReg", ")", ";", "MIRBuilder", ".", "buildTrunc", "(", "ValVReg", ",", "PhysRegToVReg", ")", ";", "}", "}" ]

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,949

[ "<STR_LIT>", ")", ";" ]

[ "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", "r128" ]

LLVM

ARM

TD

stmt_completion

CPU

619,950

[ ";" ]

[ "def", "IIC_iLoad_i", ":", "InstrItinClass" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

619,951

[ "GlobalVariable", "*", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "VarType", ",", "false", ",", "GlobalVariable", "::", "ExternalLinkage", ",", "NULL", ",", "GVName", ")", ";" ]

[ "uint64_t", "FlagValue", "=", "Flag", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "FlagValue", ">=", "<STR_LIT>", "::", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Incorrect flag for llvm.bpf.btf.type.id intrinsic", "<STR_LIT>", ")", ";", "MDNode", "*", "MD", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "uint32_t", "Reloc", ";", "if", "(", "FlagValue", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "Reloc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "DIType", "*", "Ty", "=", "cast", "<", "DIType", ">", "(", "MD", ")", ";", "if", "(", "Ty", "->", "getName", "(", ")", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Empty type name for BTF_TYPE_ID_REMOTE reloc", "<STR_LIT>", ")", ";", "}", "BasicBlock", "*", "BB", "=", "Call", "->", "getParent", "(", ")", ";", "IntegerType", "*", "VarType", "=", "Type", "::", "getInt64Ty", "(", "BB", "->", "getContext", "(", ")", ")", ";", "std", "::", "string", "GVName", "=", "BaseName", "+", "std", "::", "to_string", "(", "Count", ")", "+", "<STR_LIT>", "$", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Reloc", ")", ";" ]

GCC

i386

MD

program_repair

CPU

619,952

[ "<FIXS>", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "minus", ":", "SSEMODEF2P", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SSEMODEF2P", "<BUGS>", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "UNSPEC_FMA4_INTRINSIC", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

ARM

CPP

program_repair

CPU

619,953

[ "<FIXS>", "printRegImmShift", "(", "O", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "<FIXE>" ]

[ "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", "ShOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "ShOpc", ")", ";", "if", "(", "ShOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", " #", "<STR_LIT>", "<<", "translateShiftImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", ";", "<BUGE>", "}" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

619,954

[ "nreg", ")", ";" ]

[ "unsigned", "ws", "=", "SPScale", ";", "while", "(", "ws", ")", "{", "ws", "=", "ws", ">>", "<NUM_LIT>", ";", "nreg", "++", ";", "}", "assert", "(", "nreg", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "No more SP regs,Think about SP speel", "<STR_LIT>", ")", ";", "ExcludeSPReg", "(" ]

GCC

s390

MD

stmt_completion

MPU

619,955

[ ")", ")", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

619,956

[ ")", ";" ]

[ "_", "_", "arm_sqrshr", "(", "int32_t", "value", ",", "int32_t", "shift", ")", "{", "return", "_", "_", "builtin_mve_sqrshr_si", "(", "value", ",", "shift" ]

LLVM

Mips

CPP

stmt_completion

CPU

619,957

[ "TM", ")", ";" ]

[ "llvm", "::", "FunctionPass", "*", "llvm", "::", "createMipsModuleISelDagPass", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsModuleDAGToDAGISel", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,958

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,959

[ "USR", "]", ";" ]

[ "def", "F2_conv_sf2uw", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[" ]

GCC

s390

CPP

next_suggestion

MPU

619,960

[ "rtx", "lo", "=", "operand_subword", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "dword_mode", ")", ";" ]

[ "if", "(", "TARGET_ZARCH", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "op", ")", ",", "word_mode", ")", "==", "INTVAL", "(", "op", ")", "&&", "s390_single_part", "(", "op", ",", "word_mode", ",", "HImode", ",", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "TARGET_EXTIMM", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "op", ")", ",", "word_mode", ")", "==", "INTVAL", "(", "op", ")", "&&", "s390_single_part", "(", "op", ",", "word_mode", ",", "SImode", ",", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "larl_operand", "(", "op", ",", "VOIDmode", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", "&&", "s390_float_const_zero_p", "(", "op", ")", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", "<=", "UNITS_PER_WORD", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_WIDE_INT", "||", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "trunc_int_for_mode", "(", "INTVAL", "(", "op", ")", ",", "word_mode", ")", "!=", "INTVAL", "(", "op", ")", ")", ")", "{", "machine_mode", "dword_mode", "=", "word_mode", "==", "SImode", "?", "DImode", ":", "TImode", ";", "rtx", "hi", "=", "operand_subword", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "dword_mode", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,961

[ "assert", "(", "Mask", "&&", "<STR_LIT>", "Missing call preserved mask for calling convention", "<STR_LIT>", ")", ";" ]

[ "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "StackPtr", ",", "TOCOff", ")", ";", "Ops", ".", "push_back", "(", "AddTOC", ")", ";", "}", "if", "(", "Subtarget", ".", "usesFunctionDescriptors", "(", ")", "&&", "!", "hasNest", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "PPC", "::", "X11", ",", "MVT", "::", "i64", ")", ")", ";", "if", "(", "isTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "IsPPC64", "?", "PPC", "::", "CTR8", ":", "PPC", "::", "CTR", ",", "RegVT", ")", ")", ";", "}", "if", "(", "isTailCall", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "SPDiff", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", "||", "Subtarget", ".", "isAIXABI", "(", ")", ")", "&&", "!", "isPatchPoint", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "IsPPC64", "?", "PPC", "::", "X2", ":", "PPC", "::", "R2", ",", "RegVT", ")", ")", ";", "if", "(", "isVarArg", "&&", "Subtarget", ".", "is32BitELFABI", "(", ")", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "PPC", "::", "CR1EQ", ",", "MVT", "::", "i32", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallConv", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

619,962

[ "false", ";" ]

[ "int64_t", "IntVal", ";", "if", "(", "MatchRegisterName", "(", "RegNo", ",", "IntVal", ")", ")", "return", "TokError", "(", "<STR_LIT>", "invalid register name", "<STR_LIT>", ")", ";", "return" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,963

[ "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]

[ "def", "tvecshiftL8", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,964

[ "}" ]

[ "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "return", "CC_AMDGPU", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,965

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

s390

CPP

next_suggestion

MPU

619,966

[ "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "return_regnum", ")", ";" ]

[ "rtvec", "p", ";", "int", "i", ";", "if", "(", "TARGET_TPF_PROFILING", ")", "{", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "emit_insn", "(", "gen_epilogue_tpf", "(", ")", ")", ";", "}", "frame_pointer", "=", "(", "frame_pointer_needed", "?", "hard_frame_pointer_rtx", ":", "stack_pointer_rtx", ")", ";", "s390_frame_area", "(", "&", "area_bottom", ",", "&", "area_top", ")", ";", "if", "(", "area_top", "<=", "area_bottom", ")", "{", "}", "else", "if", "(", "DISP_IN_RANGE", "(", "cfun_frame_layout", ".", "frame_size", "+", "area_bottom", ")", "&&", "DISP_IN_RANGE", "(", "cfun_frame_layout", ".", "frame_size", "+", "area_top", "-", "<NUM_LIT>", ")", ")", "{", "offset", "=", "cfun_frame_layout", ".", "frame_size", ";", "}", "else", "{", "rtx", "insn", ",", "frame_off", ",", "cfa", ";", "offset", "=", "area_bottom", "<", "<NUM_LIT>", "?", "-", "area_bottom", ":", "<NUM_LIT>", ";", "frame_off", "=", "GEN_INT", "(", "cfun_frame_layout", ".", "frame_size", "-", "offset", ")", ";", "cfa", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "frame_pointer", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer", ",", "frame_off", ")", ")", ";", "if", "(", "DISP_IN_RANGE", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "{", "insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "frame_pointer", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_pointer", ",", "frame_off", ")", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "}", "else", "{", "if", "(", "!", "CONST_OK_FOR_K", "(", "INTVAL", "(", "frame_off", ")", ")", ")", "frame_off", "=", "force_const_mem", "(", "Pmode", ",", "frame_off", ")", ";", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "frame_pointer", ",", "frame_off", ")", ")", ";", "annotate_constant_pool_refs", "(", "&", "PATTERN", "(", "insn", ")", ")", ";", "}", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "cfa", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "cfun_save_high_fprs_p", ")", "{", "next_offset", "=", "cfun_frame_layout", ".", "f8_offset", ";", "for", "(", "i", "=", "FPR8_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "}", "}", "else", "{", "next_offset", "=", "cfun_frame_layout", ".", "f4_offset", ";", "for", "(", "i", "=", "FPR4_REGNUM", ";", "i", "<=", "FPR4_REGNUM", "+", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "cfun_fpr_save_p", "(", "i", ")", ")", "{", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "TARGET_PACKED_STACK", ")", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", ")", "{", "rtx", "insn", ",", "addr", ";", "int", "i", ";", "for", "(", "i", "=", "cfun_frame_layout", ".", "first_restore_gpr", ";", "i", "<=", "cfun_frame_layout", ".", "last_restore_gpr", ";", "i", "++", ")", "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "i", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "emit_move_insn", "(", "addr", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ")", ";", "}", "else", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "}", "if", "(", "!", "sibcall", ")", "{", "if", "(", "cfun_gpr_save_slot", "(", "RETURN_REGNUM", ")", "==", "-", "<NUM_LIT>", ")", "{", "int", "return_regnum", "=", "find_unused_clobbered_reg", "(", ")", ";", "if", "(", "!", "return_regnum", ")", "return_regnum", "=", "<NUM_LIT>", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

619,967

[ "SDValue", "Lo", "(", "Hi", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "LowerSMUL_LOHI", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SMUL_LOHI", "&&", "<STR_LIT>", "Unexpected operand to lower!", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Zero", ",", "Zero", ",", "LHS", ",", "RHS", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,968

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeqi_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

program_repair

CPU

619,969

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,970

[ "}" ]

[ "for", "(", "const", "auto", "&", "FI", ":", "ArgInfoMap", ")", "{", "OS", "<<", "<STR_LIT>", "Arguments for ", "<STR_LIT>", "<<", "FI", ".", "first", "->", "getName", "(", ")", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", " PrivateSegmentBuffer: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "PrivateSegmentBuffer", "<<", "<STR_LIT>", " DispatchPtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "DispatchPtr", "<<", "<STR_LIT>", " QueuePtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "QueuePtr", "<<", "<STR_LIT>", " KernargSegmentPtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "KernargSegmentPtr", "<<", "<STR_LIT>", " DispatchID: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "DispatchID", "<<", "<STR_LIT>", " FlatScratchInit: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "FlatScratchInit", "<<", "<STR_LIT>", " PrivateSegmentSize: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "PrivateSegmentSize", "<<", "<STR_LIT>", " WorkGroupIDX: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkGroupIDX", "<<", "<STR_LIT>", " WorkGroupIDY: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkGroupIDY", "<<", "<STR_LIT>", " WorkGroupIDZ: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkGroupIDZ", "<<", "<STR_LIT>", " WorkGroupInfo: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkGroupInfo", "<<", "<STR_LIT>", " PrivateSegmentWaveByteOffset: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "PrivateSegmentWaveByteOffset", "<<", "<STR_LIT>", " ImplicitBufferPtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "ImplicitBufferPtr", "<<", "<STR_LIT>", " ImplicitArgPtr: ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "ImplicitArgPtr", "<<", "<STR_LIT>", " WorkItemIDX ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkItemIDX", "<<", "<STR_LIT>", " WorkItemIDY ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkItemIDY", "<<", "<STR_LIT>", " WorkItemIDZ ", "<STR_LIT>", "<<", "FI", ".", "second", ".", "WorkItemIDZ", "<<", "'", "\\n", "'", ";", "}" ]

GCC

tilegx

MD

next_suggestion

VLIW

619,971

[ "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extract", ":", "I48MODE", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

619,972

[ "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";" ]

[ "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MCRegisterClass", "&", "FPR128RC", "=", "MRI", ".", "getRegClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reg", "=", "MRI", ".", "getMatchingSuperReg", "(", "Reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "FPR128RC", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumRegs", ";", "++", "i", ",", "Reg", "=", "getNextVectorRegister", "(", "Reg", ")", ")", "{", "O", "<<", "getRegisterName", "(", "Reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "<<", "LayoutSuffix", ";", "if", "(", "i", "+", "<NUM_LIT>", "!=", "NumRegs", ")", "O" ]

GCC

mips

MD

stmt_completion

CPU

619,973

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

aarch64

MD

stmt_completion

CPU

619,974

[ "VNx2DI", "]", ")" ]

[ "(", "define_mode_iterator", "SVE_FULL_I", "[", "VNx16QI", "VNx8HI", "VNx4SI" ]

GCC

xtensa

MD

next_suggestion

MPU

619,975

[ "operands", "[", "<NUM_LIT>", "]", "=", "force_const_mem", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "<STR_LIT>", "{", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "!", "TARGET_CONST16", ")" ]

GCC

arm

MD

next_suggestion

CPU

619,976

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", ":", "SI", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_op_dup", ":", "SI", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "]" ]

LLVM

Nios2

CPP

stmt_completion

MPU

619,977

[ "<NUM_LIT>", ")", ";" ]

[ "return", "new", "Nios2FrameLowering", "(", "ST", "," ]

LLVM

AArch64

CPP

stmt_completion

CPU

619,978

[ ")", ";" ]

[ "LLVM_DEBUG", "(", "InsertionPoint", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "if", "(", "isDominated", "(", "InsertionPoint", ",", "User", ",", "OpNo", ",", "InsertPts", ")", ")", "return", ";", "if", "(", "tryAndMerge", "(", "InsertionPoint", ",", "User", ",", "OpNo", ",", "InsertPts", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Keep considered insertion point\\n", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,979

[ "int", "UnscaledLdOffset", "=", "TII", "->", "isUnscaledLdSt", "(", "LoadInst", ")", "?", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";" ]

[ "int", "LoadSize", "=", "getMemScale", "(", "LoadInst", ")", ";", "int", "StoreSize", "=", "getMemScale", "(", "StoreInst", ")", ";", "int", "UnscaledStOffset", "=", "TII", "->", "isUnscaledLdSt", "(", "StoreInst", ")", "?", "getLdStOffsetOp", "(", "StoreInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "StoreInst", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";" ]

GCC

visium

CPP

stmt_completion

Virtual ISA

619,980

[ ")", ";" ]

[ "size", "=", "(", "gp_saved", "*", "UNITS_PER_WORD", ")", "+", "(", "fp_saved", "*", "UNITS_PER_HWFPVALUE", ")", ";", "if", "(", "!", "no_rtl", "&&", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "ptr", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "-", "size", ")", ")", ";", "if", "(", "gp_saved", ">", "<NUM_LIT>", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "ptr", ",", "fp_saved", "*", "UNITS_PER_HWFPVALUE", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,981

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,982

[ "MBB", ".", "erase", "(", "II", ")", ";" ]

[ "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", ".", "definesRegister", "(", "DestReg", ")", "&&", "<STR_LIT>", "RESTORE_VRSAVE does not define its destination", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "LWZ", ")", ",", "Reg", ")", ",", "FrameIndex", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MTVRSAVEv", ")", ",", "DestReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

619,983

[ "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "RT", ";", "bits", "<", "<NUM_LIT>", ">", "SPR", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RT", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SPR", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

MSP430

CPP

next_suggestion

MPU

619,984

[ "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i8", ",", "Expand", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i8", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i16", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MVT", "::", "i8", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i8", ",", "Expand", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

619,985

[ "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "X86InstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "uint16_t", "domain", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "bool", "hasAVX2", "=", "Subtarget", ".", "hasAVX2", "(", ")", ";", "uint16_t", "validDomains", "=", "<NUM_LIT>", ";", "if", "(", "domain", "&&", "lookup", "(", "MI", ".", "getOpcode", "(", ")", ",", "domain", ")", ")", "validDomains", "=", "<NUM_LIT>", ";", "else", "if", "(", "domain", "&&", "lookupAVX2", "(", "MI", ".", "getOpcode", "(", ")", ",", "domain", ")", ")", "validDomains", "=", "hasAVX2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "std", "::", "make_pair", "(", "domain", ",", "validDomains", ")", ";", "}" ]

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,986

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pu4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

619,987

[ ";" ]

[ "init_enabled_abi_types", "(", ")", ";", "obstack_init", "(", "&", "msg_obstack", ")", ";", "struct", "{", "int", "arch", ",", "tune", ",", "fpu", ",", "abi_base", ",", "abi_ext", ",", "cmodel", ";", "}", "constrained", "=", "{", "M_OPT_ABSENT", "(", "opt_arch", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_tune", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_fpu", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_abi_base", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_abi_ext", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "M_OPT_ABSENT", "(", "opt_cmodel", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "}", ";", "&&", "(", "on_switch", "=", "(", "SW_", "#", "#", "NAME", ")", ",", "<NUM_LIT>", ")", ")", "int", "on_switch", ";", "t", ".", "abi", ".", "base", "=", "constrained", ".", "abi_base", "?", "opt_abi_base", ":", "DEFAULT_ABI_BASE", ";", "t", ".", "abi", ".", "ext", "=", "constrained", ".", "abi_ext", "?", "opt_abi_ext", ":", "DEFAULT_ABI_EXT", ";", "if", "(", "on", "(", "SOFT_FLOAT", ")", "||", "on", "(", "SINGLE_FLOAT", ")", "||", "on", "(", "DOUBLE_FLOAT", ")", ")", "{", "switch", "(", "on_switch", ")", "{", "case", "SW_SOFT_FLOAT", ":", "opt_fpu", "=", "ISA_EXT_NOFPU", ";", "break", ";", "case", "SW_SINGLE_FLOAT", ":", "opt_fpu", "=", "ISA_EXT_FPU32", ";", "break", ";", "case", "SW_DOUBLE_FLOAT", ":", "opt_fpu", "=", "ISA_EXT_FPU64", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "constrained", ".", "fpu", "=", "<NUM_LIT>", ";", "struct", "loongarch_isa", "default_isa", "=", "isa_required", "(", "t", ".", "abi", ")", ";", "struct", "loongarch_isa", "force_isa", "=", "default_isa", ";", "struct", "loongarch_abi", "force_abi", "=", "t", ".", "abi", ";", "force_isa", ".", "fpu", "=", "opt_fpu", ";", "force_abi", ".", "base", "=", "isa_default_abi", "(", "&", "force_isa", ")", ".", "base", ";", "if", "(", "constrained", ".", "abi_base", "&&", "(", "t", ".", "abi", ".", "base", "!=", "force_abi", ".", "base", ")", ")", "inform", "(", "UNKNOWN_LOCATION", ",", "<STR_LIT>", "%<-m%s%> overrides %<-m%s=%s%>, adjusting ABI to %qs", "<STR_LIT>", ",", "loongarch_switch_strings", "[", "on_switch", "]", ",", "OPTSTR_ABI_BASE", ",", "loongarch_abi_base_strings", "[", "t", ".", "abi", ".", "base", "]", ",", "abi_str", "(", "force_abi", ")", ")", ";", "t", ".", "abi", ".", "base", "=", "force_abi", ".", "base", ";", "}", "if", "(", "follow_multilib_list", ")", "if", "(", "t", ".", "abi", ".", "base", "!=", "DEFAULT_ABI_BASE", "||", "t", ".", "abi", ".", "ext", "!=", "DEFAULT_ABI_EXT", ")", "{", "static", "const", "struct", "loongarch_abi", "default_abi", "=", "{", "DEFAULT_ABI_BASE", ",", "DEFAULT_ABI_EXT", "}", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "ABI changed (%qs to %qs) while multilib is disabled", "<STR_LIT>", ",", "abi_str", "(", "default_abi", ")", ",", "abi_str", "(", "t", ".", "abi", ")", ")", ";", "}", "t", ".", "cpu_arch", "=", "constrained", ".", "arch", "?", "opt_arch", ":", "DEFAULT_CPU_ARCH", ";", "t", ".", "cpu_tune", "=", "constrained", ".", "tune", "?", "opt_tune", ":", "(", "constrained", ".", "arch", "?", "DEFAULT_CPU_ARCH", ":", "DEFAULT_CPU_TUNE", ")", ";", "t", ".", "cpu_native", "=", "fill_native_cpu_config", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", ",", "t", ".", "cpu_tune", "==", "CPU_NATIVE", ")", ";", "if", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "<STR_LIT>", "%qs does not work on a cross compiler", "<STR_LIT>", ",", "<STR_LIT>", "-m", "<STR_LIT>", "OPTSTR_ARCH", "<STR_LIT>", "=", "<STR_LIT>", "STR_CPU_NATIVE", ")", ";", "else", "if", "(", "t", ".", "cpu_tune", "==", "CPU_NATIVE", ")", "fatal_error", "(", "UNKNOWN_LOCATION", ",", "<STR_LIT>", "%qs does not work on a cross compiler", "<STR_LIT>", ",", "<STR_LIT>", "-m", "<STR_LIT>", "OPTSTR_TUNE", "<STR_LIT>", "=", "<STR_LIT>", "STR_CPU_NATIVE", ")", ";", "config_target_isa", ":", "t", ".", "isa", "=", "loongarch_cpu_default_isa", "[", "LARCH_ACTUAL_ARCH", "]", ";", "t", ".", "isa", ".", "fpu", "=", "constrained", ".", "fpu", "?", "opt_fpu", ":", "(", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", "&&", "constrained", ".", "arch", ")", "?", "t", ".", "isa", ".", "fpu", ":", "DEFAULT_ISA_EXT_FPU", ")", ";", "struct", "loongarch_abi", "abi_tmp", ";", "const", "struct", "loongarch_isa", "*", "isa_min", ";", "abi_tmp", "=", "t", ".", "abi", ";", "isa_min", "=", "&", "isa_required", "(", "abi_tmp", ")", ";", "if", "(", "isa_base_compat_p", "(", "&", "t", ".", "isa", ",", "isa_min", ")", ")", ";", "else", "if", "(", "!", "constrained", ".", "arch", ")", "{", "int", "fallback_arch", "=", "abi_default_cpu_arch", "(", "t", ".", "abi", ")", ";", "if", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "your native CPU architecture (%qs) ", "<STR_LIT>", "<STR_LIT>", "does not support %qs ABI, falling back to %<-m%s=%s%>", "<STR_LIT>", ",", "arch_str", "(", "&", "t", ")", ",", "abi_str", "(", "t", ".", "abi", ")", ",", "OPTSTR_ARCH", ",", "loongarch_cpu_strings", "[", "fallback_arch", "]", ")", ";", "else", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "default CPU architecture (%qs) ", "<STR_LIT>", "<STR_LIT>", "does not support %qs ABI, falling back to %<-m%s=%s%>", "<STR_LIT>", ",", "arch_str", "(", "&", "t", ")", ",", "abi_str", "(", "t", ".", "abi", ")", ",", "OPTSTR_ARCH", ",", "loongarch_cpu_strings", "[", "fallback_arch", "]", ")", ";", "t", ".", "cpu_arch", "=", "fallback_arch", ";", "constrained", ".", "arch", "=", "<NUM_LIT>", ";", "goto", "config_target_isa", ";", "}", "else", "if", "(", "!", "constrained", ".", "abi_base", ")", "{", "abi_tmp", ".", "base", "=", "isa_default_abi", "(", "&", "t", ".", "isa", ")", ".", "base", ";", "}", "else", "goto", "fatal", ";", "if", "(", "isa_fpu_compat_p", "(", "&", "t", ".", "isa", ",", "isa_min", ")", ")", ";", "else", "if", "(", "!", "constrained", ".", "fpu", ")", "t", ".", "isa", ".", "fpu", "=", "isa_min", "->", "fpu", ";", "else", "if", "(", "!", "constrained", ".", "abi_base", ")", "abi_tmp", ".", "base", "=", "isa_default_abi", "(", "&", "t", ".", "isa", ")", ".", "base", ";", "else", "goto", "fatal" ]

LLVM

ARM

CPP

next_suggestion

CPU

619,988

[ "}" ]

[ "std", "::", "string", "(", "<STR_LIT>", "e-p:32:32-f64:64:64-i64:64:64-", "<STR_LIT>", "<STR_LIT>", "v128:64:128-v64:64:64-n32-S32", "<STR_LIT>", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasARMOps", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "CPU: '", "<STR_LIT>", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "<STR_LIT>", "' does not ", "<STR_LIT>", "<STR_LIT>", "support ARM mode execution!", "<STR_LIT>", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

619,989

[ "::", "ArgFlagsTy", "Flags", ")", "{" ]

[ "void", "addLiveInAttr", "(", "Register", "VReg", ",", "ISD" ]

GCC

mips

CPP

stmt_completion

CPU

619,990

[ "reg", ")", ")", ")", ";" ]

[ "if", "(", "TARGET_MIPS16", "&&", "!", "M16_REG_P", "(", "REGNO", "(", "reg", ")", ")", ")", "{", "emit_move_insn", "(", "MIPS_EPILOGUE_TEMP", "(", "GET_MODE", "(", "reg", ")", ")", ",", "mem", ")", ";", "emit_move_insn", "(", "reg", ",", "MIPS_EPILOGUE_TEMP", "(", "GET_MODE", "(" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

619,991

[ "false", ")", ";" ]

[ "uint64_t", "getPC12DBLBPPEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", "," ]

GCC

sparc

MD

stmt_completion

CPU

619,992

[ "]", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SUBV", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mmix

MD

next_suggestion

CPU

619,993

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "DI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

619,994

[ "p", ")", ";" ]

[ "_", "_", "builtin_mve_vstrwq_p_uv4si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "addr", ",", "_", "_", "value", ",", "_", "_" ]

GCC

arm

CPP

stmt_completion

CPU

619,995

[ "ag_mode", ",", "&", "count", ")", ";" ]

[ "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false", ")", ")", "return", "false", ";", "return", "aapcs_vfp_is_call_or_return_candidate", "(", "pcs_variant", ",", "mode", ",", "type", ",", "&" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

619,996

[ ")", ";" ]

[ "IdxVec", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Cxt", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "i", ")", ")", ")", ";", "Value", "*", "SrcGEP", "=", "IRB", ".", "CreateGEP", "(", "SrcBase", ",", "IdxVec", ")", ";", "Value", "*", "SrcLoad", "=", "IRB", ".", "CreateLoad", "(", "SrcGEP", ")", ";", "Value", "*", "DstGEP", "=", "IRB", ".", "CreateGEP", "(", "DstBase", ",", "IdxVec", ")", ";", "IRB", ".", "CreateStore", "(", "SrcLoad", ",", "DstGEP", ")", ";", "IdxVec", ".", "pop_back", "(" ]

GCC

aarch64

MD

program_repair

CPU

619,997

[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,998

[ "<STR_LIT>", "fd", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", "fd", "<STR_LIT>", ":", "<STR_LIT>", "ea", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", "ed", "<STR_LIT>", ":", "<STR_LIT>", "fa", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", "fa", "<STR_LIT>", ":", "<STR_LIT>", "ed", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", "ea", "<STR_LIT>", ":" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

619,999

[ "if", "(", "!", "IsLive", "||", "!", "IsImplicit", ")", "{" ]

[ "const", "TargetRegisterInfo", "*", "RI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "GPR32", "=", "RI", "->", "getSubReg", "(", "GPR64", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "bool", "IsLive", "=", "MBB", ".", "isLiveIn", "(", "GPR64", ")", "||", "MBB", ".", "isLiveIn", "(", "GPR32", ")", ";" ]