docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Hexagon	TD	next_suggestion	DSP	619,600	[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]
LLVM	VE	TD	stmt_completion	CPU	619,601	[ ",", "ULO7", ">", "{", "let", "ParserMatchClass", "=", "UImm4AsmOperand", ";" ]	[ "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]" ]
GCC	aarch64	CPP	next_suggestion	CPU	619,602	[ "return", "ret", ";" ]	[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld3rv2sf", "(", "(", "const", "_", "_", "builtin_aarch64_simd_sf", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "_", "_", "builtin_aarch64_get_dregciv2sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "_", "_", "builtin_aarch64_get_dregciv2sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "_", "_", "builtin_aarch64_get_dregciv2sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	619,603	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	619,604	[ "const", "auto", "value", "=", "attribute", ".", "getValueAsString", "(", ")", ";" ]	[ "static", "<STR_LIT>", "::", "<STR_LIT>", "::", "ExecutionModel", "getExecutionModel", "(", "const", "SPIRVSubtarget", "&", "STI", ",", "const", "Function", "&", "F", ")", "{", "if", "(", "STI", ".", "isOpenCLEnv", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "Kernel", ";", "auto", "attribute", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "hlsl.shader", "<STR_LIT>", ")", ";", "if", "(", "!", "attribute", ".", "isValid", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "This entry point lacks mandatory hlsl.shader attribute.", "<STR_LIT>", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,605	[ "}" ]	[ "class", "T_VectALU_64", "<", "string", "opc", ",", "bits", "<", "<NUM_LIT>", ">", "majOp", ",", "bits", "<", "<NUM_LIT>", ">", "minOp", ",", "bit", "isSat", ",", "bit", "isRnd", ",", "bit", "isCrnd", ",", "bit", "SwapOps", ">", ":", "ALU64_rr", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss", ",", "DoubleRegs", ":", "$", "Rtt", ")", ",", "<STR_LIT>", "#", "opc", "#", "<STR_LIT>", "#", "!", "if", "(", "isRnd", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "!", "if", "(", "isCrnd", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "!", "if", "(", "isSat", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU64_tc_2_SLOT23", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rdd", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "majOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "SwapOps", ",", "Rtt", ",", "Rss", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "SwapOps", ",", "Rss", ",", "Rtt", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "minOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	619,606	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "CI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DX", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_ST3", ")", ")", "]" ]
LLVM	R600	CPP	next_suggestion	GPU	619,607	[ "case", "AMDGPU", "::", "V_MOV_B32_e32", ":" ]	[ "default", ":", "return", "AMDGPUInstrInfo", "::", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ";", "case", "AMDGPU", "::", "S_MOV_B32", ":", "case", "AMDGPU", "::", "S_MOV_B64", ":" ]
LLVM	X86	CPP	stmt_completion	CPU	619,608	[ "(", "MI", ")", ";" ]	[ "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "bool", "isAligned", "=", "(", "RI", ".", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "\|\|", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc" ]
GCC	frv	MD	stmt_completion	VLIW	619,609	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	619,610	[ "case", "ISD", "::", "XOR", ":" ]	[ "case", "ISD", "::", "FP_ROUND", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SHL", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "AND", ":", "return", "LowerVectorAND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	619,611	[ "Offset", "<<", "<NUM_LIT>", ")", ")", ";" ]	[ "case", "Mips", "::", "LBU16_MM", ":", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "Mips", "::", "SB16_MM", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "Mips", "::", "LHU16_MM", ":", "case", "Mips", "::", "SH16_MM", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Mips", "::", "LW16_MM", ":", "case", "Mips", "::", "SW16_MM", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(" ]
GCC	i386	CPP	program_repair	CPU	619,612	[ "<FIXS>", "scalar_int_mode", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ".", "require", "(", ")", ";", "<FIXE>" ]	[ "if", "(", "GET_CODE", "(", "operand", ")", "==", "CONST_VECTOR", ")", "{", "<BUGS>", "machine_mode", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ";", "<BUGE>" ]
LLVM	MBlaze	TD	stmt_completion	MPU	619,613	[ ">", ";" ]	[ "def", "HasMul", ":", "Predicate", "<", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	619,614	[ ")", ")", "]", ">", ";" ]	[ "def", "LDURBBi", ":", "LoadUnscaled", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32", ",", "am_unscaled8", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR32", ":", "$", "Rt", ",", "(", "zextloadi8", "am_unscaled8", ":", "$", "addr" ]
LLVM	ARM64	TD	stmt_completion	CPU	619,615	[ ">", ";" ]	[ "def", "CLREX", ":", "CRmSystemI", "<", "imm0_15", ",", "<NUM_LIT>", ",", "<STR_LIT>" ]
GCC	sh	CPP	next_suggestion	CPU	619,616	[ "std", "::", "string", "offset_str", "=", "tokens", "[", "i", "]", ".", "substr", "(", "strlen", "(", "<STR_LIT>", "gbr-offset=", "<STR_LIT>", ")", ")", ";" ]	[ "const", "char", "", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "NONE", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "SOFT_GUSA", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "HARD_LLCS", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "SOFT_TCB", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "SOFT_IMASK", "<STR_LIT>", ";", "sh_atomic_model", "ret", ";", "ret", ".", "type", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ret", ".", "name", "=", "model_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "ret", ".", "cdef_name", "=", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "ret", ".", "strict", "=", "false", ";", "ret", ".", "tcb_gbr_offset", "=", "-", "<NUM_LIT>", ";", "if", "(", "str", "==", "NULL", "\|\|", "", "str", "==", "'", "\\0", "'", ")", "return", "ret", ";", "std", "::", "vector", "<", "std", "::", "string", ">", "tokens", ";", "for", "(", "std", "::", "stringstream", "ss", "(", "str", ")", ";", "ss", ".", "good", "(", ")", ";", ")", "{", "tokens", ".", "push_back", "(", "std", "::", "string", "(", ")", ")", ";", "std", "::", "getline", "(", "ss", ",", "tokens", ".", "back", "(", ")", ",", "'", ",", "'", ")", ";", "}", "if", "(", "tokens", ".", "empty", "(", ")", ")", "err_ret", "(", "<STR_LIT>", "invalid atomic model option", "<STR_LIT>", ")", ";", "{", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", "::", "<STR_LIT>", ";", "++", "i", ")", "if", "(", "tokens", ".", "front", "(", ")", "==", "model_names", "[", "i", "]", ")", "{", "ret", ".", "type", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "i", ";", "ret", ".", "name", "=", "model_names", "[", "i", "]", ";", "ret", ".", "cdef_name", "=", "model_cdef_names", "[", "i", "]", ";", "goto", "got_mode_name", ";", "}", "err_ret", "(", "<STR_LIT>", "invalid atomic model name \\\"%s\\\"", "<STR_LIT>", ",", "tokens", ".", "front", "(", ")", ".", "c_str", "(", ")", ")", ";", "got_mode_name", ":", ";", "}", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "tokens", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "tokens", "[", "i", "]", "==", "<STR_LIT>", "strict", "<STR_LIT>", ")", "ret", ".", "strict", "=", "true", ";", "else", "if", "(", "tokens", "[", "i", "]", ".", "find", "(", "<STR_LIT>", "gbr-offset=", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	619,617	[ "(", ")", ";" ]	[ "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ADD_I32", ")", "?", "AMDGPU", "::", "S_ADDK_I32", ":", "AMDGPU", "::", "S_MULK_I32", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{", "shrinkScalarCompare", "(", "TII", ",", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_B32", ")", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOVK_I32", ")", ")", ";", "else", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_BREV_B32", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "}", "}", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_AND_B32", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_OR_B32", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_XOR_B32", ")", "{", "if", "(", "shrinkScalarLogicOp", "(", "ST", ",", "MRI", ",", "TII", ",", "MI", ")", ")", "continue", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX10", "&&", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ")", "{", "shrinkMIMG", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "\|\|", "!", "TII", "->", "commuteInstruction", "(", "MI", ")", "\|\|", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "VCCReg", ")", "continue", ";", "}", "if", "(", "Op32", "==", "AMDGPU", "::", "V_CNDMASK_B32_e32", ")", "{", "const", "MachineOperand", "", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "VCCReg", ")", "continue", ";", "}", "const", "MachineOperand", "", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "const", "MachineOperand", "", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "SDst", ")", "{", "bool", "Next", "=", "false", ";", "if", "(", "SDst", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SDst", "->", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "SDst", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Src2", "&&", "Src2", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src2", "->", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "Src2", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Next", ")", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Shrinking ", "<STR_LIT>", "<<", "MI", ")", ";", "MachineInstr", "", "Inst32", "=", "TII", "->", "buildShrunkInst", "(", "MI", ",", "Op32", ")", ";", "++", "NumInstructionsShrunk", ";", "copyExtraImplicitOps", "(", "", "Inst32", ",", "MF", ",", "MI", ")", ";", "MI", ".", "eraseFromParent" ]
GCC	s390	MD	next_suggestion	MPU	619,618	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCVEQ", "CC_REGNUM", ")", "(", "compare", ":", "CCVEQ", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "<", "tointvec", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "<", "tointvec", ">", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	619,619	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "SDLoc", "(", "Chain", ")", ",", "MVT", "::", "Other", ",", "ArgChains", ")", ";" ]	[ "InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI", "->", "getIndex", "(", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "InFirstByte", "<=", "FirstByte", "&&", "FirstByte", "<=", "InLastByte", ")", "\|\|", "(", "FirstByte", "<=", "InFirstByte", "&&", "InFirstByte", "<=", "LastByte", ")", ")", "ArgChains", ".", "push_back", "(", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "}" ]
GCC	c6x	MD	next_suggestion	VLIW	619,620	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	TriCore	CPP	code_generation	MPU	619,621	[ "SDValue", "TriCoreTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "Loc", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "const", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "CLI", ".", "IsTailCall", "=", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_TriCore", ")", ";", "const", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "Loc", ",", "true", ")", ",", "Loc", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ";", "assert", "(", "G", "&&", "<STR_LIT>", "We only support the calling of global addresses", "<STR_LIT>", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "Loc", ",", "MVT", "::", "i32", ")", ";", "int32_t", "or", "iginalArgPos", "=", "TCCH", ".", "findInRegRecord", "(", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ";", "uint32_t", "argNum", "=", "TCCH", ".", "getNumOfArgs", "(", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ";", "TCCH", ".", "init", "(", ")", ";", "TCCH", ".", "setArgPos", "(", "or", "iginalArgPos", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "i", "<", "argNum", ")", "VA", ".", "convertToReg", "(", "TCCH", ".", "getRegRecordRegister", "(", "TCCH", ".", "getArgPos", "(", ")", ")", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Full", "&&", "<STR_LIT>", "Unhandled loc info", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "TCCH", ".", "incrArgPos", "(", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Only support passing arguments through registers or via the stack", "<STR_LIT>", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "Loc", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "Loc", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "Loc", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "Loc", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "Loc", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Loc", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "Loc", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "Loc", ",", "true", ")", ",", "InFlag", ",", "Loc", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "Loc", ",", "DAG", ",", "InVals", ")", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]
GCC	i386	CPP	next_suggestion	CPU	619,622	[ "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "nregs", "++", ";" ]	[ "int", "nregs", "=", "<NUM_LIT>", ";", "int", "regno", ";", "if", "(", "!", "TARGET_64BIT_MS_ABI", ")", "return", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,623	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
GCC	avr	CPP	program_repair	MPU	619,624	[ "<FIXS>", "rtx", "op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "rtx", "op", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "}", "else", "if", "(", "code", "==", "'", "E", "'", "\|\|", "code", "==", "'", "F", "'", ")", "{", "<BUGS>", "rtx", "op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "+", "ef", "]", ")", ";", "}", "else", "if", "(", "code", "==", "'", "I", "'", "\|\|", "code", "==", "'", "J", "'", ")", "{", "<BUGS>", "rtx", "op", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "+", "ij", "]", ")", ";", "}", "else", "if", "(", "REG_P", "(", "x", ")", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	619,625	[ "->", "getParent", "(", ")", ",", "L", ",", "LoopFeederPhi", ")", ")", "return", "true", ";" ]	[ "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "isLoopFeeder", "(", "L", ",", "MBB", ",", "Phi", ",", "&", "(", "Phi", "->", "getOperand", "(", "i", ")", ")", ",", "LoopFeederPhi", ")", ")", "if", "(", "loopCountMayWrapOrUnderFlow", "(", "&", "(", "Phi", "->", "getOperand", "(", "i", ")", ")", ",", "EndVal", ",", "Phi" ]
GCC	aarch64	MD	program_repair	CPU	619,626	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_I", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_FULL_I", "<BUGE>", "[", "(", "unspec", ":", "VPRED", ">", "[", "(", "match_operand", ":", "VPRED", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "VPRED", ">", "<BUGS>", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "UNSPEC_PRED_Z", ")", "<BUGS>", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SEL", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,627	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,628	[ "let", "Uses", "=", "[", "P1", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	619,629	[ "<FIXS>", "getTargetShuffleInputs", "(", "Op", ",", "ShuffleOps", ",", "ShuffleMask", ",", "DAG", ",", "Depth", ")", ")", "{", "<FIXE>" ]	[ "SmallVector", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SmallVector", "SDValue", ",", "<NUM_LIT>", ">", "ShuffleOps", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "<BUGS>", "resolveTargetShuffleInputs", "(", "Op", ",", "ShuffleOps", ",", "ShuffleMask", ",", "DAG", ",", "Depth", ")", ")", "{", "<BUGE>", "int", "NumOps", "=", "ShuffleOps", ".", "size", "(", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	619,630	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtt_roundps_epi32", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttps2dq512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	619,631	[ "MatchingInlineAsm", ")", ";" ]	[ "else", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX2", ")", "Prefixes", "\|=", "X86", "::", "IP_USE_VEX2", ";", "else", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX3", ")", "Prefixes", "\|=", "X86", "::", "IP_USE_VEX3", ";", "else", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_EVEX", ")", "Prefixes", "\|=", "X86", "::", "IP_USE_EVEX", ";", "if", "(", "ForcedDispEncoding", "==", "DispEncoding_Disp8", ")", "Prefixes", "\|=", "X86", "::", "IP_USE_DISP8", ";", "else", "if", "(", "ForcedDispEncoding", "==", "DispEncoding_Disp32", ")", "Prefixes", "\|=", "X86", "::", "IP_USE_DISP32", ";", "if", "(", "Prefixes", ")", "Inst", ".", "setFlags", "(", "Prefixes", ")", ";", "X86Operand", "", "UnsizedMemOp", "=", "nullptr", ";", "for", "(", "const", "auto", "&", "Op", ":", "Operands", ")", "{", "X86Operand", "", "X86Op", "=", "static_cast", "<", "X86Operand", "", ">", "(", "Op", ".", "get", "(", ")", ")", ";", "if", "(", "X86Op", "->", "isMemUnsized", "(", ")", ")", "{", "UnsizedMemOp", "=", "X86Op", ";", "break", ";", "}", "}", "if", "(", "UnsizedMemOp", ")", "{", "static", "const", "char", "", "const", "PtrSizedInstrs", "[", "]", "=", "{", "<STR_LIT>", "call", "<STR_LIT>", ",", "<STR_LIT>", "jmp", "<STR_LIT>", ",", "<STR_LIT>", "push", "<STR_LIT>", "}", ";", "for", "(", "const", "char", "", "Instr", ":", "PtrSizedInstrs", ")", "{", "if", "(", "Mnemonic", "==", "Instr", ")", "{", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "getPointerWidth", "(", ")", ";", "break", ";", "}", "}", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Match", ";", "FeatureBitset", "ErrorInfoMissingFeatures", ";", "FeatureBitset", "MissingFeatures", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "push", "<STR_LIT>", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "", "X86Op", "=", "static_cast", "<", "X86Operand", "", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ";", "if", "(", "X86Op", "->", "isImm", "(", ")", ")", "{", "const", "auto", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "X86Op", "->", "getImm", "(", ")", ")", ";", "unsigned", "Size", "=", "getPointerWidth", "(", ")", ";", "if", "(", "CE", "&&", "(", "isIntN", "(", "Size", ",", "CE", "->", "getValue", "(", ")", ")", "\|\|", "isUIntN", "(", "Size", ",", "CE", "->", "getValue", "(", ")", ")", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Tmp", ";", "Tmp", "+=", "Base", ";", "Tmp", "+=", "(", "is64BitMode", "(", ")", ")", "?", "<STR_LIT>", "q", "<STR_LIT>", ":", "(", "is32BitMode", "(", ")", ")", "?", "<STR_LIT>", "l", "<STR_LIT>", ":", "(", "is16BitMode", "(", ")", ")", "?", "<STR_LIT>", "w", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ";", "Op", ".", "setTokenValue", "(", "Tmp", ")", ";", "Match", ".", "push_back", "(", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "false", ")", ")", ";", "Op", ".", "setTokenValue", "(", "Base", ")", ";", "}", "}", "}", "if", "(", "UnsizedMemOp", "&&", "UnsizedMemOp", "->", "isMemUnsized", "(", ")", ")", "{", "static", "const", "unsigned", "MopSizes", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "Size", ":", "MopSizes", ")", "{", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "Size", ";", "uint64_t", "ErrorInfoIgnore", ";", "unsigned", "LastOpcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "unsigned", "M", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfoIgnore", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ";", "if", "(", "Match", ".", "empty", "(", ")", "\|\|", "LastOpcode", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "Match", ".", "push_back", "(", "M", ")", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeatures", "=", "MissingFeatures", ";", "}", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "<NUM_LIT>", ";", "}", "if", "(", "Match", ".", "empty", "(", ")", ")", "{", "Match", ".", "push_back", "(", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ")", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeatures", "=", "MissingFeatures", ";", "}", "if", "(", "UnsizedMemOp", ")", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MnemonicFail", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction mnemonic '", "<STR_LIT>", "+", "Mnemonic", "+", "<STR_LIT>", "'", "<STR_LIT>", ",", "Op", ".", "getLocRange", "(", ")", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	619,632	[ "SaveCount", "=", "<NUM_LIT>", ";" ]	[ "static", "bool", "RecurseGuard", "=", "false", ";", "if", "(", "Out", ".", "hasRawTextSupport", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "RecurseGuard", ")", "return", "false", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "CustomExpandInstNaClMips(", "<STR_LIT>", ";", "Inst", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ")", ";", "if", "(", "(", "I", "==", "<NUM_LIT>", ")", "&&", "(", "SaveCount", "==", "<NUM_LIT>", ")", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "SaveCount", "=", "<NUM_LIT>", ";", "return", "false", ";", "case", "Mips", "::", "SFI_NOP_IF_AT_BUNDLE_END", ":", "case", "Mips", "::", "SFI_GUARD_CALL", ":", "case", "Mips", "::", "SFI_GUARD_INDIRECT_CALL", ":", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "Mips", "::", "SFI_DATA_MASK", ":" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	619,633	[ ")", ";" ]	[ "const", "Cpu0InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "Cpu0InstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SP", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "ADDiu", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(" ]
LLVM	LC3	CPP	stmt_completion	CPU	619,634	[ ",", "StringRef", "CPU", ",", "const", "TargetOptions", "&", "Options", ")", "{" ]	[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT" ]
LLVM	VE	CPP	stmt_completion	CPU	619,635	[ "{", "return", "<NUM_LIT>", ";", "}" ]	[ "unsigned", "getRsaSize", "(", ")", "const" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	619,636	[ "}" ]	[ "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC	c6x	MD	next_suggestion	VLIW	619,637	[ "return", "<STR_LIT>" ]	[ "<STR_LIT>", "{", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "TARGET_LDDW", ")", "return", "<STR_LIT>", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "TARGET_STDW", ")", "return", "<STR_LIT>", "if", "(", "TARGET_INSNS_64PLUS", "&", "&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "A_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "=", "=", "A_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")" ]
GCC	mips	MD	stmt_completion	CPU	619,638	[ "<STR_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	619,639	[ "EncoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "Imm0_7Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_31Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_63Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "vecshiftL8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,640	[ "let", "Defs", "=", "[", "PC", "]", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	619,641	[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/TargetSchedule.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunctionPass.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/TargetInstrInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/IR/Function.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,642	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]	[ "def", "v2i32_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "v2i32", "(", "AArch64duplane32", "(", "v4i32", "V128", ":", "$", "Rm", ")", ",", "VectorIndexS", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	619,643	[ "::", "NoRegister", ";" ]	[ "s", ".", "ShuffleError", "=", "HexagonShuffler", "::", "SHUFFLE_SUCCESS", ";", "s", ".", "Register", "=", "Hexagon" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,644	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	MSP430	CPP	next_suggestion	MPU	619,645	[ "}" ]	[ "assert", "(", "Kind", "==", "k_Imm", "&&", "<STR_LIT>", "Unexpected operand kind", "<STR_LIT>", ")", ";", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "addExprOperand", "(", "Inst", ",", "Imm", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,646	[ "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";" ]	[ "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Sign", ";", "return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "," ]
LLVM	Hexagon	CPP	next_suggestion	DSP	619,647	[ "PV", ".", "Left", "=", "false", ";" ]	[ "}", "else", "return", "false", ";", "Value", "", "X", "=", "nullptr", ";", "if", "(", "!", "match", "(", "C", ",", "m_And", "(", "m_Value", "(", "X", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "", "R", "=", "nullptr", ",", "*", "Q", "=", "nullptr", ";", "if", "(", "TrueIfZero", ")", "{", "if", "(", "!", "match", "(", "TrueV", ",", "m_LShr", "(", "m_Value", "(", "R", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "FalseV", ",", "m_c_Xor", "(", "m_Specific", "(", "TrueV", ")", ",", "m_Value", "(", "Q", ")", ")", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "match", "(", "FalseV", ",", "m_LShr", "(", "m_Value", "(", "R", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "TrueV", ",", "m_c_Xor", "(", "m_Specific", "(", "FalseV", ")", ",", "m_Value", "(", "Q", ")", ")", ")", ")", "return", "false", ";", "}", "PV", ".", "X", "=", "X", ";", "PV", ".", "Q", "=", "Q", ";", "PV", ".", "R", "=", "R", ";" ]
GCC	i386	MD	program_repair	CPU	619,648	[ "<FIXS>", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,649	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vaddubs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	code_generation	CPU	619,650	[ "static", "rtx", "arm_expand_ternop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "rtx", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode2", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode1", ")", ")", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode2", ")", ")", "op2", "=", "safe_vector_operand", "(", "op2", ",", "mode2", ")", ";", "if", "(", "!", "target", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode", "\|\|", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "gcc_assert", "(", "(", "GET_MODE", "(", "op0", ")", "==", "mode0", "\|\|", "GET_MODE", "(", "op0", ")", "==", "VOIDmode", ")", "&&", "(", "GET_MODE", "(", "op1", ")", "==", "mode1", "\|\|", "GET_MODE", "(", "op1", ")", "==", "VOIDmode", ")", "&&", "(", "GET_MODE", "(", "op2", ")", "==", "mode2", "\|\|", "GET_MODE", "(", "op2", ")", "==", "VOIDmode", ")", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op2", ",", "mode2", ")", ")", "op2", "=", "copy_to_mode_reg", "(", "mode2", ",", "op2", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ",", "op2", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}" ]	[ "Function", "to", "expand", "ternary", "builtins", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	619,651	[ ">", ";" ]	[ "def", "am_sve_fi", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,652	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	619,653	[ "bits", "<", "<NUM_LIT>", ">", "XBD2", ";" ]	[ "class", "InstRXb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "M1", ";" ]
LLVM	DirectX	CPP	next_suggestion	Virtual ISA	619,654	[ "Orig", "->", "replaceAllUsesWith", "(", "Result", ")", ";" ]	[ "Builder", ".", "SetInsertPoint", "(", "Orig", ")", ";", "auto", "", "V", "=", "Builder", ".", "CreateFSub", "(", "Y", ",", "X", ")", ";", "V", "=", "Builder", ".", "CreateFMul", "(", "S", ",", "V", ")", ";", "auto", "", "Result", "=", "Builder", ".", "CreateFAdd", "(", "X", ",", "V", ",", "<STR_LIT>", "dx.lerp", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	619,655	[ ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "OpcodeSelect", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "PreservedSrc", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "PreservedSrc", "=", "getZeroVector", "(", "VT" ]
GCC	i386	CPP	stmt_completion	CPU	619,656	[ "_", "_", "v16hi", ")", "_", "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	619,657	[ "false", ",", "true", ",", "NULL", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]	[ "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "ISD", "::", "ArgFlagsTy", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", "," ]
GCC	mips	CPP	stmt_completion	CPU	619,658	[ ",", "true", ")", ";" ]	[ "rtx", "op0", ",", "op1", ";", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mips_emit_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	619,659	[ "switch", "(", "getAddrMode", "(", "MI", ")", ")", "{" ]	[ "short", "NonExtOpcode", "=", "Hexagon", "::", "getRegForm", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NonExtOpcode", ">=", "<NUM_LIT>", ")", "return", "NonExtOpcode", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "\|\|", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "{" ]
GCC	rs6000	CPP	stmt_completion	CPU	619,660	[ "(", "void", "*", ")", "a2", ")", ";" ]	[ "inline", "vector", "signed", "int", "vec_lde", "(", "int", "a1", ",", "signed", "int", "*", "a2", ")", "{", "return", "(", "vector", "signed", "int", ")", "_", "_", "builtin_altivec_lvewx", "(", "a1", "," ]
LLVM	Mips	CPP	stmt_completion	CPU	619,661	[ ")", ";" ]	[ "return", "Op", ".", "isReg", "(", ")", "&&", "MIInSlot", ".", "readsRegister", "(", "Op", ".", "getReg", "(", ")", ",", "nullptr", ")", ";", "}" ]
GCC	i386	CPP	next_suggestion	CPU	619,662	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_cvtxph_ps", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_ia32_vcvtph2psx128_mask", "(", "_", "_", "B", ",", "_", "mm_setzero_ps", "(", ")", ",", "_", "_", "A", ")", ";" ]
GCC	xtensa	MD	next_suggestion	MPU	619,663	[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]	[ "return", "<STR_LIT>", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	619,664	[ "return", "false", ";" ]	[ "if", "(", "selectAddrFrameIndex", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";", "if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "return", "true", ";" ]
LLVM	CSKY	TD	stmt_completion	CPU	619,665	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "uimm7_3", ":", "uimm", "<" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	619,666	[ "NewMIs", ".", "back", "(", ")", "->", "addMemOperand", "(", "MF", ",", "MMO", ")", ";" ]	[ "if", "(", "StoreRegToStackSlot", "(", "MF", ",", "SrcReg", ",", "isKill", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ")", ")", "{", "PPCFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";" ]
LLVM	PowerPC	TD	next_suggestion	CPU	619,667	[ "}" ]	[ "dag", "A1U", "=", "(", "i32", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiwuz", "(", "f64", "(", "extractelt", "v2f64", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ";", "dag", "B0U", "=", "(", "i32", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiwuz", "(", "f64", "(", "extractelt", "v2f64", ":", "$", "B", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ";", "dag", "B1U", "=", "(", "i32", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiwuz", "(", "f64", "(", "extractelt", "v2f64", ":", "$", "B", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	619,668	[ "<STR_LIT>", ")" ]	[ "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,669	[ ",", "GISDNodeXFormEquiv", "<", "fpimm32XForm", ">", ";" ]	[ "def", "gi_fpimm32", ":", "GICustomOperandRenderer", "<", "<STR_LIT>", ">" ]
LLVM	ARM	CPP	stmt_completion	CPU	619,670	[ ")", "const", "{" ]	[ "unsigned", "char", "getPCAdjustment", "(" ]
GCC	i386	CPP	stmt_completion	CPU	619,671	[ "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", ",", "_", "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_broadcastf32x4_256_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM	AVR	CPP	next_suggestion	MPU	619,672	[ "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";" ]	[ "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tld\\t", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "-", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tst\\t", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tst\\t", "<STR_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "-", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,673	[ "}" ]	[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	sh	CPP	next_suggestion	CPU	619,674	[ "if", "(", "value", "==", "<NUM_LIT>", ")", "{" ]	[ "void", "gen_shifty_hi_op", "(", "int", "code", ",", "rtx", "", "operands", ")", "{", "int", "value", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "max", ",", "i", ";", "void", "(", "", "gen_fun", ")", "(", "int", ",", "int", ",", "rtx", ")", ";", "value", "&=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	619,675	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD4", ";" ]
GCC	spu	MD	next_suggestion	MPU	619,676	[ "if", "(", "!", "call_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ")", ")" ]	[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{" ]
LLVM	ARM	TD	next_suggestion	CPU	619,677	[ "return", "v", "=", "=", "<NUM_LIT>", "\|", "\|", "v", "=", "=", "<NUM_LIT>", "\|", "\|", "v", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "rot_imm_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]	[ "def", "rot_imm", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "int32_t", "v", "=", "N", "-", ">", "getZExtValue", "(", ")", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	619,678	[ "<FIXS>", "let", "isBarrier", "=", "<NUM_LIT>", "in", "{", "defm", "S_BRANCH", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "[", "(", "br", "bb", ":", "$", "simm16", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "defm", "S_CBRANCH_SCC0", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_SCC1", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_VCCZ", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_VCCNZ", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_EXECZ", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_EXECNZ", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_CDBGSYS", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_CDBGSYS_AND_USER", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_CDBGSYS_OR_USER", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_CDBGUSER", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">" ]	[ "}", "let", "isBranch", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteBranch", "]", "in", "{", "<BUGS>", "def", "S_BRANCH", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_branch $simm16", "<STR_LIT>", ",", "<BUGS>", "[", "(", "br", "bb", ":", "$", "simm16", ")", "]", ">", "{", "let", "isBarrier", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "let", "Uses", "=", "[", "SCC", "]", "in", "{", "<BUGS>", "def", "S_CBRANCH_SCC0", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_scc0 $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_SCC1", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_scc1 $simm16", "<STR_LIT>", ">", ";", "}", "let", "Uses", "=", "[", "VCC", "]", "in", "{", "<BUGS>", "def", "S_CBRANCH_VCCZ", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_vccz $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_VCCNZ", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_vccnz $simm16", "<STR_LIT>", ">", ";", "}", "let", "Uses", "=", "[", "EXEC", "]", "in", "{", "<BUGS>", "def", "S_CBRANCH_EXECZ", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_execz $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_EXECNZ", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_execnz $simm16", "<STR_LIT>", ">", ";", "}", "<BUGS>", "def", "S_CBRANCH_CDBGSYS", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_cdbgsys $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_CDBGSYS_AND_USER", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_cdbgsys_and_user $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_CDBGSYS_OR_USER", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_cdbgsys_or_user $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_CDBGUSER", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_cdbguser $simm16", "<STR_LIT>", ">", ";" ]
LLVM	CSKY	CPP	stmt_completion	CPU	619,679	[ ")", "const", "{" ]	[ "bool", "hasFPUv3", "(" ]
LLVM	M68k	CPP	stmt_completion	MPU	619,680	[ "(", ")", ";" ]	[ "case", "'", "P", "'", ":", "{", "auto", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "return", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "I", "'", ":", "if", "(", "Val", ">", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "J", "'", ":", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "break", ";", "return", ";", "case", "'", "K", "'", ":", "if", "(", "Val", "<", "-", "<NUM_LIT>", "\|\|", "Val", ">=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "L", "'", ":", "if", "(", "Val", "<", "<NUM_LIT>", "&&", "Val", ">=", "-", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "M", "'", ":", "if", "(", "Val", "<", "-", "<NUM_LIT>", "\|\|", "Val", ">=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "N", "'", ":", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "O", "'", ":", "if", "(", "Val", "==", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "P", "'", ":", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled constant constraint", "<STR_LIT>", ")", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "C", "'", ":", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "<NUM_LIT>", "'", ":", "case", "'", "i", "'", ":", "case", "'", "j", "'", ":", "{", "auto", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "break", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue" ]
GCC	i386	MD	next_suggestion	CPU	619,681	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "vec_duplicate", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "lowpart_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,682	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	619,683	[ "=", "<STR_LIT>", ";" ]	[ "def", "L2_loadbsw2_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_e93a3d71", ",", "TypeLD", ">", ",", "Enc_e83554", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints" ]
GCC	microblaze	CPP	stmt_completion	MPU	619,684	[ "<NUM_LIT>", ";" ]	[ "case", "E_BLKmode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "(", "(", "int_size_in_bytes", "(", "arg", ".", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=" ]
LLVM	ARM	CPP	next_suggestion	CPU	619,685	[ "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{" ]	[ "static", "SDValue", "AddCombineToVPADDL", "(", "SDNode", "", "N", ",", "SDValue", "N0", ",", "SDValue", "N1", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "ARMSubtarget", "", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "\|\|", "!", "Subtarget", "->", "hasNEON", "(", ")", "\|\|", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", "\|\|", "N1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "\|\|", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "\|\|", "V", "!=", "ExtVec1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C0", "\|\|", "!", "C1", "\|\|", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "\|\|", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "<NUM_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "arm_neon_vpaddls", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	619,686	[ "}" ]	[ "let", "ParserMatchClass", "=", "CondCode", ";", "let", "MCOperandPredicate", "=", "[", "{", "return", "MCOp", ".", "isImm", "(", ")", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "AL", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "NV", ";", "}", "]", ";" ]
GCC	i386	CPP	stmt_completion	CPU	619,687	[ "v4si", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpconflictsi_128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM	Mips	CPP	stmt_completion	CPU	619,688	[ ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";" ]	[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "TGALo", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "Hi", ",", "Lo", ")", ";", "SDValue", "ThreadPointer", "=", "GetNaClThreadPointer", "(", "DAG", ",", "DL", ")", ";", "SDValue", "TPOffset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "ThreadPointer2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ThreadPointer", ",", "TPOffset", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ThreadPointer2", ",", "Offset", ")", ";", "}", "if", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", "\|\|", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "unsigned", "Flag", "=", "(", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "Flag", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "unsigned", "PtrSize", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "IntegerType", "", "PtrTy", "=", "Type", "::", "getIntNTy", "(", "", "DAG", ".", "getContext", "(", ")", ",", "PtrSize", ")", ";", "SDValue", "TlsGetAddr", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ",", "PtrVT", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "PtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "PtrTy", ",", "TlsGetAddr", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Ret", "=", "CallResult", ".", "first", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalDynamic", ")", "return", "Ret", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Ret", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Add", ",", "Lo", ")", ";", "}", "SDValue", "Offset", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TGA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	619,689	[ "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";" ]	[ "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "unsigned", "Size", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "getSize", "(", ")", ";" ]
LLVM	Sparc	TD	stmt_completion	CPU	619,690	[ ",", "[", "]", ",", "[", "]", ">", ";" ]	[ "def", "HI22_not", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "SETHIimm", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "HI22", ">", ";", "def", "SETHIimm_not", ":", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "return", "N", "-", ">", "hasOneUse", "(", ")", "&", "&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "~", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "HI22_not", ">", ";", "def", "ADDRrr", ":", "ComplexPattern", "<", "iPTR", ",", "<NUM_LIT>", ",", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,691	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "Rz", ";", "bit", "Mu", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "RC", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";" ]
GCC	sh	MD	next_suggestion	CPU	619,692	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "QIHISIDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QIHISIDI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	619,693	[ "}" ]	[ "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "ARMPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	619,694	[ "=", "tfe", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "offen", ";", "bits", "<", "<NUM_LIT>", ">", "idxen", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "lds", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "srsrc", ";", "bits", "<", "<NUM_LIT>", ">", "slc", ";", "bits", "<", "<NUM_LIT>", ">", "tfe", ";", "bits", "<", "<NUM_LIT>", ">", "soffset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offen", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idxen", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "glc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lds", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "slc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "vaddr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "vdata", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "srsrc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
GCC	i386	CPP	next_suggestion	CPU	619,695	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "call_abi", "==", "MS_ABI", "?", "X86_64_MS_REGPARM_MAX", ":", "X86_64_REGPARM_MAX", ")", ";", "i", "++", ")", "if", "(", "regno", "==", "parm_regs", "[", "i", "]", ")", "return", "true", ";" ]	[ "if", "(", "call_abi", "==", "SYSV_ABI", "&&", "regno", "==", "AX_REG", ")", "return", "true", ";", "if", "(", "call_abi", "==", "MS_ABI", ")", "parm_regs", "=", "x86_64_ms_abi_int_parameter_registers", ";", "else", "parm_regs", "=", "x86_64_int_parameter_registers", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	619,696	[ "case", "ISD", "::", "SRA", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineMERGE", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "combineSTORE", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "combineEXTRACT_VECTOR_ELT", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineJOIN_DWORDS", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "FP_ROUND", ":", "return", "combineFP_ROUND", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "BSWAP", ":", "return", "combineBSWAP", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "SHL", ":" ]
LLVM	AArch64	TD	stmt_completion	CPU	619,697	[ "SDTBinaryArithWithFlagsInOut", ">", ";" ]	[ "def", "AArch64sbc_flag", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	619,698	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	619,699	[ "<FIXS>", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "data_op", ":", "$", "data0", ",", "Offset", ":", "$", "offset", ")", ",", "<FIXE>" ]	[ "RegisterOperand", "data_op", "=", "getLdStRegisterOperand", "VGPR_32", ">", ".", "ret", ">", ":", "DS_Pseudo", "opName", ",", "(", "outs", "data_op", ":", "$", "vdst", ")", ",", "<BUGS>", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "data_op", ":", "$", "data0", ",", "offset", ":", "$", "offset", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "i32", ":", "$", "vdst", ",", "(", "node", "(", "DS1Addr1Offset", "i32", ":", "$", "addr", ",", "i32", ":", "$", "offset", ")", ",", "i32", ":", "$", "data0", ")", ")", "]", ">", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,600

[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

LLVM

VE

TD

stmt_completion

CPU

619,601

[ ",", "ULO7", ">", "{", "let", "ParserMatchClass", "=", "UImm4AsmOperand", ";" ]

[ "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]" ]

GCC

aarch64

CPP

next_suggestion

CPU

619,602

[ "return", "ret", ";" ]

[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld3rv2sf", "(", "(", "const", "_", "_", "builtin_aarch64_simd_sf", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "_", "_", "builtin_aarch64_get_dregciv2sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "_", "_", "builtin_aarch64_get_dregciv2sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "_", "_", "builtin_aarch64_get_dregciv2sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

619,603

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

619,604

[ "const", "auto", "value", "=", "attribute", ".", "getValueAsString", "(", ")", ";" ]

[ "static", "<STR_LIT>", "::", "<STR_LIT>", "::", "ExecutionModel", "getExecutionModel", "(", "const", "SPIRVSubtarget", "&", "STI", ",", "const", "Function", "&", "F", ")", "{", "if", "(", "STI", ".", "isOpenCLEnv", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "Kernel", ";", "auto", "attribute", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "hlsl.shader", "<STR_LIT>", ")", ";", "if", "(", "!", "attribute", ".", "isValid", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "This entry point lacks mandatory hlsl.shader attribute.", "<STR_LIT>", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,605

[ "}" ]

[ "class", "T_VectALU_64", "<", "string", "opc", ",", "bits", "<", "<NUM_LIT>", ">", "majOp", ",", "bits", "<", "<NUM_LIT>", ">", "minOp", ",", "bit", "isSat", ",", "bit", "isRnd", ",", "bit", "isCrnd", ",", "bit", "SwapOps", ">", ":", "ALU64_rr", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss", ",", "DoubleRegs", ":", "$", "Rtt", ")", ",", "<STR_LIT>", "#", "opc", "#", "<STR_LIT>", "#", "!", "if", "(", "isRnd", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "!", "if", "(", "isCrnd", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "!", "if", "(", "isSat", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU64_tc_2_SLOT23", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rdd", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "majOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "SwapOps", ",", "Rtt", ",", "Rss", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "SwapOps", ",", "Rss", ",", "Rtt", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "minOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

619,606

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "CI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DX", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_ST3", ")", ")", "]" ]

LLVM

R600

CPP

next_suggestion

GPU

619,607

[ "case", "AMDGPU", "::", "V_MOV_B32_e32", ":" ]

[ "default", ":", "return", "AMDGPUInstrInfo", "::", "isTriviallyReMaterializable", "(", "MI", ",", "AA", ")", ";", "case", "AMDGPU", "::", "S_MOV_B32", ":", "case", "AMDGPU", "::", "S_MOV_B64", ":" ]

LLVM

X86

CPP

stmt_completion

CPU

619,608

[ "(", "MI", ")", ";" ]

[ "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "bool", "isAligned", "=", "(", "RI", ".", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc" ]

GCC

frv

MD

stmt_completion

VLIW

619,609

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

619,610

[ "case", "ISD", "::", "XOR", ":" ]

[ "case", "ISD", "::", "FP_ROUND", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SHL", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "AND", ":", "return", "LowerVectorAND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

619,611

[ "Offset", "<<", "<NUM_LIT>", ")", ")", ";" ]

[ "case", "Mips", "::", "LBU16_MM", ":", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "Mips", "::", "SB16_MM", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "Mips", "::", "LHU16_MM", ":", "case", "Mips", "::", "SH16_MM", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "Mips", "::", "LW16_MM", ":", "case", "Mips", "::", "SW16_MM", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(" ]

GCC

i386

CPP

program_repair

CPU

619,612

[ "<FIXS>", "scalar_int_mode", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ".", "require", "(", ")", ";", "<FIXE>" ]

[ "if", "(", "GET_CODE", "(", "operand", ")", "==", "CONST_VECTOR", ")", "{", "<BUGS>", "machine_mode", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ";", "<BUGE>" ]

LLVM

MBlaze

TD

stmt_completion

MPU

619,613

[ ">", ";" ]

[ "def", "HasMul", ":", "Predicate", "<", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

619,614

[ ")", ")", "]", ">", ";" ]

[ "def", "LDURBBi", ":", "LoadUnscaled", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32", ",", "am_unscaled8", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR32", ":", "$", "Rt", ",", "(", "zextloadi8", "am_unscaled8", ":", "$", "addr" ]

LLVM

ARM64

TD

stmt_completion

CPU

619,615

[ ">", ";" ]

[ "def", "CLREX", ":", "CRmSystemI", "<", "imm0_15", ",", "<NUM_LIT>", ",", "<STR_LIT>" ]

GCC

sh

CPP

next_suggestion

CPU

619,616

[ "std", "::", "string", "offset_str", "=", "tokens", "[", "i", "]", ".", "substr", "(", "strlen", "(", "<STR_LIT>", "gbr-offset=", "<STR_LIT>", ")", ")", ";" ]

[ "const", "char", "*", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "NONE", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "SOFT_GUSA", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "HARD_LLCS", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "SOFT_TCB", "<STR_LIT>", ";", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "<STR_LIT>", "SOFT_IMASK", "<STR_LIT>", ";", "sh_atomic_model", "ret", ";", "ret", ".", "type", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ret", ".", "name", "=", "model_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "ret", ".", "cdef_name", "=", "model_cdef_names", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";", "ret", ".", "strict", "=", "false", ";", "ret", ".", "tcb_gbr_offset", "=", "-", "<NUM_LIT>", ";", "if", "(", "str", "==", "NULL", "||", "*", "str", "==", "'", "\\0", "'", ")", "return", "ret", ";", "std", "::", "vector", "<", "std", "::", "string", ">", "tokens", ";", "for", "(", "std", "::", "stringstream", "ss", "(", "str", ")", ";", "ss", ".", "good", "(", ")", ";", ")", "{", "tokens", ".", "push_back", "(", "std", "::", "string", "(", ")", ")", ";", "std", "::", "getline", "(", "ss", ",", "tokens", ".", "back", "(", ")", ",", "'", ",", "'", ")", ";", "}", "if", "(", "tokens", ".", "empty", "(", ")", ")", "err_ret", "(", "<STR_LIT>", "invalid atomic model option", "<STR_LIT>", ")", ";", "{", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", "::", "<STR_LIT>", ";", "++", "i", ")", "if", "(", "tokens", ".", "front", "(", ")", "==", "model_names", "[", "i", "]", ")", "{", "ret", ".", "type", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "i", ";", "ret", ".", "name", "=", "model_names", "[", "i", "]", ";", "ret", ".", "cdef_name", "=", "model_cdef_names", "[", "i", "]", ";", "goto", "got_mode_name", ";", "}", "err_ret", "(", "<STR_LIT>", "invalid atomic model name \\\"%s\\\"", "<STR_LIT>", ",", "tokens", ".", "front", "(", ")", ".", "c_str", "(", ")", ")", ";", "got_mode_name", ":", ";", "}", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "tokens", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "tokens", "[", "i", "]", "==", "<STR_LIT>", "strict", "<STR_LIT>", ")", "ret", ".", "strict", "=", "true", ";", "else", "if", "(", "tokens", "[", "i", "]", ".", "find", "(", "<STR_LIT>", "gbr-offset=", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

619,617

[ "(", ")", ";" ]

[ "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ADD_I32", ")", "?", "AMDGPU", "::", "S_ADDK_I32", ":", "AMDGPU", "::", "S_MULK_I32", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{", "shrinkScalarCompare", "(", "TII", ",", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_B32", ")", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOVK_I32", ")", ")", ";", "else", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_BREV_B32", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "}", "}", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_AND_B32", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_OR_B32", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_XOR_B32", ")", "{", "if", "(", "shrinkScalarLogicOp", "(", "ST", ",", "MRI", ",", "TII", ",", "MI", ")", ")", "continue", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX10", "&&", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ")", "{", "shrinkMIMG", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "MI", ")", "||", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "VCCReg", ")", "continue", ";", "}", "if", "(", "Op32", "==", "AMDGPU", "::", "V_CNDMASK_B32_e32", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "VCCReg", ")", "continue", ";", "}", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "SDst", ")", "{", "bool", "Next", "=", "false", ";", "if", "(", "SDst", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SDst", "->", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "SDst", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Src2", "&&", "Src2", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src2", "->", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "Src2", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Next", ")", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Shrinking ", "<STR_LIT>", "<<", "MI", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", "->", "buildShrunkInst", "(", "MI", ",", "Op32", ")", ";", "++", "NumInstructionsShrunk", ";", "copyExtraImplicitOps", "(", "*", "Inst32", ",", "MF", ",", "MI", ")", ";", "MI", ".", "eraseFromParent" ]

GCC

s390

MD

next_suggestion

MPU

619,618

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCVEQ", "CC_REGNUM", ")", "(", "compare", ":", "CCVEQ", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "<", "tointvec", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "<", "tointvec", ">", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

619,619

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "SDLoc", "(", "Chain", ")", ",", "MVT", "::", "Other", ",", "ArgChains", ")", ";" ]

[ "InLastByte", "+=", "MFI", ".", "getObjectSize", "(", "FI", "->", "getIndex", "(", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "InFirstByte", "<=", "FirstByte", "&&", "FirstByte", "<=", "InLastByte", ")", "||", "(", "FirstByte", "<=", "InFirstByte", "&&", "InFirstByte", "<=", "LastByte", ")", ")", "ArgChains", ".", "push_back", "(", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "}" ]

GCC

c6x

MD

next_suggestion

VLIW

619,620

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

TriCore

CPP

code_generation

MPU

619,621

[ "SDValue", "TriCoreTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "Loc", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "const", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "CLI", ".", "IsTailCall", "=", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_TriCore", ")", ";", "const", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "Loc", ",", "true", ")", ",", "Loc", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ";", "assert", "(", "G", "&&", "<STR_LIT>", "We only support the calling of global addresses", "<STR_LIT>", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "Loc", ",", "MVT", "::", "i32", ")", ";", "int32_t", "or", "iginalArgPos", "=", "TCCH", ".", "findInRegRecord", "(", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ";", "uint32_t", "argNum", "=", "TCCH", ".", "getNumOfArgs", "(", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ")", ";", "TCCH", ".", "init", "(", ")", ";", "TCCH", ".", "setArgPos", "(", "or", "iginalArgPos", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "i", "<", "argNum", ")", "VA", ".", "convertToReg", "(", "TCCH", ".", "getRegRecordRegister", "(", "TCCH", ".", "getArgPos", "(", ")", ")", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Full", "&&", "<STR_LIT>", "Unhandled loc info", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "TCCH", ".", "incrArgPos", "(", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Only support passing arguments through registers or via the stack", "<STR_LIT>", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "Loc", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "Loc", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "Loc", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "Loc", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "Loc", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Loc", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "Loc", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "Loc", ",", "true", ")", ",", "InFlag", ",", "Loc", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "{", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "Loc", ",", "DAG", ",", "InVals", ")", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

GCC

i386

CPP

next_suggestion

CPU

619,622

[ "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "nregs", "++", ";" ]

[ "int", "nregs", "=", "<NUM_LIT>", ";", "int", "regno", ";", "if", "(", "!", "TARGET_64BIT_MS_ABI", ")", "return", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,623

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

GCC

avr

CPP

program_repair

MPU

619,624

[ "<FIXS>", "rtx", "op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "rtx", "op", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "}", "else", "if", "(", "code", "==", "'", "E", "'", "||", "code", "==", "'", "F", "'", ")", "{", "<BUGS>", "rtx", "op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "+", "ef", "]", ")", ";", "}", "else", "if", "(", "code", "==", "'", "I", "'", "||", "code", "==", "'", "J", "'", ")", "{", "<BUGS>", "rtx", "op", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "+", "ij", "]", ")", ";", "}", "else", "if", "(", "REG_P", "(", "x", ")", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

619,625

[ "->", "getParent", "(", ")", ",", "L", ",", "LoopFeederPhi", ")", ")", "return", "true", ";" ]

[ "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "isLoopFeeder", "(", "L", ",", "MBB", ",", "Phi", ",", "&", "(", "Phi", "->", "getOperand", "(", "i", ")", ")", ",", "LoopFeederPhi", ")", ")", "if", "(", "loopCountMayWrapOrUnderFlow", "(", "&", "(", "Phi", "->", "getOperand", "(", "i", ")", ")", ",", "EndVal", ",", "Phi" ]

GCC

aarch64

MD

program_repair

CPU

619,626

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_I", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_FULL_I", "<BUGE>", "[", "(", "unspec", ":", "VPRED", ">", "[", "(", "match_operand", ":", "VPRED", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "VPRED", ">", "<BUGS>", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "UNSPEC_PRED_Z", ")", "<BUGS>", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SEL", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,627

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,628

[ "let", "Uses", "=", "[", "P1", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

619,629

[ "<FIXS>", "getTargetShuffleInputs", "(", "Op", ",", "ShuffleOps", ",", "ShuffleMask", ",", "DAG", ",", "Depth", ")", ")", "{", "<FIXE>" ]

[ "SmallVector", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SmallVector", "SDValue", ",", "<NUM_LIT>", ">", "ShuffleOps", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "<BUGS>", "resolveTargetShuffleInputs", "(", "Op", ",", "ShuffleOps", ",", "ShuffleMask", ",", "DAG", ",", "Depth", ")", ")", "{", "<BUGE>", "int", "NumOps", "=", "ShuffleOps", ".", "size", "(", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

619,630

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtt_roundps_epi32", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttps2dq512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

619,631

[ "MatchingInlineAsm", ")", ";" ]

[ "else", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX2", ")", "Prefixes", "|=", "X86", "::", "IP_USE_VEX2", ";", "else", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX3", ")", "Prefixes", "|=", "X86", "::", "IP_USE_VEX3", ";", "else", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_EVEX", ")", "Prefixes", "|=", "X86", "::", "IP_USE_EVEX", ";", "if", "(", "ForcedDispEncoding", "==", "DispEncoding_Disp8", ")", "Prefixes", "|=", "X86", "::", "IP_USE_DISP8", ";", "else", "if", "(", "ForcedDispEncoding", "==", "DispEncoding_Disp32", ")", "Prefixes", "|=", "X86", "::", "IP_USE_DISP32", ";", "if", "(", "Prefixes", ")", "Inst", ".", "setFlags", "(", "Prefixes", ")", ";", "X86Operand", "*", "UnsizedMemOp", "=", "nullptr", ";", "for", "(", "const", "auto", "&", "Op", ":", "Operands", ")", "{", "X86Operand", "*", "X86Op", "=", "static_cast", "<", "X86Operand", "*", ">", "(", "Op", ".", "get", "(", ")", ")", ";", "if", "(", "X86Op", "->", "isMemUnsized", "(", ")", ")", "{", "UnsizedMemOp", "=", "X86Op", ";", "break", ";", "}", "}", "if", "(", "UnsizedMemOp", ")", "{", "static", "const", "char", "*", "const", "PtrSizedInstrs", "[", "]", "=", "{", "<STR_LIT>", "call", "<STR_LIT>", ",", "<STR_LIT>", "jmp", "<STR_LIT>", ",", "<STR_LIT>", "push", "<STR_LIT>", "}", ";", "for", "(", "const", "char", "*", "Instr", ":", "PtrSizedInstrs", ")", "{", "if", "(", "Mnemonic", "==", "Instr", ")", "{", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "getPointerWidth", "(", ")", ";", "break", ";", "}", "}", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Match", ";", "FeatureBitset", "ErrorInfoMissingFeatures", ";", "FeatureBitset", "MissingFeatures", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "push", "<STR_LIT>", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "*", "X86Op", "=", "static_cast", "<", "X86Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ";", "if", "(", "X86Op", "->", "isImm", "(", ")", ")", "{", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "X86Op", "->", "getImm", "(", ")", ")", ";", "unsigned", "Size", "=", "getPointerWidth", "(", ")", ";", "if", "(", "CE", "&&", "(", "isIntN", "(", "Size", ",", "CE", "->", "getValue", "(", ")", ")", "||", "isUIntN", "(", "Size", ",", "CE", "->", "getValue", "(", ")", ")", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Tmp", ";", "Tmp", "+=", "Base", ";", "Tmp", "+=", "(", "is64BitMode", "(", ")", ")", "?", "<STR_LIT>", "q", "<STR_LIT>", ":", "(", "is32BitMode", "(", ")", ")", "?", "<STR_LIT>", "l", "<STR_LIT>", ":", "(", "is16BitMode", "(", ")", ")", "?", "<STR_LIT>", "w", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ";", "Op", ".", "setTokenValue", "(", "Tmp", ")", ";", "Match", ".", "push_back", "(", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "false", ")", ")", ";", "Op", ".", "setTokenValue", "(", "Base", ")", ";", "}", "}", "}", "if", "(", "UnsizedMemOp", "&&", "UnsizedMemOp", "->", "isMemUnsized", "(", ")", ")", "{", "static", "const", "unsigned", "MopSizes", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "Size", ":", "MopSizes", ")", "{", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "Size", ";", "uint64_t", "ErrorInfoIgnore", ";", "unsigned", "LastOpcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "unsigned", "M", "=", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfoIgnore", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ";", "if", "(", "Match", ".", "empty", "(", ")", "||", "LastOpcode", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "Match", ".", "push_back", "(", "M", ")", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeatures", "=", "MissingFeatures", ";", "}", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "<NUM_LIT>", ";", "}", "if", "(", "Match", ".", "empty", "(", ")", ")", "{", "Match", ".", "push_back", "(", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MissingFeatures", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ")", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeatures", "=", "MissingFeatures", ";", "}", "if", "(", "UnsizedMemOp", ")", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MnemonicFail", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction mnemonic '", "<STR_LIT>", "+", "Mnemonic", "+", "<STR_LIT>", "'", "<STR_LIT>", ",", "Op", ".", "getLocRange", "(", ")", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

619,632

[ "SaveCount", "=", "<NUM_LIT>", ";" ]

[ "static", "bool", "RecurseGuard", "=", "false", ";", "if", "(", "Out", ".", "hasRawTextSupport", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "RecurseGuard", ")", "return", "false", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "CustomExpandInstNaClMips(", "<STR_LIT>", ";", "Inst", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ")", ";", "if", "(", "(", "I", "==", "<NUM_LIT>", ")", "&&", "(", "SaveCount", "==", "<NUM_LIT>", ")", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "SaveCount", "=", "<NUM_LIT>", ";", "return", "false", ";", "case", "Mips", "::", "SFI_NOP_IF_AT_BUNDLE_END", ":", "case", "Mips", "::", "SFI_GUARD_CALL", ":", "case", "Mips", "::", "SFI_GUARD_INDIRECT_CALL", ":", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "Mips", "::", "SFI_DATA_MASK", ":" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

619,633

[ ")", ";" ]

[ "const", "Cpu0InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Cpu0InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SP", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "ADDiu", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(" ]

LLVM

LC3

CPP

stmt_completion

CPU

619,634

[ ",", "StringRef", "CPU", ",", "const", "TargetOptions", "&", "Options", ")", "{" ]

[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT" ]

LLVM

VE

CPP

stmt_completion

CPU

619,635

[ "{", "return", "<NUM_LIT>", ";", "}" ]

[ "unsigned", "getRsaSize", "(", ")", "const" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

619,636

[ "}" ]

[ "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

GCC

c6x

MD

next_suggestion

VLIW

619,637

[ "return", "<STR_LIT>" ]

[ "<STR_LIT>", "{", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "TARGET_LDDW", ")", "return", "<STR_LIT>", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "TARGET_STDW", ")", "return", "<STR_LIT>", "if", "(", "TARGET_INSNS_64PLUS", "&", "&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "A_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "=", "=", "A_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")" ]

GCC

mips

MD

stmt_completion

CPU

619,638

[ "<STR_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

619,639

[ "EncoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "Imm0_7Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_31Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_63Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "vecshiftL8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,640

[ "let", "Defs", "=", "[", "PC", "]", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

619,641

[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/TargetSchedule.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunctionPass.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/TargetInstrInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/IR/Function.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,642

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

[ "def", "v2i32_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "v2i32", "(", "AArch64duplane32", "(", "v4i32", "V128", ":", "$", "Rm", ")", ",", "VectorIndexS", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

619,643

[ "::", "NoRegister", ";" ]

[ "s", ".", "ShuffleError", "=", "HexagonShuffler", "::", "SHUFFLE_SUCCESS", ";", "s", ".", "Register", "=", "Hexagon" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,644

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

MSP430

CPP

next_suggestion

MPU

619,645

[ "}" ]

[ "assert", "(", "Kind", "==", "k_Imm", "&&", "<STR_LIT>", "Unexpected operand kind", "<STR_LIT>", ")", ";", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "addExprOperand", "(", "Inst", ",", "Imm", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,646

[ "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";" ]

[ "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Sign", ";", "return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "," ]

LLVM

Hexagon

CPP

next_suggestion

DSP

619,647

[ "PV", ".", "Left", "=", "false", ";" ]

[ "}", "else", "return", "false", ";", "Value", "*", "X", "=", "nullptr", ";", "if", "(", "!", "match", "(", "C", ",", "m_And", "(", "m_Value", "(", "X", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "Value", "*", "R", "=", "nullptr", ",", "*", "Q", "=", "nullptr", ";", "if", "(", "TrueIfZero", ")", "{", "if", "(", "!", "match", "(", "TrueV", ",", "m_LShr", "(", "m_Value", "(", "R", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "FalseV", ",", "m_c_Xor", "(", "m_Specific", "(", "TrueV", ")", ",", "m_Value", "(", "Q", ")", ")", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "match", "(", "FalseV", ",", "m_LShr", "(", "m_Value", "(", "R", ")", ",", "m_One", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "TrueV", ",", "m_c_Xor", "(", "m_Specific", "(", "FalseV", ")", ",", "m_Value", "(", "Q", ")", ")", ")", ")", "return", "false", ";", "}", "PV", ".", "X", "=", "X", ";", "PV", ".", "Q", "=", "Q", ";", "PV", ".", "R", "=", "R", ";" ]

GCC

i386

MD

program_repair

CPU

619,648

[ "<FIXS>", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,649

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vaddubs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

code_generation

CPU

619,650

[ "static", "rtx", "arm_expand_ternop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "rtx", "op2", "=", "expand_normal", "(", "arg2", ")", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode2", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", "op0", "=", "safe_vector_operand", "(", "op0", ",", "mode0", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode1", ")", ")", "op1", "=", "safe_vector_operand", "(", "op1", ",", "mode1", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "mode2", ")", ")", "op2", "=", "safe_vector_operand", "(", "op2", ",", "mode2", ")", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "gcc_assert", "(", "(", "GET_MODE", "(", "op0", ")", "==", "mode0", "||", "GET_MODE", "(", "op0", ")", "==", "VOIDmode", ")", "&&", "(", "GET_MODE", "(", "op1", ")", "==", "mode1", "||", "GET_MODE", "(", "op1", ")", "==", "VOIDmode", ")", "&&", "(", "GET_MODE", "(", "op2", ")", "==", "mode2", "||", "GET_MODE", "(", "op2", ")", "==", "VOIDmode", ")", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op2", ",", "mode2", ")", ")", "op2", "=", "copy_to_mode_reg", "(", "mode2", ",", "op2", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ",", "op2", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}" ]

[ "Function", "to", "expand", "ternary", "builtins", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

619,651

[ ">", ";" ]

[ "def", "am_sve_fi", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,652

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

619,653

[ "bits", "<", "<NUM_LIT>", ">", "XBD2", ";" ]

[ "class", "InstRXb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "M1", ";" ]

LLVM

DirectX

CPP

next_suggestion

Virtual ISA

619,654

[ "Orig", "->", "replaceAllUsesWith", "(", "Result", ")", ";" ]

[ "Builder", ".", "SetInsertPoint", "(", "Orig", ")", ";", "auto", "*", "V", "=", "Builder", ".", "CreateFSub", "(", "Y", ",", "X", ")", ";", "V", "=", "Builder", ".", "CreateFMul", "(", "S", ",", "V", ")", ";", "auto", "*", "Result", "=", "Builder", ".", "CreateFAdd", "(", "X", ",", "V", ",", "<STR_LIT>", "dx.lerp", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

619,655

[ ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "OpcodeSelect", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "PreservedSrc", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "PreservedSrc", "=", "getZeroVector", "(", "VT" ]

GCC

i386

CPP

stmt_completion

CPU

619,656

[ "_", "_", "v16hi", ")", "_", "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

619,657

[ "false", ",", "true", ",", "NULL", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]

[ "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "ISD", "::", "ArgFlagsTy", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", "," ]

GCC

mips

CPP

stmt_completion

CPU

619,658

[ ",", "true", ")", ";" ]

[ "rtx", "op0", ",", "op1", ";", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mips_emit_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

619,659

[ "switch", "(", "getAddrMode", "(", "MI", ")", ")", "{" ]

[ "short", "NonExtOpcode", "=", "Hexagon", "::", "getRegForm", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NonExtOpcode", ">=", "<NUM_LIT>", ")", "return", "NonExtOpcode", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "{" ]

GCC

rs6000

CPP

stmt_completion

CPU

619,660

[ "(", "void", "*", ")", "a2", ")", ";" ]

[ "inline", "vector", "signed", "int", "vec_lde", "(", "int", "a1", ",", "signed", "int", "*", "a2", ")", "{", "return", "(", "vector", "signed", "int", ")", "_", "_", "builtin_altivec_lvewx", "(", "a1", "," ]

LLVM

Mips

CPP

stmt_completion

CPU

619,661

[ ")", ";" ]

[ "return", "Op", ".", "isReg", "(", ")", "&&", "MIInSlot", ".", "readsRegister", "(", "Op", ".", "getReg", "(", ")", ",", "nullptr", ")", ";", "}" ]

GCC

i386

CPP

next_suggestion

CPU

619,662

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_cvtxph_ps", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_ia32_vcvtph2psx128_mask", "(", "_", "_", "B", ",", "_", "mm_setzero_ps", "(", ")", ",", "_", "_", "A", ")", ";" ]

GCC

xtensa

MD

next_suggestion

MPU

619,663

[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

[ "return", "<STR_LIT>", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

619,664

[ "return", "false", ";" ]

[ "if", "(", "selectAddrFrameIndex", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";", "if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "return", "true", ";" ]

LLVM

CSKY

TD

stmt_completion

CPU

619,665

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "uimm7_3", ":", "uimm", "<" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

619,666

[ "NewMIs", ".", "back", "(", ")", "->", "addMemOperand", "(", "MF", ",", "MMO", ")", ";" ]

[ "if", "(", "StoreRegToStackSlot", "(", "MF", ",", "SrcReg", ",", "isKill", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ")", ")", "{", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FrameIdx", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";" ]

LLVM

PowerPC

TD

next_suggestion

CPU

619,667

[ "}" ]

[ "dag", "A1U", "=", "(", "i32", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiwuz", "(", "f64", "(", "extractelt", "v2f64", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ";", "dag", "B0U", "=", "(", "i32", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiwuz", "(", "f64", "(", "extractelt", "v2f64", ":", "$", "B", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ";", "dag", "B1U", "=", "(", "i32", "(", "PPCmfvsr", "(", "f64", "(", "PPCfctiwuz", "(", "f64", "(", "extractelt", "v2f64", ":", "$", "B", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

619,668

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,669

[ ",", "GISDNodeXFormEquiv", "<", "fpimm32XForm", ">", ";" ]

[ "def", "gi_fpimm32", ":", "GICustomOperandRenderer", "<", "<STR_LIT>", ">" ]

LLVM

ARM

CPP

stmt_completion

CPU

619,670

[ ")", "const", "{" ]

[ "unsigned", "char", "getPCAdjustment", "(" ]

GCC

i386

CPP

stmt_completion

CPU

619,671

[ "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", ",", "_", "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_broadcastf32x4_256_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_" ]

LLVM

AVR

CPP

next_suggestion

MPU

619,672

[ "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";" ]

[ "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tld\\t", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "-", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tst\\t", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tst\\t", "<STR_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "-", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,673

[ "}" ]

[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

sh

CPP

next_suggestion

CPU

619,674

[ "if", "(", "value", "==", "<NUM_LIT>", ")", "{" ]

[ "void", "gen_shifty_hi_op", "(", "int", "code", ",", "rtx", "*", "operands", ")", "{", "int", "value", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "max", ",", "i", ";", "void", "(", "*", "gen_fun", ")", "(", "int", ",", "int", ",", "rtx", ")", ";", "value", "&=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

619,675

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD4", ";" ]

GCC

spu

MD

next_suggestion

MPU

619,676

[ "if", "(", "!", "call_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ")", ")" ]

[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{" ]

LLVM

ARM

TD

next_suggestion

CPU

619,677

[ "return", "v", "=", "=", "<NUM_LIT>", "|", "|", "v", "=", "=", "<NUM_LIT>", "|", "|", "v", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "rot_imm_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "def", "rot_imm", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "int32_t", "v", "=", "N", "-", ">", "getZExtValue", "(", ")", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

619,678

[ "<FIXS>", "let", "isBarrier", "=", "<NUM_LIT>", "in", "{", "defm", "S_BRANCH", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "[", "(", "br", "bb", ":", "$", "simm16", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "defm", "S_CBRANCH_SCC0", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_SCC1", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_VCCZ", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_VCCNZ", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_EXECZ", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_EXECNZ", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_CDBGSYS", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_CDBGSYS_AND_USER", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_CDBGSYS_OR_USER", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">", "<FIXS>", "defm", "S_CBRANCH_CDBGUSER", ":", "SOPP_With_Relaxation", "<<", "FIXE", ">" ]

[ "}", "let", "isBranch", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteBranch", "]", "in", "{", "<BUGS>", "def", "S_BRANCH", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_branch $simm16", "<STR_LIT>", ",", "<BUGS>", "[", "(", "br", "bb", ":", "$", "simm16", ")", "]", ">", "{", "let", "isBarrier", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "let", "Uses", "=", "[", "SCC", "]", "in", "{", "<BUGS>", "def", "S_CBRANCH_SCC0", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_scc0 $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_SCC1", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_scc1 $simm16", "<STR_LIT>", ">", ";", "}", "let", "Uses", "=", "[", "VCC", "]", "in", "{", "<BUGS>", "def", "S_CBRANCH_VCCZ", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_vccz $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_VCCNZ", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_vccnz $simm16", "<STR_LIT>", ">", ";", "}", "let", "Uses", "=", "[", "EXEC", "]", "in", "{", "<BUGS>", "def", "S_CBRANCH_EXECZ", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_execz $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_EXECNZ", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_execnz $simm16", "<STR_LIT>", ">", ";", "}", "<BUGS>", "def", "S_CBRANCH_CDBGSYS", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_cdbgsys $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_CDBGSYS_AND_USER", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_cdbgsys_and_user $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_CDBGSYS_OR_USER", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_cdbgsys_or_user $simm16", "<STR_LIT>", ">", ";", "<BUGS>", "def", "S_CBRANCH_CDBGUSER", ":", "SOPP", "<<", "BUGE", ">", "<NUM_LIT>", ",", "(", "ins", "sopp_brtarget", ":", "$", "simm16", ")", ",", "<STR_LIT>", "s_cbranch_cdbguser $simm16", "<STR_LIT>", ">", ";" ]

LLVM

CSKY

CPP

stmt_completion

CPU

619,679

[ ")", "const", "{" ]

[ "bool", "hasFPUv3", "(" ]

LLVM

M68k

CPP

stmt_completion

MPU

619,680

[ "(", ")", ";" ]

[ "case", "'", "P", "'", ":", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "return", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "I", "'", ":", "if", "(", "Val", ">", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "J", "'", ":", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "break", ";", "return", ";", "case", "'", "K", "'", ":", "if", "(", "Val", "<", "-", "<NUM_LIT>", "||", "Val", ">=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "L", "'", ":", "if", "(", "Val", "<", "<NUM_LIT>", "&&", "Val", ">=", "-", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "M", "'", ":", "if", "(", "Val", "<", "-", "<NUM_LIT>", "||", "Val", ">=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "N", "'", ":", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "O", "'", ":", "if", "(", "Val", "==", "<NUM_LIT>", ")", "break", ";", "return", ";", "case", "'", "P", "'", ":", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "break", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled constant constraint", "<STR_LIT>", ")", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "}", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "C", "'", ":", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "<NUM_LIT>", "'", ":", "case", "'", "i", "'", ":", "case", "'", "j", "'", ":", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "break", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue" ]

GCC

i386

MD

next_suggestion

CPU

619,681

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "vec_duplicate", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "lowpart_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,682

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

619,683

[ "=", "<STR_LIT>", ";" ]

[ "def", "L2_loadbsw2_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_e93a3d71", ",", "TypeLD", ">", ",", "Enc_e83554", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints" ]

GCC

microblaze

CPP

stmt_completion

MPU

619,684

[ "<NUM_LIT>", ";" ]

[ "case", "E_BLKmode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "(", "(", "int_size_in_bytes", "(", "arg", ".", "type", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=" ]

LLVM

ARM

CPP

next_suggestion

CPU

619,685

[ "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{" ]

[ "static", "SDValue", "AddCombineToVPADDL", "(", "SDNode", "*", "N", ",", "SDValue", "N0", ",", "SDValue", "N1", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "ARMSubtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", "||", "N1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "V", "=", "Vec", ".", "getNode", "(", ")", ";", "unsigned", "nextIndex", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N0", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N0", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "N1", "->", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "SDValue", "ExtVec0", "=", "N0", "->", "getOperand", "(", "i", ")", ";", "SDValue", "ExtVec1", "=", "N1", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "!=", "ExtVec0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "||", "V", "!=", "ExtVec1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ExtVec1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", "||", "C0", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "||", "C1", "->", "getZExtValue", "(", ")", "!=", "nextIndex", "+", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "nextIndex", "+=", "<NUM_LIT>", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "arm_neon_vpaddls", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Vec", ")", ";", "MVT", "widenType", ";", "unsigned", "numElem", "=", "VT", ".", "getVectorNumElements", "(", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

619,686

[ "}" ]

[ "let", "ParserMatchClass", "=", "CondCode", ";", "let", "MCOperandPredicate", "=", "[", "{", "return", "MCOp", ".", "isImm", "(", ")", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "AL", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "NV", ";", "}", "]", ";" ]

GCC

i386

CPP

stmt_completion

CPU

619,687

[ "v4si", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpconflictsi_128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_" ]

LLVM

Mips

CPP

stmt_completion

CPU

619,688

[ ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";" ]

[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "TGALo", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "Hi", ",", "Lo", ")", ";", "SDValue", "ThreadPointer", "=", "GetNaClThreadPointer", "(", "DAG", ",", "DL", ")", ";", "SDValue", "TPOffset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "ThreadPointer2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ThreadPointer", ",", "TPOffset", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ThreadPointer2", ",", "Offset", ")", ";", "}", "if", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", "||", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "unsigned", "Flag", "=", "(", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "Flag", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "unsigned", "PtrSize", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "IntegerType", "*", "PtrTy", "=", "Type", "::", "getIntNTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PtrSize", ")", ";", "SDValue", "TlsGetAddr", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ",", "PtrVT", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "PtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "PtrTy", ",", "TlsGetAddr", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Ret", "=", "CallResult", ".", "first", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalDynamic", ")", "return", "Ret", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Ret", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Add", ",", "Lo", ")", ";", "}", "SDValue", "Offset", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TGA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

619,689

[ "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";" ]

[ "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "unsigned", "Size", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "getSize", "(", ")", ";" ]

LLVM

Sparc

TD

stmt_completion

CPU

619,690

[ ",", "[", "]", ",", "[", "]", ">", ";" ]

[ "def", "HI22_not", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "SETHIimm", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "HI22", ">", ";", "def", "SETHIimm_not", ":", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "return", "N", "-", ">", "hasOneUse", "(", ")", "&", "&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "~", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "HI22_not", ">", ";", "def", "ADDRrr", ":", "ComplexPattern", "<", "iPTR", ",", "<NUM_LIT>", ",", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,691

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "Rz", ";", "bit", "Mu", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "RC", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";" ]

GCC

sh

MD

next_suggestion

CPU

619,692

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "QIHISIDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QIHISIDI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

619,693

[ "}" ]

[ "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "ARMPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

619,694

[ "=", "tfe", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "offen", ";", "bits", "<", "<NUM_LIT>", ">", "idxen", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "lds", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "srsrc", ";", "bits", "<", "<NUM_LIT>", ">", "slc", ";", "bits", "<", "<NUM_LIT>", ">", "tfe", ";", "bits", "<", "<NUM_LIT>", ">", "soffset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offen", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idxen", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "glc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lds", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "slc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "vaddr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "vdata", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "srsrc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

GCC

i386

CPP

next_suggestion

CPU

619,695

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "call_abi", "==", "MS_ABI", "?", "X86_64_MS_REGPARM_MAX", ":", "X86_64_REGPARM_MAX", ")", ";", "i", "++", ")", "if", "(", "regno", "==", "parm_regs", "[", "i", "]", ")", "return", "true", ";" ]

[ "if", "(", "call_abi", "==", "SYSV_ABI", "&&", "regno", "==", "AX_REG", ")", "return", "true", ";", "if", "(", "call_abi", "==", "MS_ABI", ")", "parm_regs", "=", "x86_64_ms_abi_int_parameter_registers", ";", "else", "parm_regs", "=", "x86_64_int_parameter_registers", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

619,696

[ "case", "ISD", "::", "SRA", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineMERGE", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "combineSTORE", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "combineEXTRACT_VECTOR_ELT", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineJOIN_DWORDS", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "FP_ROUND", ":", "return", "combineFP_ROUND", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "BSWAP", ":", "return", "combineBSWAP", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "SHL", ":" ]

LLVM

AArch64

TD

stmt_completion

CPU

619,697

[ "SDTBinaryArithWithFlagsInOut", ">", ";" ]

[ "def", "AArch64sbc_flag", ":", "SDNode", "<", "<STR_LIT>", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

619,698

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

619,699

[ "<FIXS>", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "data_op", ":", "$", "data0", ",", "Offset", ":", "$", "offset", ")", ",", "<FIXE>" ]

[ "RegisterOperand", "data_op", "=", "getLdStRegisterOperand", "VGPR_32", ">", ".", "ret", ">", ":", "DS_Pseudo", "opName", ",", "(", "outs", "data_op", ":", "$", "vdst", ")", ",", "<BUGS>", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "data_op", ":", "$", "data0", ",", "offset", ":", "$", "offset", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "i32", ":", "$", "vdst", ",", "(", "node", "(", "DS1Addr1Offset", "i32", ":", "$", "addr", ",", "i32", ":", "$", "offset", ")", ",", "i32", ":", "$", "data0", ")", ")", "]", ">", "{" ]