docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	i386	CPP	stmt_completion	CPU	615,300	[ "CONST_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_const", ";", "\\", "}", "\\", "}" ]	[ "void", "\\", "const_section", "(", ")", "\\", "{", "\\", "if", "(", "!", "USE_CONST_SECTION", ")", "\\", "text_section", "(", ")", ";", "\\", "else", "if", "(", "in_section", "!=", "in_const", ")", "\\", "{", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%s\\n", "<STR_LIT>", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,301	[ "}" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AMDGPU Pre-RA optimizations", "<STR_LIT>", ";" ]
GCC	s390	MD	stmt_completion	MPU	615,302	[ ")", ")", "]" ]	[ "(", "compare", "(", "plus", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,303	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	615,304	[ "Opnd1", ";" ]	[ "static", "bool", "isFMAddSubOrFMSubAdd", "(", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Opnd0", ",", "SDValue", "&", "Opnd1", ",", "SDValue", "&", "Opnd2", ",", "unsigned", "ExpectedUses", ")", "{", "if", "(", "Opnd0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FMUL", "\|\|", "!", "Opnd0", "->", "hasNUsesOfValue", "(", "ExpectedUses", ",", "<NUM_LIT>", ")", "\|\|", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "false", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "bool", "AllowFusion", "=", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "\|\|", "Options", ".", "UnsafeFPMath", ")", ";", "if", "(", "!", "AllowFusion", ")", "return", "false", ";", "Opnd2", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,305	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_f0cca7", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";" ]
GCC	nds32	CPP	next_suggestion	CPU	615,306	[ "}" ]	[ "static", "bool", "nds32_strict_argument_naming", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";" ]
GCC	v850	MD	stmt_completion	MPU	615,307	[ ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_fix", ":", "SI", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,308	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,309	[ "MadeChange", "=", "true", ";" ]	[ "break", ";", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "", "Scale", ";", "MachineBasicBlock", "", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Shrink branch: ", "<STR_LIT>", "<<", "", "Br", ".", "MI", ")", ";", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "ARM", "::", "tBcc", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "ARM", "::", "CPSR", ")", ")", "continue", ";", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "NewOpc", "=", "ARM", "::", "tCBZ", ";", "else", "if", "(", "Pred", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "NewOpc", "=", "ARM", "::", "tCBNZ", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "\|\|", "(", "DestOffset", "-", "BrOffset", ")", ">", "<NUM_LIT>", ")", "continue", ";", "auto", "", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "\|\|", "CmpMI", "->", "getOpcode", "(", ")", "!=", "ARM", "::", "tCMPi8", ")", "continue", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "RegKilled", "=", "true", ";", "break", ";", "}", "}", "while", "(", "KillMI", "!=", "CmpMI", ")", ";", "MachineBasicBlock", "", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fold: ", "<STR_LIT>", "<<", "", "CmpMI", "<<", "<STR_LIT>", " and: ", "<STR_LIT>", "<<", "", "Br", ".", "MI", ")", ";", "MachineInstr", "", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegKilled", ")", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumCBZ", ";" ]
GCC	vax	MD	stmt_completion	CPU	615,310	[ "VAX_PSL_REGNUM", ")", ")", "]", ")", "]" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	615,311	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "VSRpRegs", "[", "RegNo", ">>", "<NUM_LIT>", "]", ")", ")", ";" ]	[ "static", "DecodeStatus", "decodeVSRpEvenOperands", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "&", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,312	[ "}" ]	[ "short", "changeAddrMode_abs_io", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "changeAddrMode_abs_io", "(", "MI", ".", "getOpcode", "(", ")", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	615,313	[ "SDValue", "Ops1", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ",", "PtrVT", ")", ",", "DAG", ".", "getRegister", "(", "X86", "::", "RDI", ",", "PtrVT", ")", ",", "InFlag", "}", ";" ]	[ "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "RDI", ",", "Result", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	615,314	[ ".", "getRegister", "(", "RegNo", ")", ";" ]	[ "static", "DecodeStatus", "DecodeZPR4RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "AArch64MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]" ]
LLVM	X86	CPP	stmt_completion	CPU	615,315	[ "DAG", ",", "DL", ",", "true", ")", ";" ]	[ "static", "SDValue", "lowerV16F32Shuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "APInt", "&", "Zeroable", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v16f32", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v16f32", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v16 shuffle!", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v16f32", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected repeated mask size!", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v16f32", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "return", "lowerShuffleWithSHUFPS", "(", "DL", ",", "MVT", "::", "v16f32", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "!", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v16f32", ",", "Mask", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "MVT", "::", "v16i32", "," ]
GCC	i386	MD	stmt_completion	CPU	615,316	[ ")", "]", ")" ]	[ "(", "define_mode_attr", "pmov_suff_2", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,317	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	stmt_completion	CPU	615,318	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]
LLVM	R600	CPP	program_repair	GPU	615,319	[ "<FIXS>", "if", "(", "checkPrivateAddress", "(", "N", "->", "getMemOperand", "(", ")", ")", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<FIXE>" ]	[ "}", "bool", "AMDGPUDAGToDAGISel", "::", "isPrivateLoad", "(", "const", "LoadSDNode", "*", "N", ")", "const", "{", "<BUGS>", "if", "(", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<BUGE>", "if", "(", "isCPLoad", "(", "N", ")", "\|\|", "isConstantLoad", "(", "N", ",", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "}", "<BUGS>", "if", "(", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<BUGE>", "return", "true", ";", "}", "return", "false", ";" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	615,320	[ "NAME", "#", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "_V2_U32", ":", "LD", "<", "opName", "#", "<STR_LIT>", ",", "BrigVal", ",", "(", "outs", "Vec2DestOp32", ":", "$", "dest", ")", ">", ",", "LdStVectorMap", "<" ]
LLVM	PowerPC	CPP	code_generation	CPU	615,321	[ "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "std", "::", "string", "NewOpcode", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "NewOpcode", "=", "Name", ";", "NewOpcode", "+=", "'", "+", "'", ";", "Name", "=", "NewOpcode", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "NewOpcode", "=", "Name", ";", "NewOpcode", "+=", "'", "-", "'", ";", "Name", "=", "NewOpcode", ";", "}", "size_t", "Dot", "=", "Name", ".", "find", "(", "'", ".", "'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "<NUM_LIT>", ",", "Dot", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateTokenWithStringCopy", "(", "Mnemonic", ",", "NameLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "if", "(", "Dot", "!=", "StringRef", "::", "npos", ")", "{", "SMLoc", "DotLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Dot", ")", ";", "StringRef", "DotStr", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateTokenWithStringCopy", "(", "DotStr", ",", "DotLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateToken", "(", "DotStr", ",", "DotLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "PPC", "::", "FeatureBookE", "]", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Name", "==", "<STR_LIT>", "dcbt", "<STR_LIT>", "\|\|", "Name", "==", "<STR_LIT>", "dcbtst", "<STR_LIT>", ")", ")", "{", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "return", "false", ";", "}" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
GCC	mips	CPP	next_suggestion	CPU	615,322	[ "bsel", "=", "gen_rtx_IOR", "(", "vimode", ",", "gen_rtx_AND", "(", "vimode", ",", "gen_rtx_NOT", "(", "vimode", ",", "mask", ")", ",", "src2", ")", ",", "gen_rtx_AND", "(", "vimode", ",", "mask", ",", "src1", ")", ")", ";" ]	[ "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONSTM1_RTX", "(", "vimode", ")", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "CONST0_RTX", "(", "vimode", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "cmp_res", ")", ";", "else", "{", "rtx", "src1", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "rtx", "src2", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "rtx", "mask", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "rtx", "bsel", ";", "emit_move_insn", "(", "mask", ",", "cmp_res", ")", ";", "if", "(", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "xop1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "mode", "!=", "vimode", ")", "{", "xop1", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "emit_move_insn", "(", "xop1", ",", "gen_lowpart", "(", "vimode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "emit_move_insn", "(", "src1", ",", "xop1", ")", ";", "}", "else", "{", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONSTM1_RTX", "(", "vimode", ")", ")", ";", "emit_move_insn", "(", "src1", ",", "mask", ")", ";", "}", "if", "(", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "xop2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "mode", "!=", "vimode", ")", "{", "xop2", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "emit_move_insn", "(", "xop2", ",", "gen_lowpart", "(", "vimode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "emit_move_insn", "(", "src2", ",", "xop2", ")", ";", "}", "else", "{", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONST0_RTX", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "src2", ",", "mask", ")", ";", "}" ]
LLVM	X86	CPP	code_generation	CPU	615,323	[ "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "<STR_LIT>", "Instruction should be in a basic block!", "<STR_LIT>", ")", ";", "assert", "(", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "&&", "<STR_LIT>", "Instruction should be in a function!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "Opcode", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opcode", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "return", "true", ";", "}", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "I", ".", "getNumExplicitOperands", "(", ")", "&&", "<STR_LIT>", "Generic instruction has unexpected implicit operands\\n", "<STR_LIT>", ")", ";", "if", "(", "selectImpl", "(", "I", ")", ")", "return", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " C++ instruction selection: ", "<STR_LIT>", ";", "I", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "selectLoadStoreOp", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectFrameIndexOrGep", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectConstant", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectTrunc", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectZext", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectCmp", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectUadde", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "return", "false", ";", "}" ]	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]
GCC	mn10300	CPP	code_generation	MPU	615,324	[ "static", "rtx", "F", "(", "rtx", "r", ")", "{", "RTX_FRAME_RELATED_P", "(", "r", ")", "=", "<NUM_LIT>", ";", "return", "r", ";", "}" ]	[ "We", "use", "this", "to", "wrap", "all", "emitted", "insns", "in", "the", "prologue", ",", "so", "they", "get", "the", "``", "frame-related", "''", "(", "/f", ")", "flag", "set", "." ]
GCC	rs6000	MD	next_suggestion	CPU	615,325	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,326	[ "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "page", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Xd", ";", "let", "DecoderMethod", "=" ]
GCC	arm	CPP	stmt_completion	CPU	615,327	[ "_", "o", ")", ";" ]	[ "vst3_u32", "(", "uint32_t", "", "_", "_", "a", ",", "uint32x2x3_t", "_", "_", "b", ")", "{", "union", "{", "uint32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3v2si", "(", "(", "_", "_", "builtin_neon_si", "", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,328	[ "bits", "<", "<NUM_LIT>", ">", "Rtt", ";" ]	[ "class", "T_M2_vmpy_acc_sat", "<", "string", "opc", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ",", "bit", "hasShift", ",", "bit", "isRnd", ">", ":", "MInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "dst2", ",", "DoubleRegs", ":", "$", "Rss", ",", "DoubleRegs", ":", "$", "Rtt", ")", ",", "<STR_LIT>", "#", "opc", "#", "<STR_LIT>", "#", "!", "if", "(", "hasShift", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "!", "if", "(", "isRnd", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "M_tc_3x_SLOT23", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rxx", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,329	[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	615,330	[ "]", ")" ]	[ "(", "define_int_iterator", "VSHL", "[", "UNSPEC_SSHL", "UNSPEC_USHL", "UNSPEC_SRSHL", "UNSPEC_URSHL" ]
LLVM	AArch64	CPP	stmt_completion	CPU	615,331	[ "true", ";" ]	[ "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "SrcVT", ")", ")", "return", "false", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "RetVT", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "RetVT", "==", "MVT", "::", "f32", "&&", "SrcVT", "==", "MVT", "::", "i32", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "MVT", "::", "f64", "&&", "SrcVT", "==", "MVT", "::", "i64", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "MVT", "::", "i32", "&&", "SrcVT", "==", "MVT", "::", "f32", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "MVT", "::", "i64", "&&", "SrcVT", "==", "MVT", "::", "f64", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected value type.", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i32", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "i64", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "f32", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "f64", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Op0Reg", ")", "return", "false", ";", "Register", "ResultReg", "=", "fastEmitInst_r", "(", "Opc", ",", "RC", ",", "Op0Reg", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,332	[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_63Operand", ";" ]	[ "def", "timm0_63", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	615,333	[ "<NUM_LIT>", ";" ]	[ "int", "DefReg", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", ")", "{", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "break", ";", "}", "}", "BitVector", "Available", "=", "rs", ".", "getRegsAvailable", "(", "&", "Mips", "::", "CPU16RegsRegClass", ")", ";", "Available", "&=", "Candidates", ";", "unsigned", "FirstRegSaved", "=", "<NUM_LIT>", ",", "SecondRegSaved", "=", "<NUM_LIT>", ";", "unsigned", "FirstRegSavedTo", "=", "<NUM_LIT>", ",", "SecondRegSavedTo", "=", "<NUM_LIT>", ";", "Reg", "=", "Available", ".", "find_first", "(", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "Reg", "=", "Candidates", ".", "find_first", "(", ")", ";", "Candidates", ".", "reset", "(", "Reg", ")", ";", "if", "(", "DefReg", "!=", "Reg", ")", "{", "FirstRegSaved", "=", "Reg", ";", "FirstRegSavedTo", "=", "Mips", "::", "T0", ";", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "FirstRegSavedTo", ",", "FirstRegSaved", ",", "true", ")", ";", "}", "}", "else", "Available", ".", "reset", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "LwConstant32", ")", ",", "Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "NewImm", "=" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,334	[ "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";" ]	[ "if", "(", "LoadNode", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "Block", ")", ";", "SDValue", "Slots", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "", "i", "+", "ConstantBlock", "", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "MVT", "::", "v4i32", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "SDValue", "Result", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "DL", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	615,335	[ "if", "(", "Subtarget", "->", "isGP32bit", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.section .gcc_compiled_long32", "<STR_LIT>", ")", ")", ";" ]	[ "void", "MipsAsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.section .mdebug.", "<STR_LIT>", "+", "Twine", "(", "getCurrentABIString", "(", ")", ")", ")", ";", "if", "(", "Subtarget", "->", "isABI_EABI", "(", ")", ")", "{" ]
LLVM	M88k	CPP	stmt_completion	MPU	615,336	[ "<NUM_LIT>", ")", ";" ]	[ "return", "isImm", "(", "-", "<NUM_LIT>", "," ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	615,337	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	615,338	[ "(", ")", "{" ]	[ "Target", "&", "llvm", "::", "getTheX86_64Target" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,339	[ "}" ]	[ "def", "A64FXWrite_ADDLV1", ":", "SchedWriteRes", "<", "[", "A64FXGI03", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	615,340	[ ")", "_", "mm_storeu_pd", "(", "double", "*", "_", "_", "P", ",", "_", "_", "m128d", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,341	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	615,342	[ ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "V4SI", "(", "not", ":", "V4SI", "(", "match_operator", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	sparc	MD	next_suggestion	CPU	615,343	[ "(", "sign_extend", ":", "DI" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,344	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";" ]	[ "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CfCount", "++", ";", "CFStack", ".", "pushBranch", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "CFStack", ".", "pushBranch", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "=", "MI", ";", "AluClauses", ".", "push_back", "(", "MakeALUClause", "(", "MBB", ",", "I", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "CfCount", "++", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "pushLoop", "(", ")", ";", "MachineInstr", "", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_WHILE_LOOP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "", ">>", "Pair", "(", "CfCount", ",", "std", "::", "set", "<", "MachineInstr", "", ">", "(", ")", ")", ";", "Pair", ".", "second", ".", "insert", "(", "MIb", ")", ";", "LoopStack", ".", "push_back", "(", "std", "::", "move", "(", "Pair", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "popLoop", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "", ">>", "Pair", "=", "std", "::", "move", "(", "LoopStack", ".", "back", "(", ")", ")", ";", "LoopStack", ".", "pop_back", "(", ")", ";", "CounterPropagateAddr", "(", "Pair", ".", "second", ",", "CfCount", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_END_LOOP", ")", ")", ".", "addImm", "(", "Pair", ".", "first", "+", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "LastAlu", ".", "push_back", "(", "nullptr", ")", ";", "MachineInstr", "", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_JUMP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "IfThenElseStack", ".", "push_back", "(", "MIb", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineInstr", "", "JumpInst", "=", "IfThenElseStack", ".", "back", "(", ")", ";", "IfThenElseStack", ".", "pop_back", "(", ")", ";", "CounterPropagateAddr", "(", "", "JumpInst", ",", "CfCount", ")", ";", "MachineInstr", "", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_ELSE", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "IfThenElseStack", ".", "push_back", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "popBranch", "(", ")", ";", "if", "(", "LastAlu", ".", "back", "(", ")", ")", "{", "ToPopAfter", ".", "push_back", "(", "LastAlu", ".", "back", "(", ")", ")", ";", "}", "else", "{", "MachineInstr", "", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_POP", ")", ")", ".", "addImm", "(", "CfCount", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "MIb", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "CfCount", "++", ";", "}", "MachineInstr", "", "IfOrElseInst", "=", "IfThenElseStack", ".", "back", "(", ")", ";", "IfThenElseStack", ".", "pop_back", "(", ")", ";", "CounterPropagateAddr", "(", "", "IfOrElseInst", ",", "CfCount", ")", ";", "IfOrElseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "LastAlu", ".", "pop_back", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CfCount", "++", ";", "MachineInstr", "", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_LOOP_BREAK", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LoopStack", ".", "back", "(", ")", ".", "second", ".", "insert", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_LOOP_CONTINUE", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LoopStack", ".", "back", "(", ")", ".", "second", ".", "insert", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "getHWInstrDesc", "(", "CF_END", ")", ")", ";", "CfCount", "++", ";", "if", "(", "CfCount", "%", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CfCount", "++", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FetchClauses", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "EmitFetchClause", "(", "I", ",", "DL", ",", "FetchClauses", "[", "i", "]", ",", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "AluClauses", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "EmitALUClause", "(", "I", ",", "DL", ",", "AluClauses", "[", "i", "]", ",", "CfCount", ")", ";", "break", ";", "}", "default", ":", "if", "(", "TII", "->", "isExport", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	615,345	[ "OptimizationLevel", ")", "{" ]	[ "FPM", ".", "addPass", "(", "BPFPreserveDITypePass", "(", ")", ")", ";", "FPM", ".", "addPass", "(", "BPFIRPeepholePass", "(", ")", ")", ";", "MPM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPeepholeEPCallback", "(", "[", "=", "]", "(", "FunctionPassManager", "&", "FPM", ",", "OptimizationLevel", "Level", ")", "{", "FPM", ".", "addPass", "(", "SimplifyCFGPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "=", "]", "(", "ModulePassManager", "&", "MPM", "," ]
GCC	i386	MD	stmt_completion	CPU	615,346	[ ")", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	spu	MD	next_suggestion	MPU	615,347	[ "}", ")" ]	[ "(", "match_dup", ":", "SI", "<NUM_LIT>", ")", "(", "match_dup", ":", "SI", "<NUM_LIT>", ")", "]", "UNSPEC_CPAT", ")", ")", "(", "set", "(", "match_operand", ":", "V", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V", "[", "(", "match_operand", ":", "<", "inner", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", ":", "V", "<NUM_LIT>", ")", "(", "match_dup", ":", "TI", "<NUM_LIT>", ")", "]", "UNSPEC_SHUFB", ")", ")", "]", "<STR_LIT>", "{", "HOST_WIDE_INT", "size", "=", "GET_MODE_SIZE", "(", "<", "inner", ">", "mode", ")", "rtx", "offset", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "*", "size", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "TImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "stack_pointer_rtx", "operands", "[", "<NUM_LIT>", "]", "=", "offset", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "size", ")" ]
GCC	powerpcspe	MD	stmt_completion	CPU	615,348	[ "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "sign_extend", ":", "EXTHI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,349	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	615,350	[ "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "{", "if", "(", "!", "TARGET_P8_VECTOR", ")", "{", "emit_insn", "(", "gen_fixuns_trunc", "<", "mode", ">", "si2_stfiwx", "(", "operands", "[" ]
LLVM	AArch64	CPP	next_suggestion	CPU	615,351	[ "}" ]	[ "const", "bool", "IsILP32", "=", "TheTriple", ".", "isArch32Bit", "(", ")", ";", "return", "new", "DarwinAArch64AsmBackend", "(", "T", ",", "TheTriple", ",", "MRI", ",", "IsILP32", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "COFFAArch64AsmBackend", "(", "T", ",", "TheTriple", ")", ";", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", "Invalid target", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "bool", "IsILP32", "=", "Options", ".", "getABIName", "(", ")", "==", "<STR_LIT>", "ilp32", "<STR_LIT>", ";", "return", "new", "ELFAArch64AsmBackend", "(", "T", ",", "TheTriple", ",", "OSABI", ",", "true", ",", "IsILP32", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,352	[ "Ty", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]	[ "uint64_t", "Members", "=", "<NUM_LIT>", ";", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "isHA: ", "<STR_LIT>", "<<", "result", "<<", "<STR_LIT>", "<STR_LIT>", ";" ]
GCC	epiphany	CPP	stmt_completion	MPU	615,353	[ ",", "attrs", ")", ")", "return", "true", ";" ]	[ "if", "(", "lookup_attribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	615,354	[ "}" ]	[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "tzmsk_u32", "(", "unsigned", "int", "_", "_", "X", ")", "{", "return", "~", "_", "_", "X", "&", "(", "_", "_", "X", "-", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	615,355	[ "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "size_t", "OperandNumber", "=", "~", "<NUM_LIT>", "U", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "if", "(", "&", "MI", ".", "getOperand", "(", "i", ")", "==", "&", "MO", ")", "{", "OperandNumber", "=", "i", ";", "break", ";", "}", "assert", "(", "(", "OperandNumber", "!=", "~", "<NUM_LIT>", "U", ")", "&&", "<STR_LIT>", "Operand not found", "<STR_LIT>", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isNewValue", "(", "MCII", ",", "MI", ")", "&&", "&", "MO", "==", "&", "HexagonMCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "MI", ")", ")", "{", "unsigned", "SOffset", "=", "<NUM_LIT>", ";", "unsigned", "VOffset", "=", "<NUM_LIT>", ";", "unsigned", "UseReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "DefReg1", "=", "Hexagon", "::", "NoRegister", ";", "unsigned", "DefReg2", "=", "Hexagon", "::", "NoRegister", ";", "auto", "Instrs", "=", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "", "State", ".", "Bundle", ")", ";", "const", "MCOperand", "", "I", "=", "Instrs", ".", "begin", "(", ")", "+", "State", ".", "Index", "-", "<NUM_LIT>", ";", "for", "(", ";", ";", "--", "I", ")", "{", "assert", "(", "I", "!=", "Instrs", ".", "begin", "(", ")", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Couldn't find producer", "<STR_LIT>", ")", ";", "MCInst", "const", "&", "Inst", "=", "*", "I", "->", "getInst", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isImmext", "(", "Inst", ")", ")", "continue", ";", "DefReg1", "=", "Hexagon", "::", "NoRegister", ";", "DefReg2", "=", "Hexagon", "::", "NoRegister", ";", "++", "SOffset", ";", "if", "(", "HexagonMCInstrInfo", "::", "isVector", "(", "MCII", ",", "Inst", ")", ")", "{", "++", "VOffset", ";", "}", "if", "(", "HexagonMCInstrInfo", "::", "hasNewValue", "(", "MCII", ",", "Inst", ")", ")", "DefReg1", "=", "HexagonMCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "hasNewValue2", "(", "MCII", ",", "Inst", ")", ")", "DefReg2", "=", "HexagonMCInstrInfo", "::", "getNewValueOperand2", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "RegisterMatches", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "HexagonMCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "Inst", ")", ")", "{", "break", ";", "}", "assert", "(", "HexagonMCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "MI", ")", "&&", "<STR_LIT>", "Unpredicated consumer depending on predicated producer", "<STR_LIT>", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "Inst", ")", "==", "HexagonMCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "MI", ")", ")", "break", ";", "}", "unsigned", "Offset", "=", "HexagonMCInstrInfo", "::", "isVector", "(", "MCII", ",", "MI", ")", "?", "VOffset", ":", "SOffset", ";", "Offset", "<<=", "<NUM_LIT>", ";", "Offset", "\|=", "HexagonMCInstrInfo", "::", "SubregisterBit", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ";", "return", "Offset", ";", "}", "assert", "(", "!", "MO", ".", "isImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isSubInstruction", "(", "MI", ")", "\|\|", "HexagonMCInstrInfo", "::", "getType", "(", "MCII", ",", "MI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "HexagonMCInstrInfo", "::", "getDuplexRegisterNumbering", "(", "Reg", ")", ";", "return", "MCT", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "}", "return", "getExprOpValue", "(", "MI", ",", "MO", ",", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "}" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
LLVM	ARM64	TD	stmt_completion	CPU	615,356	[ "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]	[ "def", "HVC", ":", "ExceptionGeneration", "<", "<NUM_LIT>", "," ]
GCC	arm	CPP	next_suggestion	CPU	615,357	[ "}" ]	[ "upper_bound", "=", "build_int_cst", "(", "size_type_node", ",", "nelems", "-", "<NUM_LIT>", ")", ";", "array_type", "=", "build_array_type", "(", "elem_type", ",", "build_index_type", "(", "upper_bound", ")", ")", ";", "return", "fold_build2", "(", "MEM_REF", ",", "array_type", ",", "exp", ",", "build_int_cst", "(", "build_pointer_type", "(", "array_type", ")", ",", "<NUM_LIT>", ")", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	615,358	[ "<FIXS>", "if", "(", "X86ScalarSSE", ")", "{", "assert", "(", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "&&", "<STR_LIT>", "SSE load not promoted", "<STR_LIT>", ")", ";", "Opc", "=", "X86", "::", "ADDSDrm", ";", "}", "else", "{", "Opc", "=", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "?", "X86", "::", "FADD64m", ":", "X86", "::", "FADD32m", ";", "}", "<FIXE>" ]	[ "case", "MVT", "::", "i8", ":", "Opc", "=", "X86", "::", "ADD8rm", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "X86", "::", "ADD16rm", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "X86", "::", "ADD32rm", ";", "break", ";", "case", "MVT", "::", "f64", ":", "<BUGS>", "Opc", "=", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "?", "X86", "::", "FADD64m", ":", "X86", "::", "FADD32m", ";", "<BUGE>", "break", ";", "}", "X86AddressMode", "AM", ";" ]
GCC	i386	MD	next_suggestion	CPU	615,359	[ "(", "rotatert", ":", "SWI48", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")" ]	[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,360	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	615,361	[ "<STR_LIT>", "BotQ", "<STR_LIT>", ")", "{" ]	[ "ConvergingVLIWScheduler", "(", ")", ":", "DAG", "(", "<NUM_LIT>", ")", ",", "SchedModel", "(", "<NUM_LIT>", ")", ",", "TRI", "(", "<NUM_LIT>", ")", ",", "Top", "(", "TopQID", ",", "<STR_LIT>", "TopQ", "<STR_LIT>", ")", ",", "Bot", "(", "BotQID", "," ]
GCC	i386	CPP	stmt_completion	CPU	615,362	[ "_", "m512i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_conflict_epi32", "(", "_" ]
LLVM	X86	CPP	program_repair	CPU	615,363	[ "<FIXS>", "Register", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "X86", "::", "getX86ConditionCode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "<BUGS>", "unsigned", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	615,364	[ "Pred", ")", ",", "<STR_LIT>", ")", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(" ]
GCC	arm	CPP	stmt_completion	CPU	615,365	[ "_", "_", "b", ",", "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vcmpcsq_m_uv4si", "(", "_", "_", "a", "," ]
LLVM	OR1K	CPP	next_suggestion	CPU	615,366	[ "return", "exitMBB", ";" ]	[ "unsigned", "Incr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AllOnes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "AllOnes", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "StoreVal", ")", ".", "addReg", "(", "AllOnes", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}", "else", "{", "StoreVal", "=", "Incr", ";", "}", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StoreVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]
GCC	alpha	MD	stmt_completion	MPU	615,367	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	VE	TD	next_suggestion	CPU	615,368	[ "let", "ParserMatchClass", "=", "VEMEMziAsmOperand", ";" ]	[ "def", "MEMziASX", ":", "Operand", "<", "iPTR", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ",", "i32imm", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,369	[ "(", "OpRegs", ")", ";" ]	[ "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "Op", ".", "isUse", "(", ")", ")", "continue", ";", "OpRegs", ".", "push_back", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "llvm", "::", "sort" ]
LLVM	XCore	CPP	code_generation	MPU	615,370	[ "void", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "XCoreInstrInfo", "", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "", "Align", ";", "assert", "(", "Amount", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "Amount", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Amount", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Amount", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "eliminateCallFramePseudoInstr size too big: ", "<STR_LIT>", "<<", "Amount", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "MachineInstr", "*", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
GCC	arm	CPP	next_suggestion	CPU	615,371	[ "rtx", "src_mem", "=", "XEXP", "(", "SET_SRC", "(", "i_pat", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "}", "}", "}", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_ANTI", "\|\|", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_OUTPUT", ")", "return", "<NUM_LIT>", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "i_pat", "=", "single_set", "(", "insn", ")", ")", "!=", "NULL", "&&", "GET_CODE", "(", "SET_SRC", "(", "i_pat", ")", ")", "==", "MEM", "&&", "(", "d_pat", "=", "single_set", "(", "dep", ")", ")", "!=", "NULL", "&&", "GET_CODE", "(", "SET_DEST", "(", "d_pat", ")", ")", "==", "MEM", ")", "{" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	615,372	[ "(", ")", ";" ]	[ "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "!", "MatchRegisterName", "(", "Name", ")", ")", "{", "getParser", "(", ")", ".", "Lex" ]
GCC	rs6000	MD	stmt_completion	CPU	615,373	[ ")", "]", ")" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSLDOI", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,374	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	615,375	[ "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	c6x	MD	stmt_completion	VLIW	615,376	[ ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	615,377	[ "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,378	[ ",", "<NUM_LIT>", ")", ";" ]	[ "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "ArgDescriptor", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "TTMP9", ")", ";", "const", "ArgDescriptor", "WorkGroupIDY", "=", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "TTMP7", ",", "AMDGPU", "::", "isEntryFunctionCC", "(", "CC", ")", "&&", "!", "MFI", "->", "hasWorkGroupIDZ", "(", ")", "?", "~", "<NUM_LIT>", "u", ":", "<NUM_LIT>", "u", ")", ";", "const", "ArgDescriptor", "WorkGroupIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "TTMP7", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "ST", ".", "hasArchitectedSGPRs", "(", ")", "&&", "AMDGPU", "::", "isCompute", "(", "CC", ")", ")", "{", "switch", "(", "ArgType", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Arg", "=", "&", "WorkGroupIDX", ";", "ArgRC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "ArgTy", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Arg", "=", "&", "WorkGroupIDY", ";", "ArgRC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "ArgTy", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Arg", "=", "&", "WorkGroupIDZ", ";", "ArgRC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "ArgTy", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "!", "Arg", ")", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "if", "(", "ArgType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "B", ".", "buildConstant", "(", "DstReg" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	615,379	[ "RegAllocPass", ")", ";" ]	[ "void", "JVMPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "disablePass", "(", "&", "RegisterCoalescerID", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(" ]
GCC	mips	MD	next_suggestion	CPU	615,380	[ "{", "return", "mips_output_sync_loop", "(", "insn", ",", "operands", ")" ]	[ "[", "(", "minus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SYNC_OLD_OP", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,381	[ "BE", "=", "MF", ".", "end", "(", ")", ";" ]	[ "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "", "MBB", "=", "&", "", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "WQM", ":", "case", "AMDGPU", "::", "SOFT_WQM", ":", "case", "AMDGPU", "::", "WWM", ":", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "", "SrcRC", ",", "", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "", "TRI", ",", "", "MRI", ")", ";", "if", "(", "!", "DstReg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "DstReg", "==", "AMDGPU", "::", "M0", "&&", "TRI", "->", "hasVectorRegisters", "(", "SrcRC", ")", ")", "{", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "}", "continue", ";", "}", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "", "TRI", ")", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", ")", "{", "MachineBasicBlock", "", "NewBB", "=", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "assert", "(", "(", "!", "NewBB", "\|\|", "NewBB", "==", "I", "->", "getParent", "(", ")", ")", "&&", "<STR_LIT>", "moveToVALU did not return the right basic block", "<STR_LIT>", ")", ";", "break", ";", "}", "MachineInstr", "", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "MachineBasicBlock", "", "NewBB", "=", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "assert", "(", "(", "!", "NewBB", "\|\|", "NewBB", "==", "I", "->", "getParent", "(", ")", ")", "&&", "<STR_LIT>", "moveToVALU did not return the right basic block", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "PHI", ":", "{", "MachineBasicBlock", "", "NewBB", "=", "processPHINode", "(", "MI", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	615,382	[ ")", ",", "$", "src", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "vecreduce_smax", "(", "v16i8", "MQPR", ":", "$", "src", ")", ")", ")", ",", "(", "i32", "(", "MVE_VMAXVs8", "(", "t2MVNi", "(", "i32", "<NUM_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,383	[ "MVT", "::", "Glue", ",", "Cmp", ")", ";" ]	[ "assert", "(", "Subtarget", "->", "hasFP64", "(", ")", "\|\|", "RHS", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f64", ")", ";", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "," ]
GCC	avr	CPP	stmt_completion	MPU	615,384	[ ")", "+", "avr_arch", "->", "sfr_offset", ";" ]	[ "avr_gasisr_prologues", "=", "<NUM_LIT>", ";", "if", "(", "!", "avr_set_core_architecture", "(", ")", ")", "return", ";", "gcc_assert", "(", "avr_long_double", ">=", "avr_double", "&&", "avr_double", ">=", "<NUM_LIT>", ")", ";", "avr_addr", ".", "sreg", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampz", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampy", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampx", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampd", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "ccp", "=", "(", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	program_repair	DSP	615,385	[ "<FIXS>", "<FIXE>", "<FIXS>", "}", "static", "const", "NodeSet", "", "node_class", "(", "GepNode", "", "N", ",", "NodeSymRel", "&", "Rel", ")", "{", "<FIXE>", "<FIXS>", "return", "nullptr", ";", "}", "<FIXE>", "<FIXS>", "static", "NodePair", "node_pair", "(", "GepNode", "", "N1", ",", "GepNode", "", "N2", ")", "{", "<FIXE>", "<FIXS>", "}", "<FIXE>", "<FIXS>", "static", "unsigned", "node_hash", "(", "GepNode", "", "N", ")", "{", "<FIXE>", "<FIXS>", "}", "<FIXE>", "<FIXS>", "static", "bool", "node_eq", "(", "GepNode", "", "N1", ",", "GepNode", "*", "N2", ",", "NodePairSet", "&", "Eq", ",", "NodePairSet", "&", "Ne", ")", "{", "<FIXE>" ]	[ "Nodes", ".", "insert", "(", "CF", "->", "second", ".", "begin", "(", ")", ",", "CF", "->", "second", ".", "end", "(", ")", ")", ";", "}", "}", "<BUGS>", "}", "<BUGE>", "}", "namespace", "{", "typedef", "std", "::", "set", "NodeSet", ">", "NodeSymRel", ";", "typedef", "std", "::", "pair", "GepNode", "", ",", "GepNode", "", ">", "NodePair", ";", "typedef", "std", "::", "set", "NodePair", ">", "NodePairSet", ";", "<BUGS>", "const", "NodeSet", "", "node_class", "(", "GepNode", "", "N", ",", "NodeSymRel", "&", "Rel", ")", "{", "<BUGE>", "for", "(", "NodeSymRel", "::", "iterator", "I", "=", "Rel", ".", "begin", "(", ")", ",", "E", "=", "Rel", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "count", "(", "N", ")", ")", "return", "&", "", "I", ";", "<BUGS>", "return", "<NUM_LIT>", ";", "}", "<BUGE>", "<BUGS>", "NodePair", "node_pair", "(", "GepNode", "", "N1", ",", "GepNode", "", "N2", ")", "{", "<BUGE>", "uintptr_t", "P1", "=", "uintptr_t", "(", "N1", ")", ",", "P2", "=", "uintptr_t", "(", "N2", ")", ";", "if", "(", "P1", "<=", "P2", ")", "return", "std", "::", "make_pair", "(", "N1", ",", "N2", ")", ";", "return", "std", "::", "make_pair", "(", "N2", ",", "N1", ")", ";", "<BUGS>", "}", "<BUGE>", "<BUGS>", "unsigned", "node_hash", "(", "GepNode", "", "N", ")", "{", "<BUGE>", "FoldingSetNodeID", "ID", ";", "ID", ".", "AddPointer", "(", "N", "->", "Idx", ")", ";", "ID", ".", "AddPointer", "(", "N", "->", "PTy", ")", ";", "return", "ID", ".", "ComputeHash", "(", ")", ";", "<BUGS>", "}", "<BUGE>", "<BUGS>", "bool", "node_eq", "(", "GepNode", "", "N1", ",", "GepNode", "", "N2", ",", "NodePairSet", "&", "Eq", ",", "NodePairSet", "&", "Ne", ")", "{", "<BUGE>", "if", "(", "node_hash", "(", "N1", ")", "!=", "node_hash", "(", "N2", ")", ")" ]
LLVM	X86	TD	next_suggestion	CPU	615,386	[ "}" ]	[ "def", "BWWriteResGroup90", ":", "SchedWriteRes", "<", "[", "BWPort6", ",", "BWPort06", ",", "BWPort15", ",", "BWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	615,387	[ "]", ")", ")" ]	[ "(", "compare", ":", "CC", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "emit_insn", "(", "gen_sub", "<", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,388	[ ";" ]	[ "def", "tc_1ad90acd", ":", "InstrItinClass" ]
LLVM	ARM	CPP	program_repair	CPU	615,389	[ "<FIXS>", "auto", "LRPos", "=", "llvm", "::", "find", "(", "UnspilledCS1GPRs", ",", "ARM", "::", "LR", ")", ";", "<FIXE>", "<FIXS>", "auto", "FPPos", "=", "llvm", "::", "find", "(", "UnspilledCS1GPRs", ",", "FramePtr", ")", ";", "<FIXE>" ]	[ "SavedRegs", ".", "set", "(", "ARM", "::", "LR", ")", ";", "LRSpilled", "=", "true", ";", "NumGPRSpills", "++", ";", "<BUGS>", "auto", "LRPos", "=", "find", "(", "UnspilledCS1GPRs", ",", "ARM", "::", "LR", ")", ";", "<BUGE>", "if", "(", "LRPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "}", "<BUGS>", "auto", "FPPos", "=", "find", "(", "UnspilledCS1GPRs", ",", "FramePtr", ")", ";", "<BUGE>", "if", "(", "FPPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "FPPos", ")", ";", "NumGPRSpills", "++", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	615,390	[ "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "WaitedOn", "=", "ZeroCounts", ";", "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_BARRIER", ")", "Changes", "\|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "else", "Changes", "\|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "", "I", ")", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "\|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}", "return", "Changes", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	615,391	[ "$", "nzcv", ")", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", "{" ]	[ "def", "Hrr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR16", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f16", "FPR16", ":", "$", "Rn", ")", ",", "(", "f16", "FPR16", ":", "$", "Rm", ")", ",", "(", "i32", "imm", ":" ]
GCC	m68hc11	CPP	next_suggestion	MPU	615,392	[ "if", "(", "return_size", ">", "HARD_REG_SIZE", ")", "emit_move_after_reload", "(", "gen_rtx", "(", "MEM", ",", "HImode", ",", "gen_rtx", "(", "PLUS", ",", "HImode", ",", "addr_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ",", "ix_reg", ",", "<NUM_LIT>", ")", ";" ]	[ "emit_move_after_reload", "(", "gen_rtx", "(", "REG", ",", "HImode", ",", "SOFT_SAVED_XY_REGNUM", ")", ",", "stack_pop_word", ",", "scratch", ")", ";", "emit_move_after_reload", "(", "gen_rtx", "(", "REG", ",", "HImode", ",", "SOFT_Z_REGNUM", ")", ",", "stack_pop_word", ",", "scratch", ")", ";", "emit_move_after_reload", "(", "m68hc11_soft_tmp_reg", ",", "stack_pop_word", ",", "scratch", ")", ";", "}", "else", "if", "(", "current_function_trap", "&&", "return_size", "!=", "<NUM_LIT>", ")", "{", "rtx", "addr_reg", "=", "stack_pointer_rtx", ";", "if", "(", "!", "TARGET_M6812", ")", "{", "emit_move_after_reload", "(", "scratch", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", ")", ";", "addr_reg", "=", "scratch", ";", "}", "emit_move_after_reload", "(", "gen_rtx", "(", "MEM", ",", "HImode", ",", "gen_rtx", "(", "PLUS", ",", "HImode", ",", "addr_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ",", "d_reg", ",", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,393	[ ";" ]	[ "bool", "ARMFastISel", "::", "TargetSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToSI", "(", "I", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryOp", "(", "I", ",", "ISD", "::", "FADD", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryOp", "(", "I", ",", "ISD", "::", "FSUB", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryOp", "(", "I", ",", "ISD", "::", "FMUL", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectSDiv", "(", "I", ")" ]
GCC	spu	CPP	next_suggestion	MPU	615,394	[ "}" ]	[ "static", "int", "uses_ls_unit", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "!=", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "MEM", "\|\|", "GET_CODE", "(", "SET_SRC", "(", "set", ")", ")", "==", "MEM", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	615,395	[ "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ",", "true", ",", "OffsetOfLoc", ",", "Identifier", ",", "Info", ".", "OpDecl", ")", ";" ]	[ "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Skip", ",", "OffsetOfLoc", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "RegNo", "=", "is64BitMode", "(", ")", "?", "X86", "::", "RBX", ":", "(", "is32BitMode", "(", ")", "?", "X86", "::", "EBX", ":", "X86", "::", "BX", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,396	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	615,397	[ "field", ")", ")", "{" ]	[ "int", "count", ";", "tree", "index", "=", "TYPE_DOMAIN", "(", "type", ")", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "\|\|", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";", "count", "=", "aapcs_vfp_sub_candidate", "(", "TREE_TYPE", "(", "type", ")", ",", "modep", ",", "warn_psabi_flags", ")", ";", "if", "(", "count", "==", "-", "<NUM_LIT>", "\|\|", "!", "index", "\|\|", "!", "TYPE_MAX_VALUE", "(", "index", ")", "\|\|", "!", "tree_fits_uhwi_p", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "\|\|", "!", "TYPE_MIN_VALUE", "(", "index", ")", "\|\|", "!", "tree_fits_uhwi_p", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", "\|\|", "count", "<", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "count", "=", "(", "<NUM_LIT>", "+", "tree_to_uhwi", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "-", "tree_to_uhwi", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", ")", ";", "if", "(", "wi", "::", "to_wide", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "count", "", "GET_MODE_BITSIZE", "(", "*", "modep", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "count", ";", "}", "case", "RECORD_TYPE", ":", "{", "int", "count", "=", "<NUM_LIT>", ";", "int", "sub_count", ";", "tree", "field", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "\|\|", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "DECL_FIELD_ABI_IGNORED", "(" ]
LLVM	ARM64	CPP	next_suggestion	CPU	615,398	[ "}" ]	[ "if", "(", "!", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "<NUM_LIT>", "", "<NUM_LIT>", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "Offset", ")", ")", "return", "false", ";", "return", "true", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,399	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";" ]

GCC

i386

CPP

stmt_completion

CPU

615,300

[ "CONST_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_const", ";", "\\", "}", "\\", "}" ]

[ "void", "\\", "const_section", "(", ")", "\\", "{", "\\", "if", "(", "!", "USE_CONST_SECTION", ")", "\\", "text_section", "(", ")", ";", "\\", "else", "if", "(", "in_section", "!=", "in_const", ")", "\\", "{", "\\", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%s\\n", "<STR_LIT>", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,301

[ "}" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AMDGPU Pre-RA optimizations", "<STR_LIT>", ";" ]

GCC

s390

MD

stmt_completion

MPU

615,302

[ ")", ")", "]" ]

[ "(", "compare", "(", "plus", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,303

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

615,304

[ "Opnd1", ";" ]

[ "static", "bool", "isFMAddSubOrFMSubAdd", "(", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Opnd0", ",", "SDValue", "&", "Opnd1", ",", "SDValue", "&", "Opnd2", ",", "unsigned", "ExpectedUses", ")", "{", "if", "(", "Opnd0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FMUL", "||", "!", "Opnd0", "->", "hasNUsesOfValue", "(", "ExpectedUses", ",", "<NUM_LIT>", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "false", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "bool", "AllowFusion", "=", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", ")", ";", "if", "(", "!", "AllowFusion", ")", "return", "false", ";", "Opnd2", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,305

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_f0cca7", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";" ]

GCC

nds32

CPP

next_suggestion

CPU

615,306

[ "}" ]

[ "static", "bool", "nds32_strict_argument_naming", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";" ]

GCC

v850

MD

stmt_completion

MPU

615,307

[ ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_fix", ":", "SI", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,308

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,309

[ "MadeChange", "=", "true", ";" ]

[ "break", ";", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBBInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Shrink branch: ", "<STR_LIT>", "<<", "*", "Br", ".", "MI", ")", ";", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "ARM", "::", "tBcc", ")", "continue", ";", "if", "(", "!", "Br", ".", "MI", "->", "killsRegister", "(", "ARM", "::", "CPSR", ")", ")", "continue", ";", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "NewOpc", "=", "ARM", "::", "tCBZ", ";", "else", "if", "(", "Pred", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "NewOpc", "=", "ARM", "::", "tCBNZ", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "Br", ".", "MI", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "BrOffset", ">=", "DestOffset", "||", "(", "DestOffset", "-", "BrOffset", ")", ">", "<NUM_LIT>", ")", "continue", ";", "auto", "*", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "CmpMI", "=", "findCMPToFoldIntoCBZ", "(", "Br", ".", "MI", ",", "TRI", ")", ";", "if", "(", "!", "CmpMI", "||", "CmpMI", "->", "getOpcode", "(", ")", "!=", "ARM", "::", "tCMPi8", ")", "continue", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "KillMI", "=", "Br", ".", "MI", ";", "bool", "RegKilled", "=", "false", ";", "do", "{", "--", "KillMI", ";", "if", "(", "KillMI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "{", "KillMI", "->", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "RegKilled", "=", "true", ";", "break", ";", "}", "}", "while", "(", "KillMI", "!=", "CmpMI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fold: ", "<STR_LIT>", "<<", "*", "CmpMI", "<<", "<STR_LIT>", " and: ", "<STR_LIT>", "<<", "*", "Br", ".", "MI", ")", ";", "MachineInstr", "*", "NewBR", "=", "BuildMI", "(", "*", "MBB", ",", "Br", ".", "MI", ",", "Br", ".", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "RegKilled", ")", ")", ".", "addMBB", "(", "DestBB", ",", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "->", "eraseFromParent", "(", ")", ";", "Br", ".", "MI", "=", "NewBR", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "<NUM_LIT>", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumCBZ", ";" ]

GCC

vax

MD

stmt_completion

CPU

615,310

[ "VAX_PSL_REGNUM", ")", ")", "]", ")", "]" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

615,311

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "VSRpRegs", "[", "RegNo", ">>", "<NUM_LIT>", "]", ")", ")", ";" ]

[ "static", "DecodeStatus", "decodeVSRpEvenOperands", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", "&", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,312

[ "}" ]

[ "short", "changeAddrMode_abs_io", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "changeAddrMode_abs_io", "(", "MI", ".", "getOpcode", "(", ")", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

615,313

[ "SDValue", "Ops1", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ",", "PtrVT", ")", ",", "DAG", ".", "getRegister", "(", "X86", "::", "RDI", ",", "PtrVT", ")", ",", "InFlag", "}", ";" ]

[ "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "RDI", ",", "Result", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

615,314

[ ".", "getRegister", "(", "RegNo", ")", ";" ]

[ "static", "DecodeStatus", "DecodeZPR4RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "AArch64MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]" ]

LLVM

X86

CPP

stmt_completion

CPU

615,315

[ "DAG", ",", "DL", ",", "true", ")", ";" ]

[ "static", "SDValue", "lowerV16F32Shuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "APInt", "&", "Zeroable", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v16f32", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v16f32", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v16 shuffle!", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v16f32", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected repeated mask size!", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ",", "V2", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v16f32", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "return", "lowerShuffleWithSHUFPS", "(", "DL", ",", "MVT", "::", "v16f32", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "MVT", "::", "v16f32", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "!", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v16f32", ",", "Mask", ")", ")", "{", "SDValue", "VPermMask", "=", "getConstVector", "(", "Mask", ",", "MVT", "::", "v16i32", "," ]

GCC

i386

MD

stmt_completion

CPU

615,316

[ ")", "]", ")" ]

[ "(", "define_mode_attr", "pmov_suff_2", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,317

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

stmt_completion

CPU

615,318

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]

LLVM

R600

CPP

program_repair

GPU

615,319

[ "<FIXS>", "if", "(", "checkPrivateAddress", "(", "N", "->", "getMemOperand", "(", ")", ")", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<FIXE>" ]

[ "}", "bool", "AMDGPUDAGToDAGISel", "::", "isPrivateLoad", "(", "const", "LoadSDNode", "*", "N", ")", "const", "{", "<BUGS>", "if", "(", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<BUGE>", "if", "(", "isCPLoad", "(", "N", ")", "||", "isConstantLoad", "(", "N", ",", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "}", "<BUGS>", "if", "(", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<BUGE>", "return", "true", ";", "}", "return", "false", ";" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

615,320

[ "NAME", "#", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "_V2_U32", ":", "LD", "<", "opName", "#", "<STR_LIT>", ",", "BrigVal", ",", "(", "outs", "Vec2DestOp32", ":", "$", "dest", ")", ">", ",", "LdStVectorMap", "<" ]

LLVM

PowerPC

CPP

code_generation

CPU

615,321

[ "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "std", "::", "string", "NewOpcode", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Plus", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "NewOpcode", "=", "Name", ";", "NewOpcode", "+=", "'", "+", "'", ";", "Name", "=", "NewOpcode", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "NewOpcode", "=", "Name", ";", "NewOpcode", "+=", "'", "-", "'", ";", "Name", "=", "NewOpcode", ";", "}", "size_t", "Dot", "=", "Name", ".", "find", "(", "'", ".", "'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "<NUM_LIT>", ",", "Dot", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateTokenWithStringCopy", "(", "Mnemonic", ",", "NameLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "if", "(", "Dot", "!=", "StringRef", "::", "npos", ")", "{", "SMLoc", "DotLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Dot", ")", ";", "StringRef", "DotStr", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateTokenWithStringCopy", "(", "DotStr", ",", "DotLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateToken", "(", "DotStr", ",", "DotLoc", ",", "isPPC64", "(", ")", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "PPC", "::", "FeatureBookE", "]", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Name", "==", "<STR_LIT>", "dcbt", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "dcbtst", "<STR_LIT>", ")", ")", "{", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "return", "false", ";", "}" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

GCC

mips

CPP

next_suggestion

CPU

615,322

[ "bsel", "=", "gen_rtx_IOR", "(", "vimode", ",", "gen_rtx_AND", "(", "vimode", ",", "gen_rtx_NOT", "(", "vimode", ",", "mask", ")", ",", "src2", ")", ",", "gen_rtx_AND", "(", "vimode", ",", "mask", ",", "src1", ")", ")", ";" ]

[ "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONSTM1_RTX", "(", "vimode", ")", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "CONST0_RTX", "(", "vimode", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "cmp_res", ")", ";", "else", "{", "rtx", "src1", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "rtx", "src2", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "rtx", "mask", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "rtx", "bsel", ";", "emit_move_insn", "(", "mask", ",", "cmp_res", ")", ";", "if", "(", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "xop1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "mode", "!=", "vimode", ")", "{", "xop1", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "emit_move_insn", "(", "xop1", ",", "gen_lowpart", "(", "vimode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "emit_move_insn", "(", "src1", ",", "xop1", ")", ";", "}", "else", "{", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONSTM1_RTX", "(", "vimode", ")", ")", ";", "emit_move_insn", "(", "src1", ",", "mask", ")", ";", "}", "if", "(", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "xop2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "mode", "!=", "vimode", ")", "{", "xop2", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "emit_move_insn", "(", "xop2", ",", "gen_lowpart", "(", "vimode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "emit_move_insn", "(", "src2", ",", "xop2", ")", ";", "}", "else", "{", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONST0_RTX", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "src2", ",", "mask", ")", ";", "}" ]

LLVM

X86

CPP

code_generation

CPU

615,323

[ "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "<STR_LIT>", "Instruction should be in a basic block!", "<STR_LIT>", ")", ";", "assert", "(", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "&&", "<STR_LIT>", "Instruction should be in a function!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "I", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "Opcode", "=", "I", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "Opcode", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCopy", "(", "I", ",", "TII", ",", "MRI", ",", "TRI", ",", "RBI", ")", ";", "return", "true", ";", "}", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "I", ".", "getNumExplicitOperands", "(", ")", "&&", "<STR_LIT>", "Generic instruction has unexpected implicit operands\\n", "<STR_LIT>", ")", ";", "if", "(", "selectImpl", "(", "I", ")", ")", "return", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " C++ instruction selection: ", "<STR_LIT>", ";", "I", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "if", "(", "selectLoadStoreOp", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectFrameIndexOrGep", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectConstant", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectTrunc", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectZext", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectCmp", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "if", "(", "selectUadde", "(", "I", ",", "MRI", ",", "MF", ")", ")", "return", "true", ";", "return", "false", ";", "}" ]

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

GCC

mn10300

CPP

code_generation

MPU

615,324

[ "static", "rtx", "F", "(", "rtx", "r", ")", "{", "RTX_FRAME_RELATED_P", "(", "r", ")", "=", "<NUM_LIT>", ";", "return", "r", ";", "}" ]

[ "We", "use", "this", "to", "wrap", "all", "emitted", "insns", "in", "the", "prologue", ",", "so", "they", "get", "the", "``", "frame-related", "''", "(", "/f", ")", "flag", "set", "." ]

GCC

rs6000

MD

next_suggestion

CPU

615,325

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,326

[ "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "label", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "page", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "label", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Xd", ";", "let", "DecoderMethod", "=" ]

GCC

arm

CPP

stmt_completion

CPU

615,327

[ "_", "o", ")", ";" ]

[ "vst3_u32", "(", "uint32_t", "*", "_", "_", "a", ",", "uint32x2x3_t", "_", "_", "b", ")", "{", "union", "{", "uint32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3v2si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,328

[ "bits", "<", "<NUM_LIT>", ">", "Rtt", ";" ]

[ "class", "T_M2_vmpy_acc_sat", "<", "string", "opc", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ",", "bit", "hasShift", ",", "bit", "isRnd", ">", ":", "MInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "dst2", ",", "DoubleRegs", ":", "$", "Rss", ",", "DoubleRegs", ":", "$", "Rtt", ")", ",", "<STR_LIT>", "#", "opc", "#", "<STR_LIT>", "#", "!", "if", "(", "hasShift", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "!", "if", "(", "isRnd", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "M_tc_3x_SLOT23", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rxx", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,329

[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

615,330

[ "]", ")" ]

[ "(", "define_int_iterator", "VSHL", "[", "UNSPEC_SSHL", "UNSPEC_USHL", "UNSPEC_SRSHL", "UNSPEC_URSHL" ]

LLVM

AArch64

CPP

stmt_completion

CPU

615,331

[ "true", ";" ]

[ "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "SrcVT", ")", ")", "return", "false", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "RetVT", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "RetVT", "==", "MVT", "::", "f32", "&&", "SrcVT", "==", "MVT", "::", "i32", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "MVT", "::", "f64", "&&", "SrcVT", "==", "MVT", "::", "i64", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "MVT", "::", "i32", "&&", "SrcVT", "==", "MVT", "::", "f32", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "MVT", "::", "i64", "&&", "SrcVT", "==", "MVT", "::", "f64", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected value type.", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i32", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "i64", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "f32", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "MVT", "::", "f64", ":", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Register", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Op0Reg", ")", "return", "false", ";", "Register", "ResultReg", "=", "fastEmitInst_r", "(", "Opc", ",", "RC", ",", "Op0Reg", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,332

[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_63Operand", ";" ]

[ "def", "timm0_63", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

615,333

[ "<NUM_LIT>", ";" ]

[ "int", "DefReg", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", ")", "{", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "break", ";", "}", "}", "BitVector", "Available", "=", "rs", ".", "getRegsAvailable", "(", "&", "Mips", "::", "CPU16RegsRegClass", ")", ";", "Available", "&=", "Candidates", ";", "unsigned", "FirstRegSaved", "=", "<NUM_LIT>", ",", "SecondRegSaved", "=", "<NUM_LIT>", ";", "unsigned", "FirstRegSavedTo", "=", "<NUM_LIT>", ",", "SecondRegSavedTo", "=", "<NUM_LIT>", ";", "Reg", "=", "Available", ".", "find_first", "(", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "Reg", "=", "Candidates", ".", "find_first", "(", ")", ";", "Candidates", ".", "reset", "(", "Reg", ")", ";", "if", "(", "DefReg", "!=", "Reg", ")", "{", "FirstRegSaved", "=", "Reg", ";", "FirstRegSavedTo", "=", "Mips", "::", "T0", ";", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "FirstRegSavedTo", ",", "FirstRegSaved", ",", "true", ")", ";", "}", "}", "else", "Available", ".", "reset", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "LwConstant32", ")", ",", "Reg", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "NewImm", "=" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,334

[ "makeArrayRef", "(", "Slots", ",", "NumElements", ")", ")", ";" ]

[ "if", "(", "LoadNode", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int", "ConstantBlock", "=", "ConstantAddressBlock", "(", "Block", ")", ";", "SDValue", "Slots", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "NewPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "i", "+", "ConstantBlock", "*", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Slots", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "NewPtr", ")", ";", "}", "EVT", "NewVT", "=", "MVT", "::", "v4i32", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "SDValue", "Result", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "DL", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

615,335

[ "if", "(", "Subtarget", "->", "isGP32bit", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.section .gcc_compiled_long32", "<STR_LIT>", ")", ")", ";" ]

[ "void", "MipsAsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.section .mdebug.", "<STR_LIT>", "+", "Twine", "(", "getCurrentABIString", "(", ")", ")", ")", ";", "if", "(", "Subtarget", "->", "isABI_EABI", "(", ")", ")", "{" ]

LLVM

M88k

CPP

stmt_completion

MPU

615,336

[ "<NUM_LIT>", ")", ";" ]

[ "return", "isImm", "(", "-", "<NUM_LIT>", "," ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

615,337

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

615,338

[ "(", ")", "{" ]

[ "Target", "&", "llvm", "::", "getTheX86_64Target" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,339

[ "}" ]

[ "def", "A64FXWrite_ADDLV1", ":", "SchedWriteRes", "<", "[", "A64FXGI03", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

615,340

[ ")", "_", "mm_storeu_pd", "(", "double", "*", "_", "_", "P", ",", "_", "_", "m128d", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,341

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

615,342

[ ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "V4SI", "(", "not", ":", "V4SI", "(", "match_operator", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

sparc

MD

next_suggestion

CPU

615,343

[ "(", "sign_extend", ":", "DI" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,344

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";" ]

[ "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CfCount", "++", ";", "CFStack", ".", "pushBranch", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "CFStack", ".", "pushBranch", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "=", "MI", ";", "AluClauses", ".", "push_back", "(", "MakeALUClause", "(", "MBB", ",", "I", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "CfCount", "++", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "pushLoop", "(", ")", ";", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_WHILE_LOOP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "*", ">>", "Pair", "(", "CfCount", ",", "std", "::", "set", "<", "MachineInstr", "*", ">", "(", ")", ")", ";", "Pair", ".", "second", ".", "insert", "(", "MIb", ")", ";", "LoopStack", ".", "push_back", "(", "std", "::", "move", "(", "Pair", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "popLoop", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "set", "<", "MachineInstr", "*", ">>", "Pair", "=", "std", "::", "move", "(", "LoopStack", ".", "back", "(", ")", ")", ";", "LoopStack", ".", "pop_back", "(", ")", ";", "CounterPropagateAddr", "(", "Pair", ".", "second", ",", "CfCount", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_END_LOOP", ")", ")", ".", "addImm", "(", "Pair", ".", "first", "+", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "LastAlu", ".", "push_back", "(", "nullptr", ")", ";", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_JUMP", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "IfThenElseStack", ".", "push_back", "(", "MIb", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineInstr", "*", "JumpInst", "=", "IfThenElseStack", ".", "back", "(", ")", ";", "IfThenElseStack", ".", "pop_back", "(", ")", ";", "CounterPropagateAddr", "(", "*", "JumpInst", ",", "CfCount", ")", ";", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_ELSE", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "IfThenElseStack", ".", "push_back", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CFStack", ".", "popBranch", "(", ")", ";", "if", "(", "LastAlu", ".", "back", "(", ")", ")", "{", "ToPopAfter", ".", "push_back", "(", "LastAlu", ".", "back", "(", ")", ")", ";", "}", "else", "{", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_POP", ")", ")", ".", "addImm", "(", "CfCount", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "MIb", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "CfCount", "<<", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIb", "->", "dump", "(", ")", ";", ")", ";", "CfCount", "++", ";", "}", "MachineInstr", "*", "IfOrElseInst", "=", "IfThenElseStack", ".", "back", "(", ")", ";", "IfThenElseStack", ".", "pop_back", "(", ")", ";", "CounterPropagateAddr", "(", "*", "IfOrElseInst", ",", "CfCount", ")", ";", "IfOrElseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "LastAlu", ".", "pop_back", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "CfCount", "++", ";", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_LOOP_BREAK", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LoopStack", ".", "back", "(", ")", ".", "second", ".", "insert", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "getHWInstrDesc", "(", "CF_LOOP_CONTINUE", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LoopStack", ".", "back", "(", ")", ".", "second", ".", "insert", "(", "MIb", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "CfCount", "++", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "getHWInstrDesc", "(", "CF_END", ")", ")", ";", "CfCount", "++", ";", "if", "(", "CfCount", "%", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "CfCount", "++", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FetchClauses", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "EmitFetchClause", "(", "I", ",", "DL", ",", "FetchClauses", "[", "i", "]", ",", "CfCount", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "AluClauses", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "EmitALUClause", "(", "I", ",", "DL", ",", "AluClauses", "[", "i", "]", ",", "CfCount", ")", ";", "break", ";", "}", "default", ":", "if", "(", "TII", "->", "isExport", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

615,345

[ "OptimizationLevel", ")", "{" ]

[ "FPM", ".", "addPass", "(", "BPFPreserveDITypePass", "(", ")", ")", ";", "FPM", ".", "addPass", "(", "BPFIRPeepholePass", "(", ")", ")", ";", "MPM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPeepholeEPCallback", "(", "[", "=", "]", "(", "FunctionPassManager", "&", "FPM", ",", "OptimizationLevel", "Level", ")", "{", "FPM", ".", "addPass", "(", "SimplifyCFGPass", "(", "SimplifyCFGOptions", "(", ")", ".", "hoistCommonInsts", "(", "true", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "=", "]", "(", "ModulePassManager", "&", "MPM", "," ]

GCC

i386

MD

stmt_completion

CPU

615,346

[ ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

spu

MD

next_suggestion

MPU

615,347

[ "}", ")" ]

[ "(", "match_dup", ":", "SI", "<NUM_LIT>", ")", "(", "match_dup", ":", "SI", "<NUM_LIT>", ")", "]", "UNSPEC_CPAT", ")", ")", "(", "set", "(", "match_operand", ":", "V", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V", "[", "(", "match_operand", ":", "<", "inner", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", ":", "V", "<NUM_LIT>", ")", "(", "match_dup", ":", "TI", "<NUM_LIT>", ")", "]", "UNSPEC_SHUFB", ")", ")", "]", "<STR_LIT>", "{", "HOST_WIDE_INT", "size", "=", "GET_MODE_SIZE", "(", "<", "inner", ">", "mode", ")", "rtx", "offset", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "*", "size", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "TImode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "stack_pointer_rtx", "operands", "[", "<NUM_LIT>", "]", "=", "offset", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "size", ")" ]

GCC

powerpcspe

MD

stmt_completion

CPU

615,348

[ "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "sign_extend", ":", "EXTHI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,349

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

615,350

[ "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "{", "if", "(", "!", "TARGET_P8_VECTOR", ")", "{", "emit_insn", "(", "gen_fixuns_trunc", "<", "mode", ">", "si2_stfiwx", "(", "operands", "[" ]

LLVM

AArch64

CPP

next_suggestion

CPU

615,351

[ "}" ]

[ "const", "bool", "IsILP32", "=", "TheTriple", ".", "isArch32Bit", "(", ")", ";", "return", "new", "DarwinAArch64AsmBackend", "(", "T", ",", "TheTriple", ",", "MRI", ",", "IsILP32", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "COFFAArch64AsmBackend", "(", "T", ",", "TheTriple", ")", ";", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", "Invalid target", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "bool", "IsILP32", "=", "Options", ".", "getABIName", "(", ")", "==", "<STR_LIT>", "ilp32", "<STR_LIT>", ";", "return", "new", "ELFAArch64AsmBackend", "(", "T", ",", "TheTriple", ",", "OSABI", ",", "true", ",", "IsILP32", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,352

[ "Ty", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]

[ "uint64_t", "Members", "=", "<NUM_LIT>", ";", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "isHA: ", "<STR_LIT>", "<<", "result", "<<", "<STR_LIT>", "<STR_LIT>", ";" ]

GCC

epiphany

CPP

stmt_completion

MPU

615,353

[ ",", "attrs", ")", ")", "return", "true", ";" ]

[ "if", "(", "lookup_attribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

615,354

[ "}" ]

[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "tzmsk_u32", "(", "unsigned", "int", "_", "_", "X", ")", "{", "return", "~", "_", "_", "X", "&", "(", "_", "_", "X", "-", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

615,355

[ "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "size_t", "OperandNumber", "=", "~", "<NUM_LIT>", "U", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "if", "(", "&", "MI", ".", "getOperand", "(", "i", ")", "==", "&", "MO", ")", "{", "OperandNumber", "=", "i", ";", "break", ";", "}", "assert", "(", "(", "OperandNumber", "!=", "~", "<NUM_LIT>", "U", ")", "&&", "<STR_LIT>", "Operand not found", "<STR_LIT>", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isNewValue", "(", "MCII", ",", "MI", ")", "&&", "&", "MO", "==", "&", "HexagonMCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "MI", ")", ")", "{", "unsigned", "SOffset", "=", "<NUM_LIT>", ";", "unsigned", "VOffset", "=", "<NUM_LIT>", ";", "unsigned", "UseReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "DefReg1", "=", "Hexagon", "::", "NoRegister", ";", "unsigned", "DefReg2", "=", "Hexagon", "::", "NoRegister", ";", "auto", "Instrs", "=", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "*", "State", ".", "Bundle", ")", ";", "const", "MCOperand", "*", "I", "=", "Instrs", ".", "begin", "(", ")", "+", "State", ".", "Index", "-", "<NUM_LIT>", ";", "for", "(", ";", ";", "--", "I", ")", "{", "assert", "(", "I", "!=", "Instrs", ".", "begin", "(", ")", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Couldn't find producer", "<STR_LIT>", ")", ";", "MCInst", "const", "&", "Inst", "=", "*", "I", "->", "getInst", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isImmext", "(", "Inst", ")", ")", "continue", ";", "DefReg1", "=", "Hexagon", "::", "NoRegister", ";", "DefReg2", "=", "Hexagon", "::", "NoRegister", ";", "++", "SOffset", ";", "if", "(", "HexagonMCInstrInfo", "::", "isVector", "(", "MCII", ",", "Inst", ")", ")", "{", "++", "VOffset", ";", "}", "if", "(", "HexagonMCInstrInfo", "::", "hasNewValue", "(", "MCII", ",", "Inst", ")", ")", "DefReg1", "=", "HexagonMCInstrInfo", "::", "getNewValueOperand", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "hasNewValue2", "(", "MCII", ",", "Inst", ")", ")", "DefReg2", "=", "HexagonMCInstrInfo", "::", "getNewValueOperand2", "(", "MCII", ",", "Inst", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "RegisterMatches", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "HexagonMCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "Inst", ")", ")", "{", "break", ";", "}", "assert", "(", "HexagonMCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "MI", ")", "&&", "<STR_LIT>", "Unpredicated consumer depending on predicated producer", "<STR_LIT>", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "Inst", ")", "==", "HexagonMCInstrInfo", "::", "isPredicatedTrue", "(", "MCII", ",", "MI", ")", ")", "break", ";", "}", "unsigned", "Offset", "=", "HexagonMCInstrInfo", "::", "isVector", "(", "MCII", ",", "MI", ")", "?", "VOffset", ":", "SOffset", ";", "Offset", "<<=", "<NUM_LIT>", ";", "Offset", "|=", "HexagonMCInstrInfo", "::", "SubregisterBit", "(", "UseReg", ",", "DefReg1", ",", "DefReg2", ")", ";", "return", "Offset", ";", "}", "assert", "(", "!", "MO", ".", "isImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isSubInstruction", "(", "MI", ")", "||", "HexagonMCInstrInfo", "::", "getType", "(", "MCII", ",", "MI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "HexagonMCInstrInfo", "::", "getDuplexRegisterNumbering", "(", "Reg", ")", ";", "return", "MCT", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "}", "return", "getExprOpValue", "(", "MI", ",", "MO", ",", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "}" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

LLVM

ARM64

TD

stmt_completion

CPU

615,356

[ "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "HVC", ":", "ExceptionGeneration", "<", "<NUM_LIT>", "," ]

GCC

arm

CPP

next_suggestion

CPU

615,357

[ "}" ]

[ "upper_bound", "=", "build_int_cst", "(", "size_type_node", ",", "nelems", "-", "<NUM_LIT>", ")", ";", "array_type", "=", "build_array_type", "(", "elem_type", ",", "build_index_type", "(", "upper_bound", ")", ")", ";", "return", "fold_build2", "(", "MEM_REF", ",", "array_type", ",", "exp", ",", "build_int_cst", "(", "build_pointer_type", "(", "array_type", ")", ",", "<NUM_LIT>", ")", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

615,358

[ "<FIXS>", "if", "(", "X86ScalarSSE", ")", "{", "assert", "(", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "&&", "<STR_LIT>", "SSE load not promoted", "<STR_LIT>", ")", ";", "Opc", "=", "X86", "::", "ADDSDrm", ";", "}", "else", "{", "Opc", "=", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "?", "X86", "::", "FADD64m", ":", "X86", "::", "FADD32m", ";", "}", "<FIXE>" ]

[ "case", "MVT", "::", "i8", ":", "Opc", "=", "X86", "::", "ADD8rm", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "X86", "::", "ADD16rm", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "X86", "::", "ADD32rm", ";", "break", ";", "case", "MVT", "::", "f64", ":", "<BUGS>", "Opc", "=", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "?", "X86", "::", "FADD64m", ":", "X86", "::", "FADD32m", ";", "<BUGE>", "break", ";", "}", "X86AddressMode", "AM", ";" ]

GCC

i386

MD

next_suggestion

CPU

615,359

[ "(", "rotatert", ":", "SWI48", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")" ]

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,360

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

615,361

[ "<STR_LIT>", "BotQ", "<STR_LIT>", ")", "{" ]

[ "ConvergingVLIWScheduler", "(", ")", ":", "DAG", "(", "<NUM_LIT>", ")", ",", "SchedModel", "(", "<NUM_LIT>", ")", ",", "TRI", "(", "<NUM_LIT>", ")", ",", "Top", "(", "TopQID", ",", "<STR_LIT>", "TopQ", "<STR_LIT>", ")", ",", "Bot", "(", "BotQID", "," ]

GCC

i386

CPP

stmt_completion

CPU

615,362

[ "_", "m512i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_conflict_epi32", "(", "_" ]

LLVM

X86

CPP

program_repair

CPU

615,363

[ "<FIXS>", "Register", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "X86", "::", "getX86ConditionCode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "<BUGS>", "unsigned", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

615,364

[ "Pred", ")", ",", "<STR_LIT>", ")", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(" ]

GCC

arm

CPP

stmt_completion

CPU

615,365

[ "_", "_", "b", ",", "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vcmpcsq_m_uv4si", "(", "_", "_", "a", "," ]

LLVM

OR1K

CPP

next_suggestion

CPU

615,366

[ "return", "exitMBB", ";" ]

[ "unsigned", "Incr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AllOnes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "AllOnes", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "StoreVal", ")", ".", "addReg", "(", "AllOnes", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}", "else", "{", "StoreVal", "=", "Incr", ";", "}", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StoreVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]

GCC

alpha

MD

stmt_completion

MPU

615,367

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

VE

TD

next_suggestion

CPU

615,368

[ "let", "ParserMatchClass", "=", "VEMEMziAsmOperand", ";" ]

[ "def", "MEMziASX", ":", "Operand", "<", "iPTR", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ",", "i32imm", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,369

[ "(", "OpRegs", ")", ";" ]

[ "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", ")", "continue", ";", "OpRegs", ".", "push_back", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "llvm", "::", "sort" ]

LLVM

XCore

CPP

code_generation

MPU

615,370

[ "void", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "XCoreInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "assert", "(", "Amount", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "Amount", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Amount", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Amount", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "eliminateCallFramePseudoInstr size too big: ", "<STR_LIT>", "<<", "Amount", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "MachineInstr", "*", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

GCC

arm

CPP

next_suggestion

CPU

615,371

[ "rtx", "src_mem", "=", "XEXP", "(", "SET_SRC", "(", "i_pat", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "}", "}", "}", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_ANTI", "||", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_OUTPUT", ")", "return", "<NUM_LIT>", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "i_pat", "=", "single_set", "(", "insn", ")", ")", "!=", "NULL", "&&", "GET_CODE", "(", "SET_SRC", "(", "i_pat", ")", ")", "==", "MEM", "&&", "(", "d_pat", "=", "single_set", "(", "dep", ")", ")", "!=", "NULL", "&&", "GET_CODE", "(", "SET_DEST", "(", "d_pat", ")", ")", "==", "MEM", ")", "{" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

615,372

[ "(", ")", ";" ]

[ "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "!", "MatchRegisterName", "(", "Name", ")", ")", "{", "getParser", "(", ")", ".", "Lex" ]

GCC

rs6000

MD

stmt_completion

CPU

615,373

[ ")", "]", ")" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSLDOI", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,374

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

615,375

[ "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

c6x

MD

stmt_completion

VLIW

615,376

[ ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

615,377

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,378

[ ",", "<NUM_LIT>", ")", ";" ]

[ "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "ArgTy", ";", "CallingConv", "::", "ID", "CC", "=", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "ArgDescriptor", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "TTMP9", ")", ";", "const", "ArgDescriptor", "WorkGroupIDY", "=", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "TTMP7", ",", "AMDGPU", "::", "isEntryFunctionCC", "(", "CC", ")", "&&", "!", "MFI", "->", "hasWorkGroupIDZ", "(", ")", "?", "~", "<NUM_LIT>", "u", ":", "<NUM_LIT>", "u", ")", ";", "const", "ArgDescriptor", "WorkGroupIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "TTMP7", ",", "<NUM_LIT>", "u", ")", ";", "if", "(", "ST", ".", "hasArchitectedSGPRs", "(", ")", "&&", "AMDGPU", "::", "isCompute", "(", "CC", ")", ")", "{", "switch", "(", "ArgType", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Arg", "=", "&", "WorkGroupIDX", ";", "ArgRC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "ArgTy", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Arg", "=", "&", "WorkGroupIDY", ";", "ArgRC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "ArgTy", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Arg", "=", "&", "WorkGroupIDZ", ";", "ArgRC", "=", "&", "AMDGPU", "::", "SReg_32RegClass", ";", "ArgTy", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "!", "Arg", ")", "std", "::", "tie", "(", "Arg", ",", "ArgRC", ",", "ArgTy", ")", "=", "MFI", "->", "getPreloadedValue", "(", "ArgType", ")", ";", "if", "(", "!", "Arg", ")", "{", "if", "(", "ArgType", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "B", ".", "buildConstant", "(", "DstReg" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

615,379

[ "RegAllocPass", ")", ";" ]

[ "void", "JVMPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "disablePass", "(", "&", "RegisterCoalescerID", ")", ";", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(" ]

GCC

mips

MD

next_suggestion

CPU

615,380

[ "{", "return", "mips_output_sync_loop", "(", "insn", ",", "operands", ")" ]

[ "[", "(", "minus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SYNC_OLD_OP", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,381

[ "BE", "=", "MF", ".", "end", "(", ")", ";" ]

[ "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "WQM", ":", "case", "AMDGPU", "::", "SOFT_WQM", ":", "case", "AMDGPU", "::", "WWM", ":", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstReg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "DstReg", "==", "AMDGPU", "::", "M0", "&&", "TRI", "->", "hasVectorRegisters", "(", "SrcRC", ")", ")", "{", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "}", "continue", ";", "}", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", ")", "{", "MachineBasicBlock", "*", "NewBB", "=", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "assert", "(", "(", "!", "NewBB", "||", "NewBB", "==", "I", "->", "getParent", "(", ")", ")", "&&", "<STR_LIT>", "moveToVALU did not return the right basic block", "<STR_LIT>", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "TII", "->", "moveToVALU", "(", "MI", ",", "MDT", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "assert", "(", "(", "!", "NewBB", "||", "NewBB", "==", "I", "->", "getParent", "(", ")", ")", "&&", "<STR_LIT>", "moveToVALU did not return the right basic block", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "AMDGPU", "::", "PHI", ":", "{", "MachineBasicBlock", "*", "NewBB", "=", "processPHINode", "(", "MI", ")", ";", "if", "(", "NewBB", "&&", "NewBB", "!=", "MBB", ")", "{", "MBB", "=", "NewBB", ";", "E", "=", "MBB", "->", "end", "(", ")", ";", "BI", "=", "MachineFunction", "::", "iterator", "(", "MBB", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

615,382

[ ")", ",", "$", "src", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "vecreduce_smax", "(", "v16i8", "MQPR", ":", "$", "src", ")", ")", ")", ",", "(", "i32", "(", "MVE_VMAXVs8", "(", "t2MVNi", "(", "i32", "<NUM_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,383

[ "MVT", "::", "Glue", ",", "Cmp", ")", ";" ]

[ "assert", "(", "Subtarget", "->", "hasFP64", "(", ")", "||", "RHS", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f64", ")", ";", "SDValue", "Cmp", ";", "if", "(", "!", "isFloatingPointZero", "(", "RHS", ")", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue", ",", "LHS", ",", "RHS", ")", ";", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "," ]

GCC

avr

CPP

stmt_completion

MPU

615,384

[ ")", "+", "avr_arch", "->", "sfr_offset", ";" ]

[ "avr_gasisr_prologues", "=", "<NUM_LIT>", ";", "if", "(", "!", "avr_set_core_architecture", "(", ")", ")", "return", ";", "gcc_assert", "(", "avr_long_double", ">=", "avr_double", "&&", "avr_double", ">=", "<NUM_LIT>", ")", ";", "avr_addr", ".", "sreg", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampz", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampy", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampx", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "rampd", "=", "<NUM_LIT>", "+", "avr_arch", "->", "sfr_offset", ";", "avr_addr", ".", "ccp", "=", "(", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

program_repair

DSP

615,385

[ "<FIXS>", "<FIXE>", "<FIXS>", "}", "static", "const", "NodeSet", "*", "node_class", "(", "GepNode", "*", "N", ",", "NodeSymRel", "&", "Rel", ")", "{", "<FIXE>", "<FIXS>", "return", "nullptr", ";", "}", "<FIXE>", "<FIXS>", "static", "NodePair", "node_pair", "(", "GepNode", "*", "N1", ",", "GepNode", "*", "N2", ")", "{", "<FIXE>", "<FIXS>", "}", "<FIXE>", "<FIXS>", "static", "unsigned", "node_hash", "(", "GepNode", "*", "N", ")", "{", "<FIXE>", "<FIXS>", "}", "<FIXE>", "<FIXS>", "static", "bool", "node_eq", "(", "GepNode", "*", "N1", ",", "GepNode", "*", "N2", ",", "NodePairSet", "&", "Eq", ",", "NodePairSet", "&", "Ne", ")", "{", "<FIXE>" ]

[ "Nodes", ".", "insert", "(", "CF", "->", "second", ".", "begin", "(", ")", ",", "CF", "->", "second", ".", "end", "(", ")", ")", ";", "}", "}", "<BUGS>", "}", "<BUGE>", "}", "namespace", "{", "typedef", "std", "::", "set", "NodeSet", ">", "NodeSymRel", ";", "typedef", "std", "::", "pair", "GepNode", "*", ",", "GepNode", "*", ">", "NodePair", ";", "typedef", "std", "::", "set", "NodePair", ">", "NodePairSet", ";", "<BUGS>", "const", "NodeSet", "*", "node_class", "(", "GepNode", "*", "N", ",", "NodeSymRel", "&", "Rel", ")", "{", "<BUGE>", "for", "(", "NodeSymRel", "::", "iterator", "I", "=", "Rel", ".", "begin", "(", ")", ",", "E", "=", "Rel", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "count", "(", "N", ")", ")", "return", "&", "*", "I", ";", "<BUGS>", "return", "<NUM_LIT>", ";", "}", "<BUGE>", "<BUGS>", "NodePair", "node_pair", "(", "GepNode", "*", "N1", ",", "GepNode", "*", "N2", ")", "{", "<BUGE>", "uintptr_t", "P1", "=", "uintptr_t", "(", "N1", ")", ",", "P2", "=", "uintptr_t", "(", "N2", ")", ";", "if", "(", "P1", "<=", "P2", ")", "return", "std", "::", "make_pair", "(", "N1", ",", "N2", ")", ";", "return", "std", "::", "make_pair", "(", "N2", ",", "N1", ")", ";", "<BUGS>", "}", "<BUGE>", "<BUGS>", "unsigned", "node_hash", "(", "GepNode", "*", "N", ")", "{", "<BUGE>", "FoldingSetNodeID", "ID", ";", "ID", ".", "AddPointer", "(", "N", "->", "Idx", ")", ";", "ID", ".", "AddPointer", "(", "N", "->", "PTy", ")", ";", "return", "ID", ".", "ComputeHash", "(", ")", ";", "<BUGS>", "}", "<BUGE>", "<BUGS>", "bool", "node_eq", "(", "GepNode", "*", "N1", ",", "GepNode", "*", "N2", ",", "NodePairSet", "&", "Eq", ",", "NodePairSet", "&", "Ne", ")", "{", "<BUGE>", "if", "(", "node_hash", "(", "N1", ")", "!=", "node_hash", "(", "N2", ")", ")" ]

LLVM

X86

TD

next_suggestion

CPU

615,386

[ "}" ]

[ "def", "BWWriteResGroup90", ":", "SchedWriteRes", "<", "[", "BWPort6", ",", "BWPort06", ",", "BWPort15", ",", "BWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

615,387

[ "]", ")", ")" ]

[ "(", "compare", ":", "CC", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "emit_insn", "(", "gen_sub", "<", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,388

[ ";" ]

[ "def", "tc_1ad90acd", ":", "InstrItinClass" ]

LLVM

ARM

CPP

program_repair

CPU

615,389

[ "<FIXS>", "auto", "LRPos", "=", "llvm", "::", "find", "(", "UnspilledCS1GPRs", ",", "ARM", "::", "LR", ")", ";", "<FIXE>", "<FIXS>", "auto", "FPPos", "=", "llvm", "::", "find", "(", "UnspilledCS1GPRs", ",", "FramePtr", ")", ";", "<FIXE>" ]

[ "SavedRegs", ".", "set", "(", "ARM", "::", "LR", ")", ";", "LRSpilled", "=", "true", ";", "NumGPRSpills", "++", ";", "<BUGS>", "auto", "LRPos", "=", "find", "(", "UnspilledCS1GPRs", ",", "ARM", "::", "LR", ")", ";", "<BUGE>", "if", "(", "LRPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "}", "<BUGS>", "auto", "FPPos", "=", "find", "(", "UnspilledCS1GPRs", ",", "FramePtr", ")", ";", "<BUGE>", "if", "(", "FPPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "FPPos", ")", ";", "NumGPRSpills", "++", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

615,390

[ "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "WaitedOn", "=", "ZeroCounts", ";", "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_BARRIER", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "else", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}", "return", "Changes", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

615,391

[ "$", "nzcv", ")", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", "{" ]

[ "def", "Hrr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR16", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f16", "FPR16", ":", "$", "Rn", ")", ",", "(", "f16", "FPR16", ":", "$", "Rm", ")", ",", "(", "i32", "imm", ":" ]

GCC

m68hc11

CPP

next_suggestion

MPU

615,392

[ "if", "(", "return_size", ">", "HARD_REG_SIZE", ")", "emit_move_after_reload", "(", "gen_rtx", "(", "MEM", ",", "HImode", ",", "gen_rtx", "(", "PLUS", ",", "HImode", ",", "addr_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ",", "ix_reg", ",", "<NUM_LIT>", ")", ";" ]

[ "emit_move_after_reload", "(", "gen_rtx", "(", "REG", ",", "HImode", ",", "SOFT_SAVED_XY_REGNUM", ")", ",", "stack_pop_word", ",", "scratch", ")", ";", "emit_move_after_reload", "(", "gen_rtx", "(", "REG", ",", "HImode", ",", "SOFT_Z_REGNUM", ")", ",", "stack_pop_word", ",", "scratch", ")", ";", "emit_move_after_reload", "(", "m68hc11_soft_tmp_reg", ",", "stack_pop_word", ",", "scratch", ")", ";", "}", "else", "if", "(", "current_function_trap", "&&", "return_size", "!=", "<NUM_LIT>", ")", "{", "rtx", "addr_reg", "=", "stack_pointer_rtx", ";", "if", "(", "!", "TARGET_M6812", ")", "{", "emit_move_after_reload", "(", "scratch", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", ")", ";", "addr_reg", "=", "scratch", ";", "}", "emit_move_after_reload", "(", "gen_rtx", "(", "MEM", ",", "HImode", ",", "gen_rtx", "(", "PLUS", ",", "HImode", ",", "addr_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ",", "d_reg", ",", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,393

[ ";" ]

[ "bool", "ARMFastISel", "::", "TargetSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToSI", "(", "I", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryOp", "(", "I", ",", "ISD", "::", "FADD", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryOp", "(", "I", ",", "ISD", "::", "FSUB", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryOp", "(", "I", ",", "ISD", "::", "FMUL", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "SelectSDiv", "(", "I", ")" ]

GCC

spu

CPP

next_suggestion

MPU

615,394

[ "}" ]

[ "static", "int", "uses_ls_unit", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "!=", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "MEM", "||", "GET_CODE", "(", "SET_SRC", "(", "set", ")", ")", "==", "MEM", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

615,395

[ "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ",", "true", ",", "OffsetOfLoc", ",", "Identifier", ",", "Info", ".", "OpDecl", ")", ";" ]

[ "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Skip", ",", "OffsetOfLoc", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "RegNo", "=", "is64BitMode", "(", ")", "?", "X86", "::", "RBX", ":", "(", "is32BitMode", "(", ")", "?", "X86", "::", "EBX", ":", "X86", "::", "BX", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,396

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

615,397

[ "field", ")", ")", "{" ]

[ "int", "count", ";", "tree", "index", "=", "TYPE_DOMAIN", "(", "type", ")", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";", "count", "=", "aapcs_vfp_sub_candidate", "(", "TREE_TYPE", "(", "type", ")", ",", "modep", ",", "warn_psabi_flags", ")", ";", "if", "(", "count", "==", "-", "<NUM_LIT>", "||", "!", "index", "||", "!", "TYPE_MAX_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "||", "!", "TYPE_MIN_VALUE", "(", "index", ")", "||", "!", "tree_fits_uhwi_p", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", "||", "count", "<", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "count", "*=", "(", "<NUM_LIT>", "+", "tree_to_uhwi", "(", "TYPE_MAX_VALUE", "(", "index", ")", ")", "-", "tree_to_uhwi", "(", "TYPE_MIN_VALUE", "(", "index", ")", ")", ")", ";", "if", "(", "wi", "::", "to_wide", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "count", "*", "GET_MODE_BITSIZE", "(", "*", "modep", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "count", ";", "}", "case", "RECORD_TYPE", ":", "{", "int", "count", "=", "<NUM_LIT>", ";", "int", "sub_count", ";", "tree", "field", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ")", "return", "-", "<NUM_LIT>", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "DECL_FIELD_ABI_IGNORED", "(" ]

LLVM

ARM64

CPP

next_suggestion

CPU

615,398

[ "}" ]

[ "if", "(", "!", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";", "if", "(", "isFrameOffsetLegal", "(", "MI", ",", "Offset", ")", ")", "return", "false", ";", "return", "true", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,399

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";" ]