docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	s390	CPP	program_repair	MPU	615,500	[ "<FIXS>", "case", "E_TImode", ":", "case", "E_DImode", ":", "case", "E_SImode", ":", "<FIXE>", "<FIXS>", "case", "E_HImode", ":", "case", "E_QImode", ":", "<FIXE>" ]	[ "{", "switch", "(", "mode", ")", "{", "<BUGS>", "case", "TImode", ":", "case", "DImode", ":", "case", "SImode", ":", "<BUGE>", "s390_expand_cs_tdsi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new", "_", "rtx", ",", "is_weak", ")", ";", "break", ";", "<BUGS>", "case", "HImode", ":", "case", "QImode", ":", "<BUGE>", "s390_expand_cs_hqi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new", "_", "rtx", ",", "is_weak", ")", ";", "break", ";", "default", ":" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	615,501	[ "FalseKnown", ".", "Zero", ";" ]	[ "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "KnownBits", "TrueKnown", "(", "BitWidth", ")", ",", "FalseKnown", "(", "BitWidth", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "TrueKnown", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "FalseKnown", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "=", "TrueKnown", ".", "Zero", "&" ]
LLVM	ARM64	TD	stmt_completion	CPU	615,502	[ "Rn", ",", "GPR64", ":", "$", "Rm", ",", "(", "inv_cond_XFORM", "imm", ":", "$", "cond", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "ARM64csel", "(", "frag", "GPR64", ":", "$", "Rm", ")", ",", "GPR64", ":", "$", "Rn", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "CPSR", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "Xr", ")", "GPR64", ":", "$" ]
LLVM	PowerPC	TD	next_suggestion	CPU	615,503	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "dispSPE4", ":", "$", "imm", ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	615,504	[ ")", "{" ]	[ "static", "bool", "HasArgumentDef", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI" ]
GCC	arm	MD	next_suggestion	CPU	615,505	[ "}", ")" ]	[ "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ",", "<NUM_LIT>", ")", "if", "(", "TARGET_ARM", ")", "{", "emit_insn", "(", "gen_andsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "DONE", "}" ]
LLVM	AMDGPU	CPP	program_repair	GPU	615,506	[ "<FIXS>", "bool", "HasDPALU_DPP", "=", "false", ";", "<FIXE>" ]	[ "bool", "HasSDWAOutModsVOPC", "=", "false", ";", "bool", "HasDPP", "=", "false", ";", "bool", "HasDPP8", "=", "false", ";", "<BUGS>", "bool", "Has64BitDPP", "=", "false", ";", "<BUGE>", "bool", "HasPackedFP32Ops", "=", "false", ";", "bool", "HasImageInsts", "=", "false", ";", "bool", "HasExtendedImageInsts", "=", "false", ";" ]
GCC	i386	CPP	next_suggestion	CPU	615,507	[ "}" ]	[ "mode", "=", "GET_MODE", "(", "reg", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "NULL_RTX", ";", "if", "(", "register_no_elim_operand", "(", "reg", ",", "mode", ")", ")", "return", "reg", ";", "}", "return", "NULL_RTX", ";" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	615,508	[ "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "", "C", ")", "{", "if", "(", "const", "GlobalValue", "", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "if", "(", "TLI", ".", "isPositionIndependent", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "<NUM_LIT>", ";", "Register", "ResultReg", "=", "createResultReg", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "&", "WebAssembly", "::", "I64RegClass", ":", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "unsigned", "Opc", "=", "Subtarget", "->", "hasAddr64", "(", ")", "?", "WebAssembly", "::", "CONST_I64", ":", "WebAssembly", "::", "CONST_I32", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "return", "ResultReg", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]
GCC	pa	CPP	program_repair	CPU	615,509	[ "<FIXS>", "funcdef_nos", ".", "safe_push", "(", "label_no", ")", ";", "<FIXE>" ]	[ "rtx", "count_label_rtx", ",", "addr", ",", "r24", ";", "char", "count_label_name", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "VEC_safe_push", "(", "int", ",", "heap", ",", "funcdef_nos", ",", "label_no", ")", ";", "<BUGE>", "ASM_GENERATE_INTERNAL_LABEL", "(", "count_label_name", ",", "<STR_LIT>", "LP", "<STR_LIT>", ",", "label_no", ")", ";", "count_label_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "count_label_name", ")", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	615,510	[ "(", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "X86TargetLowering", "::", "LowerINSERT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand" ]
LLVM	ARM64	CPP	stmt_completion	CPU	615,511	[ "(", "lo2", "<<", "<NUM_LIT>", ")", ";" ]	[ "static", "unsigned", "AdrImmBits", "(", "unsigned", "Value", ")", "{", "unsigned", "lo2", "=", "Value", "&", "<NUM_LIT>", ";", "unsigned", "hi19", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "return", "(", "hi19", "<<", "<NUM_LIT>", ")", "\|" ]
GCC	pa	MD	next_suggestion	CPU	615,512	[ "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,513	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,514	[ "setOperationAction", "(", "ISD", "::", "STORE", ",", "VT", ",", "Legal", ")", ";" ]	[ "void", "ARMTargetLowering", "::", "setAllExpand", "(", "MVT", "VT", ")", "{", "for", "(", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "Opc", "<", "ISD", "::", "BUILTIN_OP_END", ";", "++", "Opc", ")", "setOperationAction", "(", "Opc", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "VT", ",", "Legal", ")", ";" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	615,515	[ "if", "(", "!", "STMT_VINFO_RELEVANT_P", "(", "stmt_info", ")", "&&", "!", "STMT_VINFO_IN_PATTERN_P", "(", "stmt_info", ")", ")", "not", "_", "vec_cost", "++", ";" ]	[ "const", "int", "DENSITY_PENALTY", "=", "<NUM_LIT>", ";", "struct", "loop", "", "loop", "=", "data", "->", "loop_info", ";", "basic_block", "", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "int", "nbbs", "=", "loop", "->", "num_nodes", ";", "int", "vec_cost", "=", "data", "->", "cost", "[", "vect_body", "]", ",", "not", "_", "vec_cost", "=", "<NUM_LIT>", ";", "int", "i", ",", "density_pct", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nbbs", ";", "i", "++", ")", "{", "basic_block", "bb", "=", "bbs", "[", "i", "]", ";", "gimple_stmt_iterator", "gsi", ";", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "gimple", "*", "stmt", "=", "gsi_stmt", "(", "gsi", ")", ";", "stmt_vec_info", "stmt_info", "=", "vinfo_for_stmt", "(", "stmt", ")", ";" ]
LLVM	Teak	TD	program_repair	DSP	615,516	[ "<FIXS>", "let", "isCommutable", "=", "<NUM_LIT>", "in", "{", "def", "AND_ab_ab_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "b", ",", "ABRegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakAnd", "ABRegs", ":", "$", "a", ",", "ABRegs", ":", "$", "b", ")", ")", "]", ">", ";", "def", "OR_ab_ab_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "b", ",", "ABRegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakOr", "ABRegs", ":", "$", "a", ",", "ABRegs", ":", "$", "b", ")", ")", "]", ">", ";", "}", "<FIXE>" ]	[ "def", "XOR_imm16_a", ":", "InstTeakImm16", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "imm0_65535", ":", "$", "val", ",", "ARegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakXor", "ARegs", ":", "$", "a", ",", "imm0_65535", ":", "$", "val", ")", ")", "]", ">", ";", "def", "XOR_regnobp016_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "RegNoBRegs16", ":", "$", "b", ",", "ARegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakXor", "ARegs", ":", "$", "a", ",", "(", "zext", "RegNoBRegs16", ":", "$", "b", ")", ")", ")", "]", ">", ";", "def", "XOR_a_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ARegs", ":", "$", "b", ",", "ARegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakXor", "ARegs", ":", "$", "a", ",", "ARegs", ":", "$", "b", ")", ")", "]", ">", ";", "}", "<BUGS>", "def", "AND_ab_ab_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "b", ",", "ABRegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakAnd", "ABRegs", ":", "$", "a", ",", "ABRegs", ":", "$", "b", ")", ")", "]", ">", ";", "def", "OR_ab_ab_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "b", ",", "ABRegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakOr", "ABRegs", ":", "$", "a", ",", "ABRegs", ":", "$", "b", ")", ")", "]", ">", ";", "<BUGE>", "let", "isMoveImm", "=", "<NUM_LIT>", "in", "{" ]
GCC	arm	CPP	code_generation	CPU	615,517	[ "static", "unsigned", "long", "arm_compute_save_reg0_reg12_mask", "(", "void", ")", "{", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "long", "save_reg_mask", "=", "<NUM_LIT>", ";", "unsigned", "int", "reg", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "{", "unsigned", "int", "max_reg", ";", "if", "(", "ARM_FUNC_TYPE", "(", "func_type", ")", "==", "ARM_FT_FIQ", ")", "max_reg", "=", "<NUM_LIT>", ";", "else", "max_reg", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "max_reg", ";", "reg", "++", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "\|\|", "(", "!", "current_function_is_leaf", "&&", "call_used_regs", "[", "reg", "]", ")", ")", "save_reg_mask", "\|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_SINGLE_PIC_BASE", "&&", "current_function_uses_pic_offset_table", ")", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "}", "else", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "save_reg_mask", "\|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "!", "TARGET_APCS_FRAME", "&&", "!", "frame_pointer_needed", "&&", "regs_ever_live", "[", "HARD_FRAME_POINTER_REGNUM", "]", "&&", "!", "call_used_regs", "[", "HARD_FRAME_POINTER_REGNUM", "]", ")", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_SINGLE_PIC_BASE", "&&", "(", "regs_ever_live", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "\|\|", "current_function_uses_pic_offset_table", ")", ")", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "}", "if", "(", "current_function_calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "i", "++", ")", "{", "reg", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "reg", "==", "INVALID_REGNUM", ")", "break", ";", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "reg", ";", "}", "}", "return", "save_reg_mask", ";", "}" ]	[ "Compute", "the", "register", "save", "mask", "for", "registers", "0", "through", "12", "inclusive", ".", "This", "code", "is", "used", "by", "arm_compute_save_reg_mask", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,518	[ "RegBankInfo", ".", "reset", "(", "new", "AMDGPURegisterBankInfo", "(", "*", "this", ")", ")", ";" ]	[ "AMDGPUGenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "AMDGPUSubtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableSIScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDPP8", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "HasDot3Insts", "(", "false", ")", ",", "HasDot4Insts", "(", "false", ")", ",", "HasDot5Insts", "(", "false", ")", ",", "HasDot6Insts", "(", "false", ")", ",", "HasMAIInsts", "(", "false", ")", ",", "HasPkFmacF16Inst", "(", "false", ")", ",", "HasAtomicFaddInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "HasMFMAInlineLiteralBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasOffset3fBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{", "MaxWavesPerEU", "=", "AMDGPU", "::", "IsaInfo", "::", "getMaxWavesPerEU", "(", "this", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "AMDGPUCallLowering", "(", "", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "AMDGPULegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,519	[ "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";" ]	[ "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "break", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BIT_CONVERT", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VSETCC", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";" ]
LLVM	X86	TD	next_suggestion	CPU	615,520	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]	[ "def", "SBWriteResGroup25_1", ":", "SchedWriteRes", "<", "[", "SBPort23", ",", "SBPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
GCC	nds32	MD	next_suggestion	CPU	615,521	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "{", "const", "char", "", "pats", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "return", "pats", "[", "which_alternative", "]", "}", "else", "{", "const", "char", "", "pats", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "return", "pats", "[", "which_alternative", "]", "}", "}" ]
GCC	avr	CPP	next_suggestion	MPU	615,522	[ "}" ]	[ "else", "if", "(", "reg_unused_after", "(", "insn", ",", "op", "[", "<NUM_LIT>", "]", ")", "&&", "compare_eq_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "or %A0,%B0", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_out_compare", "(", "insn", ",", "op", ",", "plen", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	615,523	[ ",", "(", "MipsVExtractZExt", "node", ":", "$", "vec", ",", "node", ":", "$", "idx", ",", "i64", ")", ">", ";" ]	[ "def", "vextract_zext_i64", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "vec", ",", "node", ":", "$", "idx", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	615,524	[ "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{" ]	[ "void", "X86LegalizerInfo", "::", "setLegalizerInfo32bit", "(", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", ";", "const", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "s1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s8", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s16", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_UADDE", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "s1", "}", ",", "Legal", ")", ";", "}" ]
GCC	i386	MD	next_suggestion	CPU	615,525	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VF_128", "(", "unspec", ":", "VF_128", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RSQRT14", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	615,526	[ "}" ]	[ "rs6000_secondary_reload_trace", "(", "line", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "gcc_unreachable", "(", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	615,527	[ "SDValue", "X86SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Val", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "ConstantSDNode", "", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "MCPhysReg", "ClobberSet", "[", "]", "=", "{", "X86", "::", "RCX", ",", "X86", "::", "RAX", ",", "X86", "::", "RDI", ",", "X86", "::", "ECX", ",", "X86", "::", "EAX", ",", "X86", "::", "EDI", "}", ";", "assert", "(", "!", "isBaseRegConflictPossible", "(", "DAG", ",", "ClobberSet", ")", ")", ";", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", "\|\|", "!", "ConstantSize", "\|\|", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InGlue", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "if", "(", "auto", "", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "Alignment", ">", "Align", "(", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i32", ";", "ValReg", "=", "X86", "::", "EAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Alignment", ">", "Align", "(", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i64", ";", "ValReg", "=", "X86", "::", "RAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "}", "}", "else", "if", "(", "Alignment", "==", "Align", "(", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i16", ";", "ValReg", "=", "X86", "::", "AX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "\|", "Val", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ",", "dl", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "AVT", ")", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Val", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "bool", "Use64BitRegs", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InGlue", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ")", ";", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft", ";", "EVT", "AddrVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "EVT", "SizeVT", "=", "Size", ".", "getValueType", "(", ")", ";", "Chain", "=", "DAG", ".", "getMemset", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AddrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "AddrVT", ")", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "dl", ",", "SizeVT", ")", ",", "Alignment", ",", "isVolatile", ",", "AlwaysInline", ",", "false", ",", "DstPtrInfo", ".", "getWithOffset", "(", "Offset", ")", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]
GCC	i386	CPP	next_suggestion	CPU	615,528	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_broadcast_sd", "(", "double", "const", "*", "_", "_", "X", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_vbroadcastsd256", "(", "_", "_", "X", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,529	[ "#", "<STR_LIT>", "#", "T", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "DestTy", "VPRC", ":", "$", "Rd", ")", ",", "(", "DestTy", "(", "IntOp", "(", "SrcTy", "VPRC", ":", "$", "Rn", ")", ",", "(", "i32", "ImmTy", ":", "$", "Imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]	[ "class", "N2VCvt_Fx", "<", "bit", "q", ",", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ",", "string", "T", ",", "RegisterOperand", "VPRC", ",", "ValueType", "DestTy", ",", "ValueType", "SrcTy", ",", "Operand", "ImmTy", ",", "SDPatternOperator", "IntOp", ">", ":", "NeonI_2VShiftImm", "<", "q", ",", "u", ",", "opcode", ",", "(", "outs", "VPRC", ":", "$", "Rd", ")", ",", "(", "ins", "VPRC", ":", "$", "Rn", ",", "ImmTy", ":", "$", "Imm", ")", ",", "asmop", "#", "<STR_LIT>", "#", "T" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,530	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,531	[ ">", ";" ]	[ "def", ":", "Neon_ScalarShiftRImm_accum_D_size_patterns", "<", "int_aarch64_neon_vrsrads_n", ",", "SRSRA" ]
GCC	i386	CPP	stmt_completion	CPU	615,532	[ "A", ",", "_", "_", "m512d", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_xor_pd", "(", "_", "_", "m512d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_" ]
GCC	cris	CPP	next_suggestion	MPU	615,533	[ "}" ]	[ "static", "bool", "cris_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", "\|\|", "CRIS_FUNCTION_ARG_SIZE", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,534	[ "GA", ")", "const", "{" ]	[ "bool", "SITargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*" ]
GCC	pa	MD	stmt_completion	CPU	615,535	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "fix", ":", "DI", "(", "fix", ":", "DF", "(", "match_operand", ":", "DF" ]
GCC	i386	MD	stmt_completion	CPU	615,536	[ "<NUM_LIT>", ")" ]	[ "(", "define_subst", "<STR_LIT>", "[", "(", "match_operand", ":", "SUBST_V", "<NUM_LIT>", ")", "(", "match_operand", ":", "SUBST_V", "<NUM_LIT>", ")", "(", "match_operand", ":", "SUBST_V", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", ")", "]", "<STR_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,537	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,538	[ "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "arith_extend", ")", ";" ]	[ "class", "arith_extended_reg32", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	avr	CPP	next_suggestion	MPU	615,539	[ "return", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "adiw r28,%o0-62", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+63,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+62,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r28,%o0-62", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "subi r28,lo8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st Y,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "subi r28,lo8(%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(%o0)", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]	[ "rtx", "src", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "base", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "int", "reg_base", "=", "true_regnum", "(", "base", ")", ";", "int", "reg_src", "=", "true_regnum", "(", "src", ")", ";", "int", "mem_volatile_p", ";", "if", "(", "AVR_XMEGA", ")", "return", "avr_out_movhi_mr_r_xmega", "(", "insn", ",", "op", ",", "plen", ")", ";", "mem_volatile_p", "=", "MEM_VOLATILE_P", "(", "dest", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "base", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "io_address_operand", "(", "base", ",", "HImode", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "out %i0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out %i0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "sts %m0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sts %m0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "if", "(", "reg_base", ">", "<NUM_LIT>", ")", "{", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_no_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "reg_base", "!=", "REG_X", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "std %0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_src", "==", "REG_X", ")", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "src", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "base", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "st X+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st -X,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "{", "if", "(", "reg_base", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", "incorrect insn:", "<STR_LIT>", ",", "insn", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	615,540	[ "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VMULt1", "<", "string", "iname", ",", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_int", "<", "iname", ",", "suffix", ",", "size", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	AVR	CPP	next_suggestion	MPU	615,541	[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "TRI", ".", "splitReg", "(", "DestReg", ",", "DestLo", ",", "DestHi", ")", ";", "TRI", ".", "splitReg", "(", "SrcReg", ",", "SrcLo", ",", "SrcHi", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestLo", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestHi", ")", ".", "addReg", "(", "SrcHi", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "}", "else", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	615,542	[ "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";" ]	[ "}", "size", "+=", "<NUM_LIT>", ";", "insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[", "<NUM_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,543	[ "=", "<STR_LIT>", ";" ]	[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_7Operand", ";", "let", "PrintMethod" ]
GCC	i386	CPP	stmt_completion	CPU	615,544	[ "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtt_roundps_epi64", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttps2qq512_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_" ]
GCC	pru	CPP	code_generation	CPU	615,545	[ "int", "pru_get_ctable_base_offset", "(", "unsigned", "HOST_WIDE_INT", "caddr", ")", "{", "int", "i", ";", "i", "=", "pru_get_ctable_base_index", "(", "caddr", ")", ";", "gcc_assert", "(", "i", ">=", "<NUM_LIT>", ")", ";", "return", "caddr", "-", "pru_ctable", "[", "i", "]", ".", "base", ";", "}" ]	[ "Return", "the", "offset", "from", "some", "CTABLE", "base", "for", "this", "address", "." ]
LLVM	ARM	TD	next_suggestion	CPU	615,546	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "mode", ";", "bit", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imod", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "iflags", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "mode", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,547	[ "}" ]	[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachinePointerInfo", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "const", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "MVT", "::", "i32", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SL", ",", "MVT", "::", "i32", ",", "SP", ",", "Ptr", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";", "return", "Store", ";" ]
GCC	i386	MD	stmt_completion	CPU	615,548	[ ")", ",", "UNSPEC_VSIBADDR", ")" ]	[ "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,549	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	615,550	[ "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";" ]	[ "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "MVT", "::", "i8", "&&", "SrcVT", "!=", "MVT", "::", "i16", "&&", "SrcVT", "!=", "MVT", "::", "i32", "&&", "SrcVT", "!=", "MVT", "::", "i64", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "IsSigned", "&&", "!", "PPCSubTarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "DstVT", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i8", "\|\|", "SrcVT", "==", "MVT", "::", "i16", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "PPC", "::", "G8RCRegClass", ")", ";", "if", "(", "!", "PPCEmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "MVT", "::", "i64", ",", "TmpReg", ",", "!", "IsSigned", ")", ")", "return", "false", ";", "SrcVT", "=", "MVT", "::", "i64", ";", "SrcReg", "=", "TmpReg", ";", "}", "unsigned", "FPReg", "=", "PPCMoveToFPReg", "(", "SrcVT", ",", "SrcReg", ",", "IsSigned", ")", ";", "if", "(", "FPReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "PPC", "::", "F8RCRegClass", ";" ]
GCC	arm	CPP	stmt_completion	CPU	615,551	[ "_", "_", "count", ")", "{" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_srai_pi32", "(", "_", "_", "m64", "_", "_", "m", ",", "int" ]
LLVM	Mips	CPP	stmt_completion	CPU	615,552	[ ")", ";" ]	[ "const", "TargetRegisterInfo", "&", "RI", "=", "", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "(", ")", "->", "getStackSize", "(" ]
LLVM	Mips	CPP	stmt_completion	CPU	615,553	[ "addMBB", "(", "FBB", ")", ".", "addReg", "(", "VR1", ")", ".", "addMBB", "(", "TBB", ")", ";" ]	[ "BuildMI", "(", "", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ADDiu", ")", ",", "VR2", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "B", ")", ")", ".", "addMBB", "(", "Sink", ")", ";", "unsigned", "VR1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "", "TBB", ",", "TBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ADDiu", ")", ",", "VR1", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "Sink", ",", "Sink", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "VR2", ")", "." ]
LLVM	Patmos	CPP	code_generation	VLIW	615,554	[ "void", "PatmosInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "Trying to spill a register in naked function ", "<STR_LIT>", "+", "MBB", ".", "getParent", "(", ")", "->", "getName", "(", ")", "+", "<STR_LIT>", ": not supported!", "<STR_LIT>", ",", "false", ")", ";", "}", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlign", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Register class not handled!", "<STR_LIT>", ")", ";", "}" ]	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,555	[ "back", "(", ")", ")", ";" ]	[ "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", "." ]
LLVM	MOS	CPP	stmt_completion	MPU	615,556	[ ")", ";" ]	[ "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "FI", ")", ";", "return", "AddrReg", ".", "getReg", "(", "<NUM_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	615,557	[ "<", "<NUM_LIT>", ",", "i32", ">", "]", ">", ";" ]	[ "def", "SDT_PPCCallSeqStart", ":", "SDCallSeqStart", "<", "[", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", ",", "SDTCisVT" ]
GCC	mips	MD	stmt_completion	CPU	615,558	[ "]", "," ]	[ "&", "&", "!", "memory_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "SHORT", ":", "MODE", ">", "mode", ")", ")", "{", "emit_insn", "(", "gen_and", "<", "GPR", ":", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>" ]
GCC	ft32	CPP	stmt_completion	MPU	615,559	[ "ATTRIBUTE_UNUSED", ")", "{" ]	[ "static", "enum", "machine_mode", "ft32_addr_space_pointer_mode", "(", "addr_space_t", "addrspace" ]
GCC	i386	CPP	next_suggestion	CPU	615,560	[ "src", "=", "gen_rtx_VEC_DUPLICATE", "(", "dest_vecmode", ",", "src", ")", ";" ]	[ "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "set", ")", "continue", ";", "if", "(", "get_attr_avx_partial_xmm_update", "(", "insn", ")", "!=", "AVX_PARTIAL_XMM_UPDATE_TRUE", ")", "continue", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "bool", "convert_p", "=", "false", ";", "switch", "(", "GET_CODE", "(", "src", ")", ")", "{", "case", "FLOAT", ":", "case", "FLOAT_EXTEND", ":", "case", "FLOAT_TRUNCATE", ":", "case", "UNSIGNED_FLOAT", ":", "convert_p", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "machine_mode", "src_mode", "=", "convert_p", "?", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ":", "VOIDmode", ";", "switch", "(", "src_mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "TARGET_USE_VECTOR_FP_CONVERTS", "\|\|", "!", "TARGET_SSE_PARTIAL_REG_FP_CONVERTS_DEPENDENCY", ")", "continue", ";", "break", ";", "case", "E_SImode", ":", "case", "E_DImode", ":", "if", "(", "TARGET_USE_VECTOR_CONVERTS", "\|\|", "!", "TARGET_SSE_PARTIAL_REG_CONVERTS_DEPENDENCY", ")", "continue", ";", "break", ";", "case", "E_VOIDmode", ":", "gcc_assert", "(", "!", "convert_p", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "v4sf_const0", ")", "v4sf_const0", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx", "zero", ";", "machine_mode", "dest_vecmode", ";", "switch", "(", "dest_mode", ")", "{", "case", "E_HFmode", ":", "dest_vecmode", "=", "V8HFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V8HFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_SFmode", ":", "dest_vecmode", "=", "V4SFmode", ";", "zero", "=", "v4sf_const0", ";", "break", ";", "case", "E_DFmode", ":", "dest_vecmode", "=", "V2DFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V2DFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	615,561	[ "(", "int8x16_t", ")", "_", "_", "a", ")", ";" ]	[ "return", "(", "poly8x16_t", ")", "_", "_", "builtin_neon_vmvnv16qi", "(" ]
GCC	mips	CPP	stmt_completion	CPU	615,562	[ ";" ]	[ "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "value", ")", ";", "i", "++", ")", "insn", "=", "mips16_emit_constants_1", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "CONST_VECTOR_ELT", "(", "value", ",", "i", ")", ",", "insn", ")", ";", "return", "insn" ]
LLVM	Nyuzi	CPP	next_suggestion	GPU	615,563	[ "}" ]	[ "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown atomic operation", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,564	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	AArch64	TD	program_repair	CPU	615,565	[ "<FIXS>", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD1", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD1", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD1", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "CortexA510WriteVLD1", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD1", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD1", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,566	[ ";" ]	[ "class", "Enc_d7a65e", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4" ]
GCC	i386	CPP	stmt_completion	CPU	615,567	[ "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpckhdq512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_" ]
GCC	arm	MD	stmt_completion	CPU	615,568	[ ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Z80	CPP	stmt_completion	MPU	615,569	[ "return", "false", ";" ]	[ "bool", "Z80CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "NoZ80CFOpt", ".", "getValue", "(", ")", ")" ]
GCC	frv	MD	stmt_completion	VLIW	615,570	[ "ACC_FIRST", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{", "return", "acc_operand", "(", "op", ",", "mode", ")", "&", "&", "(", "(", "REGNO", "(", "op", ")", "-" ]
GCC	rs6000	CPP	stmt_completion	CPU	615,571	[ ")", "{", "SPU_HALT_ACTION", ";", "}", ";" ]	[ "vector", "signed", "int", "v", ";", "signed", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "aa", ",", "bb", ";", "aa", ".", "v", "=", "(", "vector", "signed", "int", ")", "(", "a", ")", ";", "bb", ".", "v", "=", "(", "vector", "signed", "int", ")", "(", "b", ")", ";", "if", "(", "aa", ".", "i", "[", "<NUM_LIT>", "]", ">", "bb", ".", "i", "[", "<NUM_LIT>", "]" ]
GCC	i960	CPP	program_repair	CPU	615,572	[ "<FIXS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tst%s\t%s,", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "(fp)\\n", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "sprintf", "(", "tmpstr", ",", "<STR_LIT>", "\\tld%s\t", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "(fp),%s\\n", "<STR_LIT>", ",", "<FIXE>" ]	[ "if", "(", "nr", "==", "<NUM_LIT>", "&&", "regs", "[", "i", "+", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", ")", "nr", "=", "<NUM_LIT>", ";", "<BUGS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tst%s\t%s,%d(fp)\\n", "<STR_LIT>", ",", "<BUGE>", "(", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "q", "<STR_LIT>", ":", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "t", "<STR_LIT>", ":", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "l", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ",", "reg_names", "[", "i", "]", ",", "offset", ")", ";", "<BUGS>", "sprintf", "(", "tmpstr", ",", "<STR_LIT>", "\\tld%s\t%d(fp),%s\\n", "<STR_LIT>", ",", "<BUGE>", "(", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "q", "<STR_LIT>", ":", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "t", "<STR_LIT>", ":", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "l", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "," ]
LLVM	X86	CPP	stmt_completion	CPU	615,573	[ ")", ";" ]	[ "SDValue", "A", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "NegA", "=", "(", "A", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FNEG", ")", ";", "bool", "NegB", "=", "(", "B", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FNEG", ")", ";", "bool", "NegC", "=", "(", "C", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FNEG", ")", ";", "bool", "NegMul", "=", "(", "NegA", "!=", "NegB", ")", ";", "if", "(", "NegA", ")", "A", "=", "A", ".", "getOperand", "(", "<NUM_LIT>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	615,574	[ "updateValueMap", "(", "ZExt", ",", "Reg", ")", ";" ]	[ "MVT", "::", "SimpleValueType", "From", "=", "getSimpleType", "(", "Op", "->", "getType", "(", ")", ")", ";", "MVT", "::", "SimpleValueType", "To", "=", "getLegalType", "(", "getSimpleType", "(", "ZExt", "->", "getType", "(", ")", ")", ")", ";", "unsigned", "In", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "In", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Reg", "=", "zeroExtend", "(", "In", ",", "Op", ",", "From", ",", "To", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";" ]
GCC	stormy16	MD	stmt_completion	CPU	615,575	[ "return", ")", "]" ]	[ "[", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,576	[ "<NUM_LIT>", ";" ]	[ "def", "A2_vavgh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
LLVM	Hexagon	CPP	program_repair	DSP	615,577	[ "<FIXS>", "assert", "(", "(", "!", "ForceTopDown", "\|\|", "!", "ForceBottomUp", ")", "&&", "<FIXE>" ]	[ "Top", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "Bot", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "<BUGS>", "assert", "(", "(", "!", "llvm", "::", "ForceTopDown", "\|\|", "!", "llvm", "::", "ForceBottomUp", ")", "&&", "<BUGE>", "<STR_LIT>", "-misched-topdown incompatible with -misched-bottomup", "<STR_LIT>", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,578	[ "<NUM_LIT>", ";" ]	[ "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,579	[ "else", "if", "(", "Opc", "==", "Hexagon", "::", "CONST64_Int_Real", "\|\|", "Opc", "==", "Hexagon", "::", "CONST64_Float_Real", ")", "{" ]	[ "MachineOperand", "&", "Symbol", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Hexagon", "::", "LO", ")", ",", "DestReg", ")", ".", "addOperand", "(", "Symbol", ")", ";", "BuildMI", "(", "", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Hexagon", "::", "HI", ")", ",", "DestReg", ")", ".", "addOperand", "(", "Symbol", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opc", "==", "Hexagon", "::", "CONST32_Int_Real", "\|\|", "Opc", "==", "Hexagon", "::", "CONST32_Float_Real", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", ";", "if", "(", "Opc", "==", "Hexagon", "::", "CONST32_Float_Real", ")", "{", "APFloat", "Val", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "ImmValue", "=", "", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getRawData", "(", ")", ";", "}", "else", "ImmValue", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Hexagon", "::", "A2_tfrsi", ")", ",", "DestReg", ")", ".", "addImm", "(", "ImmValue", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}" ]
GCC	aarch64	MD	next_suggestion	CPU	615,580	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "OI", "[", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VQ", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_ST2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	615,581	[ ")", ";" ]	[ "void", "PPCDarwinAsmPrinter", "::", "EmitFunctionStubs", "(", "const", "MachineModuleInfoMachO", "::", "SymbolListTy", "&", "Stubs", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getTargetData", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "const", "MCSection", "", "LSPSection", "=", "TLOFMacho", ".", "getLazySymbolPointerSection", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "const", "MCSection", "", "StubSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", "__TEXT", "<STR_LIT>", ",", "<STR_LIT>", "__picsymbolstub1", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "\|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "MCSymbol", "", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ";", "MCSymbol", "", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "MCSymbol", "", "AnonSymbol", "=", "GetAnonSym", "(", "Stub", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "Stub", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "RawSym", ",", "MCSA_IndirectSymbol", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmflr r0", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tbcl 20,31,", "<STR_LIT>", "+", "Twine", "(", "AnonSymbol", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "AnonSymbol", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmflr r11", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\taddis r11,r11,ha16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "-", "<STR_LIT>", "+", "AnonSymbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmtlr r0", "<STR_LIT>", ")", ")", ";", "if", "(", "isPPC64", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tldu r12,lo16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "-", "<STR_LIT>", "+", "AnonSymbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")(r11)", "<STR_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tlwzu r12,lo16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "-", "<STR_LIT>", "+", "AnonSymbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")(r11)", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmtctr r12", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tbctr", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "LSPSection", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "LazyPtr", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "RawSym", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "isPPC64", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.quad dyld_stub_binding_helper", "<STR_LIT>", ")", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.long dyld_stub_binding_helper", "<STR_LIT>", ")", ")", ";", "}", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "return", ";", "}", "const", "MCSection", "", "StubSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", "__TEXT", "<STR_LIT>", ",", "<STR_LIT>", "__symbol_stub1", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "\|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MCSymbol", "", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "MCSymbol", "", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ";", "MCSymbol", "", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "Stub", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "RawSym", ",", "MCSA_IndirectSymbol", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tlis r11,ha16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "if", "(", "isPPC64", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tldu r12,lo16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")(r11)", "<STR_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tlwzu r12,lo16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")(r11)", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmtctr r12", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tbctr", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "LSPSection" ]
LLVM	SystemZ	TD	stmt_completion	CPU	615,582	[ "<", "<NUM_LIT>", ",", "i64", ">", "]", ">", ";" ]	[ "def", "SDT_ZAdjDynAlloc", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,583	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,584	[ "}" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	615,585	[ "<FIXS>", "class", "FpIf32", "dag", "outs", ",", "dag", "ins", ",", "FPFormat", "fp", ",", "list", "dag", ">", "pattern", ">", ":", "FpI_", "outs", ",", "ins", ",", "fp", ",", "pattern", ">", ",", "Requires", "[", "FPStackf32", "]", ">", ";", "class", "FpIf64", "dag", "outs", ",", "dag", "ins", ",", "FPFormat", "fp", ",", "list", "dag", ">", "pattern", ">", ":", "FpI_", "outs", ",", "ins", ",", "fp", ",", "pattern", ">", ",", "Requires", "[", "FPStackf64", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "MOV_Fp3232", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3264", ":", "FpIf32", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6432", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6464", ":", "FpIf64", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp8032", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3280", ":", "FpIf32", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp8064", ":", "FpIf64", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6480", ":", "FpIf64", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "_Fp32", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src1", ",", "RFP32", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "<FIXE>", "<FIXS>", "def", "_Fp64", ":", "FpIf64", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src1", ",", "RFP64", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "<FIXE>" ]	[ "[", "(", "X86fpset", "RFP80", ":", "$", "src", ")", "]", ">", ";", "}", "<BUGS>", "class", "FpI", "dag", "outs", ",", "dag", "ins", ",", "FPFormat", "fp", ",", "list", "dag", ">", "pattern", ">", ":", "FpI_", "outs", ",", "ins", ",", "fp", ",", "pattern", ">", ",", "Requires", "[", "FPStack", "]", ">", ";", "<BUGE>", "<BUGS>", "def", "MOV_Fp3232", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3264", ":", "FpI", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6432", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6464", ":", "FpI", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp8032", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3280", ":", "FpI", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp8064", ":", "FpI", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6480", ":", "FpI", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "<BUGE>", "def", "MOV_Fp8080", ":", "FpI_", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "multiclass", "FPBinary_rr", "SDNode", "OpNode", ">", "{", "<BUGS>", "def", "_Fp32", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src1", ",", "RFP32", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "<BUGE>", "[", "(", "set", "RFP32", ":", "$", "dst", ",", "(", "OpNode", "RFP32", ":", "$", "src1", ",", "RFP32", ":", "$", "src2", ")", ")", "]", ">", ";", "<BUGS>", "def", "_Fp64", ":", "FpI", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src1", ",", "RFP64", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "<BUGE>", "[", "(", "set", "RFP64", ":", "$", "dst", ",", "(", "OpNode", "RFP64", ":", "$", "src1", ",", "RFP64", ":", "$", "src2", ")", ")", "]", ">", ";", "def", "_Fp80", ":", "FpI_", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src1", ",", "RFP80", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "[", "(", "set", "RFP80", ":", "$", "dst", ",", "(", "OpNode", "RFP80", ":", "$", "src1", ",", "RFP80", ":", "$", "src2", ")", ")", "]", ">", ";" ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	615,586	[ "_", "intrinsic", ")", "continue", ";" ]	[ "static", "bool", "lowerIntrinsics", "(", "Module", "&", "M", ")", "{", "bool", "Updated", "=", "false", ";", "for", "(", "Function", "&", "F", ":", "make_early_inc_range", "(", "M", ".", "functions", "(", ")", ")", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "Intrinsic", "::", "ID", "ID", "=", "F", ".", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "Intrinsic", "::", "not" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,587	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	615,588	[ "return", "ResultReg", ";" ]	[ "X86", "::", "MOVSSrm_alt", ";", "else", "Opc", "=", "X86", "::", "LD_Fp32m", ";", "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "X86ScalarSSEf64", ")", "Opc", "=", "HasAVX512", "?", "X86", "::", "VMOVSDZrm_alt", ":", "HasAVX", "?", "X86", "::", "VMOVSDrm_alt", ":", "X86", "::", "MOVSDrm_alt", ";", "else", "Opc", "=", "X86", "::", "LD_Fp64m", ";", "break", ";", "case", "MVT", "::", "f80", ":", "return", "<NUM_LIT>", ";", "}", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "X86", "::", "RIP", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Alignment", ".", "value", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "AddrReg", "=", "createResultReg", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addDirectMem", "(", "MIB", ",", "AddrReg", ")", ";", "MachineMemOperand", "", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "DL", ".", "getPointerSize", "(", ")", ",", "Alignment", ")", ";", "MIB", "->", "addMemOperand", "(", "", "FuncInfo", ".", "MF", ",", "MMO", ")", ";", "return", "ResultReg", ";", "}", "addConstantPoolReference", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "CPI", ",", "PICBase", ",", "OpFlag", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	615,589	[ ")", "_", "mm_castsi128_pd", "(", "_", "_", "m128i", "_", "_", "A", ")", "{" ]	[ "static", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	615,590	[ "(", ")", ";" ]	[ "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", "DL", ")", ")", ".", "getNode" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,591	[ ";" ]	[ "def", "vecshiftL16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm0_15Operand" ]
LLVM	PowerPC	CPP	program_repair	CPU	615,592	[ "<FIXS>", "Op", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "CNTLZW", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "ADDIC", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "Flag", ",", "<FIXE>" ]	[ "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETEQ", ":", "{", "<BUGS>", "Op", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "CNTLZW", ",", "MVT", "::", "i32", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "case", "ISD", "::", "SETNE", ":", "{", "SDValue", "AD", "=", "<BUGS>", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "ADDIC", ",", "MVT", "::", "i32", ",", "MVT", "::", "Flag", ",", "<BUGE>", "Op", ",", "getI32Imm", "(", "~", "<NUM_LIT>", "U", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "SUBFE", ",", "MVT", "::", "i32", ",", "AD", ",", "Op", ",", "AD", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,593	[ "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";" ]	[ "static", "bool", "IsWritingToVCCR", "(", "MachineInstr", "&", "Instr", ")", "{", "if", "(", "Instr", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "MachineOperand", "&", "Dst", "=", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Dst", ".", "isReg", "(", ")", ")", "return", "false", ";" ]
GCC	visium	MD	next_suggestion	Virtual ISA	615,594	[ "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	s390	MD	stmt_completion	MPU	615,595	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	615,596	[ "return", "PK_True", ";" ]	[ "if", "(", "!", "QII", "->", "isPredicated", "(", "MI", ")", ")", "return", "PK_Unknown", ";", "if", "(", "QII", "->", "isPredicatedTrue", "(", "MI", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,597	[ ">", ";" ]	[ "def", ":", "Neon_Scalar2SameMisc_cmpz_D_V1_size_patterns", "<", "SETGE", ",", "CMGEddi" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	615,598	[ "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "}", "Register", "Reg", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "getSPIRVTypeID", "(", "BaseType", ")", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "Storage", ")", ")", ";", "if", "(", "Init", "!=", "<NUM_LIT>", ")", "{", "MIB", ".", "addUse", "(", "Init", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "IsInstSelector", ")", "{", "const", "auto", "&", "Subtarget", "=", "CurMF", "->", "getSubtarget", "(", ")", ";", "constrainSelectedInstRegOperands", "(", "", "MIB", ",", "", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "", "Subtarget", ".", "getRegisterInfo", "(", ")", ",", "", "Subtarget", ".", "getRegBankInfo", "(", ")", ")", ";", "}", "Reg", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "MRI", "=", "MIRBuilder", ".", "getMRI", "(", ")", ";", "assert", "(", "MRI", "->", "getType", "(", "ResVReg", ")", ".", "isPointer", "(", ")", "&&", "<STR_LIT>", "Pointer type is expected", "<STR_LIT>", ")", ";", "if", "(", "Reg", "!=", "ResVReg", ")", "{", "LLT", "RegLLTy", "=", "LLT", "::", "pointer", "(", "MRI", "->", "getType", "(", "ResVReg", ")", ".", "getAddressSpace" ]
GCC	arm	CPP	next_suggestion	CPU	615,599	[ "}" ]	[ "_", "_", "arm_vldrhq_gather_offset_z", "(", "float16_t", "const", "*", "_", "_", "base", ",", "uint16x8_t", "_", "_", "offset", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vldrhq_gather_offset_z_f16", "(", "_", "_", "base", ",", "_", "_", "offset", ",", "_", "_", "p", ")", ";" ]

GCC

s390

CPP

program_repair

MPU

615,500

[ "<FIXS>", "case", "E_TImode", ":", "case", "E_DImode", ":", "case", "E_SImode", ":", "<FIXE>", "<FIXS>", "case", "E_HImode", ":", "case", "E_QImode", ":", "<FIXE>" ]

[ "{", "switch", "(", "mode", ")", "{", "<BUGS>", "case", "TImode", ":", "case", "DImode", ":", "case", "SImode", ":", "<BUGE>", "s390_expand_cs_tdsi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new", "_", "rtx", ",", "is_weak", ")", ";", "break", ";", "<BUGS>", "case", "HImode", ":", "case", "QImode", ":", "<BUGE>", "s390_expand_cs_hqi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new", "_", "rtx", ",", "is_weak", ")", ";", "break", ";", "default", ":" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

615,501

[ "FalseKnown", ".", "Zero", ";" ]

[ "Known", ".", "resetAll", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "KnownBits", "TrueKnown", "(", "BitWidth", ")", ",", "FalseKnown", "(", "BitWidth", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "TrueKnown", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "FalseKnown", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "=", "TrueKnown", ".", "Zero", "&" ]

LLVM

ARM64

TD

stmt_completion

CPU

615,502

[ "Rn", ",", "GPR64", ":", "$", "Rm", ",", "(", "inv_cond_XFORM", "imm", ":", "$", "cond", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "ARM64csel", "(", "frag", "GPR64", ":", "$", "Rm", ")", ",", "GPR64", ":", "$", "Rn", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "CPSR", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "Xr", ")", "GPR64", ":", "$" ]

LLVM

PowerPC

TD

next_suggestion

CPU

615,503

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "dispSPE4", ":", "$", "imm", ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

615,504

[ ")", "{" ]

[ "static", "bool", "HasArgumentDef", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI" ]

GCC

arm

MD

next_suggestion

CPU

615,505

[ "}", ")" ]

[ "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ",", "<NUM_LIT>", ")", "if", "(", "TARGET_ARM", ")", "{", "emit_insn", "(", "gen_andsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "DONE", "}" ]

LLVM

AMDGPU

CPP

program_repair

GPU

615,506

[ "<FIXS>", "bool", "HasDPALU_DPP", "=", "false", ";", "<FIXE>" ]

[ "bool", "HasSDWAOutModsVOPC", "=", "false", ";", "bool", "HasDPP", "=", "false", ";", "bool", "HasDPP8", "=", "false", ";", "<BUGS>", "bool", "Has64BitDPP", "=", "false", ";", "<BUGE>", "bool", "HasPackedFP32Ops", "=", "false", ";", "bool", "HasImageInsts", "=", "false", ";", "bool", "HasExtendedImageInsts", "=", "false", ";" ]

GCC

i386

CPP

next_suggestion

CPU

615,507

[ "}" ]

[ "mode", "=", "GET_MODE", "(", "reg", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "NULL_RTX", ";", "if", "(", "register_no_elim_operand", "(", "reg", ",", "mode", ")", ")", "return", "reg", ";", "}", "return", "NULL_RTX", ";" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

615,508

[ "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "if", "(", "TLI", ".", "isPositionIndependent", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "<NUM_LIT>", ";", "Register", "ResultReg", "=", "createResultReg", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "&", "WebAssembly", "::", "I64RegClass", ":", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "unsigned", "Opc", "=", "Subtarget", "->", "hasAddr64", "(", ")", "?", "WebAssembly", "::", "CONST_I64", ":", "WebAssembly", "::", "CONST_I32", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "return", "ResultReg", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

GCC

pa

CPP

program_repair

CPU

615,509

[ "<FIXS>", "funcdef_nos", ".", "safe_push", "(", "label_no", ")", ";", "<FIXE>" ]

[ "rtx", "count_label_rtx", ",", "addr", ",", "r24", ";", "char", "count_label_name", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "VEC_safe_push", "(", "int", ",", "heap", ",", "funcdef_nos", ",", "label_no", ")", ";", "<BUGE>", "ASM_GENERATE_INTERNAL_LABEL", "(", "count_label_name", ",", "<STR_LIT>", "LP", "<STR_LIT>", ",", "label_no", ")", ";", "count_label_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "count_label_name", ")", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

615,510

[ "(", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "X86TargetLowering", "::", "LowerINSERT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand" ]

LLVM

ARM64

CPP

stmt_completion

CPU

615,511

[ "(", "lo2", "<<", "<NUM_LIT>", ")", ";" ]

[ "static", "unsigned", "AdrImmBits", "(", "unsigned", "Value", ")", "{", "unsigned", "lo2", "=", "Value", "&", "<NUM_LIT>", ";", "unsigned", "hi19", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "return", "(", "hi19", "<<", "<NUM_LIT>", ")", "|" ]

GCC

pa

MD

next_suggestion

CPU

615,512

[ "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,513

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,514

[ "setOperationAction", "(", "ISD", "::", "STORE", ",", "VT", ",", "Legal", ")", ";" ]

[ "void", "ARMTargetLowering", "::", "setAllExpand", "(", "MVT", "VT", ")", "{", "for", "(", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "Opc", "<", "ISD", "::", "BUILTIN_OP_END", ";", "++", "Opc", ")", "setOperationAction", "(", "Opc", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "VT", ",", "Legal", ")", ";" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

615,515

[ "if", "(", "!", "STMT_VINFO_RELEVANT_P", "(", "stmt_info", ")", "&&", "!", "STMT_VINFO_IN_PATTERN_P", "(", "stmt_info", ")", ")", "not", "_", "vec_cost", "++", ";" ]

[ "const", "int", "DENSITY_PENALTY", "=", "<NUM_LIT>", ";", "struct", "loop", "*", "loop", "=", "data", "->", "loop_info", ";", "basic_block", "*", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "int", "nbbs", "=", "loop", "->", "num_nodes", ";", "int", "vec_cost", "=", "data", "->", "cost", "[", "vect_body", "]", ",", "not", "_", "vec_cost", "=", "<NUM_LIT>", ";", "int", "i", ",", "density_pct", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nbbs", ";", "i", "++", ")", "{", "basic_block", "bb", "=", "bbs", "[", "i", "]", ";", "gimple_stmt_iterator", "gsi", ";", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "gimple", "*", "stmt", "=", "gsi_stmt", "(", "gsi", ")", ";", "stmt_vec_info", "stmt_info", "=", "vinfo_for_stmt", "(", "stmt", ")", ";" ]

LLVM

Teak

TD

program_repair

DSP

615,516

[ "<FIXS>", "let", "isCommutable", "=", "<NUM_LIT>", "in", "{", "def", "AND_ab_ab_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "b", ",", "ABRegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakAnd", "ABRegs", ":", "$", "a", ",", "ABRegs", ":", "$", "b", ")", ")", "]", ">", ";", "def", "OR_ab_ab_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "b", ",", "ABRegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakOr", "ABRegs", ":", "$", "a", ",", "ABRegs", ":", "$", "b", ")", ")", "]", ">", ";", "}", "<FIXE>" ]

[ "def", "XOR_imm16_a", ":", "InstTeakImm16", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "imm0_65535", ":", "$", "val", ",", "ARegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakXor", "ARegs", ":", "$", "a", ",", "imm0_65535", ":", "$", "val", ")", ")", "]", ">", ";", "def", "XOR_regnobp016_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "RegNoBRegs16", ":", "$", "b", ",", "ARegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakXor", "ARegs", ":", "$", "a", ",", "(", "zext", "RegNoBRegs16", ":", "$", "b", ")", ")", ")", "]", ">", ";", "def", "XOR_a_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ARegs", ":", "$", "b", ",", "ARegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakXor", "ARegs", ":", "$", "a", ",", "ARegs", ":", "$", "b", ")", ")", "]", ">", ";", "}", "<BUGS>", "def", "AND_ab_ab_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "b", ",", "ABRegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakAnd", "ABRegs", ":", "$", "a", ",", "ABRegs", ":", "$", "b", ")", ")", "]", ">", ";", "def", "OR_ab_ab_a", ":", "InstTeak", "(", "outs", "ARegs", ":", "$", "dst", ")", ",", "(", "ins", "ABRegs", ":", "$", "b", ",", "ABRegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "ARegs", ":", "$", "dst", ",", "(", "TeakOr", "ABRegs", ":", "$", "a", ",", "ABRegs", ":", "$", "b", ")", ")", "]", ">", ";", "<BUGE>", "let", "isMoveImm", "=", "<NUM_LIT>", "in", "{" ]

GCC

arm

CPP

code_generation

CPU

615,517

[ "static", "unsigned", "long", "arm_compute_save_reg0_reg12_mask", "(", "void", ")", "{", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "long", "save_reg_mask", "=", "<NUM_LIT>", ";", "unsigned", "int", "reg", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "{", "unsigned", "int", "max_reg", ";", "if", "(", "ARM_FUNC_TYPE", "(", "func_type", ")", "==", "ARM_FT_FIQ", ")", "max_reg", "=", "<NUM_LIT>", ";", "else", "max_reg", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "max_reg", ";", "reg", "++", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "||", "(", "!", "current_function_is_leaf", "&&", "call_used_regs", "[", "reg", "]", ")", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_SINGLE_PIC_BASE", "&&", "current_function_uses_pic_offset_table", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "}", "else", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "!", "TARGET_APCS_FRAME", "&&", "!", "frame_pointer_needed", "&&", "regs_ever_live", "[", "HARD_FRAME_POINTER_REGNUM", "]", "&&", "!", "call_used_regs", "[", "HARD_FRAME_POINTER_REGNUM", "]", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_SINGLE_PIC_BASE", "&&", "(", "regs_ever_live", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "||", "current_function_uses_pic_offset_table", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "}", "if", "(", "current_function_calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "i", "++", ")", "{", "reg", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "reg", "==", "INVALID_REGNUM", ")", "break", ";", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "reg", ";", "}", "}", "return", "save_reg_mask", ";", "}" ]

[ "Compute", "the", "register", "save", "mask", "for", "registers", "0", "through", "12", "inclusive", ".", "This", "code", "is", "used", "by", "arm_compute_save_reg_mask", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,518

[ "RegBankInfo", ".", "reset", "(", "new", "AMDGPURegisterBankInfo", "(", "*", "this", ")", ")", ";" ]

[ "AMDGPUGenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "AMDGPUSubtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "SEA_ISLANDS", ":", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DoesNotSupportXNACK", "(", "false", ")", ",", "EnableCuMode", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableSIScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "GFX8Insts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "GFX10Insts", "(", "false", ")", ",", "GFX7GFX8GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDPP8", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasNSAEncoding", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "HasDot3Insts", "(", "false", ")", ",", "HasDot4Insts", "(", "false", ")", ",", "HasDot5Insts", "(", "false", ")", ",", "HasDot6Insts", "(", "false", ")", ",", "HasMAIInsts", "(", "false", ")", ",", "HasPkFmacF16Inst", "(", "false", ")", ",", "HasAtomicFaddInsts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "DoesNotSupportSRAMECC", "(", "false", ")", ",", "HasNoSdstCMPX", "(", "false", ")", ",", "HasVscnt", "(", "false", ")", ",", "HasRegisterBanking", "(", "false", ")", ",", "HasVOP3Literal", "(", "false", ")", ",", "HasNoDataDepHazard", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "ScalarFlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "LDSMisalignedBug", "(", "false", ")", ",", "HasMFMAInlineLiteralBug", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "HasVcmpxPermlaneHazard", "(", "false", ")", ",", "HasVMEMtoScalarWriteHazard", "(", "false", ")", ",", "HasSMEMtoVectorWriteHazard", "(", "false", ")", ",", "HasInstFwdPrefetchBug", "(", "false", ")", ",", "HasVcmpxExecWARHazard", "(", "false", ")", ",", "HasLdsBranchVmemWARHazard", "(", "false", ")", ",", "HasNSAtoVMEMBug", "(", "false", ")", ",", "HasOffset3fBug", "(", "false", ")", ",", "HasFlatSegmentOffsetBug", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{", "MaxWavesPerEU", "=", "AMDGPU", "::", "IsaInfo", "::", "getMaxWavesPerEU", "(", "this", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "AMDGPUCallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "AMDGPULegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,519

[ "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";" ]

[ "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ":", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "break", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BIT_CONVERT", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VSETCC", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";" ]

LLVM

X86

TD

next_suggestion

CPU

615,520

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "def", "SBWriteResGroup25_1", ":", "SchedWriteRes", "<", "[", "SBPort23", ",", "SBPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

GCC

nds32

MD

next_suggestion

CPU

615,521

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "{", "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "return", "pats", "[", "which_alternative", "]", "}", "else", "{", "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "return", "pats", "[", "which_alternative", "]", "}", "}" ]

GCC

avr

CPP

next_suggestion

MPU

615,522

[ "}" ]

[ "else", "if", "(", "reg_unused_after", "(", "insn", ",", "op", "[", "<NUM_LIT>", "]", ")", "&&", "compare_eq_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "or %A0,%B0", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_out_compare", "(", "insn", ",", "op", ",", "plen", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

615,523

[ ",", "(", "MipsVExtractZExt", "node", ":", "$", "vec", ",", "node", ":", "$", "idx", ",", "i64", ")", ">", ";" ]

[ "def", "vextract_zext_i64", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "vec", ",", "node", ":", "$", "idx", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

615,524

[ "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{" ]

[ "void", "X86LegalizerInfo", "::", "setLegalizerInfo32bit", "(", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", ";", "const", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "s1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s8", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s16", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_UADDE", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "s1", "}", ",", "Legal", ")", ";", "}" ]

GCC

i386

MD

next_suggestion

CPU

615,525

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VF_128", "(", "unspec", ":", "VF_128", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RSQRT14", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

615,526

[ "}" ]

[ "rs6000_secondary_reload_trace", "(", "line", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";", "gcc_unreachable", "(", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

615,527

[ "SDValue", "X86SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Val", ",", "SDValue", "Size", ",", "Align", "Alignment", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ")", "const", "{", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "MCPhysReg", "ClobberSet", "[", "]", "=", "{", "X86", "::", "RCX", ",", "X86", "::", "RAX", ",", "X86", "::", "RDI", ",", "X86", "::", "ECX", ",", "X86", "::", "EAX", ",", "X86", "::", "EDI", "}", ";", "assert", "(", "!", "isBaseRegConflictPossible", "(", "DAG", ",", "ClobberSet", ")", ")", ";", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", "||", "!", "ConstantSize", "||", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InGlue", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "if", "(", "auto", "*", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ")", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "Alignment", ">", "Align", "(", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i32", ";", "ValReg", "=", "X86", "::", "EAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Alignment", ">", "Align", "(", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i64", ";", "ValReg", "=", "X86", "::", "RAX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "}", "}", "else", "if", "(", "Alignment", "==", "Align", "(", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "MVT", "::", "i16", ";", "ValReg", "=", "X86", "::", "AX", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "ValReg", "=", "X86", "::", "AL", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "MVT", "::", "i8", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ",", "dl", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "AVT", ")", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "MVT", "::", "i8", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ",", "dl", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "AL", ",", "Val", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "bool", "Use64BitRegs", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "X86", "::", "RCX", ":", "X86", "::", "ECX", ",", "Count", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "X86", "::", "RDI", ":", "X86", "::", "EDI", ",", "Dst", ",", "InGlue", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InGlue", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ")", ";", "if", "(", "BytesLeft", ")", "{", "unsigned", "Offset", "=", "SizeVal", "-", "BytesLeft", ";", "EVT", "AddrVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "EVT", "SizeVT", "=", "Size", ".", "getValueType", "(", ")", ";", "Chain", "=", "DAG", ".", "getMemset", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AddrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "AddrVT", ")", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "dl", ",", "SizeVT", ")", ",", "Alignment", ",", "isVolatile", ",", "AlwaysInline", ",", "false", ",", "DstPtrInfo", ".", "getWithOffset", "(", "Offset", ")", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

GCC

i386

CPP

next_suggestion

CPU

615,528

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_broadcast_sd", "(", "double", "const", "*", "_", "_", "X", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_vbroadcastsd256", "(", "_", "_", "X", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,529

[ "#", "<STR_LIT>", "#", "T", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "DestTy", "VPRC", ":", "$", "Rd", ")", ",", "(", "DestTy", "(", "IntOp", "(", "SrcTy", "VPRC", ":", "$", "Rn", ")", ",", "(", "i32", "ImmTy", ":", "$", "Imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]

[ "class", "N2VCvt_Fx", "<", "bit", "q", ",", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ",", "string", "T", ",", "RegisterOperand", "VPRC", ",", "ValueType", "DestTy", ",", "ValueType", "SrcTy", ",", "Operand", "ImmTy", ",", "SDPatternOperator", "IntOp", ">", ":", "NeonI_2VShiftImm", "<", "q", ",", "u", ",", "opcode", ",", "(", "outs", "VPRC", ":", "$", "Rd", ")", ",", "(", "ins", "VPRC", ":", "$", "Rn", ",", "ImmTy", ":", "$", "Imm", ")", ",", "asmop", "#", "<STR_LIT>", "#", "T" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,530

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,531

[ ">", ";" ]

[ "def", ":", "Neon_ScalarShiftRImm_accum_D_size_patterns", "<", "int_aarch64_neon_vrsrads_n", ",", "SRSRA" ]

GCC

i386

CPP

stmt_completion

CPU

615,532

[ "A", ",", "_", "_", "m512d", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_xor_pd", "(", "_", "_", "m512d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512d", "_", "_" ]

GCC

cris

CPP

next_suggestion

MPU

615,533

[ "}" ]

[ "static", "bool", "cris_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", "||", "CRIS_FUNCTION_ARG_SIZE", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,534

[ "GA", ")", "const", "{" ]

[ "bool", "SITargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*" ]

GCC

pa

MD

stmt_completion

CPU

615,535

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "fix", ":", "DI", "(", "fix", ":", "DF", "(", "match_operand", ":", "DF" ]

GCC

i386

MD

stmt_completion

CPU

615,536

[ "<NUM_LIT>", ")" ]

[ "(", "define_subst", "<STR_LIT>", "[", "(", "match_operand", ":", "SUBST_V", "<NUM_LIT>", ")", "(", "match_operand", ":", "SUBST_V", "<NUM_LIT>", ")", "(", "match_operand", ":", "SUBST_V", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", ")", "]", "<STR_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,537

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,538

[ "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "arith_extend", ")", ";" ]

[ "class", "arith_extended_reg32", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

avr

CPP

next_suggestion

MPU

615,539

[ "return", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "adiw r28,%o0-62", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+63,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+62,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r28,%o0-62", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "subi r28,lo8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st Y,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "subi r28,lo8(%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(%o0)", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]

[ "rtx", "src", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "base", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "int", "reg_base", "=", "true_regnum", "(", "base", ")", ";", "int", "reg_src", "=", "true_regnum", "(", "src", ")", ";", "int", "mem_volatile_p", ";", "if", "(", "AVR_XMEGA", ")", "return", "avr_out_movhi_mr_r_xmega", "(", "insn", ",", "op", ",", "plen", ")", ";", "mem_volatile_p", "=", "MEM_VOLATILE_P", "(", "dest", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "base", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "io_address_operand", "(", "base", ",", "HImode", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "out %i0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out %i0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "sts %m0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sts %m0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "if", "(", "reg_base", ">", "<NUM_LIT>", ")", "{", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_no_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "reg_base", "!=", "REG_X", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "std %0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_src", "==", "REG_X", ")", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "src", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "base", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "st X+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st -X,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "{", "if", "(", "reg_base", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", "incorrect insn:", "<STR_LIT>", ",", "insn", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

615,540

[ "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VMULt1", "<", "string", "iname", ",", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_int", "<", "iname", ",", "suffix", ",", "size", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

AVR

CPP

next_suggestion

MPU

615,541

[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "TRI", ".", "splitReg", "(", "DestReg", ",", "DestLo", ",", "DestHi", ")", ";", "TRI", ".", "splitReg", "(", "SrcReg", ",", "SrcLo", ",", "SrcHi", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestLo", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestHi", ")", ".", "addReg", "(", "SrcHi", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "}", "else", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

615,542

[ "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";" ]

[ "}", "size", "+=", "<NUM_LIT>", ";", "insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,543

[ "=", "<STR_LIT>", ";" ]

[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_7Operand", ";", "let", "PrintMethod" ]

GCC

i386

CPP

stmt_completion

CPU

615,544

[ "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtt_roundps_epi64", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_cvttps2qq512_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_" ]

GCC

pru

CPP

code_generation

CPU

615,545

[ "int", "pru_get_ctable_base_offset", "(", "unsigned", "HOST_WIDE_INT", "caddr", ")", "{", "int", "i", ";", "i", "=", "pru_get_ctable_base_index", "(", "caddr", ")", ";", "gcc_assert", "(", "i", ">=", "<NUM_LIT>", ")", ";", "return", "caddr", "-", "pru_ctable", "[", "i", "]", ".", "base", ";", "}" ]

[ "Return", "the", "offset", "from", "some", "CTABLE", "base", "for", "this", "address", "." ]

LLVM

ARM

TD

next_suggestion

CPU

615,546

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "mode", ";", "bit", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imod", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "iflags", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "mode", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,547

[ "}" ]

[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachinePointerInfo", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "const", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "MVT", "::", "i32", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SL", ",", "MVT", "::", "i32", ",", "SP", ",", "Ptr", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";", "return", "Store", ";" ]

GCC

i386

MD

stmt_completion

CPU

615,548

[ ")", ",", "UNSPEC_VSIBADDR", ")" ]

[ "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,549

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

615,550

[ "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";" ]

[ "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "MVT", "::", "i8", "&&", "SrcVT", "!=", "MVT", "::", "i16", "&&", "SrcVT", "!=", "MVT", "::", "i32", "&&", "SrcVT", "!=", "MVT", "::", "i64", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "IsSigned", "&&", "!", "PPCSubTarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "DstVT", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", "->", "hasFPCVT", "(", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i8", "||", "SrcVT", "==", "MVT", "::", "i16", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "PPC", "::", "G8RCRegClass", ")", ";", "if", "(", "!", "PPCEmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "MVT", "::", "i64", ",", "TmpReg", ",", "!", "IsSigned", ")", ")", "return", "false", ";", "SrcVT", "=", "MVT", "::", "i64", ";", "SrcReg", "=", "TmpReg", ";", "}", "unsigned", "FPReg", "=", "PPCMoveToFPReg", "(", "SrcVT", ",", "SrcReg", ",", "IsSigned", ")", ";", "if", "(", "FPReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "PPC", "::", "F8RCRegClass", ";" ]

GCC

arm

CPP

stmt_completion

CPU

615,551

[ "_", "_", "count", ")", "{" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_srai_pi32", "(", "_", "_", "m64", "_", "_", "m", ",", "int" ]

LLVM

Mips

CPP

stmt_completion

CPU

615,552

[ ")", ";" ]

[ "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "(", ")", "->", "getStackSize", "(" ]

LLVM

Mips

CPP

stmt_completion

CPU

615,553

[ "addMBB", "(", "FBB", ")", ".", "addReg", "(", "VR1", ")", ".", "addMBB", "(", "TBB", ")", ";" ]

[ "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ADDiu", ")", ",", "VR2", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "B", ")", ")", ".", "addMBB", "(", "Sink", ")", ";", "unsigned", "VR1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "TBB", ",", "TBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "ADDiu", ")", ",", "VR1", ")", ".", "addReg", "(", "Mips", "::", "ZERO", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "Sink", ",", "Sink", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "PHI", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "VR2", ")", "." ]

LLVM

Patmos

CPP

code_generation

VLIW

615,554

[ "void", "PatmosInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "Trying to spill a register in naked function ", "<STR_LIT>", "+", "MBB", ".", "getParent", "(", ")", "->", "getName", "(", ")", "+", "<STR_LIT>", ": not supported!", "<STR_LIT>", ",", "false", ")", ";", "}", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlign", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Register class not handled!", "<STR_LIT>", ")", ";", "}" ]

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,555

[ "back", "(", ")", ")", ";" ]

[ "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "R600InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", "." ]

LLVM

MOS

CPP

stmt_completion

MPU

615,556

[ ")", ";" ]

[ "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "FI", ")", ";", "return", "AddrReg", ".", "getReg", "(", "<NUM_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

615,557

[ "<", "<NUM_LIT>", ",", "i32", ">", "]", ">", ";" ]

[ "def", "SDT_PPCCallSeqStart", ":", "SDCallSeqStart", "<", "[", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", ",", "SDTCisVT" ]

GCC

mips

MD

stmt_completion

CPU

615,558

[ "]", "," ]

[ "&", "&", "!", "memory_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "SHORT", ":", "MODE", ">", "mode", ")", ")", "{", "emit_insn", "(", "gen_and", "<", "GPR", ":", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>" ]

GCC

ft32

CPP

stmt_completion

MPU

615,559

[ "ATTRIBUTE_UNUSED", ")", "{" ]

[ "static", "enum", "machine_mode", "ft32_addr_space_pointer_mode", "(", "addr_space_t", "addrspace" ]

GCC

i386

CPP

next_suggestion

CPU

615,560

[ "src", "=", "gen_rtx_VEC_DUPLICATE", "(", "dest_vecmode", ",", "src", ")", ";" ]

[ "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "set", ")", "continue", ";", "if", "(", "get_attr_avx_partial_xmm_update", "(", "insn", ")", "!=", "AVX_PARTIAL_XMM_UPDATE_TRUE", ")", "continue", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "bool", "convert_p", "=", "false", ";", "switch", "(", "GET_CODE", "(", "src", ")", ")", "{", "case", "FLOAT", ":", "case", "FLOAT_EXTEND", ":", "case", "FLOAT_TRUNCATE", ":", "case", "UNSIGNED_FLOAT", ":", "convert_p", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "machine_mode", "src_mode", "=", "convert_p", "?", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ":", "VOIDmode", ";", "switch", "(", "src_mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "TARGET_USE_VECTOR_FP_CONVERTS", "||", "!", "TARGET_SSE_PARTIAL_REG_FP_CONVERTS_DEPENDENCY", ")", "continue", ";", "break", ";", "case", "E_SImode", ":", "case", "E_DImode", ":", "if", "(", "TARGET_USE_VECTOR_CONVERTS", "||", "!", "TARGET_SSE_PARTIAL_REG_CONVERTS_DEPENDENCY", ")", "continue", ";", "break", ";", "case", "E_VOIDmode", ":", "gcc_assert", "(", "!", "convert_p", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "v4sf_const0", ")", "v4sf_const0", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx", "zero", ";", "machine_mode", "dest_vecmode", ";", "switch", "(", "dest_mode", ")", "{", "case", "E_HFmode", ":", "dest_vecmode", "=", "V8HFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V8HFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_SFmode", ":", "dest_vecmode", "=", "V4SFmode", ";", "zero", "=", "v4sf_const0", ";", "break", ";", "case", "E_DFmode", ":", "dest_vecmode", "=", "V2DFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V2DFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

615,561

[ "(", "int8x16_t", ")", "_", "_", "a", ")", ";" ]

[ "return", "(", "poly8x16_t", ")", "_", "_", "builtin_neon_vmvnv16qi", "(" ]

GCC

mips

CPP

stmt_completion

CPU

615,562

[ ";" ]

[ "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "value", ")", ";", "i", "++", ")", "insn", "=", "mips16_emit_constants_1", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "CONST_VECTOR_ELT", "(", "value", ",", "i", ")", ",", "insn", ")", ";", "return", "insn" ]

LLVM

Nyuzi

CPP

next_suggestion

GPU

615,563

[ "}" ]

[ "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown atomic operation", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,564

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

AArch64

TD

program_repair

CPU

615,565

[ "<FIXS>", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD1", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD1", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD1", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "CortexA510WriteVLD1", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD1", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD1", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,566

[ ";" ]

[ "class", "Enc_d7a65e", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4" ]

GCC

i386

CPP

stmt_completion

CPU

615,567

[ "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpckhdq512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_" ]

GCC

arm

MD

stmt_completion

CPU

615,568

[ ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Z80

CPP

stmt_completion

MPU

615,569

[ "return", "false", ";" ]

[ "bool", "Z80CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", "||", "NoZ80CFOpt", ".", "getValue", "(", ")", ")" ]

GCC

frv

MD

stmt_completion

VLIW

615,570

[ "ACC_FIRST", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{", "return", "acc_operand", "(", "op", ",", "mode", ")", "&", "&", "(", "(", "REGNO", "(", "op", ")", "-" ]

GCC

rs6000

CPP

stmt_completion

CPU

615,571

[ ")", "{", "SPU_HALT_ACTION", ";", "}", ";" ]

[ "vector", "signed", "int", "v", ";", "signed", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "aa", ",", "bb", ";", "aa", ".", "v", "=", "(", "vector", "signed", "int", ")", "(", "a", ")", ";", "bb", ".", "v", "=", "(", "vector", "signed", "int", ")", "(", "b", ")", ";", "if", "(", "aa", ".", "i", "[", "<NUM_LIT>", "]", ">", "bb", ".", "i", "[", "<NUM_LIT>", "]" ]

GCC

i960

CPP

program_repair

CPU

615,572

[ "<FIXS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tst%s\t%s,", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "(fp)\\n", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "sprintf", "(", "tmpstr", ",", "<STR_LIT>", "\\tld%s\t", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "(fp),%s\\n", "<STR_LIT>", ",", "<FIXE>" ]

[ "if", "(", "nr", "==", "<NUM_LIT>", "&&", "regs", "[", "i", "+", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", ")", "nr", "=", "<NUM_LIT>", ";", "<BUGS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tst%s\t%s,%d(fp)\\n", "<STR_LIT>", ",", "<BUGE>", "(", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "q", "<STR_LIT>", ":", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "t", "<STR_LIT>", ":", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "l", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ",", "reg_names", "[", "i", "]", ",", "offset", ")", ";", "<BUGS>", "sprintf", "(", "tmpstr", ",", "<STR_LIT>", "\\tld%s\t%d(fp),%s\\n", "<STR_LIT>", ",", "<BUGE>", "(", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "q", "<STR_LIT>", ":", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "t", "<STR_LIT>", ":", "(", "nr", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "l", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "," ]

LLVM

X86

CPP

stmt_completion

CPU

615,573

[ ")", ";" ]

[ "SDValue", "A", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "NegA", "=", "(", "A", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FNEG", ")", ";", "bool", "NegB", "=", "(", "B", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FNEG", ")", ";", "bool", "NegC", "=", "(", "C", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FNEG", ")", ";", "bool", "NegMul", "=", "(", "NegA", "!=", "NegB", ")", ";", "if", "(", "NegA", ")", "A", "=", "A", ".", "getOperand", "(", "<NUM_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

615,574

[ "updateValueMap", "(", "ZExt", ",", "Reg", ")", ";" ]

[ "MVT", "::", "SimpleValueType", "From", "=", "getSimpleType", "(", "Op", "->", "getType", "(", ")", ")", ";", "MVT", "::", "SimpleValueType", "To", "=", "getLegalType", "(", "getSimpleType", "(", "ZExt", "->", "getType", "(", ")", ")", ")", ";", "unsigned", "In", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "In", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Reg", "=", "zeroExtend", "(", "In", ",", "Op", ",", "From", ",", "To", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";" ]

GCC

stormy16

MD

stmt_completion

CPU

615,575

[ "return", ")", "]" ]

[ "[", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,576

[ "<NUM_LIT>", ";" ]

[ "def", "A2_vavgh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]

LLVM

Hexagon

CPP

program_repair

DSP

615,577

[ "<FIXS>", "assert", "(", "(", "!", "ForceTopDown", "||", "!", "ForceBottomUp", ")", "&&", "<FIXE>" ]

[ "Top", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "Bot", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "<BUGS>", "assert", "(", "(", "!", "llvm", "::", "ForceTopDown", "||", "!", "llvm", "::", "ForceBottomUp", ")", "&&", "<BUGE>", "<STR_LIT>", "-misched-topdown incompatible with -misched-bottomup", "<STR_LIT>", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,578

[ "<NUM_LIT>", ";" ]

[ "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,579

[ "else", "if", "(", "Opc", "==", "Hexagon", "::", "CONST64_Int_Real", "||", "Opc", "==", "Hexagon", "::", "CONST64_Float_Real", ")", "{" ]

[ "MachineOperand", "&", "Symbol", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Hexagon", "::", "LO", ")", ",", "DestReg", ")", ".", "addOperand", "(", "Symbol", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Hexagon", "::", "HI", ")", ",", "DestReg", ")", ".", "addOperand", "(", "Symbol", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "Opc", "==", "Hexagon", "::", "CONST32_Int_Real", "||", "Opc", "==", "Hexagon", "::", "CONST32_Float_Real", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmValue", ";", "if", "(", "Opc", "==", "Hexagon", "::", "CONST32_Float_Real", ")", "{", "APFloat", "Val", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "ImmValue", "=", "*", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getRawData", "(", ")", ";", "}", "else", "ImmValue", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Hexagon", "::", "A2_tfrsi", ")", ",", "DestReg", ")", ".", "addImm", "(", "ImmValue", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "continue", ";", "}" ]

GCC

aarch64

MD

next_suggestion

CPU

615,580

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "OI", "[", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VQ", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_ST2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

615,581

[ ")", ";" ]

[ "void", "PPCDarwinAsmPrinter", "::", "EmitFunctionStubs", "(", "const", "MachineModuleInfoMachO", "::", "SymbolListTy", "&", "Stubs", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getTargetData", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "const", "MCSection", "*", "LSPSection", "=", "TLOFMacho", ".", "getLazySymbolPointerSection", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "const", "MCSection", "*", "StubSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", "__TEXT", "<STR_LIT>", ",", "<STR_LIT>", "__picsymbolstub1", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "MCSymbol", "*", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ";", "MCSymbol", "*", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "MCSymbol", "*", "AnonSymbol", "=", "GetAnonSym", "(", "Stub", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "Stub", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "RawSym", ",", "MCSA_IndirectSymbol", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmflr r0", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tbcl 20,31,", "<STR_LIT>", "+", "Twine", "(", "AnonSymbol", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "AnonSymbol", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmflr r11", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\taddis r11,r11,ha16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "-", "<STR_LIT>", "+", "AnonSymbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmtlr r0", "<STR_LIT>", ")", ")", ";", "if", "(", "isPPC64", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tldu r12,lo16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "-", "<STR_LIT>", "+", "AnonSymbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")(r11)", "<STR_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tlwzu r12,lo16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "-", "<STR_LIT>", "+", "AnonSymbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")(r11)", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmtctr r12", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tbctr", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "LSPSection", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "LazyPtr", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "RawSym", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "isPPC64", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.quad dyld_stub_binding_helper", "<STR_LIT>", ")", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.long dyld_stub_binding_helper", "<STR_LIT>", ")", ")", ";", "}", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "return", ";", "}", "const", "MCSection", "*", "StubSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", "__TEXT", "<STR_LIT>", ",", "<STR_LIT>", "__symbol_stub1", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MCSymbol", "*", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "MCSymbol", "*", "RawSym", "=", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ";", "MCSymbol", "*", "LazyPtr", "=", "GetLazyPtr", "(", "Stub", ",", "OutContext", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "Stub", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "RawSym", ",", "MCSA_IndirectSymbol", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tlis r11,ha16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "if", "(", "isPPC64", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tldu r12,lo16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")(r11)", "<STR_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\tlwzu r12,lo16(", "<STR_LIT>", "+", "Twine", "(", "LazyPtr", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", ")(r11)", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tmtctr r12", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\tbctr", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "LSPSection" ]

LLVM

SystemZ

TD

stmt_completion

CPU

615,582

[ "<", "<NUM_LIT>", ",", "i64", ">", "]", ">", ";" ]

[ "def", "SDT_ZAdjDynAlloc", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,583

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,584

[ "}" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

615,585

[ "<FIXS>", "class", "FpIf32", "dag", "outs", ",", "dag", "ins", ",", "FPFormat", "fp", ",", "list", "dag", ">", "pattern", ">", ":", "FpI_", "outs", ",", "ins", ",", "fp", ",", "pattern", ">", ",", "Requires", "[", "FPStackf32", "]", ">", ";", "class", "FpIf64", "dag", "outs", ",", "dag", "ins", ",", "FPFormat", "fp", ",", "list", "dag", ">", "pattern", ">", ":", "FpI_", "outs", ",", "ins", ",", "fp", ",", "pattern", ">", ",", "Requires", "[", "FPStackf64", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "MOV_Fp3232", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3264", ":", "FpIf32", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6432", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6464", ":", "FpIf64", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp8032", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3280", ":", "FpIf32", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp8064", ":", "FpIf64", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6480", ":", "FpIf64", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "_Fp32", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src1", ",", "RFP32", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "<FIXE>", "<FIXS>", "def", "_Fp64", ":", "FpIf64", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src1", ",", "RFP64", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "<FIXE>" ]

[ "[", "(", "X86fpset", "RFP80", ":", "$", "src", ")", "]", ">", ";", "}", "<BUGS>", "class", "FpI", "dag", "outs", ",", "dag", "ins", ",", "FPFormat", "fp", ",", "list", "dag", ">", "pattern", ">", ":", "FpI_", "outs", ",", "ins", ",", "fp", ",", "pattern", ">", ",", "Requires", "[", "FPStack", "]", ">", ";", "<BUGE>", "<BUGS>", "def", "MOV_Fp3232", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3264", ":", "FpI", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6432", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6464", ":", "FpI", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp8032", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3280", ":", "FpI", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp8064", ":", "FpI", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6480", ":", "FpI", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "<BUGE>", "def", "MOV_Fp8080", ":", "FpI_", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "multiclass", "FPBinary_rr", "SDNode", "OpNode", ">", "{", "<BUGS>", "def", "_Fp32", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src1", ",", "RFP32", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "<BUGE>", "[", "(", "set", "RFP32", ":", "$", "dst", ",", "(", "OpNode", "RFP32", ":", "$", "src1", ",", "RFP32", ":", "$", "src2", ")", ")", "]", ">", ";", "<BUGS>", "def", "_Fp64", ":", "FpI", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src1", ",", "RFP64", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "<BUGE>", "[", "(", "set", "RFP64", ":", "$", "dst", ",", "(", "OpNode", "RFP64", ":", "$", "src1", ",", "RFP64", ":", "$", "src2", ")", ")", "]", ">", ";", "def", "_Fp80", ":", "FpI_", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "RFP80", ":", "$", "src1", ",", "RFP80", ":", "$", "src2", ")", ",", "TwoArgFP", ",", "[", "(", "set", "RFP80", ":", "$", "dst", ",", "(", "OpNode", "RFP80", ":", "$", "src1", ",", "RFP80", ":", "$", "src2", ")", ")", "]", ">", ";" ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

615,586

[ "_", "intrinsic", ")", "continue", ";" ]

[ "static", "bool", "lowerIntrinsics", "(", "Module", "&", "M", ")", "{", "bool", "Updated", "=", "false", ";", "for", "(", "Function", "&", "F", ":", "make_early_inc_range", "(", "M", ".", "functions", "(", ")", ")", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "Intrinsic", "::", "ID", "ID", "=", "F", ".", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "Intrinsic", "::", "not" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,587

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

615,588

[ "return", "ResultReg", ";" ]

[ "X86", "::", "MOVSSrm_alt", ";", "else", "Opc", "=", "X86", "::", "LD_Fp32m", ";", "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "X86ScalarSSEf64", ")", "Opc", "=", "HasAVX512", "?", "X86", "::", "VMOVSDZrm_alt", ":", "HasAVX", "?", "X86", "::", "VMOVSDrm_alt", ":", "X86", "::", "MOVSDrm_alt", ";", "else", "Opc", "=", "X86", "::", "LD_Fp64m", ";", "break", ";", "case", "MVT", "::", "f80", ":", "return", "<NUM_LIT>", ";", "}", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "X86", "::", "RIP", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Alignment", ".", "value", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "AddrReg", "=", "createResultReg", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addDirectMem", "(", "MIB", ",", "AddrReg", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "DL", ".", "getPointerSize", "(", ")", ",", "Alignment", ")", ";", "MIB", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "MMO", ")", ";", "return", "ResultReg", ";", "}", "addConstantPoolReference", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "CPI", ",", "PICBase", ",", "OpFlag", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

615,589

[ ")", "_", "mm_castsi128_pd", "(", "_", "_", "m128i", "_", "_", "A", ")", "{" ]

[ "static", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

615,590

[ "(", ")", ";" ]

[ "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", "DL", ")", ")", ".", "getNode" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,591

[ ";" ]

[ "def", "vecshiftL16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm0_15Operand" ]

LLVM

PowerPC

CPP

program_repair

CPU

615,592

[ "<FIXS>", "Op", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "CNTLZW", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "ADDIC", ",", "dl", ",", "MVT", "::", "i32", ",", "MVT", "::", "Flag", ",", "<FIXE>" ]

[ "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETEQ", ":", "{", "<BUGS>", "Op", "=", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "CNTLZW", ",", "MVT", "::", "i32", ",", "Op", ")", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "case", "ISD", "::", "SETNE", ":", "{", "SDValue", "AD", "=", "<BUGS>", "SDValue", "(", "CurDAG", "->", "getTargetNode", "(", "PPC", "::", "ADDIC", ",", "MVT", "::", "i32", ",", "MVT", "::", "Flag", ",", "<BUGE>", "Op", ",", "getI32Imm", "(", "~", "<NUM_LIT>", "U", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "SUBFE", ",", "MVT", "::", "i32", ",", "AD", ",", "Op", ",", "AD", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,593

[ "Register", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";" ]

[ "static", "bool", "IsWritingToVCCR", "(", "MachineInstr", "&", "Instr", ")", "{", "if", "(", "Instr", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "MachineOperand", "&", "Dst", "=", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Dst", ".", "isReg", "(", ")", ")", "return", "false", ";" ]

GCC

visium

MD

next_suggestion

Virtual ISA

615,594

[ "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

s390

MD

stmt_completion

MPU

615,595

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

615,596

[ "return", "PK_True", ";" ]

[ "if", "(", "!", "QII", "->", "isPredicated", "(", "MI", ")", ")", "return", "PK_Unknown", ";", "if", "(", "QII", "->", "isPredicatedTrue", "(", "MI", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,597

[ ">", ";" ]

[ "def", ":", "Neon_Scalar2SameMisc_cmpz_D_V1_size_patterns", "<", "SETGE", ",", "CMGEddi" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

615,598

[ "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "}", "Register", "Reg", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "getSPIRVTypeID", "(", "BaseType", ")", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "Storage", ")", ")", ";", "if", "(", "Init", "!=", "<NUM_LIT>", ")", "{", "MIB", ".", "addUse", "(", "Init", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "IsInstSelector", ")", "{", "const", "auto", "&", "Subtarget", "=", "CurMF", "->", "getSubtarget", "(", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ",", "*", "Subtarget", ".", "getRegBankInfo", "(", ")", ")", ";", "}", "Reg", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "MRI", "=", "MIRBuilder", ".", "getMRI", "(", ")", ";", "assert", "(", "MRI", "->", "getType", "(", "ResVReg", ")", ".", "isPointer", "(", ")", "&&", "<STR_LIT>", "Pointer type is expected", "<STR_LIT>", ")", ";", "if", "(", "Reg", "!=", "ResVReg", ")", "{", "LLT", "RegLLTy", "=", "LLT", "::", "pointer", "(", "MRI", "->", "getType", "(", "ResVReg", ")", ".", "getAddressSpace" ]

GCC

arm

CPP

next_suggestion

CPU

615,599

[ "}" ]

[ "_", "_", "arm_vldrhq_gather_offset_z", "(", "float16_t", "const", "*", "_", "_", "base", ",", "uint16x8_t", "_", "_", "offset", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vldrhq_gather_offset_z_f16", "(", "_", "_", "base", ",", "_", "_", "offset", ",", "_", "_", "p", ")", ";" ]