docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	avr	MD	program_repair	MPU	615,700	[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<FIXE>", "<FIXS>", "rtx", "acc_a", "=", "gen_rtx_REG", "(", "MODE", ">", "mode", ",", "ACC_A", ")", "<FIXE>", "<FIXS>", "if", "(", "DImode", "=", "=", "MODE", ">", "mode", "&", "&", "s8_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "<FIXE>", "<FIXS>", "else", "if", "(", "const_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_add", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "MODE", ">", "mode", ",", "ACC_B", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_add", "mode", ">", "<NUM_LIT>", "(", ")", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "plus", ":", "ALL8", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "reg", ":", "ALL8", "ACC_B", ")", ")", ")", "]", "<FIXE>" ]	[ "[", "(", "ACC_A", "\t", "<NUM_LIT>", ")", "(", "ACC_B", "\t", "<NUM_LIT>", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "{", "<BUGS>", "rtx", "acc_a", "=", "gen_rtx_REG", "(", "DImode", ",", "ACC_A", ")", "<BUGE>", "emit_move_insn", "(", "acc_a", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "if", "(", "s8_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "<BUGE>", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "QImode", ",", "REG_X", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_adddi3_const8_insn", "(", ")", ")", "}", "<BUGS>", "else", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "\|", "\|", "CONST_DOUBLE_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "{", "<BUGS>", "emit_insn", "(", "gen_adddi3_const_insn", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "}", "else", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "ACC_B", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_adddi3_insn", "(", ")", ")", "<BUGE>", "}", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "acc_a", ")", "DONE", "}", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "DI", "ACC_A", ")", "(", "plus", ":", "DI", "(", "reg", ":", "DI", "ACC_A", ")", "(", "reg", ":", "DI", "ACC_B", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	615,701	[ "::", "COND_NE", ",", "DAG", ")", ";" ]	[ "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}", "}", "else", "{", "if", "(", "Cmp", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "isX86LogicalCmp", "(", "Cmp", ")", "&&", "Op", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "MVT", "::", "i8", ")", ";", "SDValue", "User", "=", "SDValue", "(", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "User", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BR", ")", "{", "SDValue", "FalseBB", "=", "User", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewBR", "=", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "assert", "(", "NewBR", "==", "User", ")", ";", "Dest", "=", "FalseBB", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "CC", ",", "Cmp", ")", ";", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "MVT", "::", "i8", ")", ";", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}", "}", "}", "}", "else", "if", "(", "Cond", ".", "hasOneUse", "(", ")", "&&", "isXor1OfSetCC", "(", "Cond", ")", ")", "{", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "MVT", "::", "i8", ")", ";", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "addTest", "=", "false", ";", "}", "}", "if", "(", "addTest", ")", "{", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "NewSetCC", "=", "LowerToBT", "(", "Cond", ",", "ISD", "::", "SETNE", ",", "dl", ",", "DAG", ")", ";", "if", "(", "NewSetCC", ".", "getNode", "(", ")", ")", "{", "CC", "=", "NewSetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "NewSetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "addTest", "=", "false", ";", "}", "}", "}", "if", "(", "addTest", ")", "{", "CC", "=", "DAG", ".", "getConstant", "(", "X86", "::", "COND_NE", ",", "MVT", "::", "i8", ")", ";", "Cond", "=", "EmitTest", "(", "Cond", ",", "X86" ]
GCC	mips	CPP	program_repair	CPU	615,702	[ "<FIXS>", "static", "const", "struct", "mips_builtin_description", "mips_ps_bdesc", "[", "]", "=", "{", "<FIXE>" ]	[ "CMP_4S_BUILTINS", "(", "c", ",", "COND", ")", ",", "\\", "CMP_4S_BUILTINS", "(", "cabs", ",", "COND", ")", "<BUGS>", "static", "const", "struct", "builtin_description", "mips_bdesc", "[", "]", "=", "{", "<BUGE>", "DIRECT_BUILTIN", "(", "pll_ps", ",", "MIPS_V2SF_FTYPE_V2SF_V2SF", ",", "MASK_PAIRED_SINGLE_FLOAT", ")", ",", "DIRECT_BUILTIN", "(", "pul_ps", ",", "MIPS_V2SF_FTYPE_V2SF_V2SF", ",", "MASK_PAIRED_SINGLE_FLOAT", ")", ",", "DIRECT_BUILTIN", "(", "plu_ps", ",", "MIPS_V2SF_FTYPE_V2SF_V2SF", ",", "MASK_PAIRED_SINGLE_FLOAT", ")", "," ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	615,703	[ "pred", ";" ]	[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dst", ")", ";", "let", "InOperandList", "=", "(", "ins", "IRF", ":", "$", "coords", ",", "i8imm", ":", "$", "tensor", ",", "OffsSizeRegLd", ":", "$", "offsize", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_LoadTensor", ";", "bits", "<", "<NUM_LIT>", ">", "tensor", ";", "bits", "<", "<NUM_LIT>", ">", "coords", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">" ]
GCC	mn10300	CPP	code_generation	MPU	615,704	[ "static", "bool", "mn10300_asm_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_PIC", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "UNSPEC_GOT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", "@GOT", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PLT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", "@PLT", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTSYM_OFF", ":", "assemble_name", "(", "file", ",", "GOT_SYMBOL_NAME", ")", ";", "fputs", "(", "<STR_LIT>", "-(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", "-.)", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "else", "return", "false", ";", "}" ]	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", ".", "Used", "for", "PIC-specific", "UNSPECs", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,705	[ ",", "<NUM_LIT>", ")", ";" ]	[ "}", "APFloat", "One", "(", "F", ".", "getSemantics", "(", ")", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "APFloat", "::", "cmpResult", "Cmp1", "=", "F", ".", "compare", "(", "One", ")", ";", "if", "(", "Cmp1", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "One", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "CSrc" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,706	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	CPP	stmt_completion	CPU	615,707	[ "c", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vextv8hf", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]
GCC	vax	CPP	next_suggestion	CPU	615,708	[ "return", "false", ";" ]	[ "xfoo1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "BASE_REGISTER_P", "(", "xfoo0", ",", "strict", ")", "&&", "index_term_p", "(", "xfoo1", ",", "mode", ",", "strict", ")", ")", "return", "true", ";", "if", "(", "BASE_REGISTER_P", "(", "xfoo1", ",", "strict", ")", "&&", "index_term_p", "(", "xfoo0", ",", "mode", ",", "strict", ")", ")", "return", "true", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,709	[ "<STR_LIT>", ">", ";" ]	[ "def", "LDRSl", ":", "LoadLiteral", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32Op", "," ]
LLVM	X86	CPP	program_repair	CPU	615,710	[ "<FIXS>", "TII", ".", "get", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "FramePtr", ")", "<FIXE>", "<FIXS>", "unsigned", "DwarfFramePtr", "=", "RegInfo", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "<FIXE>" ]	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<BUGS>", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "FramePtr", ")", "<BUGE>", ".", "addReg", "(", "StackPtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "<BUGS>", "unsigned", "DwarfFramePtr", "=", "RegInfo", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ";", "<BUGE>", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,711	[ "}" ]	[ "def", "imm0_31", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_31Operand", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,712	[ "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";" ]	[ "const", "TargetRegisterClass", "&", "RC", "=", "IsWave32", "?", "AMDGPU", "::", "SGPR_32RegClass", ":", "AMDGPU", "::", "SGPR_64RegClass", ";", "RS", "->", "setRegUsed", "(", "SuperReg", ")", ";", "SavedExecReg", "=", "RS", "->", "scavengeRegister", "(", "&", "RC", ",", "MI", ",", "<NUM_LIT>", ",", "false", ")", ";", "int64_t", "VGPRLanes", "=", "getPerVGPRData", "(", ")", ".", "VGPRLanes", ";", "if", "(", "SavedExecReg", ")", "{", "RS", "->", "setRegUsed", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "auto", "I", "=", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "", "this", ",", "TmpVGPRIndex", ",", "<NUM_LIT>", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "", "this", ",", "TmpVGPRIndex", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	615,713	[ "Legal", ")", ";" ]	[ "}", "}", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "for", "(", "unsigned", "I", "=", "MVT", "::", "FIRST_INTEGER_VALUETYPE", ";", "I", "<=", "MVT", "::", "LAST_INTEGER_VALUETYPE", ";", "++", "I", ")", "{", "MVT", "VT", "=", "MVT", "::", "SimpleValueType", "(", "I", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SREM", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_STORE", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_SUB", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "VT", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "VT", ",", "Expand", ")", ";", "}", "}", "setOperationAction", "(", "ISD", "::", "ATOMIC_SWAP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_ADD", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_SUB", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_AND", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_OR", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_XOR", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_NAND", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MIN", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MAX", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMIN", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMAX", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_CMP_SWAP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "OR", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ConstantPool", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalTLSAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "PREFETCH", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "for", "(", "unsigned", "I", "=", "MVT", "::", "FIRST_FP_VALUETYPE", ";", "I", "<=", "MVT", "::", "LAST_FP_VALUETYPE", ";", "++", "I", ")", "{", "MVT", "VT", "=", "MVT", "::", "SimpleValueType", "(", "I", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FRINT", ",", "VT", ",", "Legal", ")", ";", "if", "(", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FNEARBYINT", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FFLOOR", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FCEIL", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FTRUNC", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FROUND", ",", "VT", "," ]
LLVM	AArch64	TD	next_suggestion	CPU	615,714	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]	[ "def", "FalkorWr_1VX_1VY_10cyc", ":", "SchedWriteRes", "<", "[", "FalkorUnitVX", ",", "FalkorUnitVY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,715	[ "}" ]	[ "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "\|\|", "(", "VT", "==", "MVT", "::", "f32", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", "&&", "CLHS", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FSQRT", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "}", "if", "(", "Unsafe", ")", "{", "SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "SL", ",", "VT", ",", "LHS", ",", "Recip", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	615,716	[ "sri", "->", "extra_cost", "=", "<NUM_LIT>", ";" ]	[ "if", "(", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "from_type", "==", "PSEUDO_REG_TYPE", ")", "\|\|", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "from_type", ")", ")", "\|\|", "(", "from_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", ")", "return", "true", ";", "if", "(", "to_type", "==", "from_type", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", "return", "true", ";", "if", "(", "rs6000_secondary_reload_simple_move", "(", "to_type", ",", "from_type", ",", "mode", ")", ")", "{", "if", "(", "sri", ")", "{", "sri", "->", "icode", "=", "CODE_FOR_nothing", ";" ]
LLVM	X86	TD	program_repair	CPU	615,717	[ "<FIXS>", "let", "Defs", "=", "[", "EAX", ",", "ECX", ",", "EDX", ",", "FP0", ",", "FP1", ",", "FP2", ",", "FP3", ",", "FP4", ",", "FP5", ",", "FP6", ",", "ST0", ",", "XMM0", ",", "XMM1", ",", "XMM2", ",", "XMM3", "]", "in", "{", "<FIXE>" ]	[ "let", "isCall", "=", "<NUM_LIT>", "in", "<BUGS>", "let", "Defs", "=", "[", "EAX", ",", "ECX", ",", "EDX", ",", "FP0", ",", "FP1", ",", "FP2", ",", "FP3", ",", "FP4", ",", "FP5", ",", "FP6", ",", "ST0", "]", "in", "{", "<BUGE>", "def", "CALLpcrel32", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", "calltarget", ":", "$", "dst", ")", ",", "<STR_LIT>", ">", ";", "def", "CALL32r", ":", "I", "<NUM_LIT>", ",", "MRM2r", ",", "(", "ops", "R32", ":", "$", "dst", ")", ",", "<STR_LIT>", ">", ";", "def", "CALL32m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "ops", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ">", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	615,718	[ "Offset", "=", "false", ";" ]	[ "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "SrcReg", ",", "isKill", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "FI", ",", "MMO", ")", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,719	[ "}" ]	[ "let", "ParserMatchClass", "=", "SImm7s4Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	m32r	MD	next_suggestion	MPU	615,720	[ "<STR_LIT>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	615,721	[ "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_OR", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_XOR", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_NAND", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MIN", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MAX", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMIN", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMAX", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_CMP_SWAP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "OR", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ConstantPool", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalTLSAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "EXCEPTIONADDR", ",", "PtrVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "EHSELECTION", ",", "PtrVT", ",", "Expand", ")", ";", "for", "(", "unsigned", "I", "=", "MVT", "::", "FIRST_FP_VALUETYPE", ";", "I", "<=", "MVT", "::", "LAST_FP_VALUETYPE", ";", "++", "I", ")", "{", "MVT", "VT", "=", "MVT", "::", "SimpleValueType", "(", "I", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FRINT", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "VT", ",", "Expand", ")", ";", "}", "}", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f128", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "f80", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "f64", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "f128", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "f128", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "f32", ",", "Custom", ")", ";" ]
GCC	sh	CPP	program_repair	CPU	615,722	[ "<FIXS>", "rtx", "pat", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "enum", "machine_mode", "tmode", "=", "VOIDmode", ";", "int", "nop", "=", "<NUM_LIT>", ",", "i", ";", "rtx", "op", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "rtx", "pat", ";", "<BUGE>", "if", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", ")", "{" ]
GCC	i386	CPP	stmt_completion	CPU	615,723	[ ",", "void", "const", "*", "_", "_", "P", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_expandloadu_epi32", "(", "_", "_", "mmask8", "_", "_", "U" ]
LLVM	CSKY	CPP	next_suggestion	CPU	615,724	[ "uint64_t", "V", "=", "(", "(", "Imm", "^", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";" ]	[ "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "<STR_LIT>", "Invalid immediate", "<STR_LIT>", ")", ";", "if", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "}", "else", "{" ]
LLVM	X86	CPP	stmt_completion	CPU	615,725	[ "<NUM_LIT>", ")", ";" ]	[ "static", "SDValue", "extract256BitVector", "(", "SDValue", "Vec", ",", "unsigned", "IdxVal", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "assert", "(", "Vec", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", "&&", "<STR_LIT>", "Unexpected vector size!", "<STR_LIT>", ")", ";", "return", "extractSubVector", "(", "Vec", ",", "IdxVal", ",", "DAG", ",", "dl", "," ]
GCC	aarch64	CPP	code_generation	CPU	615,726	[ "tree", "function_resolver", "::", "resolve_uniform_opt_n", "(", "unsigned", "int", "nops", ")", "{", "unsigned", "int", "i", ",", "nargs", ";", "type_suffix_index", "type", ";", "if", "(", "!", "check_gp_argument", "(", "nops", ",", "i", ",", "nargs", ")", "\|\|", "(", "type", "=", "infer_vector_type", "(", "i", ")", ")", "==", "NUM_TYPE_SUFFIXES", ")", "return", "error_mark_node", ";", "unsigned", "int", "first_arg", "=", "i", "++", ";", "for", "(", ";", "i", "<", "nargs", "-", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "require_matching_vector_type", "(", "i", ",", "first_arg", ",", "type", ")", ")", "return", "error_mark_node", ";", "return", "finish_opt_n_resolution", "(", "i", ",", "first_arg", ",", "type", ")", ";", "}" ]	[ "Resolve", "a", "(", "possibly", "predicated", ")", "function", "that", "offers", "a", "choice", "between", "taking", ":", "-", "NOPS", "like-typed", "vector", "arguments", "or", "-", "NOPS", "-", "1", "like-typed", "vector", "arguments", "followed", "by", "a", "scalar", "argument", "Return", "the", "function", "decl", "of", "the", "resolved", "function", "on", "success", ",", "otherwise", "report", "a", "suitable", "error", "and", "return", "error_mark_node", "." ]
GCC	microblaze	CPP	next_suggestion	MPU	615,727	[ "return", "microblaze_classify_unspec", "(", "info", ",", "xconst0", ")", ";" ]	[ "rtx", "offset", ";", "info", "->", "type", "=", "ADDRESS_INVALID", ";", "info", "->", "regA", "=", "NULL", ";", "info", "->", "regB", "=", "NULL", ";", "info", "->", "offset", "=", "NULL", ";", "info", "->", "symbol", "=", "NULL", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_INVALID", ";", "offset", "=", "NULL", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "{", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "regA", "=", "x", ";", "info", "->", "offset", "=", "const0_rtx", ";", "return", "microblaze_valid_base_register_p", "(", "info", "->", "regA", ",", "mode", ",", "strict", ")", ";", "}", "case", "PLUS", ":", "{", "xplus0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "xplus1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "microblaze_valid_base_register_p", "(", "xplus0", ",", "mode", ",", "strict", ")", ")", "{", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "regA", "=", "xplus0", ";", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "CONST_INT", ")", "{", "info", "->", "offset", "=", "xplus1", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "UNSPEC", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "xplus1", ")", ";", "}", "else", "if", "(", "(", "GET_CODE", "(", "xplus1", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "xplus1", ")", "==", "LABEL_REF", ")", ")", "{", "if", "(", "flag_pic", "==", "<NUM_LIT>", "\|\|", "microblaze_tls_symbol_p", "(", "xplus1", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol", "=", "xplus1", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "CONST", ")", "{", "rtx", "xconst0", "=", "XEXP", "(", "xplus1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "UNSPEC", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "xconst0", ")", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "SMALL_INT", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", "\|\|", "GET_CODE", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", ")", "{", "offset", "=", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ";", "xconst0", "=", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "xconst0", ")", "==", "LABEL_REF", ")", "{", "if", "(", "flag_pic", "==", "<NUM_LIT>", "\|\|", "microblaze_tls_symbol_p", "(", "xconst0", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol", "=", "xplus1", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "UNSPEC", "&&", "TARGET_PIC_DATA_TEXT_REL", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "info", "->", "offset", "=", "offset", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	615,728	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]	[ "class", "SIMDLdStSingleBPost", "<", "bit", "L", ",", "bit", "R", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asm", ",", "dag", "oops", ",", "dag", "iops", ">", ":", "BaseSIMDLdStSingle", "<", "L", ",", "R", ",", "opcode", ",", "asm", ",", "<STR_LIT>", ",", "oops", ",", "iops", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "Xm", ";" ]
GCC	i386	CPP	code_generation	CPU	615,729	[ "bool", "ix86_expand_pinsr", "(", "rtx", "", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "pos", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "SUBREG_P", "(", "dst", ")", ")", "{", "pos", "+=", "SUBREG_BYTE", "(", "dst", ")", "", "BITS_PER_UNIT", ";", "dst", "=", "SUBREG_REG", "(", "dst", ")", ";", "}", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V1TImode", ":", "{", "machine_mode", "srcmode", ",", "dstmode", ";", "rtx", "(", "", "pinsr", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "d", ";", "if", "(", "!", "int_mode_for_size", "(", "size", ",", "<NUM_LIT>", ")", ".", "exists", "(", "&", "srcmode", ")", ")", "return", "false", ";", "switch", "(", "srcmode", ")", "{", "case", "E_QImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V16QImode", ";", "pinsr", "=", "gen_sse4_1_pinsrb", ";", "break", ";", "case", "E_HImode", ":", "if", "(", "!", "TARGET_SSE2", ")", "return", "false", ";", "dstmode", "=", "V8HImode", ";", "pinsr", "=", "gen_sse2_pinsrw", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V4SImode", ";", "pinsr", "=", "gen_sse4_1_pinsrd", ";", "break", ";", "case", "E_DImode", ":", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V2DImode", ";", "pinsr", "=", "gen_sse4_1_pinsrq", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "pos", "&", "(", "size", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "SUBREG_P", "(", "src", ")", ")", "{", "unsigned", "int", "srcpos", "=", "SUBREG_BYTE", "(", "src", ")", ";", "if", "(", "srcpos", ">", "<NUM_LIT>", ")", "{", "rtx", "extr_ops", "[", "<NUM_LIT>", "]", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "srcmode", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "srcmode", ",", "SUBREG_REG", "(", "src", ")", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "size", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "srcpos", "", "BITS_PER_UNIT", ")", ";", "if", "(", "!", "ix86_expand_pextr", "(", "extr_ops", ")", ")", "return", "false", ";", "src", "=", "extr_ops", "[", "<NUM_LIT>", "]", ";", "}", "else", "src", "=", "gen_lowpart", "(", "srcmode", ",", "SUBREG_REG", "(", "src", ")", ")", ";", "}", "if", "(", "GET_MODE", "(", "dst", ")", "==", "dstmode", ")", "d", "=", "dst", ";", "else", "d", "=", "gen_reg_rtx", "(", "dstmode", ")", ";", "emit_insn", "(", "pinsr", "(", "d", ",", "gen_lowpart", "(", "dstmode", ",", "dst", ")", ",", "gen_lowpart", "(", "srcmode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "(", "pos", "/", "size", ")", ")", ")", ")", ";", "if", "(", "d", "!=", "dst", ")", "emit_move_insn", "(", "dst", ",", "gen_lowpart", "(", "GET_MODE", "(", "dst", ")", ",", "d", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}" ]	[ "Expand", "an", "insert", "into", "a", "vector", "register", "through", "pinsr", "insn", ".", "Return", "true", "if", "successful", "." ]
LLVM	SystemZ	CPP	stmt_completion	CPU	615,730	[ ")", ")", ";" ]	[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f64", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4f32", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "", "U", ":", "Vec", "->", "uses", "(", ")", ")", "{", "if", "(", "U", "!=", "Op0", ".", "getNode", "(", ")", "&&", "U", "->", "hasOneUse", "(", ")", "&&", "U", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Vec", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "OtherExtend", "=", "SDValue", "(", "", "U", "->", "use_begin", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "OtherExtend", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", "&&", "OtherExtend", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "SDValue", "(", "U", ",", "<NUM_LIT>", ")", "&&", "OtherExtend", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", "{", "SDValue", "VExtend", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "v2f64", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "VExtend", ".", "getNode", "(", ")", ")", ";", "SDValue", "Extract1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SDLoc", "(", "U", ")", ",", "MVT", "::", "f64", ",", "VExtend", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "U", ")", ",", "MVT", "::", "i32", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Extract1", ".", "getNode", "(" ]
LLVM	AVR	CPP	stmt_completion	MPU	615,731	[ "port number", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";" ]	[ "static", "void", "fixup_port6", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{", "unsigned_width", "(", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>" ]
GCC	nds32	MD	stmt_completion	CPU	615,732	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	program_repair	CPU	615,733	[ "<FIXS>", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "<FIXE>" ]	[ "}", "MI", ".", "clear", "(", ")", ";", "<BUGS>", "result", "=", "decodeNEONLoadStoreInstruction32", "(", "MI", ",", "insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "<BUGE>", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	615,734	[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bits_21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "T", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	m68k	MD	next_suggestion	MPU	615,735	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	AArch64	CPP	code_generation	CPU	615,736	[ "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AArch64MachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "AArch64MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getNumLocalDynamicTLSAccesses", "(", ")", "<", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "MachineDominatorTree", "", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "return", "VisitNode", "(", "DT", "->", "getRootNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	CSKY	CPP	stmt_completion	CPU	615,737	[ ";" ]	[ "return", "CSKYMCExpr", "::", "VK_CSKY_None", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_ADDR", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_GOT", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_GOTOFF", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_PLT", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_TLSGD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_TLSLE", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_TLSIE" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,738	[ "return", "<NUM_LIT>", ";" ]	[ "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "regPos", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "regPos", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	615,739	[ "*", "<NUM_LIT>", ")", ")", "return", "false", ";" ]	[ "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int", "Half", "=", "NumElems", "/", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Half", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "NumElems", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "Half", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumElems", ",", "NumElems" ]
LLVM	ARM	CPP	code_generation	CPU	615,740	[ "bool", "ARMTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "if", "(", "!", "ST", "->", "hasLOB", "(", ")", "\|\|", "DisableLowOverheadLoops", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: Disabled\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "SE", ".", "hasLoopInvariantBackedgeTakenCount", "(", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: No BETC\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "SCEV", "", "BackedgeTakenCount", "=", "SE", ".", "getBackedgeTakenCount", "(", "L", ")", ";", "if", "(", "isa", "<", "SCEVCouldNotCompute", ">", "(", "BackedgeTakenCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: Uncomputable BETC\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "SCEV", "", "TripCountSCEV", "=", "SE", ".", "getAddExpr", "(", "BackedgeTakenCount", ",", "SE", ".", "getOne", "(", "BackedgeTakenCount", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "SE", ".", "getUnsignedRangeMax", "(", "TripCountSCEV", ")", ".", "getBitWidth", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: Trip count does not fit into 32bits\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "start_loop_iterations", ":", "case", "Intrinsic", "::", "test_set_loop_iterations", ":", "case", "Intrinsic", "::", "loop_decrement", ":", "case", "Intrinsic", "::", "loop_decrement_reg", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "IsTailPredLoop", "=", "false", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "", "L", ")", "{", "for", "(", "auto", "", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "\|\|", "IsHardwareLoopIntrinsic", "(", "I", ")", "\|\|", "isa", "<", "InlineAsm", ">", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: Bad instruction: ", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "auto", "", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "IsTailPredLoop", "\|=", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "get_active_lane_mask", "\|\|", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vctp8", "\|\|", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vctp16", "\|\|", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vctp32", "\|\|", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vctp64", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "AllowWLSLoops", "&&", "!", "IsTailPredLoop", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}" ]	[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	615,741	[ "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "Arg", "=", "EmitIntExt", "(", "SrcVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "Arg", "=", "EmitIntExt", "(", "SrcVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown arg promotion!", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Assuming store on stack.", "<STR_LIT>", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	615,742	[ "(", "<NUM_LIT>", ")", ";" ]	[ "MachineInstrBuilder", "R600InstrInfo", "::", "buildDefaultInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "Src0Reg", ",", "unsigned", "Src1Reg", ")", "const", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addReg", "(", "Src1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "PRED_SEL_OFF", ")", ".", "addImm" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,743	[ "return", "AMDGPU", "::", "NoRegister", ";" ]	[ "case", "AMDGPU", "::", "VCC", ":", "case", "AMDGPU", "::", "VCC_LO", ":", "case", "AMDGPU", "::", "VCC_HI", ":", "case", "AMDGPU", "::", "M0", ":", "case", "AMDGPU", "::", "FLAT_SCR", ":", "return", "MO", ".", "getReg", "(", ")", ";", "default", ":", "break", ";", "}", "}" ]
GCC	arm	CPP	stmt_completion	CPU	615,744	[ "int8x16_t", ")", "_", "_", "b", ")", ";" ]	[ "vhaddq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ")", "{", "return", "(", "uint8x16_t", ")", "_", "_", "builtin_neon_vhadduv16qi", "(", "(", "int8x16_t", ")", "_", "_", "a", ",", "(" ]
GCC	rs6000	CPP	stmt_completion	CPU	615,745	[ "is_relevant", "=", "<NUM_LIT>", ";" ]	[ "machine_mode", "mode", "=", "GET_MODE", "(", "DF_REF_REAL_REG", "(", "mention", ")", ")", ";", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "insn", ")", "==", "SET", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "GET_MODE", "(", "SET_DEST", "(", "insn", ")", ")", ")", ")", "mode", "=", "GET_MODE", "(", "SET_DEST", "(", "insn", ")", ")", ";", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", "\|\|", "mode", "==", "TImode", ")", "{", "insn_entry", "[", "uid", "]", ".", "is_relevant", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", "\|\|", "FLOAT128_VECTOR_P", "(", "mode", ")", ")", "insn_entry", "[", "uid", "]", ".", "is_128_int", "=", "<NUM_LIT>", ";", "if", "(", "DF_REF_INSN_INFO", "(", "mention", ")", ")", "insn_entry", "[", "uid", "]", ".", "contains_subreg", "=", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "mention", ")", ",", "DF_REF_REAL_REG", "(", "mention", ")", ")", ";", "else", "if", "(", "REG_FUNCTION_VALUE_P", "(", "DF_REF_REG", "(", "mention", ")", ")", ")", "insn_entry", "[", "uid", "]", ".", "is_live_out", "=", "<NUM_LIT>", ";", "union_uses", "(", "insn_entry", ",", "insn", ",", "mention", ")", ";", "}", "}", "if", "(", "insn_entry", "[", "uid", "]", ".", "is_relevant", ")", "{", "insn_entry", "[", "uid", "]", ".", "is_load", "=", "insn_is_load_p", "(", "insn", ")", ";", "insn_entry", "[", "uid", "]", ".", "is_store", "=", "insn_is_store_p", "(", "insn", ")", ";", "if", "(", "insn_is_swap_p", "(", "insn", ")", ")", "insn_entry", "[", "uid", "]", ".", "is_swap", "=", "<NUM_LIT>", ";", "else", "{", "unsigned", "int", "special", "=", "SH_NONE", ";", "insn_entry", "[", "uid", "]", ".", "is_swappable", "=", "insn_is_swappable_p", "(", "insn_entry", ",", "insn", ",", "&", "special", ")", ";", "if", "(", "special", "!=", "SH_NONE", "&&", "insn_entry", "[", "uid", "]", ".", "contains_subreg", ")", "insn_entry", "[", "uid", "]", ".", "is_swappable", "=", "<NUM_LIT>", ";", "else", "if", "(", "special", "!=", "SH_NONE", ")", "insn_entry", "[", "uid", "]", ".", "special_handling", "=", "special", ";", "else", "if", "(", "insn_entry", "[", "uid", "]", ".", "contains_subreg", ")", "insn_entry", "[", "uid", "]", ".", "special_handling", "=", "SH_SUBREG", ";", "}", "}", "}", "}", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "\\nSwap insn entry table when first built\\n", "<STR_LIT>", ")", ";", "dump_swap_insn_table", "(", "insn_entry", ")", ";", "}", "unsigned", "e", "=", "get_max_uid", "(", ")", ",", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "insn_entry", "[", "i", "]", ".", "is_relevant", ")", "continue", ";", "swap_web_entry", "", "root", "=", "(", "swap_web_entry", "", ")", "(", "&", "insn_entry", "[", "i", "]", ")", "->", "unionfind_root", "(", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_live_in", "\|\|", "insn_entry", "[", "i", "]", ".", "is_live_out", "\|\|", "(", "insn_entry", "[", "i", "]", ".", "contains_subreg", "&&", "insn_entry", "[", "i", "]", ".", "special_handling", "!=", "SH_SUBREG", ")", "\|\|", "insn_entry", "[", "i", "]", ".", "is_128_int", "\|\|", "insn_entry", "[", "i", "]", ".", "is_call", "\|\|", "!", "(", "insn_entry", "[", "i", "]", ".", "is_swappable", "\|\|", "insn_entry", "[", "i", "]", ".", "is_swap", ")", ")", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "insn_entry", "[", "i", "]", ".", "is_load", "\|\|", "insn_entry", "[", "i", "]", ".", "is_store", ")", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_swap", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_swappable", ")", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_swap", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_load", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_store", "&&", "swap_feeds_both_load_and_store", "(", "&", "insn_entry", "[", "i", "]", ")", ")", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", "&&", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "{", "rtx", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "def", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "chain_contains_only_swaps", "(", "insn_entry", ",", "link", ",", "FOR_LOADS", ")", ")", "{", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "}", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", "&&", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "{", "rtx", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "chain_contains_only_swaps", "(", "insn_entry", ",", "link", ",", "FOR_STORES", ")", ")", "{", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "}", "}", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "\\nSwap insn entry table after web analysis\\n", "<STR_LIT>", ")", ";", "dump_swap_insn_table", "(", "insn_entry", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "(", "insn_entry", "[", "i", "]", ".", "is_load", "\|\|", "insn_entry", "[", "i", "]", ".", "is_store", ")", "&&", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "{", "swap_web_entry", "", "root_entry", "=", "(", "swap_web_entry", "", ")", "(", "(", "&", "insn_entry", "[", "i", "]", ")", "->", "unionfind_root", "(", ")", ")", ";", "if", "(", "!", "root_entry", "->", "web_not_optimizable", ")", "mark_swaps_for_removal", "(", "insn_entry", ",", "i", ")", ";", "}", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_swappable", "&&", "insn_entry", "[", "i", "]", ".", "special_handling", ")", "{", "swap_web_entry", "", "root_entry", "=", "(", "swap_web_entry", "", ")", "(", "(", "&", "insn_entry", "[", "i", "]", ")", "->", "unionfind_root", "(", ")", ")", ";", "if", "(", "!", "root_entry", "->", "web_not_optimizable", ")", "handle_special_swappables", "(", "insn_entry", ",", "i", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "insn_entry", "[", "i", "]", ".", "will_delete", ")", "replace_swap_with_copy", "(", "insn_entry", ",", "i", ")", ";", "free", "(", "insn_entry", ")", ";", "df_remove_problem", "(", "df_chain", ")", ";", "df_process_deferred_rescans", "(", ")", ";", "df_set_flags", "(", "DF_RD_PRUNE_DEAD_DEFS", ")", ";", "df_chain_add_problem", "(", "DF_UD_CHAIN", ")", ";", "df_analyze", "(", ")", ";", "swap_web_entry", "*", "pass2_insn_entry", ";", "pass2_insn_entry", "=", "XCNEWVEC", "(", "swap_web_entry", ",", "get_max_uid", "(", ")", ")", ";", "FOR_ALL_BB_FN", "(", "bb", ",", "fun", ")", "FOR_BB_INSNS_SAFE", "(", "bb", ",", "insn", ",", "curr_insn", ")", "{", "unsigned", "int", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "pass2_insn_entry", "[", "uid", "]", ".", "insn", "=", "insn", ";", "pass2_insn_entry", "[", "uid", "]", "." ]
GCC	arm	CPP	next_suggestion	CPU	615,746	[ "}" ]	[ "_", "_", "arm_vminnmaq_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vminnmaq_fv8hf", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	615,747	[ "(", ")", ")", ";" ]	[ "addPass", "(", "createUnifyFunctionExitNodesPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";", "addPass", "(", "createPatmosSPClonePass", "(", ")", ")", ";", "}", "addPass", "(", "createPatmosIntrinsicEliminationPass" ]
LLVM	ARM	TD	stmt_completion	CPU	615,748	[ "=", "Rn", ";" ]	[ "def", "rsr", ":", "AsI1", "<", "opcod", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", ",", "DPSoRegRegFrm", ",", "iis", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteALUsr", ",", "ReadALUsr", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	bpf	CPP	next_suggestion	Virtual ISA	615,749	[ "ret", "->", "sec_name", "=", "sec_name", ";" ]	[ "struct", "btf_ext_info_sec", "", "", "tmp", "=", "&", "btf_ext", ";", "while", "(", "", "tmp", "!=", "NULL", ")", "{", "if", "(", "strcmp", "(", "(", "", "tmp", ")", "->", "sec_name", ",", "sec_name", ")", "==", "<NUM_LIT>", ")", "return", "", "tmp", ";", "tmp", "=", "&", "(", "(", "", "tmp", ")", "->", "next", ")", ";", "}", "if", "(", "add", "==", "false", ")", "return", "NULL", ";", "struct", "btf_ext_info_sec", "", "ret", "=", "ggc_cleared_alloc", "<", "struct", "btf_ext_info_sec", ">", "(", ")", ";", "", "tmp", "=", "ret", ";" ]
LLVM	MBlaze	CPP	stmt_completion	MPU	615,750	[ "STI", ")", "{" ]	[ "MBlazeDisassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "MCDisassembler", "(" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	615,751	[ "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,752	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	615,753	[ "return", "false", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIEPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "bool", "DestIsHigh", "=", "isHighReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "bool", "SrcIsHigh", "=", "isHighReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "SrcIsHigh", "==", "DestIsHigh", ")", "MI", "->", "setDesc", "(", "get", "(", "DestIsHigh", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "else", "{", "MI", "->", "setDesc", "(", "get", "(", "DestIsHigh", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "^", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "splitAdjDynAlloc", "(", "MI", ")", ";", "return", "true", ";", "default", ":" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,754	[ "}" ]	[ "def", "ShifterOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	615,755	[ "this", ")", ";" ]	[ "case", "WebAssembly", "::", "FALLTHROUGH_RETURN_v4i32", ":", "case", "WebAssembly", "::", "FALLTHROUGH_RETURN_v4f32", ":", "{", "assert", "(", "MFI", "->", "isVRegStackified", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "fallthrough-return: $pop", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "getWARegStackId", "(", "MFI", "->", "getWAReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "break", ";", "}", "case", "WebAssembly", "::", "FALLTHROUGH_RETURN_VOID", ":", "if", "(", "isVerbose", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "fallthrough-return", "<STR_LIT>", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "break", ";", "default", ":", "{", "WebAssemblyMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*" ]
LLVM	Mips	CPP	program_repair	CPU	615,756	[ "<FIXS>", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "IsTailCall", "=", "isEligibleForTailCallOptimization", "(", "MipsCCInfo", ",", "NextStackOffset", ",", "", "MF", ".", "getInfo", "MipsFunctionInfo", ">", "(", ")", ")", ";", "<FIXE>" ]	[ "SmallVector", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<BUGS>", "MipsCCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "<BUGE>", "MipsCC", "MipsCCInfo", "(", "CallConv", ",", "Subtarget", ",", "CCInfo", ")", ";", "<BUGS>", "CCInfo", ".", "PreAnalyzeCallOperandsForF128_", "(", "Outs", ",", "CLI", ".", "getArgs", "(", ")", ",", "Callee", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "MipsCCInfo", ".", "analyzeCallOperands", "(", "Outs", ",", "IsVarArg", ",", "Subtarget", ".", "abiUsesSoftFloat", "(", ")", ",", "Callee", ".", "getNode", "(", ")", ",", "CLI", ".", "getArgs", "(", ")", ",", "CCInfo", ")", ";", "<BUGS>", "CCInfo", ".", "ClearOriginalArgWasF128", "(", ")", ";", "<BUGE>", "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "IsTailCall", ")", "<BUGS>", "IsTailCall", "=", "isEligibleForTailCallOptimization", "(", "CCInfo", ",", "NextStackOffset", ",", "", "MF", ".", "getInfo", "MipsFunctionInfo", ">", "(", ")", ")", ";", "<BUGE>", "if", "(", "!", "IsTailCall", "&&", "CLI", ".", "CS", "&&", "CLI", ".", "CS", "->", "isMustTailCall", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "failed to perform tail call elimination on a call ", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,757	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	615,758	[ "InstEmitter", ".", "EncodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";" ]	[ "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "AMDGPUInstPrinter", "InstPrinter", "(", "", "TM", ".", "getMCAsmInfo", "(", ")", ",", "", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "MCObjectStreamer", "&", "ObjStreamer", "=", "(", "MCObjectStreamer", "&", ")", "OutStreamer", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,759	[ "const", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "const", "LoadInst", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "int", "HexagonTTIImpl", "::", "getUserCost", "(", "const", "User", "", "U", ")", "{", "auto", "isCastFoldedIntoLoad", "=", "[", "]", "(", "const", "CastInst", "", "CI", ")", "->", "bool", "{", "if", "(", "!", "CI", "->", "isIntegerCast", "(", ")", ")", "return", "false", ";" ]
GCC	stormy16	CPP	next_suggestion	CPU	615,760	[ "}" ]	[ "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "gen_rtx_PLUS", "(", "HImode", ",", "src0", ",", "src1", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "BImode", ",", "<NUM_LIT>", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clobber", ")", ")", ")", ";", "return", "insn", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	615,761	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "mode", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "iflags", ";", "bits", "<", "<NUM_LIT>", ">", "mode", ";", "bit", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imod", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "iflags", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	615,762	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sat", ";" ]	[ "class", "MVE_ScalarShiftDRegRegWithSat", "<", "string", "iname", ",", "bit", "op5", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_ScalarShiftDRegRegBase", "<", "iname", ",", "(", "ins", "tGPREven", ":", "$", "RdaLo_src", ",", "tGPROdd", ":", "$", "RdaHi_src", ",", "rGPR", ":", "$", "Rm", ",", "saturateop", ":", "$", "sat", ")", ",", "<STR_LIT>", ",", "op5", ",", "<NUM_LIT>", ",", "pattern", ">", "{", "bit", "sat", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,763	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
GCC	c4x	MD	stmt_completion	DSP	615,764	[ "]", ")" ]	[ "(", "float_extend", ":", "HF", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,765	[ "Vv32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qt4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qt4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]
GCC	rs6000	CPP	code_generation	CPU	615,766	[ "static", "unsigned", "rs6000_loop_unroll_adjust", "(", "unsigned", "nunroll", ",", "struct", "loop", "*", "loop", ")", "{", "if", "(", "unroll_only_small_loops", ")", "{", "if", "(", "loop", "->", "ninsns", "<=", "<NUM_LIT>", ")", "return", "MIN", "(", "<NUM_LIT>", ",", "nunroll", ")", ";", "if", "(", "loop", "->", "ninsns", "<=", "<NUM_LIT>", ")", "return", "MIN", "(", "<NUM_LIT>", ",", "nunroll", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "nunroll", ";", "}" ]	[ "Implement", "targetm.loop_unroll_adjust", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,767	[ "}" ]	[ "}", "else", "{", "if", "(", "auto", "MIB", "=", "TII", "->", "getAddNoCarry", "(", "", "MBB", ",", "MI", ",", "DL", ",", "ResultReg", ",", "", "RS", ")", ")", "{", "Register", "ScaledReg", "=", "ResultReg", ";", "BuildMI", "(", "", "MBB", ",", "", "MIB", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_LSHRREV_B32_e64", ")", ",", "ScaledReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";", "const", "bool", "IsVOP2", "=", "MIB", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_ADD_U32_e32", ";", "if", "(", "IsVOP2", "\|\|", "AMDGPU", "::", "isInlinableLiteral32", "(", "Offset", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "MIB", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "IsVOP2", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_ADD_CO_U32_e64", "&&", "<STR_LIT>", "Need to reuse carry out register", "<STR_LIT>", ")", ";", "Register", "ConstOffsetReg", ";", "if", "(", "!", "isWave32", ")", "ConstOffsetReg", "=", "getSubReg", "(", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "AMDGPU", "::", "sub0", ")", ";", "else", "ConstOffsetReg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "", "MIB", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "ConstOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "MIB", ".", "addReg", "(", "ConstOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "Register", "TmpScaledReg", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ",", "MI", ",", "<NUM_LIT>", ",", "false", ")", ";", "Register", "ScaledReg", "=", "TmpScaledReg", ".", "isValid", "(", ")", "?", "TmpScaledReg", ":", "FrameReg", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_LSHR_B32", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "TmpScaledReg", ".", "isValid", "(", ")", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SUB_U32", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_LSHL_B32", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ";", "}", "}", "}", "if", "(", "IsCopy", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "else", "FIOp", ".", "ChangeToRegister", "(", "ResultReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}", "if", "(", "IsMUBUF", ")", "{", "assert", "(", "static_cast", "<", "int", ">", "(", "FIOperandNum", ")", "==", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "auto", "&", "SOffset", "=", "", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "assert", "(", "(", "SOffset", ".", "isReg", "(", ")", "&&", "SOffset", ".", "getReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", "\|\|", "(", "SOffset", ".", "isImm", "(", ")", "&&", "SOffset", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", ";", "if", "(", "SOffset", ".", "isReg", "(", ")", ")", "{", "if", "(", "FrameReg", "==", "AMDGPU", "::", "NoRegister", ")", "{", "SOffset", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "SOffset", ".", "setReg", "(", "FrameReg", ")", ";", "}", "}", "else", "if", "(", "SOffset", ".", "isImm", "(", ")", "&&", "FrameReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "SOffset", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "}", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "OldImm", "=", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ";", "int64_t", "NewOffset", "=", "OldImm", "+", "Offset", ";", "if", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", "&&", "buildMUBUFOffsetLoadStore", "(", "ST", ",", "FrameInfo", ",", "MI", ",", "Index", ",", "NewOffset", ")", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "}", "FIOp", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "TII", "->", "isImmOperandLegal", "(", "", "MI", ",", "FIOperandNum", ",", "FIOp", ")", ")", "{", "Register", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "TmpReg", ")", ".", "addImm", "(", "Offset", ")", ";", "FIOp", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	615,768	[ "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{" ]	[ "int", "NewMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", "}", ";", "int", "NumV2Elements", "=", "count_if", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "int", "V2Index", "=", "std", "::", "find_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", "-", "Mask", ".", "begin", "(", ")", ";", "int", "V2AdjIndex", "=", "V2Index", "^", "<NUM_LIT>", ";", "if", "(", "Mask", "[", "V2AdjIndex", "]", "<", "<NUM_LIT>", ")", "{", "if", "(", "V2Index", "<", "<NUM_LIT>", ")", "std", "::", "swap", "(", "LowV", ",", "HighV", ")", ";", "NewMask", "[", "V2Index", "]", "-=", "<NUM_LIT>", ";", "}", "else", "{", "int", "V1Index", "=", "V2AdjIndex", ";", "int", "BlendMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "V2Index", "]", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Mask", "[", "V1Index", "]", ",", "<NUM_LIT>", "}", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "BlendMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "V2Index", "<", "<NUM_LIT>", ")", "{", "LowV", "=", "V2", ";", "HighV", "=", "V1", ";", "}", "else", "{", "HighV", "=", "V2", ";", "}", "NewMask", "[", "V1Index", "]", "=", "<NUM_LIT>", ";", "NewMask", "[", "V2Index", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask" ]
GCC	ia64	CPP	stmt_completion	CPU	615,769	[ "<NUM_LIT>", ")", ";" ]	[ "if", "(", "_", "U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "(", "_", "U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,770	[ "}" ]	[ "bool", "ARMAsmParser", "::", "parseDirectiveLtorg", "(", "SMLoc", "L", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitCurrentConstantPool", "(", ")", ";", "return", "false", ";" ]
GCC	i386	CPP	stmt_completion	CPU	615,771	[ ",", "_", "_", "m128d", "_", "_", "B", ",", "_", "_", "m128d", "_", "_", "C", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fmadd_pd", "(", "_", "_", "m128d", "_", "_", "A" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	615,772	[ ",", "Outs", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";" ]	[ "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall" ]
LLVM	X86	CPP	stmt_completion	CPU	615,773	[ ";" ]	[ "SDValue", "X86TargetLowering", "::", "getReturnAddressFrameIndex", "(", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "X86RegisterInfo", "", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "X86MachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,774	[ "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,775	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	615,776	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Priv", "->", "Subscopes", ".", "size", "(", ")", ";", "i", "++", ")", "{" ]	[ "for", "(", "auto", "block", ":", "Priv", "->", "Blocks", ")", "{", "delete", "block", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,777	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,778	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	615,779	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,780	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,781	[ "Rm", ",", "FPR64", ":", "$", "Ra", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f64", "(", "fma", "(", "fneg", "FPR64", ":", "$", "Rn", ")", ",", "FPR64", ":", "$", "Rm", ",", "(", "fneg", "FPR64", ":", "$", "Ra", ")", ")", ")", ",", "(", "FNMADDDrrr", "FPR64", ":", "$", "Rn", ",", "FPR64", ":", "$" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,782	[ "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";" ]	[ "bool", "IsSDWA", "=", "false", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureGCN3Encoding", "]", ")", "report_fatal_error", "(", "<STR_LIT>", "Disassembly not yet supported for subtarget", "<STR_LIT>", ")", ";", "const", "unsigned", "MaxInstBytesNum", "=", "(", "std", "::", "min", ")", "(", "(", "size_t", ")", "<NUM_LIT>", ",", "Bytes_", ".", "size", "(", ")", ")", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "DecodeStatus", "Res", "=", "MCDisassembler", "::", "Fail", ";", "do", "{", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureUnpackedD16VMem", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX80_UNPACKED64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	615,783	[ "Value", "*", "IntrVec4", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";" ]	[ "TransposedMatrix", ".", "resize", "(", "<NUM_LIT>", ")", ";", "uint32_t", "IntMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "ArrayRef", "<", "uint32_t", ">", "Mask", "=", "makeArrayRef", "(", "IntMask1", ",", "<NUM_LIT>", ")", ";", "Value", "", "IntrVec1", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";", "Value", "", "IntrVec2", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";", "uint32_t", "IntMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Mask", "=", "makeArrayRef", "(", "IntMask2", ",", "<NUM_LIT>", ")", ";", "Value", "*", "IntrVec3", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";" ]
GCC	rs6000	CPP	program_repair	CPU	615,784	[ "<FIXS>", "if", "(", "info", "->", "gp_size", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "fp_size", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "altivec_size", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "spe_gp_size", "==", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "vrsave_size", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "lr_save_p", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "cr_save_p", ")", "<FIXE>" ]	[ "if", "(", "info", "->", "calls_p", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tcalls_p = %5d\\n", "<STR_LIT>", ",", "info", "->", "calls_p", ")", ";", "<BUGS>", "if", "(", "info", "->", "gp_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tgp_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "gp_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "fp_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tfp_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "fp_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "altivec_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\taltivec_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "altivec_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "spe_gp_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tspe_gp_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "spe_gp_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "vrsave_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tvrsave_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "vrsave_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "lr_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tlr_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "lr_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "cr_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tcr_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "cr_save_offset", ")", ";", "if", "(", "info", "->", "varargs_save_offset", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,785	[ "}" ]	[ "void", "ARMInstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "<STR_LIT>", "::", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "Mode", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,786	[ ")", "{" ]	[ "void", "setXnackSetting", "(", "TargetIDSetting", "NewXnackSetting" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,787	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	615,788	[ ")", ")", ")", ",", "(", "v2f64", "QPR", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "bitconvert", "(", "v4i32", "QPR", ":", "$", "src" ]
GCC	s390	CPP	stmt_completion	MPU	615,789	[ "regs_ever_clobbered", ")", ";" ]	[ "if", "(", "epilogue_completed", "&&", "RTX_FRAME_RELATED_P", "(", "cur_insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", "&&", "GENERAL_REG_P", "(", "SET_DEST", "(", "pat", ")", ")", ")", "{", "if", "(", "GET_MODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "DImode", "&&", "FP_REG_P", "(", "SET_SRC", "(", "pat", ")", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "MEM", ")", "continue", ";", "}", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&", "load_multiple_operation", "(", "pat", ",", "VOIDmode", ")", ")", "continue", ";", "}", "not", "e_stores", "(", "pat", ",", "s390_reg_clobbered_rtx", "," ]
GCC	nds32	CPP	next_suggestion	CPU	615,790	[ "}" ]	[ "switch", "(", "code", ")", "{", "case", "NE", ":", "return", "EQ", ";", "case", "EQ", ":", "return", "NE", ";", "case", "GT", ":", "return", "LE", ";", "case", "LE", ":", "return", "GT", ";", "case", "GE", ":", "return", "LT", ";", "case", "LT", ":", "return", "GE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	615,791	[ "return", "true", ";" ]	[ "for", "(", "unsigned", "i", "=", "pos", "+", "<NUM_LIT>", ";", "i", "<", "uses", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "uses", ".", "test", "(", "i", ")", ")", "return", "false", ";", "}" ]
GCC	rs6000	CPP	next_suggestion	CPU	615,792	[ "}" ]	[ "mask", "=", "(", "cnt", "&", "<NUM_LIT>", ")", "?", "vec_splat_u8", "(", "<NUM_LIT>", ")", ":", "vec_splat_u8", "(", "-", "<NUM_LIT>", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_and", "(", "vec_slo", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "x", ".", "v", ")", ",", "mask", ")", ")", ")", ";" ]
GCC	rs6000	MD	program_repair	CPU	615,793	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	615,794	[ "<NUM_LIT>", ";" ]	[ "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FPDiff", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return" ]
GCC	arm	CPP	program_repair	CPU	615,795	[ "<FIXS>", "*", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<FIXE>" ]	[ "", "cost", "=", "COSTS_N_INSNS", "(", "insns", ")", ";", "if", "(", "speed_p", ")", "", "cost", "+=", "insns", "", "extra_cost", "->", "alu", ".", "arith", ";", "<BUGS>", "", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<BUGE>", "return", "true", ";", "}", "else", "if", "(", "speed_p", ")" ]
GCC	aarch64	MD	next_suggestion	CPU	615,796	[ "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_replace_reg_mode", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "VHALF", ">", "mode", ")" ]	[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,797	[ "SDT_AArch64DupLane", ">", ";" ]	[ "def", "AArch64duplane64", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,798	[ "}" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	615,799	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

avr

MD

program_repair

MPU

615,700

[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<FIXE>", "<FIXS>", "rtx", "acc_a", "=", "gen_rtx_REG", "(", "MODE", ">", "mode", ",", "ACC_A", ")", "<FIXE>", "<FIXS>", "if", "(", "DImode", "=", "=", "MODE", ">", "mode", "&", "&", "s8_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "<FIXE>", "<FIXS>", "else", "if", "(", "const_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_add", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "MODE", ">", "mode", ",", "ACC_B", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_add", "mode", ">", "<NUM_LIT>", "(", ")", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "plus", ":", "ALL8", "(", "reg", ":", "ALL8", "ACC_A", ")", "(", "reg", ":", "ALL8", "ACC_B", ")", ")", ")", "]", "<FIXE>" ]

[ "[", "(", "ACC_A", "\t", "<NUM_LIT>", ")", "(", "ACC_B", "\t", "<NUM_LIT>", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "{", "<BUGS>", "rtx", "acc_a", "=", "gen_rtx_REG", "(", "DImode", ",", "ACC_A", ")", "<BUGE>", "emit_move_insn", "(", "acc_a", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGS>", "if", "(", "s8_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "<BUGE>", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "QImode", ",", "REG_X", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_adddi3_const8_insn", "(", ")", ")", "}", "<BUGS>", "else", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "|", "|", "CONST_DOUBLE_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "{", "<BUGS>", "emit_insn", "(", "gen_adddi3_const_insn", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "}", "else", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "ACC_B", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_adddi3_insn", "(", ")", ")", "<BUGE>", "}", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "acc_a", ")", "DONE", "}", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "DI", "ACC_A", ")", "(", "plus", ":", "DI", "(", "reg", ":", "DI", "ACC_A", ")", "(", "reg", ":", "DI", "ACC_B", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

615,701

[ "::", "COND_NE", ",", "DAG", ")", ";" ]

[ "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}", "}", "else", "{", "if", "(", "Cmp", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "isX86LogicalCmp", "(", "Cmp", ")", "&&", "Op", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "MVT", "::", "i8", ")", ";", "SDValue", "User", "=", "SDValue", "(", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "User", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BR", ")", "{", "SDValue", "FalseBB", "=", "User", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewBR", "=", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "assert", "(", "NewBR", "==", "User", ")", ";", "Dest", "=", "FalseBB", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "CC", ",", "Cmp", ")", ";", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "MVT", "::", "i8", ")", ";", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}", "}", "}", "}", "else", "if", "(", "Cond", ".", "hasOneUse", "(", ")", "&&", "isXor1OfSetCC", "(", "Cond", ")", ")", "{", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "MVT", "::", "i8", ")", ";", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "addTest", "=", "false", ";", "}", "}", "if", "(", "addTest", ")", "{", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "NewSetCC", "=", "LowerToBT", "(", "Cond", ",", "ISD", "::", "SETNE", ",", "dl", ",", "DAG", ")", ";", "if", "(", "NewSetCC", ".", "getNode", "(", ")", ")", "{", "CC", "=", "NewSetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "NewSetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "addTest", "=", "false", ";", "}", "}", "}", "if", "(", "addTest", ")", "{", "CC", "=", "DAG", ".", "getConstant", "(", "X86", "::", "COND_NE", ",", "MVT", "::", "i8", ")", ";", "Cond", "=", "EmitTest", "(", "Cond", ",", "X86" ]

GCC

mips

CPP

program_repair

CPU

615,702

[ "<FIXS>", "static", "const", "struct", "mips_builtin_description", "mips_ps_bdesc", "[", "]", "=", "{", "<FIXE>" ]

[ "CMP_4S_BUILTINS", "(", "c", ",", "COND", ")", ",", "\\", "CMP_4S_BUILTINS", "(", "cabs", ",", "COND", ")", "<BUGS>", "static", "const", "struct", "builtin_description", "mips_bdesc", "[", "]", "=", "{", "<BUGE>", "DIRECT_BUILTIN", "(", "pll_ps", ",", "MIPS_V2SF_FTYPE_V2SF_V2SF", ",", "MASK_PAIRED_SINGLE_FLOAT", ")", ",", "DIRECT_BUILTIN", "(", "pul_ps", ",", "MIPS_V2SF_FTYPE_V2SF_V2SF", ",", "MASK_PAIRED_SINGLE_FLOAT", ")", ",", "DIRECT_BUILTIN", "(", "plu_ps", ",", "MIPS_V2SF_FTYPE_V2SF_V2SF", ",", "MASK_PAIRED_SINGLE_FLOAT", ")", "," ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

615,703

[ "pred", ";" ]

[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dst", ")", ";", "let", "InOperandList", "=", "(", "ins", "IRF", ":", "$", "coords", ",", "i8imm", ":", "$", "tensor", ",", "OffsSizeRegLd", ":", "$", "offsize", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_LoadTensor", ";", "bits", "<", "<NUM_LIT>", ">", "tensor", ";", "bits", "<", "<NUM_LIT>", ">", "coords", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">" ]

GCC

mn10300

CPP

code_generation

MPU

615,704

[ "static", "bool", "mn10300_asm_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_PIC", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "UNSPEC_GOT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", "@GOT", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PLT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", "@PLT", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTSYM_OFF", ":", "assemble_name", "(", "file", ",", "GOT_SYMBOL_NAME", ")", ";", "fputs", "(", "<STR_LIT>", "-(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", "-.)", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "return", "true", ";", "}", "else", "return", "false", ";", "}" ]

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", ".", "Used", "for", "PIC-specific", "UNSPECs", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,705

[ ",", "<NUM_LIT>", ")", ";" ]

[ "}", "APFloat", "One", "(", "F", ".", "getSemantics", "(", ")", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "APFloat", "::", "cmpResult", "Cmp1", "=", "F", ".", "compare", "(", "One", ")", ";", "if", "(", "Cmp1", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "One", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "CSrc" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,706

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

CPP

stmt_completion

CPU

615,707

[ "c", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vextv8hf", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]

GCC

vax

CPP

next_suggestion

CPU

615,708

[ "return", "false", ";" ]

[ "xfoo1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "BASE_REGISTER_P", "(", "xfoo0", ",", "strict", ")", "&&", "index_term_p", "(", "xfoo1", ",", "mode", ",", "strict", ")", ")", "return", "true", ";", "if", "(", "BASE_REGISTER_P", "(", "xfoo1", ",", "strict", ")", "&&", "index_term_p", "(", "xfoo0", ",", "mode", ",", "strict", ")", ")", "return", "true", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,709

[ "<STR_LIT>", ">", ";" ]

[ "def", "LDRSl", ":", "LoadLiteral", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32Op", "," ]

LLVM

X86

CPP

program_repair

CPU

615,710

[ "<FIXS>", "TII", ".", "get", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "FramePtr", ")", "<FIXE>", "<FIXS>", "unsigned", "DwarfFramePtr", "=", "RegInfo", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "<FIXE>" ]

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<BUGS>", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "FramePtr", ")", "<BUGE>", ".", "addReg", "(", "StackPtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "<BUGS>", "unsigned", "DwarfFramePtr", "=", "RegInfo", "->", "getDwarfRegNum", "(", "FramePtr", ",", "true", ")", ";", "<BUGE>", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,711

[ "}" ]

[ "def", "imm0_31", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_31Operand", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,712

[ "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";" ]

[ "const", "TargetRegisterClass", "&", "RC", "=", "IsWave32", "?", "AMDGPU", "::", "SGPR_32RegClass", ":", "AMDGPU", "::", "SGPR_64RegClass", ";", "RS", "->", "setRegUsed", "(", "SuperReg", ")", ";", "SavedExecReg", "=", "RS", "->", "scavengeRegister", "(", "&", "RC", ",", "MI", ",", "<NUM_LIT>", ",", "false", ")", ";", "int64_t", "VGPRLanes", "=", "getPerVGPRData", "(", ")", ".", "VGPRLanes", ";", "if", "(", "SavedExecReg", ")", "{", "RS", "->", "setRegUsed", "(", "SavedExecReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "SavedExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ExecReg", ")", ".", "addImm", "(", "VGPRLanes", ")", ";", "if", "(", "!", "TmpVGPRLive", ")", "I", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "ImplicitDefine", ")", ";", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "<NUM_LIT>", ",", "false", ")", ";", "}", "else", "{", "if", "(", "TmpVGPRLive", ")", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "TmpVGPRIndex", ",", "<NUM_LIT>", ",", "false", ",", "false", ")", ";", "auto", "I", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

615,713

[ "Legal", ")", ";" ]

[ "}", "}", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "for", "(", "unsigned", "I", "=", "MVT", "::", "FIRST_INTEGER_VALUETYPE", ";", "I", "<=", "MVT", "::", "LAST_INTEGER_VALUETYPE", ";", "++", "I", ")", "{", "MVT", "VT", "=", "MVT", "::", "SimpleValueType", "(", "I", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SREM", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_STORE", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_SUB", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ_ZERO_UNDEF", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "VT", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "VT", ",", "Expand", ")", ";", "}", "}", "setOperationAction", "(", "ISD", "::", "ATOMIC_SWAP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_ADD", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_SUB", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_AND", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_OR", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_XOR", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_NAND", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MIN", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MAX", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMIN", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMAX", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_CMP_SWAP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "OR", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ConstantPool", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalTLSAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "PREFETCH", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "for", "(", "unsigned", "I", "=", "MVT", "::", "FIRST_FP_VALUETYPE", ";", "I", "<=", "MVT", "::", "LAST_FP_VALUETYPE", ";", "++", "I", ")", "{", "MVT", "VT", "=", "MVT", "::", "SimpleValueType", "(", "I", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FRINT", ",", "VT", ",", "Legal", ")", ";", "if", "(", "Subtarget", ".", "hasFPExtension", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FNEARBYINT", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FFLOOR", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FCEIL", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FTRUNC", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FROUND", ",", "VT", "," ]

LLVM

AArch64

TD

next_suggestion

CPU

615,714

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "def", "FalkorWr_1VX_1VY_10cyc", ":", "SchedWriteRes", "<", "[", "FalkorUnitVX", ",", "FalkorUnitVY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,715

[ "}" ]

[ "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "||", "(", "VT", "==", "MVT", "::", "f32", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", "&&", "CLHS", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FSQRT", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "}", "if", "(", "Unsafe", ")", "{", "SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "SL", ",", "VT", ",", "LHS", ",", "Recip", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

615,716

[ "sri", "->", "extra_cost", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "from_type", "==", "PSEUDO_REG_TYPE", ")", "||", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "from_type", ")", ")", "||", "(", "from_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", ")", "return", "true", ";", "if", "(", "to_type", "==", "from_type", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", "return", "true", ";", "if", "(", "rs6000_secondary_reload_simple_move", "(", "to_type", ",", "from_type", ",", "mode", ")", ")", "{", "if", "(", "sri", ")", "{", "sri", "->", "icode", "=", "CODE_FOR_nothing", ";" ]

LLVM

X86

TD

program_repair

CPU

615,717

[ "<FIXS>", "let", "Defs", "=", "[", "EAX", ",", "ECX", ",", "EDX", ",", "FP0", ",", "FP1", ",", "FP2", ",", "FP3", ",", "FP4", ",", "FP5", ",", "FP6", ",", "ST0", ",", "XMM0", ",", "XMM1", ",", "XMM2", ",", "XMM3", "]", "in", "{", "<FIXE>" ]

[ "let", "isCall", "=", "<NUM_LIT>", "in", "<BUGS>", "let", "Defs", "=", "[", "EAX", ",", "ECX", ",", "EDX", ",", "FP0", ",", "FP1", ",", "FP2", ",", "FP3", ",", "FP4", ",", "FP5", ",", "FP6", ",", "ST0", "]", "in", "{", "<BUGE>", "def", "CALLpcrel32", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "ops", "calltarget", ":", "$", "dst", ")", ",", "<STR_LIT>", ">", ";", "def", "CALL32r", ":", "I", "<NUM_LIT>", ",", "MRM2r", ",", "(", "ops", "R32", ":", "$", "dst", ")", ",", "<STR_LIT>", ">", ";", "def", "CALL32m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "ops", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ">", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

615,718

[ "Offset", "=", "false", ";" ]

[ "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "SrcReg", ",", "isKill", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "FI", ",", "MMO", ")", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", "Unexpected register store without NEON", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,719

[ "}" ]

[ "let", "ParserMatchClass", "=", "SImm7s4Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

m32r

MD

next_suggestion

MPU

615,720

[ "<STR_LIT>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

615,721

[ "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_OR", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_XOR", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_NAND", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MIN", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MAX", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMIN", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMAX", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_CMP_SWAP", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "MVT", "::", "i64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "OR", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SHL_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SRA_PARTS", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "MVT", "::", "i1", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ConstantPool", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "GlobalTLSAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "PtrVT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "EXCEPTIONADDR", ",", "PtrVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "EHSELECTION", ",", "PtrVT", ",", "Expand", ")", ";", "for", "(", "unsigned", "I", "=", "MVT", "::", "FIRST_FP_VALUETYPE", ";", "I", "<=", "MVT", "::", "LAST_FP_VALUETYPE", ";", "++", "I", ")", "{", "MVT", "VT", "=", "MVT", "::", "SimpleValueType", "(", "I", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FRINT", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "VT", ",", "Expand", ")", ";", "}", "}", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FMA", ",", "MVT", "::", "f128", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "f80", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "f64", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "f128", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "f128", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "f32", ",", "Custom", ")", ";" ]

GCC

sh

CPP

program_repair

CPU

615,722

[ "<FIXS>", "rtx", "pat", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "enum", "machine_mode", "tmode", "=", "VOIDmode", ";", "int", "nop", "=", "<NUM_LIT>", ",", "i", ";", "rtx", "op", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "rtx", "pat", ";", "<BUGE>", "if", "(", "signature_args", "[", "signature", "]", "[", "<NUM_LIT>", "]", ")", "{" ]

GCC

i386

CPP

stmt_completion

CPU

615,723

[ ",", "void", "const", "*", "_", "_", "P", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_expandloadu_epi32", "(", "_", "_", "mmask8", "_", "_", "U" ]

LLVM

CSKY

CPP

next_suggestion

CPU

615,724

[ "uint64_t", "V", "=", "(", "(", "Imm", "^", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";" ]

[ "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "<STR_LIT>", "Invalid immediate", "<STR_LIT>", ")", ";", "if", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "}", "else", "{" ]

LLVM

X86

CPP

stmt_completion

CPU

615,725

[ "<NUM_LIT>", ")", ";" ]

[ "static", "SDValue", "extract256BitVector", "(", "SDValue", "Vec", ",", "unsigned", "IdxVal", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "assert", "(", "Vec", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", "&&", "<STR_LIT>", "Unexpected vector size!", "<STR_LIT>", ")", ";", "return", "extractSubVector", "(", "Vec", ",", "IdxVal", ",", "DAG", ",", "dl", "," ]

GCC

aarch64

CPP

code_generation

CPU

615,726

[ "tree", "function_resolver", "::", "resolve_uniform_opt_n", "(", "unsigned", "int", "nops", ")", "{", "unsigned", "int", "i", ",", "nargs", ";", "type_suffix_index", "type", ";", "if", "(", "!", "check_gp_argument", "(", "nops", ",", "i", ",", "nargs", ")", "||", "(", "type", "=", "infer_vector_type", "(", "i", ")", ")", "==", "NUM_TYPE_SUFFIXES", ")", "return", "error_mark_node", ";", "unsigned", "int", "first_arg", "=", "i", "++", ";", "for", "(", ";", "i", "<", "nargs", "-", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "require_matching_vector_type", "(", "i", ",", "first_arg", ",", "type", ")", ")", "return", "error_mark_node", ";", "return", "finish_opt_n_resolution", "(", "i", ",", "first_arg", ",", "type", ")", ";", "}" ]

[ "Resolve", "a", "(", "possibly", "predicated", ")", "function", "that", "offers", "a", "choice", "between", "taking", ":", "-", "NOPS", "like-typed", "vector", "arguments", "or", "-", "NOPS", "-", "1", "like-typed", "vector", "arguments", "followed", "by", "a", "scalar", "argument", "Return", "the", "function", "decl", "of", "the", "resolved", "function", "on", "success", ",", "otherwise", "report", "a", "suitable", "error", "and", "return", "error_mark_node", "." ]

GCC

microblaze

CPP

next_suggestion

MPU

615,727

[ "return", "microblaze_classify_unspec", "(", "info", ",", "xconst0", ")", ";" ]

[ "rtx", "offset", ";", "info", "->", "type", "=", "ADDRESS_INVALID", ";", "info", "->", "regA", "=", "NULL", ";", "info", "->", "regB", "=", "NULL", ";", "info", "->", "offset", "=", "NULL", ";", "info", "->", "symbol", "=", "NULL", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_INVALID", ";", "offset", "=", "NULL", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "{", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "regA", "=", "x", ";", "info", "->", "offset", "=", "const0_rtx", ";", "return", "microblaze_valid_base_register_p", "(", "info", "->", "regA", ",", "mode", ",", "strict", ")", ";", "}", "case", "PLUS", ":", "{", "xplus0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "xplus1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "microblaze_valid_base_register_p", "(", "xplus0", ",", "mode", ",", "strict", ")", ")", "{", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "regA", "=", "xplus0", ";", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "CONST_INT", ")", "{", "info", "->", "offset", "=", "xplus1", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "UNSPEC", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "xplus1", ")", ";", "}", "else", "if", "(", "(", "GET_CODE", "(", "xplus1", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "xplus1", ")", "==", "LABEL_REF", ")", ")", "{", "if", "(", "flag_pic", "==", "<NUM_LIT>", "||", "microblaze_tls_symbol_p", "(", "xplus1", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol", "=", "xplus1", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "xplus1", ")", "==", "CONST", ")", "{", "rtx", "xconst0", "=", "XEXP", "(", "xplus1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "UNSPEC", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "return", "microblaze_classify_unspec", "(", "info", ",", "xconst0", ")", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "SMALL_INT", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", "||", "GET_CODE", "(", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", ")", "{", "offset", "=", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ";", "xconst0", "=", "XEXP", "(", "xconst0", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "xconst0", ")", "==", "LABEL_REF", ")", "{", "if", "(", "flag_pic", "==", "<NUM_LIT>", "||", "microblaze_tls_symbol_p", "(", "xconst0", ")", ")", "return", "false", ";", "info", "->", "type", "=", "ADDRESS_SYMBOLIC", ";", "info", "->", "symbol", "=", "xplus1", ";", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "xconst0", ")", "==", "UNSPEC", "&&", "TARGET_PIC_DATA_TEXT_REL", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "info", "->", "offset", "=", "offset", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

615,728

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

[ "class", "SIMDLdStSingleBPost", "<", "bit", "L", ",", "bit", "R", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asm", ",", "dag", "oops", ",", "dag", "iops", ">", ":", "BaseSIMDLdStSingle", "<", "L", ",", "R", ",", "opcode", ",", "asm", ",", "<STR_LIT>", ",", "oops", ",", "iops", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "Xm", ";" ]

GCC

i386

CPP

code_generation

CPU

615,729

[ "bool", "ix86_expand_pinsr", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "pos", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "SUBREG_P", "(", "dst", ")", ")", "{", "pos", "+=", "SUBREG_BYTE", "(", "dst", ")", "*", "BITS_PER_UNIT", ";", "dst", "=", "SUBREG_REG", "(", "dst", ")", ";", "}", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V1TImode", ":", "{", "machine_mode", "srcmode", ",", "dstmode", ";", "rtx", "(", "*", "pinsr", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "d", ";", "if", "(", "!", "int_mode_for_size", "(", "size", ",", "<NUM_LIT>", ")", ".", "exists", "(", "&", "srcmode", ")", ")", "return", "false", ";", "switch", "(", "srcmode", ")", "{", "case", "E_QImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V16QImode", ";", "pinsr", "=", "gen_sse4_1_pinsrb", ";", "break", ";", "case", "E_HImode", ":", "if", "(", "!", "TARGET_SSE2", ")", "return", "false", ";", "dstmode", "=", "V8HImode", ";", "pinsr", "=", "gen_sse2_pinsrw", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V4SImode", ";", "pinsr", "=", "gen_sse4_1_pinsrd", ";", "break", ";", "case", "E_DImode", ":", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "dstmode", "=", "V2DImode", ";", "pinsr", "=", "gen_sse4_1_pinsrq", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "pos", "&", "(", "size", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "SUBREG_P", "(", "src", ")", ")", "{", "unsigned", "int", "srcpos", "=", "SUBREG_BYTE", "(", "src", ")", ";", "if", "(", "srcpos", ">", "<NUM_LIT>", ")", "{", "rtx", "extr_ops", "[", "<NUM_LIT>", "]", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "srcmode", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "srcmode", ",", "SUBREG_REG", "(", "src", ")", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "size", ")", ";", "extr_ops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "srcpos", "*", "BITS_PER_UNIT", ")", ";", "if", "(", "!", "ix86_expand_pextr", "(", "extr_ops", ")", ")", "return", "false", ";", "src", "=", "extr_ops", "[", "<NUM_LIT>", "]", ";", "}", "else", "src", "=", "gen_lowpart", "(", "srcmode", ",", "SUBREG_REG", "(", "src", ")", ")", ";", "}", "if", "(", "GET_MODE", "(", "dst", ")", "==", "dstmode", ")", "d", "=", "dst", ";", "else", "d", "=", "gen_reg_rtx", "(", "dstmode", ")", ";", "emit_insn", "(", "pinsr", "(", "d", ",", "gen_lowpart", "(", "dstmode", ",", "dst", ")", ",", "gen_lowpart", "(", "srcmode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "(", "pos", "/", "size", ")", ")", ")", ")", ";", "if", "(", "d", "!=", "dst", ")", "emit_move_insn", "(", "dst", ",", "gen_lowpart", "(", "GET_MODE", "(", "dst", ")", ",", "d", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "false", ";", "}", "}" ]

[ "Expand", "an", "insert", "into", "a", "vector", "register", "through", "pinsr", "insn", ".", "Return", "true", "if", "successful", "." ]

LLVM

SystemZ

CPP

stmt_completion

CPU

615,730

[ ")", ")", ";" ]

[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f64", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4f32", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "*", "U", ":", "Vec", "->", "uses", "(", ")", ")", "{", "if", "(", "U", "!=", "Op0", ".", "getNode", "(", ")", "&&", "U", "->", "hasOneUse", "(", ")", "&&", "U", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Vec", "&&", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "OtherExtend", "=", "SDValue", "(", "*", "U", "->", "use_begin", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "OtherExtend", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FP_EXTEND", "&&", "OtherExtend", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "SDValue", "(", "U", ",", "<NUM_LIT>", ")", "&&", "OtherExtend", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", "{", "SDValue", "VExtend", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "v2f64", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "VExtend", ".", "getNode", "(", ")", ")", ";", "SDValue", "Extract1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SDLoc", "(", "U", ")", ",", "MVT", "::", "f64", ",", "VExtend", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "U", ")", ",", "MVT", "::", "i32", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Extract1", ".", "getNode", "(" ]

LLVM

AVR

CPP

stmt_completion

MPU

615,731

[ "port number", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";" ]

[ "static", "void", "fixup_port6", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{", "unsigned_width", "(", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>" ]

GCC

nds32

MD

stmt_completion

CPU

615,732

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

program_repair

CPU

615,733

[ "<FIXS>", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "<FIXE>" ]

[ "}", "MI", ".", "clear", "(", ")", ";", "<BUGS>", "result", "=", "decodeNEONLoadStoreInstruction32", "(", "MI", ",", "insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "<BUGE>", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

615,734

[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bits_21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "T", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

m68k

MD

next_suggestion

MPU

615,735

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

AArch64

CPP

code_generation

CPU

615,736

[ "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AArch64MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "AArch64MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", "->", "getNumLocalDynamicTLSAccesses", "(", ")", "<", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "MachineDominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "return", "VisitNode", "(", "DT", "->", "getRootNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

CSKY

CPP

stmt_completion

CPU

615,737

[ ";" ]

[ "return", "CSKYMCExpr", "::", "VK_CSKY_None", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_ADDR", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_GOT", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_GOTOFF", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_PLT", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_TLSGD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_TLSLE", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "CSKYMCExpr", "::", "VK_CSKY_TLSIE" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,738

[ "return", "<NUM_LIT>", ";" ]

[ "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "regPos", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "regPos", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

615,739

[ "*", "<NUM_LIT>", ")", ")", "return", "false", ";" ]

[ "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int", "Half", "=", "NumElems", "/", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Half", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "NumElems", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "Half", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumElems", ",", "NumElems" ]

LLVM

ARM

CPP

code_generation

CPU

615,740

[ "bool", "ARMTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "*", "LibInfo", ",", "HardwareLoopInfo", "&", "HWLoopInfo", ")", "{", "if", "(", "!", "ST", "->", "hasLOB", "(", ")", "||", "DisableLowOverheadLoops", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: Disabled\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "SE", ".", "hasLoopInvariantBackedgeTakenCount", "(", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: No BETC\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "SCEV", "*", "BackedgeTakenCount", "=", "SE", ".", "getBackedgeTakenCount", "(", "L", ")", ";", "if", "(", "isa", "<", "SCEVCouldNotCompute", ">", "(", "BackedgeTakenCount", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: Uncomputable BETC\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "SCEV", "*", "TripCountSCEV", "=", "SE", ".", "getAddExpr", "(", "BackedgeTakenCount", ",", "SE", ".", "getOne", "(", "BackedgeTakenCount", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "SE", ".", "getUnsignedRangeMax", "(", "TripCountSCEV", ")", ".", "getBitWidth", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: Trip count does not fit into 32bits\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "IsHardwareLoopIntrinsic", "=", "[", "]", "(", "Instruction", "&", "I", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "{", "switch", "(", "Call", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "start_loop_iterations", ":", "case", "Intrinsic", "::", "test_set_loop_iterations", ":", "case", "Intrinsic", "::", "loop_decrement", ":", "case", "Intrinsic", "::", "loop_decrement_reg", ":", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "IsTailPredLoop", "=", "false", ";", "auto", "ScanLoop", "=", "[", "&", "]", "(", "Loop", "*", "L", ")", "{", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "maybeLoweredToCall", "(", "I", ")", "||", "IsHardwareLoopIntrinsic", "(", "I", ")", "||", "isa", "<", "InlineAsm", ">", "(", "I", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARMHWLoops: Bad instruction: ", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ")", "IsTailPredLoop", "|=", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "get_active_lane_mask", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vctp8", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vctp16", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vctp32", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "arm_mve_vctp64", ";", "}", "}", "return", "true", ";", "}", ";", "for", "(", "auto", "Inner", ":", "*", "L", ")", "if", "(", "!", "ScanLoop", "(", "Inner", ")", ")", "return", "false", ";", "if", "(", "!", "ScanLoop", "(", "L", ")", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "L", "->", "getHeader", "(", ")", "->", "getContext", "(", ")", ";", "HWLoopInfo", ".", "CounterInReg", "=", "true", ";", "HWLoopInfo", ".", "IsNestingLegal", "=", "false", ";", "HWLoopInfo", ".", "PerformEntryTest", "=", "AllowWLSLoops", "&&", "!", "IsTailPredLoop", ";", "HWLoopInfo", ".", "CountType", "=", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "HWLoopInfo", ".", "LoopDecrement", "=", "ConstantInt", "::", "get", "(", "HWLoopInfo", ".", "CountType", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}" ]

[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

615,741

[ "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "Arg", "=", "EmitIntExt", "(", "SrcVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "Arg", "=", "EmitIntExt", "(", "SrcVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown arg promotion!", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", "Assuming store on stack.", "<STR_LIT>", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

615,742

[ "(", "<NUM_LIT>", ")", ";" ]

[ "MachineInstrBuilder", "R600InstrInfo", "::", "buildDefaultInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "Src0Reg", ",", "unsigned", "Src1Reg", ")", "const", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addReg", "(", "Src1Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "PRED_SEL_OFF", ")", ".", "addImm" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,743

[ "return", "AMDGPU", "::", "NoRegister", ";" ]

[ "case", "AMDGPU", "::", "VCC", ":", "case", "AMDGPU", "::", "VCC_LO", ":", "case", "AMDGPU", "::", "VCC_HI", ":", "case", "AMDGPU", "::", "M0", ":", "case", "AMDGPU", "::", "FLAT_SCR", ":", "return", "MO", ".", "getReg", "(", ")", ";", "default", ":", "break", ";", "}", "}" ]

GCC

arm

CPP

stmt_completion

CPU

615,744

[ "int8x16_t", ")", "_", "_", "b", ")", ";" ]

[ "vhaddq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ")", "{", "return", "(", "uint8x16_t", ")", "_", "_", "builtin_neon_vhadduv16qi", "(", "(", "int8x16_t", ")", "_", "_", "a", ",", "(" ]

GCC

rs6000

CPP

stmt_completion

CPU

615,745

[ "is_relevant", "=", "<NUM_LIT>", ";" ]

[ "machine_mode", "mode", "=", "GET_MODE", "(", "DF_REF_REAL_REG", "(", "mention", ")", ")", ";", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "insn", ")", "==", "SET", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "GET_MODE", "(", "SET_DEST", "(", "insn", ")", ")", ")", ")", "mode", "=", "GET_MODE", "(", "SET_DEST", "(", "insn", ")", ")", ";", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", "||", "mode", "==", "TImode", ")", "{", "insn_entry", "[", "uid", "]", ".", "is_relevant", "=", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", "||", "FLOAT128_VECTOR_P", "(", "mode", ")", ")", "insn_entry", "[", "uid", "]", ".", "is_128_int", "=", "<NUM_LIT>", ";", "if", "(", "DF_REF_INSN_INFO", "(", "mention", ")", ")", "insn_entry", "[", "uid", "]", ".", "contains_subreg", "=", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "mention", ")", ",", "DF_REF_REAL_REG", "(", "mention", ")", ")", ";", "else", "if", "(", "REG_FUNCTION_VALUE_P", "(", "DF_REF_REG", "(", "mention", ")", ")", ")", "insn_entry", "[", "uid", "]", ".", "is_live_out", "=", "<NUM_LIT>", ";", "union_uses", "(", "insn_entry", ",", "insn", ",", "mention", ")", ";", "}", "}", "if", "(", "insn_entry", "[", "uid", "]", ".", "is_relevant", ")", "{", "insn_entry", "[", "uid", "]", ".", "is_load", "=", "insn_is_load_p", "(", "insn", ")", ";", "insn_entry", "[", "uid", "]", ".", "is_store", "=", "insn_is_store_p", "(", "insn", ")", ";", "if", "(", "insn_is_swap_p", "(", "insn", ")", ")", "insn_entry", "[", "uid", "]", ".", "is_swap", "=", "<NUM_LIT>", ";", "else", "{", "unsigned", "int", "special", "=", "SH_NONE", ";", "insn_entry", "[", "uid", "]", ".", "is_swappable", "=", "insn_is_swappable_p", "(", "insn_entry", ",", "insn", ",", "&", "special", ")", ";", "if", "(", "special", "!=", "SH_NONE", "&&", "insn_entry", "[", "uid", "]", ".", "contains_subreg", ")", "insn_entry", "[", "uid", "]", ".", "is_swappable", "=", "<NUM_LIT>", ";", "else", "if", "(", "special", "!=", "SH_NONE", ")", "insn_entry", "[", "uid", "]", ".", "special_handling", "=", "special", ";", "else", "if", "(", "insn_entry", "[", "uid", "]", ".", "contains_subreg", ")", "insn_entry", "[", "uid", "]", ".", "special_handling", "=", "SH_SUBREG", ";", "}", "}", "}", "}", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "\\nSwap insn entry table when first built\\n", "<STR_LIT>", ")", ";", "dump_swap_insn_table", "(", "insn_entry", ")", ";", "}", "unsigned", "e", "=", "get_max_uid", "(", ")", ",", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "insn_entry", "[", "i", "]", ".", "is_relevant", ")", "continue", ";", "swap_web_entry", "*", "root", "=", "(", "swap_web_entry", "*", ")", "(", "&", "insn_entry", "[", "i", "]", ")", "->", "unionfind_root", "(", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_live_in", "||", "insn_entry", "[", "i", "]", ".", "is_live_out", "||", "(", "insn_entry", "[", "i", "]", ".", "contains_subreg", "&&", "insn_entry", "[", "i", "]", ".", "special_handling", "!=", "SH_SUBREG", ")", "||", "insn_entry", "[", "i", "]", ".", "is_128_int", "||", "insn_entry", "[", "i", "]", ".", "is_call", "||", "!", "(", "insn_entry", "[", "i", "]", ".", "is_swappable", "||", "insn_entry", "[", "i", "]", ".", "is_swap", ")", ")", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "insn_entry", "[", "i", "]", ".", "is_load", "||", "insn_entry", "[", "i", "]", ".", "is_store", ")", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_swap", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_swappable", ")", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_swap", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_load", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_store", "&&", "swap_feeds_both_load_and_store", "(", "&", "insn_entry", "[", "i", "]", ")", ")", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", "&&", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "{", "rtx", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "def", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "chain_contains_only_swaps", "(", "insn_entry", ",", "link", ",", "FOR_LOADS", ")", ")", "{", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "}", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", "&&", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "{", "rtx", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "chain_contains_only_swaps", "(", "insn_entry", ",", "link", ",", "FOR_STORES", ")", ")", "{", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "}", "}", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "\\nSwap insn entry table after web analysis\\n", "<STR_LIT>", ")", ";", "dump_swap_insn_table", "(", "insn_entry", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "(", "insn_entry", "[", "i", "]", ".", "is_load", "||", "insn_entry", "[", "i", "]", ".", "is_store", ")", "&&", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "{", "swap_web_entry", "*", "root_entry", "=", "(", "swap_web_entry", "*", ")", "(", "(", "&", "insn_entry", "[", "i", "]", ")", "->", "unionfind_root", "(", ")", ")", ";", "if", "(", "!", "root_entry", "->", "web_not_optimizable", ")", "mark_swaps_for_removal", "(", "insn_entry", ",", "i", ")", ";", "}", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_swappable", "&&", "insn_entry", "[", "i", "]", ".", "special_handling", ")", "{", "swap_web_entry", "*", "root_entry", "=", "(", "swap_web_entry", "*", ")", "(", "(", "&", "insn_entry", "[", "i", "]", ")", "->", "unionfind_root", "(", ")", ")", ";", "if", "(", "!", "root_entry", "->", "web_not_optimizable", ")", "handle_special_swappables", "(", "insn_entry", ",", "i", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "insn_entry", "[", "i", "]", ".", "will_delete", ")", "replace_swap_with_copy", "(", "insn_entry", ",", "i", ")", ";", "free", "(", "insn_entry", ")", ";", "df_remove_problem", "(", "df_chain", ")", ";", "df_process_deferred_rescans", "(", ")", ";", "df_set_flags", "(", "DF_RD_PRUNE_DEAD_DEFS", ")", ";", "df_chain_add_problem", "(", "DF_UD_CHAIN", ")", ";", "df_analyze", "(", ")", ";", "swap_web_entry", "*", "pass2_insn_entry", ";", "pass2_insn_entry", "=", "XCNEWVEC", "(", "swap_web_entry", ",", "get_max_uid", "(", ")", ")", ";", "FOR_ALL_BB_FN", "(", "bb", ",", "fun", ")", "FOR_BB_INSNS_SAFE", "(", "bb", ",", "insn", ",", "curr_insn", ")", "{", "unsigned", "int", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "pass2_insn_entry", "[", "uid", "]", ".", "insn", "=", "insn", ";", "pass2_insn_entry", "[", "uid", "]", "." ]

GCC

arm

CPP

next_suggestion

CPU

615,746

[ "}" ]

[ "_", "_", "arm_vminnmaq_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vminnmaq_fv8hf", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

615,747

[ "(", ")", ")", ";" ]

[ "addPass", "(", "createUnifyFunctionExitNodesPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";", "addPass", "(", "createPatmosSPClonePass", "(", ")", ")", ";", "}", "addPass", "(", "createPatmosIntrinsicEliminationPass" ]

LLVM

ARM

TD

stmt_completion

CPU

615,748

[ "=", "Rn", ";" ]

[ "def", "rsr", ":", "AsI1", "<", "opcod", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", ",", "DPSoRegRegFrm", ",", "iis", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteALUsr", ",", "ReadALUsr", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

bpf

CPP

next_suggestion

Virtual ISA

615,749

[ "ret", "->", "sec_name", "=", "sec_name", ";" ]

[ "struct", "btf_ext_info_sec", "*", "*", "tmp", "=", "&", "btf_ext", ";", "while", "(", "*", "tmp", "!=", "NULL", ")", "{", "if", "(", "strcmp", "(", "(", "*", "tmp", ")", "->", "sec_name", ",", "sec_name", ")", "==", "<NUM_LIT>", ")", "return", "*", "tmp", ";", "tmp", "=", "&", "(", "(", "*", "tmp", ")", "->", "next", ")", ";", "}", "if", "(", "add", "==", "false", ")", "return", "NULL", ";", "struct", "btf_ext_info_sec", "*", "ret", "=", "ggc_cleared_alloc", "<", "struct", "btf_ext_info_sec", ">", "(", ")", ";", "*", "tmp", "=", "ret", ";" ]

LLVM

MBlaze

CPP

stmt_completion

MPU

615,750

[ "STI", ")", "{" ]

[ "MBlazeDisassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "MCDisassembler", "(" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

615,751

[ "unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,752

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

615,753

[ "return", "false", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIEPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRIPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandRXYPseudo", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "bool", "DestIsHigh", "=", "isHighReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "bool", "SrcIsHigh", "=", "isHighReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "SrcIsHigh", "==", "DestIsHigh", ")", "MI", "->", "setDesc", "(", "get", "(", "DestIsHigh", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "else", "{", "MI", "->", "setDesc", "(", "get", "(", "DestIsHigh", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "^", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "splitAdjDynAlloc", "(", "MI", ")", ";", "return", "true", ";", "default", ":" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,754

[ "}" ]

[ "def", "ShifterOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

615,755

[ "this", ")", ";" ]

[ "case", "WebAssembly", "::", "FALLTHROUGH_RETURN_v4i32", ":", "case", "WebAssembly", "::", "FALLTHROUGH_RETURN_v4f32", ":", "{", "assert", "(", "MFI", "->", "isVRegStackified", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "fallthrough-return: $pop", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "getWARegStackId", "(", "MFI", "->", "getWAReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "break", ";", "}", "case", "WebAssembly", "::", "FALLTHROUGH_RETURN_VOID", ":", "if", "(", "isVerbose", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "fallthrough-return", "<STR_LIT>", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "break", ";", "default", ":", "{", "WebAssemblyMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*" ]

LLVM

Mips

CPP

program_repair

CPU

615,756

[ "<FIXS>", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "IsTailCall", "=", "isEligibleForTailCallOptimization", "(", "MipsCCInfo", ",", "NextStackOffset", ",", "*", "MF", ".", "getInfo", "MipsFunctionInfo", ">", "(", ")", ")", ";", "<FIXE>" ]

[ "SmallVector", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<BUGS>", "MipsCCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "<BUGE>", "MipsCC", "MipsCCInfo", "(", "CallConv", ",", "Subtarget", ",", "CCInfo", ")", ";", "<BUGS>", "CCInfo", ".", "PreAnalyzeCallOperandsForF128_", "(", "Outs", ",", "CLI", ".", "getArgs", "(", ")", ",", "Callee", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "MipsCCInfo", ".", "analyzeCallOperands", "(", "Outs", ",", "IsVarArg", ",", "Subtarget", ".", "abiUsesSoftFloat", "(", ")", ",", "Callee", ".", "getNode", "(", ")", ",", "CLI", ".", "getArgs", "(", ")", ",", "CCInfo", ")", ";", "<BUGS>", "CCInfo", ".", "ClearOriginalArgWasF128", "(", ")", ";", "<BUGE>", "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "IsTailCall", ")", "<BUGS>", "IsTailCall", "=", "isEligibleForTailCallOptimization", "(", "CCInfo", ",", "NextStackOffset", ",", "*", "MF", ".", "getInfo", "MipsFunctionInfo", ">", "(", ")", ")", ";", "<BUGE>", "if", "(", "!", "IsTailCall", "&&", "CLI", ".", "CS", "&&", "CLI", ".", "CS", "->", "isMustTailCall", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "failed to perform tail call elimination on a call ", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,757

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

615,758

[ "InstEmitter", ".", "EncodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";" ]

[ "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "AMDGPUInstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "MF", "->", "getSubtarget", "(", ")", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "MCObjectStreamer", "&", "ObjStreamer", "=", "(", "MCObjectStreamer", "&", ")", "OutStreamer", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,759

[ "const", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "const", "LoadInst", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "int", "HexagonTTIImpl", "::", "getUserCost", "(", "const", "User", "*", "U", ")", "{", "auto", "isCastFoldedIntoLoad", "=", "[", "]", "(", "const", "CastInst", "*", "CI", ")", "->", "bool", "{", "if", "(", "!", "CI", "->", "isIntegerCast", "(", ")", ")", "return", "false", ";" ]

GCC

stormy16

CPP

next_suggestion

CPU

615,760

[ "}" ]

[ "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "gen_rtx_PLUS", "(", "HImode", ",", "src0", ",", "src1", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "BImode", ",", "<NUM_LIT>", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clobber", ")", ")", ")", ";", "return", "insn", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

615,761

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "mode", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "iflags", ";", "bits", "<", "<NUM_LIT>", ">", "mode", ";", "bit", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imod", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "iflags", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

615,762

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sat", ";" ]

[ "class", "MVE_ScalarShiftDRegRegWithSat", "<", "string", "iname", ",", "bit", "op5", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_ScalarShiftDRegRegBase", "<", "iname", ",", "(", "ins", "tGPREven", ":", "$", "RdaLo_src", ",", "tGPROdd", ":", "$", "RdaHi_src", ",", "rGPR", ":", "$", "Rm", ",", "saturateop", ":", "$", "sat", ")", ",", "<STR_LIT>", ",", "op5", ",", "<NUM_LIT>", ",", "pattern", ">", "{", "bit", "sat", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,763

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

GCC

c4x

MD

stmt_completion

DSP

615,764

[ "]", ")" ]

[ "(", "float_extend", ":", "HF", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,765

[ "Vv32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qt4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qt4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]

GCC

rs6000

CPP

code_generation

CPU

615,766

[ "static", "unsigned", "rs6000_loop_unroll_adjust", "(", "unsigned", "nunroll", ",", "struct", "loop", "*", "loop", ")", "{", "if", "(", "unroll_only_small_loops", ")", "{", "if", "(", "loop", "->", "ninsns", "<=", "<NUM_LIT>", ")", "return", "MIN", "(", "<NUM_LIT>", ",", "nunroll", ")", ";", "if", "(", "loop", "->", "ninsns", "<=", "<NUM_LIT>", ")", "return", "MIN", "(", "<NUM_LIT>", ",", "nunroll", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "nunroll", ";", "}" ]

[ "Implement", "targetm.loop_unroll_adjust", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,767

[ "}" ]

[ "}", "else", "{", "if", "(", "auto", "MIB", "=", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "ResultReg", ",", "*", "RS", ")", ")", "{", "Register", "ScaledReg", "=", "ResultReg", ";", "BuildMI", "(", "*", "MBB", ",", "*", "MIB", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_LSHRREV_B32_e64", ")", ",", "ScaledReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";", "const", "bool", "IsVOP2", "=", "MIB", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_ADD_U32_e32", ";", "if", "(", "IsVOP2", "||", "AMDGPU", "::", "isInlinableLiteral32", "(", "Offset", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "MIB", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "IsVOP2", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MIB", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_ADD_CO_U32_e64", "&&", "<STR_LIT>", "Need to reuse carry out register", "<STR_LIT>", ")", ";", "Register", "ConstOffsetReg", ";", "if", "(", "!", "isWave32", ")", "ConstOffsetReg", "=", "getSubReg", "(", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "AMDGPU", "::", "sub0", ")", ";", "else", "ConstOffsetReg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "*", "MIB", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "ConstOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "MIB", ".", "addReg", "(", "ConstOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "Register", "TmpScaledReg", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ",", "MI", ",", "<NUM_LIT>", ",", "false", ")", ";", "Register", "ScaledReg", "=", "TmpScaledReg", ".", "isValid", "(", ")", "?", "TmpScaledReg", ":", "FrameReg", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_LSHR_B32", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "!", "TmpScaledReg", ".", "isValid", "(", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_SUB_U32", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_LSHL_B32", ")", ",", "ScaledReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ";", "}", "}", "}", "if", "(", "IsCopy", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "else", "FIOp", ".", "ChangeToRegister", "(", "ResultReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}", "if", "(", "IsMUBUF", ")", "{", "assert", "(", "static_cast", "<", "int", ">", "(", "FIOperandNum", ")", "==", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "auto", "&", "SOffset", "=", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "assert", "(", "(", "SOffset", ".", "isReg", "(", ")", "&&", "SOffset", ".", "getReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", "||", "(", "SOffset", ".", "isImm", "(", ")", "&&", "SOffset", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", ";", "if", "(", "SOffset", ".", "isReg", "(", ")", ")", "{", "if", "(", "FrameReg", "==", "AMDGPU", "::", "NoRegister", ")", "{", "SOffset", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "SOffset", ".", "setReg", "(", "FrameReg", ")", ";", "}", "}", "else", "if", "(", "SOffset", ".", "isImm", "(", ")", "&&", "FrameReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "SOffset", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "}", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "OldImm", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ";", "int64_t", "NewOffset", "=", "OldImm", "+", "Offset", ";", "if", "(", "SIInstrInfo", "::", "isLegalMUBUFImmOffset", "(", "NewOffset", ")", "&&", "buildMUBUFOffsetLoadStore", "(", "ST", ",", "FrameInfo", ",", "MI", ",", "Index", ",", "NewOffset", ")", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "}", "FIOp", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "if", "(", "!", "TII", "->", "isImmOperandLegal", "(", "*", "MI", ",", "FIOperandNum", ",", "FIOp", ")", ")", "{", "Register", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "TmpReg", ")", ".", "addImm", "(", "Offset", ")", ";", "FIOp", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

615,768

[ "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{" ]

[ "int", "NewMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", "}", ";", "int", "NumV2Elements", "=", "count_if", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "int", "V2Index", "=", "std", "::", "find_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", "-", "Mask", ".", "begin", "(", ")", ";", "int", "V2AdjIndex", "=", "V2Index", "^", "<NUM_LIT>", ";", "if", "(", "Mask", "[", "V2AdjIndex", "]", "<", "<NUM_LIT>", ")", "{", "if", "(", "V2Index", "<", "<NUM_LIT>", ")", "std", "::", "swap", "(", "LowV", ",", "HighV", ")", ";", "NewMask", "[", "V2Index", "]", "-=", "<NUM_LIT>", ";", "}", "else", "{", "int", "V1Index", "=", "V2AdjIndex", ";", "int", "BlendMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "V2Index", "]", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Mask", "[", "V1Index", "]", ",", "<NUM_LIT>", "}", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "BlendMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "V2Index", "<", "<NUM_LIT>", ")", "{", "LowV", "=", "V2", ";", "HighV", "=", "V1", ";", "}", "else", "{", "HighV", "=", "V2", ";", "}", "NewMask", "[", "V1Index", "]", "=", "<NUM_LIT>", ";", "NewMask", "[", "V2Index", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask" ]

GCC

ia64

CPP

stmt_completion

CPU

615,769

[ "<NUM_LIT>", ")", ";" ]

[ "if", "(", "_", "U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "(", "_", "U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,770

[ "}" ]

[ "bool", "ARMAsmParser", "::", "parseDirectiveLtorg", "(", "SMLoc", "L", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitCurrentConstantPool", "(", ")", ";", "return", "false", ";" ]

GCC

i386

CPP

stmt_completion

CPU

615,771

[ ",", "_", "_", "m128d", "_", "_", "B", ",", "_", "_", "m128d", "_", "_", "C", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fmadd_pd", "(", "_", "_", "m128d", "_", "_", "A" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

615,772

[ ",", "Outs", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";" ]

[ "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall" ]

LLVM

X86

CPP

stmt_completion

CPU

615,773

[ ";" ]

[ "SDValue", "X86TargetLowering", "::", "getReturnAddressFrameIndex", "(", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "X86RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "X86MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,774

[ "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,775

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

615,776

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Priv", "->", "Subscopes", ".", "size", "(", ")", ";", "i", "++", ")", "{" ]

[ "for", "(", "auto", "block", ":", "Priv", "->", "Blocks", ")", "{", "delete", "block", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,777

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,778

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

615,779

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,780

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,781

[ "Rm", ",", "FPR64", ":", "$", "Ra", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f64", "(", "fma", "(", "fneg", "FPR64", ":", "$", "Rn", ")", ",", "FPR64", ":", "$", "Rm", ",", "(", "fneg", "FPR64", ":", "$", "Ra", ")", ")", ")", ",", "(", "FNMADDDrrr", "FPR64", ":", "$", "Rn", ",", "FPR64", ":", "$" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,782

[ "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";" ]

[ "bool", "IsSDWA", "=", "false", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureGCN3Encoding", "]", ")", "report_fatal_error", "(", "<STR_LIT>", "Disassembly not yet supported for subtarget", "<STR_LIT>", ")", ";", "const", "unsigned", "MaxInstBytesNum", "=", "(", "std", "::", "min", ")", "(", "(", "size_t", ")", "<NUM_LIT>", ",", "Bytes_", ".", "size", "(", ")", ")", ";", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "DecodeStatus", "Res", "=", "MCDisassembler", "::", "Fail", ";", "do", "{", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "{", "IsSDWA", "=", "true", ";", "break", ";", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureUnpackedD16VMem", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX80_UNPACKED64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

615,783

[ "Value", "*", "IntrVec4", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";" ]

[ "TransposedMatrix", ".", "resize", "(", "<NUM_LIT>", ")", ";", "uint32_t", "IntMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "ArrayRef", "<", "uint32_t", ">", "Mask", "=", "makeArrayRef", "(", "IntMask1", ",", "<NUM_LIT>", ")", ";", "Value", "*", "IntrVec1", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";", "Value", "*", "IntrVec2", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";", "uint32_t", "IntMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Mask", "=", "makeArrayRef", "(", "IntMask2", ",", "<NUM_LIT>", ")", ";", "Value", "*", "IntrVec3", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "Mask", ")", ";" ]

GCC

rs6000

CPP

program_repair

CPU

615,784

[ "<FIXS>", "if", "(", "info", "->", "gp_size", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "fp_size", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "altivec_size", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "spe_gp_size", "==", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "vrsave_size", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "lr_save_p", ")", "<FIXE>", "<FIXS>", "if", "(", "info", "->", "cr_save_p", ")", "<FIXE>" ]

[ "if", "(", "info", "->", "calls_p", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tcalls_p = %5d\\n", "<STR_LIT>", ",", "info", "->", "calls_p", ")", ";", "<BUGS>", "if", "(", "info", "->", "gp_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tgp_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "gp_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "fp_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tfp_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "fp_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "altivec_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\taltivec_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "altivec_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "spe_gp_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tspe_gp_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "spe_gp_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "vrsave_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tvrsave_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "vrsave_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "lr_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tlr_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "lr_save_offset", ")", ";", "<BUGS>", "if", "(", "info", "->", "cr_save_offset", ")", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\tcr_save_offset = %5d\\n", "<STR_LIT>", ",", "info", "->", "cr_save_offset", ")", ";", "if", "(", "info", "->", "varargs_save_offset", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,785

[ "}" ]

[ "void", "ARMInstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "<STR_LIT>", "::", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "Mode", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,786

[ ")", "{" ]

[ "void", "setXnackSetting", "(", "TargetIDSetting", "NewXnackSetting" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,787

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

615,788

[ ")", ")", ")", ",", "(", "v2f64", "QPR", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "bitconvert", "(", "v4i32", "QPR", ":", "$", "src" ]

GCC

s390

CPP

stmt_completion

MPU

615,789

[ "regs_ever_clobbered", ")", ";" ]

[ "if", "(", "epilogue_completed", "&&", "RTX_FRAME_RELATED_P", "(", "cur_insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", "&&", "GENERAL_REG_P", "(", "SET_DEST", "(", "pat", ")", ")", ")", "{", "if", "(", "GET_MODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "DImode", "&&", "FP_REG_P", "(", "SET_SRC", "(", "pat", ")", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "MEM", ")", "continue", ";", "}", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&", "load_multiple_operation", "(", "pat", ",", "VOIDmode", ")", ")", "continue", ";", "}", "not", "e_stores", "(", "pat", ",", "s390_reg_clobbered_rtx", "," ]

GCC

nds32

CPP

next_suggestion

CPU

615,790

[ "}" ]

[ "switch", "(", "code", ")", "{", "case", "NE", ":", "return", "EQ", ";", "case", "EQ", ":", "return", "NE", ";", "case", "GT", ":", "return", "LE", ";", "case", "LE", ":", "return", "GT", ";", "case", "GE", ":", "return", "LT", ";", "case", "LT", ":", "return", "GE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

615,791

[ "return", "true", ";" ]

[ "for", "(", "unsigned", "i", "=", "pos", "+", "<NUM_LIT>", ";", "i", "<", "uses", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "uses", ".", "test", "(", "i", ")", ")", "return", "false", ";", "}" ]

GCC

rs6000

CPP

next_suggestion

CPU

615,792

[ "}" ]

[ "mask", "=", "(", "cnt", "&", "<NUM_LIT>", ")", "?", "vec_splat_u8", "(", "<NUM_LIT>", ")", ":", "vec_splat_u8", "(", "-", "<NUM_LIT>", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_and", "(", "vec_slo", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "x", ".", "v", ")", ",", "mask", ")", ")", ")", ";" ]

GCC

rs6000

MD

program_repair

CPU

615,793

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

615,794

[ "<NUM_LIT>", ";" ]

[ "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FPDiff", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return" ]

GCC

arm

CPP

program_repair

CPU

615,795

[ "<FIXS>", "*", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<FIXE>" ]

[ "*", "cost", "=", "COSTS_N_INSNS", "(", "insns", ")", ";", "if", "(", "speed_p", ")", "*", "cost", "+=", "insns", "*", "extra_cost", "->", "alu", ".", "arith", ";", "<BUGS>", "*", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<BUGE>", "return", "true", ";", "}", "else", "if", "(", "speed_p", ")" ]

GCC

aarch64

MD

next_suggestion

CPU

615,796

[ "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_replace_reg_mode", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "VHALF", ">", "mode", ")" ]

[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,797

[ "SDT_AArch64DupLane", ">", ";" ]

[ "def", "AArch64duplane64", ":", "SDNode", "<", "<STR_LIT>", "," ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,798

[ "}" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

615,799

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]