docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	XCore	CPP	stmt_completion	MPU	615,400	[ ")", ";" ]	[ "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,401	[ "}" ]	[ "assert", "(", "!", "NoDstReg", "&&", "<STR_LIT>", "Internal error", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "<STR_LIT>", "Pure imm operand expected", "<STR_LIT>", ")", ";", "unsigned", "imm12", "=", "getIImm3Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ThumbExpandImm", "(", "imm12", ")", ")", ")", ";", "++", "OpIdx", ";", "return", "true", ";" ]
GCC	arm	CPP	stmt_completion	CPU	615,402	[ ")", ")", ";" ]	[ "tree", "function_resolver", "::", "report_no_such_form", "(", "type_suffix_index", "type", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "%qE has no form that takes %qT arguments", "<STR_LIT>", ",", "fndecl", ",", "get_vector_type", "(", "type" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	615,403	[ "bits", "<", "<NUM_LIT>", ">", "tfe", ";" ]	[ "let", "DisableEncoding", "=", "ps", ".", "DisableEncoding", ";", "let", "TSFlags", "=", "ps", ".", "TSFlags", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "dlc", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "srsrc", ";", "bits", "<", "<NUM_LIT>", ">", "slc", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	615,404	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SrcB", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Switches", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "OperandType", "=", "OpType", ".", "FP32", ";" ]
LLVM	ARM	CPP	code_generation	CPU	615,405	[ "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "return", "llvm", "::", "getITInstrPredicate", "(", "MBBI", ",", "PredReg", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]
LLVM	X86	CPP	next_suggestion	CPU	615,406	[ "SRL", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "SRL", ")", ";" ]	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "R", ")", ";", "}", "if", "(", "ShiftAmt", ">=", "<NUM_LIT>", ")", "{", "SDValue", "Upper", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "<NUM_LIT>", ",", "DAG", ")", ";", "SDValue", "Lower", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "ShiftAmt", "-", "<NUM_LIT>", ",", "DAG", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "else", "{", "SDValue", "Upper", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "ShiftAmt", ",", "DAG", ")", ";", "SDValue", "Lower", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "Lower", "=", "DAG", ".", "getBitcast", "(", "ExVT", ",", "Lower", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Ex", ")", ";", "}", ";", "APInt", "APIntShiftAmt", ";", "if", "(", "!", "isConstantSplat", "(", "Amt", ",", "APIntShiftAmt", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "ShiftAmt", "=", "APIntShiftAmt", ".", "getZExtValue", "(", ")", ";", "if", "(", "SupportedVectorShiftWithImm", "(", "VT", ",", "Subtarget", ",", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "getTargetVShiftByConstNode", "(", "X86Opc", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "if", "(", "(", "(", "!", "Subtarget", ".", "hasXOP", "(", ")", "&&", "VT", "==", "MVT", "::", "v2i64", ")", "\|\|", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "MVT", "::", "v4i64", ")", ")", "&&", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", ")", "return", "ArithmeticShiftRight64", "(", "ShiftAmt", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v16i8", "\|\|", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "MVT", "::", "v32i8", ")", "\|\|", "VT", "==", "MVT", "::", "v64i8", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ShiftVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "ShiftAmt", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "R", ",", "R", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", "&&", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "SDValue", "Zeros", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "assert", "(", "VT", "==", "MVT", "::", "v64i8", "&&", "<STR_LIT>", "Unexpected element type!", "<STR_LIT>", ")", ";", "SDValue", "CMP", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "v64i1", ",", "Zeros", ",", "R", ",", "ISD", "::", "SETGT", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VT", ",", "CMP", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Zeros", ",", "R", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "Subtarget", ".", "hasXOP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "SDValue", "SHL", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ShiftVT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "SHL", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "SHL", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "uint8_t", "(", "-", "<NUM_LIT>", "U", "<<", "ShiftAmt", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "{", "SDValue", "SRL", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ShiftVT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";" ]
LLVM	Nyuzi	CPP	code_generation	GPU	615,407	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Nyuzi DAG->DAG Pattern Instruction Selection", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	615,408	[ "bool", "WebAssembly", "::", "mayThrow", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "THROW", ":", "case", "WebAssembly", "::", "THROW_S", ":", "case", "WebAssembly", "::", "RETHROW", ":", "case", "WebAssembly", "::", "RETHROW_S", ":", "return", "true", ";", "}", "if", "(", "isCallIndirect", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "getCalleeOp", "(", "MI", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", "\|\|", "MO", ".", "isSymbol", "(", ")", ")", ";", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "const", "char", "", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "strcmp", "(", "Name", ",", "<STR_LIT>", "memcpy", "<STR_LIT>", ")", "==", "<NUM_LIT>", "\|\|", "strcmp", "(", "Name", ",", "<STR_LIT>", "memmove", "<STR_LIT>", ")", "==", "<NUM_LIT>", "\|\|", "strcmp", "(", "Name", ",", "<STR_LIT>", "memset", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";", "}", "const", "auto", "", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "return", "true", ";", "if", "(", "F", "->", "doesNotThrow", "(", ")", ")", "return", "false", ";", "if", "(", "F", "->", "getName", "(", ")", "==", "CxaBeginCatchFn", "\|\|", "F", "->", "getName", "(", ")", "==", "PersonalityWrapperFn", "\|\|", "F", "->", "getName", "(", ")", "==", "StdTerminateFn", ")", "return", "false", ";", "return", "true", ";", "}" ]	[ "Return", "true", "if", "this", "instruction", "may", "throw", "an", "exception", "." ]
GCC	aarch64	MD	program_repair	CPU	615,409	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VHSDF_HSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VHSDF_HSDF", "[", "(", "match_operand", ":", "VHSDF_HSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RSQRTE", ")", ")", "]" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,410	[ "(", ")", ";" ]	[ "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "ARM", "::", "tGPRRegisterClass", "\|\|", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isARMLowRegister", "(", "DestReg", ")", ")", ")", "&&", "<STR_LIT>", "Unknown regclass!", "<STR_LIT>", ")", ";", "if", "(", "RC", "==", "ARM", "::", "tGPRRegisterClass", "\|\|", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isARMLowRegister", "(", "DestReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,411	[ "}" ]	[ "let", "MispredictPenalty", "=", "<NUM_LIT>", ";", "let", "LoopMicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "PostRAScheduler", "=", "<NUM_LIT>", ";", "let", "CompleteModel", "=", "<NUM_LIT>", ";", "list", "<", "Predicate", ">", "UnsupportedFeatures", "=", "[", "HasSVE2", ",", "HasSVE2AES", ",", "HasSVE2SM4", ",", "HasSVE2SHA3", ",", "HasSVE2BitPerm", ",", "HasPAuth", ",", "HasSVE2orStreamingSVE", "]", ";", "let", "FullInstRWOverlapCheck", "=", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	615,412	[ "RegBankInfo", ".", "reset", "(", "RBI", ")", ";" ]	[ "CallLoweringInfo", ".", "reset", "(", "new", "BPFCallLowering", "(", "", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "BPFLegalizerInfo", "(", "", "this", ")", ")", ";", "auto", "", "RBI", "=", "new", "BPFRegisterBankInfo", "(", "", "getRegisterInfo", "(", ")", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,413	[ "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,414	[ "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";" ]	[ "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "{", "if", "(", "Op", "!=", "G_ADD", ")", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "<NUM_LIT>", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "<NUM_LIT>", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "if", "(", "ST", ".", "hasDivideInARMMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "{", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "<NUM_LIT>", ",", "widen_8_16", ")", ";", "if", "(", "ST", ".", "hasDivideInARMMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_INTTOPTR", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_INTTOPTR", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTRTOINT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTRTOINT", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,415	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,416	[ "else", "{" ]	[ "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "GV", "->", "isDSOLocal", "(", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "this", ",", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "GV", "->", "isDSOLocal", "(", ")", "?", "<NUM_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "!", "GV", "->", "isDSOLocal", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,417	[ "[", "CS", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=" ]
GCC	mep	CPP	program_repair	CPU	615,418	[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpaddaca0_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", "VOLATILE", ")", "<FIXE>" ]	[ ";", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpaddaca0", ".", "b", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpaddaca0_b_P0S", "<STR_LIT>", "cpaddaca0.b $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpaddaca0_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", ")", "<BUGE>", "<STR_LIT>", "cpaddaca0.b $crqp,$crpp", "<STR_LIT>", "(", "+", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u0", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u8", "#", "x18", ")", "crqp", "crpp", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u23", "#", "x5", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u28", "<NUM_LIT>", ")", ")", "(", "sequence", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,419	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	615,420	[ "<FIXS>", "(", "v1i64", "(", "scalar_to_vector", "GR64", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<FIXE>" ]	[ "def", "MMX_MOVD64rrv164", ":", "MMXI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "VR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR64", ":", "$", "dst", ",", "<BUGS>", "(", "v1i64", "(", "scalar_to_vector", "GR64", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<BUGE>", "let", "neverHasSideEffects", "=", "<NUM_LIT>", "indef", "MMX_MOVQ64rr", ":", "MMXI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "VR64", ":", "$", "dst", ")", ",", "(", "ins", "VR64", ":", "$", "src", ")", "," ]
GCC	sh	MD	stmt_completion	CPU	615,421	[ "[", "<NUM_LIT>", "]", ")", ")" ]	[ "rtx", "picreg", "=", "sh_get_fdpic_reg_initial_val", "(", ")", "rtx", "t", "=", "!", "can_create_pseudo_p", "(", ")", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "GET_MODE", "(", "operands" ]
GCC	rs6000	CPP	stmt_completion	CPU	615,422	[ "_", "_", "v2df", ")", "_", "_", "Y", ")", ")", ";" ]	[ "return", "(", "_", "_", "m128d", ")", "vec_add", "(", "vec_mergeh", "(", "(", "_", "_", "v2df", ")", "_", "_", "X", ",", "(", "_", "_", "v2df", ")", "_", "_", "Y", ")", ",", "vec_mergel", "(", "(", "_", "_", "v2df", ")", "_", "_", "X", ",", "(" ]
GCC	visium	MD	next_suggestion	Virtual ISA	615,423	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "reg", ":", "DI", "R_MDB", ")", "]", "UNSPEC_MDBHI", ")", ")", "]" ]
LLVM	X86	CPP	program_repair	CPU	615,424	[ "<FIXS>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<FIXE>", "<FIXS>", "unsigned", "MaxAlign", "=", "std", "::", "max", "(", "MFI", "->", "getMaxAlignment", "(", ")", ",", "calculateMaxStackAlignment", "(", "MFI", ")", ")", ";", "<FIXE>", "<FIXS>", "MFI", "->", "setMaxAlignment", "(", "MaxAlign", ")", ";", "<FIXE>" ]	[ "voidX86RegisterInfo", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "<BUGS>", "MachineFrameInfo", "", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<BUGE>", "<BUGS>", "unsigned", "MaxAlign", "=", "std", "::", "max", "(", "FFI", "->", "getMaxAlignment", "(", ")", ",", "calculateMaxStackAlignment", "(", "FFI", ")", ")", ";", "<BUGE>", "<BUGS>", "FFI", "->", "setMaxAlignment", "(", "MaxAlign", ")", ";", "<BUGE>", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "X86MachineFunctionInfo", ">", "(", ")", ";", "int32_t", "TailCallReturnAddrDelta", "=", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";" ]
GCC	i386	MD	program_repair	CPU	615,425	[ "<FIXS>", "machine_mode", ",", "rtx", "[", "]", ",", "bool", "=", "false", ")", "<FIXE>", "<FIXS>", "machine_mode", ",", "rtx", "[", "]", ",", "bool", "=", "false", ")", "<FIXE>", "<FIXS>", "extern", "bool", "ix86_binary_operator_ok", "(", "enum", "rtx_code", ",", "machine_mode", ",", "rtx", "[", "<NUM_LIT>", "]", ",", "bool", "=", "false", ")", "<FIXE>" ]	[ "extern", "void", "ix86_expand_vector_move", "(", "machine_mode", ",", "rtx", "[", "]", ")", "extern", "void", "ix86_expand_vector_move_misalign", "(", "machine_mode", ",", "rtx", "[", "]", ")", "extern", "rtx", "ix86_fixup_binary_operands", "(", "enum", "rtx_code", ",", "<BUGS>", "machine_mode", ",", "rtx", "[", "]", ")", "<BUGE>", "extern", "void", "ix86_fixup_binary_operands_no_copy", "(", "enum", "rtx_code", ",", "machine_mode", ",", "rtx", "[", "]", ")", "extern", "void", "ix86_expand_binary_operator", "(", "enum", "rtx_code", ",", "<BUGS>", "machine_mode", ",", "rtx", "[", "]", ")", "<BUGE>", "extern", "void", "ix86_expand_vector_logical_operator", "(", "enum", "rtx_code", ",", "machine_mode", ",", "rtx", "[", "]", ")", "<BUGS>", "extern", "bool", "ix86_binary_operator_ok", "(", "enum", "rtx_code", ",", "machine_mode", ",", "rtx", "[", "<NUM_LIT>", "]", ")", "<BUGE>", "extern", "bool", "ix86_avoid_lea_for_add", "(", "rtx_insn", "", ",", "rtx", "[", "]", ")", "extern", "bool", "ix86_use_lea_for_mov", "(", "rtx_insn", "", ",", "rtx", "[", "]", ")", "extern", "bool", "ix86_avoid_lea_for_addr", "(", "rtx_insn", "*", ",", "rtx", "[", "]", ")" ]
GCC	sh	CPP	next_suggestion	CPU	615,426	[ "DECL_NON_ADDR_CONST_P", "(", "decl", ")", "=", "<NUM_LIT>", ";" ]	[ "else", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "\|\|", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "&&", "DECL_RTL", "(", "decl", ")", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "DECL_RTL", "(", "decl", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "sh_symbian_dllimport_name_p", "(", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "const", "char", "*", "oldname", "=", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "tree", "idp", "=", "get_identifier", "(", "oldname", "+", "strlen", "(", "DLL_IMPORT_PREFIX", ")", ")", ";", "rtx", "new", "rtl", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "%s %q+D %s after being referenced with dllimport linkage", "<STR_LIT>", ",", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "?", "<STR_LIT>", "variable", "<STR_LIT>", ":", "<STR_LIT>", "function", "<STR_LIT>", ",", "decl", ",", "(", "DECL_INITIAL", "(", "decl", ")", "\|\|", "!", "DECL_EXTERNAL", "(", "decl", ")", ")", "?", "<STR_LIT>", "defined locally", "<STR_LIT>", ":", "<STR_LIT>", "redeclared without dllimport attribute", "<STR_LIT>", ")", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", "=", "new", "rtl", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	615,427	[ ",", "<NUM_LIT>", ",", "pred_basic_fp", ">", "{" ]	[ "class", "MVE_VCMPqrf", "<", "string", "suffix", ",", "bit", "size", ">", ":", "MVE_VCMPqr", "<", "suffix", ",", "size" ]
GCC	rx	MD	stmt_completion	CPU	615,428	[ ",", "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "BLK", "[", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "]", "UNSPEC_SETMEM", ")", "]", "<STR_LIT>", "{", "rtx", "addr", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", "rtx", "val", "=", "gen_rtx_REG", "(", "QImode" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,429	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	TMS320C64X	CPP	stmt_completion	VLIW	615,430	[ "r", ";" ]	[ "void", "setFunctionalUnitScheduler", "(", "ResourceAssignment", "*", "r", ")", "{", "FUSched", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,431	[ "}" ]	[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	615,432	[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "{" ]
GCC	i386	CPP	stmt_completion	CPU	615,433	[ "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", "," ]
LLVM	Mips	TD	program_repair	CPU	615,434	[ "<FIXS>", "let", "AdditionalPredicates", "=", "[", "IsFP64bit", "]", ",", "DecoderNamespace", "=", "<STR_LIT>", "in", "{", "<FIXE>" ]	[ "ABSS_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "}", "<BUGS>", "let", "Predicates", "=", "[", "HasStdEnc", ",", "IsFP64bit", "]", ",", "DecoderNamespace", "=", "<STR_LIT>", "in", "{", "<BUGE>", "def", "CVT_S_D64", ":", "ABSS_FT", "<STR_LIT>", ",", "FGR32Opnd", ",", "FGR64Opnd", ",", "II_CVT", ">", ",", "ABSS_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "CVT_S_L", ":", "ABSS_FT", "<STR_LIT>", ",", "FGR32Opnd", ",", "FGR64Opnd", ",", "II_CVT", ">", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	615,435	[ ")", ";" ]	[ "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "", "A", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "<NUM_LIT>", ";", "if", "(", "const", "MCSymbolRefExpr", "", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "ARM_RELOC_VANILLA", "&&", "<STR_LIT>", "invalid reloc for 2 symbols", "<STR_LIT>", ")", ";", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "symbol '", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", "' can not be undefined in a subtraction expression", "<STR_LIT>", ")", ";", "return", ";", "}", "Type", "=", "MachO", "::", "ARM_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "ARM_RELOC_SECTDIFF", "\|\|", "Type", "==", "MachO", "::", "ARM_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "\|", "(", "MachO", "::", "ARM_RELOC_PAIR", "<<", "<NUM_LIT>", ")", "\|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "\|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "\|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "\|", "(", "Type", "<<", "<NUM_LIT>", ")", "\|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "\|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "\|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE" ]
LLVM	ARM	TD	next_suggestion	CPU	615,436	[ "def", "SDTARMVCMP", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";" ]	[ "}", "]", ">", ";", "def", "word_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	615,437	[ ")", ";" ]	[ "return", "new", "X86SpeculativeLoadHardeningPass", "(" ]
LLVM	AMDGPU	CPP	program_repair	GPU	615,438	[ "<FIXS>", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "AMDGPU", "::", "splitMUBUFOffset", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Align", ")", ")", "{", "<FIXE>" ]	[ "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "<BUGS>", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "AMDGPU", "::", "splitMUBUFOffset", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ")", ")", "{", "<BUGE>", "Offsets", "[", "<NUM_LIT>", "]", "=", "N0", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "ImmOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]
LLVM	Sparc	CPP	code_generation	CPU	615,439	[ "bool", "SparcAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "O", "<<", "'", "[", "'", ";", "printMemOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "'", "]", "'", ";", "return", "false", ";", "}" ]	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]
LLVM	AMDGPU	CPP	program_repair	GPU	615,440	[ "<FIXS>", "!", "llvm", "::", "AMDGPU", "::", "getMUBUFIsBufferInv", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", "{", "<FIXE>" ]	[ "if", "(", "FlatASCount", ">", "<NUM_LIT>", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "else", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "<BUGS>", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1_SC", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1_VOL", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_GL0_INV", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_GL1_INV", ")", "{", "<BUGE>", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "SIInstrInfo", "::", "isAtomicNoRet", "(", "Inst", ")", ")", "\|\|" ]
GCC	ia64	MD	stmt_completion	CPU	615,441	[ ")" ]	[ "(", "define_query_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	615,442	[ "}" ]	[ "let", "mayLoad", "=", "ps", ".", "mayLoad", ";", "let", "mayStore", "=", "ps", ".", "mayStore", ";", "bits", "<", "<NUM_LIT>", ">", "sdst", ";", "bits", "<", "<NUM_LIT>", ">", "src0", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_src0", ",", "src0", ",", "?", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_sdst", ",", "sdst", ",", "?", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	615,443	[ ")", ";" ]	[ "HexagonConstEvaluator", "HCE", "(", "MF", ")", ";", "return", "MachineConstPropagator", "(", "HCE", ")", ".", "run", "(", "MF" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,444	[ "}" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MoveVecShifterOperand", ";" ]
GCC	mcore	CPP	stmt_completion	MPU	615,445	[ "(", "mode", ",", "type", ")", ";" ]	[ "CUMULATIVE_ARGS", "", "args_so_far", "=", "get_cumulative_args", "(", "args_so_far_v", ")", ";", "current_function_anonymous_args", "=", "<NUM_LIT>", ";", "number_of_regs_before_varargs", "=", "", "args_so_far", "+", "mcore_num_arg_regs" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,446	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,447	[ "}" ]	[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	615,448	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fnmsub_sd", "(", "_", "_", "m128d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vfmaddsd3_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "W", ",", "-", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "-", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	615,449	[ "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{" ]	[ "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "unsigned", "ID", "=", "createPICLabelUId", "(", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mips", "::", "CONSTPOOL_ENTRY", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "<NUM_LIT>", ")", ")", ";", "++", "NumCPEs", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewIsland", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,450	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	615,451	[ "GPR64sp", ":", "$", "base", ")", ";" ]	[ "let", "ParserMatchClass", "=", "MemoryNoIndexOperand", ";", "let", "MIOperandInfo", "=", "(", "ops" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,452	[ ",", "GPR64sp", ":", "$", "addr", ",", "simm9", ":", "$", "off", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "post_store", "(", "v16i8", "FPR128", ":", "$", "Rt", ")", ",", "GPR64sp", ":", "$", "addr", ",", "simm9", ":", "$", "off", ")", ",", "(", "STRQpost", "FPR128", ":", "$", "Rt" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,453	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	615,454	[ "<FIXS>", "NumBytesToCreateFrame", "+=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "}", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "<BUGS>", "unsigned", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "<BUGE>", "bool", "HasBTI", "=", "any_of", "(", "RepeatedSequenceLocs", ",", "[", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "return", "C", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "branch-target-enforcement", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,455	[ "LayoutSucc", "->", "removeSuccessor", "(", "UncondTarget", ")", ";" ]	[ "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "MII", "!=", "MBB", "->", "end", "(", ")", ")", "{", "MachineInstr", "", "MI", "=", "MII", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "IsConditionalBranch", "(", "Opc", ")", ")", "{", "unsigned", "NumSuccs", "=", "MBB", "->", "succ_size", "(", ")", ";", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "", "FirstSucc", "=", "", "SI", ";", "MachineBasicBlock", "", "SecondSucc", "=", "", "(", "++", "SI", ")", ";", "MachineBasicBlock", "", "LayoutSucc", "=", "nullptr", ";", "MachineBasicBlock", "", "JumpAroundTarget", "=", "nullptr", ";", "if", "(", "MBB", "->", "isLayoutSuccessor", "(", "FirstSucc", ")", ")", "{", "LayoutSucc", "=", "FirstSucc", ";", "JumpAroundTarget", "=", "SecondSucc", ";", "}", "else", "if", "(", "MBB", "->", "isLayoutSuccessor", "(", "SecondSucc", ")", ")", "{", "LayoutSucc", "=", "SecondSucc", ";", "JumpAroundTarget", "=", "FirstSucc", ";", "}", "else", "{", "}", "MachineBasicBlock", "", "CondBranchTarget", "=", "nullptr", ";", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jumpt", ")", "\|\|", "(", "MI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jumpf", ")", ")", "{", "CondBranchTarget", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "}", "if", "(", "!", "LayoutSucc", "\|\|", "(", "CondBranchTarget", "!=", "JumpAroundTarget", ")", ")", "{", "continue", ";", "}", "if", "(", "(", "NumSuccs", "==", "<NUM_LIT>", ")", "&&", "LayoutSucc", "&&", "(", "LayoutSucc", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "(", "LayoutSucc", "->", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "IsUnconditionalJump", "(", "LayoutSucc", "->", "front", "(", ")", ".", "getOpcode", "(", ")", ")", ")", "{", "MachineBasicBlock", "*", "UncondTarget", "=", "LayoutSucc", "->", "front", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "bool", "case1", "=", "LayoutSucc", "->", "isLayoutSuccessor", "(", "JumpAroundTarget", ")", ";", "bool", "case2", "=", "JumpAroundTarget", "->", "isSuccessor", "(", "UncondTarget", ")", "&&", "JumpAroundTarget", "->", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "IsUnconditionalJump", "(", "JumpAroundTarget", "->", "back", "(", ")", ".", "getOpcode", "(", ")", ")", "&&", "JumpAroundTarget", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "JumpAroundTarget", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ";", "if", "(", "case1", "\|\|", "case2", ")", "{", "InvertAndChangeJumpTarget", "(", "MI", ",", "UncondTarget", ")", ";", "MBB", "->", "removeSuccessor", "(", "JumpAroundTarget", ")", ";", "MBB", "->", "addSuccessor", "(", "UncondTarget", ")", ";", "LayoutSucc", "->", "erase", "(", "LayoutSucc", "->", "begin", "(", ")", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,456	[ "AllocSize", ";" ]	[ "PointerType", "", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AS", ".", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Function has local memory argument. Promoting to ", "<STR_LIT>", "<STR_LIT>", "local memory disabled.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", ".", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,457	[ ",", "<NUM_LIT>", ",", "Neon_mla", ">", ";" ]	[ "def", "MLAvvv_2S", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR64", ",", "v2i32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,458	[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	615,459	[ ";" ]	[ "if", "(", "isDarwinABI", "\|\|", "isPPC64", ")", "return", "(", "isELFv2ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,460	[ "else", "return", "Error", "(", "L", ",", "<STR_LIT>", "unrecognized syntax mode in .syntax directive", "<STR_LIT>", ")", ";" ]	[ "StringRef", "Mode", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "unified", "<STR_LIT>", "\|\|", "Mode", "==", "<STR_LIT>", "UNIFIED", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Mode", "==", "<STR_LIT>", "divided", "<STR_LIT>", "\|\|", "Mode", "==", "<STR_LIT>", "DIVIDED", "<STR_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", "'.syntax divided' arm asssembly not supported", "<STR_LIT>", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	615,461	[ "]", ")" ]	[ "(", "define_code_iterator", "COMPARISONS", "[", "lt", "le", "eq", "ge", "gt" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	615,462	[ ")", "{" ]	[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializePatmosAsmParser", "(" ]
GCC	i386	CPP	stmt_completion	CPU	615,463	[ "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "_", "_", "builtin_ia32_compressstoresi512_mask", "(", "(", "_", "_", "v16si", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16si", ")", "_", "_", "A", "," ]
LLVM	AArch64	CPP	program_repair	CPU	615,464	[ "<FIXS>", "MergeForward", "=", "true", ";", "<FIXE>" ]	[ "if", "(", "!", "ModifiedRegs", "[", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", "&&", "!", "UsedRegs", "[", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", ")", "{", "<BUGS>", "mergeForward", "=", "true", ";", "<BUGE>", "return", "MBBI", ";", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	615,465	[ ".", "hasVarSizedObjects", "(", ")", ";" ]	[ "bool", "Mips16FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "getMaxCallFrameSize", "(", ")", ")", "&&", "!", "MFI" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,466	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Qv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,467	[ "break", ";" ]	[ "getAddrMode6OneLane32AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "<NUM_LIT>", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":" ]
LLVM	ARM	TD	stmt_completion	CPU	615,468	[ "<NUM_LIT>", ">", ";" ]	[ "def", "MemRegRQS3OffsetAsmOperand", ":", "MemRegRQOffsetAsmOperand", "<" ]
LLVM	Mips	CPP	code_generation	CPU	615,469	[ "void", "MipsTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Result", ";", "if", "(", "Constraint", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "char", "ConstraintLetter", "=", "Constraint", "[", "<NUM_LIT>", "]", ";", "switch", "(", "ConstraintLetter", ")", "{", "default", ":", "break", ";", "case", "'", "I", "'", ":", "if", "(", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "J", "'", ":", "if", "(", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "K", "'", ":", "if", "(", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "uint64_t", "Val", "=", "(", "uint64_t", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "L", "'", ":", "if", "(", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "&&", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "N", "'", ":", "if", "(", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "Val", "<=", "-", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "O", "'", ":", "if", "(", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "P", "'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "Val", "<=", "<NUM_LIT>", ")", "&&", "(", "Val", ">=", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";", "}" ]	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,470	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]
GCC	ia64	CPP	next_suggestion	CPU	615,471	[ "}" ]	[ "}", "else", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", "==", "UNSPECV_INSN_GROUP_BARRIER", ")", "{", "init_insn_group_barriers", "(", ")", ";", "last_label", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "insns_since_last_label", "=", "<NUM_LIT>", ";", "if", "(", "group_barrier_needed", "(", "insn", ")", ")", "{", "if", "(", "last_label", ")", "{", "if", "(", "dump", ")", "fprintf", "(", "dump", ",", "<STR_LIT>", "Emitting stop before label %d\\n", "<STR_LIT>", ",", "INSN_UID", "(", "last_label", ")", ")", ";", "emit_insn_before", "(", "gen_insn_group_barrier", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "last_label", ")", ";", "insn", "=", "last_label", ";", "init_insn_group_barriers", "(", ")", ";", "last_label", "=", "<NUM_LIT>", ";", "}", "}", "}", "}" ]
GCC	mcore	MD	next_suggestion	MPU	615,472	[ "(", "zero_extend", ":", "HI", "(", "mem", ":", "QI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	615,473	[ "}" ]	[ "static", "DecodeStatus", "DecodeGRH32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,474	[ "(", ")", ";" ]	[ "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "RsrcPtr", "=", "TII", ".", "buildExtractSubReg", "(", "MI", ",", "MRI", ",", "Rsrc", ",", "&", "AMDGPU", "::", "VReg_128RegClass", ",", "AMDGPU", "::", "sub0_sub1", ",", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "Register", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "Register", "SRsrcFormatLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcFormatHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "uint64_t", "RsrcDataFormat", "=", "TII", ".", "getDefaultRsrcDataFormat" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	615,475	[ "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "if", "(", "!", "isUnary", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "!", "isUnary", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	615,476	[ "_", "_", "ridx", "=", "_", "_", "i", ";" ]	[ "unsigned", "short", "_", "_", "rmin", "=", "_", "_", "u", ".", "_", "_", "uh", "[", "_", "_", "ridx", "]", ";", "unsigned", "long", "_", "_", "i", ";", "for", "(", "_", "_", "i", "=", "<NUM_LIT>", ";", "_", "_", "i", "<", "<NUM_LIT>", ";", "_", "_", "i", "++", ")", "{", "if", "(", "_", "_", "u", ".", "_", "_", "uh", "[", "_", "_", "i", "]", "<", "_", "_", "rmin", ")", "{", "_", "_", "rmin", "=", "_", "_", "u", ".", "_", "_", "uh", "[", "_", "_", "i", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,477	[ "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]	[ "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	615,478	[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";" ]	[ "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "operands", "[", "<NUM_LIT>", "]", ",", "&", "nb", ",", "&", "ne", ",", "mode", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "!", "dot", "\|\|", "mode", "==", "DImode", ")", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "LSHIFTRT", "&&", "ne", "==", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", "rldimi. %0,%1,%2,%3", "<STR_LIT>", ";", "return", "<STR_LIT>", "rldimi %0,%1,%2,%3", "<STR_LIT>", ";", "}", "if", "(", "nb", "<", "<NUM_LIT>", "&&", "ne", "<", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "LSHIFTRT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	615,479	[ "<FIXS>", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>" ]	[ "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "INC32_32r", ":", "I", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_UNARY_REG", ">", ",", "<BUGS>", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "DEC32_16r", ":", "I", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR16", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_UNARY_REG", ">", ",", "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "DEC32_32r", ":", "I", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_UNARY_REG", ">", ",", "<BUGS>", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "}", "}" ]
GCC	aarch64	MD	stmt_completion	CPU	615,480	[ "]", ")" ]	[ "(", "define_int_iterator", "SVE_CFP_TERNARY_LANE", "[", "UNSPEC_FCMLA", "UNSPEC_FCMLA90", "UNSPEC_FCMLA180", "UNSPEC_FCMLA270" ]
GCC	aarch64	CPP	stmt_completion	CPU	615,481	[ "_", "b", ")", ";" ]	[ "vdupd_laneq_s64", "(", "int64x2_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "a", ",", "_" ]
LLVM	X86	CPP	stmt_completion	CPU	615,482	[ "<STR_LIT>", ")", ";" ]	[ "while", "(", "I", "->", "getOpcode", "(", ")", "==", "X86", "::", "LEA32r", "\|\|", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "unsigned", "StackPtr", "=", "RegInfo", ".", "getStackRegister", "(", ")", ";", "if", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Context", ".", "SPCopy", "=", "&", "*", "I", "++", ";", "StackPtr", "=", "Context", ".", "SPCopy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MaxAdjust", ">", "<NUM_LIT>", ")", "Context", ".", "MovVector", ".", "resize", "(", "MaxAdjust", ",", "nullptr", ")", ";", "InstClassification", "Classification", ";", "DenseSet", "<", "unsigned", "int", ">", "UsedRegs", ";", "while", "(", "(", "Classification", "=", "classifyInstruction", "(", "MBB", ",", "I", ",", "RegInfo", ",", "UsedRegs", ")", ")", "!=", "Exit", ")", "{", "if", "(", "Classification", "==", "Skip", ")", "{", "++", "I", ";", "continue", ";", "}", "if", "(", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "isReg", "(", ")", "\|\|", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", "!=", "StackPtr", ")", "\|\|", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrScaleAmt", ")", ".", "isImm", "(", ")", "\|\|", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "\|\|", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "\|\|", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrSegmentReg", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "\|\|", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ".", "isImm", "(", ")", ")", "return", ";", "int64_t", "StackDisp", "=", "I", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ".", "getImm", "(", ")", ";", "assert", "(", "StackDisp", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack displacement when passing parameters" ]
GCC	s390	MD	stmt_completion	MPU	615,483	[ "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "ior", ":", "TI", "(", "ashift", ":", "TI", "(", "zero_extend", ":", "TI", "(", "xor", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", "(", "match_operand", ":" ]
GCC	h8300	CPP	code_generation	MPU	615,484	[ "static", "unsigned", "int", "compute_saved_regs", "(", ")", "{", "unsigned", "int", "saved_regs", "=", "<NUM_LIT>", ";", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ")", "{", "if", "(", "WORD_REG_USED", "(", "regno", ")", ")", "saved_regs", "\|=", "<NUM_LIT>", "<<", "regno", ";", "}", "if", "(", "frame_pointer_needed", ")", "saved_regs", "&=", "~", "(", "<NUM_LIT>", "<<", "FRAME_POINTER_REGNUM", ")", ";", "return", "saved_regs", ";", "}" ]	[ "Compute", "which", "registers", "to", "push/pop", ".", "Return", "a", "bit", "vector", "of", "registers", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,485	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	615,486	[ "}" ]	[ "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op3", ",", "Address", ",", "Decoder", ")", ";" ]
GCC	avr	CPP	stmt_completion	MPU	615,487	[ "<STR_LIT>", ")", ";" ]	[ "return", "avr_lookup_function_attribute1", "(", "func", ",", "<STR_LIT>", "naked" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,488	[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeqn1_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_8e583a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	615,489	[ "<FIXS>", "AMDGPUOperand", "::", "Ptr", "defaultDppRowMask", "(", ")", "const", ";", "AMDGPUOperand", "::", "Ptr", "defaultDppBankMask", "(", ")", "const", ";", "<FIXE>", "<FIXS>", "AMDGPUOperand", "::", "Ptr", "defaultDppFI", "(", ")", "const", ";", "<FIXE>" ]	[ "bool", "isSupportedDPPCtrl", "(", "StringRef", "Ctrl", ",", "const", "OperandVector", "&", "Operands", ")", ";", "int64_t", "parseDPPCtrlSel", "(", "StringRef", "Ctrl", ")", ";", "int64_t", "parseDPPCtrlPerm", "(", ")", ";", "<BUGS>", "AMDGPUOperand", "::", "Ptr", "defaultRowMask", "(", ")", "const", ";", "AMDGPUOperand", "::", "Ptr", "defaultBankMask", "(", ")", "const", ";", "<BUGE>", "AMDGPUOperand", "::", "Ptr", "defaultDppBoundCtrl", "(", ")", "const", ";", "<BUGS>", "AMDGPUOperand", "::", "Ptr", "defaultFI", "(", ")", "const", ";", "<BUGE>", "void", "cvtDPP", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "bool", "IsDPP8", "=", "false", ")", ";", "void", "cvtDPP8", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtDPP", "(", "Inst", ",", "Operands", ",", "true", ")", ";" ]
GCC	nios2	MD	stmt_completion	MPU	615,490	[ "XEXP", "(", "x", ",", "<NUM_LIT>", ")" ]	[ "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "rtx", "x", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "REG_P", "(", "x", ")", "?", "const0_rtx", ":" ]
LLVM	R600	CPP	stmt_completion	GPU	615,491	[ "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]	[ "return", "(", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue" ]
LLVM	ARM	TD	stmt_completion	CPU	615,492	[ ",", "VecListDPairAllLanes", ",", "addrmode6dupalign64", ">", ";" ]	[ "def", "VLD2DUPd32", ":", "VLD2DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	615,493	[ ":", "$", "idx", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_Q", ")", "ZPR128", ":", "$", "Zd", ",", "ZPR128", ":", "$", "Zn", ",", "sve_elm_idx_extdup_q" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,494	[ "(", ")", ")", ";" ]	[ "AMDGPUReplaceLDSUseWithPointer", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "initializeAMDGPUReplaceLDSUseWithPointerPass", "(", "*", "PassRegistry", "::", "getPassRegistry" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,495	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,496	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	stormy16	MD	next_suggestion	CPU	615,497	[ "<STR_LIT>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]", "<STR_LIT>" ]
GCC	arm	CPP	code_generation	CPU	615,498	[ "static", "void", "register_builtin_types", "(", ")", "{", "scalar_types", "[", "VECTOR_TYPE_", "#", "#", "ACLE_NAME", "]", "=", "SCALAR_TYPE", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_VECTOR_TYPES", ";", "++", "i", ")", "{", "if", "(", "vector_types", "[", "i", "]", ".", "requires_float", "&&", "!", "TARGET_HAVE_MVE_FLOAT", ")", "continue", ";", "tree", "eltype", "=", "scalar_types", "[", "i", "]", ";", "tree", "vectype", ";", "if", "(", "eltype", "==", "boolean_type_node", ")", "{", "vectype", "=", "get_typenode_from_name", "(", "UINT16_TYPE", ")", ";", "gcc_assert", "(", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "vectype", ")", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "{", "vectype", "=", "arm_mve_type_for_scalar_type", "(", "eltype", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "TYPE_MODE", "(", "vectype", ")", ")", "&&", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "vectype", ")", ")", "==", "<NUM_LIT>", ")", ";", "}", "abi_vector_types", "[", "i", "]", "=", "vectype", ";", "}", "}" ]	[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	615,499	[ "MBB", ".", "erase_instr", "(", "MI", ")", ";" ]	[ "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "OT_OperandsXOR", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "}", "case", "OT_OperandsLwp", ":", "case", "OT_OperandsSwp", ":", "{", "if", "(", "ConsecutiveForward", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "and converting 32-bit: ", "<STR_LIT>", "<<", "", "MI2", "<<", "<STR_LIT>", " to: ", "<STR_LIT>", "<<", "", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "MBB", ".", "erase_instr", "(", "MI2", ")", ";", "return", "true", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown operand transfer!", "<STR_LIT>", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " to 16-bit: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";" ]

LLVM

XCore

CPP

stmt_completion

MPU

615,400

[ ")", ";" ]

[ "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,401

[ "}" ]

[ "assert", "(", "!", "NoDstReg", "&&", "<STR_LIT>", "Internal error", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "<STR_LIT>", "Pure imm operand expected", "<STR_LIT>", ")", ";", "unsigned", "imm12", "=", "getIImm3Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ThumbExpandImm", "(", "imm12", ")", ")", ")", ";", "++", "OpIdx", ";", "return", "true", ";" ]

GCC

arm

CPP

stmt_completion

CPU

615,402

[ ")", ")", ";" ]

[ "tree", "function_resolver", "::", "report_no_such_form", "(", "type_suffix_index", "type", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "%qE has no form that takes %qT arguments", "<STR_LIT>", ",", "fndecl", ",", "get_vector_type", "(", "type" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

615,403

[ "bits", "<", "<NUM_LIT>", ">", "tfe", ";" ]

[ "let", "DisableEncoding", "=", "ps", ".", "DisableEncoding", ";", "let", "TSFlags", "=", "ps", ".", "TSFlags", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "dlc", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "srsrc", ";", "bits", "<", "<NUM_LIT>", ">", "slc", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

615,404

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SrcB", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Switches", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "OperandType", "=", "OpType", ".", "FP32", ";" ]

LLVM

ARM

CPP

code_generation

CPU

615,405

[ "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", "false", ";", "}", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "return", "llvm", "::", "getITInstrPredicate", "(", "MBBI", ",", "PredReg", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]

LLVM

X86

CPP

next_suggestion

CPU

615,406

[ "SRL", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "SRL", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "R", ")", ";", "}", "if", "(", "ShiftAmt", ">=", "<NUM_LIT>", ")", "{", "SDValue", "Upper", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "<NUM_LIT>", ",", "DAG", ")", ";", "SDValue", "Lower", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "ShiftAmt", "-", "<NUM_LIT>", ",", "DAG", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "else", "{", "SDValue", "Upper", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "Ex", ",", "ShiftAmt", ",", "DAG", ")", ";", "SDValue", "Lower", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "Lower", "=", "DAG", ".", "getBitcast", "(", "ExVT", ",", "Lower", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "Ex", "=", "DAG", ".", "getVectorShuffle", "(", "ExVT", ",", "dl", ",", "Upper", ",", "Lower", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Ex", ")", ";", "}", ";", "APInt", "APIntShiftAmt", ";", "if", "(", "!", "isConstantSplat", "(", "Amt", ",", "APIntShiftAmt", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "ShiftAmt", "=", "APIntShiftAmt", ".", "getZExtValue", "(", ")", ";", "if", "(", "SupportedVectorShiftWithImm", "(", "VT", ",", "Subtarget", ",", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "getTargetVShiftByConstNode", "(", "X86Opc", ",", "dl", ",", "VT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "if", "(", "(", "(", "!", "Subtarget", ".", "hasXOP", "(", ")", "&&", "VT", "==", "MVT", "::", "v2i64", ")", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "MVT", "::", "v4i64", ")", ")", "&&", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", ")", "return", "ArithmeticShiftRight64", "(", "ShiftAmt", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v16i8", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "VT", "==", "MVT", "::", "v32i8", ")", "||", "VT", "==", "MVT", "::", "v64i8", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ShiftVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "ShiftAmt", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "R", ",", "R", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", "&&", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "SDValue", "Zeros", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "assert", "(", "VT", "==", "MVT", "::", "v64i8", "&&", "<STR_LIT>", "Unexpected element type!", "<STR_LIT>", ")", ";", "SDValue", "CMP", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "v64i1", ",", "Zeros", ",", "R", ",", "ISD", "::", "SETGT", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VT", ",", "CMP", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Zeros", ",", "R", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "Subtarget", ".", "hasXOP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "SDValue", "SHL", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ShiftVT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";", "SHL", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "SHL", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "uint8_t", "(", "-", "<NUM_LIT>", "U", "<<", "ShiftAmt", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "{", "SDValue", "SRL", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "ShiftVT", ",", "R", ",", "ShiftAmt", ",", "DAG", ")", ";" ]

LLVM

Nyuzi

CPP

code_generation

GPU

615,407

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Nyuzi DAG->DAG Pattern Instruction Selection", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

615,408

[ "bool", "WebAssembly", "::", "mayThrow", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "THROW", ":", "case", "WebAssembly", "::", "THROW_S", ":", "case", "WebAssembly", "::", "RETHROW", ":", "case", "WebAssembly", "::", "RETHROW_S", ":", "return", "true", ";", "}", "if", "(", "isCallIndirect", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "getCalleeOp", "(", "MI", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", ")", ";", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "const", "char", "*", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "strcmp", "(", "Name", ",", "<STR_LIT>", "memcpy", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "Name", ",", "<STR_LIT>", "memmove", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "Name", ",", "<STR_LIT>", "memset", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";", "}", "const", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "return", "true", ";", "if", "(", "F", "->", "doesNotThrow", "(", ")", ")", "return", "false", ";", "if", "(", "F", "->", "getName", "(", ")", "==", "CxaBeginCatchFn", "||", "F", "->", "getName", "(", ")", "==", "PersonalityWrapperFn", "||", "F", "->", "getName", "(", ")", "==", "StdTerminateFn", ")", "return", "false", ";", "return", "true", ";", "}" ]

[ "Return", "true", "if", "this", "instruction", "may", "throw", "an", "exception", "." ]

GCC

aarch64

MD

program_repair

CPU

615,409

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VHSDF_HSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VHSDF_HSDF", "[", "(", "match_operand", ":", "VHSDF_HSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RSQRTE", ")", ")", "]" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,410

[ "(", ")", ";" ]

[ "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "ARM", "::", "tGPRRegisterClass", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isARMLowRegister", "(", "DestReg", ")", ")", ")", "&&", "<STR_LIT>", "Unknown regclass!", "<STR_LIT>", ")", ";", "if", "(", "RC", "==", "ARM", "::", "tGPRRegisterClass", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isARMLowRegister", "(", "DestReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,411

[ "}" ]

[ "let", "MispredictPenalty", "=", "<NUM_LIT>", ";", "let", "LoopMicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "PostRAScheduler", "=", "<NUM_LIT>", ";", "let", "CompleteModel", "=", "<NUM_LIT>", ";", "list", "<", "Predicate", ">", "UnsupportedFeatures", "=", "[", "HasSVE2", ",", "HasSVE2AES", ",", "HasSVE2SM4", ",", "HasSVE2SHA3", ",", "HasSVE2BitPerm", ",", "HasPAuth", ",", "HasSVE2orStreamingSVE", "]", ";", "let", "FullInstRWOverlapCheck", "=", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

615,412

[ "RegBankInfo", ".", "reset", "(", "RBI", ")", ";" ]

[ "CallLoweringInfo", ".", "reset", "(", "new", "BPFCallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "BPFLegalizerInfo", "(", "*", "this", ")", ")", ";", "auto", "*", "RBI", "=", "new", "BPFRegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,413

[ "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,414

[ "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";" ]

[ "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "{", "if", "(", "Op", "!=", "G_ADD", ")", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "<NUM_LIT>", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SDIV", ",", "G_UDIV", "}", ")", "{", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "<NUM_LIT>", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "if", "(", "ST", ".", "hasDivideInARMMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SREM", ",", "G_UREM", "}", ")", "{", "setLegalizeScalarToDifferentSizeStrategy", "(", "Op", ",", "<NUM_LIT>", ",", "widen_8_16", ")", ";", "if", "(", "ST", ".", "hasDivideInARMMode", "(", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Lower", ")", ";", "else", "if", "(", "AEABI", "(", "ST", ")", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Custom", ")", ";", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_INTTOPTR", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_INTTOPTR", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTRTOINT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTRTOINT", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,415

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,416

[ "else", "{" ]

[ "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "GV", "->", "isDSOLocal", "(", ")", "&&", "!", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "if", "(", "SDValue", "V", "=", "promoteToConstantPool", "(", "this", ",", "GV", ",", "DAG", ",", "PtrVT", ",", "dl", ")", ")", "return", "V", ";", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "GV", "->", "isDSOLocal", "(", ")", "?", "<NUM_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "if", "(", "!", "GV", "->", "isDSOLocal", "(", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,417

[ "[", "CS", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=" ]

GCC

mep

CPP

program_repair

CPU

615,418

[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpaddaca0_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", "VOLATILE", ")", "<FIXE>" ]

[ ";", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpaddaca0", ".", "b", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpaddaca0_b_P0S", "<STR_LIT>", "cpaddaca0.b $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpaddaca0_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", ")", "<BUGE>", "<STR_LIT>", "cpaddaca0.b $crqp,$crpp", "<STR_LIT>", "(", "+", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u0", "#", "x0", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u8", "#", "x18", ")", "crqp", "crpp", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u23", "#", "x5", ")", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u28", "<NUM_LIT>", ")", ")", "(", "sequence", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,419

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

615,420

[ "<FIXS>", "(", "v1i64", "(", "scalar_to_vector", "GR64", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<FIXE>" ]

[ "def", "MMX_MOVD64rrv164", ":", "MMXI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "VR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR64", ":", "$", "dst", ",", "<BUGS>", "(", "v1i64", "(", "scalar_to_vector", "GR64", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<BUGE>", "let", "neverHasSideEffects", "=", "<NUM_LIT>", "indef", "MMX_MOVQ64rr", ":", "MMXI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "VR64", ":", "$", "dst", ")", ",", "(", "ins", "VR64", ":", "$", "src", ")", "," ]

GCC

sh

MD

stmt_completion

CPU

615,421

[ "[", "<NUM_LIT>", "]", ")", ")" ]

[ "rtx", "picreg", "=", "sh_get_fdpic_reg_initial_val", "(", ")", "rtx", "t", "=", "!", "can_create_pseudo_p", "(", ")", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "GET_MODE", "(", "operands" ]

GCC

rs6000

CPP

stmt_completion

CPU

615,422

[ "_", "_", "v2df", ")", "_", "_", "Y", ")", ")", ";" ]

[ "return", "(", "_", "_", "m128d", ")", "vec_add", "(", "vec_mergeh", "(", "(", "_", "_", "v2df", ")", "_", "_", "X", ",", "(", "_", "_", "v2df", ")", "_", "_", "Y", ")", ",", "vec_mergel", "(", "(", "_", "_", "v2df", ")", "_", "_", "X", ",", "(" ]

GCC

visium

MD

next_suggestion

Virtual ISA

615,423

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "reg", ":", "DI", "R_MDB", ")", "]", "UNSPEC_MDBHI", ")", ")", "]" ]

LLVM

X86

CPP

program_repair

CPU

615,424

[ "<FIXS>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<FIXE>", "<FIXS>", "unsigned", "MaxAlign", "=", "std", "::", "max", "(", "MFI", "->", "getMaxAlignment", "(", ")", ",", "calculateMaxStackAlignment", "(", "MFI", ")", ")", ";", "<FIXE>", "<FIXS>", "MFI", "->", "setMaxAlignment", "(", "MaxAlign", ")", ";", "<FIXE>" ]

[ "voidX86RegisterInfo", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "<BUGS>", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<BUGE>", "<BUGS>", "unsigned", "MaxAlign", "=", "std", "::", "max", "(", "FFI", "->", "getMaxAlignment", "(", ")", ",", "calculateMaxStackAlignment", "(", "FFI", ")", ")", ";", "<BUGE>", "<BUGS>", "FFI", "->", "setMaxAlignment", "(", "MaxAlign", ")", ";", "<BUGE>", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "X86MachineFunctionInfo", ">", "(", ")", ";", "int32_t", "TailCallReturnAddrDelta", "=", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";" ]

GCC

i386

MD

program_repair

CPU

615,425

[ "<FIXS>", "machine_mode", ",", "rtx", "[", "]", ",", "bool", "=", "false", ")", "<FIXE>", "<FIXS>", "machine_mode", ",", "rtx", "[", "]", ",", "bool", "=", "false", ")", "<FIXE>", "<FIXS>", "extern", "bool", "ix86_binary_operator_ok", "(", "enum", "rtx_code", ",", "machine_mode", ",", "rtx", "[", "<NUM_LIT>", "]", ",", "bool", "=", "false", ")", "<FIXE>" ]

[ "extern", "void", "ix86_expand_vector_move", "(", "machine_mode", ",", "rtx", "[", "]", ")", "extern", "void", "ix86_expand_vector_move_misalign", "(", "machine_mode", ",", "rtx", "[", "]", ")", "extern", "rtx", "ix86_fixup_binary_operands", "(", "enum", "rtx_code", ",", "<BUGS>", "machine_mode", ",", "rtx", "[", "]", ")", "<BUGE>", "extern", "void", "ix86_fixup_binary_operands_no_copy", "(", "enum", "rtx_code", ",", "machine_mode", ",", "rtx", "[", "]", ")", "extern", "void", "ix86_expand_binary_operator", "(", "enum", "rtx_code", ",", "<BUGS>", "machine_mode", ",", "rtx", "[", "]", ")", "<BUGE>", "extern", "void", "ix86_expand_vector_logical_operator", "(", "enum", "rtx_code", ",", "machine_mode", ",", "rtx", "[", "]", ")", "<BUGS>", "extern", "bool", "ix86_binary_operator_ok", "(", "enum", "rtx_code", ",", "machine_mode", ",", "rtx", "[", "<NUM_LIT>", "]", ")", "<BUGE>", "extern", "bool", "ix86_avoid_lea_for_add", "(", "rtx_insn", "*", ",", "rtx", "[", "]", ")", "extern", "bool", "ix86_use_lea_for_mov", "(", "rtx_insn", "*", ",", "rtx", "[", "]", ")", "extern", "bool", "ix86_avoid_lea_for_addr", "(", "rtx_insn", "*", ",", "rtx", "[", "]", ")" ]

GCC

sh

CPP

next_suggestion

CPU

615,426

[ "DECL_NON_ADDR_CONST_P", "(", "decl", ")", "=", "<NUM_LIT>", ";" ]

[ "else", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "||", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "&&", "DECL_RTL", "(", "decl", ")", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "DECL_RTL", "(", "decl", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "sh_symbian_dllimport_name_p", "(", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "const", "char", "*", "oldname", "=", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "tree", "idp", "=", "get_identifier", "(", "oldname", "+", "strlen", "(", "DLL_IMPORT_PREFIX", ")", ")", ";", "rtx", "new", "rtl", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "%s %q+D %s after being referenced with dllimport linkage", "<STR_LIT>", ",", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "?", "<STR_LIT>", "variable", "<STR_LIT>", ":", "<STR_LIT>", "function", "<STR_LIT>", ",", "decl", ",", "(", "DECL_INITIAL", "(", "decl", ")", "||", "!", "DECL_EXTERNAL", "(", "decl", ")", ")", "?", "<STR_LIT>", "defined locally", "<STR_LIT>", ":", "<STR_LIT>", "redeclared without dllimport attribute", "<STR_LIT>", ")", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", "=", "new", "rtl", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

615,427

[ ",", "<NUM_LIT>", ",", "pred_basic_fp", ">", "{" ]

[ "class", "MVE_VCMPqrf", "<", "string", "suffix", ",", "bit", "size", ">", ":", "MVE_VCMPqr", "<", "suffix", ",", "size" ]

GCC

rx

MD

stmt_completion

CPU

615,428

[ ",", "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "BLK", "[", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "]", "UNSPEC_SETMEM", ")", "]", "<STR_LIT>", "{", "rtx", "addr", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", "rtx", "val", "=", "gen_rtx_REG", "(", "QImode" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,429

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

TMS320C64X

CPP

stmt_completion

VLIW

615,430

[ "r", ";" ]

[ "void", "setFunctionalUnitScheduler", "(", "ResourceAssignment", "*", "r", ")", "{", "FUSched", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,431

[ "}" ]

[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

615,432

[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "{" ]

GCC

i386

CPP

stmt_completion

CPU

615,433

[ "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", "," ]

LLVM

Mips

TD

program_repair

CPU

615,434

[ "<FIXS>", "let", "AdditionalPredicates", "=", "[", "IsFP64bit", "]", ",", "DecoderNamespace", "=", "<STR_LIT>", "in", "{", "<FIXE>" ]

[ "ABSS_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "}", "<BUGS>", "let", "Predicates", "=", "[", "HasStdEnc", ",", "IsFP64bit", "]", ",", "DecoderNamespace", "=", "<STR_LIT>", "in", "{", "<BUGE>", "def", "CVT_S_D64", ":", "ABSS_FT", "<STR_LIT>", ",", "FGR32Opnd", ",", "FGR64Opnd", ",", "II_CVT", ">", ",", "ABSS_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "CVT_S_L", ":", "ABSS_FT", "<STR_LIT>", ",", "FGR32Opnd", ",", "FGR64Opnd", ",", "II_CVT", ">", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

615,435

[ ")", ";" ]

[ "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "<NUM_LIT>", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "assert", "(", "Type", "==", "MachO", "::", "ARM_RELOC_VANILLA", "&&", "<STR_LIT>", "invalid reloc for 2 symbols", "<STR_LIT>", ")", ";", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "symbol '", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", "' can not be undefined in a subtraction expression", "<STR_LIT>", ")", ";", "return", ";", "}", "Type", "=", "MachO", "::", "ARM_RELOC_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "ARM_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "ARM_RELOC_LOCAL_SECTDIFF", ")", "{", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "|", "(", "MachO", "::", "ARM_RELOC_PAIR", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value2", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "(", "(", "FixupOffset", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";", "MRE", ".", "r_word1", "=", "Value", ";", "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE" ]

LLVM

ARM

TD

next_suggestion

CPU

615,436

[ "def", "SDTARMVCMP", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";" ]

[ "}", "]", ">", ";", "def", "word_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

615,437

[ ")", ";" ]

[ "return", "new", "X86SpeculativeLoadHardeningPass", "(" ]

LLVM

AMDGPU

CPP

program_repair

GPU

615,438

[ "<FIXS>", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "AMDGPU", "::", "splitMUBUFOffset", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Align", ")", ")", "{", "<FIXE>" ]

[ "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "<BUGS>", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "AMDGPU", "::", "splitMUBUFOffset", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ")", ")", "{", "<BUGE>", "Offsets", "[", "<NUM_LIT>", "]", "=", "N0", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "SOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Offsets", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "ImmOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]

LLVM

Sparc

CPP

code_generation

CPU

615,439

[ "bool", "SparcAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "O", "<<", "'", "[", "'", ";", "printMemOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "'", "]", "'", ";", "return", "false", ";", "}" ]

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

LLVM

AMDGPU

CPP

program_repair

GPU

615,440

[ "<FIXS>", "!", "llvm", "::", "AMDGPU", "::", "getMUBUFIsBufferInv", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", "{", "<FIXE>" ]

[ "if", "(", "FlatASCount", ">", "<NUM_LIT>", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "else", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "<BUGS>", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1_SC", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_WBINVL1_VOL", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_GL0_INV", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "BUFFER_GL1_INV", ")", "{", "<BUGE>", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "SIInstrInfo", "::", "isAtomicNoRet", "(", "Inst", ")", ")", "||" ]

GCC

ia64

MD

stmt_completion

CPU

615,441

[ ")" ]

[ "(", "define_query_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

615,442

[ "}" ]

[ "let", "mayLoad", "=", "ps", ".", "mayLoad", ";", "let", "mayStore", "=", "ps", ".", "mayStore", ";", "bits", "<", "<NUM_LIT>", ">", "sdst", ";", "bits", "<", "<NUM_LIT>", ">", "src0", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_src0", ",", "src0", ",", "?", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_sdst", ",", "sdst", ",", "?", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

615,443

[ ")", ";" ]

[ "HexagonConstEvaluator", "HCE", "(", "MF", ")", ";", "return", "MachineConstPropagator", "(", "HCE", ")", ".", "run", "(", "MF" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,444

[ "}" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MoveVecShifterOperand", ";" ]

GCC

mcore

CPP

stmt_completion

MPU

615,445

[ "(", "mode", ",", "type", ")", ";" ]

[ "CUMULATIVE_ARGS", "*", "args_so_far", "=", "get_cumulative_args", "(", "args_so_far_v", ")", ";", "current_function_anonymous_args", "=", "<NUM_LIT>", ";", "number_of_regs_before_varargs", "=", "*", "args_so_far", "+", "mcore_num_arg_regs" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,446

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,447

[ "}" ]

[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

615,448

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fnmsub_sd", "(", "_", "_", "m128d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vfmaddsd3_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "W", ",", "-", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "-", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

615,449

[ "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{" ]

[ "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "unsigned", "ID", "=", "createPICLabelUId", "(", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Mips", "::", "CONSTPOOL_ENTRY", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "<NUM_LIT>", ")", ")", ";", "++", "NumCPEs", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewIsland", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,450

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

615,451

[ "GPR64sp", ":", "$", "base", ")", ";" ]

[ "let", "ParserMatchClass", "=", "MemoryNoIndexOperand", ";", "let", "MIOperandInfo", "=", "(", "ops" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,452

[ ",", "GPR64sp", ":", "$", "addr", ",", "simm9", ":", "$", "off", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "post_store", "(", "v16i8", "FPR128", ":", "$", "Rt", ")", ",", "GPR64sp", ":", "$", "addr", ",", "simm9", ":", "$", "off", ")", ",", "(", "STRQpost", "FPR128", ":", "$", "Rt" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,453

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

615,454

[ "<FIXS>", "NumBytesToCreateFrame", "+=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "}", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "<BUGS>", "unsigned", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "<BUGE>", "bool", "HasBTI", "=", "any_of", "(", "RepeatedSequenceLocs", ",", "[", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "return", "C", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "branch-target-enforcement", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,455

[ "LayoutSucc", "->", "removeSuccessor", "(", "UncondTarget", ")", ";" ]

[ "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "MII", "!=", "MBB", "->", "end", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "MII", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "IsConditionalBranch", "(", "Opc", ")", ")", "{", "unsigned", "NumSuccs", "=", "MBB", "->", "succ_size", "(", ")", ";", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "FirstSucc", "=", "*", "SI", ";", "MachineBasicBlock", "*", "SecondSucc", "=", "*", "(", "++", "SI", ")", ";", "MachineBasicBlock", "*", "LayoutSucc", "=", "nullptr", ";", "MachineBasicBlock", "*", "JumpAroundTarget", "=", "nullptr", ";", "if", "(", "MBB", "->", "isLayoutSuccessor", "(", "FirstSucc", ")", ")", "{", "LayoutSucc", "=", "FirstSucc", ";", "JumpAroundTarget", "=", "SecondSucc", ";", "}", "else", "if", "(", "MBB", "->", "isLayoutSuccessor", "(", "SecondSucc", ")", ")", "{", "LayoutSucc", "=", "SecondSucc", ";", "JumpAroundTarget", "=", "FirstSucc", ";", "}", "else", "{", "}", "MachineBasicBlock", "*", "CondBranchTarget", "=", "nullptr", ";", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jumpt", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "J2_jumpf", ")", ")", "{", "CondBranchTarget", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "}", "if", "(", "!", "LayoutSucc", "||", "(", "CondBranchTarget", "!=", "JumpAroundTarget", ")", ")", "{", "continue", ";", "}", "if", "(", "(", "NumSuccs", "==", "<NUM_LIT>", ")", "&&", "LayoutSucc", "&&", "(", "LayoutSucc", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "(", "LayoutSucc", "->", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "IsUnconditionalJump", "(", "LayoutSucc", "->", "front", "(", ")", ".", "getOpcode", "(", ")", ")", ")", "{", "MachineBasicBlock", "*", "UncondTarget", "=", "LayoutSucc", "->", "front", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "bool", "case1", "=", "LayoutSucc", "->", "isLayoutSuccessor", "(", "JumpAroundTarget", ")", ";", "bool", "case2", "=", "JumpAroundTarget", "->", "isSuccessor", "(", "UncondTarget", ")", "&&", "JumpAroundTarget", "->", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "IsUnconditionalJump", "(", "JumpAroundTarget", "->", "back", "(", ")", ".", "getOpcode", "(", ")", ")", "&&", "JumpAroundTarget", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "JumpAroundTarget", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ";", "if", "(", "case1", "||", "case2", ")", "{", "InvertAndChangeJumpTarget", "(", "MI", ",", "UncondTarget", ")", ";", "MBB", "->", "removeSuccessor", "(", "JumpAroundTarget", ")", ";", "MBB", "->", "addSuccessor", "(", "UncondTarget", ")", ";", "LayoutSucc", "->", "erase", "(", "LayoutSucc", "->", "begin", "(", ")", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,456

[ "AllocSize", ";" ]

[ "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AS", ".", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Function has local memory argument. Promoting to ", "<STR_LIT>", "<STR_LIT>", "local memory disabled.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", ".", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,457

[ ",", "<NUM_LIT>", ",", "Neon_mla", ">", ";" ]

[ "def", "MLAvvv_2S", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR64", ",", "v2i32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,458

[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

615,459

[ ";" ]

[ "if", "(", "isDarwinABI", "||", "isPPC64", ")", "return", "(", "isELFv2ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,460

[ "else", "return", "Error", "(", "L", ",", "<STR_LIT>", "unrecognized syntax mode in .syntax directive", "<STR_LIT>", ")", ";" ]

[ "StringRef", "Mode", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "unified", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", "UNIFIED", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Mode", "==", "<STR_LIT>", "divided", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", "DIVIDED", "<STR_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", "'.syntax divided' arm asssembly not supported", "<STR_LIT>", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

615,461

[ "]", ")" ]

[ "(", "define_code_iterator", "COMPARISONS", "[", "lt", "le", "eq", "ge", "gt" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

615,462

[ ")", "{" ]

[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializePatmosAsmParser", "(" ]

GCC

i386

CPP

stmt_completion

CPU

615,463

[ "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "_", "_", "builtin_ia32_compressstoresi512_mask", "(", "(", "_", "_", "v16si", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16si", ")", "_", "_", "A", "," ]

LLVM

AArch64

CPP

program_repair

CPU

615,464

[ "<FIXS>", "MergeForward", "=", "true", ";", "<FIXE>" ]

[ "if", "(", "!", "ModifiedRegs", "[", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", "&&", "!", "UsedRegs", "[", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", ")", "{", "<BUGS>", "mergeForward", "=", "true", ";", "<BUGE>", "return", "MBBI", ";", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

615,465

[ ".", "hasVarSizedObjects", "(", ")", ";" ]

[ "bool", "Mips16FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "getMaxCallFrameSize", "(", ")", ")", "&&", "!", "MFI" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,466

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Qv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,467

[ "break", ";" ]

[ "getAddrMode6OneLane32AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "<NUM_LIT>", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":" ]

LLVM

ARM

TD

stmt_completion

CPU

615,468

[ "<NUM_LIT>", ">", ";" ]

[ "def", "MemRegRQS3OffsetAsmOperand", ":", "MemRegRQOffsetAsmOperand", "<" ]

LLVM

Mips

CPP

code_generation

CPU

615,469

[ "void", "MipsTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Result", ";", "if", "(", "Constraint", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "char", "ConstraintLetter", "=", "Constraint", "[", "<NUM_LIT>", "]", ";", "switch", "(", "ConstraintLetter", ")", "{", "default", ":", "break", ";", "case", "'", "I", "'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "J", "'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "K", "'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "uint64_t", "Val", "=", "(", "uint64_t", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "L", "'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "&&", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "N", "'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "Val", "<=", "-", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "O", "'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'", "P", "'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "Val", "<=", "<NUM_LIT>", ")", "&&", "(", "Val", ">=", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";", "}" ]

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,470

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]

GCC

ia64

CPP

next_suggestion

CPU

615,471

[ "}" ]

[ "}", "else", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", "==", "UNSPECV_INSN_GROUP_BARRIER", ")", "{", "init_insn_group_barriers", "(", ")", ";", "last_label", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "insns_since_last_label", "=", "<NUM_LIT>", ";", "if", "(", "group_barrier_needed", "(", "insn", ")", ")", "{", "if", "(", "last_label", ")", "{", "if", "(", "dump", ")", "fprintf", "(", "dump", ",", "<STR_LIT>", "Emitting stop before label %d\\n", "<STR_LIT>", ",", "INSN_UID", "(", "last_label", ")", ")", ";", "emit_insn_before", "(", "gen_insn_group_barrier", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "last_label", ")", ";", "insn", "=", "last_label", ";", "init_insn_group_barriers", "(", ")", ";", "last_label", "=", "<NUM_LIT>", ";", "}", "}", "}", "}" ]

GCC

mcore

MD

next_suggestion

MPU

615,472

[ "(", "zero_extend", ":", "HI", "(", "mem", ":", "QI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

615,473

[ "}" ]

[ "static", "DecodeStatus", "DecodeGRH32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,474

[ "(", ")", ";" ]

[ "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "RsrcPtr", "=", "TII", ".", "buildExtractSubReg", "(", "MI", ",", "MRI", ",", "Rsrc", ",", "&", "AMDGPU", "::", "VReg_128RegClass", ",", "AMDGPU", "::", "sub0_sub1", ",", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "Register", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "Register", "SRsrcFormatLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcFormatHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "uint64_t", "RsrcDataFormat", "=", "TII", ".", "getDefaultRsrcDataFormat" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

615,475

[ "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "if", "(", "!", "isUnary", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "!", "isUnary", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

615,476

[ "_", "_", "ridx", "=", "_", "_", "i", ";" ]

[ "unsigned", "short", "_", "_", "rmin", "=", "_", "_", "u", ".", "_", "_", "uh", "[", "_", "_", "ridx", "]", ";", "unsigned", "long", "_", "_", "i", ";", "for", "(", "_", "_", "i", "=", "<NUM_LIT>", ";", "_", "_", "i", "<", "<NUM_LIT>", ";", "_", "_", "i", "++", ")", "{", "if", "(", "_", "_", "u", ".", "_", "_", "uh", "[", "_", "_", "i", "]", "<", "_", "_", "rmin", ")", "{", "_", "_", "rmin", "=", "_", "_", "u", ".", "_", "_", "uh", "[", "_", "_", "i", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,477

[ "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]

[ "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

615,478

[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";" ]

[ "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "operands", "[", "<NUM_LIT>", "]", ",", "&", "nb", ",", "&", "ne", ",", "mode", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "!", "dot", "||", "mode", "==", "DImode", ")", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "LSHIFTRT", "&&", "ne", "==", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", "rldimi. %0,%1,%2,%3", "<STR_LIT>", ";", "return", "<STR_LIT>", "rldimi %0,%1,%2,%3", "<STR_LIT>", ";", "}", "if", "(", "nb", "<", "<NUM_LIT>", "&&", "ne", "<", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "LSHIFTRT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

615,479

[ "<FIXS>", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>" ]

[ "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "INC32_32r", ":", "I", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_UNARY_REG", ">", ",", "<BUGS>", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "DEC32_16r", ":", "I", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR16", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_UNARY_REG", ">", ",", "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "DEC32_32r", ":", "I", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_UNARY_REG", ">", ",", "<BUGS>", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "}", "}" ]

GCC

aarch64

MD

stmt_completion

CPU

615,480

[ "]", ")" ]

[ "(", "define_int_iterator", "SVE_CFP_TERNARY_LANE", "[", "UNSPEC_FCMLA", "UNSPEC_FCMLA90", "UNSPEC_FCMLA180", "UNSPEC_FCMLA270" ]

GCC

aarch64

CPP

stmt_completion

CPU

615,481

[ "_", "b", ")", ";" ]

[ "vdupd_laneq_s64", "(", "int64x2_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "a", ",", "_" ]

LLVM

X86

CPP

stmt_completion

CPU

615,482

[ "<STR_LIT>", ")", ";" ]

[ "while", "(", "I", "->", "getOpcode", "(", ")", "==", "X86", "::", "LEA32r", "||", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "unsigned", "StackPtr", "=", "RegInfo", ".", "getStackRegister", "(", ")", ";", "if", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Context", ".", "SPCopy", "=", "&", "*", "I", "++", ";", "StackPtr", "=", "Context", ".", "SPCopy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MaxAdjust", ">", "<NUM_LIT>", ")", "Context", ".", "MovVector", ".", "resize", "(", "MaxAdjust", ",", "nullptr", ")", ";", "InstClassification", "Classification", ";", "DenseSet", "<", "unsigned", "int", ">", "UsedRegs", ";", "while", "(", "(", "Classification", "=", "classifyInstruction", "(", "MBB", ",", "I", ",", "RegInfo", ",", "UsedRegs", ")", ")", "!=", "Exit", ")", "{", "if", "(", "Classification", "==", "Skip", ")", "{", "++", "I", ";", "continue", ";", "}", "if", "(", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "isReg", "(", ")", "||", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", "!=", "StackPtr", ")", "||", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrScaleAmt", ")", ".", "isImm", "(", ")", "||", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "||", "(", "I", "->", "getOperand", "(", "X86", "::", "AddrSegmentReg", ")", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", ")", "||", "!", "I", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ".", "isImm", "(", ")", ")", "return", ";", "int64_t", "StackDisp", "=", "I", "->", "getOperand", "(", "X86", "::", "AddrDisp", ")", ".", "getImm", "(", ")", ";", "assert", "(", "StackDisp", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack displacement when passing parameters" ]

GCC

s390

MD

stmt_completion

MPU

615,483

[ "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "ior", ":", "TI", "(", "ashift", ":", "TI", "(", "zero_extend", ":", "TI", "(", "xor", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", "(", "match_operand", ":" ]

GCC

h8300

CPP

code_generation

MPU

615,484

[ "static", "unsigned", "int", "compute_saved_regs", "(", ")", "{", "unsigned", "int", "saved_regs", "=", "<NUM_LIT>", ";", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ")", "{", "if", "(", "WORD_REG_USED", "(", "regno", ")", ")", "saved_regs", "|=", "<NUM_LIT>", "<<", "regno", ";", "}", "if", "(", "frame_pointer_needed", ")", "saved_regs", "&=", "~", "(", "<NUM_LIT>", "<<", "FRAME_POINTER_REGNUM", ")", ";", "return", "saved_regs", ";", "}" ]

[ "Compute", "which", "registers", "to", "push/pop", ".", "Return", "a", "bit", "vector", "of", "registers", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,485

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

615,486

[ "}" ]

[ "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op3", ",", "Address", ",", "Decoder", ")", ";" ]

GCC

avr

CPP

stmt_completion

MPU

615,487

[ "<STR_LIT>", ")", ";" ]

[ "return", "avr_lookup_function_attribute1", "(", "func", ",", "<STR_LIT>", "naked" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,488

[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeqn1_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_8e583a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

615,489

[ "<FIXS>", "AMDGPUOperand", "::", "Ptr", "defaultDppRowMask", "(", ")", "const", ";", "AMDGPUOperand", "::", "Ptr", "defaultDppBankMask", "(", ")", "const", ";", "<FIXE>", "<FIXS>", "AMDGPUOperand", "::", "Ptr", "defaultDppFI", "(", ")", "const", ";", "<FIXE>" ]

[ "bool", "isSupportedDPPCtrl", "(", "StringRef", "Ctrl", ",", "const", "OperandVector", "&", "Operands", ")", ";", "int64_t", "parseDPPCtrlSel", "(", "StringRef", "Ctrl", ")", ";", "int64_t", "parseDPPCtrlPerm", "(", ")", ";", "<BUGS>", "AMDGPUOperand", "::", "Ptr", "defaultRowMask", "(", ")", "const", ";", "AMDGPUOperand", "::", "Ptr", "defaultBankMask", "(", ")", "const", ";", "<BUGE>", "AMDGPUOperand", "::", "Ptr", "defaultDppBoundCtrl", "(", ")", "const", ";", "<BUGS>", "AMDGPUOperand", "::", "Ptr", "defaultFI", "(", ")", "const", ";", "<BUGE>", "void", "cvtDPP", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "bool", "IsDPP8", "=", "false", ")", ";", "void", "cvtDPP8", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "cvtDPP", "(", "Inst", ",", "Operands", ",", "true", ")", ";" ]

GCC

nios2

MD

stmt_completion

MPU

615,490

[ "XEXP", "(", "x", ",", "<NUM_LIT>", ")" ]

[ "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "rtx", "x", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "REG_P", "(", "x", ")", "?", "const0_rtx", ":" ]

LLVM

R600

CPP

stmt_completion

GPU

615,491

[ "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]

[ "return", "(", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue" ]

LLVM

ARM

TD

stmt_completion

CPU

615,492

[ ",", "VecListDPairAllLanes", ",", "addrmode6dupalign64", ">", ";" ]

[ "def", "VLD2DUPd32", ":", "VLD2DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

615,493

[ ":", "$", "idx", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_Q", ")", "ZPR128", ":", "$", "Zd", ",", "ZPR128", ":", "$", "Zn", ",", "sve_elm_idx_extdup_q" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,494

[ "(", ")", ")", ";" ]

[ "AMDGPUReplaceLDSUseWithPointer", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "initializeAMDGPUReplaceLDSUseWithPointerPass", "(", "*", "PassRegistry", "::", "getPassRegistry" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,495

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,496

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

stormy16

MD

next_suggestion

CPU

615,497

[ "<STR_LIT>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]", "<STR_LIT>" ]

GCC

arm

CPP

code_generation

CPU

615,498

[ "static", "void", "register_builtin_types", "(", ")", "{", "scalar_types", "[", "VECTOR_TYPE_", "#", "#", "ACLE_NAME", "]", "=", "SCALAR_TYPE", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_VECTOR_TYPES", ";", "++", "i", ")", "{", "if", "(", "vector_types", "[", "i", "]", ".", "requires_float", "&&", "!", "TARGET_HAVE_MVE_FLOAT", ")", "continue", ";", "tree", "eltype", "=", "scalar_types", "[", "i", "]", ";", "tree", "vectype", ";", "if", "(", "eltype", "==", "boolean_type_node", ")", "{", "vectype", "=", "get_typenode_from_name", "(", "UINT16_TYPE", ")", ";", "gcc_assert", "(", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "vectype", ")", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "{", "vectype", "=", "arm_mve_type_for_scalar_type", "(", "eltype", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "TYPE_MODE", "(", "vectype", ")", ")", "&&", "GET_MODE_SIZE", "(", "TYPE_MODE", "(", "vectype", ")", ")", "==", "<NUM_LIT>", ")", ";", "}", "abi_vector_types", "[", "i", "]", "=", "vectype", ";", "}", "}" ]

[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

615,499

[ "MBB", ".", "erase_instr", "(", "MI", ")", ";" ]

[ "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "OT_OperandsXOR", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "}", "case", "OT_OperandsLwp", ":", "case", "OT_OperandsSwp", ":", "{", "if", "(", "ConsecutiveForward", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "and converting 32-bit: ", "<STR_LIT>", "<<", "*", "MI2", "<<", "<STR_LIT>", " to: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "MBB", ".", "erase_instr", "(", "MI2", ")", ";", "return", "true", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown operand transfer!", "<STR_LIT>", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " to 16-bit: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";" ]