docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	sparc	MD	program_repair	CPU	616,000	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "subreg", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	616,001	[ "t", "=", "_", "_", "ev_mwhsmf", "(", "a", ",", "b", ")", ";" ]	[ "static", "inline", "_", "_", "ev64_opaque__", "_", "_", "internal_ev_mwhsmfaaw", "(", "_", "_", "ev64_opaque__", "a", ",", "_", "_", "ev64_opaque__", "b", ")", "{", "_", "_", "ev64_opaque__", "t", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,002	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_subh_l16_sat_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,003	[ "<STR_LIT>", ";" ]	[ "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "xpsr", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "ipsr", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "epsr", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "iepsr", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "msp", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "psp", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "primask", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "basepri", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "basepri_max", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "faultmask", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "control", "<STR_LIT>", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "<NUM_LIT>", "\|\|", "Mask", "==", "<NUM_LIT>", "\|\|", "Mask", "==", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", "APSR_" ]
GCC	s390	MD	stmt_completion	MPU	616,004	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "match_test" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,005	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	616,006	[ "bool", "DeadCodeElimination", "::", "isDead", "(", "unsigned", "R", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MRI", ".", "use_operands", "(", "R", ")", ")", "{", "const", "MachineInstr", "*", "UseI", "=", "MO", ".", "getParent", "(", ")", ";", "if", "(", "UseI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "assert", "(", "!", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "Register", "DR", "=", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DR", "==", "R", ")", "continue", ";", "}", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]
GCC	rs6000	CPP	stmt_completion	CPU	616,007	[ ")", ";" ]	[ "_", "_", "vector", "unsigned", "short", "vs8", ";", "_", "_", "vector", "unsigned", "int", "vi4", ";", "_", "_", "vector", "float", "vf1", ";", "vs8", "=", "(", "_", "_", "vector", "unsigned", "short", ")", "(", "_", "_", "vector", "unsigned", "long", "long", ")", "{", "_", "_", "A", ",", "_", "_", "A", "}", ";", "vi4", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_mergel", "(", "vs8", ",", "zero", ")", ";", "(", "zero", ",", "vs8" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,008	[ ")", ";" ]	[ "if", "(", "SRsrcIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "", "SRsrc", "=", "&", "MI", "->", "getOperand", "(", "SRsrcIdx", ")", ";", "unsigned", "SRsrcRC", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "SRsrcIdx", "]", ".", "RegClass", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "SRsrc", "->", "getReg", "(", ")", ")", ",", "RI", ".", "getRegClass", "(", "SRsrcRC", ")", ")", ")", "{", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "", "MI", "->", "getParent", "(", ")", ";", "unsigned", "SRsrcPtr", "=", "buildExtractSubReg", "(", "MI", ",", "MRI", ",", "", "SRsrc", ",", "&", "AMDGPU", "::", "VReg_128RegClass", ",", "AMDGPU", "::", "sub0_sub1", ",", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "unsigned", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "unsigned", "SRsrcFormatLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcFormatHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "uint64_t", "RsrcDataFormat", "=", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "Zero64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SRsrcFormatLo", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SRsrcFormatHi", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "NewSRsrc", ")", ".", "addReg", "(", "Zero64", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "SRsrcFormatLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "SRsrcFormatHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "MachineOperand", "", "VAddr", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "unsigned", "NewVAddr", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "if", "(", "VAddr", ")", "{", "unsigned", "NewVAddrLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "NewVAddrHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e32", ")", ",", "NewVAddrLo", ")", ".", "addReg", "(", "SRsrcPtr", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "VAddr", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADDC_U32_e32", ")", ",", "NewVAddrHi", ")", ".", "addReg", "(", "SRsrcPtr", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "VAddr", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "NewVAddr", ")", ".", "addReg", "(", "NewVAddrLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "NewVAddrHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "}", "else", "{", "MachineOperand", "", "VData", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "MachineOperand", "", "Offset", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "MachineOperand", "", "SOffset", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "unsigned", "Addr64Opcode", "=", "AMDGPU", "::", "getAddr64Inst", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "MachineInstr", "", "Addr64", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Addr64Opcode", ")", ")", ".", "addOperand", "(", "", "VData", ")", ".", "addReg", "(", "AMDGPU", "::", "NoRegister", ")", ".", "addOperand", "(", "", "SRsrc", ")", ".", "addOperand", "(", "", "SOffset", ")", ".", "addOperand", "(", "", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MI", "->", "removeFromParent", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,009	[ "(", ")", ";" ]	[ "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext" ]
GCC	arm	CPP	stmt_completion	CPU	616,010	[ ",", "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vqdmulhq_m_n_sv4si", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b" ]
GCC	arm	CPP	next_suggestion	CPU	616,011	[ "return", "(", "code", "==", "CONST_INT", "&&", "INTVAL", "(", "index", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "index", ")", ">", "-", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "arm_address_register_rtx_p", "(", "index", ",", "strict_p", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "DFmode", ")", "{", "if", "(", "code", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "index", ")", ";", "if", "(", "TARGET_LDRD", ")", "return", "IN_RANGE", "(", "val", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "else", "return", "IN_RANGE", "(", "val", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "code", "==", "MULT", ")", "{", "rtx", "xiop0", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";", "rtx", "xiop1", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "arm_address_register_rtx_p", "(", "xiop0", ",", "strict_p", ")", "&&", "thumb2_index_mul_operand", "(", "xiop1", ")", ")", "\|\|", "(", "arm_address_register_rtx_p", "(", "xiop1", ",", "strict_p", ")", "&&", "thumb2_index_mul_operand", "(", "xiop0", ")", ")", ")", ";", "}", "else", "if", "(", "code", "==", "ASHIFT", ")", "{", "rtx", "op", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";", "return", "(", "arm_address_register_rtx_p", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "CONST_INT_P", "(", "op", ")", "&&", "INTVAL", "(", "op", ")", ">", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<=", "<NUM_LIT>", ")", ";", "}" ]
GCC	tilegx	MD	next_suggestion	VLIW	616,012	[ "UNSPEC_NETWORK_SEND", ")" ]	[ "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "DI", "TILEGX_NETORDER_REG", ")", "]" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,013	[ "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";" ]	[ "if", "(", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "\|\|", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isARMLowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	616,014	[ "(", "Mem", ".", "Index", ")", ")", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mem", ".", "Base", ")", ")", ";", "addExpr", "(", "Inst", ",", "Mem", ".", "Disp", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg" ]
LLVM	ARM	TD	next_suggestion	CPU	616,015	[ "}" ]	[ "def", "BL", ":", "ABXI", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "bl_target", ":", "$", "func", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "[", "(", "ARMcall", "tglobaladdr", ":", "$", "func", ")", "]", ">", ",", "Requires", "<", "[", "IsARM", "]", ">", ",", "Sched", "<", "[", "WriteBrL", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "func", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "func", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	TD	next_suggestion	CPU	616,016	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RA", ";" ]	[ "class", "XForm_16", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "bits", "<", "<NUM_LIT>", ">", "BF", ";", "bits", "<", "<NUM_LIT>", ">", "L", ";", "bits", "<", "<NUM_LIT>", ">", "RA", ";", "bits", "<", "<NUM_LIT>", ">", "RB", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";" ]
GCC	arm	CPP	code_generation	CPU	616,017	[ "rtx", "thumb_legitimize_address", "(", "rtx", "x", ",", "rtx", "or", "ig_x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "", "GET_MODE_SIZE", "(", "mode", ")", "\|\|", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "xop1", ")", ";", "if", "(", "optimize_size", "&&", "offset", ">=", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "+", "<NUM_LIT>", "", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "HOST_WIDE_INT", "delta", ";", "if", "(", "offset", ">=", "<NUM_LIT>", ")", "delta", "=", "offset", "-", "(", "<NUM_LIT>", "-", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "else", "if", "(", "offset", "<", "<NUM_LIT>", "", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "delta", "=", "<NUM_LIT>", "", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "delta", "=", "offset", "&", "(", "~", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "xop0", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "offset", "-", "delta", ")", ",", "NULL_RTX", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "xop0", ",", "delta", ")", ";", "}", "else", "if", "(", "offset", "<", "<NUM_LIT>", "&&", "offset", ">", "-", "<NUM_LIT>", ")", "x", "=", "force_operand", "(", "x", ",", "NULL_RTX", ")", ";", "else", "{", "xop1", "=", "force_reg", "(", "SImode", ",", "xop1", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "xop1", ")", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "s_register_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SImode", ")", "&&", "!", "s_register_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SImode", ")", ")", "{", "rtx", "xop0", "=", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "flag_pic", ")", "{", "rtx", "new", "_", "x", "=", "legitimize_pic_address", "(", "or", "ig_x", ",", "mode", ",", "NULL_RTX", ",", "NULL_RTX", ",", "false", ")", ";", "if", "(", "new", "_", "x", "!=", "or", "ig_x", ")", "x", "=", "new", "_", "x", ";", "}", "return", "x", ";", "}" ]	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "Thumb", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", "." ]
LLVM	ARM	TD	next_suggestion	CPU	616,018	[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "T", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	nios2	MD	next_suggestion	MPU	616,019	[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")" ]
LLVM	SNES	TD	next_suggestion	DSP	616,020	[ "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";" ]	[ "}", "]", ">", ";", "def", "ioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "lowioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "ioaddr16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	616,021	[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked scatters: cannot create scatters for ", "<STR_LIT>", "<STR_LIT>", "non-standard input types. Expanding.\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "<BUGS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked scatters: cannot create scatters for non-standard", "<STR_LIT>", "<<", "<STR_LIT>", " input types. Expanding.\\n", "<STR_LIT>", ")", ";", "<BUGE>", "return", "nullptr", ";", "}" ]
GCC	tilegx	MD	next_suggestion	VLIW	616,022	[ "tilegx_expand_builtin_vector_binop", "(", "gen_", "<", "optab", ">", "v8qi3", ",", "V8QImode", ",", "operands", "[", "<NUM_LIT>", "]", "," ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]
GCC	epiphany	MD	next_suggestion	MPU	616,023	[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "addsub", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	code_generation	DSP	616,024	[ "int", "HexagonInstrInfo", "::", "getMinValue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isSigned", ")", "return", "-", "<NUM_LIT>", "U", "<<", "(", "bits", "-", "<NUM_LIT>", ")", ";", "else", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "the", "minimal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]
LLVM	PTX	CPP	stmt_completion	GPU	616,025	[ ";" ]	[ "assert", "(", "Symbol", "->", "isUndefined", "(", ")", "&&", "<STR_LIT>", "Cannot define a symbol twice!", "<STR_LIT>", ")", ";", "assert", "(", "!", "Symbol", "->", "isVariable", "(", ")", "&&", "<STR_LIT>", "Cannot emit a variable symbol!", "<STR_LIT>", ")", ";", "assert", "(", "CurSection", "&&", "<STR_LIT>", "Cannot emit before setting section!", "<STR_LIT>", ")", ";", "OS", "<<", "*", "Symbol", "<<", "MAI", ".", "getLabelSuffix", "(", ")", ";", "EmitEOL", "(", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,026	[ "->", "hasWorkGroupInfo", "(", ")", ")", "\|", "S_00B84C_TIDIG_COMP_CNT", "(", "TIDIGCompCnt", ")", "\|", "S_00B84C_EXCP_EN_MSB", "(", "<NUM_LIT>", ")", "\|", "S_00B84C_LDS_SIZE", "(", "STM", ".", "isAmdHsaOS", "(", ")", "?", "<NUM_LIT>", ":", "ProgInfo", ".", "LDSBlocks", ")", "\|", "S_00B84C_EXCP_EN", "(", "<NUM_LIT>", ")", ";" ]	[ "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "unsigned", "WaveDispatchNumSGPR", "=", "<NUM_LIT>", ",", "WaveDispatchNumVGPR", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "Arg", ".", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "<NUM_LIT>", "u", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "<NUM_LIT>", "u", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", "\|\|", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "scalar registers", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "user SGPRs", "<STR_LIT>", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "local memory", "<STR_LIT>", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "const", "SIModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "Mode", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}", "else", "{", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "LDSSpillSize", ";", "ProgInfo", ".", "LDSBlocks", "=", "alignTo", "(", "ProgInfo", ".", "LDSSize", ",", "<NUM_LIT>", "ULL", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "<NUM_LIT>", ";", "ProgInfo", ".", "ScratchBlocks", "=", "alignTo", "(", "ProgInfo", ".", "ScratchSize", "", "STM", ".", "getWavefrontSize", "(", ")", ",", "<NUM_LIT>", "ULL", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";", "if", "(", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ".", "Major", ">=", "<NUM_LIT>", ")", "{", "ProgInfo", ".", "WgpMode", "=", "STM", ".", "isCuModeEnabled", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ProgInfo", ".", "MemOrdered", "=", "<NUM_LIT>", ";", "}", "unsigned", "TIDIGCompCnt", "=", "<NUM_LIT>", ";", "if", "(", "MFI", "->", "hasWorkItemIDZ", "(", ")", ")", "TIDIGCompCnt", "=", "<NUM_LIT>", ";", "else", "if", "(", "MFI", "->", "hasWorkItemIDY", "(", ")", ")", "TIDIGCompCnt", "=", "<NUM_LIT>", ";", "ProgInfo", ".", "ComputePGMRSrc2", "=", "S_00B84C_SCRATCH_EN", "(", "ProgInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", "\|", "S_00B84C_USER_SGPR", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ")", "\|", "S_00B84C_TRAP_HANDLER", "(", "STM", ".", "isAmdHsaOS", "(", ")", "?", "<NUM_LIT>", ":", "STM", ".", "isTrapHandlerEnabled", "(", ")", ")", "\|", "S_00B84C_TGID_X_EN", "(", "MFI", "->", "hasWorkGroupIDX", "(", ")", ")", "\|", "S_00B84C_TGID_Y_EN", "(", "MFI", "->", "hasWorkGroupIDY", "(", ")", ")", "\|", "S_00B84C_TGID_Z_EN", "(", "MFI", "->", "hasWorkGroupIDZ", "(", ")", ")", "\|", "S_00B84C_TG_SIZE_EN", "(", "MFI" ]
GCC	msp430	CPP	stmt_completion	MPU	616,027	[ ")", "==", "COMPLEX_CST", "\|\|", "(", "prefix", "=", "gen_prefix", "(", "decl", ")", ")", "==", "NULL", ")", "return", ";" ]	[ "const", "char", "*", "prefix", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "decl", ")", "==", "CONSTRUCTOR", "\|\|", "TREE_CODE", "(", "decl", ")", "==", "INTEGER_CST", "\|\|", "TREE_CODE", "(", "decl", ")", "==", "VECTOR_CST", "\|\|", "TREE_CODE", "(", "decl" ]
LLVM	Hexagon	TD	program_repair	DSP	616,028	[ "<FIXS>", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "<BUGS>", "let", "IClass", "=", "<NUM_LIT>", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	616,029	[ "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "!=", "Src", ".", "first", ")", "return", "false", ";" ]	[ "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "<", "<NUM_LIT>", ")", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "=", "Src", ".", "first", ";" ]
LLVM	X86	CPP	program_repair	CPU	616,030	[ "<FIXS>", "~", "X86AddressSanitizer64", "(", ")", "override", "=", "default", ";", "<FIXE>" ]	[ "X86AddressSanitizer64", "(", "const", "MCSubtargetInfo", "*", "&", "STI", ")", ":", "X86AddressSanitizer", "(", "STI", ")", "{", "}", "<BUGS>", "~", "X86AddressSanitizer64", "(", ")", "override", "{", "}", "<BUGE>", "unsigned", "GetFrameReg", "(", "const", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Out", ")", "{", "unsigned", "FrameReg", "=", "GetFrameRegGeneric", "(", "Ctx", ",", "Out", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,031	[ ">", ";" ]	[ "def", "ARM64Extr", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTA64EXTR" ]
GCC	aarch64	CPP	next_suggestion	CPU	616,032	[ "}" ]	[ "vst1_lane_f16", "(", "float16_t", "", "_", "_", "a", ",", "float16x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "lane", ")", "{", "", "_", "_", "a", "=", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "b", ",", "_", "_", "lane", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	616,033	[ "<FIXS>", "loadv4f32", ",", "loadv8f32", ",", "any_fma", ",", "v4f32", ",", "v8f32", ",", "<FIXE>" ]	[ "let", "ExeDomain", "=", "SSEPackedSingle", "in", "{", "defm", "VFMADD", ":", "fma3p_forms", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "loadv4f32", ",", "loadv8f32", ",", "X86any_Fmadd", ",", "v4f32", ",", "v8f32", ",", "<BUGE>", "SchedWriteFMA", ">", ";", "defm", "VFMSUB", ":", "fma3p_forms", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "loadv4f32", ",", "loadv8f32", ",", "X86any_Fmsub", ",", "v4f32", ",", "v8f32", "," ]
GCC	convex	CPP	program_repair	VLIW	616,034	[ "<FIXS>", "const", "char", "", "name", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "const", "char", "", "p", ";", "char", "c", ";", "<FIXE>" ]	[ "voidasm_declare_function_name", "(", "file", ",", "name", ",", "decl", ")", "FILE", "", "file", ";", "<BUGS>", "char", "", "name", ";", "<BUGE>", "tree", "decl", ";", "{", "<BUGS>", "tree", "parms", ";", "<BUGE>", "int", "nargs", "=", "list_length", "(", "DECL_ARGUMENTS", "(", "decl", ")", ")", ";", "<BUGS>", "char", "", "p", ",", "c", ";", "<BUGE>", "extern", "char", "", "version_string", ";", "static", "char", "vers", "[", "<NUM_LIT>", "]", ";", "int", "i", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,035	[ "idx", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "sext", "(", "i32", "(", "vector_extract", "(", "v4i32", "V128", ":", "$", "Rn", ")", ",", "VectorIndexS", ":", "$", "idx", ")", ")", ")", ",", "(", "i64", "(", "SMOVvi32to64", "V128", ":", "$", "Rn", ",", "VectorIndexS", ":", "$" ]
GCC	frv	MD	next_suggestion	VLIW	616,036	[ "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CC_CCR", "[", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	sparc	MD	stmt_completion	CPU	616,037	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	616,038	[ "}" ]	[ "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Hexagon", "::", "D0", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "static", "const", "uint16_t", "RegList1", "[", "]", "=", "{", "Hexagon", "::", "D1", ",", "Hexagon", "::", "D2", "}", ";", "static", "const", "uint16_t", "RegList2", "[", "]", "=", "{", "Hexagon", "::", "R1", ",", "Hexagon", "::", "R3", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList1", ",", "RegList2", ",", "<NUM_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Hexagon", "::", "D2", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";" ]
GCC	alpha	CPP	program_repair	MPU	616,039	[ "<FIXS>", "if", "(", "mode", "==", "QImode", ")", "seq", "=", "gen_aligned_loadqi", "(", "subtarget", ",", "aligned_mem", ",", "bitnum", ",", "scratch", ")", ";", "elseseq", "=", "gen_aligned_loadhi", "(", "subtarget", ",", "aligned_mem", ",", "bitnum", ",", "scratch", ")", ";", "emit_insn", "(", "seq", ")", ";", "<FIXE>" ]	[ "elsesubtarget", "=", "gen_reg_rtx", "(", "DImode", ")", ",", "copyout", "=", "true", ";", "<BUGS>", "emit_insn", "(", "(", "mode", "==", "QImode", "?", "gen_aligned_loadqi", ":", "gen_aligned_loadhi", ")", "(", "subtarget", ",", "aligned_mem", ",", "bitnum", ",", "scratch", ")", ")", ";", "<BUGE>", "if", "(", "copyout", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_lowpart", "(", "mode", ",", "subtarget", ")", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	616,040	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2SF", "(", "vec_select", ":", "SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	616,041	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";" ]
GCC	nds32	MD	next_suggestion	CPU	616,042	[ "<STR_LIT>" ]	[ "(", "plus", ":", "QIHISI", "(", "match_operand", ":", "QIHISI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QIHISI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	aarch64	CPP	next_suggestion	CPU	616,043	[ "}" ]	[ "vsub_f32", "(", "float32x2_t", "_", "_", "a", ",", "float32x2_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "-", "_", "_", "b", ";" ]
GCC	sh	MD	stmt_completion	CPU	616,044	[ "gen_call_site", "(", ")", ")" ]	[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "lab", "=", "PATTERN", "(" ]
GCC	i386	MD	next_suggestion	CPU	616,045	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	616,046	[ "RegisterTarget", "<", "Triple", "::", "bpfel", ",", "true", ">", "X", "(", "getTheBPFleTarget", "(", ")", ",", "<STR_LIT>", "bpfel", "<STR_LIT>", ",", "<STR_LIT>", "BPF (little endian)", "<STR_LIT>", ")", ";" ]	[ "void", "LLVMInitializeBPFTargetInfo", "(", ")", "{", "TargetRegistry", "::", "RegisterTarget", "(", "getTheBPFTarget", "(", ")", ",", "<STR_LIT>", "bpf", "<STR_LIT>", ",", "<STR_LIT>", "BPF (host endian)", "<STR_LIT>", ",", "[", "]", "(", "Triple", "::", "ArchType", ")", "{", "return", "false", ";", "}", ",", "true", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,047	[ ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_sllv_epi16", "(", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psllv32hi_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", ",", "(", "_", "_", "v32hi" ]
GCC	pa	CPP	code_generation	CPU	616,048	[ "const", "char", "", "pa_output_cbranch", "(", "rtx", "", "operands", ",", "int", "negated", ",", "rtx_insn", "", "insn", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "bool", "useskip", ";", "int", "nullify", "=", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", ";", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "int", "xdelay", ";", "if", "(", "branch_to_delay_slot_p", "(", "insn", ")", ")", "return", "<STR_LIT>", "nop", "<STR_LIT>", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "<NUM_LIT>", ";", "if", "(", "!", "nullify", "&&", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "forward_branch_p", "(", "insn", ")", ";", "useskip", "=", "(", "length", "==", "<NUM_LIT>", "&&", "nullify", ")", "?", "use_skip_p", "(", "insn", ")", ":", "FALSE", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "useskip", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2clr,\|cmp%I2clr,}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,\|cmp%I2b,}", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "%B3", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", "%S3", "<STR_LIT>", ")", ";", "if", "(", "useskip", ")", "strcat", "(", "buf", ",", "<STR_LIT>", " %2,%r1,%%r0", "<STR_LIT>", ")", ";", "else", "if", "(", "nullify", ")", "{", "if", "(", "branch_needs_nop_p", "(", "insn", ")", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ",n %2,%r1,%0%#", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ",n %2,%r1,%0", "<STR_LIT>", ")", ";", "}", "else", "strcat", "(", "buf", ",", "<STR_LIT>", " %2,%r1,%0", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "dbr_sequence_length", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "nullify", ")", "{", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,\|cmp%I2b,}", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "%S3", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", "%B3", "<STR_LIT>", ")", ";", "strcat", "(", "buf", ",", "<STR_LIT>", ",n %2,%r1,.+12\\n\\tb %0", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "INSN_ADDRESSES_SET_P", "(", ")", "&&", "VAL_14_BITS_P", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "JUMP_LABEL", "(", "insn", ")", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "-", "<NUM_LIT>", ")", ")", "{", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,\|cmp%I2b,}", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "%B3 %2,%r1,%0%#", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", "%S3 %2,%r1,%0%#", "<STR_LIT>", ")", ";", "}", "else", "{", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2clr,\|cmp%I2clr,}", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "%S3", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", "%B3", "<STR_LIT>", ")", ";", "if", "(", "nullify", ")", "strcat", "(", "buf", ",", "<STR_LIT>", " %2,%r1,%%r0\\n\\tb,n %0", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", " %2,%r1,%%r0\\n\\tb %0", "<STR_LIT>", ")", ";", "}", "break", ";", "default", ":", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "\|\|", "(", "nullify", "&&", "forward_branch_p", "(", "insn", ")", ")", ")", "{", "nullify", "=", "<NUM_LIT>", ";", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", ")", ";", "}", "else", "{", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "DImode", ")", "{", "if", "(", "nullify", ")", "{", "if", "(", "negated", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%S3,n %2,%r1,.+%4\|cmp%I2b,%S3,n %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%B3,n %2,%r1,.+%4\|cmp%I2b,%B3,n %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "negated", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%S3 %2,%r1,.+%4\|cmp%I2b,%S3 %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%B3 %2,%r1,.+%4\|cmp%I2b,%B3 %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "nullify", ")", "{", "if", "(", "negated", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%S3,n %2,%r1,.+%4\|cmp%I2b,%S3,n %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%B3,n %2,%r1,.+%4\|cmp%I2b,%B3,n %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "negated", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%S3 %2,%r1,.+%4\|cmp%I2b,%S3 %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%B3 %2,%r1,.+%4\|cmp%I2b,*%B3 %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "}", "}", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "xdelay", ")", ";", "}", "return", "buf", ";", "}" ]	[ "This", "routine", "handles", "all", "the", "normal", "conditional", "branch", "sequences", "we", "might", "need", "to", "generate", ".", "It", "handles", "compare", "immediate", "vs", "compare", "register", ",", "nullification", "of", "delay", "slots", ",", "varying", "length", "branches", ",", "negated", "branches", ",", "and", "all", "combinations", "of", "the", "above", ".", "It", "returns", "the", "output", "appropriate", "to", "emit", "the", "branch", "corresponding", "to", "all", "given", "parameters", "." ]
LLVM	ARM	TD	stmt_completion	CPU	616,049	[ ",", "<NUM_LIT>", ">", ";" ]	[ "def", "MVE_SRSHRL", ":", "MVE_ScalarShiftDRegImm", "<", "<STR_LIT>", ",", "<NUM_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,050	[ "=", "<NUM_LIT>", ";" ]	[ "def", "Wri", ":", "BaseBitfieldImm", "<", "opc", ",", "GPR32", ",", "imm0_31", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	616,051	[ ")", ")", ";" ]	[ "static", "DecodeStatus", "DecodeMemMMReglistImm4Lsl2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "if", "(", "DecodeRegListOperand16", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "SP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "<<", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	code_generation	CPU	616,052	[ "bool", "processBlock", "(", "MachineBasicBlock", "&", "ReturnMBB", ")", "{", "bool", "Changed", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "ReturnMBB", ".", "begin", "(", ")", ";", "I", "=", "ReturnMBB", ".", "SkipPHIsAndLabels", "(", "I", ")", ";", "if", "(", "I", "==", "ReturnMBB", ".", "end", "(", ")", "\|\|", "I", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BLR", "\|\|", "I", "!=", "ReturnMBB", ".", "getLastNonDebugInstr", "(", ")", ")", "return", "Changed", ";", "SmallVector", "<", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "PredToRemove", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "ReturnMBB", ".", "pred_begin", "(", ")", ",", "PIE", "=", "ReturnMBB", ".", "pred_end", "(", ")", ";", "PI", "!=", "PIE", ";", "++", "PI", ")", "{", "bool", "OtherReference", "=", "false", ",", "BlockChanged", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "(", "", "PI", ")", "->", "getLastNonDebugInstr", "(", ")", ";", ";", ")", "{", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "B", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "BuildMI", "(", "", "", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "PPC", "::", "BLR", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCC", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "BuildMI", "(", "", "", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "PPC", "::", "BCCLR", ")", ")", ".", "addImm", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "\|\|", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "BuildMI", "(", "", "", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "?", "PPC", "::", "BCLR", ":", "PPC", "::", "BCLRn", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "isBranch", "(", ")", ")", "{", "if", "(", "J", "->", "isIndirectBranch", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "OtherReference", "=", "true", ";", "}", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "J", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "J", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", "&&", "J", "->", "getOperand", "(", "i", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "OtherReference", "=", "true", ";", "}", "else", "if", "(", "!", "J", "->", "isTerminator", "(", ")", "&&", "!", "J", "->", "isDebugValue", "(", ")", ")", "break", ";", "if", "(", "J", "==", "(", "", "PI", ")", "->", "begin", "(", ")", ")", "break", ";", "--", "J", ";", "}", "if", "(", "(", "", "PI", ")", "->", "canFallThrough", "(", ")", "&&", "(", "", "PI", ")", "->", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", ")", "OtherReference", "=", "true", ";", "if", "(", "!", "OtherReference", "&&", "BlockChanged", ")", "{", "PredToRemove", ".", "push_back", "(", "", "PI", ")", ";", "}", "if", "(", "BlockChanged", ")", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "PredToRemove", ".", "size", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "PredToRemove", "[", "i", "]", "->", "removeSuccessor", "(", "&", "ReturnMBB", ")", ";", "if", "(", "Changed", "&&", "!", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "", "ReturnMBB", ".", "pred_begin", "(", ")", ")", "->", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", ")", "{", "MachineBasicBlock", "&", "PrevMBB", "=", "", "*", "ReturnMBB", ".", "pred_begin", "(", ")", ";", "PrevMBB", ".", "splice", "(", "PrevMBB", ".", "end", "(", ")", ",", "&", "ReturnMBB", ",", "I", ")", ";", "PrevMBB", ".", "removeSuccessor", "(", "&", "ReturnMBB", ")", ";", "}", "if", "(", "ReturnMBB", ".", "pred_empty", "(", ")", ")", "ReturnMBB", ".", "eraseFromParent", "(", ")", ";", "}", "return", "Changed", ";", "}" ]	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	616,053	[ "::", "<STR_LIT>", ":" ]	[ "unsigned", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "ARM", "::", "ADDri", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "U", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "U", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,054	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,055	[ "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "\|\|", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";" ]	[ "if", "(", "(", "!", "MO", ".", "isReg", "(", ")", ")", "\|\|", "(", "!", "MO", ".", "isUse", "(", ")", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "MachineOperand", "", "Op", "=", "MI", "->", "findRegisterDefOperand", "(", "Reg", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "MachineInstr", "", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "DeadInstr", ".", "find", "(", "Def", ")", "!=", "DeadInstr", ".", "end", "(", ")", ")", "continue", ";", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{" ]
LLVM	AMDGPU	CPP	program_repair	GPU	616,056	[ "<FIXS>", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "AMDGPU", "::", "isReadOnlySegment", "(", "GO", ")", "&&", "<FIXE>" ]	[ "MCSection", "", "AMDGPUTargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "<BUGS>", "auto", "AS", "=", "static_cast", "const", "AMDGPUTargetMachine", "*", ">", "(", "&", "TM", ")", "->", "getAMDGPUAS", "(", ")", ";", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "AMDGPU", "::", "isReadOnlySegment", "(", "GO", ",", "AS", ")", "&&", "<BUGE>", "AMDGPU", "::", "shouldEmitConstantsToTextSection", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ")", "return", "TextSection", ";" ]
GCC	xtensa	MD	program_repair	MPU	616,057	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,058	[ ",", "Hexagon", "::", "VQ7", "}", ";" ]	[ "Hexagon", "::", "VQ0", ",", "Hexagon", "::", "VQ1", ",", "Hexagon", "::", "VQ2", ",", "Hexagon", "::", "VQ3", ",", "Hexagon", "::", "VQ4", ",", "Hexagon", "::", "VQ5", ",", "Hexagon", "::", "VQ6" ]
GCC	pa	MD	program_repair	CPU	616,059	[ "<FIXS>", "pa_output_arg_descriptor", "(", "insn", ")", "return", "pa_output_call", "(", "insn", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	arm	MD	stmt_completion	CPU	616,060	[ "<NUM_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_operand" ]
GCC	i386	MD	program_repair	CPU	616,061	[ "<FIXS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,062	[ ")", ";" ]	[ "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "if", "(", "Outs", "[", "i", "]", ".", "ArgVT", "==", "MVT", "::", "i1", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i1", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "i8", ",", "Arg", ")", ";", "}", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "only expect 32 -> 64 upper bits", "<STR_LIT>", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "Trunc", ":", "Arg", "=", "DAG", ".", "getZExtOrTrunc", "(", "Arg", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "FPExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "Indirect", ":", "assert", "(", "VA", ".", "getValVT", "(", ")", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", "Only scalable vectors can be passed indirectly", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Spilling of SVE vectors not yet implemented", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", "&&", "Flags", ".", "isReturned", "(", ")", "&&", "!", "Flags", ".", "isSwiftSelf", "(", ")", "&&", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected calling convention register assignment", "<STR_LIT>", ")", ";", "assert", "(", "!", "Ins", ".", "empty", "(", ")", "&&", "Ins", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected use of 'returned'", "<STR_LIT>", ")", ";", "IsThisReturn", "=", "true", ";", "}", "if", "(", "RegsUsed", ".", "count", "(", "VA", ".", "getLocReg", "(", ")", ")", ")", "{", "SDValue", "&", "Bits", "=", "std", "::", "find_if", "(", "RegsToPass", ".", "begin", "(", ")", ",", "RegsToPass", ".", "end", "(", ")", ",", "[", "=", "]", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", "&", "Elt", ")", "{", "return", "Elt", ".", "first", "==", "VA", ".", "getLocReg", "(", ")", ";", "}", ")", "->", "second", ";", "Bits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "Bits", ".", "getValueType", "(", ")", ",", "Bits", ",", "Arg", ")", ";", "CSInfo", ".", "erase", "(", "std", "::", "remove_if", "(", "CSInfo", ".", "begin", "(", ")", ",", "CSInfo", ".", "end", "(", ")", ",", "[", "&", "VA", "]", "(", "MachineFunction", "::", "ArgRegPair", "ArgReg", ")", "{", "return", "ArgReg", ".", "Reg", "==", "VA", ".", "getLocReg", "(", ")", ";", "}", ")", ",", "CSInfo", ".", "end", "(", ")", ")", ";", "}", "else", "{", "RegsToPass", ".", "emplace_back", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ";", "RegsUsed", ".", "insert", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "EnableDebugEntryValues", ")", "CSInfo", ".", "emplace_back", "(", "VA", ".", "getLocReg", "(", ")", ",", "i", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "DstAddr", ";", "MachinePointerInfo", "DstInfo", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "unsigned", "OpSize", "=", "Flags", ".", "isByVal", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", "*", "<NUM_LIT>", ":", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "OpSize", "=", "(", "OpSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "!", "Flags", ".", "isByVal", "(", ")", "&&", "!", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "{", "if", "(", "OpSize", "<", "<NUM_LIT>", ")", "BEAlign", "=", "<NUM_LIT>", "-", "OpSize", ";", "}", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "int32_t", "Offset", "=", "LocMemOffset", "+", "BEAlign", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "=", "Offset", "+", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "OpSize", ",", "Offset", ",", "true", ")", ";", "DstAddr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "DstInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ";", "Chain", "=", "addTokenForArgument", "(", "Chain", ",", "DAG", ",", "MF", ".", "getFrameInfo", "(", ")", ",", "FI", ")", ";", "}", "else", "{", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ";", "DstAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ";", "}", "if", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "getByValSize", "(", ")", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "SDValue", "Cpy", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "DstAddr", ",", "Arg", ",", "SizeNode", ",", "Outs", "[", "i", "]", ".", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "false", ",", "DstInfo", ",", "MachinePointerInfo", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "Cpy" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	616,063	[ "isBitcast", "(", ")", ")", ";" ]	[ "}", "Register", "Reg", "=", "fastEmit_ISD_BITCAST_r", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "RetVT", ".", "getSimpleVT", "(", ")", ",", "In", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "hasOneUse", "(", ")", ")", ";", "if", "(", "!", "Reg", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Iter", "=", "FuncInfo", ".", "InsertPt", ";", "--", "Iter", ";", "assert", "(", "Iter", "->" ]
GCC	microblaze	MD	stmt_completion	MPU	616,064	[ ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "microblaze_expand_epilogue", "(" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	616,065	[ "&", "MF", ")", "{" ]	[ "bool", "PatmosSinglePathInfo", "::", "isEnabled", "(", "const", "MachineFunction" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	616,066	[ "<FIXS>", "std", "::", "string", "Name", ";", "<FIXE>", "<FIXS>", "auto", "EmitFeature", "=", "[", "&", "]", "(", "std", "::", "string", "Feature", ")", "{", "std", "::", "string", "MDKey", "=", "(", "StringRef", "(", "<STR_LIT>", "wasm-feature-", "<STR_LIT>", ")", "+", "Feature", ")", ".", "str", "(", ")", ";", "<FIXE>", "<FIXS>", "return", ";", "<FIXE>", "<FIXS>", "Entry", ".", "Name", "=", "Feature", ";", "<FIXE>" ]	[ "void", "WebAssemblyAsmPrinter", "::", "EmitTargetFeatures", "(", "Module", "&", "M", ")", "{", "struct", "FeatureEntry", "{", "uint8_t", "Prefix", ";", "<BUGS>", "StringRef", "Name", ";", "<BUGE>", "}", ";", "SmallVector", "FeatureEntry", ",", "<NUM_LIT>", ">", "EmittedFeatures", ";", "<BUGS>", "for", "(", "const", "SubtargetFeatureKV", "&", "KV", ":", "WebAssemblyFeatureKV", ")", "{", "std", "::", "string", "MDKey", "=", "(", "StringRef", "(", "<STR_LIT>", "wasm-feature-", "<STR_LIT>", ")", "+", "KV", ".", "Key", ")", ".", "str", "(", ")", ";", "<BUGE>", "Metadata", "", "Policy", "=", "M", ".", "getModuleFlag", "(", "MDKey", ")", ";", "if", "(", "Policy", "==", "nullptr", ")", "<BUGS>", "continue", ";", "<BUGE>", "FeatureEntry", "Entry", ";", "Entry", ".", "Prefix", "=", "<NUM_LIT>", ";", "<BUGS>", "Entry", ".", "Name", "=", "KV", ".", "Key", ";", "<BUGE>", "if", "(", "auto", "", "MD", "=", "cast", "ConstantAsMetadata", ">", "(", "Policy", ")", ")", "if", "(", "auto", "*", "I", "=", "cast", "ConstantInt", ">", "(", "MD", "->", "getValue", "(", ")", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,067	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	616,068	[ ">", ";" ]	[ "class", "INSERT_H_VIDX64_PSEUDO_DESC", ":", "MSA_INSERT_VIDX_PSEUDO_BASE", "<", "vector_insert", ",", "v8i16", ",", "MSA128HOpnd", ",", "GPR32Opnd", ",", "GPR64Opnd" ]
GCC	ft32	CPP	stmt_completion	MPU	616,069	[ "fun", "ATTRIBUTE_UNUSED", ")", "{" ]	[ "static", "rtx", "ft32_libcall_value", "(", "enum", "machine_mode", "mode", ",", "const_rtx" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	616,070	[ "}" ]	[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "{", "mask", ",", "<NUM_LIT>", "}", ";", "let", "OperandType", "=", "OpType", ".", "INT32", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,071	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	616,072	[ "}" ]	[ "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_none", ",", "MODE_s64index", ")", ";", "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_none", ",", "MODE_u64index", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,073	[ ",", "SDT_ARM64MOVIshift", ">", ";" ]	[ "def", "ARM64mvni_shift", ":", "SDNode", "<", "<STR_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	616,074	[ ")", "]", ")" ]	[ "(", "define_code_attr", "bd", "[", "(", "eq", "<STR_LIT>", ")", "(", "ne", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "bd_neg", "[", "(", "eq", "<STR_LIT>", ")", "(", "ne", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,075	[ "return", "NSA_Status", "::", "FIXED", ";" ]	[ "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "\|\|", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "if", "(", "!", "Fast", ")", "{", "if", "(", "!", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "!=", "&", "AMDGPU", "::", "VGPR_32RegClass", "\|\|", "Op", ".", "getSubReg", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	616,076	[ "Change", ";" ]	[ "if", "(", "!", "isTileDef", "(", "MRI", ",", "MI", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "PLDTILECFGV", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "PLDTILECFGV", ")", "{", "MachineOperand", "&", "Row", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Col", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "TMMIdx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "-", "X86", "::", "TMM0", ";", "ShapeInfos", ".", "push_back", "(", "{", "TMMIdx", ",", "ShapeT", "(", "&", "Row", ",", "&", "Col", ")", "}", ")", ";", "}", "else", "{", "int", "SS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "for", "(", "auto", "&", "ShapeInfo", ":", "ShapeInfos", ")", "{", "DebugLoc", "DL", ";", "unsigned", "TMMIdx", "=", "ShapeInfo", ".", "first", ";", "Register", "RowReg", "=", "ShapeInfo", ".", "second", ".", "getRow", "(", ")", "->", "getReg", "(", ")", ";", "Register", "ColReg", "=", "ShapeInfo", ".", "second", ".", "getCol", "(", ")", "->", "getReg", "(", ")", ";", "int", "RowOffset", "=", "<NUM_LIT>", "+", "TMMIdx", ";", "int", "ColOffset", "=", "<NUM_LIT>", "+", "TMMIdx", "*", "<NUM_LIT>", ";", "Register", "SubRowReg", "=", "TRI", "->", "getSubReg", "(", "RowReg", ",", "X86", "::", "sub_8bit", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "SubRowReg", ")", ";", "MachineInstrBuilder", "StoreRow", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV8mr", ")", ")", ";", "addFrameReference", "(", "StoreRow", ",", "SS", ",", "RowOffset", ")", ".", "addReg", "(", "SubRowReg", ")", ";", "MachineInstrBuilder", "StoreCol", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV16mr", ")", ")", ";", "addFrameReference", "(", "StoreCol", ",", "SS", ",", "ColOffset", ")", ".", "addReg", "(", "ColReg", ")", ";", "}", "ShapeInfos", ".", "clear", "(", ")", ";", "Change", "=", "true", ";", "}", "}", "if", "(", "Change", ")", "X86FI", "->", "setHasVirtualTileReg", "(", "true", ")", ";", "return" ]
GCC	bpf	CPP	next_suggestion	Virtual ISA	616,077	[ "return", "<NUM_LIT>", ";" ]	[ "core_access_clean", "(", ")", ";", "memset", "(", "&", "wi", ",", "<NUM_LIT>", ",", "sizeof", "(", "wi", ")", ")", ";", "wi", ".", "info", "=", "NULL", ";", "walk_gimple_seq_mod", "(", "&", "body", ",", "NULL", ",", "make_gimple_core_safe_access_index", ",", "&", "wi", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	616,078	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_sll_epi16", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psllw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(", "_", "_", "v8hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,079	[ "}" ]	[ "void", "emitSIBByte", "(", "unsigned", "SS", ",", "unsigned", "Index", ",", "unsigned", "Base", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "emitByte", "(", "modRMByte", "(", "SS", ",", "Index", ",", "Base", ")", ",", "CurByte", ",", "OS", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	616,080	[ "<FIXS>", "<STR_LIT>", ",", "<FIXE>" ]	[ "SSE_CVT_SD2SI", ">", ",", "XD", ",", "VEX", ",", "VEX_LIG", ";", "defm", "VCVTTSD2SI64", ":", "sse12_cvt_s", "<NUM_LIT>", ",", "FR64", ",", "GR64", ",", "fp_to_sint", ",", "f64mem", ",", "loadf64", ",", "<BUGS>", "<STR_LIT>", ",", "<BUGE>", "SSE_CVT_SD2SI", ">", ",", "XD", ",", "VEX", ",", "VEX_W", ",", "VEX_LIG", ";" ]
LLVM	Hexagon	TD	program_repair	DSP	616,081	[ "<FIXS>", "ByteAccess", ">", ";", "<FIXE>", "<FIXS>", "HalfWordAccess", ">", ";", "<FIXE>", "<FIXS>", "HalfWordAccess", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "WordAccess", ">", ";", "<FIXE>", "<FIXS>", "DoubleWordAccess", ">", ";", "<FIXE>" ]	[ "}", "def", "S2_storerb_pci", ":", "T_store_pci", "<STR_LIT>", ",", "IntRegs", ",", "s4_0Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "ByteAccess", ">", ";", "<BUGE>", "def", "S2_storerh_pci", ":", "T_store_pci", "<STR_LIT>", ",", "IntRegs", ",", "s4_1Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "HalfWordAccess", ">", ";", "<BUGE>", "def", "S2_storerf_pci", ":", "T_store_pci", "<STR_LIT>", ",", "IntRegs", ",", "s4_1Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "HalfWordAccess", ",", "<STR_LIT>", ">", ";", "<BUGE>", "def", "S2_storeri_pci", ":", "T_store_pci", "<STR_LIT>", ",", "IntRegs", ",", "s4_2Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "WordAccess", ">", ";", "<BUGE>", "def", "S2_storerd_pci", ":", "T_store_pci", "<STR_LIT>", ",", "DoubleRegs", ",", "s4_3Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "DoubleWordAccess", ">", ";", "<BUGE>", "let", "Uses", "=", "[", "CS", "]", ",", "isNewValue", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", ",", "isNVStore", "=", "<NUM_LIT>", ",", "opNewValue", "=", "<NUM_LIT>", "inclass", "T_storenew_pci", "string", "mnemonic", ",", "Operand", "Imm", "," ]
LLVM	X86	CPP	stmt_completion	CPU	616,082	[ "BytesRemoved", ",", "false", ")", ";" ]	[ "return", "removeBranchImpl", "(", "MBB", "," ]
GCC	h8300	MD	next_suggestion	MPU	616,083	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	MD	stmt_completion	CPU	616,084	[ ",", "tmpreg", ")", ")" ]	[ "{", "rtx", "tmpreg", "=", "gen_reg_rtx", "(", "<", "V_widen", ">", "mode", ")", "emit_insn", "(", "gen_neon_vec_", "<", "US", ">", "mult_", "<", "mode", ">", "(", "tmpreg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_neon_vget_high", "<", "V_widen_l", ">", "(", "operands", "[", "<NUM_LIT>", "]" ]
GCC	arm	CPP	stmt_completion	CPU	616,085	[ "int16x8_t", ")", "_", "_", "a", ")", ";" ]	[ "return", "(", "float32x4_t", ")", "_", "_", "builtin_neon_vreinterpretv4sfv8hi", "(", "(" ]
GCC	vms	CPP	code_generation	Virtual ISA	616,086	[ "static", "char", "", "locate_lib", "(", "char", "", "lib_name", ")", "{", "int", "lib_len", "=", "strlen", "(", "lib_name", ")", ";", "const", "char", "", "exts", "[", "<NUM_LIT>", "]", ";", "int", "i", ";", "if", "(", "staticp", ")", "{", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".a", "<STR_LIT>", ";", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".olb", "<STR_LIT>", ";", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".exe", "<STR_LIT>", ";", "}", "else", "{", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".exe", "<STR_LIT>", ";", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".a", "<STR_LIT>", ";", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".olb", "<STR_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "search_dirs_len", ";", "i", "++", ")", "{", "char", "", "buf", ";", "int", "l", ";", "int", "j", ";", "l", "=", "strlen", "(", "search_dirs", "[", "i", "]", ")", ";", "buf", "=", "(", "char", "*", ")", "alloca", "(", "l", "+", "<NUM_LIT>", "+", "lib_len", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "memcpy", "(", "buf", ",", "search_dirs", "[", "i", "]", ",", "l", ")", ";", "memcpy", "(", "buf", "+", "l", ",", "<STR_LIT>", "/lib", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "l", "+=", "<NUM_LIT>", ";", "memcpy", "(", "buf", "+", "l", ",", "lib_name", ",", "lib_len", ")", ";", "l", "+=", "lib_len", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "strcpy", "(", "buf", "+", "l", ",", "exts", "[", "j", "]", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "}", "}", "return", "NULL", ";", "}" ]	[ "Locate", "library", "LIB_NAME", "on", "the", "library", "path", "." ]
LLVM	SystemZ	TD	stmt_completion	CPU	616,087	[ "=", "RI2", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "M1", ";", "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "bits", "<", "<NUM_LIT>", ">", "RI3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,088	[ "(", "i64", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", "extract_high_v2i64", ":", "UnOpFrag", "<", "(", "extract_subvector", "(", "v2i64", "node", ":", "$", "LHS", ")", "," ]
GCC	sh	CPP	stmt_completion	CPU	616,089	[ "char", "*", ")", "mm", ")", "[", "s", "]", ")", ")", ";" ]	[ "_", "_", "asm__", "_", "_", "volatile__", "(", "<STR_LIT>", "ocbi\t%m0", "<STR_LIT>", ":", ":", "<STR_LIT>", "o", "<STR_LIT>", "(", "(", "(" ]
LLVM	AArch64	CPP	program_repair	CPU	616,090	[ "<FIXS>", "int", "Scale1", "=", "AArch64InstrInfo", "::", "getMemScale", "(", "Opcode1", ")", ";", "if", "(", "ObjectOffset1", "%", "Scale1", "!=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "int64_t", "ObjectOffset1", "=", "MFI", ".", "getObjectOffset", "(", "FI1", ")", ";", "int64_t", "ObjectOffset2", "=", "MFI", ".", "getObjectOffset", "(", "FI2", ")", ";", "assert", "(", "ObjectOffset1", "<=", "ObjectOffset2", "&&", "<STR_LIT>", "Object offsets are not ordered.", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "!", "unscaleOffset", "(", "Opcode1", ",", "Offset1", ")", "\|\|", "!", "unscaleOffset", "(", "Opcode2", ",", "Offset2", ")", ")", "<BUGE>", "return", "false", ";", "ObjectOffset1", "+=", "Offset1", ";", "ObjectOffset2", "+=", "Offset2", ";", "<BUGS>", "if", "(", "!", "scaleOffset", "(", "Opcode1", ",", "ObjectOffset1", ")", "\|\|", "!", "scaleOffset", "(", "Opcode2", ",", "ObjectOffset2", ")", ")", "return", "false", ";", "<BUGE>", "return", "ObjectOffset1", "+", "<NUM_LIT>", "==", "ObjectOffset2", ";", "}" ]
GCC	xtensa	MD	next_suggestion	MPU	616,091	[ "if", "(", "!", "TARGET_CONST16", "&", "&", "!", "TARGET_AUTO_LITPOOLS", "&", "&", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]
GCC	sparc	MD	stmt_completion	CPU	616,092	[ "]", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_INT", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,093	[ "if", "(", "elfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_ASE_MDMX", ")", "mipsAbi", ".", "m_Ases", "\|=", "llvm", "::", "Mips", "::", "AFL_ASE_MDMX", ";" ]	[ "if", "(", "elfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_MICROMIPS", ")", "mipsAbi", ".", "m_Ases", "\|=", "llvm", "::", "Mips", "::", "AFL_ASE_MICROMIPS", ";", "if", "(", "elfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_ASE_M16", ")", "mipsAbi", ".", "m_Ases", "\|=", "llvm", "::", "Mips", "::", "AFL_ASE_MIPS16", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	616,094	[ "<FIXS>", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "DstTy", "==", "S32", ")", "<FIXE>" ]	[ "case", "AMDGPU", "::", "G_MUL", ":", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "<BUGS>", "if", "(", "DstTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "<BUGE>", "break", ";", "const", "RegisterBank", "*", "DstBank", "=" ]
LLVM	LEG	CPP	stmt_completion	CPU	616,095	[ "MF", ")", "const", "{" ]	[ "bool", "LEGRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&" ]
GCC	loongarch	MD	next_suggestion	CPU	616,096	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	AMDGPU	CPP	program_repair	GPU	616,097	[ "<FIXS>", "R600OpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "}", "<FIXE>" ]	[ "}", "public", ":", "<BUGS>", "AMDGPUOpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "}", "<BUGE>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "Context", "=", "&", "M", ".", "getContext", "(", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	616,098	[ "<FIXS>", "MCE", ".", "emitDWordLE", "(", "Disp", ")", ";", "elseMCE", ".", "emitWordLE", "(", "(", "int32_t", ")", "Disp", ")", ";", "<FIXE>" ]	[ "RelocCST", "=", "PCAdj", ";", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", "RelocCST", ")", ")", ";", "if", "(", "Reloc", "==", "X86", "::", "reloc_absolute_dword", ")", "<BUGS>", "MCE", ".", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordLE", "(", "Disp", ")", ";", "<BUGE>", "}" ]
LLVM	X86	TD	program_repair	CPU	616,099	[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instrs", "PUSH16r", ",", "PUSH32r", ",", "PUSH64r", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

GCC

sparc

MD

program_repair

CPU

616,000

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "subreg", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

616,001

[ "t", "=", "_", "_", "ev_mwhsmf", "(", "a", ",", "b", ")", ";" ]

[ "static", "inline", "_", "_", "ev64_opaque__", "_", "_", "internal_ev_mwhsmfaaw", "(", "_", "_", "ev64_opaque__", "a", ",", "_", "_", "ev64_opaque__", "b", ")", "{", "_", "_", "ev64_opaque__", "t", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,002

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_subh_l16_sat_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,003

[ "<STR_LIT>", ";" ]

[ "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "xpsr", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "ipsr", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "epsr", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "iepsr", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "msp", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "psp", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "primask", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "basepri", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "basepri_max", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "faultmask", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "control", "<STR_LIT>", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", "APSR_" ]

GCC

s390

MD

stmt_completion

MPU

616,004

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "match_test" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,005

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

616,006

[ "bool", "DeadCodeElimination", "::", "isDead", "(", "unsigned", "R", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MRI", ".", "use_operands", "(", "R", ")", ")", "{", "const", "MachineInstr", "*", "UseI", "=", "MO", ".", "getParent", "(", ")", ";", "if", "(", "UseI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "assert", "(", "!", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "Register", "DR", "=", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DR", "==", "R", ")", "continue", ";", "}", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]

GCC

rs6000

CPP

stmt_completion

CPU

616,007

[ ")", ";" ]

[ "_", "_", "vector", "unsigned", "short", "vs8", ";", "_", "_", "vector", "unsigned", "int", "vi4", ";", "_", "_", "vector", "float", "vf1", ";", "vs8", "=", "(", "_", "_", "vector", "unsigned", "short", ")", "(", "_", "_", "vector", "unsigned", "long", "long", ")", "{", "_", "_", "A", ",", "_", "_", "A", "}", ";", "vi4", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_mergel", "(", "vs8", ",", "zero", ")", ";", "(", "zero", ",", "vs8" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,008

[ ")", ";" ]

[ "if", "(", "SRsrcIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "*", "SRsrc", "=", "&", "MI", "->", "getOperand", "(", "SRsrcIdx", ")", ";", "unsigned", "SRsrcRC", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "SRsrcIdx", "]", ".", "RegClass", ";", "if", "(", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "SRsrc", "->", "getReg", "(", ")", ")", ",", "RI", ".", "getRegClass", "(", "SRsrcRC", ")", ")", ")", "{", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "unsigned", "SRsrcPtr", "=", "buildExtractSubReg", "(", "MI", ",", "MRI", ",", "*", "SRsrc", ",", "&", "AMDGPU", "::", "VReg_128RegClass", ",", "AMDGPU", "::", "sub0_sub1", ",", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "unsigned", "Zero64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "unsigned", "SRsrcFormatLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcFormatHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "uint64_t", "RsrcDataFormat", "=", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "Zero64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SRsrcFormatLo", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SRsrcFormatHi", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "NewSRsrc", ")", ".", "addReg", "(", "Zero64", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "SRsrcFormatLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "SRsrcFormatHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "MachineOperand", "*", "VAddr", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "unsigned", "NewVAddr", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "if", "(", "VAddr", ")", "{", "unsigned", "NewVAddrLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", "NewVAddrHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e32", ")", ",", "NewVAddrLo", ")", ".", "addReg", "(", "SRsrcPtr", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "VAddr", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADDC_U32_e32", ")", ",", "NewVAddrHi", ")", ".", "addReg", "(", "SRsrcPtr", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "VAddr", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "NewVAddr", ")", ".", "addReg", "(", "NewVAddrLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "NewVAddrHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "}", "else", "{", "MachineOperand", "*", "VData", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "MachineOperand", "*", "Offset", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "unsigned", "Addr64Opcode", "=", "AMDGPU", "::", "getAddr64Inst", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "MachineInstr", "*", "Addr64", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Addr64Opcode", ")", ")", ".", "addOperand", "(", "*", "VData", ")", ".", "addReg", "(", "AMDGPU", "::", "NoRegister", ")", ".", "addOperand", "(", "*", "SRsrc", ")", ".", "addOperand", "(", "*", "SOffset", ")", ".", "addOperand", "(", "*", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MI", "->", "removeFromParent", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,009

[ "(", ")", ";" ]

[ "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext" ]

GCC

arm

CPP

stmt_completion

CPU

616,010

[ ",", "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vqdmulhq_m_n_sv4si", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b" ]

GCC

arm

CPP

next_suggestion

CPU

616,011

[ "return", "(", "code", "==", "CONST_INT", "&&", "INTVAL", "(", "index", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "index", ")", ">", "-", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "arm_address_register_rtx_p", "(", "index", ",", "strict_p", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ")", "{", "if", "(", "code", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "index", ")", ";", "if", "(", "TARGET_LDRD", ")", "return", "IN_RANGE", "(", "val", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "else", "return", "IN_RANGE", "(", "val", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "code", "==", "MULT", ")", "{", "rtx", "xiop0", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";", "rtx", "xiop1", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "arm_address_register_rtx_p", "(", "xiop0", ",", "strict_p", ")", "&&", "thumb2_index_mul_operand", "(", "xiop1", ")", ")", "||", "(", "arm_address_register_rtx_p", "(", "xiop1", ",", "strict_p", ")", "&&", "thumb2_index_mul_operand", "(", "xiop0", ")", ")", ")", ";", "}", "else", "if", "(", "code", "==", "ASHIFT", ")", "{", "rtx", "op", "=", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";", "return", "(", "arm_address_register_rtx_p", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "CONST_INT_P", "(", "op", ")", "&&", "INTVAL", "(", "op", ")", ">", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<=", "<NUM_LIT>", ")", ";", "}" ]

GCC

tilegx

MD

next_suggestion

VLIW

616,012

[ "UNSPEC_NETWORK_SEND", ")" ]

[ "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "DI", "TILEGX_NETORDER_REG", ")", "]" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,013

[ "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";" ]

[ "if", "(", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "isARMLowRegister", "(", "SrcReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

616,014

[ "(", "Mem", ".", "Index", ")", ")", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mem", ".", "Base", ")", ")", ";", "addExpr", "(", "Inst", ",", "Mem", ".", "Disp", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg" ]

LLVM

ARM

TD

next_suggestion

CPU

616,015

[ "}" ]

[ "def", "BL", ":", "ABXI", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "bl_target", ":", "$", "func", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "[", "(", "ARMcall", "tglobaladdr", ":", "$", "func", ")", "]", ">", ",", "Requires", "<", "[", "IsARM", "]", ">", ",", "Sched", "<", "[", "WriteBrL", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "func", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "func", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

TD

next_suggestion

CPU

616,016

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RA", ";" ]

[ "class", "XForm_16", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "bits", "<", "<NUM_LIT>", ">", "BF", ";", "bits", "<", "<NUM_LIT>", ">", "L", ";", "bits", "<", "<NUM_LIT>", ">", "RA", ";", "bits", "<", "<NUM_LIT>", ">", "RB", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";" ]

GCC

arm

CPP

code_generation

CPU

616,017

[ "rtx", "thumb_legitimize_address", "(", "rtx", "x", ",", "rtx", "or", "ig_x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "xop1", ")", ";", "if", "(", "optimize_size", "&&", "offset", ">=", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "HOST_WIDE_INT", "delta", ";", "if", "(", "offset", ">=", "<NUM_LIT>", ")", "delta", "=", "offset", "-", "(", "<NUM_LIT>", "-", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "else", "if", "(", "offset", "<", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "delta", "=", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "delta", "=", "offset", "&", "(", "~", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "xop0", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "offset", "-", "delta", ")", ",", "NULL_RTX", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "xop0", ",", "delta", ")", ";", "}", "else", "if", "(", "offset", "<", "<NUM_LIT>", "&&", "offset", ">", "-", "<NUM_LIT>", ")", "x", "=", "force_operand", "(", "x", ",", "NULL_RTX", ")", ";", "else", "{", "xop1", "=", "force_reg", "(", "SImode", ",", "xop1", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "xop1", ")", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "s_register_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SImode", ")", "&&", "!", "s_register_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SImode", ")", ")", "{", "rtx", "xop0", "=", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "flag_pic", ")", "{", "rtx", "new", "_", "x", "=", "legitimize_pic_address", "(", "or", "ig_x", ",", "mode", ",", "NULL_RTX", ",", "NULL_RTX", ",", "false", ")", ";", "if", "(", "new", "_", "x", "!=", "or", "ig_x", ")", "x", "=", "new", "_", "x", ";", "}", "return", "x", ";", "}" ]

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "Thumb", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", "." ]

LLVM

ARM

TD

next_suggestion

CPU

616,018

[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "T", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

nios2

MD

next_suggestion

MPU

616,019

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")" ]

LLVM

SNES

TD

next_suggestion

DSP

616,020

[ "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";" ]

[ "}", "]", ">", ";", "def", "ioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "lowioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "ioaddr16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

616,021

[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked scatters: cannot create scatters for ", "<STR_LIT>", "<STR_LIT>", "non-standard input types. Expanding.\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "<BUGS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "masked scatters: cannot create scatters for non-standard", "<STR_LIT>", "<<", "<STR_LIT>", " input types. Expanding.\\n", "<STR_LIT>", ")", ";", "<BUGE>", "return", "nullptr", ";", "}" ]

GCC

tilegx

MD

next_suggestion

VLIW

616,022

[ "tilegx_expand_builtin_vector_binop", "(", "gen_", "<", "optab", ">", "v8qi3", ",", "V8QImode", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]

GCC

epiphany

MD

next_suggestion

MPU

616,023

[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "addsub", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

code_generation

DSP

616,024

[ "int", "HexagonInstrInfo", "::", "getMinValue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isSigned", ")", "return", "-", "<NUM_LIT>", "U", "<<", "(", "bits", "-", "<NUM_LIT>", ")", ";", "else", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "the", "minimal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

LLVM

PTX

CPP

stmt_completion

GPU

616,025

[ ";" ]

[ "assert", "(", "Symbol", "->", "isUndefined", "(", ")", "&&", "<STR_LIT>", "Cannot define a symbol twice!", "<STR_LIT>", ")", ";", "assert", "(", "!", "Symbol", "->", "isVariable", "(", ")", "&&", "<STR_LIT>", "Cannot emit a variable symbol!", "<STR_LIT>", ")", ";", "assert", "(", "CurSection", "&&", "<STR_LIT>", "Cannot emit before setting section!", "<STR_LIT>", ")", ";", "OS", "<<", "*", "Symbol", "<<", "MAI", ".", "getLabelSuffix", "(", ")", ";", "EmitEOL", "(", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,026

[ "->", "hasWorkGroupInfo", "(", ")", ")", "|", "S_00B84C_TIDIG_COMP_CNT", "(", "TIDIGCompCnt", ")", "|", "S_00B84C_EXCP_EN_MSB", "(", "<NUM_LIT>", ")", "|", "S_00B84C_LDS_SIZE", "(", "STM", ".", "isAmdHsaOS", "(", ")", "?", "<NUM_LIT>", ":", "ProgInfo", ".", "LDSBlocks", ")", "|", "S_00B84C_EXCP_EN", "(", "<NUM_LIT>", ")", ";" ]

[ "ProgInfo", ".", "NumSGPR", "+=", "ExtraSGPRs", ";", "unsigned", "WaveDispatchNumSGPR", "=", "<NUM_LIT>", ",", "WaveDispatchNumVGPR", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "MF", ".", "getFunction", "(", ")", ".", "args", "(", ")", ")", "{", "unsigned", "NumRegs", "=", "(", "Arg", ".", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", ")", "WaveDispatchNumSGPR", "+=", "NumRegs", ";", "else", "WaveDispatchNumVGPR", "+=", "NumRegs", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "WaveDispatchNumSGPR", ")", ";", "ProgInfo", ".", "NumVGPR", "=", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "WaveDispatchNumVGPR", ")", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumSGPR", ",", "<NUM_LIT>", "u", ")", ",", "STM", ".", "getMinNumSGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "ProgInfo", ".", "NumVGPRsForWavesPerEU", "=", "std", "::", "max", "(", "std", "::", "max", "(", "ProgInfo", ".", "NumVGPR", ",", "<NUM_LIT>", "u", ")", ",", "STM", ".", "getMinNumVGPRs", "(", "MFI", "->", "getMaxWavesPerEU", "(", ")", ")", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", "||", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "unsigned", "MaxAddressableNumSGPRs", "=", "STM", ".", "getAddressableNumSGPRs", "(", ")", ";", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "MaxAddressableNumSGPRs", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "scalar registers", "<STR_LIT>", ",", "ProgInfo", ".", "NumSGPR", ",", "DS_Error", ",", "DK_ResourceLimit", ",", "MaxAddressableNumSGPRs", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxAddressableNumSGPRs", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "MaxAddressableNumSGPRs", ";", "}", "}", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "ProgInfo", ".", "NumSGPR", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ">", "STM", ".", "getMaxNumUserSGPRs", "(", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "user SGPRs", "<STR_LIT>", ",", "MFI", "->", "getNumUserSGPRs", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "if", "(", "MFI", "->", "getLDSSize", "(", ")", ">", "static_cast", "<", "unsigned", ">", "(", "STM", ".", "getLocalMemorySize", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "DiagnosticInfoResourceLimit", "Diag", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "local memory", "<STR_LIT>", ",", "MFI", "->", "getLDSSize", "(", ")", ",", "DS_Error", ")", ";", "Ctx", ".", "diagnose", "(", "Diag", ")", ";", "}", "ProgInfo", ".", "SGPRBlocks", "=", "IsaInfo", "::", "getNumSGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumSGPRsForWavesPerEU", ")", ";", "ProgInfo", ".", "VGPRBlocks", "=", "IsaInfo", "::", "getNumVGPRBlocks", "(", "&", "STM", ",", "ProgInfo", ".", "NumVGPRsForWavesPerEU", ")", ";", "const", "SIModeRegisterDefaults", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "Mode", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "Mode", ".", "IEEE", ";", "ProgInfo", ".", "DX10Clamp", "=", "Mode", ".", "DX10Clamp", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}", "else", "{", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "getLDSWaveSpillSize", "(", ")", "*", "MFI", "->", "getMaxFlatWorkGroupSize", "(", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "getLDSSize", "(", ")", "+", "LDSSpillSize", ";", "ProgInfo", ".", "LDSBlocks", "=", "alignTo", "(", "ProgInfo", ".", "LDSSize", ",", "<NUM_LIT>", "ULL", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "<NUM_LIT>", ";", "ProgInfo", ".", "ScratchBlocks", "=", "alignTo", "(", "ProgInfo", ".", "ScratchSize", "*", "STM", ".", "getWavefrontSize", "(", ")", ",", "<NUM_LIT>", "ULL", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";", "if", "(", "getIsaVersion", "(", "getGlobalSTI", "(", ")", "->", "getCPU", "(", ")", ")", ".", "Major", ">=", "<NUM_LIT>", ")", "{", "ProgInfo", ".", "WgpMode", "=", "STM", ".", "isCuModeEnabled", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ProgInfo", ".", "MemOrdered", "=", "<NUM_LIT>", ";", "}", "unsigned", "TIDIGCompCnt", "=", "<NUM_LIT>", ";", "if", "(", "MFI", "->", "hasWorkItemIDZ", "(", ")", ")", "TIDIGCompCnt", "=", "<NUM_LIT>", ";", "else", "if", "(", "MFI", "->", "hasWorkItemIDY", "(", ")", ")", "TIDIGCompCnt", "=", "<NUM_LIT>", ";", "ProgInfo", ".", "ComputePGMRSrc2", "=", "S_00B84C_SCRATCH_EN", "(", "ProgInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", "|", "S_00B84C_USER_SGPR", "(", "MFI", "->", "getNumUserSGPRs", "(", ")", ")", "|", "S_00B84C_TRAP_HANDLER", "(", "STM", ".", "isAmdHsaOS", "(", ")", "?", "<NUM_LIT>", ":", "STM", ".", "isTrapHandlerEnabled", "(", ")", ")", "|", "S_00B84C_TGID_X_EN", "(", "MFI", "->", "hasWorkGroupIDX", "(", ")", ")", "|", "S_00B84C_TGID_Y_EN", "(", "MFI", "->", "hasWorkGroupIDY", "(", ")", ")", "|", "S_00B84C_TGID_Z_EN", "(", "MFI", "->", "hasWorkGroupIDZ", "(", ")", ")", "|", "S_00B84C_TG_SIZE_EN", "(", "MFI" ]

GCC

msp430

CPP

stmt_completion

MPU

616,027

[ ")", "==", "COMPLEX_CST", "||", "(", "prefix", "=", "gen_prefix", "(", "decl", ")", ")", "==", "NULL", ")", "return", ";" ]

[ "const", "char", "*", "prefix", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "decl", ")", "==", "CONSTRUCTOR", "||", "TREE_CODE", "(", "decl", ")", "==", "INTEGER_CST", "||", "TREE_CODE", "(", "decl", ")", "==", "VECTOR_CST", "||", "TREE_CODE", "(", "decl" ]

LLVM

Hexagon

TD

program_repair

DSP

616,028

[ "<FIXS>", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isH", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "src3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "<BUGS>", "let", "IClass", "=", "<NUM_LIT>", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

616,029

[ "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "!=", "Src", ".", "first", ")", "return", "false", ";" ]

[ "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "<", "<NUM_LIT>", ")", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "=", "Src", ".", "first", ";" ]

LLVM

X86

CPP

program_repair

CPU

616,030

[ "<FIXS>", "~", "X86AddressSanitizer64", "(", ")", "override", "=", "default", ";", "<FIXE>" ]

[ "X86AddressSanitizer64", "(", "const", "MCSubtargetInfo", "*", "&", "STI", ")", ":", "X86AddressSanitizer", "(", "STI", ")", "{", "}", "<BUGS>", "~", "X86AddressSanitizer64", "(", ")", "override", "{", "}", "<BUGE>", "unsigned", "GetFrameReg", "(", "const", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Out", ")", "{", "unsigned", "FrameReg", "=", "GetFrameRegGeneric", "(", "Ctx", ",", "Out", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,031

[ ">", ";" ]

[ "def", "ARM64Extr", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTA64EXTR" ]

GCC

aarch64

CPP

next_suggestion

CPU

616,032

[ "}" ]

[ "vst1_lane_f16", "(", "float16_t", "*", "_", "_", "a", ",", "float16x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "lane", ")", "{", "*", "_", "_", "a", "=", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "b", ",", "_", "_", "lane", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

616,033

[ "<FIXS>", "loadv4f32", ",", "loadv8f32", ",", "any_fma", ",", "v4f32", ",", "v8f32", ",", "<FIXE>" ]

[ "let", "ExeDomain", "=", "SSEPackedSingle", "in", "{", "defm", "VFMADD", ":", "fma3p_forms", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "loadv4f32", ",", "loadv8f32", ",", "X86any_Fmadd", ",", "v4f32", ",", "v8f32", ",", "<BUGE>", "SchedWriteFMA", ">", ";", "defm", "VFMSUB", ":", "fma3p_forms", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "loadv4f32", ",", "loadv8f32", ",", "X86any_Fmsub", ",", "v4f32", ",", "v8f32", "," ]

GCC

convex

CPP

program_repair

VLIW

616,034

[ "<FIXS>", "const", "char", "*", "name", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "const", "char", "*", "p", ";", "char", "c", ";", "<FIXE>" ]

[ "voidasm_declare_function_name", "(", "file", ",", "name", ",", "decl", ")", "FILE", "*", "file", ";", "<BUGS>", "char", "*", "name", ";", "<BUGE>", "tree", "decl", ";", "{", "<BUGS>", "tree", "parms", ";", "<BUGE>", "int", "nargs", "=", "list_length", "(", "DECL_ARGUMENTS", "(", "decl", ")", ")", ";", "<BUGS>", "char", "*", "p", ",", "c", ";", "<BUGE>", "extern", "char", "*", "version_string", ";", "static", "char", "vers", "[", "<NUM_LIT>", "]", ";", "int", "i", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,035

[ "idx", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "sext", "(", "i32", "(", "vector_extract", "(", "v4i32", "V128", ":", "$", "Rn", ")", ",", "VectorIndexS", ":", "$", "idx", ")", ")", ")", ",", "(", "i64", "(", "SMOVvi32to64", "V128", ":", "$", "Rn", ",", "VectorIndexS", ":", "$" ]

GCC

frv

MD

next_suggestion

VLIW

616,036

[ "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CC_CCR", "[", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

sparc

MD

stmt_completion

CPU

616,037

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

616,038

[ "}" ]

[ "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Hexagon", "::", "D0", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "static", "const", "uint16_t", "RegList1", "[", "]", "=", "{", "Hexagon", "::", "D1", ",", "Hexagon", "::", "D2", "}", ";", "static", "const", "uint16_t", "RegList2", "[", "]", "=", "{", "Hexagon", "::", "R1", ",", "Hexagon", "::", "R3", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList1", ",", "RegList2", ",", "<NUM_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Hexagon", "::", "D2", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";" ]

GCC

alpha

CPP

program_repair

MPU

616,039

[ "<FIXS>", "if", "(", "mode", "==", "QImode", ")", "seq", "=", "gen_aligned_loadqi", "(", "subtarget", ",", "aligned_mem", ",", "bitnum", ",", "scratch", ")", ";", "elseseq", "=", "gen_aligned_loadhi", "(", "subtarget", ",", "aligned_mem", ",", "bitnum", ",", "scratch", ")", ";", "emit_insn", "(", "seq", ")", ";", "<FIXE>" ]

[ "elsesubtarget", "=", "gen_reg_rtx", "(", "DImode", ")", ",", "copyout", "=", "true", ";", "<BUGS>", "emit_insn", "(", "(", "mode", "==", "QImode", "?", "gen_aligned_loadqi", ":", "gen_aligned_loadhi", ")", "(", "subtarget", ",", "aligned_mem", ",", "bitnum", ",", "scratch", ")", ")", ";", "<BUGE>", "if", "(", "copyout", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_lowpart", "(", "mode", ",", "subtarget", ")", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

616,040

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2SF", "(", "vec_select", ":", "SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

616,041

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";" ]

GCC

nds32

MD

next_suggestion

CPU

616,042

[ "<STR_LIT>" ]

[ "(", "plus", ":", "QIHISI", "(", "match_operand", ":", "QIHISI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QIHISI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

aarch64

CPP

next_suggestion

CPU

616,043

[ "}" ]

[ "vsub_f32", "(", "float32x2_t", "_", "_", "a", ",", "float32x2_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "-", "_", "_", "b", ";" ]

GCC

sh

MD

stmt_completion

CPU

616,044

[ "gen_call_site", "(", ")", ")" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "lab", "=", "PATTERN", "(" ]

GCC

i386

MD

next_suggestion

CPU

616,045

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

616,046

[ "RegisterTarget", "<", "Triple", "::", "bpfel", ",", "true", ">", "X", "(", "getTheBPFleTarget", "(", ")", ",", "<STR_LIT>", "bpfel", "<STR_LIT>", ",", "<STR_LIT>", "BPF (little endian)", "<STR_LIT>", ")", ";" ]

[ "void", "LLVMInitializeBPFTargetInfo", "(", ")", "{", "TargetRegistry", "::", "RegisterTarget", "(", "getTheBPFTarget", "(", ")", ",", "<STR_LIT>", "bpf", "<STR_LIT>", ",", "<STR_LIT>", "BPF (host endian)", "<STR_LIT>", ",", "[", "]", "(", "Triple", "::", "ArchType", ")", "{", "return", "false", ";", "}", ",", "true", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,047

[ ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_sllv_epi16", "(", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psllv32hi_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", ",", "(", "_", "_", "v32hi" ]

GCC

pa

CPP

code_generation

CPU

616,048

[ "const", "char", "*", "pa_output_cbranch", "(", "rtx", "*", "operands", ",", "int", "negated", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "bool", "useskip", ";", "int", "nullify", "=", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", ";", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "int", "xdelay", ";", "if", "(", "branch_to_delay_slot_p", "(", "insn", ")", ")", "return", "<STR_LIT>", "nop", "<STR_LIT>", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "<NUM_LIT>", ";", "if", "(", "!", "nullify", "&&", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "forward_branch_p", "(", "insn", ")", ";", "useskip", "=", "(", "length", "==", "<NUM_LIT>", "&&", "nullify", ")", "?", "use_skip_p", "(", "insn", ")", ":", "FALSE", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "useskip", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2clr,|cmp%I2clr,}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,|cmp%I2b,}", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "*", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "%B3", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", "%S3", "<STR_LIT>", ")", ";", "if", "(", "useskip", ")", "strcat", "(", "buf", ",", "<STR_LIT>", " %2,%r1,%%r0", "<STR_LIT>", ")", ";", "else", "if", "(", "nullify", ")", "{", "if", "(", "branch_needs_nop_p", "(", "insn", ")", ")", "strcat", "(", "buf", ",", "<STR_LIT>", ",n %2,%r1,%0%#", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", ",n %2,%r1,%0", "<STR_LIT>", ")", ";", "}", "else", "strcat", "(", "buf", ",", "<STR_LIT>", " %2,%r1,%0", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "dbr_sequence_length", "(", ")", "!=", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "nullify", ")", "{", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,|cmp%I2b,}", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "*", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "%S3", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", "%B3", "<STR_LIT>", ")", ";", "strcat", "(", "buf", ",", "<STR_LIT>", ",n %2,%r1,.+12\\n\\tb %0", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "&&", "!", "forward_branch_p", "(", "insn", ")", "&&", "INSN_ADDRESSES_SET_P", "(", ")", "&&", "VAL_14_BITS_P", "(", "INSN_ADDRESSES", "(", "INSN_UID", "(", "JUMP_LABEL", "(", "insn", ")", ")", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", "-", "<NUM_LIT>", ")", ")", "{", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,|cmp%I2b,}", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "*", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "%B3 %2,%r1,%0%#", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", "%S3 %2,%r1,%0%#", "<STR_LIT>", ")", ";", "}", "else", "{", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2clr,|cmp%I2clr,}", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "*", "<STR_LIT>", ")", ";", "if", "(", "negated", ")", "strcat", "(", "buf", ",", "<STR_LIT>", "%S3", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", "%B3", "<STR_LIT>", ")", ";", "if", "(", "nullify", ")", "strcat", "(", "buf", ",", "<STR_LIT>", " %2,%r1,%%r0\\n\\tb,n %0", "<STR_LIT>", ")", ";", "else", "strcat", "(", "buf", ",", "<STR_LIT>", " %2,%r1,%%r0\\n\\tb %0", "<STR_LIT>", ")", ";", "}", "break", ";", "default", ":", "if", "(", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", "||", "(", "nullify", "&&", "forward_branch_p", "(", "insn", ")", ")", ")", "{", "nullify", "=", "<NUM_LIT>", ";", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", ")", ";", "}", "else", "{", "xdelay", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "DImode", ")", "{", "if", "(", "nullify", ")", "{", "if", "(", "negated", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%S3,n %2,%r1,.+%4|cmp%I2b,%S3,n %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%B3,n %2,%r1,.+%4|cmp%I2b,%B3,n %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "negated", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%S3 %2,%r1,.+%4|cmp%I2b,%S3 %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,%B3 %2,%r1,.+%4|cmp%I2b,%B3 %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "nullify", ")", "{", "if", "(", "negated", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,*%S3,n %2,%r1,.+%4|cmp%I2b,*%S3,n %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,*%B3,n %2,%r1,.+%4|cmp%I2b,*%B3,n %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "negated", ")", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,*%S3 %2,%r1,.+%4|cmp%I2b,*%S3 %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "buf", ",", "<STR_LIT>", "{com%I2b,*%B3 %2,%r1,.+%4|cmp%I2b,*%B3 %2,%r1,.+%4}", "<STR_LIT>", ")", ";", "}", "}", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "xdelay", ")", ";", "}", "return", "buf", ";", "}" ]

[ "This", "routine", "handles", "all", "the", "normal", "conditional", "branch", "sequences", "we", "might", "need", "to", "generate", ".", "It", "handles", "compare", "immediate", "vs", "compare", "register", ",", "nullification", "of", "delay", "slots", ",", "varying", "length", "branches", ",", "negated", "branches", ",", "and", "all", "combinations", "of", "the", "above", ".", "It", "returns", "the", "output", "appropriate", "to", "emit", "the", "branch", "corresponding", "to", "all", "given", "parameters", "." ]

LLVM

ARM

TD

stmt_completion

CPU

616,049

[ ",", "<NUM_LIT>", ">", ";" ]

[ "def", "MVE_SRSHRL", ":", "MVE_ScalarShiftDRegImm", "<", "<STR_LIT>", ",", "<NUM_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,050

[ "=", "<NUM_LIT>", ";" ]

[ "def", "Wri", ":", "BaseBitfieldImm", "<", "opc", ",", "GPR32", ",", "imm0_31", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

616,051

[ ")", ")", ";" ]

[ "static", "DecodeStatus", "DecodeMemMMReglistImm4Lsl2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "if", "(", "DecodeRegListOperand16", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "SP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "<<", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

code_generation

CPU

616,052

[ "bool", "processBlock", "(", "MachineBasicBlock", "&", "ReturnMBB", ")", "{", "bool", "Changed", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "ReturnMBB", ".", "begin", "(", ")", ";", "I", "=", "ReturnMBB", ".", "SkipPHIsAndLabels", "(", "I", ")", ";", "if", "(", "I", "==", "ReturnMBB", ".", "end", "(", ")", "||", "I", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BLR", "||", "I", "!=", "ReturnMBB", ".", "getLastNonDebugInstr", "(", ")", ")", "return", "Changed", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "PredToRemove", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "ReturnMBB", ".", "pred_begin", "(", ")", ",", "PIE", "=", "ReturnMBB", ".", "pred_end", "(", ")", ";", "PI", "!=", "PIE", ";", "++", "PI", ")", "{", "bool", "OtherReference", "=", "false", ",", "BlockChanged", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "J", "=", "(", "*", "PI", ")", "->", "getLastNonDebugInstr", "(", ")", ";", ";", ")", "{", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "B", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "PPC", "::", "BLR", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCC", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "PPC", "::", "BCCLR", ")", ")", ".", "addImm", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "||", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "J", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "?", "PPC", "::", "BCLR", ":", "PPC", "::", "BCLRn", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "isBranch", "(", ")", ")", "{", "if", "(", "J", "->", "isIndirectBranch", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "OtherReference", "=", "true", ";", "}", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "J", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "J", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", "&&", "J", "->", "getOperand", "(", "i", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "OtherReference", "=", "true", ";", "}", "else", "if", "(", "!", "J", "->", "isTerminator", "(", ")", "&&", "!", "J", "->", "isDebugValue", "(", ")", ")", "break", ";", "if", "(", "J", "==", "(", "*", "PI", ")", "->", "begin", "(", ")", ")", "break", ";", "--", "J", ";", "}", "if", "(", "(", "*", "PI", ")", "->", "canFallThrough", "(", ")", "&&", "(", "*", "PI", ")", "->", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", ")", "OtherReference", "=", "true", ";", "if", "(", "!", "OtherReference", "&&", "BlockChanged", ")", "{", "PredToRemove", ".", "push_back", "(", "*", "PI", ")", ";", "}", "if", "(", "BlockChanged", ")", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "PredToRemove", ".", "size", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "PredToRemove", "[", "i", "]", "->", "removeSuccessor", "(", "&", "ReturnMBB", ")", ";", "if", "(", "Changed", "&&", "!", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "*", "ReturnMBB", ".", "pred_begin", "(", ")", ")", "->", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", ")", "{", "MachineBasicBlock", "&", "PrevMBB", "=", "*", "*", "ReturnMBB", ".", "pred_begin", "(", ")", ";", "PrevMBB", ".", "splice", "(", "PrevMBB", ".", "end", "(", ")", ",", "&", "ReturnMBB", ",", "I", ")", ";", "PrevMBB", ".", "removeSuccessor", "(", "&", "ReturnMBB", ")", ";", "}", "if", "(", "ReturnMBB", ".", "pred_empty", "(", ")", ")", "ReturnMBB", ".", "eraseFromParent", "(", ")", ";", "}", "return", "Changed", ";", "}" ]

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

616,053

[ "::", "<STR_LIT>", ":" ]

[ "unsigned", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "ARM", "::", "ADDri", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "U", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "U", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,054

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,055

[ "if", "(", "(", "!", "MODef", ".", "isReg", "(", ")", ")", "||", "(", "!", "MODef", ".", "isDef", "(", ")", ")", ")", "continue", ";" ]

[ "if", "(", "(", "!", "MO", ".", "isReg", "(", ")", ")", "||", "(", "!", "MO", ".", "isUse", "(", ")", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "MachineOperand", "*", "Op", "=", "MI", "->", "findRegisterDefOperand", "(", "Reg", ")", ";", "if", "(", "!", "Op", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "Op", "->", "getParent", "(", ")", ";", "if", "(", "DeadInstr", ".", "find", "(", "Def", ")", "!=", "DeadInstr", ".", "end", "(", ")", ")", "continue", ";", "bool", "IsDead", "=", "true", ";", "for", "(", "MachineOperand", "&", "MODef", ":", "Def", "->", "operands", "(", ")", ")", "{" ]

LLVM

AMDGPU

CPP

program_repair

GPU

616,056

[ "<FIXS>", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "AMDGPU", "::", "isReadOnlySegment", "(", "GO", ")", "&&", "<FIXE>" ]

[ "MCSection", "*", "AMDGPUTargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "<BUGS>", "auto", "AS", "=", "static_cast", "const", "AMDGPUTargetMachine", "*", ">", "(", "&", "TM", ")", "->", "getAMDGPUAS", "(", ")", ";", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "AMDGPU", "::", "isReadOnlySegment", "(", "GO", ",", "AS", ")", "&&", "<BUGE>", "AMDGPU", "::", "shouldEmitConstantsToTextSection", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ")", "return", "TextSection", ";" ]

GCC

xtensa

MD

program_repair

MPU

616,057

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,058

[ ",", "Hexagon", "::", "VQ7", "}", ";" ]

[ "Hexagon", "::", "VQ0", ",", "Hexagon", "::", "VQ1", ",", "Hexagon", "::", "VQ2", ",", "Hexagon", "::", "VQ3", ",", "Hexagon", "::", "VQ4", ",", "Hexagon", "::", "VQ5", ",", "Hexagon", "::", "VQ6" ]

GCC

pa

MD

program_repair

CPU

616,059

[ "<FIXS>", "pa_output_arg_descriptor", "(", "insn", ")", "return", "pa_output_call", "(", "insn", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

arm

MD

stmt_completion

CPU

616,060

[ "<NUM_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_operand" ]

GCC

i386

MD

program_repair

CPU

616,061

[ "<FIXS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,062

[ ")", ";" ]

[ "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "if", "(", "Outs", "[", "i", "]", ".", "ArgVT", "==", "MVT", "::", "i1", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i1", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "i8", ",", "Arg", ")", ";", "}", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "only expect 32 -> 64 upper bits", "<STR_LIT>", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "Trunc", ":", "Arg", "=", "DAG", ".", "getZExtOrTrunc", "(", "Arg", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "FPExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "Indirect", ":", "assert", "(", "VA", ".", "getValVT", "(", ")", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", "Only scalable vectors can be passed indirectly", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Spilling of SVE vectors not yet implemented", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", "&&", "Flags", ".", "isReturned", "(", ")", "&&", "!", "Flags", ".", "isSwiftSelf", "(", ")", "&&", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected calling convention register assignment", "<STR_LIT>", ")", ";", "assert", "(", "!", "Ins", ".", "empty", "(", ")", "&&", "Ins", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected use of 'returned'", "<STR_LIT>", ")", ";", "IsThisReturn", "=", "true", ";", "}", "if", "(", "RegsUsed", ".", "count", "(", "VA", ".", "getLocReg", "(", ")", ")", ")", "{", "SDValue", "&", "Bits", "=", "std", "::", "find_if", "(", "RegsToPass", ".", "begin", "(", ")", ",", "RegsToPass", ".", "end", "(", ")", ",", "[", "=", "]", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", "&", "Elt", ")", "{", "return", "Elt", ".", "first", "==", "VA", ".", "getLocReg", "(", ")", ";", "}", ")", "->", "second", ";", "Bits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "Bits", ".", "getValueType", "(", ")", ",", "Bits", ",", "Arg", ")", ";", "CSInfo", ".", "erase", "(", "std", "::", "remove_if", "(", "CSInfo", ".", "begin", "(", ")", ",", "CSInfo", ".", "end", "(", ")", ",", "[", "&", "VA", "]", "(", "MachineFunction", "::", "ArgRegPair", "ArgReg", ")", "{", "return", "ArgReg", ".", "Reg", "==", "VA", ".", "getLocReg", "(", ")", ";", "}", ")", ",", "CSInfo", ".", "end", "(", ")", ")", ";", "}", "else", "{", "RegsToPass", ".", "emplace_back", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ";", "RegsUsed", ".", "insert", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "EnableDebugEntryValues", ")", "CSInfo", ".", "emplace_back", "(", "VA", ".", "getLocReg", "(", ")", ",", "i", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "DstAddr", ";", "MachinePointerInfo", "DstInfo", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "unsigned", "OpSize", "=", "Flags", ".", "isByVal", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", "*", "<NUM_LIT>", ":", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "OpSize", "=", "(", "OpSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "!", "Flags", ".", "isByVal", "(", ")", "&&", "!", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "{", "if", "(", "OpSize", "<", "<NUM_LIT>", ")", "BEAlign", "=", "<NUM_LIT>", "-", "OpSize", ";", "}", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "int32_t", "Offset", "=", "LocMemOffset", "+", "BEAlign", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "=", "Offset", "+", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "OpSize", ",", "Offset", ",", "true", ")", ";", "DstAddr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "DstInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ";", "Chain", "=", "addTokenForArgument", "(", "Chain", ",", "DAG", ",", "MF", ".", "getFrameInfo", "(", ")", ",", "FI", ")", ";", "}", "else", "{", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ";", "DstAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ";", "}", "if", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "getByValSize", "(", ")", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "SDValue", "Cpy", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "DstAddr", ",", "Arg", ",", "SizeNode", ",", "Outs", "[", "i", "]", ".", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "false", ",", "DstInfo", ",", "MachinePointerInfo", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "Cpy" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

616,063

[ "isBitcast", "(", ")", ")", ";" ]

[ "}", "Register", "Reg", "=", "fastEmit_ISD_BITCAST_r", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "RetVT", ".", "getSimpleVT", "(", ")", ",", "In", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "hasOneUse", "(", ")", ")", ";", "if", "(", "!", "Reg", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "Iter", "=", "FuncInfo", ".", "InsertPt", ";", "--", "Iter", ";", "assert", "(", "Iter", "->" ]

GCC

microblaze

MD

stmt_completion

MPU

616,064

[ ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "microblaze_expand_epilogue", "(" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

616,065

[ "&", "MF", ")", "{" ]

[ "bool", "PatmosSinglePathInfo", "::", "isEnabled", "(", "const", "MachineFunction" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

616,066

[ "<FIXS>", "std", "::", "string", "Name", ";", "<FIXE>", "<FIXS>", "auto", "EmitFeature", "=", "[", "&", "]", "(", "std", "::", "string", "Feature", ")", "{", "std", "::", "string", "MDKey", "=", "(", "StringRef", "(", "<STR_LIT>", "wasm-feature-", "<STR_LIT>", ")", "+", "Feature", ")", ".", "str", "(", ")", ";", "<FIXE>", "<FIXS>", "return", ";", "<FIXE>", "<FIXS>", "Entry", ".", "Name", "=", "Feature", ";", "<FIXE>" ]

[ "void", "WebAssemblyAsmPrinter", "::", "EmitTargetFeatures", "(", "Module", "&", "M", ")", "{", "struct", "FeatureEntry", "{", "uint8_t", "Prefix", ";", "<BUGS>", "StringRef", "Name", ";", "<BUGE>", "}", ";", "SmallVector", "FeatureEntry", ",", "<NUM_LIT>", ">", "EmittedFeatures", ";", "<BUGS>", "for", "(", "const", "SubtargetFeatureKV", "&", "KV", ":", "WebAssemblyFeatureKV", ")", "{", "std", "::", "string", "MDKey", "=", "(", "StringRef", "(", "<STR_LIT>", "wasm-feature-", "<STR_LIT>", ")", "+", "KV", ".", "Key", ")", ".", "str", "(", ")", ";", "<BUGE>", "Metadata", "*", "Policy", "=", "M", ".", "getModuleFlag", "(", "MDKey", ")", ";", "if", "(", "Policy", "==", "nullptr", ")", "<BUGS>", "continue", ";", "<BUGE>", "FeatureEntry", "Entry", ";", "Entry", ".", "Prefix", "=", "<NUM_LIT>", ";", "<BUGS>", "Entry", ".", "Name", "=", "KV", ".", "Key", ";", "<BUGE>", "if", "(", "auto", "*", "MD", "=", "cast", "ConstantAsMetadata", ">", "(", "Policy", ")", ")", "if", "(", "auto", "*", "I", "=", "cast", "ConstantInt", ">", "(", "MD", "->", "getValue", "(", ")", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,067

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

616,068

[ ">", ";" ]

[ "class", "INSERT_H_VIDX64_PSEUDO_DESC", ":", "MSA_INSERT_VIDX_PSEUDO_BASE", "<", "vector_insert", ",", "v8i16", ",", "MSA128HOpnd", ",", "GPR32Opnd", ",", "GPR64Opnd" ]

GCC

ft32

CPP

stmt_completion

MPU

616,069

[ "fun", "ATTRIBUTE_UNUSED", ")", "{" ]

[ "static", "rtx", "ft32_libcall_value", "(", "enum", "machine_mode", "mode", ",", "const_rtx" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

616,070

[ "}" ]

[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "{", "mask", ",", "<NUM_LIT>", "}", ";", "let", "OperandType", "=", "OpType", ".", "INT32", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,071

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

616,072

[ "}" ]

[ "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_none", ",", "MODE_s64index", ")", ";", "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_none", ",", "MODE_u64index", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,073

[ ",", "SDT_ARM64MOVIshift", ">", ";" ]

[ "def", "ARM64mvni_shift", ":", "SDNode", "<", "<STR_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

616,074

[ ")", "]", ")" ]

[ "(", "define_code_attr", "bd", "[", "(", "eq", "<STR_LIT>", ")", "(", "ne", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "bd_neg", "[", "(", "eq", "<STR_LIT>", ")", "(", "ne", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,075

[ "return", "NSA_Status", "::", "FIXED", ";" ]

[ "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", "||", "!", "VRM", "->", "isAssignedReg", "(", "Reg", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "if", "(", "!", "Fast", ")", "{", "if", "(", "!", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "if", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", "!=", "&", "AMDGPU", "::", "VGPR_32RegClass", "||", "Op", ".", "getSubReg", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isCopy", "(", ")", "&&", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "NSA_Status", "::", "FIXED", ";", "for", "(", "auto", "U", ":", "MRI", "->", "use_nodbg_operands", "(", "Reg", ")", ")", "{", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "NSA_Status", "::", "FIXED", ";", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

616,076

[ "Change", ";" ]

[ "if", "(", "!", "isTileDef", "(", "MRI", ",", "MI", ")", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "PLDTILECFGV", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "X86", "::", "PLDTILECFGV", ")", "{", "MachineOperand", "&", "Row", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Col", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "TMMIdx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "-", "X86", "::", "TMM0", ";", "ShapeInfos", ".", "push_back", "(", "{", "TMMIdx", ",", "ShapeT", "(", "&", "Row", ",", "&", "Col", ")", "}", ")", ";", "}", "else", "{", "int", "SS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "for", "(", "auto", "&", "ShapeInfo", ":", "ShapeInfos", ")", "{", "DebugLoc", "DL", ";", "unsigned", "TMMIdx", "=", "ShapeInfo", ".", "first", ";", "Register", "RowReg", "=", "ShapeInfo", ".", "second", ".", "getRow", "(", ")", "->", "getReg", "(", ")", ";", "Register", "ColReg", "=", "ShapeInfo", ".", "second", ".", "getCol", "(", ")", "->", "getReg", "(", ")", ";", "int", "RowOffset", "=", "<NUM_LIT>", "+", "TMMIdx", ";", "int", "ColOffset", "=", "<NUM_LIT>", "+", "TMMIdx", "*", "<NUM_LIT>", ";", "Register", "SubRowReg", "=", "TRI", "->", "getSubReg", "(", "RowReg", ",", "X86", "::", "sub_8bit", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "SubRowReg", ")", ";", "MachineInstrBuilder", "StoreRow", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV8mr", ")", ")", ";", "addFrameReference", "(", "StoreRow", ",", "SS", ",", "RowOffset", ")", ".", "addReg", "(", "SubRowReg", ")", ";", "MachineInstrBuilder", "StoreCol", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV16mr", ")", ")", ";", "addFrameReference", "(", "StoreCol", ",", "SS", ",", "ColOffset", ")", ".", "addReg", "(", "ColReg", ")", ";", "}", "ShapeInfos", ".", "clear", "(", ")", ";", "Change", "=", "true", ";", "}", "}", "if", "(", "Change", ")", "X86FI", "->", "setHasVirtualTileReg", "(", "true", ")", ";", "return" ]

GCC

bpf

CPP

next_suggestion

Virtual ISA

616,077

[ "return", "<NUM_LIT>", ";" ]

[ "core_access_clean", "(", ")", ";", "memset", "(", "&", "wi", ",", "<NUM_LIT>", ",", "sizeof", "(", "wi", ")", ")", ";", "wi", ".", "info", "=", "NULL", ";", "walk_gimple_seq_mod", "(", "&", "body", ",", "NULL", ",", "make_gimple_core_safe_access_index", ",", "&", "wi", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

616,078

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_sll_epi16", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psllw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(", "_", "_", "v8hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,079

[ "}" ]

[ "void", "emitSIBByte", "(", "unsigned", "SS", ",", "unsigned", "Index", ",", "unsigned", "Base", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "emitByte", "(", "modRMByte", "(", "SS", ",", "Index", ",", "Base", ")", ",", "CurByte", ",", "OS", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

616,080

[ "<FIXS>", "<STR_LIT>", ",", "<FIXE>" ]

[ "SSE_CVT_SD2SI", ">", ",", "XD", ",", "VEX", ",", "VEX_LIG", ";", "defm", "VCVTTSD2SI64", ":", "sse12_cvt_s", "<NUM_LIT>", ",", "FR64", ",", "GR64", ",", "fp_to_sint", ",", "f64mem", ",", "loadf64", ",", "<BUGS>", "<STR_LIT>", ",", "<BUGE>", "SSE_CVT_SD2SI", ">", ",", "XD", ",", "VEX", ",", "VEX_W", ",", "VEX_LIG", ";" ]

LLVM

Hexagon

TD

program_repair

DSP

616,081

[ "<FIXS>", "ByteAccess", ">", ";", "<FIXE>", "<FIXS>", "HalfWordAccess", ">", ";", "<FIXE>", "<FIXS>", "HalfWordAccess", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "WordAccess", ">", ";", "<FIXE>", "<FIXS>", "DoubleWordAccess", ">", ";", "<FIXE>" ]

[ "}", "def", "S2_storerb_pci", ":", "T_store_pci", "<STR_LIT>", ",", "IntRegs", ",", "s4_0Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "ByteAccess", ">", ";", "<BUGE>", "def", "S2_storerh_pci", ":", "T_store_pci", "<STR_LIT>", ",", "IntRegs", ",", "s4_1Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "HalfWordAccess", ">", ";", "<BUGE>", "def", "S2_storerf_pci", ":", "T_store_pci", "<STR_LIT>", ",", "IntRegs", ",", "s4_1Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "HalfWordAccess", ",", "<STR_LIT>", ">", ";", "<BUGE>", "def", "S2_storeri_pci", ":", "T_store_pci", "<STR_LIT>", ",", "IntRegs", ",", "s4_2Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "WordAccess", ">", ";", "<BUGE>", "def", "S2_storerd_pci", ":", "T_store_pci", "<STR_LIT>", ",", "DoubleRegs", ",", "s4_3Imm", ",", "<NUM_LIT>", ",", "<BUGS>", "DoubleWordAccess", ">", ";", "<BUGE>", "let", "Uses", "=", "[", "CS", "]", ",", "isNewValue", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", ",", "isNVStore", "=", "<NUM_LIT>", ",", "opNewValue", "=", "<NUM_LIT>", "inclass", "T_storenew_pci", "string", "mnemonic", ",", "Operand", "Imm", "," ]

LLVM

X86

CPP

stmt_completion

CPU

616,082

[ "BytesRemoved", ",", "false", ")", ";" ]

[ "return", "removeBranchImpl", "(", "MBB", "," ]

GCC

h8300

MD

next_suggestion

MPU

616,083

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

MD

stmt_completion

CPU

616,084

[ ",", "tmpreg", ")", ")" ]

[ "{", "rtx", "tmpreg", "=", "gen_reg_rtx", "(", "<", "V_widen", ">", "mode", ")", "emit_insn", "(", "gen_neon_vec_", "<", "US", ">", "mult_", "<", "mode", ">", "(", "tmpreg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_neon_vget_high", "<", "V_widen_l", ">", "(", "operands", "[", "<NUM_LIT>", "]" ]

GCC

arm

CPP

stmt_completion

CPU

616,085

[ "int16x8_t", ")", "_", "_", "a", ")", ";" ]

[ "return", "(", "float32x4_t", ")", "_", "_", "builtin_neon_vreinterpretv4sfv8hi", "(", "(" ]

GCC

vms

CPP

code_generation

Virtual ISA

616,086

[ "static", "char", "*", "locate_lib", "(", "char", "*", "lib_name", ")", "{", "int", "lib_len", "=", "strlen", "(", "lib_name", ")", ";", "const", "char", "*", "exts", "[", "<NUM_LIT>", "]", ";", "int", "i", ";", "if", "(", "staticp", ")", "{", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".a", "<STR_LIT>", ";", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".olb", "<STR_LIT>", ";", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".exe", "<STR_LIT>", ";", "}", "else", "{", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".exe", "<STR_LIT>", ";", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".a", "<STR_LIT>", ";", "exts", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ".olb", "<STR_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "search_dirs_len", ";", "i", "++", ")", "{", "char", "*", "buf", ";", "int", "l", ";", "int", "j", ";", "l", "=", "strlen", "(", "search_dirs", "[", "i", "]", ")", ";", "buf", "=", "(", "char", "*", ")", "alloca", "(", "l", "+", "<NUM_LIT>", "+", "lib_len", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "memcpy", "(", "buf", ",", "search_dirs", "[", "i", "]", ",", "l", ")", ";", "memcpy", "(", "buf", "+", "l", ",", "<STR_LIT>", "/lib", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "l", "+=", "<NUM_LIT>", ";", "memcpy", "(", "buf", "+", "l", ",", "lib_name", ",", "lib_len", ")", ";", "l", "+=", "lib_len", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "strcpy", "(", "buf", "+", "l", ",", "exts", "[", "j", "]", ")", ";", "if", "(", "is_regular_file", "(", "buf", ")", ")", "return", "xstrdup", "(", "to_host_file_spec", "(", "buf", ")", ")", ";", "}", "}", "return", "NULL", ";", "}" ]

[ "Locate", "library", "LIB_NAME", "on", "the", "library", "path", "." ]

LLVM

SystemZ

TD

stmt_completion

CPU

616,087

[ "=", "RI2", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "M1", ";", "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "bits", "<", "<NUM_LIT>", ">", "RI3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,088

[ "(", "i64", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", "extract_high_v2i64", ":", "UnOpFrag", "<", "(", "extract_subvector", "(", "v2i64", "node", ":", "$", "LHS", ")", "," ]

GCC

sh

CPP

stmt_completion

CPU

616,089

[ "char", "*", ")", "mm", ")", "[", "s", "]", ")", ")", ";" ]

[ "_", "_", "asm__", "_", "_", "volatile__", "(", "<STR_LIT>", "ocbi\t%m0", "<STR_LIT>", ":", ":", "<STR_LIT>", "o", "<STR_LIT>", "(", "(", "(" ]

LLVM

AArch64

CPP

program_repair

CPU

616,090

[ "<FIXS>", "int", "Scale1", "=", "AArch64InstrInfo", "::", "getMemScale", "(", "Opcode1", ")", ";", "if", "(", "ObjectOffset1", "%", "Scale1", "!=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "int64_t", "ObjectOffset1", "=", "MFI", ".", "getObjectOffset", "(", "FI1", ")", ";", "int64_t", "ObjectOffset2", "=", "MFI", ".", "getObjectOffset", "(", "FI2", ")", ";", "assert", "(", "ObjectOffset1", "<=", "ObjectOffset2", "&&", "<STR_LIT>", "Object offsets are not ordered.", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "!", "unscaleOffset", "(", "Opcode1", ",", "Offset1", ")", "||", "!", "unscaleOffset", "(", "Opcode2", ",", "Offset2", ")", ")", "<BUGE>", "return", "false", ";", "ObjectOffset1", "+=", "Offset1", ";", "ObjectOffset2", "+=", "Offset2", ";", "<BUGS>", "if", "(", "!", "scaleOffset", "(", "Opcode1", ",", "ObjectOffset1", ")", "||", "!", "scaleOffset", "(", "Opcode2", ",", "ObjectOffset2", ")", ")", "return", "false", ";", "<BUGE>", "return", "ObjectOffset1", "+", "<NUM_LIT>", "==", "ObjectOffset2", ";", "}" ]

GCC

xtensa

MD

next_suggestion

MPU

616,091

[ "if", "(", "!", "TARGET_CONST16", "&", "&", "!", "TARGET_AUTO_LITPOOLS", "&", "&", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]

GCC

sparc

MD

stmt_completion

CPU

616,092

[ "]", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_INT", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,093

[ "if", "(", "elfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_ASE_MDMX", ")", "mipsAbi", ".", "m_Ases", "|=", "llvm", "::", "Mips", "::", "AFL_ASE_MDMX", ";" ]

[ "if", "(", "elfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_MICROMIPS", ")", "mipsAbi", ".", "m_Ases", "|=", "llvm", "::", "Mips", "::", "AFL_ASE_MICROMIPS", ";", "if", "(", "elfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_ASE_M16", ")", "mipsAbi", ".", "m_Ases", "|=", "llvm", "::", "Mips", "::", "AFL_ASE_MIPS16", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

616,094

[ "<FIXS>", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "DstTy", "==", "S32", ")", "<FIXE>" ]

[ "case", "AMDGPU", "::", "G_MUL", ":", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "<BUGS>", "if", "(", "DstTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "<BUGE>", "break", ";", "const", "RegisterBank", "*", "DstBank", "=" ]

LLVM

LEG

CPP

stmt_completion

CPU

616,095

[ "MF", ")", "const", "{" ]

[ "bool", "LEGRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&" ]

GCC

loongarch

MD

next_suggestion

CPU

616,096

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

AMDGPU

CPP

program_repair

GPU

616,097

[ "<FIXS>", "R600OpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "}", "<FIXE>" ]

[ "}", "public", ":", "<BUGS>", "AMDGPUOpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "}", "<BUGE>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "Context", "=", "&", "M", ".", "getContext", "(", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

616,098

[ "<FIXS>", "MCE", ".", "emitDWordLE", "(", "Disp", ")", ";", "elseMCE", ".", "emitWordLE", "(", "(", "int32_t", ")", "Disp", ")", ";", "<FIXE>" ]

[ "RelocCST", "=", "PCAdj", ";", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", "RelocCST", ")", ")", ";", "if", "(", "Reloc", "==", "X86", "::", "reloc_absolute_dword", ")", "<BUGS>", "MCE", ".", "emitWordLE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordLE", "(", "Disp", ")", ";", "<BUGE>", "}" ]

LLVM

X86

TD

program_repair

CPU

616,099

[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instrs", "PUSH16r", ",", "PUSH32r", ",", "PUSH64r", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "HWWriteResGroup24", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]