docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	X86	CPP	program_repair	CPU	616,200	[ "<FIXS>", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]	[ "case", "ISD", "::", "SETOLT", ":", "case", "ISD", "::", "SETLT", ":", "<BUGS>", "IntNo", "=", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "?", "Intrinsic", "::", "x86_sse_min_ss", ":", "Intrinsic", "::", "x86_sse2_min_sd", ";", "<BUGE>", "break", ";", "case", "ISD", "::", "SETOGT", ":" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,201	[ ";" ]	[ "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "ARMOperand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "\|\|", "Val", "<", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "encoded floating point value out of range", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "double", "RealVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Operands", ".", "push_back", "(", "ARMOperand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Loc", ",", "<STR_LIT>", "invalid floating point immediate", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,202	[ "MCELF", "::", "setOther", "(", "SymbolData", ",", "ELF", "::", "STO_MIPS_MICROMIPS", ">>", "<NUM_LIT>", ")", ";" ]	[ "void", "MipsTargetELFStreamer", "::", "emitAssignment", "(", "MCSymbol", "", "Symbol", ",", "const", "MCExpr", "", "Value", ")", "{", "if", "(", "Value", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "return", ";", "const", "MCSymbol", "&", "RhsSym", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "Value", ")", "->", "getSymbol", "(", ")", ";", "MCSymbolData", "&", "Data", "=", "getStreamer", "(", ")", ".", "getOrCreateSymbolData", "(", "&", "RhsSym", ")", ";", "if", "(", "!", "(", "MCELF", "::", "getOther", "(", "Data", ")", "&", "(", "ELF", "::", "STO_MIPS_MICROMIPS", ">>", "<NUM_LIT>", ")", ")", ")", "return", ";", "MCSymbolData", "&", "SymbolData", "=", "getStreamer", "(", ")", ".", "getOrCreateSymbolData", "(", "Symbol", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	616,203	[ "<FIXS>", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "ResultSuperReg", ",", "<NUM_LIT>", ",", "X86", "::", "sub_8bit", ")", ";", "<FIXE>" ]	[ ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "BuildMI", "(", "", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ")", ".", "addDef", "(", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ResultSuperReg", ")", ".", "addImm", "(", "X86", "::", "sub_8bit", ")", ";", "<BUGE>", "}", "else", "{", "BuildMI", "(", "", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")" ]
GCC	fr30	MD	stmt_completion	DSP	616,204	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]
GCC	h8300	MD	stmt_completion	MPU	616,205	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "plus", ":", "HI", "(", "mult", ":", "HI", "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI" ]
LLVM	SystemZ	TD	stmt_completion	CPU	616,206	[ "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	616,207	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,208	[ "case", "Mips", "::", "FCMP_D32", ":" ]	[ "bool", "MipsInstrInfo", "::", "HasFPUDelaySlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "MTC1", ":", "case", "Mips", "::", "MFC1", ":", "case", "Mips", "::", "MTC1_D64", ":", "case", "Mips", "::", "MFC1_D64", ":", "case", "Mips", "::", "DMTC1", ":", "case", "Mips", "::", "DMFC1", ":", "case", "Mips", "::", "FCMP_S32", ":" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	616,209	[ ")", ";" ]	[ "return", "new", "PatmosBypassFromPML", "(", "tm" ]
GCC	sh	MD	next_suggestion	CPU	616,210	[ "emit_insn", "(", "gen_rotcl", "(", "high", ",", "high", ",", "get_t_reg_rtx", "(", ")", ")", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "high", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "low", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_shll", "(", "low", ",", "low", ")", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	616,211	[ "MI", ".", "eraseFromParent", "(", ")", ";" ]	[ "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DestHi", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "DestHi", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addUse", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addUse", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addUse", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "FailBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "FailBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StxpOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "NewLoReg", ")", ".", "addReg", "(", "NewHiReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "BuildMI", "(", "FailBB", ",", "DL", ",", "TII", "->", "get", "(", "StxpOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "DestLo", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "DestHi", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "FailBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";", "FailBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "FailBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";" ]
LLVM	SNES	TD	next_suggestion	DSP	616,212	[ "}", "]", ",", "iobitpos8_XFORM", ">", ";" ]	[ "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "lowioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "ioaddr16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "iobitpos8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isPowerOf2_32", "(", "uint8_t", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";" ]
LLVM	Patmos	CPP	program_repair	VLIW	616,213	[ "<FIXS>", "FrameLowering", "(", "new", "PatmosFrameLowering", "(", "TM", ",", "*", "this", ",", "TM", ".", "getDataLayout", "(", ")", ")", ")", ",", "<FIXE>" ]	[ "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "PatmosTargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "L", ")", ":", "PatmosGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "new", "PatmosInstrInfo", "(", "TM", ")", ")", ",", "<BUGS>", "FrameLowering", "(", "new", "PatmosFrameLowering", "(", "", "this", ",", "TM", ".", "getDataLayout", "(", ")", ")", ")", ",", "<BUGE>", "TLInfo", "(", "new", "PatmosTargetLowering", "(", "TM", ",", "", "this", ")", ")", ",", "OptLevel", "(", "L", ")", "{", "auto", "CPUName", "=", "CPU", ";" ]
LLVM	Nyuzi	CPP	stmt_completion	GPU	616,214	[ ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "SDValue", "NyuziTargetLowering", "::", "LowerEXTRACT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Vector", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LaneIndex", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Vector", ".", "getSimpleValueType", "(", ")", "!=", "MVT", "::", "v16i1", ")", "{", "return", "Op", ";", "}", "SDValue", "MaskBits", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Vector", ")", ";", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "MaskBits", ",", "LaneIndex", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i32", ",", "Elem", ",", "DAG" ]
GCC	c6x	MD	stmt_completion	VLIW	616,215	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotatert", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
GCC	aarch64	CPP	stmt_completion	CPU	616,216	[ "a", ")", "{" ]	[ "vclz_u8", "(", "uint8x8_t", "_", "_" ]
LLVM	OR1K	CPP	next_suggestion	CPU	616,217	[ "}" ]	[ "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getBaseRegister", "(", ")", ")", ";", "return", "Reserved", ";" ]
GCC	i386	MD	next_suggestion	CPU	616,218	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	s390	MD	stmt_completion	MPU	616,219	[ "]", ")" ]	[ "(", "define_mode_iterator", "VFCMP", "[", "CCVEQ", "CCVFH", "CCVFHE" ]
LLVM	Sparc	CPP	next_suggestion	CPU	616,220	[ "}" ]	[ "if", "(", "IDVal", "==", "<STR_LIT>", ".nword", "<STR_LIT>", ")", "return", "parseDirectiveWord", "(", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "is64Bit", "(", ")", "&&", "IDVal", "==", "<STR_LIT>", ".xword", "<STR_LIT>", ")", "return", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".register", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "return", "true", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,221	[ "case", "AMDGPU", "::", "SI_SPILL_V128_RESTORE", ":" ]	[ "if", "(", "Spill", ".", "hasReg", "(", ")", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_READLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "Index", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "Index", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SI_SPILL_V32_RESTORE", ")", ",", "TmpReg", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_SPILL_V512_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V256_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V128_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V96_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V64_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V32_SAVE", ":", "buildScratchLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ",", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", ",", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", "+", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "SI_SPILL_V32_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V96_RESTORE", ":" ]
GCC	rs6000	MD	next_suggestion	CPU	616,222	[ "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ")", ")" ]	[ "(", "use", "(", "match_operand", ":", "VSX_D", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "VSX_D", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", "rtx", "x", "=", "gen_rtx_VEC_CONCAT", "(", "<", "VS_double", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "x", "=", "gen_rtx_VEC_SELECT", "(", "<", "MODE", ">", "mode", ",", "x", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "v", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	616,223	[ "BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";" ]	[ "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "LoMask", "=", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "=", "Mask", ".", "slice", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "SplitNumElements", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "ScalarVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "SplitVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "auto", "SplitVector", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "V", "=", "peekThroughBitcasts", "(", "V", ")", ";", "MVT", "OrigVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "int", "OrigNumElements", "=", "OrigVT", ".", "getVectorNumElements", "(", ")", ";", "int", "OrigSplitNumElements", "=", "OrigNumElements", "/", "<NUM_LIT>", ";", "MVT", "OrigScalarVT", "=", "OrigVT", ".", "getVectorElementType", "(", ")", ";", "MVT", "OrigSplitVT", "=", "MVT", "::", "getVectorVT", "(", "OrigScalarVT", ",", "OrigNumElements", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV", ",", "HiV", ";", "auto", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "V", ")", ";", "if", "(", "!", "BV", ")", "{", "LoV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "OrigSplitVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "HiV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "OrigSplitVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "OrigSplitNumElements", ",", "DL", ")", ")", ";", "}", "else", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LoOps", ",", "HiOps", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "OrigSplitNumElements", ";", "++", "i", ")", "{", "LoOps", ".", "push_back", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";", "HiOps", ".", "push_back", "(", "BV", "->", "getOperand", "(", "i", "+", "OrigSplitNumElements", ")", ")", ";", "}", "LoV", "=", "DAG", ".", "getBuildVector", "(", "OrigSplitVT", ",", "DL", ",", "LoOps", ")", ";", "HiV", "=", "DAG", ".", "getBuildVector", "(", "OrigSplitVT", ",", "DL", ",", "HiOps", ")", ";", "}", "return", "std", "::", "make_pair", "(", "DAG", ".", "getBitcast", "(", "SplitVT", ",", "LoV", ")", ",", "DAG", ".", "getBitcast", "(", "SplitVT", ",", "HiV", ")", ")", ";", "}", ";", "SDValue", "LoV1", ",", "HiV1", ",", "LoV2", ",", "HiV2", ";", "std", "::", "tie", "(", "LoV1", ",", "HiV1", ")", "=", "SplitVector", "(", "V1", ")", ";", "std", "::", "tie", "(", "LoV2", ",", "HiV2", ")", "=", "SplitVector", "(", "V2", ")", ";", "auto", "HalfBlend", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "HalfMask", ")", "{", "bool", "UseLoV1", "=", "false", ",", "UseHiV1", "=", "false", ",", "UseLoV2", "=", "false", ",", "UseHiV2", "=", "false", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1BlendMask", ",", "V2BlendMask", ",", "BlendMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "if", "(", "M", ">=", "NumElements", "+", "SplitNumElements", ")", "UseHiV2", "=", "true", ";", "else", "UseLoV2", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "M", "-", "NumElements", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "BlendMask", ".", "push_back", "(", "SplitNumElements", "+", "i", ")", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "if", "(", "M", ">=", "SplitNumElements", ")", "UseHiV1", "=", "true", ";", "else", "UseLoV1", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "M", ")", ";", "BlendMask", ".", "push_back", "(", "i", ")", ";", "}", "else", "{", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,224	[ "Success", ";" ]	[ "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::" ]
GCC	microblaze	CPP	next_suggestion	MPU	616,225	[ "}" ]	[ "switch", "(", "arg", ".", "mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "case", "E_VOIDmode", ":", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "default", ":", "gcc_assert", "(", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_COMPLEX_INT", "\|\|", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", ";", "case", "E_BLKmode", ":", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "}", "if", "(", "", "arg_words", ">=", "MAX_ARGS_IN_REGISTERS", ")", "ret", "=", "<NUM_LIT>", ";", "else", "{", "gcc_assert", "(", "regbase", "!=", "-", "<NUM_LIT>", ")", ";", "ret", "=", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "regbase", "+", "", "arg_words", ")", ";", "}", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "{", "if", "(", "cum", "->", "num_adjusts", ">", "<NUM_LIT>", ")", "ret", "=", "gen_rtx_PARALLEL", "(", "(", "machine_mode", ")", "cum", "->", "fp_code", ",", "gen_rtvec_v", "(", "cum", "->", "num_adjusts", ",", "cum", "->", "adjust", ")", ")", ";", "}", "return", "ret", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,226	[ "if", "(", "getTargetConstantBitsFromNode", "(", "N1", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{" ]	[ "assert", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected shift opcode", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	616,227	[ "ResultReg", ";" ]	[ "X86AddressMode", "AM", ";", "if", "(", "!", "X86SelectAddress", "(", "C", ",", "AM", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "TLI", ".", "getPointerTy", "(", ")", "==", "MVT", "::", "i32", "?", "X86", "::", "LEA32r", ":", "X86", "::", "LEA64r", ";", "const", "TargetRegisterClass", "", "RC", "=", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "addFullAddress", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";", "return" ]
GCC	arm	CPP	stmt_completion	CPU	616,228	[ ")", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]	[ "return", "(", "float32x4_t", ")", "_", "_", "builtin_neon_vcvtu_nv4si", "(", "(", "int32x4_t" ]
GCC	i386	CPP	stmt_completion	CPU	616,229	[ "&&", "MACHOPIC_INDIRECT", "&&", "!", "machopic_operand_p", "(", "disp", ")", ")", ")", ")", "{" ]	[ "if", "(", "reg", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "(", "strict", "&&", "!", "REG_OK_FOR_BASE_STRICT_P", "(", "reg", ")", ")", "\|\|", "(", "!", "strict", "&&", "!", "REG_OK_FOR_BASE_NONSTRICT_P", "(", "reg", ")", ")", ")", "return", "false", ";", "}", "if", "(", "index", ")", "{", "rtx", "reg", "=", "ix86_validate_address_register", "(", "index", ")", ";", "if", "(", "reg", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "(", "strict", "&&", "!", "REG_OK_FOR_INDEX_STRICT_P", "(", "reg", ")", ")", "\|\|", "(", "!", "strict", "&&", "!", "REG_OK_FOR_INDEX_NONSTRICT_P", "(", "reg", ")", ")", ")", "return", "false", ";", "}", "if", "(", "base", "&&", "index", "&&", "GET_MODE", "(", "base", ")", "!=", "GET_MODE", "(", "index", ")", ")", "return", "false", ";", "if", "(", "seg", "!=", "ADDR_SPACE_GENERIC", "&&", "(", "(", "base", "&&", "GET_MODE", "(", "base", ")", "!=", "word_mode", ")", "\|\|", "(", "index", "&&", "GET_MODE", "(", "index", ")", "!=", "word_mode", ")", ")", ")", "return", "false", ";", "if", "(", "scale", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "index", ")", "return", "false", ";", "if", "(", "scale", "!=", "<NUM_LIT>", "&&", "scale", "!=", "<NUM_LIT>", "&&", "scale", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "disp", ")", "{", "if", "(", "ix86_endbr_immediate_operand", "(", "disp", ",", "VOIDmode", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_MACHOPIC_OFFSET", ")", "switch", "(", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "if", "(", "!", "TARGET_64BIT", "&&", "ix86_force_load_from_GOT_p", "(", "XVECEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "goto", "is_legitimate_pic", ";", "case", "UNSPEC_GOTOFF", ":", "gcc_assert", "(", "flag_pic", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "goto", "is_legitimate_pic", ";", "return", "false", ";", "case", "UNSPEC_GOTPCREL", ":", "if", "(", "ix86_force_load_from_GOT_p", "(", "XVECEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "goto", "is_legitimate_pic", ";", "case", "UNSPEC_PCREL", ":", "gcc_assert", "(", "flag_pic", ")", ";", "goto", "is_legitimate_pic", ";", "case", "UNSPEC_GOTTPOFF", ":", "case", "UNSPEC_GOTNTPOFF", ":", "case", "UNSPEC_INDNTPOFF", ":", "case", "UNSPEC_NTPOFF", ":", "case", "UNSPEC_DTPOFF", ":", "break", ";", "default", ":", "return", "false", ";", "}", "else", "if", "(", "SYMBOLIC_CONST", "(", "disp", ")", "&&", "(", "flag_pic", "\|\|", "(", "TARGET_MACHO" ]
GCC	rs6000	MD	next_suggestion	CPU	616,230	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")" ]	[ "(", "rotate", ":", "VEC_TI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	616,231	[ "}" ]	[ "const", "auto", "&", "MFIb", "=", "b", ".", "getMF", "(", ")", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "return", "MFIa", "->", "shouldSignWithBKey", "(", ")", "==", "MFIb", "->", "shouldSignWithBKey", "(", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	616,232	[ "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]	[ "vld3_s32", "(", "const", "int32_t", "", "_", "_", "a", ")", "{", "union", "{", "int32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3v2si", "(", "(", "const", "_", "_", "builtin_neon_si", "", ")", "_", "_", "a", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,233	[ "else", "return", "-", "<NUM_LIT>", "U", ";" ]	[ "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "CPEClones", ".", "find", "(", "CloneIdx", ")", ";", "if", "(", "I", "!=", "CPEClones", ".", "end", "(", ")", ")", "return", "I", "->", "second", ";" ]
GCC	arm	CPP	stmt_completion	CPU	616,234	[ "{" ]	[ "vcvtq_low_bf16_f32", "(", "float32x4_t", "_", "_", "a", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	616,235	[ "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "f64", ",", "ValueToStore", ")", ";" ]	[ "}", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP16", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "DstVT", "==", "MVT", "::", "f64", "&&", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "IsStrict", ")", "return", "LowerUINT_TO_FP_i64", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i32", "&&", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "DstVT", "!=", "MVT", "::", "f80", "&&", "!", "IsStrict", ")", "return", "LowerUINT_TO_FP_i32", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "MVT", "::", "i64", "&&", "(", "DstVT", "==", "MVT", "::", "f32", "\|\|", "DstVT", "==", "MVT", "::", "f64", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "MVT", "::", "i64", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "Align", "SlotAlign", "(", "<NUM_LIT>", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "OffsetSlot", "=", "DAG", ".", "getMemBasePlusOffset", "(", "StackSlot", ",", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ",", "dl", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Src", ",", "StackSlot", ",", "MPI", ",", "SlotAlign", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "OffsetSlot", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "SlotAlign", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Tmp", "=", "BuildFILD", "(", "DstVT", ",", "MVT", "::", "i64", ",", "dl", ",", "Store2", ",", "StackSlot", ",", "MPI", ",", "SlotAlign", ",", "DAG", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Tmp", ".", "first", ",", "Tmp", ".", "second", "}", ",", "dl", ")", ";", "return", "Tmp", ".", "first", ";", "}", "assert", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type in UINT_TO_FP", "<STR_LIT>", ")", ";", "SDValue", "ValueToStore", "=", "Src", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	616,236	[ "}" ]	[ "}", "else", "if", "(", "!", "DefaultToAll", ")", "{", "if", "(", "Trace", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", " adding targets:", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "BTs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " BB#", "<STR_LIT>", "<<", "BTs", "[", "i", "]", "->", "getNumber", "(", ")", ";", "if", "(", "FallsThrough", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n falls through\\n", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n does not fall through\\n", "<STR_LIT>", ";", "}", "Targets", ".", "insert", "(", "BTs", ".", "begin", "(", ")", ",", "BTs", ".", "end", "(", ")", ")", ";", "}", "++", "It", ";", "}", "while", "(", "FallsThrough", "&&", "It", "!=", "End", ")", ";", "typedef", "MachineBasicBlock", "::", "const_succ_iterator", "succ_iterator", ";", "if", "(", "!", "DefaultToAll", ")", "{", "for", "(", "succ_iterator", "I", "=", "B", ".", "succ_begin", "(", ")", ",", "E", "=", "B", ".", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineBasicBlock", "", "SB", "=", "", "I", ";", "if", "(", "SB", "->", "isEHPad", "(", ")", ")", "Targets", ".", "insert", "(", "SB", ")", ";", "}", "if", "(", "FallsThrough", ")", "{", "MachineFunction", "::", "const_iterator", "BIt", "=", "B", ".", "getIterator", "(", ")", ";", "MachineFunction", "::", "const_iterator", "Next", "=", "std", "::", "next", "(", "BIt", ")", ";", "if", "(", "Next", "!=", "MF", ".", "end", "(", ")", ")", "Targets", ".", "insert", "(", "&", "", "Next", ")", ";", "}", "}", "else", "{", "for", "(", "succ_iterator", "I", "=", "B", ".", "succ_begin", "(", ")", ",", "E", "=", "B", ".", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Targets", ".", "insert", "(", "", "I", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Targets", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "int", "TargetN", "=", "Targets", "[", "i", "]", "->", "getNumber", "(", ")", ";", "FlowQ", ".", "push", "(", "CFGEdge", "(", "ThisN", ",", "TargetN", ")", ")", ";", "}" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,237	[ "}" ]	[ "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return", "X", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,238	[ "artificial__", ")", ")", "_", "mm512_kunpackd", "(", "_", "_", "mmask64", "_", "_", "A", ",", "_", "_", "mmask64", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,239	[ "MIB", ".", "add", "(", "MO", ")", ";" ]	[ "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "\|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ",", "SrcFlags", ")", ";", "MIB", ".", "addImm", "(", "Lane", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";" ]
LLVM	SNES	CPP	stmt_completion	DSP	616,240	[ "BlockModified", ";" ]	[ "const", "SNESSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "SNESSubtarget", ">", "(", ")", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "Block", "&", "MBB", ":", "MF", ")", "{", "bool", "BlockModified", "=", "runOnBasicBlock", "(", "MBB", ")", ";", "Modified", "\|=" ]
LLVM	XCore	CPP	program_repair	MPU	616,241	[ "<FIXS>", "if", "(", "!", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_XCore", ")", ")", "return", "false", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", "!=", "<NUM_LIT>", "&&", "isVarArg", ")", "return", "false", ";", "return", "true", ";", "<FIXE>" ]	[ "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";", "<BUGS>", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_XCore", ")", ";", "<BUGE>", "}", "SDValue" ]
GCC	c4x	CPP	program_repair	DSP	616,242	[ "<FIXS>", "&&", "ISDIGIT", "(", "current_function_name", "[", "<NUM_LIT>", "]", ")", "&&", "ISDIGIT", "(", "current_function_name", "[", "<NUM_LIT>", "]", ")", ";", "<FIXE>" ]	[ "&&", "current_function_name", "[", "<NUM_LIT>", "]", "==", "'", "i", "'", "&&", "current_function_name", "[", "<NUM_LIT>", "]", "==", "'", "n", "'", "&&", "current_function_name", "[", "<NUM_LIT>", "]", "==", "'", "t", "'", "<BUGS>", "&&", "isdigit", "(", "current_function_name", "[", "<NUM_LIT>", "]", ")", "&&", "isdigit", "(", "current_function_name", "[", "<NUM_LIT>", "]", ")", ";", "<BUGE>", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,243	[ "<", "PredicatedMI", ">", "(", "MI", ",", "CurrentPredicates", ")", ")", ";" ]	[ "Blocks", ".", "back", "(", ")", ".", "insert", "(", "MI", ")", ";", "PredicatedInsts", ".", "emplace", "(", "MI", ",", "std", "::", "make_unique" ]
LLVM	AMDGPU	CPP	program_repair	GPU	616,244	[ "<FIXS>", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "VGPR", ",", "", "FI", ")", ";", "<FIXE>" ]	[ "ScratchExecCopy", "=", "buildScratchExecCopy", "(", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "true", ")", ";", "<BUGS>", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "VGPR", ",", "", "FI", ")", ";", "<BUGE>", "}", "if", "(", "ScratchExecCopy", ")", "{" ]
LLVM	PowerPC	TD	next_suggestion	CPU	616,245	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "A", ";", "bits", "<", "<NUM_LIT>", ">", "RST", ";", "bits", "<", "<NUM_LIT>", ">", "B", ";", "bit", "RC", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RST", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "B", ";" ]
GCC	nios2	MD	stmt_completion	MPU	616,246	[ "<STR_LIT>", ")", "]", ")" ]	[ "{", "return", "nios2_fpu_insn_asm", "(", "n2fpu_fix", "<", "f", ">", "<", "i", ">", ")", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,247	[ "M2_mpy_hh_s0", ":" ]	[ "}", "break", ";", "case", "A2_aslh", ":", "case", "A2_sxth", ":", "case", "A2_zxth", ":", "case", "A4_cmpheqi", ":", "case", "A4_cmphgti", ":", "case", "A4_cmphgtui", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_asrh", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", "+", "<NUM_LIT>", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A4_cmpbeq", ":", "case", "A4_cmpbgt", ":", "case", "A4_cmpbgtu", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A4_cmpheq", ":", "case", "A4_cmphgt", ":", "case", "A4_cmphgtu", ":", "case", "A2_addh_h16_ll", ":", "case", "A2_addh_h16_sat_ll", ":", "case", "A2_addh_l16_ll", ":", "case", "A2_addh_l16_sat_ll", ":", "case", "A2_combine_ll", ":", "case", "A2_subh_h16_ll", ":", "case", "A2_subh_h16_sat_ll", ":", "case", "A2_subh_l16_ll", ":", "case", "A2_subh_l16_sat_ll", ":", "case", "M2_mpy_acc_ll_s0", ":", "case", "M2_mpy_acc_ll_s1", ":", "case", "M2_mpy_acc_sat_ll_s0", ":", "case", "M2_mpy_acc_sat_ll_s1", ":", "case", "M2_mpy_ll_s0", ":", "case", "M2_mpy_ll_s1", ":", "case", "M2_mpy_nac_ll_s0", ":", "case", "M2_mpy_nac_ll_s1", ":", "case", "M2_mpy_nac_sat_ll_s0", ":", "case", "M2_mpy_nac_sat_ll_s1", ":", "case", "M2_mpy_rnd_ll_s0", ":", "case", "M2_mpy_rnd_ll_s1", ":", "case", "M2_mpy_sat_ll_s0", ":", "case", "M2_mpy_sat_ll_s1", ":", "case", "M2_mpy_sat_rnd_ll_s0", ":", "case", "M2_mpy_sat_rnd_ll_s1", ":", "case", "M2_mpyd_acc_ll_s0", ":", "case", "M2_mpyd_acc_ll_s1", ":", "case", "M2_mpyd_ll_s0", ":", "case", "M2_mpyd_ll_s1", ":", "case", "M2_mpyd_nac_ll_s0", ":", "case", "M2_mpyd_nac_ll_s1", ":", "case", "M2_mpyd_rnd_ll_s0", ":", "case", "M2_mpyd_rnd_ll_s1", ":", "case", "M2_mpyu_acc_ll_s0", ":", "case", "M2_mpyu_acc_ll_s1", ":", "case", "M2_mpyu_ll_s0", ":", "case", "M2_mpyu_ll_s1", ":", "case", "M2_mpyu_nac_ll_s0", ":", "case", "M2_mpyu_nac_ll_s1", ":", "case", "M2_mpyud_acc_ll_s0", ":", "case", "M2_mpyud_acc_ll_s1", ":", "case", "M2_mpyud_ll_s0", ":", "case", "M2_mpyud_ll_s1", ":", "case", "M2_mpyud_nac_ll_s0", ":", "case", "M2_mpyud_nac_ll_s1", ":", "if", "(", "OpN", "==", "<NUM_LIT>", "\|\|", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_addh_h16_lh", ":", "case", "A2_addh_h16_sat_lh", ":", "case", "A2_combine_lh", ":", "case", "A2_subh_h16_lh", ":", "case", "A2_subh_h16_sat_lh", ":", "case", "M2_mpy_acc_lh_s0", ":", "case", "M2_mpy_acc_lh_s1", ":", "case", "M2_mpy_acc_sat_lh_s0", ":", "case", "M2_mpy_acc_sat_lh_s1", ":", "case", "M2_mpy_lh_s0", ":", "case", "M2_mpy_lh_s1", ":", "case", "M2_mpy_nac_lh_s0", ":", "case", "M2_mpy_nac_lh_s1", ":", "case", "M2_mpy_nac_sat_lh_s0", ":", "case", "M2_mpy_nac_sat_lh_s1", ":", "case", "M2_mpy_rnd_lh_s0", ":", "case", "M2_mpy_rnd_lh_s1", ":", "case", "M2_mpy_sat_lh_s0", ":", "case", "M2_mpy_sat_lh_s1", ":", "case", "M2_mpy_sat_rnd_lh_s0", ":", "case", "M2_mpy_sat_rnd_lh_s1", ":", "case", "M2_mpyd_acc_lh_s0", ":", "case", "M2_mpyd_acc_lh_s1", ":", "case", "M2_mpyd_lh_s0", ":", "case", "M2_mpyd_lh_s1", ":", "case", "M2_mpyd_nac_lh_s0", ":", "case", "M2_mpyd_nac_lh_s1", ":", "case", "M2_mpyd_rnd_lh_s0", ":", "case", "M2_mpyd_rnd_lh_s1", ":", "case", "M2_mpyu_acc_lh_s0", ":", "case", "M2_mpyu_acc_lh_s1", ":", "case", "M2_mpyu_lh_s0", ":", "case", "M2_mpyu_lh_s1", ":", "case", "M2_mpyu_nac_lh_s0", ":", "case", "M2_mpyu_nac_lh_s1", ":", "case", "M2_mpyud_acc_lh_s0", ":", "case", "M2_mpyud_acc_lh_s1", ":", "case", "M2_mpyud_lh_s0", ":", "case", "M2_mpyud_lh_s1", ":", "case", "M2_mpyud_nac_lh_s0", ":", "case", "M2_mpyud_nac_lh_s1", ":", "case", "A2_addh_l16_hl", ":", "case", "A2_addh_l16_sat_hl", ":", "case", "A2_subh_l16_hl", ":", "case", "A2_subh_l16_sat_hl", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", "+", "<NUM_LIT>", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_addh_h16_hl", ":", "case", "A2_addh_h16_sat_hl", ":", "case", "A2_combine_hl", ":", "case", "A2_subh_h16_hl", ":", "case", "A2_subh_h16_sat_hl", ":", "case", "M2_mpy_acc_hl_s0", ":", "case", "M2_mpy_acc_hl_s1", ":", "case", "M2_mpy_acc_sat_hl_s0", ":", "case", "M2_mpy_acc_sat_hl_s1", ":", "case", "M2_mpy_hl_s0", ":", "case", "M2_mpy_hl_s1", ":", "case", "M2_mpy_nac_hl_s0", ":", "case", "M2_mpy_nac_hl_s1", ":", "case", "M2_mpy_nac_sat_hl_s0", ":", "case", "M2_mpy_nac_sat_hl_s1", ":", "case", "M2_mpy_rnd_hl_s0", ":", "case", "M2_mpy_rnd_hl_s1", ":", "case", "M2_mpy_sat_hl_s0", ":", "case", "M2_mpy_sat_hl_s1", ":", "case", "M2_mpy_sat_rnd_hl_s0", ":", "case", "M2_mpy_sat_rnd_hl_s1", ":", "case", "M2_mpyd_acc_hl_s0", ":", "case", "M2_mpyd_acc_hl_s1", ":", "case", "M2_mpyd_hl_s0", ":", "case", "M2_mpyd_hl_s1", ":", "case", "M2_mpyd_nac_hl_s0", ":", "case", "M2_mpyd_nac_hl_s1", ":", "case", "M2_mpyd_rnd_hl_s0", ":", "case", "M2_mpyd_rnd_hl_s1", ":", "case", "M2_mpyu_acc_hl_s0", ":", "case", "M2_mpyu_acc_hl_s1", ":", "case", "M2_mpyu_hl_s0", ":", "case", "M2_mpyu_hl_s1", ":", "case", "M2_mpyu_nac_hl_s0", ":", "case", "M2_mpyu_nac_hl_s1", ":", "case", "M2_mpyud_acc_hl_s0", ":", "case", "M2_mpyud_acc_hl_s1", ":", "case", "M2_mpyud_hl_s0", ":", "case", "M2_mpyud_hl_s1", ":", "case", "M2_mpyud_nac_hl_s0", ":", "case", "M2_mpyud_nac_hl_s1", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", "+", "<NUM_LIT>", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_addh_h16_hh", ":", "case", "A2_addh_h16_sat_hh", ":", "case", "A2_combine_hh", ":", "case", "A2_subh_h16_hh", ":", "case", "A2_subh_h16_sat_hh", ":", "case", "M2_mpy_acc_hh_s0", ":", "case", "M2_mpy_acc_hh_s1", ":", "case", "M2_mpy_acc_sat_hh_s0", ":", "case", "M2_mpy_acc_sat_hh_s1", ":", "case" ]
GCC	mcore	CPP	code_generation	MPU	616,248	[ "static", "rtx", "emit_new_cond_insn", "(", "rtx", "insn", ",", "int", "cond", ")", "{", "rtx", "c_insn", "=", "<NUM_LIT>", ";", "rtx", "pat", ",", "dst", ",", "src", ";", "cond_type", "num", ";", "if", "(", "(", "num", "=", "is_cond_candidate", "(", "insn", ")", ")", "==", "COND_NO", ")", "return", "NULL", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", ")", "{", "dst", "=", "SET_DEST", "(", "pat", ")", ";", "src", "=", "SET_SRC", "(", "pat", ")", ";", "}", "else", "{", "dst", "=", "JUMP_LABEL", "(", "insn", ")", ";", "src", "=", "NULL_RTX", ";", "}", "switch", "(", "num", ")", "{", "case", "COND_MOV_INSN", ":", "case", "COND_CLR_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_movt0", "(", "dst", ",", "src", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_movt0", "(", "dst", ",", "dst", ",", "src", ")", ";", "break", ";", "case", "COND_INC_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_incscc", "(", "dst", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_incscc_false", "(", "dst", ",", "dst", ")", ";", "break", ";", "case", "COND_DEC_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_decscc", "(", "dst", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_decscc_false", "(", "dst", ",", "dst", ")", ";", "break", ";", "case", "COND_BRANCH_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_branch_true", "(", "dst", ")", ";", "else", "c_insn", "=", "gen_branch_false", "(", "dst", ")", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "if", "(", "rtx_length", "[", "GET_CODE", "(", "c_insn", ")", "]", ">=", "<NUM_LIT>", "&&", "rtx_length", "[", "GET_CODE", "(", "insn", ")", "]", ">=", "<NUM_LIT>", ")", "{", "REG_NOTES", "(", "c_insn", ")", "=", "REG_NOTES", "(", "insn", ")", ";", "}", "if", "(", "num", "==", "COND_BRANCH_INSN", ")", "{", "c_insn", "=", "emit_jump_insn_before", "(", "c_insn", ",", "insn", ")", ";", "++", "LABEL_NUSES", "(", "dst", ")", ";", "JUMP_LABEL", "(", "c_insn", ")", "=", "dst", ";", "}", "else", "c_insn", "=", "emit_insn_after", "(", "c_insn", ",", "insn", ")", ";", "delete", "_", "insn", "(", "insn", ")", ";", "return", "c_insn", ";", "}" ]	[ "Emit", "a", "conditional", "version", "of", "insn", "and", "replace", "the", "old", "insn", "with", "the", "new", "one", ".", "Return", "the", "new", "insn", "if", "emitted", "." ]
GCC	h8300	MD	next_suggestion	MPU	616,249	[ "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "BLK", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "unspec", "[", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOVMD", ")", "(", "clobber", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	arm	MD	program_repair	CPU	616,250	[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "QADDSUB", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "qaddsub_clob_q", ">", ")", "FAIL", "}", ")", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "QADDSUB", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	arm	MD	stmt_completion	CPU	616,251	[ ")", ")", "]" ]	[ "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "float_extend", ":", "VCVTF", "(", "vec_select", ":", "<", "VFMLSEL", ">", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "VCVTF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mips	CPP	code_generation	CPU	616,252	[ "static", "tree", "mips_build_builtin_va_list", "(", "void", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", "f_foff", ",", "f_res", ",", "record", ";", "tree", "array", ",", "index", ";", "record", "=", "lang_hooks", ".", "types", ".", "make_type", "(", "RECORD_TYPE", ")", ";", "f_ovfl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__overflow_argptr", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_gtop", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__gpr_top", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_ftop", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__fpr_top", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_goff", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__gpr_offset", "<STR_LIT>", ")", ",", "unsigned_char_type_node", ")", ";", "f_foff", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__fpr_offset", "<STR_LIT>", ")", ",", "unsigned_char_type_node", ")", ";", "index", "=", "build_int_cst", "(", "NULL_TREE", ",", "GET_MODE_SIZE", "(", "ptr_mode", ")", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "array", "=", "build_array_type", "(", "unsigned_char_type_node", ",", "build_index_type", "(", "index", ")", ")", ";", "f_res", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__reserved", "<STR_LIT>", ")", ",", "array", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_ovfl", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_gtop", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_ftop", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_goff", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_foff", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_res", ")", "=", "record", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_ovfl", ";", "DECL_CHAIN", "(", "f_ovfl", ")", "=", "f_gtop", ";", "DECL_CHAIN", "(", "f_gtop", ")", "=", "f_ftop", ";", "DECL_CHAIN", "(", "f_ftop", ")", "=", "f_goff", ";", "DECL_CHAIN", "(", "f_goff", ")", "=", "f_foff", ";", "DECL_CHAIN", "(", "f_foff", ")", "=", "f_res", ";", "layout_type", "(", "record", ")", ";", "return", "record", ";", "}", "else", "return", "ptr_type_node", ";", "}" ]	[ "Create", "the", "va_list", "data", "type", ".", "We", "keep", "3", "pointers", ",", "and", "two", "offsets", ".", "Two", "pointers", "are", "to", "the", "overflow", "area", ",", "which", "starts", "at", "the", "CFA", ".", "One", "of", "these", "is", "constant", ",", "for", "addressing", "into", "the", "GPR", "save", "area", "below", "it", ".", "The", "other", "is", "advanced", "up", "the", "stack", "through", "the", "overflow", "region", ".", "The", "third", "pointer", "is", "to", "the", "GPR", "save", "area", ".", "Since", "the", "FPR", "save", "area", "is", "just", "below", "it", ",", "we", "can", "address", "FPR", "slots", "off", "this", "pointer", ".", "We", "also", "keep", "two", "one-byte", "offsets", ",", "which", "are", "to", "be", "subtracted", "from", "the", "constant", "pointers", "to", "yield", "addresses", "in", "the", "GPR", "and", "FPR", "save", "areas", ".", "These", "are", "downcounted", "as", "float", "or", "non-float", "arguments", "are", "used", ",", "and", "when", "they", "get", "to", "zero", ",", "the", "argument", "must", "be", "obtained", "from", "the", "overflow", "region", ".", "If", "!", "EABI_FLOAT_VARARGS_P", ",", "then", "no", "FPR", "save", "area", "exists", ",", "and", "a", "single", "pointer", "is", "enough", ".", "It", "'s", "started", "at", "the", "GPR", "save", "area", ",", "and", "is", "advanced", ",", "period", ".", "Note", "that", "the", "GPR", "save", "area", "is", "not", "constant", "size", ",", "due", "to", "optimization", "in", "the", "prologue", ".", "Hence", ",", "we", "ca", "n't", "use", "a", "design", "with", "two", "pointers", "and", "two", "offsets", ",", "although", "we", "could", "have", "designed", "this", "with", "two", "pointers", "and", "three", "offsets", "." ]
LLVM	ARM64	TD	next_suggestion	CPU	616,253	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	616,254	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "MAXMIN", ":", "VDQ_BHSI", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	VE	CPP	stmt_completion	CPU	616,255	[ ")", ";" ]	[ "SDValue", "HiB", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "B", ",", "PackElem", "::", "Hi", ",", "AVL", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "auto", "LoRes", "=", "CDAG", ".", "getNode", "(", "Opc", ",", "MVT", "::", "v256i1", ",", "{", "LoA", ",", "LoB", "}", ")", ";", "auto", "HiRes", "=", "CDAG", ".", "getNode", "(", "Opc", ",", "MVT", "::", "v256i1", ",", "{", "HiA", ",", "HiB", "}", ")", ";", "return", "CDAG", ".", "getPack", "(", "MVT", "::", "v512i1", ",", "LoRes", ",", "HiRes", ",", "AVL" ]
GCC	arm	MD	program_repair	CPU	616,256	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,257	[ "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	s390	MD	stmt_completion	MPU	616,258	[ "match_code", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,259	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,260	[ "}" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,261	[ "}" ]	[ "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "l", "+", "NumLaneElts", "/", "<NUM_LIT>", ",", "e", "=", "l", "+", "NumLaneElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "ShuffleMask", ".", "push_back", "(", "i", "+", "NumElts", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	616,262	[ "}" ]	[ "static", "bool", "isSignExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "true", ")", ")", "return", "true", ";", "return", "false", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	616,263	[ "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	616,264	[ "default", ":" ]	[ "DebugLoc", "Empty", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "DL", "!=", "Empty", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "line ", "<STR_LIT>", ")", "+", "std", "::", "to_string", "(", "DL", ".", "getLine", "(", ")", ")", "+", "<STR_LIT>", ": Invalid usage of the XADD return value", "<STR_LIT>", ",", "false", ")", ";", "else", "report_fatal_error", "(", "<STR_LIT>", "Invalid usage of the XADD return value", "<STR_LIT>", ",", "false", ")", ";", "}", "}", "}", "MachineInstr", "", "ToErase", "=", "nullptr", ";", "bool", "Changed", "=", "false", ";", "const", "BPFInstrInfo", "", "TII", "=", "MF", "->", "getSubtarget", "<", "BPFSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "ToErase", ")", "{", "ToErase", "->", "eraseFromParent", "(", ")", ";", "ToErase", "=", "nullptr", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "if", "(", "hasLiveDefs", "(", "MI", ",", "TRI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Transforming ", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ")", ";", "unsigned", "new", "Opcode", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,265	[ "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";" ]	[ "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "VOP3Idx", "[", "<NUM_LIT>", "]", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src2", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "Reg", ")", ".", "add", "(", "Src2", ")", ";", "Src2", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "}", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "<NUM_LIT>", "&&", "ConstantBusLimit", ">", "<NUM_LIT>", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "RI", ".", "hasAGPRs", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ")", "&&", "!", "isOperandLegal", "(", "MI", ",", "Idx", ",", "&", "MO", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "SGPRsUsed", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "ConstantBusLimit", ">", "<NUM_LIT>", ")", "{", "SGPRsUsed", ".", "insert", "(", "MO", ".", "getReg", "(", ")", ")", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}" ]
GCC	rs6000	CPP	next_suggestion	CPU	616,266	[ "}" ]	[ "gcc_assert", "(", "MEM_P", "(", "dest", ")", "^", "MEM_P", "(", "src", ")", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "dest", ")", "==", "V4SImode", "&&", "GET_MODE", "(", "src", ")", "==", "V4SImode", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "return", "gen_altivec_stvx_v4si_internal", "(", "dest", ",", "src", ")", ";", "else", "return", "gen_altivec_lvx_v4si_internal", "(", "dest", ",", "src", ")", ";" ]
GCC	i386	CPP	code_generation	CPU	616,267	[ "void", "ix86_target_macros", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", "cpu=x86_64", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", "machine=x86_64", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__amd64", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__amd64__", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__x86_64", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__x86_64__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_X32", ")", "{", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "_ILP32", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__ILP32__", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", "cpu=i386", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", "machine=i386", "<STR_LIT>", ")", ";", "builtin_define_std", "(", "<STR_LIT>", "i386", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "_ILP32", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__ILP32__", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TARGET_80387", ")", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "_SOFT_FLOAT", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_SSE2", ")", "{", "if", "(", "c_dialect_cxx", "(", ")", "&&", "cxx_dialect", ">", "cxx20", ")", "{", "cpp_undef", "(", "parse_in", ",", "<STR_LIT>", "__STDCPP_FLOAT16_T__", "<STR_LIT>", ")", ";", "cpp_undef", "(", "parse_in", ",", "<STR_LIT>", "__STDCPP_BFLOAT16_T__", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "TARGET_LONG_DOUBLE_64", ")", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__LONG_DOUBLE_64__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__LONG_DOUBLE_128__", "<STR_LIT>", ")", ";", "cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", "__SIZEOF_FLOAT80__=%d", "<STR_LIT>", ",", "GET_MODE_SIZE", "(", "XFmode", ")", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__SIZEOF_FLOAT128__=16", "<STR_LIT>", ")", ";", "cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", "__ATOMIC_HLE_ACQUIRE=%d", "<STR_LIT>", ",", "IX86_HLE_ACQUIRE", ")", ";", "cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", "__ATOMIC_HLE_RELEASE=%d", "<STR_LIT>", ",", "IX86_HLE_RELEASE", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__GCC_ASM_FLAG_OUTPUTS__", "<STR_LIT>", ")", ";", "ix86_target_macros_internal", "(", "ix86_isa_flags", ",", "ix86_isa_flags2", ",", "ix86_arch", ",", "ix86_tune", ",", "ix86_fpmath", ",", "cpp_define", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__SEG_FS", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__SEG_GS", "<STR_LIT>", ")", ";", "if", "(", "flag_cf_protection", "!=", "CF_NONE", ")", "cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", "__CET__=%d", "<STR_LIT>", ",", "flag_cf_protection", "&", "~", "CF_SET", ")", ";", "}" ]	[ "Function", "to", "tell", "the", "preprocessor", "about", "the", "defines", "for", "the", "current", "target", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,268	[ "Num", ",", "I", ")", ";" ]	[ "if", "(", "ULP", "<", "<NUM_LIT>", ")", "return", "false", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "\|\|", "FMF", ".", "unsafeAlgebra", "(", ")", "\|\|", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "ST", "->", "hasFP32Denormals", "(", ")", "\|\|", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "", "Decl", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "Intrinsic", "::", "amdgcn_fdiv_fast", ")", ";", "Value", "", "Num", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "Den", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(" ]
GCC	sh	CPP	stmt_completion	CPU	616,269	[ ")", ";" ]	[ "static", "int", "sh_pr_n_sets", "(", "void", ")", "{", "return", "DF_REG_DEF_COUNT", "(", "PR_REG" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,270	[ "return", "OffBits", "&", "<NUM_LIT>", ";" ]	[ "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "&&", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "SP", "\|\|", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "SP_64", ")", "&&", "<STR_LIT>", "Unexpected base register!", "<STR_LIT>", ")", ";", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ">>", "<NUM_LIT>", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	616,271	[ "OutVT", ",", "PackedOp", ")", ";" ]	[ "do", "{", "FromBits", "*=", "<NUM_LIT>", ";", "EVT", "OutVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getIntegerVT", "(", "FromBits", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "/", "FromBits", ")", ";", "PackedOp", "=", "DAG", ".", "getNode", "(", "UnpackHigh", ",", "SDLoc", "(", "PackedOp", ")", "," ]
GCC	rs6000	CPP	program_repair	CPU	616,272	[ "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]	[ "type", "=", "int_ftype_int_v4sf_v4sf", ";", "break", ";", "default", ":", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "}", "def_builtin", "(", "dp", "->", "mask", ",", "dp", "->", "name", ",", "type", ",", "dp", "->", "code", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	616,273	[ ",", "<NUM_LIT>", "}", ",", "Subreg", ")", ";" ]	[ "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "MOVSX16rr8", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "AX", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "AL", ")", "return", "nullptr", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "MF", ",", "MIMetadata", "(", "", "MI", ")", ",", "TII", "->", "get", "(", "New32BitOpcode", ")", ",", "NewDestReg", ")", ";", "unsigned", "NumArgs", "=", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "if", "(", "unsigned", "OldInstrNum", "=", "MI", "->", "peekDebugInstrNum", "(", ")", ")", "{", "unsigned", "Subreg", "=", "TRI", "->", "getSubRegIndex", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewInstrNum", "=", "MIB", "->", "getDebugInstrNum", "(", "*", "MF", ")", ";", "MF", "->", "makeDebugValueSubstitution", "(", "{", "OldInstrNum", ",", "<NUM_LIT>", "}", ",", "{", "NewInstrNum" ]
LLVM	VE	CPP	stmt_completion	CPU	616,274	[ ")", ";" ]	[ "bool", "isLegalMaskedGather", "(", "Type", "", "DataType", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isVectorLaneType", "(", "", "getLaneType", "(", "DataType", ")" ]
GCC	sh	CPP	next_suggestion	CPU	616,275	[ "return", "NULL_TREE", ";" ]	[ "}", "else", "if", "(", "TARGET_SHCOMPACT", ")", "{", "error", "(", "<STR_LIT>", "attribute interrupt_handler is not compatible with -m5-compact", "<STR_LIT>", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}" ]
GCC	i386	CPP	next_suggestion	CPU	616,276	[ "}" ]	[ "else", "fputs", "(", "COMMON_ASM_OP", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_UNSIGNED", "<STR_LIT>", ",%u\\n", "<STR_LIT>", ",", "size", ",", "align", "/", "BITS_PER_UNIT", ")", ";" ]
GCC	avr	CPP	stmt_completion	MPU	616,277	[ "<STR_LIT>", ";" ]	[ "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "QImode", ")", "{", "if", "(", "comp", "==", "EQ", ")", "output_asm_insn", "(", "AS2", "(", "sbrs", ",", "%", "<NUM_LIT>", ",", "%", "<NUM_LIT>", ")", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "AS2", "(", "sbrc", ",", "%", "<NUM_LIT>", ",", "%", "<NUM_LIT>", ")", ",", "operands", ")", ";", "}", "else", "{", "static", "char", "buf", "[", "]", "=", "<STR_LIT>", "sbrc %A1,0", "<STR_LIT>", ";", "int", "bit_nr", "=", "exact_log2", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "GET_MODE_MASK", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ";", "buf", "[", "<NUM_LIT>", "]", "=", "(", "comp", "==", "EQ", ")", "?", "'", "s", "'", ":", "'", "c", "'", ";", "buf", "[", "<NUM_LIT>", "]", "=", "'", "A", "'", "+", "(", "bit_nr", ">>", "<NUM_LIT>", ")", ";", "buf", "[", "<NUM_LIT>", "]", "=", "'", "<NUM_LIT>", "'", "+", "(", "bit_nr", "&", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "}", "}", "if", "(", "long_jump", ")", "return", "(", "AS1", "(", "rjmp", ",", ".", "+", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "jmp", ",", "%", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "reverse", ")", "return", "AS1", "(", "rjmp", ",", "%", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>" ]
LLVM	VE	TD	stmt_completion	CPU	616,278	[ "LO7", "$", "I", ")", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddsl_vsvl", "simm7", ":", "$", "I", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDSLivl", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	616,279	[ "false", ";" ]	[ "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "(", "IntrData", "->", "Type", "==", "LOADA", "?", "Info", ".", "memVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	616,280	[ "return", "false", ";" ]	[ "return", "false", ";", "}", "for", "(", "auto", "&", "I", ":", "Cand", ".", "BranchBlock", "->", "terminators", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Looking at terminator : ", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "I", ".", "isBranch", "(", ")", ")", "continue", ";", "if", "(", "I", ".", "getNumOperands", "(", ")", "!=", "I", ".", "getNumExplicitOperands", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Terminator contains implicit operands - skip : ", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "if", "(", "Cand", ".", "BranchBlock", "->", "isEHPad", "(", ")", "\|\|", "Cand", ".", "BranchBlock", "->", "hasEHPadSuccessor", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "EH Pad - skip\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Cand", ".", "BranchBlock", "->", "mayHaveInlineAsmBr", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Inline Asm Br - skip\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Cand", ".", "BranchTargetBlock", "\|\|", "FalseMBB", "\|\|", "!", "Cand", ".", "BranchBlock", "->", "isSuccessor", "(", "Cand", ".", "BranchTargetBlock", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Does not form a triangle - skip\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Cand", ".", "BranchBlock", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Does not have 2 successors - skip\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "assert", "(", "Cand", ".", "BranchBlock", "->", "canFallThrough", "(", ")", "&&", "<STR_LIT>", "Expecting the block to fall through!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "", "Succ", "=", "(", "", "Cand", ".", "BranchBlock", "->", "succ_begin", "(", ")", "==", "Cand", ".", "BranchTargetBlock", ")", "?", "", "Cand", ".", "BranchBlock", "->", "succ_rbegin", "(", ")", ":", "", "Cand", ".", "BranchBlock", "->", "succ_begin", "(", ")", ";", "assert", "(", "Succ", "&&", "<STR_LIT>", "Expecting a valid fall-through block\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "Succ", "->", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fall-through block contains code -- skip\\n", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	616,281	[ "}" ]	[ "restrictSlot1AOK", "(", ")", ";", "restrictNoSlot1Store", "(", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	616,282	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	Lanai	CPP	stmt_completion	CPU	616,283	[ ",", "context", ")", ";" ]	[ "llvm", "::", "MCCodeEmitter", "*", "llvm", "::", "createLanaiMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "InstrInfo", ",", "const", "MCRegisterInfo", "&", ",", "MCContext", "&", "context", ")", "{", "return", "new", "LanaiMCCodeEmitter", "(", "InstrInfo" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	616,284	[ "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";" ]	[ "void", "SystemZXPLINKFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	616,285	[ ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,286	[ ")", ";" ]	[ "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "DBGDTRTX_EL0", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "Val", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "TRCEXTINSELR", "<STR_LIT>", ";", "return", ";", "}", "const", "<STR_LIT>", "::", "<STR_LIT>", "*", "Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,287	[ ",", "unsigned", "Op", ")", "const", "{" ]	[ "unsigned", "getShiftRight8Imm", "(", "const", "MachineInstr", "&", "MI" ]
LLVM	X86	CPP	stmt_completion	CPU	616,288	[ ";" ]	[ "X86MCAsmInfoCOFF", "::", "X86MCAsmInfoCOFF", "(", "const", "Triple", "&", "Triple", ")", "{", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "GlobalPrefix", "=", "<STR_LIT>", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "}", "AsmTransCBE", "=", "x86_asm_table", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>" ]
GCC	avr	MD	stmt_completion	MPU	616,289	[ "<STR_LIT>", ")" ]	[ "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "match_code" ]
LLVM	PowerPC	CPP	program_repair	CPU	616,290	[ "<FIXS>", "return", "PPCSubTarget", ".", "useCRBits", "(", ")", "?", "MVT", "::", "i1", ":", "MVT", "::", "i32", ";", "<FIXE>" ]	[ "EVT", "PPCTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "<BUGS>", "return", "MVT", "::", "i32", ";", "<BUGE>", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "}" ]
GCC	i386	CPP	stmt_completion	CPU	616,291	[ "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "_", "W", ",", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_and_epi64", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pandq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	616,292	[ "}", ")", ";" ]	[ "if", "(", "!", "BO", ")", "return", "nullptr", ";", "Instruction", "::", "BinaryOps", "Op", "=", "BO", "->", "getOpcode", "(", ")", ";", "if", "(", "SelectInst", "", "Sel", "=", "dyn_cast", "<", "SelectInst", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "IRBuilder", "<", ">", "B", "(", "Ctx", ")", ";", "Value", "", "X", "=", "Sel", "->", "getTrueValue", "(", ")", ",", "", "Y", "=", "Sel", "->", "getFalseValue", "(", ")", ";", "Value", "", "Z", "=", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "B", ".", "CreateSelect", "(", "Sel", "->", "getCondition", "(", ")", ",", "B", ".", "CreateBinOp", "(", "Op", ",", "X", ",", "Z", ")", ",", "B", ".", "CreateBinOp", "(", "Op", ",", "Y", ",", "Z", ")", ")", ";", "}", "if", "(", "SelectInst", "", "Sel", "=", "dyn_cast", "<", "SelectInst", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "IRBuilder", "<", ">", "B", "(", "Ctx", ")", ";", "Value", "", "X", "=", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "Y", "=", "Sel", "->", "getTrueValue", "(", ")", ",", "", "Z", "=", "Sel", "->", "getFalseValue", "(", ")", ";", "return", "B", ".", "CreateSelect", "(", "Sel", "->", "getCondition", "(", ")", ",", "B", ".", "CreateBinOp", "(", "Op", ",", "X", ",", "Y", ")", ",", "B", ".", "CreateBinOp", "(", "Op", ",", "X", ",", "Z", ")", ")", ";", "}", "return", "nullptr", ";", "}", ")", ";", "S", ".", "addRule", "(", "<STR_LIT>", "fold select-select", "<STR_LIT>", ",", "[", "]", "(", "Instruction", "", "I", ",", "LLVMContext", "&", "Ctx", ")", "->", "Value", "", "{", "SelectInst", "", "Sel", "=", "dyn_cast", "<", "SelectInst", ">", "(", "I", ")", ";", "if", "(", "!", "Sel", ")", "return", "nullptr", ";", "IRBuilder", "<", ">", "B", "(", "Ctx", ")", ";", "Value", "", "C", "=", "Sel", "->", "getCondition", "(", ")", ";", "if", "(", "SelectInst", "", "Sel0", "=", "dyn_cast", "<", "SelectInst", ">", "(", "Sel", "->", "getTrueValue", "(", ")", ")", ")", "{", "if", "(", "Sel0", "->", "getCondition", "(", ")", "==", "C", ")", "return", "B", ".", "CreateSelect", "(", "C", ",", "Sel0", "->", "getTrueValue", "(", ")", ",", "Sel", "->", "getFalseValue", "(", ")", ")", ";", "}", "if", "(", "SelectInst", "", "Sel1", "=", "dyn_cast", "<", "SelectInst", ">", "(", "Sel", "->", "getFalseValue", "(", ")", ")", ")", "{", "if", "(", "Sel1", "->", "getCondition", "(", ")", "==", "C", ")", "return", "B", ".", "CreateSelect", "(", "C", ",", "Sel", "->", "getTrueValue", "(", ")", ",", "Sel1", "->", "getFalseValue", "(", ")", ")", ";", "}", "return", "nullptr", ";", "}", ")", ";", "S", ".", "addRule", "(", "<STR_LIT>", "or-signbit -> xor-signbit", "<STR_LIT>", ",", "[", "]", "(", "Instruction", "", "I", ",", "LLVMContext", "&", "Ctx", ")", "->", "Value", "", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Or", ")", "return", "nullptr", ";", "ConstantInt", "", "Msb", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Msb", "\|\|", "Msb", "->", "getZExtValue", "(", ")", "!=", "Msb", "->", "getType", "(", ")", "->", "getSignBit", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "hasZeroSignBit", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "nullptr", ";", "return", "IRBuilder", "<", ">", "(", "Ctx", ")", ".", "CreateXor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Msb", ")", ";", "}", ")", ";", "S", ".", "addRule", "(", "<STR_LIT>", "sink lshr into binop", "<STR_LIT>", ",", "[", "]", "(", "Instruction", "", "I", ",", "LLVMContext", "&", "Ctx", ")", "->", "Value", "", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "LShr", ")", "return", "nullptr", ";", "BinaryOperator", "", "BitOp", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "BitOp", ")", "return", "nullptr", ";", "switch", "(", "BitOp", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "break", ";", "default", ":", "return", "nullptr", ";", "}", "IRBuilder", "<", ">", "B", "(", "Ctx", ")", ";", "Value", "*", "S", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "B", ".", "CreateBinOp", "(", "BitOp", "->", "getOpcode", "(", ")", ",", "B", ".", "CreateLShr", "(", "BitOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "S", ")", ",", "B", ".", "CreateLShr", "(", "BitOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "S", ")", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	616,293	[ "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{" ]	[ "_", "_", "arm_vcvttq_m", "(", "float32x4_t", "_", "_", "inactive", ",", "float16x8_t" ]
LLVM	ARM	TD	stmt_completion	CPU	616,294	[ ",", "(", "INSERT_SUBREG", "(", "v2i64", "(", "IMPLICIT_DEF", ")", ")", ",", "DPR", ":", "$", "src", ",", "dsub_0", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "insert_subvector", "undef", ",", "(", "v1i64", "DPR", ":", "$", "src", ")", ",", "(", "i32", "<NUM_LIT>", ")", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	616,295	[ "}" ]	[ "Error", "(", "L", ",", "<STR_LIT>", "expected expression", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "PPCTargetStreamer", "&", "TStreamer", "=", "", "static_cast", "<", "PPCTargetStreamer", "", ">", "(", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ")", ";", "TStreamer", ".", "emitLocalEntry", "(", "Sym", ",", "Expr", ")", ";", "return", "false", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	616,296	[ "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "switches", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", "=", "?", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	616,297	[ ",", "IFmode", ",", "<NUM_LIT>", ")" ]	[ "(", "unspec", ":", "FMOVE64X", "[", "(", "match_operand", ":", "FMOVE64X", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_P8V_RELOAD_FROM_GPR", ")", ")", "(", "clobber", "(", "match_operand", ":", "IF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "tmp_hi", "=", "simplify_gen_subreg", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "IFmode", ",", "<NUM_LIT>", ")", "rtx", "tmp_lo", "=", "simplify_gen_subreg", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]" ]
GCC	i386	MD	stmt_completion	CPU	616,298	[ "]", ")" ]	[ "(", "match_operand", ":", "<", "bnd_ptr", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BNDLDX_ADDR", ")", "]", ")", "(", "match_operand", ":", "BND", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BNDSTX", ")", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MPX_FENCE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	sparc	MD	next_suggestion	CPU	616,299	[ "(", "return", ")", "]", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

LLVM

X86

CPP

program_repair

CPU

616,200

[ "<FIXS>", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "<FIXE>" ]

[ "case", "ISD", "::", "SETOLT", ":", "case", "ISD", "::", "SETLT", ":", "<BUGS>", "IntNo", "=", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "?", "Intrinsic", "::", "x86_sse_min_ss", ":", "Intrinsic", "::", "x86_sse2_min_sd", ";", "<BUGE>", "break", ";", "case", "ISD", "::", "SETOGT", ":" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,201

[ ";" ]

[ "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "ARMOperand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "Val", "<", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "encoded floating point value out of range", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "double", "RealVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Operands", ".", "push_back", "(", "ARMOperand", "::", "CreateImm", "(", "MCConstantExpr", "::", "Create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Loc", ",", "<STR_LIT>", "invalid floating point immediate", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,202

[ "MCELF", "::", "setOther", "(", "SymbolData", ",", "ELF", "::", "STO_MIPS_MICROMIPS", ">>", "<NUM_LIT>", ")", ";" ]

[ "void", "MipsTargetELFStreamer", "::", "emitAssignment", "(", "MCSymbol", "*", "Symbol", ",", "const", "MCExpr", "*", "Value", ")", "{", "if", "(", "Value", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "return", ";", "const", "MCSymbol", "&", "RhsSym", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "Value", ")", "->", "getSymbol", "(", ")", ";", "MCSymbolData", "&", "Data", "=", "getStreamer", "(", ")", ".", "getOrCreateSymbolData", "(", "&", "RhsSym", ")", ";", "if", "(", "!", "(", "MCELF", "::", "getOther", "(", "Data", ")", "&", "(", "ELF", "::", "STO_MIPS_MICROMIPS", ">>", "<NUM_LIT>", ")", ")", ")", "return", ";", "MCSymbolData", "&", "SymbolData", "=", "getStreamer", "(", ")", ".", "getOrCreateSymbolData", "(", "Symbol", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

616,203

[ "<FIXS>", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "ResultSuperReg", ",", "<NUM_LIT>", ",", "X86", "::", "sub_8bit", ")", ";", "<FIXE>" ]

[ ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ")", ".", "addDef", "(", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ResultSuperReg", ")", ".", "addImm", "(", "X86", "::", "sub_8bit", ")", ";", "<BUGE>", "}", "else", "{", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")" ]

GCC

fr30

MD

stmt_completion

DSP

616,204

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]

GCC

h8300

MD

stmt_completion

MPU

616,205

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "plus", ":", "HI", "(", "mult", ":", "HI", "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI" ]

LLVM

SystemZ

TD

stmt_completion

CPU

616,206

[ "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

616,207

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,208

[ "case", "Mips", "::", "FCMP_D32", ":" ]

[ "bool", "MipsInstrInfo", "::", "HasFPUDelaySlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "MTC1", ":", "case", "Mips", "::", "MFC1", ":", "case", "Mips", "::", "MTC1_D64", ":", "case", "Mips", "::", "MFC1_D64", ":", "case", "Mips", "::", "DMTC1", ":", "case", "Mips", "::", "DMFC1", ":", "case", "Mips", "::", "FCMP_S32", ":" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

616,209

[ ")", ";" ]

[ "return", "new", "PatmosBypassFromPML", "(", "tm" ]

GCC

sh

MD

next_suggestion

CPU

616,210

[ "emit_insn", "(", "gen_rotcl", "(", "high", ",", "high", ",", "get_t_reg_rtx", "(", ")", ")", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "high", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "low", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_shll", "(", "low", ",", "low", ")", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

616,211

[ "MI", ".", "eraseFromParent", "(", ")", ";" ]

[ "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DestHi", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "DestHi", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredHiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addUse", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addUse", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addUse", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "FailBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "FailBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StxpOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "NewLoReg", ")", ".", "addReg", "(", "NewHiReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DoneBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "StoreBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "BuildMI", "(", "FailBB", ",", "DL", ",", "TII", "->", "get", "(", "StxpOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "DestLo", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "DestHi", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "FailBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";", "FailBB", "->", "addSuccessor", "(", "LoadCmpBB", ")", ";", "FailBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "DoneBB", "->", "splice", "(", "DoneBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoadCmpBB", ")", ";", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";" ]

LLVM

SNES

TD

next_suggestion

DSP

616,212

[ "}", "]", ",", "iobitpos8_XFORM", ">", ";" ]

[ "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "lowioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "ioaddr16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XFORM", ">", ";", "def", "iobitpos8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isPowerOf2_32", "(", "uint8_t", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";" ]

LLVM

Patmos

CPP

program_repair

VLIW

616,213

[ "<FIXS>", "FrameLowering", "(", "new", "PatmosFrameLowering", "(", "TM", ",", "*", "this", ",", "TM", ".", "getDataLayout", "(", ")", ")", ")", ",", "<FIXE>" ]

[ "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "PatmosTargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "L", ")", ":", "PatmosGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "TSInfo", "(", ")", ",", "InstrInfo", "(", "new", "PatmosInstrInfo", "(", "TM", ")", ")", ",", "<BUGS>", "FrameLowering", "(", "new", "PatmosFrameLowering", "(", "*", "this", ",", "TM", ".", "getDataLayout", "(", ")", ")", ")", ",", "<BUGE>", "TLInfo", "(", "new", "PatmosTargetLowering", "(", "TM", ",", "*", "this", ")", ")", ",", "OptLevel", "(", "L", ")", "{", "auto", "CPUName", "=", "CPU", ";" ]

LLVM

Nyuzi

CPP

stmt_completion

GPU

616,214

[ ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "SDValue", "NyuziTargetLowering", "::", "LowerEXTRACT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Vector", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LaneIndex", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Vector", ".", "getSimpleValueType", "(", ")", "!=", "MVT", "::", "v16i1", ")", "{", "return", "Op", ";", "}", "SDValue", "MaskBits", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Vector", ")", ";", "SDValue", "Elem", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "MaskBits", ",", "LaneIndex", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i32", ",", "Elem", ",", "DAG" ]

GCC

c6x

MD

stmt_completion

VLIW

616,215

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotatert", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

GCC

aarch64

CPP

stmt_completion

CPU

616,216

[ "a", ")", "{" ]

[ "vclz_u8", "(", "uint8x8_t", "_", "_" ]

LLVM

OR1K

CPP

next_suggestion

CPU

616,217

[ "}" ]

[ "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "getBaseRegister", "(", ")", ")", ";", "return", "Reserved", ";" ]

GCC

i386

MD

next_suggestion

CPU

616,218

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

s390

MD

stmt_completion

MPU

616,219

[ "]", ")" ]

[ "(", "define_mode_iterator", "VFCMP", "[", "CCVEQ", "CCVFH", "CCVFHE" ]

LLVM

Sparc

CPP

next_suggestion

CPU

616,220

[ "}" ]

[ "if", "(", "IDVal", "==", "<STR_LIT>", ".nword", "<STR_LIT>", ")", "return", "parseDirectiveWord", "(", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "is64Bit", "(", ")", "&&", "IDVal", "==", "<STR_LIT>", ".xword", "<STR_LIT>", ")", "return", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".register", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "return", "true", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,221

[ "case", "AMDGPU", "::", "SI_SPILL_V128_RESTORE", ":" ]

[ "if", "(", "Spill", ".", "hasReg", "(", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_READLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "Index", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SI_SPILL_V32_RESTORE", ")", ",", "TmpReg", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SubReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_SPILL_V512_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V256_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V128_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V96_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V64_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V32_SAVE", ":", "buildScratchLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_rsrc", ")", "->", "getReg", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "scratch_offset", ")", "->", "getReg", "(", ")", ",", "FrameInfo", "->", "getObjectOffset", "(", "Index", ")", "+", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "break", ";", "case", "AMDGPU", "::", "SI_SPILL_V32_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V96_RESTORE", ":" ]

GCC

rs6000

MD

next_suggestion

CPU

616,222

[ "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ")", ")" ]

[ "(", "use", "(", "match_operand", ":", "VSX_D", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "VSX_D", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", "rtx", "x", "=", "gen_rtx_VEC_CONCAT", "(", "<", "VS_double", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "x", "=", "gen_rtx_VEC_SELECT", "(", "<", "MODE", ">", "mode", ",", "x", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "v", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

616,223

[ "BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";" ]

[ "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "LoMask", "=", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "=", "Mask", ".", "slice", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "SplitNumElements", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "ScalarVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "SplitVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "auto", "SplitVector", "=", "[", "&", "]", "(", "SDValue", "V", ")", "{", "V", "=", "peekThroughBitcasts", "(", "V", ")", ";", "MVT", "OrigVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "int", "OrigNumElements", "=", "OrigVT", ".", "getVectorNumElements", "(", ")", ";", "int", "OrigSplitNumElements", "=", "OrigNumElements", "/", "<NUM_LIT>", ";", "MVT", "OrigScalarVT", "=", "OrigVT", ".", "getVectorElementType", "(", ")", ";", "MVT", "OrigSplitVT", "=", "MVT", "::", "getVectorVT", "(", "OrigScalarVT", ",", "OrigNumElements", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV", ",", "HiV", ";", "auto", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "V", ")", ";", "if", "(", "!", "BV", ")", "{", "LoV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "OrigSplitVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "HiV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "OrigSplitVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "OrigSplitNumElements", ",", "DL", ")", ")", ";", "}", "else", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LoOps", ",", "HiOps", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "OrigSplitNumElements", ";", "++", "i", ")", "{", "LoOps", ".", "push_back", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";", "HiOps", ".", "push_back", "(", "BV", "->", "getOperand", "(", "i", "+", "OrigSplitNumElements", ")", ")", ";", "}", "LoV", "=", "DAG", ".", "getBuildVector", "(", "OrigSplitVT", ",", "DL", ",", "LoOps", ")", ";", "HiV", "=", "DAG", ".", "getBuildVector", "(", "OrigSplitVT", ",", "DL", ",", "HiOps", ")", ";", "}", "return", "std", "::", "make_pair", "(", "DAG", ".", "getBitcast", "(", "SplitVT", ",", "LoV", ")", ",", "DAG", ".", "getBitcast", "(", "SplitVT", ",", "HiV", ")", ")", ";", "}", ";", "SDValue", "LoV1", ",", "HiV1", ",", "LoV2", ",", "HiV2", ";", "std", "::", "tie", "(", "LoV1", ",", "HiV1", ")", "=", "SplitVector", "(", "V1", ")", ";", "std", "::", "tie", "(", "LoV2", ",", "HiV2", ")", "=", "SplitVector", "(", "V2", ")", ";", "auto", "HalfBlend", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "HalfMask", ")", "{", "bool", "UseLoV1", "=", "false", ",", "UseHiV1", "=", "false", ",", "UseLoV2", "=", "false", ",", "UseHiV2", "=", "false", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1BlendMask", ",", "V2BlendMask", ",", "BlendMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "if", "(", "M", ">=", "NumElements", "+", "SplitNumElements", ")", "UseHiV2", "=", "true", ";", "else", "UseLoV2", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "M", "-", "NumElements", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "BlendMask", ".", "push_back", "(", "SplitNumElements", "+", "i", ")", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "if", "(", "M", ">=", "SplitNumElements", ")", "UseHiV1", "=", "true", ";", "else", "UseLoV1", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "M", ")", ";", "BlendMask", ".", "push_back", "(", "i", ")", ";", "}", "else", "{", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,224

[ "Success", ";" ]

[ "unsigned", "Register", "=", "GPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::" ]

GCC

microblaze

CPP

next_suggestion

MPU

616,225

[ "}" ]

[ "switch", "(", "arg", ".", "mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "case", "E_VOIDmode", ":", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "default", ":", "gcc_assert", "(", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_COMPLEX_INT", "||", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", ";", "case", "E_BLKmode", ":", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "}", "if", "(", "*", "arg_words", ">=", "MAX_ARGS_IN_REGISTERS", ")", "ret", "=", "<NUM_LIT>", ";", "else", "{", "gcc_assert", "(", "regbase", "!=", "-", "<NUM_LIT>", ")", ";", "ret", "=", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "regbase", "+", "*", "arg_words", ")", ";", "}", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "{", "if", "(", "cum", "->", "num_adjusts", ">", "<NUM_LIT>", ")", "ret", "=", "gen_rtx_PARALLEL", "(", "(", "machine_mode", ")", "cum", "->", "fp_code", ",", "gen_rtvec_v", "(", "cum", "->", "num_adjusts", ",", "cum", "->", "adjust", ")", ")", ";", "}", "return", "ret", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,226

[ "if", "(", "getTargetConstantBitsFromNode", "(", "N1", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{" ]

[ "assert", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected shift opcode", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

616,227

[ "ResultReg", ";" ]

[ "X86AddressMode", "AM", ";", "if", "(", "!", "X86SelectAddress", "(", "C", ",", "AM", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "TLI", ".", "getPointerTy", "(", ")", "==", "MVT", "::", "i32", "?", "X86", "::", "LEA32r", ":", "X86", "::", "LEA64r", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";", "return" ]

GCC

arm

CPP

stmt_completion

CPU

616,228

[ ")", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

[ "return", "(", "float32x4_t", ")", "_", "_", "builtin_neon_vcvtu_nv4si", "(", "(", "int32x4_t" ]

GCC

i386

CPP

stmt_completion

CPU

616,229

[ "&&", "MACHOPIC_INDIRECT", "&&", "!", "machopic_operand_p", "(", "disp", ")", ")", ")", ")", "{" ]

[ "if", "(", "reg", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "(", "strict", "&&", "!", "REG_OK_FOR_BASE_STRICT_P", "(", "reg", ")", ")", "||", "(", "!", "strict", "&&", "!", "REG_OK_FOR_BASE_NONSTRICT_P", "(", "reg", ")", ")", ")", "return", "false", ";", "}", "if", "(", "index", ")", "{", "rtx", "reg", "=", "ix86_validate_address_register", "(", "index", ")", ";", "if", "(", "reg", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "(", "strict", "&&", "!", "REG_OK_FOR_INDEX_STRICT_P", "(", "reg", ")", ")", "||", "(", "!", "strict", "&&", "!", "REG_OK_FOR_INDEX_NONSTRICT_P", "(", "reg", ")", ")", ")", "return", "false", ";", "}", "if", "(", "base", "&&", "index", "&&", "GET_MODE", "(", "base", ")", "!=", "GET_MODE", "(", "index", ")", ")", "return", "false", ";", "if", "(", "seg", "!=", "ADDR_SPACE_GENERIC", "&&", "(", "(", "base", "&&", "GET_MODE", "(", "base", ")", "!=", "word_mode", ")", "||", "(", "index", "&&", "GET_MODE", "(", "index", ")", "!=", "word_mode", ")", ")", ")", "return", "false", ";", "if", "(", "scale", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "index", ")", "return", "false", ";", "if", "(", "scale", "!=", "<NUM_LIT>", "&&", "scale", "!=", "<NUM_LIT>", "&&", "scale", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "disp", ")", "{", "if", "(", "ix86_endbr_immediate_operand", "(", "disp", ",", "VOIDmode", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_MACHOPIC_OFFSET", ")", "switch", "(", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "if", "(", "!", "TARGET_64BIT", "&&", "ix86_force_load_from_GOT_p", "(", "XVECEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "goto", "is_legitimate_pic", ";", "case", "UNSPEC_GOTOFF", ":", "gcc_assert", "(", "flag_pic", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "goto", "is_legitimate_pic", ";", "return", "false", ";", "case", "UNSPEC_GOTPCREL", ":", "if", "(", "ix86_force_load_from_GOT_p", "(", "XVECEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "goto", "is_legitimate_pic", ";", "case", "UNSPEC_PCREL", ":", "gcc_assert", "(", "flag_pic", ")", ";", "goto", "is_legitimate_pic", ";", "case", "UNSPEC_GOTTPOFF", ":", "case", "UNSPEC_GOTNTPOFF", ":", "case", "UNSPEC_INDNTPOFF", ":", "case", "UNSPEC_NTPOFF", ":", "case", "UNSPEC_DTPOFF", ":", "break", ";", "default", ":", "return", "false", ";", "}", "else", "if", "(", "SYMBOLIC_CONST", "(", "disp", ")", "&&", "(", "flag_pic", "||", "(", "TARGET_MACHO" ]

GCC

rs6000

MD

next_suggestion

CPU

616,230

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")" ]

[ "(", "rotate", ":", "VEC_TI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

616,231

[ "}" ]

[ "const", "auto", "&", "MFIb", "=", "b", ".", "getMF", "(", ")", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "return", "MFIa", "->", "shouldSignWithBKey", "(", ")", "==", "MFIb", "->", "shouldSignWithBKey", "(", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

616,232

[ "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

[ "vld3_s32", "(", "const", "int32_t", "*", "_", "_", "a", ")", "{", "union", "{", "int32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3v2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,233

[ "else", "return", "-", "<NUM_LIT>", "U", ";" ]

[ "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "I", "=", "CPEClones", ".", "find", "(", "CloneIdx", ")", ";", "if", "(", "I", "!=", "CPEClones", ".", "end", "(", ")", ")", "return", "I", "->", "second", ";" ]

GCC

arm

CPP

stmt_completion

CPU

616,234

[ "{" ]

[ "vcvtq_low_bf16_f32", "(", "float32x4_t", "_", "_", "a", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

616,235

[ "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "f64", ",", "ValueToStore", ")", ";" ]

[ "}", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP16", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "DstVT", "==", "MVT", "::", "f64", "&&", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "IsStrict", ")", "return", "LowerUINT_TO_FP_i64", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i32", "&&", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "DstVT", "!=", "MVT", "::", "f80", "&&", "!", "IsStrict", ")", "return", "LowerUINT_TO_FP_i32", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "MVT", "::", "i64", "&&", "(", "DstVT", "==", "MVT", "::", "f32", "||", "DstVT", "==", "MVT", "::", "f64", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "MVT", "::", "i64", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "Align", "SlotAlign", "(", "<NUM_LIT>", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "OffsetSlot", "=", "DAG", ".", "getMemBasePlusOffset", "(", "StackSlot", ",", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ",", "dl", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Src", ",", "StackSlot", ",", "MPI", ",", "SlotAlign", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "OffsetSlot", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "SlotAlign", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Tmp", "=", "BuildFILD", "(", "DstVT", ",", "MVT", "::", "i64", ",", "dl", ",", "Store2", ",", "StackSlot", ",", "MPI", ",", "SlotAlign", ",", "DAG", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Tmp", ".", "first", ",", "Tmp", ".", "second", "}", ",", "dl", ")", ";", "return", "Tmp", ".", "first", ";", "}", "assert", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type in UINT_TO_FP", "<STR_LIT>", ")", ";", "SDValue", "ValueToStore", "=", "Src", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

616,236

[ "}" ]

[ "}", "else", "if", "(", "!", "DefaultToAll", ")", "{", "if", "(", "Trace", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", " adding targets:", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "BTs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " BB#", "<STR_LIT>", "<<", "BTs", "[", "i", "]", "->", "getNumber", "(", ")", ";", "if", "(", "FallsThrough", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n falls through\\n", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n does not fall through\\n", "<STR_LIT>", ";", "}", "Targets", ".", "insert", "(", "BTs", ".", "begin", "(", ")", ",", "BTs", ".", "end", "(", ")", ")", ";", "}", "++", "It", ";", "}", "while", "(", "FallsThrough", "&&", "It", "!=", "End", ")", ";", "typedef", "MachineBasicBlock", "::", "const_succ_iterator", "succ_iterator", ";", "if", "(", "!", "DefaultToAll", ")", "{", "for", "(", "succ_iterator", "I", "=", "B", ".", "succ_begin", "(", ")", ",", "E", "=", "B", ".", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineBasicBlock", "*", "SB", "=", "*", "I", ";", "if", "(", "SB", "->", "isEHPad", "(", ")", ")", "Targets", ".", "insert", "(", "SB", ")", ";", "}", "if", "(", "FallsThrough", ")", "{", "MachineFunction", "::", "const_iterator", "BIt", "=", "B", ".", "getIterator", "(", ")", ";", "MachineFunction", "::", "const_iterator", "Next", "=", "std", "::", "next", "(", "BIt", ")", ";", "if", "(", "Next", "!=", "MF", ".", "end", "(", ")", ")", "Targets", ".", "insert", "(", "&", "*", "Next", ")", ";", "}", "}", "else", "{", "for", "(", "succ_iterator", "I", "=", "B", ".", "succ_begin", "(", ")", ",", "E", "=", "B", ".", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Targets", ".", "insert", "(", "*", "I", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Targets", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "int", "TargetN", "=", "Targets", "[", "i", "]", "->", "getNumber", "(", ")", ";", "FlowQ", ".", "push", "(", "CFGEdge", "(", "ThisN", ",", "TargetN", ")", ")", ";", "}" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,237

[ "}" ]

[ "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return", "X", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,238

[ "artificial__", ")", ")", "_", "mm512_kunpackd", "(", "_", "_", "mmask64", "_", "_", "A", ",", "_", "_", "mmask64", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,239

[ "MIB", ".", "add", "(", "MO", ")", ";" ]

[ "DstReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "GetDSubRegs", "(", "DstReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "!", "TableEntry", "->", "IsLoad", ")", "GetDSubRegs", "(", "MO", ".", "getReg", "(", ")", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "unsigned", "SrcFlags", "=", "(", "getUndefRegState", "(", "MO", ".", "isUndef", "(", ")", ")", "|", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D1", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ",", "SrcFlags", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ",", "SrcFlags", ")", ";", "MIB", ".", "addImm", "(", "Lane", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";" ]

LLVM

SNES

CPP

stmt_completion

DSP

616,240

[ "BlockModified", ";" ]

[ "const", "SNESSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "SNESSubtarget", ">", "(", ")", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "Block", "&", "MBB", ":", "MF", ")", "{", "bool", "BlockModified", "=", "runOnBasicBlock", "(", "MBB", ")", ";", "Modified", "|=" ]

LLVM

XCore

CPP

program_repair

MPU

616,241

[ "<FIXS>", "if", "(", "!", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_XCore", ")", ")", "return", "false", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", "!=", "<NUM_LIT>", "&&", "isVarArg", ")", "return", "false", ";", "return", "true", ";", "<FIXE>" ]

[ "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";", "<BUGS>", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_XCore", ")", ";", "<BUGE>", "}", "SDValue" ]

GCC

c4x

CPP

program_repair

DSP

616,242

[ "<FIXS>", "&&", "ISDIGIT", "(", "current_function_name", "[", "<NUM_LIT>", "]", ")", "&&", "ISDIGIT", "(", "current_function_name", "[", "<NUM_LIT>", "]", ")", ";", "<FIXE>" ]

[ "&&", "current_function_name", "[", "<NUM_LIT>", "]", "==", "'", "i", "'", "&&", "current_function_name", "[", "<NUM_LIT>", "]", "==", "'", "n", "'", "&&", "current_function_name", "[", "<NUM_LIT>", "]", "==", "'", "t", "'", "<BUGS>", "&&", "isdigit", "(", "current_function_name", "[", "<NUM_LIT>", "]", ")", "&&", "isdigit", "(", "current_function_name", "[", "<NUM_LIT>", "]", ")", ";", "<BUGE>", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,243

[ "<", "PredicatedMI", ">", "(", "MI", ",", "CurrentPredicates", ")", ")", ";" ]

[ "Blocks", ".", "back", "(", ")", ".", "insert", "(", "MI", ")", ";", "PredicatedInsts", ".", "emplace", "(", "MI", ",", "std", "::", "make_unique" ]

LLVM

AMDGPU

CPP

program_repair

GPU

616,244

[ "<FIXS>", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "VGPR", ",", "*", "FI", ")", ";", "<FIXE>" ]

[ "ScratchExecCopy", "=", "buildScratchExecCopy", "(", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "true", ")", ";", "<BUGS>", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "VGPR", ",", "*", "FI", ")", ";", "<BUGE>", "}", "if", "(", "ScratchExecCopy", ")", "{" ]

LLVM

PowerPC

TD

next_suggestion

CPU

616,245

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "A", ";", "bits", "<", "<NUM_LIT>", ">", "RST", ";", "bits", "<", "<NUM_LIT>", ">", "B", ";", "bit", "RC", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RST", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "B", ";" ]

GCC

nios2

MD

stmt_completion

MPU

616,246

[ "<STR_LIT>", ")", "]", ")" ]

[ "{", "return", "nios2_fpu_insn_asm", "(", "n2fpu_fix", "<", "f", ">", "<", "i", ">", ")", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,247

[ "M2_mpy_hh_s0", ":" ]

[ "}", "break", ";", "case", "A2_aslh", ":", "case", "A2_sxth", ":", "case", "A2_zxth", ":", "case", "A4_cmpheqi", ":", "case", "A4_cmphgti", ":", "case", "A4_cmphgtui", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_asrh", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", "+", "<NUM_LIT>", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A4_cmpbeq", ":", "case", "A4_cmpbgt", ":", "case", "A4_cmpbgtu", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A4_cmpheq", ":", "case", "A4_cmphgt", ":", "case", "A4_cmphgtu", ":", "case", "A2_addh_h16_ll", ":", "case", "A2_addh_h16_sat_ll", ":", "case", "A2_addh_l16_ll", ":", "case", "A2_addh_l16_sat_ll", ":", "case", "A2_combine_ll", ":", "case", "A2_subh_h16_ll", ":", "case", "A2_subh_h16_sat_ll", ":", "case", "A2_subh_l16_ll", ":", "case", "A2_subh_l16_sat_ll", ":", "case", "M2_mpy_acc_ll_s0", ":", "case", "M2_mpy_acc_ll_s1", ":", "case", "M2_mpy_acc_sat_ll_s0", ":", "case", "M2_mpy_acc_sat_ll_s1", ":", "case", "M2_mpy_ll_s0", ":", "case", "M2_mpy_ll_s1", ":", "case", "M2_mpy_nac_ll_s0", ":", "case", "M2_mpy_nac_ll_s1", ":", "case", "M2_mpy_nac_sat_ll_s0", ":", "case", "M2_mpy_nac_sat_ll_s1", ":", "case", "M2_mpy_rnd_ll_s0", ":", "case", "M2_mpy_rnd_ll_s1", ":", "case", "M2_mpy_sat_ll_s0", ":", "case", "M2_mpy_sat_ll_s1", ":", "case", "M2_mpy_sat_rnd_ll_s0", ":", "case", "M2_mpy_sat_rnd_ll_s1", ":", "case", "M2_mpyd_acc_ll_s0", ":", "case", "M2_mpyd_acc_ll_s1", ":", "case", "M2_mpyd_ll_s0", ":", "case", "M2_mpyd_ll_s1", ":", "case", "M2_mpyd_nac_ll_s0", ":", "case", "M2_mpyd_nac_ll_s1", ":", "case", "M2_mpyd_rnd_ll_s0", ":", "case", "M2_mpyd_rnd_ll_s1", ":", "case", "M2_mpyu_acc_ll_s0", ":", "case", "M2_mpyu_acc_ll_s1", ":", "case", "M2_mpyu_ll_s0", ":", "case", "M2_mpyu_ll_s1", ":", "case", "M2_mpyu_nac_ll_s0", ":", "case", "M2_mpyu_nac_ll_s1", ":", "case", "M2_mpyud_acc_ll_s0", ":", "case", "M2_mpyud_acc_ll_s1", ":", "case", "M2_mpyud_ll_s0", ":", "case", "M2_mpyud_ll_s1", ":", "case", "M2_mpyud_nac_ll_s0", ":", "case", "M2_mpyud_nac_ll_s1", ":", "if", "(", "OpN", "==", "<NUM_LIT>", "||", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_addh_h16_lh", ":", "case", "A2_addh_h16_sat_lh", ":", "case", "A2_combine_lh", ":", "case", "A2_subh_h16_lh", ":", "case", "A2_subh_h16_sat_lh", ":", "case", "M2_mpy_acc_lh_s0", ":", "case", "M2_mpy_acc_lh_s1", ":", "case", "M2_mpy_acc_sat_lh_s0", ":", "case", "M2_mpy_acc_sat_lh_s1", ":", "case", "M2_mpy_lh_s0", ":", "case", "M2_mpy_lh_s1", ":", "case", "M2_mpy_nac_lh_s0", ":", "case", "M2_mpy_nac_lh_s1", ":", "case", "M2_mpy_nac_sat_lh_s0", ":", "case", "M2_mpy_nac_sat_lh_s1", ":", "case", "M2_mpy_rnd_lh_s0", ":", "case", "M2_mpy_rnd_lh_s1", ":", "case", "M2_mpy_sat_lh_s0", ":", "case", "M2_mpy_sat_lh_s1", ":", "case", "M2_mpy_sat_rnd_lh_s0", ":", "case", "M2_mpy_sat_rnd_lh_s1", ":", "case", "M2_mpyd_acc_lh_s0", ":", "case", "M2_mpyd_acc_lh_s1", ":", "case", "M2_mpyd_lh_s0", ":", "case", "M2_mpyd_lh_s1", ":", "case", "M2_mpyd_nac_lh_s0", ":", "case", "M2_mpyd_nac_lh_s1", ":", "case", "M2_mpyd_rnd_lh_s0", ":", "case", "M2_mpyd_rnd_lh_s1", ":", "case", "M2_mpyu_acc_lh_s0", ":", "case", "M2_mpyu_acc_lh_s1", ":", "case", "M2_mpyu_lh_s0", ":", "case", "M2_mpyu_lh_s1", ":", "case", "M2_mpyu_nac_lh_s0", ":", "case", "M2_mpyu_nac_lh_s1", ":", "case", "M2_mpyud_acc_lh_s0", ":", "case", "M2_mpyud_acc_lh_s1", ":", "case", "M2_mpyud_lh_s0", ":", "case", "M2_mpyud_lh_s1", ":", "case", "M2_mpyud_nac_lh_s0", ":", "case", "M2_mpyud_nac_lh_s1", ":", "case", "A2_addh_l16_hl", ":", "case", "A2_addh_l16_sat_hl", ":", "case", "A2_subh_l16_hl", ":", "case", "A2_subh_l16_sat_hl", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", "+", "<NUM_LIT>", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_addh_h16_hl", ":", "case", "A2_addh_h16_sat_hl", ":", "case", "A2_combine_hl", ":", "case", "A2_subh_h16_hl", ":", "case", "A2_subh_h16_sat_hl", ":", "case", "M2_mpy_acc_hl_s0", ":", "case", "M2_mpy_acc_hl_s1", ":", "case", "M2_mpy_acc_sat_hl_s0", ":", "case", "M2_mpy_acc_sat_hl_s1", ":", "case", "M2_mpy_hl_s0", ":", "case", "M2_mpy_hl_s1", ":", "case", "M2_mpy_nac_hl_s0", ":", "case", "M2_mpy_nac_hl_s1", ":", "case", "M2_mpy_nac_sat_hl_s0", ":", "case", "M2_mpy_nac_sat_hl_s1", ":", "case", "M2_mpy_rnd_hl_s0", ":", "case", "M2_mpy_rnd_hl_s1", ":", "case", "M2_mpy_sat_hl_s0", ":", "case", "M2_mpy_sat_hl_s1", ":", "case", "M2_mpy_sat_rnd_hl_s0", ":", "case", "M2_mpy_sat_rnd_hl_s1", ":", "case", "M2_mpyd_acc_hl_s0", ":", "case", "M2_mpyd_acc_hl_s1", ":", "case", "M2_mpyd_hl_s0", ":", "case", "M2_mpyd_hl_s1", ":", "case", "M2_mpyd_nac_hl_s0", ":", "case", "M2_mpyd_nac_hl_s1", ":", "case", "M2_mpyd_rnd_hl_s0", ":", "case", "M2_mpyd_rnd_hl_s1", ":", "case", "M2_mpyu_acc_hl_s0", ":", "case", "M2_mpyu_acc_hl_s1", ":", "case", "M2_mpyu_hl_s0", ":", "case", "M2_mpyu_hl_s1", ":", "case", "M2_mpyu_nac_hl_s0", ":", "case", "M2_mpyu_nac_hl_s1", ":", "case", "M2_mpyud_acc_hl_s0", ":", "case", "M2_mpyud_acc_hl_s1", ":", "case", "M2_mpyud_hl_s0", ":", "case", "M2_mpyud_hl_s1", ":", "case", "M2_mpyud_nac_hl_s0", ":", "case", "M2_mpyud_nac_hl_s1", ":", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", "+", "<NUM_LIT>", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "OpN", "==", "<NUM_LIT>", ")", "{", "Bits", ".", "set", "(", "Begin", ",", "Begin", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "A2_addh_h16_hh", ":", "case", "A2_addh_h16_sat_hh", ":", "case", "A2_combine_hh", ":", "case", "A2_subh_h16_hh", ":", "case", "A2_subh_h16_sat_hh", ":", "case", "M2_mpy_acc_hh_s0", ":", "case", "M2_mpy_acc_hh_s1", ":", "case", "M2_mpy_acc_sat_hh_s0", ":", "case", "M2_mpy_acc_sat_hh_s1", ":", "case" ]

GCC

mcore

CPP

code_generation

MPU

616,248

[ "static", "rtx", "emit_new_cond_insn", "(", "rtx", "insn", ",", "int", "cond", ")", "{", "rtx", "c_insn", "=", "<NUM_LIT>", ";", "rtx", "pat", ",", "dst", ",", "src", ";", "cond_type", "num", ";", "if", "(", "(", "num", "=", "is_cond_candidate", "(", "insn", ")", ")", "==", "COND_NO", ")", "return", "NULL", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", ")", "{", "dst", "=", "SET_DEST", "(", "pat", ")", ";", "src", "=", "SET_SRC", "(", "pat", ")", ";", "}", "else", "{", "dst", "=", "JUMP_LABEL", "(", "insn", ")", ";", "src", "=", "NULL_RTX", ";", "}", "switch", "(", "num", ")", "{", "case", "COND_MOV_INSN", ":", "case", "COND_CLR_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_movt0", "(", "dst", ",", "src", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_movt0", "(", "dst", ",", "dst", ",", "src", ")", ";", "break", ";", "case", "COND_INC_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_incscc", "(", "dst", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_incscc_false", "(", "dst", ",", "dst", ")", ";", "break", ";", "case", "COND_DEC_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_decscc", "(", "dst", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_decscc_false", "(", "dst", ",", "dst", ")", ";", "break", ";", "case", "COND_BRANCH_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_branch_true", "(", "dst", ")", ";", "else", "c_insn", "=", "gen_branch_false", "(", "dst", ")", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "if", "(", "rtx_length", "[", "GET_CODE", "(", "c_insn", ")", "]", ">=", "<NUM_LIT>", "&&", "rtx_length", "[", "GET_CODE", "(", "insn", ")", "]", ">=", "<NUM_LIT>", ")", "{", "REG_NOTES", "(", "c_insn", ")", "=", "REG_NOTES", "(", "insn", ")", ";", "}", "if", "(", "num", "==", "COND_BRANCH_INSN", ")", "{", "c_insn", "=", "emit_jump_insn_before", "(", "c_insn", ",", "insn", ")", ";", "++", "LABEL_NUSES", "(", "dst", ")", ";", "JUMP_LABEL", "(", "c_insn", ")", "=", "dst", ";", "}", "else", "c_insn", "=", "emit_insn_after", "(", "c_insn", ",", "insn", ")", ";", "delete", "_", "insn", "(", "insn", ")", ";", "return", "c_insn", ";", "}" ]

[ "Emit", "a", "conditional", "version", "of", "insn", "and", "replace", "the", "old", "insn", "with", "the", "new", "one", ".", "Return", "the", "new", "insn", "if", "emitted", "." ]

GCC

h8300

MD

next_suggestion

MPU

616,249

[ "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "BLK", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "unspec", "[", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOVMD", ")", "(", "clobber", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

arm

MD

program_repair

CPU

616,250

[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "QADDSUB", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "qaddsub_clob_q", ">", ")", "FAIL", "}", ")", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "QADDSUB", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QADDSUB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

arm

MD

stmt_completion

CPU

616,251

[ ")", ")", "]" ]

[ "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "float_extend", ":", "VCVTF", "(", "vec_select", ":", "<", "VFMLSEL", ">", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "VCVTF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mips

CPP

code_generation

CPU

616,252

[ "static", "tree", "mips_build_builtin_va_list", "(", "void", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", "f_foff", ",", "f_res", ",", "record", ";", "tree", "array", ",", "index", ";", "record", "=", "lang_hooks", ".", "types", ".", "make_type", "(", "RECORD_TYPE", ")", ";", "f_ovfl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__overflow_argptr", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_gtop", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__gpr_top", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_ftop", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__fpr_top", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_goff", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__gpr_offset", "<STR_LIT>", ")", ",", "unsigned_char_type_node", ")", ";", "f_foff", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__fpr_offset", "<STR_LIT>", ")", ",", "unsigned_char_type_node", ")", ";", "index", "=", "build_int_cst", "(", "NULL_TREE", ",", "GET_MODE_SIZE", "(", "ptr_mode", ")", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "array", "=", "build_array_type", "(", "unsigned_char_type_node", ",", "build_index_type", "(", "index", ")", ")", ";", "f_res", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", "__reserved", "<STR_LIT>", ")", ",", "array", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_ovfl", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_gtop", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_ftop", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_goff", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_foff", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_res", ")", "=", "record", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_ovfl", ";", "DECL_CHAIN", "(", "f_ovfl", ")", "=", "f_gtop", ";", "DECL_CHAIN", "(", "f_gtop", ")", "=", "f_ftop", ";", "DECL_CHAIN", "(", "f_ftop", ")", "=", "f_goff", ";", "DECL_CHAIN", "(", "f_goff", ")", "=", "f_foff", ";", "DECL_CHAIN", "(", "f_foff", ")", "=", "f_res", ";", "layout_type", "(", "record", ")", ";", "return", "record", ";", "}", "else", "return", "ptr_type_node", ";", "}" ]

[ "Create", "the", "va_list", "data", "type", ".", "We", "keep", "3", "pointers", ",", "and", "two", "offsets", ".", "Two", "pointers", "are", "to", "the", "overflow", "area", ",", "which", "starts", "at", "the", "CFA", ".", "One", "of", "these", "is", "constant", ",", "for", "addressing", "into", "the", "GPR", "save", "area", "below", "it", ".", "The", "other", "is", "advanced", "up", "the", "stack", "through", "the", "overflow", "region", ".", "The", "third", "pointer", "is", "to", "the", "GPR", "save", "area", ".", "Since", "the", "FPR", "save", "area", "is", "just", "below", "it", ",", "we", "can", "address", "FPR", "slots", "off", "this", "pointer", ".", "We", "also", "keep", "two", "one-byte", "offsets", ",", "which", "are", "to", "be", "subtracted", "from", "the", "constant", "pointers", "to", "yield", "addresses", "in", "the", "GPR", "and", "FPR", "save", "areas", ".", "These", "are", "downcounted", "as", "float", "or", "non-float", "arguments", "are", "used", ",", "and", "when", "they", "get", "to", "zero", ",", "the", "argument", "must", "be", "obtained", "from", "the", "overflow", "region", ".", "If", "!", "EABI_FLOAT_VARARGS_P", ",", "then", "no", "FPR", "save", "area", "exists", ",", "and", "a", "single", "pointer", "is", "enough", ".", "It", "'s", "started", "at", "the", "GPR", "save", "area", ",", "and", "is", "advanced", ",", "period", ".", "Note", "that", "the", "GPR", "save", "area", "is", "not", "constant", "size", ",", "due", "to", "optimization", "in", "the", "prologue", ".", "Hence", ",", "we", "ca", "n't", "use", "a", "design", "with", "two", "pointers", "and", "two", "offsets", ",", "although", "we", "could", "have", "designed", "this", "with", "two", "pointers", "and", "three", "offsets", "." ]

LLVM

ARM64

TD

next_suggestion

CPU

616,253

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

616,254

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "MAXMIN", ":", "VDQ_BHSI", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

VE

CPP

stmt_completion

CPU

616,255

[ ")", ";" ]

[ "SDValue", "HiB", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "B", ",", "PackElem", "::", "Hi", ",", "AVL", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "auto", "LoRes", "=", "CDAG", ".", "getNode", "(", "Opc", ",", "MVT", "::", "v256i1", ",", "{", "LoA", ",", "LoB", "}", ")", ";", "auto", "HiRes", "=", "CDAG", ".", "getNode", "(", "Opc", ",", "MVT", "::", "v256i1", ",", "{", "HiA", ",", "HiB", "}", ")", ";", "return", "CDAG", ".", "getPack", "(", "MVT", "::", "v512i1", ",", "LoRes", ",", "HiRes", ",", "AVL" ]

GCC

arm

MD

program_repair

CPU

616,256

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,257

[ "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

s390

MD

stmt_completion

MPU

616,258

[ "match_code", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,259

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,260

[ "}" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,261

[ "}" ]

[ "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "l", "+", "NumLaneElts", "/", "<NUM_LIT>", ",", "e", "=", "l", "+", "NumLaneElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "i", ")", ";", "ShuffleMask", ".", "push_back", "(", "i", "+", "NumElts", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

616,262

[ "}" ]

[ "static", "bool", "isSignExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "true", ")", ")", "return", "true", ";", "return", "false", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

616,263

[ "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

616,264

[ "default", ":" ]

[ "DebugLoc", "Empty", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "DL", "!=", "Empty", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "line ", "<STR_LIT>", ")", "+", "std", "::", "to_string", "(", "DL", ".", "getLine", "(", ")", ")", "+", "<STR_LIT>", ": Invalid usage of the XADD return value", "<STR_LIT>", ",", "false", ")", ";", "else", "report_fatal_error", "(", "<STR_LIT>", "Invalid usage of the XADD return value", "<STR_LIT>", ",", "false", ")", ";", "}", "}", "}", "MachineInstr", "*", "ToErase", "=", "nullptr", ";", "bool", "Changed", "=", "false", ";", "const", "BPFInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "<", "BPFSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "ToErase", ")", "{", "ToErase", "->", "eraseFromParent", "(", ")", ";", "ToErase", "=", "nullptr", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "if", "(", "hasLiveDefs", "(", "MI", ",", "TRI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Transforming ", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ")", ";", "unsigned", "new", "Opcode", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "new", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,265

[ "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";" ]

[ "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "VOP3Idx", "[", "<NUM_LIT>", "]", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src2", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "Reg", ")", ".", "add", "(", "Src2", ")", ";", "Src2", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "}", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "<NUM_LIT>", "&&", "ConstantBusLimit", ">", "<NUM_LIT>", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "RI", ".", "hasAGPRs", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ")", "&&", "!", "isOperandLegal", "(", "MI", ",", "Idx", ",", "&", "MO", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "SGPRsUsed", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "ConstantBusLimit", ">", "<NUM_LIT>", ")", "{", "SGPRsUsed", ".", "insert", "(", "MO", ".", "getReg", "(", ")", ")", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}" ]

GCC

rs6000

CPP

next_suggestion

CPU

616,266

[ "}" ]

[ "gcc_assert", "(", "MEM_P", "(", "dest", ")", "^", "MEM_P", "(", "src", ")", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "dest", ")", "==", "V4SImode", "&&", "GET_MODE", "(", "src", ")", "==", "V4SImode", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "return", "gen_altivec_stvx_v4si_internal", "(", "dest", ",", "src", ")", ";", "else", "return", "gen_altivec_lvx_v4si_internal", "(", "dest", ",", "src", ")", ";" ]

GCC

i386

CPP

code_generation

CPU

616,267

[ "void", "ix86_target_macros", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", "cpu=x86_64", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", "machine=x86_64", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__amd64", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__amd64__", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__x86_64", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__x86_64__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_X32", ")", "{", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "_ILP32", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__ILP32__", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", "cpu=i386", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", "machine=i386", "<STR_LIT>", ")", ";", "builtin_define_std", "(", "<STR_LIT>", "i386", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "_ILP32", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__ILP32__", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TARGET_80387", ")", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "_SOFT_FLOAT", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_SSE2", ")", "{", "if", "(", "c_dialect_cxx", "(", ")", "&&", "cxx_dialect", ">", "cxx20", ")", "{", "cpp_undef", "(", "parse_in", ",", "<STR_LIT>", "__STDCPP_FLOAT16_T__", "<STR_LIT>", ")", ";", "cpp_undef", "(", "parse_in", ",", "<STR_LIT>", "__STDCPP_BFLOAT16_T__", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "TARGET_LONG_DOUBLE_64", ")", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__LONG_DOUBLE_64__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__LONG_DOUBLE_128__", "<STR_LIT>", ")", ";", "cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", "__SIZEOF_FLOAT80__=%d", "<STR_LIT>", ",", "GET_MODE_SIZE", "(", "XFmode", ")", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__SIZEOF_FLOAT128__=16", "<STR_LIT>", ")", ";", "cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", "__ATOMIC_HLE_ACQUIRE=%d", "<STR_LIT>", ",", "IX86_HLE_ACQUIRE", ")", ";", "cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", "__ATOMIC_HLE_RELEASE=%d", "<STR_LIT>", ",", "IX86_HLE_RELEASE", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__GCC_ASM_FLAG_OUTPUTS__", "<STR_LIT>", ")", ";", "ix86_target_macros_internal", "(", "ix86_isa_flags", ",", "ix86_isa_flags2", ",", "ix86_arch", ",", "ix86_tune", ",", "ix86_fpmath", ",", "cpp_define", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__SEG_FS", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", "__SEG_GS", "<STR_LIT>", ")", ";", "if", "(", "flag_cf_protection", "!=", "CF_NONE", ")", "cpp_define_formatted", "(", "parse_in", ",", "<STR_LIT>", "__CET__=%d", "<STR_LIT>", ",", "flag_cf_protection", "&", "~", "CF_SET", ")", ";", "}" ]

[ "Function", "to", "tell", "the", "preprocessor", "about", "the", "defines", "for", "the", "current", "target", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,268

[ "Num", ",", "I", ")", ";" ]

[ "if", "(", "ULP", "<", "<NUM_LIT>", ")", "return", "false", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "unsafeAlgebra", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "ST", "->", "hasFP32Denormals", "(", ")", "||", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "Intrinsic", "::", "amdgcn_fdiv_fast", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(" ]

GCC

sh

CPP

stmt_completion

CPU

616,269

[ ")", ";" ]

[ "static", "int", "sh_pr_n_sets", "(", "void", ")", "{", "return", "DF_REG_DEF_COUNT", "(", "PR_REG" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,270

[ "return", "OffBits", "&", "<NUM_LIT>", ";" ]

[ "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "&&", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "SP", "||", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "Mips", "::", "SP_64", ")", "&&", "<STR_LIT>", "Unexpected base register!", "<STR_LIT>", ")", ";", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ">>", "<NUM_LIT>", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

616,271

[ "OutVT", ",", "PackedOp", ")", ";" ]

[ "do", "{", "FromBits", "*=", "<NUM_LIT>", ";", "EVT", "OutVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getIntegerVT", "(", "FromBits", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "/", "FromBits", ")", ";", "PackedOp", "=", "DAG", ".", "getNode", "(", "UnpackHigh", ",", "SDLoc", "(", "PackedOp", ")", "," ]

GCC

rs6000

CPP

program_repair

CPU

616,272

[ "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]

[ "type", "=", "int_ftype_int_v4sf_v4sf", ";", "break", ";", "default", ":", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "}", "def_builtin", "(", "dp", "->", "mask", ",", "dp", "->", "name", ",", "type", ",", "dp", "->", "code", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

616,273

[ ",", "<NUM_LIT>", "}", ",", "Subreg", ")", ";" ]

[ "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "MOVSX16rr8", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "AX", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "X86", "::", "AL", ")", "return", "nullptr", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MF", ",", "MIMetadata", "(", "*", "MI", ")", ",", "TII", "->", "get", "(", "New32BitOpcode", ")", ",", "NewDestReg", ")", ";", "unsigned", "NumArgs", "=", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands", "(", ")", ")", ";", "if", "(", "unsigned", "OldInstrNum", "=", "MI", "->", "peekDebugInstrNum", "(", ")", ")", "{", "unsigned", "Subreg", "=", "TRI", "->", "getSubRegIndex", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewInstrNum", "=", "MIB", "->", "getDebugInstrNum", "(", "*", "MF", ")", ";", "MF", "->", "makeDebugValueSubstitution", "(", "{", "OldInstrNum", ",", "<NUM_LIT>", "}", ",", "{", "NewInstrNum" ]

LLVM

VE

CPP

stmt_completion

CPU

616,274

[ ")", ";" ]

[ "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isVectorLaneType", "(", "*", "getLaneType", "(", "DataType", ")" ]

GCC

sh

CPP

next_suggestion

CPU

616,275

[ "return", "NULL_TREE", ";" ]

[ "}", "else", "if", "(", "TARGET_SHCOMPACT", ")", "{", "error", "(", "<STR_LIT>", "attribute interrupt_handler is not compatible with -m5-compact", "<STR_LIT>", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}" ]

GCC

i386

CPP

next_suggestion

CPU

616,276

[ "}" ]

[ "else", "fputs", "(", "COMMON_ASM_OP", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_UNSIGNED", "<STR_LIT>", ",%u\\n", "<STR_LIT>", ",", "size", ",", "align", "/", "BITS_PER_UNIT", ")", ";" ]

GCC

avr

CPP

stmt_completion

MPU

616,277

[ "<STR_LIT>", ";" ]

[ "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "QImode", ")", "{", "if", "(", "comp", "==", "EQ", ")", "output_asm_insn", "(", "AS2", "(", "sbrs", ",", "%", "<NUM_LIT>", ",", "%", "<NUM_LIT>", ")", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "AS2", "(", "sbrc", ",", "%", "<NUM_LIT>", ",", "%", "<NUM_LIT>", ")", ",", "operands", ")", ";", "}", "else", "{", "static", "char", "buf", "[", "]", "=", "<STR_LIT>", "sbrc %A1,0", "<STR_LIT>", ";", "int", "bit_nr", "=", "exact_log2", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "GET_MODE_MASK", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ";", "buf", "[", "<NUM_LIT>", "]", "=", "(", "comp", "==", "EQ", ")", "?", "'", "s", "'", ":", "'", "c", "'", ";", "buf", "[", "<NUM_LIT>", "]", "=", "'", "A", "'", "+", "(", "bit_nr", ">>", "<NUM_LIT>", ")", ";", "buf", "[", "<NUM_LIT>", "]", "=", "'", "<NUM_LIT>", "'", "+", "(", "bit_nr", "&", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "}", "}", "if", "(", "long_jump", ")", "return", "(", "AS1", "(", "rjmp", ",", ".", "+", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "jmp", ",", "%", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "reverse", ")", "return", "AS1", "(", "rjmp", ",", "%", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>" ]

LLVM

VE

TD

stmt_completion

CPU

616,278

[ "LO7", "$", "I", ")", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddsl_vsvl", "simm7", ":", "$", "I", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDSLivl", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

616,279

[ "false", ";" ]

[ "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "(", "IntrData", "->", "Type", "==", "LOADA", "?", "Info", ".", "memVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

616,280

[ "return", "false", ";" ]

[ "return", "false", ";", "}", "for", "(", "auto", "&", "I", ":", "Cand", ".", "BranchBlock", "->", "terminators", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Looking at terminator : ", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "I", ".", "isBranch", "(", ")", ")", "continue", ";", "if", "(", "I", ".", "getNumOperands", "(", ")", "!=", "I", ".", "getNumExplicitOperands", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Terminator contains implicit operands - skip : ", "<STR_LIT>", "<<", "I", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "if", "(", "Cand", ".", "BranchBlock", "->", "isEHPad", "(", ")", "||", "Cand", ".", "BranchBlock", "->", "hasEHPadSuccessor", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "EH Pad - skip\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Cand", ".", "BranchBlock", "->", "mayHaveInlineAsmBr", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Inline Asm Br - skip\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Cand", ".", "BranchTargetBlock", "||", "FalseMBB", "||", "!", "Cand", ".", "BranchBlock", "->", "isSuccessor", "(", "Cand", ".", "BranchTargetBlock", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Does not form a triangle - skip\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Cand", ".", "BranchBlock", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Does not have 2 successors - skip\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "assert", "(", "Cand", ".", "BranchBlock", "->", "canFallThrough", "(", ")", "&&", "<STR_LIT>", "Expecting the block to fall through!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "Succ", "=", "(", "*", "Cand", ".", "BranchBlock", "->", "succ_begin", "(", ")", "==", "Cand", ".", "BranchTargetBlock", ")", "?", "*", "Cand", ".", "BranchBlock", "->", "succ_rbegin", "(", ")", ":", "*", "Cand", ".", "BranchBlock", "->", "succ_begin", "(", ")", ";", "assert", "(", "Succ", "&&", "<STR_LIT>", "Expecting a valid fall-through block\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "Succ", "->", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fall-through block contains code -- skip\\n", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

616,281

[ "}" ]

[ "restrictSlot1AOK", "(", ")", ";", "restrictNoSlot1Store", "(", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

616,282

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

Lanai

CPP

stmt_completion

CPU

616,283

[ ",", "context", ")", ";" ]

[ "llvm", "::", "MCCodeEmitter", "*", "llvm", "::", "createLanaiMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "InstrInfo", ",", "const", "MCRegisterInfo", "&", ",", "MCContext", "&", "context", ")", "{", "return", "new", "LanaiMCCodeEmitter", "(", "InstrInfo" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

616,284

[ "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";" ]

[ "void", "SystemZXPLINKFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

616,285

[ ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,286

[ ")", ";" ]

[ "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "DBGDTRTX_EL0", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "Val", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "TRCEXTINSELR", "<STR_LIT>", ";", "return", ";", "}", "const", "<STR_LIT>", "::", "<STR_LIT>", "*", "Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,287

[ ",", "unsigned", "Op", ")", "const", "{" ]

[ "unsigned", "getShiftRight8Imm", "(", "const", "MachineInstr", "&", "MI" ]

LLVM

X86

CPP

stmt_completion

CPU

616,288

[ ";" ]

[ "X86MCAsmInfoCOFF", "::", "X86MCAsmInfoCOFF", "(", "const", "Triple", "&", "Triple", ")", "{", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "GlobalPrefix", "=", "<STR_LIT>", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "}", "AsmTransCBE", "=", "x86_asm_table", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>" ]

GCC

avr

MD

stmt_completion

MPU

616,289

[ "<STR_LIT>", ")" ]

[ "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "match_code" ]

LLVM

PowerPC

CPP

program_repair

CPU

616,290

[ "<FIXS>", "return", "PPCSubTarget", ".", "useCRBits", "(", ")", "?", "MVT", "::", "i1", ":", "MVT", "::", "i32", ";", "<FIXE>" ]

[ "EVT", "PPCTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "<BUGS>", "return", "MVT", "::", "i32", ";", "<BUGE>", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "}" ]

GCC

i386

CPP

stmt_completion

CPU

616,291

[ "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "_", "W", ",", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_and_epi64", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pandq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

616,292

[ "}", ")", ";" ]

[ "if", "(", "!", "BO", ")", "return", "nullptr", ";", "Instruction", "::", "BinaryOps", "Op", "=", "BO", "->", "getOpcode", "(", ")", ";", "if", "(", "SelectInst", "*", "Sel", "=", "dyn_cast", "<", "SelectInst", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "IRBuilder", "<", ">", "B", "(", "Ctx", ")", ";", "Value", "*", "X", "=", "Sel", "->", "getTrueValue", "(", ")", ",", "*", "Y", "=", "Sel", "->", "getFalseValue", "(", ")", ";", "Value", "*", "Z", "=", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "B", ".", "CreateSelect", "(", "Sel", "->", "getCondition", "(", ")", ",", "B", ".", "CreateBinOp", "(", "Op", ",", "X", ",", "Z", ")", ",", "B", ".", "CreateBinOp", "(", "Op", ",", "Y", ",", "Z", ")", ")", ";", "}", "if", "(", "SelectInst", "*", "Sel", "=", "dyn_cast", "<", "SelectInst", ">", "(", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "IRBuilder", "<", ">", "B", "(", "Ctx", ")", ";", "Value", "*", "X", "=", "BO", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Y", "=", "Sel", "->", "getTrueValue", "(", ")", ",", "*", "Z", "=", "Sel", "->", "getFalseValue", "(", ")", ";", "return", "B", ".", "CreateSelect", "(", "Sel", "->", "getCondition", "(", ")", ",", "B", ".", "CreateBinOp", "(", "Op", ",", "X", ",", "Y", ")", ",", "B", ".", "CreateBinOp", "(", "Op", ",", "X", ",", "Z", ")", ")", ";", "}", "return", "nullptr", ";", "}", ")", ";", "S", ".", "addRule", "(", "<STR_LIT>", "fold select-select", "<STR_LIT>", ",", "[", "]", "(", "Instruction", "*", "I", ",", "LLVMContext", "&", "Ctx", ")", "->", "Value", "*", "{", "SelectInst", "*", "Sel", "=", "dyn_cast", "<", "SelectInst", ">", "(", "I", ")", ";", "if", "(", "!", "Sel", ")", "return", "nullptr", ";", "IRBuilder", "<", ">", "B", "(", "Ctx", ")", ";", "Value", "*", "C", "=", "Sel", "->", "getCondition", "(", ")", ";", "if", "(", "SelectInst", "*", "Sel0", "=", "dyn_cast", "<", "SelectInst", ">", "(", "Sel", "->", "getTrueValue", "(", ")", ")", ")", "{", "if", "(", "Sel0", "->", "getCondition", "(", ")", "==", "C", ")", "return", "B", ".", "CreateSelect", "(", "C", ",", "Sel0", "->", "getTrueValue", "(", ")", ",", "Sel", "->", "getFalseValue", "(", ")", ")", ";", "}", "if", "(", "SelectInst", "*", "Sel1", "=", "dyn_cast", "<", "SelectInst", ">", "(", "Sel", "->", "getFalseValue", "(", ")", ")", ")", "{", "if", "(", "Sel1", "->", "getCondition", "(", ")", "==", "C", ")", "return", "B", ".", "CreateSelect", "(", "C", ",", "Sel", "->", "getTrueValue", "(", ")", ",", "Sel1", "->", "getFalseValue", "(", ")", ")", ";", "}", "return", "nullptr", ";", "}", ")", ";", "S", ".", "addRule", "(", "<STR_LIT>", "or-signbit -> xor-signbit", "<STR_LIT>", ",", "[", "]", "(", "Instruction", "*", "I", ",", "LLVMContext", "&", "Ctx", ")", "->", "Value", "*", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Or", ")", "return", "nullptr", ";", "ConstantInt", "*", "Msb", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Msb", "||", "Msb", "->", "getZExtValue", "(", ")", "!=", "Msb", "->", "getType", "(", ")", "->", "getSignBit", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "hasZeroSignBit", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "nullptr", ";", "return", "IRBuilder", "<", ">", "(", "Ctx", ")", ".", "CreateXor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Msb", ")", ";", "}", ")", ";", "S", ".", "addRule", "(", "<STR_LIT>", "sink lshr into binop", "<STR_LIT>", ",", "[", "]", "(", "Instruction", "*", "I", ",", "LLVMContext", "&", "Ctx", ")", "->", "Value", "*", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "LShr", ")", "return", "nullptr", ";", "BinaryOperator", "*", "BitOp", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "BitOp", ")", "return", "nullptr", ";", "switch", "(", "BitOp", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "break", ";", "default", ":", "return", "nullptr", ";", "}", "IRBuilder", "<", ">", "B", "(", "Ctx", ")", ";", "Value", "*", "S", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "B", ".", "CreateBinOp", "(", "BitOp", "->", "getOpcode", "(", ")", ",", "B", ".", "CreateLShr", "(", "BitOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "S", ")", ",", "B", ".", "CreateLShr", "(", "BitOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "S", ")", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

616,293

[ "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{" ]

[ "_", "_", "arm_vcvttq_m", "(", "float32x4_t", "_", "_", "inactive", ",", "float16x8_t" ]

LLVM

ARM

TD

stmt_completion

CPU

616,294

[ ",", "(", "INSERT_SUBREG", "(", "v2i64", "(", "IMPLICIT_DEF", ")", ")", ",", "DPR", ":", "$", "src", ",", "dsub_0", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "insert_subvector", "undef", ",", "(", "v1i64", "DPR", ":", "$", "src", ")", ",", "(", "i32", "<NUM_LIT>", ")", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

616,295

[ "}" ]

[ "Error", "(", "L", ",", "<STR_LIT>", "expected expression", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "PPCTargetStreamer", "&", "TStreamer", "=", "*", "static_cast", "<", "PPCTargetStreamer", "*", ">", "(", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ")", ";", "TStreamer", ".", "emitLocalEntry", "(", "Sym", ",", "Expr", ")", ";", "return", "false", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

616,296

[ "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "switches", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", "=", "?", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

616,297

[ ",", "IFmode", ",", "<NUM_LIT>", ")" ]

[ "(", "unspec", ":", "FMOVE64X", "[", "(", "match_operand", ":", "FMOVE64X", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_P8V_RELOAD_FROM_GPR", ")", ")", "(", "clobber", "(", "match_operand", ":", "IF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "tmp_hi", "=", "simplify_gen_subreg", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "IFmode", ",", "<NUM_LIT>", ")", "rtx", "tmp_lo", "=", "simplify_gen_subreg", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]" ]

GCC

i386

MD

stmt_completion

CPU

616,298

[ "]", ")" ]

[ "(", "match_operand", ":", "<", "bnd_ptr", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BNDLDX_ADDR", ")", "]", ")", "(", "match_operand", ":", "BND", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BNDSTX", ")", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MPX_FENCE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

sparc

MD

next_suggestion

CPU

616,299

[ "(", "return", ")", "]", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]