docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	mips	MD	stmt_completion	CPU	616,300	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	CPP	program_repair	DSP	616,301	[ "<FIXS>", "#", "include", "<STR_LIT>", "HexagonInstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/DenseMap.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/ADT/SmallVector.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/StringRef.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SlotIndexes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/IR/DebugLoc.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Pass.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "#", "include", "cassert", ">", "<FIXE>" ]	[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "expand-condsets", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "HexagonTargetMachine.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/ADT/SetVector.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/LiveInterval.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/LiveIntervalAnalysis.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineDominators.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunction.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetInstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/CommandLine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "<BUGS>", "#", "include", "algorithm", ">", "<BUGE>", "#", "include", "iterator", ">", "#", "include", "set", ">", "#", "include", "utility", ">" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,302	[ "}" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	616,303	[ ",", "sub_lt", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i1", "(", "setcc", "i32", ":", "$", "s1", ",", "imm32SExt16", ":", "$", "imm", ",", "SETLT", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "CMPWI", "$", "s1", ",", "imm", ":", "$", "imm", ")" ]
LLVM	M88k	TD	next_suggestion	MPU	616,304	[ "let", "regfile", "=", "<NUM_LIT>", "in", "{", "let", "through", "=", "T", "in", "{", "def", "rrsd", "#", "s", ":", "F_LSINDSC", "<", "Func", ",", "<NUM_LIT>", ",", "U", ",", "(", "outs", "GPR64", ":", "$", "rd", ")", ",", "(", "ins", "GPR", ":", "$", "rs1", ",", "GPR", ":", "$", "rs2", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ",", "Suffix", ")", ">", ";" ]	[ "defvar", "Suffix", "=", "!", "strconcat", "(", "UserSuffix", ",", "ThroughSuffix", ")", ";", "defvar", "t", "=", "!", "if", "(", "!", "eq", "(", "T", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "defvar", "u", "=", "!", "if", "(", "!", "eq", "(", "U", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "defvar", "s", "=", "!", "strconcat", "(", "u", ",", "t", ")", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	616,305	[ "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]	[ "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_Sparc32", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "SDValue", "Part0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Part1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part0", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part1", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";" ]
LLVM	Mips	CPP	code_generation	CPU	616,306	[ "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".ent", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".end", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".frame", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".set", "<STR_LIT>", ")", "{", "return", "parseDirectiveSet", "(", ")", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".fmask", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".mask", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".gpword", "<STR_LIT>", ")", "{", "parseDirectiveGpWord", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "{", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".option", "<STR_LIT>", ")", "return", "parseDirectiveOption", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".abicalls", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveAbiCalls", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
LLVM	X86	CPP	next_suggestion	CPU	616,307	[ "if", "(", "(", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v8i16", "\|\|", "VT", "==", "MVT", "::", "v4i32", ")", ")", "\|\|", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v16i16", "\|\|", "VT", "==", "MVT", "::", "v8i32", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";" ]	[ "if", "(", "SDValue", "Sad", "=", "detectSADPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Sad", ";", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AVR	CPP	stmt_completion	MPU	616,308	[ ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";" ]	[ "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", "true", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	616,309	[ ";" ]	[ "Size", "=", "Size", "-", "MOV128SZ", ";", "buildCopy", "(", "LoadInst", ",", "getYMMtoXMMLoadOpcode", "(", "LoadInst", "->", "getOpcode", "(", ")", ")", ",", "LdDisp", ",", "StoreInst", ",", "getYMMtoXMMStoreOpcode", "(", "StoreInst", "->", "getOpcode", "(", ")", ")", ",", "StDisp", ",", "MOV128SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV128SZ", ";", "StDisp", "+=", "MOV128SZ", ";", "LMMOffset", "+=", "MOV128SZ", ";", "SMMOffset", "+=", "MOV128SZ", ";", "continue", ";", "}", "if", "(", "Size", "-", "MOV64SZ", ">=", "<NUM_LIT>", ")", "{", "Size", "=", "Size", "-", "MOV64SZ", ";", "buildCopy", "(", "LoadInst", ",", "X86", "::", "MOV64rm", ",", "LdDisp", ",", "StoreInst", ",", "X86", "::", "MOV64mr", ",", "StDisp", ",", "MOV64SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV64SZ", ";", "StDisp", "+=", "MOV64SZ", ";", "LMMOffset", "+=", "MOV64SZ", ";", "SMMOffset", "+=", "MOV64SZ", ";", "continue", ";", "}", "if", "(", "Size", "-", "MOV32SZ", ">=", "<NUM_LIT>", ")", "{", "Size", "=", "Size", "-", "MOV32SZ", ";", "buildCopy", "(", "LoadInst", ",", "X86", "::", "MOV32rm", ",", "LdDisp", ",", "StoreInst", ",", "X86", "::", "MOV32mr", ",", "StDisp", ",", "MOV32SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV32SZ", ";", "StDisp", "+=", "MOV32SZ" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,310	[ "(", "SU", ")", ";" ]	[ "int", "GCNMinRegScheduler", "::", "getNotReadySuccessors", "(", "const", "SUnit", "*", "SU", ")", "const", "{", "return", "SU", "->", "Succs", ".", "size", "(", ")", "-", "getReadySuccessors" ]
GCC	arm	CPP	stmt_completion	CPU	616,311	[ ",", "val", ")", ";" ]	[ "void", "add", "(", "HOST_WIDE_INT", "val", ")", "{", "asm_fprintf", "(", "t_file", ",", "<STR_LIT>", "\\tadds\\t%s, #", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "dst_regname" ]
GCC	i386	MD	stmt_completion	CPU	616,312	[ ")", ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	arm	MD	next_suggestion	CPU	616,313	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	616,314	[ ";" ]	[ "unsigned", "getInliningThresholdMultiplier", "(", ")", "const", "{", "return", "<NUM_LIT>" ]
LLVM	VE	CPP	stmt_completion	CPU	616,315	[ ")", ")", ";" ]	[ "addPass", "(", "createLVLGenPass", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,316	[ "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "\|\|", "(", "Val", ">" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,317	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	616,318	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_XXSPLTI32DX", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	616,319	[ ")" ]	[ "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	MD	next_suggestion	CPU	616,320	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	loongarch	CPP	stmt_completion	CPU	616,321	[ ")", ")", "return", "error_mark_node", ";" ]	[ "if", "(", "code", ">=", "ARRAY_SIZE", "(", "loongarch_builtins" ]
LLVM	AArch64	CPP	program_repair	CPU	616,322	[ "<FIXS>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "(", "IID", "==", "Intrinsic", "::", "not", "_", "intrinsic", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "(", "IID", "==", "Intrinsic", "::", "not", "_", "intrinsic", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "assert", "(", "LHS", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "RHS", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "<STR_LIT>", "unexpected shape for long operation", "<STR_LIT>", ")", ";" ]
LLVM	Nyuzi	CPP	stmt_completion	GPU	616,323	[ ";" ]	[ "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "RParen", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected ')'", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "MCSymbol", "", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "const", "MCExpr", "", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "getContext", "(", ")", ")", ";", "if", "(", "Kind", "!=", "NyuziMCExpr", "::", "VK_Nyuzi_NONE", ")", "Expr", "=", "NyuziMCExpr", "::", "create", "(", "Kind", ",", "Expr", ",", "getContext", "(", ")", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Expr", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", "&&", "MatchRegisterName", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", "!=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "const", "MCExpr", "*", "EVal", ";", "if", "(", "Parser", ".", "parseExpression", "(", "EVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "int64_t", "ans", ";", "EVal", "->", "evaluateAsAbsolute", "(", "ans", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "MaxBits", "<", "<NUM_LIT>", ")", "{", "int", "MaxVal" ]
GCC	i386	MD	program_repair	CPU	616,324	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,325	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";" ]
GCC	nds32	MD	stmt_completion	CPU	616,326	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	616,327	[ "}" ]	[ "void", "HexagonRelocator", "::", "partialScanRelocation", "(", "Relocation", "&", "pReloc", ",", "Module", "&", "pModule", ")", "{", "pReloc", ".", "updateAddend", "(", ")", ";", "if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "==", "ResolveInfo", "::", "Section", ")", "{", "LDSymbol", "", "input_sym", "=", "pReloc", ".", "symInfo", "(", ")", "->", "outSymbol", "(", ")", ";", "assert", "(", "input_sym", "->", "hasFragRef", "(", ")", ")", ";", "const", "LDSection", "&", "out_sect", "=", "input_sym", "->", "fragRef", "(", ")", "->", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "ResolveInfo", "", "sym_info", "=", "pModule", ".", "getSectionSymbolSet", "(", ")", ".", "get", "(", "out_sect", ")", "->", "resolveInfo", "(", ")", ";", "pReloc", ".", "setSymInfo", "(", "sym_info", ")", ";", "}" ]
GCC	rl78	MD	next_suggestion	MPU	616,328	[ "(", "pc", ")", ")", ")", "]" ]	[ "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "and", "(", "reg", ":", "QI", "A_REG", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM	MOS	CPP	code_generation	MPU	616,329	[ "void", "MOSAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "if", "(", "!", "InstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Failed to lower operand.", "<STR_LIT>", ")", ";", "}" ]	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]
LLVM	MSP430	CPP	code_generation	MPU	616,330	[ "void", "MSP430InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "printRptDirective", "(", "MI", ",", "O", ")", ";", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "}" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
GCC	pdp10	MD	next_suggestion	MPU	616,331	[ "return", "<STR_LIT>" ]	[ "<STR_LIT>", "{", "if", "(", "pdp10_output_call_as_jrst_p", "(", "insn", ")", ")", "return", "<STR_LIT>", "else" ]
GCC	sh	MD	stmt_completion	CPU	616,332	[ "TARGET_LITTLE_ENDIAN" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V2SI", "(", "mult", ":", "V4SI", "(", "sign_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,333	[ ";" ]	[ "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Vec", ",", "Lane", ")", ";", "}", "return", "Op" ]
LLVM	X86	CPP	next_suggestion	CPU	616,334	[ "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", "\|\|", "OutSVT", "==", "MVT", "::", "i8", ")", "return", "combineVectorTruncationWithPACKUS", "(", "N", ",", "DAG", ",", "SubVec", ")", ";" ]	[ "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", "&&", "NumElems", "==", "<NUM_LIT>", "&&", "(", "(", "OutSVT", "==", "MVT", "::", "i8", "&&", "InSVT", "!=", "MVT", "::", "i64", ")", "\|\|", "(", "InSVT", "==", "MVT", "::", "i32", "&&", "OutSVT", "==", "MVT", "::", "i16", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "unsigned", "RegNum", "=", "InVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SubVec", "(", "RegNum", ")", ";", "if", "(", "InSVT", "==", "MVT", "::", "i32", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", ";", "i", "++", ")", "SubVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v4i32", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "i", "", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", ";", "i", "++", ")", "SubVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v2i64", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "i", "", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}" ]
GCC	mips	MD	stmt_completion	CPU	616,335	[ "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "ANYF", "(", "match_operand", ":" ]
GCC	epiphany	MD	stmt_completion	MPU	616,336	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	616,337	[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vfmav8hf", "(", "_", "_", "a", "," ]
GCC	ia64	MD	next_suggestion	CPU	616,338	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "pc", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,339	[ ")", ",", "(", "v4i32", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v4i32_v4i16", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V128", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "IntOp", "(", "v4i32", "V128", ":", "$", "Rn" ]
GCC	mep	MD	next_suggestion	CPU	616,340	[ "]", "<NUM_LIT>", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	bfin	CPP	next_suggestion	DSP	616,341	[ "emit_jump_insn", "(", "gen_return_internal", "(", "gen_rtx_REG", "(", "Pmode", ",", "REG_RETS", ")", ")", ")", ";" ]	[ "return", ";", "}", "do_unlink", "(", "spreg", ",", "get_frame_size", "(", ")", ",", "all", ",", "e", ")", ";", "expand_epilogue_reg_restore", "(", "spreg", ",", "all", ",", "false", ")", ";", "if", "(", "!", "need_return", ")", "return", ";", "if", "(", "eh_return", ")", "emit_insn", "(", "gen_addsi3", "(", "spreg", ",", "spreg", ",", "gen_rtx_REG", "(", "Pmode", ",", "REG_P2", ")", ")", ")", ";" ]
LLVM	Mips	CPP	program_repair	CPU	616,342	[ "<FIXS>", "case", "ISD", "::", "EH_DWARF_CFA", ":", "return", "lowerEH_DWARF_CFA", "(", "Op", ",", "DAG", ")", ";", "<FIXE>" ]	[ "case", "ISD", "::", "SRL_PARTS", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "lowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "lowerSTORE", "(", "Op", ",", "DAG", ")", ";", "<BUGS>", "case", "ISD", "::", "ADD", ":", "return", "lowerADD", "(", "Op", ",", "DAG", ")", ";", "<BUGE>", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "lowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,343	[ ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_abs_epi8", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pabsb128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16" ]
GCC	i386	CPP	next_suggestion	CPU	616,344	[ "}" ]	[ "_", "_", "i1", "=", "_", "_", "i1", "<<", "<NUM_LIT>", "\|", "(", "unsigned", "char", ")", "_", "_", "b5", ";", "_", "_", "i1", "=", "_", "_", "i1", "<<", "<NUM_LIT>", "\|", "(", "unsigned", "char", ")", "_", "_", "b4", ";", "_", "_", "i0", "=", "(", "unsigned", "char", ")", "_", "_", "b3", ";", "_", "_", "i0", "=", "_", "_", "i0", "<<", "<NUM_LIT>", "\|", "(", "unsigned", "char", ")", "_", "_", "b2", ";", "_", "_", "i0", "=", "_", "_", "i0", "<<", "<NUM_LIT>", "\|", "(", "unsigned", "char", ")", "_", "_", "b1", ";", "_", "_", "i0", "=", "_", "_", "i0", "<<", "<NUM_LIT>", "\|", "(", "unsigned", "char", ")", "_", "_", "b0", ";", "return", "_", "mm_set_pi32", "(", "_", "_", "i1", ",", "_", "_", "i0", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	616,345	[ "(", "XFmode", ")" ]	[ "<STR_LIT>", "{", "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op1", "=", "gen_reg_rtx" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,346	[ ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";" ]	[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	616,347	[ "}" ]	[ "MachineMemOperand", "::", "Flags", "F", "=", "MachineMemOperand", "::", "MONone", ";", "if", "(", "IsDereferenceable", ")", "F", "\|=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "IsInvariant", ")", "F", "\|=", "MachineMemOperand", "::", "MOInvariant", ";", "return", "F", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,348	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,349	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "def", "A2_asrh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	program_repair	CPU	616,350	[ "<FIXS>", "unsigned", "AddressSpace", ",", "bool", "IsMasked", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", "&&", "!", "IsMasked", ")", "{", "<FIXE>" ]	[ "unsigned", "Factor", ",", "ArrayRef", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "<BUGS>", "unsigned", "AddressSpace", ")", "{", "<BUGE>", "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid interleave factor", "<STR_LIT>", ")", ";", "assert", "(", "isa", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", "Expect a vector type", "<STR_LIT>", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", ")", "{", "<BUGE>", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";" ]
GCC	tilegx	MD	next_suggestion	VLIW	616,351	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "V4HI", "(", "ne", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_vector", ":", "V4HI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_vector", ":", "V4HI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,352	[ ">", ";" ]	[ "def", "M2_vrcmpyi_s0c", ":", "T_XTYPE_Vect", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	616,353	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "subtract", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,354	[ "<NUM_LIT>", ";" ]	[ "def", "J2_ploop1si", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "u10_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_1c4528a2", ",", "TypeCR", ">", ",", "Enc_4dc228", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]
LLVM	X86	CPP	stmt_completion	CPU	616,355	[ "(", "SrcReg", ")", ";" ]	[ "MIB", "->", "setDesc", "(", "StoreDesc", ")", ";", "}", "else", "{", "MIB", "->", "setDesc", "(", "ExtractDesc", ")", ";", "SrcReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "SubIdx", ",", "&", "X86", "::", "VR512RegClass", ")", ";", "MIB", "->", "getOperand", "(", "X86", "::", "AddrNumOperands", ")", ".", "setReg" ]
GCC	i386	MD	next_suggestion	CPU	616,356	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	SNES	TD	stmt_completion	DSP	616,357	[ ")", ")", ";", "}", "]", ">", ";" ]	[ "}", "]", ">", ";", "def", "imm16_neg_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "-", "N", "-", ">", "getAPIntValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i16", ")", ";", "}", "]", ">", ";", "def", "imm0_63_neg", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "int64_t", "val", "=", "-", "N", "-", ">", "getSExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "imm16_neg_XFORM", ">", ";", "def", "uimm6", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,358	[ "return", "IntVal", ";" ]	[ "StringRef", "NumString", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";" ]
GCC	lm32	MD	stmt_completion	MPU	616,359	[ "]" ]	[ "[", "(", "return", ")" ]
LLVM	X86	CPP	program_repair	CPU	616,360	[ "<FIXS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "\|\|", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "\|\|", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "<BUGS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "<BUGE>", "break", ";", "}", "}" ]
GCC	i386	CPP	next_suggestion	CPU	616,361	[ "if", "(", "mmap_addr", "==", "addr", ")", "break", ";" ]	[ "snprintf", "(", "local_object_name", ",", "sizeof", "(", "local_object_name", ")", ",", "OBJECT_NAME_FMT", "<STR_LIT>", "%lx", "<STR_LIT>", ",", "GetCurrentProcessId", "(", ")", ")", ";", "object_name", "=", "local_object_name", ";", "}", "mmap_handle", "=", "CreateFileMappingA", "(", "(", "HANDLE", ")", "_", "get_osfhandle", "(", "fd", ")", ",", "NULL", ",", "PAGE_WRITECOPY", "\|", "SEC_COMMIT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "object_name", ")", ";", "if", "(", "mmap_handle", "==", "NULL", ")", "{", "w32_error", "(", "_", "_", "FUNCTION__", ",", "_", "_", "FILE__", ",", "_", "_", "LINE__", ",", "<STR_LIT>", "CreateFileMapping", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<", "<NUM_LIT>", ";", "r", "++", ")", "{", "mmap_addr", "=", "MapViewOfFileEx", "(", "mmap_handle", ",", "FILE_MAP_COPY", ",", "<NUM_LIT>", ",", "offset", ",", "size", ",", "addr", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	616,362	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,363	[ "getPointerTy", "(", ")", ")", ";" ]	[ "MVT", "ArgVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "ISD", "::", "ArgFlagsTy", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "CCAssignFn", "", "AssignFn", "=", "CCAssignFnForCall", "(", "CallConv", ",", "!", "Outs", "[", "i", "]", ".", "IsFixed", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ";", "assert", "(", "!", "Res", "&&", "<STR_LIT>", "Call operand has unhandled type", "<STR_LIT>", ")", ";", "(", "void", ")", "Res", ";", "}", "}", "else", "{", "unsigned", "NumArgs", "=", "Outs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "MVT", "ValVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "EVT", "ActualVT", "=", "getValueType", "(", "CLI", ".", "getArgs", "(", ")", "[", "Outs", "[", "i", "]", ".", "OrigArgIndex", "]", ".", "Ty", ",", "true", ")", ";", "MVT", "ActualMVT", "=", "ActualVT", ".", "isSimple", "(", ")", "?", "ActualVT", ".", "getSimpleVT", "(", ")", ":", "ValVT", ";", "ISD", "::", "ArgFlagsTy", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "ActualMVT", "==", "MVT", "::", "i1", "\|\|", "ActualMVT", "==", "MVT", "::", "i8", ")", "ValVT", "=", "MVT", "::", "i8", ";", "else", "if", "(", "ActualMVT", "==", "MVT", "::", "i16", ")", "ValVT", "=", "MVT", "::", "i16", ";", "CCAssignFn", "", "AssignFn", "=", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ";", "assert", "(", "!", "Res", "&&", "<STR_LIT>", "Call operand has unhandled type", "<STR_LIT>", ")", ";", "(", "void", ")", "Res", ";", "}", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "IsSibCall", ")", "{", "NumBytes", "=", "<NUM_LIT>", ";", "}", "int", "FPDiff", "=", "<NUM_LIT>", ";", "if", "(", "IsTailCall", "&&", "!", "IsSibCall", ")", "{", "unsigned", "NumReusableBytes", "=", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ";", "NumBytes", "=", "RoundUpToAlignment", "(", "NumBytes", ",", "<NUM_LIT>", ")", ";", "FPDiff", "=", "NumReusableBytes", "-", "NumBytes", ";", "assert", "(", "FPDiff", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "unaligned stack on tail call", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "IsSibCall", ")", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "DL", ",", "true", ")", ",", "DL", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "if", "(", "Outs", "[", "realArgIdx", "]", ".", "ArgVT", "==", "MVT", "::", "i1", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i1", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "i8", ",", "Arg", ")", ";", "}", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "FPExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "realArgIdx", "==", "<NUM_LIT>", "&&", "Flags", ".", "isReturned", "(", ")", "&&", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected calling convention register assignment", "<STR_LIT>", ")", ";", "assert", "(", "!", "Ins", ".", "empty", "(", ")", "&&", "Ins", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected use of 'returned'", "<STR_LIT>", ")", ";", "IsThisReturn", "=", "true", ";", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "DstAddr", ";", "MachinePointerInfo", "DstInfo", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "unsigned", "OpSize", "=", "Flags", ".", "isByVal", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", "*", "<NUM_LIT>", ":", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "OpSize", "=", "(", "OpSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "!", "Flags", ".", "isByVal", "(", ")", "&&", "!", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "{", "if", "(", "OpSize", "<", "<NUM_LIT>", ")", "BEAlign", "=", "<NUM_LIT>", "-", "OpSize", ";", "}", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "int32_t", "Offset", "=", "LocMemOffset", "+", "BEAlign", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "=", "Offset", "+", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "OpSize", ",", "Offset", ",", "true", ")", ";", "DstAddr", "=", "DAG", ".", "getFrameIndex", "(", "FI", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,364	[ "}" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,365	[ "_", "m128i", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ",", "const", "int", "_", "_", "R", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fixupimm_round_ss", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ",", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,366	[ "(", "instrs", "LDRSHWpre", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDR01", ",", "WriteAdr", "]", "," ]
LLVM	R600	TD	stmt_completion	GPU	616,367	[ "R600_1OP_Helper", "<", "inst", ",", "<STR_LIT>", ",", "AMDGPUurecip", ">", "{" ]	[ "class", "RECIP_UINT_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,368	[ "}" ]	[ "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "", "TRI", ")", ")", "{", "if", "(", "Bank", "->", "getID", "(", ")", "!=", "AMDGPU", "::", "SGPRRegBankID", ")", "return", "false", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	616,369	[ "(", ")", ")", ";" ]	[ "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "os16", "(", ")", ")", "addPass", "(", "createMipsOs16Pass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "inMips16HardFloat", "(", ")", ")", "addPass", "(", "createMips16HardFloatPass" ]
LLVM	X86	CPP	next_suggestion	CPU	616,370	[ "insn", "->", "instructionID", "=", "instructionIDWithOpsize", ";" ]	[ "if", "(", "lFromVEX2of2", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_VEXL", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "{", "switch", "(", "ppFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "\|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "\|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "\|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "lFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_VEXL", ";", "}", "else", "{", "return", "-", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "!", "insn", "->", "mandatoryPrefix", ")", "{", "if", "(", "insn", "->", "hasOpSize", "&&", "(", "insn", "->", "mode", "!=", "MODE_16BIT", ")", ")", "attrMask", "\|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "\|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", ")", "{", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "attrMask", "\|=", "ATTR_XS", ";", "}", "else", "{", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", ")", "attrMask", "\|=", "ATTR_XD", ";", "else", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", ")", "attrMask", "\|=", "ATTR_XS", ";", "}", "}", "else", "{", "switch", "(", "insn", "->", "mandatoryPrefix", ")", "{", "case", "<NUM_LIT>", ":", "attrMask", "\|=", "ATTR_XD", ";", "break", ";", "case", "<NUM_LIT>", ":", "attrMask", "\|=", "ATTR_XS", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "insn", "->", "mode", "!=", "MODE_16BIT", ")", "attrMask", "\|=", "ATTR_OPSIZE", ";", "break", ";", "case", "<NUM_LIT>", ":", "attrMask", "\|=", "ATTR_ADSIZE", ";", "break", ";", "}", "}", "if", "(", "insn", "->", "rexPrefix", "&", "<NUM_LIT>", ")", "{", "attrMask", "\|=", "ATTR_REXW", ";", "attrMask", "&=", "~", "ATTR_ADSIZE", ";", "}", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", "&&", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", "attrMask", "^=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", "&&", "!", "insn", "->", "hasOpSize", "&&", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", "\|\|", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "attrMask", "\|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", "&&", "!", "insn", "->", "hasOpSize", "&&", "insn", "->", "opcodeType", "==", "TWOBYTE", "&&", "insn", "->", "opcode", ">=", "<NUM_LIT>", "&&", "insn", "->", "opcode", "<=", "<NUM_LIT>", ")", "attrMask", "\|=", "ATTR_OPSIZE", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "insn", "->", "mode", "!=", "MODE_64BIT", "&&", "insn", "->", "vectorExtensionType", "!=", "TYPE_NO_VEX_XOP", ")", "{", "if", "(", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", "&&", "wFromEVEX3of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "\|\|", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", "&&", "wFromVEX3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "\|\|", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", "&&", "wFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "uint16_t", "instructionIDWithREXW", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithREXW", ",", "insn", ",", "attrMask", "\|", "ATTR_REXW", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "return", "<NUM_LIT>", ";", "}", "auto", "SpecName", "=", "GetInstrName", "(", "instructionIDWithREXW", ",", "miiArg", ")", ";", "if", "(", "!", "is64Bit", "(", "SpecName", ".", "data", "(", ")", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithREXW", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionIDWithREXW", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "(", "insn", "->", "opcode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "insn", "->", "opcodeType", "==", "TWOBYTE", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "insn", "->", "opcodeType", "==", "THREEBYTE_38", "&&", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "\|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "hasOpSize", ")", "attrMask", "\|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "{", "attrMask", "^=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "(", "insn", "->", "opcode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "attrMask", "^=", "ATTR_OPSIZE", ";", "}", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "insn", "->", "mode", "==", "MODE_16BIT", "\|\|", "insn", "->", "hasOpSize", ")", "&&", "!", "(", "attrMask", "&", "ATTR_OPSIZE", ")", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithOpsize", ";", "llvm", "::", "StringRef", "specName", ",", "specWithOpSizeName", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithOpsize", ",", "insn", ",", "attrMask", "\|", "ATTR_OPSIZE", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specName", "=", "GetInstrName", "(", "instructionID", ",", "miiArg", ")", ";", "specWithOpSizeName", "=", "GetInstrName", "(", "instructionIDWithOpsize", ",", "miiArg", ")", ";", "if", "(", "is16BitEquivalent", "(", "specName", ".", "data", "(", ")", ",", "specWithOpSizeName", ".", "data", "(", ")", ")", "&&", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "^", "insn", "->", "hasOpSize", ")", "{" ]
GCC	rs6000	CPP	next_suggestion	CPU	616,371	[ "_", "_", "vector", "float", "_", "_", "vf4", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtpi32x2_ps", "(", "_", "_", "m64", "_", "_", "A", ",", "_", "_", "m64", "_", "_", "B", ")", "{", "_", "_", "vector", "signed", "int", "_", "_", "vi4", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,372	[ "(", "Reg", ")", ";" ]	[ "const", "SIInstrInfo", "", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "LiveIntervals", "", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "SlotIndexes", "", "Ind", "=", "LIS", "->", "getSlotIndexes", "(", ")", ";", "bool", "Changed", "=", "false", ";", "MaxVGPRs", "=", "TRI", "->", "getAllocatableSet", "(", "MF", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ".", "count", "(", ")", ";", "MaxSGPRs", "=", "TRI", "->", "getAllocatableSet", "(", "MF", ",", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ".", "count", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "bool", "IsVMEM", "=", "isVMEMClauseInst", "(", "MI", ")", ";", "if", "(", "!", "isValidClauseInst", "(", "MI", ",", "IsVMEM", ")", ")", "continue", ";", "RegUse", "Defs", ",", "Uses", ";", "GCNDownwardRPTracker", "RPT", "(", "", "LIS", ")", ";", "RPT", ".", "reset", "(", "MI", ")", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "continue", ";", "unsigned", "Length", "=", "<NUM_LIT>", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "MaxClause", ";", "++", "Next", ")", "{", "if", "(", "!", "isValidClauseInst", "(", "", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "<NUM_LIT>", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "\|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "\|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "B", ".", "addUse", "(", "R", ".", "first", ",", "R", ".", "second", ".", "first", "&", "~", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "Uses", ".", "erase", "(", "Reg", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval" ]
LLVM	ARM	CPP	program_repair	CPU	616,373	[ "<FIXS>", "if", "(", "(", "Reg", "==", "ARM", "::", "RA_AUTH_CODE", "&&", "RC", "!=", "&", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRRegClassID", "]", ")", "\|\|", "(", "Reg", "!=", "ARM", "::", "RA_AUTH_CODE", "&&", "!", "RC", "->", "contains", "(", "Reg", ")", ")", ")", "<FIXE>" ]	[ "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "<BUGS>", "if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")", "<BUGE>", "return", "Error", "(", "AfterMinusLoc", ",", "<STR_LIT>", "invalid register in register list", "<STR_LIT>", ")", ";", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ">", "MRI", "->", "getEncodingValue", "(", "EndReg", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,374	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,375	[ "->", "sh_addr", ";" ]	[ "auto", "ElfHeader", "=", "CodeObject", "->", "getELFFile", "(", ")", ".", "getHeader", "(", ")", ";", "if", "(", "ElfHeader", ".", "e_type", "==", "ELF", "::", "ET_REL", ")", "{", "return", "st_value", "+", "Text" ]
GCC	aarch64	CPP	program_repair	CPU	616,376	[ "<FIXS>", "#", "define", "DEF_SVE_NEON_TYPE_SUFFIX", "(", "NAME", ",", "ACLE_TYPE", ",", "CLASS", ",", "BITS", ",", "MODE", ",", "NEON64", ",", "NEON128", ")", "<FIXE>" ]	[ "CONSTEXPR", "const", "type_suffix_info", "type_suffixes", "[", "NUM_TYPE_SUFFIXES", "+", "<NUM_LIT>", "]", "=", "{", "<BUGS>", "#", "define", "DEF_SVE_TYPE_SUFFIX", "(", "NAME", ",", "ACLE_TYPE", ",", "CLASS", ",", "BITS", ",", "MODE", ")", "<BUGE>", "{", "<STR_LIT>", "_", "<STR_LIT>", "#", "NAME", ",", "VECTOR_TYPE_", "#", "#", "ACLE_TYPE", ",", "TYPE_", "#", "#", "CLASS", "," ]
GCC	mcore	MD	stmt_completion	MPU	616,377	[ ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,378	[ "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";" ]	[ "const", "TargetInstrInfo", "", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "", "thisMBB", "=", "BB", ";", "MachineFunction", "", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	616,379	[ "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "switch", "(", "insn", "&", "<NUM_LIT>", ")", "{", "default", ":", "return", "UNSUPPORTED", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	616,380	[ "<STR_LIT>" ]	[ "(", "bswap", ":", "V1TI", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,381	[ "}" ]	[ "def", "L2_loadalignb_pr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_1f5d8f", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	mcore	CPP	next_suggestion	MPU	616,382	[ "}" ]	[ "int", "mcore_naked_function_p", "(", "void", ")", "{", "return", "lookup_attribute", "(", "<STR_LIT>", "naked", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "!=", "NULL_TREE", ";" ]
GCC	mips	MD	stmt_completion	CPU	616,383	[ "ltu", "]", ")" ]	[ "(", "define_code_iterator", "any_gt", "[", "gt", "gtu", "]", ")", "(", "define_code_iterator", "any_ge", "[", "ge", "geu", "]", ")", "(", "define_code_iterator", "any_lt", "[", "lt" ]
GCC	sh	MD	next_suggestion	CPU	616,384	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "mem", ":", "QIHI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	616,385	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvtsepi32_epi8", "(", "_", "_", "mmask16", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsdb512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "mm_setzero_si128", "(", ")", ",", "_", "_", "M", ")", ";" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	616,386	[ "Reserved", ";" ]	[ "const", "Cpu0MachineFunctionInfo", "*", "Cpu0FI", "=", "MF", ".", "getInfo", "<", "Cpu0MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Cpu0FI", "->", "globalBaseRegFixed", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return" ]
GCC	rs6000	MD	stmt_completion	CPU	616,387	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM	ARM	TD	program_repair	CPU	616,388	[ "<FIXS>", "IIC_fpCMP64", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>" ]	[ "let", "Defs", "=", "[", "FPSCR_NZCV", "]", "in", "{", "def", "VCMPEZD", ":", "ADuI", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "DPR", ":", "$", "Dd", ")", ",", "<BUGS>", "IIC_fpCMP64", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "arm_cmpfpe0", "(", "f64", "DPR", ":", "$", "Dd", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	616,389	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "SHORT", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,390	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Teak	CPP	stmt_completion	DSP	616,391	[ ";" ]	[ "return", "<STR_LIT>", "Teak Assembly Printer", "<STR_LIT>" ]
GCC	mips	CPP	next_suggestion	CPU	616,392	[ "break", ";" ]	[ "else", "if", "(", "GET_MODE_SIZE", "(", "imode", ")", ">=", "UNITS_PER_WORD", ")", "temp2", "=", "simplify_gen_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ",", "<NUM_LIT>", ")", ";", "else", "temp2", "=", "lowpart_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ")", ";", "emit_move_insn", "(", "temp", ",", "temp2", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "mips_emit_move", "(", "target", ",", "gen_rtx_VEC_DUPLICATE", "(", "vmode", ",", "temp", ")", ")", ";", "break", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_msa_splati_w_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_msa_splati_d_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "target", ",", "CONST0_RTX", "(", "vmode", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "emit_move_insn", "(", "temp", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V16QImode", ":", "emit_insn", "(", "gen_vec_setv16qi", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V8HImode", ":", "emit_insn", "(", "gen_vec_setv8hi", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V4SImode", ":", "emit_insn", "(", "gen_vec_setv4si", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,393	[ ")", ")", ";" ]	[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "ARM", "::", "GPRPairnospRegClass", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRDi8" ]
GCC	arm	CPP	stmt_completion	CPU	616,394	[ "const", "int", "_", "_", "index", ")", "{" ]	[ "vsudot_laneq_s32", "(", "int32x2_t", "_", "_", "r", ",", "int8x8_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	616,395	[ "(", ")", ";" ]	[ "return", "!", "ST", "->", "isTargetDarwin" ]
GCC	msp430	MD	next_suggestion	MPU	616,396	[ ")" ]	[ "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,397	[ ";" ]	[ "if", "(", "Rd", "==", "<NUM_LIT>", "&&", "!", "S", ")", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "}", "else", "{", "if", "(", "Rd", "==", "<NUM_LIT>", "&&", "!", "S", ")", "DecodeGPR32spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "}", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "*", "ShifterVal", ")", ")", ";", "return", "Success" ]
LLVM	SystemZ	TD	next_suggestion	CPU	616,398	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	616,399	[ "retval", ";" ]	[ "cost_data", "->", "cost", "[", "where", "]", "+=", "retval", ";", "if", "(", "(", "kind", "==", "vec_to_scalar", "\|\|", "kind", "==", "vec_perm", "\|\|", "kind", "==", "vec_promote_demote", "\|\|", "kind", "==", "vec_construct", "\|\|", "kind", "==", "scalar_to_vec", ")", "\|\|", "(", "where", "==", "vect_body", "&&", "kind", "==", "vector_stmt", ")", ")", "rs6000_vect_nonmem", "=", "true", ";", "}", "return" ]

GCC

mips

MD

stmt_completion

CPU

616,300

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

CPP

program_repair

DSP

616,301

[ "<FIXS>", "#", "include", "<STR_LIT>", "HexagonInstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/DenseMap.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/ADT/SmallVector.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/StringRef.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SlotIndexes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/IR/DebugLoc.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Pass.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "#", "include", "cassert", ">", "<FIXE>" ]

[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "expand-condsets", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "HexagonTargetMachine.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/ADT/SetVector.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/LiveInterval.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/LiveIntervalAnalysis.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineDominators.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunction.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetInstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Target/TargetRegisterInfo.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/CommandLine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "<BUGS>", "#", "include", "algorithm", ">", "<BUGE>", "#", "include", "iterator", ">", "#", "include", "set", ">", "#", "include", "utility", ">" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,302

[ "}" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

616,303

[ ",", "sub_lt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i1", "(", "setcc", "i32", ":", "$", "s1", ",", "imm32SExt16", ":", "$", "imm", ",", "SETLT", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "CMPWI", "$", "s1", ",", "imm", ":", "$", "imm", ")" ]

LLVM

M88k

TD

next_suggestion

MPU

616,304

[ "let", "regfile", "=", "<NUM_LIT>", "in", "{", "let", "through", "=", "T", "in", "{", "def", "rrsd", "#", "s", ":", "F_LSINDSC", "<", "Func", ",", "<NUM_LIT>", ",", "U", ",", "(", "outs", "GPR64", ":", "$", "rd", ")", ",", "(", "ins", "GPR", ":", "$", "rs1", ",", "GPR", ":", "$", "rs2", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ",", "Suffix", ")", ">", ";" ]

[ "defvar", "Suffix", "=", "!", "strconcat", "(", "UserSuffix", ",", "ThroughSuffix", ")", ";", "defvar", "t", "=", "!", "if", "(", "!", "eq", "(", "T", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "defvar", "u", "=", "!", "if", "(", "!", "eq", "(", "U", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "defvar", "s", "=", "!", "strconcat", "(", "u", ",", "t", ")", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

616,305

[ "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]

[ "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_Sparc32", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "SDValue", "Part0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Part1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part0", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part1", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";" ]

LLVM

Mips

CPP

code_generation

CPU

616,306

[ "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".ent", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".end", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".frame", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".set", "<STR_LIT>", ")", "{", "return", "parseDirectiveSet", "(", ")", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".fmask", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".mask", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".gpword", "<STR_LIT>", ")", "{", "parseDirectiveGpWord", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "{", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".option", "<STR_LIT>", ")", "return", "parseDirectiveOption", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".abicalls", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveAbiCalls", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in directive", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "}", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

LLVM

X86

CPP

next_suggestion

CPU

616,307

[ "if", "(", "(", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v8i16", "||", "VT", "==", "MVT", "::", "v4i32", ")", ")", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v16i16", "||", "VT", "==", "MVT", "::", "v8i32", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";" ]

[ "if", "(", "SDValue", "Sad", "=", "detectSADPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Sad", ";", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AVR

CPP

stmt_completion

MPU

616,308

[ ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";" ]

[ "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", "true", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

616,309

[ ";" ]

[ "Size", "=", "Size", "-", "MOV128SZ", ";", "buildCopy", "(", "LoadInst", ",", "getYMMtoXMMLoadOpcode", "(", "LoadInst", "->", "getOpcode", "(", ")", ")", ",", "LdDisp", ",", "StoreInst", ",", "getYMMtoXMMStoreOpcode", "(", "StoreInst", "->", "getOpcode", "(", ")", ")", ",", "StDisp", ",", "MOV128SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV128SZ", ";", "StDisp", "+=", "MOV128SZ", ";", "LMMOffset", "+=", "MOV128SZ", ";", "SMMOffset", "+=", "MOV128SZ", ";", "continue", ";", "}", "if", "(", "Size", "-", "MOV64SZ", ">=", "<NUM_LIT>", ")", "{", "Size", "=", "Size", "-", "MOV64SZ", ";", "buildCopy", "(", "LoadInst", ",", "X86", "::", "MOV64rm", ",", "LdDisp", ",", "StoreInst", ",", "X86", "::", "MOV64mr", ",", "StDisp", ",", "MOV64SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV64SZ", ";", "StDisp", "+=", "MOV64SZ", ";", "LMMOffset", "+=", "MOV64SZ", ";", "SMMOffset", "+=", "MOV64SZ", ";", "continue", ";", "}", "if", "(", "Size", "-", "MOV32SZ", ">=", "<NUM_LIT>", ")", "{", "Size", "=", "Size", "-", "MOV32SZ", ";", "buildCopy", "(", "LoadInst", ",", "X86", "::", "MOV32rm", ",", "LdDisp", ",", "StoreInst", ",", "X86", "::", "MOV32mr", ",", "StDisp", ",", "MOV32SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV32SZ", ";", "StDisp", "+=", "MOV32SZ" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,310

[ "(", "SU", ")", ";" ]

[ "int", "GCNMinRegScheduler", "::", "getNotReadySuccessors", "(", "const", "SUnit", "*", "SU", ")", "const", "{", "return", "SU", "->", "Succs", ".", "size", "(", ")", "-", "getReadySuccessors" ]

GCC

arm

CPP

stmt_completion

CPU

616,311

[ ",", "val", ")", ";" ]

[ "void", "add", "(", "HOST_WIDE_INT", "val", ")", "{", "asm_fprintf", "(", "t_file", ",", "<STR_LIT>", "\\tadds\\t%s, #", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "dst_regname" ]

GCC

i386

MD

stmt_completion

CPU

616,312

[ ")", ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

arm

MD

next_suggestion

CPU

616,313

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

616,314

[ ";" ]

[ "unsigned", "getInliningThresholdMultiplier", "(", ")", "const", "{", "return", "<NUM_LIT>" ]

LLVM

VE

CPP

stmt_completion

CPU

616,315

[ ")", ")", ";" ]

[ "addPass", "(", "createLVLGenPass", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,316

[ "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,317

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

616,318

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_XXSPLTI32DX", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

616,319

[ ")" ]

[ "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

MD

next_suggestion

CPU

616,320

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

loongarch

CPP

stmt_completion

CPU

616,321

[ ")", ")", "return", "error_mark_node", ";" ]

[ "if", "(", "code", ">=", "ARRAY_SIZE", "(", "loongarch_builtins" ]

LLVM

AArch64

CPP

program_repair

CPU

616,322

[ "<FIXS>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "(", "IID", "==", "Intrinsic", "::", "not", "_", "intrinsic", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "(", "IID", "==", "Intrinsic", "::", "not", "_", "intrinsic", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "assert", "(", "LHS", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "RHS", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "<STR_LIT>", "unexpected shape for long operation", "<STR_LIT>", ")", ";" ]

LLVM

Nyuzi

CPP

stmt_completion

GPU

616,323

[ ";" ]

[ "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "RParen", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected ')'", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "getContext", "(", ")", ")", ";", "if", "(", "Kind", "!=", "NyuziMCExpr", "::", "VK_Nyuzi_NONE", ")", "Expr", "=", "NyuziMCExpr", "::", "create", "(", "Kind", ",", "Expr", ",", "getContext", "(", ")", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Expr", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", "&&", "MatchRegisterName", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", "!=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "const", "MCExpr", "*", "EVal", ";", "if", "(", "Parser", ".", "parseExpression", "(", "EVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "int64_t", "ans", ";", "EVal", "->", "evaluateAsAbsolute", "(", "ans", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "MaxBits", "<", "<NUM_LIT>", ")", "{", "int", "MaxVal" ]

GCC

i386

MD

program_repair

CPU

616,324

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,325

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";" ]

GCC

nds32

MD

stmt_completion

CPU

616,326

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

616,327

[ "}" ]

[ "void", "HexagonRelocator", "::", "partialScanRelocation", "(", "Relocation", "&", "pReloc", ",", "Module", "&", "pModule", ")", "{", "pReloc", ".", "updateAddend", "(", ")", ";", "if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "==", "ResolveInfo", "::", "Section", ")", "{", "LDSymbol", "*", "input_sym", "=", "pReloc", ".", "symInfo", "(", ")", "->", "outSymbol", "(", ")", ";", "assert", "(", "input_sym", "->", "hasFragRef", "(", ")", ")", ";", "const", "LDSection", "&", "out_sect", "=", "input_sym", "->", "fragRef", "(", ")", "->", "frag", "(", ")", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "ResolveInfo", "*", "sym_info", "=", "pModule", ".", "getSectionSymbolSet", "(", ")", ".", "get", "(", "out_sect", ")", "->", "resolveInfo", "(", ")", ";", "pReloc", ".", "setSymInfo", "(", "sym_info", ")", ";", "}" ]

GCC

rl78

MD

next_suggestion

MPU

616,328

[ "(", "pc", ")", ")", ")", "]" ]

[ "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "and", "(", "reg", ":", "QI", "A_REG", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

LLVM

MOS

CPP

code_generation

MPU

616,329

[ "void", "MOSAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "if", "(", "!", "InstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Failed to lower operand.", "<STR_LIT>", ")", ";", "}" ]

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

LLVM

MSP430

CPP

code_generation

MPU

616,330

[ "void", "MSP430InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "printRptDirective", "(", "MI", ",", "O", ")", ";", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "Address", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "}" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

GCC

pdp10

MD

next_suggestion

MPU

616,331

[ "return", "<STR_LIT>" ]

[ "<STR_LIT>", "{", "if", "(", "pdp10_output_call_as_jrst_p", "(", "insn", ")", ")", "return", "<STR_LIT>", "else" ]

GCC

sh

MD

stmt_completion

CPU

616,332

[ "TARGET_LITTLE_ENDIAN" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V2SI", "(", "mult", ":", "V4SI", "(", "sign_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,333

[ ";" ]

[ "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Vec", ",", "Lane", ")", ";", "}", "return", "Op" ]

LLVM

X86

CPP

next_suggestion

CPU

616,334

[ "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", "||", "OutSVT", "==", "MVT", "::", "i8", ")", "return", "combineVectorTruncationWithPACKUS", "(", "N", ",", "DAG", ",", "SubVec", ")", ";" ]

[ "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", "&&", "NumElems", "==", "<NUM_LIT>", "&&", "(", "(", "OutSVT", "==", "MVT", "::", "i8", "&&", "InSVT", "!=", "MVT", "::", "i64", ")", "||", "(", "InSVT", "==", "MVT", "::", "i32", "&&", "OutSVT", "==", "MVT", "::", "i16", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "unsigned", "RegNum", "=", "InVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SubVec", "(", "RegNum", ")", ";", "if", "(", "InSVT", "==", "MVT", "::", "i32", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", ";", "i", "++", ")", "SubVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v4i32", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "i", "*", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", ";", "i", "++", ")", "SubVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v2i64", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "i", "*", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}" ]

GCC

mips

MD

stmt_completion

CPU

616,335

[ "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "ANYF", "(", "match_operand", ":" ]

GCC

epiphany

MD

stmt_completion

MPU

616,336

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

616,337

[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vfmav8hf", "(", "_", "_", "a", "," ]

GCC

ia64

MD

next_suggestion

CPU

616,338

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "pc", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,339

[ ")", ",", "(", "v4i32", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v4i32_v4i16", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V128", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "IntOp", "(", "v4i32", "V128", ":", "$", "Rn" ]

GCC

mep

MD

next_suggestion

CPU

616,340

[ "]", "<NUM_LIT>", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

bfin

CPP

next_suggestion

DSP

616,341

[ "emit_jump_insn", "(", "gen_return_internal", "(", "gen_rtx_REG", "(", "Pmode", ",", "REG_RETS", ")", ")", ")", ";" ]

[ "return", ";", "}", "do_unlink", "(", "spreg", ",", "get_frame_size", "(", ")", ",", "all", ",", "e", ")", ";", "expand_epilogue_reg_restore", "(", "spreg", ",", "all", ",", "false", ")", ";", "if", "(", "!", "need_return", ")", "return", ";", "if", "(", "eh_return", ")", "emit_insn", "(", "gen_addsi3", "(", "spreg", ",", "spreg", ",", "gen_rtx_REG", "(", "Pmode", ",", "REG_P2", ")", ")", ")", ";" ]

LLVM

Mips

CPP

program_repair

CPU

616,342

[ "<FIXS>", "case", "ISD", "::", "EH_DWARF_CFA", ":", "return", "lowerEH_DWARF_CFA", "(", "Op", ",", "DAG", ")", ";", "<FIXE>" ]

[ "case", "ISD", "::", "SRL_PARTS", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "lowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "lowerSTORE", "(", "Op", ",", "DAG", ")", ";", "<BUGS>", "case", "ISD", "::", "ADD", ":", "return", "lowerADD", "(", "Op", ",", "DAG", ")", ";", "<BUGE>", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "lowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,343

[ ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_abs_epi8", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pabsb128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16" ]

GCC

i386

CPP

next_suggestion

CPU

616,344

[ "}" ]

[ "_", "_", "i1", "=", "_", "_", "i1", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "_", "_", "b5", ";", "_", "_", "i1", "=", "_", "_", "i1", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "_", "_", "b4", ";", "_", "_", "i0", "=", "(", "unsigned", "char", ")", "_", "_", "b3", ";", "_", "_", "i0", "=", "_", "_", "i0", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "_", "_", "b2", ";", "_", "_", "i0", "=", "_", "_", "i0", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "_", "_", "b1", ";", "_", "_", "i0", "=", "_", "_", "i0", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "_", "_", "b0", ";", "return", "_", "mm_set_pi32", "(", "_", "_", "i1", ",", "_", "_", "i0", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

616,345

[ "(", "XFmode", ")" ]

[ "<STR_LIT>", "{", "rtx", "op0", "=", "gen_reg_rtx", "(", "XFmode", ")", "rtx", "op1", "=", "gen_reg_rtx" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,346

[ ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";" ]

[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

616,347

[ "}" ]

[ "MachineMemOperand", "::", "Flags", "F", "=", "MachineMemOperand", "::", "MONone", ";", "if", "(", "IsDereferenceable", ")", "F", "|=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "IsInvariant", ")", "F", "|=", "MachineMemOperand", "::", "MOInvariant", ";", "return", "F", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,348

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,349

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "def", "A2_asrh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

program_repair

CPU

616,350

[ "<FIXS>", "unsigned", "AddressSpace", ",", "bool", "IsMasked", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", "&&", "!", "IsMasked", ")", "{", "<FIXE>" ]

[ "unsigned", "Factor", ",", "ArrayRef", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "<BUGS>", "unsigned", "AddressSpace", ")", "{", "<BUGE>", "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid interleave factor", "<STR_LIT>", ")", ";", "assert", "(", "isa", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", "Expect a vector type", "<STR_LIT>", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", ")", "{", "<BUGE>", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "auto", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";" ]

GCC

tilegx

MD

next_suggestion

VLIW

616,351

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "V4HI", "(", "ne", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_vector", ":", "V4HI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_vector", ":", "V4HI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,352

[ ">", ";" ]

[ "def", "M2_vrcmpyi_s0c", ":", "T_XTYPE_Vect", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

616,353

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "subtract", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,354

[ "<NUM_LIT>", ";" ]

[ "def", "J2_ploop1si", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "u10_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_1c4528a2", ",", "TypeCR", ">", ",", "Enc_4dc228", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]

LLVM

X86

CPP

stmt_completion

CPU

616,355

[ "(", "SrcReg", ")", ";" ]

[ "MIB", "->", "setDesc", "(", "StoreDesc", ")", ";", "}", "else", "{", "MIB", "->", "setDesc", "(", "ExtractDesc", ")", ";", "SrcReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "SubIdx", ",", "&", "X86", "::", "VR512RegClass", ")", ";", "MIB", "->", "getOperand", "(", "X86", "::", "AddrNumOperands", ")", ".", "setReg" ]

GCC

i386

MD

next_suggestion

CPU

616,356

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

SNES

TD

stmt_completion

DSP

616,357

[ ")", ")", ";", "}", "]", ">", ";" ]

[ "}", "]", ">", ";", "def", "imm16_neg_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "-", "N", "-", ">", "getAPIntValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i16", ")", ";", "}", "]", ">", ";", "def", "imm0_63_neg", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "int64_t", "val", "=", "-", "N", "-", ">", "getSExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "imm16_neg_XFORM", ">", ";", "def", "uimm6", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,358

[ "return", "IntVal", ";" ]

[ "StringRef", "NumString", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "unsigned", "IntVal", ";", "if", "(", "NumString", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IntVal", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";" ]

GCC

lm32

MD

stmt_completion

MPU

616,359

[ "]" ]

[ "[", "(", "return", ")" ]

LLVM

X86

CPP

program_repair

CPU

616,360

[ "<FIXS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "||", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "||", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "<BUGS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "<BUGE>", "break", ";", "}", "}" ]

GCC

i386

CPP

next_suggestion

CPU

616,361

[ "if", "(", "mmap_addr", "==", "addr", ")", "break", ";" ]

[ "snprintf", "(", "local_object_name", ",", "sizeof", "(", "local_object_name", ")", ",", "OBJECT_NAME_FMT", "<STR_LIT>", "%lx", "<STR_LIT>", ",", "GetCurrentProcessId", "(", ")", ")", ";", "object_name", "=", "local_object_name", ";", "}", "mmap_handle", "=", "CreateFileMappingA", "(", "(", "HANDLE", ")", "_", "get_osfhandle", "(", "fd", ")", ",", "NULL", ",", "PAGE_WRITECOPY", "|", "SEC_COMMIT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "object_name", ")", ";", "if", "(", "mmap_handle", "==", "NULL", ")", "{", "w32_error", "(", "_", "_", "FUNCTION__", ",", "_", "_", "FILE__", ",", "_", "_", "LINE__", ",", "<STR_LIT>", "CreateFileMapping", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<", "<NUM_LIT>", ";", "r", "++", ")", "{", "mmap_addr", "=", "MapViewOfFileEx", "(", "mmap_handle", ",", "FILE_MAP_COPY", ",", "<NUM_LIT>", ",", "offset", ",", "size", ",", "addr", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

616,362

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,363

[ "getPointerTy", "(", ")", ")", ";" ]

[ "MVT", "ArgVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "ISD", "::", "ArgFlagsTy", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "CallConv", ",", "!", "Outs", "[", "i", "]", ".", "IsFixed", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ";", "assert", "(", "!", "Res", "&&", "<STR_LIT>", "Call operand has unhandled type", "<STR_LIT>", ")", ";", "(", "void", ")", "Res", ";", "}", "}", "else", "{", "unsigned", "NumArgs", "=", "Outs", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "MVT", "ValVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "EVT", "ActualVT", "=", "getValueType", "(", "CLI", ".", "getArgs", "(", ")", "[", "Outs", "[", "i", "]", ".", "OrigArgIndex", "]", ".", "Ty", ",", "true", ")", ";", "MVT", "ActualMVT", "=", "ActualVT", ".", "isSimple", "(", ")", "?", "ActualVT", ".", "getSimpleVT", "(", ")", ":", "ValVT", ";", "ISD", "::", "ArgFlagsTy", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "ActualMVT", "==", "MVT", "::", "i1", "||", "ActualMVT", "==", "MVT", "::", "i8", ")", "ValVT", "=", "MVT", "::", "i8", ";", "else", "if", "(", "ActualMVT", "==", "MVT", "::", "i16", ")", "ValVT", "=", "MVT", "::", "i16", ";", "CCAssignFn", "*", "AssignFn", "=", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ";", "assert", "(", "!", "Res", "&&", "<STR_LIT>", "Call operand has unhandled type", "<STR_LIT>", ")", ";", "(", "void", ")", "Res", ";", "}", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "IsSibCall", ")", "{", "NumBytes", "=", "<NUM_LIT>", ";", "}", "int", "FPDiff", "=", "<NUM_LIT>", ";", "if", "(", "IsTailCall", "&&", "!", "IsSibCall", ")", "{", "unsigned", "NumReusableBytes", "=", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ";", "NumBytes", "=", "RoundUpToAlignment", "(", "NumBytes", ",", "<NUM_LIT>", ")", ";", "FPDiff", "=", "NumReusableBytes", "-", "NumBytes", ";", "assert", "(", "FPDiff", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "unaligned stack on tail call", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "IsSibCall", ")", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "DL", ",", "true", ")", ",", "DL", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "if", "(", "Outs", "[", "realArgIdx", "]", ".", "ArgVT", "==", "MVT", "::", "i1", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "i1", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "i8", ",", "Arg", ")", ";", "}", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "FPExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "realArgIdx", "==", "<NUM_LIT>", "&&", "Flags", ".", "isReturned", "(", ")", "&&", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected calling convention register assignment", "<STR_LIT>", ")", ";", "assert", "(", "!", "Ins", ".", "empty", "(", ")", "&&", "Ins", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected use of 'returned'", "<STR_LIT>", ")", ";", "IsThisReturn", "=", "true", ";", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "DstAddr", ";", "MachinePointerInfo", "DstInfo", ";", "uint32_t", "BEAlign", "=", "<NUM_LIT>", ";", "unsigned", "OpSize", "=", "Flags", ".", "isByVal", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", "*", "<NUM_LIT>", ":", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "OpSize", "=", "(", "OpSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "isLittleEndian", "(", ")", "&&", "!", "Flags", ".", "isByVal", "(", ")", "&&", "!", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "{", "if", "(", "OpSize", "<", "<NUM_LIT>", ")", "BEAlign", "=", "<NUM_LIT>", "-", "OpSize", ";", "}", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "int32_t", "Offset", "=", "LocMemOffset", "+", "BEAlign", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "=", "Offset", "+", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "OpSize", ",", "Offset", ",", "true", ")", ";", "DstAddr", "=", "DAG", ".", "getFrameIndex", "(", "FI", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,364

[ "}" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,365

[ "_", "m128i", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ",", "const", "int", "_", "_", "R", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fixupimm_round_ss", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ",", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,366

[ "(", "instrs", "LDRSHWpre", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDR01", ",", "WriteAdr", "]", "," ]

LLVM

R600

TD

stmt_completion

GPU

616,367

[ "R600_1OP_Helper", "<", "inst", ",", "<STR_LIT>", ",", "AMDGPUurecip", ">", "{" ]

[ "class", "RECIP_UINT_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,368

[ "}" ]

[ "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ")", "{", "if", "(", "Bank", "->", "getID", "(", ")", "!=", "AMDGPU", "::", "SGPRRegBankID", ")", "return", "false", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

616,369

[ "(", ")", ")", ";" ]

[ "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "os16", "(", ")", ")", "addPass", "(", "createMipsOs16Pass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "inMips16HardFloat", "(", ")", ")", "addPass", "(", "createMips16HardFloatPass" ]

LLVM

X86

CPP

next_suggestion

CPU

616,370

[ "insn", "->", "instructionID", "=", "instructionIDWithOpsize", ";" ]

[ "if", "(", "lFromVEX2of2", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_VEXL", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "{", "switch", "(", "ppFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "lFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_VEXL", ";", "}", "else", "{", "return", "-", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "!", "insn", "->", "mandatoryPrefix", ")", "{", "if", "(", "insn", "->", "hasOpSize", "&&", "(", "insn", "->", "mode", "!=", "MODE_16BIT", ")", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", ")", "{", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "attrMask", "|=", "ATTR_XS", ";", "}", "else", "{", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", ")", "attrMask", "|=", "ATTR_XD", ";", "else", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", ")", "attrMask", "|=", "ATTR_XS", ";", "}", "}", "else", "{", "switch", "(", "insn", "->", "mandatoryPrefix", ")", "{", "case", "<NUM_LIT>", ":", "attrMask", "|=", "ATTR_XD", ";", "break", ";", "case", "<NUM_LIT>", ":", "attrMask", "|=", "ATTR_XS", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "insn", "->", "mode", "!=", "MODE_16BIT", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "break", ";", "case", "<NUM_LIT>", ":", "attrMask", "|=", "ATTR_ADSIZE", ";", "break", ";", "}", "}", "if", "(", "insn", "->", "rexPrefix", "&", "<NUM_LIT>", ")", "{", "attrMask", "|=", "ATTR_REXW", ";", "attrMask", "&=", "~", "ATTR_ADSIZE", ";", "}", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", "&&", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", "attrMask", "^=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", "&&", "!", "insn", "->", "hasOpSize", "&&", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", "||", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", "&&", "!", "insn", "->", "hasOpSize", "&&", "insn", "->", "opcodeType", "==", "TWOBYTE", "&&", "insn", "->", "opcode", ">=", "<NUM_LIT>", "&&", "insn", "->", "opcode", "<=", "<NUM_LIT>", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "insn", "->", "mode", "!=", "MODE_64BIT", "&&", "insn", "->", "vectorExtensionType", "!=", "TYPE_NO_VEX_XOP", ")", "{", "if", "(", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", "&&", "wFromEVEX3of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "||", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", "&&", "wFromVEX3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "||", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", "&&", "wFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "uint16_t", "instructionIDWithREXW", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithREXW", ",", "insn", ",", "attrMask", "|", "ATTR_REXW", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "return", "<NUM_LIT>", ";", "}", "auto", "SpecName", "=", "GetInstrName", "(", "instructionIDWithREXW", ",", "miiArg", ")", ";", "if", "(", "!", "is64Bit", "(", "SpecName", ".", "data", "(", ")", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithREXW", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionIDWithREXW", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "(", "insn", "->", "opcode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "||", "(", "insn", "->", "opcodeType", "==", "TWOBYTE", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "||", "(", "insn", "->", "opcodeType", "==", "THREEBYTE_38", "&&", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "hasOpSize", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "{", "attrMask", "^=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", "&&", "(", "(", "insn", "->", "opcode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "attrMask", "^=", "ATTR_OPSIZE", ";", "}", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "insn", "->", "mode", "==", "MODE_16BIT", "||", "insn", "->", "hasOpSize", ")", "&&", "!", "(", "attrMask", "&", "ATTR_OPSIZE", ")", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithOpsize", ";", "llvm", "::", "StringRef", "specName", ",", "specWithOpSizeName", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithOpsize", ",", "insn", ",", "attrMask", "|", "ATTR_OPSIZE", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specName", "=", "GetInstrName", "(", "instructionID", ",", "miiArg", ")", ";", "specWithOpSizeName", "=", "GetInstrName", "(", "instructionIDWithOpsize", ",", "miiArg", ")", ";", "if", "(", "is16BitEquivalent", "(", "specName", ".", "data", "(", ")", ",", "specWithOpSizeName", ".", "data", "(", ")", ")", "&&", "(", "insn", "->", "mode", "==", "MODE_16BIT", ")", "^", "insn", "->", "hasOpSize", ")", "{" ]

GCC

rs6000

CPP

next_suggestion

CPU

616,371

[ "_", "_", "vector", "float", "_", "_", "vf4", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtpi32x2_ps", "(", "_", "_", "m64", "_", "_", "A", ",", "_", "_", "m64", "_", "_", "B", ")", "{", "_", "_", "vector", "signed", "int", "_", "_", "vi4", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,372

[ "(", "Reg", ")", ";" ]

[ "const", "SIInstrInfo", "*", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "LiveIntervals", "*", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "SlotIndexes", "*", "Ind", "=", "LIS", "->", "getSlotIndexes", "(", ")", ";", "bool", "Changed", "=", "false", ";", "MaxVGPRs", "=", "TRI", "->", "getAllocatableSet", "(", "MF", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ".", "count", "(", ")", ";", "MaxSGPRs", "=", "TRI", "->", "getAllocatableSet", "(", "MF", ",", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ".", "count", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "bool", "IsVMEM", "=", "isVMEMClauseInst", "(", "MI", ")", ";", "if", "(", "!", "isValidClauseInst", "(", "MI", ",", "IsVMEM", ")", ")", "continue", ";", "RegUse", "Defs", ",", "Uses", ";", "GCNDownwardRPTracker", "RPT", "(", "*", "LIS", ")", ";", "RPT", ".", "reset", "(", "MI", ")", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "continue", ";", "unsigned", "Length", "=", "<NUM_LIT>", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "MaxClause", ";", "++", "Next", ")", "{", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "<NUM_LIT>", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "B", ".", "addUse", "(", "R", ".", "first", ",", "R", ".", "second", ".", "first", "&", "~", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "Uses", ".", "erase", "(", "Reg", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval" ]

LLVM

ARM

CPP

program_repair

CPU

616,373

[ "<FIXS>", "if", "(", "(", "Reg", "==", "ARM", "::", "RA_AUTH_CODE", "&&", "RC", "!=", "&", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRRegClassID", "]", ")", "||", "(", "Reg", "!=", "ARM", "::", "RA_AUTH_CODE", "&&", "!", "RC", "->", "contains", "(", "Reg", ")", ")", ")", "<FIXE>" ]

[ "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "<BUGS>", "if", "(", "!", "RC", "->", "contains", "(", "EndReg", ")", ")", "<BUGE>", "return", "Error", "(", "AfterMinusLoc", ",", "<STR_LIT>", "invalid register in register list", "<STR_LIT>", ")", ";", "if", "(", "MRI", "->", "getEncodingValue", "(", "Reg", ")", ">", "MRI", "->", "getEncodingValue", "(", "EndReg", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,374

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,375

[ "->", "sh_addr", ";" ]

[ "auto", "ElfHeader", "=", "CodeObject", "->", "getELFFile", "(", ")", ".", "getHeader", "(", ")", ";", "if", "(", "ElfHeader", ".", "e_type", "==", "ELF", "::", "ET_REL", ")", "{", "return", "st_value", "+", "Text" ]

GCC

aarch64

CPP

program_repair

CPU

616,376

[ "<FIXS>", "#", "define", "DEF_SVE_NEON_TYPE_SUFFIX", "(", "NAME", ",", "ACLE_TYPE", ",", "CLASS", ",", "BITS", ",", "MODE", ",", "NEON64", ",", "NEON128", ")", "<FIXE>" ]

[ "CONSTEXPR", "const", "type_suffix_info", "type_suffixes", "[", "NUM_TYPE_SUFFIXES", "+", "<NUM_LIT>", "]", "=", "{", "<BUGS>", "#", "define", "DEF_SVE_TYPE_SUFFIX", "(", "NAME", ",", "ACLE_TYPE", ",", "CLASS", ",", "BITS", ",", "MODE", ")", "<BUGE>", "{", "<STR_LIT>", "_", "<STR_LIT>", "#", "NAME", ",", "VECTOR_TYPE_", "#", "#", "ACLE_TYPE", ",", "TYPE_", "#", "#", "CLASS", "," ]

GCC

mcore

MD

stmt_completion

MPU

616,377

[ ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,378

[ "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";" ]

[ "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

616,379

[ "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "switch", "(", "insn", "&", "<NUM_LIT>", ")", "{", "default", ":", "return", "UNSUPPORTED", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

616,380

[ "<STR_LIT>" ]

[ "(", "bswap", ":", "V1TI", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,381

[ "}" ]

[ "def", "L2_loadalignb_pr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_1f5d8f", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

mcore

CPP

next_suggestion

MPU

616,382

[ "}" ]

[ "int", "mcore_naked_function_p", "(", "void", ")", "{", "return", "lookup_attribute", "(", "<STR_LIT>", "naked", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "!=", "NULL_TREE", ";" ]

GCC

mips

MD

stmt_completion

CPU

616,383

[ "ltu", "]", ")" ]

[ "(", "define_code_iterator", "any_gt", "[", "gt", "gtu", "]", ")", "(", "define_code_iterator", "any_ge", "[", "ge", "geu", "]", ")", "(", "define_code_iterator", "any_lt", "[", "lt" ]

GCC

sh

MD

next_suggestion

CPU

616,384

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "mem", ":", "QIHI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

616,385

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvtsepi32_epi8", "(", "_", "_", "mmask16", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsdb512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "mm_setzero_si128", "(", ")", ",", "_", "_", "M", ")", ";" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

616,386

[ "Reserved", ";" ]

[ "const", "Cpu0MachineFunctionInfo", "*", "Cpu0FI", "=", "MF", ".", "getInfo", "<", "Cpu0MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Cpu0FI", "->", "globalBaseRegFixed", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return" ]

GCC

rs6000

MD

stmt_completion

CPU

616,387

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

LLVM

ARM

TD

program_repair

CPU

616,388

[ "<FIXS>", "IIC_fpCMP64", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>" ]

[ "let", "Defs", "=", "[", "FPSCR_NZCV", "]", "in", "{", "def", "VCMPEZD", ":", "ADuI", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "DPR", ":", "$", "Dd", ")", ",", "<BUGS>", "IIC_fpCMP64", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "arm_cmpfpe0", "(", "f64", "DPR", ":", "$", "Dd", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

616,389

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "SHORT", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,390

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Teak

CPP

stmt_completion

DSP

616,391

[ ";" ]

[ "return", "<STR_LIT>", "Teak Assembly Printer", "<STR_LIT>" ]

GCC

mips

CPP

next_suggestion

CPU

616,392

[ "break", ";" ]

[ "else", "if", "(", "GET_MODE_SIZE", "(", "imode", ")", ">=", "UNITS_PER_WORD", ")", "temp2", "=", "simplify_gen_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ",", "<NUM_LIT>", ")", ";", "else", "temp2", "=", "lowpart_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ")", ";", "emit_move_insn", "(", "temp", ",", "temp2", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "mips_emit_move", "(", "target", ",", "gen_rtx_VEC_DUPLICATE", "(", "vmode", ",", "temp", ")", ")", ";", "break", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_msa_splati_w_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_msa_splati_d_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "target", ",", "CONST0_RTX", "(", "vmode", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "emit_move_insn", "(", "temp", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V16QImode", ":", "emit_insn", "(", "gen_vec_setv16qi", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V8HImode", ":", "emit_insn", "(", "gen_vec_setv8hi", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V4SImode", ":", "emit_insn", "(", "gen_vec_setv4si", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,393

[ ")", ")", ";" ]

[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "ARM", "::", "GPRPairnospRegClass", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRDi8" ]

GCC

arm

CPP

stmt_completion

CPU

616,394

[ "const", "int", "_", "_", "index", ")", "{" ]

[ "vsudot_laneq_s32", "(", "int32x2_t", "_", "_", "r", ",", "int8x8_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

616,395

[ "(", ")", ";" ]

[ "return", "!", "ST", "->", "isTargetDarwin" ]

GCC

msp430

MD

next_suggestion

MPU

616,396

[ ")" ]

[ "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,397

[ ";" ]

[ "if", "(", "Rd", "==", "<NUM_LIT>", "&&", "!", "S", ")", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "}", "else", "{", "if", "(", "Rd", "==", "<NUM_LIT>", "&&", "!", "S", ")", "DecodeGPR32spRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "else", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "}", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "*", "ShifterVal", ")", ")", ";", "return", "Success" ]

LLVM

SystemZ

TD

next_suggestion

CPU

616,398

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

616,399

[ "retval", ";" ]

[ "cost_data", "->", "cost", "[", "where", "]", "+=", "retval", ";", "if", "(", "(", "kind", "==", "vec_to_scalar", "||", "kind", "==", "vec_perm", "||", "kind", "==", "vec_promote_demote", "||", "kind", "==", "vec_construct", "||", "kind", "==", "scalar_to_vec", ")", "||", "(", "where", "==", "vect_body", "&&", "kind", "==", "vector_stmt", ")", ")", "rs6000_vect_nonmem", "=", "true", ";", "}", "return" ]