docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	XCore	CPP	stmt_completion	MPU	616,500	[ "XCore", "<STR_LIT>", ")", ";" ]	[ "void", "LLVMInitializeXCoreTargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "xcore", ">", "X", "(", "TheXCoreTarget", ",", "<STR_LIT>", "xcore", "<STR_LIT>", ",", "<STR_LIT>" ]
LLVM	TriCore	TD	stmt_completion	MPU	616,501	[ "}", "=", "s1_d", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "s2", ";", "bits", "<", "<NUM_LIT>", ">", "s1_d", ";", "bits", "<", "<NUM_LIT>", ">", "n", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "s2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,502	[ "false", ";" ]	[ "const", "HexagonRegisterInfo", "&", "HRI", "=", "", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "", "RC", "=", "HRI", ".", "getMinimalPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "RC", "==", "&", "Hexagon", "::", "PredRegsRegClass", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "return", "true", ";", "}", "continue", ";", "}", "else", "if", "(", "MO", ".", "isRegMask", "(", ")", ")", "{", "for", "(", "Register", "PR", ":", "Hexagon", "::", "PredRegsRegClass", ")", "{", "if", "(", "!", "MI", ".", "modifiesRegister", "(", "PR", ",", "&", "HRI", ")", ")", "continue", ";", "Pred", ".", "push_back", "(", "MO", ")", ";", "return", "true", ";", "}", "}", "}", "return" ]
LLVM	AArch64	CPP	code_generation	CPU	616,503	[ "MachineBasicBlock", "", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "MI", ".", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction for custom inserter!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitF128CSEL", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitLoweredCatchRet", "(", "MI", ",", "BB", ")", ";", "}", "}" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
LLVM	WebAssembly	TD	stmt_completion	Virtual ISA	616,504	[ "undef", ")", ")", ",", "i8", ")", ",", "(", "EXTRACT_LANE_v16i8_s", "V128", ":", "$", "vec", ",", "<NUM_LIT>", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "(", "v16i8", "V128", ":", "$", "vec", ")", "," ]
GCC	csky	CPP	stmt_completion	CPU	616,505	[ "=", "<NUM_LIT>", ";" ]	[ "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "return", "true", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_VEC", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_DIFF_VEC", "&&", "get_attr_far_jump", "(", "insn", ")", "==", "FAR_JUMP_YES", ")", "{", "cfun", "->", "machine", "->", "far_jump_used" ]
LLVM	AArch64	CPP	next_suggestion	CPU	616,506	[ "}" ]	[ "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "bool", "Valid", ";", "auto", "Mapper", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", ";", "unsigned", "psbhint", "=", "Mapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ",", "Valid", ")", ";", "if", "(", "!", "Valid", ")", "{", "TokError", "(", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";" ]
LLVM	Sparc	CPP	program_repair	CPU	616,507	[ "<FIXS>", "BuildMI", "(", "MBB", ",", "I", ",", "Subtarget", ".", "isV9", "(", ")", "?", "V8", "::", "FMOVD", ":", "V8", "::", "FpMOVD", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "<FIXE>" ]	[ "else", "if", "(", "RC", "==", "V8", "::", "FPRegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "V8", "::", "FMOVS", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "else", "if", "(", "RC", "==", "V8", "::", "DFPRegsRegisterClass", ")", "<BUGS>", "BuildMI", "(", "MBB", ",", "I", ",", "V8", "::", "FpMOVD", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "<BUGE>", "elseassert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't copy this register", "<STR_LIT>", ")", ";", "}" ]
GCC	i386	CPP	stmt_completion	CPU	616,508	[ "_", "_", "U", ",", "_", "_", "R", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask3_fnmsub_round_ph", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "_", "_", "mmask32", "_", "_", "U", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfnmsubph512_mask3", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(", "_", "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	616,509	[ "signed", "short", ")", "a2", ",", "(", "vector", "signed", "int", ")", "a3", ")", ";" ]	[ "return", "(", "vector", "signed", "int", ")", "_", "_", "builtin_altivec_vmsumshs", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector" ]
GCC	i386	CPP	stmt_completion	CPU	616,510	[ "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtsepi64_epi16", "(", "_", "_", "m128i", "_", "_", "O", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsqw128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "O", ",", "_" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,511	[ "}" ]	[ "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", "&&", "(", "!", "TRI", "->", "isCFISavedRegsSpillEnabled", "(", ")", "\|\|", "(", "i", "!=", "ReturnAddressSaveIndex", "&&", "i", "!=", "EXECSaveIndex", ")", ")", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{", "if", "(", "R", ".", "second", ".", "FullyAllocated", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	616,512	[ ")", "]", ")" ]	[ "(", "sign_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	visium	MD	next_suggestion	Virtual ISA	616,513	[ "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "visium_split_cbranch", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "," ]
LLVM	AArch64	CPP	next_suggestion	CPU	616,514	[ "}" ]	[ "unsigned", "Bit", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "bool", "Invert", "=", "false", ";", "SDValue", "TestSrc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewTestSrc", "=", "getTestBitOperand", "(", "TestSrc", ",", "Bit", ",", "Invert", ",", "DAG", ")", ";", "if", "(", "TestSrc", "==", "NewTestSrc", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Invert", ")", "{", "if", "(", "NewOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "{", "assert", "(", "NewOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	616,515	[ "<", "=", "<NUM_LIT>", ";" ]	[ "def", "Imm24bitAsmOperand", ":", "ImmAsmOperand", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm24b", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm" ]
GCC	mips	MD	stmt_completion	CPU	616,516	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	616,517	[ "suffix", ")", "tGPREven", ":", "$", "RdaDest", ",", "MQPR", ":", "$", "Qn", ",", "MQPR", ":", "$", "Qm", ",", "vpred_n", ":", "$", "vp", ")", ">", ";" ]	[ "foreach", "acc", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", "in", "{", "foreach", "suffix", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "]", "in", "{", "def", ":", "MVEInstAlias", "<", "<STR_LIT>", "#", "acc", "#", "<STR_LIT>", "#", "suffix", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "<STR_LIT>", "#", "acc", "#" ]
LLVM	XCore	CPP	stmt_completion	MPU	616,518	[ "const", "{" ]	[ "const", "XCoreTargetLowering", "*", "getTargetLowering", "(", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,519	[ ";" ]	[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,520	[ "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ")", ")", ";" ]	[ "void", "AArch64InstructionSelector", "::", "renderFPImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected G_FCONSTANT", "<STR_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "." ]
LLVM	Teak	CPP	stmt_completion	DSP	616,521	[ "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";" ]	[ "return", "(", "this", "->", "storage" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	616,522	[ ":" ]	[ "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Desc", ".", "isVariadic", "(", ")", ")", "for", "(", "auto", "i", "=", "Desc", ".", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "i", ",", "OS", ")", ";", "}", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "WebAssembly", "::", "LOOP", ":", "{", "uint64_t", "TopLabel", "=", "ControlFlowCounter", "++", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "label", "<STR_LIT>", "+", "utostr", "(", "TopLabel", ")", "+", "'", ":", "'", ")", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "TopLabel", ",", "true", ")", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "BLOCK", ":", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "break", ";", "case", "WebAssembly", "::", "END_LOOP", ":", "ControlFlowStack", ".", "pop_back", "(", ")", ";", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "label", "<STR_LIT>", "+", "utostr", "(", "ControlFlowStack", ".", "pop_back_val", "(", ")", ".", "first", ")", "+", "'", ":", "'", ")", ";", "break", ";", "case", "WebAssembly", "::", "END_BLOCK" ]
GCC	aarch64	CPP	stmt_completion	CPU	616,523	[ "DImode", ")", ";" ]	[ "if", "(", "reg_class_subset_p", "(", "rclass", ",", "FP_REGS", ")", "&&", "!", "(", "(", "REG_P", "(", "x", ")", "&&", "HARD_REGISTER_P", "(", "x", ")", ")", "\|\|", "aarch64_simd_valid_immediate", "(", "x", ",", "NULL", ")", ")", "&&", "mode", "!=", "VNx16QImode", ")", "{", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "if", "(", "(", "vec_flags", "&", "VEC_SVE_DATA", ")", "&&", "(", "(", "vec_flags", "&", "VEC_PARTIAL", ")", "\|\|", "BYTES_BIG_ENDIAN", ")", ")", "{", "sri", "->", "icode", "=", "CODE_FOR_aarch64_sve_reload_mem", ";", "return", "NO_REGS", ";", "}", "}", "if", "(", "MEM_P", "(", "x", ")", "&&", "SYMBOL_REF_P", "(", "x", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", "&&", "(", "SCALAR_FLOAT_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", "\|\|", "targetm", ".", "vector_mode_supported_p", "(", "GET_MODE", "(", "x", ")", ")", ")", "&&", "!", "aarch64_pcrelative_literal_loads", ")", "{", "sri", "->", "icode", "=", "code_for_aarch64_reload_movcp", "(", "mode", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	616,524	[ "O", "<<", "<STR_LIT>", "}", "<STR_LIT>", ";" ]	[ "void", "ARMInstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "{", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	616,525	[ ";" ]	[ "NumArguments", "++" ]
GCC	iq2000	CPP	program_repair	CPU	616,526	[ "<FIXS>", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "total_size", ";", "<FIXE>" ]	[ "voidiq2000_expand_epilogue", "(", "void", ")", "{", "<BUGS>", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "frame", ".", "total_size", ";", "<BUGE>", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "tmp_rtx", "=", "(", "rtx", ")", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,527	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	616,528	[ "}" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC	alpha	MD	next_suggestion	MPU	616,529	[ "}", ")" ]	[ "<STR_LIT>", "{", "alpha_expand_builtin_vector_binop", "(", "gen_sminv8qi3", ",", "V8QImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	616,530	[ ".", "pop_back_val", "(", ")", ";" ]	[ "SmallVector", "<", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "WL", ";", "WL", ".", "push_back", "(", "MBB", ")", ";", "while", "(", "!", "WL", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "", "MBB", "=", "WL" ]
LLVM	PowerPC	TD	stmt_completion	CPU	616,531	[ "<STR_LIT>", ";" ]	[ "def", "s5imm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCS5ImmAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType", "=" ]
LLVM	X86	CPP	program_repair	CPU	616,532	[ "<FIXS>", "if", "(", "!", "A_Base", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "<NUM_LIT>", ")", "\|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "\|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "\|", "(", "Type", "<<", "<NUM_LIT>", ")", ";", "Writer", "->", "addRelocation", "(", "A_Base", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "if", "(", "B_Base", ")", "RelSymbol", "=", "B_Base", ";", "else", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "RelSymbol", "=", "Asm", ".", "getAtom", "(", "&", "SD", ")", ";", "<FIXE>" ]	[ "Value", "-=", "Writer", "->", "getSymbolAddress", "(", "&", "B_SD", ",", "Layout", ")", "-", "(", "!", "B_Base", "?", "<NUM_LIT>", ":", "Writer", "->", "getSymbolAddress", "(", "B_Base", ",", "Layout", ")", ")", ";", "<BUGS>", "if", "(", "A_Base", ")", "{", "Index", "=", "A_Base", "->", "getIndex", "(", ")", ";", "IsExtern", "=", "<NUM_LIT>", ";", "}", "else", "{", "<BUGE>", "Index", "=", "A_SD", ".", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "<BUGS>", "IsExtern", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "Type", "=", "MachO", "::", "X86_64_RELOC_UNSIGNED", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "<BUGS>", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "\|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "\|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "\|", "(", "IsExtern", "<<", "<NUM_LIT>", ")", "\|", "(", "Type", "<<", "<NUM_LIT>", ")", ")", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "if", "(", "B_Base", ")", "{", "Index", "=", "B_Base", "->", "getIndex", "(", ")", ";", "IsExtern", "=", "<NUM_LIT>", ";", "}", "else", "{", "<BUGE>", "Index", "=", "B_SD", ".", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "<BUGS>", "IsExtern", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "Type", "=", "MachO", "::", "X86_64_RELOC_SUBTRACTOR", ";", "}", "else", "{", "const", "MCSymbol", "", "Symbol", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "&", "SD", "=", "Asm", ".", "getSymbolData", "(", "", "Symbol", ")", ";", "<BUGS>", "const", "MCSymbolData", "*", "Base", "=", "Asm", ".", "getAtom", "(", "&", "SD", ")", ";", "<BUGE>" ]
LLVM	ARM64	TD	next_suggestion	CPU	616,533	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
GCC	s390	MD	stmt_completion	MPU	616,534	[ "VI_HW", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]	[ "(", "match_operand", ":", "VI_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,535	[ "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{" ]	[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "PPCInstrInfo", "::" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,536	[ ";" ]	[ "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";", "if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";", "LaneBitmask", "Mask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "(", "Conflict", "->", "second", ".", "second", "&", "Mask", ")", ".", "any", "(", ")", ")", "return", "false", ";", "}", "return", "true" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,537	[ "idx", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	pa	MD	stmt_completion	CPU	616,538	[ ")", "]" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	616,539	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	616,540	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "VI4F_128", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "SSEMODE4S", "<BUGE>", "(", "vec_concat", ":", "ssedoublevecmode", ">", "<BUGS>", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	616,541	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "minor", ";" ]	[ "class", "MSA_2R_FILL_FMT", "<", "bits", "<", "<NUM_LIT>", ">", "major", ",", "bits", "<", "<NUM_LIT>", ">", "df", ",", "bits", "<", "<NUM_LIT>", ">", "minor", ">", ":", "MSAInst", "{", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "wd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "major", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "df", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "wd", ";" ]
GCC	stormy16	MD	program_repair	CPU	616,542	[ "<FIXS>", "xstormy16_expand_casesi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ECLair	CPP	stmt_completion	MPU	616,543	[ "Tok", ";" ]	[ "assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", "Invalid type access!", "<STR_LIT>", ")", ";", "return" ]
GCC	mips	CPP	program_repair	CPU	616,544	[ "<FIXS>", "unsigned", "int", "regno", ",", "end_regno", ";", "<FIXE>", "<FIXS>", "end_regno", "=", "END_REGNO", "(", "reg", ")", ";", "for", "(", "regno", "=", "REGNO", "(", "reg", ")", ";", "regno", "end_regno", ";", "regno", "++", ")", "if", "(", "state", "->", "last_set", "[", "regno", "]", ".", "insn", "!=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "t", "=", "(", "state", "->", "last_set", "[", "regno", "]", ".", "time", "+", "insn_latency", "(", "state", "->", "last_set", "[", "regno", "]", ".", "insn", ",", "insn", ")", ")", ";", "<FIXE>" ]	[ "static", "voidmips_sim_wait_reg", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ",", "rtx", "reg", ")", "{", "<BUGS>", "unsigned", "int", "i", ";", "<BUGE>", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "HARD_REGNO_NREGS", "(", "REGNO", "(", "reg", ")", ",", "GET_MODE", "(", "reg", ")", ")", ";", "i", "++", ")", "if", "(", "state", "->", "last_set", "[", "REGNO", "(", "reg", ")", "+", "i", "]", ".", "insn", "!=", "<NUM_LIT>", ")", "<BUGE>", "{", "unsigned", "int", "t", ";", "<BUGS>", "t", "=", "state", "->", "last_set", "[", "REGNO", "(", "reg", ")", "+", "i", "]", ".", "time", ";", "t", "+=", "insn_latency", "(", "state", "->", "last_set", "[", "REGNO", "(", "reg", ")", "+", "i", "]", ".", "insn", ",", "insn", ")", ";", "<BUGE>", "while", "(", "state", "->", "time", "t", ")", "mips_sim_next_cycle", "(", "state", ")", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,545	[ ",", "ZPR8", ",", "vecshiftL8", ",", "ElementSizeB", ">", ";" ]	[ "def", "_B", ":", "sve_int_bin_pred_shift_imm", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "opc", ",", "asm" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,546	[ ",", "<STR_LIT>", ">", ";" ]	[ "def", "SMC", ":", "ExceptionGeneration", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	s390	CPP	next_suggestion	MPU	616,547	[ "}" ]	[ "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "SImode", ",", "size", ")", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ")", ";", "set_mem_size", "(", "dest", ",", "size", ")", ";", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "GEN_INT", "(", "stcmh_width", ")", ",", "const0_rtx", ")", ",", "gen_rtx_LSHIFTRT", "(", "word_mode", ",", "src", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "return", "true", ";", "}", "}", "if", "(", "(", "bitpos", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitpos", "&", "<NUM_LIT>", ")", "==", "(", "(", "bitpos", "+", "bitsize", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "&&", "MEM_P", "(", "src", ")", "&&", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "SImode", ")", "&&", "register_operand", "(", "dest", ",", "mode", ")", ")", "{", "if", "(", "smode_bsize", "==", "bitsize", "&&", "bitpos", "==", "mode_bsize", "-", "smode_bsize", ")", "{", "op", "=", "gen_rtx_STRICT_LOW_PART", "(", "VOIDmode", ",", "gen_lowpart", "(", "smode", ",", "dest", ")", ")", ";", "op", "=", "gen_rtx_SET", "(", "op", ",", "gen_lowpart", "(", "smode", ",", "src", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clobber", ")", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "TARGET_Z10", "&&", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "SImode", ")", ")", "{", "machine_mode", "mode_s", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "{", "if", "(", "src", "==", "const0_rtx", "&&", "bitpos", "/", "<NUM_LIT>", "==", "(", "bitpos", "+", "bitsize", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "return", "false", ";", "else", "src", "=", "force_reg", "(", "mode", ",", "src", ")", ";", "}", "else", "if", "(", "mode_s", "!=", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_BITSIZE", "(", "mode_s", ")", ">=", "bitsize", ")", ";", "src", "=", "force_reg", "(", "mode_s", ",", "src", ")", ";", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,548	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	616,549	[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "XFmode", ")" ]	[ "UNSPEC_FPATAN", ")", ")", "(", "clobber", "(", "match_scratch", ":", "XF", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{" ]
LLVM	MCS51	CPP	next_suggestion	MPU	616,550	[ "}" ]	[ "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "MVT", "::", "i8", ")", ")", "{", "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Invalid register size", "<STR_LIT>", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	616,551	[ "<FIXS>", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup138", ":", "SchedWriteRes", "[", "SKLPort0", ",", "SKLPort5", ",", "SKLPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,552	[ "true", ";" ]	[ "RLI", ".", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "RLI", ".", "Ptr", ".", "getValueType", "(", ")", ",", "RLI", ".", "Ptr", ",", "LD", "->", "getOffset", "(", ")", ")", ";", "}", "RLI", ".", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "RLI", ".", "MPI", "=", "LD", "->", "getPointerInfo", "(", ")", ";", "RLI", ".", "IsDereferenceable", "=", "LD", "->", "isDereferenceable", "(", ")", ";", "RLI", ".", "IsInvariant", "=", "LD", "->", "isInvariant", "(", ")", ";", "RLI", ".", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "RLI", ".", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "RLI", ".", "Ranges", "=", "LD", "->", "getRanges", "(", ")", ";", "RLI", ".", "ResChain", "=", "SDValue", "(", "LD", ",", "LD", "->", "isIndexed", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return" ]
LLVM	MCS51	CPP	code_generation	MPU	616,553	[ "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "}" ]	[ "Add", "a", "new", "MCExpr", "operand", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,554	[ "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";" ]	[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "AMDGPU", "::", "initDefaultAMDKernelCodeT", "(", "Out", ",", "&", "STM", ")", ";", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", "\|", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", "<<", "<NUM_LIT>", ")", ";", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_SIZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,555	[ "<STR_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=" ]
LLVM	AArch64	CPP	program_repair	CPU	616,556	[ "<FIXS>", "SDValue", "OutFlag", "=", "IsSigned", "?", "overflowFlagToValue", "(", "Sum", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT1", ",", "DAG", ")", ":", "carryFlagToValue", "(", "Sum", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT1", ",", "DAG", ",", "InvertCarry", ")", ";", "<FIXE>" ]	[ "SDValue", "Sum", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT0", ",", "MVT", "::", "Glue", ")", ",", "OpLHS", ",", "OpRHS", ",", "OpCarryIn", ")", ";", "<BUGS>", "SDValue", "OutFlag", "=", "IsSigned", "?", "overflowFlagToValue", "(", "Sum", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT1", ",", "DAG", ")", ":", "carryFlagToValue", "(", "Sum", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT1", ",", "DAG", ")", ";", "<BUGE>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "DL", ",", "VTs", ",", "Sum", ",", "OutFlag", ")", ";", "}" ]
GCC	i386	MD	program_repair	CPU	616,557	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "VI4_AVX512VL", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V16SI", "<BUGE>", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	mips	MD	next_suggestion	CPU	616,558	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	616,559	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IsSigned", "=", "true", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IsSigned", "=", "true", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IsSigned", "=", "true", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	ARM	CPP	code_generation	CPU	616,560	[ "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPUSH", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";", "}" ]	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
GCC	rs6000	CPP	stmt_completion	CPU	616,561	[ "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";" ]	[ "_", "_", "ev64_opaque__", "t", ";", "t", "=", "_", "_", "ev_mwhumi", "(", "a", ",", "b", ")", ";", "return", "_", "_", "ev_mwumiaa", "(", "t", ",", "(", "(", "_", "_", "ev64_s32__", ")", "{" ]
GCC	sh	CPP	next_suggestion	CPU	616,562	[ "return", "res", ";" ]	[ "unsigned", "long", "long", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "mextr3\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,563	[ "Parser", ".", "Lex", "(", ")", ";" ]	[ "bool", "IntelSyntax", "=", "getParser", "(", ")", ".", "getAssemblerDialect", "(", ")", ";", "if", "(", "!", "IntelSyntax", ")", "{", "const", "AsmToken", "&", "TokPercent", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "TokPercent", ".", "is", "(", "AsmToken", "::", "Percent", ")", "&&", "<STR_LIT>", "Invalid token kind!", "<STR_LIT>", ")", ";", "StartLoc", "=", "TokPercent", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "if", "(", "IntelSyntax", ")", "return", "true", ";", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid register name", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "RegNo", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "RegNo", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ";", "if", "(", "!", "is64BitMode", "(", ")", ")", "{", "if", "(", "RegNo", "==", "X86", "::", "RIZ", "\|\|", "X86MCRegisterClasses", "[", "X86", "::", "GR64RegClassID", "]", ".", "contains", "(", "RegNo", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ")", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", "register %", "<STR_LIT>", "+", "Tok", ".", "getString", "(", ")", "+", "<STR_LIT>", " is only available in 64-bit mode", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", "&&", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", "st", "<STR_LIT>", "\|\|", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", "ST", "<STR_LIT>", ")", ")", "{", "RegNo", "=", "X86", "::", "ST0", ";", "EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "false", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "IntTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "IntTok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "IntTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected stack index", "<STR_LIT>", ")", ";", "switch", "(", "IntTok", ".", "getIntVal", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST0", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST1", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST2", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST3", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST4", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST5", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST6", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST7", ";", "break", ";", "default", ":", "return", "Error", "(", "IntTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "invalid stack index", "<STR_LIT>", ")", ";", "}", "if", "(", "getParser", "(", ")", ".", "Lex", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected ')'", "<STR_LIT>", ")", ";", "EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", "&&", "Tok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Tok", ".", "getString", "(", ")", ".", "startswith", "(", "<STR_LIT>", "db", "<STR_LIT>", ")", ")", "{", "switch", "(", "Tok", ".", "getString", "(", ")", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR0", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR1", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR2", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR3", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR4", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR5", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR6", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR7", ";", "break", ";", "}", "if", "(", "RegNo", "!=", "<NUM_LIT>", ")", "{", "EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "{", "if", "(", "IntelSyntax", ")", "return", "true", ";", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid register name", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,564	[ "=", "Rtt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	i386	CPP	stmt_completion	CPU	616,565	[ "LPREFIX", ",", "value", ")", ";" ]	[ "fprintf", "(", "file", ",", "<STR_LIT>", "%s%s%d\\n", "<STR_LIT>", ",", "directive", "," ]
LLVM	X86	CPP	stmt_completion	CPU	616,566	[ "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{" ]	[ "bool", "X86FastISel", "::", "X86SelectFPTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "X86ScalarSSEf64", "&&", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "I", "->", "getOperand" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,567	[ "(", "<NUM_LIT>", ")", ";" ]	[ "const", "TargetRegisterClass", "", "TRC", ",", "", "TRCsp", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "TRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "TRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "MRI", ".", "constrainRegClass", "(", "scratch", ",", "TRCsp", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "MRI", ".", "constrainRegClass", "(", "incr", ",", "TRCsp", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CmpOp", ")", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "scratch", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "Cond", ")", ";", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "scratch", ")", ".", "addReg", "(", "ptr", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "stxr_status", ")", ".", "addImm" ]
GCC	sparc	CPP	stmt_completion	CPU	616,568	[ "t2", ")", ";" ]	[ "static", "inline", "tree", "compound_expr", "(", "tree", "t1", ",", "tree", "t2", ")", "{", "return", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "t1", "," ]
LLVM	SystemZ	TD	next_suggestion	CPU	616,569	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,570	[ "<STR_LIT>", "AMD GCN GPUs", "<STR_LIT>", ",", "<STR_LIT>", "AMDGPU", "<STR_LIT>", ")", ";" ]	[ "RegisterTarget", "<", "Triple", "::", "r600", ",", "false", ">", "R600", "(", "getTheAMDGPUTarget", "(", ")", ",", "<STR_LIT>", "r600", "<STR_LIT>", ",", "<STR_LIT>", "AMD GPUs HD2XXX-HD6XXX", "<STR_LIT>", ",", "<STR_LIT>", "AMDGPU", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "getTheGCNTarget", "(", ")", ",", "<STR_LIT>", "amdgcn", "<STR_LIT>", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,571	[ "MI", ";" ]	[ "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "if", "(", "!", "IsVALU", "&&", "!", "IsMemOrExport", ")", "return", "WaitStatesNeeded", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", "->", "defs", "(", ")", ")", "{", "const", "int", "SMFMA4x4WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA16x16WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DotWriteDifferentVALUWrite", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWarWaitStates", "=", "<NUM_LIT>", ";", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "DOT", "=", "nullptr", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsDotWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "DOT", "&&", "DOT", "->", "getOpcode", "(", ")", "!=", "MI", "->", "getOpcode", "(", ")", ")", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "DotWriteDifferentVALUWrite", "-", "WaitStatesSinceDef", ")", ";", "MFMA", "=", "nullptr", ";", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsMFMAWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "MFMA", ")", "{", "int", "NeedWaitStates", "=", "MaxWaitStates", ";", "int", "NumPasses", "=", "TSchedModel", ".", "computeInstrLatency", "(", "MFMA", ")", ";", "if", "(", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", ")", "{", "switch", "(", "NumPasses", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "DMFMA4x4WriteVgprVALUWriteWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "DMFMA16x16WriteVgprVALUWriteWaitStates", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected number of cycles for dgemm", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "{", "NeedWaitStates", "=", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL_N_PassWriteVgprVALUWawWaitStates", "(", "NumPasses", ")", ":", "GFX940_SMFMA_N_PassWriteVgprVALUWawWaitStates", "(", "NumPasses", ")", ";", "}", "else", "{", "switch", "(", "NumPasses", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA4x4WriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA16x16WriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA32x32WriteVgprVALUWawWaitStates", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected number of passes for mfma", "<STR_LIT>", ")", ";", "}", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "auto", "IsSMFMAReadAsCFn", "=", "[", "&", "Reg", ",", "&", "MFMA", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "SIInstrInfo", "::", "isMFMA", "(", "MI", ")", "\|\|", "isDGEMM", "(", "MI", ".", "getOpcode", "(", ")", ")", "\|\|", "!", "MI", ".", "readsRegister", "(", "Reg", ",", "&", "TRI", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", "&&", "!", "isXDL", "(", "ST", ",", "MI", ")", ")", "return", "false", ";", "const", "MachineOperand", "", "SrcC", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "assert", "(", "SrcC", ")", ";", "if", "(", "!", "SrcC", "->", "isReg", "(", ")", "\|\|", "!", "TRI", ".", "regsOverlap", "(", "SrcC", "->", "getReg", "(", ")", ",", "Reg", ")", ")", "return", "false", ";", "MFMA", "=", "&" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,572	[ "Constraint", ")", ";" ]	[ "case", "'", "q", "'", ":", "case", "'", "v", "'", ":", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "C_RegisterClass", ";", "break", ";", "case", "'", "a", "'", ":", "return", "C_RegisterClass", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(" ]
GCC	arm	CPP	next_suggestion	CPU	616,573	[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	616,574	[ "}" ]	[ "MCOp", "=", "MCInstLowering", ".", "LowerOperand", "(", "MO", ")", ";", "return", "MCOp", ".", "isValid", "(", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,575	[ "}" ]	[ "bool", "AMDGPUInstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ")", "const", "{", "return", "false", ";" ]
GCC	i386	MD	stmt_completion	CPU	616,576	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
GCC	s390	MD	next_suggestion	MPU	616,577	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,578	[ "createUnpackMachineBundlesPass", "(", ")", ")", ";" ]	[ "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "PM", ".", "add", "(" ]
LLVM	AArch64	CPP	code_generation	CPU	616,579	[ "void", "add", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Idx", ",", "Color", "C", ")", "{", "LastInst", "=", "MI", ";", "LastInstIdx", "=", "Idx", ";", "LastColor", "=", "C", ";", "assert", "(", "(", "KillInstIdx", "==", "<NUM_LIT>", "\|\|", "LastInstIdx", "<", "KillInstIdx", ")", "&&", "<STR_LIT>", "Chain: broken invariant. A Chain can only be killed after its last ", "<STR_LIT>", "<STR_LIT>", "def", "<STR_LIT>", ")", ";", "Insts", ".", "insert", "(", "MI", ")", ";", "}" ]	[ "Add", "a", "string", "to", "the", "builder", "." ]
LLVM	ARM64	CPP	stmt_completion	CPU	616,580	[ "<STR_LIT>", ")", ")", "\|\|", "(", "SMO", ".", "getSegmentName", "(", ")", "==", "<STR_LIT>", "__DATA", "<STR_LIT>", "&&", "(", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__cfstring", "<STR_LIT>", "\|\|", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__objc_classrefs", "<STR_LIT>", "\|\|", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__objc_catlist", "<STR_LIT>", ")", ")", ")", ";" ]	[ "return", "(", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_CSTRING_LITERALS", "\|\|", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_4BYTE_LITERALS", "\|\|", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_8BYTE_LITERALS", "\|\|", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_16BYTE_LITERALS", "\|\|", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_LITERAL_POINTERS", "\|\|", "(", "SMO", ".", "getSegmentName", "(", ")", "==", "<STR_LIT>", "__TEXT", "<STR_LIT>", "&&", "(", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__eh_frame", "<STR_LIT>", "\|\|", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__ustring" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,581	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "N", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
GCC	sh	CPP	code_generation	CPU	616,582	[ "void", "final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_DUMPISIZE", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\n! at %04x\\n", "<STR_LIT>", ",", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ")", ";", "if", "(", "TARGET_RELAX", ")", "{", "rtx", "not", "e", ";", "not", "e", "=", "find_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "NULL_RTX", ")", ";", "if", "(", "not", "e", ")", "{", "rtx", "pattern", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", "pattern", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "pattern", ")", ")", "{", "case", "SET", ":", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pattern", ")", ")", "!=", "CALL", "&&", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SFUNC", ")", "{", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "not", "e", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "}", "case", "CALL", ":", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.uses %LL%d\\n", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "not", "e", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "}" ]	[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently", ".", "Here", "the", "argument", "OPVEC", "is", "the", "vector", "containing", "the", "operands", "extracted", "from", "INSN", ",", "and", "NOPERANDS", "is", "the", "number", "of", "elements", "of", "the", "vector", "which", "contain", "meaningful", "data", "for", "this", "insn", ".", "The", "contents", "of", "this", "vector", "are", "what", "will", "be", "used", "to", "convert", "the", "insn", "template", "into", "assembler", "code", ",", "so", "you", "can", "change", "the", "assembler", "output", "by", "changing", "the", "contents", "of", "the", "vector", ".", "We", "use", "it", "to", "check", "if", "the", "current", "insn", "needs", "a", "nop", "in", "front", "of", "it", "because", "of", "load", "delays", ",", "and", "also", "to", "update", "the", "delay", "slot", "statistics", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,583	[ "<STR_LIT>", "of INSERT_VECTOR_ELT\\n", "<STR_LIT>", ")", ";" ]	[ "SDValue", "Lane", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Value", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: DUPLANE works on 128-bit vectors, ", "<STR_LIT>", "<STR_LIT>", "widening it\\n", "<STR_LIT>", ")", ";", "Value", "=", "WidenVector", "(", "Value", ",", "DAG", ")", ";", "}", "unsigned", "Opcode", "=", "getDUPLANEOp", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "Value", ",", "Lane", ")", ";", "}", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "EVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "(", "EltTy", "==", "MVT", "::", "f16", "\|\|", "EltTy", "==", "MVT", "::", "f32", "\|\|", "EltTy", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Unsupported floating-point vector type", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: float constant splats, creating int ", "<STR_LIT>", "<STR_LIT>", "BITCASTS, and try again\\n", "<STR_LIT>", ")", ";", "MVT", "NewType", "=", "MVT", "::", "getIntegerVT", "(", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "NewType", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NewType", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "dl", ",", "Ops", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: trying to lower new vector: ", "<STR_LIT>", ";", "Val", ".", "dump", "(", ")", ";", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "}", "if", "(", "NumConstantLanes", ">", "<NUM_LIT>", "&&", "usesOnlyOneConstantValue", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ConstantValue", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "SDValue", "LaneIdx", "=", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Val", ",", "V", ",", "LaneIdx", ")", ";", "}", "}", "return", "Val", ";", "}", "if", "(", "isConstant", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: all elements are constant, use default ", "<STR_LIT>", "<STR_LIT>", "expansion\\n", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "NumElts", ">=", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "shuffle", "=", "ReconstructShuffle", "(", "Op", ",", "DAG", ")", ")", "return", "shuffle", ";", "}", "if", "(", "!", "isConstant", "&&", "!", "usesOnlyOneValue", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: alternatives failed, creating sequence ", "<STR_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	616,584	[ "}" ]	[ "class", "BaseShift", "<", "bits", "<", "<NUM_LIT>", ">", "shift_type", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", "=", "null_frag", ">", ":", "BaseTwoOperand", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", "}", ",", "regtype", ",", "asm", ",", "OpNode", ">", ",", "Sched", "<", "[", "WriteIS", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift_type", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,585	[ "}" ]	[ "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "AArch64_AM", ":", ":", "isSVEMaskOfIdenticalElements", "<", "int16_t", ">", "(", "Val", ")", ";", "}", "]", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,586	[ "GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", ")", ";" ]	[ "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "ARM", "::", "GPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2LDRi12", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "ARM", "::" ]
LLVM	X86	CPP	stmt_completion	CPU	616,587	[ "(", "V", ")", ";" ]	[ "if", "(", "isUndefOrZero", "(", "M", ")", ")", "{", "InsertPSMask", "\|=", "(", "<NUM_LIT>", "u", "<<", "DstIdx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getConstant", "(", "InsertPSMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "assert", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Shuffle index out of range", "<STR_LIT>", ")", ";", "InsertPSMask", "=", "(", "InsertPSMask", "&", "<NUM_LIT>", ")", "\|", "(", "(", "M", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Op1", "=", "Ops1", "[", "M", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "InsertPSMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "TargetMask0", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops0", ";", "if", "(", "!", "setTargetShuffleZeroElements", "(", "Op0", ",", "TargetMask0", ",", "Ops0", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "Updated", "=", "false", ";", "bool", "UseInput00", "=", "false", ";", "bool", "UseInput01", "=", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "M", "=", "TargetMask0", "[", "i", "]", ";", "if", "(", "(", "InsertPSMask", "&", "(", "<NUM_LIT>", "u", "<<", "i", ")", ")", "\|\|", "(", "i", "==", "(", "int", ")", "DstIdx", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "isUndefOrZero", "(", "M", ")", ")", "{", "InsertPSMask", "\|=", "(", "<NUM_LIT>", "u", "<<", "i", ")", ";", "Updated", "=", "true", ";", "continue", ";", "}", "if", "(", "M", "!=", "i", "&&", "M", "!=", "(", "i", "+", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "UseInput00", "\|=", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "<NUM_LIT>", ")", ";", "UseInput01", "\|=", "(", "<NUM_LIT>", "<=", "M", ")", ";", "}", "if", "(", "UseInput00", "&&", "!", "UseInput01", ")", "{", "Updated", "=", "true", ";", "Op0", "=", "Ops0", "[", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "!", "UseInput00", "&&", "UseInput01", ")", "{", "Updated", "=", "true", ";", "Op0", "=", "Ops0", "[", "<NUM_LIT>", "]", ";", "}", "if", "(", "Updated", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "InsertPSMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "isNoopShuffleMask", "(", "Mask", ")", ")", "return", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", "&&", "<STR_LIT>", "Bad word shuffle type!", "<STR_LIT>", ")", ";", "if", "(", "makeArrayRef", "(", "Mask", ")", ".", "equals", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "int", "DMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "int", "DOffset", "=", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DMask", "[", "DOffset", "+", "<NUM_LIT>", "]", "=", "DOffset", "+", "<NUM_LIT>", ";", "DMask", "[", "DOffset", "+", "<NUM_LIT>", "]", "=", "DOffset", "+", "<NUM_LIT>", ";", "MVT", "DVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "DVT", ",", "V", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DVT", ",", "V", ",", "getV4X86ShuffleImm8ForMask", "(", "DMask", ",", "DL", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "Mask", "[", "<NUM_LIT>", "]", "&&", "Mask", "[", "<NUM_LIT>", "]", "==", "Mask", "[", "<NUM_LIT>", "]", "&&", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "V", ".", "getOpcode", "(", ")", "!=", "N", ".", "getOpcode", "(", ")", "&&", "V", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "D", "=", "peekThroughOneUseBitcasts", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "D", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "D", ".", "hasOneUse", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "VMask", "=", "getPSHUFShuffleMask" ]
LLVM	ARM	TD	next_suggestion	CPU	616,588	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	616,589	[ "}" ]	[ "for", "(", "Function", "&", "F", ":", "M", ")", "for", "(", "auto", "&", "BB", ":", "F", ")", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "PHINode", "", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "&", "I", ")", ";", "if", "(", "!", "PN", "\|\|", "PN", "->", "use_empty", "(", ")", ")", "continue", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "PN", "->", "getNumIncomingValues", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "auto", "", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "PN", "->", "getIncomingValue", "(", "i", ")", ")", ";", "if", "(", "!", "GV", ")", "continue", ";", "if", "(", "GV", "->", "hasAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "GV", "->", "hasAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "relocation global in PHI node", "<STR_LIT>", ")", ";", "}", "}" ]
GCC	aarch64	MD	next_suggestion	CPU	616,590	[ "[", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	program_repair	GPU	616,591	[ "<FIXS>", "{", "NoAlias", ",", "MayAlias", ",", "MayAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "{", "NoAlias", ",", "MayAlias", ",", "MayAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "<FIXE>" ]	[ "static", "const", "AliasResult", "ASAliasRulesPrivIsZero", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "MayAlias", ",", "NoAlias", ",", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "<BUGS>", "{", "NoAlias", ",", "MayAlias", ",", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "{", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "<BUGE>", "{", "NoAlias", ",", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "{", "MayAlias", ",", "MayAlias", ",", "MayAlias", ",", "MayAlias", ",", "MayAlias", ",", "MayAlias", "}", ",", "{", "NoAlias", ",", "NoAlias", ",", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "MayAlias", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	616,592	[ "}" ]	[ "AssemblerDialect", "=", "AsmWriterFlavor", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", "\\t.weak\\t", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", "\\t.set\\t", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ".", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "Dwarf", ";", "AbsoluteEHSectionOffsets", "=", "false", ";", "if", "(", "Triple", ".", "getOS", "(", ")", "==", "Triple", "::", "Linux", ")", "NonexecutableStackDirective", "=", "<STR_LIT>", "\\t.section\\t.note.GNU-stack,\\\"\\\",@progbits", "<STR_LIT>", ";" ]
GCC	s390	CPP	stmt_completion	MPU	616,593	[ ")", ";" ]	[ "return", "s390_class_max_nregs", "(", "REGNO_REG_CLASS", "(", "regno", ")", ",", "mode" ]
LLVM	X86	CPP	next_suggestion	CPU	616,594	[ "return", "FrameAddr", ";" ]	[ "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RBP", ":", "X86", "::", "EBP", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	616,595	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "V4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";" ]
GCC	s390	CPP	code_generation	MPU	616,596	[ "static", "void", "s390_frame_info", "(", "void", ")", "{", "int", "i", ";", "cfun_frame_layout", ".", "frame_size", "=", "get_frame_size", "(", ")", ";", "if", "(", "!", "TARGET_64BIT", "&&", "cfun_frame_layout", ".", "frame_size", ">", "<NUM_LIT>", ")", "fatal_error", "(", "<STR_LIT>", "total size of local variables exceeds architecture limit", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_PACKED_STACK", ")", "{", "cfun_frame_layout", ".", "backchain_offset", "=", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "f0_offset", "=", "<NUM_LIT>", "", "UNITS_PER_WORD", ";", "cfun_frame_layout", ".", "f4_offset", "=", "cfun_frame_layout", ".", "f0_offset", "+", "<NUM_LIT>", "", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "f8_offset", "=", "-", "cfun_frame_layout", ".", "high_fprs", "", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "(", "cfun_frame_layout", ".", "first_save_gpr_slot", "", "UNITS_PER_WORD", ")", ";", "}", "else", "if", "(", "TARGET_BACKCHAIN", ")", "{", "cfun_frame_layout", ".", "backchain_offset", "=", "(", "STACK_POINTER_OFFSET", "-", "UNITS_PER_WORD", ")", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "(", "cfun_frame_layout", ".", "backchain_offset", "-", "(", "STACK_POINTER_REGNUM", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", "+", "<NUM_LIT>", ")", "", "UNITS_PER_WORD", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "cfun_frame_layout", ".", "f4_offset", "=", "(", "cfun_frame_layout", ".", "gprs_offset", "-", "<NUM_LIT>", "", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f0_offset", "=", "(", "cfun_frame_layout", ".", "f4_offset", "-", "<NUM_LIT>", "", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "cfun_frame_layout", ".", "f0_offset", "=", "(", "(", "cfun_frame_layout", ".", "gprs_offset", "&", "~", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", "", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f4_offset", "=", "(", "cfun_frame_layout", ".", "f0_offset", "-", "<NUM_LIT>", "", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "else", "{", "cfun_frame_layout", ".", "f4_offset", "=", "(", "STACK_POINTER_OFFSET", "-", "<NUM_LIT>", "", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f0_offset", "=", "(", "cfun_frame_layout", ".", "f4_offset", "-", "<NUM_LIT>", "", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "cfun_frame_layout", ".", "f0_offset", "-", "cfun_gprs_save_area_size", ";", "}", "if", "(", "current_function_is_leaf", "&&", "!", "TARGET_TPF_PROFILING", "&&", "cfun_frame_layout", ".", "frame_size", "==", "<NUM_LIT>", "&&", "!", "cfun_save_high_fprs_p", "&&", "!", "current_function_calls_alloca", "&&", "!", "current_function_stdarg", ")", "return", ";", "if", "(", "!", "TARGET_PACKED_STACK", ")", "cfun_frame_layout", ".", "frame_size", "+=", "(", "STACK_POINTER_OFFSET", "+", "current_function_outgoing_args_size", "+", "cfun_frame_layout", ".", "high_fprs", "", "<NUM_LIT>", ")", ";", "else", "{", "if", "(", "TARGET_BACKCHAIN", ")", "cfun_frame_layout", ".", "frame_size", "+=", "UNITS_PER_WORD", ";", "cfun_frame_layout", ".", "f8_offset", "=", "(", "MIN", "(", "MIN", "(", "cfun_frame_layout", ".", "f0_offset", ",", "cfun_frame_layout", ".", "f4_offset", ")", ",", "cfun_frame_layout", ".", "gprs_offset", ")", "-", "cfun_frame_layout", ".", "high_fprs", "", "<NUM_LIT>", ")", ";", "cfun_frame_layout", ".", "frame_size", "+=", "cfun_frame_layout", ".", "high_fprs", "", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "cfun_fpr_bit_p", "(", "i", ")", ")", "cfun_frame_layout", ".", "frame_size", "+=", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "frame_size", "+=", "cfun_gprs_save_area_size", ";", "cfun_frame_layout", ".", "frame_size", "=", "(", "(", "cfun_frame_layout", ".", "frame_size", "+", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "&", "~", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", ";", "cfun_frame_layout", ".", "frame_size", "+=", "current_function_outgoing_args_size", ";", "}", "}" ]	[ "Fill", "FRAME", "with", "info", "about", "frame", "of", "current", "function", "." ]
LLVM	Mandarin	CPP	next_suggestion	CPU	616,597	[ "OS", "<<", "<STR_LIT>", "/", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "reg", ")", ")", ".", "lower", "(", ")", "<<", "<STR_LIT>", "_", "<STR_LIT>", "<<", "N", "<<", "<STR_LIT>", "/", "<STR_LIT>", ";" ]	[ "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "switch", "(", "N", ")", "{", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "}", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,598	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,599	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_l16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

XCore

CPP

stmt_completion

MPU

616,500

[ "XCore", "<STR_LIT>", ")", ";" ]

[ "void", "LLVMInitializeXCoreTargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "xcore", ">", "X", "(", "TheXCoreTarget", ",", "<STR_LIT>", "xcore", "<STR_LIT>", ",", "<STR_LIT>" ]

LLVM

TriCore

TD

stmt_completion

MPU

616,501

[ "}", "=", "s1_d", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "s2", ";", "bits", "<", "<NUM_LIT>", ">", "s1_d", ";", "bits", "<", "<NUM_LIT>", ">", "n", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "s2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,502

[ "false", ";" ]

[ "const", "HexagonRegisterInfo", "&", "HRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "HRI", ".", "getMinimalPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "RC", "==", "&", "Hexagon", "::", "PredRegsRegClass", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "return", "true", ";", "}", "continue", ";", "}", "else", "if", "(", "MO", ".", "isRegMask", "(", ")", ")", "{", "for", "(", "Register", "PR", ":", "Hexagon", "::", "PredRegsRegClass", ")", "{", "if", "(", "!", "MI", ".", "modifiesRegister", "(", "PR", ",", "&", "HRI", ")", ")", "continue", ";", "Pred", ".", "push_back", "(", "MO", ")", ";", "return", "true", ";", "}", "}", "}", "return" ]

LLVM

AArch64

CPP

code_generation

CPU

616,503

[ "MachineBasicBlock", "*", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "MI", ".", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction for custom inserter!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitF128CSEL", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "EmitLoweredCatchRet", "(", "MI", ",", "BB", ")", ";", "}", "}" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

LLVM

WebAssembly

TD

stmt_completion

Virtual ISA

616,504

[ "undef", ")", ")", ",", "i8", ")", ",", "(", "EXTRACT_LANE_v16i8_s", "V128", ":", "$", "vec", ",", "<NUM_LIT>", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "(", "v16i8", "V128", ":", "$", "vec", ")", "," ]

GCC

csky

CPP

stmt_completion

CPU

616,505

[ "=", "<NUM_LIT>", ";" ]

[ "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "return", "true", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_VEC", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_DIFF_VEC", "&&", "get_attr_far_jump", "(", "insn", ")", "==", "FAR_JUMP_YES", ")", "{", "cfun", "->", "machine", "->", "far_jump_used" ]

LLVM

AArch64

CPP

next_suggestion

CPU

616,506

[ "}" ]

[ "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "bool", "Valid", ";", "auto", "Mapper", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", ";", "unsigned", "psbhint", "=", "Mapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ",", "Valid", ")", ";", "if", "(", "!", "Valid", ")", "{", "TokError", "(", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";" ]

LLVM

Sparc

CPP

program_repair

CPU

616,507

[ "<FIXS>", "BuildMI", "(", "MBB", ",", "I", ",", "Subtarget", ".", "isV9", "(", ")", "?", "V8", "::", "FMOVD", ":", "V8", "::", "FpMOVD", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "<FIXE>" ]

[ "else", "if", "(", "RC", "==", "V8", "::", "FPRegsRegisterClass", ")", "BuildMI", "(", "MBB", ",", "I", ",", "V8", "::", "FMOVS", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "else", "if", "(", "RC", "==", "V8", "::", "DFPRegsRegisterClass", ")", "<BUGS>", "BuildMI", "(", "MBB", ",", "I", ",", "V8", "::", "FpMOVD", ",", "<NUM_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "<BUGE>", "elseassert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Can't copy this register", "<STR_LIT>", ")", ";", "}" ]

GCC

i386

CPP

stmt_completion

CPU

616,508

[ "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask3_fnmsub_round_ph", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "_", "_", "mmask32", "_", "_", "U", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfnmsubph512_mask3", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(", "_", "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

616,509

[ "signed", "short", ")", "a2", ",", "(", "vector", "signed", "int", ")", "a3", ")", ";" ]

[ "return", "(", "vector", "signed", "int", ")", "_", "_", "builtin_altivec_vmsumshs", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector" ]

GCC

i386

CPP

stmt_completion

CPU

616,510

[ "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtsepi64_epi16", "(", "_", "_", "m128i", "_", "_", "O", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsqw128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "O", ",", "_" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,511

[ "}" ]

[ "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", "&&", "(", "!", "TRI", "->", "isCFISavedRegsSpillEnabled", "(", ")", "||", "(", "i", "!=", "ReturnAddressSaveIndex", "&&", "i", "!=", "EXECSaveIndex", ")", ")", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{", "if", "(", "R", ".", "second", ".", "FullyAllocated", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

616,512

[ ")", "]", ")" ]

[ "(", "sign_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

visium

MD

next_suggestion

Virtual ISA

616,513

[ "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "visium_split_cbranch", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "," ]

LLVM

AArch64

CPP

next_suggestion

CPU

616,514

[ "}" ]

[ "unsigned", "Bit", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "bool", "Invert", "=", "false", ";", "SDValue", "TestSrc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewTestSrc", "=", "getTestBitOperand", "(", "TestSrc", ",", "Bit", ",", "Invert", ",", "DAG", ")", ";", "if", "(", "TestSrc", "==", "NewTestSrc", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Invert", ")", "{", "if", "(", "NewOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "{", "assert", "(", "NewOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

616,515

[ "<", "=", "<NUM_LIT>", ";" ]

[ "def", "Imm24bitAsmOperand", ":", "ImmAsmOperand", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm24b", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm" ]

GCC

mips

MD

stmt_completion

CPU

616,516

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

616,517

[ "suffix", ")", "tGPREven", ":", "$", "RdaDest", ",", "MQPR", ":", "$", "Qn", ",", "MQPR", ":", "$", "Qm", ",", "vpred_n", ":", "$", "vp", ")", ">", ";" ]

[ "foreach", "acc", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", "in", "{", "foreach", "suffix", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "]", "in", "{", "def", ":", "MVEInstAlias", "<", "<STR_LIT>", "#", "acc", "#", "<STR_LIT>", "#", "suffix", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "<STR_LIT>", "#", "acc", "#" ]

LLVM

XCore

CPP

stmt_completion

MPU

616,518

[ "const", "{" ]

[ "const", "XCoreTargetLowering", "*", "getTargetLowering", "(", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,519

[ ";" ]

[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,520

[ "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ")", ")", ";" ]

[ "void", "AArch64InstructionSelector", "::", "renderFPImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected G_FCONSTANT", "<STR_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "." ]

LLVM

Teak

CPP

stmt_completion

DSP

616,521

[ "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";" ]

[ "return", "(", "this", "->", "storage" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

616,522

[ ":" ]

[ "void", "WebAssemblyInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Desc", ".", "isVariadic", "(", ")", ")", "for", "(", "auto", "i", "=", "Desc", ".", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "i", ",", "OS", ")", ";", "}", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "WebAssembly", "::", "LOOP", ":", "{", "uint64_t", "TopLabel", "=", "ControlFlowCounter", "++", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "label", "<STR_LIT>", "+", "utostr", "(", "TopLabel", ")", "+", "'", ":", "'", ")", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "TopLabel", ",", "true", ")", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "BLOCK", ":", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "break", ";", "case", "WebAssembly", "::", "END_LOOP", ":", "ControlFlowStack", ".", "pop_back", "(", ")", ";", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "label", "<STR_LIT>", "+", "utostr", "(", "ControlFlowStack", ".", "pop_back_val", "(", ")", ".", "first", ")", "+", "'", ":", "'", ")", ";", "break", ";", "case", "WebAssembly", "::", "END_BLOCK" ]

GCC

aarch64

CPP

stmt_completion

CPU

616,523

[ "DImode", ")", ";" ]

[ "if", "(", "reg_class_subset_p", "(", "rclass", ",", "FP_REGS", ")", "&&", "!", "(", "(", "REG_P", "(", "x", ")", "&&", "HARD_REGISTER_P", "(", "x", ")", ")", "||", "aarch64_simd_valid_immediate", "(", "x", ",", "NULL", ")", ")", "&&", "mode", "!=", "VNx16QImode", ")", "{", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "if", "(", "(", "vec_flags", "&", "VEC_SVE_DATA", ")", "&&", "(", "(", "vec_flags", "&", "VEC_PARTIAL", ")", "||", "BYTES_BIG_ENDIAN", ")", ")", "{", "sri", "->", "icode", "=", "CODE_FOR_aarch64_sve_reload_mem", ";", "return", "NO_REGS", ";", "}", "}", "if", "(", "MEM_P", "(", "x", ")", "&&", "SYMBOL_REF_P", "(", "x", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", "&&", "(", "SCALAR_FLOAT_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", "||", "targetm", ".", "vector_mode_supported_p", "(", "GET_MODE", "(", "x", ")", ")", ")", "&&", "!", "aarch64_pcrelative_literal_loads", ")", "{", "sri", "->", "icode", "=", "code_for_aarch64_reload_movcp", "(", "mode", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

616,524

[ "O", "<<", "<STR_LIT>", "}", "<STR_LIT>", ";" ]

[ "void", "ARMInstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "{", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "}" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

616,525

[ ";" ]

[ "NumArguments", "++" ]

GCC

iq2000

CPP

program_repair

CPU

616,526

[ "<FIXS>", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "total_size", ";", "<FIXE>" ]

[ "voidiq2000_expand_epilogue", "(", "void", ")", "{", "<BUGS>", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "frame", ".", "total_size", ";", "<BUGE>", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "tmp_rtx", "=", "(", "rtx", ")", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,527

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

616,528

[ "}" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

GCC

alpha

MD

next_suggestion

MPU

616,529

[ "}", ")" ]

[ "<STR_LIT>", "{", "alpha_expand_builtin_vector_binop", "(", "gen_sminv8qi3", ",", "V8QImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

616,530

[ ".", "pop_back_val", "(", ")", ";" ]

[ "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "WL", ";", "WL", ".", "push_back", "(", "MBB", ")", ";", "while", "(", "!", "WL", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "WL" ]

LLVM

PowerPC

TD

stmt_completion

CPU

616,531

[ "<STR_LIT>", ";" ]

[ "def", "s5imm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCS5ImmAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType", "=" ]

LLVM

X86

CPP

program_repair

CPU

616,532

[ "<FIXS>", "if", "(", "!", "A_Base", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "MRE", ".", "r_word1", "=", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ";", "Writer", "->", "addRelocation", "(", "A_Base", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "if", "(", "B_Base", ")", "RelSymbol", "=", "B_Base", ";", "else", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "RelSymbol", "=", "Asm", ".", "getAtom", "(", "&", "SD", ")", ";", "<FIXE>" ]

[ "Value", "-=", "Writer", "->", "getSymbolAddress", "(", "&", "B_SD", ",", "Layout", ")", "-", "(", "!", "B_Base", "?", "<NUM_LIT>", ":", "Writer", "->", "getSymbolAddress", "(", "B_Base", ",", "Layout", ")", ")", ";", "<BUGS>", "if", "(", "A_Base", ")", "{", "Index", "=", "A_Base", "->", "getIndex", "(", ")", ";", "IsExtern", "=", "<NUM_LIT>", ";", "}", "else", "{", "<BUGE>", "Index", "=", "A_SD", ".", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "<BUGS>", "IsExtern", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "Type", "=", "MachO", "::", "X86_64_RELOC_UNSIGNED", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "<BUGS>", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsExtern", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ")", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "if", "(", "B_Base", ")", "{", "Index", "=", "B_Base", "->", "getIndex", "(", ")", ";", "IsExtern", "=", "<NUM_LIT>", ";", "}", "else", "{", "<BUGE>", "Index", "=", "B_SD", ".", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "<BUGS>", "IsExtern", "=", "<NUM_LIT>", ";", "}", "<BUGE>", "Type", "=", "MachO", "::", "X86_64_RELOC_SUBTRACTOR", ";", "}", "else", "{", "const", "MCSymbol", "*", "Symbol", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "MCSymbolData", "&", "SD", "=", "Asm", ".", "getSymbolData", "(", "*", "Symbol", ")", ";", "<BUGS>", "const", "MCSymbolData", "*", "Base", "=", "Asm", ".", "getAtom", "(", "&", "SD", ")", ";", "<BUGE>" ]

LLVM

ARM64

TD

next_suggestion

CPU

616,533

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

GCC

s390

MD

stmt_completion

MPU

616,534

[ "VI_HW", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]

[ "(", "match_operand", ":", "VI_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,535

[ "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{" ]

[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "PPCInstrInfo", "::" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,536

[ ";" ]

[ "auto", "Conflict", "=", "Map", ".", "find", "(", "Reg", ")", ";", "if", "(", "Conflict", "==", "Map", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";", "LaneBitmask", "Mask", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "(", "Conflict", "->", "second", ".", "second", "&", "Mask", ")", ".", "any", "(", ")", ")", "return", "false", ";", "}", "return", "true" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,537

[ "idx", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

pa

MD

stmt_completion

CPU

616,538

[ ")", "]" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

616,539

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

616,540

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "VI4F_128", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "SSEMODE4S", "<BUGE>", "(", "vec_concat", ":", "ssedoublevecmode", ">", "<BUGS>", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

616,541

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "minor", ";" ]

[ "class", "MSA_2R_FILL_FMT", "<", "bits", "<", "<NUM_LIT>", ">", "major", ",", "bits", "<", "<NUM_LIT>", ">", "df", ",", "bits", "<", "<NUM_LIT>", ">", "minor", ">", ":", "MSAInst", "{", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "wd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "major", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "df", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "wd", ";" ]

GCC

stormy16

MD

program_repair

CPU

616,542

[ "<FIXS>", "xstormy16_expand_casesi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ECLair

CPP

stmt_completion

MPU

616,543

[ "Tok", ";" ]

[ "assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", "Invalid type access!", "<STR_LIT>", ")", ";", "return" ]

GCC

mips

CPP

program_repair

CPU

616,544

[ "<FIXS>", "unsigned", "int", "regno", ",", "end_regno", ";", "<FIXE>", "<FIXS>", "end_regno", "=", "END_REGNO", "(", "reg", ")", ";", "for", "(", "regno", "=", "REGNO", "(", "reg", ")", ";", "regno", "end_regno", ";", "regno", "++", ")", "if", "(", "state", "->", "last_set", "[", "regno", "]", ".", "insn", "!=", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "t", "=", "(", "state", "->", "last_set", "[", "regno", "]", ".", "time", "+", "insn_latency", "(", "state", "->", "last_set", "[", "regno", "]", ".", "insn", ",", "insn", ")", ")", ";", "<FIXE>" ]

[ "static", "voidmips_sim_wait_reg", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ",", "rtx", "reg", ")", "{", "<BUGS>", "unsigned", "int", "i", ";", "<BUGE>", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "HARD_REGNO_NREGS", "(", "REGNO", "(", "reg", ")", ",", "GET_MODE", "(", "reg", ")", ")", ";", "i", "++", ")", "if", "(", "state", "->", "last_set", "[", "REGNO", "(", "reg", ")", "+", "i", "]", ".", "insn", "!=", "<NUM_LIT>", ")", "<BUGE>", "{", "unsigned", "int", "t", ";", "<BUGS>", "t", "=", "state", "->", "last_set", "[", "REGNO", "(", "reg", ")", "+", "i", "]", ".", "time", ";", "t", "+=", "insn_latency", "(", "state", "->", "last_set", "[", "REGNO", "(", "reg", ")", "+", "i", "]", ".", "insn", ",", "insn", ")", ";", "<BUGE>", "while", "(", "state", "->", "time", "t", ")", "mips_sim_next_cycle", "(", "state", ")", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,545

[ ",", "ZPR8", ",", "vecshiftL8", ",", "ElementSizeB", ">", ";" ]

[ "def", "_B", ":", "sve_int_bin_pred_shift_imm", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "opc", ",", "asm" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,546

[ ",", "<STR_LIT>", ">", ";" ]

[ "def", "SMC", ":", "ExceptionGeneration", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

s390

CPP

next_suggestion

MPU

616,547

[ "}" ]

[ "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "SImode", ",", "size", ")", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ")", ";", "set_mem_size", "(", "dest", ",", "size", ")", ";", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "GEN_INT", "(", "stcmh_width", ")", ",", "const0_rtx", ")", ",", "gen_rtx_LSHIFTRT", "(", "word_mode", ",", "src", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "return", "true", ";", "}", "}", "if", "(", "(", "bitpos", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitpos", "&", "<NUM_LIT>", ")", "==", "(", "(", "bitpos", "+", "bitsize", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "&&", "MEM_P", "(", "src", ")", "&&", "(", "mode", "==", "DImode", "||", "mode", "==", "SImode", ")", "&&", "register_operand", "(", "dest", ",", "mode", ")", ")", "{", "if", "(", "smode_bsize", "==", "bitsize", "&&", "bitpos", "==", "mode_bsize", "-", "smode_bsize", ")", "{", "op", "=", "gen_rtx_STRICT_LOW_PART", "(", "VOIDmode", ",", "gen_lowpart", "(", "smode", ",", "dest", ")", ")", ";", "op", "=", "gen_rtx_SET", "(", "op", ",", "gen_lowpart", "(", "smode", ",", "src", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clobber", ")", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "TARGET_Z10", "&&", "(", "mode", "==", "DImode", "||", "mode", "==", "SImode", ")", ")", "{", "machine_mode", "mode_s", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "{", "if", "(", "src", "==", "const0_rtx", "&&", "bitpos", "/", "<NUM_LIT>", "==", "(", "bitpos", "+", "bitsize", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "return", "false", ";", "else", "src", "=", "force_reg", "(", "mode", ",", "src", ")", ";", "}", "else", "if", "(", "mode_s", "!=", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_BITSIZE", "(", "mode_s", ")", ">=", "bitsize", ")", ";", "src", "=", "force_reg", "(", "mode_s", ",", "src", ")", ";", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,548

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

616,549

[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "XFmode", ")" ]

[ "UNSPEC_FPATAN", ")", ")", "(", "clobber", "(", "match_scratch", ":", "XF", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{" ]

LLVM

MCS51

CPP

next_suggestion

MPU

616,550

[ "}" ]

[ "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "MVT", "::", "i8", ")", ")", "{", "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Invalid register size", "<STR_LIT>", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

616,551

[ "<FIXS>", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKLWriteResGroup138", ":", "SchedWriteRes", "[", "SKLPort0", ",", "SKLPort5", ",", "SKLPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,552

[ "true", ";" ]

[ "RLI", ".", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "RLI", ".", "Ptr", ".", "getValueType", "(", ")", ",", "RLI", ".", "Ptr", ",", "LD", "->", "getOffset", "(", ")", ")", ";", "}", "RLI", ".", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "RLI", ".", "MPI", "=", "LD", "->", "getPointerInfo", "(", ")", ";", "RLI", ".", "IsDereferenceable", "=", "LD", "->", "isDereferenceable", "(", ")", ";", "RLI", ".", "IsInvariant", "=", "LD", "->", "isInvariant", "(", ")", ";", "RLI", ".", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "RLI", ".", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "RLI", ".", "Ranges", "=", "LD", "->", "getRanges", "(", ")", ";", "RLI", ".", "ResChain", "=", "SDValue", "(", "LD", ",", "LD", "->", "isIndexed", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return" ]

LLVM

MCS51

CPP

code_generation

MPU

616,553

[ "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "}" ]

[ "Add", "a", "new", "MCExpr", "operand", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,554

[ "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";" ]

[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "AMDGPU", "::", "initDefaultAMDKernelCodeT", "(", "Out", ",", "&", "STM", ")", ";", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", "|", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", "<<", "<NUM_LIT>", ")", ";", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_SIZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,555

[ "<STR_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=" ]

LLVM

AArch64

CPP

program_repair

CPU

616,556

[ "<FIXS>", "SDValue", "OutFlag", "=", "IsSigned", "?", "overflowFlagToValue", "(", "Sum", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT1", ",", "DAG", ")", ":", "carryFlagToValue", "(", "Sum", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT1", ",", "DAG", ",", "InvertCarry", ")", ";", "<FIXE>" ]

[ "SDValue", "Sum", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT0", ",", "MVT", "::", "Glue", ")", ",", "OpLHS", ",", "OpRHS", ",", "OpCarryIn", ")", ";", "<BUGS>", "SDValue", "OutFlag", "=", "IsSigned", "?", "overflowFlagToValue", "(", "Sum", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT1", ",", "DAG", ")", ":", "carryFlagToValue", "(", "Sum", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "VT1", ",", "DAG", ")", ";", "<BUGE>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "DL", ",", "VTs", ",", "Sum", ",", "OutFlag", ")", ";", "}" ]

GCC

i386

MD

program_repair

CPU

616,557

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI4_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "VI4_AVX512VL", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V16SI", "<BUGE>", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

mips

MD

next_suggestion

CPU

616,558

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

616,559

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "UnscaledOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IsSigned", "=", "true", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IsSigned", "=", "true", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IsSigned", "=", "true", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

ARM

CPP

code_generation

CPU

616,560

[ "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPUSH", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "return", "true", ";", "}" ]

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]

GCC

rs6000

CPP

stmt_completion

CPU

616,561

[ "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";" ]

[ "_", "_", "ev64_opaque__", "t", ";", "t", "=", "_", "_", "ev_mwhumi", "(", "a", ",", "b", ")", ";", "return", "_", "_", "ev_mwumiaa", "(", "t", ",", "(", "(", "_", "_", "ev64_s32__", ")", "{" ]

GCC

sh

CPP

next_suggestion

CPU

616,562

[ "return", "res", ";" ]

[ "unsigned", "long", "long", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "mextr3\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,563

[ "Parser", ".", "Lex", "(", ")", ";" ]

[ "bool", "IntelSyntax", "=", "getParser", "(", ")", ".", "getAssemblerDialect", "(", ")", ";", "if", "(", "!", "IntelSyntax", ")", "{", "const", "AsmToken", "&", "TokPercent", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "TokPercent", ".", "is", "(", "AsmToken", "::", "Percent", ")", "&&", "<STR_LIT>", "Invalid token kind!", "<STR_LIT>", ")", ";", "StartLoc", "=", "TokPercent", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "if", "(", "IntelSyntax", ")", "return", "true", ";", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid register name", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "RegNo", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "RegNo", "=", "MatchRegisterName", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ";", "if", "(", "!", "is64BitMode", "(", ")", ")", "{", "if", "(", "RegNo", "==", "X86", "::", "RIZ", "||", "X86MCRegisterClasses", "[", "X86", "::", "GR64RegClassID", "]", ".", "contains", "(", "RegNo", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegNo", ")", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", "register %", "<STR_LIT>", "+", "Tok", ".", "getString", "(", ")", "+", "<STR_LIT>", " is only available in 64-bit mode", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", "&&", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", "st", "<STR_LIT>", "||", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", "ST", "<STR_LIT>", ")", ")", "{", "RegNo", "=", "X86", "::", "ST0", ";", "EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "false", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "IntTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "IntTok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "IntTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected stack index", "<STR_LIT>", ")", ";", "switch", "(", "IntTok", ".", "getIntVal", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST0", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST1", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST2", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST3", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST4", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST5", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST6", ";", "break", ";", "case", "<NUM_LIT>", ":", "RegNo", "=", "X86", "::", "ST7", ";", "break", ";", "default", ":", "return", "Error", "(", "IntTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "invalid stack index", "<STR_LIT>", ")", ";", "}", "if", "(", "getParser", "(", ")", ".", "Lex", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected ')'", "<STR_LIT>", ")", ";", "EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", "&&", "Tok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Tok", ".", "getString", "(", ")", ".", "startswith", "(", "<STR_LIT>", "db", "<STR_LIT>", ")", ")", "{", "switch", "(", "Tok", ".", "getString", "(", ")", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR0", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR1", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR2", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR3", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR4", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR5", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR6", ";", "break", ";", "case", "'", "<NUM_LIT>", "'", ":", "RegNo", "=", "X86", "::", "DR7", ";", "break", ";", "}", "if", "(", "RegNo", "!=", "<NUM_LIT>", ")", "{", "EndLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "{", "if", "(", "IntelSyntax", ")", "return", "true", ";", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid register name", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";", "}", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,564

[ "=", "Rtt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

i386

CPP

stmt_completion

CPU

616,565

[ "LPREFIX", ",", "value", ")", ";" ]

[ "fprintf", "(", "file", ",", "<STR_LIT>", "%s%s%d\\n", "<STR_LIT>", ",", "directive", "," ]

LLVM

X86

CPP

stmt_completion

CPU

616,566

[ "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{" ]

[ "bool", "X86FastISel", "::", "X86SelectFPTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "X86ScalarSSEf64", "&&", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "I", "->", "getOperand" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,567

[ "(", "<NUM_LIT>", ")", ";" ]

[ "const", "TargetRegisterClass", "*", "TRC", ",", "*", "TRCsp", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "TRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "TRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "MRI", ".", "constrainRegClass", "(", "scratch", ",", "TRCsp", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "MRI", ".", "constrainRegClass", "(", "incr", ",", "TRCsp", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CmpOp", ")", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "scratch", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "Cond", ")", ";", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "scratch", ")", ".", "addReg", "(", "ptr", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "stxr_status", ")", ".", "addImm" ]

GCC

sparc

CPP

stmt_completion

CPU

616,568

[ "t2", ")", ";" ]

[ "static", "inline", "tree", "compound_expr", "(", "tree", "t1", ",", "tree", "t2", ")", "{", "return", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "t1", "," ]

LLVM

SystemZ

TD

next_suggestion

CPU

616,569

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,570

[ "<STR_LIT>", "AMD GCN GPUs", "<STR_LIT>", ",", "<STR_LIT>", "AMDGPU", "<STR_LIT>", ")", ";" ]

[ "RegisterTarget", "<", "Triple", "::", "r600", ",", "false", ">", "R600", "(", "getTheAMDGPUTarget", "(", ")", ",", "<STR_LIT>", "r600", "<STR_LIT>", ",", "<STR_LIT>", "AMD GPUs HD2XXX-HD6XXX", "<STR_LIT>", ",", "<STR_LIT>", "AMDGPU", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "amdgcn", ",", "false", ">", "GCN", "(", "getTheGCNTarget", "(", ")", ",", "<STR_LIT>", "amdgcn", "<STR_LIT>", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,571

[ "MI", ";" ]

[ "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "if", "(", "!", "IsVALU", "&&", "!", "IsMemOrExport", ")", "return", "WaitStatesNeeded", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", "->", "defs", "(", ")", ")", "{", "const", "int", "SMFMA4x4WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA16x16WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DotWriteDifferentVALUWrite", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWarWaitStates", "=", "<NUM_LIT>", ";", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "DOT", "=", "nullptr", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsDotWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "DOT", "&&", "DOT", "->", "getOpcode", "(", ")", "!=", "MI", "->", "getOpcode", "(", ")", ")", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "DotWriteDifferentVALUWrite", "-", "WaitStatesSinceDef", ")", ";", "MFMA", "=", "nullptr", ";", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsMFMAWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "MFMA", ")", "{", "int", "NeedWaitStates", "=", "MaxWaitStates", ";", "int", "NumPasses", "=", "TSchedModel", ".", "computeInstrLatency", "(", "MFMA", ")", ";", "if", "(", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", ")", "{", "switch", "(", "NumPasses", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "DMFMA4x4WriteVgprVALUWriteWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "DMFMA16x16WriteVgprVALUWriteWaitStates", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected number of cycles for dgemm", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "{", "NeedWaitStates", "=", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL_N_PassWriteVgprVALUWawWaitStates", "(", "NumPasses", ")", ":", "GFX940_SMFMA_N_PassWriteVgprVALUWawWaitStates", "(", "NumPasses", ")", ";", "}", "else", "{", "switch", "(", "NumPasses", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA4x4WriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA16x16WriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "SMFMA32x32WriteVgprVALUWawWaitStates", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected number of passes for mfma", "<STR_LIT>", ")", ";", "}", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "auto", "IsSMFMAReadAsCFn", "=", "[", "&", "Reg", ",", "&", "MFMA", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "SIInstrInfo", "::", "isMFMA", "(", "MI", ")", "||", "isDGEMM", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "!", "MI", ".", "readsRegister", "(", "Reg", ",", "&", "TRI", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", "&&", "!", "isXDL", "(", "ST", ",", "MI", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "SrcC", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "assert", "(", "SrcC", ")", ";", "if", "(", "!", "SrcC", "->", "isReg", "(", ")", "||", "!", "TRI", ".", "regsOverlap", "(", "SrcC", "->", "getReg", "(", ")", ",", "Reg", ")", ")", "return", "false", ";", "MFMA", "=", "&" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,572

[ "Constraint", ")", ";" ]

[ "case", "'", "q", "'", ":", "case", "'", "v", "'", ":", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "C_RegisterClass", ";", "break", ";", "case", "'", "a", "'", ":", "return", "C_RegisterClass", ";", "default", ":", "break", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(" ]

GCC

arm

CPP

next_suggestion

CPU

616,573

[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

616,574

[ "}" ]

[ "MCOp", "=", "MCInstLowering", ".", "LowerOperand", "(", "MO", ")", ";", "return", "MCOp", ".", "isValid", "(", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,575

[ "}" ]

[ "bool", "AMDGPUInstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ")", "const", "{", "return", "false", ";" ]

GCC

i386

MD

stmt_completion

CPU

616,576

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

GCC

s390

MD

next_suggestion

MPU

616,577

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,578

[ "createUnpackMachineBundlesPass", "(", ")", ")", ";" ]

[ "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "prefers32BitThumb", "(", ")", ")", "PM", ".", "add", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "PM", ".", "add", "(" ]

LLVM

AArch64

CPP

code_generation

CPU

616,579

[ "void", "add", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Idx", ",", "Color", "C", ")", "{", "LastInst", "=", "MI", ";", "LastInstIdx", "=", "Idx", ";", "LastColor", "=", "C", ";", "assert", "(", "(", "KillInstIdx", "==", "<NUM_LIT>", "||", "LastInstIdx", "<", "KillInstIdx", ")", "&&", "<STR_LIT>", "Chain: broken invariant. A Chain can only be killed after its last ", "<STR_LIT>", "<STR_LIT>", "def", "<STR_LIT>", ")", ";", "Insts", ".", "insert", "(", "MI", ")", ";", "}" ]

[ "Add", "a", "string", "to", "the", "builder", "." ]

LLVM

ARM64

CPP

stmt_completion

CPU

616,580

[ "<STR_LIT>", ")", ")", "||", "(", "SMO", ".", "getSegmentName", "(", ")", "==", "<STR_LIT>", "__DATA", "<STR_LIT>", "&&", "(", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__cfstring", "<STR_LIT>", "||", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__objc_classrefs", "<STR_LIT>", "||", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__objc_catlist", "<STR_LIT>", ")", ")", ")", ";" ]

[ "return", "(", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_CSTRING_LITERALS", "||", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_4BYTE_LITERALS", "||", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_8BYTE_LITERALS", "||", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_16BYTE_LITERALS", "||", "SMO", ".", "getType", "(", ")", "==", "MachO", "::", "S_LITERAL_POINTERS", "||", "(", "SMO", ".", "getSegmentName", "(", ")", "==", "<STR_LIT>", "__TEXT", "<STR_LIT>", "&&", "(", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__eh_frame", "<STR_LIT>", "||", "SMO", ".", "getSectionName", "(", ")", "==", "<STR_LIT>", "__ustring" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,581

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "N", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

GCC

sh

CPP

code_generation

CPU

616,582

[ "void", "final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_DUMPISIZE", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\n! at %04x\\n", "<STR_LIT>", ",", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ")", ";", "if", "(", "TARGET_RELAX", ")", "{", "rtx", "not", "e", ";", "not", "e", "=", "find_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "NULL_RTX", ")", ";", "if", "(", "not", "e", ")", "{", "rtx", "pattern", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", "pattern", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "pattern", ")", ")", "{", "case", "SET", ":", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pattern", ")", ")", "!=", "CALL", "&&", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SFUNC", ")", "{", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "not", "e", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "}", "case", "CALL", ":", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.uses %LL%d\\n", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "XEXP", "(", "not", "e", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "}" ]

[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently", ".", "Here", "the", "argument", "OPVEC", "is", "the", "vector", "containing", "the", "operands", "extracted", "from", "INSN", ",", "and", "NOPERANDS", "is", "the", "number", "of", "elements", "of", "the", "vector", "which", "contain", "meaningful", "data", "for", "this", "insn", ".", "The", "contents", "of", "this", "vector", "are", "what", "will", "be", "used", "to", "convert", "the", "insn", "template", "into", "assembler", "code", ",", "so", "you", "can", "change", "the", "assembler", "output", "by", "changing", "the", "contents", "of", "the", "vector", ".", "We", "use", "it", "to", "check", "if", "the", "current", "insn", "needs", "a", "nop", "in", "front", "of", "it", "because", "of", "load", "delays", ",", "and", "also", "to", "update", "the", "delay", "slot", "statistics", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,583

[ "<STR_LIT>", "of INSERT_VECTOR_ELT\\n", "<STR_LIT>", ")", ";" ]

[ "SDValue", "Lane", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Value", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: DUPLANE works on 128-bit vectors, ", "<STR_LIT>", "<STR_LIT>", "widening it\\n", "<STR_LIT>", ")", ";", "Value", "=", "WidenVector", "(", "Value", ",", "DAG", ")", ";", "}", "unsigned", "Opcode", "=", "getDUPLANEOp", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "Value", ",", "Lane", ")", ";", "}", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "EVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "(", "EltTy", "==", "MVT", "::", "f16", "||", "EltTy", "==", "MVT", "::", "f32", "||", "EltTy", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Unsupported floating-point vector type", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: float constant splats, creating int ", "<STR_LIT>", "<STR_LIT>", "BITCASTS, and try again\\n", "<STR_LIT>", ")", ";", "MVT", "NewType", "=", "MVT", "::", "getIntegerVT", "(", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "NewType", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NewType", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getBuildVector", "(", "VecVT", ",", "dl", ",", "Ops", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: trying to lower new vector: ", "<STR_LIT>", ";", "Val", ".", "dump", "(", ")", ";", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "}", "if", "(", "NumConstantLanes", ">", "<NUM_LIT>", "&&", "usesOnlyOneConstantValue", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ConstantValue", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "SDValue", "LaneIdx", "=", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", ")", "{", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Val", ",", "V", ",", "LaneIdx", ")", ";", "}", "}", "return", "Val", ";", "}", "if", "(", "isConstant", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: all elements are constant, use default ", "<STR_LIT>", "<STR_LIT>", "expansion\\n", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "if", "(", "NumElts", ">=", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "shuffle", "=", "ReconstructShuffle", "(", "Op", ",", "DAG", ")", ")", "return", "shuffle", ";", "}", "if", "(", "!", "isConstant", "&&", "!", "usesOnlyOneValue", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: alternatives failed, creating sequence ", "<STR_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

616,584

[ "}" ]

[ "class", "BaseShift", "<", "bits", "<", "<NUM_LIT>", ">", "shift_type", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", "=", "null_frag", ">", ":", "BaseTwoOperand", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", "}", ",", "regtype", ",", "asm", ",", "OpNode", ">", ",", "Sched", "<", "[", "WriteIS", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift_type", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,585

[ "}" ]

[ "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "AArch64_AM", ":", ":", "isSVEMaskOfIdenticalElements", "<", "int16_t", ">", "(", "Val", ")", ";", "}", "]", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,586

[ "GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", ")", ";" ]

[ "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "ARM", "::", "GPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2LDRi12", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "ARM", "::" ]

LLVM

X86

CPP

stmt_completion

CPU

616,587

[ "(", "V", ")", ";" ]

[ "if", "(", "isUndefOrZero", "(", "M", ")", ")", "{", "InsertPSMask", "|=", "(", "<NUM_LIT>", "u", "<<", "DstIdx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getConstant", "(", "InsertPSMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "assert", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Shuffle index out of range", "<STR_LIT>", ")", ";", "InsertPSMask", "=", "(", "InsertPSMask", "&", "<NUM_LIT>", ")", "|", "(", "(", "M", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "Op1", "=", "Ops1", "[", "M", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "InsertPSMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "TargetMask0", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops0", ";", "if", "(", "!", "setTargetShuffleZeroElements", "(", "Op0", ",", "TargetMask0", ",", "Ops0", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "Updated", "=", "false", ";", "bool", "UseInput00", "=", "false", ";", "bool", "UseInput01", "=", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "M", "=", "TargetMask0", "[", "i", "]", ";", "if", "(", "(", "InsertPSMask", "&", "(", "<NUM_LIT>", "u", "<<", "i", ")", ")", "||", "(", "i", "==", "(", "int", ")", "DstIdx", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "isUndefOrZero", "(", "M", ")", ")", "{", "InsertPSMask", "|=", "(", "<NUM_LIT>", "u", "<<", "i", ")", ";", "Updated", "=", "true", ";", "continue", ";", "}", "if", "(", "M", "!=", "i", "&&", "M", "!=", "(", "i", "+", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "UseInput00", "|=", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "<NUM_LIT>", ")", ";", "UseInput01", "|=", "(", "<NUM_LIT>", "<=", "M", ")", ";", "}", "if", "(", "UseInput00", "&&", "!", "UseInput01", ")", "{", "Updated", "=", "true", ";", "Op0", "=", "Ops0", "[", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "!", "UseInput00", "&&", "UseInput01", ")", "{", "Updated", "=", "true", ";", "Op0", "=", "Ops0", "[", "<NUM_LIT>", "]", ";", "}", "if", "(", "Updated", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "InsertPSMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "isNoopShuffleMask", "(", "Mask", ")", ")", "return", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", "&&", "<STR_LIT>", "Bad word shuffle type!", "<STR_LIT>", ")", ";", "if", "(", "makeArrayRef", "(", "Mask", ")", ".", "equals", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "int", "DMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "int", "DOffset", "=", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DMask", "[", "DOffset", "+", "<NUM_LIT>", "]", "=", "DOffset", "+", "<NUM_LIT>", ";", "DMask", "[", "DOffset", "+", "<NUM_LIT>", "]", "=", "DOffset", "+", "<NUM_LIT>", ";", "MVT", "DVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "DVT", ",", "V", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DVT", ",", "V", ",", "getV4X86ShuffleImm8ForMask", "(", "DMask", ",", "DL", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "Mask", "[", "<NUM_LIT>", "]", "&&", "Mask", "[", "<NUM_LIT>", "]", "==", "Mask", "[", "<NUM_LIT>", "]", "&&", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "V", ".", "getOpcode", "(", ")", "!=", "N", ".", "getOpcode", "(", ")", "&&", "V", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "D", "=", "peekThroughOneUseBitcasts", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "D", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "D", ".", "hasOneUse", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "VMask", "=", "getPSHUFShuffleMask" ]

LLVM

ARM

TD

next_suggestion

CPU

616,588

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

616,589

[ "}" ]

[ "for", "(", "Function", "&", "F", ":", "M", ")", "for", "(", "auto", "&", "BB", ":", "F", ")", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "PHINode", "*", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "&", "I", ")", ";", "if", "(", "!", "PN", "||", "PN", "->", "use_empty", "(", ")", ")", "continue", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "PN", "->", "getNumIncomingValues", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "PN", "->", "getIncomingValue", "(", "i", ")", ")", ";", "if", "(", "!", "GV", ")", "continue", ";", "if", "(", "GV", "->", "hasAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "GV", "->", "hasAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "relocation global in PHI node", "<STR_LIT>", ")", ";", "}", "}" ]

GCC

aarch64

MD

next_suggestion

CPU

616,590

[ "[", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

616,591

[ "<FIXS>", "{", "NoAlias", ",", "MayAlias", ",", "MayAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "{", "NoAlias", ",", "MayAlias", ",", "MayAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "<FIXE>" ]

[ "static", "const", "AliasResult", "ASAliasRulesPrivIsZero", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "MayAlias", ",", "NoAlias", ",", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "<BUGS>", "{", "NoAlias", ",", "MayAlias", ",", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "{", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "<BUGE>", "{", "NoAlias", ",", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "MayAlias", ",", "NoAlias", "}", ",", "{", "MayAlias", ",", "MayAlias", ",", "MayAlias", ",", "MayAlias", ",", "MayAlias", ",", "MayAlias", "}", ",", "{", "NoAlias", ",", "NoAlias", ",", "NoAlias", ",", "NoAlias", ",", "MayAlias", ",", "MayAlias", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

616,592

[ "}" ]

[ "AssemblerDialect", "=", "AsmWriterFlavor", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", "\\t.weak\\t", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", "\\t.set\\t", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ".", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "Dwarf", ";", "AbsoluteEHSectionOffsets", "=", "false", ";", "if", "(", "Triple", ".", "getOS", "(", ")", "==", "Triple", "::", "Linux", ")", "NonexecutableStackDirective", "=", "<STR_LIT>", "\\t.section\\t.note.GNU-stack,\\\"\\\",@progbits", "<STR_LIT>", ";" ]

GCC

s390

CPP

stmt_completion

MPU

616,593

[ ")", ";" ]

[ "return", "s390_class_max_nregs", "(", "REGNO_REG_CLASS", "(", "regno", ")", ",", "mode" ]

LLVM

X86

CPP

next_suggestion

CPU

616,594

[ "return", "FrameAddr", ";" ]

[ "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "X86", "::", "RBP", ":", "X86", "::", "EBP", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

616,595

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "V4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m6or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M6", "{", "<NUM_LIT>", "}", ")", ";" ]

GCC

s390

CPP

code_generation

MPU

616,596

[ "static", "void", "s390_frame_info", "(", "void", ")", "{", "int", "i", ";", "cfun_frame_layout", ".", "frame_size", "=", "get_frame_size", "(", ")", ";", "if", "(", "!", "TARGET_64BIT", "&&", "cfun_frame_layout", ".", "frame_size", ">", "<NUM_LIT>", ")", "fatal_error", "(", "<STR_LIT>", "total size of local variables exceeds architecture limit", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_PACKED_STACK", ")", "{", "cfun_frame_layout", ".", "backchain_offset", "=", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "f0_offset", "=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "cfun_frame_layout", ".", "f4_offset", "=", "cfun_frame_layout", ".", "f0_offset", "+", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "f8_offset", "=", "-", "cfun_frame_layout", ".", "high_fprs", "*", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "(", "cfun_frame_layout", ".", "first_save_gpr_slot", "*", "UNITS_PER_WORD", ")", ";", "}", "else", "if", "(", "TARGET_BACKCHAIN", ")", "{", "cfun_frame_layout", ".", "backchain_offset", "=", "(", "STACK_POINTER_OFFSET", "-", "UNITS_PER_WORD", ")", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "(", "cfun_frame_layout", ".", "backchain_offset", "-", "(", "STACK_POINTER_REGNUM", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", "+", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "cfun_frame_layout", ".", "f4_offset", "=", "(", "cfun_frame_layout", ".", "gprs_offset", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f0_offset", "=", "(", "cfun_frame_layout", ".", "f4_offset", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "cfun_frame_layout", ".", "f0_offset", "=", "(", "(", "cfun_frame_layout", ".", "gprs_offset", "&", "~", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f4_offset", "=", "(", "cfun_frame_layout", ".", "f0_offset", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "else", "{", "cfun_frame_layout", ".", "f4_offset", "=", "(", "STACK_POINTER_OFFSET", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f0_offset", "=", "(", "cfun_frame_layout", ".", "f4_offset", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "cfun_frame_layout", ".", "f0_offset", "-", "cfun_gprs_save_area_size", ";", "}", "if", "(", "current_function_is_leaf", "&&", "!", "TARGET_TPF_PROFILING", "&&", "cfun_frame_layout", ".", "frame_size", "==", "<NUM_LIT>", "&&", "!", "cfun_save_high_fprs_p", "&&", "!", "current_function_calls_alloca", "&&", "!", "current_function_stdarg", ")", "return", ";", "if", "(", "!", "TARGET_PACKED_STACK", ")", "cfun_frame_layout", ".", "frame_size", "+=", "(", "STACK_POINTER_OFFSET", "+", "current_function_outgoing_args_size", "+", "cfun_frame_layout", ".", "high_fprs", "*", "<NUM_LIT>", ")", ";", "else", "{", "if", "(", "TARGET_BACKCHAIN", ")", "cfun_frame_layout", ".", "frame_size", "+=", "UNITS_PER_WORD", ";", "cfun_frame_layout", ".", "f8_offset", "=", "(", "MIN", "(", "MIN", "(", "cfun_frame_layout", ".", "f0_offset", ",", "cfun_frame_layout", ".", "f4_offset", ")", ",", "cfun_frame_layout", ".", "gprs_offset", ")", "-", "cfun_frame_layout", ".", "high_fprs", "*", "<NUM_LIT>", ")", ";", "cfun_frame_layout", ".", "frame_size", "+=", "cfun_frame_layout", ".", "high_fprs", "*", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "cfun_fpr_bit_p", "(", "i", ")", ")", "cfun_frame_layout", ".", "frame_size", "+=", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "frame_size", "+=", "cfun_gprs_save_area_size", ";", "cfun_frame_layout", ".", "frame_size", "=", "(", "(", "cfun_frame_layout", ".", "frame_size", "+", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "&", "~", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", ";", "cfun_frame_layout", ".", "frame_size", "+=", "current_function_outgoing_args_size", ";", "}", "}" ]

[ "Fill", "FRAME", "with", "info", "about", "frame", "of", "current", "function", "." ]

LLVM

Mandarin

CPP

next_suggestion

CPU

616,597

[ "OS", "<<", "<STR_LIT>", "/*", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "reg", ")", ")", ".", "lower", "(", ")", "<<", "<STR_LIT>", "_", "<STR_LIT>", "<<", "N", "<<", "<STR_LIT>", "*/", "<STR_LIT>", ";" ]

[ "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "switch", "(", "N", ")", "{", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "regInfo", "->", "getSubReg", "(", "reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "}", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,598

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,599

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_l16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]