docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	AArch64	TD	stmt_completion	CPU	616,700	[ "crm", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Encoding", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "crn", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	616,701	[ "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "empty", "(", ")", "&&", "<STR_LIT>", "WebAssembly should not have callee-saved registers", "<STR_LIT>", ")", ";", "assert", "(", "!", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", "Functions needing frame pointers not yet supported", "<STR_LIT>", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", "&&", "(", "!", "MFI", "->", "adjustsStack", "(", ")", "\|\|", "MFI", "->", "getMaxCallFrameSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", ";", "const", "auto", "", "TII", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "InsertPt", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "adjustStackPointer", "(", "StackSize", ",", "false", ",", "MF", ",", "MBB", ",", "TII", ",", "InsertPt", ",", "DL", ")", ";", "}" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC	mn10200	MD	next_suggestion	MPU	616,702	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,703	[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,704	[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpltu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_b343892a", ",", "TypeNCJ", ">", ",", "Enc_5de85f", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	616,705	[ "op", "=", "SUBREG_REG", "(", "op", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "SUBREG_P", "(", "op", ")", ")" ]
GCC	rs6000	CPP	next_suggestion	CPU	616,706	[ "_", "_", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ">", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ":", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";" ]	[ "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "_", "_", "r", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "_", "_", "m1", ",", "_", "_", "m2", ",", "_", "_", "res", ";", "_", "_", "m1", ".", "as_m64", "=", "_", "_", "A", ";", "_", "_", "m2", ".", "as_m64", "=", "_", "_", "B", ";", "_", "_", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ">", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ":", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,707	[ ",", "ELF", "::", "EF_HEXAGON_MACH_V62", "}", ",", "{", "<STR_LIT>", "hexagonv65", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V65", "}", ",", "}", ";" ]	[ "static", "std", "::", "map", "<", "StringRef", ",", "unsigned", ">", "ElfFlags", "=", "{", "{", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V5", "}", ",", "{", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V55", "}", ",", "{", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V60", "}", ",", "{", "<STR_LIT>", "hexagonv62", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	616,708	[ "}" ]	[ "let", "ParserMatchClass", "=", "VecListFourQHWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	616,709	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	TD	program_repair	GPU	616,710	[ "<FIXS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "extractelt", "(", "v2i64", "V128", ":", "$", "Rn", ")", ",", "<FIXE>", "<FIXS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "extractelt", "(", "v1i64", "V64", ":", "$", "Rn", ")", ",", "imm", ":", "$", "idx", ")", ")", ")", ")", ")", ",", "<FIXE>" ]	[ "multiclass", "DUPWithTrunci64Pats", "ValueType", "ResVT", ",", "Instruction", "DUP", ",", "SDNodeXForm", "IdxXFORM", ">", "{", "<BUGS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "vector_extract", "(", "v2i64", "V128", ":", "$", "Rn", ")", ",", "<BUGE>", "imm", ":", "$", "idx", ")", ")", ")", ")", ")", ",", "(", "DUP", "V128", ":", "$", "Rn", ",", "(", "IdxXFORM", "imm", ":", "$", "idx", ")", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "vector_extract", "(", "v1i64", "V64", ":", "$", "Rn", ")", ",", "imm", ":", "$", "idx", ")", ")", ")", ")", ")", ",", "<BUGE>", "(", "DUP", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "V64", ":", "$", "Rn", ",", "dsub", ")", ",", "(", "IdxXFORM", "imm", ":", "$", "idx", ")", ")", ">", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	616,711	[ "}" ]	[ "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";", "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", ")", "return", "RegStructReturn", ";", "return", "StackStructReturn", ";" ]
GCC	sparc	CPP	next_suggestion	CPU	616,712	[ "}" ]	[ "extern", "_", "_", "inline", "long", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fucmpne8", "(", "_", "_", "v8qi", "_", "_", "A", ",", "_", "_", "v8qi", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_vis_fucmpne8", "(", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,713	[ "}", "<STR_LIT>", ";" ]	[ "printOperand", "(", "MI", ",", "i", ")", ";", "if", "(", "i", "!=", "e", "-", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,714	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_port", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	616,715	[ "true", ";" ]	[ "NextElement", "=", "Mask", "[", "i", "]", "!=", "<NUM_LIT>", "?", "VectorType", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "IsZeroSideLeft", "=", "NextElement", "!=", "<NUM_LIT>", ";", "}", "if", "(", "NextElement", "!=", "Mask", "[", "i", "]", ")", "return", "false", ";", "NextElement", "++", ";", "}", "return" ]
LLVM	MSP430	CPP	program_repair	MPU	616,716	[ "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "break", ";", "case", "ISD", "::", "ADD", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "else", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "break", ";", "case", "ISD", "::", "SUB", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "break", ";", "case", "ISD", "::", "AND", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "else", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "break", ";", "case", "ISD", "::", "OR", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "else", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "break", ";", "case", "ISD", "::", "XOR", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "else", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";" ]
GCC	alpha	MD	stmt_completion	MPU	616,717	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	sh	MD	stmt_completion	CPU	616,718	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "DR0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "DR2_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "DR4_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R4_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R5_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC	fr30	MD	stmt_completion	DSP	616,719	[ "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")" ]	[ "[", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":" ]
GCC	i386	MD	stmt_completion	CPU	616,720	[ "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	616,721	[ "B", ")", ",", "<STR_LIT>", ",", "IIC_LdStLoad", ">", ",", "Requires", "<", "[", "IsBookE", "]", ">", ";" ]	[ "def", "TLBIVAX", ":", "XForm_tlb", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "gprc", ":", "$", "A", ",", "gprc", ":", "$" ]
GCC	mt	CPP	code_generation	CPU	616,722	[ "static", "bool", "insn_dependent_p", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "rtx", "tmp", ";", "if", "(", "!", "INSN_P", "(", "x", ")", "\|\|", "!", "INSN_P", "(", "y", ")", ")", "return", "<NUM_LIT>", ";", "tmp", "=", "PATTERN", "(", "y", ")", ";", "not", "e_stores", "(", "PATTERN", "(", "x", ")", ",", "insn_dependent_p_1", ",", "&", "tmp", ")", ";", "if", "(", "tmp", "==", "NULL_RTX", ")", "return", "true", ";", "tmp", "=", "PATTERN", "(", "x", ")", ";", "not", "e_stores", "(", "PATTERN", "(", "y", ")", ",", "insn_dependent_p_1", ",", "&", "tmp", ")", ";", "return", "(", "tmp", "==", "NULL_RTX", ")", ";", "}" ]	[ "Return", "true", "if", "anything", "in", "insn", "X", "is", "(", "anti", ",", "output", ",", "true", ")", "dependent", "on", "anything", "in", "insn", "Y", "." ]
GCC	mips	CPP	program_repair	CPU	616,723	[ "<FIXS>", "mips_emit_move", "(", "copy_rtx", "(", "dest", ")", ",", "value", ")", ";", "<FIXE>" ]	[ "return", "force_reg", "(", "Pmode", ",", "value", ")", ";", "else", "{", "<BUGS>", "emit_move_insn", "(", "copy_rtx", "(", "dest", ")", ",", "value", ")", ";", "<BUGE>", "return", "dest", ";", "}", "}" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	616,724	[ ")", ")", ";" ]	[ "addPass", "(", "createJVMISelDag", "(", "getJVMTargetMachine", "(", ")", ",", "getOptLevel", "(", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	616,725	[ "}" ]	[ "if", "(", "SrcOp", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "SrcOp", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "!", "resolveTargetShuffleInputs", "(", "SrcBC", ",", "Ops", ",", "Mask", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "{", "if", "(", "(", "NumSrcElts", "%", "Mask", ".", "size", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ScaledMask", ";", "int", "Scale", "=", "NumSrcElts", "/", "Mask", ".", "size", "(", ")", ";", "scaleShuffleMask", "<", "int", ">", "(", "Scale", ",", "Mask", ",", "ScaledMask", ")", ";", "Mask", "=", "std", "::", "move", "(", "ScaledMask", ")", ";", "}", "else", "if", "(", "(", "Mask", ".", "size", "(", ")", "%", "NumSrcElts", ")", "==", "<NUM_LIT>", ")", "{", "int", "ExtractIdx", "=", "(", "int", ")", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "int", "Scale", "=", "Mask", ".", "size", "(", ")", "/", "NumSrcElts", ";", "int", "Lo", "=", "Scale", "", "ExtractIdx", ";", "int", "Hi", "=", "Scale", "", "(", "ExtractIdx", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "int", ")", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "<", "Lo", "\|\|", "Hi", "<=", "i", ")", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "while", "(", "Mask", ".", "size", "(", ")", ">", "NumSrcElts", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "Mask", "=", "std", "::", "move", "(", "WidenedMask", ")", ";", "}", "}", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "return", "SDValue", "(", ")", ";", "int", "SrcIdx", "=", "Mask", "[", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "]", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "SrcIdx", "==", "SM_SentinelUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "SrcIdx", "==", "SM_SentinelZero", ")", "return", "VT", ".", "isFloatingPoint", "(", ")", "?", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "SrcOp", "=", "Ops", "[", "SrcIdx", "/", "Mask", ".", "size", "(", ")", "]", ";", "SrcIdx", "=", "SrcIdx", "%", "Mask", ".", "size", "(", ")", ";", "if", "(", "(", "SrcVT", "==", "MVT", "::", "v4i32", "\|\|", "SrcVT", "==", "MVT", "::", "v2i64", ")", "&&", "(", "(", "SrcIdx", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "\|\|", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "assert", "(", "SrcSVT", "==", "VT", "&&", "<STR_LIT>", "Unexpected extraction type", "<STR_LIT>", ")", ";", "SrcOp", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "SrcOp", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "SrcSVT", ",", "SrcOp", ",", "DAG", ".", "getIntPtrConstant", "(", "SrcIdx", ",", "dl", ")", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,726	[ "<NUM_LIT>", ";" ]	[ "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Reset hazard recognizer\\n", "<STR_LIT>", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "<NUM_LIT>", ";", "UsesDotCur", "=", "nullptr", ";", "DotCurPNum", "=", "-" ]
LLVM	ARM	CPP	program_repair	CPU	616,727	[ "<FIXS>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "ARM", "::", "LR", ",", "getRegClassFor", "(", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]	[ "}", "<BUGS>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "ARM", "::", "LR", ",", "getRegClassFor", "(", "MVT", "::", "i32", ")", ",", "dl", ")", ";", "<BUGE>", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";", "}" ]
GCC	i386	MD	next_suggestion	CPU	616,728	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	TD	next_suggestion	CPU	616,729	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XB", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "XB", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DCMX", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,730	[ "TLI", ";" ]	[ "const", "PPCTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return" ]
GCC	visium	MD	stmt_completion	Virtual ISA	616,731	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_code_attr", "u", "[", "(", "sign_extend", "<STR_LIT>", ")", "(", "zero_extend" ]
LLVM	X86	CPP	next_suggestion	CPU	616,732	[ "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JBE_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";" ]	[ "MachineBasicBlock", "", "X86TargetLowering", "::", "emitLongJmpShadowStackFix", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "MBB", ")", "const", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOBegin", "=", "MI", ".", "memoperands_begin", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOEnd", "=", "MI", ".", "memoperands_end", "(", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "const", "TargetRegisterClass", "", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "const", "BasicBlock", "", "BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "", "checkSspMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "", "fallMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "", "fixShadowMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "", "fixShadowLoopPrepareMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "", "fixShadowLoopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "I", ",", "checkSspMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fallMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fixShadowMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fixShadowLoopPrepareMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fixShadowLoopMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "checkSspMBB", ")", ";", "unsigned", "ZReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "XorRROpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "XOR64rr", ":", "X86", "::", "XOR32rr", ";", "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "XorRROpc", ")", ")", ".", "addDef", "(", "ZReg", ")", ".", "addReg", "(", "ZReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "ZReg", ",", "RegState", "::", "Undef", ")", ";", "unsigned", "SSPCopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "RdsspOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RDSSPQ", ":", "X86", "::", "RDSSPD", ";", "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "RdsspOpc", ")", ",", "SSPCopyReg", ")", ".", "addReg", "(", "ZReg", ")", ";", "unsigned", "TestRROpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "TEST64rr", ":", "X86", "::", "TEST32rr", ";", "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "TestRROpc", ")", ")", ".", "addReg", "(", "SSPCopyReg", ")", ".", "addReg", "(", "SSPCopyReg", ")", ";", "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JE_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "checkSspMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "checkSspMBB", "->", "addSuccessor", "(", "fallMBB", ")", ";", "unsigned", "PrevSSPReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64rm", ":", "X86", "::", "MOV32rm", ";", "const", "int64_t", "SPPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "PrevSSPReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86", "::", "AddrNumOperands", ";", "++", "i", ")", "{", "if", "(", "i", "==", "X86", "::", "AddrDisp", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "SPPOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "unsigned", "SspSubReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "SubRROpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "SUB64rr", ":", "X86", "::", "SUB32rr", ";", "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "SubRROpc", ")", ",", "SspSubReg", ")", ".", "addReg", "(", "PrevSSPReg", ")", ".", "addReg", "(", "SSPCopyReg", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	616,733	[ ",", "<NUM_LIT>", ">", ";" ]	[ "class", "SRLR_D_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	arm	CPP	code_generation	CPU	616,734	[ "void", "arm_option_reconfigure_globals", "(", "void", ")", "{", "sprintf", "(", "arm_arch_name", ",", "<STR_LIT>", "__ARM_ARCH_%s__", "<STR_LIT>", ",", "arm_active_target", ".", "arch_pp_name", ")", ";", "arm_base_arch", "=", "arm_active_target", ".", "base_arch", ";", "arm_arch3m", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv3m", ")", ";", "arm_arch4", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv4", ")", ";", "arm_arch4t", "=", "arm_arch4", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb", ")", ";", "arm_arch5", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv5", ")", ";", "arm_arch5e", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv5e", ")", ";", "arm_arch5te", "=", "arm_arch5e", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb", ")", ";", "arm_arch6", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv6", ")", ";", "arm_arch6k", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv6k", ")", ";", "arm_arch_notm", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_notm", ")", ";", "arm_arch6m", "=", "arm_arch6", "&&", "!", "arm_arch_notm", ";", "arm_arch7", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv7", ")", ";", "arm_arch7em", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv7em", ")", ";", "arm_arch8", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv8", ")", ";", "arm_arch8_1", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv8_1", ")", ";", "arm_arch8_2", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv8_2", ")", ";", "arm_arch_thumb1", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb", ")", ";", "arm_arch_thumb2", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb2", ")", ";", "arm_arch_xscale", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_xscale", ")", ";", "arm_arch_iwmmxt", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_iwmmxt", ")", ";", "arm_arch_iwmmxt2", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_iwmmxt2", ")", ";", "arm_arch_thumb_hwdiv", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_tdiv", ")", ";", "arm_arch_arm_hwdiv", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_adiv", ")", ";", "arm_arch_crc", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_crc32", ")", ";", "arm_arch_cmse", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_cmse", ")", ";", "arm_fp16_inst", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_fp16", ")", ";", "arm_arch_lpae", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_lpae", ")", ";", "if", "(", "arm_fp16_inst", ")", "{", "if", "(", "arm_fp16_format", "==", "ARM_FP16_FORMAT_ALTERNATIVE", ")", "error", "(", "<STR_LIT>", "selected fp16 options are incompatible", "<STR_LIT>", ")", ";", "arm_fp16_format", "=", "ARM_FP16_FORMAT_IEEE", ";", "}", "arm_arch_no_volatile_ce", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_quirk_no_volatile_ce", ")", ";", "arm_arch6kz", "=", "arm_arch6k", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_quirk_armv6kz", ")", ";", "if", "(", "target_thread_pointer", "==", "TP_AUTO", ")", "{", "if", "(", "arm_arch6k", "&&", "!", "TARGET_THUMB1", ")", "target_thread_pointer", "=", "TP_CP15", ";", "else", "target_thread_pointer", "=", "TP_SOFT", ";", "}", "}" ]	[ "Reconfigure", "global", "status", "flags", "from", "the", "active_target.isa", "." ]
GCC	mips	MD	stmt_completion	CPU	616,735	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,736	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_vrmaxuh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,737	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	SNES	TD	next_suggestion	DSP	616,738	[ "}" ]	[ "def", "relbrtarget_7", ":", "Operand", "<", "OtherVT", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	CPP	program_repair	CPU	616,739	[ "<FIXS>", "case", "E_V64QImode", ":", "case", "E_V32HImode", ":", "case", "E_V32QImode", ":", "case", "E_V16HImode", ":", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "<FIXE>" ]	[ "}", "break", ";", "<BUGS>", "case", "V64QImode", ":", "case", "V32HImode", ":", "case", "V32QImode", ":", "case", "V16HImode", ":", "case", "V16QImode", ":", "case", "V8HImode", ":", "<BUGE>", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", "," ]
GCC	fr30	CPP	stmt_completion	DSP	616,740	[ ";" ]	[ "args_size", "=", "WORD_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "reg_size", "=", "<NUM_LIT>", ";", "gmask", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "gmask", "\|=", "<NUM_LIT>", "<<", "regno", ";", "}", "}", "current_frame_info", ".", "save_fp", "=", "MUST_SAVE_FRAME_POINTER", ";", "current_frame_info", ".", "save_rp", "=", "MUST_SAVE_RETURN_POINTER", ";", "reg_size", "+=", "(", "current_frame_info", ".", "save_fp", "+", "current_frame_info", ".", "save_rp", ")", "*", "UNITS_PER_WORD", ";", "current_frame_info", ".", "pretend_size", "=", "pretend_size", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "args_size", "=", "args_size", ";", "current_frame_info", ".", "reg_size", "=", "reg_size", ";", "current_frame_info", ".", "frame_size", "=", "args_size", "+", "var_size", ";", "current_frame_info", ".", "total_size", "=", "args_size", "+", "var_size", "+", "reg_size", "+", "pretend_size", ";", "current_frame_info", ".", "gmask", "=", "gmask", ";", "current_frame_info", ".", "initialised", "=", "reload_completed", ";", "return_value", "=", "<NUM_LIT>", ";", "if", "(", "to_reg", "==", "STACK_POINTER_REGNUM", ")", "return_value", "+=", "args_size", "+", "var_size", ";", "if", "(", "from_reg", "==", "ARG_POINTER_REGNUM", ")", "return_value", "+=", "reg_size", ";", "return", "return_value" ]
GCC	s390	CPP	code_generation	MPU	616,741	[ "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "split_all_insns_noflow", "(", ")", ";", "for", "(", ";", ";", ")", "{", "struct", "constant_pool", "", "pool", "=", "NULL", ";", "if", "(", "!", "pool_overflow", ")", "{", "pool", "=", "s390_mainpool_start", "(", ")", ";", "if", "(", "!", "pool", ")", "pool_overflow", "=", "true", ";", "}", "if", "(", "pool_overflow", ")", "pool", "=", "s390_chunkify_start", "(", ")", ";", "if", "(", "!", "TARGET_CPU_ZARCH", "&&", "s390_split_branches", "(", ")", ")", "{", "if", "(", "pool_overflow", ")", "s390_chunkify_cancel", "(", "pool", ")", ";", "else", "s390_mainpool_cancel", "(", "pool", ")", ";", "continue", ";", "}", "if", "(", "pool_overflow", ")", "s390_chunkify_finish", "(", "pool", ")", ";", "else", "s390_mainpool_finish", "(", "pool", ")", ";", "cfun", "->", "machine", "->", "split_branches_pending_p", "=", "false", ";", "break", ";", "}", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "rtx_insn", "", "insn", ",", "", "target", ";", "rtx", "label", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "label", "=", "s390_execute_label", "(", "insn", ")", ";", "if", "(", "!", "label", ")", "continue", ";", "gcc_assert", "(", "label", "!=", "const0_rtx", ")", ";", "target", "=", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "INSN_ADDRESSES_NEW", "(", "target", ",", "-", "<NUM_LIT>", ")", ";", "target", "=", "emit_insn", "(", "s390_execute_target", "(", "insn", ")", ")", ";", "INSN_ADDRESSES_NEW", "(", "target", ",", "-", "<NUM_LIT>", ")", ";", "}", "}", "s390_optimize_prologue", "(", ")", ";", "if", "(", "s390_tune", "==", "PROCESSOR_2097_Z10", "\|\|", "s390_tune", "==", "PROCESSOR_2817_Z196", "\|\|", "s390_tune", "==", "PROCESSOR_2827_ZEC12", ")", "{", "rtx_insn", "", "insn", ";", "bool", "insn_added_p", "=", "false", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", "\|\|", "INSN_CODE", "(", "insn", ")", "<=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "insn_added_p", "\|=", "s390_fix_long_loop_prediction", "(", "insn", ")", ";", "if", "(", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", ")", "&&", "s390_tune", "==", "PROCESSOR_2097_Z10", ")", "insn_added_p", "\|=", "s390_z10_optimize_cmp", "(", "insn", ")", ";", "}", "if", "(", "insn_added_p", ")", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "}", "s390_function_num_hotpatch_hw", "(", "current_function_decl", ",", "&", "hw_before", ",", "&", "hw_after", ")", ";", "if", "(", "hw_after", ">", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_FUNCTION_BEG", ")", "break", ";", "}", "gcc_assert", "(", "insn", ")", ";", "while", "(", "hw_after", ">", "<NUM_LIT>", ")", "{", "if", "(", "hw_after", ">=", "<NUM_LIT>", "&&", "TARGET_CPU_ZARCH", ")", "{", "insn", "=", "emit_insn_after", "(", "gen_nop_6_byte", "(", ")", ",", "insn", ")", ";", "hw_after", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "hw_after", ">=", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn_after", "(", "gen_nop_4_byte", "(", ")", ",", "insn", ")", ";", "hw_after", "-=", "<NUM_LIT>", ";", "}", "else", "{", "insn", "=", "emit_insn_after", "(", "gen_nop_2_byte", "(", ")", ",", "insn", ")", ";", "hw_after", "-=", "<NUM_LIT>", ";", "}", "}", "gcc_assert", "(", "hw_after", "==", "<NUM_LIT>", ")", ";", "}", "}" ]	[ "Perform", "machine-dependent", "processing", "." ]
GCC	arm	MD	program_repair	CPU	616,742	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]
GCC	s390	MD	program_repair	MPU	616,743	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")" ]
LLVM	PIC16	CPP	stmt_completion	MPU	616,744	[ "const", "{" ]	[ "const", "PIC16Section", "*", "ROMDATASection", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,745	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,746	[ "[", "A64FXGI03", "]", ">", "{" ]	[ "def", "A64FXWrite_6Cyc_GI03", ":", "SchedWriteRes", "<" ]
GCC	vms	CPP	program_repair	Virtual ISA	616,747	[ "<FIXS>", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-L", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "argc", ";", "i", "++", ")", "{", "<BUGS>", "if", "(", "strncmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-L", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "<BUGE>", "{", "search_dirs", "=", "XRESIZEVEC", "(", "const", "char", "*", ",", "search_dirs", ",", "search_dirs_len", "+", "<NUM_LIT>", ")", ";" ]
LLVM	Mips	CPP	code_generation	CPU	616,748	[ "MipsInstrInfo", "::", "BranchType", "MipsInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ",", "SmallVectorImpl", "<", "MachineInstr", "", ">", "&", "BranchInstrs", ")", "const", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "REnd", "=", "MBB", ".", "rend", "(", ")", ";", "while", "(", "I", "!=", "REnd", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "if", "(", "I", "==", "REnd", "\|\|", "!", "isUnpredicatedTerminator", "(", "", "I", ")", ")", "{", "TBB", "=", "FBB", "=", "nullptr", ";", "return", "BT_NoBranch", ";", "}", "MachineInstr", "", "LastInst", "=", "&", "", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "BranchInstrs", ".", "push_back", "(", "LastInst", ")", ";", "if", "(", "!", "getAnalyzableBrOpc", "(", "LastOpc", ")", ")", "return", "LastInst", "->", "isIndirectBranch", "(", ")", "?", "BT_Indirect", ":", "BT_None", ";", "unsigned", "SecondLastOpc", "=", "<NUM_LIT>", ";", "MachineInstr", "", "SecondLastInst", "=", "nullptr", ";", "if", "(", "++", "I", "!=", "REnd", ")", "{", "SecondLastInst", "=", "&", "", "I", ";", "SecondLastOpc", "=", "getAnalyzableBrOpc", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "isUnpredicatedTerminator", "(", "", "SecondLastInst", ")", "&&", "!", "SecondLastOpc", ")", "return", "BT_None", ";", "}", "if", "(", "!", "SecondLastOpc", ")", "{", "if", "(", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "BT_Uncond", ";", "}", "AnalyzeCondBr", "(", "LastInst", ",", "LastOpc", ",", "TBB", ",", "Cond", ")", ";", "return", "BT_Cond", ";", "}", "if", "(", "++", "I", "!=", "REnd", "&&", "isUnpredicatedTerminator", "(", "", "I", ")", ")", "return", "BT_None", ";", "BranchInstrs", ".", "insert", "(", "BranchInstrs", ".", "begin", "(", ")", ",", "SecondLastInst", ")", ";", "if", "(", "SecondLastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "if", "(", "!", "AllowModify", ")", "return", "BT_None", ";", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastInst", "->", "eraseFromParent", "(", ")", ";", "BranchInstrs", ".", "pop_back", "(", ")", ";", "return", "BT_Uncond", ";", "}", "if", "(", "!", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "return", "BT_None", ";", "AnalyzeCondBr", "(", "SecondLastInst", ",", "SecondLastOpc", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "BT_CondUncond", ";", "}" ]	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,749	[ ")", "<=", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "\|\|", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(" ]
GCC	nios2	CPP	code_generation	MPU	616,750	[ "static", "void", "nios2_handle_custom_fpu_insn_option", "(", "int", "fpu_insn_index", ")", "{", "int", "param", "=", "N2FPU_N", "(", "fpu_insn_index", ")", ";", "if", "(", "<NUM_LIT>", "<=", "param", "&&", "param", "<=", "<NUM_LIT>", ")", "nios2_register_custom_code", "(", "param", ",", "CCS_FPU", ",", "fpu_insn_index", ")", ";", "else", "if", "(", "param", "!=", "-", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "switch %<-mcustom-%s%> value %d must be between 0 and 255", "<STR_LIT>", ",", "N2FPU_NAME", "(", "fpu_insn_index", ")", ",", "param", ")", ";", "}" ]	[ "Check", "individual", "FPU", "insn", "options", ",", "and", "register", "custom", "code", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,751	[ "(", ")", ";" ]	[ "ModulePass", "*", "llvm", "::", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", "{", "return", "new", "AMDGPUAnnotateKernelFeatures" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	616,752	[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";" ]	[ "auto", "*", "AtomicNode", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "AtomicNode", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "return", "Op", ";", "SDValue", "CmpOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "HighBits", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "MemVT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "CmpOp", ",", "HighBits", ")", ")", "return", "Op", ";", "unsigned", "MaskVal", "=", "(", "<NUM_LIT>", "<<", "MemVT", ".", "getSizeInBits", "(", ")", ")", "-", "<NUM_LIT>", ";", "SDValue", "NewCmpOp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i32", ",", "CmpOp", ",", "DAG", ".", "getConstant", "(", "MaskVal", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,753	[ "addPass", "(", "&", "SIInsertSkipsPassID", ")", ";" ]	[ "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createSIModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	616,754	[ "<STR_LIT>", ";" ]	[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "VecListFourD", ":", "$", "Vd", ")", ",", "IIC_VLD1u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST4", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,755	[ "getReg", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "LLT", "ConstPtr", "=", "LLT", "::", "pointer", "(", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ";", "auto", "Cast", "=", "B", ".", "buildAddrSpaceCast", "(", "ConstPtr", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Cast", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,756	[ ";", "++", "i", ")", "DeadPhis", "[", "i", "]", "->", "eraseFromParent", "(", ")", ";" ]	[ "MachineOperand", "&", "Use", "=", "", "I", ";", "MachineInstr", "", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "MI", ")", "continue", ";", "if", "(", "Use", ".", "isDebug", "(", ")", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<NUM_LIT>", "U", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "DeadPhis", ".", "size", "(", ")" ]
GCC	arm	CPP	code_generation	CPU	616,757	[ "static", "void", "arm32_output_mi_thunk", "(", "FILE", "", "file", ",", "tree", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "bool", "long_call_p", "=", "arm_is_long_call_p", "(", "function", ")", ";", "int", "this_regno", "=", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", "?", "R1_REGNUM", ":", "R0_REGNUM", ")", ";", "rtx", "temp", "=", "gen_rtx_REG", "(", "Pmode", ",", "IP_REGNUM", ")", ";", "rtx", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "this_regno", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "if", "(", "delta", "!=", "<NUM_LIT>", ")", "arm_split_constant", "(", "PLUS", ",", "Pmode", ",", "NULL_RTX", ",", "delta", ",", "this_rtx", ",", "this_rtx", ",", "false", ")", ";", "if", "(", "vcall_offset", "!=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "temp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "arm_split_constant", "(", "PLUS", ",", "Pmode", ",", "NULL_RTX", ",", "vcall_offset", ",", "temp", ",", "temp", ",", "false", ")", ";", "emit_move_insn", "(", "temp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "temp", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "temp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "rtx", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "long_call_p", ")", "{", "emit_move_insn", "(", "temp", ",", "funexp", ")", ";", "funexp", "=", "temp", ";", "}", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "rtx_insn", "", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ",", "const0_rtx", ",", "NULL_RTX", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_barrier", "(", ")", ";", "if", "(", "long_call_p", ")", "{", "split_all_insns_noflow", "(", ")", ";", "arm_reorg", "(", ")", ";", "}", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final_end_function", "(", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "}" ]	[ "MI", "thunk", "handling", "for", "TARGET_32BIT", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	616,758	[ "}" ]	[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBarrier", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	616,759	[ "else", "if", "(", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";" ]	[ "void", "Cpu0SEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ",", "ZeroReg", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ",", "ZeroReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,760	[ ")", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ";" ]	[ "BranchProbability", "BrProb", "=", "MBPI", "->", "getEdgeProbability", "(", "&", "MBB", ",", "&", "MBB", ")", ";", "BlockFrequency", "EdgeFreq", "=", "BlockFreq", "*", "BrProb", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Loop Align Pass:\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tedge with freq(", "<STR_LIT>", "<<", "EdgeFreq", ".", "getFrequency", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,761	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "def", "L4_loadbzw4_ur", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_bab0eed9", ",", "TypeLD", ">", ",", "Enc_6185fe", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "WordAccess", ";" ]
GCC	i386	MD	stmt_completion	CPU	616,762	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,763	[ "BBUtils", "=", "std", "::", "unique_ptr", "<", "ARMBasicBlockUtils", ">", "(", "new", "ARMBasicBlockUtils", "(", "MF", ")", ")", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops on ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", " ------------- \\n", "<STR_LIT>", ")", ";", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	616,764	[ "LoopWorklist", ";" ]	[ "if", "(", "!", "StoredVal", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "ISD", "::", "isNormalStore", "(", "StoreNode", ")", "\|\|", "StoreNode", "->", "isNonTemporal", "(", ")", ")", "return", "false", ";", "SDValue", "Load", "=", "StoredVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ISD", "::", "isNormalLoad", "(", "Load", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "LoadNode", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", ";", "if", "(", "!", "Load", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "if", "(", "LoadNode", "->", "getBasePtr", "(", ")", "!=", "StoreNode", "->", "getBasePtr", "(", ")", "\|\|", "LoadNode", "->", "getOffset", "(", ")", "!=", "StoreNode", "->", "getOffset", "(", ")", ")", "return", "false", ";", "SDValue", "Chain", "=", "StoreNode", "->", "getChain", "(", ")", ";", "if", "(", "Chain", "==", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "InputChain", "=", "LoadNode", "->", "getChain", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Chain", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TokenFactor", ")", "{", "bool", "FoundLoad", "=", "false", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ChainOps", ";", "SmallVector", "<", "const", "SDNode", "*", ",", "<NUM_LIT>", ">" ]
LLVM	X86	CPP	stmt_completion	CPU	616,765	[ "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "isPMADDWDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "\|\|", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "v2i32", "&&", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "WVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "<NUM_LIT>", "*", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "WVT", "==", "MVT", "::", "v32i16", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand" ]
LLVM	Mips	TD	stmt_completion	CPU	616,766	[ ",", "<NUM_LIT>", ">", ";" ]	[ "class", "CEQI_H_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,767	[ "dst", ")", ",", "(", "OpNode", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v4i32", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]	[ "def", "v4i32_v2i64", ":", "BaseSIMDTwoSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,768	[ "VCTP", "}", ";" ]	[ "assert", "(", "VCTP", "&&", "<STR_LIT>", "VCTP instruction expected but is not set", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Block", ":", "VPTBlocks", ")", "{", "if", "(", "Block", ".", "IsPredicatedOn", "(", "VCTP", ")", ")", "continue", ";", "if", "(", "!", "Block", ".", "HasNonUniformPredicate", "(", ")", "\|\|", "!", "isVCTP", "(", "Block", ".", "getDivergent", "(", ")", "->", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Found unsupported diverging predicate: ", "<STR_LIT>", "<<", "", "Block", ".", "getDivergent", "(", ")", "->", "MI", ")", ";", "return", "false", ";", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "\|\|", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Can't convert: ", "<STR_LIT>", "<<", "", "PredMI", ".", "MI", "<<", "<STR_LIT>", " - which is predicated on:\\n", "<STR_LIT>", ";", "for", "(", "auto", "", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " - ", "<STR_LIT>", "<<", "", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: VCTP operand is defined in the loop.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Moved element count def: ", "<STR_LIT>", "<<", "", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Moved start past: ", "<STR_LIT>", "<<", "", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Unable to move element count to loop ", "<STR_LIT>", "<<", "<STR_LIT>", "start instruction.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Didn't find preheader.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Unable to provide element count.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MBB", "=", "", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "", "MI", ",", "unsigned", "ExpectedVecWidth", ")", "{", "unsigned", "ImmOpIdx", "=", "<NUM_LIT>", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled sub opcode", "<STR_LIT>", ")", ";", "case", "ARM", "::", "tSUBi3", ":", "case", "ARM", "::", "tSUBi8", ":", "ImmOpIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "t2SUBri", ":", "case", "ARM", "::", "t2SUBri12", ":", "ImmOpIdx", "=", "<NUM_LIT>", ";", "break", ";", "}", "return", "MI", "->", "getOperand", "(", "ImmOpIdx", ")", ".", "getImm", "(", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{" ]
GCC	i386	MD	next_suggestion	CPU	616,769	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "mod", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_DIV_ALREADY_SPLIT", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")" ]
LLVM	AGC	CPP	stmt_completion	MPU	616,770	[ "override", "{" ]	[ "const", "AGCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const" ]
GCC	rs6000	MD	stmt_completion	CPU	616,771	[ "]", "UNSPEC_VSX_XXSPLTW", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VSX_CVDPSPN", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	moxie	MD	next_suggestion	CPU	616,772	[ "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	program_repair	GPU	616,773	[ "<FIXS>", "if", "(", "NewChannels", "==", "<NUM_LIT>", ")", "{", "<FIXE>" ]	[ "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "if", "(", "BitsSet", "==", "<NUM_LIT>", ")", "{", "<BUGE>", "assert", "(", "Node", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY", ",", "SDLoc", "(", "Node", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "<NUM_LIT>", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,774	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtu_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	616,775	[ "<FIXS>", "if", "(", "WantZExt", "&&", "RetVT", "==", "MVT", "::", "i64", "&&", "VT", "<=", "MVT", "::", "i32", ")", "{", "unsigned", "Reg64", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ResultReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "ResultReg", "=", "Reg64", ";", "}", "<FIXE>", "<FIXS>", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "IsRet64Bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ",", "ResultReg", ",", "true", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addLoadStoreOperands", "(", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "ScaleFactor", ",", "MMO", ")", ";", "<BUGS>", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "!", "WantZExt", ")", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "MVT", "::", "i32", ",", "ResultReg", ",", "true", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "if", "(", "VT", "==", "MVT", "::", "i1", ")", "{", "<BUGS>", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "MVT", "::", "i32", ",", "ResultReg", ",", "true", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "assert", "(", "ANDReg", "&&", "<STR_LIT>", "Unexpected AND instruction emission failure.", "<STR_LIT>", ")", ";", "ResultReg", "=", "ANDReg", ";", "}" ]
GCC	arm	MD	next_suggestion	CPU	616,776	[ "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
LLVM	MOS	CPP	code_generation	MPU	616,777	[ "bool", "MOSNoRecurse", "::", "runOnSCC", "(", "CallGraphSCC", "&", "SCC", ")", "{", "if", "(", "!", "SCC", ".", "isSingular", "(", ")", ")", "return", "false", ";", "const", "CallGraphNode", "&", "N", "=", "", "", "SCC", ".", "begin", "(", ")", ";", "if", "(", "!", "N", ".", "getFunction", "(", ")", "\|\|", "N", ".", "getFunction", "(", ")", "->", "isDeclaration", "(", ")", "\|\|", "N", ".", "getFunction", "(", ")", "->", "doesNotRecurse", "(", ")", ")", "return", "false", ";", "if", "(", "callsSelf", "(", "N", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found new non-recursive function.\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "N", ".", "getFunction", "(", ")", "->", "setDoesNotRecurse", "(", ")", ";", "return", "true", ";", "}" ]	[ "runOnSCC", "-", "This", "method", "should", "be", "implemented", "by", "the", "subclass", "to", "perform", "whatever", "action", "is", "necessary", "for", "the", "specified", "SCC", "." ]
GCC	h8300	MD	stmt_completion	MPU	616,778	[ ")", "]" ]	[ "(", "plus", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,779	[ "<NUM_LIT>", ";" ]	[ "def", "A2_addh_h16_sat_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	R600	CPP	next_suggestion	GPU	616,780	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "RI", ".", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", ")", ";", "else", "return", "(", "OffsetSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", "/", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", ")", ";", "}" ]
GCC	aarch64	CPP	stmt_completion	CPU	616,781	[ "a", ";" ]	[ "return", "-", "_", "_" ]
LLVM	X86	CPP	stmt_completion	CPU	616,782	[ ")", ";" ]	[ "return", "new", "X86NaClRewritePass", "(" ]
GCC	arm	MD	next_suggestion	CPU	616,783	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_WMACUZ", ")", ")", "]", "<STR_LIT>" ]
GCC	sparc	MD	stmt_completion	CPU	616,784	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,785	[ "(", "i64", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", "extract_high_v8i16", ":", "UnOpFrag", "<", "(", "extract_subvector", "(", "v8i16", "node", ":", "$", "LHS", ")", "," ]
LLVM	AArch64	TD	next_suggestion	CPU	616,786	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]	[ "def", "SQDMULLshv_8H", ":", "NeonI_ScalarXIndexedElemArith", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32", ",", "FPR16", ",", "VPR128Lo", ",", "neon_uimm3_bare", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	MD	program_repair	CPU	616,787	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "MMA_AVVI4I4I2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XO", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	616,788	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "r1", ";", "bits", "<", "<NUM_LIT>", ">", "r2", ";", "bits", "<", "<NUM_LIT>", ">", "r3", ";", "let", "Opcode", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "r1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "r2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "r3", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	616,789	[ "return", "DAG", ".", "getNode", "(", "getPPCStrictOpcode", "(", "ConvOpc", ")", ",", "dl", ",", "DAG", ".", "getVTList", "(", "ConvTy", ",", "MVT", "::", "Other", ")", ",", "{", "Chain", ",", "Src", "}", ",", "Flags", ")", ";" ]	[ "bool", "IsSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", "\|\|", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_SINT_TO_FP", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoFPExcept", "(", "Op", "->", "getFlags", "(", ")", ".", "hasNoFPExcept", "(", ")", ")", ";", "bool", "IsSingle", "=", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "Subtarget", ".", "hasFPCVT", "(", ")", ";", "unsigned", "ConvOpc", "=", "IsSingle", "?", "(", "IsSigned", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "(", "IsSigned", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EVT", "ConvTy", "=", "IsSingle", "?", "MVT", "::", "f32", ":", "MVT", "::", "f64", ";", "if", "(", "Op", "->", "isStrictFPOpcode", "(", ")", ")", "{", "if", "(", "!", "Chain", ")", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	SNES	CPP	next_suggestion	DSP	616,790	[ "}" ]	[ "CodePointerSize", "=", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";" ]
LLVM	SystemZ	CPP	program_repair	CPU	616,791	[ "<FIXS>", "bool", "IsImmForm", "=", "LengthMO", ".", "isImm", "(", ")", ";", "bool", "IsRegForm", "=", "!", "IsImmForm", ";", "bool", "NeedsLoop", "=", "false", ";", "uint64_t", "ImmLength", "=", "<NUM_LIT>", ";", "Register", "LenMinus1Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "IsImmForm", ")", "{", "ImmLength", "=", "LengthMO", ".", "getImm", "(", ")", ";", "ImmLength", "++", ";", "if", "(", "ImmLength", "==", "<NUM_LIT>", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "MBB", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "ImmLength", ">", "<NUM_LIT>", "", "<NUM_LIT>", ")", "NeedsLoop", "=", "true", ";", "}", "else", "if", "(", "ImmLength", ">", "<NUM_LIT>", "", "<NUM_LIT>", ")", "NeedsLoop", "=", "true", ";", "}", "else", "{", "NeedsLoop", "=", "true", ";", "LenMinus1Reg", "=", "LengthMO", ".", "getReg", "(", ")", ";", "}", "<FIXE>" ]	[ "MachineOperand", "SrcBase", "=", "earlyUseOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "uint64_t", "SrcDisp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "&", "LengthMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "uint64_t", "ImmLength", "=", "LengthMO", ".", "isImm", "(", ")", "?", "LengthMO", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "Register", "LenMinus1Reg", "=", "LengthMO", ".", "isReg", "(", ")", "?", "LengthMO", ".", "getReg", "(", ")", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	616,792	[ "}" ]	[ "class", "TPCInstVector", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bits", "<", "<NUM_LIT>", ">", "otype", ">", ":", "VectorInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OperandType", "=", "otype", ";", "let", "OType", "=", "otype", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,793	[ "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,794	[ "return", "NULL", ";" ]	[ "Value", "", "ARMIREmitter", "::", "visitWrapperJT", "(", "const", "SDNode", "", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitWrapperJT unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,795	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	616,796	[ "<STR_LIT>", ";" ]	[ "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", "_ftz" ]
LLVM	AArch64	TD	stmt_completion	CPU	616,797	[ "<", "i32", ",", "[", "{" ]	[ "def", "logical_imm32", ":", "Operand", "<", "i32", ">", ",", "IntImmLeaf" ]
GCC	arm	CPP	stmt_completion	CPU	616,798	[ "uint8x8_t", "_", "_", "b", ")", "{" ]	[ "vsub_u8", "(", "uint8x8_t", "_", "_", "a", "," ]
LLVM	X86	TD	program_repair	CPU	616,799	[ "<FIXS>", "[", "(", "store", "(", "i8", "(", "trunc", "(", "assertzext", "(", "X86pextrb", "(", "v16i8", "VR128", ":", "$", "src1", ")", ",", "imm", ":", "$", "src2", ")", ")", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ";", "<FIXE>" ]	[ "(", "ins", "i8mem", ":", "$", "dst", ",", "VR128", ":", "$", "src1", ",", "i32i8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGS>", "[", "]", ">", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasAVX", "]", "in" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,700

[ "crm", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Encoding", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "crn", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

616,701

[ "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "empty", "(", ")", "&&", "<STR_LIT>", "WebAssembly should not have callee-saved registers", "<STR_LIT>", ")", ";", "assert", "(", "!", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", "Functions needing frame pointers not yet supported", "<STR_LIT>", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", "&&", "(", "!", "MFI", "->", "adjustsStack", "(", ")", "||", "MFI", "->", "getMaxCallFrameSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "InsertPt", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "adjustStackPointer", "(", "StackSize", ",", "false", ",", "MF", ",", "MBB", ",", "TII", ",", "InsertPt", ",", "DL", ")", ";", "}" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

GCC

mn10200

MD

next_suggestion

MPU

616,702

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,703

[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,704

[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpltu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_b343892a", ",", "TypeNCJ", ">", ",", "Enc_5de85f", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

616,705

[ "op", "=", "SUBREG_REG", "(", "op", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "SUBREG_P", "(", "op", ")", ")" ]

GCC

rs6000

CPP

next_suggestion

CPU

616,706

[ "_", "_", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ">", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ":", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";" ]

[ "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "_", "_", "r", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "_", "_", "m1", ",", "_", "_", "m2", ",", "_", "_", "res", ";", "_", "_", "m1", ".", "as_m64", "=", "_", "_", "A", ";", "_", "_", "m2", ".", "as_m64", "=", "_", "_", "B", ";", "_", "_", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ">", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ":", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,707

[ ",", "ELF", "::", "EF_HEXAGON_MACH_V62", "}", ",", "{", "<STR_LIT>", "hexagonv65", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V65", "}", ",", "}", ";" ]

[ "static", "std", "::", "map", "<", "StringRef", ",", "unsigned", ">", "ElfFlags", "=", "{", "{", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V5", "}", ",", "{", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V55", "}", ",", "{", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V60", "}", ",", "{", "<STR_LIT>", "hexagonv62", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

616,708

[ "}" ]

[ "let", "ParserMatchClass", "=", "VecListFourQHWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

616,709

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

TD

program_repair

GPU

616,710

[ "<FIXS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "extractelt", "(", "v2i64", "V128", ":", "$", "Rn", ")", ",", "<FIXE>", "<FIXS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "extractelt", "(", "v1i64", "V64", ":", "$", "Rn", ")", ",", "imm", ":", "$", "idx", ")", ")", ")", ")", ")", ",", "<FIXE>" ]

[ "multiclass", "DUPWithTrunci64Pats", "ValueType", "ResVT", ",", "Instruction", "DUP", ",", "SDNodeXForm", "IdxXFORM", ">", "{", "<BUGS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "vector_extract", "(", "v2i64", "V128", ":", "$", "Rn", ")", ",", "<BUGE>", "imm", ":", "$", "idx", ")", ")", ")", ")", ")", ",", "(", "DUP", "V128", ":", "$", "Rn", ",", "(", "IdxXFORM", "imm", ":", "$", "idx", ")", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "vector_extract", "(", "v1i64", "V64", ":", "$", "Rn", ")", ",", "imm", ":", "$", "idx", ")", ")", ")", ")", ")", ",", "<BUGE>", "(", "DUP", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "V64", ":", "$", "Rn", ",", "dsub", ")", ",", "(", "IdxXFORM", "imm", ":", "$", "idx", ")", ")", ">", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

616,711

[ "}" ]

[ "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";", "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", ")", "return", "RegStructReturn", ";", "return", "StackStructReturn", ";" ]

GCC

sparc

CPP

next_suggestion

CPU

616,712

[ "}" ]

[ "extern", "_", "_", "inline", "long", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fucmpne8", "(", "_", "_", "v8qi", "_", "_", "A", ",", "_", "_", "v8qi", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_vis_fucmpne8", "(", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,713

[ "}", "<STR_LIT>", ";" ]

[ "printOperand", "(", "MI", ",", "i", ")", ";", "if", "(", "i", "!=", "e", "-", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,714

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_port", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

616,715

[ "true", ";" ]

[ "NextElement", "=", "Mask", "[", "i", "]", "!=", "<NUM_LIT>", "?", "VectorType", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "IsZeroSideLeft", "=", "NextElement", "!=", "<NUM_LIT>", ";", "}", "if", "(", "NextElement", "!=", "Mask", "[", "i", "]", ")", "return", "false", ";", "NextElement", "++", ";", "}", "return" ]

LLVM

MSP430

CPP

program_repair

MPU

616,716

[ "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "break", ";", "case", "ISD", "::", "ADD", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "else", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "break", ";", "case", "ISD", "::", "SUB", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "break", ";", "case", "ISD", "::", "AND", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "else", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "break", ";", "case", "ISD", "::", "OR", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "else", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "break", ";", "case", "ISD", "::", "XOR", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";", "else", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", "return", ";" ]

GCC

alpha

MD

stmt_completion

MPU

616,717

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

sh

MD

stmt_completion

CPU

616,718

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "DR0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "DR2_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "DR4_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R4_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R5_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

GCC

fr30

MD

stmt_completion

DSP

616,719

[ "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")" ]

[ "[", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":" ]

GCC

i386

MD

stmt_completion

CPU

616,720

[ "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

616,721

[ "B", ")", ",", "<STR_LIT>", ",", "IIC_LdStLoad", ">", ",", "Requires", "<", "[", "IsBookE", "]", ">", ";" ]

[ "def", "TLBIVAX", ":", "XForm_tlb", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "gprc", ":", "$", "A", ",", "gprc", ":", "$" ]

GCC

mt

CPP

code_generation

CPU

616,722

[ "static", "bool", "insn_dependent_p", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "rtx", "tmp", ";", "if", "(", "!", "INSN_P", "(", "x", ")", "||", "!", "INSN_P", "(", "y", ")", ")", "return", "<NUM_LIT>", ";", "tmp", "=", "PATTERN", "(", "y", ")", ";", "not", "e_stores", "(", "PATTERN", "(", "x", ")", ",", "insn_dependent_p_1", ",", "&", "tmp", ")", ";", "if", "(", "tmp", "==", "NULL_RTX", ")", "return", "true", ";", "tmp", "=", "PATTERN", "(", "x", ")", ";", "not", "e_stores", "(", "PATTERN", "(", "y", ")", ",", "insn_dependent_p_1", ",", "&", "tmp", ")", ";", "return", "(", "tmp", "==", "NULL_RTX", ")", ";", "}" ]

[ "Return", "true", "if", "anything", "in", "insn", "X", "is", "(", "anti", ",", "output", ",", "true", ")", "dependent", "on", "anything", "in", "insn", "Y", "." ]

GCC

mips

CPP

program_repair

CPU

616,723

[ "<FIXS>", "mips_emit_move", "(", "copy_rtx", "(", "dest", ")", ",", "value", ")", ";", "<FIXE>" ]

[ "return", "force_reg", "(", "Pmode", ",", "value", ")", ";", "else", "{", "<BUGS>", "emit_move_insn", "(", "copy_rtx", "(", "dest", ")", ",", "value", ")", ";", "<BUGE>", "return", "dest", ";", "}", "}" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

616,724

[ ")", ")", ";" ]

[ "addPass", "(", "createJVMISelDag", "(", "getJVMTargetMachine", "(", ")", ",", "getOptLevel", "(", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

616,725

[ "}" ]

[ "if", "(", "SrcOp", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "SrcOp", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "!", "resolveTargetShuffleInputs", "(", "SrcBC", ",", "Ops", ",", "Mask", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "{", "if", "(", "(", "NumSrcElts", "%", "Mask", ".", "size", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ScaledMask", ";", "int", "Scale", "=", "NumSrcElts", "/", "Mask", ".", "size", "(", ")", ";", "scaleShuffleMask", "<", "int", ">", "(", "Scale", ",", "Mask", ",", "ScaledMask", ")", ";", "Mask", "=", "std", "::", "move", "(", "ScaledMask", ")", ";", "}", "else", "if", "(", "(", "Mask", ".", "size", "(", ")", "%", "NumSrcElts", ")", "==", "<NUM_LIT>", ")", "{", "int", "ExtractIdx", "=", "(", "int", ")", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "int", "Scale", "=", "Mask", ".", "size", "(", ")", "/", "NumSrcElts", ";", "int", "Lo", "=", "Scale", "*", "ExtractIdx", ";", "int", "Hi", "=", "Scale", "*", "(", "ExtractIdx", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "int", ")", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "<", "Lo", "||", "Hi", "<=", "i", ")", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "while", "(", "Mask", ".", "size", "(", ")", ">", "NumSrcElts", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "Mask", "=", "std", "::", "move", "(", "WidenedMask", ")", ";", "}", "}", "if", "(", "Mask", ".", "size", "(", ")", "!=", "NumSrcElts", ")", "return", "SDValue", "(", ")", ";", "int", "SrcIdx", "=", "Mask", "[", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "]", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "SrcIdx", "==", "SM_SentinelUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "SrcIdx", "==", "SM_SentinelZero", ")", "return", "VT", ".", "isFloatingPoint", "(", ")", "?", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "SrcOp", "=", "Ops", "[", "SrcIdx", "/", "Mask", ".", "size", "(", ")", "]", ";", "SrcIdx", "=", "SrcIdx", "%", "Mask", ".", "size", "(", ")", ";", "if", "(", "(", "SrcVT", "==", "MVT", "::", "v4i32", "||", "SrcVT", "==", "MVT", "::", "v2i64", ")", "&&", "(", "(", "SrcIdx", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "assert", "(", "SrcSVT", "==", "VT", "&&", "<STR_LIT>", "Unexpected extraction type", "<STR_LIT>", ")", ";", "SrcOp", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "SrcOp", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "SrcSVT", ",", "SrcOp", ",", "DAG", ".", "getIntPtrConstant", "(", "SrcIdx", ",", "dl", ")", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,726

[ "<NUM_LIT>", ";" ]

[ "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Reset hazard recognizer\\n", "<STR_LIT>", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "<NUM_LIT>", ";", "UsesDotCur", "=", "nullptr", ";", "DotCurPNum", "=", "-" ]

LLVM

ARM

CPP

program_repair

CPU

616,727

[ "<FIXS>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "ARM", "::", "LR", ",", "getRegClassFor", "(", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]

[ "}", "<BUGS>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "ARM", "::", "LR", ",", "getRegClassFor", "(", "MVT", "::", "i32", ")", ",", "dl", ")", ";", "<BUGE>", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";", "}" ]

GCC

i386

MD

next_suggestion

CPU

616,728

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

TD

next_suggestion

CPU

616,729

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XB", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "XB", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DCMX", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,730

[ "TLI", ";" ]

[ "const", "PPCTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return" ]

GCC

visium

MD

stmt_completion

Virtual ISA

616,731

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_code_attr", "u", "[", "(", "sign_extend", "<STR_LIT>", ")", "(", "zero_extend" ]

LLVM

X86

CPP

next_suggestion

CPU

616,732

[ "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JBE_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";" ]

[ "MachineBasicBlock", "*", "X86TargetLowering", "::", "emitLongJmpShadowStackFix", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOBegin", "=", "MI", ".", "memoperands_begin", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOEnd", "=", "MI", ".", "memoperands_end", "(", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "const", "BasicBlock", "*", "BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "checkSspMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "fallMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "fixShadowMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "fixShadowLoopPrepareMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "fixShadowLoopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "I", ",", "checkSspMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fallMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fixShadowMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fixShadowLoopPrepareMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fixShadowLoopMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "checkSspMBB", ")", ";", "unsigned", "ZReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "XorRROpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "XOR64rr", ":", "X86", "::", "XOR32rr", ";", "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "XorRROpc", ")", ")", ".", "addDef", "(", "ZReg", ")", ".", "addReg", "(", "ZReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "ZReg", ",", "RegState", "::", "Undef", ")", ";", "unsigned", "SSPCopyReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "RdsspOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RDSSPQ", ":", "X86", "::", "RDSSPD", ";", "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "RdsspOpc", ")", ",", "SSPCopyReg", ")", ".", "addReg", "(", "ZReg", ")", ";", "unsigned", "TestRROpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "TEST64rr", ":", "X86", "::", "TEST32rr", ";", "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "TestRROpc", ")", ")", ".", "addReg", "(", "SSPCopyReg", ")", ".", "addReg", "(", "SSPCopyReg", ")", ";", "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JE_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "checkSspMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "checkSspMBB", "->", "addSuccessor", "(", "fallMBB", ")", ";", "unsigned", "PrevSSPReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64rm", ":", "X86", "::", "MOV32rm", ";", "const", "int64_t", "SPPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "PrevSSPReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86", "::", "AddrNumOperands", ";", "++", "i", ")", "{", "if", "(", "i", "==", "X86", "::", "AddrDisp", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "SPPOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "unsigned", "SspSubReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "SubRROpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "SUB64rr", ":", "X86", "::", "SUB32rr", ";", "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "SubRROpc", ")", ",", "SspSubReg", ")", ".", "addReg", "(", "PrevSSPReg", ")", ".", "addReg", "(", "SSPCopyReg", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

616,733

[ ",", "<NUM_LIT>", ">", ";" ]

[ "class", "SRLR_D_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

arm

CPP

code_generation

CPU

616,734

[ "void", "arm_option_reconfigure_globals", "(", "void", ")", "{", "sprintf", "(", "arm_arch_name", ",", "<STR_LIT>", "__ARM_ARCH_%s__", "<STR_LIT>", ",", "arm_active_target", ".", "arch_pp_name", ")", ";", "arm_base_arch", "=", "arm_active_target", ".", "base_arch", ";", "arm_arch3m", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv3m", ")", ";", "arm_arch4", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv4", ")", ";", "arm_arch4t", "=", "arm_arch4", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb", ")", ";", "arm_arch5", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv5", ")", ";", "arm_arch5e", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv5e", ")", ";", "arm_arch5te", "=", "arm_arch5e", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb", ")", ";", "arm_arch6", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv6", ")", ";", "arm_arch6k", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv6k", ")", ";", "arm_arch_notm", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_notm", ")", ";", "arm_arch6m", "=", "arm_arch6", "&&", "!", "arm_arch_notm", ";", "arm_arch7", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv7", ")", ";", "arm_arch7em", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv7em", ")", ";", "arm_arch8", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv8", ")", ";", "arm_arch8_1", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv8_1", ")", ";", "arm_arch8_2", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_armv8_2", ")", ";", "arm_arch_thumb1", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb", ")", ";", "arm_arch_thumb2", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb2", ")", ";", "arm_arch_xscale", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_xscale", ")", ";", "arm_arch_iwmmxt", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_iwmmxt", ")", ";", "arm_arch_iwmmxt2", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_iwmmxt2", ")", ";", "arm_arch_thumb_hwdiv", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_tdiv", ")", ";", "arm_arch_arm_hwdiv", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_adiv", ")", ";", "arm_arch_crc", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_crc32", ")", ";", "arm_arch_cmse", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_cmse", ")", ";", "arm_fp16_inst", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_fp16", ")", ";", "arm_arch_lpae", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_lpae", ")", ";", "if", "(", "arm_fp16_inst", ")", "{", "if", "(", "arm_fp16_format", "==", "ARM_FP16_FORMAT_ALTERNATIVE", ")", "error", "(", "<STR_LIT>", "selected fp16 options are incompatible", "<STR_LIT>", ")", ";", "arm_fp16_format", "=", "ARM_FP16_FORMAT_IEEE", ";", "}", "arm_arch_no_volatile_ce", "=", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_quirk_no_volatile_ce", ")", ";", "arm_arch6kz", "=", "arm_arch6k", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_quirk_armv6kz", ")", ";", "if", "(", "target_thread_pointer", "==", "TP_AUTO", ")", "{", "if", "(", "arm_arch6k", "&&", "!", "TARGET_THUMB1", ")", "target_thread_pointer", "=", "TP_CP15", ";", "else", "target_thread_pointer", "=", "TP_SOFT", ";", "}", "}" ]

[ "Reconfigure", "global", "status", "flags", "from", "the", "active_target.isa", "." ]

GCC

mips

MD

stmt_completion

CPU

616,735

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,736

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_vrmaxuh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,737

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

SNES

TD

next_suggestion

DSP

616,738

[ "}" ]

[ "def", "relbrtarget_7", ":", "Operand", "<", "OtherVT", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

CPP

program_repair

CPU

616,739

[ "<FIXS>", "case", "E_V64QImode", ":", "case", "E_V32HImode", ":", "case", "E_V32QImode", ":", "case", "E_V16HImode", ":", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "<FIXE>" ]

[ "}", "break", ";", "<BUGS>", "case", "V64QImode", ":", "case", "V32HImode", ":", "case", "V32QImode", ":", "case", "V16HImode", ":", "case", "V16QImode", ":", "case", "V8HImode", ":", "<BUGE>", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_US_MINUS", "(", "mode", ",", "cop0", "," ]

GCC

fr30

CPP

stmt_completion

DSP

616,740

[ ";" ]

[ "args_size", "=", "WORD_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "reg_size", "=", "<NUM_LIT>", ";", "gmask", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "gmask", "|=", "<NUM_LIT>", "<<", "regno", ";", "}", "}", "current_frame_info", ".", "save_fp", "=", "MUST_SAVE_FRAME_POINTER", ";", "current_frame_info", ".", "save_rp", "=", "MUST_SAVE_RETURN_POINTER", ";", "reg_size", "+=", "(", "current_frame_info", ".", "save_fp", "+", "current_frame_info", ".", "save_rp", ")", "*", "UNITS_PER_WORD", ";", "current_frame_info", ".", "pretend_size", "=", "pretend_size", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "args_size", "=", "args_size", ";", "current_frame_info", ".", "reg_size", "=", "reg_size", ";", "current_frame_info", ".", "frame_size", "=", "args_size", "+", "var_size", ";", "current_frame_info", ".", "total_size", "=", "args_size", "+", "var_size", "+", "reg_size", "+", "pretend_size", ";", "current_frame_info", ".", "gmask", "=", "gmask", ";", "current_frame_info", ".", "initialised", "=", "reload_completed", ";", "return_value", "=", "<NUM_LIT>", ";", "if", "(", "to_reg", "==", "STACK_POINTER_REGNUM", ")", "return_value", "+=", "args_size", "+", "var_size", ";", "if", "(", "from_reg", "==", "ARG_POINTER_REGNUM", ")", "return_value", "+=", "reg_size", ";", "return", "return_value" ]

GCC

s390

CPP

code_generation

MPU

616,741

[ "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "split_all_insns_noflow", "(", ")", ";", "for", "(", ";", ";", ")", "{", "struct", "constant_pool", "*", "pool", "=", "NULL", ";", "if", "(", "!", "pool_overflow", ")", "{", "pool", "=", "s390_mainpool_start", "(", ")", ";", "if", "(", "!", "pool", ")", "pool_overflow", "=", "true", ";", "}", "if", "(", "pool_overflow", ")", "pool", "=", "s390_chunkify_start", "(", ")", ";", "if", "(", "!", "TARGET_CPU_ZARCH", "&&", "s390_split_branches", "(", ")", ")", "{", "if", "(", "pool_overflow", ")", "s390_chunkify_cancel", "(", "pool", ")", ";", "else", "s390_mainpool_cancel", "(", "pool", ")", ";", "continue", ";", "}", "if", "(", "pool_overflow", ")", "s390_chunkify_finish", "(", "pool", ")", ";", "else", "s390_mainpool_finish", "(", "pool", ")", ";", "cfun", "->", "machine", "->", "split_branches_pending_p", "=", "false", ";", "break", ";", "}", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "rtx_insn", "*", "insn", ",", "*", "target", ";", "rtx", "label", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "label", "=", "s390_execute_label", "(", "insn", ")", ";", "if", "(", "!", "label", ")", "continue", ";", "gcc_assert", "(", "label", "!=", "const0_rtx", ")", ";", "target", "=", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "INSN_ADDRESSES_NEW", "(", "target", ",", "-", "<NUM_LIT>", ")", ";", "target", "=", "emit_insn", "(", "s390_execute_target", "(", "insn", ")", ")", ";", "INSN_ADDRESSES_NEW", "(", "target", ",", "-", "<NUM_LIT>", ")", ";", "}", "}", "s390_optimize_prologue", "(", ")", ";", "if", "(", "s390_tune", "==", "PROCESSOR_2097_Z10", "||", "s390_tune", "==", "PROCESSOR_2817_Z196", "||", "s390_tune", "==", "PROCESSOR_2827_ZEC12", ")", "{", "rtx_insn", "*", "insn", ";", "bool", "insn_added_p", "=", "false", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "INSN_CODE", "(", "insn", ")", "<=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "insn_added_p", "|=", "s390_fix_long_loop_prediction", "(", "insn", ")", ";", "if", "(", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", ")", "&&", "s390_tune", "==", "PROCESSOR_2097_Z10", ")", "insn_added_p", "|=", "s390_z10_optimize_cmp", "(", "insn", ")", ";", "}", "if", "(", "insn_added_p", ")", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "}", "s390_function_num_hotpatch_hw", "(", "current_function_decl", ",", "&", "hw_before", ",", "&", "hw_after", ")", ";", "if", "(", "hw_after", ">", "<NUM_LIT>", ")", "{", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_FUNCTION_BEG", ")", "break", ";", "}", "gcc_assert", "(", "insn", ")", ";", "while", "(", "hw_after", ">", "<NUM_LIT>", ")", "{", "if", "(", "hw_after", ">=", "<NUM_LIT>", "&&", "TARGET_CPU_ZARCH", ")", "{", "insn", "=", "emit_insn_after", "(", "gen_nop_6_byte", "(", ")", ",", "insn", ")", ";", "hw_after", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "hw_after", ">=", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn_after", "(", "gen_nop_4_byte", "(", ")", ",", "insn", ")", ";", "hw_after", "-=", "<NUM_LIT>", ";", "}", "else", "{", "insn", "=", "emit_insn_after", "(", "gen_nop_2_byte", "(", ")", ",", "insn", ")", ";", "hw_after", "-=", "<NUM_LIT>", ";", "}", "}", "gcc_assert", "(", "hw_after", "==", "<NUM_LIT>", ")", ";", "}", "}" ]

[ "Perform", "machine-dependent", "processing", "." ]

GCC

arm

MD

program_repair

CPU

616,742

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]

GCC

s390

MD

program_repair

MPU

616,743

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")" ]

LLVM

PIC16

CPP

stmt_completion

MPU

616,744

[ "const", "{" ]

[ "const", "PIC16Section", "*", "ROMDATASection", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,745

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,746

[ "[", "A64FXGI03", "]", ">", "{" ]

[ "def", "A64FXWrite_6Cyc_GI03", ":", "SchedWriteRes", "<" ]

GCC

vms

CPP

program_repair

Virtual ISA

616,747

[ "<FIXS>", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-L", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "argc", ";", "i", "++", ")", "{", "<BUGS>", "if", "(", "strncmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-L", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "<BUGE>", "{", "search_dirs", "=", "XRESIZEVEC", "(", "const", "char", "*", ",", "search_dirs", ",", "search_dirs_len", "+", "<NUM_LIT>", ")", ";" ]

LLVM

Mips

CPP

code_generation

CPU

616,748

[ "MipsInstrInfo", "::", "BranchType", "MipsInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "BranchInstrs", ")", "const", "{", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "REnd", "=", "MBB", ".", "rend", "(", ")", ";", "while", "(", "I", "!=", "REnd", "&&", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "if", "(", "I", "==", "REnd", "||", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "{", "TBB", "=", "FBB", "=", "nullptr", ";", "return", "BT_NoBranch", ";", "}", "MachineInstr", "*", "LastInst", "=", "&", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "BranchInstrs", ".", "push_back", "(", "LastInst", ")", ";", "if", "(", "!", "getAnalyzableBrOpc", "(", "LastOpc", ")", ")", "return", "LastInst", "->", "isIndirectBranch", "(", ")", "?", "BT_Indirect", ":", "BT_None", ";", "unsigned", "SecondLastOpc", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "SecondLastInst", "=", "nullptr", ";", "if", "(", "++", "I", "!=", "REnd", ")", "{", "SecondLastInst", "=", "&", "*", "I", ";", "SecondLastOpc", "=", "getAnalyzableBrOpc", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "isUnpredicatedTerminator", "(", "*", "SecondLastInst", ")", "&&", "!", "SecondLastOpc", ")", "return", "BT_None", ";", "}", "if", "(", "!", "SecondLastOpc", ")", "{", "if", "(", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "BT_Uncond", ";", "}", "AnalyzeCondBr", "(", "LastInst", ",", "LastOpc", ",", "TBB", ",", "Cond", ")", ";", "return", "BT_Cond", ";", "}", "if", "(", "++", "I", "!=", "REnd", "&&", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "return", "BT_None", ";", "BranchInstrs", ".", "insert", "(", "BranchInstrs", ".", "begin", "(", ")", ",", "SecondLastInst", ")", ";", "if", "(", "SecondLastInst", "->", "isUnconditionalBranch", "(", ")", ")", "{", "if", "(", "!", "AllowModify", ")", "return", "BT_None", ";", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastInst", "->", "eraseFromParent", "(", ")", ";", "BranchInstrs", ".", "pop_back", "(", ")", ";", "return", "BT_Uncond", ";", "}", "if", "(", "!", "LastInst", "->", "isUnconditionalBranch", "(", ")", ")", "return", "BT_None", ";", "AnalyzeCondBr", "(", "SecondLastInst", ",", "SecondLastOpc", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "BT_CondUncond", ";", "}" ]

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,749

[ ")", "<=", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(" ]

GCC

nios2

CPP

code_generation

MPU

616,750

[ "static", "void", "nios2_handle_custom_fpu_insn_option", "(", "int", "fpu_insn_index", ")", "{", "int", "param", "=", "N2FPU_N", "(", "fpu_insn_index", ")", ";", "if", "(", "<NUM_LIT>", "<=", "param", "&&", "param", "<=", "<NUM_LIT>", ")", "nios2_register_custom_code", "(", "param", ",", "CCS_FPU", ",", "fpu_insn_index", ")", ";", "else", "if", "(", "param", "!=", "-", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "switch %<-mcustom-%s%> value %d must be between 0 and 255", "<STR_LIT>", ",", "N2FPU_NAME", "(", "fpu_insn_index", ")", ",", "param", ")", ";", "}" ]

[ "Check", "individual", "FPU", "insn", "options", ",", "and", "register", "custom", "code", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,751

[ "(", ")", ";" ]

[ "ModulePass", "*", "llvm", "::", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", "{", "return", "new", "AMDGPUAnnotateKernelFeatures" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

616,752

[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";" ]

[ "auto", "*", "AtomicNode", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "AtomicNode", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "return", "Op", ";", "SDValue", "CmpOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "HighBits", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "MemVT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "CmpOp", ",", "HighBits", ")", ")", "return", "Op", ";", "unsigned", "MaskVal", "=", "(", "<NUM_LIT>", "<<", "MemVT", ".", "getSizeInBits", "(", ")", ")", "-", "<NUM_LIT>", ";", "SDValue", "NewCmpOp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i32", ",", "CmpOp", ",", "DAG", ".", "getConstant", "(", "MaskVal", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,753

[ "addPass", "(", "&", "SIInsertSkipsPassID", ")", ";" ]

[ "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createSIModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

616,754

[ "<STR_LIT>", ";" ]

[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "VecListFourD", ":", "$", "Vd", ")", ",", "IIC_VLD1u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST4", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,755

[ "getReg", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "LLT", "ConstPtr", "=", "LLT", "::", "pointer", "(", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ";", "auto", "Cast", "=", "B", ".", "buildAddrSpaceCast", "(", "ConstPtr", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Cast", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,756

[ ";", "++", "i", ")", "DeadPhis", "[", "i", "]", "->", "eraseFromParent", "(", ")", ";" ]

[ "MachineOperand", "&", "Use", "=", "*", "I", ";", "MachineInstr", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "MI", ")", "continue", ";", "if", "(", "Use", ".", "isDebug", "(", ")", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<NUM_LIT>", "U", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "DeadPhis", ".", "size", "(", ")" ]

GCC

arm

CPP

code_generation

CPU

616,757

[ "static", "void", "arm32_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "bool", "long_call_p", "=", "arm_is_long_call_p", "(", "function", ")", ";", "int", "this_regno", "=", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", "?", "R1_REGNUM", ":", "R0_REGNUM", ")", ";", "rtx", "temp", "=", "gen_rtx_REG", "(", "Pmode", ",", "IP_REGNUM", ")", ";", "rtx", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "this_regno", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "if", "(", "delta", "!=", "<NUM_LIT>", ")", "arm_split_constant", "(", "PLUS", ",", "Pmode", ",", "NULL_RTX", ",", "delta", ",", "this_rtx", ",", "this_rtx", ",", "false", ")", ";", "if", "(", "vcall_offset", "!=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "temp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "arm_split_constant", "(", "PLUS", ",", "Pmode", ",", "NULL_RTX", ",", "vcall_offset", ",", "temp", ",", "temp", ",", "false", ")", ";", "emit_move_insn", "(", "temp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "temp", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "temp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "rtx", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "long_call_p", ")", "{", "emit_move_insn", "(", "temp", ",", "funexp", ")", ";", "funexp", "=", "temp", ";", "}", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "rtx_insn", "*", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ",", "const0_rtx", ",", "NULL_RTX", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_barrier", "(", ")", ";", "if", "(", "long_call_p", ")", "{", "split_all_insns_noflow", "(", ")", ";", "arm_reorg", "(", ")", ";", "}", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final_end_function", "(", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "}" ]

[ "MI", "thunk", "handling", "for", "TARGET_32BIT", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

616,758

[ "}" ]

[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBarrier", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

616,759

[ "else", "if", "(", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";" ]

[ "void", "Cpu0SEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ",", "ZeroReg", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ",", "ZeroReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,760

[ ")", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ";" ]

[ "BranchProbability", "BrProb", "=", "MBPI", "->", "getEdgeProbability", "(", "&", "MBB", ",", "&", "MBB", ")", ";", "BlockFrequency", "EdgeFreq", "=", "BlockFreq", "*", "BrProb", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Loop Align Pass:\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tedge with freq(", "<STR_LIT>", "<<", "EdgeFreq", ".", "getFrequency", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,761

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "def", "L4_loadbzw4_ur", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_bab0eed9", ",", "TypeLD", ">", ",", "Enc_6185fe", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "WordAccess", ";" ]

GCC

i386

MD

stmt_completion

CPU

616,762

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,763

[ "BBUtils", "=", "std", "::", "unique_ptr", "<", "ARMBasicBlockUtils", ">", "(", "new", "ARMBasicBlockUtils", "(", "MF", ")", ")", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops on ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", " ------------- \\n", "<STR_LIT>", ")", ";", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

616,764

[ "LoopWorklist", ";" ]

[ "if", "(", "!", "StoredVal", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "ISD", "::", "isNormalStore", "(", "StoreNode", ")", "||", "StoreNode", "->", "isNonTemporal", "(", ")", ")", "return", "false", ";", "SDValue", "Load", "=", "StoredVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ISD", "::", "isNormalLoad", "(", "Load", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "LoadNode", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", ";", "if", "(", "!", "Load", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "if", "(", "LoadNode", "->", "getBasePtr", "(", ")", "!=", "StoreNode", "->", "getBasePtr", "(", ")", "||", "LoadNode", "->", "getOffset", "(", ")", "!=", "StoreNode", "->", "getOffset", "(", ")", ")", "return", "false", ";", "SDValue", "Chain", "=", "StoreNode", "->", "getChain", "(", ")", ";", "if", "(", "Chain", "==", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "InputChain", "=", "LoadNode", "->", "getChain", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Chain", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TokenFactor", ")", "{", "bool", "FoundLoad", "=", "false", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ChainOps", ";", "SmallVector", "<", "const", "SDNode", "*", ",", "<NUM_LIT>", ">" ]

LLVM

X86

CPP

stmt_completion

CPU

616,765

[ "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "isPMADDWDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i32", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "v2i32", "&&", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "WVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "<NUM_LIT>", "*", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "WVT", "==", "MVT", "::", "v32i16", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand" ]

LLVM

Mips

TD

stmt_completion

CPU

616,766

[ ",", "<NUM_LIT>", ">", ";" ]

[ "class", "CEQI_H_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,767

[ "dst", ")", ",", "(", "OpNode", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v4i32", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]

[ "def", "v4i32_v2i64", ":", "BaseSIMDTwoSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,768

[ "VCTP", "}", ";" ]

[ "assert", "(", "VCTP", "&&", "<STR_LIT>", "VCTP instruction expected but is not set", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Block", ":", "VPTBlocks", ")", "{", "if", "(", "Block", ".", "IsPredicatedOn", "(", "VCTP", ")", ")", "continue", ";", "if", "(", "!", "Block", ".", "HasNonUniformPredicate", "(", ")", "||", "!", "isVCTP", "(", "Block", ".", "getDivergent", "(", ")", "->", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Found unsupported diverging predicate: ", "<STR_LIT>", "<<", "*", "Block", ".", "getDivergent", "(", ")", "->", "MI", ")", ";", "return", "false", ";", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Can't convert: ", "<STR_LIT>", "<<", "*", "PredMI", ".", "MI", "<<", "<STR_LIT>", " - which is predicated on:\\n", "<STR_LIT>", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " - ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: VCTP operand is defined in the loop.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Moved element count def: ", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Moved start past: ", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Unable to move element count to loop ", "<STR_LIT>", "<<", "<STR_LIT>", "start instruction.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "auto", "CannotProvideElements", "=", "[", "this", "]", "(", "MachineBasicBlock", "*", "MBB", ",", "Register", "NumElements", ")", "{", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "return", "true", ";", "if", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";", "MachineBasicBlock", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ";", "if", "(", "!", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Didn't find preheader.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Unable to provide element count.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "ExpectedVecWidth", ")", "{", "unsigned", "ImmOpIdx", "=", "<NUM_LIT>", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled sub opcode", "<STR_LIT>", ")", ";", "case", "ARM", "::", "tSUBi3", ":", "case", "ARM", "::", "tSUBi8", ":", "ImmOpIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "t2SUBri", ":", "case", "ARM", "::", "t2SUBri12", ":", "ImmOpIdx", "=", "<NUM_LIT>", ";", "break", ";", "}", "return", "MI", "->", "getOperand", "(", "ImmOpIdx", ")", ".", "getImm", "(", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "Def", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{" ]

GCC

i386

MD

next_suggestion

CPU

616,769

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "mod", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_DIV_ALREADY_SPLIT", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")" ]

LLVM

AGC

CPP

stmt_completion

MPU

616,770

[ "override", "{" ]

[ "const", "AGCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const" ]

GCC

rs6000

MD

stmt_completion

CPU

616,771

[ "]", "UNSPEC_VSX_XXSPLTW", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VSX_CVDPSPN", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

moxie

MD

next_suggestion

CPU

616,772

[ "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

616,773

[ "<FIXS>", "if", "(", "NewChannels", "==", "<NUM_LIT>", ")", "{", "<FIXE>" ]

[ "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "if", "(", "BitsSet", "==", "<NUM_LIT>", ")", "{", "<BUGE>", "assert", "(", "Node", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY", ",", "SDLoc", "(", "Node", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "<NUM_LIT>", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,774

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtu_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

616,775

[ "<FIXS>", "if", "(", "WantZExt", "&&", "RetVT", "==", "MVT", "::", "i64", "&&", "VT", "<=", "MVT", "::", "i32", ")", "{", "unsigned", "Reg64", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ResultReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "ResultReg", "=", "Reg64", ";", "}", "<FIXE>", "<FIXS>", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "IsRet64Bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ",", "ResultReg", ",", "true", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addLoadStoreOperands", "(", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "ScaleFactor", ",", "MMO", ")", ";", "<BUGS>", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "!", "WantZExt", ")", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "MVT", "::", "i32", ",", "ResultReg", ",", "true", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "if", "(", "VT", "==", "MVT", "::", "i1", ")", "{", "<BUGS>", "unsigned", "ANDReg", "=", "emitAnd_ri", "(", "MVT", "::", "i32", ",", "ResultReg", ",", "true", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "assert", "(", "ANDReg", "&&", "<STR_LIT>", "Unexpected AND instruction emission failure.", "<STR_LIT>", ")", ";", "ResultReg", "=", "ANDReg", ";", "}" ]

GCC

arm

MD

next_suggestion

CPU

616,776

[ "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

LLVM

MOS

CPP

code_generation

MPU

616,777

[ "bool", "MOSNoRecurse", "::", "runOnSCC", "(", "CallGraphSCC", "&", "SCC", ")", "{", "if", "(", "!", "SCC", ".", "isSingular", "(", ")", ")", "return", "false", ";", "const", "CallGraphNode", "&", "N", "=", "*", "*", "SCC", ".", "begin", "(", ")", ";", "if", "(", "!", "N", ".", "getFunction", "(", ")", "||", "N", ".", "getFunction", "(", ")", "->", "isDeclaration", "(", ")", "||", "N", ".", "getFunction", "(", ")", "->", "doesNotRecurse", "(", ")", ")", "return", "false", ";", "if", "(", "callsSelf", "(", "N", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found new non-recursive function.\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "N", ".", "getFunction", "(", ")", "->", "setDoesNotRecurse", "(", ")", ";", "return", "true", ";", "}" ]

[ "runOnSCC", "-", "This", "method", "should", "be", "implemented", "by", "the", "subclass", "to", "perform", "whatever", "action", "is", "necessary", "for", "the", "specified", "SCC", "." ]

GCC

h8300

MD

stmt_completion

MPU

616,778

[ ")", "]" ]

[ "(", "plus", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,779

[ "<NUM_LIT>", ";" ]

[ "def", "A2_addh_h16_sat_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

R600

CPP

next_suggestion

GPU

616,780

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "RI", ".", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", ")", ";", "else", "return", "(", "OffsetSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", "/", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", ")", ";", "}" ]

GCC

aarch64

CPP

stmt_completion

CPU

616,781

[ "a", ";" ]

[ "return", "-", "_", "_" ]

LLVM

X86

CPP

stmt_completion

CPU

616,782

[ ")", ";" ]

[ "return", "new", "X86NaClRewritePass", "(" ]

GCC

arm

MD

next_suggestion

CPU

616,783

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_WMACUZ", ")", ")", "]", "<STR_LIT>" ]

GCC

sparc

MD

stmt_completion

CPU

616,784

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,785

[ "(", "i64", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", "extract_high_v8i16", ":", "UnOpFrag", "<", "(", "extract_subvector", "(", "v8i16", "node", ":", "$", "LHS", ")", "," ]

LLVM

AArch64

TD

next_suggestion

CPU

616,786

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]

[ "def", "SQDMULLshv_8H", ":", "NeonI_ScalarXIndexedElemArith", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32", ",", "FPR16", ",", "VPR128Lo", ",", "neon_uimm3_bare", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

MD

program_repair

CPU

616,787

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "MMA_AVVI4I4I2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XO", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

616,788

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "r1", ";", "bits", "<", "<NUM_LIT>", ">", "r2", ";", "bits", "<", "<NUM_LIT>", ">", "r3", ";", "let", "Opcode", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "r1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "r2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "r3", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

616,789

[ "return", "DAG", ".", "getNode", "(", "getPPCStrictOpcode", "(", "ConvOpc", ")", ",", "dl", ",", "DAG", ".", "getVTList", "(", "ConvTy", ",", "MVT", "::", "Other", ")", ",", "{", "Chain", ",", "Src", "}", ",", "Flags", ")", ";" ]

[ "bool", "IsSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", "||", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_SINT_TO_FP", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoFPExcept", "(", "Op", "->", "getFlags", "(", ")", ".", "hasNoFPExcept", "(", ")", ")", ";", "bool", "IsSingle", "=", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "Subtarget", ".", "hasFPCVT", "(", ")", ";", "unsigned", "ConvOpc", "=", "IsSingle", "?", "(", "IsSigned", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "(", "IsSigned", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "EVT", "ConvTy", "=", "IsSingle", "?", "MVT", "::", "f32", ":", "MVT", "::", "f64", ";", "if", "(", "Op", "->", "isStrictFPOpcode", "(", ")", ")", "{", "if", "(", "!", "Chain", ")", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

SNES

CPP

next_suggestion

DSP

616,790

[ "}" ]

[ "CodePointerSize", "=", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "UseIntegratedAssembler", "=", "true", ";" ]

LLVM

SystemZ

CPP

program_repair

CPU

616,791

[ "<FIXS>", "bool", "IsImmForm", "=", "LengthMO", ".", "isImm", "(", ")", ";", "bool", "IsRegForm", "=", "!", "IsImmForm", ";", "bool", "NeedsLoop", "=", "false", ";", "uint64_t", "ImmLength", "=", "<NUM_LIT>", ";", "Register", "LenMinus1Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "IsImmForm", ")", "{", "ImmLength", "=", "LengthMO", ".", "getImm", "(", ")", ";", "ImmLength", "++", ";", "if", "(", "ImmLength", "==", "<NUM_LIT>", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "MBB", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "ImmLength", ">", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "NeedsLoop", "=", "true", ";", "}", "else", "if", "(", "ImmLength", ">", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "NeedsLoop", "=", "true", ";", "}", "else", "{", "NeedsLoop", "=", "true", ";", "LenMinus1Reg", "=", "LengthMO", ".", "getReg", "(", ")", ";", "}", "<FIXE>" ]

[ "MachineOperand", "SrcBase", "=", "earlyUseOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "uint64_t", "SrcDisp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "&", "LengthMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "uint64_t", "ImmLength", "=", "LengthMO", ".", "isImm", "(", ")", "?", "LengthMO", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "Register", "LenMinus1Reg", "=", "LengthMO", ".", "isReg", "(", ")", "?", "LengthMO", ".", "getReg", "(", ")", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "<BUGE>" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

616,792

[ "}" ]

[ "class", "TPCInstVector", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bits", "<", "<NUM_LIT>", ">", "otype", ">", ":", "VectorInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OperandType", "=", "otype", ";", "let", "OType", "=", "otype", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,793

[ "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,794

[ "return", "NULL", ";" ]

[ "Value", "*", "ARMIREmitter", "::", "visitWrapperJT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitWrapperJT unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,795

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

616,796

[ "<STR_LIT>", ";" ]

[ "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", "_ftz" ]

LLVM

AArch64

TD

stmt_completion

CPU

616,797

[ "<", "i32", ",", "[", "{" ]

[ "def", "logical_imm32", ":", "Operand", "<", "i32", ">", ",", "IntImmLeaf" ]

GCC

arm

CPP

stmt_completion

CPU

616,798

[ "uint8x8_t", "_", "_", "b", ")", "{" ]

[ "vsub_u8", "(", "uint8x8_t", "_", "_", "a", "," ]

LLVM

X86

TD

program_repair

CPU

616,799

[ "<FIXS>", "[", "(", "store", "(", "i8", "(", "trunc", "(", "assertzext", "(", "X86pextrb", "(", "v16i8", "VR128", ":", "$", "src1", ")", ",", "imm", ":", "$", "src2", ")", ")", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ";", "<FIXE>" ]

[ "(", "ins", "i8mem", ":", "$", "dst", ",", "VR128", ":", "$", "src1", ",", "i32i8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGS>", "[", "]", ">", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasAVX", "]", "in" ]