docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	tilegx	MD	stmt_completion	VLIW	616,900	[ ")", "(", "const_int", "<NUM_LIT>", ")" ]	[ "(", "vec_concat", ":", "V8HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,901	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	frv	CPP	code_generation	VLIW	616,902	[ "static", "rtx", "frv_io_address_cookie", "(", "rtx", "address", ")", "{", "return", "(", "GET_CODE", "(", "address", ")", "==", "CONST_INT", "?", "GEN_INT", "(", "INTVAL", "(", "address", ")", "/", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ":", "const0_rtx", ")", ";", "}" ]	[ "Given", "that", "a", "__builtin_read", "or", "__builtin_write", "function", "is", "accessing", "address", "ADDRESS", ",", "return", "the", "value", "that", "should", "be", "used", "as", "operand", "1", "of", "the", "membar", "." ]
GCC	i386	MD	program_repair	CPU	616,903	[ "<FIXS>", "(", "if_then_else", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "<BUGS>", "(", "if_then_else", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Z80	CPP	next_suggestion	MPU	616,904	[ "}" ]	[ "case", "Z80", "::", "BC", ":", "return", "Z80", "::", "B", ";", "case", "Z80", "::", "DE", ":", "return", "Z80", "::", "D", ";", "case", "Z80", "::", "HL", ":", "return", "Z80", "::", "H", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Specified reg is not a pair", "<STR_LIT>", ")", ";" ]
GCC	mcore	MD	next_suggestion	MPU	616,905	[ "return", "register_operand", "(", "op", ",", "mode", ")", "\|", "\|", "CONSTANT_P", "(", "op", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{" ]
GCC	sparc	MD	stmt_completion	CPU	616,906	[ ")", ")" ]	[ "{", "if", "(", "TARGET_ARCH32", ")", "{", "emit_insn", "(", "gen_clzdi_v8plus", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]" ]
LLVM	ARM	CPP	code_generation	CPU	616,907	[ "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "\|\|", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttr", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "unsigned", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", "\|\|", "(", "allowsMisalignedMemoryAccesses", "(", "MVT", "::", "v2f64", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "MVT", "::", "v2f64", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", "\|\|", "(", "allowsMisalignedMemoryAccesses", "(", "MVT", "::", "f64", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "return", "MVT", "::", "Other", ";", "}" ]	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]
GCC	arm	MD	program_repair	CPU	616,908	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_peephole2" ]
LLVM	AArch64	CPP	program_repair	CPU	616,909	[ "<FIXS>", "const", "AddrMode", "&", "AMode", ",", "Type", "*", "Ty", ",", "<FIXE>" ]	[ "bool", "AArch64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "<BUGS>", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "<BUGE>", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{" ]
LLVM	R600	CPP	next_suggestion	GPU	616,910	[ "}" ]	[ "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "return", "true", ";", "return", "CurDAG", "->", "SignBitIsZero", "(", "Base", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,911	[ "_", "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "_", "mm512_fmaddsub_ph", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmaddsubph512_mask", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(" ]
LLVM	PowerPC	TD	next_suggestion	CPU	616,912	[ "}" ]	[ "def", "PPCU1ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC	arm	CPP	next_suggestion	CPU	616,913	[ "}" ]	[ "vmlsq_u32", "(", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "uint32x4_t", "_", "_", "c", ")", "{", "return", "(", "uint32x4_t", ")", "_", "_", "builtin_neon_vmlsv4si", "(", "(", "int32x4_t", ")", "_", "_", "a", ",", "(", "int32x4_t", ")", "_", "_", "b", ",", "(", "int32x4_t", ")", "_", "_", "c", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	616,914	[ "CPEntries", ".", "clear", "(", ")", ";" ]	[ "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "<NUM_LIT>", ")", ";", "MadeChange", "\|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning CP iteration #", "<STR_LIT>", "<<", "NoCPIters", "<<", "'", "\\n", "'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "\|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Constant Island pass failed to converge!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning BR iteration #", "<STR_LIT>", "<<", "NoBRIters", "<<", "'", "\\n", "'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "\|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Branch Fix Up pass failed to converge!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "\|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "\|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "isThumb2", ")", "MadeChange", "\|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "\|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	616,915	[ "}" ]	[ "vreinterpretq_p64_p128", "(", "poly128_t", "_", "_", "a", ")", "{", "return", "(", "poly64x2_t", ")", "_", "_", "a", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,916	[ "++", "Result", ";" ]	[ "int64_t", "ImmSh", "=", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ">>", "Shift", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmSh", ")", ")", "{", "Imm", "=", "ImmSh", ";", "}", "else", "{", "Remainder", "=", "Imm", ";", "Shift", "=", "<NUM_LIT>", ";", "Imm", ">>=", "<NUM_LIT>", ";", "}", "}", "unsigned", "Result", "=", "<NUM_LIT>", ";", "unsigned", "Lo", "=", "Imm", "&", "<NUM_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "++", "Result", ";", "}", "else", "if", "(", "Lo", ")", "{", "Result", "+=", "<NUM_LIT>", ";", "}", "else", "{", "++", "Result", ";", "}", "if", "(", "!", "Shift", ")", "return", "Result", ";", "if", "(", "Imm", ")" ]
LLVM	MOS	CPP	next_suggestion	MPU	616,917	[ "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";" ]	[ "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,918	[ ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_cmpw256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "X", ",", "(", "_", "_", "v16hi" ]
GCC	i386	CPP	stmt_completion	CPU	616,919	[ ",", "_", "_", "m512i", "_", "_", "Y", ",", "const", "int", "_", "_", "P", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask32", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cmp_epi16_mask", "(", "_", "_", "m512i", "_", "_", "X" ]
LLVM	ARM64	TD	next_suggestion	CPU	616,920	[ "}" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	616,921	[ ":" ]	[ "case", "ISD", "::", "ADDE", ":", "return", "PerformADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SUBE", ":", "return", "PerformSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "OR" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,922	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
GCC	spu	CPP	program_repair	MPU	616,923	[ "<FIXS>", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "<FIXE>" ]	[ "static", "boolspu_pass_by_reference", "(", "CUMULATIVE_ARGS", "*", "cum", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "<BUGS>", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "<BUGE>", "{", "return", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,924	[ "let", "ParserMatchClass", "=", "Imm1_8Operand", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	616,925	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	616,926	[ "}" ]	[ "void", "setSRetReturnReg", "(", "unsigned", "Reg", ")", "{", "SRetReturnReg", "=", "Reg", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,927	[ "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ",", "_", "_", "m128h", "_", "_", "D", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fcmadd_sch", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128h", "_" ]
LLVM	X86	CPP	next_suggestion	CPU	616,928	[ "}", ")", ";" ]	[ "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", "", "Caller", ")", ".", "useAVX512Regs", "(", ")", "==", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", "", "Callee", ")", ".", "useAVX512Regs", "(", ")", ")", "return", "true", ";", "return", "llvm", "::", "none_of", "(", "Args", ",", "[", "]", "(", "Argument", "", "A", ")", "{", "auto", "", "EltTy", "=", "cast", "<", "PointerType", ">", "(", "A", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "return", "EltTy", "->", "isVectorTy", "(", ")", "\|\|", "EltTy", "->", "isAggregateType", "(", ")", ";" ]
GCC	rl78	CPP	next_suggestion	MPU	616,929	[ "}" ]	[ "m", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "m", "->", "virt_insns_ok", "=", "<NUM_LIT>", ";", "return", "m", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,930	[ "F", "}", ";" ]	[ "static", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_set1_pd", "(", "double", "_", "_", "F", ")", "{", "return", "_", "_", "extension__", "(", "_", "_", "m128d", ")", "{", "_", "_", "F", ",", "_", "_" ]
LLVM	ARM	CPP	program_repair	CPU	616,931	[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "TokError", "(", "<STR_LIT>", "unexpected token in argument list", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "<BUGS>", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "<BUGE>", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "<BUGS>", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token in argument list", "<STR_LIT>", ")", ";", "<BUGE>", "}", "Parser", ".", "Lex", "(", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	616,932	[ "ext", "->", "Name", ":", "<STR_LIT>", "(unknown)", "<STR_LIT>", ";" ]	[ "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.2a", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.3a", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.4a", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.5a", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.6a", "<STR_LIT>", ";", "else", "{", "auto", "ext", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ExtensionMap", ")", ",", "std", "::", "end", "(", "ExtensionMap", ")", ",", "[", "&", "]", "(", "const", "Extension", "&", "e", ")", "{", "return", "(", "FBS", "&", "e", ".", "Features", ")", "!=", "FeatureBitset", "(", ")", ";", "}", ")", ";", "Str", "+=", "ext", "!=", "std", "::", "end", "(", "ExtensionMap", ")", "?" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,933	[ "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "PREFIX", "#", "HALF", "#", "<STR_LIT>", ")", ";" ]	[ "if", "(", "!", "HasShift", ")", "return", "SDValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ShiftImm", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "defm", "neon_mov_imm_LSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_MSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_LSLH", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "multiclass", "neon_mov_imm_shift_operands", "<", "string", "PREFIX", ",", "string", "HALF", ",", "string", "ISHALF", ",", "code", "pred", ">", "{", "def", "_operand", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "pred", ",", "neon_mod_shift_imm_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", "#", "PREFIX", "#", "<STR_LIT>", "#", "ISHALF", "#", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "PREFIX", "#", "<STR_LIT>", "#", "ISHALF", "#", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	616,934	[ "return", "false", ";" ]	[ "bool", "PPCPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	616,935	[ "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_inserti32x4_256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_" ]
LLVM	M88k	TD	next_suggestion	MPU	616,936	[ "defvar", "u", "=", "!", "if", "(", "!", "eq", "(", "U", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";" ]	[ "defvar", "ThroughSuffix", "=", "!", "if", "(", "!", "eq", "(", "T", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "defvar", "UserSuffix", "=", "!", "if", "(", "!", "eq", "(", "U", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "defvar", "Suffix", "=", "!", "strconcat", "(", "UserSuffix", ",", "ThroughSuffix", ")", ";", "defvar", "t", "=", "!", "if", "(", "!", "eq", "(", "T", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,937	[ "return", "DAG", ".", "getBitcast", "(", "VT", ",", "IntOp", ")", ";" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected FP logic op", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "OR", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "XOR", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "AND", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "IntOp", "=", "DAG", ".", "getNode", "(", "IntOpcode", ",", "dl", ",", "IntVT", ",", "Op0", ",", "Op1", ")", ";" ]
LLVM	X86	CPP	code_generation	CPU	616,938	[ "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "p", "=", "<STR_LIT>", "e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128", "<STR_LIT>", ";", "else", "{", "if", "(", "isTargetDarwin", "(", ")", ")", "p", "=", "<STR_LIT>", "e-p:32:32-f64:32:64-i64:32:64-f80:128:128", "<STR_LIT>", ";", "else", "p", "=", "<STR_LIT>", "e-p:32:32-f64:32:64-i64:32:64-f80:32:32", "<STR_LIT>", ";", "}", "return", "std", "::", "string", "(", "p", ")", ";", "}" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	616,939	[ ";" ]	[ "UseLongCalls", "=", "false", ";", "UseBSBScheduling", "=", "hasV60Ops", "(", ")", "&&", "EnableBSBSched", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLongCalls", ";", "FeatureBitset", "Features", "=", "getFeatureBits", "(", ")", ";", "if", "(", "HexagonDisableDuplex", ")", "setFeatureBits", "(", "Features", ".", "set", "(", "Hexagon", "::", "FeatureDuplex", ",", "false", ")", ")", ";", "setFeatureBits", "(", "Hexagon_MC", "::", "completeHVXFeatures", "(", "Features", ")", ")", ";", "return", "*", "this" ]
GCC	m32c	MD	stmt_completion	MPU	616,940	[ ")", ")" ]	[ "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	PowerPC	TD	next_suggestion	CPU	616,941	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RST", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "B", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	616,942	[ ";" ]	[ "if", "(", "!", "Val", ")", "return", "false", ";", "if", "(", "isShiftedMask_32", "(", "Val", ")", ")", "{", "MB", "=", "countLeadingZeros", "(", "Val", ")", ";", "ME", "=", "countLeadingZeros", "(", "(", "Val", "-", "<NUM_LIT>", ")", "^", "Val", ")", ";", "return", "true", ";", "}", "else", "{", "Val", "=", "~", "Val", ";", "if", "(", "isShiftedMask_32", "(", "Val", ")", ")", "{", "ME", "=", "countLeadingZeros", "(", "Val", ")", "-", "<NUM_LIT>", ";", "MB", "=", "countLeadingZeros", "(", "(", "Val", "-", "<NUM_LIT>", ")", "^", "Val", ")", "+", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "return", "false" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	616,943	[ "SReg_32", ":", "$", "sdst", ")", ",", "(", "ins", "s16imm", ":", "$", "simm16", ")", ",", "<STR_LIT>", ",", "pattern", ">", ";" ]	[ "class", "SOPK_32", "<", "string", "opName", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SOPK_Pseudo", "<", "opName", ",", "(", "outs" ]
GCC	s390	MD	stmt_completion	MPU	616,944	[ ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,945	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_or", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	616,946	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
GCC	m68k	MD	stmt_completion	MPU	616,947	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]
GCC	rs6000	CPP	next_suggestion	CPU	616,948	[ "return", "(", "(", "qword", ")", "(", "d", ".", "v", ")", ")", ";" ]	[ "vec_float4", "v", ";", "float", "f", "[", "<NUM_LIT>", "]", ";", "}", "d", ";", "union", "{", "vec_double2", "v", ";", "double", "d", "[", "<NUM_LIT>", "]", ";", "}", "in", ";", "in", ".", "v", "=", "(", "vec_double2", ")", "(", "a", ")", ";", "d", ".", "v", "=", "(", "vec_float4", ")", "{", "<NUM_LIT>", "}", ";", "d", ".", "f", "[", "<NUM_LIT>", "]", "=", "(", "float", ")", "in", ".", "d", "[", "<NUM_LIT>", "]", ";", "d", ".", "f", "[", "<NUM_LIT>", "]", "=", "(", "float", ")", "in", ".", "d", "[", "<NUM_LIT>", "]", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	616,949	[ "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";" ]	[ "static", "StructReturnType", "callIsStructReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ")", "{", "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	616,950	[ "Success", ";" ]	[ "int32_t", "BranchOffset", "=", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler", "::" ]
LLVM	X86	TD	program_repair	CPU	616,951	[ "<FIXS>", "def", ":", "Pat", "(", "add", "GR16", ":", "$", "src1", ",", "i16immSExt8", ":", "$", "src2", ")", ",", "(", "ADD16ri8", "GR16", ":", "$", "src1", ",", "i16immSExt8", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR32", ":", "$", "src1", ",", "i32immSExt8", ":", "$", "src2", ")", ",", "(", "ADD32ri8", "GR32", ":", "$", "src1", ",", "i32immSExt8", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR64", ":", "$", "src1", ",", "i64immSExt8", ":", "$", "src2", ")", ",", "(", "ADD64ri8", "GR64", ":", "$", "src1", ",", "i64immSExt8", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "(", "ADD64ri32", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "Pat", "(", "add", "GR8", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ",", "(", "ADD8ri", "GR8", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR16", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ",", "(", "ADD16ri", "GR16", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR32", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ",", "(", "ADD32ri", "GR32", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "add", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "(", "ADD64ri32", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "sub", "GR8", ":", "$", "src1", ",", "GR8", ":", "$", "src2", ")", ",", "(", "SUB8rr", "GR8", ":", "$", "src1", ",", "GR8", ":", "$", "src2", ")", ">", ";" ]
GCC	sparc	MD	next_suggestion	CPU	616,952	[ "UNSPEC_FHADD", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	XCore	CPP	next_suggestion	MPU	616,953	[ "}" ]	[ "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "bool", "Nested", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "Nest", ")", ";", "if", "(", "Nested", ")", "{", "loadFromStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "}", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "FrameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Misaligned frame size", "<STR_LIT>", ")", ";", "FrameSize", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "FrameSize", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "FrameSize", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "emitPrologue Frame size too big: ", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "bool", "emitFrameMoves", "=", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "MF", ")", ";", "if", "(", "FrameSize", ")", "{", "bool", "saveLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";", "bool", "LRSavedOnEntry", "=", "false", ";", "int", "Opcode", ";", "if", "(", "saveLR", "&&", "(", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ")", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "saveLR", "=", "false", ";", "LRSavedOnEntry", "=", "true", ";", "}", "else", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "MCSymbol", "", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", "", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "", "SaveLRLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLRLabel", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "", "SaveR10Label", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveR10Label", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveR10Label", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "FramePtr", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "FramePtr", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";" ]
LLVM	AVR	CPP	next_suggestion	MPU	616,954	[ "Size", "=", "<NUM_LIT>", ";" ]	[ "static", "DecodeStatus", "readInstruction32", "(", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "uint64_t", "&", "Size", ",", "uint32_t", "&", "Insn", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}" ]
LLVM	SystemZ	TD	stmt_completion	CPU	616,955	[ "<NUM_LIT>", "}", "=", "op", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Mips	CPP	program_repair	CPU	616,956	[ "<FIXS>", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<FIXE>" ]	[ "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "PHI", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGS>", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGE>", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";" ]
GCC	mips	MD	next_suggestion	CPU	616,957	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "GPR", "(", "truncate", ":", "SHORT", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "GET_MODE_MASK", "(", "<", "SHORT", ":", "MODE", ">", "mode", ")", ")", "return", "<STR_LIT>", "}" ]
LLVM	R600	CPP	code_generation	GPU	616,958	[ "bool", "AMDGPUInstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "", "Load0", ",", "SDNode", "", "Load1", ",", "int64_t", "Offset0", ",", "int64_t", "Offset1", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset1", ">", "Offset0", "&&", "<STR_LIT>", "Second offset should be larger than first offset!", "<STR_LIT>", ")", ";", "return", "(", "NumLoads", "<=", "<NUM_LIT>", "&&", "(", "Offset1", "-", "Offset0", ")", "<", "<NUM_LIT>", ")", ";", "}" ]	[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	616,959	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcB", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcC", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcD", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dest", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	616,960	[ "(", ")", ")", ";" ]	[ "unsigned", "getNumPreds", "(", "const", "SUnit", "*", "SU", ")", "const", "{", "assert", "(", "!", "SU", "->", "isBoundaryNode" ]
GCC	sparc	MD	next_suggestion	CPU	616,961	[ "return", "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_INT", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")" ]
GCC	arm	CPP	next_suggestion	CPU	616,962	[ "}" ]	[ "vfmlal_laneq_high_u32", "(", "float32x2_t", "_", "_", "r", ",", "float16x4_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ",", "const", "int", "_", "_", "index", ")", "{", "_", "_", "builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "_", "_", "index", ")", ";", "return", "_", "_", "builtin_neon_vfmal_lane_highv8hfv2sf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "index", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	616,963	[ "<STR_LIT>", ";" ]	[ "let", "RenderMethod", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,964	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_sf2d", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	616,965	[ "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]	[ "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "isFP64bit", "(", ")", "?" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,966	[ "break", ";" ]	[ "{", "const", "RegisterSDNode", "", "R", "=", "nullptr", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "Register", ")", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ")", ";", "}", "else", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "R", ")", "{", "const", "MachineFunction", "", "MF", "=", "FLI", "->", "MF", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "AMDGPU", "::", "isEntryFunctionCC", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "\|\|", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "ISD", "::", "LOAD", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "getAMDGPUAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";", "case", "ISD", "::", "CALLSEQ_END", ":", "return", "true", ";" ]
LLVM	RV16K	CPP	stmt_completion	Virtual ISA	616,967	[ "(", ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createRV16KExpandPseudoPass", "(", ")", "{", "return", "new", "RV16KExpandPseudo" ]
GCC	i386	MD	program_repair	CPU	616,968	[ "<FIXS>", "{", "<FIXE>" ]	[ "return", "<STR_LIT>", "case", "<NUM_LIT>", ":", "switch", "(", "get_attr_mode", "(", "insn", ")", ")", "<BUGS>", "{", "<BUGE>", "case", "MODE_V8SF", ":", "return", "<STR_LIT>", "case", "MODE_V4DF", ":" ]
GCC	stormy16	MD	next_suggestion	CPU	616,969	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "if_then_else", "(", "zero_extract", ":", "HI", "(", "xor", ":", "HI", "(", "subreg", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	aarch64	MD	stmt_completion	CPU	616,970	[ "V2DF", "DI", "]", ")" ]	[ "(", "define_mode_iterator", "VALLDI_F16", "[", "V8QI", "V16QI", "V4HI", "V8HI", "V2SI", "V4SI", "V2DI", "V4HF", "V8HF", "V4BF", "V8BF", "V2SF", "V4SF" ]
LLVM	ARM	CPP	program_repair	CPU	616,971	[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "<FIXE>", "<FIXS>", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "nullptr", ")", ";", "<FIXE>" ]	[ "case", "ARM", "::", "fixup_arm_thumb_blx", ":", "case", "ARM", "::", "fixup_arm_movt_hi16", ":", "case", "ARM", "::", "fixup_arm_movw_lo16", ":", "<BUGS>", "case", "ARM", "::", "fixup_arm_movt_hi16_pcrel", ":", "case", "ARM", "::", "fixup_arm_movw_lo16_pcrel", ":", "<BUGE>", "case", "ARM", "::", "fixup_t2_movt_hi16", ":", "case", "ARM", "::", "fixup_t2_movw_lo16", ":", "<BUGS>", "case", "ARM", "::", "fixup_t2_movt_hi16_pcrel", ":", "case", "ARM", "::", "fixup_t2_movw_lo16_pcrel", ":", "<BUGE>", "return", "<NUM_LIT>", ";", "}", "}", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "<BUGS>", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "<BUGE>", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "<BUGS>", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ")", ";", "<BUGE>", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	616,972	[ "CC_REGNUM", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC" ]
LLVM	ARM	CPP	stmt_completion	CPU	616,973	[ "DAG", ")", ";" ]	[ "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MEMBARRIER", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "PREFETCH", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_DISPATCHSETUP", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", "," ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	616,974	[ "IntrinsicVector", "Append", ";" ]	[ "assert", "(", "I", "->", "getType", "(", ")", "->", "getTypeID", "(", ")", "==", "Type", "::", "VectorTyID", ")", ";", "SrcWidth", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "DestWidth", "=", "I", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	616,975	[ "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";" ]	[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "SLW", ")", ",", "Incr2Reg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "if", "(", "is8bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "LI", ")", ",", "Mask2Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "{", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "LI", ")", ",", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "ORI", ")", ",", "Mask2Reg", ")", ".", "addReg", "(", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "SLW", ")", ",", "MaskReg", ")", ".", "addReg", "(", "Mask2Reg", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "LWARX", ")", ",", "TmpDestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "PtrReg", ")", ";", "if", "(", "BinOpcode", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "Incr2Reg", ")", ".", "addReg", "(", "TmpDestReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "PPC", "::", "ANDC8", ":", "PPC", "::", "ANDC", ")", ",", "Tmp2Reg", ")", ".", "addReg", "(", "TmpDestReg", ")", ".", "addReg", "(", "MaskReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "PPC", "::", "AND8", ":", "PPC", "::", "AND", ")", ",", "Tmp3Reg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addReg", "(", "MaskReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "PPC", "::", "OR8", ":", "PPC", "::", "OR", ")", ",", "Tmp4Reg", ")", ".", "addReg", "(", "Tmp3Reg", ")", ".", "addReg", "(", "Tmp2Reg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "STWCX", ")", ")", ".", "addReg", "(", "Tmp4Reg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "PtrReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "PPC", "::", "PRED_NE", ")", ".", "addReg", "(", "PPC", "::", "CR0", ")", ".", "addMBB", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";" ]
LLVM	MINA32	CPP	next_suggestion	CPU	616,976	[ "}" ]	[ "void", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printPCRelImm", "(", "MI", ",", "OpNo", ",", "O", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,977	[ "bits", "<", "<NUM_LIT>", ">", "Vd32", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ps4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	epiphany	MD	stmt_completion	MPU	616,978	[ ")" ]	[ "(", "ior", "(", "match_code", "<STR_LIT>" ]
LLVM	MSP430	CPP	next_suggestion	MPU	616,979	[ "}" ]	[ "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MSP430Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";" ]
GCC	mn10300	CPP	stmt_completion	MPU	616,980	[ ")", ";" ]	[ "else", "{", "DUMP", "(", "<STR_LIT>", "Inserting SETLB insn before:", "<STR_LIT>", ",", "label", ")", ";", "emit_insn_before", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "}", "comparison", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ",", "<NUM_LIT>", ")", ";", "cmp_reg", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "cmp_reg", ")", ")", ";", "gcc_assert", "(", "REGNO", "(", "cmp_reg", ")", "==", "CC_REG", ")", ";", "if", "(", "GET_MODE", "(", "cmp_reg", ")", "==", "CC_FLOATmode", ")", "lcc", "=", "gen_FLcc", "(", "comparison", ",", "label", ")", ";", "else", "lcc", "=", "gen_Lcc", "(", "comparison", ",", "label", ")", ";", "rtx_insn", "*", "jump", "=", "emit_jump_insn_before", "(", "lcc", ",", "branch" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	616,981	[ "}" ]	[ "SDValue", "TrapHwRegImm", "=", "DAG", ".", "getTargetConstant", "(", "TrapHwReg", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "SDValue", "IntrinID", "=", "DAG", ".", "getTargetConstant", "(", "Intrinsic", "::", "amdgcn_s_getreg", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "GetModeReg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "SL", ",", "VTList", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "IntrinID", ",", "ModeHwRegImm", ")", ";", "SDValue", "GetTrapReg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "SL", ",", "VTList", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "IntrinID", ",", "TrapHwRegImm", ")", ";", "SDValue", "TokenReg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "SL", ",", "MVT", "::", "Other", ",", "GetModeReg", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "GetTrapReg", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "SL", ",", "MVT", "::", "v2i32", ",", "GetModeReg", ",", "GetTrapReg", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "i64", ",", "CvtPtr", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "TokenReg", "}", ",", "SL", ")", ";" ]
GCC	aarch64	CPP	code_generation	CPU	616,982	[ "bool", "check", "(", "function_checker", "&", "c", ")", "const", "OVERRIDE", "{", "return", "c", ".", "require_immediate_range", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}" ]	[ "Perform", "semantic", "checks", "on", "the", "call", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]
LLVM	Mips	CPP	stmt_completion	CPU	616,983	[ ";" ]	[ "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getMips16RetHelperMask", "(", ")", "{", "return", "CSR_Mips16RetHelper_RegMask" ]
GCC	i386	CPP	next_suggestion	CPU	616,984	[ "}" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "writefsbase_u32", "(", "unsigned", "int", "_", "_", "B", ")", "{", "_", "_", "builtin_ia32_wrfsbase32", "(", "_", "_", "B", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	616,985	[ "}" ]	[ "class", "BaseTestBranch", "<", "RegisterClass", "regtype", ",", "Operand", "immtype", ",", "bit", "op", ",", "string", "asm", ",", "SDNode", "node", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt", ",", "immtype", ":", "$", "bit_off", ",", "am_tbrcond", ":", "$", "target", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "node", "regtype", ":", "$", "Rt", ",", "immtype", ":", "$", "bit_off", ",", "bb", ":", "$", "target", ")", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "bit_off", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_off", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	616,986	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "eq_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,987	[ ",", "<NUM_LIT>", ">", ";" ]	[ "def", "A2_vcmphgtu", ":", "T_vcmp", "<", "<STR_LIT>" ]
GCC	microblaze	MD	stmt_completion	MPU	616,988	[ ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "symbol_ref", "<STR_LIT>", ")" ]
LLVM	X86	TD	next_suggestion	CPU	616,989	[ "}" ]	[ "def", "SKLWriteResGroup6", ":", "SchedWriteRes", "<", "[", "SKLPort05", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
LLVM	ARM	CPP	program_repair	CPU	616,990	[ "<FIXS>", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ".", "getByValSize", "(", ")", ")", ";", "<FIXE>" ]	[ "<STR_LIT>", "Byval arguments cannot be implicit", "<STR_LIT>", ")", ";", "unsigned", "CurByValIndex", "=", "CCInfo", ".", "getInRegsParamsProcessed", "(", ")", ";", "<BUGS>", "ByValStoreOffset", "=", "RoundUpToAlignment", "(", "ByValStoreOffset", ",", "Flags", ".", "getByValAlign", "(", ")", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "PartOffset", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ".", "getByValSize", "(", ")", ",", "true", ",", "ByValStoreOffset", ",", "TotalArgRegsSaveSize", ")", ";", "ByValStoreOffset", "+=", "Flags", ".", "getByValSize", "(", ")", ";", "ByValStoreOffset", "=", "std", "::", "min", "(", "ByValStoreOffset", ",", "<NUM_LIT>", "U", ")", ";", "<BUGE>", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "}", "else", "{" ]
GCC	i386	CPP	stmt_completion	CPU	616,991	[ "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_dpwuud_avx_epi32", "(" ]
GCC	arm	CPP	stmt_completion	CPU	616,992	[ "b", ")", ";" ]	[ "return", "_", "_", "builtin_arm_shsub16", "(", "_", "_", "a", ",", "_", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	616,993	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vcmphgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	cris	MD	stmt_completion	MPU	616,994	[ ")", ")", "]" ]	[ "[", "(", "match_operand", ":", "BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	ARM	TD	stmt_completion	CPU	616,995	[ "<STR_LIT>", ">", ";" ]	[ "def", "IsThumb2", ":", "Predicate", "<", "<STR_LIT>", ">", ",", "AssemblerPredicate", "<", "<STR_LIT>", "," ]
LLVM	Cpu0	CPP	next_suggestion	CPU	616,996	[ "llvm_unreachable", "(", "<STR_LIT>", "CEK_None and CEK_Special are invalid", "<STR_LIT>", ")", ";" ]	[ "case", "CEK_None", ":", "case", "CEK_Special", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,997	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_pzxtbf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
LLVM	R600	TD	stmt_completion	GPU	616,998	[ "$", "dst", ",", "(", "AMDGPUbrev", "i32", ":", "$", "src0", ")", ")", "]", ">", ";" ]	[ "def", "S_BREV_B32", ":", "SOP1_32", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "i32", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	616,999	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

tilegx

MD

stmt_completion

VLIW

616,900

[ ")", "(", "const_int", "<NUM_LIT>", ")" ]

[ "(", "vec_concat", ":", "V8HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,901

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

frv

CPP

code_generation

VLIW

616,902

[ "static", "rtx", "frv_io_address_cookie", "(", "rtx", "address", ")", "{", "return", "(", "GET_CODE", "(", "address", ")", "==", "CONST_INT", "?", "GEN_INT", "(", "INTVAL", "(", "address", ")", "/", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ":", "const0_rtx", ")", ";", "}" ]

[ "Given", "that", "a", "__builtin_read", "or", "__builtin_write", "function", "is", "accessing", "address", "ADDRESS", ",", "return", "the", "value", "that", "should", "be", "used", "as", "operand", "1", "of", "the", "membar", "." ]

GCC

i386

MD

program_repair

CPU

616,903

[ "<FIXS>", "(", "if_then_else", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "<BUGS>", "(", "if_then_else", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Z80

CPP

next_suggestion

MPU

616,904

[ "}" ]

[ "case", "Z80", "::", "BC", ":", "return", "Z80", "::", "B", ";", "case", "Z80", "::", "DE", ":", "return", "Z80", "::", "D", ";", "case", "Z80", "::", "HL", ":", "return", "Z80", "::", "H", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Specified reg is not a pair", "<STR_LIT>", ")", ";" ]

GCC

mcore

MD

next_suggestion

MPU

616,905

[ "return", "register_operand", "(", "op", ",", "mode", ")", "|", "|", "CONSTANT_P", "(", "op", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{" ]

GCC

sparc

MD

stmt_completion

CPU

616,906

[ ")", ")" ]

[ "{", "if", "(", "TARGET_ARCH32", ")", "{", "emit_insn", "(", "gen_clzdi_v8plus", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]" ]

LLVM

ARM

CPP

code_generation

CPU

616,907

[ "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttr", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "unsigned", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "MVT", "::", "v2f64", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "MVT", "::", "v2f64", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "MVT", "::", "f64", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "return", "MVT", "::", "Other", ";", "}" ]

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

GCC

arm

MD

program_repair

CPU

616,908

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_peephole2" ]

LLVM

AArch64

CPP

program_repair

CPU

616,909

[ "<FIXS>", "const", "AddrMode", "&", "AMode", ",", "Type", "*", "Ty", ",", "<FIXE>" ]

[ "bool", "AArch64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "<BUGS>", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "<BUGE>", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{" ]

LLVM

R600

CPP

next_suggestion

GPU

616,910

[ "}" ]

[ "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "return", "true", ";", "return", "CurDAG", "->", "SignBitIsZero", "(", "Base", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,911

[ "_", "_", "v32hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "_", "mm512_fmaddsub_ph", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m512h", ")", "_", "_", "builtin_ia32_vfmaddsubph512_mask", "(", "(", "_", "_", "v32hf", ")", "_", "_", "A", ",", "(", "_", "_", "v32hf", ")", "_", "_", "B", ",", "(" ]

LLVM

PowerPC

TD

next_suggestion

CPU

616,912

[ "}" ]

[ "def", "PPCU1ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

GCC

arm

CPP

next_suggestion

CPU

616,913

[ "}" ]

[ "vmlsq_u32", "(", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "uint32x4_t", "_", "_", "c", ")", "{", "return", "(", "uint32x4_t", ")", "_", "_", "builtin_neon_vmlsv4si", "(", "(", "int32x4_t", ")", "_", "_", "a", ",", "(", "int32x4_t", ")", "_", "_", "b", ",", "(", "int32x4_t", ")", "_", "_", "c", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

616,914

[ "CPEntries", ".", "clear", "(", ")", ";" ]

[ "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "<NUM_LIT>", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning CP iteration #", "<STR_LIT>", "<<", "NoCPIters", "<<", "'", "\\n", "'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Constant Island pass failed to converge!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning BR iteration #", "<STR_LIT>", "<<", "NoBRIters", "<<", "'", "\\n", "'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Branch Fix Up pass failed to converge!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "if", "(", "isThumb", "&&", "STI", "->", "hasV8MBaselineOps", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Branches", "(", ")", ";", "if", "(", "isThumb2", ")", "MadeChange", "|=", "optimizeThumb2JumpTables", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "if", "(", "CPE", ".", "CPEMI", "&&", "CPE", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ")", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

616,915

[ "}" ]

[ "vreinterpretq_p64_p128", "(", "poly128_t", "_", "_", "a", ")", "{", "return", "(", "poly64x2_t", ")", "_", "_", "a", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,916

[ "++", "Result", ";" ]

[ "int64_t", "ImmSh", "=", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ">>", "Shift", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmSh", ")", ")", "{", "Imm", "=", "ImmSh", ";", "}", "else", "{", "Remainder", "=", "Imm", ";", "Shift", "=", "<NUM_LIT>", ";", "Imm", ">>=", "<NUM_LIT>", ";", "}", "}", "unsigned", "Result", "=", "<NUM_LIT>", ";", "unsigned", "Lo", "=", "Imm", "&", "<NUM_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "++", "Result", ";", "}", "else", "if", "(", "Lo", ")", "{", "Result", "+=", "<NUM_LIT>", ";", "}", "else", "{", "++", "Result", ";", "}", "if", "(", "!", "Shift", ")", "return", "Result", ";", "if", "(", "Imm", ")" ]

LLVM

MOS

CPP

next_suggestion

MPU

616,917

[ "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";" ]

[ "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,918

[ ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_cmpw256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "X", ",", "(", "_", "_", "v16hi" ]

GCC

i386

CPP

stmt_completion

CPU

616,919

[ ",", "_", "_", "m512i", "_", "_", "Y", ",", "const", "int", "_", "_", "P", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask32", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cmp_epi16_mask", "(", "_", "_", "m512i", "_", "_", "X" ]

LLVM

ARM64

TD

next_suggestion

CPU

616,920

[ "}" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

616,921

[ ":" ]

[ "case", "ISD", "::", "ADDE", ":", "return", "PerformADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SUBE", ":", "return", "PerformSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "PerformDivRemCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "OR" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,922

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

GCC

spu

CPP

program_repair

MPU

616,923

[ "<FIXS>", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "<FIXE>" ]

[ "static", "boolspu_pass_by_reference", "(", "CUMULATIVE_ARGS", "*", "cum", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "<BUGS>", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "<BUGE>", "{", "return", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "!=", "INTEGER_CST", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,924

[ "let", "ParserMatchClass", "=", "Imm1_8Operand", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

616,925

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

616,926

[ "}" ]

[ "void", "setSRetReturnReg", "(", "unsigned", "Reg", ")", "{", "SRetReturnReg", "=", "Reg", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,927

[ "_", "B", ",", "_", "_", "m128h", "_", "_", "C", ",", "_", "_", "m128h", "_", "_", "D", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fcmadd_sch", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128h", "_" ]

LLVM

X86

CPP

next_suggestion

CPU

616,928

[ "}", ")", ";" ]

[ "if", "(", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", "*", "Caller", ")", ".", "useAVX512Regs", "(", ")", "==", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", "*", "Callee", ")", ".", "useAVX512Regs", "(", ")", ")", "return", "true", ";", "return", "llvm", "::", "none_of", "(", "Args", ",", "[", "]", "(", "Argument", "*", "A", ")", "{", "auto", "*", "EltTy", "=", "cast", "<", "PointerType", ">", "(", "A", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "return", "EltTy", "->", "isVectorTy", "(", ")", "||", "EltTy", "->", "isAggregateType", "(", ")", ";" ]

GCC

rl78

CPP

next_suggestion

MPU

616,929

[ "}" ]

[ "m", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "m", "->", "virt_insns_ok", "=", "<NUM_LIT>", ";", "return", "m", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,930

[ "F", "}", ";" ]

[ "static", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_set1_pd", "(", "double", "_", "_", "F", ")", "{", "return", "_", "_", "extension__", "(", "_", "_", "m128d", ")", "{", "_", "_", "F", ",", "_", "_" ]

LLVM

ARM

CPP

program_repair

CPU

616,931

[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "TokError", "(", "<STR_LIT>", "unexpected token in argument list", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "<BUGS>", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "<BUGE>", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "<BUGS>", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token in argument list", "<STR_LIT>", ")", ";", "<BUGE>", "}", "Parser", ".", "Lex", "(", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

616,932

[ "ext", "->", "Name", ":", "<STR_LIT>", "(unknown)", "<STR_LIT>", ";" ]

[ "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.2a", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.3a", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.4a", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.5a", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", "ARMv8.6a", "<STR_LIT>", ";", "else", "{", "auto", "ext", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ExtensionMap", ")", ",", "std", "::", "end", "(", "ExtensionMap", ")", ",", "[", "&", "]", "(", "const", "Extension", "&", "e", ")", "{", "return", "(", "FBS", "&", "e", ".", "Features", ")", "!=", "FeatureBitset", "(", ")", ";", "}", ")", ";", "Str", "+=", "ext", "!=", "std", "::", "end", "(", "ExtensionMap", ")", "?" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,933

[ "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "PREFIX", "#", "HALF", "#", "<STR_LIT>", ")", ";" ]

[ "if", "(", "!", "HasShift", ")", "return", "SDValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ShiftImm", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "defm", "neon_mov_imm_LSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_MSL", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "defm", "neon_mov_imm_LSLH", ":", "neon_mov_imm_shift_asmoperands", "<", "<STR_LIT>", ">", ";", "multiclass", "neon_mov_imm_shift_operands", "<", "string", "PREFIX", ",", "string", "HALF", ",", "string", "ISHALF", ",", "code", "pred", ">", "{", "def", "_operand", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "pred", ",", "neon_mod_shift_imm_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", "#", "PREFIX", "#", "<STR_LIT>", "#", "ISHALF", "#", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "PREFIX", "#", "<STR_LIT>", "#", "ISHALF", "#", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

616,934

[ "return", "false", ";" ]

[ "bool", "PPCPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

616,935

[ "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_inserti32x4_256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_" ]

LLVM

M88k

TD

next_suggestion

MPU

616,936

[ "defvar", "u", "=", "!", "if", "(", "!", "eq", "(", "U", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";" ]

[ "defvar", "ThroughSuffix", "=", "!", "if", "(", "!", "eq", "(", "T", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "defvar", "UserSuffix", "=", "!", "if", "(", "!", "eq", "(", "U", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "defvar", "Suffix", "=", "!", "strconcat", "(", "UserSuffix", ",", "ThroughSuffix", ")", ";", "defvar", "t", "=", "!", "if", "(", "!", "eq", "(", "T", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,937

[ "return", "DAG", ".", "getBitcast", "(", "VT", ",", "IntOp", ")", ";" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected FP logic op", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "OR", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "XOR", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "AND", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "IntOp", "=", "DAG", ".", "getNode", "(", "IntOpcode", ",", "dl", ",", "IntVT", ",", "Op0", ",", "Op1", ")", ";" ]

LLVM

X86

CPP

code_generation

CPU

616,938

[ "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "p", "=", "<STR_LIT>", "e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128", "<STR_LIT>", ";", "else", "{", "if", "(", "isTargetDarwin", "(", ")", ")", "p", "=", "<STR_LIT>", "e-p:32:32-f64:32:64-i64:32:64-f80:128:128", "<STR_LIT>", ";", "else", "p", "=", "<STR_LIT>", "e-p:32:32-f64:32:64-i64:32:64-f80:32:32", "<STR_LIT>", ";", "}", "return", "std", "::", "string", "(", "p", ")", ";", "}" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

616,939

[ ";" ]

[ "UseLongCalls", "=", "false", ";", "UseBSBScheduling", "=", "hasV60Ops", "(", ")", "&&", "EnableBSBSched", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "if", "(", "OverrideLongCalls", ".", "getPosition", "(", ")", ")", "UseLongCalls", "=", "OverrideLongCalls", ";", "FeatureBitset", "Features", "=", "getFeatureBits", "(", ")", ";", "if", "(", "HexagonDisableDuplex", ")", "setFeatureBits", "(", "Features", ".", "set", "(", "Hexagon", "::", "FeatureDuplex", ",", "false", ")", ")", ";", "setFeatureBits", "(", "Hexagon_MC", "::", "completeHVXFeatures", "(", "Features", ")", ")", ";", "return", "*", "this" ]

GCC

m32c

MD

stmt_completion

MPU

616,940

[ ")", ")" ]

[ "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

PowerPC

TD

next_suggestion

CPU

616,941

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "xo", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RST", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "B", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

616,942

[ ";" ]

[ "if", "(", "!", "Val", ")", "return", "false", ";", "if", "(", "isShiftedMask_32", "(", "Val", ")", ")", "{", "MB", "=", "countLeadingZeros", "(", "Val", ")", ";", "ME", "=", "countLeadingZeros", "(", "(", "Val", "-", "<NUM_LIT>", ")", "^", "Val", ")", ";", "return", "true", ";", "}", "else", "{", "Val", "=", "~", "Val", ";", "if", "(", "isShiftedMask_32", "(", "Val", ")", ")", "{", "ME", "=", "countLeadingZeros", "(", "Val", ")", "-", "<NUM_LIT>", ";", "MB", "=", "countLeadingZeros", "(", "(", "Val", "-", "<NUM_LIT>", ")", "^", "Val", ")", "+", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "return", "false" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

616,943

[ "SReg_32", ":", "$", "sdst", ")", ",", "(", "ins", "s16imm", ":", "$", "simm16", ")", ",", "<STR_LIT>", ",", "pattern", ">", ";" ]

[ "class", "SOPK_32", "<", "string", "opName", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SOPK_Pseudo", "<", "opName", ",", "(", "outs" ]

GCC

s390

MD

stmt_completion

MPU

616,944

[ ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,945

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_or", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

616,946

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

GCC

m68k

MD

stmt_completion

MPU

616,947

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]

GCC

rs6000

CPP

next_suggestion

CPU

616,948

[ "return", "(", "(", "qword", ")", "(", "d", ".", "v", ")", ")", ";" ]

[ "vec_float4", "v", ";", "float", "f", "[", "<NUM_LIT>", "]", ";", "}", "d", ";", "union", "{", "vec_double2", "v", ";", "double", "d", "[", "<NUM_LIT>", "]", ";", "}", "in", ";", "in", ".", "v", "=", "(", "vec_double2", ")", "(", "a", ")", ";", "d", ".", "v", "=", "(", "vec_float4", ")", "{", "<NUM_LIT>", "}", ";", "d", ".", "f", "[", "<NUM_LIT>", "]", "=", "(", "float", ")", "in", ".", "d", "[", "<NUM_LIT>", "]", ";", "d", ".", "f", "[", "<NUM_LIT>", "]", "=", "(", "float", ")", "in", ".", "d", "[", "<NUM_LIT>", "]", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

616,949

[ "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";" ]

[ "static", "StructReturnType", "callIsStructReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ")", "{", "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

616,950

[ "Success", ";" ]

[ "int32_t", "BranchOffset", "=", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler", "::" ]

LLVM

X86

TD

program_repair

CPU

616,951

[ "<FIXS>", "def", ":", "Pat", "(", "add", "GR16", ":", "$", "src1", ",", "i16immSExt8", ":", "$", "src2", ")", ",", "(", "ADD16ri8", "GR16", ":", "$", "src1", ",", "i16immSExt8", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR32", ":", "$", "src1", ",", "i32immSExt8", ":", "$", "src2", ")", ",", "(", "ADD32ri8", "GR32", ":", "$", "src1", ",", "i32immSExt8", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR64", ":", "$", "src1", ",", "i64immSExt8", ":", "$", "src2", ")", ",", "(", "ADD64ri8", "GR64", ":", "$", "src1", ",", "i64immSExt8", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "(", "ADD64ri32", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "Pat", "(", "add", "GR8", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ",", "(", "ADD8ri", "GR8", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR16", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ",", "(", "ADD16ri", "GR16", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ">", ";", "def", ":", "Pat", "(", "add", "GR32", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ",", "(", "ADD32ri", "GR32", ":", "$", "src1", ",", "imm", ":", "$", "src2", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "add", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ",", "(", "ADD64ri32", "GR64", ":", "$", "src1", ",", "i64immSExt32", ":", "$", "src2", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "sub", "GR8", ":", "$", "src1", ",", "GR8", ":", "$", "src2", ")", ",", "(", "SUB8rr", "GR8", ":", "$", "src1", ",", "GR8", ":", "$", "src2", ")", ">", ";" ]

GCC

sparc

MD

next_suggestion

CPU

616,952

[ "UNSPEC_FHADD", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

XCore

CPP

next_suggestion

MPU

616,953

[ "}" ]

[ "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "bool", "Nested", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "Nest", ")", ";", "if", "(", "Nested", ")", "{", "loadFromStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "}", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "FrameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Misaligned frame size", "<STR_LIT>", ")", ";", "FrameSize", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "FrameSize", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "FrameSize", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "emitPrologue Frame size too big: ", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "bool", "emitFrameMoves", "=", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "MF", ")", ";", "if", "(", "FrameSize", ")", "{", "bool", "saveLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";", "bool", "LRSavedOnEntry", "=", "false", ";", "int", "Opcode", ";", "if", "(", "saveLR", "&&", "(", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ")", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "saveLR", "=", "false", ";", "LRSavedOnEntry", "=", "true", ";", "}", "else", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", "*", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLRLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLRLabel", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveR10Label", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveR10Label", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveR10Label", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "FramePtr", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "FramePtr", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";" ]

LLVM

AVR

CPP

next_suggestion

MPU

616,954

[ "Size", "=", "<NUM_LIT>", ";" ]

[ "static", "DecodeStatus", "readInstruction32", "(", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "uint64_t", "&", "Size", ",", "uint32_t", "&", "Insn", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}" ]

LLVM

SystemZ

TD

stmt_completion

CPU

616,955

[ "<NUM_LIT>", "}", "=", "op", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Mips

CPP

program_repair

CPU

616,956

[ "<FIXS>", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<FIXE>" ]

[ "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "PHI", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGS>", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<BUGE>", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";" ]

GCC

mips

MD

next_suggestion

CPU

616,957

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "GPR", "(", "truncate", ":", "SHORT", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "GET_MODE_MASK", "(", "<", "SHORT", ":", "MODE", ">", "mode", ")", ")", "return", "<STR_LIT>", "}" ]

LLVM

R600

CPP

code_generation

GPU

616,958

[ "bool", "AMDGPUInstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load0", ",", "SDNode", "*", "Load1", ",", "int64_t", "Offset0", ",", "int64_t", "Offset1", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset1", ">", "Offset0", "&&", "<STR_LIT>", "Second offset should be larger than first offset!", "<STR_LIT>", ")", ";", "return", "(", "NumLoads", "<=", "<NUM_LIT>", "&&", "(", "Offset1", "-", "Offset0", ")", "<", "<NUM_LIT>", ")", ";", "}" ]

[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

616,959

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcB", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcC", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcD", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dest", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

616,960

[ "(", ")", ")", ";" ]

[ "unsigned", "getNumPreds", "(", "const", "SUnit", "*", "SU", ")", "const", "{", "assert", "(", "!", "SU", "->", "isBoundaryNode" ]

GCC

sparc

MD

next_suggestion

CPU

616,961

[ "return", "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_INT", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")" ]

GCC

arm

CPP

next_suggestion

CPU

616,962

[ "}" ]

[ "vfmlal_laneq_high_u32", "(", "float32x2_t", "_", "_", "r", ",", "float16x4_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ",", "const", "int", "_", "_", "index", ")", "{", "_", "_", "builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "_", "_", "index", ")", ";", "return", "_", "_", "builtin_neon_vfmal_lane_highv8hfv2sf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "index", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

616,963

[ "<STR_LIT>", ";" ]

[ "let", "RenderMethod", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,964

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_sf2d", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

616,965

[ "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

[ "unsigned", "stackAlignment", "(", ")", "const", "{", "return", "isFP64bit", "(", ")", "?" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,966

[ "break", ";" ]

[ "{", "const", "RegisterSDNode", "*", "R", "=", "nullptr", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "Register", ")", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ")", ";", "}", "else", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "R", ")", "{", "const", "MachineFunction", "*", "MF", "=", "FLI", "->", "MF", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "AMDGPU", "::", "isEntryFunctionCC", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "ISD", "::", "LOAD", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "getAMDGPUAS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";", "case", "ISD", "::", "CALLSEQ_END", ":", "return", "true", ";" ]

LLVM

RV16K

CPP

stmt_completion

Virtual ISA

616,967

[ "(", ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createRV16KExpandPseudoPass", "(", ")", "{", "return", "new", "RV16KExpandPseudo" ]

GCC

i386

MD

program_repair

CPU

616,968

[ "<FIXS>", "{", "<FIXE>" ]

[ "return", "<STR_LIT>", "case", "<NUM_LIT>", ":", "switch", "(", "get_attr_mode", "(", "insn", ")", ")", "<BUGS>", "{", "<BUGE>", "case", "MODE_V8SF", ":", "return", "<STR_LIT>", "case", "MODE_V4DF", ":" ]

GCC

stormy16

MD

next_suggestion

CPU

616,969

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "if_then_else", "(", "zero_extract", ":", "HI", "(", "xor", ":", "HI", "(", "subreg", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

aarch64

MD

stmt_completion

CPU

616,970

[ "V2DF", "DI", "]", ")" ]

[ "(", "define_mode_iterator", "VALLDI_F16", "[", "V8QI", "V16QI", "V4HI", "V8HI", "V2SI", "V4SI", "V2DI", "V4HF", "V8HF", "V4BF", "V8BF", "V2SF", "V4SF" ]

LLVM

ARM

CPP

program_repair

CPU

616,971

[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "<FIXE>", "<FIXS>", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "IsPCRel", ",", "nullptr", ")", ";", "<FIXE>" ]

[ "case", "ARM", "::", "fixup_arm_thumb_blx", ":", "case", "ARM", "::", "fixup_arm_movt_hi16", ":", "case", "ARM", "::", "fixup_arm_movw_lo16", ":", "<BUGS>", "case", "ARM", "::", "fixup_arm_movt_hi16_pcrel", ":", "case", "ARM", "::", "fixup_arm_movw_lo16_pcrel", ":", "<BUGE>", "case", "ARM", "::", "fixup_t2_movt_hi16", ":", "case", "ARM", "::", "fixup_t2_movw_lo16", ":", "<BUGS>", "case", "ARM", "::", "fixup_t2_movt_hi16_pcrel", ":", "case", "ARM", "::", "fixup_t2_movw_lo16_pcrel", ":", "<BUGE>", "return", "<NUM_LIT>", ";", "}", "}", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "<BUGS>", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "<BUGE>", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "<BUGS>", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ")", ";", "<BUGE>", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

616,972

[ "CC_REGNUM", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC" ]

LLVM

ARM

CPP

stmt_completion

CPU

616,973

[ "DAG", ")", ";" ]

[ "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MEMBARRIER", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "PREFETCH", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_DISPATCHSETUP", ":", "return", "LowerEH_SJLJ_DISPATCHSETUP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", "," ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

616,974

[ "IntrinsicVector", "Append", ";" ]

[ "assert", "(", "I", "->", "getType", "(", ")", "->", "getTypeID", "(", ")", "==", "Type", "::", "VectorTyID", ")", ";", "SrcWidth", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "DestWidth", "=", "I", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

616,975

[ "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";" ]

[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "SLW", ")", ",", "Incr2Reg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "if", "(", "is8bit", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "LI", ")", ",", "Mask2Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "{", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "LI", ")", ",", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "ORI", ")", ",", "Mask2Reg", ")", ".", "addReg", "(", "Mask3Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "SLW", ")", ",", "MaskReg", ")", ".", "addReg", "(", "Mask2Reg", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "LWARX", ")", ",", "TmpDestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "PtrReg", ")", ";", "if", "(", "BinOpcode", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "Incr2Reg", ")", ".", "addReg", "(", "TmpDestReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "PPC", "::", "ANDC8", ":", "PPC", "::", "ANDC", ")", ",", "Tmp2Reg", ")", ".", "addReg", "(", "TmpDestReg", ")", ".", "addReg", "(", "MaskReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "PPC", "::", "AND8", ":", "PPC", "::", "AND", ")", ",", "Tmp3Reg", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addReg", "(", "MaskReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "is64bit", "?", "PPC", "::", "OR8", ":", "PPC", "::", "OR", ")", ",", "Tmp4Reg", ")", ".", "addReg", "(", "Tmp3Reg", ")", ".", "addReg", "(", "Tmp2Reg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "STWCX", ")", ")", ".", "addReg", "(", "Tmp4Reg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "PtrReg", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "PPC", "::", "PRED_NE", ")", ".", "addReg", "(", "PPC", "::", "CR0", ")", ".", "addMBB", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";" ]

LLVM

MINA32

CPP

next_suggestion

CPU

616,976

[ "}" ]

[ "void", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printPCRelImm", "(", "MI", ",", "OpNo", ",", "O", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,977

[ "bits", "<", "<NUM_LIT>", ">", "Vd32", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ps4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

epiphany

MD

stmt_completion

MPU

616,978

[ ")" ]

[ "(", "ior", "(", "match_code", "<STR_LIT>" ]

LLVM

MSP430

CPP

next_suggestion

MPU

616,979

[ "}" ]

[ "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MSP430Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";" ]

GCC

mn10300

CPP

stmt_completion

MPU

616,980

[ ")", ";" ]

[ "else", "{", "DUMP", "(", "<STR_LIT>", "Inserting SETLB insn before:", "<STR_LIT>", ",", "label", ")", ";", "emit_insn_before", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "}", "comparison", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ",", "<NUM_LIT>", ")", ";", "cmp_reg", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "cmp_reg", ")", ")", ";", "gcc_assert", "(", "REGNO", "(", "cmp_reg", ")", "==", "CC_REG", ")", ";", "if", "(", "GET_MODE", "(", "cmp_reg", ")", "==", "CC_FLOATmode", ")", "lcc", "=", "gen_FLcc", "(", "comparison", ",", "label", ")", ";", "else", "lcc", "=", "gen_Lcc", "(", "comparison", ",", "label", ")", ";", "rtx_insn", "*", "jump", "=", "emit_jump_insn_before", "(", "lcc", ",", "branch" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

616,981

[ "}" ]

[ "SDValue", "TrapHwRegImm", "=", "DAG", ".", "getTargetConstant", "(", "TrapHwReg", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "SDValue", "IntrinID", "=", "DAG", ".", "getTargetConstant", "(", "Intrinsic", "::", "amdgcn_s_getreg", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "GetModeReg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "SL", ",", "VTList", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "IntrinID", ",", "ModeHwRegImm", ")", ";", "SDValue", "GetTrapReg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "SL", ",", "VTList", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "IntrinID", ",", "TrapHwRegImm", ")", ";", "SDValue", "TokenReg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "SL", ",", "MVT", "::", "Other", ",", "GetModeReg", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "GetTrapReg", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "SL", ",", "MVT", "::", "v2i32", ",", "GetModeReg", ",", "GetTrapReg", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "i64", ",", "CvtPtr", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "TokenReg", "}", ",", "SL", ")", ";" ]

GCC

aarch64

CPP

code_generation

CPU

616,982

[ "bool", "check", "(", "function_checker", "&", "c", ")", "const", "OVERRIDE", "{", "return", "c", ".", "require_immediate_range", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}" ]

[ "Perform", "semantic", "checks", "on", "the", "call", ".", "Return", "true", "if", "the", "call", "is", "valid", ",", "otherwise", "report", "a", "suitable", "error", "." ]

LLVM

Mips

CPP

stmt_completion

CPU

616,983

[ ";" ]

[ "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getMips16RetHelperMask", "(", ")", "{", "return", "CSR_Mips16RetHelper_RegMask" ]

GCC

i386

CPP

next_suggestion

CPU

616,984

[ "}" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "writefsbase_u32", "(", "unsigned", "int", "_", "_", "B", ")", "{", "_", "_", "builtin_ia32_wrfsbase32", "(", "_", "_", "B", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

616,985

[ "}" ]

[ "class", "BaseTestBranch", "<", "RegisterClass", "regtype", ",", "Operand", "immtype", ",", "bit", "op", ",", "string", "asm", ",", "SDNode", "node", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt", ",", "immtype", ":", "$", "bit_off", ",", "am_tbrcond", ":", "$", "target", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "node", "regtype", ":", "$", "Rt", ",", "immtype", ":", "$", "bit_off", ",", "bb", ":", "$", "target", ")", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "bit_off", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_off", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

616,986

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "eq_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,987

[ ",", "<NUM_LIT>", ">", ";" ]

[ "def", "A2_vcmphgtu", ":", "T_vcmp", "<", "<STR_LIT>" ]

GCC

microblaze

MD

stmt_completion

MPU

616,988

[ ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "symbol_ref", "<STR_LIT>", ")" ]

LLVM

X86

TD

next_suggestion

CPU

616,989

[ "}" ]

[ "def", "SKLWriteResGroup6", ":", "SchedWriteRes", "<", "[", "SKLPort05", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

LLVM

ARM

CPP

program_repair

CPU

616,990

[ "<FIXS>", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ".", "getByValSize", "(", ")", ")", ";", "<FIXE>" ]

[ "<STR_LIT>", "Byval arguments cannot be implicit", "<STR_LIT>", ")", ";", "unsigned", "CurByValIndex", "=", "CCInfo", ".", "getInRegsParamsProcessed", "(", ")", ";", "<BUGS>", "ByValStoreOffset", "=", "RoundUpToAlignment", "(", "ByValStoreOffset", ",", "Flags", ".", "getByValAlign", "(", ")", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "PartOffset", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ".", "getByValSize", "(", ")", ",", "true", ",", "ByValStoreOffset", ",", "TotalArgRegsSaveSize", ")", ";", "ByValStoreOffset", "+=", "Flags", ".", "getByValSize", "(", ")", ";", "ByValStoreOffset", "=", "std", "::", "min", "(", "ByValStoreOffset", ",", "<NUM_LIT>", "U", ")", ";", "<BUGE>", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "}", "else", "{" ]

GCC

i386

CPP

stmt_completion

CPU

616,991

[ "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_dpwuud_avx_epi32", "(" ]

GCC

arm

CPP

stmt_completion

CPU

616,992

[ "b", ")", ";" ]

[ "return", "_", "_", "builtin_arm_shsub16", "(", "_", "_", "a", ",", "_", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

616,993

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vcmphgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

cris

MD

stmt_completion

MPU

616,994

[ ")", ")", "]" ]

[ "[", "(", "match_operand", ":", "BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

ARM

TD

stmt_completion

CPU

616,995

[ "<STR_LIT>", ">", ";" ]

[ "def", "IsThumb2", ":", "Predicate", "<", "<STR_LIT>", ">", ",", "AssemblerPredicate", "<", "<STR_LIT>", "," ]

LLVM

Cpu0

CPP

next_suggestion

CPU

616,996

[ "llvm_unreachable", "(", "<STR_LIT>", "CEK_None and CEK_Special are invalid", "<STR_LIT>", ")", ";" ]

[ "case", "CEK_None", ":", "case", "CEK_Special", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,997

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_pzxtbf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

LLVM

R600

TD

stmt_completion

GPU

616,998

[ "$", "dst", ",", "(", "AMDGPUbrev", "i32", ":", "$", "src0", ")", ")", "]", ">", ";" ]

[ "def", "S_BREV_B32", ":", "SOP1_32", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "i32", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

616,999

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]