docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	PowerPC	CPP	next_suggestion	CPU	617,100	[ "if", "(", "isRunOfOnes", "(", "Imm", ",", "MB", ",", "ME", ")", "&&", "Val", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ROTL", ")", "{" ]	[ "Val", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ")", ";", "return", "true", ";", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	617,101	[ ",", "MVT", "::", "i32", ")", ";" ]	[ "static", "SDValue", "getGatherNode", "(", "unsigned", "Opc", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Src", ",", "SDValue", "Mask", ",", "SDValue", "Base", ",", "SDValue", "Index", ",", "SDValue", "ScaleOp", ",", "SDValue", "Chain", ",", "const", "X86Subtarget", "", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskInReg", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ";", "if", "(", "MaskC", ")", "MaskInReg", "=", "DAG", ".", "getTargetConstant", "(", "MaskC", "->", "getSExtValue", "(", ")", ",", "dl", ",", "MaskVT", ")", ";", "else", "{", "MVT", "BitcastVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "Mask", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "MaskInReg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "BitcastVT", ",", "Mask", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	617,102	[ "return", "Op", ";" ]	[ "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "bool", "IsPairOp", "=", "isHvxPairTy", "(", "ty", "(", "Op", ")", ")", "\|\|", "llvm", "::", "any_of", "(", "Op", ".", "getNode", "(", ")", "->", "ops", "(", ")", ",", "[", "this", "]", "(", "SDValue", "V", ")", "{", "return", "isHvxPairTy", "(", "ty", "(", "V", ")", ")", ";", "}", ")", ";", "if", "(", "IsPairOp", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "LOAD", ":", "case", "ISD", "::", "STORE", ":", "return", "SplitHvxMemOp", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "MULHS", ":", "case", "ISD", "::", "MULHU", ":", "case", "ISD", "::", "AND", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SETCC", ":", "case", "ISD", "::", "VSELECT", ":", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "SplitHvxPairOp", "(", "Op", ",", "DAG", ")", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerHvxBuildVector", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerHvxConcatVectors", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerHvxInsertSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerHvxInsertElement", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerHvxExtractSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerHvxExtractElement", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerHvxUnalignedLoad", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "LowerHvxAnyExt", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerHvxSignExt", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerHvxZeroExt", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerHvxShift", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerHvxMul", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MULHS", ":", "case", "ISD", "::", "MULHU", ":", "return", "LowerHvxMulh", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND_VECTOR_INREG", ":", "return", "LowerHvxExtend", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "case", "ISD", "::", "INTRINSIC_VOID", ":" ]
GCC	aarch64	CPP	stmt_completion	CPU	617,103	[ ".", "displacement_units", ";" ]	[ "return", "mode_suffix", "(", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,104	[ "Rn", ")", ",", "idxtype", ":", "$", "idx", ")", ")", "]", ">", ";" ]	[ "class", "SIMDUMov", "<", "bit", "Q", ",", "string", "size", ",", "ValueType", "vectype", ",", "RegisterClass", "regtype", ",", "Operand", "idxtype", ">", ":", "BaseSIMDMov", "<", "Q", ",", "size", ",", "<NUM_LIT>", ",", "regtype", ",", "idxtype", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "vector_extract", "(", "vectype", "V128", ":", "$" ]
GCC	arm	CPP	stmt_completion	CPU	617,105	[ ")", "{" ]	[ "_", "_", "arm_vaddlvq_u32", "(", "uint32x4_t", "_", "_", "a" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,106	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	617,107	[ "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "<", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VI48_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48_AVX512VL", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	617,108	[ "Inst", ".", "getOpcode", "(", ")", ")", ";" ]	[ "if", "(", "unsigned", "(", "Fixups", "[", "i", "]", ".", "Kind", ")", "==", "X86", "::", "reloc_pcrel_1byte", ")", "{", "assert", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=" ]
LLVM	ARM	TD	next_suggestion	CPU	617,109	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]	[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListDPairAllLanes", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC_VLD1dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD1", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";" ]
LLVM	MSP430	CPP	next_suggestion	MPU	617,110	[ "}" ]	[ "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Tok", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "Tok", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,111	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	mmix	CPP	program_repair	CPU	617,112	[ "<FIXS>", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "DImode", ",", "<FIXE>" ]	[ "tmpreg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "<BUGS>", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "DImode", ",", "<BUGE>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", "," ]
GCC	h8300	MD	next_suggestion	MPU	617,113	[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]	[ "<STR_LIT>", "<STR_LIT>" ]
GCC	powerpcspe	CPP	code_generation	CPU	617,114	[ "void", "rs6000_xcoff_declare_object_name", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "struct", "declare_alias_data", "data", "=", "{", "file", ",", "false", "}", ";", "RS6000_OUTPUT_BASENAME", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ":\\n", "<STR_LIT>", ",", "file", ")", ";", "symtab_node", "::", "get_create", "(", "decl", ")", "->", "call_for_symbol_and_aliases", "(", "rs6000_declare_alias", ",", "&", "data", ",", "true", ")", ";", "}" ]	[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "object", "(", "variable", ")", "name", ".", "Because", "AIX", "assembler", "'s", ".set", "command", "has", "unexpected", "semantics", ",", "we", "output", "all", "aliases", "as", "alternative", "labels", "in", "front", "of", "the", "definition", "." ]
GCC	i386	MD	stmt_completion	CPU	617,115	[ "<STR_LIT>", ")" ]	[ "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	617,116	[ "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "f64", ",", "MVT", "::", "f32", ",", "Expand", ")", ";" ]	[ "{", "ISD", "::", "BSWAP", ",", "ISD", "::", "ROTL", ",", "ISD", "::", "ROTR", ",", "ISD", "::", "SMUL_LOHI", ",", "ISD", "::", "UMUL_LOHI", ",", "ISD", "::", "MULHS", ",", "ISD", "::", "MULHU", ",", "ISD", "::", "SDIVREM", ",", "ISD", "::", "UDIVREM", ",", "ISD", "::", "SHL_PARTS", ",", "ISD", "::", "SRA_PARTS", ",", "ISD", "::", "SRL_PARTS", ",", "ISD", "::", "ADDC", ",", "ISD", "::", "ADDE", ",", "ISD", "::", "SUBC", ",", "ISD", "::", "SUBE", "}", ")", "{", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "}", "}", "for", "(", "auto", "T", ":", "{", "MVT", "::", "i1", ",", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVTPtr", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FrameIndex", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "for", "(", "auto", "T", ":", "{", "MVT", "::", "i32", ",", "MVT", "::", "i64", ",", "MVT", "::", "f32", ",", "MVT", "::", "f64", "}", ")", "for", "(", "auto", "Op", ":", "{", "ISD", "::", "BR_CC", ",", "ISD", "::", "SELECT_CC", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Custom", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	617,117	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
GCC	aarch64	CPP	program_repair	CPU	617,118	[ "<FIXS>", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ")", "*", "cost", "+=", "(", "extra_cost", "->", "mult", "[", "mode", "==", "DImode", "]", ".", "add", "+", "extra_cost", "->", "mult", "[", "mode", "==", "DImode", "]", ".", "idiv", ")", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "<FIXE>", "<FIXS>", "else", "if", "(", "mode", "==", "SFmode", ")", "<FIXE>" ]	[ "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "", "cost", "+=", "extra_cost", "->", "vect", ".", "alu", ";", "<BUGS>", "else", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_INT", ")", "", "cost", "+=", "(", "extra_cost", "->", "mult", "[", "GET_MODE", "(", "x", ")", "==", "DImode", "]", ".", "add", "+", "extra_cost", "->", "mult", "[", "GET_MODE", "(", "x", ")", "==", "DImode", "]", ".", "idiv", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "DFmode", ")", "<BUGE>", "", "cost", "+=", "(", "extra_cost", "->", "fp", "[", "<NUM_LIT>", "]", ".", "mult", "<BUGS>", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "<BUGE>", "", "cost", "+=", "(", "extra_cost", "->", "fp", "[", "<NUM_LIT>", "]", ".", "mult", "}" ]
LLVM	PTX	CPP	code_generation	GPU	617,119	[ "SDValue", "PTXSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "<NUM_LIT>", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "<NUM_LIT>", ";", "unsigned", "EmittedNumMemOps", "=", "<NUM_LIT>", ";", "EVT", "VT", "=", "MVT", "::", "i32", ";", "unsigned", "VTSize", "=", "<NUM_LIT>", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "<NUM_LIT>", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "<NUM_LIT>", ",", "DstOff", "=", "<NUM_LIT>", ";", "EVT", "PointerType", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PointerType", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "PointerType", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PointerType", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "PointerType", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "<NUM_LIT>", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "MVT", "::", "i16", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PointerType", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "PointerType", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "i", "=", "<NUM_LIT>", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "MVT", "::", "i16", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PointerType", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "PointerType", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "}" ]	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]
GCC	i386	CPP	stmt_completion	CPU	617,120	[ ";" ]	[ "rtx", "tmpcount", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "variable", ")", ")", ";", "if", "(", "GET_MODE", "(", "variable", ")", "==", "DImode", ")", "emit_insn", "(", "gen_anddi3", "(", "tmpcount", ",", "variable", ",", "GEN_INT", "(", "value", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_andsi3", "(", "tmpcount", ",", "variable", ",", "GEN_INT", "(", "value", ")", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "tmpcount", ",", "const0_rtx", ",", "EQ", ",", "<NUM_LIT>", ",", "GET_MODE", "(", "variable", ")", ",", "<NUM_LIT>", ",", "label", ")", ";", "return", "label" ]
LLVM	AMDGPU	CPP	code_generation	GPU	617,121	[ "void", "ExportClustering", "::", "apply", "(", "ScheduleDAGInstrs", "", "DAG", ")", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "DAG", "->", "TII", ")", ";", "SmallVector", "<", "SUnit", "", ",", "<NUM_LIT>", ">", "Chain", ";", "unsigned", "PosCount", "=", "<NUM_LIT>", ";", "for", "(", "SUnit", "&", "SU", ":", "DAG", "->", "SUnits", ")", "{", "if", "(", "!", "isExport", "(", "SU", ")", ")", "continue", ";", "Chain", ".", "push_back", "(", "&", "SU", ")", ";", "if", "(", "isPositionExport", "(", "TII", ",", "&", "SU", ")", ")", "PosCount", "++", ";", "removeExportDependencies", "(", "DAG", ",", "SU", ")", ";", "SmallVector", "<", "SDep", ",", "<NUM_LIT>", ">", "Succs", "(", "SU", ".", "Succs", ")", ";", "for", "(", "SDep", "Succ", ":", "Succs", ")", "removeExportDependencies", "(", "DAG", ",", "*", "Succ", ".", "getSUnit", "(", ")", ")", ";", "}", "if", "(", "Chain", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "sortChain", "(", "TII", ",", "Chain", ",", "PosCount", ")", ";", "buildCluster", "(", "Chain", ",", "DAG", ")", ";", "}", "}" ]	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]
LLVM	ARM64	TD	next_suggestion	CPU	617,122	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]
GCC	mips	MD	stmt_completion	CPU	617,123	[ "UNSPEC_MSA_FSULT" ]	[ "UNSPEC_MSA_FSEQ", "UNSPEC_MSA_FSNE", "UNSPEC_MSA_FSUEQ", "UNSPEC_MSA_FSUNE", "UNSPEC_MSA_FSULE" ]
LLVM	Teak	CPP	program_repair	DSP	617,124	[ "<FIXS>", "write16le", "(", "&", "Data", "[", "Offset", "]", ",", "(", "read16le", "(", "&", "Data", "[", "Offset", "]", ")", "&", "~", "<NUM_LIT>", ")", "\|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "write16le", "(", "&", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", ",", "Value", "&", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "write16le", "(", "&", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", ",", "Value", ")", ";", "<FIXE>" ]	[ "switch", "(", "Kind", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "write16le", "(", "&", "Data", "[", "Offset", "]", ",", "(", "read16le", "(", "&", "Data", "[", "Offset", "]", ")", "&", "~", "<NUM_LIT>", ")", "\|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "write16le", "(", "&", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", ",", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "write16le", "(", "&", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", ",", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "<BUGE>", "break", ";", "}" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	617,125	[ "void", "WebAssemblyAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitDecls", "(", "M", ")", ";", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", "&&", "F", ".", "hasAddressTaken", "(", ")", ")", "{", "MCSymbolWasm", "", "FunctionTable", "=", "WebAssembly", "::", "getOrCreateFunctionTableSymbol", "(", "OutContext", ",", "Subtarget", ")", ";", "OutStreamer", "->", "emitSymbolAttribute", "(", "FunctionTable", ",", "MCSA_NoDeadStrip", ")", ";", "break", ";", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", "&&", "!", "WebAssembly", "::", "isWasmVarAddressSpace", "(", "G", ".", "getAddressSpace", "(", ")", ")", "&&", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "if", "(", "const", "NamedMDNode", "", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", "wasm.custom_sections", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "auto", "", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "\|\|", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MDString", "", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "", "Contents", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "\|\|", "!", "Contents", ")", "continue", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "std", "::", "string", "SectionName", "=", "(", "<STR_LIT>", ".custom_section.", "<STR_LIT>", "+", "Name", "->", "getString", "(", ")", ")", ".", "str", "(", ")", ";", "MCSectionWasm", "*", "MySection", "=", "OutContext", ".", "getWasmSection", "(", "SectionName", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "MySection", ")", ";", "OutStreamer", "->", "emitBytes", "(", "Contents", "->", "getString", "(", ")", ")", ";", "OutStreamer", "->", "PopSection", "(", ")", ";", "}", "}", "EmitProducerInfo", "(", "M", ")", ";", "EmitTargetFeatures", "(", "M", ")", ";", "}" ]	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]
GCC	rs6000	CPP	stmt_completion	CPU	617,126	[ "{" ]	[ "bool", "rs6000_linux_float_exceptions_rounding_supported_p", "(", "void", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,127	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,128	[ "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	ARM	CPP	program_repair	CPU	617,129	[ "<FIXS>", "ARMTargetLowering", "::", "LowerSignedALUO", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "<FIXE>" ]	[ "}", "SDValue", "<BUGS>", "ARMTargetLowering", "::", "LowerXALUO", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "<BUGE>", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,130	[ "<NUM_LIT>", ";" ]	[ "def", "J2_callt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "a30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_1d81e60e", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	arm	MD	stmt_completion	CPU	617,131	[ ")", ")", ")" ]	[ "(", "and", "(", "ior", "(", "ior", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,132	[ "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";" ]	[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "r", "'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "w", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f16", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "}" ]
GCC	aarch64	CPP	next_suggestion	CPU	617,133	[ "if", "(", "GET_MODE", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "(", "!", "body", "\|\|", "!", "dep_between_memop_and_curr", "(", "body", ")", ")", ")", "return", "true", ";" ]	[ "extract_constrain_insn_cached", "(", "insn", ")", ";", "if", "(", "!", "prev", "\|\|", "!", "has_memory_op", "(", "prev", ")", ")", "return", "false", ";", "body", "=", "single_set", "(", "prev", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,134	[ "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "ArgRegsSaveSize", ")", ";" ]	[ "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";", "return", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "isARM", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "ARM", "::", "R4", ")", "&&", "<STR_LIT>", "No scratch register to restore SP from FP!", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "R4", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "R4", ")", ")", ";", "}", "}", "else", "{", "if", "(", "isARM", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "MOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VLDMDIA_UPD", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "unexpected DPR alignment gap", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,135	[ ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";" ]	[ "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "Opc", "==", "ARM", "::", "tADDhirr", "&&", "isThumbOne", "(", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "ARM", "::", "tMOVr", "&&", "isThumbOne", "(", ")", "&&", "!", "hasV6Ops", "(", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	617,136	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "validForTailPredication", "=" ]
GCC	i386	CPP	next_suggestion	CPU	617,137	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256bh", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtne2ps_pbh", "(", "_", "_", "m256bh", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "B", ",", "_", "_", "m256", "_", "_", "C", ",", "_", "_", "m256", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m256bh", ")", "_", "_", "builtin_ia32_cvtne2ps2bf16_v16bf_mask", "(", "_", "_", "C", ",", "_", "_", "D", ",", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	617,138	[ ")", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", ",", "V64", ":", "$", "Rd", ",", "dsub", ")", ",", "V128", ":", "$", "Rn", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "concat_vectors", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rn", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>" ]
LLVM	JVM	CPP	stmt_completion	Virtual ISA	617,139	[ "MF", ")", "{" ]	[ "explicit", "JVMFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(" ]
LLVM	TVM	CPP	stmt_completion	Virtual ISA	617,140	[ ")", ".", "b", ")", ";" ]	[ "return", "make", "<", "slice", ">", "(", "std", "::", "get", "<", "cell", ">", "(", "*", "cl" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,141	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	sh	MD	stmt_completion	CPU	617,142	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
GCC	bpf	MD	stmt_completion	Virtual ISA	617,143	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]
GCC	arm	CPP	next_suggestion	CPU	617,144	[ "emit_insn", "(", "gen_tlscall", "(", "x", ",", "labelno", ")", ")", ";" ]	[ "rtx", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";", "rtx", "sum", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_DESCSEQ", ")", ",", "gen_rtx_CONST", "(", "VOIDmode", ",", "label", ")", ",", "GEN_INT", "(", "!", "TARGET_ARM", ")", ")", ",", "UNSPEC_TLS", ")", ";", "rtx", "reg0", "=", "load_tls_operand", "(", "sum", ",", "gen_rtx_REG", "(", "SImode", ",", "R0_REGNUM", ")", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	617,145	[ "}" ]	[ "assemble_integer", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "ROUND_UP", "(", "<NUM_LIT>", ",", "POINTER_BYTES", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_string", "(", "<STR_LIT>", "GNU", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "GNU_PROPERTY_AARCH64_FEATURE_1_AND", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "feature_1_and", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_align", "(", "POINTER_SIZE", ")", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,146	[ "def", "gi_logical_imm32_XFORM", ":", "GICustomOperandRenderer", "<", "<STR_LIT>", ">", ",", "GISDNodeXFormEquiv", "<", "logical_imm32_XFORM", ">", ";" ]	[ "uint64_t", "enc", "=", "AArch64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "logical_imm64_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "AArch64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,147	[ "Builder", ".", "addReg", "(", "Xm", ")", ";" ]	[ "std", "::", "tie", "(", "std", "::", "ignore", ",", "Xn", ",", "Xm", ")", "=", "KindAndRegs", ";", "const", "TargetInstrInfo", "", "TII", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MF", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MF", ".", "front", "(", ")", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "MF", ".", "front", "(", ")", ".", "front", "(", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MF", ".", "front", "(", ")", ".", "erase", "(", "MF", ".", "front", "(", ")", ".", "begin", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "MF", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MF", ".", "push_back", "(", "MF", ".", "CreateMachineBasicBlock", "(", ")", ")", ";", "}", "MachineBasicBlock", "", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "Entry", "->", "clear", "(", ")", ";", "Entry", "->", "addLiveIn", "(", "Xn", ")", ";", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Xn", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Kind", ".", "BROpcode", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "Xm", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Entry", "->", "addLiveIn", "(", "Xm", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,148	[ "return", "AMDGPU", "::", "SI_SPILL_V512_RESTORE", ";" ]	[ "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V96_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V128_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V160_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V192_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V256_RESTORE", ";", "case", "<NUM_LIT>", ":" ]
GCC	sparc	CPP	code_generation	CPU	617,149	[ "static", "rtx", "sparc_function_value_1", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "bool", "outgoing", ")", "{", "int", "regbase", "=", "(", "outgoing", "?", "SPARC_INCOMING_INT_ARG_FIRST", ":", "SPARC_OUTGOING_INT_ARG_FIRST", ")", ";", "enum", "mode_class", "mclass", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "int", "regno", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "(", "TARGET_ARCH32", "&&", "size", "<=", "<NUM_LIT>", ")", "\|\|", "(", "TARGET_ARCH64", "&&", "size", "<=", "<NUM_LIT>", ")", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_vector_value", "(", "size", ",", "SPARC_FP_ARG_FIRST", ")", ";", "mclass", "=", "MODE_FLOAT", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_record_value", "(", "type", ",", "mode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "}", "else", "if", "(", "mclass", "==", "MODE_FLOAT", "\|\|", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", ";", "else", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "mode", "=", "mode_for_size", "(", "size", "*", "BITS_PER_UNIT", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "else", "mclass", "=", "MODE_INT", ";", "}", "else", "if", "(", "mclass", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "UNITS_PER_WORD", ")", "mode", "=", "word_mode", ";", "}", "else", "if", "(", "TARGET_ARCH32", "&&", "!", "(", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "&&", "mclass", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "UNITS_PER_WORD", ")", "mode", "=", "word_mode", ";", "if", "(", "(", "mclass", "==", "MODE_FLOAT", "\|\|", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", "&&", "TARGET_FPU", ")", "regno", "=", "SPARC_FP_ARG_FIRST", ";", "else", "regno", "=", "regbase", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}" ]	[ "Handle", "TARGET_FUNCTION_VALUE", ",", "and", "TARGET_LIBCALL_VALUE", "target", "hook", ".", "For", "v9", ",", "function", "return", "values", "are", "subject", "to", "the", "same", "rules", "as", "arguments", ",", "except", "that", "up", "to", "32", "bytes", "may", "be", "returned", "in", "registers", "." ]
GCC	i386	CPP	next_suggestion	CPU	617,150	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpunord_ss", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cmpunordss", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,151	[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	code_generation	CPU	617,152	[ "const", "RegisterBankInfo", "*", "X86Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "<STR_LIT>", "Access to GlobalISel APIs not set", "<STR_LIT>", ")", ";", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";", "}" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]
LLVM	Lanai	CPP	stmt_completion	CPU	617,153	[ ";" ]	[ "const", "MachineMemOperand", "", "MemOperand", "=", "", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MemOperand", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "return", "true" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,154	[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "vecshiftL16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	617,155	[ "(", "v8i16", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vsrarn_b_h", "(", "(", "v8i16", ")", "_", "<NUM_LIT>", "," ]
LLVM	PowerPC	CPP	program_repair	CPU	617,156	[ "<FIXS>", "struct", "PPC64ISel", ":", "public", "FunctionPass", ",", "InstVisitor", "PPC64ISel", ">", "{", "<FIXE>" ]	[ "}", "namespace", "{", "<BUGS>", "struct", "ISel", ":", "public", "FunctionPass", ",", "InstVisitor", "ISel", ">", "{", "<BUGE>", "PPC64TargetMachine", "&", "TM", ";", "MachineFunction", "", "F", ";", "MachineBasicBlock", "", "BB", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,157	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	617,158	[ "return", "(", "(", "in", "?", "ix86_cost", "->", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", ")", "*", "(", "(", "(", "int", ")", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ")", ";" ]	[ "}", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "in", ")", "return", "(", "Q_CLASS_P", "(", "class", ")", "?", "ix86_cost", "->", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "movzbl_load", ")", ";", "else", "return", "(", "Q_CLASS_P", "(", "class", ")", "?", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "return", "in", "?", "ix86_cost", "->", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", ";", "default", ":", "if", "(", "mode", "==", "TFmode", ")", "mode", "=", "XFmode", ";" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	617,159	[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i16", ";" ]	[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "az_extloadi16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "az_extload", "node", ":", "$", "ptr", ")", ",", "[", "{" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	617,160	[ "}" ]	[ "PredB", "->", "removeSuccessor", "(", "SuccB", ")", ";", "PredB", "->", "splice", "(", "PredB", "->", "end", "(", ")", ",", "SuccB", ",", "SuccB", "->", "begin", "(", ")", ",", "SuccB", "->", "end", "(", ")", ")", ";", "PredB", "->", "transferSuccessorsAndUpdatePHIs", "(", "SuccB", ")", ";", "removeBlock", "(", "SuccB", ")", ";", "if", "(", "!", "TermOk", ")", "PredB", "->", "updateTerminator", "(", ")", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	617,161	[ "<FIXS>", "auto", "IsVALUAccVgprRdWrCheckFn", "=", "[", "Reg", ",", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_READ_B32", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32", ")", "<FIXE>" ]	[ "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "<BUGS>", "auto", "IsVALUAccVgprReadCheckFn", "=", "[", "Reg", ",", "this", "]", "(", "MachineInstr", "", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_READ_B32", ")", "<BUGE>", "return", "false", ";", "auto", "IsVALUFn", "=", "[", "]", "(", "MachineInstr", "", "MI", ")", "{", "return", "SIInstrInfo", "::", "isVALU", "(", "", "MI", ")", "&&", "!", "SIInstrInfo", "::", "isMAI", "(", "", "MI", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,162	[ "NumMicroOps", "=", "<NUM_LIT>", ";" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let" ]
GCC	i386	CPP	stmt_completion	CPU	617,163	[ "_", "artificial__", ")", ")", "_", "mm_srlv_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_" ]
GCC	i386	MD	program_repair	CPU	617,164	[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	CellSPU	CPP	next_suggestion	MPU	617,165	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	617,166	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	617,167	[ "InFlag", "=", "SDValue", "(", ")", ";" ]	[ "static", "void", "PrepareTailCall", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "InFlag", ",", "SDValue", "&", "Chain", ",", "const", "SDLoc", "&", "dl", ",", "int", "SPDiff", ",", "unsigned", "NumBytes", ",", "SDValue", "LROp", ",", "SDValue", "FPOp", ",", "SmallVectorImpl", "<", "TailCallArgumentInfo", ">", "&", "TailCallArguments", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains2", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,168	[ "::", "FUNCTION_ENTER", ")", ";" ]	[ "void", "MipsAsmPrinter", "::", "LowerPATCHABLE_FUNCTION_ENTER", "(", "const", "MachineInstr", "&", "MI", ")", "{", "EmitSled", "(", "MI", ",", "SledKind" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,169	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	617,170	[ "}" ]	[ "}", "addConstantUImmOperands", "<", "Bits", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Inst", ",", "N", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	617,171	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "kxnor_mask8", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_kxnorqi", "(", "(", "_", "_", "mmask8", ")", "_", "_", "A", ",", "(", "_", "_", "mmask8", ")", "_", "_", "B", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,172	[ "}" ]	[ "def", "KryoWrite_1cyc_XY_noRSV_66ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,173	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	TD	program_repair	CPU	617,174	[ "<FIXS>", "(", "outs", "gprc", ":", "$", "RT", ")", ",", "(", "ins", "gprc_nor0", ":", "$", "RA", ",", "gprc", ":", "$", "RB", ",", "crbitrc", ":", "$", "COND", ")", ",", "<STR_LIT>", ",", "IIC_IntISEL", ",", "<FIXE>" ]	[ "let", "PPC970_Unit", "=", "<NUM_LIT>", "in", "{", "let", "isSelect", "=", "<NUM_LIT>", "indef", "ISEL", ":", "AForm_4", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "(", "outs", "gprc", ":", "$", "rT", ")", ",", "(", "ins", "gprc_nor0", ":", "$", "rA", ",", "gprc", ":", "$", "rB", ",", "crbitrc", ":", "$", "cond", ")", ",", "<STR_LIT>", ",", "IIC_IntISEL", ",", "<BUGE>", "[", "]", ">", ";", "}" ]
LLVM	Z80	CPP	code_generation	MPU	617,175	[ "void", "Z80RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Not implemented yet!", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "", "I", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "i", "++", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "uint64_t", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Not implemented yet !", "<STR_LIT>", ")", ";", "}" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	617,176	[ "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "SrcD", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op3", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "hasSrcD", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>" ]
GCC	i386	CPP	program_repair	CPU	617,177	[ "<FIXS>", "ix86_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "<FIXE>" ]	[ "static", "bool", "<BUGS>", "ix86_must_pass_in_stack", "(", "enum", "machine_mode", "mode", ",", "const_tree", "type", ")", "<BUGE>", "{", "if", "(", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ")", "return", "true", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,178	[ "(", ")", ";" ]	[ "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "else", "{", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "VData", ")", ";", "if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal", ")", ";", "MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", ".", "eraseFromParent" ]
GCC	arm	CPP	stmt_completion	CPU	617,179	[ "_", "a", ")", "{" ]	[ "_", "_", "arm_vreinterpretq_u8_s8", "(", "int8x16_t", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,180	[ "<STR_LIT>", ";" ]	[ "def", "A4_cmpbgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=" ]
GCC	aarch64	MD	next_suggestion	CPU	617,181	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_V", "CC_REGNUM", ")", "(", "compare", ":", "CC_V", "(", "sign_extend", ":", "<", "DWI", ">", "(", "minus", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "minus", ":", "<", "DWI", ">", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	X86	CPP	next_suggestion	CPU	617,182	[ "return", "Changed", ";" ]	[ "const", "auto", "&", "DI", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DI", ")", "continue", ";", "Location", "Loc", "=", "diToLocation", "(", "DI", ")", ";", "MemOpDiscriminators", "[", "Loc", "]", "=", "std", "::", "max", "(", "MemOpDiscriminators", "[", "Loc", "]", ",", "DI", "->", "getBaseDiscriminator", "(", ")", ")", ";", "}", "}", "DenseMap", "<", "Location", ",", "DenseSet", "<", "unsigned", ">>", "Seen", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ")", "<", "<NUM_LIT>", ")", "continue", ";", "const", "DILocation", "*", "DI", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DI", ")", "{", "DI", "=", "ReferenceDI", ";", "}", "DenseSet", "<", "unsigned", ">", "&", "Set", "=", "Seen", "[", "diToLocation", "(", "DI", ")", "]", ";", "const", "std", "::", "pair", "<", "DenseSet", "<", "unsigned", ">", "::", "iterator", ",", "bool", ">", "TryInsert", "=", "Set", ".", "insert", "(", "DI", "->", "getBaseDiscriminator", "(", ")", ")", ";", "if", "(", "!", "TryInsert", ".", "second", ")", "{", "DI", "=", "DI", "->", "setBaseDiscriminator", "(", "++", "MemOpDiscriminators", "[", "diToLocation", "(", "DI", ")", "]", ")", ";", "updateDebugInfo", "(", "&", "MI", ",", "DI", ")", ";", "Changed", "=", "true", ";", "const", "std", "::", "pair", "<", "DenseSet", "<", "unsigned", ">", "::", "iterator", ",", "bool", ">", "MustInsert", "=", "Set", ".", "insert", "(", "DI", "->", "getBaseDiscriminator", "(", ")", ")", ";", "if", "(", "!", "MustInsert", ".", "second", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unable to create a unique discriminator in ", "<STR_LIT>", "<<", "DI", "->", "getFilename", "(", ")", "<<", "<STR_LIT>", " Line: ", "<STR_LIT>", "<<", "DI", "->", "getLine", "(", ")", "<<", "<STR_LIT>", " Column: ", "<STR_LIT>", "<<", "DI", "->", "getColumn", "(", ")", "<<", "<STR_LIT>", ". This is likely due to a large macro expansion.\\n", "<STR_LIT>", ")", ";", "}", "}", "ReferenceDI", "=", "DI", ";", "}", "}" ]
GCC	rs6000	CPP	stmt_completion	CPU	617,183	[ ")", "_", "mm_extract_epi32", "(", "_", "_", "m128i", "_", "_", "X", ",", "const", "int", "_", "_", "N", ")", "{" ]	[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	617,184	[ "}" ]	[ "const", "MipsInstrInfo", "*", "llvm", "::", "createMipsSEInstrInfo", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsSEInstrInfo", "(", "TM", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,185	[ "Imm", "\|", "<NUM_LIT>", ")", ")", ";" ]	[ "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "AMDGPUDisassembler", "::", "OPW128", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,186	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,187	[ "<NUM_LIT>", ";" ]	[ "def", "A2_combine_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
LLVM	X86	CPP	program_repair	CPU	617,188	[ "<FIXS>", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f64", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "<FIXE>" ]	[ "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", "," ]
GCC	or1k	CPP	next_suggestion	CPU	617,189	[ "return", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "cfa_restores", ")", ";" ]	[ "static", "rtx", "or", "<NUM_LIT>", "k_restore_reg", "(", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "rtx", "cfa_restores", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "mem", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,190	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_dfcmpeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,191	[ "::", "MO_Immediate", ")", "return", "true", ";" ]	[ "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNum", ",", "ExtraCode", ",", "O", ")", ";", "case", "'", "X", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "<<", "Twine", "::", "utohexstr", "(", "MO", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'", "x", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "<<", "Twine", "::", "utohexstr", "(", "MO", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "'", "d", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'", "m", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "MO", ".", "getImm", "(", ")", "-", "<NUM_LIT>", ";", "return", "false", ";", "case", "'", "y", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	617,192	[ "return", "false", ";" ]	[ "it", "!=", "ie", ";", "it", "++", ")", "{", "if", "(", "mayStall", "(", "it", ")", ")", "return", "true", ";", "}" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	617,193	[ "SDValue", "cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i1", ",", "Op0", ",", "Op1", ",", "Op4", ")", ";" ]	[ "if", "(", "VT0", ".", "isVector", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Vector compare is unsupported (yet)", "<STR_LIT>", ")", ";", "}", "else", "{", "ccvt", "=", "MVT", "::", "i1", ";", "}" ]
LLVM	Mips	TD	next_suggestion	CPU	617,194	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWD", ":", "$", "wd_in", ",", "ROWS", ":", "$", "ws", ",", "vsplat_uimm8", ":", "$", "m", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	617,195	[ ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "ARMVCCThen", ",", "(", "VTI", ".", "Pred", "VCCR", ":", "$", "mask", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "int_arm_mve_vmldava_predicated", "(", "i32", "VTI", ".", "Unsigned", ")", ",", "(", "i32", "bit_0", ")", ",", "(", "i32", "X", ")", ",", "(", "i32", "tGPREven", ":", "$", "RdaSrc", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Pred", "VCCR", ":", "$", "mask", ")", ")", ")", ",", "(", "i32", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", "#", "x", "#", "VTI", ".", "Suffix", ")", "(", "i32", "tGPREven", ":", "$", "RdaSrc" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,196	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,197	[ ";" ]	[ "bool", "Done", "=", "false", ";", "unsigned", "Category", "=", "<NUM_LIT>", ";", "switch", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "case", "ARM", "::", "R4", ":", "case", "ARM", "::", "R5", ":", "case", "ARM", "::", "R6", ":", "case", "ARM", "::", "R7", ":", "case", "ARM", "::", "LR", ":", "Category", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "R8", ":", "case", "ARM", "::", "R9", ":", "case", "ARM", "::", "R10", ":", "case", "ARM", "::", "R11", ":", "Category", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "D8", ":", "case", "ARM", "::", "D9", ":", "case", "ARM", "::", "D10", ":", "case", "ARM", "::", "D11", ":", "case", "ARM", "::", "D12", ":", "case", "ARM", "::", "D13", ":", "case", "ARM", "::", "D14", ":", "case", "ARM", "::", "D15", ":", "Category", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "Done", "=", "true", ";", "break", ";", "}", "if", "(", "Done", "\|\|", "Category", "!=", "Area", ")", "break", ";", "}", "++", "MBBI" ]
GCC	c6x	CPP	next_suggestion	VLIW	617,198	[ "if", "(", "TARGET_DSBT", "&&", "!", "flag_pic", ")", "flag_pic", "=", "<NUM_LIT>", ";" ]	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c6x_unit_names", ")", ";", "i", "++", ")", "c6x_unit_codes", "[", "i", "]", "=", "get_cpu_unit_code", "(", "c6x_unit_names", "[", "i", "]", ")", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_DSBT", ")", "{", "error", "(", "<STR_LIT>", "%<-fpic%> and %<-fPIC%> not supported without %<-mdsbt%> ", "<STR_LIT>", "<STR_LIT>", "on this target", "<STR_LIT>", ")", ";", "flag_pic", "=", "<NUM_LIT>", ";", "}", "c6x_initial_flag_pic", "=", "flag_pic", ";" ]
GCC	i386	MD	stmt_completion	CPU	617,199	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

617,100

[ "if", "(", "isRunOfOnes", "(", "Imm", ",", "MB", ",", "ME", ")", "&&", "Val", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ROTL", ")", "{" ]

[ "Val", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ")", ";", "return", "true", ";", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

617,101

[ ",", "MVT", "::", "i32", ")", ";" ]

[ "static", "SDValue", "getGatherNode", "(", "unsigned", "Opc", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Src", ",", "SDValue", "Mask", ",", "SDValue", "Base", ",", "SDValue", "Index", ",", "SDValue", "ScaleOp", ",", "SDValue", "Chain", ",", "const", "X86Subtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskInReg", ";", "ConstantSDNode", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ";", "if", "(", "MaskC", ")", "MaskInReg", "=", "DAG", ".", "getTargetConstant", "(", "MaskC", "->", "getSExtValue", "(", ")", ",", "dl", ",", "MaskVT", ")", ";", "else", "{", "MVT", "BitcastVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "Mask", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "MaskInReg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "BitcastVT", ",", "Mask", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

617,102

[ "return", "Op", ";" ]

[ "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "bool", "IsPairOp", "=", "isHvxPairTy", "(", "ty", "(", "Op", ")", ")", "||", "llvm", "::", "any_of", "(", "Op", ".", "getNode", "(", ")", "->", "ops", "(", ")", ",", "[", "this", "]", "(", "SDValue", "V", ")", "{", "return", "isHvxPairTy", "(", "ty", "(", "V", ")", ")", ";", "}", ")", ";", "if", "(", "IsPairOp", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "LOAD", ":", "case", "ISD", "::", "STORE", ":", "return", "SplitHvxMemOp", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "MULHS", ":", "case", "ISD", "::", "MULHU", ":", "case", "ISD", "::", "AND", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SETCC", ":", "case", "ISD", "::", "VSELECT", ":", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "SplitHvxPairOp", "(", "Op", ",", "DAG", ")", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerHvxBuildVector", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerHvxConcatVectors", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerHvxInsertSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerHvxInsertElement", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerHvxExtractSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerHvxExtractElement", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerHvxUnalignedLoad", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "LowerHvxAnyExt", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerHvxSignExt", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerHvxZeroExt", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerHvxShift", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerHvxMul", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MULHS", ":", "case", "ISD", "::", "MULHU", ":", "return", "LowerHvxMulh", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND_VECTOR_INREG", ":", "return", "LowerHvxExtend", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "case", "ISD", "::", "INTRINSIC_VOID", ":" ]

GCC

aarch64

CPP

stmt_completion

CPU

617,103

[ ".", "displacement_units", ";" ]

[ "return", "mode_suffix", "(", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,104

[ "Rn", ")", ",", "idxtype", ":", "$", "idx", ")", ")", "]", ">", ";" ]

[ "class", "SIMDUMov", "<", "bit", "Q", ",", "string", "size", ",", "ValueType", "vectype", ",", "RegisterClass", "regtype", ",", "Operand", "idxtype", ">", ":", "BaseSIMDMov", "<", "Q", ",", "size", ",", "<NUM_LIT>", ",", "regtype", ",", "idxtype", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "vector_extract", "(", "vectype", "V128", ":", "$" ]

GCC

arm

CPP

stmt_completion

CPU

617,105

[ ")", "{" ]

[ "_", "_", "arm_vaddlvq_u32", "(", "uint32x4_t", "_", "_", "a" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,106

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

617,107

[ "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "<", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VI48_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48_AVX512VL", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

617,108

[ "Inst", ".", "getOpcode", "(", ")", ")", ";" ]

[ "if", "(", "unsigned", "(", "Fixups", "[", "i", "]", ".", "Kind", ")", "==", "X86", "::", "reloc_pcrel_1byte", ")", "{", "assert", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=" ]

LLVM

ARM

TD

next_suggestion

CPU

617,109

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]

[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListDPairAllLanes", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC_VLD1dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD1", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";" ]

LLVM

MSP430

CPP

next_suggestion

MPU

617,110

[ "}" ]

[ "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Tok", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "Tok", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,111

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

mmix

CPP

program_repair

CPU

617,112

[ "<FIXS>", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "DImode", ",", "<FIXE>" ]

[ "tmpreg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "<BUGS>", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "DImode", ",", "<BUGE>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", "," ]

GCC

h8300

MD

next_suggestion

MPU

617,113

[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

[ "<STR_LIT>", "<STR_LIT>" ]

GCC

powerpcspe

CPP

code_generation

CPU

617,114

[ "void", "rs6000_xcoff_declare_object_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "struct", "declare_alias_data", "data", "=", "{", "file", ",", "false", "}", ";", "RS6000_OUTPUT_BASENAME", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ":\\n", "<STR_LIT>", ",", "file", ")", ";", "symtab_node", "::", "get_create", "(", "decl", ")", "->", "call_for_symbol_and_aliases", "(", "rs6000_declare_alias", ",", "&", "data", ",", "true", ")", ";", "}" ]

[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "object", "(", "variable", ")", "name", ".", "Because", "AIX", "assembler", "'s", ".set", "command", "has", "unexpected", "semantics", ",", "we", "output", "all", "aliases", "as", "alternative", "labels", "in", "front", "of", "the", "definition", "." ]

GCC

i386

MD

stmt_completion

CPU

617,115

[ "<STR_LIT>", ")" ]

[ "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

617,116

[ "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "f64", ",", "MVT", "::", "f32", ",", "Expand", ")", ";" ]

[ "{", "ISD", "::", "BSWAP", ",", "ISD", "::", "ROTL", ",", "ISD", "::", "ROTR", ",", "ISD", "::", "SMUL_LOHI", ",", "ISD", "::", "UMUL_LOHI", ",", "ISD", "::", "MULHS", ",", "ISD", "::", "MULHU", ",", "ISD", "::", "SDIVREM", ",", "ISD", "::", "UDIVREM", ",", "ISD", "::", "SHL_PARTS", ",", "ISD", "::", "SRA_PARTS", ",", "ISD", "::", "SRL_PARTS", ",", "ISD", "::", "ADDC", ",", "ISD", "::", "ADDE", ",", "ISD", "::", "SUBC", ",", "ISD", "::", "SUBE", "}", ")", "{", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "}", "}", "for", "(", "auto", "T", ":", "{", "MVT", "::", "i1", ",", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVTPtr", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FrameIndex", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "for", "(", "auto", "T", ":", "{", "MVT", "::", "i32", ",", "MVT", "::", "i64", ",", "MVT", "::", "f32", ",", "MVT", "::", "f64", "}", ")", "for", "(", "auto", "Op", ":", "{", "ISD", "::", "BR_CC", ",", "ISD", "::", "SELECT_CC", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Custom", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

617,117

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

GCC

aarch64

CPP

program_repair

CPU

617,118

[ "<FIXS>", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ")", "*", "cost", "+=", "(", "extra_cost", "->", "mult", "[", "mode", "==", "DImode", "]", ".", "add", "+", "extra_cost", "->", "mult", "[", "mode", "==", "DImode", "]", ".", "idiv", ")", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "<FIXE>", "<FIXS>", "else", "if", "(", "mode", "==", "SFmode", ")", "<FIXE>" ]

[ "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "*", "cost", "+=", "extra_cost", "->", "vect", ".", "alu", ";", "<BUGS>", "else", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_INT", ")", "*", "cost", "+=", "(", "extra_cost", "->", "mult", "[", "GET_MODE", "(", "x", ")", "==", "DImode", "]", ".", "add", "+", "extra_cost", "->", "mult", "[", "GET_MODE", "(", "x", ")", "==", "DImode", "]", ".", "idiv", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "DFmode", ")", "<BUGE>", "*", "cost", "+=", "(", "extra_cost", "->", "fp", "[", "<NUM_LIT>", "]", ".", "mult", "<BUGS>", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "<BUGE>", "*", "cost", "+=", "(", "extra_cost", "->", "fp", "[", "<NUM_LIT>", "]", ".", "mult", "}" ]

LLVM

PTX

CPP

code_generation

GPU

617,119

[ "SDValue", "PTXSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "if", "(", "!", "ConstantSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "unsigned", "BytesLeft", "=", "SizeVal", "&", "<NUM_LIT>", ";", "unsigned", "NumMemOps", "=", "SizeVal", ">>", "<NUM_LIT>", ";", "unsigned", "EmittedNumMemOps", "=", "<NUM_LIT>", ";", "EVT", "VT", "=", "MVT", "::", "i32", ";", "unsigned", "VTSize", "=", "<NUM_LIT>", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "<NUM_LIT>", ";", "SDValue", "TFOps", "[", "MAX_LOADS_IN_LDM", "]", ";", "SDValue", "Loads", "[", "MAX_LOADS_IN_LDM", "]", ";", "uint64_t", "SrcOff", "=", "<NUM_LIT>", ",", "DstOff", "=", "<NUM_LIT>", ";", "EVT", "PointerType", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PointerType", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "PointerType", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "isVolatile", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PointerType", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "PointerType", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "isVolatile", ",", "false", ",", "<NUM_LIT>", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "MVT", "::", "i16", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PointerType", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "PointerType", ")", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "SrcOff", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "i", "=", "<NUM_LIT>", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "MVT", "::", "i16", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "MVT", "::", "i8", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PointerType", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "PointerType", ")", ")", ",", "DstPtrInfo", ".", "getWithOffset", "(", "DstOff", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "++", "i", ";", "DstOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "}" ]

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

GCC

i386

CPP

stmt_completion

CPU

617,120

[ ";" ]

[ "rtx", "tmpcount", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "variable", ")", ")", ";", "if", "(", "GET_MODE", "(", "variable", ")", "==", "DImode", ")", "emit_insn", "(", "gen_anddi3", "(", "tmpcount", ",", "variable", ",", "GEN_INT", "(", "value", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_andsi3", "(", "tmpcount", ",", "variable", ",", "GEN_INT", "(", "value", ")", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "tmpcount", ",", "const0_rtx", ",", "EQ", ",", "<NUM_LIT>", ",", "GET_MODE", "(", "variable", ")", ",", "<NUM_LIT>", ",", "label", ")", ";", "return", "label" ]

LLVM

AMDGPU

CPP

code_generation

GPU

617,121

[ "void", "ExportClustering", "::", "apply", "(", "ScheduleDAGInstrs", "*", "DAG", ")", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "SmallVector", "<", "SUnit", "*", ",", "<NUM_LIT>", ">", "Chain", ";", "unsigned", "PosCount", "=", "<NUM_LIT>", ";", "for", "(", "SUnit", "&", "SU", ":", "DAG", "->", "SUnits", ")", "{", "if", "(", "!", "isExport", "(", "SU", ")", ")", "continue", ";", "Chain", ".", "push_back", "(", "&", "SU", ")", ";", "if", "(", "isPositionExport", "(", "TII", ",", "&", "SU", ")", ")", "PosCount", "++", ";", "removeExportDependencies", "(", "DAG", ",", "SU", ")", ";", "SmallVector", "<", "SDep", ",", "<NUM_LIT>", ">", "Succs", "(", "SU", ".", "Succs", ")", ";", "for", "(", "SDep", "Succ", ":", "Succs", ")", "removeExportDependencies", "(", "DAG", ",", "*", "Succ", ".", "getSUnit", "(", ")", ")", ";", "}", "if", "(", "Chain", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "sortChain", "(", "TII", ",", "Chain", ",", "PosCount", ")", ";", "buildCluster", "(", "Chain", ",", "DAG", ")", ";", "}", "}" ]

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

LLVM

ARM64

TD

next_suggestion

CPU

617,122

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]

GCC

mips

MD

stmt_completion

CPU

617,123

[ "UNSPEC_MSA_FSULT" ]

[ "UNSPEC_MSA_FSEQ", "UNSPEC_MSA_FSNE", "UNSPEC_MSA_FSUEQ", "UNSPEC_MSA_FSUNE", "UNSPEC_MSA_FSULE" ]

LLVM

Teak

CPP

program_repair

DSP

617,124

[ "<FIXS>", "write16le", "(", "&", "Data", "[", "Offset", "]", ",", "(", "read16le", "(", "&", "Data", "[", "Offset", "]", ")", "&", "~", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "write16le", "(", "&", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", ",", "Value", "&", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "write16le", "(", "&", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", ",", "Value", ")", ";", "<FIXE>" ]

[ "switch", "(", "Kind", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "write16le", "(", "&", "Data", "[", "Offset", "]", ",", "(", "read16le", "(", "&", "Data", "[", "Offset", "]", ")", "&", "~", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "write16le", "(", "&", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", ",", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "write16le", "(", "&", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", ",", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "<BUGE>", "break", ";", "}" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

617,125

[ "void", "WebAssemblyAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitDecls", "(", "M", ")", ";", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", "&&", "F", ".", "hasAddressTaken", "(", ")", ")", "{", "MCSymbolWasm", "*", "FunctionTable", "=", "WebAssembly", "::", "getOrCreateFunctionTableSymbol", "(", "OutContext", ",", "Subtarget", ")", ";", "OutStreamer", "->", "emitSymbolAttribute", "(", "FunctionTable", ",", "MCSA_NoDeadStrip", ")", ";", "break", ";", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", "&&", "!", "WebAssembly", "::", "isWasmVarAddressSpace", "(", "G", ".", "getAddressSpace", "(", ")", ")", "&&", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "if", "(", "const", "NamedMDNode", "*", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", "wasm.custom_sections", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "*", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "||", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MDString", "*", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "*", "Contents", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "||", "!", "Contents", ")", "continue", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "std", "::", "string", "SectionName", "=", "(", "<STR_LIT>", ".custom_section.", "<STR_LIT>", "+", "Name", "->", "getString", "(", ")", ")", ".", "str", "(", ")", ";", "MCSectionWasm", "*", "MySection", "=", "OutContext", ".", "getWasmSection", "(", "SectionName", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "MySection", ")", ";", "OutStreamer", "->", "emitBytes", "(", "Contents", "->", "getString", "(", ")", ")", ";", "OutStreamer", "->", "PopSection", "(", ")", ";", "}", "}", "EmitProducerInfo", "(", "M", ")", ";", "EmitTargetFeatures", "(", "M", ")", ";", "}" ]

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

GCC

rs6000

CPP

stmt_completion

CPU

617,126

[ "{" ]

[ "bool", "rs6000_linux_float_exceptions_rounding_supported_p", "(", "void", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,127

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,128

[ "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

ARM

CPP

program_repair

CPU

617,129

[ "<FIXS>", "ARMTargetLowering", "::", "LowerSignedALUO", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "<FIXE>" ]

[ "}", "SDValue", "<BUGS>", "ARMTargetLowering", "::", "LowerXALUO", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "<BUGE>", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,130

[ "<NUM_LIT>", ";" ]

[ "def", "J2_callt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "a30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_1d81e60e", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

arm

MD

stmt_completion

CPU

617,131

[ ")", ")", ")" ]

[ "(", "and", "(", "ior", "(", "ior", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,132

[ "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";" ]

[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "r", "'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "w", "'", ":", "if", "(", "VT", "==", "MVT", "::", "f16", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "}" ]

GCC

aarch64

CPP

next_suggestion

CPU

617,133

[ "if", "(", "GET_MODE", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "(", "!", "body", "||", "!", "dep_between_memop_and_curr", "(", "body", ")", ")", ")", "return", "true", ";" ]

[ "extract_constrain_insn_cached", "(", "insn", ")", ";", "if", "(", "!", "prev", "||", "!", "has_memory_op", "(", "prev", ")", ")", "return", "false", ";", "body", "=", "single_set", "(", "prev", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,134

[ "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "ArgRegsSaveSize", ")", ";" ]

[ "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";", "return", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "isARM", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "ARM", "::", "R4", ")", "&&", "<STR_LIT>", "No scratch register to restore SP from FP!", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "ARM", "::", "R4", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "R4", ")", ")", ";", "}", "}", "else", "{", "if", "(", "isARM", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "MOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "VLDMDIA_UPD", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{", "assert", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "unexpected DPR alignment gap", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,135

[ ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";" ]

[ "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "Opc", "==", "ARM", "::", "tADDhirr", "&&", "isThumbOne", "(", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "ARM", "::", "tMOVr", "&&", "isThumbOne", "(", ")", "&&", "!", "hasV6Ops", "(", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "isARMLowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

617,136

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "validForTailPredication", "=" ]

GCC

i386

CPP

next_suggestion

CPU

617,137

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256bh", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtne2ps_pbh", "(", "_", "_", "m256bh", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "B", ",", "_", "_", "m256", "_", "_", "C", ",", "_", "_", "m256", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m256bh", ")", "_", "_", "builtin_ia32_cvtne2ps2bf16_v16bf_mask", "(", "_", "_", "C", ",", "_", "_", "D", ",", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

617,138

[ ")", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", ",", "V64", ":", "$", "Rd", ",", "dsub", ")", ",", "V128", ":", "$", "Rn", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "concat_vectors", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rn", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>" ]

LLVM

JVM

CPP

stmt_completion

Virtual ISA

617,139

[ "MF", ")", "{" ]

[ "explicit", "JVMFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(" ]

LLVM

TVM

CPP

stmt_completion

Virtual ISA

617,140

[ ")", ".", "b", ")", ";" ]

[ "return", "make", "<", "slice", ">", "(", "std", "::", "get", "<", "cell", ">", "(", "*", "cl" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,141

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

sh

MD

stmt_completion

CPU

617,142

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

GCC

bpf

MD

stmt_completion

Virtual ISA

617,143

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]

GCC

arm

CPP

next_suggestion

CPU

617,144

[ "emit_insn", "(", "gen_tlscall", "(", "x", ",", "labelno", ")", ")", ";" ]

[ "rtx", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";", "rtx", "sum", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_DESCSEQ", ")", ",", "gen_rtx_CONST", "(", "VOIDmode", ",", "label", ")", ",", "GEN_INT", "(", "!", "TARGET_ARM", ")", ")", ",", "UNSPEC_TLS", ")", ";", "rtx", "reg0", "=", "load_tls_operand", "(", "sum", ",", "gen_rtx_REG", "(", "SImode", ",", "R0_REGNUM", ")", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

617,145

[ "}" ]

[ "assemble_integer", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "ROUND_UP", "(", "<NUM_LIT>", ",", "POINTER_BYTES", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_string", "(", "<STR_LIT>", "GNU", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "GNU_PROPERTY_AARCH64_FEATURE_1_AND", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "feature_1_and", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_align", "(", "POINTER_SIZE", ")", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,146

[ "def", "gi_logical_imm32_XFORM", ":", "GICustomOperandRenderer", "<", "<STR_LIT>", ">", ",", "GISDNodeXFormEquiv", "<", "logical_imm32_XFORM", ">", ";" ]

[ "uint64_t", "enc", "=", "AArch64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "logical_imm64_XFORM", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "AArch64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,147

[ "Builder", ".", "addReg", "(", "Xm", ")", ";" ]

[ "std", "::", "tie", "(", "std", "::", "ignore", ",", "Xn", ",", "Xm", ")", "=", "KindAndRegs", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MF", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MF", ".", "front", "(", ")", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "MF", ".", "front", "(", ")", ".", "front", "(", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MF", ".", "front", "(", ")", ".", "erase", "(", "MF", ".", "front", "(", ")", ".", "begin", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "MF", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MF", ".", "push_back", "(", "MF", ".", "CreateMachineBasicBlock", "(", ")", ")", ";", "}", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "Entry", "->", "clear", "(", ")", ";", "Entry", "->", "addLiveIn", "(", "Xn", ")", ";", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "Xn", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Builder", "=", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Kind", ".", "BROpcode", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "Xm", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Entry", "->", "addLiveIn", "(", "Xm", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,148

[ "return", "AMDGPU", "::", "SI_SPILL_V512_RESTORE", ";" ]

[ "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V96_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V128_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V160_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V192_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V256_RESTORE", ";", "case", "<NUM_LIT>", ":" ]

GCC

sparc

CPP

code_generation

CPU

617,149

[ "static", "rtx", "sparc_function_value_1", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "bool", "outgoing", ")", "{", "int", "regbase", "=", "(", "outgoing", "?", "SPARC_INCOMING_INT_ARG_FIRST", ":", "SPARC_OUTGOING_INT_ARG_FIRST", ")", ";", "enum", "mode_class", "mclass", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "int", "regno", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "(", "TARGET_ARCH32", "&&", "size", "<=", "<NUM_LIT>", ")", "||", "(", "TARGET_ARCH64", "&&", "size", "<=", "<NUM_LIT>", ")", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_vector_value", "(", "size", ",", "SPARC_FP_ARG_FIRST", ")", ";", "mclass", "=", "MODE_FLOAT", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_record_value", "(", "type", ",", "mode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "}", "else", "if", "(", "mclass", "==", "MODE_FLOAT", "||", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", ";", "else", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "mode", "=", "mode_for_size", "(", "size", "*", "BITS_PER_UNIT", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_union_value", "(", "size", ",", "mode", ",", "<NUM_LIT>", ",", "regbase", ")", ";", "else", "mclass", "=", "MODE_INT", ";", "}", "else", "if", "(", "mclass", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "UNITS_PER_WORD", ")", "mode", "=", "word_mode", ";", "}", "else", "if", "(", "TARGET_ARCH32", "&&", "!", "(", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "&&", "mclass", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "UNITS_PER_WORD", ")", "mode", "=", "word_mode", ";", "if", "(", "(", "mclass", "==", "MODE_FLOAT", "||", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", "&&", "TARGET_FPU", ")", "regno", "=", "SPARC_FP_ARG_FIRST", ";", "else", "regno", "=", "regbase", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}" ]

[ "Handle", "TARGET_FUNCTION_VALUE", ",", "and", "TARGET_LIBCALL_VALUE", "target", "hook", ".", "For", "v9", ",", "function", "return", "values", "are", "subject", "to", "the", "same", "rules", "as", "arguments", ",", "except", "that", "up", "to", "32", "bytes", "may", "be", "returned", "in", "registers", "." ]

GCC

i386

CPP

next_suggestion

CPU

617,150

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpunord_ss", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cmpunordss", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,151

[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

code_generation

CPU

617,152

[ "const", "RegisterBankInfo", "*", "X86Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "<STR_LIT>", "Access to GlobalISel APIs not set", "<STR_LIT>", ")", ";", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";", "}" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

LLVM

Lanai

CPP

stmt_completion

CPU

617,153

[ ";" ]

[ "const", "MachineMemOperand", "*", "MemOperand", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MemOperand", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "return", "true" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,154

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "vecshiftL16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

617,155

[ "(", "v8i16", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vsrarn_b_h", "(", "(", "v8i16", ")", "_", "<NUM_LIT>", "," ]

LLVM

PowerPC

CPP

program_repair

CPU

617,156

[ "<FIXS>", "struct", "PPC64ISel", ":", "public", "FunctionPass", ",", "InstVisitor", "PPC64ISel", ">", "{", "<FIXE>" ]

[ "}", "namespace", "{", "<BUGS>", "struct", "ISel", ":", "public", "FunctionPass", ",", "InstVisitor", "ISel", ">", "{", "<BUGE>", "PPC64TargetMachine", "&", "TM", ";", "MachineFunction", "*", "F", ";", "MachineBasicBlock", "*", "BB", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,157

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

617,158

[ "return", "(", "(", "in", "?", "ix86_cost", "->", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", ")", "*", "(", "(", "(", "int", ")", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ")", ";" ]

[ "}", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "in", ")", "return", "(", "Q_CLASS_P", "(", "class", ")", "?", "ix86_cost", "->", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "movzbl_load", ")", ";", "else", "return", "(", "Q_CLASS_P", "(", "class", ")", "?", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "return", "in", "?", "ix86_cost", "->", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", ";", "default", ":", "if", "(", "mode", "==", "TFmode", ")", "mode", "=", "XFmode", ";" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

617,159

[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i16", ";" ]

[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "az_extloadi16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "az_extload", "node", ":", "$", "ptr", ")", ",", "[", "{" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

617,160

[ "}" ]

[ "PredB", "->", "removeSuccessor", "(", "SuccB", ")", ";", "PredB", "->", "splice", "(", "PredB", "->", "end", "(", ")", ",", "SuccB", ",", "SuccB", "->", "begin", "(", ")", ",", "SuccB", "->", "end", "(", ")", ")", ";", "PredB", "->", "transferSuccessorsAndUpdatePHIs", "(", "SuccB", ")", ";", "removeBlock", "(", "SuccB", ")", ";", "if", "(", "!", "TermOk", ")", "PredB", "->", "updateTerminator", "(", ")", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

617,161

[ "<FIXS>", "auto", "IsVALUAccVgprRdWrCheckFn", "=", "[", "Reg", ",", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_READ_B32", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32", ")", "<FIXE>" ]

[ "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "<BUGS>", "auto", "IsVALUAccVgprReadCheckFn", "=", "[", "Reg", ",", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_READ_B32", ")", "<BUGE>", "return", "false", ";", "auto", "IsVALUFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "SIInstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "!", "SIInstrInfo", "::", "isMAI", "(", "*", "MI", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,162

[ "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let" ]

GCC

i386

CPP

stmt_completion

CPU

617,163

[ "_", "artificial__", ")", ")", "_", "mm_srlv_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_" ]

GCC

i386

MD

program_repair

CPU

617,164

[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

CellSPU

CPP

next_suggestion

MPU

617,165

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

617,166

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

617,167

[ "InFlag", "=", "SDValue", "(", ")", ";" ]

[ "static", "void", "PrepareTailCall", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "InFlag", ",", "SDValue", "&", "Chain", ",", "const", "SDLoc", "&", "dl", ",", "int", "SPDiff", ",", "unsigned", "NumBytes", ",", "SDValue", "LROp", ",", "SDValue", "FPOp", ",", "SmallVectorImpl", "<", "TailCallArgumentInfo", ">", "&", "TailCallArguments", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains2", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,168

[ "::", "FUNCTION_ENTER", ")", ";" ]

[ "void", "MipsAsmPrinter", "::", "LowerPATCHABLE_FUNCTION_ENTER", "(", "const", "MachineInstr", "&", "MI", ")", "{", "EmitSled", "(", "MI", ",", "SledKind" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,169

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

617,170

[ "}" ]

[ "}", "addConstantUImmOperands", "<", "Bits", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Inst", ",", "N", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

617,171

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "kxnor_mask8", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_kxnorqi", "(", "(", "_", "_", "mmask8", ")", "_", "_", "A", ",", "(", "_", "_", "mmask8", ")", "_", "_", "B", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,172

[ "}" ]

[ "def", "KryoWrite_1cyc_XY_noRSV_66ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,173

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

TD

program_repair

CPU

617,174

[ "<FIXS>", "(", "outs", "gprc", ":", "$", "RT", ")", ",", "(", "ins", "gprc_nor0", ":", "$", "RA", ",", "gprc", ":", "$", "RB", ",", "crbitrc", ":", "$", "COND", ")", ",", "<STR_LIT>", ",", "IIC_IntISEL", ",", "<FIXE>" ]

[ "let", "PPC970_Unit", "=", "<NUM_LIT>", "in", "{", "let", "isSelect", "=", "<NUM_LIT>", "indef", "ISEL", ":", "AForm_4", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "(", "outs", "gprc", ":", "$", "rT", ")", ",", "(", "ins", "gprc_nor0", ":", "$", "rA", ",", "gprc", ":", "$", "rB", ",", "crbitrc", ":", "$", "cond", ")", ",", "<STR_LIT>", ",", "IIC_IntISEL", ",", "<BUGE>", "[", "]", ">", ";", "}" ]

LLVM

Z80

CPP

code_generation

MPU

617,175

[ "void", "Z80RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Not implemented yet!", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "i", "++", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "uint64_t", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Not implemented yet !", "<STR_LIT>", ")", ";", "}" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

617,176

[ "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "SrcD", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op3", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "hasSrcD", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>" ]

GCC

i386

CPP

program_repair

CPU

617,177

[ "<FIXS>", "ix86_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "<FIXE>" ]

[ "static", "bool", "<BUGS>", "ix86_must_pass_in_stack", "(", "enum", "machine_mode", "mode", ",", "const_tree", "type", ")", "<BUGE>", "{", "if", "(", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ")", "return", "true", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,178

[ "(", ")", ";" ]

[ "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "++", "OpOffset", ";", "}", "else", "{", "VIndex", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "VData", ")", ";", "if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal", ")", ";", "MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MI", ".", "eraseFromParent" ]

GCC

arm

CPP

stmt_completion

CPU

617,179

[ "_", "a", ")", "{" ]

[ "_", "_", "arm_vreinterpretq_u8_s8", "(", "int8x16_t", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,180

[ "<STR_LIT>", ";" ]

[ "def", "A4_cmpbgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=" ]

GCC

aarch64

MD

next_suggestion

CPU

617,181

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_V", "CC_REGNUM", ")", "(", "compare", ":", "CC_V", "(", "sign_extend", ":", "<", "DWI", ">", "(", "minus", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "minus", ":", "<", "DWI", ">", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "<", "DWI", ">", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

X86

CPP

next_suggestion

CPU

617,182

[ "return", "Changed", ";" ]

[ "const", "auto", "&", "DI", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DI", ")", "continue", ";", "Location", "Loc", "=", "diToLocation", "(", "DI", ")", ";", "MemOpDiscriminators", "[", "Loc", "]", "=", "std", "::", "max", "(", "MemOpDiscriminators", "[", "Loc", "]", ",", "DI", "->", "getBaseDiscriminator", "(", ")", ")", ";", "}", "}", "DenseMap", "<", "Location", ",", "DenseSet", "<", "unsigned", ">>", "Seen", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ")", "<", "<NUM_LIT>", ")", "continue", ";", "const", "DILocation", "*", "DI", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DI", ")", "{", "DI", "=", "ReferenceDI", ";", "}", "DenseSet", "<", "unsigned", ">", "&", "Set", "=", "Seen", "[", "diToLocation", "(", "DI", ")", "]", ";", "const", "std", "::", "pair", "<", "DenseSet", "<", "unsigned", ">", "::", "iterator", ",", "bool", ">", "TryInsert", "=", "Set", ".", "insert", "(", "DI", "->", "getBaseDiscriminator", "(", ")", ")", ";", "if", "(", "!", "TryInsert", ".", "second", ")", "{", "DI", "=", "DI", "->", "setBaseDiscriminator", "(", "++", "MemOpDiscriminators", "[", "diToLocation", "(", "DI", ")", "]", ")", ";", "updateDebugInfo", "(", "&", "MI", ",", "DI", ")", ";", "Changed", "=", "true", ";", "const", "std", "::", "pair", "<", "DenseSet", "<", "unsigned", ">", "::", "iterator", ",", "bool", ">", "MustInsert", "=", "Set", ".", "insert", "(", "DI", "->", "getBaseDiscriminator", "(", ")", ")", ";", "if", "(", "!", "MustInsert", ".", "second", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unable to create a unique discriminator in ", "<STR_LIT>", "<<", "DI", "->", "getFilename", "(", ")", "<<", "<STR_LIT>", " Line: ", "<STR_LIT>", "<<", "DI", "->", "getLine", "(", ")", "<<", "<STR_LIT>", " Column: ", "<STR_LIT>", "<<", "DI", "->", "getColumn", "(", ")", "<<", "<STR_LIT>", ". This is likely due to a large macro expansion.\\n", "<STR_LIT>", ")", ";", "}", "}", "ReferenceDI", "=", "DI", ";", "}", "}" ]

GCC

rs6000

CPP

stmt_completion

CPU

617,183

[ ")", "_", "mm_extract_epi32", "(", "_", "_", "m128i", "_", "_", "X", ",", "const", "int", "_", "_", "N", ")", "{" ]

[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

617,184

[ "}" ]

[ "const", "MipsInstrInfo", "*", "llvm", "::", "createMipsSEInstrInfo", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsSEInstrInfo", "(", "TM", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,185

[ "Imm", "|", "<NUM_LIT>", ")", ")", ";" ]

[ "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "AMDGPUDisassembler", "::", "OPW128", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,186

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,187

[ "<NUM_LIT>", ";" ]

[ "def", "A2_combine_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

LLVM

X86

CPP

program_repair

CPU

617,188

[ "<FIXS>", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f64", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "<FIXE>" ]

[ "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", "," ]

GCC

or1k

CPP

next_suggestion

CPU

617,189

[ "return", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "cfa_restores", ")", ";" ]

[ "static", "rtx", "or", "<NUM_LIT>", "k_restore_reg", "(", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "rtx", "cfa_restores", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "mem", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,190

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_dfcmpeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,191

[ "::", "MO_Immediate", ")", "return", "true", ";" ]

[ "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNum", ",", "ExtraCode", ",", "O", ")", ";", "case", "'", "X", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "<<", "Twine", "::", "utohexstr", "(", "MO", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'", "x", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "<<", "Twine", "::", "utohexstr", "(", "MO", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "'", "d", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'", "m", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "MO", ".", "getImm", "(", ")", "-", "<NUM_LIT>", ";", "return", "false", ";", "case", "'", "y", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

617,192

[ "return", "false", ";" ]

[ "it", "!=", "ie", ";", "it", "++", ")", "{", "if", "(", "mayStall", "(", "it", ")", ")", "return", "true", ";", "}" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

617,193

[ "SDValue", "cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i1", ",", "Op0", ",", "Op1", ",", "Op4", ")", ";" ]

[ "if", "(", "VT0", ".", "isVector", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Vector compare is unsupported (yet)", "<STR_LIT>", ")", ";", "}", "else", "{", "ccvt", "=", "MVT", "::", "i1", ";", "}" ]

LLVM

Mips

TD

next_suggestion

CPU

617,194

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWD", ":", "$", "wd_in", ",", "ROWS", ":", "$", "ws", ",", "vsplat_uimm8", ":", "$", "m", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

617,195

[ ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "ARMVCCThen", ",", "(", "VTI", ".", "Pred", "VCCR", ":", "$", "mask", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "int_arm_mve_vmldava_predicated", "(", "i32", "VTI", ".", "Unsigned", ")", ",", "(", "i32", "bit_0", ")", ",", "(", "i32", "X", ")", ",", "(", "i32", "tGPREven", ":", "$", "RdaSrc", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "VTI", ".", "Pred", "VCCR", ":", "$", "mask", ")", ")", ")", ",", "(", "i32", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", "#", "x", "#", "VTI", ".", "Suffix", ")", "(", "i32", "tGPREven", ":", "$", "RdaSrc" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,196

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,197

[ ";" ]

[ "bool", "Done", "=", "false", ";", "unsigned", "Category", "=", "<NUM_LIT>", ";", "switch", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "case", "ARM", "::", "R4", ":", "case", "ARM", "::", "R5", ":", "case", "ARM", "::", "R6", ":", "case", "ARM", "::", "R7", ":", "case", "ARM", "::", "LR", ":", "Category", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "R8", ":", "case", "ARM", "::", "R9", ":", "case", "ARM", "::", "R10", ":", "case", "ARM", "::", "R11", ":", "Category", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "D8", ":", "case", "ARM", "::", "D9", ":", "case", "ARM", "::", "D10", ":", "case", "ARM", "::", "D11", ":", "case", "ARM", "::", "D12", ":", "case", "ARM", "::", "D13", ":", "case", "ARM", "::", "D14", ":", "case", "ARM", "::", "D15", ":", "Category", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "Done", "=", "true", ";", "break", ";", "}", "if", "(", "Done", "||", "Category", "!=", "Area", ")", "break", ";", "}", "++", "MBBI" ]

GCC

c6x

CPP

next_suggestion

VLIW

617,198

[ "if", "(", "TARGET_DSBT", "&&", "!", "flag_pic", ")", "flag_pic", "=", "<NUM_LIT>", ";" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c6x_unit_names", ")", ";", "i", "++", ")", "c6x_unit_codes", "[", "i", "]", "=", "get_cpu_unit_code", "(", "c6x_unit_names", "[", "i", "]", ")", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_DSBT", ")", "{", "error", "(", "<STR_LIT>", "%<-fpic%> and %<-fPIC%> not supported without %<-mdsbt%> ", "<STR_LIT>", "<STR_LIT>", "on this target", "<STR_LIT>", ")", ";", "flag_pic", "=", "<NUM_LIT>", ";", "}", "c6x_initial_flag_pic", "=", "flag_pic", ";" ]

GCC

i386

MD

stmt_completion

CPU

617,199

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]