docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Mips	TD	stmt_completion	CPU	617,300	[ "=", "<STR_LIT>", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "simm12", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MipsMemAsmOperand", ";", "let", "OperandType" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,301	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "RC", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	617,302	[ "}" ]	[ "const", "WebAssemblyTargetLowering", "&", "TLI", "=", "*", "TM", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", "F", ")", ".", "getTargetLowering", "(", ")", ";", "computeLegalValueVTs", "(", "TLI", ",", "F", ".", "getContext", "(", ")", ",", "DL", ",", "Ty", ",", "ValueVTs", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	617,303	[ "return", "all_fpus", "[", "i", "]", ".", "name", ";" ]	[ "auto_sbitmap", "fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "cand_fpubits", "(", "isa_num_bits", ")", ";", "bitmap_and", "(", "fpubits", ",", "isa", ",", "isa_all_fpubits", ")", ";", "if", "(", "bitmap_empty_p", "(", "fpubits", ")", ")", "return", "<STR_LIT>", "softvfp", "<STR_LIT>", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "all_fpus", ")", ";", "i", "++", ")", "{", "arm_initialize_isa", "(", "cand_fpubits", ",", "all_fpus", "[", "i", "]", ".", "isa_bits", ")", ";", "if", "(", "bitmap_equal_p", "(", "fpubits", ",", "cand_fpubits", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,304	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	program_repair	CPU	617,305	[ "<FIXS>", "for", "(", "ix", "=", "<NUM_LIT>", ";", "fndecls", "->", "iterate", "(", "ix", ",", "&", "ele", ")", ";", "++", "ix", ")", "<FIXE>" ]	[ "pop_cfun", "(", ")", ";", "<BUGS>", "for", "(", "ix", "=", "<NUM_LIT>", ";", "VEC_iterate", "(", "tree", ",", "fndecls", ",", "ix", ",", "ele", ")", ";", "++", "ix", ")", "<BUGE>", "{", "tree", "version_decl", "=", "ele", ";", "tree", "predicate_chain", "=", "NULL_TREE", ";" ]
LLVM	Patmos	CPP	code_generation	VLIW	617,306	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Patmos Single-Path Mark (machine code)", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,307	[ "false", ";" ]	[ "if", "(", "VT", "==", "MVT", "::", "Other", "\|\|", "(", "VT", "!=", "MVT", "::", "Other", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "VT", ".", "getStoreSize", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "return" ]
GCC	sh	CPP	program_repair	CPU	617,308	[ "<FIXS>", "<FIXE>", "<FIXS>", "add_compiler_branch_island", "(", "labelname", ",", "funname", ",", "insn_line", "(", "insn", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "no_previous_def", "(", "funname", ")", ")", "{", "<BUGS>", "int", "line_number", "=", "<NUM_LIT>", ";", "<BUGE>", "rtx", "label_rtx", "=", "gen_label_rtx", "(", ")", ";", "char", "", "label_buf", ",", "temp_buf", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "temp_buf", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "label_rtx", ")", ")", ";", "label_buf", "=", "temp_buf", "[", "<NUM_LIT>", "]", "==", "'", "", "'", "?", "temp_buf", "+", "<NUM_LIT>", ":", "temp_buf", ";", "labelname", "=", "get_identifier", "(", "label_buf", ")", ";", "<BUGS>", "for", "(", ";", "insn", "&&", "GET_CODE", "(", "insn", ")", "!=", "NOTE", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", ";", "if", "(", "insn", ")", "line_number", "=", "NOTE_LINE_NUMBER", "(", "insn", ")", ";", "add_compiler_branch_island", "(", "labelname", ",", "funname", ",", "line_number", ")", ";", "<BUGE>", "}", "elselabelname", "=", "get_prev_label", "(", "funname", ")", ";" ]
LLVM	PowerPC	TD	next_suggestion	CPU	617,309	[ "dag", "BE_VARIABLE_DOUBLE", "=", "(", "COPY_TO_REGCLASS", "BE_VDOUBLE_PERMUTE", ",", "VSRC", ")", ";" ]	[ "dag", "LE_VARIABLE_BYTE", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "LE_MV_VBYTE", ",", "LE_VBYTE_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "LE_VHALF_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "LE_VHALF_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "LE_VHALF_PERM_VEC", ")", ")", ";", "dag", "LE_MV_VHALF", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "LE_VHALF_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "LE_VHALF_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "AND8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "LE_VARIABLE_HALF", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "LE_MV_VHALF", ",", "LE_VHALF_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "LE_VWORD_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "LE_VWORD_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "LE_VWORD_PERM_VEC", ")", ")", ";", "dag", "LE_MV_VWORD", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "LE_VWORD_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "LE_VWORD_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "AND8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "LE_VARIABLE_WORD", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "LE_MV_VWORD", ",", "LE_VWORD_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "LE_VDWORD_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "LE_VDWORD_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "LE_VDWORD_PERM_VEC", ")", ")", ";", "dag", "LE_VARIABLE_DWORD", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "LE_VDWORD_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "LE_VFLOAT_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "XOR8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "LE_VFLOAT_PERMUTE", "=", "(", "VPERM", "$", "S", ",", "$", "S", ",", "LE_VFLOAT_PERM_VEC", ")", ";", "dag", "LE_VARIABLE_FLOAT", "=", "(", "XSCVSPDPN", "LE_VFLOAT_PERMUTE", ")", ";", "dag", "LE_VDOUBLE_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "LE_VDWORD_PERM_VEC", ")", ")", ";", "dag", "LE_VARIABLE_DOUBLE", "=", "(", "COPY_TO_REGCLASS", "LE_VDOUBLE_PERMUTE", ",", "VSRC", ")", ";", "dag", "BE_VBYTE_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "ANDIo8", "$", "Idx", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VBYTE_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VBYTE_PERM_VEC", ")", ")", ";", "dag", "BE_MV_VBYTE", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "BE_VBYTE_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "BE_VBYTE_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "BE_VARIABLE_BYTE", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "BE_MV_VBYTE", ",", "BE_VBYTE_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "BE_VHALF_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDIo8", "$", "Idx", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VHALF_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VHALF_PERM_VEC", ")", ")", ";", "dag", "BE_MV_VHALF", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "BE_VHALF_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "BE_VHALF_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "BE_VARIABLE_HALF", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "BE_MV_VHALF", ",", "BE_VHALF_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "BE_VWORD_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDIo8", "$", "Idx", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VWORD_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VWORD_PERM_VEC", ")", ")", ";", "dag", "BE_MV_VWORD", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "BE_VWORD_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "BE_VWORD_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "BE_VARIABLE_WORD", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "BE_MV_VWORD", ",", "BE_VWORD_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "BE_VDWORD_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDIo8", "$", "Idx", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VDWORD_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VDWORD_PERM_VEC", ")", ")", ";", "dag", "BE_VARIABLE_DWORD", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "BE_VDWORD_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "BE_VFLOAT_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "$", "Idx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VFLOAT_PERMUTE", "=", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VFLOAT_PERM_VEC", ")", ";", "dag", "BE_VARIABLE_FLOAT", "=", "(", "XSCVSPDPN", "BE_VFLOAT_PERMUTE", ")", ";", "dag", "BE_VDOUBLE_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "BE_VDWORD_PERM_VEC", ")", ")", ";" ]
LLVM	PowerPC	CPP	code_generation	CPU	617,310	[ "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "if", "(", "isTailCall", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", ")", "{", "if", "(", "PPCSubTarget", ".", "isPPC64", "(", ")", ")", "return", "LowerCall_64SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "else", "return", "LowerCall_32SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]
LLVM	X86	CPP	next_suggestion	CPU	617,311	[ "SDValue", "VecCstLowBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstLow", ")", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "V", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VecIntVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "bool", "Is128", "=", "VecIntVT", "==", "MVT", "::", "v4i32", ";", "MVT", "VecFloatVT", "=", "Is128", "?", "MVT", "::", "v4f32", ":", "MVT", "::", "v8f32", ";", "if", "(", "VecFloatVT", "!=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "VecIntVT", "==", "MVT", "::", "v4i32", "\|\|", "VecIntVT", "==", "MVT", "::", "v8i32", ")", "&&", "<STR_LIT>", "Unsupported custom type", "<STR_LIT>", ")", ";", "SDValue", "VecCstLow", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstHigh", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstShift", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstShift", ")", ";", "SDValue", "Low", ",", "High", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "MVT", "VecI16VT", "=", "Is128", "?", "MVT", "::", "v8i16", ":", "MVT", "::", "v16i16", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,312	[ "<NUM_LIT>", ";" ]	[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,313	[ "STI", ",", "raw_ostream", "&", "O", ")", "{" ]	[ "void", "ARMInstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	617,314	[ "MF", ".", "RenumberBlocks", "(", ")", ";" ]	[ "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineLoop", "*", "CurLoop", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "Worklist", ".", "append", "(", "CurLoop", "->", "begin", "(", ")", ",", "CurLoop", "->", "end", "(", ")", ")", ";", "Changed", "\|=", "VisitLoop", "(", "MF", ",", "MLI", ",", "CurLoop", ")", ";", "}", "if", "(", "LLVM_UNLIKELY", "(", "Changed", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Recomputing dominators and loops.\\n", "<STR_LIT>", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	617,315	[ "}" ]	[ "let", "ParserMatchClass", "=", "AdrLabelAsmOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	nds32	CPP	code_generation	CPU	617,316	[ "bool", "n10_consumed_by_ex_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "case", "TYPE_PBSAD", ":", "case", "TYPE_MUL", ":", "case", "TYPE_DALU", ":", "case", "TYPE_DALU64", ":", "case", "TYPE_DMUL", ":", "case", "TYPE_DPACK", ":", "case", "TYPE_DINSB", ":", "case", "TYPE_DCMP", ":", "case", "TYPE_DCLIP", ":", "case", "TYPE_DALUROUND", ":", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_ALU_SHIFT", ":", "use_rtx", "=", "extract_shift_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_PBSADA", ":", "return", "pbsada_insn_ra_rb_dep_reg_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_MAC", ":", "case", "TYPE_DMAC", ":", "use_rtx", "=", "extract_mac_non_acc_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "divmod_p", "(", "consumer", ")", ")", "use_rtx", "=", "SET_SRC", "(", "parallel_element", "(", "consumer", ",", "<NUM_LIT>", ")", ")", ";", "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_DWEXT", ":", "return", "wext_odd_dep_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_DBPICK", ":", "return", "bpick_ra_rb_dep_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "else", "return", "true", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "use_rtx", "=", "extract_mem_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "use_rtx", "=", "extract_base_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_BRANCH", ":", "use_rtx", "=", "PATTERN", "(", "consumer", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "reg_overlap_p", "(", "def_reg", ",", "use_rtx", ")", ")", "return", "true", ";", "return", "false", ";", "}" ]	[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "EX", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,317	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "def", "C2_cmpgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_de4df740", ",", "TypeALU32_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,318	[ ")", ")", ";" ]	[ "Subtarget", "=", "const_cast", "<", "MipsSubtarget", "*", ">", "(", "getSubtargetImpl", "(", "MF", "->", "getFunction", "(", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,319	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
GCC	csky	CPP	code_generation	CPU	617,320	[ "static", "void", "csky_output_pic_addr_const", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "UNSPEC", ")", "return", ";", "if", "(", "UNSPEC_TLS", "==", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "return", ";", "}", "csky_print_operand", "(", "stream", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_PIC_SYMBOL_GOTOFF", ":", "fputs", "(", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "UNSPEC_PIC_SYMBOL_PLT", ":", "fputs", "(", "<STR_LIT>", "@PLT", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "UNSPEC_PIC_SYMBOL_GOT", ":", "fputs", "(", "<STR_LIT>", "@GOT", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "UNSPEC_PIC_SYMBOL_GOTPC", ":", "fputs", "(", "<STR_LIT>", "@GOTPC", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "UNSPEC_PIC_SYMBOL_BSR", ":", "break", ";", "default", ":", "break", ";", "}", "}" ]	[ "Print", "the", "UNSPEC", "operand", "in", "X", "to", "the", "STREAM", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	617,321	[ "s", ")", "{" ]	[ "void", "setFrameRecordSavedAreaSize", "(", "unsigned" ]
LLVM	X86	CPP	next_suggestion	CPU	617,322	[ "V1Blend", "=", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";" ]	[ "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Only for 256-bit or wider vector shuffles!", "<STR_LIT>", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "LoMask", "=", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "=", "Mask", ".", "slice", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "SplitNumElements", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "SplitVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "HiV1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "SplitNumElements", ")", ")", ";", "SDValue", "LoV2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "HiV2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "SplitNumElements", ")", ")", ";", "auto", "HalfBlend", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "HalfMask", ")", "{", "bool", "UseLoV1", "=", "false", ",", "UseHiV1", "=", "false", ",", "UseLoV2", "=", "false", ",", "UseHiV2", "=", "false", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1BlendMask", ",", "V2BlendMask", ",", "BlendMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "if", "(", "M", ">=", "NumElements", "+", "SplitNumElements", ")", "UseHiV2", "=", "true", ";", "else", "UseLoV2", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "M", "-", "NumElements", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "BlendMask", ".", "push_back", "(", "SplitNumElements", "+", "i", ")", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "if", "(", "M", ">=", "SplitNumElements", ")", "UseHiV1", "=", "true", ";", "else", "UseLoV1", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "M", ")", ";", "BlendMask", ".", "push_back", "(", "i", ")", ";", "}", "else", "{", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", "&&", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getUNDEF", "(", "SplitVT", ")", ";", "if", "(", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV2", ",", "HiV2", ",", "V2BlendMask", ")", ";", "SDValue", "V1Blend", ",", "V2Blend", ";", "if", "(", "UseLoV1", "&&", "UseHiV1", ")", "{" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	617,323	[ "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitExt128", "(", "MI", ",", "MBB", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitExt128", "(", "MI", ",", "MBB", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", "," ]
LLVM	X86	CPP	stmt_completion	CPU	617,324	[ "[", "<NUM_LIT>", "]", ",", "ArrayRef", "<", "int", ">", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "NumElts", "=", "<NUM_LIT>", ";", "}", "Type", "", "I32Ty", "=", "VectorType", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "IntrinsicNumElts", "/", "<NUM_LIT>", ")", ";", "assert", "(", "NumElts", "%", "IntrinsicNumElts", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of elements!", "<STR_LIT>", ")", ";", "unsigned", "NumSplits", "=", "NumElts", "/", "IntrinsicNumElts", ";", "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "Ops", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSplits", ";", "++", "i", ")", "{", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "ExtractMask", "(", "IntrinsicNumElts", ")", ";", "std", "::", "iota", "(", "ExtractMask", ".", "begin", "(", ")", ",", "ExtractMask", ".", "end", "(", ")", ",", "i", "", "IntrinsicNumElts", ")", ";", "Value", "", "ExtractOp0", "=", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op0", ",", "ExtractMask", ")", ";", "Value", "", "ExtractOp1", "=", "Builder", ".", "CreateShuffleVector", "(", "Op1", ",", "Op0", ",", "ExtractMask", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateCall", "(", "PSADBWFn", ",", "{", "ExtractOp0", ",", "ExtractOp1", "}", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateBitCast", "(", "Ops", "[", "i", "]", ",", "I32Ty", ")", ";", "}", "assert", "(", "isPowerOf2_32", "(", "NumSplits", ")", "&&", "<STR_LIT>", "Expected power of 2 splits", "<STR_LIT>", ")", ";", "unsigned", "Stages", "=", "Log2_32", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "s", "=", "Stages", ";", "s", ">", "<NUM_LIT>", ";", "--", "s", ")", "{", "unsigned", "NumConcatElts", "=", "Ops", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "U", "<<", "(", "s", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "NumConcatElts", ")", ";", "std", "::", "iota", "(", "ConcatMask", ".", "begin", "(", ")", ",", "ConcatMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Ops", "[", "i", "", "<NUM_LIT>", "]", ",", "Ops", "[", "i", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "ConcatMask", ")", ";", "}", "}", "NumElts", "=", "OpTy", "->", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "Ops", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	617,325	[ ")", ";" ]	[ "case", "ISD", "::", "BlockAddress", ":", "case", "ISD", "::", "BRIND", ":", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented computed gotos", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CopyToReg", ":", "return", "LowerCopyToReg", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerAccessVectorElement", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerIntrinsic", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG" ]
LLVM	ARM64	TD	stmt_completion	CPU	617,326	[ "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	617,327	[ "}" ]	[ "Index", "=", "DAG", ".", "getSExtOrTrunc", "(", "Index", ",", "DL", ",", "IndexVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "<NUM_LIT>", "]", "=", "Index", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ";", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "Index", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "&&", "Index", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "DAG", ".", "SignBitIsZero", "(", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "<NUM_LIT>", "]", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ";", "DCI", ".", "AddToWorklist", "(", "Index", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	617,328	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,329	[ "+", "WhichResult", ")", ")", "return", "false", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "\|\|", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "i" ]
LLVM	XCore	CPP	stmt_completion	MPU	617,330	[ "copy0MBB", ";" ]	[ "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "", "thisMBB", "=", "BB", ";", "MachineFunction", "", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	617,331	[ ";" ]	[ "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "ImmOp", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "Changed", "=", "true", ";", "}", "else", "if", "(", "HII", "->", "getAddrMode", "(", "", "OldMI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "short", "NewOpCode", "=", "HII", "->", "changeAddrMode_io_abs", "(", "", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid New opcode\\n", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "ImmOp", ".", "getOffset", "(", ")", "+", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "OpStart", "=", "<NUM_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,332	[ "true", ";" ]	[ "if", "(", "Mnemonic", "==", "<STR_LIT>", "cbnz", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "setend", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "dmb", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "cps", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "mcr2", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "it", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "mcrr2", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "cbz", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "cdp2", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "trap", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "mrc2", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "mrrc2", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "dsb", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "movs", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "isb", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "clrex", "<STR_LIT>", "\|\|", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "cps", "<STR_LIT>", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "{", "CanAcceptPredicationCode", "=" ]
GCC	bfin	CPP	program_repair	DSP	617,333	[ "<FIXS>", "if", "(", "!", "ENABLE_WA_SPECULATIVE_SYNCS", ")", "<FIXE>" ]	[ "}", "<BUGS>", "if", "(", "!", "TARGET_CSYNC_ANOMALY", ")", "<BUGE>", "return", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	617,334	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,335	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=" ]
LLVM	ARM	TD	program_repair	CPU	617,336	[ "<FIXS>", "def", "BX", ":", "ABXIx2", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "func", ",", "variable_ops", ")", ",", "<FIXE>", "<FIXS>", "[", "(", "ARMcall_nolink", "tGPR", ":", "$", "func", ")", "]", ">", ",", "<FIXE>" ]	[ "}", "<BUGS>", "def", "BX", ":", "ABXIx2", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "func", ",", "variable_ops", ")", ",", "<BUGE>", "IIC_Br", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "ARMcall_nolink", "GPR", ":", "$", "func", ")", "]", ">", ",", "<BUGE>", "Requires", "[", "IsARM", ",", "IsNotDarwin", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	617,337	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SSEMODEF2P", "[", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOVU", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	SystemZ	TD	stmt_completion	CPU	617,338	[ ";" ]	[ "class", "InstRIS", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "I2" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,339	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]
LLVM	Mips	TD	stmt_completion	CPU	617,340	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "FSQRT_D_ENC", ":", "MSA_2RF_FMT", "<", "<NUM_LIT>", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	617,341	[ ")", ")", ")", ")", ",", "(", "INST", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "VPR64", ":", "$", "src", ",", "sub_64", ")", ",", "VPR128", ":", "$", "Rn", ",", "VPR128", ":", "$", "Rm", ")", ">", ";" ]	[ "class", "NarrowHighHalfPat", "<", "Instruction", "INST", ",", "ValueType", "DstTy", ",", "ValueType", "SrcTy", ",", "SDPatternOperator", "coreop", ">", ":", "Pat", "<", "(", "Neon_combine_2D", "(", "v1i64", "VPR64", ":", "$", "src", ")", ",", "(", "v1i64", "(", "bitconvert", "(", "DstTy", "(", "coreop", "(", "SrcTy", "VPR128", ":", "$", "Rn", ")", ",", "(", "SrcTy", "VPR128", ":", "$", "Rm", ")", ")" ]
GCC	arm	CPP	next_suggestion	CPU	617,342	[ "else", "{" ]	[ "rtx", "x", "=", "gen_rtx_SET", "(", "destlo", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "y", "=", "gen_rtx_SET", "(", "desthi", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "y", ")", ")", ")", ";", "return", ";", "}", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "destlo", ")", ")", "{", "if", "(", "src1", "!=", "dest", ")", "emit_move_insn", "(", "destlo", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "src2", "!=", "dest", "+", "halfregs", ")", "emit_move_insn", "(", "desthi", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}" ]
LLVM	SystemZ	TD	next_suggestion	CPU	617,343	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "InstVRIc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,344	[ "}" ]	[ "MachineInstr", "", "MI", "=", "&", "", "It", ";", "if", "(", "MI", ")", "{", "if", "(", "isCondBranch", "(", "MI", ")", "\|\|", "isUncondBranch", "(", "MI", ")", ")", "return", "MI", ";", "else", "if", "(", "!", "TII", "->", "isMov", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "break", ";", "}" ]
GCC	rs6000	CPP	next_suggestion	CPU	617,345	[ "}" ]	[ "static", "_", "_", "inline__", "double", "_", "_", "fmadd", "(", "double", "x", ",", "double", "y", ",", "double", "z", ")", "{", "double", "r", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmadd %0,%1,%2,%3", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "d", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "z", ")", ")", ";", "return", "r", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	617,346	[ "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";" ]	[ "const", "TargetInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "", "I", "=", "IStart", ";", "", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "", "RC", "=", "nullptr", ";", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "", "I", ")", ")", "RC", "=", "&", "PPC", "::", "G8RCRegClass", ";", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "contains", "(", "", "I", ")", ")", "RC", "=", "&", "PPC", "::", "F8RCRegClass", ";", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "", "I", ")", ")", "RC", "=", "&", "PPC", "::", "CRRCRegClass", ";", "else", "if", "(", "PPC", "::", "VRRCRegClass", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "PPC", "::", "VRRCRegClass", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class in CSRsViaCopy!", "<STR_LIT>", ")", ";" ]
GCC	c4x	MD	stmt_completion	DSP	617,347	[ "<STR_LIT>", ")" ]	[ "(", "compare", ":", "CC", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>" ]
GCC	mips	MD	next_suggestion	CPU	617,348	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	nds32	MD	next_suggestion	CPU	617,349	[ "<STR_LIT>" ]	[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VOLATILE_MSYNC_STORE", ")", "]", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	617,350	[ ">", ",", "SDTCisPtrTy", "<", "<NUM_LIT>", ">", ",", "SDTCisInt", "<", "<NUM_LIT>", ">", "]", ">", ";" ]	[ "def", "SDT_ARMEH_SJLJ_Setjmp", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,351	[ ",", "RegState", "::", "Define", ")", ";" ]	[ "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", "\|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MIB", ".", "addReg", "(", "Tmp" ]
GCC	alpha	MD	stmt_completion	MPU	617,352	[ "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,353	[ "return", "true", ";" ]	[ "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,354	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtui_fp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	617,355	[ ";" ]	[ "if", "(", "Val", ".", "Symbol", ".", "empty", "(", ")", "&&", "(", "Val", ".", "Max", "-", "Val", ".", "Min", ">", "(", "<NUM_LIT>", "<<", "BypassRangeThreshold", ")", ")", ")", "{", "return", "true", ";", "}", "}", "return", "false" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	617,356	[ "}" ]	[ "setOperationAction", "(", "ISD", "::", "STORE", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "ISD", "::", "STORE", ",", "VT", ",", "PromotedLdStVT", ")", ";", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,357	[ "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Sources", ";" ]	[ "void", "AMDGPUMachineCFGStructurizer", "::", "rewriteLiveOutRegs", "(", "MachineBasicBlock", "", "IfBB", ",", "MachineBasicBlock", "", "CodeBB", ",", "MachineBasicBlock", "", "MergeBB", ",", "LinearizedRegion", "", "InnerRegion", ",", "LinearizedRegion", "", "LRegion", ")", "{", "DenseSet", "<", "unsigned", ">", "", "LiveOuts", "=", "InnerRegion", "->", "getLiveOuts", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OldLiveOuts", ";", "bool", "IsSingleBB", "=", "InnerRegion", "->", "getEntry", "(", ")", "==", "InnerRegion", "->", "getExit", "(", ")", ";", "for", "(", "auto", "OLI", ":", "", "LiveOuts", ")", "{", "OldLiveOuts", ".", "push_back", "(", "OLI", ")", ";", "}", "for", "(", "auto", "LI", ":", "OldLiveOuts", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LiveOut: ", "<STR_LIT>", "<<", "printReg", "(", "LI", ",", "TRI", ")", ")", ";", "if", "(", "!", "containsDef", "(", "CodeBB", ",", "InnerRegion", ",", "LI", ")", "\|\|", "(", "!", "IsSingleBB", "&&", "(", "getDefInstr", "(", "LI", ")", "->", "getParent", "(", ")", "==", "LRegion", "->", "getExit", "(", ")", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "- through", "<STR_LIT>", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "LI", ";", "if", "(", "Reg", "!=", "InnerRegion", "->", "getBBSelectRegOut", "(", ")", ")", "{", "const", "TargetRegisterClass", "", "RegClass", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "Register", "PHIDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "Register", "IfSourceReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Initializer for reg: ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "IfSourceReg", ",", "<NUM_LIT>", ")", ";", "InnerRegion", "->", "replaceRegisterOutsideRegion", "(", "Reg", ",", "PHIDestReg", ",", "true", ",", "MRI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Insert Non-Chained Live out PHI\\n", "<STR_LIT>", ")", ";", "insertMergePHI", "(", "IfBB", ",", "InnerRegion", "->", "getExit", "(", ")", ",", "MergeBB", ",", "PHIDestReg", ",", "IfSourceReg", ",", "Reg", ",", "true", ")", ";", "}", "}" ]
GCC	sh	MD	program_repair	CPU	617,358	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
GCC	i386	MD	stmt_completion	CPU	617,359	[ ")", ")" ]	[ "(", "match_test", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	617,360	[ "else", "if", "(", "mode0", "==", "V2SImode", "&&", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_INT", "&&", "mode2", "==", "QImode", ")", "{" ]	[ "size_t", "i", ";", "tree", "opaque_ftype_opaque", "=", "NULL_TREE", ";", "tree", "opaque_ftype_opaque_opaque", "=", "NULL_TREE", ";", "tree", "opaque_ftype_opaque_opaque_opaque", "=", "NULL_TREE", ";", "tree", "v2si_ftype", "=", "NULL_TREE", ";", "tree", "v2si_ftype_qi", "=", "NULL_TREE", ";", "tree", "v2si_ftype_v2si_qi", "=", "NULL_TREE", ";", "tree", "v2si_ftype_int_qi", "=", "NULL_TREE", ";", "HOST_WIDE_INT", "builtin_mask", "=", "rs6000_builtin_mask", ";", "if", "(", "!", "TARGET_PAIRED_FLOAT", ")", "{", "builtin_mode_to_type", "[", "V2SImode", "]", "[", "<NUM_LIT>", "]", "=", "opaque_V2SI_type_node", ";", "builtin_mode_to_type", "[", "V2SFmode", "]", "[", "<NUM_LIT>", "]", "=", "opaque_V2SF_type_node", ";", "}", "if", "(", "TARGET_EXTRA_BUILTINS", ")", "builtin_mask", "\|=", "RS6000_BTM_COMMON", ";", "d", "=", "bdesc_3arg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_3arg", ")", ";", "i", "++", ",", "d", "++", ")", "{", "tree", "type", ";", "HOST_WIDE_INT", "mask", "=", "d", "->", "mask", ";", "if", "(", "(", "mask", "&", "builtin_mask", ")", "!=", "mask", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, skip ternary %s\\n", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "if", "(", "rs6000_overloaded_builtin_p", "(", "d", "->", "code", ")", ")", "{", "if", "(", "!", "(", "type", "=", "opaque_ftype_opaque_opaque_opaque", ")", ")", "type", "=", "opaque_ftype_opaque_opaque_opaque", "=", "build_function_type_list", "(", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "NULL_TREE", ")", ";", "}", "else", "{", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "if", "(", "d", "->", "name", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, bdesc_3arg[%ld] no name\\n", "<STR_LIT>", ",", "(", "long", "unsigned", ")", "i", ")", ";", "continue", ";", "}", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, skip ternary %s (no code)\\n", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "type", "=", "builtin_function_type", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ",", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ",", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ",", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ",", "d", "->", "code", ",", "d", "->", "name", ")", ";", "}", "def_builtin", "(", "d", "->", "name", ",", "type", ",", "d", "->", "code", ")", ";", "}", "d", "=", "bdesc_2arg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_2arg", ")", ";", "i", "++", ",", "d", "++", ")", "{", "machine_mode", "mode0", ",", "mode1", ",", "mode2", ";", "tree", "type", ";", "HOST_WIDE_INT", "mask", "=", "d", "->", "mask", ";", "if", "(", "(", "mask", "&", "builtin_mask", ")", "!=", "mask", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, skip binary %s\\n", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "if", "(", "rs6000_overloaded_builtin_p", "(", "d", "->", "code", ")", ")", "{", "if", "(", "!", "(", "type", "=", "opaque_ftype_opaque_opaque", ")", ")", "type", "=", "opaque_ftype_opaque_opaque", "=", "build_function_type_list", "(", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "NULL_TREE", ")", ";", "}", "else", "{", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "if", "(", "d", "->", "name", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, bdesc_2arg[%ld] no name\\n", "<STR_LIT>", ",", "(", "long", "unsigned", ")", "i", ")", ";", "continue", ";", "}", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, skip binary %s (no code)\\n", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode2", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "mode0", "==", "V2SImode", "&&", "mode1", "==", "V2SImode", "&&", "mode2", "==", "QImode", ")", "{", "if", "(", "!", "(", "type", "=", "v2si_ftype_v2si_qi", ")", ")", "type", "=", "v2si_ftype_v2si_qi", "=", "build_function_type_list", "(", "opaque_V2SI_type_node", ",", "opaque_V2SI_type_node", ",", "char_type_node", ",", "NULL_TREE", ")", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	617,361	[ "}" ]	[ "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "int", "j", "=", "i", "/", "LaneSize", ";", "if", "(", "Lanes", "[", "j", "]", "<", "<NUM_LIT>", ")", "{", "Lanes", "[", "j", "]", "=", "Mask", "[", "i", "]", "/", "LaneSize", ";", "}", "else", "if", "(", "Lanes", "[", "j", "]", "!=", "Mask", "[", "i", "]", "/", "LaneSize", ")", "{", "return", "SDValue", "(", ")", ";", "}", "int", "k", "=", "i", "%", "LaneSize", ";", "if", "(", "InLaneMask", "[", "k", "]", "<", "<NUM_LIT>", ")", "{", "InLaneMask", "[", "k", "]", "=", "Mask", "[", "i", "]", "%", "LaneSize", ";", "}", "else", "if", "(", "InLaneMask", "[", "k", "]", "!=", "Mask", "[", "i", "]", "%", "LaneSize", ")", "{", "return", "SDValue", "(", ")", ";", "}", "}", "MVT", "LaneVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "isFloatingPoint", "(", ")", "?", "MVT", "::", "f64", ":", "MVT", "::", "i64", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LaneMask", ";", "LaneMask", ".", "resize", "(", "NumLanes", "", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLanes", ";", "++", "i", ")", "if", "(", "Lanes", "[", "i", "]", ">=", "<NUM_LIT>", ")", "{", "LaneMask", "[", "<NUM_LIT>", "", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "", "Lanes", "[", "i", "]", "+", "<NUM_LIT>", ";", "LaneMask", "[", "<NUM_LIT>", "", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "", "Lanes", "[", "i", "]", "+", "<NUM_LIT>", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LaneVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LaneVT", ",", "V2", ")", ";", "SDValue", "LaneShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "LaneVT", ",", "DL", ",", "V1", ",", "V2", ",", "LaneMask", ")", ";", "LaneShuffle", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "LaneShuffle", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", ";", "NewMask", ".", "resize", "(", "Size", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "NewMask", "[", "i", "]", "=", "(", "i", "/", "LaneSize", ")", "", "LaneSize", "+", "Mask", "[", "i", "]", "%", "LaneSize", ";", "assert", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "VT", ",", "NewMask", ")", "&&", "<STR_LIT>", "Must not introduce lane crosses at this point!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "LaneShuffle", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "NewMask", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	617,362	[ "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vfmsubss3_mask3", "(", "(", "_", "_", "v4sf", ")", "_", "_", "W", ",", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,363	[ "(", "LDRBui", "GPR64sp", ":", "$", "Rn", ",", "uimm12s1", ":", "$", "offset", ")", ",", "bsub", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8i8", "(", "scalar_to_vector", "(", "i32", "(", "extloadi8", "(", "am_indexed8", "GPR64sp", ":", "$", "Rn", ",", "uimm12s1", ":", "$", "offset", ")", ")", ")", ")", ")", ",", "(", "INSERT_SUBREG", "(", "v8i8", "(", "IMPLICIT_DEF", ")", ")", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,364	[ "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
GCC	aarch64	MD	next_suggestion	CPU	617,365	[ "(", "VNx24HI", "<STR_LIT>", ")", "(", "VNx24HF", "<STR_LIT>", ")" ]	[ "(", "define_mode_attr", "vsingle", "[", "(", "VNx32QI", "<STR_LIT>", ")", "(", "VNx16HI", "<STR_LIT>", ")", "(", "VNx16HF", "<STR_LIT>", ")", "(", "VNx16BF", "<STR_LIT>", ")", "(", "VNx8SI", "<STR_LIT>", ")", "(", "VNx8SF", "<STR_LIT>", ")", "(", "VNx4DI", "<STR_LIT>", ")", "(", "VNx4DF", "<STR_LIT>", ")", "(", "VNx48QI", "<STR_LIT>", ")" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	617,366	[ "pred_sel", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "src0_chan", "=", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src1_sel", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src1_chan", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src0_sel", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src0_rel", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src0_chan", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1_sel", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src1_rel", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1_chan", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "index_mode", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,367	[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]
GCC	arm	MD	stmt_completion	CPU	617,368	[ ")", "(", "V4SF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "pf", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,369	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	617,370	[ ",", "MMO", ")", ";" ]	[ "if", "(", "!", "Subtarget", ".", "hasDQI", "(", ")", "&&", "BitcastVT", "==", "MVT", "::", "v8i1", "&&", "LoadVT", "==", "MVT", "::", "i8", ")", "return", "false", ";", "if", "(", "LoadVT", ".", "isVector", "(", ")", "&&", "BitcastVT", ".", "isVector", "(", ")", "&&", "isTypeLegal", "(", "LoadVT", ")", "&&", "isTypeLegal", "(", "BitcastVT", ")", ")", "return", "true", ";", "return", "TargetLowering", "::", "isLoadBitCastBeneficial", "(", "LoadVT", ",", "BitcastVT", ",", "DAG" ]
LLVM	SystemZ	TD	next_suggestion	CPU	617,371	[ "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]	[ "class", "SideEffectTernaryMemMemRRFa", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ",", "RegisterOperand", "cls3", ">", ":", "InstRRFa", "<", "opcode", ",", "(", "outs", "cls1", ":", "$", "R1", ",", "cls2", ":", "$", "R2", ")", ",", "(", "ins", "cls1", ":", "$", "R1src", ",", "cls2", ":", "$", "R2src", ",", "cls3", ":", "$", "R3", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	617,372	[ ",", "<NUM_LIT>", ">", ";" ]	[ "class", "DPADD_U_D_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	sparc	MD	program_repair	CPU	617,373	[ "<FIXS>", "[", "(", "set", "(", "reg", ":", "CCNZ", "CC_REG", ")", "(", "compare", ":", "CCNZ", "(", "minus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "CC_REG", ")", "(", "compare", ":", "CC_NOOV", "(", "minus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_EDGE8L", ")", ")", "]", "<STR_LIT>" ]
LLVM	SNES	TD	stmt_completion	DSP	617,374	[ "[", "SDNPHasChain", ",", "SDNPOutGlue", "]", ">", ";" ]	[ "def", "SNEScallseq_start", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_SNESCallSeqStart", "," ]
GCC	aarch64	MD	stmt_completion	CPU	617,375	[ "UNSPEC_ZIPQ", "UNSPEC_UZPQ", "]", ")" ]	[ "(", "define_int_iterator", "SVE2_x24_PERMUTE", "[", "UNSPEC_ZIP", "UNSPEC_UZP", "]", ")", "(", "define_int_iterator", "SVE2_x24_PERMUTEQ", "[" ]
LLVM	X86	CPP	next_suggestion	CPU	617,376	[ "SDValue", "Result", ";" ]	[ "if", "(", "VT", ".", "is256BitVector", "(", ")", "\|\|", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "V", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "if", "(", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "V", ",", "dl", ",", "DAG", ",", "false", ")", ")", "return", "LD", ";", "EVT", "HVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "ExtVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "HVT", ",", "makeArrayRef", "(", "&", "V", "[", "<NUM_LIT>", "]", ",", "NumElems", "/", "<NUM_LIT>", ")", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "HVT", ",", "makeArrayRef", "(", "&", "V", "[", "NumElems", "/", "<NUM_LIT>", "]", ",", "NumElems", "/", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "return", "Concat128BitVectors", "(", "Lower", ",", "Upper", ",", "VT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";", "return", "Concat256BitVectors", "(", "Lower", ",", "Upper", ",", "VT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "NumNonZero", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "Idx", ")", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "V2", ",", "Idx", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "{", "SDValue", "V", "=", "LowerBuildVectorv16i8", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ",", "", "this", ")", ";", "if", "(", "V", ".", "getNode", "(", ")", ")", "return", "V", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "{", "SDValue", "V", "=", "LowerBuildVectorv8i16", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ",", "", "this", ")", ";", "if", "(", "V", ".", "getNode", "(", ")", ")", "return", "V", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "{", "SDValue", "V", "=", "LowerBuildVectorv4x32", "(", "Op", ",", "DAG", ",", "Subtarget", ",", "", "this", ")", ";", "if", "(", "V", ".", "getNode", "(", ")", ")", "return", "V", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "NumElems", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "NumZero", ">", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "bool", "isZero", "=", "!", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ";", "if", "(", "isZero", ")", "V", "[", "i", "]", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "switch", "(", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", "", "<NUM_LIT>", ")", ")", ">>", "(", "i", "", "<NUM_LIT>", ")", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "V", "[", "i", "", "<NUM_LIT>", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "V", "[", "i", "", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "", "<NUM_LIT>", "]", ",", "V", "[", "i", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "", "<NUM_LIT>", "]", ",", "V", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "}", "}", "bool", "Reverse1", "=", "(", "NonZeros", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "Reverse2", "=", "(", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "int", "MaskVec", "[", "]", "=", "{", "Reverse1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Reverse1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "static_cast", "<", "int", ">", "(", "Reverse2", "?", "NumElems", "+", "<NUM_LIT>", ":", "NumElems", ")", ",", "static_cast", "<", "int", ">", "(", "Reverse2", "?", "NumElems", ":", "NumElems", "+", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V", "[", "<NUM_LIT>", "]", ",", "V", "[", "<NUM_LIT>", "]", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "Values", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "VT", ".", "is128BitVector", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "V", "[", "i", "]", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "V", ",", "dl", ",", "DAG", ",", "false", ")", ";", "if", "(", "LD", ".", "getNode", "(", ")", ")", "return", "LD", ";", "SDValue", "Sh", "=", "buildFromShuffleMostly", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Sh", ".", "getNode", "(", ")", ")", "return", "Sh", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{" ]
GCC	tilegx	MD	stmt_completion	VLIW	617,377	[ ")" ]	[ "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	tilegx	CPP	program_repair	VLIW	617,378	[ "<FIXS>", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "<FIXE>" ]	[ "static", "rtxcreate_temp_reg_if_possible", "(", "enum", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "{", "<BUGS>", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "<BUGE>", "}" ]
GCC	pa	CPP	program_repair	CPU	617,379	[ "<FIXS>", "unsigned", "HOST_WIDE_INT", "mask", ";", "<FIXE>" ]	[ "intior_mask_p", "(", "mask", ")", "<BUGS>", "unsigned", "mask", ";", "<BUGE>", "{", "mask", "+=", "mask", "&", "-", "mask", ";", "return", "(", "mask", "&", "(", "mask", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ";" ]
GCC	microblaze	CPP	stmt_completion	MPU	617,380	[ ";" ]	[ "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "SET", ")", "call", "=", "SET_SRC", "(", "call", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "!=", "CALL", ")", "gcc_unreachable", "(", ")", ";", "return", "XEXP", "(", "XEXP", "(", "call", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "NULL_RTX" ]
GCC	ia64	CPP	program_repair	CPU	617,381	[ "<FIXS>", "ia64_invalid_unary_op", "(", "int", "op", ",", "const_tree", "type", ")", "<FIXE>" ]	[ "static", "const", "char", "*", "<BUGS>", "ia64_invalid_unary_op", "(", "int", "op", ",", "tree", "type", ")", "<BUGE>", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "RFmode" ]
GCC	alpha	MD	next_suggestion	MPU	617,382	[ "(", "not", ":", "I48MODE", "(", "xor", ":", "I48MODE" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	program_repair	CPU	617,383	[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]	[ "fpstore", ",", "fpstore", ",", "fpstore", ",", "mftgpr", ",", "fp", ",", "mffgpr", "<STR_LIT>", "length", "<STR_LIT>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "<STR_LIT>", "isa", "<STR_LIT>", "", ",", "", ",", "p8v", ",", "p8v", ",", "", ",", "", ",", "p9v", ",", "p8v", ",", "p8v", ",", "p8v", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,384	[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qs4" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,385	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC	sh	MD	program_repair	CPU	617,386	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "plus", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,387	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	617,388	[ "getValueSizeInBits", "(", ")", ";" ]	[ "SDValue", "VOp0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "InBits", "=", "VOp0", ".", "getValueSizeInBits", "(", ")", ";", "unsigned", "Bits", "=", "V", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	617,389	[ "$", "Rn", ",", "uimm12s2", ":", "$", "offset", ")", ",", "hsub", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f64", "(", "uint_to_fp", "(", "i32", "(", "zextloadi16", "(", "am_indexed16", "GPR64sp", ":", "$", "Rn", ",", "uimm12s2", ":", "$", "offset", ")", ")", ")", ")", ")", ",", "(", "UCVTFv1i64", "(", "INSERT_SUBREG", "(", "f64", "(", "IMPLICIT_DEF", ")", ")", ",", "(", "LDRHui", "GPR64sp", ":" ]
GCC	rs6000	CPP	stmt_completion	CPU	617,390	[ ")", "_", "mm_add_epi32", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
GCC	tilegx	MD	program_repair	VLIW	617,391	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "I48MODE", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_extend", ":", "DI", "(", "unspec", ":", "I124MODE", "[", "(", "mem", ":", "I124MODE", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "UNSPEC_NON_TEMPORAL", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,392	[ ",", "createAMDGPUAsmPrinterPass", ")", ";" ]	[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeAMDGPUAsmPrinter", "(", ")", "{", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheR600Target", "(", ")", ",", "llvm", "::", "createR600AsmPrinterPass", ")", ";", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheGCNTarget", "(", ")" ]
LLVM	ARM	CPP	code_generation	CPU	617,393	[ "bool", "ARMFrameInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	617,394	[ "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{" ]	[ "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMips32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "false", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "hasCOP3", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying COP3_ table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCOP3_32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "hasMips32r6", "(", ")", "&&", "isGP64", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 (GPR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r6_GP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "hasMips32r6", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,395	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	617,396	[ ";" ]	[ "class", "BaseIntegerToFP", "<", "bit", "isUnsigned", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "Operand", "immType", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ",", "immType", ":", "$", "scale", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteFCvt", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,397	[ "}" ]	[ "if", "(", "Val", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ARM", "::", "CPSR", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	617,398	[ ")", ".", "getFrameInfo", "(", ")", ";" ]	[ "SDValue", "StoreChain", "=", "SN", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "SN", "->", "getBasePtr", "(", ")", ";", "SDValue", "Value", "=", "SN", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4f64", "\|\|", "Value", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4f32", ")", "{", "EVT", "MemVT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Alignment", "=", "SN", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", ">=", "MemVT", ".", "getStoreSize", "(", ")", ")", "return", "Op", ";", "EVT", "ScalarVT", "=", "Value", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ",", "ScalarMemVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "unsigned", "Stride", "=", "ScalarMemVT", ".", "getStoreSize", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "++", "Idx", ")", "{", "SDValue", "Ex", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "ScalarVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "Idx", ",", "dl", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Store", ";", "if", "(", "ScalarVT", "!=", "ScalarMemVT", ")", "Store", "=", "DAG", ".", "getTruncStore", "(", "StoreChain", ",", "dl", ",", "Ex", ",", "BasePtr", ",", "SN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "", "Stride", ")", ",", "ScalarMemVT", ",", "SN", "->", "isVolatile", "(", ")", ",", "SN", "->", "isNonTemporal", "(", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "", "Stride", ")", ",", "SN", "->", "getAAInfo", "(", ")", ")", ";", "else", "Store", "=", "DAG", ".", "getStore", "(", "StoreChain", ",", "dl", ",", "Ex", ",", "BasePtr", ",", "SN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "", "Stride", ")", ",", "SN", "->", "isVolatile", "(", ")", ",", "SN", "->", "isNonTemporal", "(", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "", "Stride", ")", ",", "SN", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "SN", "->", "isIndexed", "(", ")", ")", "{", "assert", "(", "SN", "->", "getAddressingMode", "(", ")", "==", "ISD", "::", "PRE_INC", "&&", "<STR_LIT>", "Unknown addressing mode on vector store", "<STR_LIT>", ")", ";", "Store", "=", "DAG", ".", "getIndexedStore", "(", "Store", ",", "dl", ",", "BasePtr", ",", "SN", "->", "getOffset", "(", ")", ",", "SN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "BasePtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Stride", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ")", ";", "Stores", ".", "push_back", "(", "Store", ")", ";", "}", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "Stores", ")", ";", "if", "(", "SN", "->", "isIndexed", "(", ")", ")", "{", "SDValue", "RetOps", "[", "]", "=", "{", "TF", ",", "Stores", "[", "<NUM_LIT>", "]", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";", "}", "return", "TF", ";", "}", "assert", "(", "SN", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", "Indexed v4i1 stores are not supported", "<STR_LIT>", ")", ";", "assert", "(", "Value", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4i1", "&&", "<STR_LIT>", "Unknown store to lower", "<STR_LIT>", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4f64", ",", "Value", ")", ";", "SDValue", "FPHalfs", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "v4f64", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "dl", ",", "MVT", "::", "v4f64", ",", "Value", ",", "FPHalfs", ",", "FPHalfs", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "MVT", "::", "v4f64", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "ppc_qpx_qvfctiwu", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "Value", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(" ]
GCC	arm	CPP	next_suggestion	CPU	617,399	[ "}" ]	[ "_", "_", "arm_vqrdmlsdhxq_m_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vqrdmlsdhxq_m_sv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

617,300

[ "=", "<STR_LIT>", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "simm12", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MipsMemAsmOperand", ";", "let", "OperandType" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,301

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "RC", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

617,302

[ "}" ]

[ "const", "WebAssemblyTargetLowering", "&", "TLI", "=", "*", "TM", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", "F", ")", ".", "getTargetLowering", "(", ")", ";", "computeLegalValueVTs", "(", "TLI", ",", "F", ".", "getContext", "(", ")", ",", "DL", ",", "Ty", ",", "ValueVTs", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

617,303

[ "return", "all_fpus", "[", "i", "]", ".", "name", ";" ]

[ "auto_sbitmap", "fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "cand_fpubits", "(", "isa_num_bits", ")", ";", "bitmap_and", "(", "fpubits", ",", "isa", ",", "isa_all_fpubits", ")", ";", "if", "(", "bitmap_empty_p", "(", "fpubits", ")", ")", "return", "<STR_LIT>", "softvfp", "<STR_LIT>", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "all_fpus", ")", ";", "i", "++", ")", "{", "arm_initialize_isa", "(", "cand_fpubits", ",", "all_fpus", "[", "i", "]", ".", "isa_bits", ")", ";", "if", "(", "bitmap_equal_p", "(", "fpubits", ",", "cand_fpubits", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,304

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

program_repair

CPU

617,305

[ "<FIXS>", "for", "(", "ix", "=", "<NUM_LIT>", ";", "fndecls", "->", "iterate", "(", "ix", ",", "&", "ele", ")", ";", "++", "ix", ")", "<FIXE>" ]

[ "pop_cfun", "(", ")", ";", "<BUGS>", "for", "(", "ix", "=", "<NUM_LIT>", ";", "VEC_iterate", "(", "tree", ",", "fndecls", ",", "ix", ",", "ele", ")", ";", "++", "ix", ")", "<BUGE>", "{", "tree", "version_decl", "=", "ele", ";", "tree", "predicate_chain", "=", "NULL_TREE", ";" ]

LLVM

Patmos

CPP

code_generation

VLIW

617,306

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Patmos Single-Path Mark (machine code)", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,307

[ "false", ";" ]

[ "if", "(", "VT", "==", "MVT", "::", "Other", "||", "(", "VT", "!=", "MVT", "::", "Other", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "VT", ".", "getStoreSize", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "return" ]

GCC

sh

CPP

program_repair

CPU

617,308

[ "<FIXS>", "<FIXE>", "<FIXS>", "add_compiler_branch_island", "(", "labelname", ",", "funname", ",", "insn_line", "(", "insn", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "no_previous_def", "(", "funname", ")", ")", "{", "<BUGS>", "int", "line_number", "=", "<NUM_LIT>", ";", "<BUGE>", "rtx", "label_rtx", "=", "gen_label_rtx", "(", ")", ";", "char", "*", "label_buf", ",", "temp_buf", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "temp_buf", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "label_rtx", ")", ")", ";", "label_buf", "=", "temp_buf", "[", "<NUM_LIT>", "]", "==", "'", "*", "'", "?", "temp_buf", "+", "<NUM_LIT>", ":", "temp_buf", ";", "labelname", "=", "get_identifier", "(", "label_buf", ")", ";", "<BUGS>", "for", "(", ";", "insn", "&&", "GET_CODE", "(", "insn", ")", "!=", "NOTE", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", ";", "if", "(", "insn", ")", "line_number", "=", "NOTE_LINE_NUMBER", "(", "insn", ")", ";", "add_compiler_branch_island", "(", "labelname", ",", "funname", ",", "line_number", ")", ";", "<BUGE>", "}", "elselabelname", "=", "get_prev_label", "(", "funname", ")", ";" ]

LLVM

PowerPC

TD

next_suggestion

CPU

617,309

[ "dag", "BE_VARIABLE_DOUBLE", "=", "(", "COPY_TO_REGCLASS", "BE_VDOUBLE_PERMUTE", ",", "VSRC", ")", ";" ]

[ "dag", "LE_VARIABLE_BYTE", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "LE_MV_VBYTE", ",", "LE_VBYTE_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "LE_VHALF_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "LE_VHALF_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "LE_VHALF_PERM_VEC", ")", ")", ";", "dag", "LE_MV_VHALF", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "LE_VHALF_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "LE_VHALF_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "AND8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "LE_VARIABLE_HALF", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "LE_MV_VHALF", ",", "LE_VHALF_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "LE_VWORD_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "LE_VWORD_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "LE_VWORD_PERM_VEC", ")", ")", ";", "dag", "LE_MV_VWORD", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "LE_VWORD_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "LE_VWORD_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "AND8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "LE_VARIABLE_WORD", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "LE_MV_VWORD", ",", "LE_VWORD_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "LE_VDWORD_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "LE_VDWORD_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "LE_VDWORD_PERM_VEC", ")", ")", ";", "dag", "LE_VARIABLE_DWORD", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "LE_VDWORD_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "LE_VFLOAT_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "XOR8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "LE_VFLOAT_PERMUTE", "=", "(", "VPERM", "$", "S", ",", "$", "S", ",", "LE_VFLOAT_PERM_VEC", ")", ";", "dag", "LE_VARIABLE_FLOAT", "=", "(", "XSCVSPDPN", "LE_VFLOAT_PERMUTE", ")", ";", "dag", "LE_VDOUBLE_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "LE_VDWORD_PERM_VEC", ")", ")", ";", "dag", "LE_VARIABLE_DOUBLE", "=", "(", "COPY_TO_REGCLASS", "LE_VDOUBLE_PERMUTE", ",", "VSRC", ")", ";", "dag", "BE_VBYTE_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "ANDIo8", "$", "Idx", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VBYTE_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VBYTE_PERM_VEC", ")", ")", ";", "dag", "BE_MV_VBYTE", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "BE_VBYTE_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "BE_VBYTE_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "BE_VARIABLE_BYTE", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "BE_MV_VBYTE", ",", "BE_VBYTE_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "BE_VHALF_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDIo8", "$", "Idx", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VHALF_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VHALF_PERM_VEC", ")", ")", ";", "dag", "BE_MV_VHALF", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "BE_VHALF_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "BE_VHALF_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "BE_VARIABLE_HALF", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "BE_MV_VHALF", ",", "BE_VHALF_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "BE_VWORD_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDIo8", "$", "Idx", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VWORD_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VWORD_PERM_VEC", ")", ")", ";", "dag", "BE_MV_VWORD", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "BE_VWORD_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "BE_VWORD_SHIFT", "=", "(", "EXTRACT_SUBREG", "(", "RLDICR", "(", "ANDC8", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "Idx", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "sub_32", ")", ";", "dag", "BE_VARIABLE_WORD", "=", "(", "EXTRACT_SUBREG", "(", "SRD", "BE_MV_VWORD", ",", "BE_VWORD_SHIFT", ")", ",", "sub_32", ")", ";", "dag", "BE_VDWORD_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "(", "ANDIo8", "$", "Idx", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VDWORD_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VDWORD_PERM_VEC", ")", ")", ";", "dag", "BE_VARIABLE_DWORD", "=", "(", "MFVSRD", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "COPY_TO_REGCLASS", "BE_VDWORD_PERMUTE", ",", "VSRC", ")", ")", ",", "sub_64", ")", ")", ";", "dag", "BE_VFLOAT_PERM_VEC", "=", "(", "v16i8", "(", "LVSL", "ZERO8", ",", "(", "RLDICR", "$", "Idx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "dag", "BE_VFLOAT_PERMUTE", "=", "(", "VPERM", "$", "S", ",", "$", "S", ",", "BE_VFLOAT_PERM_VEC", ")", ";", "dag", "BE_VARIABLE_FLOAT", "=", "(", "XSCVSPDPN", "BE_VFLOAT_PERMUTE", ")", ";", "dag", "BE_VDOUBLE_PERMUTE", "=", "(", "v16i8", "(", "VPERM", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "(", "v16i8", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VRRC", ")", ")", ",", "BE_VDWORD_PERM_VEC", ")", ")", ";" ]

LLVM

PowerPC

CPP

code_generation

CPU

617,310

[ "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "if", "(", "isTailCall", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", ")", "{", "if", "(", "PPCSubTarget", ".", "isPPC64", "(", ")", ")", "return", "LowerCall_64SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "else", "return", "LowerCall_32SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

LLVM

X86

CPP

next_suggestion

CPU

617,311

[ "SDValue", "VecCstLowBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstLow", ")", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "V", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VecIntVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "bool", "Is128", "=", "VecIntVT", "==", "MVT", "::", "v4i32", ";", "MVT", "VecFloatVT", "=", "Is128", "?", "MVT", "::", "v4f32", ":", "MVT", "::", "v8f32", ";", "if", "(", "VecFloatVT", "!=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "VecIntVT", "==", "MVT", "::", "v4i32", "||", "VecIntVT", "==", "MVT", "::", "v8i32", ")", "&&", "<STR_LIT>", "Unsupported custom type", "<STR_LIT>", ")", ";", "SDValue", "VecCstLow", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstHigh", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstShift", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstShift", ")", ";", "SDValue", "Low", ",", "High", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "MVT", "VecI16VT", "=", "Is128", "?", "MVT", "::", "v8i16", ":", "MVT", "::", "v16i16", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,312

[ "<NUM_LIT>", ";" ]

[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,313

[ "STI", ",", "raw_ostream", "&", "O", ")", "{" ]

[ "void", "ARMInstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

617,314

[ "MF", ".", "RenumberBlocks", "(", ")", ";" ]

[ "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineLoop", "*", "CurLoop", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "Worklist", ".", "append", "(", "CurLoop", "->", "begin", "(", ")", ",", "CurLoop", "->", "end", "(", ")", ")", ";", "Changed", "|=", "VisitLoop", "(", "MF", ",", "MLI", ",", "CurLoop", ")", ";", "}", "if", "(", "LLVM_UNLIKELY", "(", "Changed", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Recomputing dominators and loops.\\n", "<STR_LIT>", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

617,315

[ "}" ]

[ "let", "ParserMatchClass", "=", "AdrLabelAsmOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

nds32

CPP

code_generation

CPU

617,316

[ "bool", "n10_consumed_by_ex_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "case", "TYPE_PBSAD", ":", "case", "TYPE_MUL", ":", "case", "TYPE_DALU", ":", "case", "TYPE_DALU64", ":", "case", "TYPE_DMUL", ":", "case", "TYPE_DPACK", ":", "case", "TYPE_DINSB", ":", "case", "TYPE_DCMP", ":", "case", "TYPE_DCLIP", ":", "case", "TYPE_DALUROUND", ":", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_ALU_SHIFT", ":", "use_rtx", "=", "extract_shift_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_PBSADA", ":", "return", "pbsada_insn_ra_rb_dep_reg_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_MAC", ":", "case", "TYPE_DMAC", ":", "use_rtx", "=", "extract_mac_non_acc_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "divmod_p", "(", "consumer", ")", ")", "use_rtx", "=", "SET_SRC", "(", "parallel_element", "(", "consumer", ",", "<NUM_LIT>", ")", ")", ";", "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_DWEXT", ":", "return", "wext_odd_dep_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_DBPICK", ":", "return", "bpick_ra_rb_dep_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "else", "return", "true", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "use_rtx", "=", "extract_mem_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "use_rtx", "=", "extract_base_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_BRANCH", ":", "use_rtx", "=", "PATTERN", "(", "consumer", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "reg_overlap_p", "(", "def_reg", ",", "use_rtx", ")", ")", "return", "true", ";", "return", "false", ";", "}" ]

[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "EX", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,317

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "def", "C2_cmpgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_de4df740", ",", "TypeALU32_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,318

[ ")", ")", ";" ]

[ "Subtarget", "=", "const_cast", "<", "MipsSubtarget", "*", ">", "(", "getSubtargetImpl", "(", "MF", "->", "getFunction", "(", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,319

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

GCC

csky

CPP

code_generation

CPU

617,320

[ "static", "void", "csky_output_pic_addr_const", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "UNSPEC", ")", "return", ";", "if", "(", "UNSPEC_TLS", "==", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "return", ";", "}", "csky_print_operand", "(", "stream", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_PIC_SYMBOL_GOTOFF", ":", "fputs", "(", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "UNSPEC_PIC_SYMBOL_PLT", ":", "fputs", "(", "<STR_LIT>", "@PLT", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "UNSPEC_PIC_SYMBOL_GOT", ":", "fputs", "(", "<STR_LIT>", "@GOT", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "UNSPEC_PIC_SYMBOL_GOTPC", ":", "fputs", "(", "<STR_LIT>", "@GOTPC", "<STR_LIT>", ",", "stream", ")", ";", "break", ";", "case", "UNSPEC_PIC_SYMBOL_BSR", ":", "break", ";", "default", ":", "break", ";", "}", "}" ]

[ "Print", "the", "UNSPEC", "operand", "in", "X", "to", "the", "STREAM", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

617,321

[ "s", ")", "{" ]

[ "void", "setFrameRecordSavedAreaSize", "(", "unsigned" ]

LLVM

X86

CPP

next_suggestion

CPU

617,322

[ "V1Blend", "=", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";" ]

[ "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Only for 256-bit or wider vector shuffles!", "<STR_LIT>", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "LoMask", "=", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "=", "Mask", ".", "slice", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "SplitNumElements", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "SplitVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "HiV1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "SplitNumElements", ")", ")", ";", "SDValue", "LoV2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "HiV2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "SplitNumElements", ")", ")", ";", "auto", "HalfBlend", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "HalfMask", ")", "{", "bool", "UseLoV1", "=", "false", ",", "UseHiV1", "=", "false", ",", "UseLoV2", "=", "false", ",", "UseHiV2", "=", "false", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1BlendMask", ",", "V2BlendMask", ",", "BlendMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "if", "(", "M", ">=", "NumElements", "+", "SplitNumElements", ")", "UseHiV2", "=", "true", ";", "else", "UseLoV2", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "M", "-", "NumElements", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "BlendMask", ".", "push_back", "(", "SplitNumElements", "+", "i", ")", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "if", "(", "M", ">=", "SplitNumElements", ")", "UseHiV1", "=", "true", ";", "else", "UseLoV1", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "M", ")", ";", "BlendMask", ".", "push_back", "(", "i", ")", ";", "}", "else", "{", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", "&&", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getUNDEF", "(", "SplitVT", ")", ";", "if", "(", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV2", ",", "HiV2", ",", "V2BlendMask", ")", ";", "SDValue", "V1Blend", ",", "V2Blend", ";", "if", "(", "UseLoV1", "&&", "UseHiV1", ")", "{" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

617,323

[ "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitCondStore", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitExt128", "(", "MI", ",", "MBB", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitExt128", "(", "MI", ",", "MBB", ",", "true", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", "," ]

LLVM

X86

CPP

stmt_completion

CPU

617,324

[ "[", "<NUM_LIT>", "]", ",", "ArrayRef", "<", "int", ">", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "NumElts", "=", "<NUM_LIT>", ";", "}", "Type", "*", "I32Ty", "=", "VectorType", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "IntrinsicNumElts", "/", "<NUM_LIT>", ")", ";", "assert", "(", "NumElts", "%", "IntrinsicNumElts", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of elements!", "<STR_LIT>", ")", ";", "unsigned", "NumSplits", "=", "NumElts", "/", "IntrinsicNumElts", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSplits", ";", "++", "i", ")", "{", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "ExtractMask", "(", "IntrinsicNumElts", ")", ";", "std", "::", "iota", "(", "ExtractMask", ".", "begin", "(", ")", ",", "ExtractMask", ".", "end", "(", ")", ",", "i", "*", "IntrinsicNumElts", ")", ";", "Value", "*", "ExtractOp0", "=", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op0", ",", "ExtractMask", ")", ";", "Value", "*", "ExtractOp1", "=", "Builder", ".", "CreateShuffleVector", "(", "Op1", ",", "Op0", ",", "ExtractMask", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateCall", "(", "PSADBWFn", ",", "{", "ExtractOp0", ",", "ExtractOp1", "}", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateBitCast", "(", "Ops", "[", "i", "]", ",", "I32Ty", ")", ";", "}", "assert", "(", "isPowerOf2_32", "(", "NumSplits", ")", "&&", "<STR_LIT>", "Expected power of 2 splits", "<STR_LIT>", ")", ";", "unsigned", "Stages", "=", "Log2_32", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "s", "=", "Stages", ";", "s", ">", "<NUM_LIT>", ";", "--", "s", ")", "{", "unsigned", "NumConcatElts", "=", "Ops", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "U", "<<", "(", "s", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "NumConcatElts", ")", ";", "std", "::", "iota", "(", "ConcatMask", ".", "begin", "(", ")", ",", "ConcatMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Ops", "[", "i", "*", "<NUM_LIT>", "]", ",", "Ops", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "ConcatMask", ")", ";", "}", "}", "NumElts", "=", "OpTy", "->", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "{", "Ops", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

617,325

[ ")", ";" ]

[ "case", "ISD", "::", "BlockAddress", ":", "case", "ISD", "::", "BRIND", ":", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented computed gotos", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CopyToReg", ":", "return", "LowerCopyToReg", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerAccessVectorElement", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerIntrinsic", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG" ]

LLVM

ARM64

TD

stmt_completion

CPU

617,326

[ "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

617,327

[ "}" ]

[ "Index", "=", "DAG", ".", "getSExtOrTrunc", "(", "Index", ",", "DL", ",", "IndexVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "<NUM_LIT>", "]", "=", "Index", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ";", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "Index", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "&&", "Index", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "DAG", ".", "SignBitIsZero", "(", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "<NUM_LIT>", "]", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ";", "DCI", ".", "AddToWorklist", "(", "Index", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

617,328

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,329

[ "+", "WhichResult", ")", ")", "return", "false", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "i" ]

LLVM

XCore

CPP

stmt_completion

MPU

617,330

[ "copy0MBB", ";" ]

[ "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

617,331

[ ";" ]

[ "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "ImmOp", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "Changed", "=", "true", ";", "}", "else", "if", "(", "HII", "->", "getAddrMode", "(", "*", "OldMI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "short", "NewOpCode", "=", "HII", "->", "changeAddrMode_io_abs", "(", "*", "OldMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid New opcode\\n", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "OldMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ".", "add", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "ImmOp", ".", "getOffset", "(", ")", "+", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "Offset", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "OpStart", "=", "<NUM_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,332

[ "true", ";" ]

[ "if", "(", "Mnemonic", "==", "<STR_LIT>", "cbnz", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "setend", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "dmb", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "cps", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "mcr2", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "it", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "mcrr2", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "cbz", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "cdp2", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "trap", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "mrc2", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "mrrc2", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "dsb", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "movs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "isb", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "clrex", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", "cps", "<STR_LIT>", ")", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "{", "CanAcceptPredicationCode", "=" ]

GCC

bfin

CPP

program_repair

DSP

617,333

[ "<FIXS>", "if", "(", "!", "ENABLE_WA_SPECULATIVE_SYNCS", ")", "<FIXE>" ]

[ "}", "<BUGS>", "if", "(", "!", "TARGET_CSYNC_ANOMALY", ")", "<BUGE>", "return", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

617,334

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,335

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=" ]

LLVM

ARM

TD

program_repair

CPU

617,336

[ "<FIXS>", "def", "BX", ":", "ABXIx2", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "func", ",", "variable_ops", ")", ",", "<FIXE>", "<FIXS>", "[", "(", "ARMcall_nolink", "tGPR", ":", "$", "func", ")", "]", ">", ",", "<FIXE>" ]

[ "}", "<BUGS>", "def", "BX", ":", "ABXIx2", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "func", ",", "variable_ops", ")", ",", "<BUGE>", "IIC_Br", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "ARMcall_nolink", "GPR", ":", "$", "func", ")", "]", ">", ",", "<BUGE>", "Requires", "[", "IsARM", ",", "IsNotDarwin", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

617,337

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SSEMODEF2P", "[", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOVU", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

SystemZ

TD

stmt_completion

CPU

617,338

[ ";" ]

[ "class", "InstRIS", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "I2" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,339

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]

LLVM

Mips

TD

stmt_completion

CPU

617,340

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "FSQRT_D_ENC", ":", "MSA_2RF_FMT", "<", "<NUM_LIT>", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

617,341

[ ")", ")", ")", ")", ",", "(", "INST", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "VPR64", ":", "$", "src", ",", "sub_64", ")", ",", "VPR128", ":", "$", "Rn", ",", "VPR128", ":", "$", "Rm", ")", ">", ";" ]

[ "class", "NarrowHighHalfPat", "<", "Instruction", "INST", ",", "ValueType", "DstTy", ",", "ValueType", "SrcTy", ",", "SDPatternOperator", "coreop", ">", ":", "Pat", "<", "(", "Neon_combine_2D", "(", "v1i64", "VPR64", ":", "$", "src", ")", ",", "(", "v1i64", "(", "bitconvert", "(", "DstTy", "(", "coreop", "(", "SrcTy", "VPR128", ":", "$", "Rn", ")", ",", "(", "SrcTy", "VPR128", ":", "$", "Rm", ")", ")" ]

GCC

arm

CPP

next_suggestion

CPU

617,342

[ "else", "{" ]

[ "rtx", "x", "=", "gen_rtx_SET", "(", "destlo", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "y", "=", "gen_rtx_SET", "(", "desthi", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "y", ")", ")", ")", ";", "return", ";", "}", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "destlo", ")", ")", "{", "if", "(", "src1", "!=", "dest", ")", "emit_move_insn", "(", "destlo", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "src2", "!=", "dest", "+", "halfregs", ")", "emit_move_insn", "(", "desthi", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}" ]

LLVM

SystemZ

TD

next_suggestion

CPU

617,343

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "InstVRIc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,344

[ "}" ]

[ "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "MI", ")", "{", "if", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", "return", "MI", ";", "else", "if", "(", "!", "TII", "->", "isMov", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "break", ";", "}" ]

GCC

rs6000

CPP

next_suggestion

CPU

617,345

[ "}" ]

[ "static", "_", "_", "inline__", "double", "_", "_", "fmadd", "(", "double", "x", ",", "double", "y", ",", "double", "z", ")", "{", "double", "r", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmadd %0,%1,%2,%3", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "d", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "z", ")", ")", ";", "return", "r", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

617,346

[ "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";" ]

[ "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "PPC", "::", "G8RCRegClass", ";", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "PPC", "::", "F8RCRegClass", ";", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "PPC", "::", "CRRCRegClass", ";", "else", "if", "(", "PPC", "::", "VRRCRegClass", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "PPC", "::", "VRRCRegClass", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class in CSRsViaCopy!", "<STR_LIT>", ")", ";" ]

GCC

c4x

MD

stmt_completion

DSP

617,347

[ "<STR_LIT>", ")" ]

[ "(", "compare", ":", "CC", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>" ]

GCC

mips

MD

next_suggestion

CPU

617,348

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

nds32

MD

next_suggestion

CPU

617,349

[ "<STR_LIT>" ]

[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VOLATILE_MSYNC_STORE", ")", "]", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

617,350

[ ">", ",", "SDTCisPtrTy", "<", "<NUM_LIT>", ">", ",", "SDTCisInt", "<", "<NUM_LIT>", ">", "]", ">", ";" ]

[ "def", "SDT_ARMEH_SJLJ_Setjmp", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,351

[ ",", "RegState", "::", "Define", ")", ";" ]

[ "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "AMDGPU", "::", "M0", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "MIB", ".", "addReg", "(", "Tmp" ]

GCC

alpha

MD

stmt_completion

MPU

617,352

[ "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,353

[ "return", "true", ";" ]

[ "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,354

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtui_fp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

617,355

[ ";" ]

[ "if", "(", "Val", ".", "Symbol", ".", "empty", "(", ")", "&&", "(", "Val", ".", "Max", "-", "Val", ".", "Min", ">", "(", "<NUM_LIT>", "<<", "BypassRangeThreshold", ")", ")", ")", "{", "return", "true", ";", "}", "}", "return", "false" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

617,356

[ "}" ]

[ "setOperationAction", "(", "ISD", "::", "STORE", ",", "VT", ",", "Promote", ")", ";", "AddPromotedToType", "(", "ISD", "::", "STORE", ",", "VT", ",", "PromotedLdStVT", ")", ";", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,357

[ "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Sources", ";" ]

[ "void", "AMDGPUMachineCFGStructurizer", "::", "rewriteLiveOutRegs", "(", "MachineBasicBlock", "*", "IfBB", ",", "MachineBasicBlock", "*", "CodeBB", ",", "MachineBasicBlock", "*", "MergeBB", ",", "LinearizedRegion", "*", "InnerRegion", ",", "LinearizedRegion", "*", "LRegion", ")", "{", "DenseSet", "<", "unsigned", ">", "*", "LiveOuts", "=", "InnerRegion", "->", "getLiveOuts", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OldLiveOuts", ";", "bool", "IsSingleBB", "=", "InnerRegion", "->", "getEntry", "(", ")", "==", "InnerRegion", "->", "getExit", "(", ")", ";", "for", "(", "auto", "OLI", ":", "*", "LiveOuts", ")", "{", "OldLiveOuts", ".", "push_back", "(", "OLI", ")", ";", "}", "for", "(", "auto", "LI", ":", "OldLiveOuts", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LiveOut: ", "<STR_LIT>", "<<", "printReg", "(", "LI", ",", "TRI", ")", ")", ";", "if", "(", "!", "containsDef", "(", "CodeBB", ",", "InnerRegion", ",", "LI", ")", "||", "(", "!", "IsSingleBB", "&&", "(", "getDefInstr", "(", "LI", ")", "->", "getParent", "(", ")", "==", "LRegion", "->", "getExit", "(", ")", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "- through", "<STR_LIT>", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "LI", ";", "if", "(", "Reg", "!=", "InnerRegion", "->", "getBBSelectRegOut", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "Reg", ")", ";", "Register", "PHIDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "Register", "IfSourceReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Initializer for reg: ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "TII", "->", "materializeImmediate", "(", "*", "IfBB", ",", "IfBB", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "IfSourceReg", ",", "<NUM_LIT>", ")", ";", "InnerRegion", "->", "replaceRegisterOutsideRegion", "(", "Reg", ",", "PHIDestReg", ",", "true", ",", "MRI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Insert Non-Chained Live out PHI\\n", "<STR_LIT>", ")", ";", "insertMergePHI", "(", "IfBB", ",", "InnerRegion", "->", "getExit", "(", ")", ",", "MergeBB", ",", "PHIDestReg", ",", "IfSourceReg", ",", "Reg", ",", "true", ")", ";", "}", "}" ]

GCC

sh

MD

program_repair

CPU

617,358

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

GCC

i386

MD

stmt_completion

CPU

617,359

[ ")", ")" ]

[ "(", "match_test", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

617,360

[ "else", "if", "(", "mode0", "==", "V2SImode", "&&", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_INT", "&&", "mode2", "==", "QImode", ")", "{" ]

[ "size_t", "i", ";", "tree", "opaque_ftype_opaque", "=", "NULL_TREE", ";", "tree", "opaque_ftype_opaque_opaque", "=", "NULL_TREE", ";", "tree", "opaque_ftype_opaque_opaque_opaque", "=", "NULL_TREE", ";", "tree", "v2si_ftype", "=", "NULL_TREE", ";", "tree", "v2si_ftype_qi", "=", "NULL_TREE", ";", "tree", "v2si_ftype_v2si_qi", "=", "NULL_TREE", ";", "tree", "v2si_ftype_int_qi", "=", "NULL_TREE", ";", "HOST_WIDE_INT", "builtin_mask", "=", "rs6000_builtin_mask", ";", "if", "(", "!", "TARGET_PAIRED_FLOAT", ")", "{", "builtin_mode_to_type", "[", "V2SImode", "]", "[", "<NUM_LIT>", "]", "=", "opaque_V2SI_type_node", ";", "builtin_mode_to_type", "[", "V2SFmode", "]", "[", "<NUM_LIT>", "]", "=", "opaque_V2SF_type_node", ";", "}", "if", "(", "TARGET_EXTRA_BUILTINS", ")", "builtin_mask", "|=", "RS6000_BTM_COMMON", ";", "d", "=", "bdesc_3arg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_3arg", ")", ";", "i", "++", ",", "d", "++", ")", "{", "tree", "type", ";", "HOST_WIDE_INT", "mask", "=", "d", "->", "mask", ";", "if", "(", "(", "mask", "&", "builtin_mask", ")", "!=", "mask", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, skip ternary %s\\n", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "if", "(", "rs6000_overloaded_builtin_p", "(", "d", "->", "code", ")", ")", "{", "if", "(", "!", "(", "type", "=", "opaque_ftype_opaque_opaque_opaque", ")", ")", "type", "=", "opaque_ftype_opaque_opaque_opaque", "=", "build_function_type_list", "(", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "NULL_TREE", ")", ";", "}", "else", "{", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "if", "(", "d", "->", "name", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, bdesc_3arg[%ld] no name\\n", "<STR_LIT>", ",", "(", "long", "unsigned", ")", "i", ")", ";", "continue", ";", "}", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, skip ternary %s (no code)\\n", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "type", "=", "builtin_function_type", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ",", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ",", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ",", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ",", "d", "->", "code", ",", "d", "->", "name", ")", ";", "}", "def_builtin", "(", "d", "->", "name", ",", "type", ",", "d", "->", "code", ")", ";", "}", "d", "=", "bdesc_2arg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_2arg", ")", ";", "i", "++", ",", "d", "++", ")", "{", "machine_mode", "mode0", ",", "mode1", ",", "mode2", ";", "tree", "type", ";", "HOST_WIDE_INT", "mask", "=", "d", "->", "mask", ";", "if", "(", "(", "mask", "&", "builtin_mask", ")", "!=", "mask", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, skip binary %s\\n", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "if", "(", "rs6000_overloaded_builtin_p", "(", "d", "->", "code", ")", ")", "{", "if", "(", "!", "(", "type", "=", "opaque_ftype_opaque_opaque", ")", ")", "type", "=", "opaque_ftype_opaque_opaque", "=", "build_function_type_list", "(", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "opaque_V4SI_type_node", ",", "NULL_TREE", ")", ";", "}", "else", "{", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "if", "(", "d", "->", "name", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, bdesc_2arg[%ld] no name\\n", "<STR_LIT>", ",", "(", "long", "unsigned", ")", "i", ")", ";", "continue", ";", "}", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, skip binary %s (no code)\\n", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode2", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "mode0", "==", "V2SImode", "&&", "mode1", "==", "V2SImode", "&&", "mode2", "==", "QImode", ")", "{", "if", "(", "!", "(", "type", "=", "v2si_ftype_v2si_qi", ")", ")", "type", "=", "v2si_ftype_v2si_qi", "=", "build_function_type_list", "(", "opaque_V2SI_type_node", ",", "opaque_V2SI_type_node", ",", "char_type_node", ",", "NULL_TREE", ")", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

617,361

[ "}" ]

[ "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "int", "j", "=", "i", "/", "LaneSize", ";", "if", "(", "Lanes", "[", "j", "]", "<", "<NUM_LIT>", ")", "{", "Lanes", "[", "j", "]", "=", "Mask", "[", "i", "]", "/", "LaneSize", ";", "}", "else", "if", "(", "Lanes", "[", "j", "]", "!=", "Mask", "[", "i", "]", "/", "LaneSize", ")", "{", "return", "SDValue", "(", ")", ";", "}", "int", "k", "=", "i", "%", "LaneSize", ";", "if", "(", "InLaneMask", "[", "k", "]", "<", "<NUM_LIT>", ")", "{", "InLaneMask", "[", "k", "]", "=", "Mask", "[", "i", "]", "%", "LaneSize", ";", "}", "else", "if", "(", "InLaneMask", "[", "k", "]", "!=", "Mask", "[", "i", "]", "%", "LaneSize", ")", "{", "return", "SDValue", "(", ")", ";", "}", "}", "MVT", "LaneVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "isFloatingPoint", "(", ")", "?", "MVT", "::", "f64", ":", "MVT", "::", "i64", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LaneMask", ";", "LaneMask", ".", "resize", "(", "NumLanes", "*", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLanes", ";", "++", "i", ")", "if", "(", "Lanes", "[", "i", "]", ">=", "<NUM_LIT>", ")", "{", "LaneMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "*", "Lanes", "[", "i", "]", "+", "<NUM_LIT>", ";", "LaneMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "*", "Lanes", "[", "i", "]", "+", "<NUM_LIT>", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LaneVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LaneVT", ",", "V2", ")", ";", "SDValue", "LaneShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "LaneVT", ",", "DL", ",", "V1", ",", "V2", ",", "LaneMask", ")", ";", "LaneShuffle", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "LaneShuffle", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", ";", "NewMask", ".", "resize", "(", "Size", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "NewMask", "[", "i", "]", "=", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", "+", "Mask", "[", "i", "]", "%", "LaneSize", ";", "assert", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "VT", ",", "NewMask", ")", "&&", "<STR_LIT>", "Must not introduce lane crosses at this point!", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "LaneShuffle", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "NewMask", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

617,362

[ "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_vfmsubss3_mask3", "(", "(", "_", "_", "v4sf", ")", "_", "_", "W", ",", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,363

[ "(", "LDRBui", "GPR64sp", ":", "$", "Rn", ",", "uimm12s1", ":", "$", "offset", ")", ",", "bsub", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8i8", "(", "scalar_to_vector", "(", "i32", "(", "extloadi8", "(", "am_indexed8", "GPR64sp", ":", "$", "Rn", ",", "uimm12s1", ":", "$", "offset", ")", ")", ")", ")", ")", ",", "(", "INSERT_SUBREG", "(", "v8i8", "(", "IMPLICIT_DEF", ")", ")", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,364

[ "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

GCC

aarch64

MD

next_suggestion

CPU

617,365

[ "(", "VNx24HI", "<STR_LIT>", ")", "(", "VNx24HF", "<STR_LIT>", ")" ]

[ "(", "define_mode_attr", "vsingle", "[", "(", "VNx32QI", "<STR_LIT>", ")", "(", "VNx16HI", "<STR_LIT>", ")", "(", "VNx16HF", "<STR_LIT>", ")", "(", "VNx16BF", "<STR_LIT>", ")", "(", "VNx8SI", "<STR_LIT>", ")", "(", "VNx8SF", "<STR_LIT>", ")", "(", "VNx4DI", "<STR_LIT>", ")", "(", "VNx4DF", "<STR_LIT>", ")", "(", "VNx48QI", "<STR_LIT>", ")" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

617,366

[ "pred_sel", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "src0_chan", "=", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src1_sel", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src1_chan", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src0_sel", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src0_rel", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src0_chan", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1_sel", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src1_rel", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1_chan", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "index_mode", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,367

[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]

GCC

arm

MD

stmt_completion

CPU

617,368

[ ")", "(", "V4SF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "pf", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,369

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

617,370

[ ",", "MMO", ")", ";" ]

[ "if", "(", "!", "Subtarget", ".", "hasDQI", "(", ")", "&&", "BitcastVT", "==", "MVT", "::", "v8i1", "&&", "LoadVT", "==", "MVT", "::", "i8", ")", "return", "false", ";", "if", "(", "LoadVT", ".", "isVector", "(", ")", "&&", "BitcastVT", ".", "isVector", "(", ")", "&&", "isTypeLegal", "(", "LoadVT", ")", "&&", "isTypeLegal", "(", "BitcastVT", ")", ")", "return", "true", ";", "return", "TargetLowering", "::", "isLoadBitCastBeneficial", "(", "LoadVT", ",", "BitcastVT", ",", "DAG" ]

LLVM

SystemZ

TD

next_suggestion

CPU

617,371

[ "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]

[ "class", "SideEffectTernaryMemMemRRFa", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ",", "RegisterOperand", "cls3", ">", ":", "InstRRFa", "<", "opcode", ",", "(", "outs", "cls1", ":", "$", "R1", ",", "cls2", ":", "$", "R2", ")", ",", "(", "ins", "cls1", ":", "$", "R1src", ",", "cls2", ":", "$", "R2src", ",", "cls3", ":", "$", "R3", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

617,372

[ ",", "<NUM_LIT>", ">", ";" ]

[ "class", "DPADD_U_D_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

sparc

MD

program_repair

CPU

617,373

[ "<FIXS>", "[", "(", "set", "(", "reg", ":", "CCNZ", "CC_REG", ")", "(", "compare", ":", "CCNZ", "(", "minus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "CC_REG", ")", "(", "compare", ":", "CC_NOOV", "(", "minus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_EDGE8L", ")", ")", "]", "<STR_LIT>" ]

LLVM

SNES

TD

stmt_completion

DSP

617,374

[ "[", "SDNPHasChain", ",", "SDNPOutGlue", "]", ">", ";" ]

[ "def", "SNEScallseq_start", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_SNESCallSeqStart", "," ]

GCC

aarch64

MD

stmt_completion

CPU

617,375

[ "UNSPEC_ZIPQ", "UNSPEC_UZPQ", "]", ")" ]

[ "(", "define_int_iterator", "SVE2_x24_PERMUTE", "[", "UNSPEC_ZIP", "UNSPEC_UZP", "]", ")", "(", "define_int_iterator", "SVE2_x24_PERMUTEQ", "[" ]

LLVM

X86

CPP

next_suggestion

CPU

617,376

[ "SDValue", "Result", ";" ]

[ "if", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "V", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "if", "(", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "V", ",", "dl", ",", "DAG", ",", "false", ")", ")", "return", "LD", ";", "EVT", "HVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ExtVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "HVT", ",", "makeArrayRef", "(", "&", "V", "[", "<NUM_LIT>", "]", ",", "NumElems", "/", "<NUM_LIT>", ")", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "HVT", ",", "makeArrayRef", "(", "&", "V", "[", "NumElems", "/", "<NUM_LIT>", "]", ",", "NumElems", "/", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "return", "Concat128BitVectors", "(", "Lower", ",", "Upper", ",", "VT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";", "return", "Concat256BitVectors", "(", "Lower", ",", "Upper", ",", "VT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "NumNonZero", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "Idx", ")", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "V2", ",", "Idx", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "{", "SDValue", "V", "=", "LowerBuildVectorv16i8", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ",", "*", "this", ")", ";", "if", "(", "V", ".", "getNode", "(", ")", ")", "return", "V", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "{", "SDValue", "V", "=", "LowerBuildVectorv8i16", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ",", "*", "this", ")", ";", "if", "(", "V", ".", "getNode", "(", ")", ")", "return", "V", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "{", "SDValue", "V", "=", "LowerBuildVectorv4x32", "(", "Op", ",", "DAG", ",", "Subtarget", ",", "*", "this", ")", ";", "if", "(", "V", ".", "getNode", "(", ")", ")", "return", "V", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "NumElems", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "NumZero", ">", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "bool", "isZero", "=", "!", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ";", "if", "(", "isZero", ")", "V", "[", "i", "]", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "switch", "(", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", "*", "<NUM_LIT>", ")", ")", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "V", "[", "i", "*", "<NUM_LIT>", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "V", "[", "i", "*", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "*", "<NUM_LIT>", "]", ",", "V", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "*", "<NUM_LIT>", "]", ",", "V", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "}", "}", "bool", "Reverse1", "=", "(", "NonZeros", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "Reverse2", "=", "(", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "int", "MaskVec", "[", "]", "=", "{", "Reverse1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Reverse1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "static_cast", "<", "int", ">", "(", "Reverse2", "?", "NumElems", "+", "<NUM_LIT>", ":", "NumElems", ")", ",", "static_cast", "<", "int", ">", "(", "Reverse2", "?", "NumElems", ":", "NumElems", "+", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V", "[", "<NUM_LIT>", "]", ",", "V", "[", "<NUM_LIT>", "]", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "Values", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "VT", ".", "is128BitVector", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "V", "[", "i", "]", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "V", ",", "dl", ",", "DAG", ",", "false", ")", ";", "if", "(", "LD", ".", "getNode", "(", ")", ")", "return", "LD", ";", "SDValue", "Sh", "=", "buildFromShuffleMostly", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Sh", ".", "getNode", "(", ")", ")", "return", "Sh", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{" ]

GCC

tilegx

MD

stmt_completion

VLIW

617,377

[ ")" ]

[ "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

tilegx

CPP

program_repair

VLIW

617,378

[ "<FIXS>", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "<FIXE>" ]

[ "static", "rtxcreate_temp_reg_if_possible", "(", "enum", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "{", "<BUGS>", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "<BUGE>", "}" ]

GCC

pa

CPP

program_repair

CPU

617,379

[ "<FIXS>", "unsigned", "HOST_WIDE_INT", "mask", ";", "<FIXE>" ]

[ "intior_mask_p", "(", "mask", ")", "<BUGS>", "unsigned", "mask", ";", "<BUGE>", "{", "mask", "+=", "mask", "&", "-", "mask", ";", "return", "(", "mask", "&", "(", "mask", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ";" ]

GCC

microblaze

CPP

stmt_completion

MPU

617,380

[ ";" ]

[ "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "SET", ")", "call", "=", "SET_SRC", "(", "call", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "!=", "CALL", ")", "gcc_unreachable", "(", ")", ";", "return", "XEXP", "(", "XEXP", "(", "call", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "NULL_RTX" ]

GCC

ia64

CPP

program_repair

CPU

617,381

[ "<FIXS>", "ia64_invalid_unary_op", "(", "int", "op", ",", "const_tree", "type", ")", "<FIXE>" ]

[ "static", "const", "char", "*", "<BUGS>", "ia64_invalid_unary_op", "(", "int", "op", ",", "tree", "type", ")", "<BUGE>", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "RFmode" ]

GCC

alpha

MD

next_suggestion

MPU

617,382

[ "(", "not", ":", "I48MODE", "(", "xor", ":", "I48MODE" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

program_repair

CPU

617,383

[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]

[ "fpstore", ",", "fpstore", ",", "fpstore", ",", "mftgpr", ",", "fp", ",", "mffgpr", "<STR_LIT>", "length", "<STR_LIT>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "<STR_LIT>", "isa", "<STR_LIT>", "*", ",", "*", ",", "p8v", ",", "p8v", ",", "*", ",", "*", ",", "p9v", ",", "p8v", ",", "p8v", ",", "p8v", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,384

[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qs4" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,385

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

GCC

sh

MD

program_repair

CPU

617,386

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "plus", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,387

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

617,388

[ "getValueSizeInBits", "(", ")", ";" ]

[ "SDValue", "VOp0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "InBits", "=", "VOp0", ".", "getValueSizeInBits", "(", ")", ";", "unsigned", "Bits", "=", "V", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

617,389

[ "$", "Rn", ",", "uimm12s2", ":", "$", "offset", ")", ",", "hsub", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f64", "(", "uint_to_fp", "(", "i32", "(", "zextloadi16", "(", "am_indexed16", "GPR64sp", ":", "$", "Rn", ",", "uimm12s2", ":", "$", "offset", ")", ")", ")", ")", ")", ",", "(", "UCVTFv1i64", "(", "INSERT_SUBREG", "(", "f64", "(", "IMPLICIT_DEF", ")", ")", ",", "(", "LDRHui", "GPR64sp", ":" ]

GCC

rs6000

CPP

stmt_completion

CPU

617,390

[ ")", "_", "mm_add_epi32", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]

GCC

tilegx

MD

program_repair

VLIW

617,391

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "I48MODE", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_extend", ":", "DI", "(", "unspec", ":", "I124MODE", "[", "(", "mem", ":", "I124MODE", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "UNSPEC_NON_TEMPORAL", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,392

[ ",", "createAMDGPUAsmPrinterPass", ")", ";" ]

[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeAMDGPUAsmPrinter", "(", ")", "{", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheR600Target", "(", ")", ",", "llvm", "::", "createR600AsmPrinterPass", ")", ";", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheGCNTarget", "(", ")" ]

LLVM

ARM

CPP

code_generation

CPU

617,393

[ "bool", "ARMFrameInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "return", "false", ";", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

617,394

[ "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{" ]

[ "Result", "=", "decodeInstruction", "(", "DecoderTableMicroMips32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "false", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "hasCOP3", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying COP3_ table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCOP3_32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "hasMips32r6", "(", ")", "&&", "isGP64", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 (GPR64) table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r6_GP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "hasMips32r6", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying Mips32r6_64r6 table (32-bit opcodes):\\n", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMips32r6_64r632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,395

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

617,396

[ ";" ]

[ "class", "BaseIntegerToFP", "<", "bit", "isUnsigned", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "Operand", "immType", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ",", "immType", ":", "$", "scale", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteFCvt", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,397

[ "}" ]

[ "if", "(", "Val", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ARM", "::", "CPSR", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

617,398

[ ")", ".", "getFrameInfo", "(", ")", ";" ]

[ "SDValue", "StoreChain", "=", "SN", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "SN", "->", "getBasePtr", "(", ")", ";", "SDValue", "Value", "=", "SN", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4f64", "||", "Value", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4f32", ")", "{", "EVT", "MemVT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Alignment", "=", "SN", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", ">=", "MemVT", ".", "getStoreSize", "(", ")", ")", "return", "Op", ";", "EVT", "ScalarVT", "=", "Value", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ",", "ScalarMemVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "unsigned", "Stride", "=", "ScalarMemVT", ".", "getStoreSize", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "++", "Idx", ")", "{", "SDValue", "Ex", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "ScalarVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "Idx", ",", "dl", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Store", ";", "if", "(", "ScalarVT", "!=", "ScalarMemVT", ")", "Store", "=", "DAG", ".", "getTruncStore", "(", "StoreChain", ",", "dl", ",", "Ex", ",", "BasePtr", ",", "SN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "ScalarMemVT", ",", "SN", "->", "isVolatile", "(", ")", ",", "SN", "->", "isNonTemporal", "(", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "SN", "->", "getAAInfo", "(", ")", ")", ";", "else", "Store", "=", "DAG", ".", "getStore", "(", "StoreChain", ",", "dl", ",", "Ex", ",", "BasePtr", ",", "SN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "SN", "->", "isVolatile", "(", ")", ",", "SN", "->", "isNonTemporal", "(", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "SN", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "SN", "->", "isIndexed", "(", ")", ")", "{", "assert", "(", "SN", "->", "getAddressingMode", "(", ")", "==", "ISD", "::", "PRE_INC", "&&", "<STR_LIT>", "Unknown addressing mode on vector store", "<STR_LIT>", ")", ";", "Store", "=", "DAG", ".", "getIndexedStore", "(", "Store", ",", "dl", ",", "BasePtr", ",", "SN", "->", "getOffset", "(", ")", ",", "SN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "BasePtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Stride", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ")", ";", "Stores", ".", "push_back", "(", "Store", ")", ";", "}", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "Stores", ")", ";", "if", "(", "SN", "->", "isIndexed", "(", ")", ")", "{", "SDValue", "RetOps", "[", "]", "=", "{", "TF", ",", "Stores", "[", "<NUM_LIT>", "]", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";", "}", "return", "TF", ";", "}", "assert", "(", "SN", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", "Indexed v4i1 stores are not supported", "<STR_LIT>", ")", ";", "assert", "(", "Value", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4i1", "&&", "<STR_LIT>", "Unknown store to lower", "<STR_LIT>", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4f64", ",", "Value", ")", ";", "SDValue", "FPHalfs", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "v4f64", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "dl", ",", "MVT", "::", "v4f64", ",", "Value", ",", "FPHalfs", ",", "FPHalfs", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "MVT", "::", "v4f64", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "ppc_qpx_qvfctiwu", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "Value", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(" ]

GCC

arm

CPP

next_suggestion

CPU

617,399

[ "}" ]

[ "_", "_", "arm_vqrdmlsdhxq_m_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vqrdmlsdhxq_m_sv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]