docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	sparc	MD	program_repair	CPU	617,400	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "ltu", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	617,401	[ "case", "ISD", "::", "XOR", ":" ]	[ "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "{", "NeedTruncation", "=", "true", ";", "ArithOp", "=", "Arith", ";", "}", "}", "}", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ADD", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyToReg", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SETCC", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "STORE", ")", "goto", "default_case", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ArithOp", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "C", "->", "getAPIntValue", "(", ")", ".", "isAllOnesValue", "(", ")", "&&", "!", "Subtarget", "->", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "if", "(", "(", "X86CC", "==", "X86", "::", "COND_E", "\|\|", "X86CC", "==", "X86", "::", "COND_NE", ")", "&&", "Op", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", ">=", "BitWidth", ")", "break", ";", "APInt", "Mask", "=", "ArithOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "?", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ":", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ";", "if", "(", "!", "Mask", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "break", ";", "SDValue", "New", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "VT", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "New", ")", ";", "Op", "=", "New", ";", "}", "break", ";", "case", "ISD", "::", "AND", ":", "if", "(", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "break", ";", "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "OR", ":" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,402	[ "AMDGPU", "::", "EXEC", ",", "RegState", "::", "Implicit", ")", ";" ]	[ "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", "&&", "DstRC", "!=", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "FoldImmediate", "(", "", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";", "bool", "ImpDef", "=", "Def", "->", "isImplicitDef", "(", ")", ";", "while", "(", "!", "ImpDef", "&&", "Def", "&&", "Def", "->", "isCopy", "(", ")", ")", "{", "if", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "break", ";", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "ImpDef", "=", "Def", "&&", "Def", "->", "isImplicitDef", "(", ")", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "!", "Copy", "->", "readsRegister", "(", "AMDGPU", "::", "EXEC", ",", "&", "RI", ")", "&&", "!", "ImpDef", ")", "Copy", ".", "addReg", "(" ]
GCC	arm	CPP	stmt_completion	CPU	617,403	[ "a", ";" ]	[ "_", "_", "arm_vreinterpretq_s32_s8", "(", "int8x16_t", "_", "_", "a", ")", "{", "return", "(", "int32x4_t", ")", "_", "_" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,404	[ "false", ",", "false", ",", "isDead", ")", ";" ]	[ "return", "MachineOperand", "::", "CreateReg", "(", "ARM", "::", "CPSR", ",", "true", "," ]
LLVM	Hexagon	CPP	next_suggestion	DSP	617,405	[ "report_fatal_error", "(", "Stream", ".", "str", "(", ")", ")", ";" ]	[ "LLVM_ATTRIBUTE_NORETURN", "static", "void", "raise_relocation_error", "(", "unsigned", "Width", ",", "unsigned", "Kind", ")", "{", "std", "::", "string", "Text", ";", "raw_string_ostream", "Stream", "(", "Text", ")", ";", "Stream", "<<", "<STR_LIT>", "Unrecognized relocation combination: width=", "<STR_LIT>", "<<", "Width", "<<", "<STR_LIT>", " kind=", "<STR_LIT>", "<<", "Kind", ";" ]
GCC	csky	MD	next_suggestion	CPU	617,406	[ "(", "set", "(", "attr", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "reg", ":", "CC", "CSKY_CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "get_attr_length", "(", "insn", ")", "=", "=", "<NUM_LIT>", ")", "return", "\\\"jbf\\\\t.LCB%=\\ mysplitooo else if (get_attr_length (insn) == 7) mysplitooo return \\\"jbf\\\\t.LCB%=\\ mysplitooo else mysplitooo return \\\"jbt\\\\t%l0\\\" mysplitooo } mysplitooo [(set_attr ", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,407	[ "<NUM_LIT>", ";" ]	[ "def", "L2_loadrubgp", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_c4db48cb", ",", "TypeV2LDST", ">", ",", "Enc_25bef0", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
GCC	arm	MD	stmt_completion	CPU	617,408	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,409	[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	617,410	[ "occupancyCosts", ")", "]", "=", "Root", ";" ]	[ "assert", "(", "Nodes", ".", "empty", "(", ")", ")", ";", "unsigned", "rootoccupancy", "=", "RootOccupied", "?", "STC", ".", "getStackCacheSize", "(", ")", ":", "<NUM_LIT>", ";", "CostPair", "occupancyCosts", "(", "rootoccupancy", ",", "rootoccupancy", ")", ";", "CostPair", "spillCosts", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Root", "=", "new", "SCANode", "(", "node", ",", "occupancyCosts", ",", "maxdisplacment", ",", "spillCosts", ",", "hascallfreepath", ")", ";", "Root", "->", "yId", "=", "yamlId", "++", ";", "Nodes", "[", "std", "::", "make_pair", "(", "node", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,411	[ "const", "{" ]	[ "unsigned", "getScoreRange", "(", "InstCounterType", "T", ")" ]
LLVM	R600	CPP	stmt_completion	GPU	617,412	[ "::", "<STR_LIT>", ":" ]	[ "computeKnownBitsForMinMax", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "DAG", ",", "Depth", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "computeKnownBitsForMinMax", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "DAG", ",", "Depth", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>" ]
GCC	arm	CPP	next_suggestion	CPU	617,413	[ "}" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v4hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
LLVM	SystemZ	CPP	program_repair	CPU	617,414	[ "<FIXS>", "Result", "=", "parseRegister", "(", "Reg", ",", "'", "r", "'", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "<FIXE>" ]	[ "}", "Index", "=", "Reg", ".", "Number", ";", "<BUGS>", "Result", "=", "parseRegister", "(", "Reg", ",", "'", "r", "'", ",", "GR64Regs", ",", "true", ")", ";", "<BUGE>", "if", "(", "Result", "!=", "MatchOperand_Success", ")", "return", "Result", ";", "}" ]
LLVM	X86	TD	next_suggestion	CPU	617,415	[ "}" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
GCC	sparc	MD	stmt_completion	CPU	617,416	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>" ]
GCC	loongarch	CPP	next_suggestion	CPU	617,417	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvftintrz_lu_d", "(", "_", "_", "m256d", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvftintrz_lu_d", "(", "(", "v4f64", ")", "_", "<NUM_LIT>", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	617,418	[ ")", ")", ")" ]	[ "s390_indirect_branch_via_thunk", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "INVALID_REGNUM", ",", "NULL_RTX", ",", "s390_indirect_branch_type_return", ")", "return", "<STR_LIT>", "}", "else", "return", "<STR_LIT>", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]
GCC	msp430	CPP	program_repair	MPU	617,419	[ "<FIXS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "special_convention_function_names", "[", "i", "]", ";", "i", "++", ")", "if", "(", "!", "strcmp", "(", "name", ",", "special_convention_function_names", "[", "i", "]", ")", ")", "<FIXE>" ]	[ "{", "int", "i", ";", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "special_convention_function_names", "[", "i", "]", ";", "i", "++", ")", "if", "(", "!", "strcmp", "(", "name", ",", "special_convention_function_names", "[", "i", "]", ")", ")", "<BUGE>", "return", "true", ";", "return", "false", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,420	[ "if", "(", "LocalMemorySize", "==", "<NUM_LIT>", ")", "LocalMemorySize", "=", "<NUM_LIT>", ";" ]	[ "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize32", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize32,", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize64", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize64,", "<STR_LIT>", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "\|\|", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", "flat-for-global", "<STR_LIT>", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")", "MaxPrivateElementSize", "=", "<NUM_LIT>", ";", "if", "(", "LDSBankCount", "==", "<NUM_LIT>", ")", "LDSBankCount", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{" ]
LLVM	LM32	CPP	stmt_completion	MPU	617,421	[ ")", ";" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "What is the exception register", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,422	[ "return", "true", ";" ]	[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unhandled G_SHL type", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "auto", "UShl", "=", "MIB", ".", "buildInstr", "(", "Opc", ",", "{", "DstReg", "}", ",", "{", "Src1Reg", ",", "Src2Reg", "}", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "UShl", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	617,423	[ "}" ]	[ "if", "(", "allocno", "->", "is_shared", "(", ")", ")", "continue", ";", "auto", "", "group", "=", "allocno", "->", "group", "(", ")", ";", "auto", "", "rep", "=", "group", "->", "color_rep", "(", ")", ";", "auto", "rep_regno", "=", "m_colors", "[", "rep", "->", "color", "]", "->", "hard_regno", ";", "auto", "group_regno", "=", "rep_regno", "+", "group", "->", "color_rep_offset", ";", "allocno", "->", "hard_regno", "=", "group_regno", "+", "allocno", "->", "offset", "", "group", "->", "stride", ";", "}", "for", "(", "auto", "", "allocno", ":", "m_shared_allocnos", ")", "allocno", "->", "hard_regno", "=", "m_allocnos", "[", "allocno", "->", "related_allocno", "]", "->", "hard_regno", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	617,424	[ "=", "CONST_INT" ]	[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "TARGET_ALTIVEC", "&", "&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", "&", "&", "GET_CODE", "(", "op", ")", "=", "=", "AND", "&", "&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=" ]
LLVM	ARM	TD	program_repair	CPU	617,425	[ "<FIXS>", "def", "VMULfd", ":", "N3VD", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VFMULD", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "VMULfq", ":", "N3VQ", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VFMULQ", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>" ]	[ "<STR_LIT>", ",", "v8i8", ",", "v8i8", ",", "int_arm_neon_vmulp", ",", "<NUM_LIT>", ">", ";", "def", "VMULpq", ":", "N3VQInt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "N3RegFrm", ",", "IIC_VMULi16Q", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v16i8", ",", "v16i8", ",", "int_arm_neon_vmulp", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "def", "VMULfd", ":", "N3VD", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBIND", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "v2f32", ",", "v2f32", ",", "fmul", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "def", "VMULfq", ":", "N3VQ", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBINQ", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "v4f32", ",", "v4f32", ",", "fmul", ",", "<NUM_LIT>", ">", ";", "defm", "VMULsl", ":", "N3VSL_HS", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "mul", ">", ";", "def", "VMULslfd", ":", "N3VDSL", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBIND", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v2f32", ",", "fmul", ">", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,426	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	617,427	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "ge", ":", "VSX_F", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,428	[ "const", "override", "{" ]	[ "StringRef", "getPassName", "(", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	617,429	[ ")", ";" ]	[ "OutStreamer", "->", "EmitValue", "(", "OffsExpr", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";", "return", ";", "}", "else", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "if", "(", "Subtarget", "->", "isELFv2ABI", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "MF", "->", "getRegInfo", "(", ")", ".", "use_empty", "(", "PPC", "::", "X2", ")", ")", "{", "const", "PPCFunctionInfo", "", "PPCFI", "=", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "MCSymbol", "", "TOCSymbol", "=", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ".TOC.", "<STR_LIT>", ")", ")", ";", "MCSymbol", "", "GlobalEPSymbol", "=", "PPCFI", "->", "getGlobalEPSymbol", "(", ")", ";", "const", "MCExpr", "", "TOCDeltaExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCSymbol", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "GlobalEPSymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "PPCFI", "->", "getTOCOffsetSymbol", "(", ")", ")", ";", "OutStreamer", "->", "EmitValue", "(", "TOCDeltaExpr", ",", "<NUM_LIT>", ")", ";", "}", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "MCSectionSubPair", "Current", "=", "OutStreamer", "->", "getCurrentSection", "(" ]
GCC	aarch64	MD	next_suggestion	CPU	617,430	[ "set_mem_size", "(", "mem", ",", "GET_MODE_SIZE", "(", "GET_MODE_INNER", "(", "<", "VALLDIF", ":", "MODE", ">", "mode", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,431	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=" ]
LLVM	X86	TD	program_repair	CPU	617,432	[ "<FIXS>", "[", "(", "set", "RFP32", ":", "$", "dst", ",", "X86fpget", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "RFP64", ":", "$", "dst", ",", "X86fpget", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "X86fpset", "RFP32", ":", "$", "src", ")", "]", ">", ",", "Imp", "[", "]", ",", "[", "ST0", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "X86fpset", "RFP64", ":", "$", "src", ")", "]", ">", ",", "Imp", "[", "]", ",", "[", "ST0", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "MOV_Fp3232", ":", "FpI", "(", "ops", "RFP32", ":", "$", "dst", ",", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3264", ":", "FpI", "(", "ops", "RFP64", ":", "$", "dst", ",", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6432", ":", "FpI", "(", "ops", "RFP32", ":", "$", "dst", ",", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6464", ":", "FpI", "(", "ops", "RFP64", ":", "$", "dst", ",", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "<FIXE>" ]	[ "def", "FpGETRESULT32", ":", "FpI_", "(", "ops", "RFP32", ":", "$", "dst", ")", ",", "SpecialFP", ",", "<BUGS>", "[", "(", "set", "RFP32", ":", "$", "dst", ",", "X86fpget", ")", "]", ">", ";", "<BUGE>", "def", "FpGETRESULT64", ":", "FpI_", "(", "ops", "RFP64", ":", "$", "dst", ")", ",", "SpecialFP", ",", "<BUGS>", "[", "(", "set", "RFP64", ":", "$", "dst", ",", "X86fpget", ")", "]", ">", ";", "<BUGE>", "let", "noResults", "=", "<NUM_LIT>", "in", "{", "def", "FpSETRESULT32", ":", "FpI_", "(", "ops", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "<BUGS>", "[", "(", "X86fpset", "RFP32", ":", "$", "src", ")", "]", ">", ",", "Imp", "[", "]", ",", "[", "ST0", "]", ">", ";", "<BUGE>", "def", "FpSETRESULT64", ":", "FpI_", "(", "ops", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "<BUGS>", "[", "(", "X86fpset", "RFP64", ":", "$", "src", ")", "]", ">", ",", "Imp", "[", "]", ",", "[", "ST0", "]", ">", ";", "<BUGE>", "}", "class", "FpI", "dag", "ops", ",", "FPFormat", "fp", ",", "list", "dag", ">", "pattern", ">", ":", "FpI_", "ops", ",", "fp", ",", "pattern", ">", ",", "Requires", "[", "FPStack", "]", ">", ";", "<BUGS>", "def", "MOV_Fp3232", ":", "FpI", "(", "ops", "RFP32", ":", "$", "dst", ",", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3264", ":", "FpI", "(", "ops", "RFP64", ":", "$", "dst", ",", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6432", ":", "FpI", "(", "ops", "RFP32", ":", "$", "dst", ",", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6464", ":", "FpI", "(", "ops", "RFP64", ":", "$", "dst", ",", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "<BUGE>", "multiclass", "FPBinary_rr", "SDNode", "OpNode", ">", "{" ]
GCC	xtensa	CPP	stmt_completion	MPU	617,433	[ ")", "return", "<NUM_LIT>", ";" ]	[ "static", "int", "xtensa_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "to", "&&", "from", "!=", "BR_REGS", "&&", "to", "!=", "BR_REGS" ]
LLVM	IA64	TD	stmt_completion	CPU	617,434	[ "or", "GR", ":", "$", "src1", ",", "GR", ":", "$", "src2", ")", ")", "]", ">", ",", "isA", ";" ]	[ "def", "OR", ":", "AForm_DAG", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GR", ":", "$", "dst", ")", ",", "(", "ins", "GR", ":", "$", "src1", ",", "GR", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR", ":", "$", "dst", ",", "(" ]
LLVM	Mips	CPP	next_suggestion	CPU	617,435	[ "}" ]	[ "FunctionPass", "*", "createMipsPreLegalizeCombiner", "(", ")", "{", "return", "new", "MipsPreLegalizerCombiner", "(", ")", ";" ]
GCC	i386	MD	program_repair	CPU	617,436	[ "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "and", ":", "avx512fmaskmode", ">", "(", "unspec", ":", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PCMP", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
GCC	i386	CPP	next_suggestion	CPU	617,437	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_shufflehi_epi16", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pshufhw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_", "v32hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]
GCC	rs6000	MD	program_repair	CPU	617,438	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "unsigned_float", ":", "IEEE128", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,439	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	617,440	[ "}" ]	[ "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	617,441	[ ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "nImmSplatI16AsmOperand" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,442	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=" ]
GCC	i386	CPP	code_generation	CPU	617,443	[ "static", "void", "get_scratch_register_on_entry", "(", "struct", "scratch_reg", "", "sr", ")", "{", "int", "regno", ";", "sr", "->", "saved", "=", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "regno", "=", "R11_REG", ";", "}", "else", "{", "tree", "decl", "=", "current_function_decl", ",", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "bool", "fastcall_p", "=", "lookup_attribute", "(", "<STR_LIT>", "fastcall", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", "!=", "NULL_TREE", ";", "bool", "thiscall_p", "=", "lookup_attribute", "(", "<STR_LIT>", "thiscall", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", "!=", "NULL_TREE", ";", "bool", "static_chain_p", "=", "DECL_STATIC_CHAIN", "(", "decl", ")", ";", "int", "regparm", "=", "ix86_function_regparm", "(", "fntype", ",", "decl", ")", ";", "int", "drap_regno", "=", "crtl", "->", "drap_reg", "?", "REGNO", "(", "crtl", "->", "drap_reg", ")", ":", "INVALID_REGNUM", ";", "if", "(", "(", "regparm", "<", "<NUM_LIT>", "\|\|", "(", "fastcall_p", "&&", "!", "static_chain_p", ")", ")", "&&", "drap_regno", "!=", "AX_REG", ")", "regno", "=", "AX_REG", ";", "else", "if", "(", "thiscall_p", "&&", "!", "static_chain_p", "&&", "drap_regno", "!=", "AX_REG", ")", "regno", "=", "AX_REG", ";", "else", "if", "(", "regparm", "<", "<NUM_LIT>", "&&", "!", "thiscall_p", "&&", "drap_regno", "!=", "DX_REG", ")", "regno", "=", "DX_REG", ";", "else", "if", "(", "regparm", "<", "<NUM_LIT>", "&&", "!", "fastcall_p", "&&", "!", "thiscall_p", "&&", "!", "static_chain_p", "&&", "drap_regno", "!=", "CX_REG", ")", "regno", "=", "CX_REG", ";", "else", "if", "(", "ix86_save_reg", "(", "BX_REG", ",", "true", ",", "false", ")", ")", "regno", "=", "BX_REG", ";", "else", "if", "(", "!", "(", "regparm", "==", "<NUM_LIT>", "&&", "static_chain_p", ")", "&&", "ix86_save_reg", "(", "SI_REG", ",", "true", ",", "false", ")", ")", "regno", "=", "SI_REG", ";", "else", "if", "(", "ix86_save_reg", "(", "DI_REG", ",", "true", ",", "false", ")", ")", "regno", "=", "DI_REG", ";", "else", "{", "regno", "=", "(", "drap_regno", "==", "AX_REG", "?", "DX_REG", ":", "AX_REG", ")", ";", "sr", "->", "saved", "=", "true", ";", "}", "}", "sr", "->", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "if", "(", "sr", "->", "saved", ")", "{", "rtx_insn", "", "insn", "=", "emit_insn", "(", "gen_push", "(", "sr", "->", "reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}" ]	[ "Return", "a", "short-lived", "scratch", "register", "for", "use", "on", "function", "entry", ".", "In", "32-bit", "mode", ",", "it", "is", "valid", "only", "after", "the", "registers", "are", "saved", "in", "the", "prologue", ".", "This", "register", "must", "be", "released", "by", "means", "of", "release_scratch_register_on_entry", "once", "it", "is", "dead", "." ]
GCC	aarch64	CPP	next_suggestion	CPU	617,444	[ "builder", ".", "finalize", "(", ")", ";" ]	[ "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", ")", "return", "false", ";", "unsigned", "int", "factor", "=", "vector_element_size", "(", "GET_MODE_NUNITS", "(", "VNx16BImode", ")", ",", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "unsigned", "int", "npatterns", "=", "CONST_VECTOR_NPATTERNS", "(", "x", ")", "*", "factor", ";", "unsigned", "int", "nelts_per_pattern", "=", "CONST_VECTOR_NELTS_PER_PATTERN", "(", "x", ")", ";", "builder", ".", "new", "_", "vector", "(", "VNx16BImode", ",", "npatterns", ",", "nelts_per_pattern", ")", ";", "unsigned", "int", "nelts", "=", "const_vector_encoded_nelts", "(", "x", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "++", "i", ")", "{", "rtx", "elt", "=", "CONST_VECTOR_ENCODED_ELT", "(", "x", ",", "i", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "builder", ".", "quick_push", "(", "elt", ")", ";", "for", "(", "unsigned", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "factor", ";", "++", "j", ")", "builder", ".", "quick_push", "(", "const0_rtx", ")", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,445	[ "A64FXGI03", "]", ">", "{" ]	[ "def", "A64FXWrite_ABAL", ":", "SchedWriteRes", "<", "[" ]
GCC	mips	CPP	stmt_completion	CPU	617,446	[ ")", ";" ]	[ "emit_insn", "(", "gen_ls2_alu1_turn_enabled_insn", "(", ")", ")", ";", "mips_ls2", ".", "alu1_turn_enabled_insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_ls2_alu2_turn_enabled_insn", "(", ")", ")", ";", "mips_ls2", ".", "alu2_turn_enabled_insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_ls2_falu1_turn_enabled_insn", "(", ")", ")", ";", "mips_ls2", ".", "falu1_turn_enabled_insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(" ]
LLVM	PIC16	CPP	next_suggestion	MPU	617,447	[ "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", "Exported Variables - END", "<STR_LIT>", ")", ";" ]	[ "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", "Exported Variables - BEGIN", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "OutStreamer", ".", "EmitRawText", "(", "MAI", "->", "getGlobalDirective", "(", ")", "+", "Twine", "(", "Mang", "->", "getSymbol", "(", "Items", "[", "j", "]", ")", "->", "getName", "(", ")", ")", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	617,448	[ "<FIXS>", "bool", "X86DAGToDAGISel", "::", "matchVectorAddressRecursively", "(", "SDValue", "N", ",", "X86ISelAddressMode", "&", "AM", ",", "unsigned", "Depth", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "MatchVectorAddress: ", "<STR_LIT>", ";", "AM", ".", "dump", "(", "CurDAG", ")", ";", "}", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "return", "matchAddressBase", "(", "N", ",", "AM", ")", ";", "<FIXE>" ]	[ "return", "false", ";", "}", "<BUGS>", "bool", "X86DAGToDAGISel", "::", "matchVectorAddress", "(", "SDValue", "N", ",", "X86ISelAddressMode", "&", "AM", ")", "{", "<BUGE>", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "Constant", ":", "{" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,449	[ "Success", ";" ]	[ "unsigned", "Hint", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Hint", ")", ")", ";", "return", "MCDisassembler", "::" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,450	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";" ]	[ "class", "BranchCond", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "ccode", ":", "$", "cond", ",", "am_brcond", ":", "$", "target", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "AArch64brcond", "bb", ":", "$", "target", ",", "imm", ":", "$", "cond", ",", "NZCV", ")", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Patmos	CPP	code_generation	VLIW	617,451	[ "void", "SPScope", "::", "dump", "(", "raw_ostream", "&", "os", ",", "unsigned", "indent", ",", "bool", "recursive", ")", "const", "{", "os", ".", "indent", "(", "indent", ")", "<<", "<STR_LIT>", "Scope[", "<STR_LIT>", "<<", "this", "<<", "<STR_LIT>", "]:\\n", "<STR_LIT>", ";", "auto", "blocks", "=", "getFcfgBlocks", "(", ")", ";", "for", "(", "auto", "block", ":", "blocks", ")", "{", "if", "(", "isSubheader", "(", "block", ")", ")", "{", "block", "->", "printID", "(", "os", ".", "indent", "(", "indent", "+", "<NUM_LIT>", ")", ")", "<<", "<STR_LIT>", "<SUBHEADER>\\n", "<STR_LIT>", ";", "}", "else", "{", "block", "->", "dump", "(", "os", ",", "indent", "+", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "recursive", ")", "{", "os", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "for", "(", "auto", "subscope", ":", "Priv", "->", "Subscopes", ")", "{", "subscope", "->", "dump", "(", "os", ",", "indent", "+", "<NUM_LIT>", ",", "true", ")", ";", "}", "}", "}" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]
LLVM	SystemZ	CPP	stmt_completion	CPU	617,452	[ ")", ";" ]	[ "unsigned", "Base", ",", "Index", ";", "bool", "IsVector", ";", "const", "MCExpr", "", "Disp", ";", "const", "MCExpr", "", "Length", ";", "if", "(", "parseAddress", "(", "Base", ",", "Disp", ",", "Index", ",", "IsVector", ",", "Length", ",", "Regs", ",", "RegKind", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "IsVector", "&&", "MemKind", "!=", "BDVMem", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid use of vector addressing", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "IsVector", "&&", "MemKind", "==", "BDVMem", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "vector index required in address", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Index", "&&", "MemKind", "!=", "BDXMem", "&&", "MemKind", "!=", "BDVMem", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid use of indexed addressing", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Length", "&&", "MemKind", "!=", "BDLMem", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid use of length addressing", "<STR_LIT>" ]
GCC	msp430	CPP	next_suggestion	MPU	617,453	[ "fclose", "(", "devices_csv_file", ")", ";" ]	[ "for", "(", "i", "=", "MSP430_GCC_INCLUDE_DIR", ";", "i", "<=", "COLLECT_GCC", ";", "i", "++", ")", "{", "char", "", "t_devices_loc", ";", "char", "", "val", "=", "getenv", "(", "env_vars", "[", "i", "]", ")", ";", "if", "(", "val", "==", "NULL", ")", "continue", ";", "t_devices_loc", "=", "xstrdup", "(", "val", ")", ";", "if", "(", "i", "==", "MSP430_GCC_INCLUDE_DIR", ")", "{", "if", "(", "!", "IS_DIR_SEPARATOR", "(", "t_devices_loc", "[", "strlen", "(", "t_devices_loc", ")", "-", "<NUM_LIT>", "]", ")", ")", "t_devices_loc", "=", "concat", "(", "t_devices_loc", ",", "dirsep", ",", "NULL", ")", ";", "}", "else", "if", "(", "i", "==", "GCC_EXEC_PREFIX", ")", "extract_devices_dir_from_exec_prefix", "(", "&", "t_devices_loc", ")", ";", "else", "if", "(", "i", "==", "COLLECT_GCC", ")", "extract_devices_dir_from_collect_gcc", "(", "&", "t_devices_loc", ")", ";", "t_devices_loc", "=", "concat", "(", "t_devices_loc", ",", "<STR_LIT>", "devices.csv", "<STR_LIT>", ",", "NULL", ")", ";", "devices_csv_file", "=", "fopen", "(", "t_devices_loc", ",", "<STR_LIT>", "r", "<STR_LIT>", ")", ";", "if", "(", "devices_csv_file", "!=", "NULL", ")", "{" ]
LLVM	ARM	CPP	program_repair	CPU	617,454	[ "<FIXS>", "return", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<NUM_LIT>", ")", "\|\|", "(", "Val", "==", "std", "::", "numeric_limits", "int32_t", ">", "::", "min", "(", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "<BUGS>", "return", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<NUM_LIT>", ")", "\|\|", "(", "Val", "==", "INT32_MIN", ")", ";", "<BUGE>", "}", "bool", "isAlignedMemory", "(", ")", "const", "{", "return", "isMemNoOffset", "(", "true", ")", ";", "}", "bool", "isAlignedMemoryNone", "(", ")", "const", "{", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isDupAlignedMemoryNone", "(", ")", "const", "{", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isAlignedMemory16", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isDupAlignedMemory16", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isAlignedMemory32", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isDupAlignedMemory32", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isAlignedMemory64", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isDupAlignedMemory64", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isAlignedMemory64or128", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,455	[ ",", "NumVGPRs", ")", ",", "getVGPREncodingGranule", "(", "STI", ")", ")", ";" ]	[ "unsigned", "getNumVGPRBlocks", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "NumVGPRs", ")", "{", "NumVGPRs", "=", "alignTo", "(", "std", "::", "max", "(", "<NUM_LIT>", "u" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,456	[ ")", "{" ]	[ "static", "bool", "parseCachePolicy", "(", "SDValue", "CachePolicy", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "", "GLC", ",", "SDValue", "", "SLC", ",", "SDValue", "", "DLC", ")", "{", "auto", "CachePolicyConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CachePolicy", ".", "getNode", "(", ")", ")", ";", "uint64_t", "Value", "=", "CachePolicyConst", "->", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "CachePolicy", ")", ";", "if", "(", "GLC", ")", "{", "", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "DLC" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,457	[ "SI Lower control flow instructions", "<STR_LIT>", ";" ]	[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,458	[ "I", ")", "{" ]	[ "Register", "StackPtrReg", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createLLVMDefAspaceCfa", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "StackPtrReg", ",", "false", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "static", "const", "char", "PCEncodedInst", "[", "]", "=", "{", "dwarf", "::", "DW_CFA_expression", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_regx", ")", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_piece", ")", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_regx", ")", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_piece", ")", ",", "<NUM_LIT>", "}", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createEscape", "(", "nullptr", ",", "StringRef", "(", "PCEncodedInst", ",", "sizeof", "(", "PCEncodedInst", ")", ")", ")", ")", ";", "BitVector", "IsCalleeSaved", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "CSRegs", "[", "I", "]", ";", "++" ]
GCC	m68k	CPP	program_repair	MPU	617,459	[ "<FIXS>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "<FIXE>" ]	[ "const", "char", "", "output_move_himode", "(", "rtx", "", "operands", ")", "{", "<BUGS>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "<BUGE>", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", "&&", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	AMDGPU	CPP	code_generation	GPU	617,460	[ "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "assert", "(", "SaveBlocks", ".", "empty", "(", ")", "&&", "RestoreBlocks", ".", "empty", "(", ")", ")", ";", "calculateSaveRestoreBlocks", "(", "MF", ")", ";", "bool", "HasCSRs", "=", "spillCalleeSavedRegs", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "}", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "\|\|", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", "failed to spill SGPR to VGPR when allocated", "<STR_LIT>", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "MadeChange", "=", "true", ";", "}", "else", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "return", "MadeChange", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC	alpha	MD	stmt_completion	MPU	617,461	[ "]", ")" ]	[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CVTLQ", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	m32c	CPP	stmt_completion	MPU	617,462	[ ",", "<STR_LIT>", "\\tpushc\\tflg\\n", "<STR_LIT>", ")", ";" ]	[ "void", "m32c_output_reg_push", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s" ]
GCC	avr	MD	next_suggestion	MPU	617,463	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "ALL1", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,464	[ "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";" ]	[ "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "", ",", "<NUM_LIT>", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
GCC	alpha	MD	stmt_completion	MPU	617,465	[ ")", "]", ")" ]	[ "(", "define_mode_iterator", "RELOAD12", "[", "QI", "HI", "CQI", "]", ")", "(", "define_mode_attr", "reloadmode", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "CQI", "<STR_LIT>" ]
GCC	tilepro	MD	stmt_completion	VLIW	617,466	[ ":", "SI" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high" ]
GCC	rs6000	CPP	code_generation	CPU	617,467	[ "bool", "toc_relative_expr_p", "(", "const_rtx", "op", ",", "bool", "strict", ",", "const_rtx", "", "tocrel_base_ret", ",", "const_rtx", "", "tocrel_offset_ret", ")", "{", "if", "(", "!", "TARGET_TOC", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "{", "if", "(", "strict", "&&", "!", "(", "GET_CODE", "(", "op", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "INT_REG_OK_FOR_BASE_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LO_SUM", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "}", "const_rtx", "tocrel_base", "=", "op", ";", "const_rtx", "tocrel_offset", "=", "const0_rtx", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "add_cint_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "op", ")", ")", ")", "{", "tocrel_base", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "tocrel_offset", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "tocrel_base_ret", ")", "", "tocrel_base_ret", "=", "tocrel_base", ";", "if", "(", "tocrel_offset_ret", ")", "", "tocrel_offset_ret", "=", "tocrel_offset", ";", "return", "(", "GET_CODE", "(", "tocrel_base", ")", "==", "UNSPEC", "&&", "XINT", "(", "tocrel_base", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", ";", "}" ]	[ "Return", "true", "if", "OP", "is", "a", "toc", "pointer", "relative", "address", "(", "the", "output", "of", "create_TOC_reference", ")", ".", "If", "STRICT", ",", "do", "not", "match", "high", "part", "or", "non-split", "-mcmodel=large/medium", "toc", "pointer", "relative", "addresses", "." ]
LLVM	X86	CPP	next_suggestion	CPU	617,468	[ "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8f64", ",", "Mask", ",", "RepeatedMask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8f64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";" ]	[ "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v8f64", ",", "Mask", ")", ")", "{", "unsigned", "VPERMILPMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "\|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8f64", ",", "V1", ",", "DAG", ".", "getTargetConstant", "(", "VPERMILPMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,469	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "No, accesses aren't consecutive.\\n", "<STR_LIT>", ")", ";" ]	[ "return", "false", ";", "}", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "OK: accesses are consecutive.\\n", "<STR_LIT>", ")", ";", "return", "true", ";", "}" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	617,470	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "HasImm", "=", "hasImm", ";", "let", "immOpNum", "=", "!", "if", "(", "hasImm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	617,471	[ ")", "]" ]	[ "(", "ANY_DIV", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	avr	CPP	program_repair	MPU	617,472	[ "<FIXS>", "avr_rtx_costs", "(", "x", ",", "code", ",", "outer", ",", "opno", ",", "&", "total", ",", "speed", ")", ";", "<FIXE>" ]	[ "}", "total", "=", "<NUM_LIT>", ";", "<BUGS>", "avr_rtx_costs", "(", "x", ",", "code", ",", "outer", ",", "&", "total", ",", "speed", ")", ";", "<BUGE>", "return", "total", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,473	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm6", ";" ]
GCC	s390	CPP	stmt_completion	MPU	617,474	[ ",", "s390_vector_abi", ")", ";" ]	[ "cgraph_node", "*", "cnode", ";", "FOR_EACH_VARIABLE", "(", "vnode", ")", "if", "(", "TREE_PUBLIC", "(", "vnode", "->", "decl", ")", ")", "s390_check_type_for_vector_abi", "(", "TREE_TYPE", "(", "vnode", "->", "decl", ")", ",", "false", ",", "false", ")", ";", "FOR_EACH_FUNCTION", "(", "cnode", ")", "if", "(", "TREE_PUBLIC", "(", "cnode", "->", "decl", ")", ")", "s390_check_type_for_vector_abi", "(", "TREE_TYPE", "(", "cnode", "->", "decl", ")", ",", "false", ",", "false", ")", ";", "if", "(", "s390_vector_abi", "!=", "<NUM_LIT>", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.gnu_attribute 8, %d\\n", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	617,475	[ "MCWinCOFFStreamer", "::", "FinishImpl", "(", ")", ";" ]	[ "void", "X86WinCOFFStreamer", "::", "FinishImpl", "(", ")", "{", "EmitFrames", "(", "nullptr", ")", ";", "EmitWindowsUnwindTables", "(", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	617,476	[ ":", "$", "base", ")", ";" ]	[ "def", "MemNoOffsetAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "addr_offset_none", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MemNoOffsetAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,477	[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,478	[ "Reloc", "::", "PIC_", ")", ";" ]	[ "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isLittle", ")", ",", "DataLayout", "(", "isLittle", "?", "std", "::", "string", "(", "<STR_LIT>", "e-p:32:32:32-i8:8:32-i16:16:32-n32", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "E-p:32:32:32-i8:8:32-i16:16:32-n32", "<STR_LIT>", ")", ")", ",", "InstrInfo", "(", "", "this", ")", ",", "FrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsUp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "TLInfo", "(", "", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Default", ")", "{", "if", "(", "Subtarget", ".", "isABI_O32", "(", ")", ")", "setRelocationModel", "(" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	617,479	[ "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{" ]	[ "static", "DecodeStatus", "decodeLoopStepImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	617,480	[ ":", "$", "src2", ",", "V128", ":", "$", "src1", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FCMGTv2f64", "V128", ":", "$", "dst", ",", "V128" ]
LLVM	AMDGPU	CPP	program_repair	GPU	617,481	[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "<FIXE>" ]	[ "if", "(", "UnusedLowSGPR", "&&", "TRI", "->", "getHWRegIndex", "(", "UnusedLowSGPR", ")", "TRI", "->", "getHWRegIndex", "(", "FuncInfo", "->", "getSGPRForEXECCopy", "(", ")", ")", ")", "FuncInfo", "->", "setSGPRForEXECCopy", "(", "UnusedLowSGPR", ")", ";", "}", "else", "{", "<BUGS>", "<BUGE>", "FuncInfo", "->", "setSGPRForEXECCopy", "(", "AMDGPU", "::", "NoRegister", ")", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "<BUGS>", "if", "(", "NewReservedRegs", ")", "{", "for", "(", "Register", "Reg", ":", "FuncInfo", "->", "getWWMReservedRegs", "(", ")", ")", "MRI", ".", "reserveReg", "(", "Reg", ",", "TRI", ")", ";", "}", "<BUGE>", "return", "MadeChange", ";", "}", "delete", "d", "file", "mode", "<NUM_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,482	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,483	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "f64", ",", "Fmas", ",", "Y", ",", "X", ")", ";" ]	[ "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "f64", ",", "MVT", "::", "i1", ")", ";", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FNEG", ",", "SL", ",", "MVT", "::", "f64", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "f64", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "SL", ",", "MVT", "::", "f64", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "Scale1BC", ",", "Hi", ")", ";", "SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "MVT", "::", "i1", ",", "DenHi", ",", "Scale0Hi", ",", "ISD", "::", "SETEQ", ")", ";", "SDValue", "CmpNum", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "MVT", "::", "i1", ",", "NumHi", ",", "Scale1Hi", ",", "ISD", "::", "SETEQ", ")", ";", "Scale", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SL", ",", "MVT", "::", "i1", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "Fmas", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "f64", ",", "Fma4", ",", "Fma3", ",", "Mul", ",", "Scale", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	617,484	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	CPP	program_repair	CPU	617,485	[ "<FIXS>", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "<FIXE>" ]	[ "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "Limit", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "", "MBBI", ";", "<BUGS>", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "++", "Count", ";", "<BUGE>", "if", "(", "isMatchingUpdateInsn", "(", "", "I", ",", "MI", ",", "BaseReg", ",", "UnscaledOffset", ")", ")" ]
GCC	s390	MD	stmt_completion	MPU	617,486	[ "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PIC16	CPP	next_suggestion	MPU	617,487	[ "}" ]	[ "inline", "static", "bool", "isLocalToFunc", "(", "std", "::", "string", "&", "FuncName", ",", "std", "::", "string", "&", "VarName", ")", "{", "if", "(", "VarName", ".", "find", "(", "FuncName", "+", "<STR_LIT>", ".auto.", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", "\|\|", "VarName", ".", "find", "(", "FuncName", "+", "<STR_LIT>", ".arg.", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "return", "true", ";", "return", "false", ";" ]
GCC	mips	MD	program_repair	CPU	617,488	[ "<FIXS>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label2", ")", ")", ")", "<FIXE>" ]	[ "emit_jump_insn", "(", "gen_cbranchsf4", "(", "test", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reg1", ",", "label1", ")", ")", "emit_insn", "(", "gen_fix_truncsfsi2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label2", ")", ")", ")", "<BUGE>", "emit_barrier", "(", ")", "emit_label", "(", "label1", ")" ]
GCC	i386	MD	program_repair	CPU	617,489	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MASKED_EQ", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	CellSPU	TD	stmt_completion	MPU	617,490	[ ",", "[", "]", ">", ";" ]	[ "def", "ORXv4i32", ":", "RRForm", "<", "<NUM_LIT>", ",", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ",", "VECREG", ":", "$", "rB", ")", ",", "<STR_LIT>", ",", "IntegerOp" ]
GCC	mep	CPP	stmt_completion	CPU	617,491	[ "=", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "pragma_htab", ")", "pragma_htab", "=", "hash_map", "<", "const", "char", "", ",", "pragma_entry", ",", "pragma_traits", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "bool", "existed", ";", "const", "char", "", "name", "=", "ggc_strdup", "(", "funcname", ")", ";", "pragma_entry", "*", "slot", "=", "&", "pragma_htab", "->", "get_or_insert", "(", "name", ",", "&", "existed", ")", ";", "if", "(", "!", "existed", ")", "{", "slot", "->", "flag" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,492	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "T_load_pr", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "MemAccessSize", "AccessSz", ">", ":", "LDInstPI", "<", "(", "outs", "RC", ":", "$", "dst", ",", "IntRegs", ":", "$", "_dst_", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ModRegs", ":", "$", "src2", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "let", "accessSize", "=", "AccessSz", ";", "let", "IClass", "=", "<NUM_LIT>", ";" ]
GCC	nios2	MD	stmt_completion	MPU	617,493	[ "]", ")" ]	[ "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "nios2_fpu_insn_asm", "(", "n2fpu_fextsd", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	VE	CPP	stmt_completion	CPU	617,494	[ "::", "Other", ",", "Custom", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "IntVT", ",", "Legal", ")", ";", "LegalizeAction", "Act", "=", "(", "IntVT", "==", "MVT", "::", "i32", ")", "?", "Promote", ":", "Legal", ";", "setOperationAction", "(", "ISD", "::", "BITREVERSE", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "AND", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "OR", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "XOR", ",", "IntVT", ",", "Act", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "for", "(", "MVT", "FPVT", ":", "MVT", "::", "fp_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FP16_TO_FP", ",", "FPVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_FP16", ",", "FPVT", ",", "Expand", ")", ";", "}", "for", "(", "MVT", "VT", ":", "MVT", "::", "fp_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FNEG", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "FDIV", ",", "MVT", "::", "f128", ",", "Expand", ")", ";", "for", "(", "MVT", "FPVT", ":", "{", "MVT", "::", "f32", ",", "MVT", "::", "f64", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "ConstantFP", ",", "FPVT", ",", "Legal", ")", ";", "}", "for", "(", "MVT", "VT", ":", "MVT", "::", "fp_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FABS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOPYSIGN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSQRT", ",", "VT", ",", "Expand", ")", ";", "}", "setMaxAtomicSizeInBitsSupported", "(", "<NUM_LIT>", ")", ";", "setMinCmpXchgSizeInBits", "(", "<NUM_LIT>", ")", ";", "setSupportsUnalignedAtomics", "(", "false", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "for", "(", "MVT", "VT", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ATOMIC_SWAP", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_ADD", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_SUB", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_AND", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_OR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_CMP_SWAP_WITH_SUCCESS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_CLR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_XOR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_NAND", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MIN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MAX", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMIN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMAX", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "EH_SJLJ_LONGJMP", ",", "MVT" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,495	[ ",", "CLASTA_RPZ_H", ",", "CLASTA_RPZ_S", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_29Cyc_GI0256", "]", ",", "(", "instrs", "CLASTA_RPZ_B", ",", "CLASTA_RPZ_D" ]
GCC	xtensa	MD	stmt_completion	MPU	617,496	[ "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM	CSKY	CPP	next_suggestion	CPU	617,497	[ "}" ]	[ "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "ISAFlag", ")", ";", "unsigned", "ISAExtFlag", "=", "<NUM_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "ISAExtFlag", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "bool", "hasAnyFloatExt", "=", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "hasAnyFloatExt", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "hasAnyFloatExt", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "HardFPFlag", "=", "<NUM_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "HardFPFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "HardFPFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "HardFPFlag", "\|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "HardFPFlag", "!=", "<NUM_LIT>", ")", "{", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "emitTextAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "IEEE 754", "<STR_LIT>", ")", ";", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "HardFPFlag", ")", ";", "}" ]
GCC	sparc	CPP	stmt_completion	CPU	617,498	[ ")", ";" ]	[ "static", "void", "assign_int_registers", "(", "int", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "intoffset", "=", "data", "->", "intoffset", ";", "machine_mode", "mode", ";", "int", "nregs", ";", "if", "(", "!", "compute_int_layout", "(", "bitpos", ",", "data", ",", "&", "nregs", ")", ")", "return", ";", "if", "(", "intoffset", "%", "BITS_PER_WORD", "!=", "<NUM_LIT>", ")", "mode", "=", "smallest_int_mode_for_size", "(", "BITS_PER_WORD", "-", "intoffset", "%", "BITS_PER_WORD", ")", ";", "else", "mode", "=", "word_mode", ";", "const", "int", "this_slotno", "=", "data", "->", "slotno", "+", "intoffset", "/", "BITS_PER_WORD", ";", "unsigned", "int", "regno", "=", "data", "->", "regbase", "+", "this_slotno", ";", "intoffset", "/", "=", "BITS_PER_UNIT", ";", "do", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "XVECEXP", "(", "data", "->", "ret", ",", "<NUM_LIT>", ",", "data", "->", "stack", "+", "data", "->", "nregs", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "GEN_INT", "(", "intoffset", ")", ")", ";", "data", "->", "nregs", "+=", "<NUM_LIT>", ";", "mode", "=", "word_mode", ";", "regno", "+=", "<NUM_LIT>", ";", "intoffset", "=", "(", "intoffset", "\|", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ";", "}", "while", "(", "--", "nregs", ">", "<NUM_LIT>" ]
LLVM	MBlaze	CPP	stmt_completion	MPU	617,499	[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return" ]

GCC

sparc

MD

program_repair

CPU

617,400

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "ltu", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

617,401

[ "case", "ISD", "::", "XOR", ":" ]

[ "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "{", "NeedTruncation", "=", "true", ";", "ArithOp", "=", "Arith", ";", "}", "}", "}", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ADD", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyToReg", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SETCC", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "STORE", ")", "goto", "default_case", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ArithOp", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "C", "->", "getAPIntValue", "(", ")", ".", "isAllOnesValue", "(", ")", "&&", "!", "Subtarget", "->", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "if", "(", "(", "X86CC", "==", "X86", "::", "COND_E", "||", "X86CC", "==", "X86", "::", "COND_NE", ")", "&&", "Op", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", ">=", "BitWidth", ")", "break", ";", "APInt", "Mask", "=", "ArithOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "?", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ":", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ";", "if", "(", "!", "Mask", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "break", ";", "SDValue", "New", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "VT", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "New", ")", ";", "Op", "=", "New", ";", "}", "break", ";", "case", "ISD", "::", "AND", ":", "if", "(", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "break", ";", "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "OR", ":" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,402

[ "AMDGPU", "::", "EXEC", ",", "RegState", "::", "Implicit", ")", ";" ]

[ "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", "&&", "DstRC", "!=", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";", "bool", "ImpDef", "=", "Def", "->", "isImplicitDef", "(", ")", ";", "while", "(", "!", "ImpDef", "&&", "Def", "&&", "Def", "->", "isCopy", "(", ")", ")", "{", "if", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "break", ";", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "ImpDef", "=", "Def", "&&", "Def", "->", "isImplicitDef", "(", ")", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "!", "Copy", "->", "readsRegister", "(", "AMDGPU", "::", "EXEC", ",", "&", "RI", ")", "&&", "!", "ImpDef", ")", "Copy", ".", "addReg", "(" ]

GCC

arm

CPP

stmt_completion

CPU

617,403

[ "a", ";" ]

[ "_", "_", "arm_vreinterpretq_s32_s8", "(", "int8x16_t", "_", "_", "a", ")", "{", "return", "(", "int32x4_t", ")", "_", "_" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,404

[ "false", ",", "false", ",", "isDead", ")", ";" ]

[ "return", "MachineOperand", "::", "CreateReg", "(", "ARM", "::", "CPSR", ",", "true", "," ]

LLVM

Hexagon

CPP

next_suggestion

DSP

617,405

[ "report_fatal_error", "(", "Stream", ".", "str", "(", ")", ")", ";" ]

[ "LLVM_ATTRIBUTE_NORETURN", "static", "void", "raise_relocation_error", "(", "unsigned", "Width", ",", "unsigned", "Kind", ")", "{", "std", "::", "string", "Text", ";", "raw_string_ostream", "Stream", "(", "Text", ")", ";", "Stream", "<<", "<STR_LIT>", "Unrecognized relocation combination: width=", "<STR_LIT>", "<<", "Width", "<<", "<STR_LIT>", " kind=", "<STR_LIT>", "<<", "Kind", ";" ]

GCC

csky

MD

next_suggestion

CPU

617,406

[ "(", "set", "(", "attr", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "reg", ":", "CC", "CSKY_CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "get_attr_length", "(", "insn", ")", "=", "=", "<NUM_LIT>", ")", "return", "\\\"jbf\\\\t.LCB%=\\ mysplitooo else if (get_attr_length (insn) == 7) mysplitooo return \\\"jbf\\\\t.LCB%=\\ mysplitooo else mysplitooo return \\\"jbt\\\\t%l0\\\" mysplitooo } mysplitooo [(set_attr ", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,407

[ "<NUM_LIT>", ";" ]

[ "def", "L2_loadrubgp", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_c4db48cb", ",", "TypeV2LDST", ">", ",", "Enc_25bef0", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

GCC

arm

MD

stmt_completion

CPU

617,408

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,409

[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

617,410

[ "occupancyCosts", ")", "]", "=", "Root", ";" ]

[ "assert", "(", "Nodes", ".", "empty", "(", ")", ")", ";", "unsigned", "rootoccupancy", "=", "RootOccupied", "?", "STC", ".", "getStackCacheSize", "(", ")", ":", "<NUM_LIT>", ";", "CostPair", "occupancyCosts", "(", "rootoccupancy", ",", "rootoccupancy", ")", ";", "CostPair", "spillCosts", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Root", "=", "new", "SCANode", "(", "node", ",", "occupancyCosts", ",", "maxdisplacment", ",", "spillCosts", ",", "hascallfreepath", ")", ";", "Root", "->", "yId", "=", "yamlId", "++", ";", "Nodes", "[", "std", "::", "make_pair", "(", "node", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,411

[ "const", "{" ]

[ "unsigned", "getScoreRange", "(", "InstCounterType", "T", ")" ]

LLVM

R600

CPP

stmt_completion

GPU

617,412

[ "::", "<STR_LIT>", ":" ]

[ "computeKnownBitsForMinMax", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "DAG", ",", "Depth", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "computeKnownBitsForMinMax", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "DAG", ",", "Depth", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>" ]

GCC

arm

CPP

next_suggestion

CPU

617,413

[ "}" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v4hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

LLVM

SystemZ

CPP

program_repair

CPU

617,414

[ "<FIXS>", "Result", "=", "parseRegister", "(", "Reg", ",", "'", "r", "'", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "<FIXE>" ]

[ "}", "Index", "=", "Reg", ".", "Number", ";", "<BUGS>", "Result", "=", "parseRegister", "(", "Reg", ",", "'", "r", "'", ",", "GR64Regs", ",", "true", ")", ";", "<BUGE>", "if", "(", "Result", "!=", "MatchOperand_Success", ")", "return", "Result", ";", "}" ]

LLVM

X86

TD

next_suggestion

CPU

617,415

[ "}" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

GCC

sparc

MD

stmt_completion

CPU

617,416

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>" ]

GCC

loongarch

CPP

next_suggestion

CPU

617,417

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvftintrz_lu_d", "(", "_", "_", "m256d", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvftintrz_lu_d", "(", "(", "v4f64", ")", "_", "<NUM_LIT>", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

617,418

[ ")", ")", ")" ]

[ "s390_indirect_branch_via_thunk", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "INVALID_REGNUM", ",", "NULL_RTX", ",", "s390_indirect_branch_type_return", ")", "return", "<STR_LIT>", "}", "else", "return", "<STR_LIT>", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]

GCC

msp430

CPP

program_repair

MPU

617,419

[ "<FIXS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "special_convention_function_names", "[", "i", "]", ";", "i", "++", ")", "if", "(", "!", "strcmp", "(", "name", ",", "special_convention_function_names", "[", "i", "]", ")", ")", "<FIXE>" ]

[ "{", "int", "i", ";", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "special_convention_function_names", "[", "i", "]", ";", "i", "++", ")", "if", "(", "!", "strcmp", "(", "name", ",", "special_convention_function_names", "[", "i", "]", ")", ")", "<BUGE>", "return", "true", ";", "return", "false", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,420

[ "if", "(", "LocalMemorySize", "==", "<NUM_LIT>", ")", "LocalMemorySize", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize32", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize32,", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize64", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize64,", "<STR_LIT>", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", "flat-for-global", "<STR_LIT>", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")", "MaxPrivateElementSize", "=", "<NUM_LIT>", ";", "if", "(", "LDSBankCount", "==", "<NUM_LIT>", ")", "LDSBankCount", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{" ]

LLVM

LM32

CPP

stmt_completion

MPU

617,421

[ ")", ";" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "What is the exception register", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,422

[ "return", "true", ";" ]

[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unhandled G_SHL type", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "auto", "UShl", "=", "MIB", ".", "buildInstr", "(", "Opc", ",", "{", "DstReg", "}", ",", "{", "Src1Reg", ",", "Src2Reg", "}", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "UShl", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

617,423

[ "}" ]

[ "if", "(", "allocno", "->", "is_shared", "(", ")", ")", "continue", ";", "auto", "*", "group", "=", "allocno", "->", "group", "(", ")", ";", "auto", "*", "rep", "=", "group", "->", "color_rep", "(", ")", ";", "auto", "rep_regno", "=", "m_colors", "[", "rep", "->", "color", "]", "->", "hard_regno", ";", "auto", "group_regno", "=", "rep_regno", "+", "group", "->", "color_rep_offset", ";", "allocno", "->", "hard_regno", "=", "group_regno", "+", "allocno", "->", "offset", "*", "group", "->", "stride", ";", "}", "for", "(", "auto", "*", "allocno", ":", "m_shared_allocnos", ")", "allocno", "->", "hard_regno", "=", "m_allocnos", "[", "allocno", "->", "related_allocno", "]", "->", "hard_regno", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

617,424

[ "=", "CONST_INT" ]

[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "TARGET_ALTIVEC", "&", "&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", "&", "&", "GET_CODE", "(", "op", ")", "=", "=", "AND", "&", "&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=" ]

LLVM

ARM

TD

program_repair

CPU

617,425

[ "<FIXS>", "def", "VMULfd", ":", "N3VD", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VFMULD", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "VMULfq", ":", "N3VQ", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VFMULQ", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>" ]

[ "<STR_LIT>", ",", "v8i8", ",", "v8i8", ",", "int_arm_neon_vmulp", ",", "<NUM_LIT>", ">", ";", "def", "VMULpq", ":", "N3VQInt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "N3RegFrm", ",", "IIC_VMULi16Q", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v16i8", ",", "v16i8", ",", "int_arm_neon_vmulp", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "def", "VMULfd", ":", "N3VD", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBIND", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "v2f32", ",", "v2f32", ",", "fmul", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "def", "VMULfq", ":", "N3VQ", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBINQ", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "v4f32", ",", "v4f32", ",", "fmul", ",", "<NUM_LIT>", ">", ";", "defm", "VMULsl", ":", "N3VSL_HS", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "mul", ">", ";", "def", "VMULslfd", ":", "N3VDSL", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VBIND", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v2f32", ",", "fmul", ">", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,426

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

617,427

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "ge", ":", "VSX_F", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,428

[ "const", "override", "{" ]

[ "StringRef", "getPassName", "(", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

617,429

[ ")", ";" ]

[ "OutStreamer", "->", "EmitValue", "(", "OffsExpr", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";", "return", ";", "}", "else", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "if", "(", "Subtarget", "->", "isELFv2ABI", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "MF", "->", "getRegInfo", "(", ")", ".", "use_empty", "(", "PPC", "::", "X2", ")", ")", "{", "const", "PPCFunctionInfo", "*", "PPCFI", "=", "MF", "->", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "MCSymbol", "*", "TOCSymbol", "=", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ".TOC.", "<STR_LIT>", ")", ")", ";", "MCSymbol", "*", "GlobalEPSymbol", "=", "PPCFI", "->", "getGlobalEPSymbol", "(", ")", ";", "const", "MCExpr", "*", "TOCDeltaExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCSymbol", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "create", "(", "GlobalEPSymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "PPCFI", "->", "getTOCOffsetSymbol", "(", ")", ")", ";", "OutStreamer", "->", "EmitValue", "(", "TOCDeltaExpr", ",", "<NUM_LIT>", ")", ";", "}", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "MCSectionSubPair", "Current", "=", "OutStreamer", "->", "getCurrentSection", "(" ]

GCC

aarch64

MD

next_suggestion

CPU

617,430

[ "set_mem_size", "(", "mem", ",", "GET_MODE_SIZE", "(", "GET_MODE_INNER", "(", "<", "VALLDIF", ":", "MODE", ">", "mode", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,431

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=" ]

LLVM

X86

TD

program_repair

CPU

617,432

[ "<FIXS>", "[", "(", "set", "RFP32", ":", "$", "dst", ",", "X86fpget", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "RFP64", ":", "$", "dst", ",", "X86fpget", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "X86fpset", "RFP32", ":", "$", "src", ")", "]", ">", ",", "Imp", "[", "]", ",", "[", "ST0", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "X86fpset", "RFP64", ":", "$", "src", ")", "]", ">", ",", "Imp", "[", "]", ",", "[", "ST0", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "MOV_Fp3232", ":", "FpI", "(", "ops", "RFP32", ":", "$", "dst", ",", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3264", ":", "FpI", "(", "ops", "RFP64", ":", "$", "dst", ",", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6432", ":", "FpI", "(", "ops", "RFP32", ":", "$", "dst", ",", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6464", ":", "FpI", "(", "ops", "RFP64", ":", "$", "dst", ",", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "<FIXE>" ]

[ "def", "FpGETRESULT32", ":", "FpI_", "(", "ops", "RFP32", ":", "$", "dst", ")", ",", "SpecialFP", ",", "<BUGS>", "[", "(", "set", "RFP32", ":", "$", "dst", ",", "X86fpget", ")", "]", ">", ";", "<BUGE>", "def", "FpGETRESULT64", ":", "FpI_", "(", "ops", "RFP64", ":", "$", "dst", ")", ",", "SpecialFP", ",", "<BUGS>", "[", "(", "set", "RFP64", ":", "$", "dst", ",", "X86fpget", ")", "]", ">", ";", "<BUGE>", "let", "noResults", "=", "<NUM_LIT>", "in", "{", "def", "FpSETRESULT32", ":", "FpI_", "(", "ops", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "<BUGS>", "[", "(", "X86fpset", "RFP32", ":", "$", "src", ")", "]", ">", ",", "Imp", "[", "]", ",", "[", "ST0", "]", ">", ";", "<BUGE>", "def", "FpSETRESULT64", ":", "FpI_", "(", "ops", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "<BUGS>", "[", "(", "X86fpset", "RFP64", ":", "$", "src", ")", "]", ">", ",", "Imp", "[", "]", ",", "[", "ST0", "]", ">", ";", "<BUGE>", "}", "class", "FpI", "dag", "ops", ",", "FPFormat", "fp", ",", "list", "dag", ">", "pattern", ">", ":", "FpI_", "ops", ",", "fp", ",", "pattern", ">", ",", "Requires", "[", "FPStack", "]", ">", ";", "<BUGS>", "def", "MOV_Fp3232", ":", "FpI", "(", "ops", "RFP32", ":", "$", "dst", ",", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp3264", ":", "FpI", "(", "ops", "RFP64", ":", "$", "dst", ",", "RFP32", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6432", ":", "FpI", "(", "ops", "RFP32", ":", "$", "dst", ",", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "def", "MOV_Fp6464", ":", "FpI", "(", "ops", "RFP64", ":", "$", "dst", ",", "RFP64", ":", "$", "src", ")", ",", "SpecialFP", ",", "[", "]", ">", ";", "<BUGE>", "multiclass", "FPBinary_rr", "SDNode", "OpNode", ">", "{" ]

GCC

xtensa

CPP

stmt_completion

MPU

617,433

[ ")", "return", "<NUM_LIT>", ";" ]

[ "static", "int", "xtensa_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "to", "&&", "from", "!=", "BR_REGS", "&&", "to", "!=", "BR_REGS" ]

LLVM

IA64

TD

stmt_completion

CPU

617,434

[ "or", "GR", ":", "$", "src1", ",", "GR", ":", "$", "src2", ")", ")", "]", ">", ",", "isA", ";" ]

[ "def", "OR", ":", "AForm_DAG", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GR", ":", "$", "dst", ")", ",", "(", "ins", "GR", ":", "$", "src1", ",", "GR", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR", ":", "$", "dst", ",", "(" ]

LLVM

Mips

CPP

next_suggestion

CPU

617,435

[ "}" ]

[ "FunctionPass", "*", "createMipsPreLegalizeCombiner", "(", ")", "{", "return", "new", "MipsPreLegalizerCombiner", "(", ")", ";" ]

GCC

i386

MD

program_repair

CPU

617,436

[ "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "and", ":", "avx512fmaskmode", ">", "(", "unspec", ":", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PCMP", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

GCC

i386

CPP

next_suggestion

CPU

617,437

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_shufflehi_epi16", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pshufhw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_", "v32hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]

GCC

rs6000

MD

program_repair

CPU

617,438

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "unsigned_float", ":", "IEEE128", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,439

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

617,440

[ "}" ]

[ "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

617,441

[ ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "nImmSplatI16AsmOperand" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,442

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=" ]

GCC

i386

CPP

code_generation

CPU

617,443

[ "static", "void", "get_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ")", "{", "int", "regno", ";", "sr", "->", "saved", "=", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "regno", "=", "R11_REG", ";", "}", "else", "{", "tree", "decl", "=", "current_function_decl", ",", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "bool", "fastcall_p", "=", "lookup_attribute", "(", "<STR_LIT>", "fastcall", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", "!=", "NULL_TREE", ";", "bool", "thiscall_p", "=", "lookup_attribute", "(", "<STR_LIT>", "thiscall", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", "!=", "NULL_TREE", ";", "bool", "static_chain_p", "=", "DECL_STATIC_CHAIN", "(", "decl", ")", ";", "int", "regparm", "=", "ix86_function_regparm", "(", "fntype", ",", "decl", ")", ";", "int", "drap_regno", "=", "crtl", "->", "drap_reg", "?", "REGNO", "(", "crtl", "->", "drap_reg", ")", ":", "INVALID_REGNUM", ";", "if", "(", "(", "regparm", "<", "<NUM_LIT>", "||", "(", "fastcall_p", "&&", "!", "static_chain_p", ")", ")", "&&", "drap_regno", "!=", "AX_REG", ")", "regno", "=", "AX_REG", ";", "else", "if", "(", "thiscall_p", "&&", "!", "static_chain_p", "&&", "drap_regno", "!=", "AX_REG", ")", "regno", "=", "AX_REG", ";", "else", "if", "(", "regparm", "<", "<NUM_LIT>", "&&", "!", "thiscall_p", "&&", "drap_regno", "!=", "DX_REG", ")", "regno", "=", "DX_REG", ";", "else", "if", "(", "regparm", "<", "<NUM_LIT>", "&&", "!", "fastcall_p", "&&", "!", "thiscall_p", "&&", "!", "static_chain_p", "&&", "drap_regno", "!=", "CX_REG", ")", "regno", "=", "CX_REG", ";", "else", "if", "(", "ix86_save_reg", "(", "BX_REG", ",", "true", ",", "false", ")", ")", "regno", "=", "BX_REG", ";", "else", "if", "(", "!", "(", "regparm", "==", "<NUM_LIT>", "&&", "static_chain_p", ")", "&&", "ix86_save_reg", "(", "SI_REG", ",", "true", ",", "false", ")", ")", "regno", "=", "SI_REG", ";", "else", "if", "(", "ix86_save_reg", "(", "DI_REG", ",", "true", ",", "false", ")", ")", "regno", "=", "DI_REG", ";", "else", "{", "regno", "=", "(", "drap_regno", "==", "AX_REG", "?", "DX_REG", ":", "AX_REG", ")", ";", "sr", "->", "saved", "=", "true", ";", "}", "}", "sr", "->", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "if", "(", "sr", "->", "saved", ")", "{", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_push", "(", "sr", "->", "reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "}" ]

[ "Return", "a", "short-lived", "scratch", "register", "for", "use", "on", "function", "entry", ".", "In", "32-bit", "mode", ",", "it", "is", "valid", "only", "after", "the", "registers", "are", "saved", "in", "the", "prologue", ".", "This", "register", "must", "be", "released", "by", "means", "of", "release_scratch_register_on_entry", "once", "it", "is", "dead", "." ]

GCC

aarch64

CPP

next_suggestion

CPU

617,444

[ "builder", ".", "finalize", "(", ")", ";" ]

[ "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", ")", "return", "false", ";", "unsigned", "int", "factor", "=", "vector_element_size", "(", "GET_MODE_NUNITS", "(", "VNx16BImode", ")", ",", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "unsigned", "int", "npatterns", "=", "CONST_VECTOR_NPATTERNS", "(", "x", ")", "*", "factor", ";", "unsigned", "int", "nelts_per_pattern", "=", "CONST_VECTOR_NELTS_PER_PATTERN", "(", "x", ")", ";", "builder", ".", "new", "_", "vector", "(", "VNx16BImode", ",", "npatterns", ",", "nelts_per_pattern", ")", ";", "unsigned", "int", "nelts", "=", "const_vector_encoded_nelts", "(", "x", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "++", "i", ")", "{", "rtx", "elt", "=", "CONST_VECTOR_ENCODED_ELT", "(", "x", ",", "i", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "builder", ".", "quick_push", "(", "elt", ")", ";", "for", "(", "unsigned", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "factor", ";", "++", "j", ")", "builder", ".", "quick_push", "(", "const0_rtx", ")", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,445

[ "A64FXGI03", "]", ">", "{" ]

[ "def", "A64FXWrite_ABAL", ":", "SchedWriteRes", "<", "[" ]

GCC

mips

CPP

stmt_completion

CPU

617,446

[ ")", ";" ]

[ "emit_insn", "(", "gen_ls2_alu1_turn_enabled_insn", "(", ")", ")", ";", "mips_ls2", ".", "alu1_turn_enabled_insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_ls2_alu2_turn_enabled_insn", "(", ")", ")", ";", "mips_ls2", ".", "alu2_turn_enabled_insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_ls2_falu1_turn_enabled_insn", "(", ")", ")", ";", "mips_ls2", ".", "falu1_turn_enabled_insn", "=", "get_insns", "(", ")", ";", "end_sequence", "(" ]

LLVM

PIC16

CPP

next_suggestion

MPU

617,447

[ "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", "Exported Variables - END", "<STR_LIT>", ")", ";" ]

[ "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", "Exported Variables - BEGIN", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "OutStreamer", ".", "EmitRawText", "(", "MAI", "->", "getGlobalDirective", "(", ")", "+", "Twine", "(", "Mang", "->", "getSymbol", "(", "Items", "[", "j", "]", ")", "->", "getName", "(", ")", ")", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

617,448

[ "<FIXS>", "bool", "X86DAGToDAGISel", "::", "matchVectorAddressRecursively", "(", "SDValue", "N", ",", "X86ISelAddressMode", "&", "AM", ",", "unsigned", "Depth", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "MatchVectorAddress: ", "<STR_LIT>", ";", "AM", ".", "dump", "(", "CurDAG", ")", ";", "}", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "return", "matchAddressBase", "(", "N", ",", "AM", ")", ";", "<FIXE>" ]

[ "return", "false", ";", "}", "<BUGS>", "bool", "X86DAGToDAGISel", "::", "matchVectorAddress", "(", "SDValue", "N", ",", "X86ISelAddressMode", "&", "AM", ")", "{", "<BUGE>", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "Constant", ":", "{" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,449

[ "Success", ";" ]

[ "unsigned", "Hint", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Hint", ")", ")", ";", "return", "MCDisassembler", "::" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,450

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";" ]

[ "class", "BranchCond", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "ccode", ":", "$", "cond", ",", "am_brcond", ":", "$", "target", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "AArch64brcond", "bb", ":", "$", "target", ",", "imm", ":", "$", "cond", ",", "NZCV", ")", "]", ">", ",", "Sched", "<", "[", "WriteBr", "]", ">", "{", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Patmos

CPP

code_generation

VLIW

617,451

[ "void", "SPScope", "::", "dump", "(", "raw_ostream", "&", "os", ",", "unsigned", "indent", ",", "bool", "recursive", ")", "const", "{", "os", ".", "indent", "(", "indent", ")", "<<", "<STR_LIT>", "Scope[", "<STR_LIT>", "<<", "this", "<<", "<STR_LIT>", "]:\\n", "<STR_LIT>", ";", "auto", "blocks", "=", "getFcfgBlocks", "(", ")", ";", "for", "(", "auto", "block", ":", "blocks", ")", "{", "if", "(", "isSubheader", "(", "block", ")", ")", "{", "block", "->", "printID", "(", "os", ".", "indent", "(", "indent", "+", "<NUM_LIT>", ")", ")", "<<", "<STR_LIT>", "<SUBHEADER>\\n", "<STR_LIT>", ";", "}", "else", "{", "block", "->", "dump", "(", "os", ",", "indent", "+", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "recursive", ")", "{", "os", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "for", "(", "auto", "subscope", ":", "Priv", "->", "Subscopes", ")", "{", "subscope", "->", "dump", "(", "os", ",", "indent", "+", "<NUM_LIT>", ",", "true", ")", ";", "}", "}", "}" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

LLVM

SystemZ

CPP

stmt_completion

CPU

617,452

[ ")", ";" ]

[ "unsigned", "Base", ",", "Index", ";", "bool", "IsVector", ";", "const", "MCExpr", "*", "Disp", ";", "const", "MCExpr", "*", "Length", ";", "if", "(", "parseAddress", "(", "Base", ",", "Disp", ",", "Index", ",", "IsVector", ",", "Length", ",", "Regs", ",", "RegKind", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "IsVector", "&&", "MemKind", "!=", "BDVMem", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid use of vector addressing", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "IsVector", "&&", "MemKind", "==", "BDVMem", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "vector index required in address", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Index", "&&", "MemKind", "!=", "BDXMem", "&&", "MemKind", "!=", "BDVMem", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid use of indexed addressing", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Length", "&&", "MemKind", "!=", "BDLMem", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "invalid use of length addressing", "<STR_LIT>" ]

GCC

msp430

CPP

next_suggestion

MPU

617,453

[ "fclose", "(", "devices_csv_file", ")", ";" ]

[ "for", "(", "i", "=", "MSP430_GCC_INCLUDE_DIR", ";", "i", "<=", "COLLECT_GCC", ";", "i", "++", ")", "{", "char", "*", "t_devices_loc", ";", "char", "*", "val", "=", "getenv", "(", "env_vars", "[", "i", "]", ")", ";", "if", "(", "val", "==", "NULL", ")", "continue", ";", "t_devices_loc", "=", "xstrdup", "(", "val", ")", ";", "if", "(", "i", "==", "MSP430_GCC_INCLUDE_DIR", ")", "{", "if", "(", "!", "IS_DIR_SEPARATOR", "(", "t_devices_loc", "[", "strlen", "(", "t_devices_loc", ")", "-", "<NUM_LIT>", "]", ")", ")", "t_devices_loc", "=", "concat", "(", "t_devices_loc", ",", "dirsep", ",", "NULL", ")", ";", "}", "else", "if", "(", "i", "==", "GCC_EXEC_PREFIX", ")", "extract_devices_dir_from_exec_prefix", "(", "&", "t_devices_loc", ")", ";", "else", "if", "(", "i", "==", "COLLECT_GCC", ")", "extract_devices_dir_from_collect_gcc", "(", "&", "t_devices_loc", ")", ";", "t_devices_loc", "=", "concat", "(", "t_devices_loc", ",", "<STR_LIT>", "devices.csv", "<STR_LIT>", ",", "NULL", ")", ";", "devices_csv_file", "=", "fopen", "(", "t_devices_loc", ",", "<STR_LIT>", "r", "<STR_LIT>", ")", ";", "if", "(", "devices_csv_file", "!=", "NULL", ")", "{" ]

LLVM

ARM

CPP

program_repair

CPU

617,454

[ "<FIXS>", "return", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<NUM_LIT>", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "int32_t", ">", "::", "min", "(", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "<BUGS>", "return", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<NUM_LIT>", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";", "<BUGE>", "}", "bool", "isAlignedMemory", "(", ")", "const", "{", "return", "isMemNoOffset", "(", "true", ")", ";", "}", "bool", "isAlignedMemoryNone", "(", ")", "const", "{", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isDupAlignedMemoryNone", "(", ")", "const", "{", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isAlignedMemory16", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isDupAlignedMemory16", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isAlignedMemory32", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isDupAlignedMemory32", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isAlignedMemory64", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isDupAlignedMemory64", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isAlignedMemory64or128", "(", ")", "const", "{", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,455

[ ",", "NumVGPRs", ")", ",", "getVGPREncodingGranule", "(", "STI", ")", ")", ";" ]

[ "unsigned", "getNumVGPRBlocks", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "NumVGPRs", ")", "{", "NumVGPRs", "=", "alignTo", "(", "std", "::", "max", "(", "<NUM_LIT>", "u" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,456

[ ")", "{" ]

[ "static", "bool", "parseCachePolicy", "(", "SDValue", "CachePolicy", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "*", "GLC", ",", "SDValue", "*", "SLC", ",", "SDValue", "*", "DLC", ")", "{", "auto", "CachePolicyConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "CachePolicy", ".", "getNode", "(", ")", ")", ";", "uint64_t", "Value", "=", "CachePolicyConst", "->", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "CachePolicy", ")", ";", "if", "(", "GLC", ")", "{", "*", "GLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "DLC" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,457

[ "SI Lower control flow instructions", "<STR_LIT>", ";" ]

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,458

[ "I", ")", "{" ]

[ "Register", "StackPtrReg", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createLLVMDefAspaceCfa", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "StackPtrReg", ",", "false", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "static", "const", "char", "PCEncodedInst", "[", "]", "=", "{", "dwarf", "::", "DW_CFA_expression", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_regx", ")", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_piece", ")", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_regx", ")", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "dwarf", "::", "DW_OP_piece", ")", ",", "<NUM_LIT>", "}", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createEscape", "(", "nullptr", ",", "StringRef", "(", "PCEncodedInst", ",", "sizeof", "(", "PCEncodedInst", ")", ")", ")", ")", ";", "BitVector", "IsCalleeSaved", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "CSRegs", "[", "I", "]", ";", "++" ]

GCC

m68k

CPP

program_repair

MPU

617,459

[ "<FIXS>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "<FIXE>" ]

[ "const", "char", "*", "output_move_himode", "(", "rtx", "*", "operands", ")", "{", "<BUGS>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "<BUGE>", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", "&&", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

AMDGPU

CPP

code_generation

GPU

617,460

[ "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "assert", "(", "SaveBlocks", ".", "empty", "(", ")", "&&", "RestoreBlocks", ".", "empty", "(", ")", ")", ";", "calculateSaveRestoreBlocks", "(", "MF", ")", ";", "bool", "HasCSRs", "=", "spillCalleeSavedRegs", "(", "MF", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "hasStackObjects", "(", ")", "&&", "!", "HasCSRs", ")", "{", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "}", "return", "false", ";", "}", "bool", "MadeChange", "=", "false", ";", "bool", "NewReservedRegs", "=", "false", ";", "const", "bool", "HasSGPRSpillToVGPR", "=", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "(", "HasCSRs", "||", "FuncInfo", "->", "hasSpilledSGPRs", "(", ")", ")", ";", "if", "(", "HasSGPRSpillToVGPR", ")", "{", "lowerShiftReservedVGPR", "(", "MF", ",", "ST", ")", ";", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "!", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "continue", ";", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "NewReservedRegs", "=", "true", ";", "bool", "Spilled", "=", "TRI", "->", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "nullptr", ",", "LIS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", "failed to spill SGPR to VGPR when allocated", "<STR_LIT>", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "SSpill", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "SSpill", ".", "VGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "MadeChange", "=", "true", ";", "}", "else", "if", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "FuncInfo", "->", "removeVGPRForSGPRSpill", "(", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ",", "MF", ")", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "return", "MadeChange", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

GCC

alpha

MD

stmt_completion

MPU

617,461

[ "]", ")" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CVTLQ", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

m32c

CPP

stmt_completion

MPU

617,462

[ ",", "<STR_LIT>", "\\tpushc\\tflg\\n", "<STR_LIT>", ")", ";" ]

[ "void", "m32c_output_reg_push", "(", "FILE", "*", "s", ",", "int", "regno", ")", "{", "if", "(", "regno", "==", "FLG_REGNO", ")", "fprintf", "(", "s" ]

GCC

avr

MD

next_suggestion

MPU

617,463

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "ALL1", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,464

[ "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "DPRDefReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Uses", ".", "push_back", "(", "&", "*", "I", ")", ";" ]

[ "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "DefSrcs", ")", "{", "if", "(", "Replacements", ".", "find", "(", "MI", ")", "!=", "Replacements", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "hasPartialWrite", "(", "MI", ")", ")", "continue", ";", "SmallVector", "<", "MachineOperand", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "Register", "DPRDefReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

GCC

alpha

MD

stmt_completion

MPU

617,465

[ ")", "]", ")" ]

[ "(", "define_mode_iterator", "RELOAD12", "[", "QI", "HI", "CQI", "]", ")", "(", "define_mode_attr", "reloadmode", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "CQI", "<STR_LIT>" ]

GCC

tilepro

MD

stmt_completion

VLIW

617,466

[ ":", "SI" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high" ]

GCC

rs6000

CPP

code_generation

CPU

617,467

[ "bool", "toc_relative_expr_p", "(", "const_rtx", "op", ",", "bool", "strict", ",", "const_rtx", "*", "tocrel_base_ret", ",", "const_rtx", "*", "tocrel_offset_ret", ")", "{", "if", "(", "!", "TARGET_TOC", ")", "return", "false", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_SMALL", ")", "{", "if", "(", "strict", "&&", "!", "(", "GET_CODE", "(", "op", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "INT_REG_OK_FOR_BASE_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LO_SUM", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "}", "const_rtx", "tocrel_base", "=", "op", ";", "const_rtx", "tocrel_offset", "=", "const0_rtx", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "add_cint_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "op", ")", ")", ")", "{", "tocrel_base", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "tocrel_offset", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "tocrel_base_ret", ")", "*", "tocrel_base_ret", "=", "tocrel_base", ";", "if", "(", "tocrel_offset_ret", ")", "*", "tocrel_offset_ret", "=", "tocrel_offset", ";", "return", "(", "GET_CODE", "(", "tocrel_base", ")", "==", "UNSPEC", "&&", "XINT", "(", "tocrel_base", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", ")", ";", "}" ]

[ "Return", "true", "if", "OP", "is", "a", "toc", "pointer", "relative", "address", "(", "the", "output", "of", "create_TOC_reference", ")", ".", "If", "STRICT", ",", "do", "not", "match", "high", "part", "or", "non-split", "-mcmodel=large/medium", "toc", "pointer", "relative", "addresses", "." ]

LLVM

X86

CPP

next_suggestion

CPU

617,468

[ "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8f64", ",", "Mask", ",", "RepeatedMask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8f64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";" ]

[ "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "MVT", "::", "v8f64", ",", "Mask", ")", ")", "{", "unsigned", "VPERMILPMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8f64", ",", "V1", ",", "DAG", ".", "getTargetConstant", "(", "VPERMILPMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,469

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "No, accesses aren't consecutive.\\n", "<STR_LIT>", ")", ";" ]

[ "return", "false", ";", "}", "if", "(", "isConsecutiveAccess", "(", "MemOp0", ",", "MemOp1", ",", "DL", ",", "SE", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "OK: accesses are consecutive.\\n", "<STR_LIT>", ")", ";", "return", "true", ";", "}" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

617,470

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "HasImm", "=", "hasImm", ";", "let", "immOpNum", "=", "!", "if", "(", "hasImm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

617,471

[ ")", "]" ]

[ "(", "ANY_DIV", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

avr

CPP

program_repair

MPU

617,472

[ "<FIXS>", "avr_rtx_costs", "(", "x", ",", "code", ",", "outer", ",", "opno", ",", "&", "total", ",", "speed", ")", ";", "<FIXE>" ]

[ "}", "total", "=", "<NUM_LIT>", ";", "<BUGS>", "avr_rtx_costs", "(", "x", ",", "code", ",", "outer", ",", "&", "total", ",", "speed", ")", ";", "<BUGE>", "return", "total", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,473

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm6", ";" ]

GCC

s390

CPP

stmt_completion

MPU

617,474

[ ",", "s390_vector_abi", ")", ";" ]

[ "cgraph_node", "*", "cnode", ";", "FOR_EACH_VARIABLE", "(", "vnode", ")", "if", "(", "TREE_PUBLIC", "(", "vnode", "->", "decl", ")", ")", "s390_check_type_for_vector_abi", "(", "TREE_TYPE", "(", "vnode", "->", "decl", ")", ",", "false", ",", "false", ")", ";", "FOR_EACH_FUNCTION", "(", "cnode", ")", "if", "(", "TREE_PUBLIC", "(", "cnode", "->", "decl", ")", ")", "s390_check_type_for_vector_abi", "(", "TREE_TYPE", "(", "cnode", "->", "decl", ")", ",", "false", ",", "false", ")", ";", "if", "(", "s390_vector_abi", "!=", "<NUM_LIT>", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.gnu_attribute 8, %d\\n", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

617,475

[ "MCWinCOFFStreamer", "::", "FinishImpl", "(", ")", ";" ]

[ "void", "X86WinCOFFStreamer", "::", "FinishImpl", "(", ")", "{", "EmitFrames", "(", "nullptr", ")", ";", "EmitWindowsUnwindTables", "(", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

617,476

[ ":", "$", "base", ")", ";" ]

[ "def", "MemNoOffsetAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "addr_offset_none", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MemNoOffsetAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,477

[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,478

[ "Reloc", "::", "PIC_", ")", ";" ]

[ "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isLittle", ")", ",", "DataLayout", "(", "isLittle", "?", "std", "::", "string", "(", "<STR_LIT>", "e-p:32:32:32-i8:8:32-i16:16:32-n32", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "E-p:32:32:32-i8:8:32-i16:16:32-n32", "<STR_LIT>", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsUp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Default", ")", "{", "if", "(", "Subtarget", ".", "isABI_O32", "(", ")", ")", "setRelocationModel", "(" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

617,479

[ "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{" ]

[ "static", "DecodeStatus", "decodeLoopStepImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

617,480

[ ":", "$", "src2", ",", "V128", ":", "$", "src1", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FCMGTv2f64", "V128", ":", "$", "dst", ",", "V128" ]

LLVM

AMDGPU

CPP

program_repair

GPU

617,481

[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "NewReservedRegs", ")", "MRI", ".", "freezeReservedRegs", "(", "MF", ")", ";", "<FIXE>" ]

[ "if", "(", "UnusedLowSGPR", "&&", "TRI", "->", "getHWRegIndex", "(", "UnusedLowSGPR", ")", "TRI", "->", "getHWRegIndex", "(", "FuncInfo", "->", "getSGPRForEXECCopy", "(", ")", ")", ")", "FuncInfo", "->", "setSGPRForEXECCopy", "(", "UnusedLowSGPR", ")", ";", "}", "else", "{", "<BUGS>", "<BUGE>", "FuncInfo", "->", "setSGPRForEXECCopy", "(", "AMDGPU", "::", "NoRegister", ")", ";", "}", "SaveBlocks", ".", "clear", "(", ")", ";", "RestoreBlocks", ".", "clear", "(", ")", ";", "<BUGS>", "if", "(", "NewReservedRegs", ")", "{", "for", "(", "Register", "Reg", ":", "FuncInfo", "->", "getWWMReservedRegs", "(", ")", ")", "MRI", ".", "reserveReg", "(", "Reg", ",", "TRI", ")", ";", "}", "<BUGE>", "return", "MadeChange", ";", "}", "delete", "d", "file", "mode", "<NUM_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,482

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,483

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "f64", ",", "Fmas", ",", "Y", ",", "X", ")", ";" ]

[ "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "f64", ",", "MVT", "::", "i1", ")", ";", "SDValue", "DivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "Y", ",", "Y", ",", "X", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FNEG", ",", "SL", ",", "MVT", "::", "f64", ",", "DivScale0", ")", ";", "SDValue", "Rcp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "f64", ",", "DivScale0", ")", ";", "SDValue", "Fma0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "NegDivScale0", ",", "Rcp", ",", "One", ")", ";", "SDValue", "Fma1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "Rcp", ",", "Fma0", ",", "Rcp", ")", ";", "SDValue", "Fma2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ")", ";", "SDValue", "DivScale1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "X", ",", "Y", ",", "X", ")", ";", "SDValue", "Fma3", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "Fma1", ",", "Fma2", ",", "Fma1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "SL", ",", "MVT", "::", "f64", ",", "DivScale1", ",", "Fma3", ")", ";", "SDValue", "Fma4", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f64", ",", "NegDivScale0", ",", "Mul", ",", "DivScale1", ")", ";", "SDValue", "Scale", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "==", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "const", "SDValue", "Hi", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NumBC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "X", ")", ";", "SDValue", "DenBC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "Y", ")", ";", "SDValue", "Scale0BC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "DivScale0", ")", ";", "SDValue", "Scale1BC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "DivScale1", ")", ";", "SDValue", "NumHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "NumBC", ",", "Hi", ")", ";", "SDValue", "DenHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "DenBC", ",", "Hi", ")", ";", "SDValue", "Scale0Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "Scale0BC", ",", "Hi", ")", ";", "SDValue", "Scale1Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "Scale1BC", ",", "Hi", ")", ";", "SDValue", "CmpDen", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "MVT", "::", "i1", ",", "DenHi", ",", "Scale0Hi", ",", "ISD", "::", "SETEQ", ")", ";", "SDValue", "CmpNum", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "MVT", "::", "i1", ",", "NumHi", ",", "Scale1Hi", ",", "ISD", "::", "SETEQ", ")", ";", "Scale", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SL", ",", "MVT", "::", "i1", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "Fmas", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "f64", ",", "Fma4", ",", "Fma3", ",", "Mul", ",", "Scale", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

617,484

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

CPP

program_repair

CPU

617,485

[ "<FIXS>", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "<FIXE>" ]

[ "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "Limit", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "<BUGS>", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "++", "Count", ";", "<BUGE>", "if", "(", "isMatchingUpdateInsn", "(", "*", "I", ",", "MI", ",", "BaseReg", ",", "UnscaledOffset", ")", ")" ]

GCC

s390

MD

stmt_completion

MPU

617,486

[ "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PIC16

CPP

next_suggestion

MPU

617,487

[ "}" ]

[ "inline", "static", "bool", "isLocalToFunc", "(", "std", "::", "string", "&", "FuncName", ",", "std", "::", "string", "&", "VarName", ")", "{", "if", "(", "VarName", ".", "find", "(", "FuncName", "+", "<STR_LIT>", ".auto.", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", "||", "VarName", ".", "find", "(", "FuncName", "+", "<STR_LIT>", ".arg.", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "return", "true", ";", "return", "false", ";" ]

GCC

mips

MD

program_repair

CPU

617,488

[ "<FIXS>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label2", ")", ")", ")", "<FIXE>" ]

[ "emit_jump_insn", "(", "gen_cbranchsf4", "(", "test", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reg1", ",", "label1", ")", ")", "emit_insn", "(", "gen_fix_truncsfsi2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label2", ")", ")", ")", "<BUGE>", "emit_barrier", "(", ")", "emit_label", "(", "label1", ")" ]

GCC

i386

MD

program_repair

CPU

617,489

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MASKED_EQ", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

CellSPU

TD

stmt_completion

MPU

617,490

[ ",", "[", "]", ">", ";" ]

[ "def", "ORXv4i32", ":", "RRForm", "<", "<NUM_LIT>", ",", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ",", "VECREG", ":", "$", "rB", ")", ",", "<STR_LIT>", ",", "IntegerOp" ]

GCC

mep

CPP

stmt_completion

CPU

617,491

[ "=", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "pragma_htab", ")", "pragma_htab", "=", "hash_map", "<", "const", "char", "*", ",", "pragma_entry", ",", "pragma_traits", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "bool", "existed", ";", "const", "char", "*", "name", "=", "ggc_strdup", "(", "funcname", ")", ";", "pragma_entry", "*", "slot", "=", "&", "pragma_htab", "->", "get_or_insert", "(", "name", ",", "&", "existed", ")", ";", "if", "(", "!", "existed", ")", "{", "slot", "->", "flag" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,492

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "T_load_pr", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "MemAccessSize", "AccessSz", ">", ":", "LDInstPI", "<", "(", "outs", "RC", ":", "$", "dst", ",", "IntRegs", ":", "$", "_dst_", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ModRegs", ":", "$", "src2", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "let", "accessSize", "=", "AccessSz", ";", "let", "IClass", "=", "<NUM_LIT>", ";" ]

GCC

nios2

MD

stmt_completion

MPU

617,493

[ "]", ")" ]

[ "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "nios2_fpu_insn_asm", "(", "n2fpu_fextsd", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

VE

CPP

stmt_completion

CPU

617,494

[ "::", "Other", ",", "Custom", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "SRL_PARTS", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "CTTZ", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "IntVT", ",", "Legal", ")", ";", "LegalizeAction", "Act", "=", "(", "IntVT", "==", "MVT", "::", "i32", ")", "?", "Promote", ":", "Legal", ";", "setOperationAction", "(", "ISD", "::", "BITREVERSE", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ_ZERO_UNDEF", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "AND", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "OR", ",", "IntVT", ",", "Act", ")", ";", "setOperationAction", "(", "ISD", "::", "XOR", ",", "IntVT", ",", "Act", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "for", "(", "MVT", "FPVT", ":", "MVT", "::", "fp_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FP16_TO_FP", ",", "FPVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_FP16", ",", "FPVT", ",", "Expand", ")", ";", "}", "for", "(", "MVT", "VT", ":", "MVT", "::", "fp_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FNEG", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FREM", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "FDIV", ",", "MVT", "::", "f128", ",", "Expand", ")", ";", "for", "(", "MVT", "FPVT", ":", "{", "MVT", "::", "f32", ",", "MVT", "::", "f64", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "ConstantFP", ",", "FPVT", ",", "Legal", ")", ";", "}", "for", "(", "MVT", "VT", ":", "MVT", "::", "fp_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FABS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOPYSIGN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FCOS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSIN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FSQRT", ",", "VT", ",", "Expand", ")", ";", "}", "setMaxAtomicSizeInBitsSupported", "(", "<NUM_LIT>", ")", ";", "setMinCmpXchgSizeInBits", "(", "<NUM_LIT>", ")", ";", "setSupportsUnalignedAtomics", "(", "false", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "for", "(", "MVT", "VT", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "ATOMIC_SWAP", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_ADD", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_SUB", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_AND", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_OR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_CMP_SWAP_WITH_SUCCESS", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_CLR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_XOR", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_NAND", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MIN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_MAX", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMIN", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_LOAD_UMAX", ",", "VT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "EH_SJLJ_LONGJMP", ",", "MVT" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,495

[ ",", "CLASTA_RPZ_H", ",", "CLASTA_RPZ_S", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_29Cyc_GI0256", "]", ",", "(", "instrs", "CLASTA_RPZ_B", ",", "CLASTA_RPZ_D" ]

GCC

xtensa

MD

stmt_completion

MPU

617,496

[ "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

LLVM

CSKY

CPP

next_suggestion

CPU

617,497

[ "}" ]

[ "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "ISAFlag", ")", ";", "unsigned", "ISAExtFlag", "=", "<NUM_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "ISAExtFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "ISAExtFlag", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "bool", "hasAnyFloatExt", "=", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "hasAnyFloatExt", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "hasAnyFloatExt", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "HardFPFlag", "=", "<NUM_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "HardFPFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "HardFPFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "HardFPFlag", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "HardFPFlag", "!=", "<NUM_LIT>", ")", "{", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "emitTextAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "IEEE 754", "<STR_LIT>", ")", ";", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "HardFPFlag", ")", ";", "}" ]

GCC

sparc

CPP

stmt_completion

CPU

617,498

[ ")", ";" ]

[ "static", "void", "assign_int_registers", "(", "int", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "intoffset", "=", "data", "->", "intoffset", ";", "machine_mode", "mode", ";", "int", "nregs", ";", "if", "(", "!", "compute_int_layout", "(", "bitpos", ",", "data", ",", "&", "nregs", ")", ")", "return", ";", "if", "(", "intoffset", "%", "BITS_PER_WORD", "!=", "<NUM_LIT>", ")", "mode", "=", "smallest_int_mode_for_size", "(", "BITS_PER_WORD", "-", "intoffset", "%", "BITS_PER_WORD", ")", ";", "else", "mode", "=", "word_mode", ";", "const", "int", "this_slotno", "=", "data", "->", "slotno", "+", "intoffset", "/", "BITS_PER_WORD", ";", "unsigned", "int", "regno", "=", "data", "->", "regbase", "+", "this_slotno", ";", "intoffset", "/", "=", "BITS_PER_UNIT", ";", "do", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "XVECEXP", "(", "data", "->", "ret", ",", "<NUM_LIT>", ",", "data", "->", "stack", "+", "data", "->", "nregs", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "GEN_INT", "(", "intoffset", ")", ")", ";", "data", "->", "nregs", "+=", "<NUM_LIT>", ";", "mode", "=", "word_mode", ";", "regno", "+=", "<NUM_LIT>", ";", "intoffset", "=", "(", "intoffset", "|", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ";", "}", "while", "(", "--", "nregs", ">", "<NUM_LIT>" ]

LLVM

MBlaze

CPP

stmt_completion

MPU

617,499

[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return" ]