docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	CellSPU	CPP	program_repair	MPU	617,200	[ "<FIXS>", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "<FIXE>" ]	[ "if", "(", "Opc", "==", "ISD", "::", "ADD", ")", "{", "SDOperand", "N1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDOperand", "N2", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "unsigned", "N1Opc", "=", "N1", ".", "getOpcode", "(", ")", ";", "unsigned", "N2Opc", "=", "N2", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "N1Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N2Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "(", "N1Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N2Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "(", "N1Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{", "cerr", "<<", "<STR_LIT>", "SelectXFormAddr: Unhandled ADD operands:\\n", "<STR_LIT>", ";", "N1", ".", "Val", "->", "dump", "(", ")", ";", "cerr", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "N2", ".", "Val", "->", "dump", "(", ")", ";", "cerr", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "abort", "(", ")", ";", "}", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Base", "=", "N", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
GCC	i386	MD	program_repair	CPU	617,201	[ "<FIXS>", "(", "match_operand", ":", "VI48F_256_DQ", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VI48F_256", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "rtx", "(", "*", "insn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]" ]
GCC	h8300	MD	stmt_completion	MPU	617,202	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
GCC	msp430	CPP	next_suggestion	MPU	617,203	[ "for", "(", "i", "=", "ARRAY_SIZE", "(", "msp430_mcu_data", ")", ";", "i", "--", ";", ")", "if", "(", "strcasecmp", "(", "target_mcu", ",", "msp430_mcu_data", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "msp430_mcu_data", "[", "i", "]", ".", "hwmpy", "==", "<NUM_LIT>", ";" ]	[ "if", "(", "target_mcu", "==", "NULL", "\|\|", "msp430_hwmult_type", "!=", "MSP430_HWMULT_AUTO", ")", "return", "false", ";", "if", "(", "target_mcu", "==", "cached_match", ")", "return", "cached_result", ";", "cached_match", "=", "target_mcu", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", "msp430f5", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", "msp430fr5", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", "msp430f6", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "int", "i", ";" ]
LLVM	ARM64	CPP	next_suggestion	CPU	617,204	[ "if", "(", "UseUnscaledOp", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "UnscaledOp", ")", ")", ";" ]	[ "Offset", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "int", "NewOffset", ";", "unsigned", "UnscaledOp", ";", "bool", "UseUnscaledOp", ";", "int", "Status", "=", "isARM64FrameOffsetLegal", "(", "MI", ",", "Offset", ",", "&", "UseUnscaledOp", ",", "&", "UnscaledOp", ",", "&", "NewOffset", ")", ";", "if", "(", "Status", "&", "ARM64FrameOffsetCanUpdate", ")", "{", "if", "(", "Status", "&", "ARM64FrameOffsetIsLegal", ")", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	617,205	[ "<STR_LIT>" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SP_SET", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	617,206	[ "_", "_", "c", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vfmsv8hf", "(", "_", "_", "a", ",", "_", "_", "b", "," ]
LLVM	WDC65816	TD	stmt_completion	MPU	617,207	[ "(", "load", "ADDRabsl", ":", "$", "src", ")", ")", "]", ">", ";" ]	[ "def", "LDAabsl", ":", "Group1", "<", "OpGrp1LDA", ",", "AddrModeGrp1AbsLong", ",", "(", "outs", "AccRegs", ":", "$", "dst", ")", ",", "(", "ins", "MEMabsl", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "AccRegs", ":", "$", "dst", "," ]
GCC	sparc	MD	stmt_completion	CPU	617,208	[ "<NUM_LIT>", ")" ]	[ "{", "if", "(", "flag_delayed_branch", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,209	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	617,210	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "LoV", ",", "HiV", ")", ";" ]	[ "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v16i8", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsByteShiftMask", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "bool", "V1InUse", "=", "false", ";", "bool", "V2InUse", "=", "false", ";", "SDValue", "PSHUFB", "=", "lowerShuffleAsBlendOfPSHUFBs", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ",", "V1InUse", ",", "V2InUse", ")", ";", "if", "(", "V1InUse", "&&", "V2InUse", ")", "{", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Unpack", "=", "lowerShuffleAsPermuteAndUnpack", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Unpack", ";", "if", "(", "Subtarget", ".", "hasVBMI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "lowerShuffleWithPERMV", "(", "DL", ",", "MVT", "::", "v16i8", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsByteRotateAndPermute", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "}", "return", "PSHUFB", ";", "}", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBitBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Blend", ";", "bool", "IsSingleInput", "=", "V2", ".", "isUndef", "(", ")", ";", "if", "(", "int", "NumEvenDrops", "=", "canLowerByDroppingEvenElements", "(", "Mask", ",", "IsSingleInput", ")", ")", "{", "assert", "(", "NumEvenDrops", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "No support for dropping even elements more than 3 times.", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ByteClearOps", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", "<<", "NumEvenDrops", ")", "ByteClearOps", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "SDValue", "ByteClearMask", "=", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v16i8", ",", "DL", ",", "ByteClearOps", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "ByteClearMask", ")", ";", "if", "(", "!", "IsSingleInput", ")", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V2", ",", "ByteClearMask", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V1", ")", ";", "V2", "=", "IsSingleInput", "?", "V1", ":", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V2", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumEvenDrops", ";", "++", "i", ")", "{", "Result", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "Result", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Result", ",", "Result", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "NumV2Elements", ">", "<NUM_LIT>", ")", "return", "lowerShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "SDValue", "V", "=", "V1", ";", "std", "::", "array", "<", "int", ",", "<NUM_LIT>", ">", "LoBlendMask", "=", "{", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", "}", ";", "std", "::", "array", "<", "int", ",", "<NUM_LIT>", ">", "HiBlendMask", "=", "{", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "(", "i", "<", "<NUM_LIT>", "?", "LoBlendMask", "[", "i", "]", ":", "HiBlendMask", "[", "i", "%", "<NUM_LIT>", "]", ")", "=", "Mask", "[", "i", "]", ";", "SDValue", "VLoHalf", ",", "VHiHalf", ";", "if", "(", "none_of", "(", "LoBlendMask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ")", "&&", "none_of", "(", "HiBlendMask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ")", ")", "{", "VLoHalf", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V", ")", ";", "VLoHalf", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v8i16", ",", "VLoHalf", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "v8i16", ")", ")", ";", "VHiHalf", "=", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i16", ")", ";", "for", "(", "int", "&", "M", ":", "LoBlendMask", ")", "if", "(", "M", ">=", "<NUM_LIT>", ")", "M", "/", "=", "<NUM_LIT>", ";", "for", "(", "int", "&", "M", ":", "HiBlendMask", ")", "if", "(", "M", ">=", "<NUM_LIT>", ")", "M", "/", "=", "<NUM_LIT>", ";", "}", "else", "{", "SDValue", "Zero", "=", "getZeroVector", "(", "MVT", "::", "v16i8", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "VLoHalf", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V", ",", "Zero", ")", ")", ";", "VHiHalf", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V", ",", "Zero", ")", ")", ";", "}", "SDValue", "LoV", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v8i16", ",", "DL", ",", "VLoHalf", ",", "VHiHalf", ",", "LoBlendMask", ")", ";", "SDValue", "HiV", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v8i16", ",", "DL", ",", "VLoHalf", ",", "VHiHalf", ",", "HiBlendMask", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	617,211	[ "}" ]	[ "cur_isa", "=", "cur_opt", "->", "x_ix86_isa_flags", ";", "diff_isa", "=", "(", "prev_isa", "^", "cur_isa", ")", ";", "prev_arch", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "arch", ";", "prev_tune", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "tune", ";", "cur_arch", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "arch", ";", "cur_tune", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "tune", ";", "if", "(", "cur_arch", "==", "prev_arch", ")", "cur_arch", "=", "prev_arch", "=", "PROCESSOR_max", ";", "if", "(", "cur_tune", "==", "prev_tune", ")", "cur_tune", "=", "prev_tune", "=", "PROCESSOR_max", ";", "ix86_target_macros_internal", "(", "prev_isa", "&", "diff_isa", ",", "prev_arch", ",", "prev_tune", ",", "(", "enum", "fpmath_unit", ")", "prev_opt", "->", "x_ix86_fpmath", ",", "cpp_undef", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "<NUM_LIT>", ";", "ix86_target_macros_internal", "(", "cur_isa", "&", "diff_isa", ",", "cur_arch", ",", "cur_tune", ",", "(", "enum", "fpmath_unit", ")", "cur_opt", "->", "x_ix86_fpmath", ",", "cpp_define", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "return", "true", ";" ]
GCC	fr30	MD	next_suggestion	DSP	617,212	[ "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,213	[ "MCE", "->", "getValue", "(", ")", ")", ")", ";" ]	[ "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(" ]
GCC	rs6000	MD	program_repair	CPU	617,214	[ "<FIXS>", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<FIXE>" ]	[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "clobber", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	617,215	[ "}" ]	[ "vorn_s16", "(", "int16x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "\|", "~", "_", "_", "b", ";" ]
GCC	i386	CPP	stmt_completion	CPU	617,216	[ ",", "NULL", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]	[ "if", "(", "InterlockedDecrement", "(", "&", "mutex", "->", "counter", ")", ">=", "<NUM_LIT>", ")", "return", "ReleaseSemaphore", "(", "mutex", "->", "sema", ",", "<NUM_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	617,217	[ ")", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "vec_select", ":", "SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,218	[ "def", ":", "Pat", "<", "(", "f32", "fpimm", ":", "$", "in", ")", ",", "(", "COPY_TO_REGCLASS", "(", "MOVi32imm", "(", "bitcast_fpimm_to_i32", "f32", ":", "$", "in", ")", ")", ",", "FPR32", ")", ">", ";" ]	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";" ]
GCC	sh	MD	next_suggestion	CPU	617,219	[ "<STR_LIT>", "\t", "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "gtu", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,220	[ "(", "Src1Reg", ",", "", "Src1RC", ",", "", "MRI", ")", ")", "return", "false", ";" ]	[ "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Src1Ty", "=", "MRI", "->", "getType", "(", "Src1Reg", ")", ";", "unsigned", "DstSize", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "InsSize", "=", "Src1Ty", ".", "getSizeInBits", "(", ")", ";", "int64_t", "Offset", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SubReg", "=", "TRI", ".", "getSubRegFromChannel", "(", "Offset", "/", "<NUM_LIT>", ",", "InsSize", "/", "<NUM_LIT>", ")", ";", "if", "(", "SubReg", "==", "AMDGPU", "::", "NoSubRegister", ")", "return", "false", ";", "const", "RegisterBank", "", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "", "DstBank", ",", "", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "const", "RegisterBank", "", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0Reg", ",", "", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1Reg", ",", "", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "", "Src0RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "", "Src0Bank", ",", "", "MRI", ")", ";", "const", "TargetRegisterClass", "", "Src1RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "InsSize", ",", "", "Src1Bank", ",", "", "MRI", ")", ";", "Src0RC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "Src0RC", ",", "SubReg", ")", ";", "if", "(", "!", "Src0RC", "\|\|", "!", "Src1RC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", "DstRC", ",", "", "MRI", ")", "\|\|", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "", "Src0RC", ",", "*", "MRI", ")", "\|\|", "!", "RBI", ".", "constrainGenericRegister" ]
GCC	arm	MD	program_repair	CPU	617,221	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Patmos	CPP	program_repair	VLIW	617,222	[ "<FIXS>", "for", "(", "auto", "dep_write", ":", "last_dep_writes_after_write", ")", "{", "for", "(", "auto", "dep_node", ":", "dep_write", ".", "second", ")", "{", "node", "->", "preds", "[", "dep_node", "]", "\|=", "instr", "->", "isCall", "(", ")", "?", "false", ":", "true", ";", "}", "<FIXE>" ]	[ "}", "}", "<BUGS>", "for", "(", "auto", "dep_write", ":", "last_dep_write_after_write", ")", "{", "node", "->", "preds", "[", "dep_write", ".", "second", "]", "\|=", "instr", "->", "isCall", "(", ")", "?", "false", ":", "true", ";", "<BUGE>", "}" ]
LLVM	VideoCore4	TD	stmt_completion	DSP	617,223	[ ",", "[", "SDNPHasChain", ",", "SDNPOptInGlue", ",", "SDNPOutGlue", ",", "SDNPVariadic", "]", ">", ";" ]	[ "def", "call", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", "]", ">" ]
GCC	sh	MD	stmt_completion	CPU	617,224	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,225	[ ")", "&&", "<STR_LIT>", "Invalid destination width", "<STR_LIT>", ")", ";" ]	[ "static", "void", "checkNeonReplicateArgs", "(", "unsigned", "FromW", ",", "unsigned", "ToW", ")", "{", "assert", "(", "(", "FromW", "==", "<NUM_LIT>", "\|\|", "FromW", "==", "<NUM_LIT>", "\|\|", "FromW", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Invalid source width", "<STR_LIT>", ")", ";", "assert", "(", "(", "ToW", "==", "<NUM_LIT>", "\|\|", "ToW", "==", "<NUM_LIT>", "\|\|", "ToW", "==", "<NUM_LIT>" ]
LLVM	Hexagon	TD	program_repair	DSP	617,226	[ "<FIXS>", "let", "mayStore", "=", "<NUM_LIT>", ",", "neverHasSideEffects", "=", "<NUM_LIT>", "in", "<FIXE>" ]	[ "Requires", "[", "HasV4T", "]", ">", ";", "<BUGS>", "let", "mayStore", "=", "<NUM_LIT>", ",", "neverHasSideEffects", "=", "<NUM_LIT>", ",", "isPredicated", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "STrih_indexed_cdnNotPt_nv_V4", ":", "NVInst_V4", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "u6_1Imm", ":", "$", "src3", ",", "IntRegs", ":", "$", "src4", ")", ",", "<STR_LIT>", "," ]
LLVM	X86	CPP	next_suggestion	CPU	617,227	[ "return", "false", ";" ]	[ "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "ESI", ":", "X86", "::", "SI", ";", "}", "MCOperand", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "baseRegNo", ")", ";", "mcInst", ".", "addOperand", "(", "baseReg", ")", ";", "MCOperand", "segmentReg", ";", "segmentReg", "=", "MCOperand", "::", "CreateReg", "(", "segmentRegnums", "[", "insn", ".", "segmentOverride", "]", ")", ";", "mcInst", ".", "addOperand", "(", "segmentReg", ")", ";" ]
GCC	v850	MD	stmt_completion	MPU	617,228	[ "CC", "CC_REGNUM", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,229	[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";" ]	[ "unsigned", "Opc", "=", "LdSt", ".", "getOpcode", "(", ")", ";", "OffsetIsScalable", "=", "false", ";", "const", "MachineOperand", "", "BaseOp", ",", "", "OffsetOp", ";", "int", "DataOpIdx", ";", "if", "(", "isDS", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", ";", "OffsetOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "if", "(", "OffsetOp", ")", "{", "if", "(", "!", "BaseOp", ")", "{", "return", "false", ";", "}", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "OffsetOp", "->", "getImm", "(", ")", ";", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "<NUM_LIT>", ")", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "const", "MachineOperand", "", "Offset0Op", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset0", ")", ";", "const", "MachineOperand", "", "Offset1Op", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset1", ")", ";", "unsigned", "Offset0", "=", "Offset0Op", "->", "getImm", "(", ")", ";", "unsigned", "Offset1", "=", "Offset1Op", "->", "getImm", "(", ")", ";", "if", "(", "Offset0", "+", "<NUM_LIT>", "!=", "Offset1", ")", "return", "false", ";", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "", "getOpRegClass", "(", "LdSt", ",", "<NUM_LIT>", ")", ")", "/", "<NUM_LIT>", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "<NUM_LIT>", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "=", "<NUM_LIT>", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "EltSize", "", "Offset0", ";", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "<NUM_LIT>", ")", "{", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data1", ")", ";", "Width", "+=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "}", "return", "true", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "\|\|", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	617,230	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,231	[ "(", ")", ")", ";" ]	[ "MCSymbol", "", "PCSym", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "Streamer", ".", "EmitLabel", "(", "PCSym", ")", ";", "const", "MCExpr", "", "PC", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCSym", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "CreateSub", "(", "Res", ",", "PC", ",", "getContext" ]
LLVM	X86	CPP	stmt_completion	CPU	617,232	[ ")", "const", "{" ]	[ "unsigned", "getFramePtr", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,233	[ ")", ";" ]	[ "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Failed to emit a sext", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "ARMEmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Failed to emit a zext", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "ISD", "::", "BITCAST", ",", "Arg", ")", ";", "assert", "(", "BC", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Failed to emit a bitcast!", "<STR_LIT>", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown arg promotion!", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", "&&", "<STR_LIT>", "Custom lowering for v2f64 args not available", "<STR_LIT>", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "We only handle register args!", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "ARM", "::", "VMOVRRD", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")" ]
GCC	rx	MD	next_suggestion	CPU	617,234	[ ")" ]	[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "smin", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	xtensa	MD	next_suggestion	MPU	617,235	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_TLS_FUNC", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,236	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	VE	CPP	code_generation	CPU	617,237	[ "Register", "VEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
GCC	i386	CPP	program_repair	CPU	617,238	[ "<FIXS>", "rtx_insn", "", "insn", ",", "", "start", "=", "get_insns", "(", ")", ";", "<FIXE>" ]	[ "static", "voidix86_avoid_jump_mispredicts", "(", "void", ")", "{", "<BUGS>", "rtx", "insn", ",", "start", "=", "get_insns", "(", ")", ";", "<BUGE>", "int", "nbytes", "=", "<NUM_LIT>", ",", "njumps", "=", "<NUM_LIT>", ";", "int", "isjump", "=", "<NUM_LIT>", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	617,239	[ "}" ]	[ "const", "MachineInstr", "*", "FunDefMI", "=", "FunDef", "->", "getParent", "(", ")", ";", "assert", "(", "FunDefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Constant function pointer must refer to function definition", "<STR_LIT>", ")", ";", "Register", "FunDefReg", "=", "FunDef", "->", "getReg", "(", ")", ";", "Register", "GlobalFunDefReg", "=", "MAI", ".", "getRegisterAlias", "(", "FunDefMI", "->", "getMF", "(", ")", ",", "FunDefReg", ")", ";", "assert", "(", "GlobalFunDefReg", ".", "isValid", "(", ")", "&&", "<STR_LIT>", "Function definition must refer to a global register", "<STR_LIT>", ")", ";", "Register", "FunPtrReg", "=", "FunUse", "->", "getReg", "(", ")", ";", "MAI", ".", "setRegisterAlias", "(", "MI", "->", "getMF", "(", ")", ",", "FunPtrReg", ",", "GlobalFunDefReg", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	617,240	[ "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";" ]	[ "MachineBasicBlock", "", "EntryBlock", "=", "MF", "->", "begin", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", "\|\|", "Reg", "==", "Mips", "::", "RA_64", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	617,241	[ "PtrVT", ",", "<NUM_LIT>", ",", "MOLoFlag", ")", ";" ]	[ "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "BASDN", "->", "getOffset", "(", ")", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "BASDN", ")", ",", "GA", ")", ";", "}", "if", "(", "Subtarget", ".", "is32BitELFABI", "(", ")", "&&", "isPositionIndependent", "(", ")", ")", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "BASDN", ")", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "BASDN", "->", "getOffset", "(", ")", ")", ")", ";", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "IsPIC", "=", "isPositionIndependent", "(", ")", ";", "getLabelAccessInfo", "(", "IsPIC", ",", "Subtarget", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "TgtBAHi", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "MOHiFlag", ")", ";", "SDValue", "TgtBALo", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", "," ]
LLVM	AArch64	TD	next_suggestion	CPU	617,242	[ "}" ]	[ "def", "Wrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32sp", ",", "GPR32sp", ",", "arith_extended_reg32_i32", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,243	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	617,244	[ ")", "save_reg_mask", "\|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";" ]	[ "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "max_reg", ";", "reg", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "\|\|", "(", "!", "crtl", "->", "is_leaf", "&&", "call_used_regs", "[", "reg", "]", ")", ")", "save_reg_mask", "\|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_SINGLE_PIC_BASE", "&&", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "crtl", "->", "uses_pic_offset_table", ")", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "}", "else", "if", "(", "IS_VOLATILE", "(", "func_type", ")", ")", "{", "if", "(", "frame_pointer_needed", ")", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "df_regs_ever_live_p", "(", "ARM_HARD_FRAME_POINTER_REGNUM", ")", ")", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "df_regs_ever_live_p", "(", "THUMB_HARD_FRAME_POINTER_REGNUM", ")", ")", "save_reg_mask", "\|=", "<NUM_LIT>", "<<", "THUMB_HARD_FRAME_POINTER_REGNUM", ";", "}", "else", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "callee_saved_reg_p", "(", "reg", ")" ]
GCC	aarch64	CPP	stmt_completion	CPU	617,245	[ ";" ]	[ "rtx", "function_expander", "::", "convert_to_pmode", "(", "rtx", "x", ")", "{", "if", "(", "ptr_mode", "==", "SImode", ")", "x", "=", "simplify_gen_unary", "(", "ZERO_EXTEND", ",", "DImode", ",", "x", ",", "SImode", ")", ";", "return", "x" ]
GCC	i386	CPP	program_repair	CPU	617,246	[ "<FIXS>", "\|\|", "!", "CONST_VECTOR_P", "(", "x", ")", "<FIXE>" ]	[ "ix86_gen_bcst_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_AVX512F", "<BUGS>", "\|\|", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", "<BUGE>", "\|\|", "(", "!", "TARGET_AVX512VL", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", "\|\|", "!", "TARGET_EVEX512", ")", ")", "\|\|", "!", "VALID_BCST_MODE_P", "(", "GET_MODE_INNER", "(", "mode", ")", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,247	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating pair load/store. Replacing instructions:\\n ", "<STR_LIT>", ")", ";" ]	[ "}", "int", "OffsetImm", "=", "getLdStOffsetOp", "(", "", "RtMI", ")", ".", "getImm", "(", ")", ";", "if", "(", "TII", "->", "isUnscaledLdSt", "(", "RtMI", "->", "getOpcode", "(", ")", ")", ")", "{", "assert", "(", "!", "(", "OffsetImm", "%", "getMemScale", "(", "", "RtMI", ")", ")", "&&", "<STR_LIT>", "Unscaled offset cannot be scaled.", "<STR_LIT>", ")", ";", "OffsetImm", "/", "=", "getMemScale", "(", "", "RtMI", ")", ";", "}", "MachineInstrBuilder", "MIB", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "", "MBB", "=", "I", "->", "getParent", "(", ")", ";", "MachineOperand", "RegOp0", "=", "getLdStRegOp", "(", "", "RtMI", ")", ";", "MachineOperand", "RegOp1", "=", "getLdStRegOp", "(", "", "Rt2MI", ")", ";", "if", "(", "RegOp0", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "MergeForward", ")", "{", "RegOp0", ".", "setIsKill", "(", "false", ")", ";", "RegOp1", ".", "setIsKill", "(", "false", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "getLdStRegOp", "(", "", "I", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "I", ")", ",", "Paired", ")", ")", "MI", ".", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "}", "}", "MIB", "=", "BuildMI", "(", "", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "getMatchingPairOpcode", "(", "Opc", ")", ")", ")", ".", "add", "(", "RegOp0", ")", ".", "add", "(", "RegOp1", ")", ".", "add", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "", "I", ",", "&", "", "Paired", "}", ")", ".", "setMIFlags", "(", "I", "->", "mergeFlagsWith", "(", "*", "Paired", ")", ")", ";", "(", "void", ")", "MIB", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	617,248	[ ")", "]", ")" ]	[ "(", "define_mode_attr", "stype", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "HF", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,249	[ ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FCMGTv2f32", "V64", ":", "$", "dst", ",", "V64", ":", "$", "src2", ",", "V64", ":", "$", "src1" ]
LLVM	X86	TD	stmt_completion	CPU	617,250	[ ">", ";" ]	[ "def", "X86cmp", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTX86CmpTest" ]
GCC	sh	CPP	next_suggestion	CPU	617,251	[ "if", "(", "TARGET_FDPIC", ")", "{" ]	[ "case", "PROCESSOR_SH2", ":", "builtin_define", "(", "<STR_LIT>", "__sh2__", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", "__SH2__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH2E", ":", "builtin_define", "(", "<STR_LIT>", "__SH2E__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH2A", ":", "builtin_define", "(", "<STR_LIT>", "__SH2A__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SH2A_DOUBLE", ")", "builtin_define", "(", "TARGET_FPU_SINGLE", "?", "<STR_LIT>", "__SH2A_SINGLE__", "<STR_LIT>", ":", "<STR_LIT>", "__SH2A_DOUBLE__", "<STR_LIT>", ")", ";", "else", "builtin_define", "(", "TARGET_FPU_ANY", "?", "<STR_LIT>", "__SH2A_SINGLE_ONLY__", "<STR_LIT>", ":", "<STR_LIT>", "__SH2A_NOFPU__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH3", ":", "builtin_define", "(", "<STR_LIT>", "__sh3__", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", "__SH3__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_SH4", ")", "builtin_define", "(", "<STR_LIT>", "__SH4_NOFPU__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH3E", ":", "builtin_define", "(", "TARGET_HARD_SH4", "?", "<STR_LIT>", "__SH4_SINGLE_ONLY__", "<STR_LIT>", ":", "<STR_LIT>", "__SH3E__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH4", ":", "builtin_define", "(", "TARGET_FPU_SINGLE", "?", "<STR_LIT>", "__SH4_SINGLE__", "<STR_LIT>", ":", "<STR_LIT>", "__SH4__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH4A", ":", "\\", "builtin_define", "(", "<STR_LIT>", "__SH4A__", "<STR_LIT>", ")", ";", "builtin_define", "(", "TARGET_SH4", "?", "(", "TARGET_FPU_SINGLE", "?", "<STR_LIT>", "__SH4_SINGLE__", "<STR_LIT>", ":", "<STR_LIT>", "__SH4__", "<STR_LIT>", ")", ":", "TARGET_FPU_ANY", "?", "<STR_LIT>", "__SH4_SINGLE_ONLY__", "<STR_LIT>", ":", "<STR_LIT>", "__SH4_NOFPU__", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "TARGET_FPU_ANY", ")", "builtin_define", "(", "<STR_LIT>", "__SH_FPU_ANY__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_FPU_DOUBLE", ")", "builtin_define", "(", "<STR_LIT>", "__SH_FPU_DOUBLE__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HITACHI", ")", "builtin_define", "(", "<STR_LIT>", "__HITACHI__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_FMOVD", ")", "builtin_define", "(", "<STR_LIT>", "__FMOVD_ENABLED__", "<STR_LIT>", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	617,252	[ "]", ")" ]	[ "(", "define_mode_attr", "scc_eq_op2", "[", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	617,253	[ "<STR_LIT>", "\\t.previous\\n", "<STR_LIT>", ")", ";" ]	[ "}", "}", "else", "x86_print_call_or_nop", "(", "file", ",", "mcount_name", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tleal\\t%sP%d@GOTOFF(%%ebx),%%", "<STR_LIT>", "PROFILE_COUNT_REGISTER", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "LPREFIX", ",", "labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "mcount_name", ")", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tmovl\\t$%sP%d,%%", "<STR_LIT>", "PROFILE_COUNT_REGISTER", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "LPREFIX", ",", "labelno", ")", ";", "x86_print_call_or_nop", "(", "file", ",", "mcount_name", ")", ";", "}", "if", "(", "flag_record_mcount", "\|\|", "lookup_attribute", "(", "<STR_LIT>", "fentry_section", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", ")", "{", "const", "char", "*", "sname", "=", "<STR_LIT>", "__mcount_loc", "<STR_LIT>", ";", "if", "(", "current_fentry_section", "(", "&", "sname", ")", ")", ";", "else", "if", "(", "fentry_section", ")", "sname", "=", "fentry_section", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t.section %s, \\\"a\\\",@progbits\\n", "<STR_LIT>", ",", "sname", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t.%s 1b\\n", "<STR_LIT>", ",", "TARGET_64BIT", "?", "<STR_LIT>", "quad", "<STR_LIT>", ":", "<STR_LIT>", "long", "<STR_LIT>", ")", ";", "fprintf", "(", "file", "," ]
LLVM	X86	CPP	next_suggestion	CPU	617,254	[ "MI", "->", "setDesc", "(", "get", "(", "X86", "::", "TEST8ri", ")", ")", ";" ]	[ "case", "X86", "::", "FsFLD0SD", ":", "return", "Expand2AddrUndef", "(", "MI", ",", "get", "(", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ")", ")", ";", "case", "X86", "::", "TEST8ri_NOREX", ":" ]
GCC	rs6000	MD	stmt_completion	CPU	617,255	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	MD	stmt_completion	CPU	617,256	[ "]", ")" ]	[ "(", "define_mode_attr", "sselongvecmodelower", "[", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,257	[ ":", "$", "LHS", ",", "V64", ":", "$", "MHS", ",", "V64", ":", "$", "RHS", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v1i64", "(", "OpNode", "(", "v1i64", "V64", ":", "$", "LHS", ")", ",", "(", "v1i64", "V64", ":", "$", "MHS", ")", ",", "(", "v1i64", "V64", ":", "$", "RHS", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "V64" ]
GCC	arm	CPP	next_suggestion	CPU	617,258	[ "}" ]	[ "vreinterpret_bf16_p8", "(", "poly8x8_t", "_", "_", "a", ")", "{", "return", "(", "bfloat16x4_t", ")", "_", "_", "a", ";" ]
GCC	m32c	MD	next_suggestion	MPU	617,259	[ "(", "UNS_FREIT", "<NUM_LIT>", ")" ]	[ "[", "(", "UNS_PROLOGUE_END", "<NUM_LIT>", ")", "(", "UNS_EPILOGUE_START", "<NUM_LIT>", ")", "(", "UNS_EH_EPILOGUE", "<NUM_LIT>", ")", "(", "UNS_PUSHM", "<NUM_LIT>", ")", "(", "UNS_POPM", "<NUM_LIT>", ")", "(", "UNS_SMOVF", "<NUM_LIT>", ")", "(", "UNS_SSTR", "<NUM_LIT>", ")", "(", "UNS_SCMPU", "<NUM_LIT>", ")", "(", "UNS_SMOVU", "<NUM_LIT>", ")", "(", "UNS_FSETB", "<NUM_LIT>", ")" ]
LLVM	DirectX	CPP	next_suggestion	Virtual ISA	617,260	[ "}" ]	[ "const", "DirectXTargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TL", ";" ]
LLVM	Hexagon	CPP	program_repair	DSP	617,261	[ "<FIXS>", "SDValue", "Val", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "ValConst", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]	[ "int32_t", "Shl2Const", "=", "cast", "ConstantSDNode", ">", "(", "Shl2_1", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "int32_t", "ValConst", "=", "<NUM_LIT>", "<<", "(", "ShlConst", "+", "Shl2Const", ")", ";", "<BUGS>", "SDValue", "Val", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "ValConst", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Val", ".", "getNode", "(", ")", ")", ")", "if", "(", "isInt", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,262	[ "}" ]	[ "static", "void", "addAndInterleaveWithUnsupported", "(", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "&", "result", ",", "const", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "&", "v", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "v", ".", "size", "(", ")", ";", "++", "i", ")", "{", "result", ".", "push_back", "(", "v", "[", "i", "]", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "v", "[", "i", "]", ".", "first", "&&", "i", "+", "<NUM_LIT>", "<", "v", ".", "size", "(", ")", "&&", "v", "[", "i", "+", "<NUM_LIT>", "]", ".", "first", "!=", "v", "[", "i", "]", ".", "first", "+", "<NUM_LIT>", ")", "result", ".", "push_back", "(", "{", "v", "[", "i", "]", ".", "first", "+", "<NUM_LIT>", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ")", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,263	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "S", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "u0", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "u1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,264	[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_770858", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ps4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ps4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32" ]
LLVM	X86	CPP	next_suggestion	CPU	617,265	[ "FnStubs", ".", "insert", "(", "Name", ")", ";" ]	[ "FnStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{", "if", "(", "!", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", "O", "<<", "Name", ";", "else", "{", "HiddenGVStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "GVStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "GV", "->", "hasDLLImportLinkage", "(", ")", ")", "O", "<<", "<STR_LIT>", "__imp_", "<STR_LIT>", ";", "O", "<<", "Name", ";", "}", "if", "(", "!", "isCallOp", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "'", "-", "'", "<<", "getPICLabelString", "(", "getFunctionNumber", "(", ")", ",", "TAI", ",", "Subtarget", ")", ";", "}", "else", "{", "if", "(", "GV", "->", "hasDLLImportLinkage", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "__imp_", "<STR_LIT>", ";", "}", "O", "<<", "Name", ";", "if", "(", "isCallOp", ")", "{", "if", "(", "shouldPrintPLT", "(", "TM", ",", "Subtarget", ")", ")", "{", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "!", "GV", "->", "hasProtectedVisibility", "(", ")", "&&", "!", "GV", "->", "hasLocalLinkage", "(", ")", ")", "O", "<<", "<STR_LIT>", "@PLT", "<STR_LIT>", ";", "}", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", ")", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "}", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isThreadLocal", ")", "{", "TLSModel", "::", "Model", "model", "=", "getTLSModel", "(", "GVar", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "LocalDynamic", ":", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "InitialExec", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "@INDNTPOFF", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "LocalExec", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "@NTPOFF", "<STR_LIT>", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown TLS model", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "isMemOp", ")", "{", "if", "(", "shouldPrintGOT", "(", "TM", ",", "Subtarget", ")", ")", "{", "if", "(", "Subtarget", "->", "GVRequiresExtraLoad", "(", "GV", ",", "TM", ",", "false", ")", ")", "O", "<<", "<STR_LIT>", "@GOT", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "!", "NotRIPRel", ")", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "if", "(", "Subtarget", "->", "GVRequiresExtraLoad", "(", "GV", ",", "TM", ",", "false", ")", ")", "O", "<<", "<STR_LIT>", "@GOTPCREL", "<STR_LIT>", ";", "if", "(", "needCloseParen", ")", "{", "needCloseParen", "=", "false", ";", "O", "<<", "'", ")", "'", ";", "}", "}", "O", "<<", "<STR_LIT>", "(%rip)", "<STR_LIT>", ";", "}", "}", "if", "(", "needCloseParen", ")", "O", "<<", "'", ")", "'", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "call", "<STR_LIT>", ")", ";", "bool", "needCloseParen", "=", "false", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "isCallOp", "&&", "shouldPrintStub", "(", "TM", ",", "Subtarget", ")", "&&", "!", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "Subtarget", "->", "getDarwinVers", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,266	[ "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";" ]	[ "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "InstrDesc", "=", "get", "(", "Opc", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";", "bool", "HasImplicitSGPR", "=", "findImplicitSGPRRead", "(", "MI", ")", "!=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "HasImplicitSGPR", ")", "{", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRReg", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "}", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "Opc", "==", "AMDGPU", "::", "V_READLANE_B32", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{" ]
LLVM	ARM	TD	next_suggestion	CPU	617,267	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "shift", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	617,268	[ "=", "instr_asm", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "RO", ":", "$", "rd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "RO", ":", "$", "rt", ",", "ImmOpnd", ":", "$", "rs_sa", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RO", ":", "$", "rd", ",", "(", "OpNode", "RO", ":", "$", "rt", ",", "ImmPat", ":", "$", "rs_sa", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "itin", ";", "bit", "hasSideEffects", "=", "<NUM_LIT>", ";", "string", "BaseOpcode" ]
LLVM	MBlaze	TD	stmt_completion	MPU	617,269	[ ":", "$", "CMP", ",", "i32imm", ":", "$", "CC", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]	[ "def", "Select_FCC", ":", "MBlazePseudo", "<", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "GPR", ":", "$", "T", ",", "GPR", ":", "$", "F", ",", "GPR" ]
GCC	microblaze	CPP	stmt_completion	MPU	617,270	[ "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";" ]	[ "if", "(", "!", "strict", "&&", "GET_CODE", "(", "x", ")", "==" ]
GCC	rs6000	CPP	code_generation	CPU	617,271	[ "static", "basic_block", "add_condition_to_bb", "(", "tree", "function_decl", ",", "tree", "version_decl", ",", "int", "clone_isa", ",", "basic_block", "new", "_", "bb", ")", "{", "push_cfun", "(", "DECL_STRUCT_FUNCTION", "(", "function_decl", ")", ")", ";", "gcc_assert", "(", "new", "_", "bb", "!=", "NULL", ")", ";", "gimple_seq", "gseq", "=", "bb_seq", "(", "new", "_", "bb", ")", ";", "tree", "convert_expr", "=", "build1", "(", "CONVERT_EXPR", ",", "ptr_type_node", ",", "build_fold_addr_expr", "(", "version_decl", ")", ")", ";", "tree", "result_var", "=", "create_tmp_var", "(", "ptr_type_node", ")", ";", "gimple", "", "convert_stmt", "=", "gimple_build_assign", "(", "result_var", ",", "convert_expr", ")", ";", "gimple", "", "return_stmt", "=", "gimple_build_return", "(", "result_var", ")", ";", "if", "(", "clone_isa", "==", "CLONE_DEFAULT", ")", "{", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "convert_stmt", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "return_stmt", ")", ";", "set_bb_seq", "(", "new", "_", "bb", ",", "gseq", ")", ";", "gimple_set_bb", "(", "convert_stmt", ",", "new", "_", "bb", ")", ";", "gimple_set_bb", "(", "return_stmt", ",", "new", "_", "bb", ")", ";", "pop_cfun", "(", ")", ";", "return", "new", "_", "bb", ";", "}", "tree", "bool_zero", "=", "build_int_cst", "(", "bool_int_type_node", ",", "<NUM_LIT>", ")", ";", "tree", "cond_var", "=", "create_tmp_var", "(", "bool_int_type_node", ")", ";", "tree", "predicate_decl", "=", "rs6000_builtin_decls", "[", "(", "int", ")", "RS6000_BIF_CPU_SUPPORTS", "]", ";", "const", "char", "", "arg_str", "=", "rs6000_clone_map", "[", "clone_isa", "]", ".", "name", ";", "tree", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "arg_str", ")", "+", "<NUM_LIT>", ",", "arg_str", ")", ";", "gimple", "", "call_cond_stmt", "=", "gimple_build_call", "(", "predicate_decl", ",", "<NUM_LIT>", ",", "predicate_arg", ")", ";", "gimple_call_set_lhs", "(", "call_cond_stmt", ",", "cond_var", ")", ";", "gimple_set_block", "(", "call_cond_stmt", ",", "DECL_INITIAL", "(", "function_decl", ")", ")", ";", "gimple_set_bb", "(", "call_cond_stmt", ",", "new", "_", "bb", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "call_cond_stmt", ")", ";", "gimple", "*", "if_else_stmt", "=", "gimple_build_cond", "(", "NE_EXPR", ",", "cond_var", ",", "bool_zero", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "gimple_set_block", "(", "if_else_stmt", ",", "DECL_INITIAL", "(", "function_decl", ")", ")", ";", "gimple_set_bb", "(", "if_else_stmt", ",", "new", "_", "bb", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "if_else_stmt", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "convert_stmt", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "return_stmt", ")", ";", "set_bb_seq", "(", "new", "_", "bb", ",", "gseq", ")", ";", "basic_block", "bb1", "=", "new", "_", "bb", ";", "edge", "e12", "=", "split_block", "(", "bb1", ",", "if_else_stmt", ")", ";", "basic_block", "bb2", "=", "e12", "->", "dest", ";", "e12", "->", "flags", "&=", "~", "EDGE_FALLTHRU", ";", "e12", "->", "flags", "\|=", "EDGE_TRUE_VALUE", ";", "edge", "e23", "=", "split_block", "(", "bb2", ",", "return_stmt", ")", ";", "gimple_set_bb", "(", "convert_stmt", ",", "bb2", ")", ";", "gimple_set_bb", "(", "return_stmt", ",", "bb2", ")", ";", "basic_block", "bb3", "=", "e23", "->", "dest", ";", "make_edge", "(", "bb1", ",", "bb3", ",", "EDGE_FALSE_VALUE", ")", ";", "remove_edge", "(", "e23", ")", ";", "make_edge", "(", "bb2", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ",", "<NUM_LIT>", ")", ";", "pop_cfun", "(", ")", ";", "return", "bb3", ";", "}" ]	[ "This", "adds", "a", "condition", "to", "the", "basic_block", "NEW_BB", "in", "function", "FUNCTION_DECL", "to", "return", "a", "pointer", "to", "VERSION_DECL", "if", "we", "are", "running", "on", "a", "machine", "that", "supports", "the", "index", "CLONE_ISA", "hardware", "architecture", "bits", ".", "This", "function", "will", "be", "called", "during", "version", "dispatch", "to", "decide", "which", "function", "version", "to", "execute", ".", "It", "returns", "the", "basic", "block", "at", "the", "end", ",", "to", "which", "more", "conditions", "can", "be", "added", "." ]
GCC	i386	CPP	code_generation	CPU	617,272	[ "static", "rtx", "ix86_delegitimize_tls_address", "(", "rtx", "or", "ig_x", ")", "{", "rtx", "x", "=", "or", "ig_x", ",", "unspec", ";", "struct", "ix86_address", "addr", ";", "if", "(", "!", "TARGET_TLS_DIRECT_SEG_REFS", ")", "return", "or", "ig_x", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "\|\|", "GET_MODE", "(", "x", ")", "!=", "Pmode", ")", "return", "or", "ig_x", ";", "if", "(", "ix86_decompose_address", "(", "x", ",", "&", "addr", ")", "==", "<NUM_LIT>", "\|\|", "addr", ".", "seg", "!=", "DEFAULT_TLS_SEG_REG", "\|\|", "addr", ".", "disp", "==", "NULL_RTX", "\|\|", "GET_CODE", "(", "addr", ".", "disp", ")", "!=", "CONST", ")", "return", "or", "ig_x", ";", "unspec", "=", "XEXP", "(", "addr", ".", "disp", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "unspec", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "unspec", ",", "<NUM_LIT>", ")", ")", ")", "unspec", "=", "XEXP", "(", "unspec", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "unspec", ")", "!=", "UNSPEC", "\|\|", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_NTPOFF", ")", "return", "or", "ig_x", ";", "x", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", ";", "if", "(", "unspec", "!=", "XEXP", "(", "addr", ".", "disp", ",", "<NUM_LIT>", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "x", ",", "XEXP", "(", "XEXP", "(", "addr", ".", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "addr", ".", "index", ")", "{", "rtx", "idx", "=", "addr", ".", "index", ";", "if", "(", "addr", ".", "scale", "!=", "<NUM_LIT>", ")", "idx", "=", "gen_rtx_MULT", "(", "Pmode", ",", "idx", ",", "GEN_INT", "(", "addr", ".", "scale", ")", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "idx", ",", "x", ")", ";", "}", "if", "(", "addr", ".", "base", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ".", "base", ",", "x", ")", ";", "if", "(", "MEM_P", "(", "or", "ig_x", ")", ")", "x", "=", "replace_equiv_address_nv", "(", "or", "ig_x", ",", "x", ")", ";", "return", "x", ";", "}" ]	[ "Helper", "function", "for", "ix86_delegitimize_address", ".", "Attempt", "to", "delegitimize", "TLS", "local-exec", "accesses", "." ]
LLVM	X86	CPP	stmt_completion	CPU	617,273	[ "(", ")", ",", "*", "this", ",", "Fast", ")", ")", ";" ]	[ "if", "(", "DumpAsm", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "<STR_LIT>", "AsmPrinter was not linked in", "<STR_LIT>", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	617,274	[ "inst", ",", "<STR_LIT>", ",", "AMDGPUrsq", ">", "{" ]	[ "class", "RECIPSQRT_IEEE_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":", "R600_1OP_Helper", "<" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,275	[ "}" ]	[ "def", "A2_asrh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	617,276	[ "InVals", ".", "push_back", "(", "Arg", ")", ";" ]	[ "unsigned", "ArgBytes", "=", "ArgSizeInBits", ">>", "<NUM_LIT>", ";", "EVT", "ArgVT", ";", "if", "(", "ArgSizeInBits", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "assert", "(", "!", "ArgType", "->", "isFloatTy", "(", ")", "&&", "<STR_LIT>", "Extending floating point arguments not supported yet", "<STR_LIT>", ")", ";", "ArgVT", "=", "MVT", "::", "getIntegerVT", "(", "ArgSizeInBits", ")", ";", "}", "else", "{", "ArgVT", "=", "VT", ";", "}", "PointerType", "", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "ZEXTLOAD", ",", "DL", ",", "VT", ",", "DAG", ".", "getRoot", "(", ")", ",", "DAG", ".", "getConstant", "(", "ParamOffsetBytes", ",", "MVT", "::", "i32", ")", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "ArgVT", ",", "false", ",", "false", ",", "ArgBytes", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,277	[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,278	[ "Base", ",", "Offset", ")", ";" ]	[ "bool", "MipsSEDAGToDAGISel", "::", "selectIntAddr12MM", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{", "return", "selectAddrRegImm12", "(", "Addr", ",", "Base", ",", "Offset", ")", "\|\|", "selectAddrDefault", "(", "Addr", "," ]
GCC	rs6000	CPP	next_suggestion	CPU	617,279	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_max_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "vec_max", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ")", ";" ]
GCC	tilepro	CPP	code_generation	VLIW	617,280	[ "const", "char", "", "tilepro_output_cbranch_with_opcode", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ",", "const", "char", "", "opcode", ",", "const", "char", "", "rev_opcode", ",", "int", "regop", ",", "bool", "netreg_p", ")", "{", "const", "char", "", "branch_if_false", ";", "rtx", "taken", ",", "not", "_", "taken", ";", "bool", "is_simple_branch", ";", "gcc_assert", "(", "LABEL_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "is_simple_branch", "=", "true", ";", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "int", "from_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "to_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "int", "delta", "=", "to_addr", "-", "from_addr", ";", "is_simple_branch", "=", "IN_RANGE", "(", "delta", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "is_simple_branch", ")", "{", "return", "tilepro_output_simple_cbranch_with_opcode", "(", "insn", ",", "opcode", ",", "regop", ",", "netreg_p", ",", "false", ")", ";", "}", "not", "_", "taken", "=", "gen_label_rtx", "(", ")", ";", "taken", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "not", "_", "taken", ";", "branch_if_false", "=", "tilepro_output_simple_cbranch_with_opcode", "(", "insn", ",", "rev_opcode", ",", "regop", ",", "netreg_p", ",", "true", ")", ";", "output_asm_insn", "(", "branch_if_false", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "j\\t%l0", "<STR_LIT>", ",", "&", "taken", ")", ";", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "not", "_", "taken", ")", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]	[ "Output", "assembly", "code", "for", "a", "specific", "branch", "instruction", ",", "appending", "the", "branch", "prediction", "flag", "to", "the", "opcode", "if", "appropriate", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,281	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_cmphgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	617,282	[ "<FIXS>", "(", "ins", "getLdStRegisterOperand", "rc", ">", ".", "ret", ":", "$", "data0", ",", "Offset", ":", "$", "offset", ",", "gds", ":", "$", "gds", ")", ",", "<FIXE>" ]	[ "class", "DS_0A1D_NORET", "string", "opName", ",", "RegisterClass", "rc", "=", "VGPR_32", ">", ":", "DS_Pseudo", "opName", ",", "(", "outs", ")", ",", "<BUGS>", "(", "ins", "getLdStRegisterOperand", "rc", ">", ".", "ret", ":", "$", "data0", ",", "offset", ":", "$", "offset", ",", "gds", ":", "$", "gds", ")", ",", "<BUGE>", "<STR_LIT>", ">", "{", "let", "has_addr", "=", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	617,283	[ ")", ";" ]	[ "return", "new", "BPFMIPreEmitChecking", "(" ]
LLVM	AArch64	CPP	code_generation	CPU	617,284	[ "unsigned", "AArch64Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "isTargetMachO", "(", ")", "&&", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "auto", "", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GV", ")", ";", "if", "(", "(", "!", "isTargetMachO", "(", ")", "\|\|", "MachOUseNonLazyBind", ")", "&&", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "GV", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "isWindowsArm64EC", "(", ")", "&&", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "}", "return", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "}", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]
GCC	aarch64	CPP	next_suggestion	CPU	617,285	[ "return", "instance", ".", "elements_per_vq", "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "format", "[", "<NUM_LIT>", "]", "==", "'", "*", "'", "&&", "format", "[", "<NUM_LIT>", "]", "==", "'", "q", "'", ")", "{", "format", "+=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	617,286	[ "_", "_", "vc16", ")", ";" ]	[ "_", "_", "vector", "signed", "int", "_", "_", "vi4", ";", "_", "_", "vector", "float", "_", "_", "vf1", ";", "_", "_", "vc16", "=", "(", "_", "_", "vector", "signed", "char", ")", "(", "_", "_", "vector", "unsigned", "long", "long", ")", "{", "_", "_", "A", ",", "_", "_", "A", "}", ";", "_", "_", "vs8", "=", "vec_vupkhsb", "(" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,287	[ "return", "MBB", ";" ]	[ "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tBL", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "R4", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ARM", "::", "R4", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", ")", ".", "addReg", "(", "ARM", "::", "R12", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "ARM", "::", "rGPRRegClass", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "t2MOVi32imm", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tBLXr", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ARM", "::", "R4", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ARM", "::", "R4", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", ")", ".", "addReg", "(", "ARM", "::", "R12", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "t2SUBrr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "R4", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	617,288	[ "]" ]	[ "(", "mem", ":", "V16QI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LXVL", ")", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	617,289	[ ")" ]	[ "(", "define_mode_iterator", "FP", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "TF", "<STR_LIT>" ]
GCC	mmix	CPP	stmt_completion	CPU	617,290	[ ")", "+", "argsp", "->", "regs", ")", ":", "NULL_RTX", ";" ]	[ "CUMULATIVE_ARGS", "*", "argsp", "=", "get_cumulative_args", "(", "argsp_v", ")", ";", "machine_mode", "mode", "=", "arg", ".", "mode", "==", "VOIDmode", "?", "DImode", ":", "arg", ".", "mode", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "(", "argsp", "->", "regs", "<", "MMIX_MAX_ARGS_IN_REGS", ")", "?", "gen_rtx_REG", "(", "mode", ",", "(", "incoming", "?", "MMIX_FIRST_INCOMING_ARG_REGNUM", ":", "MMIX_FIRST_ARG_REGNUM" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,291	[ ")", ";" ]	[ "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", "Token is not an Identifier", "<STR_LIT>", ")", ";", "StringRef", "Cond", "=", "Tok", ".", "getString", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "parseCondCodeString", "(", "Cond", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", "invalid condition code", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,292	[ ")", ")", ";" ]	[ "static", "SDValue", "performAddCSelIntoCSinc", "(", "SDNode", "", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isScalarInteger", "(", ")", "\|\|", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "!", "LHS", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "AArch64CC", "=", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CTVal", "\|\|", "!", "CFVal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "CTVal", "->", "isOne", "(", ")", "\|\|", "CFVal", "->", "isOne", "(", ")", ")", ")", "&&", "!", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "CTVal", "->", "isOne", "(", ")", "\|\|", "CFVal", "->", "isAllOnes", "(", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "CTVal", "->", "isOne", "(", ")", "&&", "!", "CFVal", "->", "isOne", "(", ")", ")", "{", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "AArch64CC", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AArch64CC", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "CTVal", "->", "isOne", "(", ")", "&&", "!", "CFVal", "->", "isAllOnes", "(", ")", ")", "{", "APInt", "C", "=", "-", "<NUM_LIT>", "", "CFVal", "->", "getAPIntValue", "(", ")", ";", "CTVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DAG", ".", "getConstant", "(", "C", ",", "DL", ",", "VT", ")", ")", ";", "CFVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DAG", ".", "getAllOnesConstant", "(", "DL", ",", "VT" ]
GCC	aarch64	MD	next_suggestion	CPU	617,293	[ "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "GPI", "(", "and", ":", "GPI", "(", "ashift", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "GPI", "(", "lshiftrt", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	tilegx	MD	next_suggestion	VLIW	617,294	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	617,295	[ ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_expand_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_expandsf128_maskz", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "mm_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8" ]
GCC	nios2	CPP	code_generation	MPU	617,296	[ "static", "void", "nios2_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "HOST_WIDE_INT", "param_size", ";", "if", "(", "mode", "==", "BLKmode", ")", "{", "param_size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "param_size", ">=", "<NUM_LIT>", ")", ";", "}", "else", "param_size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "param_size", "=", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "regs_used", "+", "param_size", ">", "NUM_ARG_REGS", ")", "cum", "->", "regs_used", "=", "NUM_ARG_REGS", ";", "else", "cum", "->", "regs_used", "+=", "param_size", ";", "}" ]	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ";", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", "." ]
GCC	rs6000	CPP	program_repair	CPU	617,297	[ "<FIXS>", "rtx", "lo", "=", "gen_rtx_UNSPEC_VOLATILE", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "call_ref", ",", "arg", ")", ",", "UNSPECV_PLT16_LO", ")", ";", "<FIXE>" ]	[ "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "rtx", "hi", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "base", ",", "call_ref", ",", "arg", ")", ",", "UNSPEC_PLT16_HA", ")", ";", "<BUGS>", "rtx", "lo", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "call_ref", ",", "arg", ")", ",", "UNSPEC_PLT16_LO", ")", ";", "<BUGE>", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "hi", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "lo", ")", ")", ";", "return", "reg", ";" ]
GCC	s390	CPP	stmt_completion	MPU	617,298	[ "TP_REGNUM", ")", ")", ";" ]	[ "emit_move_insn", "(", "tp", ",", "gen_rtx_REG", "(", "Pmode", "," ]
LLVM	Mips	CPP	program_repair	CPU	617,299	[ "<FIXS>", "int64_t", "Offset", "=", "Addr", ".", "getOffset", "(", ")", ";", "<FIXE>" ]	[ "if", "(", "Addr", ".", "isFIBase", "(", ")", ")", "{", "unsigned", "FI", "=", "Addr", ".", "getFI", "(", ")", ";", "unsigned", "Align", "=", "<NUM_LIT>", ";", "<BUGS>", "unsigned", "Offset", "=", "Addr", ".", "getOffset", "(", ")", ";", "<BUGE>", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", "," ]

LLVM

CellSPU

CPP

program_repair

MPU

617,200

[ "<FIXS>", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "<FIXE>" ]

[ "if", "(", "Opc", "==", "ISD", "::", "ADD", ")", "{", "SDOperand", "N1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDOperand", "N2", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "unsigned", "N1Opc", "=", "N1", ".", "getOpcode", "(", ")", ";", "unsigned", "N2Opc", "=", "N2", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "N1Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N2Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "N1Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N2Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "N1Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{", "cerr", "<<", "<STR_LIT>", "SelectXFormAddr: Unhandled ADD operands:\\n", "<STR_LIT>", ";", "N1", ".", "Val", "->", "dump", "(", ")", ";", "cerr", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "N2", ".", "Val", "->", "dump", "(", ")", ";", "cerr", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "abort", "(", ")", ";", "}", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Base", "=", "N", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

GCC

i386

MD

program_repair

CPU

617,201

[ "<FIXS>", "(", "match_operand", ":", "VI48F_256_DQ", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VI48F_256", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "rtx", "(", "*", "insn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]" ]

GCC

h8300

MD

stmt_completion

MPU

617,202

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

GCC

msp430

CPP

next_suggestion

MPU

617,203

[ "for", "(", "i", "=", "ARRAY_SIZE", "(", "msp430_mcu_data", ")", ";", "i", "--", ";", ")", "if", "(", "strcasecmp", "(", "target_mcu", ",", "msp430_mcu_data", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "msp430_mcu_data", "[", "i", "]", ".", "hwmpy", "==", "<NUM_LIT>", ";" ]

[ "if", "(", "target_mcu", "==", "NULL", "||", "msp430_hwmult_type", "!=", "MSP430_HWMULT_AUTO", ")", "return", "false", ";", "if", "(", "target_mcu", "==", "cached_match", ")", "return", "cached_result", ";", "cached_match", "=", "target_mcu", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", "msp430f5", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", "msp430fr5", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "if", "(", "strncasecmp", "(", "target_mcu", ",", "<STR_LIT>", "msp430f6", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "true", ";", "int", "i", ";" ]

LLVM

ARM64

CPP

next_suggestion

CPU

617,204

[ "if", "(", "UseUnscaledOp", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "UnscaledOp", ")", ")", ";" ]

[ "Offset", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "int", "NewOffset", ";", "unsigned", "UnscaledOp", ";", "bool", "UseUnscaledOp", ";", "int", "Status", "=", "isARM64FrameOffsetLegal", "(", "MI", ",", "Offset", ",", "&", "UseUnscaledOp", ",", "&", "UnscaledOp", ",", "&", "NewOffset", ")", ";", "if", "(", "Status", "&", "ARM64FrameOffsetCanUpdate", ")", "{", "if", "(", "Status", "&", "ARM64FrameOffsetIsLegal", ")", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

617,205

[ "<STR_LIT>" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SP_SET", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

617,206

[ "_", "_", "c", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vfmsv8hf", "(", "_", "_", "a", ",", "_", "_", "b", "," ]

LLVM

WDC65816

TD

stmt_completion

MPU

617,207

[ "(", "load", "ADDRabsl", ":", "$", "src", ")", ")", "]", ">", ";" ]

[ "def", "LDAabsl", ":", "Group1", "<", "OpGrp1LDA", ",", "AddrModeGrp1AbsLong", ",", "(", "outs", "AccRegs", ":", "$", "dst", ")", ",", "(", "ins", "MEMabsl", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "AccRegs", ":", "$", "dst", "," ]

GCC

sparc

MD

stmt_completion

CPU

617,208

[ "<NUM_LIT>", ")" ]

[ "{", "if", "(", "flag_delayed_branch", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,209

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

617,210

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "LoV", ",", "HiV", ")", ";" ]

[ "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v16i8", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsByteShiftMask", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "bool", "V1InUse", "=", "false", ";", "bool", "V2InUse", "=", "false", ";", "SDValue", "PSHUFB", "=", "lowerShuffleAsBlendOfPSHUFBs", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ",", "V1InUse", ",", "V2InUse", ")", ";", "if", "(", "V1InUse", "&&", "V2InUse", ")", "{", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Unpack", "=", "lowerShuffleAsPermuteAndUnpack", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Unpack", ";", "if", "(", "Subtarget", ".", "hasVBMI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "lowerShuffleWithPERMV", "(", "DL", ",", "MVT", "::", "v16i8", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsByteRotateAndPermute", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "}", "return", "PSHUFB", ";", "}", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBitBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Blend", ";", "bool", "IsSingleInput", "=", "V2", ".", "isUndef", "(", ")", ";", "if", "(", "int", "NumEvenDrops", "=", "canLowerByDroppingEvenElements", "(", "Mask", ",", "IsSingleInput", ")", ")", "{", "assert", "(", "NumEvenDrops", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "No support for dropping even elements more than 3 times.", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ByteClearOps", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", "<<", "NumEvenDrops", ")", "ByteClearOps", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "SDValue", "ByteClearMask", "=", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v16i8", ",", "DL", ",", "ByteClearOps", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "ByteClearMask", ")", ";", "if", "(", "!", "IsSingleInput", ")", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V2", ",", "ByteClearMask", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V1", ")", ";", "V2", "=", "IsSingleInput", "?", "V1", ":", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V2", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumEvenDrops", ";", "++", "i", ")", "{", "Result", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "Result", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "Result", ",", "Result", ")", ";", "}", "return", "Result", ";", "}", "if", "(", "NumV2Elements", ">", "<NUM_LIT>", ")", "return", "lowerShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "MVT", "::", "v16i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "SDValue", "V", "=", "V1", ";", "std", "::", "array", "<", "int", ",", "<NUM_LIT>", ">", "LoBlendMask", "=", "{", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", "}", ";", "std", "::", "array", "<", "int", ",", "<NUM_LIT>", ">", "HiBlendMask", "=", "{", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "(", "i", "<", "<NUM_LIT>", "?", "LoBlendMask", "[", "i", "]", ":", "HiBlendMask", "[", "i", "%", "<NUM_LIT>", "]", ")", "=", "Mask", "[", "i", "]", ";", "SDValue", "VLoHalf", ",", "VHiHalf", ";", "if", "(", "none_of", "(", "LoBlendMask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ")", "&&", "none_of", "(", "HiBlendMask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ")", ")", "{", "VLoHalf", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "V", ")", ";", "VLoHalf", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "v8i16", ",", "VLoHalf", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "v8i16", ")", ")", ";", "VHiHalf", "=", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i16", ")", ";", "for", "(", "int", "&", "M", ":", "LoBlendMask", ")", "if", "(", "M", ">=", "<NUM_LIT>", ")", "M", "/", "=", "<NUM_LIT>", ";", "for", "(", "int", "&", "M", ":", "HiBlendMask", ")", "if", "(", "M", ">=", "<NUM_LIT>", ")", "M", "/", "=", "<NUM_LIT>", ";", "}", "else", "{", "SDValue", "Zero", "=", "getZeroVector", "(", "MVT", "::", "v16i8", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "VLoHalf", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V", ",", "Zero", ")", ")", ";", "VHiHalf", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "V", ",", "Zero", ")", ")", ";", "}", "SDValue", "LoV", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v8i16", ",", "DL", ",", "VLoHalf", ",", "VHiHalf", ",", "LoBlendMask", ")", ";", "SDValue", "HiV", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v8i16", ",", "DL", ",", "VLoHalf", ",", "VHiHalf", ",", "HiBlendMask", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

617,211

[ "}" ]

[ "cur_isa", "=", "cur_opt", "->", "x_ix86_isa_flags", ";", "diff_isa", "=", "(", "prev_isa", "^", "cur_isa", ")", ";", "prev_arch", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "arch", ";", "prev_tune", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "tune", ";", "cur_arch", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "arch", ";", "cur_tune", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "tune", ";", "if", "(", "cur_arch", "==", "prev_arch", ")", "cur_arch", "=", "prev_arch", "=", "PROCESSOR_max", ";", "if", "(", "cur_tune", "==", "prev_tune", ")", "cur_tune", "=", "prev_tune", "=", "PROCESSOR_max", ";", "ix86_target_macros_internal", "(", "prev_isa", "&", "diff_isa", ",", "prev_arch", ",", "prev_tune", ",", "(", "enum", "fpmath_unit", ")", "prev_opt", "->", "x_ix86_fpmath", ",", "cpp_undef", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "<NUM_LIT>", ";", "ix86_target_macros_internal", "(", "cur_isa", "&", "diff_isa", ",", "cur_arch", ",", "cur_tune", ",", "(", "enum", "fpmath_unit", ")", "cur_opt", "->", "x_ix86_fpmath", ",", "cpp_define", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "return", "true", ";" ]

GCC

fr30

MD

next_suggestion

DSP

617,212

[ "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,213

[ "MCE", "->", "getValue", "(", ")", ")", ")", ";" ]

[ "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(" ]

GCC

rs6000

MD

program_repair

CPU

617,214

[ "<FIXS>", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<FIXE>" ]

[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "clobber", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

617,215

[ "}" ]

[ "vorn_s16", "(", "int16x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "|", "~", "_", "_", "b", ";" ]

GCC

i386

CPP

stmt_completion

CPU

617,216

[ ",", "NULL", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

[ "if", "(", "InterlockedDecrement", "(", "&", "mutex", "->", "counter", ")", ">=", "<NUM_LIT>", ")", "return", "ReleaseSemaphore", "(", "mutex", "->", "sema", ",", "<NUM_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

617,217

[ ")", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "vec_select", ":", "SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,218

[ "def", ":", "Pat", "<", "(", "f32", "fpimm", ":", "$", "in", ")", ",", "(", "COPY_TO_REGCLASS", "(", "MOVi32imm", "(", "bitcast_fpimm_to_i32", "f32", ":", "$", "in", ")", ")", ",", "FPR32", ")", ">", ";" ]

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";" ]

GCC

sh

MD

next_suggestion

CPU

617,219

[ "<STR_LIT>", "\t", "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "gtu", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,220

[ "(", "Src1Reg", ",", "*", "Src1RC", ",", "*", "MRI", ")", ")", "return", "false", ";" ]

[ "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Src1Ty", "=", "MRI", "->", "getType", "(", "Src1Reg", ")", ";", "unsigned", "DstSize", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "InsSize", "=", "Src1Ty", ".", "getSizeInBits", "(", ")", ";", "int64_t", "Offset", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SubReg", "=", "TRI", ".", "getSubRegFromChannel", "(", "Offset", "/", "<NUM_LIT>", ",", "InsSize", "/", "<NUM_LIT>", ")", ";", "if", "(", "SubReg", "==", "AMDGPU", "::", "NoSubRegister", ")", "return", "false", ";", "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "const", "RegisterBank", "*", "Src0Bank", "=", "RBI", ".", "getRegBank", "(", "Src0Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "Src1Bank", "=", "RBI", ".", "getRegBank", "(", "Src1Reg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "Src0Bank", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "Src1RC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "InsSize", ",", "*", "Src1Bank", ",", "*", "MRI", ")", ";", "Src0RC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "Src0RC", ",", "SubReg", ")", ";", "if", "(", "!", "Src0RC", "||", "!", "Src1RC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "*", "Src0RC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister" ]

GCC

arm

MD

program_repair

CPU

617,221

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Patmos

CPP

program_repair

VLIW

617,222

[ "<FIXS>", "for", "(", "auto", "dep_write", ":", "last_dep_writes_after_write", ")", "{", "for", "(", "auto", "dep_node", ":", "dep_write", ".", "second", ")", "{", "node", "->", "preds", "[", "dep_node", "]", "|=", "instr", "->", "isCall", "(", ")", "?", "false", ":", "true", ";", "}", "<FIXE>" ]

[ "}", "}", "<BUGS>", "for", "(", "auto", "dep_write", ":", "last_dep_write_after_write", ")", "{", "node", "->", "preds", "[", "dep_write", ".", "second", "]", "|=", "instr", "->", "isCall", "(", ")", "?", "false", ":", "true", ";", "<BUGE>", "}" ]

LLVM

VideoCore4

TD

stmt_completion

DSP

617,223

[ ",", "[", "SDNPHasChain", ",", "SDNPOptInGlue", ",", "SDNPOutGlue", ",", "SDNPVariadic", "]", ">", ";" ]

[ "def", "call", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", "]", ">" ]

GCC

sh

MD

stmt_completion

CPU

617,224

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,225

[ ")", "&&", "<STR_LIT>", "Invalid destination width", "<STR_LIT>", ")", ";" ]

[ "static", "void", "checkNeonReplicateArgs", "(", "unsigned", "FromW", ",", "unsigned", "ToW", ")", "{", "assert", "(", "(", "FromW", "==", "<NUM_LIT>", "||", "FromW", "==", "<NUM_LIT>", "||", "FromW", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Invalid source width", "<STR_LIT>", ")", ";", "assert", "(", "(", "ToW", "==", "<NUM_LIT>", "||", "ToW", "==", "<NUM_LIT>", "||", "ToW", "==", "<NUM_LIT>" ]

LLVM

Hexagon

TD

program_repair

DSP

617,226

[ "<FIXS>", "let", "mayStore", "=", "<NUM_LIT>", ",", "neverHasSideEffects", "=", "<NUM_LIT>", "in", "<FIXE>" ]

[ "Requires", "[", "HasV4T", "]", ">", ";", "<BUGS>", "let", "mayStore", "=", "<NUM_LIT>", ",", "neverHasSideEffects", "=", "<NUM_LIT>", ",", "isPredicated", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "STrih_indexed_cdnNotPt_nv_V4", ":", "NVInst_V4", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "u6_1Imm", ":", "$", "src3", ",", "IntRegs", ":", "$", "src4", ")", ",", "<STR_LIT>", "," ]

LLVM

X86

CPP

next_suggestion

CPU

617,227

[ "return", "false", ";" ]

[ "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "ESI", ":", "X86", "::", "SI", ";", "}", "MCOperand", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "baseRegNo", ")", ";", "mcInst", ".", "addOperand", "(", "baseReg", ")", ";", "MCOperand", "segmentReg", ";", "segmentReg", "=", "MCOperand", "::", "CreateReg", "(", "segmentRegnums", "[", "insn", ".", "segmentOverride", "]", ")", ";", "mcInst", ".", "addOperand", "(", "segmentReg", ")", ";" ]

GCC

v850

MD

stmt_completion

MPU

617,228

[ "CC", "CC_REGNUM", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,229

[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "LdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";" ]

[ "unsigned", "Opc", "=", "LdSt", ".", "getOpcode", "(", ")", ";", "OffsetIsScalable", "=", "false", ";", "const", "MachineOperand", "*", "BaseOp", ",", "*", "OffsetOp", ";", "int", "DataOpIdx", ";", "if", "(", "isDS", "(", "LdSt", ")", ")", "{", "BaseOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", ";", "OffsetOp", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "if", "(", "OffsetOp", ")", "{", "if", "(", "!", "BaseOp", ")", "{", "return", "false", ";", "}", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "OffsetOp", "->", "getImm", "(", ")", ";", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "<NUM_LIT>", ")", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "const", "MachineOperand", "*", "Offset0Op", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset0", ")", ";", "const", "MachineOperand", "*", "Offset1Op", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "offset1", ")", ";", "unsigned", "Offset0", "=", "Offset0Op", "->", "getImm", "(", ")", ";", "unsigned", "Offset1", "=", "Offset1Op", "->", "getImm", "(", ")", ";", "if", "(", "Offset0", "+", "<NUM_LIT>", "!=", "Offset1", ")", "return", "false", ";", "unsigned", "EltSize", ";", "if", "(", "LdSt", ".", "mayLoad", "(", ")", ")", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "<NUM_LIT>", ")", ")", "/", "<NUM_LIT>", ";", "else", "{", "assert", "(", "LdSt", ".", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "EltSize", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "LdSt", ",", "Data0Idx", ")", ")", "/", "<NUM_LIT>", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "<NUM_LIT>", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "if", "(", "DataOpIdx", "==", "-", "<NUM_LIT>", ")", "{", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "DataOpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "data1", ")", ";", "Width", "+=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "else", "{", "Width", "=", "getOpSize", "(", "LdSt", ",", "DataOpIdx", ")", ";", "}", "}", "return", "true", ";", "}", "if", "(", "isMUBUF", "(", "LdSt", ")", "||", "isMTBUF", "(", "LdSt", ")", ")", "{", "const", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "if", "(", "SOffset", "&&", "SOffset", "->", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "AddrReg", "&&", "!", "AddrReg", "->", "isFI", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "RSrc", "=", "getNamedOperand", "(", "LdSt", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

617,230

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,231

[ "(", ")", ")", ";" ]

[ "MCSymbol", "*", "PCSym", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "Streamer", ".", "EmitLabel", "(", "PCSym", ")", ";", "const", "MCExpr", "*", "PC", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCSym", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "CreateSub", "(", "Res", ",", "PC", ",", "getContext" ]

LLVM

X86

CPP

stmt_completion

CPU

617,232

[ ")", "const", "{" ]

[ "unsigned", "getFramePtr", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,233

[ ")", ";" ]

[ "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Failed to emit a sext", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "ARMEmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Failed to emit a zext", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "ISD", "::", "BITCAST", ",", "Arg", ")", ";", "assert", "(", "BC", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Failed to emit a bitcast!", "<STR_LIT>", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown arg promotion!", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", "&&", "<STR_LIT>", "Custom lowering for v2f64 args not available", "<STR_LIT>", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "We only handle register args!", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "ARM", "::", "VMOVRRD", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")" ]

GCC

rx

MD

next_suggestion

CPU

617,234

[ ")" ]

[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "smin", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

xtensa

MD

next_suggestion

MPU

617,235

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_TLS_FUNC", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,236

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

VE

CPP

code_generation

CPU

617,237

[ "Register", "VEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]

GCC

i386

CPP

program_repair

CPU

617,238

[ "<FIXS>", "rtx_insn", "*", "insn", ",", "*", "start", "=", "get_insns", "(", ")", ";", "<FIXE>" ]

[ "static", "voidix86_avoid_jump_mispredicts", "(", "void", ")", "{", "<BUGS>", "rtx", "insn", ",", "start", "=", "get_insns", "(", ")", ";", "<BUGE>", "int", "nbytes", "=", "<NUM_LIT>", ",", "njumps", "=", "<NUM_LIT>", ";", "int", "isjump", "=", "<NUM_LIT>", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

617,239

[ "}" ]

[ "const", "MachineInstr", "*", "FunDefMI", "=", "FunDef", "->", "getParent", "(", ")", ";", "assert", "(", "FunDefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Constant function pointer must refer to function definition", "<STR_LIT>", ")", ";", "Register", "FunDefReg", "=", "FunDef", "->", "getReg", "(", ")", ";", "Register", "GlobalFunDefReg", "=", "MAI", ".", "getRegisterAlias", "(", "FunDefMI", "->", "getMF", "(", ")", ",", "FunDefReg", ")", ";", "assert", "(", "GlobalFunDefReg", ".", "isValid", "(", ")", "&&", "<STR_LIT>", "Function definition must refer to a global register", "<STR_LIT>", ")", ";", "Register", "FunPtrReg", "=", "FunUse", "->", "getReg", "(", ")", ";", "MAI", ".", "setRegisterAlias", "(", "MI", "->", "getMF", "(", ")", ",", "FunPtrReg", ",", "GlobalFunDefReg", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

617,240

[ "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";" ]

[ "MachineBasicBlock", "*", "EntryBlock", "=", "MF", "->", "begin", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", "||", "Reg", "==", "Mips", "::", "RA_64", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

617,241

[ "PtrVT", ",", "<NUM_LIT>", ",", "MOLoFlag", ")", ";" ]

[ "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "BASDN", "->", "getOffset", "(", ")", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "BASDN", ")", ",", "GA", ")", ";", "}", "if", "(", "Subtarget", ".", "is32BitELFABI", "(", ")", "&&", "isPositionIndependent", "(", ")", ")", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "BASDN", ")", ",", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "BASDN", "->", "getOffset", "(", ")", ")", ")", ";", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "IsPIC", "=", "isPositionIndependent", "(", ")", ";", "getLabelAccessInfo", "(", "IsPIC", ",", "Subtarget", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "TgtBAHi", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "MOHiFlag", ")", ";", "SDValue", "TgtBALo", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", "," ]

LLVM

AArch64

TD

next_suggestion

CPU

617,242

[ "}" ]

[ "def", "Wrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR32sp", ",", "GPR32sp", ",", "arith_extended_reg32_i32", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,243

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

617,244

[ ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";" ]

[ "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "max_reg", ";", "reg", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "||", "(", "!", "crtl", "->", "is_leaf", "&&", "call_used_regs", "[", "reg", "]", ")", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_SINGLE_PIC_BASE", "&&", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "crtl", "->", "uses_pic_offset_table", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "}", "else", "if", "(", "IS_VOLATILE", "(", "func_type", ")", ")", "{", "if", "(", "frame_pointer_needed", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "df_regs_ever_live_p", "(", "ARM_HARD_FRAME_POINTER_REGNUM", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "df_regs_ever_live_p", "(", "THUMB_HARD_FRAME_POINTER_REGNUM", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "THUMB_HARD_FRAME_POINTER_REGNUM", ";", "}", "else", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "callee_saved_reg_p", "(", "reg", ")" ]

GCC

aarch64

CPP

stmt_completion

CPU

617,245

[ ";" ]

[ "rtx", "function_expander", "::", "convert_to_pmode", "(", "rtx", "x", ")", "{", "if", "(", "ptr_mode", "==", "SImode", ")", "x", "=", "simplify_gen_unary", "(", "ZERO_EXTEND", ",", "DImode", ",", "x", ",", "SImode", ")", ";", "return", "x" ]

GCC

i386

CPP

program_repair

CPU

617,246

[ "<FIXS>", "||", "!", "CONST_VECTOR_P", "(", "x", ")", "<FIXE>" ]

[ "ix86_gen_bcst_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_AVX512F", "<BUGS>", "||", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", "<BUGE>", "||", "(", "!", "TARGET_AVX512VL", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", "||", "!", "TARGET_EVEX512", ")", ")", "||", "!", "VALID_BCST_MODE_P", "(", "GET_MODE_INNER", "(", "mode", ")", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,247

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating pair load/store. Replacing instructions:\\n ", "<STR_LIT>", ")", ";" ]

[ "}", "int", "OffsetImm", "=", "getLdStOffsetOp", "(", "*", "RtMI", ")", ".", "getImm", "(", ")", ";", "if", "(", "TII", "->", "isUnscaledLdSt", "(", "RtMI", "->", "getOpcode", "(", ")", ")", ")", "{", "assert", "(", "!", "(", "OffsetImm", "%", "getMemScale", "(", "*", "RtMI", ")", ")", "&&", "<STR_LIT>", "Unscaled offset cannot be scaled.", "<STR_LIT>", ")", ";", "OffsetImm", "/", "=", "getMemScale", "(", "*", "RtMI", ")", ";", "}", "MachineInstrBuilder", "MIB", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "I", "->", "getParent", "(", ")", ";", "MachineOperand", "RegOp0", "=", "getLdStRegOp", "(", "*", "RtMI", ")", ";", "MachineOperand", "RegOp1", "=", "getLdStRegOp", "(", "*", "Rt2MI", ")", ";", "if", "(", "RegOp0", ".", "isUse", "(", ")", ")", "{", "if", "(", "!", "MergeForward", ")", "{", "RegOp0", ".", "setIsKill", "(", "false", ")", ";", "RegOp1", ".", "setIsKill", "(", "false", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "getLdStRegOp", "(", "*", "I", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "std", "::", "next", "(", "I", ")", ",", "Paired", ")", ")", "MI", ".", "clearRegisterKills", "(", "Reg", ",", "TRI", ")", ";", "}", "}", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertionPoint", ",", "DL", ",", "TII", "->", "get", "(", "getMatchingPairOpcode", "(", "Opc", ")", ")", ")", ".", "add", "(", "RegOp0", ")", ".", "add", "(", "RegOp1", ")", ".", "add", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "I", ",", "&", "*", "Paired", "}", ")", ".", "setMIFlags", "(", "I", "->", "mergeFlagsWith", "(", "*", "Paired", ")", ")", ";", "(", "void", ")", "MIB", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

617,248

[ ")", "]", ")" ]

[ "(", "define_mode_attr", "stype", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "HF", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,249

[ ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FCMGTv2f32", "V64", ":", "$", "dst", ",", "V64", ":", "$", "src2", ",", "V64", ":", "$", "src1" ]

LLVM

X86

TD

stmt_completion

CPU

617,250

[ ">", ";" ]

[ "def", "X86cmp", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTX86CmpTest" ]

GCC

sh

CPP

next_suggestion

CPU

617,251

[ "if", "(", "TARGET_FDPIC", ")", "{" ]

[ "case", "PROCESSOR_SH2", ":", "builtin_define", "(", "<STR_LIT>", "__sh2__", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", "__SH2__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH2E", ":", "builtin_define", "(", "<STR_LIT>", "__SH2E__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH2A", ":", "builtin_define", "(", "<STR_LIT>", "__SH2A__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_SH2A_DOUBLE", ")", "builtin_define", "(", "TARGET_FPU_SINGLE", "?", "<STR_LIT>", "__SH2A_SINGLE__", "<STR_LIT>", ":", "<STR_LIT>", "__SH2A_DOUBLE__", "<STR_LIT>", ")", ";", "else", "builtin_define", "(", "TARGET_FPU_ANY", "?", "<STR_LIT>", "__SH2A_SINGLE_ONLY__", "<STR_LIT>", ":", "<STR_LIT>", "__SH2A_NOFPU__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH3", ":", "builtin_define", "(", "<STR_LIT>", "__sh3__", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", "__SH3__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_SH4", ")", "builtin_define", "(", "<STR_LIT>", "__SH4_NOFPU__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH3E", ":", "builtin_define", "(", "TARGET_HARD_SH4", "?", "<STR_LIT>", "__SH4_SINGLE_ONLY__", "<STR_LIT>", ":", "<STR_LIT>", "__SH3E__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH4", ":", "builtin_define", "(", "TARGET_FPU_SINGLE", "?", "<STR_LIT>", "__SH4_SINGLE__", "<STR_LIT>", ":", "<STR_LIT>", "__SH4__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH4A", ":", "\\", "builtin_define", "(", "<STR_LIT>", "__SH4A__", "<STR_LIT>", ")", ";", "builtin_define", "(", "TARGET_SH4", "?", "(", "TARGET_FPU_SINGLE", "?", "<STR_LIT>", "__SH4_SINGLE__", "<STR_LIT>", ":", "<STR_LIT>", "__SH4__", "<STR_LIT>", ")", ":", "TARGET_FPU_ANY", "?", "<STR_LIT>", "__SH4_SINGLE_ONLY__", "<STR_LIT>", ":", "<STR_LIT>", "__SH4_NOFPU__", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "TARGET_FPU_ANY", ")", "builtin_define", "(", "<STR_LIT>", "__SH_FPU_ANY__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_FPU_DOUBLE", ")", "builtin_define", "(", "<STR_LIT>", "__SH_FPU_DOUBLE__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HITACHI", ")", "builtin_define", "(", "<STR_LIT>", "__HITACHI__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_FMOVD", ")", "builtin_define", "(", "<STR_LIT>", "__FMOVD_ENABLED__", "<STR_LIT>", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

617,252

[ "]", ")" ]

[ "(", "define_mode_attr", "scc_eq_op2", "[", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

617,253

[ "<STR_LIT>", "\\t.previous\\n", "<STR_LIT>", ")", ";" ]

[ "}", "}", "else", "x86_print_call_or_nop", "(", "file", ",", "mcount_name", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tleal\\t%sP%d@GOTOFF(%%ebx),%%", "<STR_LIT>", "PROFILE_COUNT_REGISTER", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "LPREFIX", ",", "labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "mcount_name", ")", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tmovl\\t$%sP%d,%%", "<STR_LIT>", "PROFILE_COUNT_REGISTER", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "LPREFIX", ",", "labelno", ")", ";", "x86_print_call_or_nop", "(", "file", ",", "mcount_name", ")", ";", "}", "if", "(", "flag_record_mcount", "||", "lookup_attribute", "(", "<STR_LIT>", "fentry_section", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", ")", "{", "const", "char", "*", "sname", "=", "<STR_LIT>", "__mcount_loc", "<STR_LIT>", ";", "if", "(", "current_fentry_section", "(", "&", "sname", ")", ")", ";", "else", "if", "(", "fentry_section", ")", "sname", "=", "fentry_section", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t.section %s, \\\"a\\\",@progbits\\n", "<STR_LIT>", ",", "sname", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t.%s 1b\\n", "<STR_LIT>", ",", "TARGET_64BIT", "?", "<STR_LIT>", "quad", "<STR_LIT>", ":", "<STR_LIT>", "long", "<STR_LIT>", ")", ";", "fprintf", "(", "file", "," ]

LLVM

X86

CPP

next_suggestion

CPU

617,254

[ "MI", "->", "setDesc", "(", "get", "(", "X86", "::", "TEST8ri", ")", ")", ";" ]

[ "case", "X86", "::", "FsFLD0SD", ":", "return", "Expand2AddrUndef", "(", "MI", ",", "get", "(", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ")", ")", ";", "case", "X86", "::", "TEST8ri_NOREX", ":" ]

GCC

rs6000

MD

stmt_completion

CPU

617,255

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

MD

stmt_completion

CPU

617,256

[ "]", ")" ]

[ "(", "define_mode_attr", "sselongvecmodelower", "[", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,257

[ ":", "$", "LHS", ",", "V64", ":", "$", "MHS", ",", "V64", ":", "$", "RHS", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v1i64", "(", "OpNode", "(", "v1i64", "V64", ":", "$", "LHS", ")", ",", "(", "v1i64", "V64", ":", "$", "MHS", ")", ",", "(", "v1i64", "V64", ":", "$", "RHS", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "V64" ]

GCC

arm

CPP

next_suggestion

CPU

617,258

[ "}" ]

[ "vreinterpret_bf16_p8", "(", "poly8x8_t", "_", "_", "a", ")", "{", "return", "(", "bfloat16x4_t", ")", "_", "_", "a", ";" ]

GCC

m32c

MD

next_suggestion

MPU

617,259

[ "(", "UNS_FREIT", "<NUM_LIT>", ")" ]

[ "[", "(", "UNS_PROLOGUE_END", "<NUM_LIT>", ")", "(", "UNS_EPILOGUE_START", "<NUM_LIT>", ")", "(", "UNS_EH_EPILOGUE", "<NUM_LIT>", ")", "(", "UNS_PUSHM", "<NUM_LIT>", ")", "(", "UNS_POPM", "<NUM_LIT>", ")", "(", "UNS_SMOVF", "<NUM_LIT>", ")", "(", "UNS_SSTR", "<NUM_LIT>", ")", "(", "UNS_SCMPU", "<NUM_LIT>", ")", "(", "UNS_SMOVU", "<NUM_LIT>", ")", "(", "UNS_FSETB", "<NUM_LIT>", ")" ]

LLVM

DirectX

CPP

next_suggestion

Virtual ISA

617,260

[ "}" ]

[ "const", "DirectXTargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TL", ";" ]

LLVM

Hexagon

CPP

program_repair

DSP

617,261

[ "<FIXS>", "SDValue", "Val", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "ValConst", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]

[ "int32_t", "Shl2Const", "=", "cast", "ConstantSDNode", ">", "(", "Shl2_1", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "int32_t", "ValConst", "=", "<NUM_LIT>", "<<", "(", "ShlConst", "+", "Shl2Const", ")", ";", "<BUGS>", "SDValue", "Val", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "ValConst", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Val", ".", "getNode", "(", ")", ")", ")", "if", "(", "isInt", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,262

[ "}" ]

[ "static", "void", "addAndInterleaveWithUnsupported", "(", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "&", "result", ",", "const", "LegacyLegalizerInfo", "::", "SizeAndActionsVec", "&", "v", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "v", ".", "size", "(", ")", ";", "++", "i", ")", "{", "result", ".", "push_back", "(", "v", "[", "i", "]", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "v", "[", "i", "]", ".", "first", "&&", "i", "+", "<NUM_LIT>", "<", "v", ".", "size", "(", ")", "&&", "v", "[", "i", "+", "<NUM_LIT>", "]", ".", "first", "!=", "v", "[", "i", "]", ".", "first", "+", "<NUM_LIT>", ")", "result", ".", "push_back", "(", "{", "v", "[", "i", "]", ".", "first", "+", "<NUM_LIT>", ",", "LegacyLegalizeActions", "::", "Unsupported", "}", ")", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,263

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "S", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "u0", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "u1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,264

[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_770858", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ps4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ps4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32" ]

LLVM

X86

CPP

next_suggestion

CPU

617,265

[ "FnStubs", ".", "insert", "(", "Name", ")", ";" ]

[ "FnStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "{", "if", "(", "!", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", "O", "<<", "Name", ";", "else", "{", "HiddenGVStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "GVStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "GV", "->", "hasDLLImportLinkage", "(", ")", ")", "O", "<<", "<STR_LIT>", "__imp_", "<STR_LIT>", ";", "O", "<<", "Name", ";", "}", "if", "(", "!", "isCallOp", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "'", "-", "'", "<<", "getPICLabelString", "(", "getFunctionNumber", "(", ")", ",", "TAI", ",", "Subtarget", ")", ";", "}", "else", "{", "if", "(", "GV", "->", "hasDLLImportLinkage", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "__imp_", "<STR_LIT>", ";", "}", "O", "<<", "Name", ";", "if", "(", "isCallOp", ")", "{", "if", "(", "shouldPrintPLT", "(", "TM", ",", "Subtarget", ")", ")", "{", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "!", "GV", "->", "hasProtectedVisibility", "(", ")", "&&", "!", "GV", "->", "hasLocalLinkage", "(", ")", ")", "O", "<<", "<STR_LIT>", "@PLT", "<STR_LIT>", ";", "}", "if", "(", "Subtarget", "->", "isTargetCygMing", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", ")", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "}", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isThreadLocal", ")", "{", "TLSModel", "::", "Model", "model", "=", "getTLSModel", "(", "GVar", ",", "TM", ".", "getRelocationModel", "(", ")", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "LocalDynamic", ":", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "InitialExec", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "@INDNTPOFF", "<STR_LIT>", ";", "break", ";", "case", "TLSModel", "::", "LocalExec", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "@NTPOFF", "<STR_LIT>", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown TLS model", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "isMemOp", ")", "{", "if", "(", "shouldPrintGOT", "(", "TM", ",", "Subtarget", ")", ")", "{", "if", "(", "Subtarget", "->", "GVRequiresExtraLoad", "(", "GV", ",", "TM", ",", "false", ")", ")", "O", "<<", "<STR_LIT>", "@GOT", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "!", "NotRIPRel", ")", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "if", "(", "Subtarget", "->", "GVRequiresExtraLoad", "(", "GV", ",", "TM", ",", "false", ")", ")", "O", "<<", "<STR_LIT>", "@GOTPCREL", "<STR_LIT>", ";", "if", "(", "needCloseParen", ")", "{", "needCloseParen", "=", "false", ";", "O", "<<", "'", ")", "'", ";", "}", "}", "O", "<<", "<STR_LIT>", "(%rip)", "<STR_LIT>", ";", "}", "}", "if", "(", "needCloseParen", ")", "O", "<<", "'", ")", "'", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", "call", "<STR_LIT>", ")", ";", "bool", "needCloseParen", "=", "false", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "isCallOp", "&&", "shouldPrintStub", "(", "TM", ",", "Subtarget", ")", "&&", "!", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "Subtarget", "->", "getDarwinVers", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,266

[ "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";" ]

[ "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "InstrDesc", "=", "get", "(", "Opc", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "Src1Idx", ")", ";", "bool", "HasImplicitSGPR", "=", "findImplicitSGPRRead", "(", "MI", ")", "!=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "HasImplicitSGPR", ")", "{", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "RI", ".", "isSGPRReg", "(", "MRI", ",", "Src0", ".", "getReg", "(", ")", ")", ")", "legalizeOpWithMove", "(", "MI", ",", "Src0Idx", ")", ";", "}", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "Opc", "==", "AMDGPU", "::", "V_READLANE_B32", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{" ]

LLVM

ARM

TD

next_suggestion

CPU

617,267

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "shift", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

617,268

[ "=", "instr_asm", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "RO", ":", "$", "rd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "RO", ":", "$", "rt", ",", "ImmOpnd", ":", "$", "rs_sa", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RO", ":", "$", "rd", ",", "(", "OpNode", "RO", ":", "$", "rt", ",", "ImmPat", ":", "$", "rs_sa", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "itin", ";", "bit", "hasSideEffects", "=", "<NUM_LIT>", ";", "string", "BaseOpcode" ]

LLVM

MBlaze

TD

stmt_completion

MPU

617,269

[ ":", "$", "CMP", ",", "i32imm", ":", "$", "CC", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "Select_FCC", ":", "MBlazePseudo", "<", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "GPR", ":", "$", "T", ",", "GPR", ":", "$", "F", ",", "GPR" ]

GCC

microblaze

CPP

stmt_completion

MPU

617,270

[ "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";" ]

[ "if", "(", "!", "strict", "&&", "GET_CODE", "(", "x", ")", "==" ]

GCC

rs6000

CPP

code_generation

CPU

617,271

[ "static", "basic_block", "add_condition_to_bb", "(", "tree", "function_decl", ",", "tree", "version_decl", ",", "int", "clone_isa", ",", "basic_block", "new", "_", "bb", ")", "{", "push_cfun", "(", "DECL_STRUCT_FUNCTION", "(", "function_decl", ")", ")", ";", "gcc_assert", "(", "new", "_", "bb", "!=", "NULL", ")", ";", "gimple_seq", "gseq", "=", "bb_seq", "(", "new", "_", "bb", ")", ";", "tree", "convert_expr", "=", "build1", "(", "CONVERT_EXPR", ",", "ptr_type_node", ",", "build_fold_addr_expr", "(", "version_decl", ")", ")", ";", "tree", "result_var", "=", "create_tmp_var", "(", "ptr_type_node", ")", ";", "gimple", "*", "convert_stmt", "=", "gimple_build_assign", "(", "result_var", ",", "convert_expr", ")", ";", "gimple", "*", "return_stmt", "=", "gimple_build_return", "(", "result_var", ")", ";", "if", "(", "clone_isa", "==", "CLONE_DEFAULT", ")", "{", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "convert_stmt", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "return_stmt", ")", ";", "set_bb_seq", "(", "new", "_", "bb", ",", "gseq", ")", ";", "gimple_set_bb", "(", "convert_stmt", ",", "new", "_", "bb", ")", ";", "gimple_set_bb", "(", "return_stmt", ",", "new", "_", "bb", ")", ";", "pop_cfun", "(", ")", ";", "return", "new", "_", "bb", ";", "}", "tree", "bool_zero", "=", "build_int_cst", "(", "bool_int_type_node", ",", "<NUM_LIT>", ")", ";", "tree", "cond_var", "=", "create_tmp_var", "(", "bool_int_type_node", ")", ";", "tree", "predicate_decl", "=", "rs6000_builtin_decls", "[", "(", "int", ")", "RS6000_BIF_CPU_SUPPORTS", "]", ";", "const", "char", "*", "arg_str", "=", "rs6000_clone_map", "[", "clone_isa", "]", ".", "name", ";", "tree", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "arg_str", ")", "+", "<NUM_LIT>", ",", "arg_str", ")", ";", "gimple", "*", "call_cond_stmt", "=", "gimple_build_call", "(", "predicate_decl", ",", "<NUM_LIT>", ",", "predicate_arg", ")", ";", "gimple_call_set_lhs", "(", "call_cond_stmt", ",", "cond_var", ")", ";", "gimple_set_block", "(", "call_cond_stmt", ",", "DECL_INITIAL", "(", "function_decl", ")", ")", ";", "gimple_set_bb", "(", "call_cond_stmt", ",", "new", "_", "bb", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "call_cond_stmt", ")", ";", "gimple", "*", "if_else_stmt", "=", "gimple_build_cond", "(", "NE_EXPR", ",", "cond_var", ",", "bool_zero", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "gimple_set_block", "(", "if_else_stmt", ",", "DECL_INITIAL", "(", "function_decl", ")", ")", ";", "gimple_set_bb", "(", "if_else_stmt", ",", "new", "_", "bb", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "if_else_stmt", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "convert_stmt", ")", ";", "gimple_seq_add_stmt", "(", "&", "gseq", ",", "return_stmt", ")", ";", "set_bb_seq", "(", "new", "_", "bb", ",", "gseq", ")", ";", "basic_block", "bb1", "=", "new", "_", "bb", ";", "edge", "e12", "=", "split_block", "(", "bb1", ",", "if_else_stmt", ")", ";", "basic_block", "bb2", "=", "e12", "->", "dest", ";", "e12", "->", "flags", "&=", "~", "EDGE_FALLTHRU", ";", "e12", "->", "flags", "|=", "EDGE_TRUE_VALUE", ";", "edge", "e23", "=", "split_block", "(", "bb2", ",", "return_stmt", ")", ";", "gimple_set_bb", "(", "convert_stmt", ",", "bb2", ")", ";", "gimple_set_bb", "(", "return_stmt", ",", "bb2", ")", ";", "basic_block", "bb3", "=", "e23", "->", "dest", ";", "make_edge", "(", "bb1", ",", "bb3", ",", "EDGE_FALSE_VALUE", ")", ";", "remove_edge", "(", "e23", ")", ";", "make_edge", "(", "bb2", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ",", "<NUM_LIT>", ")", ";", "pop_cfun", "(", ")", ";", "return", "bb3", ";", "}" ]

[ "This", "adds", "a", "condition", "to", "the", "basic_block", "NEW_BB", "in", "function", "FUNCTION_DECL", "to", "return", "a", "pointer", "to", "VERSION_DECL", "if", "we", "are", "running", "on", "a", "machine", "that", "supports", "the", "index", "CLONE_ISA", "hardware", "architecture", "bits", ".", "This", "function", "will", "be", "called", "during", "version", "dispatch", "to", "decide", "which", "function", "version", "to", "execute", ".", "It", "returns", "the", "basic", "block", "at", "the", "end", ",", "to", "which", "more", "conditions", "can", "be", "added", "." ]

GCC

i386

CPP

code_generation

CPU

617,272

[ "static", "rtx", "ix86_delegitimize_tls_address", "(", "rtx", "or", "ig_x", ")", "{", "rtx", "x", "=", "or", "ig_x", ",", "unspec", ";", "struct", "ix86_address", "addr", ";", "if", "(", "!", "TARGET_TLS_DIRECT_SEG_REFS", ")", "return", "or", "ig_x", ";", "if", "(", "MEM_P", "(", "x", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", "||", "GET_MODE", "(", "x", ")", "!=", "Pmode", ")", "return", "or", "ig_x", ";", "if", "(", "ix86_decompose_address", "(", "x", ",", "&", "addr", ")", "==", "<NUM_LIT>", "||", "addr", ".", "seg", "!=", "DEFAULT_TLS_SEG_REG", "||", "addr", ".", "disp", "==", "NULL_RTX", "||", "GET_CODE", "(", "addr", ".", "disp", ")", "!=", "CONST", ")", "return", "or", "ig_x", ";", "unspec", "=", "XEXP", "(", "addr", ".", "disp", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "unspec", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "unspec", ",", "<NUM_LIT>", ")", ")", ")", "unspec", "=", "XEXP", "(", "unspec", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "unspec", ")", "!=", "UNSPEC", "||", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_NTPOFF", ")", "return", "or", "ig_x", ";", "x", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", ";", "if", "(", "unspec", "!=", "XEXP", "(", "addr", ".", "disp", ",", "<NUM_LIT>", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "x", ",", "XEXP", "(", "XEXP", "(", "addr", ".", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "addr", ".", "index", ")", "{", "rtx", "idx", "=", "addr", ".", "index", ";", "if", "(", "addr", ".", "scale", "!=", "<NUM_LIT>", ")", "idx", "=", "gen_rtx_MULT", "(", "Pmode", ",", "idx", ",", "GEN_INT", "(", "addr", ".", "scale", ")", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "idx", ",", "x", ")", ";", "}", "if", "(", "addr", ".", "base", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "addr", ".", "base", ",", "x", ")", ";", "if", "(", "MEM_P", "(", "or", "ig_x", ")", ")", "x", "=", "replace_equiv_address_nv", "(", "or", "ig_x", ",", "x", ")", ";", "return", "x", ";", "}" ]

[ "Helper", "function", "for", "ix86_delegitimize_address", ".", "Attempt", "to", "delegitimize", "TLS", "local-exec", "accesses", "." ]

LLVM

X86

CPP

stmt_completion

CPU

617,273

[ "(", ")", ",", "*", "this", ",", "Fast", ")", ")", ";" ]

[ "if", "(", "DumpAsm", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "<STR_LIT>", "AsmPrinter was not linked in", "<STR_LIT>", ")", ";", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

617,274

[ "inst", ",", "<STR_LIT>", ",", "AMDGPUrsq", ">", "{" ]

[ "class", "RECIPSQRT_IEEE_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":", "R600_1OP_Helper", "<" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,275

[ "}" ]

[ "def", "A2_asrh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

617,276

[ "InVals", ".", "push_back", "(", "Arg", ")", ";" ]

[ "unsigned", "ArgBytes", "=", "ArgSizeInBits", ">>", "<NUM_LIT>", ";", "EVT", "ArgVT", ";", "if", "(", "ArgSizeInBits", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "assert", "(", "!", "ArgType", "->", "isFloatTy", "(", ")", "&&", "<STR_LIT>", "Extending floating point arguments not supported yet", "<STR_LIT>", ")", ";", "ArgVT", "=", "MVT", "::", "getIntegerVT", "(", "ArgSizeInBits", ")", ";", "}", "else", "{", "ArgVT", "=", "VT", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "ZEXTLOAD", ",", "DL", ",", "VT", ",", "DAG", ".", "getRoot", "(", ")", ",", "DAG", ".", "getConstant", "(", "ParamOffsetBytes", ",", "MVT", "::", "i32", ")", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "ArgVT", ",", "false", ",", "false", ",", "ArgBytes", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,277

[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,278

[ "Base", ",", "Offset", ")", ";" ]

[ "bool", "MipsSEDAGToDAGISel", "::", "selectIntAddr12MM", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{", "return", "selectAddrRegImm12", "(", "Addr", ",", "Base", ",", "Offset", ")", "||", "selectAddrDefault", "(", "Addr", "," ]

GCC

rs6000

CPP

next_suggestion

CPU

617,279

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_max_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "vec_max", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ")", ";" ]

GCC

tilepro

CPP

code_generation

VLIW

617,280

[ "const", "char", "*", "tilepro_output_cbranch_with_opcode", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "const", "char", "*", "opcode", ",", "const", "char", "*", "rev_opcode", ",", "int", "regop", ",", "bool", "netreg_p", ")", "{", "const", "char", "*", "branch_if_false", ";", "rtx", "taken", ",", "not", "_", "taken", ";", "bool", "is_simple_branch", ";", "gcc_assert", "(", "LABEL_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "is_simple_branch", "=", "true", ";", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "int", "from_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "to_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "int", "delta", "=", "to_addr", "-", "from_addr", ";", "is_simple_branch", "=", "IN_RANGE", "(", "delta", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "is_simple_branch", ")", "{", "return", "tilepro_output_simple_cbranch_with_opcode", "(", "insn", ",", "opcode", ",", "regop", ",", "netreg_p", ",", "false", ")", ";", "}", "not", "_", "taken", "=", "gen_label_rtx", "(", ")", ";", "taken", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "not", "_", "taken", ";", "branch_if_false", "=", "tilepro_output_simple_cbranch_with_opcode", "(", "insn", ",", "rev_opcode", ",", "regop", ",", "netreg_p", ",", "true", ")", ";", "output_asm_insn", "(", "branch_if_false", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "j\\t%l0", "<STR_LIT>", ",", "&", "taken", ")", ";", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "not", "_", "taken", ")", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]

[ "Output", "assembly", "code", "for", "a", "specific", "branch", "instruction", ",", "appending", "the", "branch", "prediction", "flag", "to", "the", "opcode", "if", "appropriate", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,281

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_cmphgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

617,282

[ "<FIXS>", "(", "ins", "getLdStRegisterOperand", "rc", ">", ".", "ret", ":", "$", "data0", ",", "Offset", ":", "$", "offset", ",", "gds", ":", "$", "gds", ")", ",", "<FIXE>" ]

[ "class", "DS_0A1D_NORET", "string", "opName", ",", "RegisterClass", "rc", "=", "VGPR_32", ">", ":", "DS_Pseudo", "opName", ",", "(", "outs", ")", ",", "<BUGS>", "(", "ins", "getLdStRegisterOperand", "rc", ">", ".", "ret", ":", "$", "data0", ",", "offset", ":", "$", "offset", ",", "gds", ":", "$", "gds", ")", ",", "<BUGE>", "<STR_LIT>", ">", "{", "let", "has_addr", "=", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

617,283

[ ")", ";" ]

[ "return", "new", "BPFMIPreEmitChecking", "(" ]

LLVM

AArch64

CPP

code_generation

CPU

617,284

[ "unsigned", "AArch64Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "isTargetMachO", "(", ")", "&&", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GV", ")", ";", "if", "(", "(", "!", "isTargetMachO", "(", ")", "||", "MachOUseNonLazyBind", ")", "&&", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "GV", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "isWindowsArm64EC", "(", ")", "&&", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "GV", "->", "hasExternalLinkage", "(", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "}", "return", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "}", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

GCC

aarch64

CPP

next_suggestion

CPU

617,285

[ "return", "instance", ".", "elements_per_vq", "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "format", "[", "<NUM_LIT>", "]", "==", "'", "*", "'", "&&", "format", "[", "<NUM_LIT>", "]", "==", "'", "q", "'", ")", "{", "format", "+=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

617,286

[ "_", "_", "vc16", ")", ";" ]

[ "_", "_", "vector", "signed", "int", "_", "_", "vi4", ";", "_", "_", "vector", "float", "_", "_", "vf1", ";", "_", "_", "vc16", "=", "(", "_", "_", "vector", "signed", "char", ")", "(", "_", "_", "vector", "unsigned", "long", "long", ")", "{", "_", "_", "A", ",", "_", "_", "A", "}", ";", "_", "_", "vs8", "=", "vec_vupkhsb", "(" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,287

[ "return", "MBB", ";" ]

[ "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tBL", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "R4", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ARM", "::", "R4", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "ARM", "::", "R12", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "ARM", "::", "rGPRRegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "t2MOVi32imm", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__chkstk", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tBLXr", ")", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ARM", "::", "R4", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ARM", "::", "R4", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "ARM", "::", "R12", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "t2SUBrr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "R4", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

617,288

[ "]" ]

[ "(", "mem", ":", "V16QI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LXVL", ")", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

617,289

[ ")" ]

[ "(", "define_mode_iterator", "FP", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "TF", "<STR_LIT>" ]

GCC

mmix

CPP

stmt_completion

CPU

617,290

[ ")", "+", "argsp", "->", "regs", ")", ":", "NULL_RTX", ";" ]

[ "CUMULATIVE_ARGS", "*", "argsp", "=", "get_cumulative_args", "(", "argsp_v", ")", ";", "machine_mode", "mode", "=", "arg", ".", "mode", "==", "VOIDmode", "?", "DImode", ":", "arg", ".", "mode", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "(", "argsp", "->", "regs", "<", "MMIX_MAX_ARGS_IN_REGS", ")", "?", "gen_rtx_REG", "(", "mode", ",", "(", "incoming", "?", "MMIX_FIRST_INCOMING_ARG_REGNUM", ":", "MMIX_FIRST_ARG_REGNUM" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,291

[ ")", ";" ]

[ "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", "Token is not an Identifier", "<STR_LIT>", ")", ";", "StringRef", "Cond", "=", "Tok", ".", "getString", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "parseCondCodeString", "(", "Cond", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", "invalid condition code", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,292

[ ")", ")", ";" ]

[ "static", "SDValue", "performAddCSelIntoCSinc", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isScalarInteger", "(", ")", "||", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "!", "LHS", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "AArch64CC", "=", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CTVal", "||", "!", "CFVal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "CTVal", "->", "isOne", "(", ")", "||", "CFVal", "->", "isOne", "(", ")", ")", ")", "&&", "!", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "CTVal", "->", "isOne", "(", ")", "||", "CFVal", "->", "isAllOnes", "(", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "CTVal", "->", "isOne", "(", ")", "&&", "!", "CFVal", "->", "isOne", "(", ")", ")", "{", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "AArch64CC", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AArch64CC", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "CTVal", "->", "isOne", "(", ")", "&&", "!", "CFVal", "->", "isAllOnes", "(", ")", ")", "{", "APInt", "C", "=", "-", "<NUM_LIT>", "*", "CFVal", "->", "getAPIntValue", "(", ")", ";", "CTVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DAG", ".", "getConstant", "(", "C", ",", "DL", ",", "VT", ")", ")", ";", "CFVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DAG", ".", "getAllOnesConstant", "(", "DL", ",", "VT" ]

GCC

aarch64

MD

next_suggestion

CPU

617,293

[ "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "GPI", "(", "and", ":", "GPI", "(", "ashift", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "GPI", "(", "lshiftrt", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

tilegx

MD

next_suggestion

VLIW

617,294

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

617,295

[ ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_expand_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_expandsf128_maskz", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "mm_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8" ]

GCC

nios2

CPP

code_generation

MPU

617,296

[ "static", "void", "nios2_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "HOST_WIDE_INT", "param_size", ";", "if", "(", "mode", "==", "BLKmode", ")", "{", "param_size", "=", "int_size_in_bytes", "(", "type", ")", ";", "gcc_assert", "(", "param_size", ">=", "<NUM_LIT>", ")", ";", "}", "else", "param_size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "param_size", "=", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "regs_used", "+", "param_size", ">", "NUM_ARG_REGS", ")", "cum", "->", "regs_used", "=", "NUM_ARG_REGS", ";", "else", "cum", "->", "regs_used", "+=", "param_size", ";", "}" ]

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ";", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", "." ]

GCC

rs6000

CPP

program_repair

CPU

617,297

[ "<FIXS>", "rtx", "lo", "=", "gen_rtx_UNSPEC_VOLATILE", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "call_ref", ",", "arg", ")", ",", "UNSPECV_PLT16_LO", ")", ";", "<FIXE>" ]

[ "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "rtx", "hi", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "base", ",", "call_ref", ",", "arg", ")", ",", "UNSPEC_PLT16_HA", ")", ";", "<BUGS>", "rtx", "lo", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "call_ref", ",", "arg", ")", ",", "UNSPEC_PLT16_LO", ")", ";", "<BUGE>", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "hi", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "lo", ")", ")", ";", "return", "reg", ";" ]

GCC

s390

CPP

stmt_completion

MPU

617,298

[ "TP_REGNUM", ")", ")", ";" ]

[ "emit_move_insn", "(", "tp", ",", "gen_rtx_REG", "(", "Pmode", "," ]

LLVM

Mips

CPP

program_repair

CPU

617,299

[ "<FIXS>", "int64_t", "Offset", "=", "Addr", ".", "getOffset", "(", ")", ";", "<FIXE>" ]

[ "if", "(", "Addr", ".", "isFIBase", "(", ")", ")", "{", "unsigned", "FI", "=", "Addr", ".", "getFI", "(", ")", ";", "unsigned", "Align", "=", "<NUM_LIT>", ";", "<BUGS>", "unsigned", "Offset", "=", "Addr", ".", "getOffset", "(", ")", ";", "<BUGE>", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", "," ]