docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	Mips	CPP	stmt_completion	CPU	617,500	[ "(", ")", ")", "return", "false", ";" ]	[ "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "getMips16SPRefReg", "(", "Parent", ",", "Alias", ")", ";", "}", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "Opnd0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantPoolSDNode", ">", "(", "Opnd0", ")", "\|\|", "isa", "<", "GlobalAddressSDNode", ">", "(", "Opnd0", ")", "\|\|", "isa", "<", "JumpTableSDNode", ">", "(", "Opnd0", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Opnd0", ";", "return", "true", ";", "}", "}", "const", "LSBaseSDNode", "*", "LS", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ";", "if", "(", "LS", ")", "{", "if", "(", "LS", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "f32", "&&", "Subtarget", "->", "hasMips4_32r2", "(", ")", ")", "return", "false", ";", "if", "(", "LS", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "f64", "&&", "Subtarget", "->", "hasMips4_32r2" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,501	[ "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
GCC	rs6000	CPP	next_suggestion	CPU	617,502	[ "return", "mask", ";" ]	[ "case", "GE", ":", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "return", "NULL_RTX", ";", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "case", "ORDERED", ":", "case", "UNORDERED", ":", "case", "UNEQ", ":", "case", "LTGT", ":", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	617,503	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Value", ")", ";", "case", "CCValAssign", "::", "BCvt", ":", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", ".", "isVector", "(", ")", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Value", ")", ";" ]
GCC	mcore	MD	next_suggestion	MPU	617,504	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AVR	CPP	code_generation	MPU	617,505	[ "void", "AVRInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tld\\t", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "-", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tst\\t", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tst\\t", "<STR_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "-", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "break", ";", "default", ":", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "break", ";", "}", "}" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	617,506	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "<NUM_LIT>", ";", "let", "SrcExtra", "=", "sw", ";", "let", "Dest", "=", "dest", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]
LLVM	CellSPU	CPP	stmt_completion	MPU	617,507	[ "(", "*", "this", ")", ")", ";" ]	[ "PM", ".", "add", "(", "createSPUISelDag" ]
GCC	sparc	CPP	code_generation	CPU	617,508	[ "inline", "void", "assign_registers", "(", "const_tree", "field", ",", "int", "bitpos", ",", "bool", "fp", ",", "assign_data_t", "*", "data", ")", "{", "if", "(", "fp", ")", "{", "assign_int_registers", "(", "bitpos", ",", "data", ")", ";", "assign_fp_registers", "(", "field", ",", "bitpos", ",", "data", ")", ";", "}", "else", "{", "if", "(", "data", "->", "intoffset", "<", "<NUM_LIT>", ")", "data", "->", "intoffset", "=", "bitpos", ";", "}", "}" ]	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "and", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "registers", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,509	[ "addPass", "(", "&", "BranchRelaxationPassID", ")", ";" ]	[ "addPass", "(", "&", "SILateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "SIPreEmitPeepholeID", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	617,510	[ ")", ")", ";" ]	[ "HexagonVectorPrint", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeHexagonVectorPrintPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]
LLVM	MSP430	CPP	next_suggestion	MPU	617,511	[ "return", "MCDisassembler", "::", "Success", ";" ]	[ "static", "DecodeStatus", "decodeRptImm", "(", "MCInst", "&", "MI", ",", "uint64_t", "Bits", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Bits", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "int64_t", "Imm", "=", "Bits", "+", "<NUM_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";" ]
LLVM	OR1K	CPP	next_suggestion	CPU	617,512	[ "}" ]	[ "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";" ]
GCC	arm	MD	next_suggestion	CPU	617,513	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	617,514	[ "let", "ParserMatchClass", "=", "nImmVMOVIAsmOperandReplicate", "<", "From", ",", "To", ">", ";" ]	[ "class", "nImmVMOVIReplicate", "<", "ValueType", "From", ",", "ValueType", "To", ">", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	m68k	MD	next_suggestion	MPU	617,515	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	617,516	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	617,517	[ "DAG", ",", "DL", ")", ";" ]	[ "assert", "(", "ByteVecVT", ".", "getSizeInBits", "(", ")", "==", "VecSize", "&&", "<STR_LIT>", "Cannot change vector size!", "<STR_LIT>", ")", ";", "if", "(", "EltVT", "==", "MVT", "::", "i64", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "ByteVecVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "MVT", "SadVecVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i64", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "V", ",", "Zeros", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", "if", "(", "EltVT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "Zeros", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "Zeros", ")", ";", "Zeros", "=", "getZeroVector", "(", "ByteVecVT", ",", "Subtarget", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,518	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	m68k	MD	next_suggestion	MPU	617,519	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	617,520	[ "}" ]	[ "const", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "return", "FuncInfo", "->", "isCRSpilled", "(", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	617,521	[ "addr", ":", "$", "src", ")", ",", "sub_xmm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8f32", "(", "X86vzload", "addr", ":", "$", "src", ")", ")", ",", "(", "SUBREG_TO_REG", "(", "i32", "<NUM_LIT>", ")", ",", "(", "VMOVSSrm" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,522	[ "}" ]	[ "int", "Off", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Dst", ",", "Reg", ",", "Off", ")", ";", "MachineInstr", "", "MovRel", "=", "BuildMI", "(", "", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOVRELD_B32_e32", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";", "LoadM0", "(", "MI", ",", "MovRel", ",", "Off", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	617,523	[ "]", ")" ]	[ "(", "define_int_iterator", "FMAXMINV", "[", "UNSPEC_FMAXV", "UNSPEC_FMINV", "UNSPEC_FMAXNMV", "UNSPEC_FMINNMV" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,524	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	617,525	[ "<FIXS>", "SDValue", "LowerGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "int64_t", "Offset", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "<FIXE>" ]	[ "SDValue", "LowerINSERT_VECTOR_ELT_SSE4", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerSCALAR_TO_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "<BUGS>", "SDValue", "LowerGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "<BUGE>", "SDValue", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerExternalSymbol", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	617,526	[ "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{" ]	[ "def", "v4i32_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	617,527	[ "}" ]	[ "assert", "(", "(", "Kind", "==", "k_Register", "\|\|", "Kind", "==", "k_CCOut", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "Reg", ".", "RegNum", ";" ]
GCC	arm	MD	stmt_completion	CPU	617,528	[ "VUNSPEC_MRRC2", "]", ")" ]	[ "(", "define_int_iterator", "MRRCI", "[", "VUNSPEC_MRRC" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	617,529	[ "return", "DAG", ".", "getMergeValues", "(", "OutOps", ",", "<NUM_LIT>", ",", "dl", ")", ";" ]	[ "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp1", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "-", "BitWidth", ",", "AmtVT", ")", ")", ";", "SDValue", "Tmp6", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp5", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Amt", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "Tmp5", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "AmtVT", ")", ",", "Tmp4", ",", "Tmp6", ",", "ISD", "::", "SETLE", ")", ";", "SDValue", "OutOps", "[", "]", "=", "{", "OutLo", ",", "OutHi", "}", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	617,530	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "compare", ":", "CC", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	frv	CPP	stmt_completion	VLIW	617,531	[ ")", ")", ")", "CLEAR_HARD_REG_SET", "(", "used_regs", ")", ";" ]	[ "if", "(", "next_io", "->", "var_address", ")", "not", "e_stores", "(", "PATTERN", "(", "insn", ")", ",", "frv_io_check_address", ",", "&", "next_io", "->", "var_address", ")", ";", "set", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "next_io", "->", "type", "==", "FRV_IO_READ", "&&", "next_io", "->", "var_address", "!=", "<NUM_LIT>", "&&", "next_membar", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "REG", "&&", "TEST_HARD_REG_BIT", "(", "used_regs", ",", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", ")", ")", "{", "rtx", "src", ";", "src", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "rtx_equal_p", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "next_io", "->", "var_address", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ";; [Local] Removing membar %d since the target", "<STR_LIT>", "<STR_LIT>", " of %d is used before the I/O operation\\n", "<STR_LIT>", ",", "INSN_UID", "(", "next_membar", ")", ",", "INSN_UID", "(", "insn", ")", ")", ";", "if", "(", "next_membar", "==", "", "last_membar", ")", "", "last_membar", "=", "<NUM_LIT>", ";", "delete", "_", "insn", "(", "next_membar", ")", ";", "next_membar", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "volatile_refs_p", "(", "PATTERN", "(", "insn" ]
LLVM	X86	CPP	next_suggestion	CPU	617,532	[ "}" ]	[ "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Item", ")", ";", "}", "}", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "Idx", "==", "<NUM_LIT>", "&&", "X86", "::", "isZeroNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "X86", "::", "isZeroNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "NumBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "return", "getVShift", "(", "true", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NumBits", "/", "<NUM_LIT>", ",", "DAG", ",", "", "this", ",", "dl", ")", ";", "}", "if", "(", "IsAllConstants", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Item", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "Idx", ",", "NumZero", ">", "<NUM_LIT>", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}", "if", "(", "Values", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "Item", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "isOnlyUserOf", "(", "Item", ".", "getNode", "(", ")", ")", ")", "return", "LowerAsSplatVectorLoad", "(", "Item", ",", "VT", ",", "dl", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "IsAllConstants", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "\|\|", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_begin", "(", ")", "+", "NumElems", ")", ";", "if", "(", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "V", ",", "dl", ",", "DAG", ",", "false", ")", ")", "return", "LD", ";", "EVT", "HVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "ExtVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "HVT", ",", "makeArrayRef", "(", "&", "V", "[", "<NUM_LIT>", "]", ",", "NumElems", "/", "<NUM_LIT>", ")", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "HVT", ",", "makeArrayRef", "(", "&", "V", "[", "NumElems", "/", "<NUM_LIT>", "]", ",", "NumElems", "/", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "return", "Concat128BitVectors", "(", "Lower", ",", "Upper", ",", "VT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";", "return", "Concat256BitVectors", "(", "Lower", ",", "Upper", ",", "VT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "NumNonZero", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "Idx", ")", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "V2", ",", "Idx", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "LowerBuildVectorv16i8", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ",", "", "this", ")", ")", "return", "V", ";", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "LowerBuildVectorv8i16", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ",", "", "this", ")", ")", "return", "V", ";", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "LowerBuildVectorv4x32", "(", "Op", ",", "DAG", ",", "Subtarget", ",", "", "this", ")", ")", "return", "V", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "NumElems", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "NumZero", ">", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "bool", "isZero", "=", "!", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ";", "if", "(", "isZero", ")", "V", "[", "i", "]", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "switch", "(", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", "", "<NUM_LIT>", ")", ")", ">>", "(", "i", "", "<NUM_LIT>", ")", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "V", "[", "i", "", "<NUM_LIT>", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "V", "[", "i", "", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "", "<NUM_LIT>", "]", ",", "V", "[", "i", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "", "<NUM_LIT>", "]", ",", "V", "[", "i", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "}" ]
LLVM	X86	TD	program_repair	CPU	617,533	[ "<FIXS>", "<FIXE>", "<FIXS>", "bit", "HasREX_W", "=", "hasREX_W", ";", "<FIXE>" ]	[ "OperandSize", "OpSize", "=", "opSize", ";", "<BUGS>", "<BUGE>", "<BUGS>", "bit", "HasREX_WPrefix", "=", "hasREX_WPrefix", ";", "<BUGE>", "}", "def", "invalid_node", ":", "SDNode", "<STR_LIT>", ",", "SDTIntLeaf", ",", "[", "]", ",", "<STR_LIT>", ">", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,534	[ "<NUM_LIT>", ";" ]	[ "void", "AArch64TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", "uint8_t", "(", "Inst", ")", ";", "Inst", ">>=" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	617,535	[ "SPIRVType", "*", "SpirvFuncTy", "=", "GR", "->", "getOrCreateOpTypeFunctionWithArgs", "(", "FTy", ",", "SpirvRetTy", ",", "SpirvArgTypes", ",", "MIRBuilder", ")", ";" ]	[ "SPIRVType", "", "SpirvRetTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "IC", ".", "RetTy", ",", "MIRBuilder", ")", ";", "SmallVector", "<", "SPIRVType", "", ",", "<NUM_LIT>", ">", "SpirvArgTypes", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "IC", ".", "ArgTys", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SPIRVType", "", "SPIRVTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "IC", ".", "ArgTys", "[", "i", "]", ",", "MIRBuilder", ")", ";", "SpirvArgTypes", ".", "push_back", "(", "SPIRVTy", ")", ";", "if", "(", "!", "GR", "->", "getSPIRVTypeForVReg", "(", "IC", ".", "ArgRegs", "[", "i", "]", ")", ")", "GR", "->", "assignSPIRVTypeToVReg", "(", "SPIRVTy", ",", "IC", ".", "ArgRegs", "[", "i", "]", ",", "MF", ")", ";", "}", "FunctionType", "", "FTy", "=", "FunctionType", "::", "get", "(", "const_cast", "<", "Type", "*", ">", "(", "IC", ".", "RetTy", ")", ",", "IC", ".", "ArgTys", ",", "false", ")", ";" ]
GCC	nios2	MD	stmt_completion	MPU	617,536	[ "(", "n2fpu_fwrx", ")" ]	[ "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_FWRX", ")", "]", "<STR_LIT>", "{", "return", "nios2_fpu_insn_asm" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	617,537	[ ")", ";" ]	[ "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Size", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", "Invalid fixup offset!", "<STR_LIT>" ]
LLVM	Hexagon	CPP	program_repair	DSP	617,538	[ "<FIXS>", "std", "::", "string", "Name", "=", "r", "+", "utostr", "(", "RegNum", ")", "+", "Colon", "+", "utostr", "(", "RegNum", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "std", "::", "string", "Name", "=", "r", "+", "utostr", "(", "RegNum", "+", "<NUM_LIT>", ")", "+", "Colon", "+", "utostr", "(", "RegNum", ")", ";", "<FIXE>" ]	[ "unsigned", "int", "RegNum", "=", "RI", "->", "getEncodingValue", "(", "Rs", ".", "getReg", "(", ")", ")", ";", "if", "(", "RegNum", "&", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "Hexagon", "::", "A2_addsph", ")", ";", "<BUGS>", "std", "::", "string", "Name", "=", "r", "+", "llvm", "::", "utostr", "(", "RegNum", ")", "+", "Colon", "+", "llvm", "::", "utostr", "(", "RegNum", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "StringRef", "RegPair", "=", "Name", ";", "Rs", ".", "setReg", "(", "matchRegister", "(", "RegPair", ")", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "Hexagon", "::", "A2_addspl", ")", ";", "<BUGS>", "std", "::", "string", "Name", "=", "r", "+", "llvm", "::", "utostr", "(", "RegNum", "+", "<NUM_LIT>", ")", "+", "Colon", "+", "llvm", "::", "utostr", "(", "RegNum", ")", ";", "<BUGE>", "StringRef", "RegPair", "=", "Name", ";", "Rs", ".", "setReg", "(", "matchRegister", "(", "RegPair", ")", ")", ";", "}" ]
LLVM	Lanai	CPP	code_generation	CPU	617,539	[ "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isConditionalBranch", "(", "Inst", ")", "&&", "!", "isUnconditionalBranch", "(", "Inst", ")", "&&", "!", "isCall", "(", "Inst", ")", ")", "return", "false", ";", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Size", "+", "Imm", ";", "return", "true", ";", "}", "else", "{", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "false", ";", "Target", "=", "Imm", ";", "return", "true", ";", "}", "}" ]	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]
GCC	i386	MD	next_suggestion	CPU	617,540	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,541	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	617,542	[ "?", "UNITS_PER_FP_WORD", ":", "MIN_UNITS_PER_WORD", ")", ";" ]	[ "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";", "if", "(", "decl", "&&", "DECL_P", "(", "decl", ")", "&&", "VAR_P", "(", "decl", ")", "&&", "bss_initializer_p", "(", "decl", ")", ")", "flags", "\|=", "SECTION_BSS", ";", "if", "(", "!", "decl", "\|\|", "!", "DECL_P", "(", "decl", ")", ")", "align", "=", "MIN_UNITS_PER_WORD", ";", "else", "if", "(", "(", "flags", "&", "SECTION_CODE", ")", "!=", "<NUM_LIT>", ")", "align", "=", "MAX", "(", "(", "DECL_ALIGN", "(", "decl", ")", "/", "BITS_PER_UNIT", ")", ",", "<NUM_LIT>", ")", ";", "else", "align", "=", "MAX", "(", "(", "DECL_ALIGN", "(", "decl", ")", "/", "BITS_PER_UNIT", ")", ",", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")", ")", ">", "MIN_UNITS_PER_WORD" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	617,543	[ "return", "AA", "->", "isNoAlias", "(", "MemoryLocation", "(", "V1", ",", "End1", ",", "Load", "->", "getAAInfo", "(", ")", ")", ",", "MemoryLocation", "(", "V2", ",", "End2", ",", "Store", "->", "getAAInfo", "(", ")", ")", ")", ";" ]	[ "const", "Value", "*", "V2", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "V1", "\|\|", "!", "V2", ")", "return", "false", ";", "uint64_t", "Size", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int64_t", "End1", "=", "Load", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";", "int64_t", "End2", "=", "Store", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";", "if", "(", "V1", "==", "V2", "&&", "End1", "==", "End2", ")", "return", "false", ";" ]
GCC	mips	CPP	stmt_completion	CPU	617,544	[ ")", ")", ";" ]	[ "return", "(", "TARGET_OLDABI", "?", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ":", "!", "IN_RANGE", "(", "int_size_in_bytes", "(", "type", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD" ]
GCC	rs6000	CPP	program_repair	CPU	617,545	[ "<FIXS>", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<FIXE>" ]	[ "caller_addr_regno", "=", "<NUM_LIT>", ";", "#", "endifemit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "mcount_name", ")", ",", "<BUGS>", "<NUM_LIT>", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<BUGE>", "gen_rtx_REG", "(", "Pmode", ",", "caller_addr_regno", ")", ",", "Pmode", ")", ";", "}", "}" ]
GCC	aarch64	MD	stmt_completion	CPU	617,546	[ "const_string", "<STR_LIT>", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,547	[ "true", ";" ]	[ "bool", "isValidState", "(", ")", "const", "override", "{", "return" ]
GCC	i386	CPP	stmt_completion	CPU	617,548	[ "_", "v4sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_load_ps", "(", "_", "_", "m128", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_loadaps128_mask", "(", "(", "_", "_", "v4sf", "", ")", "_", "_", "P", ",", "(", "_" ]
GCC	sh	CPP	next_suggestion	CPU	617,549	[ "ptrreg", "=", "REGNO", "(", "XEXP", "(", "inside", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "rtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "MEM_P", "(", "dst", ")", "&&", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "return", "<STR_LIT>", "mov.l\t%T1,%0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "if", "(", "register_operand", "(", "dst", ",", "mode", ")", "&&", "register_operand", "(", "src", ",", "mode", ")", ")", "{", "if", "(", "REGNO", "(", "src", ")", "==", "MACH_REG", ")", "return", "<STR_LIT>", "sts\tmach,%S0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "if", "(", "REGNO", "(", "src", ")", "+", "<NUM_LIT>", "==", "REGNO", "(", "dst", ")", ")", "return", "<STR_LIT>", "mov\t%T1,%T0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "mov\t%1,%0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "src", ")", ")", "{", "if", "(", "INTVAL", "(", "src", ")", "<", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "mov\t#-1,%S0", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "mov\t#0,%S0", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", "mov\t%1,%R0", "<STR_LIT>", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "int", "ptrreg", "=", "-", "<NUM_LIT>", ";", "int", "dreg", "=", "REGNO", "(", "dst", ")", ";", "rtx", "inside", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "inside", ")", ")", "{", "case", "REG", ":", "ptrreg", "=", "REGNO", "(", "inside", ")", ";", "break", ";", "case", "SUBREG", ":", "ptrreg", "=", "subreg_regno", "(", "inside", ")", ";", "break", ";", "case", "PLUS", ":" ]
LLVM	XCore	CPP	stmt_completion	MPU	617,550	[ "const", "{" ]	[ "const", "Section", "", "XCoreTargetAsmInfo", "::", "SelectSectionForMachineConst", "(", "const", "Type", "", "Ty", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	617,551	[ "}" ]	[ "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized branch opcode", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,552	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C4_or_orn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	nios2	CPP	stmt_completion	MPU	617,553	[ "(", "NUM_ARG_REGS", "-", "cum", "->", "regs_used", ")", "*", "UNITS_PER_WORD", ";" ]	[ "param_size", "=", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "regs_used", "<", "NUM_ARG_REGS", "&&", "cum", "->", "regs_used", "+", "param_size", ">", "NUM_ARG_REGS", ")", "return" ]
LLVM	X86	TD	stmt_completion	CPU	617,554	[ "src1", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "<NUM_LIT>", ")", ",", "(", "TEST64rr", "GR64", ":", "$", "src1", ",", "GR64", ":", "$" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,555	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	617,556	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "E", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "B", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	617,557	[ "if", "(", "!", "FIST", ".", "getNode", "(", ")", ")", "return", "Op", ";" ]	[ "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";" ]
LLVM	FISC	CPP	code_generation	CPU	617,558	[ "void", "FISCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]
GCC	sh	MD	stmt_completion	CPU	617,559	[ "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "sh_peephole_emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", "," ]
GCC	aarch64	MD	stmt_completion	CPU	617,560	[ ")", "]" ]	[ "<STR_LIT>", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "return", "aarch64_sls_barrier", "(", "aarch64_harden_sls_retbr_p", "(", ")", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,561	[ "return", "Swapped", ";" ]	[ "if", "(", "IsLittleEndian", ")", "{", "uint32_t", "Swapped", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Swapped", "\|=", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,562	[ ";" ]	[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
GCC	m68k	MD	next_suggestion	MPU	617,563	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	pa	MD	next_suggestion	CPU	617,564	[ "<STR_LIT>", ")" ]	[ "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	617,565	[ "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "lowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "GlobalAddressSDNode", "", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "useEmulatedTLS", "(", ")", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GA", ")", ";", "const", "GlobalValue", "", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", "\|\|", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "unsigned", "Flag", "=", "(", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "Flag", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "unsigned", "PtrSize", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "IntegerType", "", "PtrTy", "=", "Type", "::", "getIntNTy", "(", "", "DAG", ".", "getContext", "(", ")", ",", "PtrSize", ")", ";", "SDValue", "TlsGetAddr", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ",", "PtrVT", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "PtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "PtrTy", ",", "TlsGetAddr", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Ret", "=", "CallResult", ".", "first", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalDynamic", ")", "return", "Ret", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Ret", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Add", ",", "Lo", ")", ";", "}", "SDValue", "Offset", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TGA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "TGA", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	617,566	[ "UNSPEC_SISD_NEG", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "QI", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,567	[ "}" ]	[ "unsigned", "ScratchExecCopy", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "addReg", "(", "FramePtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "const", "SIMachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "AMDGPU", "::", "NoRegister", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "LiveRegs", ".", "removeReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "assert", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "ScratchExecCopy", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "AMDGPU", "::", "S_OR_SAVEEXEC_B32", ":", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "buildPrologSpill", "(", "LiveRegs", ",", "MBB", ",", "MBBI", ",", "TII", ",", "Reg", ".", "VGPR", ",", "FuncInfo", "->", "getScratchRSrcReg", "(", ")", ",", "StackPtrReg", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ")", ";", "}", "if", "(", "ScratchExecCopy", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "unsigned", "ExecMov", "=", "ST", ".", "isWave32", "(", ")", "?", "AMDGPU", "::", "S_MOV_B32", ":", "AMDGPU", "::", "S_MOV_B64", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "AMDGPU", "::", "EXEC_LO", ":", "AMDGPU", "::", "EXEC", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMov", ")", ",", "Exec", ")", ".", "addReg", "(", "ScratchExecCopy", ",", "RegState", "::", "Kill", ")", ";", "LiveRegs", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "}", "if", "(", "FuncInfo", "->", "FramePointerSaveIndex", ")", "{", "const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "FI", ")", "&&", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "SIMachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "Spill", "[", "<NUM_LIT>", "]", ".", "VGPR", ")", ".", "addReg", "(", "FramePtrReg", ")", ".", "addImm", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "Lane", ")", ".", "addReg", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "VGPR", ",", "RegState", "::", "Undef", ")", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	617,568	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDO_ADD", ";" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented fixup -> relocation", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_SPARC_DISP8", ";", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_SPARC_DISP16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_SPARC_DISP32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_SPARC_DISP64", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_WDISP30", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_WDISP22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_WDISP19", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_PC22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_PC10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_WPLT30", ";", "}", "}", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented fixup -> relocation", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_SPARC_8", ";", "case", "FK_Data_2", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_SPARC_UA16", ":", "ELF", "::", "R_SPARC_16", ")", ";", "case", "FK_Data_4", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_SPARC_UA32", ":", "ELF", "::", "R_SPARC_32", ")", ";", "case", "FK_Data_8", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_SPARC_UA64", ":", "ELF", "::", "R_SPARC_64", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_13", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_HI22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_LO10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_H44", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_M44", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_L44", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_HH22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_HM10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_LM22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_GOT22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_GOT10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_GOT13", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_GD_HI22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_GD_LO10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_GD_ADD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_GD_CALL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDM_HI22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDM_LO10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDM_ADD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDM_CALL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDO_HIX22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDO_LOX10", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	617,569	[ "=", "<NUM_LIT>", ";" ]	[ "def", "SWr", ":", "BaseAddSubCarrySetFlags", "<", "isSub", ",", "GPR32", ",", "asm_setflags", ",", "OpNode_setflags", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	617,570	[ "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "******** Store Results ******\\n", "<STR_LIT>", "<<", "<STR_LIT>", "******** Function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ";", "}", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "WebAssemblyFunctionInfo", "&", "MFI", "=", "", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "const", "WebAssemblyTargetLowering", "&", "TLI", "=", "", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", ";", "auto", "&", "LibInfo", "=", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "WebAssembly", "::", "STORE8_I32", ":", "case", "WebAssembly", "::", "STORE16_I32", ":", "case", "WebAssembly", "::", "STORE8_I64", ":", "case", "WebAssembly", "::", "STORE16_I64", ":", "case", "WebAssembly", "::", "STORE32_I64", ":", "case", "WebAssembly", "::", "STORE_F32", ":", "case", "WebAssembly", "::", "STORE_F64", ":", "case", "WebAssembly", "::", "STORE_I32", ":", "case", "WebAssembly", "::", "STORE_I64", ":", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "MI", ".", "getOperand", "(", "WebAssembly", "::", "StoreValueOperandNo", ")", ".", "getReg", "(", ")", ";", "Changed", "\|=", "MaybeRewriteToDiscard", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "CALL_I32", ":", "case", "WebAssembly", "::", "CALL_I64", ":", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "\|\|", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "\|\|", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ")", "{", "LibFunc", "::", "Func", "Func", ";", "if", "(", "LibInfo", ".", "getLibFunc", "(", "Name", ",", "Func", ")", ")", "{", "const", "auto", "&", "Op2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Peephole: call to builtin function with ", "<STR_LIT>", "<STR_LIT>", "wrong signature, not consuming reg", "<STR_LIT>", ")", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "Op2", ".", "getReg", "(", ")", ";", "if", "(", "GetRegClass", "(", "MRI", ",", "NewReg", ")", "!=", "GetRegClass", "(", "MRI", ",", "OldReg", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Peephole: call to builtin function with ", "<STR_LIT>", "<STR_LIT>", "wrong signature, from/to mismatch", "<STR_LIT>", ")", ";", "Changed", "\|=", "MaybeRewriteToDiscard", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "}", "}", "}", "}", "}", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC	loongarch	CPP	stmt_completion	CPU	617,571	[ "v8i32", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvpackod_w", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvpackod_w", "(", "(", "v8i32", ")", "_", "<NUM_LIT>", ",", "(" ]
GCC	v850	MD	stmt_completion	MPU	617,572	[ ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	617,573	[ "=", "true", ";" ]	[ "for", "(", "auto", "&", "I", ":", "TPCMCInstrInfo", "::", "bundleInstructions", "(", "MI", ")", ")", "{", "MCInst", "&", "BMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MC", "=", "MCII", ".", "get", "(", "BMI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isVpuInstrWithSrcCD", "(", "BMI", ")", ")", "return", "false", ";", "if", "(", "isSrcCIsStoreSrcC", "(", "BMI", ")", ")", "return", "false", ";", "if", "(", "MC", ".", "isTerminator", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isNopMCInst", "(", "BMI", ")", ")", "{", "if", "(", "TPCII", "::", "isVPUInst", "(", "MC", ")", ")", "hasVPU" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	617,574	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
LLVM	AVR	TD	stmt_completion	MPU	617,575	[ ">", ";" ]	[ "def", ":", "Device", "<", "<STR_LIT>", ",", "FamilyAVR5", ",", "ELFArchAVR5" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,576	[ "VSTMSDB_UPD", ":" ]	[ "if", "(", "RegNo", "%", "<NUM_LIT>", ")", "++", "UseCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "=", "false", ";", "switch", "(", "UseTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "VSTMSIA", ":", "case", "ARM", "::", "VSTMSDB", ":", "case", "ARM", "::", "VSTMSIA_UPD", ":", "case", "ARM", "::" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,577	[ ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";" ]	[ "unsigned", "getLO32DSPReg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_ACC" ]
LLVM	X86	CPP	stmt_completion	CPU	617,578	[ "Fail", ";" ]	[ "int", "ret", "=", "decodeInstruction", "(", "&", "internalInstr", ",", "regionReader", ",", "(", "const", "void", "", ")", "&", "region", ",", "loggerFn", ",", "(", "void", "", ")", "&", "vStream", ",", "(", "const", "void", "*", ")", "MII", ".", "get", "(", ")", ",", "address", ",", "fMode", ")", ";", "if", "(", "ret", ")", "{", "size", "=", "internalInstr", ".", "readerCursor", "-", "address", ";", "return" ]
LLVM	X86	CPP	next_suggestion	CPU	617,579	[ "if", "(", "Is128BitLaneRepeatedShuffle", "&&", "isSingleSHUFPSMask", "(", "RepeatedMask", ")", ")", "{" ]	[ "static", "SDValue", "lowerV16I32VectorShuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "SmallBitVector", "&", "Zeroable", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v16i32", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v16i32", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v16 shuffle!", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v16i32", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected repeated mask size!", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v16i32", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";" ]
GCC	i386	MD	program_repair	CPU	617,580	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,581	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]
GCC	arm	MD	program_repair	CPU	617,582	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "<BUGS>", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]
LLVM	ARM	CPP	program_repair	CPU	617,583	[ "<FIXS>", "Register", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "}", "bool", "ARMBaseInstrInfo", "::", "isLDMBaseRegInList", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "<BUGS>", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "sz", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "sz", ";", "++", "i", ")", "{", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")" ]
GCC	mips	MD	program_repair	CPU	617,584	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "if", "(", "const_float_1_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ")", ")", "if", "(", "!", "(", "ISA_HAS_FP4", "&", "&", "flag_unsafe_math_optimizations", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	617,585	[ "}" ]	[ "LLVMContext", "", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "static", "const", "uint32_t", "CV0", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Constant", "", "C0", "=", "ConstantDataVector", "::", "get", "(", "", "Context", ",", "CV0", ")", ";", "auto", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPIdx0", "=", "DAG", ".", "getConstantPool", "(", "C0", ",", "PtrVT", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "Constant", "", ",", "<NUM_LIT>", ">", "CV1", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "ULL", ")", ")", ")", ")", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "ULL", ")", ")", ")", ")", ";", "Constant", "*", "C1", "=", "ConstantVector", "::", "get", "(", "CV1", ")", ";", "SDValue", "CPIdx1", "=", "DAG", ".", "getConstantPool", "(", "C1", ",", "PtrVT", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "XR1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CLod0", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "v4i32", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx0", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Unpck1", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "XR1", ")", ",", "CLod0", ")", ";", "SDValue", "CLod1", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "v2f64", ",", "dl", ",", "CLod0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CPIdx1", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "XR2F", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2f64", ",", "Unpck1", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FSUB", ",", "dl", ",", "MVT", "::", "v2f64", ",", "XR2F", ",", "CLod1", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", ".", "hasSSE3", "(", ")", "&&", "shouldUseHorizontalOp", "(", "true", ",", "DAG", ",", "Subtarget", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Sub", ",", "Sub", ")", ";", "}", "else", "{", "SDValue", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v2f64", ",", "dl", ",", "Sub", ",", "Sub", ",", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Shuffle", ",", "Sub", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	617,586	[ "uint8_t", "prefix", ")", "{" ]	[ "static", "bool", "isREX", "(", "struct", "InternalInstruction", "*", "insn", "," ]
GCC	i386	MD	stmt_completion	CPU	617,587	[ "(", "V32HI", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")" ]
GCC	arm	MD	stmt_completion	CPU	617,588	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	617,589	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_multishift_epi64_epi8", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask32", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "X", ",", "_", "_", "m256i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpmultishiftqb256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "X", ",", "(", "_", "_", "v32qi", ")", "_", "_", "Y", ",", "(", "_", "_", "v32qi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "M", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,590	[ "}" ]	[ "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr", ",", "*", "MMO", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	617,591	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "X2AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
GCC	frv	CPP	next_suggestion	VLIW	617,592	[ "if", "(", "BARRIER_P", "(", "x", ")", ")", "barrier", "=", "x", ";" ]	[ "rtx_insn", "", "x", ",", "", "last", ",", "", "barrier", ",", "", "label", ";", "last", "=", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "-", "<NUM_LIT>", "]", ";", "label", "=", "barrier", "=", "<NUM_LIT>", ";", "alignment", "=", "<NUM_LIT>", ";", "for", "(", "x", "=", "NEXT_INSN", "(", "last", ")", ";", "x", "!=", "<NUM_LIT>", "&&", "!", "INSN_P", "(", "x", ")", ";", "x", "=", "NEXT_INSN", "(", "x", ")", ")", "{", "if", "(", "LABEL_P", "(", "x", ")", ")", "{", "unsigned", "int", "subalign", "=", "<NUM_LIT>", "<<", "label_to_alignment", "(", "x", ")", ";", "alignment", "=", "MAX", "(", "alignment", ",", "subalign", ")", ";", "label", "=", "x", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,593	[ "}" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	stmt_completion	CPU	617,594	[ ">", "BD1", ";" ]	[ "class", "InstSIY", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	617,595	[ "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "VEC_F", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,596	[ "VLD2DUPd8Pseudo", ":" ]	[ "case", "ARM", "::", "t2LDRs", ":", "case", "ARM", "::", "t2LDRBs", ":", "case", "ARM", "::", "t2LDRHs", ":", "case", "ARM", "::", "t2LDRSHs", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "<NUM_LIT>", "\|\|", "ShAmt", "==", "<NUM_LIT>", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "<NUM_LIT>", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "VLD1q8Pseudo", ":", "case", "ARM", "::", "VLD1q16Pseudo", ":", "case", "ARM", "::", "VLD1q32Pseudo", ":", "case", "ARM", "::", "VLD1q64Pseudo", ":", "case", "ARM", "::", "VLD1q8PseudoWB_register", ":", "case", "ARM", "::", "VLD1q16PseudoWB_register", ":", "case", "ARM", "::", "VLD1q32PseudoWB_register", ":", "case", "ARM", "::", "VLD1q64PseudoWB_register", ":", "case", "ARM", "::", "VLD1q8PseudoWB_fixed", ":", "case", "ARM", "::", "VLD1q16PseudoWB_fixed", ":", "case", "ARM", "::", "VLD1q32PseudoWB_fixed", ":", "case", "ARM", "::", "VLD1q64PseudoWB_fixed", ":", "case", "ARM", "::", "VLD2d8Pseudo", ":", "case", "ARM", "::", "VLD2d16Pseudo", ":", "case", "ARM", "::", "VLD2d32Pseudo", ":", "case", "ARM", "::", "VLD2q8Pseudo", ":", "case", "ARM", "::", "VLD2q16Pseudo", ":", "case", "ARM", "::", "VLD2q32Pseudo", ":", "case", "ARM", "::", "VLD2d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD2d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD2d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD2q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD2q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD2q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d8Pseudo", ":", "case", "ARM", "::", "VLD3d16Pseudo", ":", "case", "ARM", "::", "VLD3d32Pseudo", ":", "case", "ARM", "::", "VLD1d64TPseudo", ":", "case", "ARM", "::", "VLD3d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q8oddPseudo", ":", "case", "ARM", "::", "VLD3q16oddPseudo", ":", "case", "ARM", "::", "VLD3q32oddPseudo", ":", "case", "ARM", "::", "VLD3q8oddPseudo_UPD", ":", "case", "ARM", "::", "VLD3q16oddPseudo_UPD", ":", "case", "ARM", "::", "VLD3q32oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4d8Pseudo", ":", "case", "ARM", "::", "VLD4d16Pseudo", ":", "case", "ARM", "::", "VLD4d32Pseudo", ":", "case", "ARM", "::", "VLD1d64QPseudo", ":", "case", "ARM", "::", "VLD4d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q8oddPseudo", ":", "case", "ARM", "::", "VLD4q16oddPseudo", ":", "case", "ARM", "::", "VLD4q32oddPseudo", ":", "case", "ARM", "::", "VLD4q8oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4q16oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4q32oddPseudo_UPD", ":", "case", "ARM", "::", "VLD1DUPq8Pseudo", ":", "case", "ARM", "::", "VLD1DUPq16Pseudo", ":", "case", "ARM", "::", "VLD1DUPq32Pseudo", ":", "case", "ARM", "::", "VLD1DUPq8Pseudo_UPD", ":", "case", "ARM", "::", "VLD1DUPq16Pseudo_UPD", ":", "case", "ARM", "::", "VLD1DUPq32Pseudo_UPD", ":", "case", "ARM", "::" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,597	[ ",", "EVT", "VT", ")", "const", "{" ]	[ "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	617,598	[ "const", "auto", "&", "T", "=", "getAllReachingDefsRecImpl", "(", "RefRR", ",", "U", ",", "Visited", ",", "TmpDefs", ",", "Nest", "+", "<NUM_LIT>", ",", "MaxNest", ")", ";" ]	[ "for", "(", "NodeAddr", "<", "DefNode", "", ">", "DA", ":", "RDs", ")", "{", "Result", ".", "insert", "(", "DA", ".", "Id", ")", ";", "if", "(", "!", "(", "DA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", ")", "continue", ";", "NodeAddr", "<", "PhiNode", "", ">", "PA", "=", "DA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "if", "(", "Visited", ".", "count", "(", "PA", ".", "Id", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "PA", ".", "Id", ")", ";", "for", "(", "auto", "U", ":", "PA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsRef", "<", "NodeAttrs", "::", "Use", ">", ",", "DFG", ")", ")", "{" ]
LLVM	VE	CPP	next_suggestion	CPU	617,599	[ "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";" ]	[ "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,500

[ "(", ")", ")", "return", "false", ";" ]

[ "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "getMips16SPRefReg", "(", "Parent", ",", "Alias", ")", ";", "}", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "Opnd0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantPoolSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "JumpTableSDNode", ">", "(", "Opnd0", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Opnd0", ";", "return", "true", ";", "}", "}", "const", "LSBaseSDNode", "*", "LS", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ";", "if", "(", "LS", ")", "{", "if", "(", "LS", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "f32", "&&", "Subtarget", "->", "hasMips4_32r2", "(", ")", ")", "return", "false", ";", "if", "(", "LS", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "f64", "&&", "Subtarget", "->", "hasMips4_32r2" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,501

[ "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

GCC

rs6000

CPP

next_suggestion

CPU

617,502

[ "return", "mask", ";" ]

[ "case", "GE", ":", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "return", "NULL_RTX", ";", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "case", "ORDERED", ":", "case", "UNORDERED", ":", "case", "UNEQ", ":", "case", "LTGT", ":", "mask", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "mask", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "op0", ",", "op1", ")", ")", ")", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

617,503

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Value", ")", ";", "case", "CCValAssign", "::", "BCvt", ":", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", ".", "isVector", "(", ")", ")", ";", "Value", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Value", ")", ";" ]

GCC

mcore

MD

next_suggestion

MPU

617,504

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AVR

CPP

code_generation

MPU

617,505

[ "void", "AVRInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tld\\t", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "-", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tst\\t", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tst\\t", "<STR_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "-", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "'", "+", "'", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "break", ";", "default", ":", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "break", ";", "}", "}" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

617,506

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "<NUM_LIT>", ";", "let", "SrcExtra", "=", "sw", ";", "let", "Dest", "=", "dest", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";" ]

LLVM

CellSPU

CPP

stmt_completion

MPU

617,507

[ "(", "*", "this", ")", ")", ";" ]

[ "PM", ".", "add", "(", "createSPUISelDag" ]

GCC

sparc

CPP

code_generation

CPU

617,508

[ "inline", "void", "assign_registers", "(", "const_tree", "field", ",", "int", "bitpos", ",", "bool", "fp", ",", "assign_data_t", "*", "data", ")", "{", "if", "(", "fp", ")", "{", "assign_int_registers", "(", "bitpos", ",", "data", ")", ";", "assign_fp_registers", "(", "field", ",", "bitpos", ",", "data", ")", ";", "}", "else", "{", "if", "(", "data", "->", "intoffset", "<", "<NUM_LIT>", ")", "data", "->", "intoffset", "=", "bitpos", ";", "}", "}" ]

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "and", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "registers", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,509

[ "addPass", "(", "&", "BranchRelaxationPassID", ")", ";" ]

[ "addPass", "(", "&", "SILateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "SIPreEmitPeepholeID", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

617,510

[ ")", ")", ";" ]

[ "HexagonVectorPrint", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeHexagonVectorPrintPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]

LLVM

MSP430

CPP

next_suggestion

MPU

617,511

[ "return", "MCDisassembler", "::", "Success", ";" ]

[ "static", "DecodeStatus", "decodeRptImm", "(", "MCInst", "&", "MI", ",", "uint64_t", "Bits", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Bits", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "int64_t", "Imm", "=", "Bits", "+", "<NUM_LIT>", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";" ]

LLVM

OR1K

CPP

next_suggestion

CPU

617,512

[ "}" ]

[ "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";" ]

GCC

arm

MD

next_suggestion

CPU

617,513

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

617,514

[ "let", "ParserMatchClass", "=", "nImmVMOVIAsmOperandReplicate", "<", "From", ",", "To", ">", ";" ]

[ "class", "nImmVMOVIReplicate", "<", "ValueType", "From", ",", "ValueType", "To", ">", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

m68k

MD

next_suggestion

MPU

617,515

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

617,516

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

617,517

[ "DAG", ",", "DL", ")", ";" ]

[ "assert", "(", "ByteVecVT", ".", "getSizeInBits", "(", ")", "==", "VecSize", "&&", "<STR_LIT>", "Cannot change vector size!", "<STR_LIT>", ")", ";", "if", "(", "EltVT", "==", "MVT", "::", "i64", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "ByteVecVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "MVT", "SadVecVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i64", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "V", ",", "Zeros", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", "if", "(", "EltVT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "Zeros", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "Zeros", ")", ";", "Zeros", "=", "getZeroVector", "(", "ByteVecVT", ",", "Subtarget", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,518

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

m68k

MD

next_suggestion

MPU

617,519

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

617,520

[ "}" ]

[ "const", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "return", "FuncInfo", "->", "isCRSpilled", "(", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

617,521

[ "addr", ":", "$", "src", ")", ",", "sub_xmm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8f32", "(", "X86vzload", "addr", ":", "$", "src", ")", ")", ",", "(", "SUBREG_TO_REG", "(", "i32", "<NUM_LIT>", ")", ",", "(", "VMOVSSrm" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,522

[ "}" ]

[ "int", "Off", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", "(", "Dst", ",", "Reg", ",", "Off", ")", ";", "MachineInstr", "*", "MovRel", "=", "BuildMI", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOVRELD_B32_e32", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", ")", ";", "LoadM0", "(", "MI", ",", "MovRel", ",", "Off", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

617,523

[ "]", ")" ]

[ "(", "define_int_iterator", "FMAXMINV", "[", "UNSPEC_FMAXV", "UNSPEC_FMINV", "UNSPEC_FMAXNMV", "UNSPEC_FMINNMV" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,524

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

617,525

[ "<FIXS>", "SDValue", "LowerGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "int64_t", "Offset", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "<FIXE>" ]

[ "SDValue", "LowerINSERT_VECTOR_ELT_SSE4", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerSCALAR_TO_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "<BUGS>", "SDValue", "LowerGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "<BUGE>", "SDValue", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerExternalSymbol", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

617,526

[ "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{" ]

[ "def", "v4i32_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

617,527

[ "}" ]

[ "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_CCOut", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "Reg", ".", "RegNum", ";" ]

GCC

arm

MD

stmt_completion

CPU

617,528

[ "VUNSPEC_MRRC2", "]", ")" ]

[ "(", "define_int_iterator", "MRRCI", "[", "VUNSPEC_MRRC" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

617,529

[ "return", "DAG", ".", "getMergeValues", "(", "OutOps", ",", "<NUM_LIT>", ",", "dl", ")", ";" ]

[ "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp1", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "-", "BitWidth", ",", "AmtVT", ")", ")", ";", "SDValue", "Tmp6", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp5", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Amt", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "Tmp5", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "AmtVT", ")", ",", "Tmp4", ",", "Tmp6", ",", "ISD", "::", "SETLE", ")", ";", "SDValue", "OutOps", "[", "]", "=", "{", "OutLo", ",", "OutHi", "}", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

617,530

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "compare", ":", "CC", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

frv

CPP

stmt_completion

VLIW

617,531

[ ")", ")", ")", "CLEAR_HARD_REG_SET", "(", "used_regs", ")", ";" ]

[ "if", "(", "next_io", "->", "var_address", ")", "not", "e_stores", "(", "PATTERN", "(", "insn", ")", ",", "frv_io_check_address", ",", "&", "next_io", "->", "var_address", ")", ";", "set", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "next_io", "->", "type", "==", "FRV_IO_READ", "&&", "next_io", "->", "var_address", "!=", "<NUM_LIT>", "&&", "next_membar", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "==", "REG", "&&", "TEST_HARD_REG_BIT", "(", "used_regs", ",", "REGNO", "(", "SET_DEST", "(", "set", ")", ")", ")", ")", "{", "rtx", "src", ";", "src", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "rtx_equal_p", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "next_io", "->", "var_address", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ";; [Local] Removing membar %d since the target", "<STR_LIT>", "<STR_LIT>", " of %d is used before the I/O operation\\n", "<STR_LIT>", ",", "INSN_UID", "(", "next_membar", ")", ",", "INSN_UID", "(", "insn", ")", ")", ";", "if", "(", "next_membar", "==", "*", "last_membar", ")", "*", "last_membar", "=", "<NUM_LIT>", ";", "delete", "_", "insn", "(", "next_membar", ")", ";", "next_membar", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "volatile_refs_p", "(", "PATTERN", "(", "insn" ]

LLVM

X86

CPP

next_suggestion

CPU

617,532

[ "}" ]

[ "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Item", ")", ";", "}", "}", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "Idx", "==", "<NUM_LIT>", "&&", "X86", "::", "isZeroNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "X86", "::", "isZeroNode", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "NumBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "return", "getVShift", "(", "true", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NumBits", "/", "<NUM_LIT>", ",", "DAG", ",", "*", "this", ",", "dl", ")", ";", "}", "if", "(", "IsAllConstants", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "Item", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Item", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "Idx", ",", "NumZero", ">", "<NUM_LIT>", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}", "if", "(", "Values", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "Item", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "isOnlyUserOf", "(", "Item", ".", "getNode", "(", ")", ")", ")", "return", "LowerAsSplatVectorLoad", "(", "Item", ",", "VT", ",", "dl", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "IsAllConstants", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_begin", "(", ")", "+", "NumElems", ")", ";", "if", "(", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "V", ",", "dl", ",", "DAG", ",", "false", ")", ")", "return", "LD", ";", "EVT", "HVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ExtVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Lower", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "HVT", ",", "makeArrayRef", "(", "&", "V", "[", "<NUM_LIT>", "]", ",", "NumElems", "/", "<NUM_LIT>", ")", ")", ";", "SDValue", "Upper", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "HVT", ",", "makeArrayRef", "(", "&", "V", "[", "NumElems", "/", "<NUM_LIT>", "]", ",", "NumElems", "/", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "return", "Concat128BitVectors", "(", "Lower", ",", "Upper", ",", "VT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";", "return", "Concat256BitVectors", "(", "Lower", ",", "Upper", ",", "VT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "NumNonZero", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "Idx", ")", ")", ";", "return", "getShuffleVectorZeroOrUndef", "(", "V2", ",", "Idx", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "LowerBuildVectorv16i8", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ",", "*", "this", ")", ")", "return", "V", ";", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "LowerBuildVectorv8i16", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ",", "*", "this", ")", ")", "return", "V", ";", "if", "(", "EVTBits", "==", "<NUM_LIT>", "&&", "NumElems", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "LowerBuildVectorv4x32", "(", "Op", ",", "DAG", ",", "Subtarget", ",", "*", "this", ")", ")", "return", "V", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "NumElems", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "NumZero", ">", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "bool", "isZero", "=", "!", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ";", "if", "(", "isZero", ")", "V", "[", "i", "]", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "switch", "(", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", "*", "<NUM_LIT>", ")", ")", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "V", "[", "i", "*", "<NUM_LIT>", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "V", "[", "i", "*", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "*", "<NUM_LIT>", "]", ",", "V", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "V", "[", "i", "]", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "VT", ",", "V", "[", "i", "*", "<NUM_LIT>", "]", ",", "V", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "}" ]

LLVM

X86

TD

program_repair

CPU

617,533

[ "<FIXS>", "<FIXE>", "<FIXS>", "bit", "HasREX_W", "=", "hasREX_W", ";", "<FIXE>" ]

[ "OperandSize", "OpSize", "=", "opSize", ";", "<BUGS>", "<BUGE>", "<BUGS>", "bit", "HasREX_WPrefix", "=", "hasREX_WPrefix", ";", "<BUGE>", "}", "def", "invalid_node", ":", "SDNode", "<STR_LIT>", ",", "SDTIntLeaf", ",", "[", "]", ",", "<STR_LIT>", ">", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,534

[ "<NUM_LIT>", ";" ]

[ "void", "AArch64TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", "uint8_t", "(", "Inst", ")", ";", "Inst", ">>=" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

617,535

[ "SPIRVType", "*", "SpirvFuncTy", "=", "GR", "->", "getOrCreateOpTypeFunctionWithArgs", "(", "FTy", ",", "SpirvRetTy", ",", "SpirvArgTypes", ",", "MIRBuilder", ")", ";" ]

[ "SPIRVType", "*", "SpirvRetTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "IC", ".", "RetTy", ",", "MIRBuilder", ")", ";", "SmallVector", "<", "SPIRVType", "*", ",", "<NUM_LIT>", ">", "SpirvArgTypes", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "IC", ".", "ArgTys", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SPIRVType", "*", "SPIRVTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "IC", ".", "ArgTys", "[", "i", "]", ",", "MIRBuilder", ")", ";", "SpirvArgTypes", ".", "push_back", "(", "SPIRVTy", ")", ";", "if", "(", "!", "GR", "->", "getSPIRVTypeForVReg", "(", "IC", ".", "ArgRegs", "[", "i", "]", ")", ")", "GR", "->", "assignSPIRVTypeToVReg", "(", "SPIRVTy", ",", "IC", ".", "ArgRegs", "[", "i", "]", ",", "MF", ")", ";", "}", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "const_cast", "<", "Type", "*", ">", "(", "IC", ".", "RetTy", ")", ",", "IC", ".", "ArgTys", ",", "false", ")", ";" ]

GCC

nios2

MD

stmt_completion

MPU

617,536

[ "(", "n2fpu_fwrx", ")" ]

[ "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_FWRX", ")", "]", "<STR_LIT>", "{", "return", "nios2_fpu_insn_asm" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

617,537

[ ")", ";" ]

[ "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Size", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", "Invalid fixup offset!", "<STR_LIT>" ]

LLVM

Hexagon

CPP

program_repair

DSP

617,538

[ "<FIXS>", "std", "::", "string", "Name", "=", "r", "+", "utostr", "(", "RegNum", ")", "+", "Colon", "+", "utostr", "(", "RegNum", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "std", "::", "string", "Name", "=", "r", "+", "utostr", "(", "RegNum", "+", "<NUM_LIT>", ")", "+", "Colon", "+", "utostr", "(", "RegNum", ")", ";", "<FIXE>" ]

[ "unsigned", "int", "RegNum", "=", "RI", "->", "getEncodingValue", "(", "Rs", ".", "getReg", "(", ")", ")", ";", "if", "(", "RegNum", "&", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "Hexagon", "::", "A2_addsph", ")", ";", "<BUGS>", "std", "::", "string", "Name", "=", "r", "+", "llvm", "::", "utostr", "(", "RegNum", ")", "+", "Colon", "+", "llvm", "::", "utostr", "(", "RegNum", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "StringRef", "RegPair", "=", "Name", ";", "Rs", ".", "setReg", "(", "matchRegister", "(", "RegPair", ")", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "Hexagon", "::", "A2_addspl", ")", ";", "<BUGS>", "std", "::", "string", "Name", "=", "r", "+", "llvm", "::", "utostr", "(", "RegNum", "+", "<NUM_LIT>", ")", "+", "Colon", "+", "llvm", "::", "utostr", "(", "RegNum", ")", ";", "<BUGE>", "StringRef", "RegPair", "=", "Name", ";", "Rs", ".", "setReg", "(", "matchRegister", "(", "RegPair", ")", ")", ";", "}" ]

LLVM

Lanai

CPP

code_generation

CPU

617,539

[ "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isConditionalBranch", "(", "Inst", ")", "&&", "!", "isUnconditionalBranch", "(", "Inst", ")", "&&", "!", "isCall", "(", "Inst", ")", ")", "return", "false", ";", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Size", "+", "Imm", ";", "return", "true", ";", "}", "else", "{", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "false", ";", "Target", "=", "Imm", ";", "return", "true", ";", "}", "}" ]

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

GCC

i386

MD

next_suggestion

CPU

617,540

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,541

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

617,542

[ "?", "UNITS_PER_FP_WORD", ":", "MIN_UNITS_PER_WORD", ")", ";" ]

[ "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";", "if", "(", "decl", "&&", "DECL_P", "(", "decl", ")", "&&", "VAR_P", "(", "decl", ")", "&&", "bss_initializer_p", "(", "decl", ")", ")", "flags", "|=", "SECTION_BSS", ";", "if", "(", "!", "decl", "||", "!", "DECL_P", "(", "decl", ")", ")", "align", "=", "MIN_UNITS_PER_WORD", ";", "else", "if", "(", "(", "flags", "&", "SECTION_CODE", ")", "!=", "<NUM_LIT>", ")", "align", "=", "MAX", "(", "(", "DECL_ALIGN", "(", "decl", ")", "/", "BITS_PER_UNIT", ")", ",", "<NUM_LIT>", ")", ";", "else", "align", "=", "MAX", "(", "(", "DECL_ALIGN", "(", "decl", ")", "/", "BITS_PER_UNIT", ")", ",", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")", ")", ">", "MIN_UNITS_PER_WORD" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

617,543

[ "return", "AA", "->", "isNoAlias", "(", "MemoryLocation", "(", "V1", ",", "End1", ",", "Load", "->", "getAAInfo", "(", ")", ")", ",", "MemoryLocation", "(", "V2", ",", "End2", ",", "Store", "->", "getAAInfo", "(", ")", ")", ")", ";" ]

[ "const", "Value", "*", "V2", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "V1", "||", "!", "V2", ")", "return", "false", ";", "uint64_t", "Size", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int64_t", "End1", "=", "Load", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";", "int64_t", "End2", "=", "Store", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";", "if", "(", "V1", "==", "V2", "&&", "End1", "==", "End2", ")", "return", "false", ";" ]

GCC

mips

CPP

stmt_completion

CPU

617,544

[ ")", ")", ";" ]

[ "return", "(", "TARGET_OLDABI", "?", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ":", "!", "IN_RANGE", "(", "int_size_in_bytes", "(", "type", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD" ]

GCC

rs6000

CPP

program_repair

CPU

617,545

[ "<FIXS>", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<FIXE>" ]

[ "caller_addr_regno", "=", "<NUM_LIT>", ";", "#", "endifemit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "mcount_name", ")", ",", "<BUGS>", "<NUM_LIT>", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<BUGE>", "gen_rtx_REG", "(", "Pmode", ",", "caller_addr_regno", ")", ",", "Pmode", ")", ";", "}", "}" ]

GCC

aarch64

MD

stmt_completion

CPU

617,546

[ "const_string", "<STR_LIT>", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,547

[ "true", ";" ]

[ "bool", "isValidState", "(", ")", "const", "override", "{", "return" ]

GCC

i386

CPP

stmt_completion

CPU

617,548

[ "_", "v4sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_load_ps", "(", "_", "_", "m128", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_loadaps128_mask", "(", "(", "_", "_", "v4sf", "*", ")", "_", "_", "P", ",", "(", "_" ]

GCC

sh

CPP

next_suggestion

CPU

617,549

[ "ptrreg", "=", "REGNO", "(", "XEXP", "(", "inside", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "rtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "MEM_P", "(", "dst", ")", "&&", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "return", "<STR_LIT>", "mov.l\t%T1,%0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "if", "(", "register_operand", "(", "dst", ",", "mode", ")", "&&", "register_operand", "(", "src", ",", "mode", ")", ")", "{", "if", "(", "REGNO", "(", "src", ")", "==", "MACH_REG", ")", "return", "<STR_LIT>", "sts\tmach,%S0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "if", "(", "REGNO", "(", "src", ")", "+", "<NUM_LIT>", "==", "REGNO", "(", "dst", ")", ")", "return", "<STR_LIT>", "mov\t%T1,%T0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "mov\t%1,%0", "<STR_LIT>", "<STR_LIT>", "\\n", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "src", ")", ")", "{", "if", "(", "INTVAL", "(", "src", ")", "<", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "mov\t#-1,%S0", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "mov\t#0,%S0", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", "mov\t%1,%R0", "<STR_LIT>", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "int", "ptrreg", "=", "-", "<NUM_LIT>", ";", "int", "dreg", "=", "REGNO", "(", "dst", ")", ";", "rtx", "inside", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "inside", ")", ")", "{", "case", "REG", ":", "ptrreg", "=", "REGNO", "(", "inside", ")", ";", "break", ";", "case", "SUBREG", ":", "ptrreg", "=", "subreg_regno", "(", "inside", ")", ";", "break", ";", "case", "PLUS", ":" ]

LLVM

XCore

CPP

stmt_completion

MPU

617,550

[ "const", "{" ]

[ "const", "Section", "*", "XCoreTargetAsmInfo", "::", "SelectSectionForMachineConst", "(", "const", "Type", "*", "Ty", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

617,551

[ "}" ]

[ "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized branch opcode", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,552

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C4_or_orn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

nios2

CPP

stmt_completion

MPU

617,553

[ "(", "NUM_ARG_REGS", "-", "cum", "->", "regs_used", ")", "*", "UNITS_PER_WORD", ";" ]

[ "param_size", "=", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "regs_used", "<", "NUM_ARG_REGS", "&&", "cum", "->", "regs_used", "+", "param_size", ">", "NUM_ARG_REGS", ")", "return" ]

LLVM

X86

TD

stmt_completion

CPU

617,554

[ "src1", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "<NUM_LIT>", ")", ",", "(", "TEST64rr", "GR64", ":", "$", "src1", ",", "GR64", ":", "$" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,555

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

617,556

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "E", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "B", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

617,557

[ "if", "(", "!", "FIST", ".", "getNode", "(", ")", ")", "return", "Op", ";" ]

[ "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";" ]

LLVM

FISC

CPP

code_generation

CPU

617,558

[ "void", "FISCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

GCC

sh

MD

stmt_completion

CPU

617,559

[ "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "sh_peephole_emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", "," ]

GCC

aarch64

MD

stmt_completion

CPU

617,560

[ ")", "]" ]

[ "<STR_LIT>", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "return", "aarch64_sls_barrier", "(", "aarch64_harden_sls_retbr_p", "(", ")", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,561

[ "return", "Swapped", ";" ]

[ "if", "(", "IsLittleEndian", ")", "{", "uint32_t", "Swapped", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Swapped", "|=", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,562

[ ";" ]

[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]

GCC

m68k

MD

next_suggestion

MPU

617,563

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

pa

MD

next_suggestion

CPU

617,564

[ "<STR_LIT>", ")" ]

[ "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

617,565

[ "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "lowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "useEmulatedTLS", "(", ")", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "SDLoc", "DL", "(", "GA", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", "||", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "unsigned", "Flag", "=", "(", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "Flag", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "unsigned", "PtrSize", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "IntegerType", "*", "PtrTy", "=", "Type", "::", "getIntNTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PtrSize", ")", ";", "SDValue", "TlsGetAddr", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ",", "PtrVT", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "PtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "PtrTy", ",", "TlsGetAddr", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Ret", "=", "CallResult", ".", "first", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalDynamic", ")", "return", "Ret", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Ret", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Add", ",", "Lo", ")", ";", "}", "SDValue", "Offset", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TGA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "TGA", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

617,566

[ "UNSPEC_SISD_NEG", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "QI", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,567

[ "}" ]

[ "unsigned", "ScratchExecCopy", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "addReg", "(", "FramePtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "const", "SIMachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "AMDGPU", "::", "NoRegister", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", "LiveRegs", ".", "removeReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ";", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "*", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "assert", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "ScratchExecCopy", ")", ";", "const", "unsigned", "OrSaveExec", "=", "ST", ".", "isWave32", "(", ")", "?", "AMDGPU", "::", "S_OR_SAVEEXEC_B32", ":", "AMDGPU", "::", "S_OR_SAVEEXEC_B64", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "OrSaveExec", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "buildPrologSpill", "(", "LiveRegs", ",", "MBB", ",", "MBBI", ",", "TII", ",", "Reg", ".", "VGPR", ",", "FuncInfo", "->", "getScratchRSrcReg", "(", ")", ",", "StackPtrReg", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ")", ";", "}", "if", "(", "ScratchExecCopy", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "unsigned", "ExecMov", "=", "ST", ".", "isWave32", "(", ")", "?", "AMDGPU", "::", "S_MOV_B32", ":", "AMDGPU", "::", "S_MOV_B64", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "AMDGPU", "::", "EXEC_LO", ":", "AMDGPU", "::", "EXEC", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "ExecMov", ")", ",", "Exec", ")", ".", "addReg", "(", "ScratchExecCopy", ",", "RegState", "::", "Kill", ")", ";", "LiveRegs", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "}", "if", "(", "FuncInfo", "->", "FramePointerSaveIndex", ")", "{", "const", "int", "FI", "=", "FuncInfo", "->", "FramePointerSaveIndex", ".", "getValue", "(", ")", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "FI", ")", "&&", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "SIMachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "Spill", "[", "<NUM_LIT>", "]", ".", "VGPR", ")", ".", "addReg", "(", "FramePtrReg", ")", ".", "addImm", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "Lane", ")", ".", "addReg", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "VGPR", ",", "RegState", "::", "Undef", ")", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

617,568

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDO_ADD", ";" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented fixup -> relocation", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_SPARC_DISP8", ";", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_SPARC_DISP16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_SPARC_DISP32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_SPARC_DISP64", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_WDISP30", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_WDISP22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_WDISP19", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_PC22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_PC10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_WPLT30", ";", "}", "}", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented fixup -> relocation", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_SPARC_8", ";", "case", "FK_Data_2", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_SPARC_UA16", ":", "ELF", "::", "R_SPARC_16", ")", ";", "case", "FK_Data_4", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_SPARC_UA32", ":", "ELF", "::", "R_SPARC_32", ")", ";", "case", "FK_Data_8", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_SPARC_UA64", ":", "ELF", "::", "R_SPARC_64", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_13", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_HI22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_LO10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_H44", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_M44", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_L44", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_HH22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_HM10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_LM22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_GOT22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_GOT10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_GOT13", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_GD_HI22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_GD_LO10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_GD_ADD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_GD_CALL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDM_HI22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDM_LO10", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDM_ADD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDM_CALL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDO_HIX22", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDO_LOX10", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

617,569

[ "=", "<NUM_LIT>", ";" ]

[ "def", "SWr", ":", "BaseAddSubCarrySetFlags", "<", "isSub", ",", "GPR32", ",", "asm_setflags", ",", "OpNode_setflags", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

617,570

[ "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Store Results **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ";", "}", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "const", "WebAssemblyTargetLowering", "&", "TLI", "=", "*", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", ";", "auto", "&", "LibInfo", "=", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "WebAssembly", "::", "STORE8_I32", ":", "case", "WebAssembly", "::", "STORE16_I32", ":", "case", "WebAssembly", "::", "STORE8_I64", ":", "case", "WebAssembly", "::", "STORE16_I64", ":", "case", "WebAssembly", "::", "STORE32_I64", ":", "case", "WebAssembly", "::", "STORE_F32", ":", "case", "WebAssembly", "::", "STORE_F64", ":", "case", "WebAssembly", "::", "STORE_I32", ":", "case", "WebAssembly", "::", "STORE_I64", ":", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "MI", ".", "getOperand", "(", "WebAssembly", "::", "StoreValueOperandNo", ")", ".", "getReg", "(", ")", ";", "Changed", "|=", "MaybeRewriteToDiscard", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "break", ";", "}", "case", "WebAssembly", "::", "CALL_I32", ":", "case", "WebAssembly", "::", "CALL_I64", ":", "{", "MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMMOVE", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ")", "{", "LibFunc", "::", "Func", "Func", ";", "if", "(", "LibInfo", ".", "getLibFunc", "(", "Name", ",", "Func", ")", ")", "{", "const", "auto", "&", "Op2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op2", ".", "isReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Peephole: call to builtin function with ", "<STR_LIT>", "<STR_LIT>", "wrong signature, not consuming reg", "<STR_LIT>", ")", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "Op2", ".", "getReg", "(", ")", ";", "if", "(", "GetRegClass", "(", "MRI", ",", "NewReg", ")", "!=", "GetRegClass", "(", "MRI", ",", "OldReg", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Peephole: call to builtin function with ", "<STR_LIT>", "<STR_LIT>", "wrong signature, from/to mismatch", "<STR_LIT>", ")", ";", "Changed", "|=", "MaybeRewriteToDiscard", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "}", "}", "}", "}", "}", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

GCC

loongarch

CPP

stmt_completion

CPU

617,571

[ "v8i32", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvpackod_w", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvpackod_w", "(", "(", "v8i32", ")", "_", "<NUM_LIT>", ",", "(" ]

GCC

v850

MD

stmt_completion

MPU

617,572

[ ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

617,573

[ "=", "true", ";" ]

[ "for", "(", "auto", "&", "I", ":", "TPCMCInstrInfo", "::", "bundleInstructions", "(", "MI", ")", ")", "{", "MCInst", "&", "BMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "MC", "=", "MCII", ".", "get", "(", "BMI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "isVpuInstrWithSrcCD", "(", "BMI", ")", ")", "return", "false", ";", "if", "(", "isSrcCIsStoreSrcC", "(", "BMI", ")", ")", "return", "false", ";", "if", "(", "MC", ".", "isTerminator", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "isNopMCInst", "(", "BMI", ")", ")", "{", "if", "(", "TPCII", "::", "isVPUInst", "(", "MC", ")", ")", "hasVPU" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

617,574

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

LLVM

AVR

TD

stmt_completion

MPU

617,575

[ ">", ";" ]

[ "def", ":", "Device", "<", "<STR_LIT>", ",", "FamilyAVR5", ",", "ELFArchAVR5" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,576

[ "VSTMSDB_UPD", ":" ]

[ "if", "(", "RegNo", "%", "<NUM_LIT>", ")", "++", "UseCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "=", "false", ";", "switch", "(", "UseTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "VSTMSIA", ":", "case", "ARM", "::", "VSTMSDB", ":", "case", "ARM", "::", "VSTMSIA_UPD", ":", "case", "ARM", "::" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,577

[ ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";" ]

[ "unsigned", "getLO32DSPReg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_ACC" ]

LLVM

X86

CPP

stmt_completion

CPU

617,578

[ "Fail", ";" ]

[ "int", "ret", "=", "decodeInstruction", "(", "&", "internalInstr", ",", "regionReader", ",", "(", "const", "void", "*", ")", "&", "region", ",", "loggerFn", ",", "(", "void", "*", ")", "&", "vStream", ",", "(", "const", "void", "*", ")", "MII", ".", "get", "(", ")", ",", "address", ",", "fMode", ")", ";", "if", "(", "ret", ")", "{", "size", "=", "internalInstr", ".", "readerCursor", "-", "address", ";", "return" ]

LLVM

X86

CPP

next_suggestion

CPU

617,579

[ "if", "(", "Is128BitLaneRepeatedShuffle", "&&", "isSingleSHUFPSMask", "(", "RepeatedMask", ")", ")", "{" ]

[ "static", "SDValue", "lowerV16I32VectorShuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "SmallBitVector", "&", "Zeroable", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v16i32", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v16i32", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v16 shuffle!", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v16i32", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected repeated mask size!", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v16i32", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v16i32", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";" ]

GCC

i386

MD

program_repair

CPU

617,580

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,581

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]

GCC

arm

MD

program_repair

CPU

617,582

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "<BUGS>", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]

LLVM

ARM

CPP

program_repair

CPU

617,583

[ "<FIXS>", "Register", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "}", "bool", "ARMBaseInstrInfo", "::", "isLDMBaseRegInList", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "<BUGS>", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "sz", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "sz", ";", "++", "i", ")", "{", "const", "auto", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "BaseReg", ")" ]

GCC

mips

MD

program_repair

CPU

617,584

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "if", "(", "const_float_1_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ")", ")", "if", "(", "!", "(", "ISA_HAS_FP4", "&", "&", "flag_unsafe_math_optimizations", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

617,585

[ "}" ]

[ "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "static", "const", "uint32_t", "CV0", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Constant", "*", "C0", "=", "ConstantDataVector", "::", "get", "(", "*", "Context", ",", "CV0", ")", ";", "auto", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "CPIdx0", "=", "DAG", ".", "getConstantPool", "(", "C0", ",", "PtrVT", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "CV1", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "ULL", ")", ")", ")", ")", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "ULL", ")", ")", ")", ")", ";", "Constant", "*", "C1", "=", "ConstantVector", "::", "get", "(", "CV1", ")", ";", "SDValue", "CPIdx1", "=", "DAG", ".", "getConstantPool", "(", "C1", ",", "PtrVT", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "XR1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CLod0", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "v4i32", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx0", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Unpck1", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "XR1", ")", ",", "CLod0", ")", ";", "SDValue", "CLod1", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "v2f64", ",", "dl", ",", "CLod0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CPIdx1", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "XR2F", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v2f64", ",", "Unpck1", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FSUB", ",", "dl", ",", "MVT", "::", "v2f64", ",", "XR2F", ",", "CLod1", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", ".", "hasSSE3", "(", ")", "&&", "shouldUseHorizontalOp", "(", "true", ",", "DAG", ",", "Subtarget", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Sub", ",", "Sub", ")", ";", "}", "else", "{", "SDValue", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v2f64", ",", "dl", ",", "Sub", ",", "Sub", ",", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FADD", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Shuffle", ",", "Sub", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

617,586

[ "uint8_t", "prefix", ")", "{" ]

[ "static", "bool", "isREX", "(", "struct", "InternalInstruction", "*", "insn", "," ]

GCC

i386

MD

stmt_completion

CPU

617,587

[ "(", "V32HI", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")" ]

GCC

arm

MD

stmt_completion

CPU

617,588

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

617,589

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_multishift_epi64_epi8", "(", "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask32", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "X", ",", "_", "_", "m256i", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpmultishiftqb256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "X", ",", "(", "_", "_", "v32qi", ")", "_", "_", "Y", ",", "(", "_", "_", "v32qi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "M", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,590

[ "}" ]

[ "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr", ",", "*", "MMO", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

617,591

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "X2AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

GCC

frv

CPP

next_suggestion

VLIW

617,592

[ "if", "(", "BARRIER_P", "(", "x", ")", ")", "barrier", "=", "x", ";" ]

[ "rtx_insn", "*", "x", ",", "*", "last", ",", "*", "barrier", ",", "*", "label", ";", "last", "=", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "-", "<NUM_LIT>", "]", ";", "label", "=", "barrier", "=", "<NUM_LIT>", ";", "alignment", "=", "<NUM_LIT>", ";", "for", "(", "x", "=", "NEXT_INSN", "(", "last", ")", ";", "x", "!=", "<NUM_LIT>", "&&", "!", "INSN_P", "(", "x", ")", ";", "x", "=", "NEXT_INSN", "(", "x", ")", ")", "{", "if", "(", "LABEL_P", "(", "x", ")", ")", "{", "unsigned", "int", "subalign", "=", "<NUM_LIT>", "<<", "label_to_alignment", "(", "x", ")", ";", "alignment", "=", "MAX", "(", "alignment", ",", "subalign", ")", ";", "label", "=", "x", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,593

[ "}" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

stmt_completion

CPU

617,594

[ ">", "BD1", ";" ]

[ "class", "InstSIY", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

617,595

[ "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "VEC_F", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,596

[ "VLD2DUPd8Pseudo", ":" ]

[ "case", "ARM", "::", "t2LDRs", ":", "case", "ARM", "::", "t2LDRBs", ":", "case", "ARM", "::", "t2LDRHs", ":", "case", "ARM", "::", "t2LDRSHs", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "<NUM_LIT>", "||", "ShAmt", "==", "<NUM_LIT>", ")", "--", "Latency", ";", "break", ";", "}", "}", "}", "if", "(", "DefAlign", "<", "<NUM_LIT>", "&&", "Subtarget", ".", "isCortexA9", "(", ")", ")", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM", "::", "VLD1q8Pseudo", ":", "case", "ARM", "::", "VLD1q16Pseudo", ":", "case", "ARM", "::", "VLD1q32Pseudo", ":", "case", "ARM", "::", "VLD1q64Pseudo", ":", "case", "ARM", "::", "VLD1q8PseudoWB_register", ":", "case", "ARM", "::", "VLD1q16PseudoWB_register", ":", "case", "ARM", "::", "VLD1q32PseudoWB_register", ":", "case", "ARM", "::", "VLD1q64PseudoWB_register", ":", "case", "ARM", "::", "VLD1q8PseudoWB_fixed", ":", "case", "ARM", "::", "VLD1q16PseudoWB_fixed", ":", "case", "ARM", "::", "VLD1q32PseudoWB_fixed", ":", "case", "ARM", "::", "VLD1q64PseudoWB_fixed", ":", "case", "ARM", "::", "VLD2d8Pseudo", ":", "case", "ARM", "::", "VLD2d16Pseudo", ":", "case", "ARM", "::", "VLD2d32Pseudo", ":", "case", "ARM", "::", "VLD2q8Pseudo", ":", "case", "ARM", "::", "VLD2q16Pseudo", ":", "case", "ARM", "::", "VLD2q32Pseudo", ":", "case", "ARM", "::", "VLD2d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD2d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD2d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD2q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD2q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD2q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d8Pseudo", ":", "case", "ARM", "::", "VLD3d16Pseudo", ":", "case", "ARM", "::", "VLD3d32Pseudo", ":", "case", "ARM", "::", "VLD1d64TPseudo", ":", "case", "ARM", "::", "VLD3d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q8oddPseudo", ":", "case", "ARM", "::", "VLD3q16oddPseudo", ":", "case", "ARM", "::", "VLD3q32oddPseudo", ":", "case", "ARM", "::", "VLD3q8oddPseudo_UPD", ":", "case", "ARM", "::", "VLD3q16oddPseudo_UPD", ":", "case", "ARM", "::", "VLD3q32oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4d8Pseudo", ":", "case", "ARM", "::", "VLD4d16Pseudo", ":", "case", "ARM", "::", "VLD4d32Pseudo", ":", "case", "ARM", "::", "VLD1d64QPseudo", ":", "case", "ARM", "::", "VLD4d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q8oddPseudo", ":", "case", "ARM", "::", "VLD4q16oddPseudo", ":", "case", "ARM", "::", "VLD4q32oddPseudo", ":", "case", "ARM", "::", "VLD4q8oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4q16oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4q32oddPseudo_UPD", ":", "case", "ARM", "::", "VLD1DUPq8Pseudo", ":", "case", "ARM", "::", "VLD1DUPq16Pseudo", ":", "case", "ARM", "::", "VLD1DUPq32Pseudo", ":", "case", "ARM", "::", "VLD1DUPq8Pseudo_UPD", ":", "case", "ARM", "::", "VLD1DUPq16Pseudo_UPD", ":", "case", "ARM", "::", "VLD1DUPq32Pseudo_UPD", ":", "case", "ARM", "::" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,597

[ ",", "EVT", "VT", ")", "const", "{" ]

[ "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

617,598

[ "const", "auto", "&", "T", "=", "getAllReachingDefsRecImpl", "(", "RefRR", ",", "U", ",", "Visited", ",", "TmpDefs", ",", "Nest", "+", "<NUM_LIT>", ",", "MaxNest", ")", ";" ]

[ "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ":", "RDs", ")", "{", "Result", ".", "insert", "(", "DA", ".", "Id", ")", ";", "if", "(", "!", "(", "DA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", ")", "continue", ";", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "DA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "if", "(", "Visited", ".", "count", "(", "PA", ".", "Id", ")", ")", "continue", ";", "Visited", ".", "insert", "(", "PA", ".", "Id", ")", ";", "for", "(", "auto", "U", ":", "PA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsRef", "<", "NodeAttrs", "::", "Use", ">", ",", "DFG", ")", ")", "{" ]

LLVM

VE

CPP

next_suggestion

CPU

617,599

[ "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";" ]

[ "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";" ]