docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	ARM	CPP	next_suggestion	CPU	617,600	[ "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";" ]	[ "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_ADD", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "if", "(", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";" ]
LLVM	X86	TD	next_suggestion	CPU	617,601	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	Comet2	CPP	code_generation	CPU	617,602	[ "void", "Comet2DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "### Select\\n", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "SelectCode", "(", "Node", ")", ";", "}" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM	SPIRV	CPP	program_repair	Virtual ISA	617,603	[ "<FIXS>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "i", "==", "<NUM_LIT>", ")", "{", "Register", "Reg", "=", "MAI", "->", "getExtInstSetReg", "(", "MO", ".", "getImm", "(", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "Reg", ")", ";", "}", "else", "{", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "<FIXE>" ]	[ "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "<BUGS>", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "<BUGE>", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "MCOp", "=", "MCOperand", "::", "createDFPImm", "(" ]
LLVM	R600	CPP	next_suggestion	GPU	617,604	[ "setLoopLandBlock", "(", "loopRep", ",", "new", "LandBlk", ")", ";" ]	[ "CFGTraits", "::", "replaceInstrUseOfBlockWith", "(", "curBlk", ",", "landBlk", ",", "new", "LandBlk", ")", ";", "curBlk", "->", "removeSuccessor", "(", "landBlk", ")", ";", "curBlk", "->", "addSuccessor", "(", "new", "LandBlk", ")", ";", "}", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "tot", "=", "exitBlks", ".", "size", "(", ")", ";", "i", "<", "tot", ";", "++", "i", ")", "{", "if", "(", "exitBlks", "[", "i", "]", "==", "landBlk", ")", "{", "exitBlks", "[", "i", "]", "=", "new", "LandBlk", ";", "}", "}", "SHOWNEWBLK", "(", "new", "LandBlk", ",", "<STR_LIT>", "NewLandingBlock: ", "<STR_LIT>", ")", ";", "}" ]
GCC	pa	CPP	program_repair	CPU	617,605	[ "<FIXS>", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{comb\|cmpb},%B2 %%r0,%1,.+%4\\n\\tstw %1,%0", "<STR_LIT>", ",", "operands", ")", ";", "<BUGS>", "return", "output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "}" ]
LLVM	ARM	TD	stmt_completion	CPU	617,606	[ "(", "Inst", "$", "v", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "unpred_op", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "v", ")", ")", ")", ",", "(", "VTI", ".", "Vec" ]
LLVM	XCore	CPP	stmt_completion	MPU	617,607	[ ")", ";" ]	[ "AtomicSDNode", "*", "N", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", ";", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ATOMIC_STORE", "&&", "<STR_LIT>", "Bad Atomic OP", "<STR_LIT>", ")", ";", "assert", "(", "(", "N", "->", "getSuccessOrdering", "(", ")", "==", "AtomicOrdering", "::", "Unordered", "\|\|", "N", "->", "getSuccessOrdering", "(", ")", "==", "AtomicOrdering", "::", "Monotonic", ")", "&&", "<STR_LIT>", "setInsertFencesForAtomic(true) expects unordered / monotonic", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", ")", "{", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "atomic store must be aligned", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i16", ")", "{", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "atomic store must be aligned", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "i16", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i8", ")", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "i8", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "return", "SDValue", "(" ]
LLVM	Sparc	TD	program_repair	CPU	617,608	[ "<FIXS>", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "(", "MEMrr", "$", "rs1", ",", "$", "rs2", ")", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Ty", ":", "$", "rd", ",", "(", "OpNode", "ADDRrr", ":", "$", "addr", ")", ")", "]", ",", "<FIXE>", "<FIXS>", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "(", "MEMri", "$", "rs1", ",", "$", "simm13", ")", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Ty", ":", "$", "rd", ",", "(", "OpNode", "ADDRri", ":", "$", "addr", ")", ")", "]", ",", "<FIXE>", "<FIXS>", "F3_1_asi", "<NUM_LIT>", ",", "Op3Val", ",", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "(", "MEMrr", "$", "rs1", ",", "$", "rs2", ")", ":", "$", "addr", ",", "i8imm", ":", "$", "asi", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "<FIXE>" ]	[ "multiclass", "Load", "string", "OpcStr", ",", "bits", "<NUM_LIT>", ">", "Op3Val", ",", "SDPatternOperator", "OpNode", ",", "RegisterClass", "RC", ",", "ValueType", "Ty", ",", "InstrItinClass", "itin", "=", "IIC_iu_instr", ">", "{", "def", "rr", ":", "F3_1", "<NUM_LIT>", ",", "Op3Val", ",", "<BUGS>", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "MEMrr", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Ty", ":", "$", "dst", ",", "(", "OpNode", "ADDRrr", ":", "$", "addr", ")", ")", "]", ",", "<BUGE>", "itin", ">", ";", "def", "ri", ":", "F3_2", "<NUM_LIT>", ",", "Op3Val", ",", "<BUGS>", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "MEMri", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Ty", ":", "$", "dst", ",", "(", "OpNode", "ADDRri", ":", "$", "addr", ")", ")", "]", ",", "<BUGE>", "itin", ">", ";", "}", "class", "LoadASI", "string", "OpcStr", ",", "bits", "<NUM_LIT>", ">", "Op3Val", ",", "RegisterClass", "RC", ">", ":", "<BUGS>", "F3_1_asi", "<NUM_LIT>", ",", "Op3Val", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "MEMrr", ":", "$", "addr", ",", "i8imm", ":", "$", "asi", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "<BUGE>", "[", "]", ">", ";" ]
GCC	rs6000	CPP	code_generation	CPU	617,609	[ "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "arg", ")", "\|\|", "(", "elt", "=", "tree_to_uhwi", "(", "arg", ")", ",", "elt", ">", "max", ")", ")", "{", "error", "(", "<STR_LIT>", "selector must be an integer constant in the range [0, %wi]", "<STR_LIT>", ",", "max", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "elt", ";", "}" ]	[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]
GCC	visium	CPP	next_suggestion	Virtual ISA	617,610	[ "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "unshare_expr", "(", "bytes", ")", ",", "t", ")", ";" ]	[ "const", "int", "max_save_area_size", "=", "(", "float_reg_arg_p", "?", "MAX_ARGS_IN_FP_REGISTERS", "", "UNITS_PER_HWFPVALUE", ":", "MAX_ARGS_IN_GP_REGISTERS", "", "UNITS_PER_WORD", ")", ";", "tree", "t", ",", "u", ",", "offs", ";", "tree", "lab_false", ",", "lab_over", ",", "addr", ";", "tree", "ptrtype", "=", "build_pointer_type", "(", "type", ")", ";", "if", "(", "by_reference_p", ")", "{", "t", "=", "visium_gimplify_va_arg", "(", "valist", ",", "ptrtype", ",", "pre_p", ",", "post_p", ")", ";", "return", "build_va_arg_indirect_ref", "(", "t", ")", ";", "}", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "rsize", "=", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "&", "-", "UNITS_PER_WORD", ";", "f_ovfl", "=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ";", "f_gbase", "=", "TREE_CHAIN", "(", "f_ovfl", ")", ";", "f_fbase", "=", "TREE_CHAIN", "(", "f_gbase", ")", ";", "f_gbytes", "=", "TREE_CHAIN", "(", "f_fbase", ")", ";", "f_fbytes", "=", "TREE_CHAIN", "(", "f_gbytes", ")", ";", "addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", "addr", "<STR_LIT>", ")", ";", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "if", "(", "float_reg_arg_p", ")", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fbytes", ",", "NULL_TREE", ")", ";", "else", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_gbytes", ",", "NULL_TREE", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "LT_EXPR", ",", "boolean_type_node", ",", "bytes", ",", "t", ")", ";", "u", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "sizetype", ",", "bytes", ")", ";", "offs", "=", "build2", "(", "MINUS_EXPR", ",", "sizetype", ",", "size_int", "(", "max_save_area_size", ")", ",", "t", ")", ";", "if", "(", "float_reg_arg_p", ")", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbase", ")", ",", "valist", ",", "f_fbase", ",", "NULL_TREE", ")", ";", "else", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbase", ")", ",", "valist", ",", "f_gbase", ",", "NULL_TREE", ")", ";", "t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "TREE_TYPE", "(", "base", ")", ",", "base", ",", "offs", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "MINUS_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "bytes", ",", "t", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "bytes", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	617,611	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,612	[ "}", "=", "iop", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	617,613	[ ")", ";" ]	[ "const", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "return", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,614	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Neon_fmls", ">", ";" ]	[ "def", "FMLSvvv_2S", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR64", ",", "v2f32" ]
GCC	sparc	MD	next_suggestion	CPU	617,615	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "(", "compare", ":", "CC_NOOV", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mips	MD	stmt_completion	CPU	617,616	[ ")", "(", "DA", "<STR_LIT>", ")" ]	[ "(", "define_mode_attr", "d", "[", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(", "QQ", "<STR_LIT>", ")", "(", "HQ", "<STR_LIT>", ")", "(", "SQ", "<STR_LIT>", ")", "(", "DQ", "<STR_LIT>", ")", "(", "UQQ", "<STR_LIT>", ")", "(", "UHQ", "<STR_LIT>", ")", "(", "USQ", "<STR_LIT>", ")", "(", "UDQ", "<STR_LIT>", ")", "(", "HA", "<STR_LIT>", ")", "(", "SA", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,617	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,618	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "L2_p", "#", "NAME", "#", "t_io", ":", "T_pload_io", "<", "mnemonic", ",", "RC", ",", "MajOp", ",", "predImmOp", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	617,619	[ "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";" ]	[ "void", "addNEONi8ReplicateOperands", "(", "MCInst", "&", "Inst", ",", "bool", "Inv", ")", "const", "{", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVv8i8", "\|\|", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVv16i8", ")", "&&", "<STR_LIT>", "All instructions that wants to replicate non-zero byte ", "<STR_LIT>", "<STR_LIT>", "always must be replaced with VMOVv8i8 or VMOVv16i8.", "<STR_LIT>", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	617,620	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
GCC	nds32	MD	stmt_completion	CPU	617,621	[ "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI" ]
GCC	rs6000	MD	stmt_completion	CPU	617,622	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	617,623	[ "imm", ",", "[", "{" ]	[ "}", "]", ">", ";", "def", "DSubReg_f64_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "SSubReg_f32_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "ssub_3", "=", "=", "ARM", ":", ":", "ssub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "ssub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "SubReg_i8_lane", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "SubReg_i16_lane", ":", "SDNodeXForm", "<" ]
LLVM	XCore	TD	stmt_completion	MPU	617,624	[ "val", ")", "]", ">", ";" ]	[ "def", "SETTW_l2r", ":", "_FLR2R", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GRRegs", ":", "$", "r", ",", "GRRegs", ":", "$", "val", ")", ",", "<STR_LIT>", ",", "[", "(", "int_xcore_settw", "GRRegs", ":", "$", "r", ",", "GRRegs", ":", "$" ]
LLVM	Z80	CPP	stmt_completion	MPU	617,625	[ "(", "Size", ")", ";" ]	[ "if", "(", "GVSym", "->", "isDefined", "(", ")", "\|\|", "GVSym", "->", "isVariable", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "symbol '", "<STR_LIT>", "+", "Twine", "(", "GVSym", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "' is already defined", "<STR_LIT>", ")", ";", "SectionKind", "GVKind", "=", "TargetLoweringObjectFile", "::", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getPreferredAlignment", "(", "GV", ")", ";", "MCSection", "*", "TheSection", "=", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "TS", "->", "emitAlign", "(", "Align", ")", ";", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", ")", "TS", "->", "emitGlobal", "(", "GVSym", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "GVSym", ")", ";", "if", "(", "GVKind", ".", "isBSS", "(", ")", ")", "TS", "->", "emitBlock" ]
LLVM	MSP430	CPP	stmt_completion	MPU	617,626	[ "RetCC_MSP430", ")", ";" ]	[ "State", ".", "AnalyzeReturn", "(", "Outs", "," ]
GCC	visium	CPP	code_generation	Virtual ISA	617,627	[ "static", "void", "visium_init_libfuncs", "(", "void", ")", "{", "if", "(", "!", "TARGET_BMI", ")", "long_int_memcpy_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__long_int_memcpy", "<STR_LIT>", ")", ";", "wrd_memcpy_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__wrd_memcpy", "<STR_LIT>", ")", ";", "byt_memcpy_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__byt_memcpy", "<STR_LIT>", ")", ";", "long_int_memset_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__long_int_memset", "<STR_LIT>", ")", ";", "wrd_memset_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__wrd_memset", "<STR_LIT>", ")", ";", "byt_memset_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__byt_memset", "<STR_LIT>", ")", ";", "set_trampoline_parity_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__set_trampoline_parity", "<STR_LIT>", ")", ";", "}" ]	[ "Register", "the", "Visium-specific", "libfuncs", "with", "the", "middle-end", "." ]
LLVM	X86	CPP	stmt_completion	CPU	617,628	[ "BUILD_VECTOR", ",", "DL", ",", "VT", ",", "MaskOps", ")", ";" ]	[ "assert", "(", "VT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Only supports integer vector types!", "<STR_LIT>", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "int", "NumEltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "NumEltBits", ")", ",", "DL", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskOps", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", "&&", "Mask", "[", "i", "]", "!=", "i", "+", "Size", ")", "return", "SDValue", "(", ")", ";", "MaskOps", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "Size", "?", "AllOnes", ":", "Zero", ")", ";", "}", "SDValue", "V1Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::" ]
GCC	sh	MD	program_repair	CPU	617,629	[ "<FIXS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,630	[ ";" ]	[ "def", "L2_ploadritnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeV2LDST", ">", ",", "Enc_f82eaf", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset" ]
GCC	rs6000	MD	stmt_completion	CPU	617,631	[ "V8HI", "V4SI", "V2DI", "]", ")" ]	[ "(", "define_mode_iterator", "VEC_I", "[", "V16QI" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,632	[ "RevertDoLoopStart", "(", "MI", ",", "TII", ")", ";" ]	[ "void", "ARMLowOverheadLoops", "::", "RevertDo", "(", "MachineInstr", "", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Reverting to mov: ", "<STR_LIT>", "<<", "", "MI", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,633	[ "}" ]	[ "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "return", "isa", "<", "ScalableVectorType", ">", "(", "F", ".", "getReturnType", "(", ")", ")", "\|\|", "any_of", "(", "F", ".", "args", "(", ")", ",", "[", "]", "(", "const", "Argument", "&", "Arg", ")", "{", "return", "isa", "<", "ScalableVectorType", ">", "(", "Arg", ".", "getType", "(", ")", ")", ";", "}", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	617,634	[ "}" ]	[ "_", "kortestz_mask8_u8", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ")", "{", "return", "(", "unsigned", "char", ")", "_", "_", "builtin_ia32_kortestzqi", "(", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	617,635	[ "if", "(", "EnableExtraTOCRegDeps", ")", "addPass", "(", "createPPCTOCRegDepsPass", "(", ")", ")", ";" ]	[ "if", "(", "getPPCTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "addPass", "(", "&", "LiveVariablesID", ",", "false", ")", ";", "addPass", "(", "createPPCTLSDynamicCallPass", "(", ")", ")", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,636	[ "node", ":", "$", "Rm", ")", ")", ">", ";" ]	[ "def", "Neon_umlal", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "Rd", ",", "node", ":", "$", "Rn", ",", "node", ":", "$", "Rm", ")", ",", "(", "add", "node", ":", "$", "Rd", ",", "(", "int_arm_neon_vmullu", "node", ":", "$", "Rn", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	617,637	[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "PseudoPccRelativeAddressPostRA", ")", ",", "Tmp", ")", ".", "add", "(", "MBBSym", ")", ".", "addReg", "(", "Scratch", ",", "RegState", "::", "Define", "\|", "RegState", "::", "EarlyClobber", "\|", "RegState", "::", "Implicit", "\|", "RegState", "::", "Dead", ")", ";" ]	[ "assert", "(", "ABI", ".", "IsCheriPureCap", "(", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "Register", "Tmp", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "Mips", "::", "CheriGPRRegClass", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "MBB", ".", "setHasAddressTaken", "(", ")", ";", "auto", "BA", "=", "BlockAddress", "::", "get", "(", "const_cast", "<", "BasicBlock", "", ">", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ")", ";", "auto", "MBBSym", "=", "MachineOperand", "::", "CreateBA", "(", "BA", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "Scratch", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR64RegClass", ")", ";" ]
GCC	mips	MD	stmt_completion	CPU	617,638	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "GPR2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_ge", ":", "GPR2", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,639	[ ";" ]	[ "for", "(", "const", "auto", "&", "IPI", ":", "InsertPts", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "IPI", ".", "first", "->", "getParent", "(", ")", ",", "IPI", ".", "first", ")", ";", "LoadInst", "", "LoadedCst", "=", "Builder", ".", "CreateLoad", "(", "PromotedGV", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "New def: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "LoadedCst", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "for", "(", "Use", "", "Use", ":", "IPI", ".", "second", ")", "{", "assert", "(", "DT", ".", "dominates", "(", "LoadedCst", ",", "findInsertionPoint", "(", "*", "Use", ")", ")", "&&", "<STR_LIT>", "Inserted definition does not dominate all its uses!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Use to update ", "<STR_LIT>", "<<", "Use", "->", "getOperandNo", "(", ")", "<<", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "DEBUG", "(", "Use", "->", "getUser", "(", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "Use", "->", "set", "(", "LoadedCst", ")", ";", "++", "NumPromotedUses", ";", "}", "}", "}", "return", "HasChanged" ]
LLVM	X86	CPP	stmt_completion	CPU	617,640	[ "byte ptr ", "<STR_LIT>", ";" ]	[ "void", "printDstIdx8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,641	[ "}" ]	[ "def", "UWDr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR64", ",", "GPR32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpN", "(", "f64", "FPR64", ":", "$", "Rn", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,642	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	617,643	[ "void", "AArch64TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "APInt", "KnownZero2", ",", "KnownOne2", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero2", ",", "KnownOne2", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownZero", "&=", "KnownZero2", ";", "KnownOne", "&=", "KnownOne2", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Intrinsic", "::", "ID", "IntID", "=", "static_cast", "<", "Intrinsic", "::", "ID", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "Intrinsic", "::", "aarch64_ldaxr", ":", "case", "Intrinsic", "::", "aarch64_ldxr", ":", "{", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "KnownZero", "\|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "case", "ISD", "::", "INTRINSIC_VOID", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_umaxv", ":", "case", "Intrinsic", "::", "aarch64_neon_uminv", ":", "{", "MVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "BitWidth", "=", "KnownZero", ".", "getBitWidth", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v8i8", "\|\|", "VT", "==", "MVT", "::", "v16i8", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected width!", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "KnownZero", "\|=", "Mask", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "v4i16", "\|\|", "VT", "==", "MVT", "::", "v8i16", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected width!", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "KnownZero", "\|=", "Mask", ";", "}", "break", ";", "}", "break", ";", "}", "}", "}", "}" ]	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
LLVM	ARM64	TD	stmt_completion	CPU	617,644	[ "=", "Ra", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNegated", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	pru	CPP	code_generation	CPU	617,645	[ "static", "bool", "pru_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "POINTER_SIZE", "/", "BITS_PER_UNIT", "&&", "aligned_p", "&&", "text_segment_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "fputs", "(", "<STR_LIT>", "\\t.4byte\\t%pmem(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", ")\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", "true", ";", "}", "else", "if", "(", "size", "==", "INIT_ARRAY_ENTRY_BYTES", "&&", "aligned_p", "&&", "text_segment_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "fputs", "(", "<STR_LIT>", "\\t.2byte\\t%pmem(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", ")\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", "true", ";", "}", "else", "{", "return", "default_assemble_integer", "(", "x", ",", "size", ",", "aligned_p", ")", ";", "}", "}" ]	[ "Implement", "`", "TARGET_ASM_INTEGER", "'", ".", "Target", "hook", "for", "assembling", "integer", "objects", ".", "PRU", "version", "needs", "special", "handling", "for", "references", "to", "pmem", ".", "Code", "copied", "from", "AVR", "." ]
GCC	arm	MD	stmt_completion	CPU	617,646	[ ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	617,647	[ "FPReg", ";" ]	[ "if", "(", "isSVR4ABI", ")", "{", "int", "FPIndex", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "assert", "(", "FPIndex", "&&", "<STR_LIT>", "No Frame Pointer Save Slot!", "<STR_LIT>", ")", ";", "FPOffset", "=", "MFI", ".", "getObjectOffset", "(", "FPIndex", ")", ";", "}", "else", "{", "FPOffset", "=", "getFramePointerSaveOffset", "(", ")", ";", "}", "}", "int", "BPOffset", "=", "<NUM_LIT>", ";", "if", "(", "HasBP", ")", "{", "if", "(", "isSVR4ABI", ")", "{", "int", "BPIndex", "=", "FI", "->", "getBasePointerSaveIndex", "(", ")", ";", "assert", "(", "BPIndex", "&&", "<STR_LIT>", "No Base Pointer Save Slot!", "<STR_LIT>", ")", ";", "BPOffset", "=", "MFI", ".", "getObjectOffset", "(", "BPIndex", ")", ";", "}", "else", "{", "BPOffset", "=", "getBasePointerSaveOffset", "(", ")", ";", "}", "}", "int", "PBPOffset", "=", "<NUM_LIT>", ";", "if", "(", "FI", "->", "usesPICBase", "(", ")", ")", "{", "int", "PBPIndex", "=", "FI", "->", "getPICBasePointerSaveIndex", "(", ")", ";", "assert", "(", "PBPIndex", "&&", "<STR_LIT>", "No PIC Base Pointer Save Slot!", "<STR_LIT>", ")", ";", "PBPOffset", "=", "MFI", ".", "getObjectOffset", "(", "PBPIndex", ")", ";", "}", "bool", "IsReturnBlock", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "isReturn", "(", ")", ")", ";", "if", "(", "IsReturnBlock", ")", "{", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "bool", "UsesTCRet", "=", "RetOpcode", "==", "PPC", "::", "TCRETURNri", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNdi", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNai", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNri8", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNdi8", "\|\|", "RetOpcode", "==", "PPC", "::", "TCRETURNai8", ";", "if", "(", "UsesTCRet", ")", "{", "int", "MaxTCRetDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "int", "Delta", "=", "StackAdj", "-", "MaxTCRetDelta", ";", "assert", "(", "(", "Delta", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Delta must be positive", "<STR_LIT>", ")", ";", "if", "(", "MaxTCRetDelta", ">", "<NUM_LIT>", ")", "FrameSize", "+=", "(", "StackAdj", "+", "Delta", ")", ";", "else", "FrameSize", "+=", "StackAdj", ";", "}", "}", "bool", "isLargeFrame", "=", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ";", "unsigned", "RBReg", "=", "SPReg", ";", "unsigned", "SPAdd", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "StackUpdateLoc", "=", "MBBI", ";", "if", "(", "stackUpdateCanBeMoved", "(", "MF", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "Info", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "CalleeSavedInfo", "CSI", ":", "Info", ")", "{", "int", "FrIdx", "=", "CSI", ".", "getFrameIdx", "(", ")", ";", "if", "(", "FrIdx", ">=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FrIdx", ")", "&&", "MFI", ".", "getObjectOffset", "(", "FrIdx", ")", "<", "<NUM_LIT>", ")", "StackUpdateLoc", "--", ";", "else", "{", "StackUpdateLoc", "=", "MBBI", ";", "break", ";", "}", "}", "}", "if", "(", "FrameSize", ")", "{", "if", "(", "FI", "->", "hasFastCall", "(", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "Expecting a valid frame pointer.", "<STR_LIT>", ")", ";", "if", "(", "!", "HasRedZone", ")", "RBReg", "=", "FPReg", ";", "if", "(", "!", "isLargeFrame", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddImmInst", ",", "RBReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadImmShiftedInst", ",", "ScratchReg", ")", ".", "addImm", "(", "FrameSize", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "OrImmInst", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "FrameSize", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddInst", ")", ".", "addReg", "(", "RBReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addReg", "(", "ScratchReg", ")", ";", "}", "}", "else", "if", "(", "!", "isLargeFrame", "&&", "!", "HasBP", "&&", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "HasRedZone", ")", "{", "BuildMI", "(", "MBB", ",", "StackUpdateLoc", ",", "dl", ",", "AddImmInst", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "{", "assert", "(", "FPOffset", "<=", "<NUM_LIT>", "&&", "BPOffset", "<=", "<NUM_LIT>", "&&", "PBPOffset", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Local offsets should be negative", "<STR_LIT>", ")", ";", "SPAdd", "=", "FrameSize", ";", "FPOffset", "+=", "FrameSize", ";", "BPOffset", "+=", "FrameSize", ";", "PBPOffset", "+=", "FrameSize", ";", "}", "}", "else", "{", "if", "(", "!", "HasRedZone", ")", "{", "if", "(", "!", "HasFP", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "OrInst", ",", "ScratchReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addReg", "(", "FPReg", ")", ";", "RBReg", "=" ]
GCC	nds32	MD	next_suggestion	CPU	617,648	[ "{" ]	[ "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "TA_REGNUM", ")", ")", "(", "return", ")", "]", ")", "]", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	617,649	[ ";" ]	[ "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "label_mentioned_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", "&&", "label_mentioned_p", "(", "XEXP", "(", "x", ",", "i", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>" ]
GCC	rs6000	MD	next_suggestion	CPU	617,650	[ "(", "simple_return", ")", "]" ]	[ "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,651	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "T_load_io", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "Operand", "ImmOp", ">", ":", "LDInst", "<", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ImmOp", ":", "$", "offset", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", ",", "AddrModeRel", "{", "bits", "<", "<NUM_LIT>", ">", "name", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "RC", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,652	[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_cmpgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_de4df740", ",", "TypeALU32_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	617,653	[ ")", ";" ]	[ "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "unsigned", "NOps", "=", "MI", "->", "getNumOperands", "(", ")", ";", "assert", "(", "NOps", "==", "<NUM_LIT>", ")", ";", "O", "<<", "'", "\\t", "'", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", "DEBUG_VALUE: ", "<STR_LIT>", ";", "DIVariable", "V", "(", "const_cast", "<", "MDNode", "", ">", "(", "MI", "->", "getOperand", "(", "NOps", "-", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ")", ")", ";", "O", "<<", "V", ".", "getName", "(", ")", ";", "O", "<<", "<STR_LIT>", " <- ", "<STR_LIT>", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "O", "<<", "'", "[", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "+", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "]", "'", ";", "O", "<<", "<STR_LIT>", "+", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "NOps", "-", "<NUM_LIT>", ",", "O", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "O", ".", "str", "(", ")", ")", ";", "return", ";", "}", "case", "PPC", "::", "MovePCtoLR", ":", "case", "PPC", "::", "MovePCtoLR8", ":", "{", "MCSymbol", "", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "BL_Darwin", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "PICBase", ")", ";", "return", ";", "}", "case", "PPC", "::", "LDtocJTI", ":", "case", "PPC", "::", "LDtocCPT", ":", "case", "PPC", "::", "LDtoc", ":", "{", "LowerPPCMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "", "this", ",", "Subtarget", ".", "isDarwin", "(", ")", ")", ";", "TmpInst", ".", "setOpcode", "(", "PPC", "::", "LD", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", "\|\|", "MO", ".", "isCPI", "(", ")", "\|\|", "MO", ".", "isJTI", "(", ")", ")", ";", "MCSymbol", "", "MOSymbol", "=", "<NUM_LIT>", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "MOSymbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "MOSymbol", "=", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "MOSymbol", "=", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "MCSymbol", "", "TOCEntry", "=", "lookUpOrCreateTOCEntry", "(", "MOSymbol", ")", ";", "const", "MCExpr", "", "Exp", "=", "MCSymbolRefExpr", "::", "Create", "(", "TOCEntry", ",", "MCSymbolRefExpr", "::", "VK_PPC_TOC_ENTRY", ",", "OutContext", ")", ";", "TmpInst", ".", "getOperand", "(", "<NUM_LIT>", ")", "=", "MCOperand", "::", "CreateExpr", "(", "Exp", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "return", ";", "}", "case", "PPC", "::", "ADDIStocHA", ":", "{", "LowerPPCMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ",", "Subtarget", ".", "isDarwin", "(", ")", ")", ";", "TmpInst", ".", "setOpcode", "(", "PPC", "::", "ADDIS8", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>" ]
GCC	rl78	MD	next_suggestion	MPU	617,654	[ "<STR_LIT>" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	617,655	[ "}" ]	[ "const", "X86TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "X86TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Context", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "OrigArg", ".", "Ty", ")", ";", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegisters", "(", "Context", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "VT", ".", "getTypeForEVT", "(", "Context", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "EVT", "PartVT", "=", "TLI", ".", "getRegisterType", "(", "Context", ",", "VT", ")", ";", "Type", "", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Context", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "ArgInfo", "Info", "=", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", "}", ";", "SplitArgs", ".", "push_back", "(", "Info", ")", ";", "SplitRegs", ".", "push_back", "(", "Info", ".", "Reg", ")", ";" ]
GCC	rl78	MD	next_suggestion	MPU	617,656	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,657	[ "=", "<NUM_LIT>", ";" ]	[ "let", "IssueWidth", "=", "<NUM_LIT>", ";", "let", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "LoadLatency" ]
LLVM	Mips	CPP	program_repair	CPU	617,658	[ "<FIXS>", "int64_t", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "<FIXE>" ]	[ "InsnType", "Rs", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "InsnType", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "<BUGE>", "bool", "HasRs", "=", "false", ";", "if", "(", "Rt", "==", "<NUM_LIT>", ")" ]
LLVM	ARM64	TD	next_suggestion	CPU	617,659	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,660	[ "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,661	[ ")", ")", "return", "MBBI", ";" ]	[ "const", "MachineFunction", "&", "MF", "=", "", "MemMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "DestReg", "=", "getLdStRegOp", "(", "MemMI", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "getLdStBaseOp", "(", "MemMI", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "MemMI", ")", ".", "getImm", "(", ")", ";", "unsigned", "RegSize", "=", "TII", "->", "getRegClass", "(", "MemMI", "->", "getDesc", "(", ")", ",", "<NUM_LIT>", ",", "TRI", ",", "MF", ")", "->", "getSize", "(", ")", ";", "if", "(", "MBBI", "==", "B", "\|\|", "Offset", "!=", "<NUM_LIT>", ")", "return", "E", ";", "if", "(", "DestReg", "==", "BaseReg", "\|\|", "TRI", "->", "isSubRegister", "(", "BaseReg", ",", "DestReg", ")", ")", "return", "E", ";", "BitVector", "ModifiedRegs", ",", "UsedRegs", ";", "ModifiedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "UsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "--", "MBBI", ";", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "B", ";", "--", "MBBI", ")", "{", "MachineInstr", "", "MI", "=", "MBBI", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "++", "Count", ";", "if", "(", "isMatchingUpdateInsn", "(", "MI", ",", "BaseReg", ",", "RegSize" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,662	[ ";" ]	[ "OS", "<<", "<STR_LIT>", "\\t.set\\tnoginv\\n", "<STR_LIT>", ";", "MipsTargetStreamer", "::", "emitDirectiveSetNoGINV", "(", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	617,663	[ "}", ",", "<STR_LIT>", ">", ";" ]	[ "def", "VST3q16_UPD", ":", "VST3DWB", "<", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?" ]
LLVM	Alpha	CPP	stmt_completion	MPU	617,664	[ "<STR_LIT>", ";" ]	[ "unsigned", "AlphaRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "<STR_LIT>", "::" ]
GCC	aarch64	MD	next_suggestion	CPU	617,665	[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AVR	CPP	stmt_completion	MPU	617,666	[ ";" ]	[ "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ".", "hasTinyEncoding", "(", ")", ")", "{", "for", "(", "unsigned", "Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Reg", "<=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Reg", "++", ")", "Reserved", ".", "set", "(", "Reg", ")", ";", "for", "(", "unsigned", "Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Reg", "<=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Reg", "++", ")", "Reserved", ".", "set", "(", "Reg", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "Reserved" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	617,667	[ ")", ";" ]	[ "EVT", "SVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "DVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "SVT", ".", "isVector", "(", ")", "\|\|", "!", "DVT", ".", "isVector", "(", ")", "\|\|", "SVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "\|\|", "DVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "\|\|", "SVT", ".", "getSizeInBits", "(", ")", "!=", "DVT", ".", "getSizeInBits", "(", ")", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N" ]
LLVM	X86	CPP	next_suggestion	CPU	617,668	[ "break", ";" ]	[ "int", "HalfSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "bool", "MatchA", "=", "false", ",", "MatchB", "=", "false", ";", "for", "(", "int", "Half", "=", "<NUM_LIT>", ";", "Half", "<", "<NUM_LIT>", ";", "++", "Half", ")", "{", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "HalfSize", ",", "Half", "*", "HalfSize", ")", ")", "{", "MatchA", "=", "true", ";" ]
GCC	arm	MD	stmt_completion	CPU	617,669	[ ")", "(", "UNSPEC_BFMAT", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_int_attr", "bt", "[", "(", "UNSPEC_BFMAB", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,670	[ "{" ]	[ "else", "rs", ".", "setUsed", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "LiRxImmX16", ")", ",", "Reg", ")", ".", "addImm", "(", "hi", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "SllX16", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "FrameReg", "==", "Mips", "::", "SP", ")", "{", "SpReg", "=", "rs", ".", "FindUnusedReg", "(", "&", "Mips", "::", "CPU16RegsRegClass", ")", ";", "if", "(", "SpReg", "==", "<NUM_LIT>", ")", "{", "if", "(", "Reg", "!=", "Mips", "::", "V1", ")", "{", "SecondRegSaved", "=", "SpReg", "=", "Mips", "::", "V1", ";", "SecondRegSavedTo", "=", "Mips", "::", "T1", ";", "}", "else", "{", "SecondRegSaved", "=", "SpReg", "=", "Mips", "::", "V0", ";", "SecondRegSavedTo", "=", "Mips", "::", "T0", ";", "}", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "SecondRegSavedTo", ",", "SecondRegSaved", ",", "true", ")", ";", "}", "else", "rs", ".", "setUsed", "(", "SpReg", ")", ";", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "SpReg", ",", "Mips", "::", "SP", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "AdduRxRyRz16", ")", ",", "Reg", ")", ".", "addReg", "(", "SpReg", ")", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "AdduRxRyRz16", ")", ",", "Reg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "FirstRegSaved", "\|\|", "SecondRegSaved", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,671	[ "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[" ]
GCC	msp430	MD	stmt_completion	MPU	617,672	[ ")", ")", ")" ]	[ "(", "match_code", "<STR_LIT>", ")", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	X86	CPP	code_generation	CPU	617,673	[ "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "", "LI", ")", "const", "{", "Type", "", "MemType", "=", "LI", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "LI", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "!", "NoImplicitFloatOps", "&&", "(", "Subtarget", ".", "hasSSE1", "(", ")", "\|\|", "Subtarget", ".", "hasX87", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "needsCmpXchgNb", "(", "MemType", ")", "?", "AtomicExpansionKind", "::", "CmpXChg", ":", "AtomicExpansionKind", "::", "None", ";", "}" ]	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,674	[ "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "address", ",", "Decoder", ")", ";" ]	[ "unsigned", "Rn", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "address", ",", "Decoder", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	617,675	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	617,676	[ "_", "m64", "_", "_", "m", ",", "_", "_", "m64", "_", "_", "count", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_srl_si64", "(", "_" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,677	[ "}" ]	[ "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "CSI", ".", "emplace_back", "(", "ARM", "::", "FPCXTNS", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}", "const", "auto", "&", "AFI", "=", "", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", ".", "shouldSignReturnAddress", "(", ")", ")", "{", "CSI", ".", "insert", "(", "find_if", "(", "CSI", ",", "[", "=", "]", "(", "const", "auto", "&", "CS", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "return", "Reg", "==", "ARM", "::", "R10", "\|\|", "Reg", "==", "ARM", "::", "R11", "\|\|", "Reg", "==", "ARM", "::", "R8", "\|\|", "Reg", "==", "ARM", "::", "R9", "\|\|", "ARM", "::", "DPRRegClass", ".", "contains", "(", "Reg", ")", ";", "}", ")", ",", "CalleeSavedInfo", "(", "ARM", "::", "R12", ")", ")", ";" ]
LLVM	R600	CPP	code_generation	GPU	617,678	[ "unsigned", "R600InstrInfo", "::", "calculateIndirectAddress", "(", "unsigned", "RegIndex", ",", "unsigned", "Channel", ")", "const", "{", "assert", "(", "Channel", "==", "<NUM_LIT>", ")", ";", "return", "RegIndex", ";", "}" ]	[ "Calculate", "the", "``", "Indirect", "Address", "''", "for", "the", "given", "RegIndex", "and", "Channel", "." ]
GCC	i386	CPP	next_suggestion	CPU	617,679	[ "cum", "->", "maybe_vaarg", "=", "(", "fntype", "?", "(", "!", "prototype_p", "(", "fntype", ")", "\|\|", "stdarg_p", "(", "fntype", ")", ")", ":", "!", "libname", ")", ";" ]	[ "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "", "cum", ",", "tree", "fntype", ",", "rtx", "libname", ",", "tree", "fndecl", ",", "int", "caller", ")", "{", "struct", "cgraph_local_info", "", "i", "=", "NULL", ";", "struct", "cgraph_node", "", "target", "=", "NULL", ";", "memset", "(", "cum", ",", "<NUM_LIT>", ",", "sizeof", "(", "", "cum", ")", ")", ";", "if", "(", "fndecl", ")", "{", "target", "=", "cgraph_node", "::", "get", "(", "fndecl", ")", ";", "if", "(", "target", ")", "{", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "i", "=", "cgraph_node", "::", "local_info", "(", "target", "->", "decl", ")", ";", "cum", "->", "call_abi", "=", "ix86_function_abi", "(", "target", "->", "decl", ")", ";", "}", "else", "cum", "->", "call_abi", "=", "ix86_function_abi", "(", "fndecl", ")", ";", "}", "else", "cum", "->", "call_abi", "=", "ix86_function_type_abi", "(", "fntype", ")", ";", "cum", "->", "caller", "=", "caller", ";", "cum", "->", "nregs", "=", "ix86_regparm", ";", "if", "(", "TARGET_64BIT", ")", "{", "cum", "->", "nregs", "=", "(", "cum", "->", "call_abi", "==", "SYSV_ABI", "?", "X86_64_REGPARM_MAX", ":", "X86_64_MS_REGPARM_MAX", ")", ";", "}", "if", "(", "TARGET_SSE", ")", "{", "cum", "->", "sse_nregs", "=", "SSE_REGPARM_MAX", ";", "if", "(", "TARGET_64BIT", ")", "{", "cum", "->", "sse_nregs", "=", "(", "cum", "->", "call_abi", "==", "SYSV_ABI", "?", "X86_64_SSE_REGPARM_MAX", ":", "X86_64_MS_SSE_REGPARM_MAX", ")", ";", "}", "}", "if", "(", "TARGET_MMX", ")", "cum", "->", "mmx_nregs", "=", "MMX_REGPARM_MAX", ";", "cum", "->", "warn_avx512f", "=", "true", ";", "cum", "->", "warn_avx", "=", "true", ";", "cum", "->", "warn_sse", "=", "true", ";", "cum", "->", "warn_mmx", "=", "true", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "fntype", "=", "TREE_TYPE", "(", "target", "->", "decl", ")", ";", "cum", "->", "stdarg", "=", "stdarg_p", "(", "fntype", ")", ";" ]
GCC	nds32	CPP	stmt_completion	CPU	617,680	[ ",", "operands", ")", ";" ]	[ "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "output_cond_branch", "(", "code", ",", "<STR_LIT>", "<STR_LIT>", ",", "r5_p", ",", "long_jump_p" ]
LLVM	HSAIL	TD	next_suggestion	Virtual ISA	617,681	[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstLane", ";" ]	[ "bit", "InstQueryImage", "=", "<NUM_LIT>", ";", "bit", "InstQuerySampler", "=", "<NUM_LIT>", ";", "bit", "InstQueue", "=", "<NUM_LIT>", ";", "bit", "InstSeg", "=", "<NUM_LIT>", ";", "bit", "InstSegCvt", "=", "<NUM_LIT>", ";", "bit", "InstSignal", "=", "<NUM_LIT>", ";", "bit", "InstSourceType", "=", "<NUM_LIT>", ";", "bit", "isConv", "=", "<NUM_LIT>", ";", "bit", "isImageInst", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "RoundAttr", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "WidthAttr", "=", "WidthAttrValues", ".", "ONE", ";", "bit", "HasDefaultSegment", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstAddr", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstAtomic", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstBasic", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstBr", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstCmp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstCvt", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstImage", ";" ]
LLVM	CellSPU	TD	stmt_completion	MPU	617,682	[ "R32C", ">", ";" ]	[ "def", "r32", ":", "BGRegInst", "<" ]
GCC	mips	MD	next_suggestion	CPU	617,683	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,684	[ "}" ]	[ "bool", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", "OrigArgs", ")", "const", "override", "{", "return", "lowerCall", "(", "MIRBuilder", ",", "CallConv", ",", "Callee", ",", "OrigRet", ",", "OrigArgs", ",", "<NUM_LIT>", ")", ";" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	617,685	[ "(", ")", ")", ")", ";" ]	[ "bool", "LoongArchPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createLoongArchISelDag", "(", "getLoongArchTargetMachine" ]
LLVM	ARM64	TD	stmt_completion	CPU	617,686	[ "<STR_LIT>", ",", "bswap", ">", ";" ]	[ "def", "REVXr", ":", "OneXRegData", "<", "<NUM_LIT>", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,687	[ "<NUM_LIT>", "}", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{" ]
GCC	i386	CPP	next_suggestion	CPU	617,688	[ "return", "<NUM_LIT>", ";" ]	[ "case", "PROCESSOR_PENTIUM", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_PENTIUMPRO", ":", "case", "PROCESSOR_K6", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_BDVER1", ":", "case", "PROCESSOR_BDVER2", ":", "case", "PROCESSOR_BDVER3", ":", "case", "PROCESSOR_BDVER4", ":" ]
LLVM	SIC	CPP	stmt_completion	CPU	617,689	[ "VarArgsFrameIndex", ";" ]	[ "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return" ]
GCC	s390	MD	stmt_completion	MPU	617,690	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	Mips	CPP	program_repair	CPU	617,691	[ "<FIXS>", "unsigned", "OptLevel", ",", "bool", "verbose", ")", "{", "return", "new", "MipsAsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "OptLevel", ",", "verbose", ")", ";", "<FIXE>" ]	[ "FunctionPass", "*", "llvm", "::", "createMipsCodePrinterPass", "(", "raw_ostream", "&", "o", ",", "MipsTargetMachine", "&", "tm", ",", "<BUGS>", "bool", "fast", ",", "bool", "verbose", ")", "{", "return", "new", "MipsAsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "fast", ",", "verbose", ")", ";", "<BUGE>", "}" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,692	[ "&&", "(", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", "==", "<NUM_LIT>", ")", ";" ]	[ "uint64_t", "BString", "=", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", ">>", "<NUM_LIT>", ";", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", ")", "&&", "(", "BString", "==", "<NUM_LIT>", "\|\|", "BString", "==", "<NUM_LIT>", ")" ]
LLVM	Sparc	CPP	next_suggestion	CPU	617,693	[ "}" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isTemporary", "(", ")", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,694	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ws", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,695	[ ")", "*", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]	[ "unsigned", "ARMBaseInstrInfo", "::", "extraSizeToPredicateInstructions", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumInsts", ")", "const", "{", "return", "Subtarget", ".", "isThumb2", "(", ")", "?", "divideCeil", "(", "NumInsts", ",", "<NUM_LIT>" ]
LLVM	PTX	CPP	stmt_completion	GPU	617,696	[ ")", ";" ]	[ "unsigned", "PTXParamManager", "::", "addReturnParam", "(", "unsigned", "Size", ")", "{", "PTXParam", "Param", ";", "Param", ".", "Type", "=", "PTX_PARAM_TYPE_RETURN", ";", "Param", ".", "Size", "=", "Size", ";", "std", "::", "string", "Name", ";", "Name", "=", "<STR_LIT>", "__ret_", "<STR_LIT>", ";", "Name", "+=", "utostr", "(", "ReturnParams", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "Param", ".", "Name", "=", "Name", ";", "unsigned", "Index", "=", "AllParams", ".", "size", "(", ")", ";", "AllParams", "[", "Index", "]", "=", "Param", ";", "ReturnParams", ".", "push_back", "(", "Index" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,697	[ "unsigned", "EltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";" ]	[ "void", "AArch64TargetLowering", "::", "ReplaceFP_EXTENDResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", "Can only lower WA vectors", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "auto", "EltCnt", "=", "VT", ".", "getVectorElementCount", "(", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	617,698	[ "imm", ")", ")", ")", "]", ">", ";" ]	[ "def", "MVE_ASRLi", ":", "MVE_ScalarShiftDRegImm", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "[", "(", "set", "tGPREven", ":", "$", "RdaLo", ",", "tGPROdd", ":", "$", "RdaHi", ",", "(", "ARMasrl", "tGPREven", ":", "$", "RdaLo_src", ",", "tGPROdd", ":", "$", "RdaHi_src", ",", "(", "i32", "long_shift", ":", "$" ]
LLVM	X86	CPP	stmt_completion	CPU	617,699	[ "return", "CSR_32EHRet_SaveList", ";" ]	[ "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "X86_64_Win64", ":", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "default", ":", "break", ";", "}", "bool", "IsNaCl", "=", "Subtarget", ".", "isTargetNaCl", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "return", "CSR_Win64_SaveList", ";", "if", "(", "IsNaCl", ")", "{", "if", "(", "CallsEHReturn", ")", "return", "CSR_NaCl64EHRet_SaveList", ";", "return", "CSR_NaCl64_SaveList", ";", "}", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "}", "if", "(", "CallsEHReturn", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,600

[ "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";" ]

[ "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_ADD", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "if", "(", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";" ]

LLVM

X86

TD

next_suggestion

CPU

617,601

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

Comet2

CPP

code_generation

CPU

617,602

[ "void", "Comet2DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "### Select\\n", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "SelectCode", "(", "Node", ")", ";", "}" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

LLVM

SPIRV

CPP

program_repair

Virtual ISA

617,603

[ "<FIXS>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "i", "==", "<NUM_LIT>", ")", "{", "Register", "Reg", "=", "MAI", "->", "getExtInstSetReg", "(", "MO", ".", "getImm", "(", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "Reg", ")", ";", "}", "else", "{", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "<FIXE>" ]

[ "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "<BUGS>", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "<BUGE>", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "MCOp", "=", "MCOperand", "::", "createDFPImm", "(" ]

LLVM

R600

CPP

next_suggestion

GPU

617,604

[ "setLoopLandBlock", "(", "loopRep", ",", "new", "LandBlk", ")", ";" ]

[ "CFGTraits", "::", "replaceInstrUseOfBlockWith", "(", "curBlk", ",", "landBlk", ",", "new", "LandBlk", ")", ";", "curBlk", "->", "removeSuccessor", "(", "landBlk", ")", ";", "curBlk", "->", "addSuccessor", "(", "new", "LandBlk", ")", ";", "}", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "tot", "=", "exitBlks", ".", "size", "(", ")", ";", "i", "<", "tot", ";", "++", "i", ")", "{", "if", "(", "exitBlks", "[", "i", "]", "==", "landBlk", ")", "{", "exitBlks", "[", "i", "]", "=", "new", "LandBlk", ";", "}", "}", "SHOWNEWBLK", "(", "new", "LandBlk", ",", "<STR_LIT>", "NewLandingBlock: ", "<STR_LIT>", ")", ";", "}" ]

GCC

pa

CPP

program_repair

CPU

617,605

[ "<FIXS>", "return", "pa_output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "length", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{comb|cmpb},%B2 %%r0,%1,.+%4\\n\\tstw %1,%0", "<STR_LIT>", ",", "operands", ")", ";", "<BUGS>", "return", "output_lbranch", "(", "operands", "[", "<NUM_LIT>", "]", ",", "insn", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "}" ]

LLVM

ARM

TD

stmt_completion

CPU

617,606

[ "(", "Inst", "$", "v", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "unpred_op", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "v", ")", ")", ")", ",", "(", "VTI", ".", "Vec" ]

LLVM

XCore

CPP

stmt_completion

MPU

617,607

[ ")", ";" ]

[ "AtomicSDNode", "*", "N", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", ";", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ATOMIC_STORE", "&&", "<STR_LIT>", "Bad Atomic OP", "<STR_LIT>", ")", ";", "assert", "(", "(", "N", "->", "getSuccessOrdering", "(", ")", "==", "AtomicOrdering", "::", "Unordered", "||", "N", "->", "getSuccessOrdering", "(", ")", "==", "AtomicOrdering", "::", "Monotonic", ")", "&&", "<STR_LIT>", "setInsertFencesForAtomic(true) expects unordered / monotonic", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i32", ")", "{", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "atomic store must be aligned", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i16", ")", "{", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "atomic store must be aligned", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "i16", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "MVT", "::", "i8", ")", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "MVT", "::", "i8", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "return", "SDValue", "(" ]

LLVM

Sparc

TD

program_repair

CPU

617,608

[ "<FIXS>", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "(", "MEMrr", "$", "rs1", ",", "$", "rs2", ")", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Ty", ":", "$", "rd", ",", "(", "OpNode", "ADDRrr", ":", "$", "addr", ")", ")", "]", ",", "<FIXE>", "<FIXS>", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "(", "MEMri", "$", "rs1", ",", "$", "simm13", ")", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Ty", ":", "$", "rd", ",", "(", "OpNode", "ADDRri", ":", "$", "addr", ")", ")", "]", ",", "<FIXE>", "<FIXS>", "F3_1_asi", "<NUM_LIT>", ",", "Op3Val", ",", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "(", "MEMrr", "$", "rs1", ",", "$", "rs2", ")", ":", "$", "addr", ",", "i8imm", ":", "$", "asi", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "<FIXE>" ]

[ "multiclass", "Load", "string", "OpcStr", ",", "bits", "<NUM_LIT>", ">", "Op3Val", ",", "SDPatternOperator", "OpNode", ",", "RegisterClass", "RC", ",", "ValueType", "Ty", ",", "InstrItinClass", "itin", "=", "IIC_iu_instr", ">", "{", "def", "rr", ":", "F3_1", "<NUM_LIT>", ",", "Op3Val", ",", "<BUGS>", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "MEMrr", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Ty", ":", "$", "dst", ",", "(", "OpNode", "ADDRrr", ":", "$", "addr", ")", ")", "]", ",", "<BUGE>", "itin", ">", ";", "def", "ri", ":", "F3_2", "<NUM_LIT>", ",", "Op3Val", ",", "<BUGS>", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "MEMri", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Ty", ":", "$", "dst", ",", "(", "OpNode", "ADDRri", ":", "$", "addr", ")", ")", "]", ",", "<BUGE>", "itin", ">", ";", "}", "class", "LoadASI", "string", "OpcStr", ",", "bits", "<NUM_LIT>", ">", "Op3Val", ",", "RegisterClass", "RC", ">", ":", "<BUGS>", "F3_1_asi", "<NUM_LIT>", ",", "Op3Val", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "MEMrr", ":", "$", "addr", ",", "i8imm", ":", "$", "asi", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", ",", "<BUGE>", "[", "]", ">", ";" ]

GCC

rs6000

CPP

code_generation

CPU

617,609

[ "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "arg", ")", "||", "(", "elt", "=", "tree_to_uhwi", "(", "arg", ")", ",", "elt", ">", "max", ")", ")", "{", "error", "(", "<STR_LIT>", "selector must be an integer constant in the range [0, %wi]", "<STR_LIT>", ",", "max", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "elt", ";", "}" ]

[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]

GCC

visium

CPP

next_suggestion

Virtual ISA

617,610

[ "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "unshare_expr", "(", "bytes", ")", ",", "t", ")", ";" ]

[ "const", "int", "max_save_area_size", "=", "(", "float_reg_arg_p", "?", "MAX_ARGS_IN_FP_REGISTERS", "*", "UNITS_PER_HWFPVALUE", ":", "MAX_ARGS_IN_GP_REGISTERS", "*", "UNITS_PER_WORD", ")", ";", "tree", "t", ",", "u", ",", "offs", ";", "tree", "lab_false", ",", "lab_over", ",", "addr", ";", "tree", "ptrtype", "=", "build_pointer_type", "(", "type", ")", ";", "if", "(", "by_reference_p", ")", "{", "t", "=", "visium_gimplify_va_arg", "(", "valist", ",", "ptrtype", ",", "pre_p", ",", "post_p", ")", ";", "return", "build_va_arg_indirect_ref", "(", "t", ")", ";", "}", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "rsize", "=", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "&", "-", "UNITS_PER_WORD", ";", "f_ovfl", "=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ";", "f_gbase", "=", "TREE_CHAIN", "(", "f_ovfl", ")", ";", "f_fbase", "=", "TREE_CHAIN", "(", "f_gbase", ")", ";", "f_gbytes", "=", "TREE_CHAIN", "(", "f_fbase", ")", ";", "f_fbytes", "=", "TREE_CHAIN", "(", "f_gbytes", ")", ";", "addr", "=", "create_tmp_var", "(", "ptr_type_node", ",", "<STR_LIT>", "addr", "<STR_LIT>", ")", ";", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "if", "(", "float_reg_arg_p", ")", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fbytes", ",", "NULL_TREE", ")", ";", "else", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_gbytes", ",", "NULL_TREE", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "LT_EXPR", ",", "boolean_type_node", ",", "bytes", ",", "t", ")", ";", "u", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "sizetype", ",", "bytes", ")", ";", "offs", "=", "build2", "(", "MINUS_EXPR", ",", "sizetype", ",", "size_int", "(", "max_save_area_size", ")", ",", "t", ")", ";", "if", "(", "float_reg_arg_p", ")", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbase", ")", ",", "valist", ",", "f_fbase", ",", "NULL_TREE", ")", ";", "else", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbase", ")", ",", "valist", ",", "f_gbase", ",", "NULL_TREE", ")", ";", "t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "TREE_TYPE", "(", "base", ")", ",", "base", ",", "offs", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "MINUS_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "bytes", ",", "t", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "bytes", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

617,611

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,612

[ "}", "=", "iop", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

617,613

[ ")", ";" ]

[ "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "return", "MI", ".", "getDesc", "(", ")", ".", "getSize", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,614

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Neon_fmls", ">", ";" ]

[ "def", "FMLSvvv_2S", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR64", ",", "v2f32" ]

GCC

sparc

MD

next_suggestion

CPU

617,615

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "(", "compare", ":", "CC_NOOV", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mips

MD

stmt_completion

CPU

617,616

[ ")", "(", "DA", "<STR_LIT>", ")" ]

[ "(", "define_mode_attr", "d", "[", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(", "QQ", "<STR_LIT>", ")", "(", "HQ", "<STR_LIT>", ")", "(", "SQ", "<STR_LIT>", ")", "(", "DQ", "<STR_LIT>", ")", "(", "UQQ", "<STR_LIT>", ")", "(", "UHQ", "<STR_LIT>", ")", "(", "USQ", "<STR_LIT>", ")", "(", "UDQ", "<STR_LIT>", ")", "(", "HA", "<STR_LIT>", ")", "(", "SA", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,617

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,618

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "L2_p", "#", "NAME", "#", "t_io", ":", "T_pload_io", "<", "mnemonic", ",", "RC", ",", "MajOp", ",", "predImmOp", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

617,619

[ "if", "(", "Inv", ")", "Value", "=", "~", "Value", ";" ]

[ "void", "addNEONi8ReplicateOperands", "(", "MCInst", "&", "Inst", ",", "bool", "Inv", ")", "const", "{", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVv8i8", "||", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "VMOVv16i8", ")", "&&", "<STR_LIT>", "All instructions that wants to replicate non-zero byte ", "<STR_LIT>", "<STR_LIT>", "always must be replaced with VMOVv8i8 or VMOVv16i8.", "<STR_LIT>", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

617,620

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

GCC

nds32

MD

stmt_completion

CPU

617,621

[ "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI" ]

GCC

rs6000

MD

stmt_completion

CPU

617,622

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

617,623

[ "imm", ",", "[", "{" ]

[ "}", "]", ">", ";", "def", "DSubReg_f64_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "SSubReg_f32_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "ssub_3", "=", "=", "ARM", ":", ":", "ssub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "ssub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "SubReg_i8_lane", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "SubReg_i16_lane", ":", "SDNodeXForm", "<" ]

LLVM

XCore

TD

stmt_completion

MPU

617,624

[ "val", ")", "]", ">", ";" ]

[ "def", "SETTW_l2r", ":", "_FLR2R", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GRRegs", ":", "$", "r", ",", "GRRegs", ":", "$", "val", ")", ",", "<STR_LIT>", ",", "[", "(", "int_xcore_settw", "GRRegs", ":", "$", "r", ",", "GRRegs", ":", "$" ]

LLVM

Z80

CPP

stmt_completion

MPU

617,625

[ "(", "Size", ")", ";" ]

[ "if", "(", "GVSym", "->", "isDefined", "(", ")", "||", "GVSym", "->", "isVariable", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "symbol '", "<STR_LIT>", "+", "Twine", "(", "GVSym", "->", "getName", "(", ")", ")", "+", "<STR_LIT>", "' is already defined", "<STR_LIT>", ")", ";", "SectionKind", "GVKind", "=", "TargetLoweringObjectFile", "::", "getKindForGlobal", "(", "GV", ",", "TM", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getPreferredAlignment", "(", "GV", ")", ";", "MCSection", "*", "TheSection", "=", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "TS", "->", "emitAlign", "(", "Align", ")", ";", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", ")", "TS", "->", "emitGlobal", "(", "GVSym", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "GVSym", ")", ";", "if", "(", "GVKind", ".", "isBSS", "(", ")", ")", "TS", "->", "emitBlock" ]

LLVM

MSP430

CPP

stmt_completion

MPU

617,626

[ "RetCC_MSP430", ")", ";" ]

[ "State", ".", "AnalyzeReturn", "(", "Outs", "," ]

GCC

visium

CPP

code_generation

Virtual ISA

617,627

[ "static", "void", "visium_init_libfuncs", "(", "void", ")", "{", "if", "(", "!", "TARGET_BMI", ")", "long_int_memcpy_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__long_int_memcpy", "<STR_LIT>", ")", ";", "wrd_memcpy_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__wrd_memcpy", "<STR_LIT>", ")", ";", "byt_memcpy_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__byt_memcpy", "<STR_LIT>", ")", ";", "long_int_memset_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__long_int_memset", "<STR_LIT>", ")", ";", "wrd_memset_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__wrd_memset", "<STR_LIT>", ")", ";", "byt_memset_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__byt_memset", "<STR_LIT>", ")", ";", "set_trampoline_parity_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", "__set_trampoline_parity", "<STR_LIT>", ")", ";", "}" ]

[ "Register", "the", "Visium-specific", "libfuncs", "with", "the", "middle-end", "." ]

LLVM

X86

CPP

stmt_completion

CPU

617,628

[ "BUILD_VECTOR", ",", "DL", ",", "VT", ",", "MaskOps", ")", ";" ]

[ "assert", "(", "VT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Only supports integer vector types!", "<STR_LIT>", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "int", "NumEltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "NumEltBits", ")", ",", "DL", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskOps", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", "&&", "Mask", "[", "i", "]", "!=", "i", "+", "Size", ")", "return", "SDValue", "(", ")", ";", "MaskOps", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "Size", "?", "AllOnes", ":", "Zero", ")", ";", "}", "SDValue", "V1Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::" ]

GCC

sh

MD

program_repair

CPU

617,629

[ "<FIXS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,630

[ ";" ]

[ "def", "L2_ploadritnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeV2LDST", ">", ",", "Enc_f82eaf", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset" ]

GCC

rs6000

MD

stmt_completion

CPU

617,631

[ "V8HI", "V4SI", "V2DI", "]", ")" ]

[ "(", "define_mode_iterator", "VEC_I", "[", "V16QI" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,632

[ "RevertDoLoopStart", "(", "MI", ",", "TII", ")", ";" ]

[ "void", "ARMLowOverheadLoops", "::", "RevertDo", "(", "MachineInstr", "*", "MI", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Reverting to mov: ", "<STR_LIT>", "<<", "*", "MI", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,633

[ "}" ]

[ "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "return", "isa", "<", "ScalableVectorType", ">", "(", "F", ".", "getReturnType", "(", ")", ")", "||", "any_of", "(", "F", ".", "args", "(", ")", ",", "[", "]", "(", "const", "Argument", "&", "Arg", ")", "{", "return", "isa", "<", "ScalableVectorType", ">", "(", "Arg", ".", "getType", "(", ")", ")", ";", "}", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

617,634

[ "}" ]

[ "_", "kortestz_mask8_u8", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ")", "{", "return", "(", "unsigned", "char", ")", "_", "_", "builtin_ia32_kortestzqi", "(", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

617,635

[ "if", "(", "EnableExtraTOCRegDeps", ")", "addPass", "(", "createPPCTOCRegDepsPass", "(", ")", ")", ";" ]

[ "if", "(", "getPPCTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "addPass", "(", "&", "LiveVariablesID", ",", "false", ")", ";", "addPass", "(", "createPPCTLSDynamicCallPass", "(", ")", ")", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,636

[ "node", ":", "$", "Rm", ")", ")", ">", ";" ]

[ "def", "Neon_umlal", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "Rd", ",", "node", ":", "$", "Rn", ",", "node", ":", "$", "Rm", ")", ",", "(", "add", "node", ":", "$", "Rd", ",", "(", "int_arm_neon_vmullu", "node", ":", "$", "Rn", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

617,637

[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "PseudoPccRelativeAddressPostRA", ")", ",", "Tmp", ")", ".", "add", "(", "MBBSym", ")", ".", "addReg", "(", "Scratch", ",", "RegState", "::", "Define", "|", "RegState", "::", "EarlyClobber", "|", "RegState", "::", "Implicit", "|", "RegState", "::", "Dead", ")", ";" ]

[ "assert", "(", "ABI", ".", "IsCheriPureCap", "(", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "Register", "Tmp", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "Mips", "::", "CheriGPRRegClass", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "MBB", ".", "setHasAddressTaken", "(", ")", ";", "auto", "BA", "=", "BlockAddress", "::", "get", "(", "const_cast", "<", "BasicBlock", "*", ">", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ")", ";", "auto", "MBBSym", "=", "MachineOperand", "::", "CreateBA", "(", "BA", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "Scratch", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR64RegClass", ")", ";" ]

GCC

mips

MD

stmt_completion

CPU

617,638

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "GPR2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_ge", ":", "GPR2", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,639

[ ";" ]

[ "for", "(", "const", "auto", "&", "IPI", ":", "InsertPts", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "IPI", ".", "first", "->", "getParent", "(", ")", ",", "IPI", ".", "first", ")", ";", "LoadInst", "*", "LoadedCst", "=", "Builder", ".", "CreateLoad", "(", "PromotedGV", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "**********\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "New def: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "LoadedCst", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "for", "(", "Use", "*", "Use", ":", "IPI", ".", "second", ")", "{", "assert", "(", "DT", ".", "dominates", "(", "LoadedCst", ",", "findInsertionPoint", "(", "*", "Use", ")", ")", "&&", "<STR_LIT>", "Inserted definition does not dominate all its uses!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Use to update ", "<STR_LIT>", "<<", "Use", "->", "getOperandNo", "(", ")", "<<", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "DEBUG", "(", "Use", "->", "getUser", "(", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "Use", "->", "set", "(", "LoadedCst", ")", ";", "++", "NumPromotedUses", ";", "}", "}", "}", "return", "HasChanged" ]

LLVM

X86

CPP

stmt_completion

CPU

617,640

[ "byte ptr ", "<STR_LIT>", ";" ]

[ "void", "printDstIdx8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,641

[ "}" ]

[ "def", "UWDr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR64", ",", "GPR32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpN", "(", "f64", "FPR64", ":", "$", "Rn", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,642

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

617,643

[ "void", "AArch64TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "APInt", "KnownZero2", ",", "KnownOne2", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero2", ",", "KnownOne2", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownZero", "&=", "KnownZero2", ";", "KnownOne", "&=", "KnownOne2", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Intrinsic", "::", "ID", "IntID", "=", "static_cast", "<", "Intrinsic", "::", "ID", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "Intrinsic", "::", "aarch64_ldaxr", ":", "case", "Intrinsic", "::", "aarch64_ldxr", ":", "{", "unsigned", "BitWidth", "=", "KnownOne", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "case", "ISD", "::", "INTRINSIC_VOID", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_umaxv", ":", "case", "Intrinsic", "::", "aarch64_neon_uminv", ":", "{", "MVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "BitWidth", "=", "KnownZero", ".", "getBitWidth", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v8i8", "||", "VT", "==", "MVT", "::", "v16i8", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected width!", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "KnownZero", "|=", "Mask", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "v4i16", "||", "VT", "==", "MVT", "::", "v8i16", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected width!", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "KnownZero", "|=", "Mask", ";", "}", "break", ";", "}", "break", ";", "}", "}", "}", "}" ]

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

LLVM

ARM64

TD

stmt_completion

CPU

617,644

[ "=", "Ra", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNegated", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

pru

CPP

code_generation

CPU

617,645

[ "static", "bool", "pru_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "POINTER_SIZE", "/", "BITS_PER_UNIT", "&&", "aligned_p", "&&", "text_segment_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "fputs", "(", "<STR_LIT>", "\\t.4byte\\t%pmem(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", ")\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", "true", ";", "}", "else", "if", "(", "size", "==", "INIT_ARRAY_ENTRY_BYTES", "&&", "aligned_p", "&&", "text_segment_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "fputs", "(", "<STR_LIT>", "\\t.2byte\\t%pmem(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", ")\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", "true", ";", "}", "else", "{", "return", "default_assemble_integer", "(", "x", ",", "size", ",", "aligned_p", ")", ";", "}", "}" ]

[ "Implement", "`", "TARGET_ASM_INTEGER", "'", ".", "Target", "hook", "for", "assembling", "integer", "objects", ".", "PRU", "version", "needs", "special", "handling", "for", "references", "to", "pmem", ".", "Code", "copied", "from", "AVR", "." ]

GCC

arm

MD

stmt_completion

CPU

617,646

[ ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

617,647

[ "FPReg", ";" ]

[ "if", "(", "isSVR4ABI", ")", "{", "int", "FPIndex", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "assert", "(", "FPIndex", "&&", "<STR_LIT>", "No Frame Pointer Save Slot!", "<STR_LIT>", ")", ";", "FPOffset", "=", "MFI", ".", "getObjectOffset", "(", "FPIndex", ")", ";", "}", "else", "{", "FPOffset", "=", "getFramePointerSaveOffset", "(", ")", ";", "}", "}", "int", "BPOffset", "=", "<NUM_LIT>", ";", "if", "(", "HasBP", ")", "{", "if", "(", "isSVR4ABI", ")", "{", "int", "BPIndex", "=", "FI", "->", "getBasePointerSaveIndex", "(", ")", ";", "assert", "(", "BPIndex", "&&", "<STR_LIT>", "No Base Pointer Save Slot!", "<STR_LIT>", ")", ";", "BPOffset", "=", "MFI", ".", "getObjectOffset", "(", "BPIndex", ")", ";", "}", "else", "{", "BPOffset", "=", "getBasePointerSaveOffset", "(", ")", ";", "}", "}", "int", "PBPOffset", "=", "<NUM_LIT>", ";", "if", "(", "FI", "->", "usesPICBase", "(", ")", ")", "{", "int", "PBPIndex", "=", "FI", "->", "getPICBasePointerSaveIndex", "(", ")", ";", "assert", "(", "PBPIndex", "&&", "<STR_LIT>", "No PIC Base Pointer Save Slot!", "<STR_LIT>", ")", ";", "PBPOffset", "=", "MFI", ".", "getObjectOffset", "(", "PBPIndex", ")", ";", "}", "bool", "IsReturnBlock", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "isReturn", "(", ")", ")", ";", "if", "(", "IsReturnBlock", ")", "{", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "bool", "UsesTCRet", "=", "RetOpcode", "==", "PPC", "::", "TCRETURNri", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNdi", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNai", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNri8", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNdi8", "||", "RetOpcode", "==", "PPC", "::", "TCRETURNai8", ";", "if", "(", "UsesTCRet", ")", "{", "int", "MaxTCRetDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "int", "Delta", "=", "StackAdj", "-", "MaxTCRetDelta", ";", "assert", "(", "(", "Delta", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Delta must be positive", "<STR_LIT>", ")", ";", "if", "(", "MaxTCRetDelta", ">", "<NUM_LIT>", ")", "FrameSize", "+=", "(", "StackAdj", "+", "Delta", ")", ";", "else", "FrameSize", "+=", "StackAdj", ";", "}", "}", "bool", "isLargeFrame", "=", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ";", "unsigned", "RBReg", "=", "SPReg", ";", "unsigned", "SPAdd", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "StackUpdateLoc", "=", "MBBI", ";", "if", "(", "stackUpdateCanBeMoved", "(", "MF", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "Info", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "CalleeSavedInfo", "CSI", ":", "Info", ")", "{", "int", "FrIdx", "=", "CSI", ".", "getFrameIdx", "(", ")", ";", "if", "(", "FrIdx", ">=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FrIdx", ")", "&&", "MFI", ".", "getObjectOffset", "(", "FrIdx", ")", "<", "<NUM_LIT>", ")", "StackUpdateLoc", "--", ";", "else", "{", "StackUpdateLoc", "=", "MBBI", ";", "break", ";", "}", "}", "}", "if", "(", "FrameSize", ")", "{", "if", "(", "FI", "->", "hasFastCall", "(", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "Expecting a valid frame pointer.", "<STR_LIT>", ")", ";", "if", "(", "!", "HasRedZone", ")", "RBReg", "=", "FPReg", ";", "if", "(", "!", "isLargeFrame", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddImmInst", ",", "RBReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LoadImmShiftedInst", ",", "ScratchReg", ")", ".", "addImm", "(", "FrameSize", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "OrImmInst", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "FrameSize", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "AddInst", ")", ".", "addReg", "(", "RBReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addReg", "(", "ScratchReg", ")", ";", "}", "}", "else", "if", "(", "!", "isLargeFrame", "&&", "!", "HasBP", "&&", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "HasRedZone", ")", "{", "BuildMI", "(", "MBB", ",", "StackUpdateLoc", ",", "dl", ",", "AddImmInst", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}", "else", "{", "assert", "(", "FPOffset", "<=", "<NUM_LIT>", "&&", "BPOffset", "<=", "<NUM_LIT>", "&&", "PBPOffset", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Local offsets should be negative", "<STR_LIT>", ")", ";", "SPAdd", "=", "FrameSize", ";", "FPOffset", "+=", "FrameSize", ";", "BPOffset", "+=", "FrameSize", ";", "PBPOffset", "+=", "FrameSize", ";", "}", "}", "else", "{", "if", "(", "!", "HasRedZone", ")", "{", "if", "(", "!", "HasFP", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "OrInst", ",", "ScratchReg", ")", ".", "addReg", "(", "FPReg", ")", ".", "addReg", "(", "FPReg", ")", ";", "RBReg", "=" ]

GCC

nds32

MD

next_suggestion

CPU

617,648

[ "{" ]

[ "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "TA_REGNUM", ")", ")", "(", "return", ")", "]", ")", "]", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

617,649

[ ";" ]

[ "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "label_mentioned_p", "(", "XVECEXP", "(", "x", ",", "i", ",", "j", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'", "e", "'", "&&", "label_mentioned_p", "(", "XEXP", "(", "x", ",", "i", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

617,650

[ "(", "simple_return", ")", "]" ]

[ "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,651

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "T_load_io", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "Operand", "ImmOp", ">", ":", "LDInst", "<", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ImmOp", ":", "$", "offset", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", ",", "AddrModeRel", "{", "bits", "<", "<NUM_LIT>", ">", "name", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "RC", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,652

[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_cmpgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_de4df740", ",", "TypeALU32_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

617,653

[ ")", ";" ]

[ "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "unsigned", "NOps", "=", "MI", "->", "getNumOperands", "(", ")", ";", "assert", "(", "NOps", "==", "<NUM_LIT>", ")", ";", "O", "<<", "'", "\\t", "'", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", "DEBUG_VALUE: ", "<STR_LIT>", ";", "DIVariable", "V", "(", "const_cast", "<", "MDNode", "*", ">", "(", "MI", "->", "getOperand", "(", "NOps", "-", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ")", ")", ";", "O", "<<", "V", ".", "getName", "(", ")", ";", "O", "<<", "<STR_LIT>", " <- ", "<STR_LIT>", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "O", "<<", "'", "[", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "+", "'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "]", "'", ";", "O", "<<", "<STR_LIT>", "+", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "NOps", "-", "<NUM_LIT>", ",", "O", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "O", ".", "str", "(", ")", ")", ";", "return", ";", "}", "case", "PPC", "::", "MovePCtoLR", ":", "case", "PPC", "::", "MovePCtoLR8", ":", "{", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "PPC", "::", "BL_Darwin", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "PICBase", ")", ";", "return", ";", "}", "case", "PPC", "::", "LDtocJTI", ":", "case", "PPC", "::", "LDtocCPT", ":", "case", "PPC", "::", "LDtoc", ":", "{", "LowerPPCMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ",", "Subtarget", ".", "isDarwin", "(", ")", ")", ";", "TmpInst", ".", "setOpcode", "(", "PPC", "::", "LD", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", ";", "MCSymbol", "*", "MOSymbol", "=", "<NUM_LIT>", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "MOSymbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "MOSymbol", "=", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "MOSymbol", "=", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "MCSymbol", "*", "TOCEntry", "=", "lookUpOrCreateTOCEntry", "(", "MOSymbol", ")", ";", "const", "MCExpr", "*", "Exp", "=", "MCSymbolRefExpr", "::", "Create", "(", "TOCEntry", ",", "MCSymbolRefExpr", "::", "VK_PPC_TOC_ENTRY", ",", "OutContext", ")", ";", "TmpInst", ".", "getOperand", "(", "<NUM_LIT>", ")", "=", "MCOperand", "::", "CreateExpr", "(", "Exp", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "return", ";", "}", "case", "PPC", "::", "ADDIStocHA", ":", "{", "LowerPPCMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ",", "Subtarget", ".", "isDarwin", "(", ")", ")", ";", "TmpInst", ".", "setOpcode", "(", "PPC", "::", "ADDIS8", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>" ]

GCC

rl78

MD

next_suggestion

MPU

617,654

[ "<STR_LIT>" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

617,655

[ "}" ]

[ "const", "X86TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "X86TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Context", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "OrigArg", ".", "Ty", ")", ";", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegisters", "(", "Context", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "VT", ".", "getTypeForEVT", "(", "Context", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "EVT", "PartVT", "=", "TLI", ".", "getRegisterType", "(", "Context", ",", "VT", ")", ";", "Type", "*", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Context", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "ArgInfo", "Info", "=", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", "}", ";", "SplitArgs", ".", "push_back", "(", "Info", ")", ";", "SplitRegs", ".", "push_back", "(", "Info", ".", "Reg", ")", ";" ]

GCC

rl78

MD

next_suggestion

MPU

617,656

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,657

[ "=", "<NUM_LIT>", ";" ]

[ "let", "IssueWidth", "=", "<NUM_LIT>", ";", "let", "MicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "LoadLatency" ]

LLVM

Mips

CPP

program_repair

CPU

617,658

[ "<FIXS>", "int64_t", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "<FIXE>" ]

[ "InsnType", "Rs", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "InsnType", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "<BUGE>", "bool", "HasRs", "=", "false", ";", "if", "(", "Rt", "==", "<NUM_LIT>", ")" ]

LLVM

ARM64

TD

next_suggestion

CPU

617,659

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,660

[ "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,661

[ ")", ")", "return", "MBBI", ";" ]

[ "const", "MachineFunction", "&", "MF", "=", "*", "MemMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "DestReg", "=", "getLdStRegOp", "(", "MemMI", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "getLdStBaseOp", "(", "MemMI", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "MemMI", ")", ".", "getImm", "(", ")", ";", "unsigned", "RegSize", "=", "TII", "->", "getRegClass", "(", "MemMI", "->", "getDesc", "(", ")", ",", "<NUM_LIT>", ",", "TRI", ",", "MF", ")", "->", "getSize", "(", ")", ";", "if", "(", "MBBI", "==", "B", "||", "Offset", "!=", "<NUM_LIT>", ")", "return", "E", ";", "if", "(", "DestReg", "==", "BaseReg", "||", "TRI", "->", "isSubRegister", "(", "BaseReg", ",", "DestReg", ")", ")", "return", "E", ";", "BitVector", "ModifiedRegs", ",", "UsedRegs", ";", "ModifiedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "UsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "--", "MBBI", ";", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "B", ";", "--", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "++", "Count", ";", "if", "(", "isMatchingUpdateInsn", "(", "MI", ",", "BaseReg", ",", "RegSize" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,662

[ ";" ]

[ "OS", "<<", "<STR_LIT>", "\\t.set\\tnoginv\\n", "<STR_LIT>", ";", "MipsTargetStreamer", "::", "emitDirectiveSetNoGINV", "(", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

617,663

[ "}", ",", "<STR_LIT>", ">", ";" ]

[ "def", "VST3q16_UPD", ":", "VST3DWB", "<", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?" ]

LLVM

Alpha

CPP

stmt_completion

MPU

617,664

[ "<STR_LIT>", ";" ]

[ "unsigned", "AlphaRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "<STR_LIT>", "::" ]

GCC

aarch64

MD

next_suggestion

CPU

617,665

[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AVR

CPP

stmt_completion

MPU

617,666

[ ";" ]

[ "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ".", "hasTinyEncoding", "(", ")", ")", "{", "for", "(", "unsigned", "Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Reg", "<=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Reg", "++", ")", "Reserved", ".", "set", "(", "Reg", ")", ";", "for", "(", "unsigned", "Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Reg", "<=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Reg", "++", ")", "Reserved", ".", "set", "(", "Reg", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "Reserved" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

617,667

[ ")", ";" ]

[ "EVT", "SVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "DVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "SVT", ".", "isVector", "(", ")", "||", "!", "DVT", ".", "isVector", "(", ")", "||", "SVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "||", "DVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "||", "SVT", ".", "getSizeInBits", "(", ")", "!=", "DVT", ".", "getSizeInBits", "(", ")", ")", "{", "SelectCode", "(", "N", ")", ";", "return", ";", "}", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N" ]

LLVM

X86

CPP

next_suggestion

CPU

617,668

[ "break", ";" ]

[ "int", "HalfSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "bool", "MatchA", "=", "false", ",", "MatchB", "=", "false", ";", "for", "(", "int", "Half", "=", "<NUM_LIT>", ";", "Half", "<", "<NUM_LIT>", ";", "++", "Half", ")", "{", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "HalfSize", ",", "Half", "*", "HalfSize", ")", ")", "{", "MatchA", "=", "true", ";" ]

GCC

arm

MD

stmt_completion

CPU

617,669

[ ")", "(", "UNSPEC_BFMAT", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_int_attr", "bt", "[", "(", "UNSPEC_BFMAB", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,670

[ "{" ]

[ "else", "rs", ".", "setUsed", "(", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "LiRxImmX16", ")", ",", "Reg", ")", ".", "addImm", "(", "hi", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "SllX16", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "FrameReg", "==", "Mips", "::", "SP", ")", "{", "SpReg", "=", "rs", ".", "FindUnusedReg", "(", "&", "Mips", "::", "CPU16RegsRegClass", ")", ";", "if", "(", "SpReg", "==", "<NUM_LIT>", ")", "{", "if", "(", "Reg", "!=", "Mips", "::", "V1", ")", "{", "SecondRegSaved", "=", "SpReg", "=", "Mips", "::", "V1", ";", "SecondRegSavedTo", "=", "Mips", "::", "T1", ";", "}", "else", "{", "SecondRegSaved", "=", "SpReg", "=", "Mips", "::", "V0", ";", "SecondRegSavedTo", "=", "Mips", "::", "T0", ";", "}", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "SecondRegSavedTo", ",", "SecondRegSaved", ",", "true", ")", ";", "}", "else", "rs", ".", "setUsed", "(", "SpReg", ")", ";", "copyPhysReg", "(", "MBB", ",", "II", ",", "DL", ",", "SpReg", ",", "Mips", "::", "SP", ",", "false", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "AdduRxRyRz16", ")", ",", "Reg", ")", ".", "addReg", "(", "SpReg", ")", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Mips", "::", "AdduRxRyRz16", ")", ",", "Reg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "FirstRegSaved", "||", "SecondRegSaved", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,671

[ "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[" ]

GCC

msp430

MD

stmt_completion

MPU

617,672

[ ")", ")", ")" ]

[ "(", "match_code", "<STR_LIT>", ")", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

X86

CPP

code_generation

CPU

617,673

[ "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "Type", "*", "MemType", "=", "LI", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "LI", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "!", "NoImplicitFloatOps", "&&", "(", "Subtarget", ".", "hasSSE1", "(", ")", "||", "Subtarget", ".", "hasX87", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "needsCmpXchgNb", "(", "MemType", ")", "?", "AtomicExpansionKind", "::", "CmpXChg", ":", "AtomicExpansionKind", "::", "None", ";", "}" ]

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,674

[ "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "address", ",", "Decoder", ")", ";" ]

[ "unsigned", "Rn", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "address", ",", "Decoder", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

617,675

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

617,676

[ "_", "m64", "_", "_", "m", ",", "_", "_", "m64", "_", "_", "count", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_srl_si64", "(", "_" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,677

[ "}" ]

[ "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "CSI", ".", "emplace_back", "(", "ARM", "::", "FPCXTNS", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}", "const", "auto", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", ".", "shouldSignReturnAddress", "(", ")", ")", "{", "CSI", ".", "insert", "(", "find_if", "(", "CSI", ",", "[", "=", "]", "(", "const", "auto", "&", "CS", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "return", "Reg", "==", "ARM", "::", "R10", "||", "Reg", "==", "ARM", "::", "R11", "||", "Reg", "==", "ARM", "::", "R8", "||", "Reg", "==", "ARM", "::", "R9", "||", "ARM", "::", "DPRRegClass", ".", "contains", "(", "Reg", ")", ";", "}", ")", ",", "CalleeSavedInfo", "(", "ARM", "::", "R12", ")", ")", ";" ]

LLVM

R600

CPP

code_generation

GPU

617,678

[ "unsigned", "R600InstrInfo", "::", "calculateIndirectAddress", "(", "unsigned", "RegIndex", ",", "unsigned", "Channel", ")", "const", "{", "assert", "(", "Channel", "==", "<NUM_LIT>", ")", ";", "return", "RegIndex", ";", "}" ]

[ "Calculate", "the", "``", "Indirect", "Address", "''", "for", "the", "given", "RegIndex", "and", "Channel", "." ]

GCC

i386

CPP

next_suggestion

CPU

617,679

[ "cum", "->", "maybe_vaarg", "=", "(", "fntype", "?", "(", "!", "prototype_p", "(", "fntype", ")", "||", "stdarg_p", "(", "fntype", ")", ")", ":", "!", "libname", ")", ";" ]

[ "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", ",", "tree", "fndecl", ",", "int", "caller", ")", "{", "struct", "cgraph_local_info", "*", "i", "=", "NULL", ";", "struct", "cgraph_node", "*", "target", "=", "NULL", ";", "memset", "(", "cum", ",", "<NUM_LIT>", ",", "sizeof", "(", "*", "cum", ")", ")", ";", "if", "(", "fndecl", ")", "{", "target", "=", "cgraph_node", "::", "get", "(", "fndecl", ")", ";", "if", "(", "target", ")", "{", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "i", "=", "cgraph_node", "::", "local_info", "(", "target", "->", "decl", ")", ";", "cum", "->", "call_abi", "=", "ix86_function_abi", "(", "target", "->", "decl", ")", ";", "}", "else", "cum", "->", "call_abi", "=", "ix86_function_abi", "(", "fndecl", ")", ";", "}", "else", "cum", "->", "call_abi", "=", "ix86_function_type_abi", "(", "fntype", ")", ";", "cum", "->", "caller", "=", "caller", ";", "cum", "->", "nregs", "=", "ix86_regparm", ";", "if", "(", "TARGET_64BIT", ")", "{", "cum", "->", "nregs", "=", "(", "cum", "->", "call_abi", "==", "SYSV_ABI", "?", "X86_64_REGPARM_MAX", ":", "X86_64_MS_REGPARM_MAX", ")", ";", "}", "if", "(", "TARGET_SSE", ")", "{", "cum", "->", "sse_nregs", "=", "SSE_REGPARM_MAX", ";", "if", "(", "TARGET_64BIT", ")", "{", "cum", "->", "sse_nregs", "=", "(", "cum", "->", "call_abi", "==", "SYSV_ABI", "?", "X86_64_SSE_REGPARM_MAX", ":", "X86_64_MS_SSE_REGPARM_MAX", ")", ";", "}", "}", "if", "(", "TARGET_MMX", ")", "cum", "->", "mmx_nregs", "=", "MMX_REGPARM_MAX", ";", "cum", "->", "warn_avx512f", "=", "true", ";", "cum", "->", "warn_avx", "=", "true", ";", "cum", "->", "warn_sse", "=", "true", ";", "cum", "->", "warn_mmx", "=", "true", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "fntype", "=", "TREE_TYPE", "(", "target", "->", "decl", ")", ";", "cum", "->", "stdarg", "=", "stdarg_p", "(", "fntype", ")", ";" ]

GCC

nds32

CPP

stmt_completion

CPU

617,680

[ ",", "operands", ")", ";" ]

[ "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "output_cond_branch", "(", "code", ",", "<STR_LIT>", "<STR_LIT>", ",", "r5_p", ",", "long_jump_p" ]

LLVM

HSAIL

TD

next_suggestion

Virtual ISA

617,681

[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstLane", ";" ]

[ "bit", "InstQueryImage", "=", "<NUM_LIT>", ";", "bit", "InstQuerySampler", "=", "<NUM_LIT>", ";", "bit", "InstQueue", "=", "<NUM_LIT>", ";", "bit", "InstSeg", "=", "<NUM_LIT>", ";", "bit", "InstSegCvt", "=", "<NUM_LIT>", ";", "bit", "InstSignal", "=", "<NUM_LIT>", ";", "bit", "InstSourceType", "=", "<NUM_LIT>", ";", "bit", "isConv", "=", "<NUM_LIT>", ";", "bit", "isImageInst", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "RoundAttr", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "WidthAttr", "=", "WidthAttrValues", ".", "ONE", ";", "bit", "HasDefaultSegment", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstAddr", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstAtomic", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstBasic", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstBr", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstCmp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstCvt", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstImage", ";" ]

LLVM

CellSPU

TD

stmt_completion

MPU

617,682

[ "R32C", ">", ";" ]

[ "def", "r32", ":", "BGRegInst", "<" ]

GCC

mips

MD

next_suggestion

CPU

617,683

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,684

[ "}" ]

[ "bool", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", "OrigArgs", ")", "const", "override", "{", "return", "lowerCall", "(", "MIRBuilder", ",", "CallConv", ",", "Callee", ",", "OrigRet", ",", "OrigArgs", ",", "<NUM_LIT>", ")", ";" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

617,685

[ "(", ")", ")", ")", ";" ]

[ "bool", "LoongArchPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createLoongArchISelDag", "(", "getLoongArchTargetMachine" ]

LLVM

ARM64

TD

stmt_completion

CPU

617,686

[ "<STR_LIT>", ",", "bswap", ">", ";" ]

[ "def", "REVXr", ":", "OneXRegData", "<", "<NUM_LIT>", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,687

[ "<NUM_LIT>", "}", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{" ]

GCC

i386

CPP

next_suggestion

CPU

617,688

[ "return", "<NUM_LIT>", ";" ]

[ "case", "PROCESSOR_PENTIUM", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_PENTIUMPRO", ":", "case", "PROCESSOR_K6", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_BDVER1", ":", "case", "PROCESSOR_BDVER2", ":", "case", "PROCESSOR_BDVER3", ":", "case", "PROCESSOR_BDVER4", ":" ]

LLVM

SIC

CPP

stmt_completion

CPU

617,689

[ "VarArgsFrameIndex", ";" ]

[ "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return" ]

GCC

s390

MD

stmt_completion

MPU

617,690

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

Mips

CPP

program_repair

CPU

617,691

[ "<FIXS>", "unsigned", "OptLevel", ",", "bool", "verbose", ")", "{", "return", "new", "MipsAsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "OptLevel", ",", "verbose", ")", ";", "<FIXE>" ]

[ "FunctionPass", "*", "llvm", "::", "createMipsCodePrinterPass", "(", "raw_ostream", "&", "o", ",", "MipsTargetMachine", "&", "tm", ",", "<BUGS>", "bool", "fast", ",", "bool", "verbose", ")", "{", "return", "new", "MipsAsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "fast", ",", "verbose", ")", ";", "<BUGE>", "}" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,692

[ "&&", "(", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", "==", "<NUM_LIT>", ")", ";" ]

[ "uint64_t", "BString", "=", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", ">>", "<NUM_LIT>", ";", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", ")", "&&", "(", "BString", "==", "<NUM_LIT>", "||", "BString", "==", "<NUM_LIT>", ")" ]

LLVM

Sparc

CPP

next_suggestion

CPU

617,693

[ "}" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isTemporary", "(", ")", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,694

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ws", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,695

[ ")", "*", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

[ "unsigned", "ARMBaseInstrInfo", "::", "extraSizeToPredicateInstructions", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumInsts", ")", "const", "{", "return", "Subtarget", ".", "isThumb2", "(", ")", "?", "divideCeil", "(", "NumInsts", ",", "<NUM_LIT>" ]

LLVM

PTX

CPP

stmt_completion

GPU

617,696

[ ")", ";" ]

[ "unsigned", "PTXParamManager", "::", "addReturnParam", "(", "unsigned", "Size", ")", "{", "PTXParam", "Param", ";", "Param", ".", "Type", "=", "PTX_PARAM_TYPE_RETURN", ";", "Param", ".", "Size", "=", "Size", ";", "std", "::", "string", "Name", ";", "Name", "=", "<STR_LIT>", "__ret_", "<STR_LIT>", ";", "Name", "+=", "utostr", "(", "ReturnParams", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "Param", ".", "Name", "=", "Name", ";", "unsigned", "Index", "=", "AllParams", ".", "size", "(", ")", ";", "AllParams", "[", "Index", "]", "=", "Param", ";", "ReturnParams", ".", "push_back", "(", "Index" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,697

[ "unsigned", "EltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";" ]

[ "void", "AArch64TargetLowering", "::", "ReplaceFP_EXTENDResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", "Can only lower WA vectors", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "auto", "EltCnt", "=", "VT", ".", "getVectorElementCount", "(", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

617,698

[ "imm", ")", ")", ")", "]", ">", ";" ]

[ "def", "MVE_ASRLi", ":", "MVE_ScalarShiftDRegImm", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "[", "(", "set", "tGPREven", ":", "$", "RdaLo", ",", "tGPROdd", ":", "$", "RdaHi", ",", "(", "ARMasrl", "tGPREven", ":", "$", "RdaLo_src", ",", "tGPROdd", ":", "$", "RdaHi_src", ",", "(", "i32", "long_shift", ":", "$" ]

LLVM

X86

CPP

stmt_completion

CPU

617,699

[ "return", "CSR_32EHRet_SaveList", ";" ]

[ "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "X86_64_Win64", ":", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "X86_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "default", ":", "break", ";", "}", "bool", "IsNaCl", "=", "Subtarget", ".", "isTargetNaCl", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "return", "CSR_Win64_SaveList", ";", "if", "(", "IsNaCl", ")", "{", "if", "(", "CallsEHReturn", ")", "return", "CSR_NaCl64EHRet_SaveList", ";", "return", "CSR_NaCl64_SaveList", ";", "}", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "}", "if", "(", "CallsEHReturn", ")" ]