docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	X86	CPP	next_suggestion	CPU	617,800	[ "std", "::", "memcpy", "(", "reinterpret_cast", "<", "char", "", ">", "(", "Pos", ")", ",", "reinterpret_cast", "<", "char", "", ">", "(", "&", "Value", ")", ",", "sizeof", "(", "T", ")", ")", ";" ]	[ "std", "::", "memcpy", "(", "reinterpret_cast", "<", "char", "", ">", "(", "&", "Value", ")", ",", "reinterpret_cast", "<", "char", "", ">", "(", "Pos", ")", ",", "sizeof", "(", "T", ")", ")", ";", "Value", "+=", "Delta", ";" ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	617,801	[ "OS", ")", ";" ]	[ "return", "new", "DXILPrettyPrinter", "(" ]
GCC	epiphany	MD	stmt_completion	MPU	617,802	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,803	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	617,804	[ "if", "(", "CallRequiresFnAddressInReg", "(", "Is64Bit", ",", "IsTailCall", ")", ")", "{" ]	[ "}", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ")", ";", "SDValue", "RetAddrFrIdx", ";", "Chain", "=", "EmitTailCallLoadRetAddr", "(", "DAG", ",", "RetAddrFrIdx", ",", "Chain", ",", "IsTailCall", ",", "Is64Bit", ",", "FPDiff", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "SDValue", "StackPtr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "TheCall", "->", "getArg", "(", "i", ")", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "TheCall", "->", "getArgFlags", "(", "i", ")", ";", "bool", "isByVal", "=", "Flags", ".", "isByVal", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "Is64Bit", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RegVT", ".", "isVector", "(", ")", "&&", "RegVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "switch", "(", "VA", ".", "getLocReg", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "RDI", ":", "case", "X86", "::", "RSI", ":", "case", "X86", "::", "RDX", ":", "case", "X86", "::", "RCX", ":", "case", "X86", "::", "R8", ":", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "i64", ",", "Arg", ")", ";", "break", ";", "}", "case", "X86", "::", "XMM0", ":", "case", "X86", "::", "XMM1", ":", "case", "X86", "::", "XMM2", ":", "case", "X86", "::", "XMM3", ":", "case", "X86", "::", "XMM4", ":", "case", "X86", "::", "XMM5", ":", "case", "X86", "::", "XMM6", ":", "case", "X86", "::", "XMM7", ":", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "i64", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Arg", ")", ";", "Arg", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v2i64", ")", ",", "Arg", ")", ";", "break", ";", "}", "}", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "if", "(", "!", "IsTailCall", "\|\|", "(", "IsTailCall", "&&", "isByVal", ")", ")", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "X86StackPtr", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "TheCall", ",", "DAG", ",", "StackPtr", ",", "VA", ",", "Chain", ",", "Arg", ",", "Flags", ")", ")", ";", "}", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "if", "(", "!", "IsTailCall", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "CallRequiresGOTPtrInReg", "(", "Is64Bit", ",", "IsTailCall", ")", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "EBX", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}" ]
GCC	spu	CPP	stmt_completion	MPU	617,805	[ "lab", ")", "{" ]	[ "static", "rtx", "get_branch_target", "(", "rtx_insn", "", "branch", ")", "{", "if", "(", "JUMP_P", "(", "branch", ")", ")", "{", "rtx", "set", ",", "src", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "branch", ")", ")", "==", "RETURN", ")", "return", "gen_rtx_REG", "(", "SImode", ",", "LINK_REGISTER_REGNUM", ")", ";", "if", "(", "extract_asm_operands", "(", "PATTERN", "(", "branch", ")", ")", "!=", "NULL", ")", "return", "NULL", ";", "set", "=", "single_set", "(", "branch", ")", ";", "src", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "!=", "PC", ")", "abort", "(", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "IF_THEN_ELSE", ")", "{", "rtx", "lab", "=", "<NUM_LIT>", ";", "rtx", "not", "e", "=", "find_reg_note", "(", "branch", ",", "REG_BR_PROB", ",", "<NUM_LIT>", ")", ";", "if", "(", "not", "e", ")", "{", "int", "prob", "=", "XINT", "(", "not", "e", ",", "<NUM_LIT>", ")", ";", "if", "(", "prob", ">", "(", "REG_BR_PROB_BASE", "", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "PC", ")", "lab", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "prob", "<", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "PC", ")", "lab", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "}", "if", "(" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	617,806	[ "}" ]	[ "if", "(", "TII", "->", "findCommutedOpIndices", "(", "Insert", ",", "Operand0", ",", "Operand1", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "Insert", ",", "false", ",", "Operand0", ",", "Operand1", ")", ";", "TreeWalker", ".", "ResetTopOperands", "(", "Insert", ")", ";", "TentativelyCommuting", "=", "true", ";", "Declined", "=", "false", ";", "}", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,807	[ ">", "PHIRegionIndices", ",", "unsigned", "Index", ")", "{" ]	[ "static", "bool", "isPHIRegionIndex", "(", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>" ]
LLVM	ARM	CPP	code_generation	CPU	617,808	[ "MachineInstr", "", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MOVCCr", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2MOVCCr", ")", "&&", "<STR_LIT>", "Unknown select instruction", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "<NUM_LIT>", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "NewMI", ";", "}" ]	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	617,809	[ "SE", ",", "PP", ")", ";" ]	[ "void", "PPCTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	617,810	[ ">", ";" ]	[ "def", "am_indexed7s128", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]" ]
LLVM	Mips	TD	next_suggestion	CPU	617,811	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "hint", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "funct", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	617,812	[ ",", "<NUM_LIT>", ",", "false", ")", ";" ]	[ "const", "SIRegisterInfo", "", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SIMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MFI", ",", "None", ")", "&&", "<STR_LIT>", "SGPR spill should have been removed in SILowerSGPRSpills", "<STR_LIT>", ")", ";", "if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", "RegScavenger required if spilling", "<STR_LIT>", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", "->", "getSpillSize", "(", "AMDGPU", "::", "SGPR_32RegClass", ")" ]
GCC	vax	MD	next_suggestion	CPU	617,813	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	617,814	[ "_", "_", "artificial__", ")", ")", "_", "mm_castpd_ph", "(", "_", "_", "m128d", "_", "_", "a", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", "," ]
LLVM	X86	CPP	program_repair	CPU	617,815	[ "<FIXS>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "SrcReg", ",", "getUndefRegState", "(", "isUndef", ")", "\|", "getKillRegState", "(", "isKill", ")", ")", ";", "<FIXE>" ]	[ "SrcReg", ",", "isKill", ",", "isUndef", ",", "ImplicitOp", ")", ")", "return", "nullptr", ";", "<BUGS>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "SrcReg", ",", "getUndefRegState", "(", "isUndef", ")", "\|", "getKillRegState", "(", "isKill", ")", ")", ";", "<BUGE>", "if", "(", "ImplicitOp", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ")", "MIB", ".", "addOperand", "(", "ImplicitOp", ")", ";" ]
GCC	rs6000	CPP	code_generation	CPU	617,816	[ "static", "unsigned", "int", "insn_is_swappable_p", "(", "swap_web_entry", "", "insn_entry", ",", "rtx", "insn", ",", "unsigned", "int", "", "special", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "<NUM_LIT>", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "int", "i", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "rtx", "rhs", "=", "SET_SRC", "(", "body", ")", ";", "if", "(", "!", "MEM_P", "(", "rhs", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "", "special", "=", "SH_NOSWAP_LD", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "UNSPEC", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "VEC_SELECT", ")", "{", "rtx", "lhs", "=", "SET_DEST", "(", "body", ")", ";", "if", "(", "!", "MEM_P", "(", "lhs", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "lhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "", "special", "=", "SH_NOSWAP_ST", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VSX_CVDPSPN", ")", "{", "df_ref", "def", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "return", "<NUM_LIT>", ";", "for", "(", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "rtx", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "rtx", "use_body", "=", "PATTERN", "(", "use_insn", ")", ";", "if", "(", "GET_CODE", "(", "use_body", ")", "!=", "SET", "\|\|", "GET_CODE", "(", "SET_SRC", "(", "use_body", ")", ")", "!=", "UNSPEC", "\|\|", "XINT", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_VSX_XXSPLTW", "\|\|", "XVECEXP", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DFmode", "\|\|", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DImode", ")", ")", "{", "", "special", "=", "SH_CONCAT", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "PARALLEL", ")", "{", "rtx", "expr", "=", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "expr", ")", "==", "SET", "&&", "v2df_reduction_p", "(", "SET_SRC", "(", "expr", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VPERM", "&&", "XVECLEN", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "REG_P", "(", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "mask_reg", "=", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "if", "(", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "mask_reg", ")", ")", "{", "struct", "df_link", "", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "def_link", "&&", "!", "def_link", "->", "next", "&&", "const_load_sequence_p", "(", "insn_entry", ",", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ")", ")", "{", "", "special", "=", "SH_VPERM", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "return", "rtx_is_swappable_p", "(", "body", ",", "special", ")", ";", "}" ]	[ "Return", "1", "iff", "INSN", "is", "an", "operand", "that", "will", "not", "be", "affected", "by", "having", "vector", "doublewords", "swapped", "in", "memory", "(", "in", "which", "case", "", "SPECIAL", "is", "unchanged", ")", ",", "or", "that", "can", "be", "modified", "to", "be", "correct", "if", "vector", "doublewords", "are", "swapped", "in", "memory", "(", "in", "which", "case", "", "SPECIAL", "is", "changed", "to", "a", "value", "indicating", "how", ")", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	617,817	[ ")", ")", ";" ]	[ "void", "eraseMatchingBitGroups", "(", "function_ref", "<", "bool", "(", "const", "BitGroup", "&", ")", ">", "F", ")", "{", "BitGroups", ".", "erase", "(", "remove_if", "(", "BitGroups", ",", "F", ")", ",", "BitGroups", ".", "end", "(" ]
GCC	i386	CPP	stmt_completion	CPU	617,818	[ "record_p", ")", "{" ]	[ "void", "ix86_print_patchable_function_entry", "(", "FILE", "*", "file", ",", "unsigned", "HOST_WIDE_INT", "patch_area_size", ",", "bool" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,819	[ ">", ";" ]	[ "def", "M2_mmaculs_s1", ":", "T_M2_vmpy_acc_sat", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	AMDGPU	TD	program_repair	GPU	617,820	[ "<FIXS>", "let", "SubtargetPredicate", "=", "isVI", ",", "DisableSIDecoder", "=", "<NUM_LIT>", "in", "{", "<FIXE>" ]	[ "}", "<BUGS>", "let", "SubtargetPredicate", "=", "isVI", "in", "{", "<BUGE>", "defm", "V_LSHLREV_B64", ":", "VOP3Inst", "vop3", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "<STR_LIT>", ",", "VOP_I64_I32_I64" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,821	[ "}" ]	[ "bool", "defaultTokenHasSuffix", "(", ")", "const", "{", "StringRef", "Token", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";", "return", "Token", ".", "endswith", "(", "<STR_LIT>", "_e32", "<STR_LIT>", ")", "\|\|", "Token", ".", "endswith", "(", "<STR_LIT>", "_e64", "<STR_LIT>", ")", "\|\|", "Token", ".", "endswith", "(", "<STR_LIT>", "_dpp", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,822	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vaddubs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,823	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	617,824	[ "}" ]	[ "static", "void", "invert_find_roots", "(", "const", "NodeVect", "&", "Nodes", ",", "NodeChildrenMap", "&", "NCM", ",", "NodeVect", "&", "Roots", ")", "{", "typedef", "NodeVect", "::", "const_iterator", "const_iterator", ";", "for", "(", "const_iterator", "I", "=", "Nodes", ".", "begin", "(", ")", ",", "E", "=", "Nodes", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "GepNode", "", "N", "=", "", "I", ";", "if", "(", "N", "->", "Flags", "&", "GepNode", "::", "Root", ")", "{", "Roots", ".", "push_back", "(", "N", ")", ";", "continue", ";", "}", "GepNode", "*", "PN", "=", "N", "->", "Parent", ";", "NCM", "[", "PN", "]", ".", "push_back", "(", "N", ")", ";", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,825	[ "return", "false", ";" ]	[ "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "parseComma", "(", ")", "\|\|", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFISaveReg", "(", "Reg", ",", "Offset", ")", ";" ]
GCC	sparc	CPP	next_suggestion	CPU	617,826	[ "}" ]	[ "bool", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "pic_address_needs_scratch", "(", "x", ")", ")", "return", "false", ";", "if", "(", "sparc_tls_referenced_p", "(", "x", ")", ")", "return", "false", ";", "return", "true", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	617,827	[ "const", "MCInstrDesc", "*", "DupMCID", "=", "&", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "std", "::", "map", "<", "unsigned", ",", "bool", ">", "VecInstElemTable", ";", "const", "MCInstrDesc", "*", "IndexMulMCID", "=", "&", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,828	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	617,829	[ ")" ]	[ "(", "define_automaton", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	617,830	[ ",", "_", "_", "C", ",", "(", "_", "_", "v2df", ")", "_", "_", "W", ",", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]	[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_reducesd_mask_round", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B" ]
GCC	mips	CPP	stmt_completion	CPU	617,831	[ ")", "flags", "\|=", "MASK_MIPS16", "\|", "MASK_MICROMIPS", ";" ]	[ "unsigned", "int", "flags", "=", "<NUM_LIT>", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nocompression", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,832	[ "}" ]	[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	617,833	[ "CC_Vmode", ",", "CC_REGNUM", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC_V", "(", "plus", ":", "DI", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "sign_extend", ":", "DI", "(", "plus", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(" ]
GCC	aarch64	MD	next_suggestion	CPU	617,834	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPI", "(", "minus", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "ltu", ":", "GPI", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	617,835	[ "(", "pc", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	arm	MD	next_suggestion	CPU	617,836	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "VDQI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQI", "[", "(", "match_operand", ":", "VDQI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ASHIFT_SIGNED", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	visium	MD	stmt_completion	Virtual ISA	617,837	[ "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]
LLVM	ARM	TD	next_suggestion	CPU	617,838	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	617,839	[ "constrainSelectedInstRegOperands", "(", "AndInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";" ]	[ "if", "(", "SrcTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "unsigned", "AndOpc", ";", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "X86", "::", "AND8ri", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "X86", "::", "AND16ri8", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "X86", "::", "AND32ri8", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "X86", "::", "AND64ri8", ";", "else", "return", "false", ";", "unsigned", "DefReg", "=", "SrcReg", ";", "if", "(", "DstTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "DefReg", "=", "MRI", ".", "createVirtualRegister", "(", "getRegClass", "(", "DstTy", ",", "DstReg", ",", "MRI", ")", ")", ";", "BuildMI", "(", "", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "DefReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "X86", "::", "sub_8bit", ")", ";", "}", "MachineInstr", "&", "AndInst", "=", "", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "DefReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,840	[ "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{" ]	[ "def", "A2_vminb", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	617,841	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";" ]	[ "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "Mips", "::", "sub_lo", ")", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "Mips", "::", "sub_hi", ")", ",", "true", ")", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg0", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg0", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "<NUM_LIT>", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "ehDataReg", "(", "I", ")", ")", ")", "MBB", ".", "addLiveIn", "(", "ehDataReg", "(", "I", ")", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "ehDataReg", "(", "I", ")", ",", "false", ",", "MipsFI", "->", "getEhDataRegFI", "(", "I", ")", ",", "RC", ",", "&", "RegInfo", ")", ";", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "MipsFI", "->", "getEhDataRegFI", "(", "I", ")", ")", ";", "unsigned", "Reg", "=", "MRI", "->", "getDwarfRegNum", "(", "ehDataReg", "(", "I", ")", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg", ",", "Offset", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,842	[ "}" ]	[ "class", "UDFType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "uimm16", ":", "$", "imm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
LLVM	M680x0	CPP	next_suggestion	MPU	617,843	[ "return", "TM", ".", "isPositionIndependent", "(", ")", ";" ]	[ "bool", "M680x0Subtarget", "::", "isPositionIndependent", "(", ")", "const", "{" ]
GCC	i386	CPP	stmt_completion	CPU	617,844	[ "_", "_", "v32hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psraw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(" ]
LLVM	PowerPC	TD	next_suggestion	CPU	617,845	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bi", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "aa", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lk", ";" ]
LLVM	ARM	CPP	program_repair	CPU	617,846	[ "<FIXS>", "StringRef", "Mnemonic", ")", "{", "<FIXE>" ]	[ "bool", "ARMAsmParser", "::", "ParseOperand", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "<BUGS>", "bool", "hasCoprocOp", ")", "{", "<BUGE>", "SMLoc", "S", ",", "E", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	617,847	[ "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Interval %i to %i has %i bytes\\n", "<STR_LIT>", ",", "INSN_UID", "(", "start", ")", ",", "INSN_UID", "(", "insn", ")", ",", "nbytes", ")", ";" ]	[ "if", "(", "LABEL_P", "(", "insn", ")", ")", "{", "align_flags", "alignment", "=", "label_to_alignment", "(", "insn", ")", ";", "int", "align", "=", "alignment", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ";", "int", "max_skip", "=", "alignment", ".", "levels", "[", "<NUM_LIT>", "]", ".", "maxskip", ";", "if", "(", "max_skip", ">", "<NUM_LIT>", ")", "max_skip", "=", "<NUM_LIT>", ";", "if", "(", "align", "<=", "<NUM_LIT>", "\|\|", "(", "align", "<=", "<NUM_LIT>", "&&", "max_skip", "!=", "(", "<NUM_LIT>", "<<", "align", ")", "-", "<NUM_LIT>", ")", ")", "max_skip", "=", "<NUM_LIT>", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Label %i with max_skip %i\\n", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "max_skip", ")", ";", "if", "(", "max_skip", ")", "{", "while", "(", "nbytes", "+", "max_skip", ">=", "<NUM_LIT>", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "<NUM_LIT>", ")", "\|\|", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "ix86_min_insn_size", "(", "start", ")", ";", "}", "}", "continue", ";", "}", "min_size", "=", "ix86_min_insn_size", "(", "insn", ")", ";", "nbytes", "+=", "min_size", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Insn %i estimated to %i bytes\\n", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "min_size", ")", ";", "if", "(", "(", "JUMP_P", "(", "insn", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", "<", "<NUM_LIT>", ")", "\|\|", "CALL_P", "(", "insn", ")", ")", "njumps", "++", ";", "else", "continue", ";", "while", "(", "njumps", ">", "<NUM_LIT>", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "<NUM_LIT>", ")", "\|\|", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "ix86_min_insn_size", "(", "start", ")", ";", "}", "gcc_assert", "(", "njumps", ">=", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	617,848	[ "L_bit", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "P_bit", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
GCC	aarch64	CPP	next_suggestion	CPU	617,849	[ "break", ";" ]	[ "const", "struct", "aarch64_attribute_info", "*", "p_attr", ";", "bool", "found", "=", "false", ";", "for", "(", "p_attr", "=", "aarch64_attributes", ";", "p_attr", "->", "name", ";", "p_attr", "++", ")", "{", "if", "(", "strcmp", "(", "str_to_check", ",", "p_attr", "->", "name", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "found", "=", "true", ";", "bool", "attr_need_arg_p", "=", "p_attr", "->", "attr_type", "==", "aarch64_attr_custom", "\|\|", "p_attr", "->", "attr_type", "==", "aarch64_attr_enum", ";", "if", "(", "attr_need_arg_p", "^", "(", "arg", "!=", "NULL", ")", ")", "{", "error", "(", "<STR_LIT>", "pragma or attribute %<target(\\\"%s\\\")%> does not accept an argument", "<STR_LIT>", ",", "str_to_check", ")", ";", "return", "false", ";", "}", "if", "(", "invert", "&&", "!", "p_attr", "->", "allow_neg", ")", "{", "error", "(", "<STR_LIT>", "pragma or attribute %<target(\\\"%s\\\")%> does not allow a negated form", "<STR_LIT>", ",", "str_to_check", ")", ";", "return", "false", ";", "}", "switch", "(", "p_attr", "->", "attr_type", ")", "{", "case", "aarch64_attr_custom", ":", "gcc_assert", "(", "p_attr", "->", "handler", ")", ";", "if", "(", "!", "p_attr", "->", "handler", "(", "arg", ")", ")", "return", "false", ";" ]
LLVM	CellSPU	CPP	next_suggestion	MPU	617,850	[ "}" ]	[ "void", "printU16ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "(", "unsigned", "short", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,851	[ "}" ]	[ "bool", "hasOffset3fBug", "(", ")", "const", "{", "return", "HasOffset3fBug", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,852	[ ",", "asm", ",", "ZPR32", ">", ";" ]	[ "def", "_S", ":", "sve_fp_fcmla", "<", "<NUM_LIT>" ]
LLVM	SNES	CPP	next_suggestion	DSP	617,853	[ "}" ]	[ "assert", "(", "(", "Kind", "==", "k_Immediate", "\|\|", "Kind", "==", "k_Memri", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "RegImm", ".", "Imm", ";" ]
GCC	xtensa	MD	stmt_completion	MPU	617,854	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DTPOFF", ")", ")", "]" ]	[ "[", "(", "const", "(", "unspec", "[", "(", "match_operand", ":", "SI" ]
GCC	aarch64	CPP	next_suggestion	CPU	617,855	[ "while", "(", "size", "<", "<NUM_LIT>", ")", "{" ]	[ "static", "unsigned", "HOST_WIDE_INT", "aarch64_replicate_bitmask_imm", "(", "unsigned", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", "=", "GET_MODE_UNIT_PRECISION", "(", "mode", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	617,856	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQIX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQIX", "[", "(", "match_operand", ":", "VDQIX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQIX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VQSUB", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	MSP430	CPP	code_generation	MPU	617,857	[ "const", "TargetRegisterClass", "*", "MSP430RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	617,858	[ "FeaturesRequired", ";" ]	[ "FeatureBitset", "getRequiredFeatures", "(", ")", "const", "{", "return" ]
GCC	loongarch	CPP	code_generation	CPU	617,859	[ "static", "void", "loongarch_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "delta", ")", "{", "HOST_WIDE_INT", "offs", ",", "delta_cur", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "gcc_assert", "(", "pow2p_hwi", "(", "delta", ")", ")", ";", "HOST_WIDE_INT", "num_reg", "=", "length", "/", "delta", "+", "popcount_hwi", "(", "length", "%", "delta", ")", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "num_reg", ")", ";", "for", "(", "delta_cur", "=", "delta", ",", "i", "=", "<NUM_LIT>", ",", "offs", "=", "<NUM_LIT>", ";", "offs", "<", "length", ";", "delta_cur", "/", "=", "<NUM_LIT>", ")", "{", "mode", "=", "loongarch_mode_for_move_size", "(", "delta_cur", ")", ";", "for", "(", ";", "offs", "+", "delta_cur", "<=", "length", ";", "offs", "+=", "delta_cur", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "loongarch_emit_move", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offs", ")", ")", ";", "}", "}", "for", "(", "delta_cur", "=", "delta", ",", "i", "=", "<NUM_LIT>", ",", "offs", "=", "<NUM_LIT>", ";", "offs", "<", "length", ";", "delta_cur", "/", "=", "<NUM_LIT>", ")", "{", "mode", "=", "loongarch_mode_for_move_size", "(", "delta_cur", ")", ";", "for", "(", ";", "offs", "+", "delta_cur", "<=", "length", ";", "offs", "+=", "delta_cur", ",", "i", "++", ")", "loongarch_emit_move", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offs", ")", ",", "regs", "[", "i", "]", ")", ";", "}", "}" ]	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	617,860	[ ";" ]	[ "def", "A2_vabswsat", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,861	[ "}" ]	[ "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Value", ">=", "N", "&&", "Value", "<=", "M", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	617,862	[ "=", "CF", "->", "getConstantFPValue", "(", ")", ";" ]	[ "default", ":", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "auto", "", "BVOp", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "BitVector", "UndefElements", ";", "SDValue", "Splat", "=", "BVOp", "->", "getSplatValue", "(", "&", "UndefElements", ")", ";", "if", "(", "!", "Splat", "\|\|", "(", "VT", ".", "getVectorNumElements", "(", ")", "-", "UndefElements", ".", "count", "(", ")", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "Ld", "=", "Splat", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "\|\|", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", ";", "if", "(", "!", "ConstSplatVal", "&&", "!", "BVOp", "->", "isOnlyUserOf", "(", "Ld", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "{", "ShuffleVectorSDNode", "", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "if", "(", "(", "!", "SVOp", "->", "isSplat", "(", ")", ")", "\|\|", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sc", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sc", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SCALAR_TO_VECTOR", "&&", "Sc", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "{", "if", "(", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "Sc", "=", "Extract128BitVector", "(", "Sc", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Sc", ")", ";", "}", "Ld", "=", "Sc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "\|\|", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", ";", "bool", "hasRegVer", "=", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "Ld", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";", "if", "(", "!", "ConstSplatVal", "&&", "(", "(", "!", "Sc", ".", "hasOneUse", "(", ")", "\|\|", "!", "Ld", ".", "hasOneUse", "(", ")", ")", "&&", "!", "hasRegVer", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "unsigned", "ScalarSize", "=", "Ld", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "bool", "IsGE256", "=", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "if", "(", "ConstSplatVal", "&&", "(", "Subtarget", ".", "hasAVX2", "(", ")", "\|\|", "OptForSize", ")", ")", "{", "EVT", "CVT", "=", "Ld", ".", "getValueType", "(", ")", ";", "assert", "(", "!", "CVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Must not broadcast a vector type", "<STR_LIT>", ")", ";", "if", "(", "ScalarSize", "==", "<NUM_LIT>", "\|\|", "(", "IsGE256", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", "\|\|", "(", "OptForSize", "&&", "(", "ScalarSize", "==", "<NUM_LIT>", "\|\|", "Subtarget", ".", "hasAVX2", "(", ")", ")", ")", ")", "{", "const", "Constant", "", "C", "=", "nullptr", ";", "if", "(", "ConstantSDNode", "", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CI", "->", "getConstantIntValue", "(", ")", ";", "else", "if", "(", "ConstantFPSDNode", "*", "CF", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Ld", ")", ")", "C" ]
LLVM	PowerPC	CPP	program_repair	CPU	617,863	[ "<FIXS>", "unsigned", "Opcode", "=", "(", "InVT", "==", "MVT", "::", "i64", ")", "?", "PPC", "::", "ANDI8o", ":", "PPC", "::", "ANDIo", ";", "<FIXE>" ]	[ "assert", "(", "(", "InVT", "==", "MVT", "::", "i64", "\|\|", "InVT", "==", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Invalid input type for ANDIo_1_EQ_BIT", "<STR_LIT>", ")", ";", "<BUGS>", "unsigned", "Opcode", "=", "(", "InVT", "==", "MVT", "::", "i64", ")", "?", "PPC", "::", "ANDIo8", ":", "PPC", "::", "ANDIo", ";", "<BUGE>", "SDValue", "AndI", "(", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "InVT", ",", "MVT", "::", "Glue", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "InVT", ")", ")", "," ]
LLVM	LM32	CPP	code_generation	MPU	617,864	[ "void", "LM32RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "", "MFrmInf", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", "useFP", "=", "TFI", "->", "hasFP", "(", "MF", ")", ";", "unsigned", "FPRegToUse", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "useFP", ")", "{", "FPRegToUse", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Object has misaligned stack offset", "<STR_LIT>", ")", ";", "int", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nFunction : ", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "FrameIndex : ", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "FrameOffset : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "StackSize : ", "<STR_LIT>", "<<", "StackSize", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "AdjustedOffset : ", "<STR_LIT>", "<<", "Offset", "+", "StackSize", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "FPreg : ", "<STR_LIT>", "<<", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "==", "FPRegToUse", ")", "?", "<STR_LIT>", "FP", "<STR_LIT>", ":", "<STR_LIT>", "SP", "<STR_LIT>", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "getImm() : ", "<STR_LIT>", "<<", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "isFixed : ", "<STR_LIT>", "<<", "MFrmInf", "->", "isFixedObjectIndex", "(", "FrameIndex", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "isSpill : ", "<STR_LIT>", "<<", "MFrmInf", "->", "isSpillSlotObjectIndex", "(", "FrameIndex", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "useFP", ")", "{", "Offset", "+=", "StackSize", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Misaligned stack offset", "<STR_LIT>", ")", ";", "Offset", "+=", "Subtarget", ".", "hasSPBias", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Offset from biased SP: ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Offset from FP/SP : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "Offset", ">=", "-", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FPRegToUse", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unimplemented - frame index limited to 32767 byte offset.", "<STR_LIT>", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<--RESULT->\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "errs", "(", ")", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";", "return", ";", "}" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
GCC	loongarch	CPP	stmt_completion	CPU	617,865	[ "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vmaddwod_h_bu_b", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", "," ]
GCC	sh	MD	stmt_completion	CPU	617,866	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	rs6000	CPP	program_repair	CPU	617,867	[ "<FIXS>", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "<FIXE>" ]	[ "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "<BUGS>", "global_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "<BUGE>", "call_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_really_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,868	[ "RetVal1", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";" ]	[ "RetVal2", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", ";", "}", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "{", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,869	[ ";" ]	[ "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "assert", "(", "Reg", "<", "<NUM_LIT>", "U", "&&", "<STR_LIT>", "Register out of range", "<STR_LIT>", ")", ";", "unsigned", "Bit", "=", "(", "<NUM_LIT>", "u", "<<", "Reg", ")", ";", "Mask", "\|=", "Bit", ";", "}", "if", "(", "Mask", "==", "<NUM_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ".seh_save_fregs missing registers", "<STR_LIT>", ")", ";", "unsigned", "First", "=", "<NUM_LIT>", ";", "while", "(", "(", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "First", "++", ";", "Mask", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "(", "(", "Mask", "+", "<NUM_LIT>", ")", "&", "Mask", ")", "!=", "<NUM_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ".seh_save_fregs must take a contiguous range of registers", "<STR_LIT>", ")", ";", "unsigned", "Last", "=", "First", ";", "while", "(", "(", "Mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "Last", "++" ]
GCC	pa	CPP	stmt_completion	CPU	617,870	[ ")", ";" ]	[ "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "r_tramp", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "{", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "fnaddr", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "chain_value", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "r_tramp", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "start_addr", ",", "r_tramp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "TRAMPOLINE_CODE_SIZE", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "end_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "line_length", ",", "GEN_INT", "(", "MIN_CACHELINE_SIZE", ")" ]
GCC	microblaze	CPP	program_repair	MPU	617,871	[ "<FIXS>", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "case", "E_VOIDmode", ":", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "<FIXE>", "<FIXS>", "case", "E_BLKmode", ":", "<FIXE>" ]	[ "cum", "->", "last_arg_fp", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "<BUGS>", "case", "SFmode", ":", "case", "DFmode", ":", "case", "VOIDmode", ":", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "DImode", ":", "case", "TImode", ":", "<BUGE>", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "default", ":", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_INT", "\|\|", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", ";", "<BUGS>", "case", "BLKmode", ":", "<BUGE>", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "}" ]
GCC	i386	CPP	code_generation	CPU	617,872	[ "void", "ix86_expand_fp_absneg_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "set", ",", "dst", ",", "src", ";", "bool", "use_sse", "=", "false", ";", "bool", "vector_mode", "=", "VECTOR_MODE_P", "(", "mode", ")", ";", "machine_mode", "vmode", "=", "mode", ";", "rtvec", "par", ";", "if", "(", "vector_mode", "\|\|", "mode", "==", "TFmode", "\|\|", "mode", "==", "HFmode", ")", "{", "use_sse", "=", "true", ";", "if", "(", "mode", "==", "HFmode", ")", "vmode", "=", "V8HFmode", ";", "}", "else", "if", "(", "TARGET_SSE_MATH", ")", "{", "use_sse", "=", "SSE_FLOAT_MODE_P", "(", "mode", ")", ";", "if", "(", "mode", "==", "SFmode", ")", "vmode", "=", "V4SFmode", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "vmode", "=", "V2DFmode", ";", "}", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "set", "=", "gen_rtx_fmt_e", "(", "code", ",", "mode", ",", "src", ")", ";", "set", "=", "gen_rtx_SET", "(", "dst", ",", "set", ")", ";", "if", "(", "use_sse", ")", "{", "rtx", "mask", ",", "use", ",", "clob", ";", "mask", "=", "ix86_build_signbit_mask", "(", "vmode", ",", "vector_mode", ",", "code", "==", "ABS", ")", ";", "use", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "mask", ")", ";", "if", "(", "vector_mode", "\|\|", "mode", "==", "TFmode", ")", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "use", ")", ";", "else", "{", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "use", ",", "clob", ")", ";", "}", "}", "else", "{", "rtx", "clob", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clob", ")", ";", "}", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "par", ")", ")", ";", "}" ]	[ "Generate", "code", "for", "floating", "point", "ABS", "or", "NEG", "." ]
LLVM	PowerPC	CPP	program_repair	CPU	617,873	[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "FIPtr", ".", "getValueType", "(", ")", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "!", "i32Stack", ")", "{", "FIPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "FIPtr", ".", "getValueType", "(", ")", ",", "FIPtr", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "FIPtr", ".", "getValueType", "(", ")", ")", ")", ";", "<BUGE>", "MPI", "=", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	617,874	[ "]", ">", ";" ]	[ "def", "am_sve_fi", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	617,875	[ "}" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Ins", "[", "i", "]", ".", "ArgVT", "==", "Ins", "[", "i", "]", ".", "VT", ")", "{", "OrigIns", ".", "push_back", "(", "Ins", "[", "i", "]", ")", ";", "continue", ";", "}", "EVT", "VT", ";", "if", "(", "Ins", "[", "i", "]", ".", "ArgVT", ".", "isVector", "(", ")", "&&", "!", "Ins", "[", "i", "]", ".", "VT", ".", "isVector", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "ArgVT", ".", "getVectorElementType", "(", ")", ";", "}", "else", "if", "(", "Ins", "[", "i", "]", ".", "VT", ".", "isVector", "(", ")", "&&", "Ins", "[", "i", "]", ".", "ArgVT", ".", "isVector", "(", ")", "&&", "Ins", "[", "i", "]", ".", "ArgVT", ".", "getVectorElementType", "(", ")", "!=", "Ins", "[", "i", "]", ".", "VT", ".", "getVectorElementType", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "ArgVT", ";", "}", "else", "{", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "}", "ISD", "::", "InputArg", "Arg", "(", "Ins", "[", "i", "]", ".", "Flags", ",", "VT", ",", "VT", ",", "Ins", "[", "i", "]", ".", "Used", ",", "Ins", "[", "i", "]", ".", "OrigArgIndex", ",", "Ins", "[", "i", "]", ".", "PartOffset", ")", ";", "OrigIns", ".", "push_back", "(", "Arg", ")", ";", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	617,876	[ "->", "addLiveIn", "(", "Reg", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock" ]
GCC	nds32	MD	stmt_completion	CPU	617,877	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	617,878	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	stmt_completion	CPU	617,879	[ "bytes", ";" ]	[ "class", "BinaryVRSd", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ">", ":", "InstVRSd", "<", "opcode", ",", "(", "outs", "VR128", ":", "$", "V1", ")", ",", "(", "ins", "GR32", ":", "$", "R3", ",", "bdaddr12only", ":", "$", "BD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "V1", ",", "(", "operator", "GR32", ":", "$", "R3", ",", "bdaddr12only", ":", "$", "BD2", ")", ")", "]", ">", "{", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "AccessBytes", "=" ]
LLVM	ARM	TD	stmt_completion	CPU	617,880	[ ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,881	[ "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]	[ "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", "&&", "cmode", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv2f32", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	617,882	[ "(", "_", "_", "v4si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_sub_epi32", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", "," ]
LLVM	Cpu0	CPP	stmt_completion	CPU	617,883	[ "<STR_LIT>", ";" ]	[ "}", "else", "{", "TheTriple", "=", "TT", ".", "substr", "(", "<NUM_LIT>", ",", "DashPosition", ")", ";", "}", "if", "(", "TheTriple", "==", "<STR_LIT>", "cpu0", "<STR_LIT>", "\|\|", "TheTriple", "==", "<STR_LIT>", "cpu0el", "<STR_LIT>", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "\|\|", "CPU", "==", "<STR_LIT>", "cpu032", "<STR_LIT>", ")", "{", "Cpu0ArchFeature", "=", "<STR_LIT>", "+cpu032" ]
LLVM	AMDGPU	TD	program_repair	GPU	617,884	[ "<FIXS>", "(", "inst", "$", "ptr", ",", "Offset", ":", "$", "offset", ",", "(", "i1", "gds", ")", ")", "<FIXE>" ]	[ "class", "DSReadPat", "DS_Pseudo", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ",", "int", "gds", "=", "<NUM_LIT>", ">", ":", "GCNPat", "(", "vt", "(", "frag", "(", "DS1Addr1Offset", "i32", ":", "$", "ptr", ",", "i32", ":", "$", "offset", ")", ")", ")", ",", "<BUGS>", "(", "inst", "$", "ptr", ",", "offset", ":", "$", "offset", ",", "(", "i1", "gds", ")", ")", "<BUGE>", ">", ";", "multiclass", "DSReadPat_mc", "DS_Pseudo", "inst", ",", "ValueType", "vt", ",", "string", "frag", ">", "{" ]
GCC	sh	CPP	code_generation	CPU	617,885	[ "bool", "sh_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "SPECIAL_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "regno", "==", "FPUL_REG", ")", "return", "(", "mode", "==", "SImode", "\|\|", "mode", "==", "SFmode", ")", ";", "if", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "mode", "==", "SFmode", ")", "return", "true", ";", "if", "(", "mode", "==", "V2SFmode", ")", "{", "if", "(", "(", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "regno", "-", "FIRST_FP_REG", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "\|\|", "GENERAL_REGISTER_P", "(", "regno", ")", ")", ")", "return", "true", ";", "else", "return", "false", ";", "}", "if", "(", "mode", "==", "V4SFmode", ")", "{", "if", "(", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "regno", "-", "FIRST_FP_REG", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "\|\|", "GENERAL_REGISTER_P", "(", "regno", ")", ")", "return", "true", ";", "else", "return", "false", ";", "}", "if", "(", "mode", "==", "V16SFmode", ")", "{", "if", "(", "TARGET_SHMEDIA", ")", "{", "if", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "regno", "-", "FIRST_FP_REG", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "true", ";", "else", "return", "false", ";", "}", "else", "return", "regno", "==", "FIRST_XD_REG", ";", "}", "if", "(", "FP_REGISTER_P", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "SFmode", "\|\|", "mode", "==", "SImode", "\|\|", "(", "(", "TARGET_SH2E", "\|\|", "TARGET_SHMEDIA", ")", "&&", "mode", "==", "SCmode", ")", "\|\|", "(", "(", "(", "(", "TARGET_SH4", "\|\|", "TARGET_SH2A_DOUBLE", ")", "&&", "mode", "==", "DFmode", ")", "\|\|", "mode", "==", "DCmode", "\|\|", "(", "TARGET_SHMEDIA", "&&", "(", "mode", "==", "DFmode", "\|\|", "mode", "==", "DImode", "\|\|", "mode", "==", "V2SFmode", "\|\|", "mode", "==", "TImode", ")", ")", ")", "&&", "(", "(", "regno", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "\|\|", "(", "(", "TARGET_SH4", "\|\|", "TARGET_SHMEDIA", ")", "&&", "mode", "==", "TImode", "&&", "(", "(", "regno", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "return", "false", ";", "}", "if", "(", "XD_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "DFmode", ";", "if", "(", "TARGET_REGISTER_P", "(", "regno", ")", ")", "return", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "SImode", "\|\|", "mode", "==", "PDImode", ")", ";", "if", "(", "regno", "==", "PR_REG", ")", "return", "mode", "==", "SImode", ";", "if", "(", "regno", "==", "FPSCR_REG", ")", "return", "mode", "==", "SImode", ";", "if", "(", "!", "optimize", "&&", "TARGET_SHMEDIA32", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "n", "=", "GET_MODE_SIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "if", "(", "regno", ">=", "FIRST_GENERAL_REG", "+", "<NUM_LIT>", "-", "n", "+", "<NUM_LIT>", "&&", "regno", "<=", "FIRST_GENERAL_REG", "+", "<NUM_LIT>", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Return", "true", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", ".", "We", "can", "allow", "any", "mode", "in", "any", "general", "register", ".", "The", "special", "registers", "only", "allow", "SImode", ".", "Do", "n't", "allow", "any", "mode", "in", "the", "PR", ".", "We", "can", "not", "hold", "DCmode", "values", "in", "the", "XD", "registers", "because", "alter_reg", "handles", "subregs", "of", "them", "incorrectly", ".", "We", "could", "work", "around", "this", "by", "spacing", "the", "XD", "registers", "like", "the", "DR", "registers", ",", "but", "this", "would", "require", "additional", "memory", "in", "every", "compilation", "to", "hold", "larger", "register", "vectors", ".", "We", "could", "hold", "SFmode", "/", "SCmode", "values", "in", "XD", "registers", ",", "but", "that", "would", "require", "a", "tertiary", "reload", "when", "reloading", "from", "/", "to", "memory", ",", "and", "a", "secondary", "reload", "to", "reload", "from", "/", "to", "general", "regs", ";", "that", "seems", "to", "be", "a", "losing", "proposition", ".", "We", "want", "to", "allow", "TImode", "FP", "regs", "so", "that", "when", "V4SFmode", "is", "loaded", "as", "TImode", ",", "it", "wo", "n't", "be", "ferried", "through", "GP", "registers", "first", "." ]
GCC	dsp16xx	MD	next_suggestion	DSP	617,886	[ "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ge", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	i386	MD	next_suggestion	CPU	617,887	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "<", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "<", "ssehalfvecmode", ">", "(", "vec_select", ":", "<", "ssehalfvecmode", ">", "(", "match_operand", ":", "V8FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "<", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,888	[ "(", "V", ")", ")", "return", "GreaterThanTypeSize", "(", "ZExt", ")", ";" ]	[ "if", "(", "auto", "", "Store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "V", ")", ")", "return", "LessOrEqualTypeSize", "(", "Store", "->", "getValueOperand", "(", ")", ")", ";", "if", "(", "auto", "", "Return", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "LessOrEqualTypeSize", "(", "Return", "->", "getReturnValue", "(", ")", ")", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,889	[ "}", "else", "{" ]	[ "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "isOrigArg", "(", ")", ")", "{", "std", "::", "advance", "(", "CurOrigArg", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "getOrigArgIndex", "(", ")", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "getOrigArgIndex", "(", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2f64", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "dl", ",", "MVT", "::", "v2f64", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", ")", "{", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "f16", "\|\|", "RegVT", "==", "MVT", "::", "bf16", ")", "RC", "=", "&", "ARM", "::", "HPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "ARM", "::", "SPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", "\|\|", "RegVT", "==", "MVT", "::", "v4f16", "\|\|", "RegVT", "==", "MVT", "::", "v4bf16", ")", "RC", "=", "&", "ARM", "::", "DPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "v2f64", "\|\|", "RegVT", "==", "MVT", "::", "v8f16", "\|\|", "RegVT", "==", "MVT", "::", "v8bf16", ")", "RC", "=", "&", "ARM", "::", "QPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "ARM", "::", "tGPRRegClass", ":", "&", "ARM", "::", "GPRRegClass", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "ARM", "::", "R0", "&&", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "Flags", ".", "isReturned", "(", ")", ")", "{", "AFI", "->", "setPreservesR0", "(", ")", ";", "}", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f16", "\|\|", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "bf16", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasFullFP16", "(", ")", "&&", "<STR_LIT>", "Lowering half precision fp argument without full fp16 support", "<STR_LIT>", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "getIntegerVT", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", ",", "ArgValue", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	617,890	[ "O", "<<", "<STR_LIT>", "APSR_", "<STR_LIT>", ";" ]	[ "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "SYSm", "&=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "ARM", "::", "t2MSR_M", "&&", "FeatureBits", "[", "ARM", "::", "HasV7Ops", "]", ")", "{", "auto", "TheReg", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "auto", "TheReg", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "O", "<<", "SYSm", ";", "return", ";", "}", "unsigned", "SpecRegRBit", "=", "Op", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "<NUM_LIT>", "\|\|", "Mask", "==", "<NUM_LIT>", "\|\|", "Mask", "==", "<NUM_LIT>", ")", ")", "{" ]
GCC	i386	MD	program_repair	CPU	617,891	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	617,892	[ "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	617,893	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "base", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "offset", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	617,894	[ "Opc", ")", ",", "DestReg", ")", ";" ]	[ "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "ARM", "::", "SP", ")", "{", "assert", "(", "BaseReg", "==", "ARM", "::", "SP", "&&", "<STR_LIT>", "Unexpected!", "<STR_LIT>", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "ARM", "::", "tGPRRegisterClass", ")", ";", "}", "if", "(", "NumBytes", "<=", "<NUM_LIT>", "&&", "NumBytes", ">=", "<NUM_LIT>", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "NumBytes", ">=", "-", "<NUM_LIT>", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tRSB", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "<NUM_LIT>", ",", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "ARM", "::", "tSUBrr", ":", "(", "isHigh", "?", "ARM", "::", "tADDhirr", ":", "ARM", "::", "tADDrr", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(" ]
LLVM	VE	CPP	stmt_completion	CPU	617,895	[ ")", ";" ]	[ "addImmOperands", "(", "Inst", ",", "N" ]
GCC	aarch64	CPP	next_suggestion	CPU	617,896	[ "}" ]	[ "unsigned", "int", "elt_bytes", "=", "GET_MODE_UNIT_SIZE", "(", "mem_mode", ")", ";", "rtx", "shift", "=", "gen_int_mode", "(", "exact_log2", "(", "elt_bytes", ")", ",", "DImode", ")", ";", "args", "[", "shift_idx", "]", "=", "simplify_gen_binary", "(", "ASHIFT", ",", "arg_mode", ",", "args", "[", "shift_idx", "]", ",", "shift", ")", ";", "units", "=", "UNITS_bytes", ";", "}", "bool", "uxtw_p", "=", "(", "TYPE_PRECISION", "(", "scalar_displacement_type", ")", "==", "<NUM_LIT>", "\|\|", "TYPE_UNSIGNED", "(", "scalar_displacement_type", ")", ")", ";", "unsigned", "int", "scale", "=", "(", "units", "==", "UNITS_bytes", "?", "<NUM_LIT>", ":", "GET_MODE_UNIT_SIZE", "(", "mem_mode", ")", ")", ";", "if", "(", "scaled_p", ")", "{", "args", ".", "quick_insert", "(", "argno", "+", "<NUM_LIT>", ",", "GEN_INT", "(", "uxtw_p", ")", ")", ";", "args", ".", "quick_insert", "(", "argno", "+", "<NUM_LIT>", ",", "GEN_INT", "(", "scale", ")", ")", ";", "}", "else", "gcc_assert", "(", "uxtw_p", "&&", "scale", "==", "<NUM_LIT>", ")", ";" ]
GCC	mips	MD	next_suggestion	CPU	617,897	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_COMPARE_AND_SWAP_12", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_sync_loop", "(", "insn", ",", "operands", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	617,898	[ "}", "=", "Rn", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	617,899	[ "return", "MID", ".", "mayLoad", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]	[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "V6_vgathermh_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermw_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermhw_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermhq_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermwq_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermhwq_pseudo", ":", "return", "<NUM_LIT>", ";", "default", ":" ]

LLVM

X86

CPP

next_suggestion

CPU

617,800

[ "std", "::", "memcpy", "(", "reinterpret_cast", "<", "char", "*", ">", "(", "Pos", ")", ",", "reinterpret_cast", "<", "char", "*", ">", "(", "&", "Value", ")", ",", "sizeof", "(", "T", ")", ")", ";" ]

[ "std", "::", "memcpy", "(", "reinterpret_cast", "<", "char", "*", ">", "(", "&", "Value", ")", ",", "reinterpret_cast", "<", "char", "*", ">", "(", "Pos", ")", ",", "sizeof", "(", "T", ")", ")", ";", "Value", "+=", "Delta", ";" ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

617,801

[ "OS", ")", ";" ]

[ "return", "new", "DXILPrettyPrinter", "(" ]

GCC

epiphany

MD

stmt_completion

MPU

617,802

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,803

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

617,804

[ "if", "(", "CallRequiresFnAddressInReg", "(", "Is64Bit", ",", "IsTailCall", ")", ")", "{" ]

[ "}", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ")", ";", "SDValue", "RetAddrFrIdx", ";", "Chain", "=", "EmitTailCallLoadRetAddr", "(", "DAG", ",", "RetAddrFrIdx", ",", "Chain", ",", "IsTailCall", ",", "Is64Bit", ",", "FPDiff", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "SDValue", "StackPtr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "TheCall", "->", "getArg", "(", "i", ")", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "TheCall", "->", "getArgFlags", "(", "i", ")", ";", "bool", "isByVal", "=", "Flags", ".", "isByVal", "(", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "Is64Bit", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RegVT", ".", "isVector", "(", ")", "&&", "RegVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "switch", "(", "VA", ".", "getLocReg", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "RDI", ":", "case", "X86", "::", "RSI", ":", "case", "X86", "::", "RDX", ":", "case", "X86", "::", "RCX", ":", "case", "X86", "::", "R8", ":", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "i64", ",", "Arg", ")", ";", "break", ";", "}", "case", "X86", "::", "XMM0", ":", "case", "X86", "::", "XMM1", ":", "case", "X86", "::", "XMM2", ":", "case", "X86", "::", "XMM3", ":", "case", "X86", "::", "XMM4", ":", "case", "X86", "::", "XMM5", ":", "case", "X86", "::", "XMM6", ":", "case", "X86", "::", "XMM7", ":", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "i64", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "Arg", ")", ";", "Arg", "=", "getMOVL", "(", "DAG", ",", "dl", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v2i64", ")", ",", "Arg", ")", ";", "break", ";", "}", "}", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "if", "(", "!", "IsTailCall", "||", "(", "IsTailCall", "&&", "isByVal", ")", ")", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "X86StackPtr", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "LowerMemOpCallTo", "(", "TheCall", ",", "DAG", ",", "StackPtr", ",", "VA", ",", "Chain", ",", "Arg", ",", "Flags", ")", ")", ";", "}", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "if", "(", "!", "IsTailCall", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "CallRequiresGOTPtrInReg", "(", "Is64Bit", ",", "IsTailCall", ")", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "X86", "::", "EBX", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}" ]

GCC

spu

CPP

stmt_completion

MPU

617,805

[ "lab", ")", "{" ]

[ "static", "rtx", "get_branch_target", "(", "rtx_insn", "*", "branch", ")", "{", "if", "(", "JUMP_P", "(", "branch", ")", ")", "{", "rtx", "set", ",", "src", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "branch", ")", ")", "==", "RETURN", ")", "return", "gen_rtx_REG", "(", "SImode", ",", "LINK_REGISTER_REGNUM", ")", ";", "if", "(", "extract_asm_operands", "(", "PATTERN", "(", "branch", ")", ")", "!=", "NULL", ")", "return", "NULL", ";", "set", "=", "single_set", "(", "branch", ")", ";", "src", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "set", ")", ")", "!=", "PC", ")", "abort", "(", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "IF_THEN_ELSE", ")", "{", "rtx", "lab", "=", "<NUM_LIT>", ";", "rtx", "not", "e", "=", "find_reg_note", "(", "branch", ",", "REG_BR_PROB", ",", "<NUM_LIT>", ")", ";", "if", "(", "not", "e", ")", "{", "int", "prob", "=", "XINT", "(", "not", "e", ",", "<NUM_LIT>", ")", ";", "if", "(", "prob", ">", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "PC", ")", "lab", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "prob", "<", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "PC", ")", "lab", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "}", "if", "(" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

617,806

[ "}" ]

[ "if", "(", "TII", "->", "findCommutedOpIndices", "(", "Insert", ",", "Operand0", ",", "Operand1", ")", ")", "{", "TII", "->", "commuteInstruction", "(", "Insert", ",", "false", ",", "Operand0", ",", "Operand1", ")", ";", "TreeWalker", ".", "ResetTopOperands", "(", "Insert", ")", ";", "TentativelyCommuting", "=", "true", ";", "Declined", "=", "false", ";", "}", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,807

[ ">", "PHIRegionIndices", ",", "unsigned", "Index", ")", "{" ]

[ "static", "bool", "isPHIRegionIndex", "(", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>" ]

LLVM

ARM

CPP

code_generation

CPU

617,808

[ "MachineInstr", "*", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "*", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MOVCCr", "||", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2MOVCCr", ")", "&&", "<STR_LIT>", "Unknown select instruction", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "bool", "Invert", "=", "!", "DefMI", ";", "if", "(", "!", "DefMI", ")", "DefMI", "=", "canFoldIntoMOVCC", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "this", ")", ";", "if", "(", "!", "DefMI", ")", "return", "nullptr", ";", "MachineOperand", "FalseReg", "=", "MI", "->", "getOperand", "(", "Invert", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "PreviousClass", "=", "MRI", ".", "getRegClass", "(", "FalseReg", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "PreviousClass", ")", ")", "return", "nullptr", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "DefMI", "->", "getDesc", "(", ")", ",", "DestReg", ")", ";", "const", "MCInstrDesc", "&", "DefDesc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DefDesc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", "&&", "!", "DefDesc", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ";", "++", "i", ")", "NewMI", ".", "addOperand", "(", "DefMI", "->", "getOperand", "(", "i", ")", ")", ";", "unsigned", "CondCode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Invert", ")", "NewMI", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "CondCode", ")", ")", ")", ";", "else", "NewMI", ".", "addImm", "(", "CondCode", ")", ";", "NewMI", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMI", "->", "hasOptionalDef", "(", ")", ")", "AddDefaultCC", "(", "NewMI", ")", ";", "FalseReg", ".", "setImplicit", "(", ")", ";", "NewMI", ".", "addOperand", "(", "FalseReg", ")", ";", "NewMI", "->", "tieOperands", "(", "<NUM_LIT>", ",", "NewMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "SeenMIs", ".", "insert", "(", "NewMI", ")", ";", "SeenMIs", ".", "erase", "(", "DefMI", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "NewMI", ";", "}" ]

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

617,809

[ "SE", ",", "PP", ")", ";" ]

[ "void", "PPCTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

617,810

[ ">", ";" ]

[ "def", "am_indexed7s128", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]" ]

LLVM

Mips

TD

next_suggestion

CPU

617,811

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "hint", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "funct", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

617,812

[ ",", "<NUM_LIT>", ",", "false", ")", ";" ]

[ "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MFI", ",", "None", ")", "&&", "<STR_LIT>", "SGPR spill should have been removed in SILowerSGPRSpills", "<STR_LIT>", ")", ";", "if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", "RegScavenger required if spilling", "<STR_LIT>", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", "->", "getSpillSize", "(", "AMDGPU", "::", "SGPR_32RegClass", ")" ]

GCC

vax

MD

next_suggestion

CPU

617,813

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

617,814

[ "_", "_", "artificial__", ")", ")", "_", "mm_castpd_ph", "(", "_", "_", "m128d", "_", "_", "a", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", "," ]

LLVM

X86

CPP

program_repair

CPU

617,815

[ "<FIXS>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "SrcReg", ",", "getUndefRegState", "(", "isUndef", ")", "|", "getKillRegState", "(", "isKill", ")", ")", ";", "<FIXE>" ]

[ "SrcReg", ",", "isKill", ",", "isUndef", ",", "ImplicitOp", ")", ")", "return", "nullptr", ";", "<BUGS>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "SrcReg", ",", "getUndefRegState", "(", "isUndef", ")", "|", "getKillRegState", "(", "isKill", ")", ")", ";", "<BUGE>", "if", "(", "ImplicitOp", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ")", "MIB", ".", "addOperand", "(", "ImplicitOp", ")", ";" ]

GCC

rs6000

CPP

code_generation

CPU

617,816

[ "static", "unsigned", "int", "insn_is_swappable_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ",", "unsigned", "int", "*", "special", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "<NUM_LIT>", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "int", "i", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "rtx", "rhs", "=", "SET_SRC", "(", "body", ")", ";", "if", "(", "!", "MEM_P", "(", "rhs", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "SH_NOSWAP_LD", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "UNSPEC", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "VEC_SELECT", ")", "{", "rtx", "lhs", "=", "SET_DEST", "(", "body", ")", ";", "if", "(", "!", "MEM_P", "(", "lhs", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "lhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "SH_NOSWAP_ST", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VSX_CVDPSPN", ")", "{", "df_ref", "def", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "return", "<NUM_LIT>", ";", "for", "(", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "rtx", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "rtx", "use_body", "=", "PATTERN", "(", "use_insn", ")", ";", "if", "(", "GET_CODE", "(", "use_body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "use_body", ")", ")", "!=", "UNSPEC", "||", "XINT", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_VSX_XXSPLTW", "||", "XVECEXP", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DFmode", "||", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DImode", ")", ")", "{", "*", "special", "=", "SH_CONCAT", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "PARALLEL", ")", "{", "rtx", "expr", "=", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "expr", ")", "==", "SET", "&&", "v2df_reduction_p", "(", "SET_SRC", "(", "expr", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VPERM", "&&", "XVECLEN", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "REG_P", "(", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "mask_reg", "=", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "if", "(", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "mask_reg", ")", ")", "{", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "def_link", "&&", "!", "def_link", "->", "next", "&&", "const_load_sequence_p", "(", "insn_entry", ",", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ")", ")", "{", "*", "special", "=", "SH_VPERM", ";", "return", "<NUM_LIT>", ";", "}", "}", "}", "return", "rtx_is_swappable_p", "(", "body", ",", "special", ")", ";", "}" ]

[ "Return", "1", "iff", "INSN", "is", "an", "operand", "that", "will", "not", "be", "affected", "by", "having", "vector", "doublewords", "swapped", "in", "memory", "(", "in", "which", "case", "*", "SPECIAL", "is", "unchanged", ")", ",", "or", "that", "can", "be", "modified", "to", "be", "correct", "if", "vector", "doublewords", "are", "swapped", "in", "memory", "(", "in", "which", "case", "*", "SPECIAL", "is", "changed", "to", "a", "value", "indicating", "how", ")", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

617,817

[ ")", ")", ";" ]

[ "void", "eraseMatchingBitGroups", "(", "function_ref", "<", "bool", "(", "const", "BitGroup", "&", ")", ">", "F", ")", "{", "BitGroups", ".", "erase", "(", "remove_if", "(", "BitGroups", ",", "F", ")", ",", "BitGroups", ".", "end", "(" ]

GCC

i386

CPP

stmt_completion

CPU

617,818

[ "record_p", ")", "{" ]

[ "void", "ix86_print_patchable_function_entry", "(", "FILE", "*", "file", ",", "unsigned", "HOST_WIDE_INT", "patch_area_size", ",", "bool" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,819

[ ">", ";" ]

[ "def", "M2_mmaculs_s1", ":", "T_M2_vmpy_acc_sat", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

AMDGPU

TD

program_repair

GPU

617,820

[ "<FIXS>", "let", "SubtargetPredicate", "=", "isVI", ",", "DisableSIDecoder", "=", "<NUM_LIT>", "in", "{", "<FIXE>" ]

[ "}", "<BUGS>", "let", "SubtargetPredicate", "=", "isVI", "in", "{", "<BUGE>", "defm", "V_LSHLREV_B64", ":", "VOP3Inst", "vop3", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "<STR_LIT>", ",", "VOP_I64_I32_I64" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,821

[ "}" ]

[ "bool", "defaultTokenHasSuffix", "(", ")", "const", "{", "StringRef", "Token", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";", "return", "Token", ".", "endswith", "(", "<STR_LIT>", "_e32", "<STR_LIT>", ")", "||", "Token", ".", "endswith", "(", "<STR_LIT>", "_e64", "<STR_LIT>", ")", "||", "Token", ".", "endswith", "(", "<STR_LIT>", "_dpp", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,822

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vaddubs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,823

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

617,824

[ "}" ]

[ "static", "void", "invert_find_roots", "(", "const", "NodeVect", "&", "Nodes", ",", "NodeChildrenMap", "&", "NCM", ",", "NodeVect", "&", "Roots", ")", "{", "typedef", "NodeVect", "::", "const_iterator", "const_iterator", ";", "for", "(", "const_iterator", "I", "=", "Nodes", ".", "begin", "(", ")", ",", "E", "=", "Nodes", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "GepNode", "*", "N", "=", "*", "I", ";", "if", "(", "N", "->", "Flags", "&", "GepNode", "::", "Root", ")", "{", "Roots", ".", "push_back", "(", "N", ")", ";", "continue", ";", "}", "GepNode", "*", "PN", "=", "N", "->", "Parent", ";", "NCM", "[", "PN", "]", ".", "push_back", "(", "N", ")", ";", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,825

[ "return", "false", ";" ]

[ "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "parseComma", "(", ")", "||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFISaveReg", "(", "Reg", ",", "Offset", ")", ";" ]

GCC

sparc

CPP

next_suggestion

CPU

617,826

[ "}" ]

[ "bool", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "pic_address_needs_scratch", "(", "x", ")", ")", "return", "false", ";", "if", "(", "sparc_tls_referenced_p", "(", "x", ")", ")", "return", "false", ";", "return", "true", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

617,827

[ "const", "MCInstrDesc", "*", "DupMCID", "=", "&", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "std", "::", "map", "<", "unsigned", ",", "bool", ">", "VecInstElemTable", ";", "const", "MCInstrDesc", "*", "IndexMulMCID", "=", "&", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,828

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

617,829

[ ")" ]

[ "(", "define_automaton", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

617,830

[ ",", "_", "_", "C", ",", "(", "_", "_", "v2df", ")", "_", "_", "W", ",", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_reducesd_mask_round", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B" ]

GCC

mips

CPP

stmt_completion

CPU

617,831

[ ")", "flags", "|=", "MASK_MIPS16", "|", "MASK_MICROMIPS", ";" ]

[ "unsigned", "int", "flags", "=", "<NUM_LIT>", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "nocompression", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,832

[ "}" ]

[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

617,833

[ "CC_Vmode", ",", "CC_REGNUM", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC_V", "(", "plus", ":", "DI", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "sign_extend", ":", "DI", "(", "plus", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(" ]

GCC

aarch64

MD

next_suggestion

CPU

617,834

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPI", "(", "minus", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "ltu", ":", "GPI", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

617,835

[ "(", "pc", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

arm

MD

next_suggestion

CPU

617,836

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "VDQI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQI", "[", "(", "match_operand", ":", "VDQI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ASHIFT_SIGNED", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

visium

MD

stmt_completion

Virtual ISA

617,837

[ "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]

LLVM

ARM

TD

next_suggestion

CPU

617,838

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

617,839

[ "constrainSelectedInstRegOperands", "(", "AndInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";" ]

[ "if", "(", "SrcTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "unsigned", "AndOpc", ";", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "X86", "::", "AND8ri", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "X86", "::", "AND16ri8", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "X86", "::", "AND32ri8", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "X86", "::", "AND64ri8", ";", "else", "return", "false", ";", "unsigned", "DefReg", "=", "SrcReg", ";", "if", "(", "DstTy", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "DefReg", "=", "MRI", ".", "createVirtualRegister", "(", "getRegClass", "(", "DstTy", ",", "DstReg", ",", "MRI", ")", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "DefReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "X86", "::", "sub_8bit", ")", ";", "}", "MachineInstr", "&", "AndInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "DefReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,840

[ "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{" ]

[ "def", "A2_vminb", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

617,841

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";" ]

[ "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "Mips", "::", "sub_lo", ")", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "Mips", "::", "sub_hi", ")", ",", "true", ")", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg0", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", "+", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg0", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "else", "{", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "<NUM_LIT>", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "if", "(", "MipsFI", "->", "callsEhReturn", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "isABI_N64", "(", ")", "?", "&", "Mips", "::", "GPR64RegClass", ":", "&", "Mips", "::", "GPR32RegClass", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "ehDataReg", "(", "I", ")", ")", ")", "MBB", ".", "addLiveIn", "(", "ehDataReg", "(", "I", ")", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "ehDataReg", "(", "I", ")", ",", "false", ",", "MipsFI", "->", "getEhDataRegFI", "(", "I", ")", ",", "RC", ",", "&", "RegInfo", ")", ";", "}", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "MipsFI", "->", "getEhDataRegFI", "(", "I", ")", ")", ";", "unsigned", "Reg", "=", "MRI", "->", "getDwarfRegNum", "(", "ehDataReg", "(", "I", ")", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "Reg", ",", "Offset", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,842

[ "}" ]

[ "class", "UDFType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "uimm16", ":", "$", "imm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

LLVM

M680x0

CPP

next_suggestion

MPU

617,843

[ "return", "TM", ".", "isPositionIndependent", "(", ")", ";" ]

[ "bool", "M680x0Subtarget", "::", "isPositionIndependent", "(", ")", "const", "{" ]

GCC

i386

CPP

stmt_completion

CPU

617,844

[ "_", "_", "v32hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psraw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(" ]

LLVM

PowerPC

TD

next_suggestion

CPU

617,845

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bi", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "aa", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lk", ";" ]

LLVM

ARM

CPP

program_repair

CPU

617,846

[ "<FIXS>", "StringRef", "Mnemonic", ")", "{", "<FIXE>" ]

[ "bool", "ARMAsmParser", "::", "ParseOperand", "(", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "<BUGS>", "bool", "hasCoprocOp", ")", "{", "<BUGE>", "SMLoc", "S", ",", "E", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

617,847

[ "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Interval %i to %i has %i bytes\\n", "<STR_LIT>", ",", "INSN_UID", "(", "start", ")", ",", "INSN_UID", "(", "insn", ")", ",", "nbytes", ")", ";" ]

[ "if", "(", "LABEL_P", "(", "insn", ")", ")", "{", "align_flags", "alignment", "=", "label_to_alignment", "(", "insn", ")", ";", "int", "align", "=", "alignment", ".", "levels", "[", "<NUM_LIT>", "]", ".", "log", ";", "int", "max_skip", "=", "alignment", ".", "levels", "[", "<NUM_LIT>", "]", ".", "maxskip", ";", "if", "(", "max_skip", ">", "<NUM_LIT>", ")", "max_skip", "=", "<NUM_LIT>", ";", "if", "(", "align", "<=", "<NUM_LIT>", "||", "(", "align", "<=", "<NUM_LIT>", "&&", "max_skip", "!=", "(", "<NUM_LIT>", "<<", "align", ")", "-", "<NUM_LIT>", ")", ")", "max_skip", "=", "<NUM_LIT>", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Label %i with max_skip %i\\n", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "max_skip", ")", ";", "if", "(", "max_skip", ")", "{", "while", "(", "nbytes", "+", "max_skip", ">=", "<NUM_LIT>", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "<NUM_LIT>", ")", "||", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "ix86_min_insn_size", "(", "start", ")", ";", "}", "}", "continue", ";", "}", "min_size", "=", "ix86_min_insn_size", "(", "insn", ")", ";", "nbytes", "+=", "min_size", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Insn %i estimated to %i bytes\\n", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "min_size", ")", ";", "if", "(", "(", "JUMP_P", "(", "insn", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", "<", "<NUM_LIT>", ")", "||", "CALL_P", "(", "insn", ")", ")", "njumps", "++", ";", "else", "continue", ";", "while", "(", "njumps", ">", "<NUM_LIT>", ")", "{", "start", "=", "NEXT_INSN", "(", "start", ")", ";", "if", "(", "(", "JUMP_P", "(", "start", ")", "&&", "asm_noperands", "(", "PATTERN", "(", "start", ")", ")", "<", "<NUM_LIT>", ")", "||", "CALL_P", "(", "start", ")", ")", "njumps", "--", ",", "isjump", "=", "true", ";", "else", "isjump", "=", "false", ";", "nbytes", "-=", "ix86_min_insn_size", "(", "start", ")", ";", "}", "gcc_assert", "(", "njumps", ">=", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

617,848

[ "L_bit", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "P_bit", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]

GCC

aarch64

CPP

next_suggestion

CPU

617,849

[ "break", ";" ]

[ "const", "struct", "aarch64_attribute_info", "*", "p_attr", ";", "bool", "found", "=", "false", ";", "for", "(", "p_attr", "=", "aarch64_attributes", ";", "p_attr", "->", "name", ";", "p_attr", "++", ")", "{", "if", "(", "strcmp", "(", "str_to_check", ",", "p_attr", "->", "name", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "found", "=", "true", ";", "bool", "attr_need_arg_p", "=", "p_attr", "->", "attr_type", "==", "aarch64_attr_custom", "||", "p_attr", "->", "attr_type", "==", "aarch64_attr_enum", ";", "if", "(", "attr_need_arg_p", "^", "(", "arg", "!=", "NULL", ")", ")", "{", "error", "(", "<STR_LIT>", "pragma or attribute %<target(\\\"%s\\\")%> does not accept an argument", "<STR_LIT>", ",", "str_to_check", ")", ";", "return", "false", ";", "}", "if", "(", "invert", "&&", "!", "p_attr", "->", "allow_neg", ")", "{", "error", "(", "<STR_LIT>", "pragma or attribute %<target(\\\"%s\\\")%> does not allow a negated form", "<STR_LIT>", ",", "str_to_check", ")", ";", "return", "false", ";", "}", "switch", "(", "p_attr", "->", "attr_type", ")", "{", "case", "aarch64_attr_custom", ":", "gcc_assert", "(", "p_attr", "->", "handler", ")", ";", "if", "(", "!", "p_attr", "->", "handler", "(", "arg", ")", ")", "return", "false", ";" ]

LLVM

CellSPU

CPP

next_suggestion

MPU

617,850

[ "}" ]

[ "void", "printU16ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "(", "unsigned", "short", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,851

[ "}" ]

[ "bool", "hasOffset3fBug", "(", ")", "const", "{", "return", "HasOffset3fBug", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,852

[ ",", "asm", ",", "ZPR32", ">", ";" ]

[ "def", "_S", ":", "sve_fp_fcmla", "<", "<NUM_LIT>" ]

LLVM

SNES

CPP

next_suggestion

DSP

617,853

[ "}" ]

[ "assert", "(", "(", "Kind", "==", "k_Immediate", "||", "Kind", "==", "k_Memri", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "RegImm", ".", "Imm", ";" ]

GCC

xtensa

MD

stmt_completion

MPU

617,854

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DTPOFF", ")", ")", "]" ]

[ "[", "(", "const", "(", "unspec", "[", "(", "match_operand", ":", "SI" ]

GCC

aarch64

CPP

next_suggestion

CPU

617,855

[ "while", "(", "size", "<", "<NUM_LIT>", ")", "{" ]

[ "static", "unsigned", "HOST_WIDE_INT", "aarch64_replicate_bitmask_imm", "(", "unsigned", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", "=", "GET_MODE_UNIT_PRECISION", "(", "mode", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

617,856

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQIX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQIX", "[", "(", "match_operand", ":", "VDQIX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQIX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VQSUB", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

MSP430

CPP

code_generation

MPU

617,857

[ "const", "TargetRegisterClass", "*", "MSP430RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

617,858

[ "FeaturesRequired", ";" ]

[ "FeatureBitset", "getRequiredFeatures", "(", ")", "const", "{", "return" ]

GCC

loongarch

CPP

code_generation

CPU

617,859

[ "static", "void", "loongarch_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "delta", ")", "{", "HOST_WIDE_INT", "offs", ",", "delta_cur", ";", "int", "i", ";", "machine_mode", "mode", ";", "rtx", "*", "regs", ";", "gcc_assert", "(", "pow2p_hwi", "(", "delta", ")", ")", ";", "HOST_WIDE_INT", "num_reg", "=", "length", "/", "delta", "+", "popcount_hwi", "(", "length", "%", "delta", ")", ";", "regs", "=", "XALLOCAVEC", "(", "rtx", ",", "num_reg", ")", ";", "for", "(", "delta_cur", "=", "delta", ",", "i", "=", "<NUM_LIT>", ",", "offs", "=", "<NUM_LIT>", ";", "offs", "<", "length", ";", "delta_cur", "/", "=", "<NUM_LIT>", ")", "{", "mode", "=", "loongarch_mode_for_move_size", "(", "delta_cur", ")", ";", "for", "(", ";", "offs", "+", "delta_cur", "<=", "length", ";", "offs", "+=", "delta_cur", ",", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "loongarch_emit_move", "(", "regs", "[", "i", "]", ",", "adjust_address", "(", "src", ",", "mode", ",", "offs", ")", ")", ";", "}", "}", "for", "(", "delta_cur", "=", "delta", ",", "i", "=", "<NUM_LIT>", ",", "offs", "=", "<NUM_LIT>", ";", "offs", "<", "length", ";", "delta_cur", "/", "=", "<NUM_LIT>", ")", "{", "mode", "=", "loongarch_mode_for_move_size", "(", "delta_cur", ")", ";", "for", "(", ";", "offs", "+", "delta_cur", "<=", "length", ";", "offs", "+=", "delta_cur", ",", "i", "++", ")", "loongarch_emit_move", "(", "adjust_address", "(", "dest", ",", "mode", ",", "offs", ")", ",", "regs", "[", "i", "]", ")", ";", "}", "}" ]

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

617,860

[ ";" ]

[ "def", "A2_vabswsat", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,861

[ "}" ]

[ "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Value", ">=", "N", "&&", "Value", "<=", "M", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

617,862

[ "=", "CF", "->", "getConstantFPValue", "(", ")", ";" ]

[ "default", ":", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "auto", "*", "BVOp", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "BitVector", "UndefElements", ";", "SDValue", "Splat", "=", "BVOp", "->", "getSplatValue", "(", "&", "UndefElements", ")", ";", "if", "(", "!", "Splat", "||", "(", "VT", ".", "getVectorNumElements", "(", ")", "-", "UndefElements", ".", "count", "(", ")", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "Ld", "=", "Splat", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "||", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", ";", "if", "(", "!", "ConstSplatVal", "&&", "!", "BVOp", "->", "isOnlyUserOf", "(", "Ld", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "{", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "if", "(", "(", "!", "SVOp", "->", "isSplat", "(", ")", ")", "||", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Sc", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sc", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SCALAR_TO_VECTOR", "&&", "Sc", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "{", "if", "(", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "Sc", "=", "Extract128BitVector", "(", "Sc", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Sc", ")", ";", "}", "Ld", "=", "Sc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstSplatVal", "=", "(", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "||", "Ld", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", ";", "bool", "hasRegVer", "=", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", "&&", "Ld", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";", "if", "(", "!", "ConstSplatVal", "&&", "(", "(", "!", "Sc", ".", "hasOneUse", "(", ")", "||", "!", "Ld", ".", "hasOneUse", "(", ")", ")", "&&", "!", "hasRegVer", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "unsigned", "ScalarSize", "=", "Ld", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "bool", "IsGE256", "=", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "if", "(", "ConstSplatVal", "&&", "(", "Subtarget", ".", "hasAVX2", "(", ")", "||", "OptForSize", ")", ")", "{", "EVT", "CVT", "=", "Ld", ".", "getValueType", "(", ")", ";", "assert", "(", "!", "CVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Must not broadcast a vector type", "<STR_LIT>", ")", ";", "if", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "(", "IsGE256", "&&", "ScalarSize", "==", "<NUM_LIT>", ")", "||", "(", "OptForSize", "&&", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", ")", ")", "{", "const", "Constant", "*", "C", "=", "nullptr", ";", "if", "(", "ConstantSDNode", "*", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ld", ")", ")", "C", "=", "CI", "->", "getConstantIntValue", "(", ")", ";", "else", "if", "(", "ConstantFPSDNode", "*", "CF", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Ld", ")", ")", "C" ]

LLVM

PowerPC

CPP

program_repair

CPU

617,863

[ "<FIXS>", "unsigned", "Opcode", "=", "(", "InVT", "==", "MVT", "::", "i64", ")", "?", "PPC", "::", "ANDI8o", ":", "PPC", "::", "ANDIo", ";", "<FIXE>" ]

[ "assert", "(", "(", "InVT", "==", "MVT", "::", "i64", "||", "InVT", "==", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Invalid input type for ANDIo_1_EQ_BIT", "<STR_LIT>", ")", ";", "<BUGS>", "unsigned", "Opcode", "=", "(", "InVT", "==", "MVT", "::", "i64", ")", "?", "PPC", "::", "ANDIo8", ":", "PPC", "::", "ANDIo", ";", "<BUGE>", "SDValue", "AndI", "(", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "InVT", ",", "MVT", "::", "Glue", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "InVT", ")", ")", "," ]

LLVM

LM32

CPP

code_generation

MPU

617,864

[ "void", "LM32RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFrmInf", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", "useFP", "=", "TFI", "->", "hasFP", "(", "MF", ")", ";", "unsigned", "FPRegToUse", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "useFP", ")", "{", "FPRegToUse", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Object has misaligned stack offset", "<STR_LIT>", ")", ";", "int", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nFunction : ", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "FrameIndex : ", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "FrameOffset : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "StackSize : ", "<STR_LIT>", "<<", "StackSize", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "AdjustedOffset : ", "<STR_LIT>", "<<", "Offset", "+", "StackSize", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "FPreg : ", "<STR_LIT>", "<<", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "==", "FPRegToUse", ")", "?", "<STR_LIT>", "FP", "<STR_LIT>", ":", "<STR_LIT>", "SP", "<STR_LIT>", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "getImm() : ", "<STR_LIT>", "<<", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "isFixed : ", "<STR_LIT>", "<<", "MFrmInf", "->", "isFixedObjectIndex", "(", "FrameIndex", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "isSpill : ", "<STR_LIT>", "<<", "MFrmInf", "->", "isSpillSlotObjectIndex", "(", "FrameIndex", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "useFP", ")", "{", "Offset", "+=", "StackSize", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Misaligned stack offset", "<STR_LIT>", ")", ";", "Offset", "+=", "Subtarget", ".", "hasSPBias", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Offset from biased SP: ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Offset from FP/SP : ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "Offset", ">=", "-", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FPRegToUse", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unimplemented - frame index limited to 32767 byte offset.", "<STR_LIT>", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<--RESULT->\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "errs", "(", ")", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<--------->\\n", "<STR_LIT>", ")", ";", "return", ";", "}" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

GCC

loongarch

CPP

stmt_completion

CPU

617,865

[ "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vmaddwod_h_bu_b", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", "," ]

GCC

sh

MD

stmt_completion

CPU

617,866

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

rs6000

CPP

program_repair

CPU

617,867

[ "<FIXS>", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "<FIXE>" ]

[ "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "<BUGS>", "global_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "fixed_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "<BUGE>", "call_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "call_really_used_regs", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,868

[ "RetVal1", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";" ]

[ "RetVal2", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "return", ";", "}", "if", "(", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ")", "{", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,869

[ ";" ]

[ "unsigned", "Reg", "=", "MRI", "->", "getEncodingValue", "(", "RegList", "[", "i", "]", ")", ";", "assert", "(", "Reg", "<", "<NUM_LIT>", "U", "&&", "<STR_LIT>", "Register out of range", "<STR_LIT>", ")", ";", "unsigned", "Bit", "=", "(", "<NUM_LIT>", "u", "<<", "Reg", ")", ";", "Mask", "|=", "Bit", ";", "}", "if", "(", "Mask", "==", "<NUM_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ".seh_save_fregs missing registers", "<STR_LIT>", ")", ";", "unsigned", "First", "=", "<NUM_LIT>", ";", "while", "(", "(", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "First", "++", ";", "Mask", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "(", "(", "Mask", "+", "<NUM_LIT>", ")", "&", "Mask", ")", "!=", "<NUM_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ".seh_save_fregs must take a contiguous range of registers", "<STR_LIT>", ")", ";", "unsigned", "Last", "=", "First", ";", "while", "(", "(", "Mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "Last", "++" ]

GCC

pa

CPP

stmt_completion

CPU

617,870

[ ")", ";" ]

[ "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "r_tramp", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "{", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "fnaddr", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "chain_value", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "r_tramp", ")", ";", "tmp", "=", "adjust_address", "(", "m_tramp", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "start_addr", ",", "r_tramp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "tmp", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r_tramp", ",", "TRAMPOLINE_CODE_SIZE", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "end_addr", ",", "tmp", ",", "GEN_INT", "(", "-", "MIN_CACHELINE_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "line_length", ",", "GEN_INT", "(", "MIN_CACHELINE_SIZE", ")" ]

GCC

microblaze

CPP

program_repair

MPU

617,871

[ "<FIXS>", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "case", "E_VOIDmode", ":", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "<FIXE>", "<FIXS>", "case", "E_BLKmode", ":", "<FIXE>" ]

[ "cum", "->", "last_arg_fp", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "<BUGS>", "case", "SFmode", ":", "case", "DFmode", ":", "case", "VOIDmode", ":", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "DImode", ":", "case", "TImode", ":", "<BUGE>", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "default", ":", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", ";", "<BUGS>", "case", "BLKmode", ":", "<BUGE>", "regbase", "=", "GP_ARG_FIRST", ";", "break", ";", "}" ]

GCC

i386

CPP

code_generation

CPU

617,872

[ "void", "ix86_expand_fp_absneg_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "set", ",", "dst", ",", "src", ";", "bool", "use_sse", "=", "false", ";", "bool", "vector_mode", "=", "VECTOR_MODE_P", "(", "mode", ")", ";", "machine_mode", "vmode", "=", "mode", ";", "rtvec", "par", ";", "if", "(", "vector_mode", "||", "mode", "==", "TFmode", "||", "mode", "==", "HFmode", ")", "{", "use_sse", "=", "true", ";", "if", "(", "mode", "==", "HFmode", ")", "vmode", "=", "V8HFmode", ";", "}", "else", "if", "(", "TARGET_SSE_MATH", ")", "{", "use_sse", "=", "SSE_FLOAT_MODE_P", "(", "mode", ")", ";", "if", "(", "mode", "==", "SFmode", ")", "vmode", "=", "V4SFmode", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "vmode", "=", "V2DFmode", ";", "}", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "set", "=", "gen_rtx_fmt_e", "(", "code", ",", "mode", ",", "src", ")", ";", "set", "=", "gen_rtx_SET", "(", "dst", ",", "set", ")", ";", "if", "(", "use_sse", ")", "{", "rtx", "mask", ",", "use", ",", "clob", ";", "mask", "=", "ix86_build_signbit_mask", "(", "vmode", ",", "vector_mode", ",", "code", "==", "ABS", ")", ";", "use", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "mask", ")", ";", "if", "(", "vector_mode", "||", "mode", "==", "TFmode", ")", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "use", ")", ";", "else", "{", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "use", ",", "clob", ")", ";", "}", "}", "else", "{", "rtx", "clob", ";", "clob", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ")", ";", "par", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clob", ")", ";", "}", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "par", ")", ")", ";", "}" ]

[ "Generate", "code", "for", "floating", "point", "ABS", "or", "NEG", "." ]

LLVM

PowerPC

CPP

program_repair

CPU

617,873

[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "FIPtr", ".", "getValueType", "(", ")", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "!", "i32Stack", ")", "{", "FIPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "FIPtr", ".", "getValueType", "(", ")", ",", "FIPtr", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "FIPtr", ".", "getValueType", "(", ")", ")", ")", ";", "<BUGE>", "MPI", "=", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

617,874

[ "]", ">", ";" ]

[ "def", "am_sve_fi", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

617,875

[ "}" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "Ins", "[", "i", "]", ".", "ArgVT", "==", "Ins", "[", "i", "]", ".", "VT", ")", "{", "OrigIns", ".", "push_back", "(", "Ins", "[", "i", "]", ")", ";", "continue", ";", "}", "EVT", "VT", ";", "if", "(", "Ins", "[", "i", "]", ".", "ArgVT", ".", "isVector", "(", ")", "&&", "!", "Ins", "[", "i", "]", ".", "VT", ".", "isVector", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "ArgVT", ".", "getVectorElementType", "(", ")", ";", "}", "else", "if", "(", "Ins", "[", "i", "]", ".", "VT", ".", "isVector", "(", ")", "&&", "Ins", "[", "i", "]", ".", "ArgVT", ".", "isVector", "(", ")", "&&", "Ins", "[", "i", "]", ".", "ArgVT", ".", "getVectorElementType", "(", ")", "!=", "Ins", "[", "i", "]", ".", "VT", ".", "getVectorElementType", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "ArgVT", ";", "}", "else", "{", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "}", "ISD", "::", "InputArg", "Arg", "(", "Ins", "[", "i", "]", ".", "Flags", ",", "VT", ",", "VT", ",", "Ins", "[", "i", "]", ".", "Used", ",", "Ins", "[", "i", "]", ".", "OrigArgIndex", ",", "Ins", "[", "i", "]", ".", "PartOffset", ")", ";", "OrigIns", ".", "push_back", "(", "Arg", ")", ";", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

617,876

[ "->", "addLiveIn", "(", "Reg", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "Mips", "::", "RA", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock" ]

GCC

nds32

MD

stmt_completion

CPU

617,877

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

617,878

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

stmt_completion

CPU

617,879

[ "bytes", ";" ]

[ "class", "BinaryVRSd", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ">", ":", "InstVRSd", "<", "opcode", ",", "(", "outs", "VR128", ":", "$", "V1", ")", ",", "(", "ins", "GR32", ":", "$", "R3", ",", "bdaddr12only", ":", "$", "BD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "V1", ",", "(", "operator", "GR32", ":", "$", "R3", ",", "bdaddr12only", ":", "$", "BD2", ")", ")", "]", ">", "{", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "AccessBytes", "=" ]

LLVM

ARM

TD

stmt_completion

CPU

617,880

[ ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,881

[ "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

[ "unsigned", "cmode", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", "&&", "cmode", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv2f32", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

617,882

[ "(", "_", "_", "v4si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_sub_epi32", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", "," ]

LLVM

Cpu0

CPP

stmt_completion

CPU

617,883

[ "<STR_LIT>", ";" ]

[ "}", "else", "{", "TheTriple", "=", "TT", ".", "substr", "(", "<NUM_LIT>", ",", "DashPosition", ")", ";", "}", "if", "(", "TheTriple", "==", "<STR_LIT>", "cpu0", "<STR_LIT>", "||", "TheTriple", "==", "<STR_LIT>", "cpu0el", "<STR_LIT>", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", "cpu032", "<STR_LIT>", ")", "{", "Cpu0ArchFeature", "=", "<STR_LIT>", "+cpu032" ]

LLVM

AMDGPU

TD

program_repair

GPU

617,884

[ "<FIXS>", "(", "inst", "$", "ptr", ",", "Offset", ":", "$", "offset", ",", "(", "i1", "gds", ")", ")", "<FIXE>" ]

[ "class", "DSReadPat", "DS_Pseudo", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ",", "int", "gds", "=", "<NUM_LIT>", ">", ":", "GCNPat", "(", "vt", "(", "frag", "(", "DS1Addr1Offset", "i32", ":", "$", "ptr", ",", "i32", ":", "$", "offset", ")", ")", ")", ",", "<BUGS>", "(", "inst", "$", "ptr", ",", "offset", ":", "$", "offset", ",", "(", "i1", "gds", ")", ")", "<BUGE>", ">", ";", "multiclass", "DSReadPat_mc", "DS_Pseudo", "inst", ",", "ValueType", "vt", ",", "string", "frag", ">", "{" ]

GCC

sh

CPP

code_generation

CPU

617,885

[ "bool", "sh_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "SPECIAL_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "regno", "==", "FPUL_REG", ")", "return", "(", "mode", "==", "SImode", "||", "mode", "==", "SFmode", ")", ";", "if", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "mode", "==", "SFmode", ")", "return", "true", ";", "if", "(", "mode", "==", "V2SFmode", ")", "{", "if", "(", "(", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "regno", "-", "FIRST_FP_REG", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "||", "GENERAL_REGISTER_P", "(", "regno", ")", ")", ")", "return", "true", ";", "else", "return", "false", ";", "}", "if", "(", "mode", "==", "V4SFmode", ")", "{", "if", "(", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "regno", "-", "FIRST_FP_REG", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "||", "GENERAL_REGISTER_P", "(", "regno", ")", ")", "return", "true", ";", "else", "return", "false", ";", "}", "if", "(", "mode", "==", "V16SFmode", ")", "{", "if", "(", "TARGET_SHMEDIA", ")", "{", "if", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "regno", "-", "FIRST_FP_REG", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "true", ";", "else", "return", "false", ";", "}", "else", "return", "regno", "==", "FIRST_XD_REG", ";", "}", "if", "(", "FP_REGISTER_P", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "SImode", "||", "(", "(", "TARGET_SH2E", "||", "TARGET_SHMEDIA", ")", "&&", "mode", "==", "SCmode", ")", "||", "(", "(", "(", "(", "TARGET_SH4", "||", "TARGET_SH2A_DOUBLE", ")", "&&", "mode", "==", "DFmode", ")", "||", "mode", "==", "DCmode", "||", "(", "TARGET_SHMEDIA", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", "||", "mode", "==", "V2SFmode", "||", "mode", "==", "TImode", ")", ")", ")", "&&", "(", "(", "regno", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "(", "TARGET_SH4", "||", "TARGET_SHMEDIA", ")", "&&", "mode", "==", "TImode", "&&", "(", "(", "regno", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "return", "false", ";", "}", "if", "(", "XD_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "DFmode", ";", "if", "(", "TARGET_REGISTER_P", "(", "regno", ")", ")", "return", "(", "mode", "==", "DImode", "||", "mode", "==", "SImode", "||", "mode", "==", "PDImode", ")", ";", "if", "(", "regno", "==", "PR_REG", ")", "return", "mode", "==", "SImode", ";", "if", "(", "regno", "==", "FPSCR_REG", ")", "return", "mode", "==", "SImode", ";", "if", "(", "!", "optimize", "&&", "TARGET_SHMEDIA32", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "n", "=", "GET_MODE_SIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "if", "(", "regno", ">=", "FIRST_GENERAL_REG", "+", "<NUM_LIT>", "-", "n", "+", "<NUM_LIT>", "&&", "regno", "<=", "FIRST_GENERAL_REG", "+", "<NUM_LIT>", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Return", "true", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", ".", "We", "can", "allow", "any", "mode", "in", "any", "general", "register", ".", "The", "special", "registers", "only", "allow", "SImode", ".", "Do", "n't", "allow", "any", "mode", "in", "the", "PR", ".", "We", "can", "not", "hold", "DCmode", "values", "in", "the", "XD", "registers", "because", "alter_reg", "handles", "subregs", "of", "them", "incorrectly", ".", "We", "could", "work", "around", "this", "by", "spacing", "the", "XD", "registers", "like", "the", "DR", "registers", ",", "but", "this", "would", "require", "additional", "memory", "in", "every", "compilation", "to", "hold", "larger", "register", "vectors", ".", "We", "could", "hold", "SFmode", "/", "SCmode", "values", "in", "XD", "registers", ",", "but", "that", "would", "require", "a", "tertiary", "reload", "when", "reloading", "from", "/", "to", "memory", ",", "and", "a", "secondary", "reload", "to", "reload", "from", "/", "to", "general", "regs", ";", "that", "seems", "to", "be", "a", "losing", "proposition", ".", "We", "want", "to", "allow", "TImode", "FP", "regs", "so", "that", "when", "V4SFmode", "is", "loaded", "as", "TImode", ",", "it", "wo", "n't", "be", "ferried", "through", "GP", "registers", "first", "." ]

GCC

dsp16xx

MD

next_suggestion

DSP

617,886

[ "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ge", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

i386

MD

next_suggestion

CPU

617,887

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "<", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "<", "ssehalfvecmode", ">", "(", "vec_select", ":", "<", "ssehalfvecmode", ">", "(", "match_operand", ":", "V8FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "<", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,888

[ "(", "V", ")", ")", "return", "GreaterThanTypeSize", "(", "ZExt", ")", ";" ]

[ "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "V", ")", ")", "return", "LessOrEqualTypeSize", "(", "Store", "->", "getValueOperand", "(", ")", ")", ";", "if", "(", "auto", "*", "Return", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "V", ")", ")", "return", "LessOrEqualTypeSize", "(", "Return", "->", "getReturnValue", "(", ")", ")", ";", "if", "(", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,889

[ "}", "else", "{" ]

[ "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "isOrigArg", "(", ")", ")", "{", "std", "::", "advance", "(", "CurOrigArg", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "getOrigArgIndex", "(", ")", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "getOrigArgIndex", "(", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2f64", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "dl", ",", "MVT", "::", "v2f64", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", ")", "{", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "f16", "||", "RegVT", "==", "MVT", "::", "bf16", ")", "RC", "=", "&", "ARM", "::", "HPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "ARM", "::", "SPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", "||", "RegVT", "==", "MVT", "::", "v4f16", "||", "RegVT", "==", "MVT", "::", "v4bf16", ")", "RC", "=", "&", "ARM", "::", "DPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "v2f64", "||", "RegVT", "==", "MVT", "::", "v8f16", "||", "RegVT", "==", "MVT", "::", "v8bf16", ")", "RC", "=", "&", "ARM", "::", "QPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "ARM", "::", "tGPRRegClass", ":", "&", "ARM", "::", "GPRRegClass", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "ARM", "::", "R0", "&&", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "Flags", ".", "isReturned", "(", ")", ")", "{", "AFI", "->", "setPreservesR0", "(", ")", ";", "}", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f16", "||", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "bf16", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasFullFP16", "(", ")", "&&", "<STR_LIT>", "Lowering half precision fp argument without full fp16 support", "<STR_LIT>", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "getIntegerVT", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", ",", "ArgValue", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

617,890

[ "O", "<<", "<STR_LIT>", "APSR_", "<STR_LIT>", ";" ]

[ "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "SYSm", "&=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "ARM", "::", "t2MSR_M", "&&", "FeatureBits", "[", "ARM", "::", "HasV7Ops", "]", ")", "{", "auto", "TheReg", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "auto", "TheReg", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "O", "<<", "SYSm", ";", "return", ";", "}", "unsigned", "SpecRegRBit", "=", "Op", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "{" ]

GCC

i386

MD

program_repair

CPU

617,891

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

617,892

[ "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

617,893

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "base", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "offset", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

617,894

[ "Opc", ")", ",", "DestReg", ")", ";" ]

[ "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "ARM", "::", "SP", ")", "{", "assert", "(", "BaseReg", "==", "ARM", "::", "SP", "&&", "<STR_LIT>", "Unexpected!", "<STR_LIT>", ")", ";", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "ARM", "::", "tGPRRegisterClass", ")", ";", "}", "if", "(", "NumBytes", "<=", "<NUM_LIT>", "&&", "NumBytes", ">=", "<NUM_LIT>", ")", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "NumBytes", ">=", "-", "<NUM_LIT>", ")", "{", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "LdReg", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tRSB", ")", ",", "LdReg", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "<NUM_LIT>", ",", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "ARM", "::", "tSUBrr", ":", "(", "isHigh", "?", "ARM", "::", "tADDhirr", ":", "ARM", "::", "tADDrr", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(" ]

LLVM

VE

CPP

stmt_completion

CPU

617,895

[ ")", ";" ]

[ "addImmOperands", "(", "Inst", ",", "N" ]

GCC

aarch64

CPP

next_suggestion

CPU

617,896

[ "}" ]

[ "unsigned", "int", "elt_bytes", "=", "GET_MODE_UNIT_SIZE", "(", "mem_mode", ")", ";", "rtx", "shift", "=", "gen_int_mode", "(", "exact_log2", "(", "elt_bytes", ")", ",", "DImode", ")", ";", "args", "[", "shift_idx", "]", "=", "simplify_gen_binary", "(", "ASHIFT", ",", "arg_mode", ",", "args", "[", "shift_idx", "]", ",", "shift", ")", ";", "units", "=", "UNITS_bytes", ";", "}", "bool", "uxtw_p", "=", "(", "TYPE_PRECISION", "(", "scalar_displacement_type", ")", "==", "<NUM_LIT>", "||", "TYPE_UNSIGNED", "(", "scalar_displacement_type", ")", ")", ";", "unsigned", "int", "scale", "=", "(", "units", "==", "UNITS_bytes", "?", "<NUM_LIT>", ":", "GET_MODE_UNIT_SIZE", "(", "mem_mode", ")", ")", ";", "if", "(", "scaled_p", ")", "{", "args", ".", "quick_insert", "(", "argno", "+", "<NUM_LIT>", ",", "GEN_INT", "(", "uxtw_p", ")", ")", ";", "args", ".", "quick_insert", "(", "argno", "+", "<NUM_LIT>", ",", "GEN_INT", "(", "scale", ")", ")", ";", "}", "else", "gcc_assert", "(", "uxtw_p", "&&", "scale", "==", "<NUM_LIT>", ")", ";" ]

GCC

mips

MD

next_suggestion

CPU

617,897

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_COMPARE_AND_SWAP_12", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_sync_loop", "(", "insn", ",", "operands", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

617,898

[ "}", "=", "Rn", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

617,899

[ "return", "MID", ".", "mayLoad", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "V6_vgathermh_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermw_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermhw_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermhq_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermwq_pseudo", ":", "case", "Hexagon", "::", "V6_vgathermhwq_pseudo", ":", "return", "<NUM_LIT>", ";", "default", ":" ]