docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	X86	TD	program_repair	CPU	618,000	[ "<FIXS>", "(", "From", ".", "VT", "(", "From", ".", "LdFrag", "addr", ":", "$", "src2", ")", ")", ",", "<FIXE>" ]	[ "(", "vselect", "Cast", ".", "KRCWM", ":", "$", "mask", ",", "(", "bitconvert", "(", "vinsert_insert", ":", "$", "ins", "(", "To", ".", "VT", "To", ".", "RC", ":", "$", "src1", ")", ",", "<BUGS>", "(", "From", ".", "VT", "(", "bitconvert", "(", "From", ".", "LdFrag", "addr", ":", "$", "src2", ")", ")", ")", ",", "<BUGE>", "(", "iPTR", "imm", ")", ")", ")", ",", "Cast", ".", "ImmAllZerosV", ")", ")", ",", "(", "!", "cast", "Instruction", ">", "(", "InstrStr", "#", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,001	[ ",", "dl", ",", "MVT", "::", "v16i1", ",", "Pred", ")", ";" ]	[ "AllZeroes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v16i8", ",", "AllZeroes", ")", ";", "EVT", "NewVT", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ";", "SDValue", "RecastV1", ";", "if", "(", "VT", "!=", "MVT", "::", "v16i1", ")", "RecastV1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM	TGSI	CPP	stmt_completion	Virtual ISA	618,002	[ "E", ")", "{" ]	[ "void", "TGSICFGStructurizer", "::", "wrapup", "(", "MachineBasicBlock", "", "MBB", ")", "{", "assert", "(", "(", "!", "MBB", "->", "getParent", "(", ")", "->", "getJumpTableInfo", "(", ")", "\|\|", "MBB", "->", "getParent", "(", ")", "->", "getJumpTableInfo", "(", ")", "->", "isEmpty", "(", ")", ")", "&&", "<STR_LIT>", "found a jump table", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineInstr", "", ",", "DEFAULT_VEC_SLOTS", ">", "ContInstr", ";", "MachineBasicBlock", "::", "iterator", "Pre", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "It", "=", "Pre", ";", "while", "(", "It", "!=" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	618,003	[ "}" ]	[ "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Op1", ",", "SDValue", "Op2", ",", "SDValue", "Op3", ",", "Align", "Alignment", ",", "bool", "IsVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "return", "EmitTargetCodeForMemcpy", "(", "DAG", ",", "DL", ",", "Chain", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Alignment", ",", "IsVolatile", ",", "false", ",", "DstPtrInfo", ",", "SrcPtrInfo", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,004	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]
GCC	sh	MD	stmt_completion	CPU	618,005	[ ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	cris	MD	next_suggestion	MPU	618,006	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", "&", "&", "TARGET_V32", ")", "return", "<STR_LIT>", "return", "<STR_LIT>", "}" ]
GCC	tilegx	MD	stmt_completion	VLIW	618,007	[ "<NUM_LIT>" ]	[ "(", "define_insn_reservation", "<STR_LIT>" ]
GCC	mips	CPP	program_repair	CPU	618,008	[ "<FIXS>", "+", "set_src_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "mode", ",", "speed", ")", "+", "set_src_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "speed", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "const_immlsa_operand", "(", "op2", ",", "mode", ")", ")", "{", "*", "total", "=", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "<BUGS>", "+", "set_src_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "speed", ")", "+", "set_src_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "speed", ")", ")", ";", "<BUGE>", "return", "true", ";", "}", "}" ]
LLVM	ARM	TD	next_suggestion	CPU	618,009	[ "}" ]	[ "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	618,010	[ "_", "_", "m128i", "_", "_", "lsx_vneg_w", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
GCC	sh	MD	stmt_completion	CPU	618,011	[ "<STR_LIT>", ")", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	618,012	[ "toc_section", ")", ";" ]	[ "rs6000_gen_section_name", "(", "&", "xcoff_private_rodata_section_name", ",", "main_input_filename", ",", "<STR_LIT>", ".rop_", "<STR_LIT>", ")", ";", "rs6000_gen_section_name", "(", "&", "xcoff_read_only_section_name", ",", "main_input_filename", ",", "<STR_LIT>", ".ro_", "<STR_LIT>", ")", ";", "rs6000_gen_section_name", "(", "&", "xcoff_tls_data_section_name", ",", "main_input_filename", ",", "<STR_LIT>", ".tls_", "<STR_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.file\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_quoted_string", "(", "asm_out_file", ",", "main_input_filename", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "if", "(", "write_symbols", "!=", "NO_DEBUG", ")", "switch_to_section", "(", "private_data_section", ")", ";", "switch_to_section", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,013	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
GCC	pa	CPP	next_suggestion	CPU	618,014	[ "default", ":" ]	[ "output_asm_insn", "(", "<STR_LIT>", "ldi %4,%2", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd,ma 8(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd,ma 8(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "std,ma %3,8(%0)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,>= -16,%2,.-12", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "std,ma %6,8(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "%", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "ldd,ma 8(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "ldd 0(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "std,ma %3,8(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "stdby,e %6,%4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldi %4,%2", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldws\|ldw},ma 4(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldws\|ldw},ma 4(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{stws\|stw},ma %3,4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,>= -8,%2,.-12", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{stws\|stw},ma %6,4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "%", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{ldws\|ldw},ma 4(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{stws\|stw},ma %3,4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{stbys\|stby},e %6,%4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldi %4,%2", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldhs\|ldh},ma 2(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldhs\|ldh},ma 2(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{sths\|sth},ma %3,2(%0)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,>= -4,%2,.-12", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{sths\|sth},ma %6,2(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{ldhs\|ldh},ma 2(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "ldb 0(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{sths\|sth},ma %3,2(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "stb %6,0(%0)", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldi %4,%2", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldbs\|ldb},ma 1(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldbs\|ldb},ma 1(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{stbs\|stb},ma %3,1(%0)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,>= -2,%2,.-12", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{stbs\|stb},ma %6,1(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldb 0(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "stb %3,0(%0)", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,015	[ "}" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
GCC	c6x	MD	stmt_completion	VLIW	618,016	[ ")", ")", ")" ]	[ "(", "and", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	sparc	CPP	stmt_completion	CPU	618,017	[ ")", ")", ";" ]	[ "}", "else", "{", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", ")", ")", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "reg", ",", "GEN_INT", "(", "size" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	618,018	[ ")", "{" ]	[ "void", "TPCInstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "OS", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "HasPercentPrefix", ")", "OS", "<<", "<STR_LIT>", "%", "<STR_LIT>", ";", "OS", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	618,019	[ "}" ]	[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ".. generic integer expression\\n", "<STR_LIT>", ")", ";", "const", "MCExpr", "", "Expr", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Expr", ",", "S", ",", "E", ",", "", "this", ")", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";" ]
GCC	sh	MD	next_suggestion	CPU	618,020	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "PIC_REG", ")", ")", "(", "return", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "\t", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,021	[ "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]
LLVM	AArch64	CPP	program_repair	CPU	618,022	[ "<FIXS>", "bool", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "<FIXE>" ]	[ "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", ";", "bool", "needsFrameBaseReg", "(", "MachineInstr", "", "MI", ",", "int64_t", "Offset", ")", "const", "override", ";", "<BUGS>", "bool", "isFrameOffsetLegal", "(", "const", "MachineInstr", "", "MI", ",", "<BUGE>", "int64_t", "Offset", ")", "const", "override", ";", "void", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", "," ]
LLVM	NMX	CPP	stmt_completion	VLIW	618,023	[ "AsmToken", "::", "Dollar", ")", ")", "{" ]	[ "NMXOperand", "&", "Mnemonic", "=", "static_cast", "<", "NMXOperand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", "la", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "NMXOperand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'(' expected", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok1", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok1", ".", "is", "(" ]
GCC	rs6000	CPP	program_repair	CPU	618,024	[ "<FIXS>", "else", "if", "(", "VECTOR_UNIT_ALTIVEC_OR_VSX_P", "(", "mode", ")", ")", "<FIXE>" ]	[ "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "<BUGS>", "else", "if", "(", "TARGET_ALTIVEC", "&&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ")", "<BUGE>", "return", "true", ";", "else" ]
LLVM	CellSPU	TD	stmt_completion	MPU	618,025	[ "R32C", ">", ";" ]	[ "def", "r32", ":", "SFXRegInst", "<" ]
LLVM	Mips	CPP	code_generation	CPU	618,026	[ "const", "MCPhysReg", "", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasMips64", "(", ")", ")", "return", "Subtarget", ".", "hasMips64r6", "(", ")", "?", "CSR_Interrupt_64R6_SaveList", ":", "CSR_Interrupt_64_SaveList", ";", "else", "return", "Subtarget", ".", "hasMips32r6", "(", ")", "?", "CSR_Interrupt_32R6_SaveList", ":", "CSR_Interrupt_32_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_SaveList", ";", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "CSR_O32_FP64_SaveList", ";", "if", "(", "Subtarget", ".", "isFPXX", "(", ")", ")", "return", "CSR_O32_FPXX_SaveList", ";", "return", "CSR_O32_SaveList", ";", "}" ]	[ "Code", "Generation", "virtual", "methods", "..." ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	618,027	[ "true", ")", ")", ";" ]	[ "static", "void", "ImposeStackOrdering", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", "->", "definesRegister", "(", "WebAssembly", "::", "EXPR_STACK", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "WebAssembly", "::", "EXPR_STACK", ",", "true", ",", "true", ")", ")", ";", "if", "(", "!", "MI", "->", "readsRegister", "(", "WebAssembly", "::", "EXPR_STACK", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "WebAssembly", "::", "EXPR_STACK", ",", "false", "," ]
GCC	s390	CPP	program_repair	MPU	618,028	[ "<FIXS>", "add_reg_br_prob_note", "(", "s390_emit_jump", "(", "is_aligned_label", ",", "cond", ")", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "<FIXE>" ]	[ "emit_insn", "(", "gen_movsicc", "(", "str_idx_reg", ",", "cond", ",", "highest_index_to_load_reg", ",", "str_idx_reg", ")", ")", ";", "<BUGS>", "add_int_reg_note", "(", "s390_emit_jump", "(", "is_aligned_label", ",", "cond", ")", ",", "REG_BR_PROB", ",", "very_unlikely", ")", ";", "<BUGE>", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "str_idx_reg", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ",", "str_idx_reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	618,029	[ "(", "bits", "-", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isSigned", ")", "return", "-", "<NUM_LIT>", "<<" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,030	[ "]", ";" ]	[ "def", "MovImm64ShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "ShifterOperand" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	618,031	[ "<NUM_LIT>", ";" ]	[ "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", ")", "{", "OutStreamer", ".", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "STI", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", ")", "{", "OutStreamer", ".", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ",", "STI", ")", ";", "return" ]
LLVM	AArch64	CPP	program_repair	CPU	618,032	[ "<FIXS>", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: value undefined, creating undef node\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "isOnlyLowElement", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: only low element used, creating 1 ", "<STR_LIT>", "<STR_LIT>", "SCALAR_TO_VECTOR node\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "Value", ".", "getValueType", "(", ")", "!=", "VT", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: use DUP for non-constant splats\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "Value", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: DUPLANE works on 128-bit vectors, ", "<STR_LIT>", "<STR_LIT>", "widening it\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "usesOnlyOneValue", "=", "false", ";", "}", "<BUGS>", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "<BUGE>", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "<BUGS>", "if", "(", "isOnlyLowElement", ")", "<BUGE>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Value", ")", ";", "<BUGS>", "<BUGE>", "if", "(", "usesOnlyOneValue", ")", "{", "if", "(", "!", "isConstant", ")", "{", "if", "(", "Value", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "\|\|", "<BUGS>", "Value", ".", "getValueType", "(", ")", "!=", "VT", ")", "<BUGE>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Value", ")", ";", "<BUGS>", "<BUGE>", "SDValue", "Lane", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "Value", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "<BUGE>", "Value", "=", "WidenVector", "(", "Value", ",", "DAG", ")", ";", "unsigned", "Opcode", "=", "getDUPLANEOp", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "Value", ",", "Lane", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,033	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	618,034	[ "StackStructReturn", ";" ]	[ "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", "\|\|", "IsMCU", ")", "return", "RegStructReturn", ";", "return" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	618,035	[ ",", "createPPCAsmPrinterPass", ")", ";" ]	[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializePowerPCAsmPrinter", "(", ")", "{", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getThePPC32Target", "(", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,036	[ "if", "(", "!", "LowRegs", ".", "count", "(", "Reg", ")", ")", "continue", ";" ]	[ "while", "(", "HiRegToRestore", "!=", "OrderedHighRegs", ".", "end", "(", ")", ")", "{", "assert", "(", "!", "CopyRegs", ".", "empty", "(", ")", ")", ";", "auto", "CopyReg", "=", "getNextOrderedReg", "(", "OrderedCopyRegs", ".", "begin", "(", ")", ",", "OrderedCopyRegs", ".", "end", "(", ")", ",", "CopyRegs", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "while", "(", "HiRegToRestore", "!=", "OrderedHighRegs", ".", "end", "(", ")", "&&", "CopyReg", "!=", "OrderedCopyRegs", ".", "end", "(", ")", ")", "{", "PopMIB", ".", "addReg", "(", "", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "CopyReg", "=", "getNextOrderedReg", "(", "std", "::", "next", "(", "CopyReg", ")", ",", "OrderedCopyRegs", ".", "end", "(", ")", ",", "CopyRegs", ")", ";", "HiRegToRestore", "=", "getNextOrderedReg", "(", "std", "::", "next", "(", "HiRegToRestore", ")", ",", "OrderedHighRegs", ".", "end", "(", ")", ",", "HighRegs", ")", ";", "}", "}", "if", "(", "LowScratchReg", ".", "isValid", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "LowScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ARM", "::", "R12", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "!", "LowRegs", ".", "empty", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "Register", "Reg", ":", "OrderedLowRegs", ")", "{" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,037	[ "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "<NUM_LIT>", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "<NUM_LIT>", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "<NUM_LIT>", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,038	[ "if", "(", "MBB", "!=", "nullptr", ")", "{" ]	[ "void", "AMDGPUMachineCFGStructurizer", "::", "initFallthroughMap", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fallthrough Map:\\n", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBBI", ":", "MF", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ".", "getFallThrough", "(", ")", ";" ]
GCC	pdp10	MD	stmt_completion	MPU	618,039	[ ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,040	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeqi_t_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	next_suggestion	CPU	618,041	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	program_repair	CPU	618,042	[ "<FIXS>", "if", "(", "!", "HARD_REGISTER_P", "(", "op", ")", ")", "<FIXE>" ]	[ "if", "(", "!", "REG_P", "(", "op", ")", ")", "return", "<NUM_LIT>", "<BUGS>", "if", "(", "REGNO", "(", "op", ")", ">", "=", "FIRST_PSEUDO_REGISTER", ")", "<BUGE>", "return", "<NUM_LIT>", "(", "TARGET_ALTIVEC", "&", "&", "ALTIVEC_REGNO_P", "(", "REGNO", "(", "op", ")", ")", ")" ]
GCC	c4x	MD	next_suggestion	DSP	618,043	[ "<STR_LIT>", ")" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,044	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,045	[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	618,046	[ "mode", ")" ]	[ "UNSPEC_COND_FCVT", ")", ")", "(", "set", "(", "match_operand", ":", "SVE_FULL_HSF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_FULL_HSF", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_UZP1", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_ptrue_reg", "(", "<", "VWIDE_PRED", ">" ]
LLVM	AArch64	TD	program_repair	CPU	618,047	[ "<FIXS>", "class", "LoadStore8RO", "bits", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<NUM_LIT>", ">", "opc", ",", "RegisterOperand", "regtype", ",", "<FIXE>" ]	[ "def", "ro128", ":", "ROAddrMode", "ro_Windexed128", ",", "ro_Xindexed128", ",", "ro_Wextend128", ",", "ro_Xextend128", ">", ";", "<BUGS>", "class", "LoadStore8RO", "bits", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "<BUGE>", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "dag", ">", "pat", ">", ":", "I", "ins", ",", "outs", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", "{", "bits", "<NUM_LIT>", ">", "Rt", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,048	[ "(", "FB", "[", "AMDGPU", "::", "FeatureWavefrontSize32", "]", "&&", "Reg", "==", "AMDGPU", "::", "VCC_LO", ")", ";" ]	[ "return", "(", "FB", "[", "AMDGPU", "::", "FeatureWavefrontSize64", "]", "&&", "Reg", "==", "AMDGPU", "::", "VCC", ")", "\|\|" ]
LLVM	X86	CPP	stmt_completion	CPU	618,049	[ "<STR_LIT>", ";" ]	[ "return", "<STR_LIT>", "Windows 32-bit x86 EH state insertion" ]
GCC	arm	MD	program_repair	CPU	618,050	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "umin", ":", "VINTW", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "VALLW", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "umin", ":", "VINTW", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "VALLW", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	618,051	[ "_", "_", "a", ")", "{" ]	[ "_", "_", "rint64x", "(", "double" ]
GCC	i386	CPP	stmt_completion	CPU	618,052	[ "_", "_", "P", ")", ";" ]	[ "return", "_", "mm_set_ph", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "", "(", "_", "Float16", "const", "", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,053	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,054	[ ")", ";" ]	[ "unsigned", "ARMBaseInstrInfo", "::", "RemoveBranch", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(" ]
GCC	h8300	MD	stmt_completion	MPU	618,055	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "mult", ":", "SI", "(", "subreg", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	618,056	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Xtensa	CPP	next_suggestion	MPU	618,057	[ "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "lowerOperand", "(", "MO", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	618,058	[ "addReg", "(", "RHS", ")", ";" ]	[ "bool", "X86InstructionSelector", "::", "selectCmp", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ICMP", ")", "&&", "<STR_LIT>", "unexpected instruction", "<STR_LIT>", ")", ";", "X86", "::", "CondCode", "CC", ";", "bool", "SwapArgs", ";", "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "X86", "::", "getX86ConditionCode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "unsigned", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "unsigned", "OpCmp", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "LHS", ")", ";", "switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "X86", "::", "CMP8rr", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "X86", "::", "CMP16rr", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "X86", "::", "CMP32rr", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "X86", "::", "CMP64rr", ";", "break", ";", "}", "MachineInstr", "&", "CmpInst", "=", "", "BuildMI", "(", "", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "OpCmp", ")", ")", ".", "addReg", "(", "LHS", ")", "." ]
GCC	powerpcspe	CPP	stmt_completion	CPU	618,059	[ ",", "const0_rtx", ")", ";" ]	[ "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "if", "(", "hard_frame_needed", ")", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "!", "(", "REGNO", "(", "fp", ")", "==", "STACK_POINTER_REGNUM", "\|\|", "(", "hard_frame_needed", "&&", "REGNO", "(", "fp", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", "regs", "[", "i", "++", "]", "=", "fp", ";", "p", "=", "rtvec_alloc", "(", "i", ")", ";", "while", "(", "--", "i", ">=", "<NUM_LIT>", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "regs", "[", "i", "]", ")", ";", "RTVEC_ELT", "(", "p", ",", "i", ")", "=", "gen_rtx_SET", "(", "mem" ]
GCC	i386	CPP	program_repair	CPU	618,060	[ "<FIXS>", "if", "(", "scalar_mode", "==", "E_HFmode", "\|\|", "scalar_mode", "==", "E_BFmode", ")", "<FIXE>" ]	[ "switch", "(", "type", ")", "{", "case", "opcode_int", ":", "<BUGS>", "if", "(", "scalar_mode", "==", "E_HFmode", ")", "<BUGE>", "opcode", "=", "(", "misaligned_p", "?", "(", "TARGET_AVX512BW", "?", "<STR_LIT>", "vmovdqu16", "<STR_LIT>", ":", "<STR_LIT>", "vmovdqu64", "<STR_LIT>", ")", ":", "<STR_LIT>", "vmovdqa64", "<STR_LIT>", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	618,061	[ "}" ]	[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "addr", ",", "i32imm", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC	mmix	MD	next_suggestion	CPU	618,062	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "if_then_else", ":", "DF", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")" ]
LLVM	Nyuzi	TD	stmt_completion	GPU	618,063	[ "CALLSYM", "tglobaladdr", ":", "$", "dest", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "call", "tglobaladdr", ":", "$", "dest", ")", ",", "(" ]
LLVM	ARM	TD	next_suggestion	CPU	618,064	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	618,065	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "match_operand", ":", "<", "VBFMLA_W", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BFDOT", ")", "(", "match_operand", ":", "VDQSF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	code_generation	CPU	618,066	[ "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wasn't expecting to be able to lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INIT_TRAMPOLINE", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADJUST_TRAMPOLINE", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STACKRESTORE", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GET_DYNAMIC_AREA_OFFSET", ":", "return", "LowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_DWARF_CFA", ":", "return", "LowerEH_DWARF_CFA", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SREM", ":", "case", "ISD", "::", "UREM", ":", "return", "LowerREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BSWAP", ":", "return", "LowerBSWAP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM	X86	CPP	code_generation	CPU	618,067	[ "bool", "X86InstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "", "N", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "NewNodes", ")", "const", "{", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "auto", "I", "=", "MemOp2RegOpTable", ".", "find", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "MemOp2RegOpTable", ".", "end", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "I", "->", "second", ".", "first", ";", "unsigned", "Index", "=", "I", "->", "second", ".", "second", "&", "TB_INDEX_MASK", ";", "bool", "FoldedLoad", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_LOAD", ";", "bool", "FoldedStore", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_STORE", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "RI", ",", "MF", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "X86", "::", "AddrNumOperands", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "", "Load", "=", "nullptr", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "", "MMOs", ".", "first", ")", "&&", "(", "", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Load", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Load", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "VTs", ";", "const", "TargetRegisterClass", "", "DstRC", "=", "nullptr", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "{", "DstRC", "=", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "&", "RI", ",", "MF", ")", ";", "VTs", ".", "push_back", "(", "", "DstRC", "->", "vt_begin", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "Other", "&&", "i", ">=", "(", "unsigned", ")", "MCID", ".", "getNumDefs", "(", ")", ")", "VTs", ".", "push_back", "(", "VT", ")", ";", "}", "if", "(", "Load", ")", "BeforeOps", ".", "push_back", "(", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";", "BeforeOps", ".", "insert", "(", "BeforeOps", ".", "end", "(", ")", ",", "AfterOps", ".", "begin", "(", ")", ",", "AfterOps", ".", "end", "(", ")", ")", ";", "SDNode", "", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "BeforeOps", ")", ";", "NewNodes", ".", "push_back", "(", "NewNode", ")", ";", "if", "(", "FoldedStore", ")", "{", "AddrOps", ".", "pop_back", "(", ")", ";", "AddrOps", ".", "push_back", "(", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractStoreMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "", "MMOs", ".", "first", ")", "&&", "(", "", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "SDNode", "*", "Store", "=", "DAG", ".", "getMachineNode", "(", "getStoreRegOpcode", "(", "<NUM_LIT>", ",", "DstRC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Store", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Store", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "return", "true", ";", "}" ]	[ "unfoldMemoryOperand", "-", "Separate", "a", "single", "instruction", "which", "folded", "a", "load", "or", "a", "store", "or", "a", "load", "and", "a", "store", "into", "two", "or", "more", "instruction", "." ]
GCC	tilegx	MD	stmt_completion	VLIW	618,068	[ "<STR_LIT>", "<NUM_LIT>" ]	[ "(", "define_insn_reservation" ]
LLVM	AMDGPU	TD	program_repair	GPU	618,069	[ "<FIXS>", "InstSI", "ps", ".", "OutOperandList", ",", "ps", ".", "InOperandList", ",", "ps", ".", "Mnemonic", "#", "ps", ".", "AsmOperands", ",", "[", "]", ">", "{", "<FIXE>" ]	[ "let", "EXP_CNT", "=", "<NUM_LIT>", ";", "let", "MTBUF", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "EXEC", "]", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "SchedRW", "=", "[", "WriteVMEM", "]", ";", "}", "class", "MTBUF_Real", "MTBUF_Pseudo", "ps", ">", ":", "<BUGS>", "InstSI", "ps", ".", "OutOperandList", ",", "ps", ".", "InOperandList", ",", "ps", ".", "Mnemonic", "#", "ps", ".", "AsmOperands", ",", "[", "]", ">", ",", "Enc64", "{", "<BUGE>", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
GCC	c6x	CPP	stmt_completion	VLIW	618,070	[ "<NUM_LIT>", ";" ]	[ "if", "(", "n", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "n", "+=", "ss", ".", "jump_cycle_index", ";", "if", "(", "n", ">=", "<NUM_LIT>", ")", "n", "-=" ]
GCC	h8300	MD	next_suggestion	MPU	618,071	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,072	[ "}", "=", "Imm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,073	[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]	[ "class", "Enc_7eee72", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	h8300	CPP	next_suggestion	MPU	618,074	[ "if", "(", "GET_CODE", "(", "x", ")", "==", "SET", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "regindex", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "memindex", ")", ")", "==", "MEM", "&&", "h8300_stack_offset_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "memindex", ")", ",", "<NUM_LIT>", ")", ",", "offset", ")", ")", "return", "REGNO", "(", "XEXP", "(", "x", ",", "regindex", ")", ")", ";" ]	[ "if", "(", "load_p", ")", "regindex", "=", "<NUM_LIT>", ",", "memindex", "=", "<NUM_LIT>", ",", "offset", "=", "(", "nregs", "-", "index", "-", "<NUM_LIT>", ")", "", "<NUM_LIT>", ";", "else", "memindex", "=", "<NUM_LIT>", ",", "regindex", "=", "<NUM_LIT>", ",", "offset", "=", "(", "index", "+", "<NUM_LIT>", ")", "", "-", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,075	[ "IdxReg", ")", ";" ]	[ "const", "bool", "HasVOffset", "=", "!", "MaybeVOffset", "\|\|", "MaybeVOffset", "->", "Value", ".", "getZExtValue", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "HasVIndex", "?", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_UBYTE_LDS_BOTHEN", ":", "AMDGPU", "::", "BUFFER_LOAD_UBYTE_LDS_IDXEN", ":", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_UBYTE_LDS_OFFEN", ":", "AMDGPU", "::", "BUFFER_LOAD_UBYTE_LDS_OFFSET", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "HasVIndex", "?", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_USHORT_LDS_BOTHEN", ":", "AMDGPU", "::", "BUFFER_LOAD_USHORT_LDS_IDXEN", ":", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_USHORT_LDS_OFFEN", ":", "AMDGPU", "::", "BUFFER_LOAD_USHORT_LDS_OFFSET", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "HasVIndex", "?", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_DWORD_LDS_BOTHEN", ":", "AMDGPU", "::", "BUFFER_LOAD_DWORD_LDS_IDXEN", ":", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_DWORD_LDS_OFFEN", ":", "AMDGPU", "::", "BUFFER_LOAD_DWORD_LDS_OFFSET", ";", "break", ";", "}", "MachineBasicBlock", "", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "AMDGPU", "::", "M0", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "if", "(", "HasVIndex", "&&", "HasVOffset", ")", "{", "Register", "IdxReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", ".", "getVGPR64Class", "(", ")", ")", ";", "BuildMI", "(", "", "MBB", ",", "&", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "IdxReg", ")", ".", "addReg", "(", "VIndex", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "VOffset", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "MIB", ".", "addReg", "(" ]
GCC	alpha	MD	stmt_completion	MPU	618,076	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
GCC	i386	CPP	next_suggestion	CPU	618,077	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_permutexvar_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "X", ",", "_", "_", "m512d", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_permvardf512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "Y", ",", "(", "_", "_", "v8di", ")", "_", "_", "X", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
GCC	mips	CPP	program_repair	CPU	618,078	[ "<FIXS>", "fn", "->", "machine", "->", "optimize_call_stack", "=", "!", "callees_functions_use_frame_header", "(", "fn", ")", "&&", "!", "is_leaf_function", "(", "fn", ")", ";", "<FIXE>" ]	[ "{", "fn", "=", "node", "->", "get_fun", "(", ")", ";", "if", "(", "fn", "!=", "NULL", ")", "<BUGS>", "fn", "->", "machine", "->", "optimize_call_stack", "=", "!", "callees_functions_use_frame_header", "(", "fn", ")", ";", "<BUGE>", "}", "return", "<NUM_LIT>", ";", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	618,079	[ "Lo", ")", ";" ]	[ "bool", "IsTruncated", "=", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v16i8", "\|\|", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v32i8", "\|\|", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v64i8", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "\|\|", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "IsTruncated", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "SExtVT", ";", "switch", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "MVT", "::", "v2i1", ":", "SExtVT", "=", "MVT", "::", "v2i64", ";", "break", ";", "case", "MVT", "::", "v4i1", ":", "SExtVT", "=", "MVT", "::", "v4i32", ";", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "checkBitcastSrcVectorSize", "(", "Src", ",", "<NUM_LIT>", ")", ")", "SExtVT", "=", "MVT", "::", "v4i64", ";", "break", ";", "case", "MVT", "::", "v8i1", ":", "SExtVT", "=", "MVT", "::", "v8i16", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "\|\|", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", ")", "{", "SExtVT", "=", "MVT", "::", "v8i32", ";", "}", "break", ";", "case", "MVT", "::", "v16i1", ":", "SExtVT", "=", "MVT", "::", "v16i8", ";", "break", ";", "case", "MVT", "::", "v32i1", ":", "SExtVT", "=", "MVT", "::", "v32i8", ";", "break", ";", "case", "MVT", "::", "v64i1", ":", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "{", "SExtVT", "=", "MVT", "::", "v64i8", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "SExtVT", ",", "Src", ")", ";", "if", "(", "SExtVT", "==", "MVT", "::", "v64i8", ")", "{", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "V", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", "," ]
GCC	tilegx	MD	stmt_completion	VLIW	618,080	[ ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "I48MODE", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Sparc	CPP	program_repair	CPU	618,081	[ "<FIXS>", "<FIXE>", "<FIXS>", ":", "TargetLowering", "(", "TM", ",", "new", "TargetLoweringObjectFileELF", "(", ")", ")", "{", "<FIXE>" ]	[ "}", "}", "<BUGS>", "namespace", "{", "class", "TargetLoweringObjectFileSparc", ":", "public", "TargetLoweringObjectFileELF", "{", "public", ":", "void", "getSectionFlagsAsString", "(", "SectionKind", "Kind", ",", "SmallVectorImpl", "char", ">", "&", "Str", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", "\|\|", "Kind", ".", "isMergeableCString", "(", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "getSectionFlagsAsString", "(", "Kind", ",", "Str", ")", ";", "std", "::", "string", "Res", ";", "if", "(", "!", "Kind", ".", "isMetadata", "(", ")", ")", "Res", "+=", "<STR_LIT>", ",#alloc", "<STR_LIT>", ";", "if", "(", "Kind", ".", "isText", "(", ")", ")", "Res", "+=", "<STR_LIT>", ",#execinstr", "<STR_LIT>", ";", "if", "(", "Kind", ".", "isWriteable", "(", ")", ")", "Res", "+=", "<STR_LIT>", ",#write", "<STR_LIT>", ";", "if", "(", "Kind", ".", "isThreadLocal", "(", ")", ")", "Res", "+=", "<STR_LIT>", ",#tls", "<STR_LIT>", ";", "Str", ".", "append", "(", "Res", ".", "begin", "(", ")", ",", "Res", ".", "end", "(", ")", ")", ";", "}", "}", ";", "}", "<BUGE>", "SparcTargetLowering", "::", "SparcTargetLowering", "(", "TargetMachine", "&", "TM", ")", "<BUGS>", ":", "TargetLowering", "(", "TM", ",", "new", "TargetLoweringObjectFileSparc", "(", ")", ")", "{", "<BUGE>", "addRegisterClass", "(", "MVT", "::", "i32", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC	c6x	CPP	stmt_completion	VLIW	618,082	[ "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "i", ")", ")", ")", "return", "false", ";" ]	[ "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "(", "val", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "i", ")", ")", ")", "break", ";", "for", "(", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "val", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "i", ")", ")", "break", ";", "for", "(", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "(", "val" ]
GCC	mips	MD	next_suggestion	CPU	618,083	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	618,084	[ "}", "=", "SrcExtra", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "VectorPred", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Switches", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dest", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "PredAddress", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "VectorPred", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	ARM	CPP	code_generation	CPU	618,085	[ "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "bool", "FoundImm", "=", "false", ";", "int64_t", "Imm", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "OpNum", "<", "Desc", ".", "getNumOperands", "(", ")", ";", "++", "OpNum", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "Desc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "Imm", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "FoundImm", "=", "true", ";", "}", "}", "if", "(", "!", "FoundImm", ")", "return", "false", ";", "uint64_t", "Offset", "=", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Target", "=", "Addr", "+", "Imm", "+", "Offset", ";", "return", "true", ";", "}" ]	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]
LLVM	Z80	CPP	next_suggestion	MPU	618,086	[ "Ops", ".", "reserve", "(", "Op", ".", "getNumOperands", "(", ")", ")", ";" ]	[ "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC8", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC16", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC24", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC32", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,087	[ "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	618,088	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	618,089	[ "<FIXS>", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ",", "ZReg", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ",", "ZReg", ")", "<FIXE>" ]	[ "if", "(", "isICmp", ")", "{", "if", "(", "UseImm", ")", "<BUGS>", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "ZReg", ")", "<BUGE>", ".", "addReg", "(", "SrcReg1", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "<BUGS>", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "ZReg", ")", "<BUGE>", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ";", "}", "else", "{" ]
GCC	mips	CPP	next_suggestion	CPU	618,090	[ "}" ]	[ "static", "bool", "mips16_local_function_p", "(", "const_rtx", "x", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_LOCAL_P", "(", "x", ")", "&&", "!", "SYMBOL_REF_EXTERNAL_P", "(", "x", ")", "&&", "(", "mips_get_compress_mode", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", "&", "MASK_MIPS16", ")", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	618,091	[ "]", ")" ]	[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	program_repair	CPU	618,092	[ "<FIXS>", "static", "SDValue", "performSELECTCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "<FIXE>" ]	[ "True", ".", "getValueType", "(", ")", ",", "True", ",", "False", ",", "Cond", ")", ";", "}", "<BUGS>", "static", "SDValue", "PerformSELECTCombine", "(", "SDNode", "", "N", ",", "SelectionDAG", "&", "DAG", ",", "<BUGE>", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "MipsSubtarget", "", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,093	[ "GPR32", ":", "$", "op", ",", "sub_32", ")", ",", "<NUM_LIT>", ",", "$", "imm", ")", ",", "sub_32", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "add", "GPR32", ":", "$", "op", ",", "(", "i32", "(", "trunc", "(", "vscale", "(", "sve_cntw_imm", "i32", ":", "$", "imm", ")", ")", ")", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG", "(", "INCW_XPiI", "(", "INSERT_SUBREG", "(", "i64", "(", "IMPLICIT_DEF", ")", ")", "," ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	618,094	[ "return", "MCDisassembler", "::", "Success", ";" ]	[ "outs", "(", ")", "<<", "<STR_LIT>", " .local ", "<STR_LIT>", ";", "for", "(", "int64_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalEntryCount", ";", "I", "++", ")", "{", "int64_t", "Count", ",", "Type", ";", "if", "(", "!", "nextLEB", "(", "Count", ",", "Bytes", ",", "Size", ",", "false", ")", "\|\|", "!", "nextLEB", "(", "Type", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "int64_t", "J", "=", "<NUM_LIT>", ";", "J", "<", "Count", ";", "J", "++", ")", "{", "if", "(", "I", "\|\|", "J", ")", "outs", "(", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "outs", "(", ")", "<<", "WebAssembly", "::", "anyTypeToString", "(", "Type", ")", ";", "}", "}", "}", "}", "outs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	618,095	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "~", "<NUM_LIT>", ")", "}", "[", "(", "set_attr" ]
GCC	arm	CPP	stmt_completion	CPU	618,096	[ "=", "<NUM_LIT>", ";" ]	[ "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type", "=", "ARM_FT_UNKNOWN", ";", "machine", "->", "static_chain_stack_bytes", "=", "-", "<NUM_LIT>", ";", "machine", "->", "pacspval_needed" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	618,097	[ "}" ]	[ "static", "section", "*", "rs6000_xcoff_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "x", ",", "mode", ")", ")", "return", "toc_section", ";", "else", "return", "read_only_private_data_section", ";" ]
LLVM	VE	CPP	stmt_completion	CPU	618,098	[ ";" ]	[ "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "}", "else", "{", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "}", "O", "<<", "<STR_LIT>", "(", "<STR_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	618,099	[ "if", "(", "!", "Subtarget", ".", "systemSupportsUnalignedAccess", "(", "SD", "->", "getAddressSpace", "(", ")", ")", "&&", "(", "SD", "->", "getAlignment", "(", ")", "<", "MemVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "&&", "MemVT", ".", "isInteger", "(", ")", ")", "return", "lowerUnalignedIntStore", "(", "SD", ",", "DAG", ",", "Subtarget", ".", "isLittle", "(", ")", ",", "*", "this", ")", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "const", "SDValue", "ExtNode", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Val", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "Chain", ",", "DL", ",", "ExtNode", ",", "BasePtr", ",", "MemVT", ",", "SD", "->", "getMemOperand", "(", ")", ")", ";", "}" ]

LLVM

X86

TD

program_repair

CPU

618,000

[ "<FIXS>", "(", "From", ".", "VT", "(", "From", ".", "LdFrag", "addr", ":", "$", "src2", ")", ")", ",", "<FIXE>" ]

[ "(", "vselect", "Cast", ".", "KRCWM", ":", "$", "mask", ",", "(", "bitconvert", "(", "vinsert_insert", ":", "$", "ins", "(", "To", ".", "VT", "To", ".", "RC", ":", "$", "src1", ")", ",", "<BUGS>", "(", "From", ".", "VT", "(", "bitconvert", "(", "From", ".", "LdFrag", "addr", ":", "$", "src2", ")", ")", ")", ",", "<BUGE>", "(", "iPTR", "imm", ")", ")", ")", ",", "Cast", ".", "ImmAllZerosV", ")", ")", ",", "(", "!", "cast", "Instruction", ">", "(", "InstrStr", "#", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,001

[ ",", "dl", ",", "MVT", "::", "v16i1", ",", "Pred", ")", ";" ]

[ "AllZeroes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v16i8", ",", "AllZeroes", ")", ";", "EVT", "NewVT", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ";", "SDValue", "RecastV1", ";", "if", "(", "VT", "!=", "MVT", "::", "v16i1", ")", "RecastV1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>" ]

LLVM

TGSI

CPP

stmt_completion

Virtual ISA

618,002

[ "E", ")", "{" ]

[ "void", "TGSICFGStructurizer", "::", "wrapup", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "assert", "(", "(", "!", "MBB", "->", "getParent", "(", ")", "->", "getJumpTableInfo", "(", ")", "||", "MBB", "->", "getParent", "(", ")", "->", "getJumpTableInfo", "(", ")", "->", "isEmpty", "(", ")", ")", "&&", "<STR_LIT>", "found a jump table", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "DEFAULT_VEC_SLOTS", ">", "ContInstr", ";", "MachineBasicBlock", "::", "iterator", "Pre", "=", "MBB", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "It", "=", "Pre", ";", "while", "(", "It", "!=" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

618,003

[ "}" ]

[ "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Op1", ",", "SDValue", "Op2", ",", "SDValue", "Op3", ",", "Align", "Alignment", ",", "bool", "IsVolatile", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "return", "EmitTargetCodeForMemcpy", "(", "DAG", ",", "DL", ",", "Chain", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Alignment", ",", "IsVolatile", ",", "false", ",", "DstPtrInfo", ",", "SrcPtrInfo", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,004

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]

GCC

sh

MD

stmt_completion

CPU

618,005

[ ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

cris

MD

next_suggestion

MPU

618,006

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", "&", "&", "TARGET_V32", ")", "return", "<STR_LIT>", "return", "<STR_LIT>", "}" ]

GCC

tilegx

MD

stmt_completion

VLIW

618,007

[ "<NUM_LIT>" ]

[ "(", "define_insn_reservation", "<STR_LIT>" ]

GCC

mips

CPP

program_repair

CPU

618,008

[ "<FIXS>", "+", "set_src_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "mode", ",", "speed", ")", "+", "set_src_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "speed", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "const_immlsa_operand", "(", "op2", ",", "mode", ")", ")", "{", "*", "total", "=", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "<BUGS>", "+", "set_src_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "speed", ")", "+", "set_src_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "speed", ")", ")", ";", "<BUGE>", "return", "true", ";", "}", "}" ]

LLVM

ARM

TD

next_suggestion

CPU

618,009

[ "}" ]

[ "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

618,010

[ "_", "_", "m128i", "_", "_", "lsx_vneg_w", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]

GCC

sh

MD

stmt_completion

CPU

618,011

[ "<STR_LIT>", ")", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

618,012

[ "toc_section", ")", ";" ]

[ "rs6000_gen_section_name", "(", "&", "xcoff_private_rodata_section_name", ",", "main_input_filename", ",", "<STR_LIT>", ".rop_", "<STR_LIT>", ")", ";", "rs6000_gen_section_name", "(", "&", "xcoff_read_only_section_name", ",", "main_input_filename", ",", "<STR_LIT>", ".ro_", "<STR_LIT>", ")", ";", "rs6000_gen_section_name", "(", "&", "xcoff_tls_data_section_name", ",", "main_input_filename", ",", "<STR_LIT>", ".tls_", "<STR_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.file\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_quoted_string", "(", "asm_out_file", ",", "main_input_filename", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "if", "(", "write_symbols", "!=", "NO_DEBUG", ")", "switch_to_section", "(", "private_data_section", ")", ";", "switch_to_section", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,013

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

GCC

pa

CPP

next_suggestion

CPU

618,014

[ "default", ":" ]

[ "output_asm_insn", "(", "<STR_LIT>", "ldi %4,%2", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd,ma 8(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldd,ma 8(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "std,ma %3,8(%0)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,>= -16,%2,.-12", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "std,ma %6,8(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "%", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "ldd,ma 8(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "ldd 0(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "std,ma %3,8(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "stdby,e %6,%4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldi %4,%2", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldws|ldw},ma 4(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldws|ldw},ma 4(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{stws|stw},ma %3,4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,>= -8,%2,.-12", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{stws|stw},ma %6,4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "%", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{ldws|ldw},ma 4(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "ldw 0(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{stws|stw},ma %3,4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{stbys|stby},e %6,%4(%0)", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldi %4,%2", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldhs|ldh},ma 2(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldhs|ldh},ma 2(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{sths|sth},ma %3,2(%0)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,>= -4,%2,.-12", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{sths|sth},ma %6,2(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{ldhs|ldh},ma 2(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "ldb 0(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "{sths|sth},ma %3,2(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", "stb %6,0(%0)", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "n_bytes", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "ldi %4,%2", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldbs|ldb},ma 1(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{ldbs|ldb},ma 1(%1),%6", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{stbs|stb},ma %3,1(%0)", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addib,>= -2,%2,.-12", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "{stbs|stb},ma %6,1(%0)", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "n_bytes", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "ldb 0(%1),%3", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "stb %3,0(%0)", "<STR_LIT>", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,015

[ "}" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

GCC

c6x

MD

stmt_completion

VLIW

618,016

[ ")", ")", ")" ]

[ "(", "and", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

sparc

CPP

stmt_completion

CPU

618,017

[ ")", ")", ";" ]

[ "}", "else", "{", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", ")", ")", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "reg", ",", "GEN_INT", "(", "size" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

618,018

[ ")", "{" ]

[ "void", "TPCInstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "OS", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "HasPercentPrefix", ")", "OS", "<<", "<STR_LIT>", "%", "<STR_LIT>", ";", "OS", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

618,019

[ "}" ]

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ".. generic integer expression\\n", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Expr", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";" ]

GCC

sh

MD

next_suggestion

CPU

618,020

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "PIC_REG", ")", ")", "(", "return", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "\t", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,021

[ "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]

LLVM

AArch64

CPP

program_repair

CPU

618,022

[ "<FIXS>", "bool", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "<FIXE>" ]

[ "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", ";", "bool", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "override", ";", "<BUGS>", "bool", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "<BUGE>", "int64_t", "Offset", ")", "const", "override", ";", "void", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", "," ]

LLVM

NMX

CPP

stmt_completion

VLIW

618,023

[ "AsmToken", "::", "Dollar", ")", ")", "{" ]

[ "NMXOperand", "&", "Mnemonic", "=", "static_cast", "<", "NMXOperand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", "la", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "NMXOperand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'(' expected", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok1", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok1", ".", "is", "(" ]

GCC

rs6000

CPP

program_repair

CPU

618,024

[ "<FIXS>", "else", "if", "(", "VECTOR_UNIT_ALTIVEC_OR_VSX_P", "(", "mode", ")", ")", "<FIXE>" ]

[ "if", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "true", ";", "<BUGS>", "else", "if", "(", "TARGET_ALTIVEC", "&&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ")", "<BUGE>", "return", "true", ";", "else" ]

LLVM

CellSPU

TD

stmt_completion

MPU

618,025

[ "R32C", ">", ";" ]

[ "def", "r32", ":", "SFXRegInst", "<" ]

LLVM

Mips

CPP

code_generation

CPU

618,026

[ "const", "MCPhysReg", "*", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasMips64", "(", ")", ")", "return", "Subtarget", ".", "hasMips64r6", "(", ")", "?", "CSR_Interrupt_64R6_SaveList", ":", "CSR_Interrupt_64_SaveList", ";", "else", "return", "Subtarget", ".", "hasMips32r6", "(", ")", "?", "CSR_Interrupt_32R6_SaveList", ":", "CSR_Interrupt_32_SaveList", ";", "}", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_SaveList", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_SaveList", ";", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "CSR_O32_FP64_SaveList", ";", "if", "(", "Subtarget", ".", "isFPXX", "(", ")", ")", "return", "CSR_O32_FPXX_SaveList", ";", "return", "CSR_O32_SaveList", ";", "}" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

618,027

[ "true", ")", ")", ";" ]

[ "static", "void", "ImposeStackOrdering", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MI", "->", "definesRegister", "(", "WebAssembly", "::", "EXPR_STACK", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "WebAssembly", "::", "EXPR_STACK", ",", "true", ",", "true", ")", ")", ";", "if", "(", "!", "MI", "->", "readsRegister", "(", "WebAssembly", "::", "EXPR_STACK", ")", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "WebAssembly", "::", "EXPR_STACK", ",", "false", "," ]

GCC

s390

CPP

program_repair

MPU

618,028

[ "<FIXS>", "add_reg_br_prob_note", "(", "s390_emit_jump", "(", "is_aligned_label", ",", "cond", ")", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "<FIXE>" ]

[ "emit_insn", "(", "gen_movsicc", "(", "str_idx_reg", ",", "cond", ",", "highest_index_to_load_reg", ",", "str_idx_reg", ")", ")", ";", "<BUGS>", "add_int_reg_note", "(", "s390_emit_jump", "(", "is_aligned_label", ",", "cond", ")", ",", "REG_BR_PROB", ",", "very_unlikely", ")", ";", "<BUGE>", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "str_idx_reg", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ",", "str_idx_reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

618,029

[ "(", "bits", "-", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isSigned", ")", "return", "-", "<NUM_LIT>", "<<" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,030

[ "]", ";" ]

[ "def", "MovImm64ShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "ShifterOperand" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

618,031

[ "<NUM_LIT>", ";" ]

[ "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", ")", "{", "OutStreamer", ".", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "STI", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", ")", "{", "OutStreamer", ".", "emitInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ",", "STI", ")", ";", "return" ]

LLVM

AArch64

CPP

program_repair

CPU

618,032

[ "<FIXS>", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: value undefined, creating undef node\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "isOnlyLowElement", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: only low element used, creating 1 ", "<STR_LIT>", "<STR_LIT>", "SCALAR_TO_VECTOR node\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "Value", ".", "getValueType", "(", ")", "!=", "VT", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: use DUP for non-constant splats\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "Value", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "LowerBUILD_VECTOR: DUPLANE works on 128-bit vectors, ", "<STR_LIT>", "<STR_LIT>", "widening it\\n", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "usesOnlyOneValue", "=", "false", ";", "}", "<BUGS>", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "<BUGE>", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "<BUGS>", "if", "(", "isOnlyLowElement", ")", "<BUGE>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "Value", ")", ";", "<BUGS>", "<BUGE>", "if", "(", "usesOnlyOneValue", ")", "{", "if", "(", "!", "isConstant", ")", "{", "if", "(", "Value", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "||", "<BUGS>", "Value", ".", "getValueType", "(", ")", "!=", "VT", ")", "<BUGE>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Value", ")", ";", "<BUGS>", "<BUGE>", "SDValue", "Lane", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "=", "Value", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "Value", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "<BUGE>", "Value", "=", "WidenVector", "(", "Value", ",", "DAG", ")", ";", "unsigned", "Opcode", "=", "getDUPLANEOp", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "Value", ",", "Lane", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,033

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

618,034

[ "StackStructReturn", ";" ]

[ "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", "||", "IsMCU", ")", "return", "RegStructReturn", ";", "return" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

618,035

[ ",", "createPPCAsmPrinterPass", ")", ";" ]

[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializePowerPCAsmPrinter", "(", ")", "{", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getThePPC32Target", "(", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,036

[ "if", "(", "!", "LowRegs", ".", "count", "(", "Reg", ")", ")", "continue", ";" ]

[ "while", "(", "HiRegToRestore", "!=", "OrderedHighRegs", ".", "end", "(", ")", ")", "{", "assert", "(", "!", "CopyRegs", ".", "empty", "(", ")", ")", ";", "auto", "CopyReg", "=", "getNextOrderedReg", "(", "OrderedCopyRegs", ".", "begin", "(", ")", ",", "OrderedCopyRegs", ".", "end", "(", ")", ",", "CopyRegs", ")", ";", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "while", "(", "HiRegToRestore", "!=", "OrderedHighRegs", ".", "end", "(", ")", "&&", "CopyReg", "!=", "OrderedCopyRegs", ".", "end", "(", ")", ")", "{", "PopMIB", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "*", "HiRegToRestore", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "CopyReg", "=", "getNextOrderedReg", "(", "std", "::", "next", "(", "CopyReg", ")", ",", "OrderedCopyRegs", ".", "end", "(", ")", ",", "CopyRegs", ")", ";", "HiRegToRestore", "=", "getNextOrderedReg", "(", "std", "::", "next", "(", "HiRegToRestore", ")", ",", "OrderedHighRegs", ".", "end", "(", ")", ",", "HighRegs", ")", ";", "}", "}", "if", "(", "LowScratchReg", ".", "isValid", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "LowScratchReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ARM", "::", "R12", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "!", "LowRegs", ".", "empty", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "bool", "NeedsPop", "=", "false", ";", "for", "(", "Register", "Reg", ":", "OrderedLowRegs", ")", "{" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,037

[ "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "<NUM_LIT>", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "<NUM_LIT>", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "<NUM_LIT>", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,038

[ "if", "(", "MBB", "!=", "nullptr", ")", "{" ]

[ "void", "AMDGPUMachineCFGStructurizer", "::", "initFallthroughMap", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fallthrough Map:\\n", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBBI", ":", "MF", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBI", ".", "getFallThrough", "(", ")", ";" ]

GCC

pdp10

MD

stmt_completion

MPU

618,039

[ ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,040

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeqi_t_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_eafd18", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

next_suggestion

CPU

618,041

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

program_repair

CPU

618,042

[ "<FIXS>", "if", "(", "!", "HARD_REGISTER_P", "(", "op", ")", ")", "<FIXE>" ]

[ "if", "(", "!", "REG_P", "(", "op", ")", ")", "return", "<NUM_LIT>", "<BUGS>", "if", "(", "REGNO", "(", "op", ")", ">", "=", "FIRST_PSEUDO_REGISTER", ")", "<BUGE>", "return", "<NUM_LIT>", "(", "TARGET_ALTIVEC", "&", "&", "ALTIVEC_REGNO_P", "(", "REGNO", "(", "op", ")", ")", ")" ]

GCC

c4x

MD

next_suggestion

DSP

618,043

[ "<STR_LIT>", ")" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,044

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,045

[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

618,046

[ "mode", ")" ]

[ "UNSPEC_COND_FCVT", ")", ")", "(", "set", "(", "match_operand", ":", "SVE_FULL_HSF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_FULL_HSF", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_UZP1", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_ptrue_reg", "(", "<", "VWIDE_PRED", ">" ]

LLVM

AArch64

TD

program_repair

CPU

618,047

[ "<FIXS>", "class", "LoadStore8RO", "bits", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<NUM_LIT>", ">", "opc", ",", "RegisterOperand", "regtype", ",", "<FIXE>" ]

[ "def", "ro128", ":", "ROAddrMode", "ro_Windexed128", ",", "ro_Xindexed128", ",", "ro_Wextend128", ",", "ro_Xextend128", ">", ";", "<BUGS>", "class", "LoadStore8RO", "bits", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "<BUGE>", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "dag", ">", "pat", ">", ":", "I", "ins", ",", "outs", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", "{", "bits", "<NUM_LIT>", ">", "Rt", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,048

[ "(", "FB", "[", "AMDGPU", "::", "FeatureWavefrontSize32", "]", "&&", "Reg", "==", "AMDGPU", "::", "VCC_LO", ")", ";" ]

[ "return", "(", "FB", "[", "AMDGPU", "::", "FeatureWavefrontSize64", "]", "&&", "Reg", "==", "AMDGPU", "::", "VCC", ")", "||" ]

LLVM

X86

CPP

stmt_completion

CPU

618,049

[ "<STR_LIT>", ";" ]

[ "return", "<STR_LIT>", "Windows 32-bit x86 EH state insertion" ]

GCC

arm

MD

program_repair

CPU

618,050

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "umin", ":", "VINTW", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "VALLW", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "umin", ":", "VINTW", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VINTW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "{", "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "VALLW", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VALLW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

618,051

[ "_", "_", "a", ")", "{" ]

[ "_", "_", "rint64x", "(", "double" ]

GCC

i386

CPP

stmt_completion

CPU

618,052

[ "_", "_", "P", ")", ";" ]

[ "return", "_", "mm_set_ph", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "*", "(", "_", "Float16", "const", "*", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,053

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,054

[ ")", ";" ]

[ "unsigned", "ARMBaseInstrInfo", "::", "RemoveBranch", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(" ]

GCC

h8300

MD

stmt_completion

MPU

618,055

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "mult", ":", "SI", "(", "subreg", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

618,056

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SSEMODEF2P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Xtensa

CPP

next_suggestion

MPU

618,057

[ "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "lowerOperand", "(", "MO", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

618,058

[ "addReg", "(", "RHS", ")", ";" ]

[ "bool", "X86InstructionSelector", "::", "selectCmp", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ICMP", ")", "&&", "<STR_LIT>", "unexpected instruction", "<STR_LIT>", ")", ";", "X86", "::", "CondCode", "CC", ";", "bool", "SwapArgs", ";", "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "X86", "::", "getX86ConditionCode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "unsigned", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "unsigned", "OpCmp", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "LHS", ")", ";", "switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "X86", "::", "CMP8rr", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "X86", "::", "CMP16rr", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "X86", "::", "CMP32rr", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "X86", "::", "CMP64rr", ";", "break", ";", "}", "MachineInstr", "&", "CmpInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "OpCmp", ")", ")", ".", "addReg", "(", "LHS", ")", "." ]

GCC

powerpcspe

CPP

stmt_completion

CPU

618,059

[ ",", "const0_rtx", ")", ";" ]

[ "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "if", "(", "hard_frame_needed", ")", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "!", "(", "REGNO", "(", "fp", ")", "==", "STACK_POINTER_REGNUM", "||", "(", "hard_frame_needed", "&&", "REGNO", "(", "fp", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", "regs", "[", "i", "++", "]", "=", "fp", ";", "p", "=", "rtvec_alloc", "(", "i", ")", ";", "while", "(", "--", "i", ">=", "<NUM_LIT>", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "regs", "[", "i", "]", ")", ";", "RTVEC_ELT", "(", "p", ",", "i", ")", "=", "gen_rtx_SET", "(", "mem" ]

GCC

i386

CPP

program_repair

CPU

618,060

[ "<FIXS>", "if", "(", "scalar_mode", "==", "E_HFmode", "||", "scalar_mode", "==", "E_BFmode", ")", "<FIXE>" ]

[ "switch", "(", "type", ")", "{", "case", "opcode_int", ":", "<BUGS>", "if", "(", "scalar_mode", "==", "E_HFmode", ")", "<BUGE>", "opcode", "=", "(", "misaligned_p", "?", "(", "TARGET_AVX512BW", "?", "<STR_LIT>", "vmovdqu16", "<STR_LIT>", ":", "<STR_LIT>", "vmovdqu64", "<STR_LIT>", ")", ":", "<STR_LIT>", "vmovdqa64", "<STR_LIT>", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

618,061

[ "}" ]

[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "addr", ",", "i32imm", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

GCC

mmix

MD

next_suggestion

CPU

618,062

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "if_then_else", ":", "DF", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")" ]

LLVM

Nyuzi

TD

stmt_completion

GPU

618,063

[ "CALLSYM", "tglobaladdr", ":", "$", "dest", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "call", "tglobaladdr", ":", "$", "dest", ")", ",", "(" ]

LLVM

ARM

TD

next_suggestion

CPU

618,064

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

618,065

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "match_operand", ":", "<", "VBFMLA_W", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BFDOT", ")", "(", "match_operand", ":", "VDQSF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

code_generation

CPU

618,066

[ "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wasn't expecting to be able to lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INIT_TRAMPOLINE", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADJUST_TRAMPOLINE", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STACKRESTORE", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GET_DYNAMIC_AREA_OFFSET", ":", "return", "LowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_DWARF_CFA", ":", "return", "LowerEH_DWARF_CFA", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "SDValue", "(", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SREM", ":", "case", "ISD", "::", "UREM", ":", "return", "LowerREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BSWAP", ":", "return", "LowerBSWAP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

LLVM

X86

CPP

code_generation

CPU

618,067

[ "bool", "X86InstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "NewNodes", ")", "const", "{", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "auto", "I", "=", "MemOp2RegOpTable", ".", "find", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "MemOp2RegOpTable", ".", "end", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "I", "->", "second", ".", "first", ";", "unsigned", "Index", "=", "I", "->", "second", ".", "second", "&", "TB_INDEX_MASK", ";", "bool", "FoldedLoad", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_LOAD", ";", "bool", "FoldedStore", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_STORE", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "RI", ",", "MF", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "X86", "::", "AddrNumOperands", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "Load", "=", "nullptr", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "*", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "*", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "*", "MMOs", ".", "first", ")", "&&", "(", "*", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Load", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Load", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "VTs", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "nullptr", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "{", "DstRC", "=", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "&", "RI", ",", "MF", ")", ";", "VTs", ".", "push_back", "(", "*", "DstRC", "->", "vt_begin", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "Other", "&&", "i", ">=", "(", "unsigned", ")", "MCID", ".", "getNumDefs", "(", ")", ")", "VTs", ".", "push_back", "(", "VT", ")", ";", "}", "if", "(", "Load", ")", "BeforeOps", ".", "push_back", "(", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";", "BeforeOps", ".", "insert", "(", "BeforeOps", ".", "end", "(", ")", ",", "AfterOps", ".", "begin", "(", ")", ",", "AfterOps", ".", "end", "(", ")", ")", ";", "SDNode", "*", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "BeforeOps", ")", ";", "NewNodes", ".", "push_back", "(", "NewNode", ")", ";", "if", "(", "FoldedStore", ")", "{", "AddrOps", ".", "pop_back", "(", ")", ";", "AddrOps", ".", "push_back", "(", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractStoreMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "*", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "*", "MMOs", ".", "first", ")", "&&", "(", "*", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "SDNode", "*", "Store", "=", "DAG", ".", "getMachineNode", "(", "getStoreRegOpcode", "(", "<NUM_LIT>", ",", "DstRC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Store", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Store", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "return", "true", ";", "}" ]

[ "unfoldMemoryOperand", "-", "Separate", "a", "single", "instruction", "which", "folded", "a", "load", "or", "a", "store", "or", "a", "load", "and", "a", "store", "into", "two", "or", "more", "instruction", "." ]

GCC

tilegx

MD

stmt_completion

VLIW

618,068

[ "<STR_LIT>", "<NUM_LIT>" ]

[ "(", "define_insn_reservation" ]

LLVM

AMDGPU

TD

program_repair

GPU

618,069

[ "<FIXS>", "InstSI", "ps", ".", "OutOperandList", ",", "ps", ".", "InOperandList", ",", "ps", ".", "Mnemonic", "#", "ps", ".", "AsmOperands", ",", "[", "]", ">", "{", "<FIXE>" ]

[ "let", "EXP_CNT", "=", "<NUM_LIT>", ";", "let", "MTBUF", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "EXEC", "]", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "SchedRW", "=", "[", "WriteVMEM", "]", ";", "}", "class", "MTBUF_Real", "MTBUF_Pseudo", "ps", ">", ":", "<BUGS>", "InstSI", "ps", ".", "OutOperandList", ",", "ps", ".", "InOperandList", ",", "ps", ".", "Mnemonic", "#", "ps", ".", "AsmOperands", ",", "[", "]", ">", ",", "Enc64", "{", "<BUGE>", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

GCC

c6x

CPP

stmt_completion

VLIW

618,070

[ "<NUM_LIT>", ";" ]

[ "if", "(", "n", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "n", "+=", "ss", ".", "jump_cycle_index", ";", "if", "(", "n", ">=", "<NUM_LIT>", ")", "n", "-=" ]

GCC

h8300

MD

next_suggestion

MPU

618,071

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,072

[ "}", "=", "Imm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,073

[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]

[ "class", "Enc_7eee72", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

h8300

CPP

next_suggestion

MPU

618,074

[ "if", "(", "GET_CODE", "(", "x", ")", "==", "SET", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "regindex", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "memindex", ")", ")", "==", "MEM", "&&", "h8300_stack_offset_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "memindex", ")", ",", "<NUM_LIT>", ")", ",", "offset", ")", ")", "return", "REGNO", "(", "XEXP", "(", "x", ",", "regindex", ")", ")", ";" ]

[ "if", "(", "load_p", ")", "regindex", "=", "<NUM_LIT>", ",", "memindex", "=", "<NUM_LIT>", ",", "offset", "=", "(", "nregs", "-", "index", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "else", "memindex", "=", "<NUM_LIT>", ",", "regindex", "=", "<NUM_LIT>", ",", "offset", "=", "(", "index", "+", "<NUM_LIT>", ")", "*", "-", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,075

[ "IdxReg", ")", ";" ]

[ "const", "bool", "HasVOffset", "=", "!", "MaybeVOffset", "||", "MaybeVOffset", "->", "Value", ".", "getZExtValue", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "HasVIndex", "?", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_UBYTE_LDS_BOTHEN", ":", "AMDGPU", "::", "BUFFER_LOAD_UBYTE_LDS_IDXEN", ":", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_UBYTE_LDS_OFFEN", ":", "AMDGPU", "::", "BUFFER_LOAD_UBYTE_LDS_OFFSET", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "HasVIndex", "?", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_USHORT_LDS_BOTHEN", ":", "AMDGPU", "::", "BUFFER_LOAD_USHORT_LDS_IDXEN", ":", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_USHORT_LDS_OFFEN", ":", "AMDGPU", "::", "BUFFER_LOAD_USHORT_LDS_OFFSET", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "HasVIndex", "?", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_DWORD_LDS_BOTHEN", ":", "AMDGPU", "::", "BUFFER_LOAD_DWORD_LDS_IDXEN", ":", "HasVOffset", "?", "AMDGPU", "::", "BUFFER_LOAD_DWORD_LDS_OFFEN", ":", "AMDGPU", "::", "BUFFER_LOAD_DWORD_LDS_OFFSET", ";", "break", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "AMDGPU", "::", "M0", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "if", "(", "HasVIndex", "&&", "HasVOffset", ")", "{", "Register", "IdxReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", ".", "getVGPR64Class", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "*", "MIB", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "IdxReg", ")", ".", "addReg", "(", "VIndex", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "VOffset", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "MIB", ".", "addReg", "(" ]

GCC

alpha

MD

stmt_completion

MPU

618,076

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]

GCC

i386

CPP

next_suggestion

CPU

618,077

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_permutexvar_pd", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "X", ",", "_", "_", "m512d", "_", "_", "Y", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_permvardf512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "Y", ",", "(", "_", "_", "v8di", ")", "_", "_", "X", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

GCC

mips

CPP

program_repair

CPU

618,078

[ "<FIXS>", "fn", "->", "machine", "->", "optimize_call_stack", "=", "!", "callees_functions_use_frame_header", "(", "fn", ")", "&&", "!", "is_leaf_function", "(", "fn", ")", ";", "<FIXE>" ]

[ "{", "fn", "=", "node", "->", "get_fun", "(", ")", ";", "if", "(", "fn", "!=", "NULL", ")", "<BUGS>", "fn", "->", "machine", "->", "optimize_call_stack", "=", "!", "callees_functions_use_frame_header", "(", "fn", ")", ";", "<BUGE>", "}", "return", "<NUM_LIT>", ";", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

618,079

[ "Lo", ")", ";" ]

[ "bool", "IsTruncated", "=", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TRUNCATE", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v16i8", "||", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v32i8", "||", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "v64i8", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", "||", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "IsTruncated", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "SExtVT", ";", "switch", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "MVT", "::", "v2i1", ":", "SExtVT", "=", "MVT", "::", "v2i64", ";", "break", ";", "case", "MVT", "::", "v4i1", ":", "SExtVT", "=", "MVT", "::", "v4i32", ";", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "checkBitcastSrcVectorSize", "(", "Src", ",", "<NUM_LIT>", ")", ")", "SExtVT", "=", "MVT", "::", "v4i64", ";", "break", ";", "case", "MVT", "::", "v8i1", ":", "SExtVT", "=", "MVT", "::", "v8i16", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "||", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", ")", "{", "SExtVT", "=", "MVT", "::", "v8i32", ";", "}", "break", ";", "case", "MVT", "::", "v16i1", ":", "SExtVT", "=", "MVT", "::", "v16i8", ";", "break", ";", "case", "MVT", "::", "v32i1", ":", "SExtVT", "=", "MVT", "::", "v32i8", ";", "break", ";", "case", "MVT", "::", "v64i1", ":", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "{", "SExtVT", "=", "MVT", "::", "v64i8", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "SExtVT", ",", "Src", ")", ";", "if", "(", "SExtVT", "==", "MVT", "::", "v64i8", ")", "{", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "V", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", "," ]

GCC

tilegx

MD

stmt_completion

VLIW

618,080

[ ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "I48MODE", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Sparc

CPP

program_repair

CPU

618,081

[ "<FIXS>", "<FIXE>", "<FIXS>", ":", "TargetLowering", "(", "TM", ",", "new", "TargetLoweringObjectFileELF", "(", ")", ")", "{", "<FIXE>" ]

[ "}", "}", "<BUGS>", "namespace", "{", "class", "TargetLoweringObjectFileSparc", ":", "public", "TargetLoweringObjectFileELF", "{", "public", ":", "void", "getSectionFlagsAsString", "(", "SectionKind", "Kind", ",", "SmallVectorImpl", "char", ">", "&", "Str", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", "||", "Kind", ".", "isMergeableCString", "(", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "getSectionFlagsAsString", "(", "Kind", ",", "Str", ")", ";", "std", "::", "string", "Res", ";", "if", "(", "!", "Kind", ".", "isMetadata", "(", ")", ")", "Res", "+=", "<STR_LIT>", ",#alloc", "<STR_LIT>", ";", "if", "(", "Kind", ".", "isText", "(", ")", ")", "Res", "+=", "<STR_LIT>", ",#execinstr", "<STR_LIT>", ";", "if", "(", "Kind", ".", "isWriteable", "(", ")", ")", "Res", "+=", "<STR_LIT>", ",#write", "<STR_LIT>", ";", "if", "(", "Kind", ".", "isThreadLocal", "(", ")", ")", "Res", "+=", "<STR_LIT>", ",#tls", "<STR_LIT>", ";", "Str", ".", "append", "(", "Res", ".", "begin", "(", ")", ",", "Res", ".", "end", "(", ")", ")", ";", "}", "}", ";", "}", "<BUGE>", "SparcTargetLowering", "::", "SparcTargetLowering", "(", "TargetMachine", "&", "TM", ")", "<BUGS>", ":", "TargetLowering", "(", "TM", ",", "new", "TargetLoweringObjectFileSparc", "(", ")", ")", "{", "<BUGE>", "addRegisterClass", "(", "MVT", "::", "i32", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

GCC

c6x

CPP

stmt_completion

VLIW

618,082

[ "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "i", ")", ")", ")", "return", "false", ";" ]

[ "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "(", "val", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "i", ")", ")", ")", "break", ";", "for", "(", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "val", "&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "i", ")", ")", "break", ";", "for", "(", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "(", "val" ]

GCC

mips

MD

next_suggestion

CPU

618,083

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

618,084

[ "}", "=", "SrcExtra", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "VectorPred", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Switches", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dest", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "PredAddress", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "VectorPred", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

ARM

CPP

code_generation

CPU

618,085

[ "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "bool", "FoundImm", "=", "false", ";", "int64_t", "Imm", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "OpNum", "<", "Desc", ".", "getNumOperands", "(", ")", ";", "++", "OpNum", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", "&&", "Desc", ".", "OpInfo", "[", "OpNum", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "Imm", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "FoundImm", "=", "true", ";", "}", "}", "if", "(", "!", "FoundImm", ")", "return", "false", ";", "uint64_t", "Offset", "=", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Target", "=", "Addr", "+", "Imm", "+", "Offset", ";", "return", "true", ";", "}" ]

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

LLVM

Z80

CPP

next_suggestion

MPU

618,086

[ "Ops", ".", "reserve", "(", "Op", ".", "getNumOperands", "(", ")", ")", ";" ]

[ "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC8", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC16", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC24", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC32", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,087

[ "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

618,088

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

618,089

[ "<FIXS>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ",", "ZReg", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ",", "ZReg", ")", "<FIXE>" ]

[ "if", "(", "isICmp", ")", "{", "if", "(", "UseImm", ")", "<BUGS>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "ZReg", ")", "<BUGE>", ".", "addReg", "(", "SrcReg1", ")", ".", "addImm", "(", "Imm", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "<BUGS>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "ZReg", ")", "<BUGE>", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ";", "}", "else", "{" ]

GCC

mips

CPP

next_suggestion

CPU

618,090

[ "}" ]

[ "static", "bool", "mips16_local_function_p", "(", "const_rtx", "x", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_LOCAL_P", "(", "x", ")", "&&", "!", "SYMBOL_REF_EXTERNAL_P", "(", "x", ")", "&&", "(", "mips_get_compress_mode", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", "&", "MASK_MIPS16", ")", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

618,091

[ "]", ")" ]

[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

program_repair

CPU

618,092

[ "<FIXS>", "static", "SDValue", "performSELECTCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "<FIXE>" ]

[ "True", ".", "getValueType", "(", ")", ",", "True", ",", "False", ",", "Cond", ")", ";", "}", "<BUGS>", "static", "SDValue", "PerformSELECTCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "<BUGE>", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "MipsSubtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,093

[ "GPR32", ":", "$", "op", ",", "sub_32", ")", ",", "<NUM_LIT>", ",", "$", "imm", ")", ",", "sub_32", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "add", "GPR32", ":", "$", "op", ",", "(", "i32", "(", "trunc", "(", "vscale", "(", "sve_cntw_imm", "i32", ":", "$", "imm", ")", ")", ")", ")", ")", ",", "(", "i32", "(", "EXTRACT_SUBREG", "(", "INCW_XPiI", "(", "INSERT_SUBREG", "(", "i64", "(", "IMPLICIT_DEF", ")", ")", "," ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

618,094

[ "return", "MCDisassembler", "::", "Success", ";" ]

[ "outs", "(", ")", "<<", "<STR_LIT>", " .local ", "<STR_LIT>", ";", "for", "(", "int64_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalEntryCount", ";", "I", "++", ")", "{", "int64_t", "Count", ",", "Type", ";", "if", "(", "!", "nextLEB", "(", "Count", ",", "Bytes", ",", "Size", ",", "false", ")", "||", "!", "nextLEB", "(", "Type", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "int64_t", "J", "=", "<NUM_LIT>", ";", "J", "<", "Count", ";", "J", "++", ")", "{", "if", "(", "I", "||", "J", ")", "outs", "(", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "outs", "(", ")", "<<", "WebAssembly", "::", "anyTypeToString", "(", "Type", ")", ";", "}", "}", "}", "}", "outs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

618,095

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "~", "<NUM_LIT>", ")", "}", "[", "(", "set_attr" ]

GCC

arm

CPP

stmt_completion

CPU

618,096

[ "=", "<NUM_LIT>", ";" ]

[ "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type", "=", "ARM_FT_UNKNOWN", ";", "machine", "->", "static_chain_stack_bytes", "=", "-", "<NUM_LIT>", ";", "machine", "->", "pacspval_needed" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

618,097

[ "}" ]

[ "static", "section", "*", "rs6000_xcoff_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "x", ",", "mode", ")", ")", "return", "toc_section", ";", "else", "return", "read_only_private_data_section", ";" ]

LLVM

VE

CPP

stmt_completion

CPU

618,098

[ ";" ]

[ "printOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "}", "else", "{", "printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";", "}", "O", "<<", "<STR_LIT>", "(", "<STR_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

618,099

[ "if", "(", "!", "Subtarget", ".", "systemSupportsUnalignedAccess", "(", "SD", "->", "getAddressSpace", "(", ")", ")", "&&", "(", "SD", "->", "getAlignment", "(", ")", "<", "MemVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "&&", "MemVT", ".", "isInteger", "(", ")", ")", "return", "lowerUnalignedIntStore", "(", "SD", ",", "DAG", ",", "Subtarget", ".", "isLittle", "(", ")", ",", "*", "this", ")", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "const", "SDValue", "ExtNode", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Val", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "return", "DAG", ".", "getTruncStore", "(", "Chain", ",", "DL", ",", "ExtNode", ",", "BasePtr", ",", "MemVT", ",", "SD", "->", "getMemOperand", "(", ")", ")", ";", "}" ]