docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
GCC	or1k	MD	next_suggestion	CPU	618,100	[ "}", ")" ]	[ "[", "(", "parallel", "[", "(", "simple_return", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNUM", ")" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	618,101	[ ",", "OS", ")", ";" ]	[ "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", "Pseudo opcode found in EncodeInstruction()", "<STR_LIT>", ")", ";", "int", "Size", "=", "<NUM_LIT>", ";", "EmitInstruction", "(", "Binary", ",", "Size" ]
LLVM	TMS320C64X	CPP	next_suggestion	VLIW	618,102	[ "}" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitSymbolAttribute", "(", "Stubs", "[", "i", "]", ".", "first", ",", "MCSA_WeakReference", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,103	[ "CC", "=", "ISD", "::", "getSetCCInverse", "(", "CC", ",", "isInt", ")", ";" ]	[ "}", "bool", "DoXform", "=", "false", ";", "bool", "InvCC", "=", "false", ";", "assert", "(", "(", "Opc", "==", "ISD", "::", "ADD", "\|\|", "(", "Opc", "==", "ISD", "::", "SUB", "&&", "Slct", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "<STR_LIT>", "Bad input!", "<STR_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", "->", "isNullValue", "(", ")", ")", "{", "DoXform", "=", "true", ";", "}", "else", "if", "(", "CC", "!=", "ISD", "::", "SETCC_INVALID", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Op0", "=", "Slct", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "isSlctCC", "?", "Op0", ".", "getValueType", "(", ")", ":", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "bool", "isInt", "=", "OpVT", ".", "isInteger", "(", ")", ";" ]
GCC	xtensa	CPP	stmt_completion	MPU	618,104	[ ",", "Pmode", ")", ";" ]	[ "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "chain_off", ")", ",", "chain", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "func_off", ")", ",", "func", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__xtensa_sync_caches", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")" ]
LLVM	AArch64	CPP	program_repair	CPU	618,105	[ "<FIXS>", "uint64_t", "PartSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getStoreSize", "(", ")", ".", "getKnownMinSize", "(", ")", ";", "unsigned", "NumParts", "=", "<NUM_LIT>", ";", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "{", "assert", "(", "!", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", ";", "while", "(", "!", "Ins", "[", "i", "+", "NumParts", "-", "<NUM_LIT>", "]", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "++", "NumParts", ";", "}", "MVT", "PartLoad", "=", "VA", ".", "getValVT", "(", ")", ";", "SDValue", "Ptr", "=", "ArgValue", ";", "while", "(", "NumParts", ">", "<NUM_LIT>", ")", "{", "ArgValue", "=", "DAG", ".", "getLoad", "(", "PartLoad", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "NumParts", "--", ";", "if", "(", "NumParts", ">", "<NUM_LIT>", ")", "{", "SDValue", "BytesIncrement", "=", "DAG", ".", "getVScale", "(", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "APInt", "(", "Ptr", ".", "getValueSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ",", "PartSize", ")", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoUnsignedWrap", "(", "true", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "BytesIncrement", ",", "Flags", ")", ";", "ExtraArgLocs", "++", ";", "i", "++", ";", "}", "}", "}", "else", "{", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", "&&", "Ins", "[", "i", "]", ".", "Flags", ".", "isPointer", "(", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "ArgValue", ".", "getValueType", "(", ")", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i32", ")", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "<FIXE>" ]	[ "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", "Only scalable vectors can be passed indirectly", "<STR_LIT>", ")", ";", "<BUGS>", "ArgValue", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", "&&", "Ins", "[", "i", "]", ".", "Flags", ".", "isPointer", "(", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "ArgValue", ".", "getValueType", "(", ")", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i32", ")", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "<BUGE>", "}", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "AArch64FunctionInfo", ">", "(", ")", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	618,106	[ "<FIXS>", "bool", "AArch64TargetLowering", "::", "useSVEForFixedLengthVectorVT", "(", "EVT", "VT", ")", "const", "{", "<FIXE>", "<FIXS>", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "<FIXE>" ]	[ "return", "Subtarget", "->", "hasSVE", "(", ")", "&&", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";", "}", "<BUGS>", "bool", "AArch64TargetLowering", "::", "useSVEForFixedLengthVectorVT", "(", "MVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", ";", "<BUGE>", "if", "(", "!", "useSVEForFixedLengthVectors", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "false", ";", "<BUGS>", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "SimpleTy", ")", "{", "<BUGE>", "default", ":", "return", "false", ";", "case", "MVT", "::", "i8", ":" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	618,107	[ "if", "(", "!", "KeepOld", ")", "MI", ".", "setMemRefs", "(", "MF", ",", "new", "_", "memops", ")", ";" ]	[ "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "\|\|", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "unsigned", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlignment", "(", "i", ")", ",", "<NUM_LIT>", "U", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "<NUM_LIT>", ")", ";", "LFS", "=", "alignTo", "(", "LFS", "+", "S", ",", "A", ")", ";", "MFI", ".", "mapLocalFrameObject", "(", "i", ",", "-", "static_cast", "<", "int64_t", ">", "(", "LFS", ")", ")", ";", "DealignSlots", ".", "insert", "(", "i", ")", ";", "}", "MFI", ".", "setLocalFrameSize", "(", "LFS", ")", ";", "Align", "A", "=", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected local frame alignment", "<STR_LIT>", ")", ";", "if", "(", "A", "==", "<NUM_LIT>", ")", "MFI", ".", "setLocalFrameMaxAlign", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MFI", ".", "setUseLocalStackAllocationBlock", "(", "true", ")", ";", "if", "(", "!", "DealignSlots", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "BB", ")", "{", "bool", "KeepOld", "=", "true", ";", "ArrayRef", "<", "MachineMemOperand", "", ">", "memops", "=", "MI", ".", "memoperands", "(", ")", ";", "SmallVector", "<", "MachineMemOperand", "", ",", "<NUM_LIT>", ">", "new", "_", "memops", ";", "for", "(", "MachineMemOperand", "", "MMO", ":", "memops", ")", "{", "auto", "", "PV", "=", "MMO", "->", "getPseudoValue", "(", ")", ";", "if", "(", "auto", "", "FS", "=", "dyn_cast_or_null", "<", "FixedStackPseudoSourceValue", ">", "(", "PV", ")", ")", "{", "int", "FI", "=", "FS", "->", "getFrameIndex", "(", ")", ";", "if", "(", "DealignSlots", ".", "count", "(", "FI", ")", ")", "{", "unsigned", "A", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "auto", "", "NewMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", "->", "getPointerInfo", "(", ")", ",", "MMO", "->", "getFlags", "(", ")", ",", "MMO", "->", "getSize", "(", ")", ",", "A", ",", "MMO", "->", "getAAInfo", "(", ")", ",", "MMO", "->", "getRanges", "(", ")", ",", "MMO", "->", "getSyncScopeID", "(", ")", ",", "MMO", "->", "getOrdering", "(", ")", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", ";", "new", "_", "memops", ".", "push_back", "(", "NewMMO", ")", ";", "KeepOld", "=", "false", ";", "continue", ";", "}", "}", "new", "_", "memops", ".", "push_back", "(", "MMO", ")", ";", "}" ]
LLVM	SystemZ	TD	stmt_completion	CPU	618,108	[ "outs", ")", ",", "(", "ins", "cls1", ":", "$", "R1", ",", "cls2", ":", "$", "R2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{" ]	[ "class", "SideEffectBinaryRRFc", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ">", ":", "InstRRFc", "<", "opcode", ",", "(" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,109	[ "}" ]	[ "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SINT_TO_FP", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "arm_neon_vrecpe", ",", "MVT", "::", "i32", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "arm_neon_vrecps", ",", "MVT", "::", "i32", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "arm_neon_vrecps", ",", "MVT", "::", "i32", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "v4i32", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_TO_SINT", ",", "dl", ",", "MVT", "::", "v4i32", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "v4i16", ",", "N0", ")", ";", "return", "N0", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,110	[ "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]	[ "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==" ]
LLVM	PowerPC	CPP	code_generation	CPU	618,111	[ "bool", "PPCRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", "no-realign-stack", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "true", ";", "}" ]	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]
GCC	sparc	MD	stmt_completion	CPU	618,112	[ "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>" ]
GCC	aarch64	MD	stmt_completion	CPU	618,113	[ ")", "]", ")" ]	[ "(", "define_int_attr", "lr", "[", "(", "UNSPEC_SSLI", "<STR_LIT>", ")", "(", "UNSPEC_USLI", "<STR_LIT>", ")", "(", "UNSPEC_SSRI", "<STR_LIT>", ")", "(", "UNSPEC_USRI", "<STR_LIT>", ")", "(", "UNSPEC_SQSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQSHL", "<STR_LIT>", ")", "(", "UNSPEC_SQSHLU", "<STR_LIT>", ")", "(", "UNSPEC_SRSHR", "<STR_LIT>", ")", "(", "UNSPEC_URSHR", "<STR_LIT>", ")", "(", "UNSPEC_ASRD", "<STR_LIT>", ")", "(", "UNSPEC_SLI", "<STR_LIT>", ")", "(", "UNSPEC_SRI", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	618,114	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]	[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	618,115	[ "return", "true", ";" ]	[ "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Imm", ",", "Imm2", ",", "SH", ",", "MB", ",", "ME", ";", "uint64_t", "Imm64", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", "&&", "isRotateAndMask", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm", ",", "false", ",", "SH", ",", "MB", ",", "ME", ")", ")", "{", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", ")", "{", "if", "(", "isRunOfOnes", "(", "Imm", ",", "MB", ",", "ME", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ROTL", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "OR", "&&", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm2", ")", ")", "{", "unsigned", "MB", ",", "ME", ";", "if", "(", "isRunOfOnes", "(", "~", "(", "Imm", "^", "Imm2", ")", ",", "MB", ",", "ME", ")", "&&", "!", "(", "~", "Imm", "&", "Imm2", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWIMI", ",", "dl", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "isInt64Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm64", ")", ")", "{", "if", "(", "isMask_64", "(", "Imm64", ")", ")", "{", "MB", "=", "<NUM_LIT>", "-", "countTrailingOnes", "(", "Imm64", ")", ";", "SH", "=", "<NUM_LIT>", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "{", "auto", "Op0", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "isInt32Immediate", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "Imm", "<=", "MB", ")", "{", "auto", "ResultType", "=", "Val", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "auto", "ImDef", "=", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResultType", ")", ";", "SDValue", "IDVal", "(", "ImDef", ",", "<NUM_LIT>", ")", ";", "Val", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "INSERT_SUBREG", ",", "dl", ",", "ResultType", ",", "IDVal", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SH", "=", "<NUM_LIT>", "-", "Imm", ";", "}", "}", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "isInt32Immediate", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "Imm", "<=", "MB", ")", "{", "assert", "(", "Imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Illegal shift amount", "<STR_LIT>", ")", ";", "Val", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "<NUM_LIT>", "-", "Imm", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLDICL", ",", "MVT", "::", "i64", ",", "Ops", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isMask_64", "(", "~", "Imm64", ")", ")", "{", "MB", "=", "<NUM_LIT>", "-", "countTrailingOnes", "(", "~", "Imm64", ")", ";", "SH", "=", "<NUM_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLDICR", ",", "MVT", "::", "i64", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "isRunOfOnes64", "(", "Imm64", ",", "MB", ",", "ME", ")", ")", "{", "if", "(", "MB", ">=", "<NUM_LIT>", "&&", "MB", "<=", "ME", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI64Imm", "(", "MB", "-", "<NUM_LIT>", ",", "dl", ")", ",", "getI64Imm", "(", "ME", "-", "<NUM_LIT>", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM8", ",", "MVT", "::", "i64", ",", "Ops", ")", ";" ]
LLVM	M680x0	CPP	stmt_completion	MPU	618,116	[ ")", "Modified", "\|=", "ExpandMBB", "(", "MBB", ")", ";" ]	[ "MFI", "=", "MF", ".", "getInfo", "<", "M680x0MachineFunctionInfo", ">", "(", ")", ";", "FL", "=", "STI", "->", "getFrameLowering", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,117	[ ",", "imm_ty", ">", ";" ]	[ "def", "_H", ":", "sve_fp_2op_i_p_zds", "<", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR16" ]
GCC	c6x	MD	next_suggestion	VLIW	618,118	[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "define_split", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,119	[ "if", "(", "Dst", "!=", "OrigDst", ")", "{" ]	[ "Dst", "=", "OrigDst", ";", "}", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "if", "(", "hasBufferRsrcWorkaround", "(", "Ty", ")", ")", "{", "Ty", "=", "castBufferRsrcFromV4I32", "(", "MI", ",", "B", ",", "", "B", ".", "getMRI", "(", ")", ",", "<NUM_LIT>", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "MI", ")", ";", "}", "if", "(", "shouldBitcastLoadStoreType", "(", "ST", ",", "Ty", ",", "LLT", "::", "scalar", "(", "Size", ")", ")", ")", "{", "Ty", "=", "getBitcastRegisterType", "(", "Ty", ")", ";", "Helper", ".", "bitcastDst", "(", "MI", ",", "Ty", ",", "<NUM_LIT>", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "MI", ")", ";", "}", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "Opc", ")", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "const", "Align", "MemAlign", "=", "B", ".", "getDataLayout", "(", ")", ".", "getABITypeAlign", "(", "getTypeForLLT", "(", "Ty", ",", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "MI", ".", "addMemOperand", "(", "MF", ",", "MMO", ")", ";" ]
GCC	msp430	CPP	stmt_completion	MPU	618,120	[ ")", ";" ]	[ "bool", "msp430_do_not_relax_short_jumps", "(", "void", ")", "{", "return", "msp430_code_region", "==", "MSP430_REGION_EITHER", "\|\|", "has_attr", "(", "ATTR_EITHER", ",", "current_function_decl" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,121	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	618,122	[ "getOptLevel", "(", ")", ")", ")", ";" ]	[ "addPass", "(", "createMips16ISelDag", "(", "getMipsTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "addPass", "(", "createMipsSEISelDag", "(", "getMipsTargetMachine", "(", ")", "," ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,123	[ ")", ";" ]	[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying to optimize ", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "RegSeqInfo", "CandidateRSI", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Using common slots...\\n", "<STR_LIT>", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "RSI", ",", "CandidateRSI", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateRSI", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "RSI", ",", "&", "CandidateRSI", ",", "RemapChan", ")", ";", "trackRSI", "(", "RSI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Using free slots...\\n", "<STR_LIT>", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "RSI", ",", "CandidateRSI", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateRSI", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "RSI", ",", "&", "CandidateRSI", ",", "RemapChan", ")", ";", "trackRSI", "(", "RSI" ]
GCC	arm	CPP	stmt_completion	CPU	618,124	[ "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";" ]	[ "return", "(", "poly64x2_t", ")", "_", "_", "builtin_neon_vld1v2di", "(", "(", "const" ]
GCC	mips	MD	program_repair	CPU	618,125	[ "<FIXS>", "case", "E_HImode", ":", "<FIXE>", "<FIXS>", "case", "E_SImode", ":", "<FIXE>" ]	[ "switch", "(", "GET_MODE", "(", "diff_vec", ")", ")", "{", "<BUGS>", "case", "HImode", ":", "<BUGE>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "break", "<BUGS>", "case", "SImode", ":", "<BUGE>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	618,126	[ "break", ";" ]	[ "Type", "", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "if", "(", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "wc", "<STR_LIT>", "&&", "type", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "CW_Register", ";", "else", "if", "(", "(", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "wa", "<STR_LIT>", "\|\|", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "wd", "<STR_LIT>", "\|\|", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "wf", "<STR_LIT>", ")", "&&", "type", "->", "isVectorTy", "(", ")", ")", "return", "CW_Register", ";", "else", "if", "(", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "ws", "<STR_LIT>", "&&", "type", "->", "isDoubleTy", "(", ")", ")", "return", "CW_Register", ";", "switch", "(", "", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'", "b", "'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'", "f", "'", ":", "if", "(", "type", "->", "isFloatTy", "(", ")", ")", "weight", "=", "CW_Register", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	618,127	[ "const_tree", "attr_id", ")", "{" ]	[ "static", "bool", "rs6000_attribute_takes_identifier_p", "(" ]
GCC	msp430	MD	next_suggestion	MPU	618,128	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "PSI", "\t", "\t", "\t", "\t", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "PSI", "(", "sign_extend", ":", "PSI", "(", "subreg", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "HI", "\t", "\t", "\t", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	VE	TD	stmt_completion	CPU	618,129	[ ",", "(", "VCMPULrvl_v", "i64", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vcmpul_vsvvl", "i64", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	618,130	[ "FeatureFP64Bit", "]", ";" ]	[ "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "Mips", "::" ]
GCC	aarch64	CPP	stmt_completion	CPU	618,131	[ "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_aarch64_sminv2si", "(", "_", "_", "a", ",", "_" ]
LLVM	MOS	CPP	next_suggestion	MPU	618,132	[ "break", ";" ]	[ "default", ":", "errs", "(", ")", "<<", "<STR_LIT>", "Unsupported inline asm operand: ", "<STR_LIT>", "<<", "MO", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "OS", "<<", "MO", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "OS", "<<", "<STR_LIT>", "mos8(", "<STR_LIT>", "<<", "TRI", ".", "getImag8SymbolName", "(", "Reg", ")", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "else", "OS", "<<", "TRI", ".", "getRegAsmName", "(", "Reg", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	618,133	[ ")", "]", ")", "]" ]	[ "[", "(", "parallel", "[", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_REPLICATE_BYTE", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,134	[ "MF", ")", "const", "{" ]	[ "bool", "isAmdCodeObjectV2", "(", "const", "MachineFunction", "&" ]
GCC	epiphany	CPP	next_suggestion	MPU	618,135	[ "return", "false", ";" ]	[ "if", "(", "RTX_FRAME_OFFSET_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "LEGITIMATE_OFFSET_ADDRESS_P", "(", "mode", ",", "x", ")", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", "&&", "!", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "-", "<NUM_LIT>", "", "<NUM_LIT>", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<=", "<NUM_LIT>", "", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "TARGET_POST_INC", "&&", "(", "GET_CODE", "(", "x", ")", "==", "POST_DEC", "\|\|", "GET_CODE", "(", "x", ")", "==", "POST_INC", ")", "&&", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "(", "TARGET_POST_MODIFY", "\|\|", "reload_completed", ")", "&&", "GET_CODE", "(", "x", ")", "==", "POST_MODIFY", "&&", "GET_CODE", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "LEGITIMATE_OFFSET_ADDRESS_P", "(", "mode", ",", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "epiphany_legitimate_address_p", "(", "SImode", ",", "x", ",", "strict", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,136	[ "}" ]	[ "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "ARM", "::", "GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRDi8", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "gsub_0", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "gsub_1", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", ";" ]
GCC	mn10300	CPP	next_suggestion	MPU	618,137	[ "}" ]	[ "x", "=", "gen_rtx_fmt_ee", "(", "GET_CODE", "(", "cmp_op", ")", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "label_ref", ",", "pc_rtx", ")", ";", "x", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ";", "emit_jump_insn", "(", "x", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	618,138	[ "return", "(", "_", "_", "m128i", ")", "vec_unpackh", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtepi8_epi32", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "_", "_", "A", "=", "(", "_", "_", "m128i", ")", "vec_unpackh", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ")", ";" ]
LLVM	XCore	CPP	program_repair	MPU	618,139	[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "N2", ")", ";", "<FIXE>" ]	[ "if", "(", "(", "KnownZero", "&", "Mask", ")", "==", "Mask", ")", "{", "SDValue", "Borrow", "=", "N2", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "N2", ")", ";", "<BUGE>", "SDValue", "Ops", "[", "]", "=", "{", "Result", ",", "Borrow", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}" ]
GCC	i386	MD	stmt_completion	CPU	618,140	[ "]", ")" ]	[ "(", "define_mode_iterator", "VI8_AVX_AVX512F", "[", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")" ]
GCC	m32c	MD	next_suggestion	MPU	618,141	[ ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	i386	MD	next_suggestion	CPU	618,142	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,143	[ "(", "*", "I", ")", ";" ]	[ "auto", "E", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "unsigned", "N", "=", "<NUM_LIT>", ";", "N", "<=", "InstLimit", "&&", "I", "!=", "E", ";", "++", "I", ",", "++", "N", ")", "{", "Register", "CopyFromExec", "=", "isCopyFromExec" ]
LLVM	Mips	CPP	code_generation	CPU	618,144	[ "MachineBasicBlock", "", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "ADDu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "ADDu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "ADDu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "DADDu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "AND", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "AND", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "AND", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "AND64", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "OR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "OR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "OR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "OR64", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "XOR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "XOR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "XOR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "XOR64", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "SUBu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "SUBu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "SUBu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "DSUBu", ")", ";", "case", "Mips", "::", "ATOMIC_SWAP_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_SWAP_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_SWAP_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_SWAP_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_CMP_SWAP_I8", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_CMP_SWAP_I16", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_CMP_SWAP_I32", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_CMP_SWAP_I64", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "PseudoSDIV", ":", "case", "Mips", "::", "PseudoUDIV", ":", "case", "Mips", "::", "DIV", ":", "case", "Mips", "::", "DIVU", ":", "case", "Mips", "::", "MOD", ":", "case", "Mips", "::", "MODU", ":", "return", "insertDivByZeroTrap", "(", "MI", ",", "", "BB", ",", "", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ",", "false", ")", ";", "case", "Mips", "::", "PseudoDSDIV", ":", "case", "Mips", "::", "PseudoDUDIV", ":", "case", "Mips", "::", "DDIV", ":", "case", "Mips", "::", "DDIVU", ":", "case", "Mips", "::", "DMOD", ":", "case", "Mips", "::", "DMODU", ":", "return", "insertDivByZeroTrap", "(", "MI", ",", "", "BB", ",", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ",", "true", ")", ";", "case", "Mips", "::", "SEL_D", ":", "return", "emitSEL_D", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "PseudoSELECT_I", ":", "case", "Mips", "::", "PseudoSELECT_I64", ":", "case", "Mips", "::", "PseudoSELECT_S", ":", "case", "Mips", "::", "PseudoSELECT_D32", ":", "case", "Mips", "::", "PseudoSELECT_D64", ":", "return", "emitPseudoSELECT", "(", "MI", ",", "BB", ",", "false", ",", "Mips", "::", "BNE", ")", ";", "case", "Mips", "::", "PseudoSELECTFP_F_I", ":", "case", "Mips", "::", "PseudoSELECTFP_F_I64", ":", "case", "Mips", "::", "PseudoSELECTFP_F_S", ":", "case", "Mips", "::", "PseudoSELECTFP_F_D32", ":", "case", "Mips", "::", "PseudoSELECTFP_F_D64", ":", "return", "emitPseudoSELECT", "(", "MI", ",", "BB", ",", "true", ",", "Mips", "::", "BC1F", ")", ";", "case", "Mips", "::", "PseudoSELECTFP_T_I", ":", "case", "Mips", "::", "PseudoSELECTFP_T_I64", ":", "case", "Mips", "::", "PseudoSELECTFP_T_S", ":", "case", "Mips", "::", "PseudoSELECTFP_T_D32", ":", "case", "Mips", "::", "PseudoSELECTFP_T_D64", ":", "return", "emitPseudoSELECT", "(", "MI", ",", "BB", ",", "true", ",", "Mips", "::", "BC1T", ")", ";", "}", "}" ]	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
LLVM	ARM	CPP	program_repair	CPU	618,145	[ "<FIXS>", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ")", ":", "(", "unsigned", ")", "ARM", "::", "R12", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "staticunsigned", "findScratchRegister", "(", "RegScavenger", "", "RS", ",", "const", "TargetRegisterClass", "", "RC", ",", "ARMFunctionInfo", "*", "AFI", ")", "{", "<BUGS>", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ",", "true", ")", ":", "(", "unsigned", ")", "ARM", "::", "R12", ";", "<BUGE>", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "<BUGS>", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "Reg", "=", "RS", "->", "FindUnusedReg", "(", "RC", ",", "AFI", "->", "getSpilledCSRegisters", "(", ")", ")", ";", "<BUGE>", "return", "Reg", ";", "}" ]
GCC	aarch64	MD	stmt_completion	CPU	618,146	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	618,147	[ "MachineOperand", "&", "StackOffsetOperand", "=", "getMemOpBaseRegImmOfsOffsetOperand", "(", "MI", ")", ";" ]	[ "int64_t", "Offset", ";", "if", "(", "!", "MI", ".", "mayLoadOrStore", "(", ")", "\|\|", "!", "getMemOpBaseRegImmOfsWidth", "(", "MI", ",", "Base", ",", "Offset", ",", "Width", ",", "&", "RI", ")", "\|\|", "Base", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "unsigned", "Scale", ";", "int64_t", "Dummy1", ",", "Dummy2", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,148	[ ",", "NeedsExtend", ")", ";" ]	[ "{", "std", "::", "make_tuple", "(", "false", ",", "false", ",", "false", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "false", ",", "false", ",", "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "false", ",", "true", ",", "false", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "false", ",", "true", ",", "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "true", ",", "false", ",", "false", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "true", ",", "false", ",", "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "true", ",", "true", ",", "false", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "true", ",", "true", ",", "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "}", ";", "auto", "Key", "=", "std", "::", "make_tuple", "(", "IsScaled", ",", "IsSigned" ]
LLVM	ARM	TD	program_repair	CPU	618,149	[ "<FIXS>", "[", "(", "arm_cmpfpe", "DPR", ":", "$", "Dd", ",", "(", "f64", "DPR", ":", "$", "Dm", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "arm_cmpfpe", "SPR", ":", "$", "Sd", ",", "SPR", ":", "$", "Sm", ")", "]", ">", "{", "<FIXE>" ]	[ "def", "VCMPED", ":", "ADuI", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "DPR", ":", "$", "Dd", ",", "DPR", ":", "$", "Dm", ")", ",", "IIC_fpCMP64", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", ";", "<BUGE>", "def", "VCMPES", ":", "ASuI", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "SPR", ":", "$", "Sd", ",", "SPR", ":", "$", "Sm", ")", ",", "IIC_fpCMP32", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", "{", "<BUGE>", "let", "D", "=", "VFPNeonA8Domain", ";" ]
GCC	ia64	MD	stmt_completion	CPU	618,150	[ ")", "]", ")" ]	[ "UNSPEC_TPREL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	cris	CPP	next_suggestion	MPU	618,151	[ "}" ]	[ "gcc_assert", "(", "insn", "!=", "NULL", ")", ";", "if", "(", "!", "TARGET_V32", ")", "return", "false", ";", "cc0_user", "=", "next_cc0_user", "(", "insn", ")", ";", "if", "(", "cc0_user", "==", "NULL", ")", "return", "false", ";", "body", "=", "PATTERN", "(", "cc0_user", ")", ";", "set", "=", "single_set", "(", "cc0_user", ")", ";", "if", "(", "JUMP_P", "(", "cc0_user", ")", "&&", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "SET_DEST", "(", "body", ")", "==", "pc_rtx", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "IF_THEN_ELSE", "&&", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "cc0_rtx", ")", "{", "return", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "GT", "\|\|", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "LE", ";", "}", "else", "if", "(", "set", ")", "{", "return", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "GT", "\|\|", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "LE", ";" ]
GCC	mips	CPP	stmt_completion	CPU	618,152	[ ",", "<NUM_LIT>", ")", ";" ]	[ "bool", "mips_small_data_pattern_p", "(", "rtx", "op", ")", "{", "return", "for_each_rtx", "(", "&", "op", ",", "mips_small_data_pattern_1" ]
GCC	rs6000	CPP	next_suggestion	CPU	618,153	[ "_", "_", "b", "=", "(", "_", "_", "vector", "signed", "short", ")", "vec_splats", "(", "_", "_", "m2", ")", ";" ]	[ "_", "_", "vector", "signed", "short", "_", "_", "a", ",", "_", "_", "b", ";", "_", "_", "vector", "signed", "int", "_", "_", "c", ";", "_", "_", "vector", "signed", "int", "_", "_", "zero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "a", "=", "(", "_", "_", "vector", "signed", "short", ")", "vec_splats", "(", "_", "_", "m1", ")", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	618,154	[ ")", "{" ]	[ "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", "\|\|", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Load", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "HiVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "FI2", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIPtr2", "=", "DAG", ".", "getFrameIndex", "(", "FI2", ",", "PtrVT", ")", ";", "SDValue", "LoVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr2", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "std", "::", "swap", "(", "LoVal", ",", "HiVal", ")", ";", "SDValue", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "LoVal", ",", "HiVal", ")", ";", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "WholeValue", ")", ";", "InVals", ".", "push_back", "(", "WholeValue", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i32", "\|\|", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f32", ")", "{", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f128", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SPARCv8 does not handle f128 in calls; ", "<STR_LIT>", "<STR_LIT>", "pass indirectly", "<STR_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected ValVT encountered in frame lowering.", "<STR_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "Load", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "SparcMachineFunctionInfo", "*", "SFI", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "SFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg" ]
GCC	arm	CPP	program_repair	CPU	618,155	[ "<FIXS>", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "mode", "==", "SImode", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "", "cost", "=", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "<BUGS>", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ")", ";", "<BUGE>", "if", "(", "speed_p", ")", "", "cost", "+=", "extra_cost", "->", "alu", ".", "shift_reg", ";", "return", "true", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,156	[ "ARMSubtarget", ">", "(", ")", ")", "{", "}" ]	[ "explicit", "ARMScalarTargetTransformImpl", "(", "const", "TargetLowering", "*", "TL", ")", ":", "ScalarTargetTransformImpl", "(", "TL", ")", ",", "Subtarget", "(", "&", "TL", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<" ]
LLVM	ARM	TD	next_suggestion	CPU	618,157	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_0", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLoDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "X", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,158	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pt4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,159	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	618,160	[ "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDValue", "Callee", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_Hexagon", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
GCC	rs6000	CPP	program_repair	CPU	618,161	[ "<FIXS>", "bool", "spe_abi", ";", "bool", "altivec_abi", ";", "<FIXE>" ]	[ "struct", "{", "bool", "aix_struct_ret", ";", "bool", "alignment", ";", "<BUGS>", "bool", "abi", ";", "<BUGE>", "bool", "spe", ";", "bool", "float_gprs", ";", "bool", "isel", ";", "bool", "long_double", ";", "bool", "ieee", ";", "}", "rs6000_explicit_options", ";", "struct", "builtin_description" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,162	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	618,163	[ "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "auto", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ";", "SMLoc", "Loc", "=", "DirectiveID", ".", "getLoc", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".arch", "<STR_LIT>", ")", "parseDirectiveArch", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".cpu", "<STR_LIT>", ")", "parseDirectiveCPU", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".tlsdesccall", "<STR_LIT>", ")", "parseDirectiveTLSDescCall", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".ltorg", "<STR_LIT>", "\|\|", "IDVal", "==", "<STR_LIT>", ".pool", "<STR_LIT>", ")", "parseDirectiveLtorg", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".unreq", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".inst", "<STR_LIT>", ")", "parseDirectiveInst", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".cfi_negate_ra_state", "<STR_LIT>", ")", "parseDirectiveCFINegateRAState", "(", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".cfi_b_key_frame", "<STR_LIT>", ")", "parseDirectiveCFIBKeyFrame", "(", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".arch_extension", "<STR_LIT>", ")", "parseDirectiveArchExtension", "(", "Loc", ")", ";", "else", "if", "(", "IsMachO", ")", "{", "if", "(", "IDVal", "==", "MCLOHDirectiveName", "(", ")", ")", "parseDirectiveLOH", "(", "IDVal", ",", "Loc", ")", ";", "else", "return", "true", ";", "}", "else", "return", "true", ";", "return", "false", ";", "}" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,164	[ "::", "max", "(", "P1", ".", "Value", "[", "I", "]", ",", "P2", ".", "Value", "[", "I", "]", ")", ";" ]	[ "inline", "GCNRegPressure", "max", "(", "const", "GCNRegPressure", "&", "P1", ",", "const", "GCNRegPressure", "&", "P2", ")", "{", "GCNRegPressure", "Res", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "GCNRegPressure", "::", "TOTAL_KINDS", ";", "++", "I", ")", "Res", ".", "Value", "[", "I", "]", "=", "std" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,165	[ ")", "{" ]	[ "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "bool", "RequiresStackAccess", "=", "HasStackObjects", "\|\|", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "RequiresStackAccess", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "Register", "PrivateSegmentBufferReg", "=", "Info", ".", "getPreloadedReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "}", "if", "(", "ST", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "AMDGPU", "::", "SGPR32", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "AMDGPU", "::", "SGPR32", ")", ";", "}", "else", "{", "assert", "(", "AMDGPU", "::", "isShader", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "call in graphics shader with too many input SGPRs", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Reg", ":", "AMDGPU", "::", "SGPR_32RegClass", ")", "{", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")" ]
LLVM	AVR	CPP	next_suggestion	MPU	618,166	[ "}" ]	[ "break", ";", "case", "'", "J", "'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "\|\|", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "K", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "L", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "if", "(", "Ty", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "i8", ")", "{", "Ty", "=", "MVT", "::", "i16", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "N", "'", ":", "if", "(", "CVal64", "!=", "-", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "O", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "P", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "R", "'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "\|\|", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";" ]
GCC	i386	CPP	stmt_completion	CPU	618,167	[ "B", ",", "(", "_", "_", "v8hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmaddph128_mask", "(", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_" ]
GCC	frv	MD	stmt_completion	VLIW	618,168	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>" ]
LLVM	Mips	TD	next_suggestion	CPU	618,169	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	618,170	[ "bits", "<", "<NUM_LIT>", ">", "src", ";" ]	[ "class", "SpuInst_Convert", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "SRF", ":", "$", "dst", ")", ";", "let", "InOperandList", "=", "(", "ins", "SRF", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	618,171	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";", "let", "mayStore", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	618,172	[ "}" ]	[ "case", "Hexagon", "::", "L4_iadd_memopb_io", ":", "case", "Hexagon", "::", "L4_isub_memopb_io", ":", "case", "Hexagon", "::", "L4_add_memopb_io", ":", "case", "Hexagon", "::", "L4_sub_memopb_io", ":", "case", "Hexagon", "::", "L4_and_memopb_io", ":", "case", "Hexagon", "::", "L4_or_memopb_io", ":", "case", "Hexagon", "::", "L4_ior_memopb_io", ":", "case", "Hexagon", "::", "L4_ior_memoph_io", ":", "case", "Hexagon", "::", "L4_ior_memopw_io", ":", "case", "Hexagon", "::", "L4_iand_memopb_io", ":", "case", "Hexagon", "::", "L4_iand_memoph_io", ":", "case", "Hexagon", "::", "L4_iand_memopw_io", ":", "return", "true", ";" ]
LLVM	OR1K	CPP	code_generation	CPU	618,173	[ "unsigned", "OR1KTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]
LLVM	X86	CPP	next_suggestion	CPU	618,174	[ "}" ]	[ "if", "(", "CondEltSize", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "v32i16", "\|\|", "VT", "==", "MVT", "::", "v64i8", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MaskVT", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "CondVT", ")", ",", "ISD", "::", "SETNE", ")", ";", "return", "DAG", ".", "getSelect", "(", "dl", ",", "VT", ",", "Mask", ",", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "CondEltSize", "!=", "EltSize", ")", "{", "if", "(", "CondEltSize", "!=", "DAG", ".", "ComputeNumSignBits", "(", "Cond", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "NewCondSVT", "=", "MVT", "::", "getIntegerVT", "(", "EltSize", ")", ";", "MVT", "NewCondVT", "=", "MVT", "::", "getVectorVT", "(", "NewCondSVT", ",", "NumElts", ")", ";", "Cond", "=", "DAG", ".", "getSExtOrTrunc", "(", "Cond", ",", "dl", ",", "NewCondVT", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "dl", ",", "VT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "Op", ";", "case", "MVT", "::", "v32i8", ":", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "Op", ";", "return", "SDValue", "(", ")", ";", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v16i16", ":", "{", "MVT", "CastVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "NumElts", "*", "<NUM_LIT>", ")", ";", "Cond", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "Cond", ")", ";", "LHS", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "RHS", ")", ";", "SDValue", "Select", "=", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "dl", ",", "CastVT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Select", ")", ";", "}", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,175	[ "<STR_LIT>", ";" ]	[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]
LLVM	Hexagon	CPP	program_repair	DSP	618,176	[ "<FIXS>", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "dl", ",", "getPointerTy", "(", ")", ",", "true", ")", ";", "<FIXE>" ]	[ "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "<BUGS>", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ";", "<BUGE>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "C", ",", "dl", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,177	[ "[", "PC", "]", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=" ]
GCC	nios2	CPP	stmt_completion	MPU	618,178	[ ";" ]	[ "return", "regno", "==", "FIRST_RETVAL_REGNO" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,179	[ "return", "true", ";" ]	[ "case", "Intrinsic", "::", "usub_sat", ":", "case", "Intrinsic", "::", "sadd_sat", ":", "case", "Intrinsic", "::", "ssub_sat", ":" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	618,180	[ "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MCID", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";" ]	[ "if", "(", "VSXSelfCopyCrash", "&&", "SrcReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", "nop VSX copy", "<STR_LIT>", ")", ";", "DestReg", "=", "SuperReg", ";", "}", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "VSRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "PPC", "::", "sub_64", ",", "&", "PPC", "::", "VSRCRegClass", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "DestReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", "nop VSX copy", "<STR_LIT>", ")", ";", "SrcReg", "=", "SuperReg", ";", "}", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF", ")", ",", "DestReg", ")", ".", "addReg", "(", "CRReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "RLWINM", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getEncodingValue", "(", "CRReg", ")", "*", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "-", "getCRBitValue", "(", "SrcReg", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF8", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "VSFRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MTVSRD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "NumGPRtoVSRSpill", "++", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFVSRD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "if", "(", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "OR", ";", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "OR8", ";", "else", "if", "(", "PPC", "::", "F4RCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "FMR", ";", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "MCRF", ";", "else", "if", "(", "PPC", "::", "VRRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "VOR", ";", "else", "if", "(", "PPC", "::", "VSRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "XXLOR", ";", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "\|\|", "PPC", "::", "VSSRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "XXLORf", ";", "else", "if", "(", "PPC", "::", "QFRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "QVFMR", ";", "else", "if", "(", "PPC", "::", "QSRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "QVFMRs", ";", "else", "if", "(", "PPC", "::", "QBRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "QVFMRb", ";", "else", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "CROR", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Impossible reg-to-reg copy", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MCID", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	618,181	[ "}" ]	[ "}", "else", "if", "(", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "ELF", ")", "{", "MAI", "=", "new", "X86ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Win32", ")", "{", "MAI", "=", "new", "X86MCAsmInfoMicrosoft", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "MinGW32", "\|\|", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Cygwin", ")", "{", "MAI", "=", "new", "X86MCAsmInfoGNUCOFF", "(", "TheTriple", ")", ";", "}", "else", "{", "MAI", "=", "new", "X86ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "is64Bit", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ",", "stackGrowth", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ";", "MachineLocation", "CSDst", "(", "is64Bit", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ",", "stackGrowth", ")", ";", "MachineLocation", "CSSrc", "(", "is64Bit", "?", "X86", "::", "RIP", ":", "X86", "::", "EIP", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "CSDst", ",", "CSSrc", ")", ";", "return", "MAI", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	618,182	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "banked", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "banked", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "banked", "{", "<NUM_LIT>", "}", ";" ]
GCC	i386	MD	next_suggestion	CPU	618,183	[ "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_iterator", "VI48_AVX", "[", "V4SI", "V2DI" ]
LLVM	X86	CPP	stmt_completion	CPU	618,184	[ ";" ]	[ "case", "X86", "::", "GR32RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "GR64RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "VR128RegClassID", ":", "return", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "X86", "::", "VR64RegClassID", ":", "return", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,185	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	618,186	[ "<FIXS>", "DAG", ".", "getConstant", "(", "PermMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "<FIXE>" ]	[ "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "PermMask", ",", "MVT", "::", "i8", ")", ")", ";", "<BUGE>", "}" ]
LLVM	ARM64	TD	next_suggestion	CPU	618,187	[ "multiclass", "CondSelectOp", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "string", "asm", ",", "PatFrag", "frag", ">", "{", "def", "Wr", ":", "BaseCondSelectOp", "<", "op", ",", "op2", ",", "GPR32", ",", "asm", ",", "frag", ">", "{" ]	[ "ARM64CC", ":", ":", "CondCode", "CC", "=", "static_cast", "<", "ARM64CC", ":", ":", "CondCode", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM64CC", ":", ":", "getInvertedCondCode", "(", "CC", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	618,188	[ "}" ]	[ "if", "(", "srcBlkInfo", "==", "NULL", ")", "{", "srcBlkInfo", "=", "new", "BlockInfo", "(", ")", ";", "}", "srcBlkInfo", "->", "isRetired", "=", "true", ";", "assert", "(", "srcBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "srcBlk", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "can't retire block yet", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	618,189	[ "<NUM_LIT>", ")", ";" ]	[ "SynchronizationScope", "FenceScope", "=", "static_cast", "<", "SynchronizationScope", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "FenceOrdering", "==", "SequentiallyConsistent", "&&", "FenceScope", "==", "CrossThread", ")", "{", "if", "(", "Subtarget", ".", "hasMFence", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "X86", "::", "ESP", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Zero", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "X86", "::", "OR32mrLocked", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops", ")", ";", "return", "SDValue", "(", "Res", "," ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	618,190	[ "}" ]	[ "unsigned", "opc", "=", "TPCII", "::", "getSlotOpCode", "(", "MCInstD", ")", ";", "return", "(", "opc", "==", "TPCII", "::", "LOOKUP_C1C2", ")", "\|\|", "(", "opc", "==", "TPCII", "::", "LOOKUP_C0", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	618,191	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
GCC	arm	MD	stmt_completion	CPU	618,192	[ ")" ]	[ "(", "define_automaton", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,193	[ "getRegister", "(", ")", ";" ]	[ "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";", "NumSystemSGPRs", "+=", "<NUM_LIT>", ";", "return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "." ]
GCC	rs6000	MD	stmt_completion	CPU	618,194	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
GCC	mips	MD	stmt_completion	CPU	618,195	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	CPP	program_repair	DSP	618,196	[ "<FIXS>", "using", "ValueSeq", "=", "SetVector", "Value", "*", ">", ";", "<FIXE>" ]	[ ":", "CurLoop", "(", "loop", ")", ",", "DL", "(", "dl", ")", ",", "DT", "(", "dt", ")", ",", "TLI", "(", "tli", ")", ",", "SE", "(", "se", ")", "{", "}", "bool", "recognize", "(", ")", ";", "private", ":", "<BUGS>", "typedef", "SetVector", "Value", "", ">", "ValueSeq", ";", "<BUGE>", "IntegerType", "", "getPmpyType", "(", ")", "const", "{", "LLVMContext", "&", "Ctx", "=", "CurLoop", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "return", "IntegerType", "::", "get", "(", "Ctx", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isPromotableTo", "(", "Value", "", "V", ",", "IntegerType", "", "Ty", ")", ";", "void", "promoteTo", "(", "Instruction", "", "In", ",", "IntegerType", "", "DestTy", ",", "BasicBlock", "", "LoopB", ")", ";", "bool", "promoteTypes", "(", "BasicBlock", "", "LoopB", ",", "BasicBlock", "*", "ExitB", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,197	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=" ]
GCC	i386	CPP	stmt_completion	CPU	618,198	[ ")", "mask", ",", "scale", ")", ";" ]	[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_gathersiv2df", "(", "(", "_", "_", "v2df", ")", "src", ",", "base", ",", "(", "_", "_", "v4si", ")", "index", ",", "(", "_", "_", "v2df" ]
LLVM	ARM	CPP	stmt_completion	CPU	618,199	[ "Subtarget", ";" ]	[ "const", "ARMSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&" ]

GCC

or1k

MD

next_suggestion

CPU

618,100

[ "}", ")" ]

[ "[", "(", "parallel", "[", "(", "simple_return", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNUM", ")" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

618,101

[ ",", "OS", ")", ";" ]

[ "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", "Pseudo opcode found in EncodeInstruction()", "<STR_LIT>", ")", ";", "int", "Size", "=", "<NUM_LIT>", ";", "EmitInstruction", "(", "Binary", ",", "Size" ]

LLVM

TMS320C64X

CPP

next_suggestion

VLIW

618,102

[ "}" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitSymbolAttribute", "(", "Stubs", "[", "i", "]", ".", "first", ",", "MCSA_WeakReference", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,103

[ "CC", "=", "ISD", "::", "getSetCCInverse", "(", "CC", ",", "isInt", ")", ";" ]

[ "}", "bool", "DoXform", "=", "false", ";", "bool", "InvCC", "=", "false", ";", "assert", "(", "(", "Opc", "==", "ISD", "::", "ADD", "||", "(", "Opc", "==", "ISD", "::", "SUB", "&&", "Slct", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "<STR_LIT>", "Bad input!", "<STR_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", "->", "isNullValue", "(", ")", ")", "{", "DoXform", "=", "true", ";", "}", "else", "if", "(", "CC", "!=", "ISD", "::", "SETCC_INVALID", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "SDValue", "Op0", "=", "Slct", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "isSlctCC", "?", "Op0", ".", "getValueType", "(", ")", ":", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "bool", "isInt", "=", "OpVT", ".", "isInteger", "(", ")", ";" ]

GCC

xtensa

CPP

stmt_completion

MPU

618,104

[ ",", "Pmode", ")", ";" ]

[ "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "chain_off", ")", ",", "chain", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "func_off", ")", ",", "func", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__xtensa_sync_caches", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")" ]

LLVM

AArch64

CPP

program_repair

CPU

618,105

[ "<FIXS>", "uint64_t", "PartSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getStoreSize", "(", ")", ".", "getKnownMinSize", "(", ")", ";", "unsigned", "NumParts", "=", "<NUM_LIT>", ";", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "{", "assert", "(", "!", "Ins", "[", "i", "]", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", ";", "while", "(", "!", "Ins", "[", "i", "+", "NumParts", "-", "<NUM_LIT>", "]", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "++", "NumParts", ";", "}", "MVT", "PartLoad", "=", "VA", ".", "getValVT", "(", ")", ";", "SDValue", "Ptr", "=", "ArgValue", ";", "while", "(", "NumParts", ">", "<NUM_LIT>", ")", "{", "ArgValue", "=", "DAG", ".", "getLoad", "(", "PartLoad", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "NumParts", "--", ";", "if", "(", "NumParts", ">", "<NUM_LIT>", ")", "{", "SDValue", "BytesIncrement", "=", "DAG", ".", "getVScale", "(", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "APInt", "(", "Ptr", ".", "getValueSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ",", "PartSize", ")", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoUnsignedWrap", "(", "true", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "BytesIncrement", ",", "Flags", ")", ";", "ExtraArgLocs", "++", ";", "i", "++", ";", "}", "}", "}", "else", "{", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", "&&", "Ins", "[", "i", "]", ".", "Flags", ".", "isPointer", "(", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "ArgValue", ".", "getValueType", "(", ")", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i32", ")", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "<FIXE>" ]

[ "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", "Only scalable vectors can be passed indirectly", "<STR_LIT>", ")", ";", "<BUGS>", "ArgValue", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", "&&", "Ins", "[", "i", "]", ".", "Flags", ".", "isPointer", "(", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "ArgValue", ".", "getValueType", "(", ")", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i32", ")", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "<BUGE>", "}", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "AArch64FunctionInfo", ">", "(", ")", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

618,106

[ "<FIXS>", "bool", "AArch64TargetLowering", "::", "useSVEForFixedLengthVectorVT", "(", "EVT", "VT", ")", "const", "{", "<FIXE>", "<FIXS>", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "<FIXE>" ]

[ "return", "Subtarget", "->", "hasSVE", "(", ")", "&&", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ">=", "<NUM_LIT>", ";", "}", "<BUGS>", "bool", "AArch64TargetLowering", "::", "useSVEForFixedLengthVectorVT", "(", "MVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", ";", "<BUGE>", "if", "(", "!", "useSVEForFixedLengthVectors", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "false", ";", "<BUGS>", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "SimpleTy", ")", "{", "<BUGE>", "default", ":", "return", "false", ";", "case", "MVT", "::", "i8", ":" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

618,107

[ "if", "(", "!", "KeepOld", ")", "MI", ".", "setMemRefs", "(", "MF", ",", "new", "_", "memops", ")", ";" ]

[ "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "unsigned", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlignment", "(", "i", ")", ",", "<NUM_LIT>", "U", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "<NUM_LIT>", ")", ";", "LFS", "=", "alignTo", "(", "LFS", "+", "S", ",", "A", ")", ";", "MFI", ".", "mapLocalFrameObject", "(", "i", ",", "-", "static_cast", "<", "int64_t", ">", "(", "LFS", ")", ")", ";", "DealignSlots", ".", "insert", "(", "i", ")", ";", "}", "MFI", ".", "setLocalFrameSize", "(", "LFS", ")", ";", "Align", "A", "=", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected local frame alignment", "<STR_LIT>", ")", ";", "if", "(", "A", "==", "<NUM_LIT>", ")", "MFI", ".", "setLocalFrameMaxAlign", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MFI", ".", "setUseLocalStackAllocationBlock", "(", "true", ")", ";", "if", "(", "!", "DealignSlots", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "BB", ")", "{", "bool", "KeepOld", "=", "true", ";", "ArrayRef", "<", "MachineMemOperand", "*", ">", "memops", "=", "MI", ".", "memoperands", "(", ")", ";", "SmallVector", "<", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "new", "_", "memops", ";", "for", "(", "MachineMemOperand", "*", "MMO", ":", "memops", ")", "{", "auto", "*", "PV", "=", "MMO", "->", "getPseudoValue", "(", ")", ";", "if", "(", "auto", "*", "FS", "=", "dyn_cast_or_null", "<", "FixedStackPseudoSourceValue", ">", "(", "PV", ")", ")", "{", "int", "FI", "=", "FS", "->", "getFrameIndex", "(", ")", ";", "if", "(", "DealignSlots", ".", "count", "(", "FI", ")", ")", "{", "unsigned", "A", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "auto", "*", "NewMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", "->", "getPointerInfo", "(", ")", ",", "MMO", "->", "getFlags", "(", ")", ",", "MMO", "->", "getSize", "(", ")", ",", "A", ",", "MMO", "->", "getAAInfo", "(", ")", ",", "MMO", "->", "getRanges", "(", ")", ",", "MMO", "->", "getSyncScopeID", "(", ")", ",", "MMO", "->", "getOrdering", "(", ")", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", ";", "new", "_", "memops", ".", "push_back", "(", "NewMMO", ")", ";", "KeepOld", "=", "false", ";", "continue", ";", "}", "}", "new", "_", "memops", ".", "push_back", "(", "MMO", ")", ";", "}" ]

LLVM

SystemZ

TD

stmt_completion

CPU

618,108

[ "outs", ")", ",", "(", "ins", "cls1", ":", "$", "R1", ",", "cls2", ":", "$", "R2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{" ]

[ "class", "SideEffectBinaryRRFc", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ">", ":", "InstRRFc", "<", "opcode", ",", "(" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,109

[ "}" ]

[ "SDValue", "BN1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SINT_TO_FP", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N1", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "arm_neon_vrecpe", ",", "MVT", "::", "i32", ")", ",", "BN1", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "arm_neon_vrecps", ",", "MVT", "::", "i32", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N1", ",", "N2", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "arm_neon_vrecps", ",", "MVT", "::", "i32", ")", ",", "BN1", ",", "N2", ")", ";", "N2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N1", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N0", ",", "N2", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "N1", ",", "N1", ",", "N1", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "v4i32", ",", "N0", ",", "N1", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_TO_SINT", ",", "dl", ",", "MVT", "::", "v4i32", ",", "N0", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "v4i16", ",", "N0", ")", ";", "return", "N0", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,110

[ "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]

[ "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "TID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==" ]

LLVM

PowerPC

CPP

code_generation

CPU

618,111

[ "bool", "PPCRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", "no-realign-stack", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "true", ";", "}" ]

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

GCC

sparc

MD

stmt_completion

CPU

618,112

[ "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>" ]

GCC

aarch64

MD

stmt_completion

CPU

618,113

[ ")", "]", ")" ]

[ "(", "define_int_attr", "lr", "[", "(", "UNSPEC_SSLI", "<STR_LIT>", ")", "(", "UNSPEC_USLI", "<STR_LIT>", ")", "(", "UNSPEC_SSRI", "<STR_LIT>", ")", "(", "UNSPEC_USRI", "<STR_LIT>", ")", "(", "UNSPEC_SQSHL", "<STR_LIT>", ")", "(", "UNSPEC_UQSHL", "<STR_LIT>", ")", "(", "UNSPEC_SQSHLU", "<STR_LIT>", ")", "(", "UNSPEC_SRSHR", "<STR_LIT>", ")", "(", "UNSPEC_URSHR", "<STR_LIT>", ")", "(", "UNSPEC_ASRD", "<STR_LIT>", ")", "(", "UNSPEC_SLI", "<STR_LIT>", ")", "(", "UNSPEC_SRI", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

618,114

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

618,115

[ "return", "true", ";" ]

[ "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Imm", ",", "Imm2", ",", "SH", ",", "MB", ",", "ME", ";", "uint64_t", "Imm64", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", "&&", "isRotateAndMask", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm", ",", "false", ",", "SH", ",", "MB", ",", "ME", ")", ")", "{", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", ")", "{", "if", "(", "isRunOfOnes", "(", "Imm", ",", "MB", ",", "ME", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ROTL", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM", ",", "MVT", "::", "i32", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "OR", "&&", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm2", ")", ")", "{", "unsigned", "MB", ",", "ME", ";", "if", "(", "isRunOfOnes", "(", "~", "(", "Imm", "^", "Imm2", ")", ",", "MB", ",", "ME", ")", "&&", "!", "(", "~", "Imm", "&", "Imm2", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWIMI", ",", "dl", ",", "MVT", "::", "i32", ",", "Ops", ")", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "isInt64Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm64", ")", ")", "{", "if", "(", "isMask_64", "(", "Imm64", ")", ")", "{", "MB", "=", "<NUM_LIT>", "-", "countTrailingOnes", "(", "Imm64", ")", ";", "SH", "=", "<NUM_LIT>", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "{", "auto", "Op0", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "isInt32Immediate", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "Imm", "<=", "MB", ")", "{", "auto", "ResultType", "=", "Val", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "auto", "ImDef", "=", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResultType", ")", ";", "SDValue", "IDVal", "(", "ImDef", ",", "<NUM_LIT>", ")", ";", "Val", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "INSERT_SUBREG", ",", "dl", ",", "ResultType", ",", "IDVal", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SH", "=", "<NUM_LIT>", "-", "Imm", ";", "}", "}", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "isInt32Immediate", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "Imm", "<=", "MB", ")", "{", "assert", "(", "Imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Illegal shift amount", "<STR_LIT>", ")", ";", "Val", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "<NUM_LIT>", "-", "Imm", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLDICL", ",", "MVT", "::", "i64", ",", "Ops", ")", ";", "return", "true", ";", "}", "else", "if", "(", "isMask_64", "(", "~", "Imm64", ")", ")", "{", "MB", "=", "<NUM_LIT>", "-", "countTrailingOnes", "(", "~", "Imm64", ")", ";", "SH", "=", "<NUM_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLDICR", ",", "MVT", "::", "i64", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "isRunOfOnes64", "(", "Imm64", ",", "MB", ",", "ME", ")", ")", "{", "if", "(", "MB", ">=", "<NUM_LIT>", "&&", "MB", "<=", "ME", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI64Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI64Imm", "(", "MB", "-", "<NUM_LIT>", ",", "dl", ")", ",", "getI64Imm", "(", "ME", "-", "<NUM_LIT>", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "RLWINM8", ",", "MVT", "::", "i64", ",", "Ops", ")", ";" ]

LLVM

M680x0

CPP

stmt_completion

MPU

618,116

[ ")", "Modified", "|=", "ExpandMBB", "(", "MBB", ")", ";" ]

[ "MFI", "=", "MF", ".", "getInfo", "<", "M680x0MachineFunctionInfo", ">", "(", ")", ";", "FL", "=", "STI", "->", "getFrameLowering", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,117

[ ",", "imm_ty", ">", ";" ]

[ "def", "_H", ":", "sve_fp_2op_i_p_zds", "<", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "ZPR16" ]

GCC

c6x

MD

next_suggestion

VLIW

618,118

[ "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "define_split", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ne", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,119

[ "if", "(", "Dst", "!=", "OrigDst", ")", "{" ]

[ "Dst", "=", "OrigDst", ";", "}", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "if", "(", "hasBufferRsrcWorkaround", "(", "Ty", ")", ")", "{", "Ty", "=", "castBufferRsrcFromV4I32", "(", "MI", ",", "B", ",", "*", "B", ".", "getMRI", "(", ")", ",", "<NUM_LIT>", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "MI", ")", ";", "}", "if", "(", "shouldBitcastLoadStoreType", "(", "ST", ",", "Ty", ",", "LLT", "::", "scalar", "(", "Size", ")", ")", ")", "{", "Ty", "=", "getBitcastRegisterType", "(", "Ty", ")", ";", "Helper", ".", "bitcastDst", "(", "MI", ",", "Ty", ",", "<NUM_LIT>", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "MI", ")", ";", "}", "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "Opc", ")", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "MemSize", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "const", "Align", "MemAlign", "=", "B", ".", "getDataLayout", "(", ")", ".", "getABITypeAlign", "(", "getTypeForLLT", "(", "Ty", ",", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "MemSize", ",", "MemAlign", ")", ";", "MI", ".", "addMemOperand", "(", "MF", ",", "MMO", ")", ";" ]

GCC

msp430

CPP

stmt_completion

MPU

618,120

[ ")", ";" ]

[ "bool", "msp430_do_not_relax_short_jumps", "(", "void", ")", "{", "return", "msp430_code_region", "==", "MSP430_REGION_EITHER", "||", "has_attr", "(", "ATTR_EITHER", ",", "current_function_decl" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,121

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

618,122

[ "getOptLevel", "(", ")", ")", ")", ";" ]

[ "addPass", "(", "createMips16ISelDag", "(", "getMipsTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "addPass", "(", "createMipsSEISelDag", "(", "getMipsTargetMachine", "(", ")", "," ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,123

[ ")", ";" ]

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying to optimize ", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", ")", ";", "RegSeqInfo", "CandidateRSI", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Using common slots...\\n", "<STR_LIT>", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "RSI", ",", "CandidateRSI", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateRSI", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "RSI", ",", "&", "CandidateRSI", ",", "RemapChan", ")", ";", "trackRSI", "(", "RSI", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Using free slots...\\n", "<STR_LIT>", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "RSI", ",", "CandidateRSI", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateRSI", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "RSI", ",", "&", "CandidateRSI", ",", "RemapChan", ")", ";", "trackRSI", "(", "RSI" ]

GCC

arm

CPP

stmt_completion

CPU

618,124

[ "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";" ]

[ "return", "(", "poly64x2_t", ")", "_", "_", "builtin_neon_vld1v2di", "(", "(", "const" ]

GCC

mips

MD

program_repair

CPU

618,125

[ "<FIXS>", "case", "E_HImode", ":", "<FIXE>", "<FIXS>", "case", "E_SImode", ":", "<FIXE>" ]

[ "switch", "(", "GET_MODE", "(", "diff_vec", ")", ")", "{", "<BUGS>", "case", "HImode", ":", "<BUGE>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "break", "<BUGS>", "case", "SImode", ":", "<BUGE>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

618,126

[ "break", ";" ]

[ "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "if", "(", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "wc", "<STR_LIT>", "&&", "type", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "CW_Register", ";", "else", "if", "(", "(", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "wa", "<STR_LIT>", "||", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "wd", "<STR_LIT>", "||", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "wf", "<STR_LIT>", ")", "&&", "type", "->", "isVectorTy", "(", ")", ")", "return", "CW_Register", ";", "else", "if", "(", "StringRef", "(", "constraint", ")", "==", "<STR_LIT>", "ws", "<STR_LIT>", "&&", "type", "->", "isDoubleTy", "(", ")", ")", "return", "CW_Register", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'", "b", "'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'", "f", "'", ":", "if", "(", "type", "->", "isFloatTy", "(", ")", ")", "weight", "=", "CW_Register", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

618,127

[ "const_tree", "attr_id", ")", "{" ]

[ "static", "bool", "rs6000_attribute_takes_identifier_p", "(" ]

GCC

msp430

MD

next_suggestion

MPU

618,128

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "PSI", "\t", "\t", "\t", "\t", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "PSI", "(", "sign_extend", ":", "PSI", "(", "subreg", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "HI", "\t", "\t", "\t", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

VE

TD

stmt_completion

CPU

618,129

[ ",", "(", "VCMPULrvl_v", "i64", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vcmpul_vsvvl", "i64", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

618,130

[ "FeatureFP64Bit", "]", ";" ]

[ "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "Mips", "::" ]

GCC

aarch64

CPP

stmt_completion

CPU

618,131

[ "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_aarch64_sminv2si", "(", "_", "_", "a", ",", "_" ]

LLVM

MOS

CPP

next_suggestion

MPU

618,132

[ "break", ";" ]

[ "default", ":", "errs", "(", ")", "<<", "<STR_LIT>", "Unsupported inline asm operand: ", "<STR_LIT>", "<<", "MO", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "OS", "<<", "MO", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "OS", "<<", "<STR_LIT>", "mos8(", "<STR_LIT>", "<<", "TRI", ".", "getImag8SymbolName", "(", "Reg", ")", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "else", "OS", "<<", "TRI", ".", "getRegAsmName", "(", "Reg", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

618,133

[ ")", "]", ")", "]" ]

[ "[", "(", "parallel", "[", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_REPLICATE_BYTE", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,134

[ "MF", ")", "const", "{" ]

[ "bool", "isAmdCodeObjectV2", "(", "const", "MachineFunction", "&" ]

GCC

epiphany

CPP

next_suggestion

MPU

618,135

[ "return", "false", ";" ]

[ "if", "(", "RTX_FRAME_OFFSET_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "LEGITIMATE_OFFSET_ADDRESS_P", "(", "mode", ",", "x", ")", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "stack_pointer_rtx", "&&", "!", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "-", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "TARGET_POST_INC", "&&", "(", "GET_CODE", "(", "x", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", ")", "&&", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "(", "TARGET_POST_MODIFY", "||", "reload_completed", ")", "&&", "GET_CODE", "(", "x", ")", "==", "POST_MODIFY", "&&", "GET_CODE", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "LEGITIMATE_OFFSET_ADDRESS_P", "(", "mode", ",", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "epiphany_legitimate_address_p", "(", "SImode", ",", "x", ",", "strict", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,136

[ "}" ]

[ "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "ARM", "::", "GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRDi8", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "gsub_0", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "gsub_1", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", ";" ]

GCC

mn10300

CPP

next_suggestion

MPU

618,137

[ "}" ]

[ "x", "=", "gen_rtx_fmt_ee", "(", "GET_CODE", "(", "cmp_op", ")", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "label_ref", ",", "pc_rtx", ")", ";", "x", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ";", "emit_jump_insn", "(", "x", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

618,138

[ "return", "(", "_", "_", "m128i", ")", "vec_unpackh", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtepi8_epi32", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "_", "_", "A", "=", "(", "_", "_", "m128i", ")", "vec_unpackh", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ")", ";" ]

LLVM

XCore

CPP

program_repair

MPU

618,139

[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "N2", ")", ";", "<FIXE>" ]

[ "if", "(", "(", "KnownZero", "&", "Mask", ")", "==", "Mask", ")", "{", "SDValue", "Borrow", "=", "N2", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "N2", ")", ";", "<BUGE>", "SDValue", "Ops", "[", "]", "=", "{", "Result", ",", "Borrow", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}" ]

GCC

i386

MD

stmt_completion

CPU

618,140

[ "]", ")" ]

[ "(", "define_mode_iterator", "VI8_AVX_AVX512F", "[", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")" ]

GCC

m32c

MD

next_suggestion

MPU

618,141

[ ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

i386

MD

next_suggestion

CPU

618,142

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,143

[ "(", "*", "I", ")", ";" ]

[ "auto", "E", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "unsigned", "N", "=", "<NUM_LIT>", ";", "N", "<=", "InstLimit", "&&", "I", "!=", "E", ";", "++", "I", ",", "++", "N", ")", "{", "Register", "CopyFromExec", "=", "isCopyFromExec" ]

LLVM

Mips

CPP

code_generation

CPU

618,144

[ "MachineBasicBlock", "*", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "ADDu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "ADDu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "ADDu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_ADD_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "DADDu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "AND", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "AND", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "AND", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_AND_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "AND64", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "OR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "OR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "OR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_OR_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "OR64", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "XOR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "XOR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "XOR", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_XOR_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "XOR64", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_NAND_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "SUBu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "SUBu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "SUBu", ")", ";", "case", "Mips", "::", "ATOMIC_LOAD_SUB_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "Mips", "::", "DSUBu", ")", ";", "case", "Mips", "::", "ATOMIC_SWAP_I8", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_SWAP_I16", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_SWAP_I32", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_SWAP_I64", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_CMP_SWAP_I8", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_CMP_SWAP_I16", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_CMP_SWAP_I32", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "ATOMIC_CMP_SWAP_I64", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "Mips", "::", "PseudoSDIV", ":", "case", "Mips", "::", "PseudoUDIV", ":", "case", "Mips", "::", "DIV", ":", "case", "Mips", "::", "DIVU", ":", "case", "Mips", "::", "MOD", ":", "case", "Mips", "::", "MODU", ":", "return", "insertDivByZeroTrap", "(", "MI", ",", "*", "BB", ",", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ",", "false", ")", ";", "case", "Mips", "::", "PseudoDSDIV", ":", "case", "Mips", "::", "PseudoDUDIV", ":", "case", "Mips", "::", "DDIV", ":", "case", "Mips", "::", "DDIVU", ":", "case", "Mips", "::", "DMOD", ":", "case", "Mips", "::", "DMODU", ":", "return", "insertDivByZeroTrap", "(", "MI", ",", "*", "BB", ",", "*", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ",", "true", ")", ";", "case", "Mips", "::", "SEL_D", ":", "return", "emitSEL_D", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "PseudoSELECT_I", ":", "case", "Mips", "::", "PseudoSELECT_I64", ":", "case", "Mips", "::", "PseudoSELECT_S", ":", "case", "Mips", "::", "PseudoSELECT_D32", ":", "case", "Mips", "::", "PseudoSELECT_D64", ":", "return", "emitPseudoSELECT", "(", "MI", ",", "BB", ",", "false", ",", "Mips", "::", "BNE", ")", ";", "case", "Mips", "::", "PseudoSELECTFP_F_I", ":", "case", "Mips", "::", "PseudoSELECTFP_F_I64", ":", "case", "Mips", "::", "PseudoSELECTFP_F_S", ":", "case", "Mips", "::", "PseudoSELECTFP_F_D32", ":", "case", "Mips", "::", "PseudoSELECTFP_F_D64", ":", "return", "emitPseudoSELECT", "(", "MI", ",", "BB", ",", "true", ",", "Mips", "::", "BC1F", ")", ";", "case", "Mips", "::", "PseudoSELECTFP_T_I", ":", "case", "Mips", "::", "PseudoSELECTFP_T_I64", ":", "case", "Mips", "::", "PseudoSELECTFP_T_S", ":", "case", "Mips", "::", "PseudoSELECTFP_T_D32", ":", "case", "Mips", "::", "PseudoSELECTFP_T_D64", ":", "return", "emitPseudoSELECT", "(", "MI", ",", "BB", ",", "true", ",", "Mips", "::", "BC1T", ")", ";", "}", "}" ]

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

LLVM

ARM

CPP

program_repair

CPU

618,145

[ "<FIXS>", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ")", ":", "(", "unsigned", ")", "ARM", "::", "R12", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "staticunsigned", "findScratchRegister", "(", "RegScavenger", "*", "RS", ",", "const", "TargetRegisterClass", "*", "RC", ",", "ARMFunctionInfo", "*", "AFI", ")", "{", "<BUGS>", "unsigned", "Reg", "=", "RS", "?", "RS", "->", "FindUnusedReg", "(", "RC", ",", "true", ")", ":", "(", "unsigned", ")", "ARM", "::", "R12", ";", "<BUGE>", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "<BUGS>", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "Reg", "=", "RS", "->", "FindUnusedReg", "(", "RC", ",", "AFI", "->", "getSpilledCSRegisters", "(", ")", ")", ";", "<BUGE>", "return", "Reg", ";", "}" ]

GCC

aarch64

MD

stmt_completion

CPU

618,146

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

618,147

[ "MachineOperand", "&", "StackOffsetOperand", "=", "getMemOpBaseRegImmOfsOffsetOperand", "(", "MI", ")", ";" ]

[ "int64_t", "Offset", ";", "if", "(", "!", "MI", ".", "mayLoadOrStore", "(", ")", "||", "!", "getMemOpBaseRegImmOfsWidth", "(", "MI", ",", "Base", ",", "Offset", ",", "Width", ",", "&", "RI", ")", "||", "Base", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "unsigned", "Scale", ";", "int64_t", "Dummy1", ",", "Dummy2", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,148

[ ",", "NeedsExtend", ")", ";" ]

[ "{", "std", "::", "make_tuple", "(", "false", ",", "false", ",", "false", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "false", ",", "false", ",", "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "false", ",", "true", ",", "false", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "false", ",", "true", ",", "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "true", ",", "false", ",", "false", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "true", ",", "false", ",", "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "true", ",", "true", ",", "false", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "std", "::", "make_tuple", "(", "true", ",", "true", ",", "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "}", ";", "auto", "Key", "=", "std", "::", "make_tuple", "(", "IsScaled", ",", "IsSigned" ]

LLVM

ARM

TD

program_repair

CPU

618,149

[ "<FIXS>", "[", "(", "arm_cmpfpe", "DPR", ":", "$", "Dd", ",", "(", "f64", "DPR", ":", "$", "Dm", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "arm_cmpfpe", "SPR", ":", "$", "Sd", ",", "SPR", ":", "$", "Sm", ")", "]", ">", "{", "<FIXE>" ]

[ "def", "VCMPED", ":", "ADuI", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "DPR", ":", "$", "Dd", ",", "DPR", ":", "$", "Dm", ")", ",", "IIC_fpCMP64", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", ";", "<BUGE>", "def", "VCMPES", ":", "ASuI", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "SPR", ":", "$", "Sd", ",", "SPR", ":", "$", "Sm", ")", ",", "IIC_fpCMP32", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", "{", "<BUGE>", "let", "D", "=", "VFPNeonA8Domain", ";" ]

GCC

ia64

MD

stmt_completion

CPU

618,150

[ ")", "]", ")" ]

[ "UNSPEC_TPREL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

cris

CPP

next_suggestion

MPU

618,151

[ "}" ]

[ "gcc_assert", "(", "insn", "!=", "NULL", ")", ";", "if", "(", "!", "TARGET_V32", ")", "return", "false", ";", "cc0_user", "=", "next_cc0_user", "(", "insn", ")", ";", "if", "(", "cc0_user", "==", "NULL", ")", "return", "false", ";", "body", "=", "PATTERN", "(", "cc0_user", ")", ";", "set", "=", "single_set", "(", "cc0_user", ")", ";", "if", "(", "JUMP_P", "(", "cc0_user", ")", "&&", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "SET_DEST", "(", "body", ")", "==", "pc_rtx", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "IF_THEN_ELSE", "&&", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "cc0_rtx", ")", "{", "return", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "GT", "||", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "LE", ";", "}", "else", "if", "(", "set", ")", "{", "return", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "GT", "||", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "LE", ";" ]

GCC

mips

CPP

stmt_completion

CPU

618,152

[ ",", "<NUM_LIT>", ")", ";" ]

[ "bool", "mips_small_data_pattern_p", "(", "rtx", "op", ")", "{", "return", "for_each_rtx", "(", "&", "op", ",", "mips_small_data_pattern_1" ]

GCC

rs6000

CPP

next_suggestion

CPU

618,153

[ "_", "_", "b", "=", "(", "_", "_", "vector", "signed", "short", ")", "vec_splats", "(", "_", "_", "m2", ")", ";" ]

[ "_", "_", "vector", "signed", "short", "_", "_", "a", ",", "_", "_", "b", ";", "_", "_", "vector", "signed", "int", "_", "_", "c", ";", "_", "_", "vector", "signed", "int", "_", "_", "zero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "a", "=", "(", "_", "_", "vector", "signed", "short", ")", "vec_splats", "(", "_", "_", "m1", ")", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

618,154

[ ")", "{" ]

[ "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", "||", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Load", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "HiVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "FI2", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIPtr2", "=", "DAG", ".", "getFrameIndex", "(", "FI2", ",", "PtrVT", ")", ";", "SDValue", "LoVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr2", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "std", "::", "swap", "(", "LoVal", ",", "HiVal", ")", ";", "SDValue", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "LoVal", ",", "HiVal", ")", ";", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "WholeValue", ")", ";", "InVals", ".", "push_back", "(", "WholeValue", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i32", "||", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f32", ")", "{", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f128", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SPARCv8 does not handle f128 in calls; ", "<STR_LIT>", "<STR_LIT>", "pass indirectly", "<STR_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected ValVT encountered in frame lowering.", "<STR_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "Load", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "SparcMachineFunctionInfo", "*", "SFI", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "SFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg" ]

GCC

arm

CPP

program_repair

CPU

618,155

[ "<FIXS>", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "mode", "==", "SImode", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "cost", "=", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "<BUGS>", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ")", ";", "<BUGE>", "if", "(", "speed_p", ")", "*", "cost", "+=", "extra_cost", "->", "alu", ".", "shift_reg", ";", "return", "true", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,156

[ "ARMSubtarget", ">", "(", ")", ")", "{", "}" ]

[ "explicit", "ARMScalarTargetTransformImpl", "(", "const", "TargetLowering", "*", "TL", ")", ":", "ScalarTargetTransformImpl", "(", "TL", ")", ",", "Subtarget", "(", "&", "TL", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<" ]

LLVM

ARM

TD

next_suggestion

CPU

618,157

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_0", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLoDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "X", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,158

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pt4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,159

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

618,160

[ "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDValue", "Callee", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_Hexagon", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

GCC

rs6000

CPP

program_repair

CPU

618,161

[ "<FIXS>", "bool", "spe_abi", ";", "bool", "altivec_abi", ";", "<FIXE>" ]

[ "struct", "{", "bool", "aix_struct_ret", ";", "bool", "alignment", ";", "<BUGS>", "bool", "abi", ";", "<BUGE>", "bool", "spe", ";", "bool", "float_gprs", ";", "bool", "isel", ";", "bool", "long_double", ";", "bool", "ieee", ";", "}", "rs6000_explicit_options", ";", "struct", "builtin_description" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,162

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

618,163

[ "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "auto", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ";", "SMLoc", "Loc", "=", "DirectiveID", ".", "getLoc", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".arch", "<STR_LIT>", ")", "parseDirectiveArch", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".cpu", "<STR_LIT>", ")", "parseDirectiveCPU", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".tlsdesccall", "<STR_LIT>", ")", "parseDirectiveTLSDescCall", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".ltorg", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ".pool", "<STR_LIT>", ")", "parseDirectiveLtorg", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".unreq", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".inst", "<STR_LIT>", ")", "parseDirectiveInst", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".cfi_negate_ra_state", "<STR_LIT>", ")", "parseDirectiveCFINegateRAState", "(", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".cfi_b_key_frame", "<STR_LIT>", ")", "parseDirectiveCFIBKeyFrame", "(", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".arch_extension", "<STR_LIT>", ")", "parseDirectiveArchExtension", "(", "Loc", ")", ";", "else", "if", "(", "IsMachO", ")", "{", "if", "(", "IDVal", "==", "MCLOHDirectiveName", "(", ")", ")", "parseDirectiveLOH", "(", "IDVal", ",", "Loc", ")", ";", "else", "return", "true", ";", "}", "else", "return", "true", ";", "return", "false", ";", "}" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,164

[ "::", "max", "(", "P1", ".", "Value", "[", "I", "]", ",", "P2", ".", "Value", "[", "I", "]", ")", ";" ]

[ "inline", "GCNRegPressure", "max", "(", "const", "GCNRegPressure", "&", "P1", ",", "const", "GCNRegPressure", "&", "P2", ")", "{", "GCNRegPressure", "Res", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "GCNRegPressure", "::", "TOTAL_KINDS", ";", "++", "I", ")", "Res", ".", "Value", "[", "I", "]", "=", "std" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,165

[ ")", "{" ]

[ "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "bool", "RequiresStackAccess", "=", "HasStackObjects", "||", "MFI", ".", "hasCalls", "(", ")", ";", "if", "(", "RequiresStackAccess", "&&", "ST", ".", "isAmdHsaOrMesa", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "Register", "PrivateSegmentBufferReg", "=", "Info", ".", "getPreloadedReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "}", "if", "(", "ST", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "AMDGPU", "::", "SGPR32", ")", ")", "{", "Info", ".", "setStackPtrOffsetReg", "(", "AMDGPU", "::", "SGPR32", ")", ";", "}", "else", "{", "assert", "(", "AMDGPU", "::", "isShader", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "call in graphics shader with too many input SGPRs", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Reg", ":", "AMDGPU", "::", "SGPR_32RegClass", ")", "{", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")" ]

LLVM

AVR

CPP

next_suggestion

MPU

618,166

[ "}" ]

[ "break", ";", "case", "'", "J", "'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "||", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "K", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "L", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "if", "(", "Ty", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "i8", ")", "{", "Ty", "=", "MVT", "::", "i16", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "N", "'", ":", "if", "(", "CVal64", "!=", "-", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "O", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "P", "'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'", "R", "'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "||", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";" ]

GCC

i386

CPP

stmt_completion

CPU

618,167

[ "B", ",", "(", "_", "_", "v8hf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmaddph128_mask", "(", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_" ]

GCC

frv

MD

stmt_completion

VLIW

618,168

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>" ]

LLVM

Mips

TD

next_suggestion

CPU

618,169

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

618,170

[ "bits", "<", "<NUM_LIT>", ">", "src", ";" ]

[ "class", "SpuInst_Convert", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "SRF", ":", "$", "dst", ")", ";", "let", "InOperandList", "=", "(", "ins", "SRF", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

618,171

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";", "let", "mayStore", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

618,172

[ "}" ]

[ "case", "Hexagon", "::", "L4_iadd_memopb_io", ":", "case", "Hexagon", "::", "L4_isub_memopb_io", ":", "case", "Hexagon", "::", "L4_add_memopb_io", ":", "case", "Hexagon", "::", "L4_sub_memopb_io", ":", "case", "Hexagon", "::", "L4_and_memopb_io", ":", "case", "Hexagon", "::", "L4_or_memopb_io", ":", "case", "Hexagon", "::", "L4_ior_memopb_io", ":", "case", "Hexagon", "::", "L4_ior_memoph_io", ":", "case", "Hexagon", "::", "L4_ior_memopw_io", ":", "case", "Hexagon", "::", "L4_iand_memopb_io", ":", "case", "Hexagon", "::", "L4_iand_memoph_io", ":", "case", "Hexagon", "::", "L4_iand_memopw_io", ":", "return", "true", ";" ]

LLVM

OR1K

CPP

code_generation

CPU

618,173

[ "unsigned", "OR1KTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

LLVM

X86

CPP

next_suggestion

CPU

618,174

[ "}" ]

[ "if", "(", "CondEltSize", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "v32i16", "||", "VT", "==", "MVT", "::", "v64i8", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MaskVT", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "CondVT", ")", ",", "ISD", "::", "SETNE", ")", ";", "return", "DAG", ".", "getSelect", "(", "dl", ",", "VT", ",", "Mask", ",", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "CondEltSize", "!=", "EltSize", ")", "{", "if", "(", "CondEltSize", "!=", "DAG", ".", "ComputeNumSignBits", "(", "Cond", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "NewCondSVT", "=", "MVT", "::", "getIntegerVT", "(", "EltSize", ")", ";", "MVT", "NewCondVT", "=", "MVT", "::", "getVectorVT", "(", "NewCondSVT", ",", "NumElts", ")", ";", "Cond", "=", "DAG", ".", "getSExtOrTrunc", "(", "Cond", ",", "dl", ",", "NewCondVT", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "dl", ",", "VT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "Op", ";", "case", "MVT", "::", "v32i8", ":", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "Op", ";", "return", "SDValue", "(", ")", ";", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v16i16", ":", "{", "MVT", "CastVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i8", ",", "NumElts", "*", "<NUM_LIT>", ")", ";", "Cond", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "Cond", ")", ";", "LHS", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "RHS", ")", ";", "SDValue", "Select", "=", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "dl", ",", "CastVT", ",", "Cond", ",", "LHS", ",", "RHS", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Select", ")", ";", "}", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,175

[ "<STR_LIT>", ";" ]

[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "Constraints", "=" ]

LLVM

Hexagon

CPP

program_repair

DSP

618,176

[ "<FIXS>", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "dl", ",", "getPointerTy", "(", ")", ",", "true", ")", ";", "<FIXE>" ]

[ "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "<BUGS>", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ";", "<BUGE>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "C", ",", "dl", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,177

[ "[", "PC", "]", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=" ]

GCC

nios2

CPP

stmt_completion

MPU

618,178

[ ";" ]

[ "return", "regno", "==", "FIRST_RETVAL_REGNO" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,179

[ "return", "true", ";" ]

[ "case", "Intrinsic", "::", "usub_sat", ":", "case", "Intrinsic", "::", "sadd_sat", ":", "case", "Intrinsic", "::", "ssub_sat", ":" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

618,180

[ "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MCID", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";" ]

[ "if", "(", "VSXSelfCopyCrash", "&&", "SrcReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", "nop VSX copy", "<STR_LIT>", ")", ";", "DestReg", "=", "SuperReg", ";", "}", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "VSRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "PPC", "::", "sub_64", ",", "&", "PPC", "::", "VSRCRegClass", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "DestReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", "nop VSX copy", "<STR_LIT>", ")", ";", "SrcReg", "=", "SuperReg", ";", "}", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF", ")", ",", "DestReg", ")", ".", "addReg", "(", "CRReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "RLWINM", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getEncodingValue", "(", "CRReg", ")", "*", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "-", "getCRBitValue", "(", "SrcReg", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF8", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFOCRF", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "VSFRCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MTVSRD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "NumGPRtoVSRSpill", "++", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "contains", "(", "SrcReg", ")", "&&", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "PPC", "::", "MFVSRD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "unsigned", "Opc", ";", "if", "(", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "OR", ";", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "OR8", ";", "else", "if", "(", "PPC", "::", "F4RCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "FMR", ";", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "MCRF", ";", "else", "if", "(", "PPC", "::", "VRRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "VOR", ";", "else", "if", "(", "PPC", "::", "VSRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "XXLOR", ";", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "||", "PPC", "::", "VSSRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "XXLORf", ";", "else", "if", "(", "PPC", "::", "QFRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "QVFMR", ";", "else", "if", "(", "PPC", "::", "QSRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "QVFMRs", ";", "else", "if", "(", "PPC", "::", "QBRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "QVFMRb", ";", "else", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "PPC", "::", "CROR", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Impossible reg-to-reg copy", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "MCID", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

618,181

[ "}" ]

[ "}", "else", "if", "(", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "ELF", ")", "{", "MAI", "=", "new", "X86ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Win32", ")", "{", "MAI", "=", "new", "X86MCAsmInfoMicrosoft", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "MinGW32", "||", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Cygwin", ")", "{", "MAI", "=", "new", "X86MCAsmInfoGNUCOFF", "(", "TheTriple", ")", ";", "}", "else", "{", "MAI", "=", "new", "X86ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "is64Bit", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ",", "stackGrowth", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ";", "MachineLocation", "CSDst", "(", "is64Bit", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ",", "stackGrowth", ")", ";", "MachineLocation", "CSSrc", "(", "is64Bit", "?", "X86", "::", "RIP", ":", "X86", "::", "EIP", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "CSDst", ",", "CSSrc", ")", ";", "return", "MAI", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

618,182

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "banked", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "banked", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "banked", "{", "<NUM_LIT>", "}", ";" ]

GCC

i386

MD

next_suggestion

CPU

618,183

[ "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_iterator", "VI48_AVX", "[", "V4SI", "V2DI" ]

LLVM

X86

CPP

stmt_completion

CPU

618,184

[ ";" ]

[ "case", "X86", "::", "GR32RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "GR64RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "VR128RegClassID", ":", "return", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "X86", "::", "VR64RegClassID", ":", "return", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,185

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

618,186

[ "<FIXS>", "DAG", ".", "getConstant", "(", "PermMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "<FIXE>" ]

[ "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "PermMask", ",", "MVT", "::", "i8", ")", ")", ";", "<BUGE>", "}" ]

LLVM

ARM64

TD

next_suggestion

CPU

618,187

[ "multiclass", "CondSelectOp", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "string", "asm", ",", "PatFrag", "frag", ">", "{", "def", "Wr", ":", "BaseCondSelectOp", "<", "op", ",", "op2", ",", "GPR32", ",", "asm", ",", "frag", ">", "{" ]

[ "ARM64CC", ":", ":", "CondCode", "CC", "=", "static_cast", "<", "ARM64CC", ":", ":", "CondCode", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM64CC", ":", ":", "getInvertedCondCode", "(", "CC", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

618,188

[ "}" ]

[ "if", "(", "srcBlkInfo", "==", "NULL", ")", "{", "srcBlkInfo", "=", "new", "BlockInfo", "(", ")", ";", "}", "srcBlkInfo", "->", "isRetired", "=", "true", ";", "assert", "(", "srcBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "srcBlk", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "can't retire block yet", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

618,189

[ "<NUM_LIT>", ")", ";" ]

[ "SynchronizationScope", "FenceScope", "=", "static_cast", "<", "SynchronizationScope", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "FenceOrdering", "==", "SequentiallyConsistent", "&&", "FenceScope", "==", "CrossThread", ")", "{", "if", "(", "Subtarget", ".", "hasMFence", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "X86", "::", "ESP", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Zero", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "X86", "::", "OR32mrLocked", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops", ")", ";", "return", "SDValue", "(", "Res", "," ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

618,190

[ "}" ]

[ "unsigned", "opc", "=", "TPCII", "::", "getSlotOpCode", "(", "MCInstD", ")", ";", "return", "(", "opc", "==", "TPCII", "::", "LOOKUP_C1C2", ")", "||", "(", "opc", "==", "TPCII", "::", "LOOKUP_C0", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

618,191

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

GCC

arm

MD

stmt_completion

CPU

618,192

[ ")" ]

[ "(", "define_automaton", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,193

[ "getRegister", "(", ")", ";" ]

[ "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "getNextSystemSGPR", "(", ")", ")", ";", "NumSystemSGPRs", "+=", "<NUM_LIT>", ";", "return", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "." ]

GCC

rs6000

MD

stmt_completion

CPU

618,194

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

GCC

mips

MD

stmt_completion

CPU

618,195

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

CPP

program_repair

DSP

618,196

[ "<FIXS>", "using", "ValueSeq", "=", "SetVector", "Value", "*", ">", ";", "<FIXE>" ]

[ ":", "CurLoop", "(", "loop", ")", ",", "DL", "(", "dl", ")", ",", "DT", "(", "dt", ")", ",", "TLI", "(", "tli", ")", ",", "SE", "(", "se", ")", "{", "}", "bool", "recognize", "(", ")", ";", "private", ":", "<BUGS>", "typedef", "SetVector", "Value", "*", ">", "ValueSeq", ";", "<BUGE>", "IntegerType", "*", "getPmpyType", "(", ")", "const", "{", "LLVMContext", "&", "Ctx", "=", "CurLoop", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "return", "IntegerType", "::", "get", "(", "Ctx", ",", "<NUM_LIT>", ")", ";", "}", "bool", "isPromotableTo", "(", "Value", "*", "V", ",", "IntegerType", "*", "Ty", ")", ";", "void", "promoteTo", "(", "Instruction", "*", "In", ",", "IntegerType", "*", "DestTy", ",", "BasicBlock", "*", "LoopB", ")", ";", "bool", "promoteTypes", "(", "BasicBlock", "*", "LoopB", ",", "BasicBlock", "*", "ExitB", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,197

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=" ]

GCC

i386

CPP

stmt_completion

CPU

618,198

[ ")", "mask", ",", "scale", ")", ";" ]

[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_gathersiv2df", "(", "(", "_", "_", "v2df", ")", "src", ",", "base", ",", "(", "_", "_", "v4si", ")", "index", ",", "(", "_", "_", "v2df" ]

LLVM

ARM

CPP

stmt_completion

CPU

618,199

[ "Subtarget", ";" ]

[ "const", "ARMSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&" ]