docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth sequencelengths 0 2.32k	Input sequencelengths 1 1.02k
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	618,300	[ ";" ]	[ "return", "makeArrayRef", "(", "VarInitAddresses", ")" ]
GCC	loongarch	MD	stmt_completion	CPU	618,301	[ "DI", "<STR_LIT>", ")", "(", "TF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "HALFMODE", "[", "(", "DF", "<STR_LIT>", ")", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,302	[ "}" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	VE	TD	stmt_completion	CPU	618,303	[ "ParserMatchClass", "=", "SImm7AsmOperand", ";" ]	[ "def", "simm7fp", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "getFpImmVal", "(", "N", ")", ")", ";", "}", "]", ",", "LO7FP", ">", "{", "let" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,304	[ "let", "Uses", "=", "[", "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	618,305	[ "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	618,306	[ "SDValue", "SrcVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "InSubVT", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";" ]	[ "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Opcode", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "EVT", "InVT", "=", "N0", ".", "getValueType", "(", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "\|\|", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "MVT", "::", "i64", "&&", "SVT", "!=", "MVT", "::", "i32", "&&", "SVT", "!=", "MVT", "::", "i16", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "MVT", "::", "i32", "&&", "InSVT", "!=", "MVT", "::", "i16", "&&", "InSVT", "!=", "MVT", "::", "i8", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "InVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "auto", "ExtendVecSize", "=", "[", "&", "DAG", "]", "(", "const", "SDLoc", "&", "DL", ",", "SDValue", "N", ",", "unsigned", "Size", ")", "{", "EVT", "SrcVT", "=", "N", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ".", "getScalarType", "(", ")", ",", "Size", "/", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", "(", "Size", "/", "SrcVT", ".", "getSizeInBits", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", ";", "Opnds", "[", "<NUM_LIT>", "]", "=", "N", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "DL", ",", "DstVT", ",", "Opnds", ")", ";", "}", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "(", "<NUM_LIT>", "%", "VT", ".", "getSizeInBits", "(", ")", ")", ")", "{", "unsigned", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ";", "EVT", "ExVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "\|\|", "VT", ".", "is128BitVector", "(", ")", "\|\|", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "\|\|", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", ")", ")", "{", "SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "Opcode", "=", "Opcode", "==", "ISD", "::", "SIGN_EXTEND", "?", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", ":", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "ExOp", ")", ";", "}", "auto", "SplitAndExtendInReg", "=", "[", "&", "]", "(", "unsigned", "SplitSize", ")", "{", "unsigned", "NumVecs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SplitSize", ";", "unsigned", "NumSubElts", "=", "SplitSize", "/", "SVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "SubVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumSubElts", ")", ";", "EVT", "InSubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InSVT", ",", "NumSubElts", ")", ";", "unsigned", "IROpc", "=", "Opcode", "==", "ISD", "::", "SIGN_EXTEND", "?", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", ":", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i", "!=", "NumVecs", ";", "++", "i", ",", "Offset", "+=", "NumSubElts", ")", "{" ]
LLVM	ARM	TD	next_suggestion	CPU	618,307	[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";" ]	[ "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,308	[ "<NUM_LIT>", ";" ]	[ "def", "A2_sub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,309	[ "SdwaSel", "<STR_LIT>", ";", "break", ";" ]	[ "case", "ImmTyOffset0", ":", "OS", "<<", "<STR_LIT>", "Offset0", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "<STR_LIT>", "Offset1", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", "GLC", "<STR_LIT>", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "<STR_LIT>", "SLC", "<STR_LIT>", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "<STR_LIT>", "TFE", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClampSI", ":", "OS", "<<", "<STR_LIT>", "ClampSI", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOModSI", ":", "OS", "<<", "<STR_LIT>", "OModSI", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", "DppCtrl", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", "DppRowMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", "DppBankMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", "DppBoundCtrl", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSel", ":", "OS", "<<", "<STR_LIT>" ]
LLVM	Lanai	CPP	code_generation	CPU	618,310	[ "bool", "LanaiInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "CmpMask", ",", "int64_t", "&", "CmpValue", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "Register", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpValue", "." ]
GCC	mips	MD	program_repair	CPU	618,311	[ "<FIXS>", "(", "define_mode_iterator", "MOVE128", "[", "TI", "TF", "]", ")", "<FIXE>" ]	[ "[", "DI", "DF", "(", "V2SF", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_mode_iterator", "MOVE128", "[", "TF", "]", ")", "<BUGE>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	618,312	[ "return", "Def", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Move for single use: ", "<STR_LIT>", ";", "Def", "->", "dump", "(", ")", ")", ";", "MBB", ".", "splice", "(", "Insert", ",", "&", "MBB", ",", "Def", ")", ";", "MoveDebugValues", "(", "Reg", ",", "Insert", ",", "MBB", ",", "MRI", ")", ";", "LIS", ".", "handleMove", "(", "", "Def", ")", ";", "if", "(", "MRI", ".", "hasOneDef", "(", "Reg", ")", "&&", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "{", "MFI", ".", "stackifyVReg", "(", "Reg", ")", ";", "}", "else", "{", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "LI", ".", "removeSegment", "(", "LIS", ".", "getInstructionIndex", "(", "", "Def", ")", ".", "getRegSlot", "(", ")", ",", "LIS", ".", "getInstructionIndex", "(", "*", "Op", ".", "getParent", "(", ")", ")", ".", "getRegSlot", "(", ")", ",", "true", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "UpdateDebugValuesReg", "(", "Reg", ",", "NewReg", ",", "MBB", ",", "MRI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " - Replaced register: ", "<STR_LIT>", ";", "Def", "->", "dump", "(", ")", ")", ";", "}", "ImposeStackOrdering", "(", "Def", ")", ";" ]
GCC	pa	CPP	stmt_completion	CPU	618,313	[ ",", "<NUM_LIT>", ")", ";" ]	[ "else", "if", "(", "flag_pic", ")", "return", "legitimize_pic_address", "(", "x", ",", "mode", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "{", "rtx", "reg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", "force_reg", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "reg", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "!", "FUNCTION_NAME_P", "(", "XSTR", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", ")", "{", "rtx", "int_part", ",", "ptr_reg", ";", "int", "new", "offset", ";", "int", "offset", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "int", "mask", ";", "mask", "=", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "!", "INT14_OK_STRICT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "(", "offset", "&", "mask", ")", ">=", "(", "(", "mask", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ")", "new", "offset", "=", "(", "offset", "&", "~", "mask", ")", "+", "mask", "+", "<NUM_LIT>", ";", "else", "new", "offset", "=", "(", "offset", "&", "~", "mask", ")", ";", "if", "(", "!", "VAL_14_BITS_P", "(", "new", "offset", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "{", "rtx", "const_part", "=", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "new", "offset", ")", ";", "rtx", "tmp_reg", "=", "force_reg", "(", "Pmode", ",", "gen_rtx_HIGH", "(", "Pmode", ",", "const_part", ")", ")", ";", "ptr_reg", "=", "force_reg", "(", "Pmode", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "tmp_reg", ",", "const_part", ")", ")", ";", "}", "else", "{", "if", "(", "!", "VAL_14_BITS_P", "(", "new", "offset", ")", ")", "int_part", "=", "force_reg", "(", "Pmode", ",", "GEN_INT", "(", "new", "offset", ")", ")", ";", "else", "int_part", "=", "GEN_INT", "(", "new", "offset", ")", ";", "ptr_reg", "=", "force_reg", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "int_part", ")", ")", ";", "}", "return", "plus_constant", "(", "Pmode", ",", "ptr_reg", ",", "offset", "-", "new", "offset", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "mem_shadd_or_shadd_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "(", "OBJECT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SUBREG", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST", ")", "{", "int", "shift_val", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "shift_val", "=", "exact_log2", "(", "shift_val", ")", ";", "rtx", "reg1", ",", "reg2", ";", "reg1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", ")", "reg1", "=", "force_reg", "(", "Pmode", ",", "force_operand", "(", "reg1", ",", "<NUM_LIT>", ")", ")", ";", "reg2", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "reg2", "=", "force_reg", "(", "Pmode", ",", "force_operand", "(", "reg2", ",", "<NUM_LIT>", ")", ")", ";", "return", "force_reg", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_ASHIFT", "(", "Pmode", ",", "reg2", ",", "GEN_INT", "(", "shift_val", ")", ")", ",", "reg1", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "mem_shadd_or_shadd_rtx_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "(", "mode", "==", "SFmode", "\|\|", "mode", "==", "DFmode", ")", ")", "{", "int", "shift_val", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "shift_val", "=", "exact_log2", "(", "shift_val", ")", ";", "rtx", "reg1", ",", "reg2", ",", "base", ",", "idx", ";", "reg1", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "reg2", "=", "XEXP", "(", "x" ]
GCC	alpha	MD	stmt_completion	MPU	618,314	[ ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	618,315	[ "V", ")", ")", "return", "true", ";" ]	[ "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "return", "isIntrinsicSourceOfDivergence", "(", "TM", ".", "getIntrinsicInfo", "(", ")", ",", "Intrinsic", ")", ";", "}", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "\|\|", "isa", "<", "InvokeInst", ">", "(" ]
LLVM	AMDGPU	CPP	code_generation	GPU	618,316	[ "inline", "static", "void", "drop_front", "(", "StringRef", "&", "str", ",", "size_t", "n", "=", "<NUM_LIT>", ")", "{", "str", "=", "str", ".", "drop_front", "(", "n", ")", ";", "}" ]	[ "Return", "a", "StringRef", "equal", "to", "'this", "'", "but", "with", "the", "first", "N", "elements", "dropped", "." ]
GCC	aarch64	CPP	next_suggestion	CPU	618,317	[ "case", "NE", ":", "return", "AARCH64_NE", ";" ]	[ "case", "E_CCFPEmode", ":", "switch", "(", "comp_code", ")", "{", "case", "GE", ":", "return", "AARCH64_GE", ";", "case", "GT", ":", "return", "AARCH64_GT", ";", "case", "LE", ":", "return", "AARCH64_LS", ";", "case", "LT", ":", "return", "AARCH64_MI", ";", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "ORDERED", ":", "return", "AARCH64_VC", ";", "case", "UNORDERED", ":", "return", "AARCH64_VS", ";", "case", "UNLT", ":", "return", "AARCH64_LT", ";", "case", "UNLE", ":", "return", "AARCH64_LE", ";", "case", "UNGT", ":", "return", "AARCH64_HI", ";", "case", "UNGE", ":", "return", "AARCH64_PL", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "E_CCmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "GE", ":", "return", "AARCH64_GE", ";", "case", "GT", ":", "return", "AARCH64_GT", ";", "case", "LE", ":", "return", "AARCH64_LE", ";", "case", "LT", ":", "return", "AARCH64_LT", ";", "case", "GEU", ":", "return", "AARCH64_CS", ";", "case", "GTU", ":", "return", "AARCH64_HI", ";", "case", "LEU", ":", "return", "AARCH64_LS", ";", "case", "LTU", ":", "return", "AARCH64_CC", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "E_CC_SWPmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "GE", ":", "return", "AARCH64_LE", ";", "case", "GT", ":", "return", "AARCH64_LT", ";", "case", "LE", ":", "return", "AARCH64_GE", ";", "case", "LT", ":", "return", "AARCH64_GT", ";", "case", "GEU", ":", "return", "AARCH64_LS", ";", "case", "GTU", ":", "return", "AARCH64_CC", ";", "case", "LEU", ":", "return", "AARCH64_CS", ";", "case", "LTU", ":", "return", "AARCH64_HI", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "E_CC_NZCmode", ":", "switch", "(", "comp_code", ")", "{" ]
LLVM	X86	CPP	next_suggestion	CPU	618,318	[ "}" ]	[ "LPadList", ".", "push_back", "(", "LP", ")", ";", "InvokeBBs", ".", "insert", "(", "LP", "->", "pred_begin", "(", ")", ",", "LP", "->", "pred_end", "(", ")", ")", ";", "}", "}", "assert", "(", "!", "LPadList", ".", "empty", "(", ")", "&&", "<STR_LIT>", "No landing pad destinations for the dispatch jump table!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "", "DispatchBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "setIsEHPad", "(", "true", ")", ";", "MachineBasicBlock", "", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "TRAP", ")", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "MachineBasicBlock", "", "DispContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "DispatchBB", ")", ";", "MF", "->", "push_back", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "SetupEntryBlockForSjLj", "(", "MI", ",", "BB", ",", "DispatchBB", ",", "FI", ")", ";", "MachineJumpTableInfo", "", "JTI", "=", "MF", "->", "getOrCreateJumpTableInfo", "(", "getJumpTableEncoding", "(", ")", ")", ";", "unsigned", "MJTI", "=", "JTI", "->", "createJumpTableIndex", "(", "LPadList", ")", ";", "const", "X86InstrInfo", "", "XII", "=", "static_cast", "<", "const", "X86InstrInfo", "", ">", "(", "TII", ")", ";", "const", "X86RegisterInfo", "&", "RI", "=", "XII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", ".", "hasBasePointer", "(", "", "MF", ")", ")", "{", "const", "bool", "FPIs64Bit", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "\|\|", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "X86MachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "unsigned", "FP", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "BP", "=", "RI", ".", "getBaseRegister", "(", ")", ";", "unsigned", "Op", "=", "FPIs64Bit", "?", "X86", "::", "MOV64rm", ":", "X86", "::", "MOV32rm", ";", "addRegOffset", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "BP", ")", ",", "FP", ",", "true", ",", "MFI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "NOOP", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";" ]
GCC	alpha	MD	stmt_completion	MPU	618,319	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	618,320	[ "(", ")", ")", "return", "<NUM_LIT>", ";" ]	[ "unsigned", "PPCTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasAltivec" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,321	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	618,322	[ "_", "a", ";" ]	[ "return", "(", "float16x4_t", ")", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,323	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	618,324	[ "}" ]	[ "bool", "hasP8Altivec", "(", ")", "const", "{", "return", "HasP8Altivec", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	618,325	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "BSET_B_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,326	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	ia64	MD	stmt_completion	CPU	618,327	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,328	[ "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "const", "TargetRegisterClass", "", "AArch64RegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")" ]
GCC	rl78	MD	stmt_completion	MPU	618,329	[ "<STR_LIT>", ")", ")" ]	[ "(", "match_test" ]
GCC	aarch64	CPP	stmt_completion	CPU	618,330	[ "result", ";" ]	[ "_", "_", "asm__", "(", "<STR_LIT>", "saddlp %0.2d,%1.4s", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,331	[ "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	X86	CPP	stmt_completion	CPU	618,332	[ ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createSgxMCPassFinal", "(", ")", "{", "return", "new", "SgxMCPassFinal", "(" ]
GCC	fr30	MD	stmt_completion	DSP	618,333	[ "<STR_LIT>", ")" ]	[ "(", "const", "(", "if_then_else", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_string" ]
LLVM	AArch64	CPP	program_repair	CPU	618,334	[ "<FIXS>", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "<FIXE>" ]	[ "unsigned", "NumArgs", "=", "Ins", ".", "size", "(", ")", ";", "<BUGS>", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "MF", ".", "getFunction", "(", ")", ".", "arg_begin", "(", ")", ";", "<BUGE>", "unsigned", "CurArgIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "MVT", "ValVT", "=", "Ins", "[", "i", "]", ".", "VT", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	618,335	[ "}" ]	[ "def", "KryoWrite_4cyc_XY_XY_noRSV_172ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", ",", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	code_generation	CPU	618,336	[ "static", "void", "ATTRIBUTE_UNUSED", "x86_64_elf_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "{", "const", "char", "", "prefix", "=", "NULL", ";", "bool", "one_only", "=", "DECL_COMDAT_GROUP", "(", "decl", ")", "&&", "!", "HAVE_COMDAT_GROUP", ";", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ")", ")", "{", "case", "SECCAT_DATA", ":", "case", "SECCAT_DATA_REL", ":", "case", "SECCAT_DATA_REL_LOCAL", ":", "case", "SECCAT_DATA_REL_RO", ":", "case", "SECCAT_DATA_REL_RO_LOCAL", ":", "prefix", "=", "one_only", "?", "<STR_LIT>", ".ld", "<STR_LIT>", ":", "<STR_LIT>", ".ldata", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_BSS", ":", "prefix", "=", "one_only", "?", "<STR_LIT>", ".lb", "<STR_LIT>", ":", "<STR_LIT>", ".lbss", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_RODATA", ":", "case", "SECCAT_RODATA_MERGE_STR", ":", "case", "SECCAT_RODATA_MERGE_STR_INIT", ":", "case", "SECCAT_RODATA_MERGE_CONST", ":", "prefix", "=", "one_only", "?", "<STR_LIT>", ".lr", "<STR_LIT>", ":", "<STR_LIT>", ".lrodata", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_SRODATA", ":", "case", "SECCAT_SDATA", ":", "case", "SECCAT_SBSS", ":", "gcc_unreachable", "(", ")", ";", "case", "SECCAT_TEXT", ":", "case", "SECCAT_TDATA", ":", "case", "SECCAT_TBSS", ":", "break", ";", "}", "if", "(", "prefix", ")", "{", "const", "char", "", "name", ",", "", "linkonce", ";", "char", "", "string", ";", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "name", "=", "targetm", ".", "strip_name_encoding", "(", "name", ")", ";", "linkonce", "=", "one_only", "?", "<STR_LIT>", ".gnu.linkonce", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ";", "string", "=", "ACONCAT", "(", "(", "linkonce", ",", "prefix", ",", "<STR_LIT>", ".", "<STR_LIT>", ",", "name", ",", "NULL", ")", ")", ";", "set_decl_section_name", "(", "decl", ",", "string", ")", ";", "return", ";", "}", "}", "default_unique_section", "(", "decl", ",", "reloc", ")", ";", "}" ]	[ "Build", "up", "a", "unique", "section", "name", ",", "expressed", "as", "a", "STRING_CST", "node", ",", "and", "assign", "it", "to", "DECL_SECTION_NAME", "(", "decl", ")", ".", "RELOC", "indicates", "whether", "the", "initial", "value", "of", "EXP", "requires", "link-time", "relocations", "." ]
GCC	i386	MD	stmt_completion	CPU	618,337	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V4TI", "<STR_LIT>", ")", "(", "V2TI" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,338	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	X86	TD	program_repair	CPU	618,339	[ "<FIXS>", "EVEX_4V", ",", "EVEX_CD8", "_", ".", "EltSize", ",", "CD8VT1", ">", ",", "Sched", "[", "WriteVecInsertLd", ",", "ReadAfterLd", "]", ">", ";", "<FIXE>" ]	[ "OpcodeStr", "#", "<STR_LIT>", ",", "[", "(", "set", "_", ".", "RC", ":", "$", "dst", ",", "(", "_", ".", "VT", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "(", "LdFrag", "addr", ":", "$", "src2", ")", ",", "imm", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_CD8", "_", ".", "EltSize", ",", "CD8VT1", ">", ",", "Sched", "[", "WriteShuffleLd", ",", "ReadAfterLd", "]", ">", ";", "<BUGE>", "}", "multiclass", "avx512_insert_elt_bw", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "OpcodeStr", ",", "SDNode", "OpNode", "," ]
GCC	nds32	MD	next_suggestion	CPU	618,340	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	program_repair	GPU	618,341	[ "<FIXS>", "SIMCCodeEmitter", "(", "const", "SIMCCodeEmitter", "&", ")", "=", "delete", ";", "SIMCCodeEmitter", "&", "operator", "=", "(", "const", "SIMCCodeEmitter", "&", ")", "=", "delete", ";", "<FIXE>" ]	[ "SIMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "AMDGPUMCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{", "}", "<BUGS>", "~", "SIMCCodeEmitter", "(", ")", "override", "{", "}", "<BUGE>", "void", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", "," ]
GCC	m68k	MD	stmt_completion	MPU	618,342	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	618,343	[ "_", "b", ")", "{" ]	[ "vpaddq_f64", "(", "float64x2_t", "_", "_", "a", ",", "float64x2_t", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,344	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	618,345	[ "<FIXS>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,346	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	618,347	[ "C", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "_", "R", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_fixupimmss_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "(", "_", "_", "v4si", ")", "_", "_" ]
LLVM	AVR	CPP	next_suggestion	MPU	618,348	[ "}" ]	[ "const", "AVRMCExpr", "", "AVRMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "bool", "Negated", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "AVRMCExpr", "(", "Kind", ",", "Expr", ",", "Negated", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	618,349	[ "rtx", "logical", "=", "gen_rtx_IOR", "(", "mode", ",", "cond", "[", "<NUM_LIT>", "]", ",", "cond", "[", "<NUM_LIT>", "]", ")", ";" ]	[ "if", "(", "code", "==", "LTGT", "\|\|", "code", "==", "GE", "\|\|", "code", "==", "UNGT", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "GT", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "if", "(", "code", "==", "LE", "\|\|", "code", "==", "GE", "\|\|", "code", "==", "UNEQ", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "EQ", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "if", "(", "code", "==", "UNLT", "\|\|", "code", "==", "UNGT", "\|\|", "code", "==", "UNEQ", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "UNORDERED", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "gcc_assert", "(", "n", "==", "<NUM_LIT>", ")", ";", "rtx", "cc", "=", "gen_reg_rtx", "(", "CCEQmode", ")", ";" ]
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	618,350	[ "{" ]	[ "const", "HSAILConstPtr", "*", "curConst", "=", "getConstPtr", "(", "mKernel", ",", "name", ")", ";", "if", "(", "curConst", ")", "{", "return", "curConst", "->", "usesHardware", ";", "}", "else" ]
LLVM	X86	CPP	stmt_completion	CPU	618,351	[ ")", "{" ]	[ "}", "else", "if", "(", "ST", "->", "hasAVX2", "(", ")", "&&", "NumElts", ">=", "<NUM_LIT>", ")", "{", "IID", "=", "Intrinsic", "::", "x86_avx2_psad_bw", ";", "IntrinsicNumElts", "=", "<NUM_LIT>", ";", "}", "else", "{", "IID", "=", "Intrinsic", "::", "x86_sse2_psad_bw", ";", "IntrinsicNumElts", "=", "<NUM_LIT>", ";", "}", "Function", "", "PSADBWFn", "=", "Intrinsic", "::", "getDeclaration", "(", "Op", "->", "getModule", "(", ")", ",", "IID", ")", ";", "if", "(", "NumElts", "<", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "ConcatMask", "[", "i", "]", "=", "i", ";", "for", "(", "unsigned", "i", "=", "NumElts", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ConcatMask", "[", "i", "]", "=", "(", "i", "%", "NumElts", ")", "+", "NumElts", ";", "Value", "", "Zero", "=", "Constant", "::", "getNullValue", "(", "Op0", "->", "getType", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Zero", ",", "ConcatMask", ")", ";", "Op1", "=", "Builder", ".", "CreateShuffleVector", "(", "Op1", ",", "Zero", ",", "ConcatMask", ")", ";", "NumElts", "=", "<NUM_LIT>", ";", "}", "auto", "", "I32Ty", "=", "FixedVectorType", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "IntrinsicNumElts", "/", "<NUM_LIT>", ")", ";", "assert", "(", "NumElts", "%", "IntrinsicNumElts", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of elements!", "<STR_LIT>", ")", ";", "unsigned", "NumSplits", "=", "NumElts", "/", "IntrinsicNumElts", ";", "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "Ops", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSplits", ";", "++", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ExtractMask", "(", "IntrinsicNumElts", ")", ";", "std", "::", "iota", "(", "ExtractMask", ".", "begin", "(", ")", ",", "ExtractMask", ".", "end", "(", ")", ",", "i", "", "IntrinsicNumElts", ")", ";", "Value", "", "ExtractOp0", "=", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op0", ",", "ExtractMask", ")", ";", "Value", "", "ExtractOp1", "=", "Builder", ".", "CreateShuffleVector", "(", "Op1", ",", "Op0", ",", "ExtractMask", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateCall", "(", "PSADBWFn", ",", "{", "ExtractOp0", ",", "ExtractOp1", "}", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateBitCast", "(", "Ops", "[", "i", "]", ",", "I32Ty", ")", ";", "}", "assert", "(", "isPowerOf2_32", "(", "NumSplits", ")", "&&", "<STR_LIT>", "Expected power of 2 splits", "<STR_LIT>", ")", ";", "unsigned", "Stages", "=", "Log2_32", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "s", "=", "Stages", ";", "s", ">", "<NUM_LIT>", ";", "--", "s", ")", "{", "unsigned", "NumConcatElts", "=", "cast", "<", "FixedVectorType", ">", "(", "Ops", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "U", "<<", "(", "s", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "NumConcatElts", ")", ";", "std", "::", "iota", "(", "ConcatMask", ".", "begin", "(", ")", ",", "ConcatMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Ops", "[", "i", "", "<NUM_LIT>", "]", ",", "Ops", "[", "i", "", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "ConcatMask", ")", ";", "}", "}", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "OpTy", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,352	[ ";" ]	[ "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ";", "return", "MAI" ]
LLVM	Hexagon	CPP	program_repair	DSP	618,353	[ "<FIXS>", "SDValue", "Ones", "=", "CurDAG", "->", "getTargetConstant", "(", "MV", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "<FIXE>", "<FIXS>", "SDValue", "SubR", "=", "CurDAG", "->", "getTargetConstant", "(", "Hexagon", "::", "subreg_loreg", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]	[ "MV", "\|=", "Bit", ";", "Bit", "<<=", "ES", ";", "}", "<BUGS>", "SDValue", "Ones", "=", "CurDAG", "->", "getTargetConstant", "(", "MV", ",", "MVT", "::", "i64", ")", ";", "<BUGE>", "SDNode", "", "OnesReg", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "CONST64_Int_Real", ",", "dl", ",", "MVT", "::", "i64", ",", "Ones", ")", ";", "if", "(", "ExVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDNode", "", "And", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "A2_andp", ",", "dl", ",", "MVT", "::", "i64", ",", "SDValue", "(", "Mask", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "OnesReg", ",", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "SDValue", "SubR", "=", "CurDAG", "->", "getTargetConstant", "(", "Hexagon", "::", "subreg_loreg", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "return", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "EXTRACT_SUBREG", ",", "dl", ",", "ExVT", ",", "SDValue", "(", "And", ",", "<NUM_LIT>", ")", ",", "SubR", ")", ";", "}" ]
GCC	m32c	CPP	next_suggestion	MPU	618,354	[ "if", "(", "!", "rtx_equal_p", "(", "op0", ",", "SET_SRC", "(", "pp", ")", ")", "&&", "!", "rtx_equal_p", "(", "op0", ",", "SET_DEST", "(", "pp", ")", ")", ")", "{" ]	[ "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "rtx_referenced_p", "(", "SET_DEST", "(", "PATTERN", "(", "prev", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "sub-value affected, op1:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "prev", ")", ";", "return", "false", ";", "}", "}", "while", "(", "pflags", "==", "FLAGS_N", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "previous flag-setting insn:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "prev", ")", ";", "debug_rtx", "(", "pp", ")", ";", "if", "(", "GET_CODE", "(", "pp", ")", "==", "SET", "&&", "GET_CODE", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ")", "==", "FLG_REGNO", "&&", "GET_CODE", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ")", "==", "COMPARE", ")", "{", "rtx", "pop0", "=", "XEXP", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "pop1", "=", "XEXP", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "adjacent cbranches\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "pop0", ")", ";", "debug_rtx", "(", "pop1", ")", ";", "if", "(", "rtx_equal_p", "(", "op0", ",", "pop0", ")", "&&", "rtx_equal_p", "(", "op1", ",", "pop1", ")", ")", "return", "true", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "prev cmp not same\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "rtx_equal_p", "(", "op1", ",", "const0_rtx", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "operands[1] not const0_rtx\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "pp", ")", "!=", "SET", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "pp not set\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	618,355	[ "_", "i", ";" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x2v2di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_" ]
LLVM	ARM	TD	stmt_completion	CPU	618,356	[ "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,357	[ "}" ]	[ "}", "else", "{", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "BaseOpcodes", "[", "Is64", "]", "[", "IsA16", "]", ",", "AMDGPU", "::", "MIMGEncGfx10Default", ",", "NumVDataDwords", ",", "PowerOf2Ceil", "(", "NumVAddrDwords", ")", ")", ";", "}", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "Is64", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "NodePtr", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "NodePtr", ")", ";", "}", "Ops", ".", "push_back", "(", "RayExtent", ")", ";", "auto", "packLanes", "=", "[", "&", "Ops", ",", "&", "S32", ",", "&", "B", "]", "(", "Register", "Src", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R2", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R3", ",", "{", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "Ops", ".", "push_back", "(", "R1", ")", ";", "Ops", ".", "push_back", "(", "R2", ")", ";", "Ops", ".", "push_back", "(", "R3", ")", ";", "}", "else", "{", "packLanes", "(", "RayDir", ")", ";", "packLanes", "(", "RayInvDir", ")", ";", "}", "if", "(", "!", "UseNSA", ")", "{", "LLT", "OpTy", "=", "LLT", "::", "fixed_vector", "(", "Ops", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "Register", "MergedOps", "=", "B", ".", "buildMerge", "(", "OpTy", ",", "Ops", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "MergedOps", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	618,358	[ "<FIXS>", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "<FIXE>", "<FIXS>", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<FIXE>" ]	[ "<STR_LIT>", "Expect to be extending 32-bit registers for use in LEA", "<STR_LIT>", ")", ";", "Index", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "MVT", "::", "i64", ",", "<BUGS>", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "<BUGE>", "Index", ",", "<BUGS>", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "MVT", "::", "i32", ")", ")", ",", "<BUGE>", "<NUM_LIT>", ")", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	618,359	[ ",", "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vrshlq_m_uv16qi", "(", "_", "_", "arm_vuninitializedq_u8", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b" ]
GCC	frv	MD	next_suggestion	VLIW	618,360	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	CPP	code_generation	CPU	618,361	[ "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "", "SI", ",", "ShuffleVectorInst", "", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "<STR_LIT>", "Invalid interleave factor", "<STR_LIT>", ")", ";", "VectorType", "", "VecTy", "=", "SVI", "->", "getType", "(", ")", ";", "assert", "(", "VecTy", "->", "getVectorNumElements", "(", ")", "%", "Factor", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid interleaved store", "<STR_LIT>", ")", ";", "unsigned", "NumSubElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", "/", "Factor", ";", "Type", "", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "VectorType", "", "SubVecTy", "=", "VectorType", "::", "get", "(", "EltTy", ",", "NumSubElts", ")", ";", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "SubVecSize", "!=", "<NUM_LIT>", "&&", "SubVecSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Value", "", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "unsigned", "NumOpElts", "=", "dyn_cast", "<", "VectorType", ">", "(", "Op0", "->", "getType", "(", ")", ")", "->", "getVectorNumElements", "(", ")", ";", "Type", "", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumOpElts", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "Type", "", "PtrTy", "=", "SubVecTy", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "SubVecTy", ",", "PtrTy", "}", ";", "static", "const", "Intrinsic", "::", "ID", "StoreInts", "[", "<NUM_LIT>", "]", "=", "{", "Intrinsic", "::", "aarch64_neon_st2", ",", "Intrinsic", "::", "aarch64_neon_st3", ",", "Intrinsic", "::", "aarch64_neon_st4", "}", ";", "Function", "", "StNFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Factor", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "NumSubElts", "", "i", ",", "NumSubElts", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "PtrTy", ")", ")", ";", "Builder", ".", "CreateCall", "(", "StNFunc", ",", "Ops", ")", ";", "return", "true", ";", "}" ]	[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,362	[ "let", "accessSize", "=", "ByteAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseRegOffset", ";" ]
GCC	sh	MD	stmt_completion	CPU	618,363	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	618,364	[ "_", "v16hi", ")", "_", "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_min_epi16", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,365	[ "-", "<NUM_LIT>", "}", ";" ]	[ "def", "s", ":", "BaseSIMDScalarShift", "<", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "FPR32", ",", "FPR32", ",", "vecshiftL32", ",", "asm", ",", "[", "(", "set", "(", "i32", "FPR32", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "i32", "FPR32", ":", "$", "Rn", ")", ",", "(", "i32", "vecshiftL32", ":", "$", "imm", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	618,366	[ "}" ]	[ "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VR", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ";", "TII", ".", "storeRegToStack", "(", "MBB", ",", "I", ",", "VR", ",", "true", ",", "FI", ",", "RC", ",", "&", "RegInfo", ",", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	618,367	[ "]", ">", ";" ]	[ "def", "VST1q16LowTPseudo_UPD", ":", "VSTQQQQWBPseudo", "<", "IIC_VST1x3", ">", ",", "Sched", "<", "[", "WriteVST3" ]
LLVM	AArch64	TD	stmt_completion	CPU	618,368	[ "<NUM_LIT>", ">", ";" ]	[ "def", "VectorIndexSOperand", ":", "AsmVectorIndex", "<", "<NUM_LIT>", "," ]
GCC	arm	CPP	stmt_completion	CPU	618,369	[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "uint8x16x2_t", "_", "_", "rv", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	X86	CPP	next_suggestion	CPU	618,370	[ "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N0", "&&", "isAllOnes", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ")", ";" ]	[ "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasBMI", "(", ")", "&&", "<STR_LIT>", "Creating BLSMSK requires BMI instructions", "<STR_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N1", "&&", "isAllOnes", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	618,371	[ "}" ]	[ "bool", "hasMips64r6", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "Mips", "::", "FeatureMips64r6", "]", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,372	[ "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ";" ]	[ "Register", "LaneVGPR", ";", "if", "(", "!", "LaneIndex", ")", "{", "LaneVGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "SpillVGPRs", ".", "push_back", "(", "LaneVGPR", ")", ";", "}", "else", "{" ]
LLVM	Mips	CPP	next_suggestion	CPU	618,373	[ "const", "TargetRegisterClass", "*", "RC", "=", "FP64", "?", "&", "Mips", "::", "FGR64RegClass", ":", "&", "Mips", "::", "AFGR64RegClass", ";" ]	[ "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "isABI_FPXX", "(", ")", "&&", "!", "Subtarget", ".", "hasMTHC1", "(", ")", ")", "\|\|", "(", "FP64", "&&", "!", "Subtarget", ".", "useOddSPReg", "(", ")", ")", ")", "{", "const", "MipsSEInstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "MipsSEInstrInfo", "", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "const", "MipsRegisterInfo", "&", "TRI", "=", "", "static_cast", "<", "const", "MipsRegisterInfo", "", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Subtarget", ".", "isGP64bit", "(", ")", "\|\|", "Subtarget", ".", "hasMTHC1", "(", ")", "\|\|", "!", "Subtarget", ".", "isFP64bit", "(", ")", ")", ";" ]
GCC	tilepro	CPP	next_suggestion	VLIW	618,374	[ "high", "=", "(", "n", "+", "(", "n", "&", "<NUM_LIT>", ")", ")", "&", "~", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "return", "false", ";", "temp", "=", "create_temp_reg_if_possible", "(", "SImode", ",", "op0", ")", ";", "n", "=", "INTVAL", "(", "op2", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,375	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	618,376	[ ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]
GCC	csky	MD	next_suggestion	CPU	618,377	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	arm	CPP	stmt_completion	CPU	618,378	[ ")", "_", "_", "m2", ")", ";" ]	[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wsubw", "(", "(", "_", "_", "v2si", ")", "_", "_", "m1", ",", "(", "_", "_", "v2si" ]
LLVM	P2	CPP	next_suggestion	MPU	618,379	[ "return", "true", ";" ]	[ "printP2Operands", "(", "Operands", ")", ";", "MCInst", "Inst", ";", "unsigned", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Inst", ".", "setFlags", "(", "Inst", ".", "getFlags", "(", ")", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Inst", ".", "dump", "(", ")", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction requires a CPU feature not currently enabled", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "U", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "too few operands for instruction", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "P2Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction", "<STR_LIT>", ")", ";", "}" ]
GCC	mips	MD	stmt_completion	CPU	618,380	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,381	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	618,382	[ ",", "(", "v8i16", "(", "MipsINSVE", "node", ":", "$", "v1", ",", "node", ":", "$", "i1", ",", "node", ":", "$", "v2", ",", "node", ":", "$", "i2", ")", ")", ">", ";" ]	[ "def", "insve_v8i16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "v1", ",", "node", ":", "$", "i1", ",", "node", ":", "$", "v2", ",", "node", ":", "$", "i2", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,383	[ "}" ]	[ "MCOperand", "AMDGPUDisassembler", "::", "decodeOperand_SReg_128", "(", "unsigned", "Val", ")", "const", "{", "return", "createSRegOperand", "(", "AMDGPU", "::", "SReg_128RegClassID", ",", "Val", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	618,384	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	618,385	[ "if", "(", "isMask_64", "(", "Mask", ")", ")", "{" ]	[ "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combinePCMPAnd1", "(", "N", ",", "DAG", ")", ")", "return", "ShiftRight", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasBMI", "(", ")", "&&", "!", "Subtarget", ".", "hasTBM", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SRA", "&&", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SRL", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "", "MaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "ConstantSDNode", "", "ShiftNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MaskNode", "&&", "ShiftNode", ")", "{", "uint64_t", "Mask", "=", "MaskNode", "->", "getZExtValue", "(", ")", ";", "uint64_t", "Shift", "=", "ShiftNode", "->", "getZExtValue", "(", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	618,386	[ "RHS", "}", ")", ";" ]	[ "const", "bool", "FullFP16", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f16", "&&", "!", "FullFP16", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_EXTEND", ",", "dl", ",", "{", "MVT", "::", "f32", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "LHS", "}", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_EXTEND", ",", "dl", ",", "{", "MVT", "::", "f32", ",", "MVT", "::", "Other", "}", ",", "{", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "RHS", "}", ")", ";", "Chain", "=", "RHS", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VT", "=", "MVT", "::", "f32", ";", "}", "unsigned", "Opcode", "=", "IsSignaling", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "{", "VT", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "LHS", "," ]
GCC	alpha	MD	next_suggestion	MPU	618,387	[ "(", "sign_extend", ":", "DI" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	618,388	[ "if", "(", "MaskLO", ">=", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "\|", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "bool", "IsV1Zero", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "V1", ".", "getNode", "(", ")", ")", ";", "bool", "IsV2Zero", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "V2", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsV1Zero", "&&", "!", "IsV2Zero", ")", "{", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "\|\|", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "V2", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "HiV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "DL", ",", "VT", ",", "LoV", ",", "HiV", ")", ";", "}", "}", "int", "MaskLO", "=", "WidenedMask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "WidenedMask", "[", "<NUM_LIT>", "]", ";", "int", "MaskHI", "=", "WidenedMask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "WidenedMask", "[", "<NUM_LIT>", "]", ";", "unsigned", "PermMask", "=", "MaskLO", "\|", "(", "MaskHI", "<<", "<NUM_LIT>", ")", ";", "if", "(", "IsV1Zero", ")", "{", "V1", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "MaskLO", "<", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "\|", "<NUM_LIT>", ";", "if", "(", "MaskHI", "<", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "\|", "<NUM_LIT>", ";", "}", "if", "(", "IsV2Zero", ")", "{", "V2", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	618,389	[ "}" ]	[ "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "\|\|", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "\|\|", "isa", "<", "SwitchInst", ">", "(", "V", ")", "\|\|", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "\|\|", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "\|\|", "isa", "<", "SelectInst", ">", "(", "V", ")", "\|\|", "isa", "<", "ReturnInst", ">", "(", "V", ")", "\|\|", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "\|\|", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "auto", "", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";", "return", "true", ";" ]
GCC	i386	CPP	next_suggestion	CPU	618,390	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_or_epi64", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "(", "(", "_", "_", "v8du", ")", "_", "_", "A", "\|", "(", "_", "_", "v8du", ")", "_", "_", "B", ")", ";" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	618,391	[ "let", "ParserMatchClass", "=", "SendMsgMatchClass", ";" ]	[ "def", "SendMsgImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	618,392	[ "}" ]	[ "for", "(", "MCGSCANodeMap", "::", "const_iterator", "i", "(", "nodes", ".", "begin", "(", ")", ")", ",", "ie", "(", "nodes", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "MCGNode", "", "mcgNode", "=", "i", "->", "second", "->", "getMCGNode", "(", ")", ";", "if", "(", "mcgNode", "->", "isUnknown", "(", ")", ")", "{", "cleanup", ".", "insert", "(", "i", "->", "second", ")", ";", "for", "(", "SCAEdgeSet", "::", "iterator", "j", "(", "i", "->", "second", "->", "getChildren", "(", ")", ".", "begin", "(", ")", ")", ",", "je", "(", "i", "->", "second", "->", "getChildren", "(", ")", ".", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "SCANode", "", "calleeNode", "=", "j", "->", "getCallee", "(", ")", ";", "for", "(", "SCAEdgeSet", "::", "const_iterator", "k", "(", "i", "->", "second", "->", "getParents", "(", ")", ".", "begin", "(", ")", ")", ",", "ke", "(", "i", "->", "second", "->", "getParents", "(", ")", ".", "end", "(", ")", ")", ";", "k", "!=", "ke", ";", "k", "++", ")", "{", "SCANode", "*", "callerNode", "=", "k", "->", "getCaller", "(", ")", ";", "SCAEdge", "new", "Edge", "(", "callerNode", ",", "calleeNode", ",", "k", "->", "getSite", "(", ")", ")", ";", "calleeNode", "->", "getParents", "(", ")", ".", "insert", "(", "new", "Edge", ")", ";", "callerNode", "->", "getChildren", "(", ")", ".", "insert", "(", "new", "Edge", ")", ";" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	618,393	[ "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "EmitInstruction: ", "<STR_LIT>", "<<", "", "MI", "<<", "'", "\\n", "'", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "ARGUMENT_I32", ":", "case", "WebAssembly", "::", "ARGUMENT_I64", ":", "case", "WebAssembly", "::", "ARGUMENT_F32", ":", "case", "WebAssembly", "::", "ARGUMENT_F64", ":", "break", ";", "case", "WebAssembly", "::", "LOOP_END", ":", "break", ";", "default", ":", "{", "WebAssemblyMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpInst", ")", ";", "break", ";", "}", "}", "}" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
LLVM	TriCore	CPP	stmt_completion	MPU	618,394	[ ";" ]	[ "addPass", "(", "createTriCoreISelDag", "(", "getTriCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false" ]
LLVM	CSKY	CPP	stmt_completion	CPU	618,395	[ "<NUM_LIT>", ";" ]	[ "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MI", ",", "MaxOffs", ",", "IsCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "Op", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "Op", "!=", "E", ";", "++", "Op", ")", "if", "(", "MI", ".", "getOperand", "(", "Op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown addressing mode for CP reference!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "continue", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Bits", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	618,396	[ "MI", ".", "eraseFromParent", "(", ")", ";" ]	[ "B", ".", "buildUnmerge", "(", "{", "Dst", ",", "StatusDst", "}", ",", "LoadDstReg", ")", ";", "}", "else", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "LoadElts", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumValueDWords", ";", "++", "I", ")", "LoadElts", ".", "push_back", "(", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ")", ";", "LoadElts", ".", "push_back", "(", "StatusDst", ")", ";", "B", ".", "buildUnmerge", "(", "LoadElts", ",", "LoadDstReg", ")", ";", "LoadElts", ".", "truncate", "(", "NumValueDWords", ")", ";", "B", ".", "buildMergeLikeInstr", "(", "Dst", ",", "LoadElts", ")", ";", "}", "}", "else", "if", "(", "(", "!", "IsD16", "&&", "MemTy", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "\|\|", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ")", "{", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "}", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "{", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "<NUM_LIT>", ")", ";", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "B", ".", "buildMergeLikeInstr", "(", "Dst", ",", "Repack", ")", ";", "}", "else", "{", "buildBufferLoad", "(", "Opc", ",", "Dst", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "}" ]
GCC	arm	MD	stmt_completion	CPU	618,397	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	618,398	[ "mm_setzero_ph", "(", ")", ",", "_", "_", "A", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_mulph128_mask", "(", "_", "_", "B", ",", "_", "_", "C", ",", "_" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	618,399	[ "IsPPC6xx", ";" ]	[ "bool", "isPPC6xx", "(", ")", "const", "{", "return" ]

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

618,300

[ ";" ]

[ "return", "makeArrayRef", "(", "VarInitAddresses", ")" ]

GCC

loongarch

MD

stmt_completion

CPU

618,301

[ "DI", "<STR_LIT>", ")", "(", "TF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "HALFMODE", "[", "(", "DF", "<STR_LIT>", ")", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,302

[ "}" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

VE

TD

stmt_completion

CPU

618,303

[ "ParserMatchClass", "=", "SImm7AsmOperand", ";" ]

[ "def", "simm7fp", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "getFpImmVal", "(", "N", ")", ")", ";", "}", "]", ",", "LO7FP", ">", "{", "let" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,304

[ "let", "Uses", "=", "[", "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

618,305

[ "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

618,306

[ "SDValue", "SrcVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "InSubVT", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";" ]

[ "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Opcode", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "EVT", "InVT", "=", "N0", ".", "getValueType", "(", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "MVT", "::", "i64", "&&", "SVT", "!=", "MVT", "::", "i32", "&&", "SVT", "!=", "MVT", "::", "i16", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "MVT", "::", "i32", "&&", "InSVT", "!=", "MVT", "::", "i16", "&&", "InSVT", "!=", "MVT", "::", "i8", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "InVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "auto", "ExtendVecSize", "=", "[", "&", "DAG", "]", "(", "const", "SDLoc", "&", "DL", ",", "SDValue", "N", ",", "unsigned", "Size", ")", "{", "EVT", "SrcVT", "=", "N", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ".", "getScalarType", "(", ")", ",", "Size", "/", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", "(", "Size", "/", "SrcVT", ".", "getSizeInBits", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", ";", "Opnds", "[", "<NUM_LIT>", "]", "=", "N", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "DL", ",", "DstVT", ",", "Opnds", ")", ";", "}", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "(", "<NUM_LIT>", "%", "VT", ".", "getSizeInBits", "(", ")", ")", ")", "{", "unsigned", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ";", "EVT", "ExVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "*", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", ")", ")", "{", "SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "Opcode", "=", "Opcode", "==", "ISD", "::", "SIGN_EXTEND", "?", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", ":", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "ExOp", ")", ";", "}", "auto", "SplitAndExtendInReg", "=", "[", "&", "]", "(", "unsigned", "SplitSize", ")", "{", "unsigned", "NumVecs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SplitSize", ";", "unsigned", "NumSubElts", "=", "SplitSize", "/", "SVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "SubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumSubElts", ")", ";", "EVT", "InSubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InSVT", ",", "NumSubElts", ")", ";", "unsigned", "IROpc", "=", "Opcode", "==", "ISD", "::", "SIGN_EXTEND", "?", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", ":", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i", "!=", "NumVecs", ";", "++", "i", ",", "Offset", "+=", "NumSubElts", ")", "{" ]

LLVM

ARM

TD

next_suggestion

CPU

618,307

[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";" ]

[ "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,308

[ "<NUM_LIT>", ";" ]

[ "def", "A2_sub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,309

[ "SdwaSel", "<STR_LIT>", ";", "break", ";" ]

[ "case", "ImmTyOffset0", ":", "OS", "<<", "<STR_LIT>", "Offset0", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "<STR_LIT>", "Offset1", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", "GLC", "<STR_LIT>", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "<STR_LIT>", "SLC", "<STR_LIT>", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "<STR_LIT>", "TFE", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClampSI", ":", "OS", "<<", "<STR_LIT>", "ClampSI", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOModSI", ":", "OS", "<<", "<STR_LIT>", "OModSI", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", "DppCtrl", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", "DppRowMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", "DppBankMask", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", "DppBoundCtrl", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSel", ":", "OS", "<<", "<STR_LIT>" ]

LLVM

Lanai

CPP

code_generation

CPU

618,310

[ "bool", "LanaiInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "CmpMask", ",", "int64_t", "&", "CmpValue", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "Register", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpValue", "." ]

GCC

mips

MD

program_repair

CPU

618,311

[ "<FIXS>", "(", "define_mode_iterator", "MOVE128", "[", "TI", "TF", "]", ")", "<FIXE>" ]

[ "[", "DI", "DF", "(", "V2SF", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_mode_iterator", "MOVE128", "[", "TF", "]", ")", "<BUGE>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

618,312

[ "return", "Def", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Move for single use: ", "<STR_LIT>", ";", "Def", "->", "dump", "(", ")", ")", ";", "MBB", ".", "splice", "(", "Insert", ",", "&", "MBB", ",", "Def", ")", ";", "MoveDebugValues", "(", "Reg", ",", "Insert", ",", "MBB", ",", "MRI", ")", ";", "LIS", ".", "handleMove", "(", "*", "Def", ")", ";", "if", "(", "MRI", ".", "hasOneDef", "(", "Reg", ")", "&&", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "{", "MFI", ".", "stackifyVReg", "(", "Reg", ")", ";", "}", "else", "{", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "LI", ".", "removeSegment", "(", "LIS", ".", "getInstructionIndex", "(", "*", "Def", ")", ".", "getRegSlot", "(", ")", ",", "LIS", ".", "getInstructionIndex", "(", "*", "Op", ".", "getParent", "(", ")", ")", ".", "getRegSlot", "(", ")", ",", "true", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "UpdateDebugValuesReg", "(", "Reg", ",", "NewReg", ",", "MBB", ",", "MRI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " - Replaced register: ", "<STR_LIT>", ";", "Def", "->", "dump", "(", ")", ")", ";", "}", "ImposeStackOrdering", "(", "Def", ")", ";" ]

GCC

pa

CPP

stmt_completion

CPU

618,313

[ ",", "<NUM_LIT>", ")", ";" ]

[ "else", "if", "(", "flag_pic", ")", "return", "legitimize_pic_address", "(", "x", ",", "mode", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "{", "rtx", "reg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", "force_reg", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "reg", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "!", "FUNCTION_NAME_P", "(", "XSTR", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", ")", "{", "rtx", "int_part", ",", "ptr_reg", ";", "int", "new", "offset", ";", "int", "offset", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "int", "mask", ";", "mask", "=", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "!", "INT14_OK_STRICT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "(", "offset", "&", "mask", ")", ">=", "(", "(", "mask", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ")", "new", "offset", "=", "(", "offset", "&", "~", "mask", ")", "+", "mask", "+", "<NUM_LIT>", ";", "else", "new", "offset", "=", "(", "offset", "&", "~", "mask", ")", ";", "if", "(", "!", "VAL_14_BITS_P", "(", "new", "offset", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "{", "rtx", "const_part", "=", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "new", "offset", ")", ";", "rtx", "tmp_reg", "=", "force_reg", "(", "Pmode", ",", "gen_rtx_HIGH", "(", "Pmode", ",", "const_part", ")", ")", ";", "ptr_reg", "=", "force_reg", "(", "Pmode", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "tmp_reg", ",", "const_part", ")", ")", ";", "}", "else", "{", "if", "(", "!", "VAL_14_BITS_P", "(", "new", "offset", ")", ")", "int_part", "=", "force_reg", "(", "Pmode", ",", "GEN_INT", "(", "new", "offset", ")", ")", ";", "else", "int_part", "=", "GEN_INT", "(", "new", "offset", ")", ";", "ptr_reg", "=", "force_reg", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "int_part", ")", ")", ";", "}", "return", "plus_constant", "(", "Pmode", ",", "ptr_reg", ",", "offset", "-", "new", "offset", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "mem_shadd_or_shadd_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "(", "OBJECT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SUBREG", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST", ")", "{", "int", "shift_val", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "shift_val", "=", "exact_log2", "(", "shift_val", ")", ";", "rtx", "reg1", ",", "reg2", ";", "reg1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", ")", "reg1", "=", "force_reg", "(", "Pmode", ",", "force_operand", "(", "reg1", ",", "<NUM_LIT>", ")", ")", ";", "reg2", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "reg2", "=", "force_reg", "(", "Pmode", ",", "force_operand", "(", "reg2", ",", "<NUM_LIT>", ")", ")", ";", "return", "force_reg", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_ASHIFT", "(", "Pmode", ",", "reg2", ",", "GEN_INT", "(", "shift_val", ")", ")", ",", "reg1", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "mem_shadd_or_shadd_rtx_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", ")", "{", "int", "shift_val", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "shift_val", "=", "exact_log2", "(", "shift_val", ")", ";", "rtx", "reg1", ",", "reg2", ",", "base", ",", "idx", ";", "reg1", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "reg2", "=", "XEXP", "(", "x" ]

GCC

alpha

MD

stmt_completion

MPU

618,314

[ ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

618,315

[ "V", ")", ")", "return", "true", ";" ]

[ "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "return", "isIntrinsicSourceOfDivergence", "(", "TM", ".", "getIntrinsicInfo", "(", ")", ",", "Intrinsic", ")", ";", "}", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(" ]

LLVM

AMDGPU

CPP

code_generation

GPU

618,316

[ "inline", "static", "void", "drop_front", "(", "StringRef", "&", "str", ",", "size_t", "n", "=", "<NUM_LIT>", ")", "{", "str", "=", "str", ".", "drop_front", "(", "n", ")", ";", "}" ]

[ "Return", "a", "StringRef", "equal", "to", "'this", "'", "but", "with", "the", "first", "N", "elements", "dropped", "." ]

GCC

aarch64

CPP

next_suggestion

CPU

618,317

[ "case", "NE", ":", "return", "AARCH64_NE", ";" ]

[ "case", "E_CCFPEmode", ":", "switch", "(", "comp_code", ")", "{", "case", "GE", ":", "return", "AARCH64_GE", ";", "case", "GT", ":", "return", "AARCH64_GT", ";", "case", "LE", ":", "return", "AARCH64_LS", ";", "case", "LT", ":", "return", "AARCH64_MI", ";", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "ORDERED", ":", "return", "AARCH64_VC", ";", "case", "UNORDERED", ":", "return", "AARCH64_VS", ";", "case", "UNLT", ":", "return", "AARCH64_LT", ";", "case", "UNLE", ":", "return", "AARCH64_LE", ";", "case", "UNGT", ":", "return", "AARCH64_HI", ";", "case", "UNGE", ":", "return", "AARCH64_PL", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "E_CCmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "GE", ":", "return", "AARCH64_GE", ";", "case", "GT", ":", "return", "AARCH64_GT", ";", "case", "LE", ":", "return", "AARCH64_LE", ";", "case", "LT", ":", "return", "AARCH64_LT", ";", "case", "GEU", ":", "return", "AARCH64_CS", ";", "case", "GTU", ":", "return", "AARCH64_HI", ";", "case", "LEU", ":", "return", "AARCH64_LS", ";", "case", "LTU", ":", "return", "AARCH64_CC", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "E_CC_SWPmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "GE", ":", "return", "AARCH64_LE", ";", "case", "GT", ":", "return", "AARCH64_LT", ";", "case", "LE", ":", "return", "AARCH64_GE", ";", "case", "LT", ":", "return", "AARCH64_GT", ";", "case", "GEU", ":", "return", "AARCH64_LS", ";", "case", "GTU", ":", "return", "AARCH64_CC", ";", "case", "LEU", ":", "return", "AARCH64_CS", ";", "case", "LTU", ":", "return", "AARCH64_HI", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "E_CC_NZCmode", ":", "switch", "(", "comp_code", ")", "{" ]

LLVM

X86

CPP

next_suggestion

CPU

618,318

[ "}" ]

[ "LPadList", ".", "push_back", "(", "LP", ")", ";", "InvokeBBs", ".", "insert", "(", "LP", "->", "pred_begin", "(", ")", ",", "LP", "->", "pred_end", "(", ")", ")", ";", "}", "}", "assert", "(", "!", "LPadList", ".", "empty", "(", ")", "&&", "<STR_LIT>", "No landing pad destinations for the dispatch jump table!", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "DispatchBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "setIsEHPad", "(", "true", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "TRAP", ")", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "MachineBasicBlock", "*", "DispContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "DispatchBB", ")", ";", "MF", "->", "push_back", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "SetupEntryBlockForSjLj", "(", "MI", ",", "BB", ",", "DispatchBB", ",", "FI", ")", ";", "MachineJumpTableInfo", "*", "JTI", "=", "MF", "->", "getOrCreateJumpTableInfo", "(", "getJumpTableEncoding", "(", ")", ")", ";", "unsigned", "MJTI", "=", "JTI", "->", "createJumpTableIndex", "(", "LPadList", ")", ";", "const", "X86InstrInfo", "*", "XII", "=", "static_cast", "<", "const", "X86InstrInfo", "*", ">", "(", "TII", ")", ";", "const", "X86RegisterInfo", "&", "RI", "=", "XII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", ".", "hasBasePointer", "(", "*", "MF", ")", ")", "{", "const", "bool", "FPIs64Bit", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "X86MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "unsigned", "FP", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "BP", "=", "RI", ".", "getBaseRegister", "(", ")", ";", "unsigned", "Op", "=", "FPIs64Bit", "?", "X86", "::", "MOV64rm", ":", "X86", "::", "MOV32rm", ";", "addRegOffset", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "BP", ")", ",", "FP", ",", "true", ",", "MFI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "NOOP", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";" ]

GCC

alpha

MD

stmt_completion

MPU

618,319

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

618,320

[ "(", ")", ")", "return", "<NUM_LIT>", ";" ]

[ "unsigned", "PPCTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasAltivec" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,321

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

618,322

[ "_", "a", ";" ]

[ "return", "(", "float16x4_t", ")", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,323

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

618,324

[ "}" ]

[ "bool", "hasP8Altivec", "(", ")", "const", "{", "return", "HasP8Altivec", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

618,325

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "BSET_B_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,326

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

ia64

MD

stmt_completion

CPU

618,327

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,328

[ "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "const", "TargetRegisterClass", "*", "AArch64RegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")" ]

GCC

rl78

MD

stmt_completion

MPU

618,329

[ "<STR_LIT>", ")", ")" ]

[ "(", "match_test" ]

GCC

aarch64

CPP

stmt_completion

CPU

618,330

[ "result", ";" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "saddlp %0.2d,%1.4s", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,331

[ "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

X86

CPP

stmt_completion

CPU

618,332

[ ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createSgxMCPassFinal", "(", ")", "{", "return", "new", "SgxMCPassFinal", "(" ]

GCC

fr30

MD

stmt_completion

DSP

618,333

[ "<STR_LIT>", ")" ]

[ "(", "const", "(", "if_then_else", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_string" ]

LLVM

AArch64

CPP

program_repair

CPU

618,334

[ "<FIXS>", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "<FIXE>" ]

[ "unsigned", "NumArgs", "=", "Ins", ".", "size", "(", ")", ";", "<BUGS>", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "MF", ".", "getFunction", "(", ")", ".", "arg_begin", "(", ")", ";", "<BUGE>", "unsigned", "CurArgIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "MVT", "ValVT", "=", "Ins", "[", "i", "]", ".", "VT", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

618,335

[ "}" ]

[ "def", "KryoWrite_4cyc_XY_XY_noRSV_172ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", ",", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

code_generation

CPU

618,336

[ "static", "void", "ATTRIBUTE_UNUSED", "x86_64_elf_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "{", "const", "char", "*", "prefix", "=", "NULL", ";", "bool", "one_only", "=", "DECL_COMDAT_GROUP", "(", "decl", ")", "&&", "!", "HAVE_COMDAT_GROUP", ";", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ")", ")", "{", "case", "SECCAT_DATA", ":", "case", "SECCAT_DATA_REL", ":", "case", "SECCAT_DATA_REL_LOCAL", ":", "case", "SECCAT_DATA_REL_RO", ":", "case", "SECCAT_DATA_REL_RO_LOCAL", ":", "prefix", "=", "one_only", "?", "<STR_LIT>", ".ld", "<STR_LIT>", ":", "<STR_LIT>", ".ldata", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_BSS", ":", "prefix", "=", "one_only", "?", "<STR_LIT>", ".lb", "<STR_LIT>", ":", "<STR_LIT>", ".lbss", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_RODATA", ":", "case", "SECCAT_RODATA_MERGE_STR", ":", "case", "SECCAT_RODATA_MERGE_STR_INIT", ":", "case", "SECCAT_RODATA_MERGE_CONST", ":", "prefix", "=", "one_only", "?", "<STR_LIT>", ".lr", "<STR_LIT>", ":", "<STR_LIT>", ".lrodata", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_SRODATA", ":", "case", "SECCAT_SDATA", ":", "case", "SECCAT_SBSS", ":", "gcc_unreachable", "(", ")", ";", "case", "SECCAT_TEXT", ":", "case", "SECCAT_TDATA", ":", "case", "SECCAT_TBSS", ":", "break", ";", "}", "if", "(", "prefix", ")", "{", "const", "char", "*", "name", ",", "*", "linkonce", ";", "char", "*", "string", ";", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "name", "=", "targetm", ".", "strip_name_encoding", "(", "name", ")", ";", "linkonce", "=", "one_only", "?", "<STR_LIT>", ".gnu.linkonce", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ";", "string", "=", "ACONCAT", "(", "(", "linkonce", ",", "prefix", ",", "<STR_LIT>", ".", "<STR_LIT>", ",", "name", ",", "NULL", ")", ")", ";", "set_decl_section_name", "(", "decl", ",", "string", ")", ";", "return", ";", "}", "}", "default_unique_section", "(", "decl", ",", "reloc", ")", ";", "}" ]

[ "Build", "up", "a", "unique", "section", "name", ",", "expressed", "as", "a", "STRING_CST", "node", ",", "and", "assign", "it", "to", "DECL_SECTION_NAME", "(", "decl", ")", ".", "RELOC", "indicates", "whether", "the", "initial", "value", "of", "EXP", "requires", "link-time", "relocations", "." ]

GCC

i386

MD

stmt_completion

CPU

618,337

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V4TI", "<STR_LIT>", ")", "(", "V2TI" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,338

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

X86

TD

program_repair

CPU

618,339

[ "<FIXS>", "EVEX_4V", ",", "EVEX_CD8", "_", ".", "EltSize", ",", "CD8VT1", ">", ",", "Sched", "[", "WriteVecInsertLd", ",", "ReadAfterLd", "]", ">", ";", "<FIXE>" ]

[ "OpcodeStr", "#", "<STR_LIT>", ",", "[", "(", "set", "_", ".", "RC", ":", "$", "dst", ",", "(", "_", ".", "VT", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "(", "LdFrag", "addr", ":", "$", "src2", ")", ",", "imm", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_CD8", "_", ".", "EltSize", ",", "CD8VT1", ">", ",", "Sched", "[", "WriteShuffleLd", ",", "ReadAfterLd", "]", ">", ";", "<BUGE>", "}", "multiclass", "avx512_insert_elt_bw", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "OpcodeStr", ",", "SDNode", "OpNode", "," ]

GCC

nds32

MD

next_suggestion

CPU

618,340

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

program_repair

GPU

618,341

[ "<FIXS>", "SIMCCodeEmitter", "(", "const", "SIMCCodeEmitter", "&", ")", "=", "delete", ";", "SIMCCodeEmitter", "&", "operator", "=", "(", "const", "SIMCCodeEmitter", "&", ")", "=", "delete", ";", "<FIXE>" ]

[ "SIMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "AMDGPUMCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{", "}", "<BUGS>", "~", "SIMCCodeEmitter", "(", ")", "override", "{", "}", "<BUGE>", "void", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", "," ]

GCC

m68k

MD

stmt_completion

MPU

618,342

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

618,343

[ "_", "b", ")", "{" ]

[ "vpaddq_f64", "(", "float64x2_t", "_", "_", "a", ",", "float64x2_t", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,344

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

618,345

[ "<FIXS>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,346

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

618,347

[ "C", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "_", "R", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_fixupimmss_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "(", "_", "_", "v4si", ")", "_", "_" ]

LLVM

AVR

CPP

next_suggestion

MPU

618,348

[ "}" ]

[ "const", "AVRMCExpr", "*", "AVRMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "bool", "Negated", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "AVRMCExpr", "(", "Kind", ",", "Expr", ",", "Negated", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

618,349

[ "rtx", "logical", "=", "gen_rtx_IOR", "(", "mode", ",", "cond", "[", "<NUM_LIT>", "]", ",", "cond", "[", "<NUM_LIT>", "]", ")", ";" ]

[ "if", "(", "code", "==", "LTGT", "||", "code", "==", "GE", "||", "code", "==", "UNGT", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "GT", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "if", "(", "code", "==", "LE", "||", "code", "==", "GE", "||", "code", "==", "UNEQ", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "EQ", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "if", "(", "code", "==", "UNLT", "||", "code", "==", "UNGT", "||", "code", "==", "UNEQ", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "UNORDERED", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "gcc_assert", "(", "n", "==", "<NUM_LIT>", ")", ";", "rtx", "cc", "=", "gen_reg_rtx", "(", "CCEQmode", ")", ";" ]

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

618,350

[ "{" ]

[ "const", "HSAILConstPtr", "*", "curConst", "=", "getConstPtr", "(", "mKernel", ",", "name", ")", ";", "if", "(", "curConst", ")", "{", "return", "curConst", "->", "usesHardware", ";", "}", "else" ]

LLVM

X86

CPP

stmt_completion

CPU

618,351

[ ")", "{" ]

[ "}", "else", "if", "(", "ST", "->", "hasAVX2", "(", ")", "&&", "NumElts", ">=", "<NUM_LIT>", ")", "{", "IID", "=", "Intrinsic", "::", "x86_avx2_psad_bw", ";", "IntrinsicNumElts", "=", "<NUM_LIT>", ";", "}", "else", "{", "IID", "=", "Intrinsic", "::", "x86_sse2_psad_bw", ";", "IntrinsicNumElts", "=", "<NUM_LIT>", ";", "}", "Function", "*", "PSADBWFn", "=", "Intrinsic", "::", "getDeclaration", "(", "Op", "->", "getModule", "(", ")", ",", "IID", ")", ";", "if", "(", "NumElts", "<", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "ConcatMask", "[", "i", "]", "=", "i", ";", "for", "(", "unsigned", "i", "=", "NumElts", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ConcatMask", "[", "i", "]", "=", "(", "i", "%", "NumElts", ")", "+", "NumElts", ";", "Value", "*", "Zero", "=", "Constant", "::", "getNullValue", "(", "Op0", "->", "getType", "(", ")", ")", ";", "Op0", "=", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Zero", ",", "ConcatMask", ")", ";", "Op1", "=", "Builder", ".", "CreateShuffleVector", "(", "Op1", ",", "Zero", ",", "ConcatMask", ")", ";", "NumElts", "=", "<NUM_LIT>", ";", "}", "auto", "*", "I32Ty", "=", "FixedVectorType", "::", "get", "(", "Builder", ".", "getInt32Ty", "(", ")", ",", "IntrinsicNumElts", "/", "<NUM_LIT>", ")", ";", "assert", "(", "NumElts", "%", "IntrinsicNumElts", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected number of elements!", "<STR_LIT>", ")", ";", "unsigned", "NumSplits", "=", "NumElts", "/", "IntrinsicNumElts", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumSplits", ";", "++", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ExtractMask", "(", "IntrinsicNumElts", ")", ";", "std", "::", "iota", "(", "ExtractMask", ".", "begin", "(", ")", ",", "ExtractMask", ".", "end", "(", ")", ",", "i", "*", "IntrinsicNumElts", ")", ";", "Value", "*", "ExtractOp0", "=", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op0", ",", "ExtractMask", ")", ";", "Value", "*", "ExtractOp1", "=", "Builder", ".", "CreateShuffleVector", "(", "Op1", ",", "Op0", ",", "ExtractMask", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateCall", "(", "PSADBWFn", ",", "{", "ExtractOp0", ",", "ExtractOp1", "}", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateBitCast", "(", "Ops", "[", "i", "]", ",", "I32Ty", ")", ";", "}", "assert", "(", "isPowerOf2_32", "(", "NumSplits", ")", "&&", "<STR_LIT>", "Expected power of 2 splits", "<STR_LIT>", ")", ";", "unsigned", "Stages", "=", "Log2_32", "(", "NumSplits", ")", ";", "for", "(", "unsigned", "s", "=", "Stages", ";", "s", ">", "<NUM_LIT>", ";", "--", "s", ")", "{", "unsigned", "NumConcatElts", "=", "cast", "<", "FixedVectorType", ">", "(", "Ops", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", "*", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "U", "<<", "(", "s", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ConcatMask", "(", "NumConcatElts", ")", ";", "std", "::", "iota", "(", "ConcatMask", ".", "begin", "(", ")", ",", "ConcatMask", ".", "end", "(", ")", ",", "<NUM_LIT>", ")", ";", "Ops", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Ops", "[", "i", "*", "<NUM_LIT>", "]", ",", "Ops", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "ConcatMask", ")", ";", "}", "}", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "OpTy", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,352

[ ";" ]

[ "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ";", "return", "MAI" ]

LLVM

Hexagon

CPP

program_repair

DSP

618,353

[ "<FIXS>", "SDValue", "Ones", "=", "CurDAG", "->", "getTargetConstant", "(", "MV", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "<FIXE>", "<FIXS>", "SDValue", "SubR", "=", "CurDAG", "->", "getTargetConstant", "(", "Hexagon", "::", "subreg_loreg", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]

[ "MV", "|=", "Bit", ";", "Bit", "<<=", "ES", ";", "}", "<BUGS>", "SDValue", "Ones", "=", "CurDAG", "->", "getTargetConstant", "(", "MV", ",", "MVT", "::", "i64", ")", ";", "<BUGE>", "SDNode", "*", "OnesReg", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "CONST64_Int_Real", ",", "dl", ",", "MVT", "::", "i64", ",", "Ones", ")", ";", "if", "(", "ExVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDNode", "*", "And", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "A2_andp", ",", "dl", ",", "MVT", "::", "i64", ",", "SDValue", "(", "Mask", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "OnesReg", ",", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "SDValue", "SubR", "=", "CurDAG", "->", "getTargetConstant", "(", "Hexagon", "::", "subreg_loreg", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "return", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "EXTRACT_SUBREG", ",", "dl", ",", "ExVT", ",", "SDValue", "(", "And", ",", "<NUM_LIT>", ")", ",", "SubR", ")", ";", "}" ]

GCC

m32c

CPP

next_suggestion

MPU

618,354

[ "if", "(", "!", "rtx_equal_p", "(", "op0", ",", "SET_SRC", "(", "pp", ")", ")", "&&", "!", "rtx_equal_p", "(", "op0", ",", "SET_DEST", "(", "pp", ")", ")", ")", "{" ]

[ "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "rtx_referenced_p", "(", "SET_DEST", "(", "PATTERN", "(", "prev", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "sub-value affected, op1:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "prev", ")", ";", "return", "false", ";", "}", "}", "while", "(", "pflags", "==", "FLAGS_N", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "previous flag-setting insn:\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "prev", ")", ";", "debug_rtx", "(", "pp", ")", ";", "if", "(", "GET_CODE", "(", "pp", ")", "==", "SET", "&&", "GET_CODE", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ")", "==", "FLG_REGNO", "&&", "GET_CODE", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ")", "==", "COMPARE", ")", "{", "rtx", "pop0", "=", "XEXP", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "pop1", "=", "XEXP", "(", "XEXP", "(", "pp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "adjacent cbranches\\n", "<STR_LIT>", ")", ";", "debug_rtx", "(", "pop0", ")", ";", "debug_rtx", "(", "pop1", ")", ";", "if", "(", "rtx_equal_p", "(", "op0", ",", "pop0", ")", "&&", "rtx_equal_p", "(", "op1", ",", "pop1", ")", ")", "return", "true", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "prev cmp not same\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "rtx_equal_p", "(", "op1", ",", "const0_rtx", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "operands[1] not const0_rtx\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "pp", ")", "!=", "SET", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "pp not set\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

618,355

[ "_", "i", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x2v2di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_" ]

LLVM

ARM

TD

stmt_completion

CPU

618,356

[ "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,357

[ "}" ]

[ "}", "else", "{", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "BaseOpcodes", "[", "Is64", "]", "[", "IsA16", "]", ",", "AMDGPU", "::", "MIMGEncGfx10Default", ",", "NumVDataDwords", ",", "PowerOf2Ceil", "(", "NumVAddrDwords", ")", ")", ";", "}", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "Is64", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "NodePtr", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "NodePtr", ")", ";", "}", "Ops", ".", "push_back", "(", "RayExtent", ")", ";", "auto", "packLanes", "=", "[", "&", "Ops", ",", "&", "S32", ",", "&", "B", "]", "(", "Register", "Src", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R2", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R3", ",", "{", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "Ops", ".", "push_back", "(", "R1", ")", ";", "Ops", ".", "push_back", "(", "R2", ")", ";", "Ops", ".", "push_back", "(", "R3", ")", ";", "}", "else", "{", "packLanes", "(", "RayDir", ")", ";", "packLanes", "(", "RayInvDir", ")", ";", "}", "if", "(", "!", "UseNSA", ")", "{", "LLT", "OpTy", "=", "LLT", "::", "fixed_vector", "(", "Ops", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "Register", "MergedOps", "=", "B", ".", "buildMerge", "(", "OpTy", ",", "Ops", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "MergedOps", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

618,358

[ "<FIXS>", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "<FIXE>", "<FIXS>", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<FIXE>" ]

[ "<STR_LIT>", "Expect to be extending 32-bit registers for use in LEA", "<STR_LIT>", ")", ";", "Index", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "MVT", "::", "i64", ",", "<BUGS>", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ",", "<BUGE>", "Index", ",", "<BUGS>", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "MVT", "::", "i32", ")", ")", ",", "<BUGE>", "<NUM_LIT>", ")", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

618,359

[ ",", "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vrshlq_m_uv16qi", "(", "_", "_", "arm_vuninitializedq_u8", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b" ]

GCC

frv

MD

next_suggestion

VLIW

618,360

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

CPP

code_generation

CPU

618,361

[ "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "*", "SI", ",", "ShuffleVectorInst", "*", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "<STR_LIT>", "Invalid interleave factor", "<STR_LIT>", ")", ";", "VectorType", "*", "VecTy", "=", "SVI", "->", "getType", "(", ")", ";", "assert", "(", "VecTy", "->", "getVectorNumElements", "(", ")", "%", "Factor", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid interleaved store", "<STR_LIT>", ")", ";", "unsigned", "NumSubElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", "/", "Factor", ";", "Type", "*", "EltTy", "=", "VecTy", "->", "getVectorElementType", "(", ")", ";", "VectorType", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "EltTy", ",", "NumSubElts", ")", ";", "const", "DataLayout", "&", "DL", "=", "SI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "SubVecSize", "!=", "<NUM_LIT>", "&&", "SubVecSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "unsigned", "NumOpElts", "=", "dyn_cast", "<", "VectorType", ">", "(", "Op0", "->", "getType", "(", ")", ")", "->", "getVectorNumElements", "(", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumOpElts", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumSubElts", ")", ";", "}", "Type", "*", "PtrTy", "=", "SubVecTy", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "SubVecTy", ",", "PtrTy", "}", ";", "static", "const", "Intrinsic", "::", "ID", "StoreInts", "[", "<NUM_LIT>", "]", "=", "{", "Intrinsic", "::", "aarch64_neon_st2", ",", "Intrinsic", "::", "aarch64_neon_st3", ",", "Intrinsic", "::", "aarch64_neon_st4", "}", ";", "Function", "*", "StNFunc", "=", "Intrinsic", "::", "getDeclaration", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Factor", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "getSequentialMask", "(", "Builder", ",", "NumSubElts", "*", "i", ",", "NumSubElts", ")", ")", ")", ";", "Ops", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "SI", "->", "getPointerOperand", "(", ")", ",", "PtrTy", ")", ")", ";", "Builder", ".", "CreateCall", "(", "StNFunc", ",", "Ops", ")", ";", "return", "true", ";", "}" ]

[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,362

[ "let", "accessSize", "=", "ByteAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseRegOffset", ";" ]

GCC

sh

MD

stmt_completion

CPU

618,363

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

618,364

[ "_", "v16hi", ")", "_", "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_min_epi16", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsw256", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "(", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,365

[ "-", "<NUM_LIT>", "}", ";" ]

[ "def", "s", ":", "BaseSIMDScalarShift", "<", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "FPR32", ",", "FPR32", ",", "vecshiftL32", ",", "asm", ",", "[", "(", "set", "(", "i32", "FPR32", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "i32", "FPR32", ":", "$", "Rn", ")", ",", "(", "i32", "vecshiftL32", ":", "$", "imm", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

618,366

[ "}" ]

[ "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VR", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ";", "TII", ".", "storeRegToStack", "(", "MBB", ",", "I", ",", "VR", ",", "true", ",", "FI", ",", "RC", ",", "&", "RegInfo", ",", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

618,367

[ "]", ">", ";" ]

[ "def", "VST1q16LowTPseudo_UPD", ":", "VSTQQQQWBPseudo", "<", "IIC_VST1x3", ">", ",", "Sched", "<", "[", "WriteVST3" ]

LLVM

AArch64

TD

stmt_completion

CPU

618,368

[ "<NUM_LIT>", ">", ";" ]

[ "def", "VectorIndexSOperand", ":", "AsmVectorIndex", "<", "<NUM_LIT>", "," ]

GCC

arm

CPP

stmt_completion

CPU

618,369

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "uint8x16x2_t", "_", "_", "rv", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

X86

CPP

next_suggestion

CPU

618,370

[ "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N0", "&&", "isAllOnes", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ")", ";" ]

[ "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasBMI", "(", ")", "&&", "<STR_LIT>", "Creating BLSMSK requires BMI instructions", "<STR_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N1", "&&", "isAllOnes", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

618,371

[ "}" ]

[ "bool", "hasMips64r6", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "Mips", "::", "FeatureMips64r6", "]", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,372

[ "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ";" ]

[ "Register", "LaneVGPR", ";", "if", "(", "!", "LaneIndex", ")", "{", "LaneVGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "SpillVGPRs", ".", "push_back", "(", "LaneVGPR", ")", ";", "}", "else", "{" ]

LLVM

Mips

CPP

next_suggestion

CPU

618,373

[ "const", "TargetRegisterClass", "*", "RC", "=", "FP64", "?", "&", "Mips", "::", "FGR64RegClass", ":", "&", "Mips", "::", "AFGR64RegClass", ";" ]

[ "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "isABI_FPXX", "(", ")", "&&", "!", "Subtarget", ".", "hasMTHC1", "(", ")", ")", "||", "(", "FP64", "&&", "!", "Subtarget", ".", "useOddSPReg", "(", ")", ")", ")", "{", "const", "MipsSEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "const", "MipsRegisterInfo", "&", "TRI", "=", "*", "static_cast", "<", "const", "MipsRegisterInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Subtarget", ".", "isGP64bit", "(", ")", "||", "Subtarget", ".", "hasMTHC1", "(", ")", "||", "!", "Subtarget", ".", "isFP64bit", "(", ")", ")", ";" ]

GCC

tilepro

CPP

next_suggestion

VLIW

618,374

[ "high", "=", "(", "n", "+", "(", "n", "&", "<NUM_LIT>", ")", ")", "&", "~", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "return", "false", ";", "temp", "=", "create_temp_reg_if_possible", "(", "SImode", ",", "op0", ")", ";", "n", "=", "INTVAL", "(", "op2", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,375

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

618,376

[ ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]

GCC

csky

MD

next_suggestion

CPU

618,377

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

arm

CPP

stmt_completion

CPU

618,378

[ ")", "_", "_", "m2", ")", ";" ]

[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wsubw", "(", "(", "_", "_", "v2si", ")", "_", "_", "m1", ",", "(", "_", "_", "v2si" ]

LLVM

P2

CPP

next_suggestion

MPU

618,379

[ "return", "true", ";" ]

[ "printP2Operands", "(", "Operands", ")", ";", "MCInst", "Inst", ";", "unsigned", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Inst", ".", "setFlags", "(", "Inst", ".", "getFlags", "(", ")", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Inst", ".", "dump", "(", ")", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction requires a CPU feature not currently enabled", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "U", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "too few operands for instruction", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "P2Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction", "<STR_LIT>", ")", ";", "}" ]

GCC

mips

MD

stmt_completion

CPU

618,380

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,381

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

618,382

[ ",", "(", "v8i16", "(", "MipsINSVE", "node", ":", "$", "v1", ",", "node", ":", "$", "i1", ",", "node", ":", "$", "v2", ",", "node", ":", "$", "i2", ")", ")", ">", ";" ]

[ "def", "insve_v8i16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "v1", ",", "node", ":", "$", "i1", ",", "node", ":", "$", "v2", ",", "node", ":", "$", "i2", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,383

[ "}" ]

[ "MCOperand", "AMDGPUDisassembler", "::", "decodeOperand_SReg_128", "(", "unsigned", "Val", ")", "const", "{", "return", "createSRegOperand", "(", "AMDGPU", "::", "SReg_128RegClassID", ",", "Val", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

618,384

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

618,385

[ "if", "(", "isMask_64", "(", "Mask", ")", ")", "{" ]

[ "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combinePCMPAnd1", "(", "N", ",", "DAG", ")", ")", "return", "ShiftRight", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasBMI", "(", ")", "&&", "!", "Subtarget", ".", "hasTBM", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SRA", "&&", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SRL", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "MaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "ConstantSDNode", "*", "ShiftNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MaskNode", "&&", "ShiftNode", ")", "{", "uint64_t", "Mask", "=", "MaskNode", "->", "getZExtValue", "(", ")", ";", "uint64_t", "Shift", "=", "ShiftNode", "->", "getZExtValue", "(", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

618,386

[ "RHS", "}", ")", ";" ]

[ "const", "bool", "FullFP16", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f16", "&&", "!", "FullFP16", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_EXTEND", ",", "dl", ",", "{", "MVT", "::", "f32", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "LHS", "}", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_EXTEND", ",", "dl", ",", "{", "MVT", "::", "f32", ",", "MVT", "::", "Other", "}", ",", "{", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "RHS", "}", ")", ";", "Chain", "=", "RHS", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VT", "=", "MVT", "::", "f32", ";", "}", "unsigned", "Opcode", "=", "IsSignaling", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "{", "VT", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "LHS", "," ]

GCC

alpha

MD

next_suggestion

MPU

618,387

[ "(", "sign_extend", ":", "DI" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

618,388

[ "if", "(", "MaskLO", ">=", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "bool", "IsV1Zero", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "V1", ".", "getNode", "(", ")", ")", ";", "bool", "IsV2Zero", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "V2", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsV1Zero", "&&", "!", "IsV2Zero", ")", "{", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "OnlyUsesV1", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "V2", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "HiV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "DL", ",", "VT", ",", "LoV", ",", "HiV", ")", ";", "}", "}", "int", "MaskLO", "=", "WidenedMask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "WidenedMask", "[", "<NUM_LIT>", "]", ";", "int", "MaskHI", "=", "WidenedMask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "WidenedMask", "[", "<NUM_LIT>", "]", ";", "unsigned", "PermMask", "=", "MaskLO", "|", "(", "MaskHI", "<<", "<NUM_LIT>", ")", ";", "if", "(", "IsV1Zero", ")", "{", "V1", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "MaskLO", "<", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";", "if", "(", "MaskHI", "<", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";", "}", "if", "(", "IsV2Zero", ")", "{", "V2", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

618,389

[ "}" ]

[ "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";", "return", "true", ";" ]

GCC

i386

CPP

next_suggestion

CPU

618,390

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_or_epi64", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "(", "(", "_", "_", "v8du", ")", "_", "_", "A", "|", "(", "_", "_", "v8du", ")", "_", "_", "B", ")", ";" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

618,391

[ "let", "ParserMatchClass", "=", "SendMsgMatchClass", ";" ]

[ "def", "SendMsgImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

618,392

[ "}" ]

[ "for", "(", "MCGSCANodeMap", "::", "const_iterator", "i", "(", "nodes", ".", "begin", "(", ")", ")", ",", "ie", "(", "nodes", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "MCGNode", "*", "mcgNode", "=", "i", "->", "second", "->", "getMCGNode", "(", ")", ";", "if", "(", "mcgNode", "->", "isUnknown", "(", ")", ")", "{", "cleanup", ".", "insert", "(", "i", "->", "second", ")", ";", "for", "(", "SCAEdgeSet", "::", "iterator", "j", "(", "i", "->", "second", "->", "getChildren", "(", ")", ".", "begin", "(", ")", ")", ",", "je", "(", "i", "->", "second", "->", "getChildren", "(", ")", ".", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "SCANode", "*", "calleeNode", "=", "j", "->", "getCallee", "(", ")", ";", "for", "(", "SCAEdgeSet", "::", "const_iterator", "k", "(", "i", "->", "second", "->", "getParents", "(", ")", ".", "begin", "(", ")", ")", ",", "ke", "(", "i", "->", "second", "->", "getParents", "(", ")", ".", "end", "(", ")", ")", ";", "k", "!=", "ke", ";", "k", "++", ")", "{", "SCANode", "*", "callerNode", "=", "k", "->", "getCaller", "(", ")", ";", "SCAEdge", "new", "Edge", "(", "callerNode", ",", "calleeNode", ",", "k", "->", "getSite", "(", ")", ")", ";", "calleeNode", "->", "getParents", "(", ")", ".", "insert", "(", "new", "Edge", ")", ";", "callerNode", "->", "getChildren", "(", ")", ".", "insert", "(", "new", "Edge", ")", ";" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

618,393

[ "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "EmitInstruction: ", "<STR_LIT>", "<<", "*", "MI", "<<", "'", "\\n", "'", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "ARGUMENT_I32", ":", "case", "WebAssembly", "::", "ARGUMENT_I64", ":", "case", "WebAssembly", "::", "ARGUMENT_F32", ":", "case", "WebAssembly", "::", "ARGUMENT_F64", ":", "break", ";", "case", "WebAssembly", "::", "LOOP_END", ":", "break", ";", "default", ":", "{", "WebAssemblyMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "break", ";", "}", "}", "}" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

LLVM

TriCore

CPP

stmt_completion

MPU

618,394

[ ";" ]

[ "addPass", "(", "createTriCoreISelDag", "(", "getTriCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false" ]

LLVM

CSKY

CPP

stmt_completion

CPU

618,395

[ "<NUM_LIT>", ";" ]

[ "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MI", ",", "MaxOffs", ",", "IsCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "Op", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "Op", "!=", "E", ";", "++", "Op", ")", "if", "(", "MI", ".", "getOperand", "(", "Op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown addressing mode for CP reference!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "continue", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Bits", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

618,396

[ "MI", ".", "eraseFromParent", "(", ")", ";" ]

[ "B", ".", "buildUnmerge", "(", "{", "Dst", ",", "StatusDst", "}", ",", "LoadDstReg", ")", ";", "}", "else", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "LoadElts", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumValueDWords", ";", "++", "I", ")", "LoadElts", ".", "push_back", "(", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ")", ";", "LoadElts", ".", "push_back", "(", "StatusDst", ")", ";", "B", ".", "buildUnmerge", "(", "LoadElts", ",", "LoadDstReg", ")", ";", "LoadElts", ".", "truncate", "(", "NumValueDWords", ")", ";", "B", ".", "buildMergeLikeInstr", "(", "Dst", ",", "LoadElts", ")", ";", "}", "}", "else", "if", "(", "(", "!", "IsD16", "&&", "MemTy", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "||", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ")", "{", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "}", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "{", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "<NUM_LIT>", ")", ";", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "B", ".", "buildMergeLikeInstr", "(", "Dst", ",", "Repack", ")", ";", "}", "else", "{", "buildBufferLoad", "(", "Opc", ",", "Dst", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "}" ]

GCC

arm

MD

stmt_completion

CPU

618,397

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

618,398

[ "mm_setzero_ph", "(", ")", ",", "_", "_", "A", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_mulph128_mask", "(", "_", "_", "B", ",", "_", "_", "C", ",", "_" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

618,399

[ "IsPPC6xx", ";" ]

[ "bool", "isPPC6xx", "(", ")", "const", "{", "return" ]