Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
GCC
mmix
MD
next_suggestion
CPU
618,400
[ "<STR_LIT>", ")" ]
[ "(", "abs", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
mips
MD
next_suggestion
CPU
618,401
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
618,402
[ ")", "const", "{" ]
[ "unsigned", "getMetadataOrNullID", "(", "const", "Metadata", "*", "MD" ]
GCC
mips
MD
next_suggestion
CPU
618,403
[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "FMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "FMSA", "(", "gt", "(", "abs", ":", "FMSA", "(", "match_operand", ":", "FMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "abs", ":", "FMSA", "(", "match_operand", ":", "FMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM
X86
TD
stmt_completion
CPU
618,404
[ "src", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "CVTSS2SI64rr_Int", "GR64", ":", "$", "dst", ",", "VR128", ":", "$" ]
GCC
arm
CPP
stmt_completion
CPU
618,405
[ "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
[ "return", "_", "_", "builtin_mve_veorq_m_sv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", "," ]
LLVM
R600
CPP
next_suggestion
GPU
618,406
[ "if", "(", "Src", ".", "isImm", "(", ")", ")", "{" ]
[ "bool", "SIShrinkInstructions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "SIRegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "I1Defs", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_B32", ")", "{", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
618,407
[ ")", ")", "return", "Op", ";" ]
[ "if", "(", "SrcVT", "==", "MVT", "::", "v2i32", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Requires at least SSE2!", "<STR_LIT>", ")", ";", "if", "(", "DstVT", "!=", "MVT", "::", "f64", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Elt1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Elts", "[", "]", "=", "{", "Elt0", ",", "Elt1", ",", "Elt0", ",", "Elt0", "}", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Elts", ")", ";", "SDValue", "ToV2F64", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v2f64", ",", "BV", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f64", ",", "ToV2F64", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "Subtarget", "->", "hasMMX", "(", ")", "&&", "<STR_LIT>", "Unexpected custom BITCAST", "<STR_LIT>", ")", ";", "assert", "(", "(", "DstVT", "==", "MVT", "::", "i64", "||", "(", "DstVT", ".", "isVector", "(", ")", "&&", "DstVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Unexpected custom BITCAST", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "DstVT", ".", "isVector", "(" ]
GCC
loongarch
MD
stmt_completion
CPU
618,408
[ "<STR_LIT>", "<NUM_LIT>" ]
[ "(", "define_insn_reservation" ]
LLVM
X86
CPP
next_suggestion
CPU
618,409
[ "V1", "=", "Zero1", "?", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ":", "V1", ";" ]
[ "int", "M1", "=", "TargetMask", "[", "i", "+", "<NUM_LIT>", "]", ";", "int", "M2", "=", "TargetMask", "[", "i", "+", "<NUM_LIT>", "]", ";", "Undef1", "&=", "(", "SM_SentinelUndef", "==", "M1", ")", ";", "Undef2", "&=", "(", "SM_SentinelUndef", "==", "M2", ")", ";", "Zero1", "&=", "isUndefOrZero", "(", "M1", ")", ";", "Zero2", "&=", "isUndefOrZero", "(", "M2", ")", ";", "}", "assert", "(", "!", "(", "(", "Undef1", "||", "Zero1", ")", "&&", "(", "Undef2", "||", "Zero2", ")", ")", "&&", "<STR_LIT>", "Zeroable shuffle detected", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Unpckl", ",", "Unpckh", ";", "createUnpackShuffleMask", "(", "VT", ",", "Unpckl", ",", "true", ",", "IsUnary", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "TargetMask", ",", "Unpckl", ")", ")", "{", "UnpackOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "V2", "=", "(", "Undef2", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "(", "IsUnary", "?", "V1", ":", "V2", ")", ")", ";", "V1", "=", "(", "Undef1", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "V1", ")", ";", "return", "true", ";", "}", "createUnpackShuffleMask", "(", "VT", ",", "Unpckh", ",", "false", ",", "IsUnary", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "TargetMask", ",", "Unpckh", ")", ")", "{", "UnpackOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "V2", "=", "(", "Undef2", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "(", "IsUnary", "?", "V1", ":", "V2", ")", ")", ";", "V1", "=", "(", "Undef1", "?", "DAG", ".", "getUNDEF", "(", "VT", ")", ":", "V1", ")", ";", "return", "true", ";", "}", "if", "(", "IsUnary", "&&", "(", "Zero1", "||", "Zero2", ")", ")", "{", "if", "(", "(", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", "==", "MVT", "::", "v2i64", "||", "VT", "==", "MVT", "::", "v2f64", ")", "&&", "isSequentialOrUndefOrZeroInRange", "(", "TargetMask", ",", "<NUM_LIT>", ",", "NumElts", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "MatchLo", "=", "true", ",", "MatchHi", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "(", "i", "!=", "NumElts", ")", "&&", "(", "MatchLo", "||", "MatchHi", ")", ";", "++", "i", ")", "{", "int", "M", "=", "TargetMask", "[", "i", "]", ";", "if", "(", "(", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Zero1", ")", "||", "(", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Zero2", ")", "||", "(", "M", "==", "SM_SentinelUndef", ")", ")", "continue", ";", "MatchLo", "&=", "(", "M", "==", "Unpckl", "[", "i", "]", ")", ";", "MatchHi", "&=", "(", "M", "==", "Unpckh", "[", "i", "]", ")", ";", "}", "if", "(", "MatchLo", "||", "MatchHi", ")", "{", "UnpackOpcode", "=", "MatchLo", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "V2", "=", "Zero2", "?", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ":", "V1", ";" ]
GCC
sparc
CPP
next_suggestion
CPU
618,410
[ "if", "(", "TARGET_VIS3", ")", "{" ]
[ "int", "sparc_split_reg_reg_legitimate", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_CODE", "(", "reg1", ")", "==", "SUBREG", ")", "reg1", "=", "SUBREG_REG", "(", "reg1", ")", ";", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "const", "int", "regno1", "=", "REGNO", "(", "reg1", ")", ";", "if", "(", "GET_CODE", "(", "reg2", ")", "==", "SUBREG", ")", "reg2", "=", "SUBREG_REG", "(", "reg2", ")", ";", "if", "(", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "const", "int", "regno2", "=", "REGNO", "(", "reg2", ")", ";", "if", "(", "SPARC_INT_REG_P", "(", "regno1", ")", "&&", "SPARC_INT_REG_P", "(", "regno2", ")", ")", "return", "<NUM_LIT>", ";" ]
LLVM
Mips
CPP
code_generation
CPU
618,411
[ "MachineBasicBlock", "*", "MipsSETargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "BPOSGE32_PSEUDO", ":", "return", "emitBPOSGE32", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "SNZ_B_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BNZ_B", ")", ";", "case", "Mips", "::", "SNZ_H_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BNZ_H", ")", ";", "case", "Mips", "::", "SNZ_W_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BNZ_W", ")", ";", "case", "Mips", "::", "SNZ_D_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BNZ_D", ")", ";", "case", "Mips", "::", "SNZ_V_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BNZ_V", ")", ";", "case", "Mips", "::", "SZ_B_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BZ_B", ")", ";", "case", "Mips", "::", "SZ_H_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BZ_H", ")", ";", "case", "Mips", "::", "SZ_W_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BZ_W", ")", ";", "case", "Mips", "::", "SZ_D_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BZ_D", ")", ";", "case", "Mips", "::", "SZ_V_PSEUDO", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "Mips", "::", "BZ_V", ")", ";", "case", "Mips", "::", "COPY_FW_PSEUDO", ":", "return", "emitCOPY_FW", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "COPY_FD_PSEUDO", ":", "return", "emitCOPY_FD", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "INSERT_FW_PSEUDO", ":", "return", "emitINSERT_FW", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "INSERT_FD_PSEUDO", ":", "return", "emitINSERT_FD", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "INSERT_B_VIDX_PSEUDO", ":", "case", "Mips", "::", "INSERT_B_VIDX64_PSEUDO", ":", "return", "emitINSERT_DF_VIDX", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Mips", "::", "INSERT_H_VIDX_PSEUDO", ":", "case", "Mips", "::", "INSERT_H_VIDX64_PSEUDO", ":", "return", "emitINSERT_DF_VIDX", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Mips", "::", "INSERT_W_VIDX_PSEUDO", ":", "case", "Mips", "::", "INSERT_W_VIDX64_PSEUDO", ":", "return", "emitINSERT_DF_VIDX", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Mips", "::", "INSERT_D_VIDX_PSEUDO", ":", "case", "Mips", "::", "INSERT_D_VIDX64_PSEUDO", ":", "return", "emitINSERT_DF_VIDX", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Mips", "::", "INSERT_FW_VIDX_PSEUDO", ":", "case", "Mips", "::", "INSERT_FW_VIDX64_PSEUDO", ":", "return", "emitINSERT_DF_VIDX", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "INSERT_FD_VIDX_PSEUDO", ":", "case", "Mips", "::", "INSERT_FD_VIDX64_PSEUDO", ":", "return", "emitINSERT_DF_VIDX", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "Mips", "::", "FILL_FW_PSEUDO", ":", "return", "emitFILL_FW", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "FILL_FD_PSEUDO", ":", "return", "emitFILL_FD", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "FEXP2_W_1_PSEUDO", ":", "return", "emitFEXP2_W_1", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "FEXP2_D_1_PSEUDO", ":", "return", "emitFEXP2_D_1", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "ST_F16", ":", "return", "emitST_F16_PSEUDO", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "LD_F16", ":", "return", "emitLD_F16_PSEUDO", "(", "MI", ",", "BB", ")", ";", "case", "Mips", "::", "MSA_FP_EXTEND_W_PSEUDO", ":", "return", "emitFPEXTEND_PSEUDO", "(", "MI", ",", "BB", ",", "false", ")", ";", "case", "Mips", "::", "MSA_FP_ROUND_W_PSEUDO", ":", "return", "emitFPROUND_PSEUDO", "(", "MI", ",", "BB", ",", "false", ")", ";", "case", "Mips", "::", "MSA_FP_EXTEND_D_PSEUDO", ":", "return", "emitFPEXTEND_PSEUDO", "(", "MI", ",", "BB", ",", "true", ")", ";", "case", "Mips", "::", "MSA_FP_ROUND_D_PSEUDO", ":", "return", "emitFPROUND_PSEUDO", "(", "MI", ",", "BB", ",", "true", ")", ";", "}", "}" ]
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
GCC
mips
MD
stmt_completion
CPU
618,412
[ "<STR_LIT>", "<NUM_LIT>" ]
[ "(", "define_insn_reservation" ]
LLVM
ARM
CPP
next_suggestion
CPU
618,413
[ "return", "false", ";" ]
[ "return", "Subtarget", "->", "hasVFP2Base", "(", ")", ";", "case", "MVT", "::", "f64", ":", "return", "Subtarget", "->", "hasFP64", "(", ")", ";", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v8f16", ":", "return", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ";", "default", ":" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,414
[ "::", "Any", ";" ]
[ "return", "SramEccSetting", "==", "TargetIDSetting", "::", "On", "||", "SramEccSetting", "==", "TargetIDSetting" ]
GCC
aarch64
MD
stmt_completion
CPU
618,415
[ ")", "]" ]
[ "(", "unspec", ":", "VSTRUCT_2DNX", "[", "(", "match_operand", ":", "VSTRUCT_2DNX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ST2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,416
[ "PtrReg", ",", "*", "MMO", ")", ";" ]
[ "Register", "PtrReg", "=", "lowerParameterPtr", "(", "B", ",", "ParamTy", ",", "Offset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "TypeSize", ",", "Align", ")", ";", "B", ".", "buildLoad", "(", "DstReg", "," ]
LLVM
CellSPU
TD
stmt_completion
MPU
618,417
[ "<", "v8i16", ">", ";" ]
[ "def", "v8i16", ":", "ROTQBYVecInst" ]
GCC
i386
CPP
stmt_completion
CPU
618,418
[ "_", "Y", ";" ]
[ "_", "_", "m256", "_", "_", "Y", "=", "_", "_", "Y", ";", "return", "_" ]
GCC
mips
MD
next_suggestion
CPU
618,419
[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DPAU_H_QBL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM64
TD
next_suggestion
CPU
618,420
[ "}" ]
[ "class", "BaseAddSubCarrySetFlags", "<", "bit", "isSub", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDNode", "OpNode", ">", ":", "BaseBaseAddSubCarry", "<", "isSub", ",", "regtype", ",", "asm", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "OpNode", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "CPSR", ")", ")", ",", "(", "implicit", "CPSR", ")", "]", ">", "{", "let", "Defs", "=", "[", "CPSR", "]", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,421
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM
LEG
CPP
code_generation
CPU
618,422
[ "unsigned", "LEGInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}" ]
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "the", "FrameIndex", "of", "the", "loaded", "stack", "slot", "." ]
GCC
arm
CPP
next_suggestion
CPU
618,423
[ "}" ]
[ "_", "_", "uqsub8", "(", "uint8x4_t", "_", "_", "a", ",", "uint8x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_arm_uqsub8", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM
CellSPU
CPP
stmt_completion
MPU
618,424
[ ",", "MVT", "::", "i32", ")", ")", ";" ]
[ "MVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "Op0VT", "=", "Op0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "assert", "(", "(", "OpVT", "==", "MVT", "::", "i128", "&&", "(", "Op0VT", "==", "MVT", "::", "i64", "||", "Op0VT", "==", "MVT", "::", "i32", ")", ")", "&&", "<STR_LIT>", "LowerSIGN_EXTEND: input and/or output operand have wrong size", "<STR_LIT>", ")", ";", "unsigned", "mask1", "=", "<NUM_LIT>", ";", "unsigned", "mask2", "=", "Op0VT", "==", "MVT", "::", "i64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "mask3", "=", "Op0VT", "==", "MVT", "::", "i64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "shufMask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getConstant", "(", "mask1", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "mask1", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "mask2", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "mask3" ]
LLVM
R600
CPP
stmt_completion
GPU
618,425
[ "TLInfo", ";" ]
[ "virtual", "AMDGPUTargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return" ]
LLVM
AArch64
TD
next_suggestion
CPU
618,426
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "C", ";" ]
[ "class", "BaseCRC32", "<", "bit", "sf", ",", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "C", ",", "RegisterClass", "StreamReg", ",", "SDPatternOperator", "OpNode", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "GPR32", ":", "$", "Rd", ")", ",", "(", "ins", "GPR32", ":", "$", "Rn", ",", "StreamReg", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpNode", "GPR32", ":", "$", "Rn", ",", "StreamReg", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteISReg", ",", "ReadI", ",", "ReadISReg", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
M68k
CPP
next_suggestion
MPU
618,427
[ "}" ]
[ "case", "M68k", "::", "CMOV16d", ":", "case", "M68k", "::", "CMOV32r", ":", "return", "true", ";", "default", ":", "return", "false", ";" ]
GCC
h8300
MD
next_suggestion
MPU
618,428
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
stormy16
CPP
program_repair
CPU
618,429
[ "<FIXS>", "if", "(", "CONST_INT_P", "(", "address", ")", ")", "<FIXE>", "<FIXS>", "if", "(", "CONSTANT_P", "(", "address", ")", "||", "LABEL_P", "(", "address", ")", ")", "<FIXE>" ]
[ "int", "pre_dec", ",", "post_inc", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "address", ")", "==", "CONST_INT", ")", "<BUGE>", "{", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "address", ")", "&", "<NUM_LIT>", ")", ";", "return", ";", "}", "<BUGS>", "if", "(", "CONSTANT_P", "(", "address", ")", "||", "GET_CODE", "(", "address", ")", "==", "CODE_LABEL", ")", "<BUGE>", "{", "output_addr_const", "(", "file", ",", "address", ")", ";", "return", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
618,430
[ "return", "false", ";" ]
[ "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSTI", "(", ")", ")", ";", "else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ")", ";" ]
LLVM
X86
CPP
code_generation
CPU
618,431
[ "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "X86 AT&T-Style Assembly Printer", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM
Mips
CPP
program_repair
CPU
618,432
[ "<FIXS>", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "<FIXE>", "<FIXS>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "LHS", ",", "RHS", ",", "<FIXE>", "<FIXS>", "static", "SDValue", "createCMovFP", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Cond", ",", "SDValue", "True", ",", "<FIXE>", "<FIXS>", "bool", "invert", "=", "invertFPCondCode", "(", "(", "Mips", "::", "CondCode", ")", "<FIXE>" ]
[ "return", "Op", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "<BUGE>", "ISD", "::", "CondCode", "CC", "=", "cast", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "<BUGS>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Glue", ",", "LHS", ",", "RHS", ",", "<BUGE>", "DAG", ".", "getConstant", "(", "FPCondCCodeToFCC", "(", "CC", ")", ",", "MVT", "::", "i32", ")", ")", ";", "}", "<BUGS>", "static", "SDValue", "CreateCMovFP", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Cond", ",", "SDValue", "True", ",", "<BUGE>", "SDValue", "False", ",", "DebugLoc", "DL", ")", "{", "<BUGS>", "bool", "invert", "=", "InvertFPCondCode", "(", "(", "Mips", "::", "CondCode", ")", "<BUGE>", "cast", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "<BUGS>", "getSExtValue", "(", ")", ")", ";", "<BUGE>" ]
LLVM
ARM
CPP
next_suggestion
CPU
618,433
[ "}" ]
[ "SmallPtrSet", "<", "const", "GlobalVariable", "*", ",", "<NUM_LIT>", ">", "&", "getGlobalsPromotedToConstantPool", "(", ")", "{", "return", "PromotedGlobals", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,434
[ "Results", ".", "push", "(", "Hexagon", "::", "V6_valignb", ",", "Ty", ",", "{", "Vb", ",", "Va", ",", "OpRef", "::", "res", "(", "-", "<NUM_LIT>", ")", "}", ")", ";" ]
[ "SDValue", "A", "=", "getConst32", "(", "Amount", ",", "dl", ")", ";", "Results", ".", "push", "(", "Hexagon", "::", "V6_valignbi", ",", "Ty", ",", "{", "Vb", ",", "Va", ",", "A", "}", ")", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "VecLen", "-", "Amount", ")", ")", "{", "SDValue", "A", "=", "getConst32", "(", "VecLen", "-", "Amount", ",", "dl", ")", ";", "Results", ".", "push", "(", "Hexagon", "::", "V6_vlalignbi", ",", "Ty", ",", "{", "Vb", ",", "Va", ",", "A", "}", ")", ";", "}", "else", "{", "SDValue", "A", "=", "getConst32", "(", "Amount", ",", "dl", ")", ";", "Results", ".", "push", "(", "Hexagon", "::", "A2_tfrsi", ",", "Ty", ",", "{", "A", "}", ")", ";" ]
GCC
powerpcspe
CPP
stmt_completion
CPU
618,435
[ ")", "{" ]
[ "static", "bool", "rs6000_keep_leaf_when_profiled", "(" ]
LLVM
Mips
CPP
code_generation
CPU
618,436
[ "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MipsSEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MipsSEInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ";", "unsigned", "FP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "FP_64", ":", "Mips", "::", "FP", ";", "unsigned", "ZERO", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "ZERO_64", ":", "Mips", "::", "ZERO", ";", "unsigned", "ADDu", "=", "STI", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "DADDu", ":", "Mips", "::", "ADDu", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBBI", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ";", "++", "i", ")", "--", "I", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDu", ")", ",", "SP", ")", ".", "addReg", "(", "FP", ")", ".", "addReg", "(", "ZERO", ")", ";", "}", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", ")", "return", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "}" ]
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
LLVM
X86
CPP
code_generation
CPU
618,437
[ "bool", "X86RegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", "VirtRegMap", "*", "VRM", ",", "const", "LiveRegMatrix", "*", "Matrix", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "*", "MRI", "->", "getRegClass", "(", "VirtReg", ")", ";", "bool", "BaseImplRetVal", "=", "TargetRegisterInfo", "::", "getRegAllocationHints", "(", "VirtReg", ",", "Order", ",", "Hints", ",", "MF", ",", "VRM", ",", "Matrix", ")", ";", "if", "(", "RC", ".", "getID", "(", ")", "!=", "X86", "::", "TILERegClassID", ")", "return", "BaseImplRetVal", ";", "ShapeT", "VirtShape", "=", "getTileShape", "(", "VirtReg", ",", "const_cast", "<", "VirtRegMap", "*", ">", "(", "VRM", ")", ",", "MRI", ")", ";", "auto", "AddHint", "=", "[", "&", "]", "(", "MCPhysReg", "PhysReg", ")", "{", "Register", "VReg", "=", "Matrix", "->", "getOneVReg", "(", "PhysReg", ")", ";", "if", "(", "VReg", "==", "MCRegister", "::", "NoRegister", ")", "{", "Hints", ".", "push_back", "(", "PhysReg", ")", ";", "return", ";", "}", "ShapeT", "PhysShape", "=", "getTileShape", "(", "VReg", ",", "const_cast", "<", "VirtRegMap", "*", ">", "(", "VRM", ")", ",", "MRI", ")", ";", "if", "(", "PhysShape", "==", "VirtShape", ")", "Hints", ".", "push_back", "(", "PhysReg", ")", ";", "}", ";", "SmallSet", "<", "MCPhysReg", ",", "<NUM_LIT>", ">", "CopyHints", ";", "CopyHints", ".", "insert", "(", "Hints", ".", "begin", "(", ")", ",", "Hints", ".", "end", "(", ")", ")", ";", "Hints", ".", "clear", "(", ")", ";", "for", "(", "auto", "Hint", ":", "CopyHints", ")", "{", "if", "(", "RC", ".", "contains", "(", "Hint", ")", "&&", "!", "MRI", "->", "isReserved", "(", "Hint", ")", ")", "AddHint", "(", "Hint", ")", ";", "}", "for", "(", "MCPhysReg", "PhysReg", ":", "Order", ")", "{", "if", "(", "!", "CopyHints", ".", "count", "(", "PhysReg", ")", "&&", "RC", ".", "contains", "(", "PhysReg", ")", "&&", "!", "MRI", "->", "isReserved", "(", "PhysReg", ")", ")", "AddHint", "(", "PhysReg", ")", ";", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Hints for virtual register ", "<STR_LIT>", "<<", "format_hex", "(", "VirtReg", ",", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "for", "(", "auto", "Hint", ":", "Hints", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "tmm", "<STR_LIT>", "<<", "Hint", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}" ]
[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]
LLVM
SystemZ
TD
stmt_completion
CPU
618,438
[ "#", "cls1", ";" ]
[ "class", "BinaryRR", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ">", ":", "InstRR", "<", "opcode", ",", "(", "outs", "cls1", ":", "$", "R1", ")", ",", "(", "ins", "cls1", ":", "$", "R1src", ",", "cls2", ":", "$", "R2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls1", ":", "$", "R1", ",", "(", "operator", "cls1", ":", "$", "R1src", ",", "cls2", ":", "$", "R2", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic" ]
GCC
mips
CPP
stmt_completion
CPU
618,439
[ ")", "if", "(", "is_gimple_call", "(", "gsi_stmt", "(", "gsi", ")", ")", ")", "return", "false", ";" ]
[ "FOR_EACH_BB_FN", "(", "bb", ",", "fn", ")", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")" ]
LLVM
DLX
CPP
next_suggestion
CPU
618,440
[ "default", ":" ]
[ "LPAC", "::", "AluCode", "mergedAluCode", "(", "unsigned", "AluOpcode", ")", "{", "switch", "(", "AluOpcode", ")", "{" ]
GCC
arm
CPP
stmt_completion
CPU
618,441
[ "b", ")", "<<", "<NUM_LIT>", ";" ]
[ "_", "_", "arm_viwdupq_x_n_u16", "(", "uint32_t", "_", "_", "a", ",", "uint32_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")", "_", "_" ]
GCC
i386
CPP
stmt_completion
CPU
618,442
[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_alignq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v4di", ")", "_", "mm256_setzero_si256", "(", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
618,443
[ "let", "OperandType", "=", "<STR_LIT>", ";" ]
[ "def", "am_b_target", ":", "Operand", "<", "OtherVT", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "BranchTarget26Operand", ";" ]
GCC
tilepro
CPP
next_suggestion
VLIW
618,444
[ "else", "if", "(", "match_auli_pcrel", "(", "insn", ")", ")", "replace_auli_pcrel", "(", "insn", ")", ";" ]
[ "next_insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_SWITCH_TEXT_SECTIONS", ")", "{", "same_section_as_entry", "=", "!", "same_section_as_entry", ";", "continue", ";", "}", "if", "(", "same_section_as_entry", ")", "continue", ";", "if", "(", "!", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", ")", ")", "continue", ";", "if", "(", "match_addli_pcrel", "(", "insn", ")", ")", "replace_addli_pcrel", "(", "insn", ")", ";" ]
GCC
tilegx
CPP
next_suggestion
VLIW
618,445
[ "set_optab_libfunc", "(", "umod_optab", ",", "SImode", ",", "<STR_LIT>", "__umodsi3", "<STR_LIT>", ")", ";" ]
[ "static", "void", "tilegx_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "<STR_LIT>", "__divsi3", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "<STR_LIT>", "__udivsi3", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",", "<STR_LIT>", "__modsi3", "<STR_LIT>", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,446
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
618,447
[ "<", "From", ",", "To", ">", ":", "$", "Vm", ",", "pred", ":", "$", "p", ")", ">", ";" ]
[ "def", ":", "NEONInstAlias", "<", "<STR_LIT>", "#", "To", ".", "Size", "#", "<STR_LIT>", ",", "(", "V8", "DPR", ":", "$", "Vd", ",", "nImmVMOVIReplicate" ]
GCC
aarch64
MD
next_suggestion
CPU
618,448
[ "<STR_LIT>" ]
[ "(", "ANY_EXTEND", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
618,449
[ "$", "Rm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_aarch64_udiv", "GPR32", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ")", ",", "(", "UDIVWr", "GPR32", ":", "$", "Rn", ",", "GPR32", ":" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,450
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC
v850
MD
program_repair
MPU
618,451
[ "<FIXS>", "consistent", ".", "<FIXE>" ]
[ "can", "appear", "in", "the", "<STR_LIT>", "pragma", ".", "These", "names", "are", "used", "to", "indexinto", "the", "GHS_default_section_names", "[", "]", "and", "GHS_current_section_names", "[", "]", "that", "are", "defined", "in", "v850", ".", "c", ",", "and", "so", "the", "ordering", "of", "each", "must", "remain", "<BUGS>", "consistant", ".", "<BUGE>", "These", "arrays", "give", "the", "default", "and", "current", "names", "for", "each", "kind", "ofsection", "defined", "by", "the", "GHS", "pragmas", ".", "The", "current", "names", "can", "be", "changed" ]
GCC
spu
MD
next_suggestion
MPU
618,452
[ "<STR_LIT>", ")" ]
[ "(", "and", ":", "MOV", "(", "match_operand", ":", "MOV", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MOV", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
MD
program_repair
CPU
618,453
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "DWI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DWI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
618,454
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "B", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "E", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC
sh
CPP
program_repair
CPU
618,455
[ "<FIXS>", "rtx", "r2", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SFmode", ",", "BASE_ARG_REG", "(", "mode", ")", "+", "(", "(", "ROUND_REG", "(", "*", "ca", ",", "mode", ")", "+", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]
[ "BASE_ARG_REG", "(", "mode", ")", "const0_rtx", ")", ";", "<BUGS>", "rtx", "r2", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SFmode", ",", "BASE_ARG_REG", "(", "mode", ")", "+", "(", "(", "ROUND_REG", "(", "*", "ca", ",", "mode", ")", "+", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "return", "gen_rtx_PARALLEL", "(", "SCmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "r1", ",", "r2", ")", ")", ";", "}" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
618,456
[ ";" ]
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Hexagon generate predicate operations", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
618,457
[ "_", "_", "v8hi", ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpshaw", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(" ]
LLVM
X86
TD
stmt_completion
CPU
618,458
[ ")", ")", "]", ",", "IIC_BSWAP", ">", ",", "TB", ";" ]
[ "def", "BSWAP64r", ":", "RI", "<", "<NUM_LIT>", ",", "AddRegFrm", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "(", "bswap", "GR64", ":", "$", "src" ]
GCC
mips
CPP
program_repair
CPU
618,459
[ "<FIXS>", "mips_handle_option", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ",", "const", "struct", "cl_decoded_option", "*", "decoded", ",", "location_t", "loc", "ATTRIBUTE_UNUSED", ")", "<FIXE>" ]
[ "static", "bool", "<BUGS>", "mips_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "<BUGE>", "{", "switch", "(", "code", ")", "{", "case", "OPT_mabi_", ":" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,460
[ "<NUM_LIT>", ";" ]
[ "def", "L4_or_memopw_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_7186d325", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=" ]
LLVM
AMDGPU
CPP
code_generation
GPU
618,461
[ "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "WaitedOn", "=", "ZeroCounts", ";", "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_BARRIER", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "else", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "if", "(", "!", "ReturnsVoid", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ENDPGM", ")", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "return", "Changes", ";", "}" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,462
[ "<STR_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=" ]
LLVM
MOS
CPP
stmt_completion
MPU
618,463
[ ")", ";" ]
[ "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToTargetIndex", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Offset", ",", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getTargetFlags", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "setImm", "(", "Offset", ")", ";", "break", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandAddrLostk", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandAddrHistk", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "expandLDSTStk", "(", "MI" ]
GCC
rs6000
MD
stmt_completion
CPU
618,464
[ "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
SNES
TD
stmt_completion
DSP
618,465
[ ")", ";" ]
[ "def", "memspi", ":", "Operand", "<", "iPTR", ">", "{", "let", "MIOperandInfo", "=", "(", "ops", "SP", ",", "i16imm" ]
LLVM
Kudeyar
CPP
stmt_completion
CPU
618,466
[ ";" ]
[ "unsigned", "getCalleeSavedFrameSize", "(", ")", "const", "{", "return", "CalleeSavedFrameSize" ]
LLVM
BPF
TD
program_repair
Virtual ISA
618,467
[ "<FIXS>", "class", "LOAD32", "BPFWidthModifer", "SizeOp", ",", "BPFModeModifer", "ModOp", ",", "string", "OpcodeStr", ",", "list", "dag", ">", "Pattern", ">", ":", "TYPE_LD_ST", "ModOp", ".", "Value", ",", "SizeOp", ".", "Value", ",", "<FIXE>" ]
[ "def", "STB32", ":", "STOREi32", "BPF_B", ",", "<STR_LIT>", ",", "truncstorei8", ">", ";", "}", "<BUGS>", "class", "LOAD32", "BPFWidthModifer", "SizeOp", ",", "string", "OpcodeStr", ",", "list", "dag", ">", "Pattern", ">", ":", "TYPE_LD_ST", "BPF_MEM", ".", "Value", ",", "SizeOp", ".", "Value", ",", "<BUGE>", "(", "outs", "GPR32", ":", "$", "dst", ")", ",", "(", "ins", "MEMri", ":", "$", "addr", ")", ",", "<STR_LIT>", "#", "OpcodeStr", "#", "<STR_LIT>", "," ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,468
[ "if", "(", "HAS_NATIVE_OPERANDS", "(", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";" ]
[ "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{" ]
GCC
cris
MD
next_suggestion
MPU
618,469
[ "(", "compare", ":", "CC_NZ", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
[ "(", "define_subst", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CRIS_CC0_REGNUM", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NZ", "CRIS_CC0_REGNUM", ")" ]
GCC
i386
CPP
stmt_completion
CPU
618,470
[ "<NUM_LIT>", "]", ";" ]
[ "char", "isa_other", "[", "<NUM_LIT>", "]", ";", "char", "target_other", "[", "<NUM_LIT>", "]", ";", "unsigned", "num", "=", "<NUM_LIT>", ";", "unsigned", "i", ",", "j", ";", "char", "*", "ret", ";", "char", "*", "ptr", ";", "size_t", "len", ";", "size_t", "line_len", ";", "size_t", "sep_len", ";", "const", "char", "*", "abi", ";", "memset", "(", "opts", ",", "'", "\\0", "'", ",", "sizeof", "(", "opts", ")", ")", ";", "if", "(", "arch", ")", "{", "opts", "[", "num", "]", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "-march=", "<STR_LIT>", ";", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "arch", ";", "}", "if", "(", "tune", ")", "{", "opts", "[", "num", "]", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "-mtune=", "<STR_LIT>", ";", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "tune", ";", "}", "if", "(", "(", "isa", "&", "OPTION_MASK_ISA_64BIT", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "isa", "&", "OPTION_MASK_ABI_64", ")", "!=", "<NUM_LIT>", ")", "abi", "=", "<STR_LIT>", "-m64", "<STR_LIT>", ";", "else", "abi", "=", "<STR_LIT>", "-mx32", "<STR_LIT>", ";", "isa", "&=", "~", "(", "OPTION_MASK_ISA_64BIT", "|", "OPTION_MASK_ABI_64", "|", "OPTION_MASK_ABI_X32", ")", ";", "}", "else", "abi", "=", "<STR_LIT>", "-m32", "<STR_LIT>", ";", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "abi", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "isa_opts", ")", ";", "i", "++", ")", "{", "if", "(", "(", "isa", "&", "isa_opts", "[", "i", "]", ".", "mask", ")", "!=", "<NUM_LIT>", ")", "{", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "isa_opts", "[", "i", "]", ".", "option", ";", "isa", "&=", "~", "isa_opts", "[", "i", "]", ".", "mask", ";", "}", "}", "if", "(", "isa", "&&", "add_nl_p", ")", "{", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "isa_other", ";", "sprintf", "(", "isa_other", ",", "<STR_LIT>", "(other isa: %#", "<STR_LIT>", "HOST_WIDE_INT_PRINT", "<STR_LIT>", "x)", "<STR_LIT>", ",", "isa", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "flag_opts", ")", ";", "i", "++", ")", "{", "if", "(", "(", "flags", "&", "flag_opts", "[", "i", "]", ".", "mask", ")", "!=", "<NUM_LIT>", ")", "{", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "flag_opts", "[", "i", "]", ".", "option", ";", "flags", "&=", "~", "flag_opts", "[", "i", "]", ".", "mask", ";", "}", "}", "if", "(", "flags", "&&", "add_nl_p", ")", "{", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "target_other", ";", "sprintf", "(", "target_other", ",", "<STR_LIT>", "(other flags: %#x)", "<STR_LIT>", ",", "flags", ")", ";", "}", "if", "(", "fpmath", ")", "{", "opts", "[", "num", "]", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "-mfpmath=", "<STR_LIT>", ";", "switch", "(", "(", "int", ")", "fpmath", ")", "{", "case", "FPMATH_387", ":", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "break", ";", "case", "FPMATH_SSE", ":", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "sse", "<STR_LIT>", ";", "break", ";", "case", "FPMATH_387", "|", "FPMATH_SSE", ":", "opts", "[", "num", "++", "]", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", "sse+387", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "num", "==", "<NUM_LIT>", ")", "return", "NULL", ";", "gcc_assert", "(", "num", "<", "ARRAY_SIZE", "(", "opts", ")", ")", ";", "len", "=", "<NUM_LIT>", ";", "sep_len", "=", "(", "add_nl_p", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "{", "len", "+=", "sep_len", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "if", "(", "opts", "[", "i", "]", "[", "j", "]", ")", "len", "+=", "strlen", "(", "opts", "[", "i", "]", "[", "j", "]", ")", ";", "}", "ret", "=", "ptr", "=", "(", "char", "*", ")", "xmalloc", "(", "len", ")", ";", "line_len", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "{", "size_t", "len2", "[" ]
LLVM
X86
CPP
stmt_completion
CPU
618,471
[ "VOuter", ";" ]
[ "static", "SDValue", "lowerVectorShuffleAsBroadcast", "(", "SDLoc", "DL", ",", "MVT", "VT", ",", "SDValue", "V", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "X86Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "Subtarget", "->", "hasAVX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int", "BroadcastIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "M", ":", "Mask", ")", "if", "(", "M", ">=", "<NUM_LIT>", "&&", "BroadcastIdx", "==", "-", "<NUM_LIT>", ")", "BroadcastIdx", "=", "M", ";", "else", "if", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "!=", "BroadcastIdx", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "BroadcastIdx", "<", "(", "int", ")", "Mask", ".", "size", "(", ")", "&&", "<STR_LIT>", "We only expect to be called with ", "<STR_LIT>", "<STR_LIT>", "a sorted mask where the broadcast ", "<STR_LIT>", "<STR_LIT>", "comes from V1.", "<STR_LIT>", ")", ";", "for", "(", ";", ";", ")", "{", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "CONCAT_VECTORS", ":", "{", "int", "OperandSize", "=", "Mask", ".", "size", "(", ")", "/", "V", ".", "getNumOperands", "(", ")", ";", "V", "=", "V", ".", "getOperand", "(", "BroadcastIdx", "/", "OperandSize", ")", ";", "BroadcastIdx", "%=", "OperandSize", ";", "continue", ";", "}", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "{", "SDValue", "VOuter", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VInner", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "ConstantIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstantIdx", ")", "break", ";", "int", "BeginIdx", "=", "(", "int", ")", "ConstantIdx", "->", "getZExtValue", "(", ")", ";", "int", "EndIdx", "=", "BeginIdx", "+", "(", "int", ")", "VInner", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "BroadcastIdx", ">=", "BeginIdx", "&&", "BroadcastIdx", "<", "EndIdx", ")", "{", "BroadcastIdx", "-=", "BeginIdx", ";", "V", "=", "VInner", ";", "}", "else", "{", "V", "=" ]
LLVM
Sparc
TD
next_suggestion
CPU
618,472
[ "}" ]
[ "let", "op", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs1", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
618,473
[ "}" ]
[ "SmallString", "<", "<NUM_LIT>", ">", "Tmp", ";", "Tmp", "+=", "Base", ";", "Tmp", "+=", "'", "'", ";", "Op", ".", "setTokenValue", "(", "Tmp", ")", ";", "const", "char", "*", "Suffixes", "=", "Base", "[", "<NUM_LIT>", "]", "!=", "'", "f", "'", "?", "<STR_LIT>", "bwlq", "<STR_LIT>", ":", "<STR_LIT>", "slt\\0", "<STR_LIT>", ";", "uint64_t", "ErrorInfoIgnore", ";", "uint64_t", "ErrorInfoMissingFeature", "=", "<NUM_LIT>", ";", "unsigned", "Match", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "array_lengthof", "(", "Match", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Tmp", ".", "back", "(", ")", "=", "Suffixes", "[", "I", "]", ";", "Match", "[", "I", "]", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfoIgnore", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ";", "if", "(", "Match", "[", "I", "]", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeature", "=", "ErrorInfoIgnore", ";", "}", "Op", ".", "setTokenValue", "(", "Base", ")", ";", "unsigned", "NumSuccessfulMatches", "=", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_Success", ")", ";", "if", "(", "NumSuccessfulMatches", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "!", "MatchingInlineAsm", ")", "EmitInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ";", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "return", "false", ";", "}", "if", "(", "NumSuccessfulMatches", ">", "<NUM_LIT>", ")", "{", "char", "MatchChars", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumMatches", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "array_lengthof", "(", "Match", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "Match", "[", "I", "]", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "I", "]", ";", "SmallString", "<", "<NUM_LIT>", ">", "Msg", ";", "raw_svector_ostream", "OS", "(", "Msg", ")", ";", "OS", "<<", "<STR_LIT>", "ambiguous instructions require an explicit suffix (could be ", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMatches", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumMatches", ")", "OS", "<<", "<STR_LIT>", "or ", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "'", "<STR_LIT>", "<<", "Base", "<<", "MatchChars", "[", "i", "]", "<<", "<STR_LIT>", "'", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "Error", "(", "IDLoc", ",", "OS", ".", "str", "(", ")", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "return", "true", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_MnemonicFail", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "WasOriginallyInvalidOperand", ")", "{", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "MatchingInlineAsm", "?", "EmptyRanges", ":", "Op", ".", "getLocRange", "(", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction mnemonic '", "<STR_LIT>", "+", "Base", "+", "<STR_LIT>", "'", "<STR_LIT>", ",", "Ranges", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "too few operands for instruction", "<STR_LIT>", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "X86Operand", "&", "Operand", "=", "(", "X86Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ";", "if", "(", "Operand", ".", "getStartLoc", "(", ")", ".", "isValid", "(", ")", ")", "{", "SMRange", "OperandRange", "=", "Operand", ".", "getLocRange", "(", ")", ";", "return", "Error", "(", "Operand", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ",", "OperandRange", ",", "MatchingInlineAsm", ")", ";", "}", "}", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_MissingFeature", ")", "==", "<NUM_LIT>", ")", "{", "ErrorInfo", "=", "ErrorInfoMissingFeature", ";", "return", "ErrorMissingFeature", "(", "IDLoc", ",", "ErrorInfoMissingFeature", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_InvalidOperand", ")", "==", "<NUM_LIT>", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,474
[ "<NUM_LIT>", ";" ]
[ "def", "A2_paddif", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_2op", ">", ",", "Enc_e38e1f", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,475
[ ")", ".", "isUsingPCRelativeCalls", "(", ")", ")", "&&", "<STR_LIT>", "TOC pointer used in a function using PC-Relative addressing!", "<STR_LIT>", ")", ";" ]
[ "assert", "(", "(", "MF", ".", "getRegInfo", "(", ")", ".", "use_empty", "(", "PPC", "::", "X2", ")", "||", "!", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(" ]
LLVM
X86
TD
program_repair
CPU
618,476
[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup85", "]", ",", "(", "instrs", "VBROADCASTF128rm", ",", "VBROADCASTI128rm", ",", "<FIXE>" ]
[ "let", "ReleaseAtCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "def", ":", "InstRW", "[", "SKLWriteResGroup85", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup85", "]", ",", "(", "instrs", "VBROADCASTF128", ",", "VBROADCASTI128", ",", "<BUGE>", "VBROADCASTSDYrm", ",", "VBROADCASTSSYrm", ",", "VMOVDDUPYrm", "," ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,477
[ "if", "(", "isUndef", "(", "Words", "[", "i", "]", ")", ")", "continue", ";" ]
[ "unsigned", "VecLen", "=", "Values", ".", "size", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MVT", "ElemTy", "=", "VecTy", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ElemWidth", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "unsigned", "ElemSize", "=", "ElemWidth", "/", "<NUM_LIT>", ";", "assert", "(", "ElemSize", "*", "VecLen", "==", "HwLen", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Words", ";", "if", "(", "VecTy", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i32", ")", "{", "assert", "(", "(", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Invalid element size", "<STR_LIT>", ")", ";", "unsigned", "OpsPerWord", "=", "(", "ElemSize", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MVT", "PartVT", "=", "MVT", "::", "getVectorVT", "(", "VecTy", ".", "getVectorElementType", "(", ")", ",", "OpsPerWord", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecLen", ";", "i", "+=", "OpsPerWord", ")", "{", "SDValue", "W", "=", "buildVector32", "(", "Values", ".", "slice", "(", "i", ",", "OpsPerWord", ")", ",", "dl", ",", "PartVT", ",", "DAG", ")", ";", "Words", ".", "push_back", "(", "DAG", ".", "getBitcast", "(", "MVT", "::", "i32", ",", "W", ")", ")", ";", "}", "}", "else", "{", "Words", ".", "assign", "(", "Values", ".", "begin", "(", ")", ",", "Values", ".", "end", "(", ")", ")", ";", "}", "unsigned", "NumWords", "=", "Words", ".", "size", "(", ")", ";", "bool", "IsSplat", "=", "true", ",", "IsUndef", "=", "true", ";", "SDValue", "SplatV", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumWords", "&&", "IsSplat", ";", "++", "i", ")", "{" ]
LLVM
ARM64
CPP
next_suggestion
CPU
618,478
[ "}" ]
[ "unsigned", "ARM64RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC
nios2
MD
next_suggestion
MPU
618,479
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
618,480
[ ")", ";" ]
[ "initializeAArch64ConditionalComparesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")" ]
LLVM
X86
CPP
program_repair
CPU
618,481
[ "<FIXS>", "X86TargetLowering", "::", "EmitVAARGWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "<FIXE>" ]
[ "return", "sinkMBB", ";", "}", "MachineBasicBlock", "*", "<BUGS>", "X86TargetLowering", "::", "EmitVAARG64WithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "<BUGE>" ]
GCC
i386
MD
stmt_completion
CPU
618,482
[ "<STR_LIT>", ")" ]
[ "(", "define_reservation", "<STR_LIT>" ]
GCC
i370
MD
next_suggestion
CPU
618,483
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
618,484
[ "@", "<STR_LIT>", ";" ]
[ "ARMDarwinTargetAsmInfo", "::", "ARMDarwinTargetAsmInfo", "(", ")", "{", "AsmTransCBE", "=", "arm_asm_table", ";", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
618,485
[ "::", "Generic", ")", ";" ]
[ "LLVMContext", "&", "Context", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Type", "*", "OpaqueType", "=", "StructType", "::", "getTypeByName", "(", "Context", ",", "<STR_LIT>", "spirv.DeviceEvent", "<STR_LIT>", ")", ";", "if", "(", "!", "OpaqueType", ")", "OpaqueType", "=", "StructType", "::", "getTypeByName", "(", "Context", ",", "<STR_LIT>", "opencl.clk_event_t", "<STR_LIT>", ")", ";", "if", "(", "!", "OpaqueType", ")", "OpaqueType", "=", "StructType", "::", "create", "(", "Context", ",", "<STR_LIT>", "spirv.DeviceEvent", "<STR_LIT>", ")", ";", "unsigned", "SC0", "=", "storageClassToAddressSpace", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "Function", ")", ";", "unsigned", "SC1", "=", "storageClassToAddressSpace", "(", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM
SPIRV
CPP
program_repair
Virtual ISA
618,486
[ "<FIXS>", "Value", "*", "OpTyVal", "=", "Op", ";", "if", "(", "Op", "->", "getType", "(", ")", "->", "isTargetExtTy", "(", ")", ")", "OpTyVal", "=", "Constant", "::", "getNullValue", "(", "IntegerType", "::", "get", "(", "I", "->", "getContext", "(", ")", ",", "GR", "->", "getPointerSize", "(", ")", ")", ")", ";", "auto", "*", "NewOp", "=", "buildIntrWithMD", "(", "Intrinsic", "::", "spv_track_constant", ",", "{", "Op", "->", "getType", "(", ")", ",", "OpTyVal", "->", "getType", "(", ")", "}", ",", "Op", ",", "OpTyVal", ",", "{", "}", ",", "B", ")", ";", "<FIXE>" ]
[ "(", "II", "->", "paramHasAttr", "(", "OpNo", ",", "Attribute", "::", "ImmArg", ")", ")", ")", ")", "continue", ";", "B", ".", "SetInsertPoint", "(", "I", ")", ";", "<BUGS>", "auto", "*", "NewOp", "=", "buildIntrWithMD", "(", "Intrinsic", "::", "spv_track_constant", ",", "{", "Op", "->", "getType", "(", ")", ",", "Op", "->", "getType", "(", ")", "}", ",", "Op", ",", "Op", ",", "{", "}", ",", "B", ")", ";", "<BUGE>", "I", "->", "setOperand", "(", "OpNo", ",", "NewOp", ")", ";", "}", "}" ]
LLVM
AVR
CPP
stmt_completion
MPU
618,487
[ ")", ";" ]
[ "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "std", "::", "optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "return", "RM", ".", "value_or", "(", "Reloc", "::", "Static" ]
LLVM
ARM
CPP
program_repair
CPU
618,488
[ "<FIXS>", "Acc", "=", "CreateSMLADCall", "(", "PMul0", "->", "VecLd", ",", "PMul1", "->", "VecLd", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "<FIXE>" ]
[ "dbgs", "(", ")", "<<", "<STR_LIT>", "- ", "<STR_LIT>", ";", "PMul0", "->", "Root", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "- ", "<STR_LIT>", ";", "PMul1", "->", "Root", "->", "dump", "(", ")", ")", ";", "<BUGS>", "auto", "*", "VecLd0", "=", "cast", "LoadInst", ">", "(", "PMul0", "->", "VecLd", "[", "<NUM_LIT>", "]", ")", ";", "auto", "*", "VecLd1", "=", "cast", "LoadInst", ">", "(", "PMul1", "->", "VecLd", "[", "<NUM_LIT>", "]", ")", ";", "Acc", "=", "CreateSMLADCall", "(", "VecLd0", ",", "VecLd1", ",", "Acc", ",", "PMul1", "->", "Exchange", ",", "InsertAfter", ")", ";", "<BUGE>", "InsertAfter", "=", "Acc", ";", "}" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,489
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,490
[ "getNormalBlockBranchInstr", "(", "MBB", ")", ";" ]
[ "MachineBasicBlock", "*", "MBB1", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=" ]
LLVM
Cpu0
CPP
stmt_completion
CPU
618,491
[ ";" ]
[ "IncomingArgSize", "=", "Size", ";", "HasByvalArg", "=", "HasByval" ]
LLVM
AArch64
CPP
next_suggestion
CPU
618,492
[ "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DebugLoc", "(", ")", ",", "MCID", ")", ".", "addReg", "(", "SrcReg0", ",", "getKillRegState", "(", "IsKill", ")", ",", "SubIdx0", ")", ".", "addReg", "(", "SrcReg1", ",", "getKillRegState", "(", "IsKill", ")", ",", "SubIdx1", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
[ "SubIdx1", "=", "<NUM_LIT>", ";", "}" ]
LLVM
X86
CPP
stmt_completion
CPU
618,493
[ "FixCount", ";" ]
[ "return", "!", "Mask", "||" ]
LLVM
AArch64
CPP
stmt_completion
CPU
618,494
[ "U", ";" ]
[ "bool", "isSystemPStateField", "(", ")", "const", "{", "if", "(", "!", "isSysReg", "(", ")", ")", "return", "false", ";", "return", "SysReg", ".", "PStateField", "!=", "-", "<NUM_LIT>" ]
GCC
avr
MD
program_repair
MPU
618,495
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC
s390
MD
program_repair
MPU
618,496
[ "<FIXS>", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC
pdp11
MD
next_suggestion
MPU
618,497
[ "(", "match_operand", ":", "PDPint", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", ":", "PDPint", "(", "not", ":", "PDPint", "(", "match_operand", ":", "PDPint", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
sh
CPP
program_repair
CPU
618,498
[ "<FIXS>", "||", "next_real_insn", "(", "JUMP_LABEL_AS_INSN", "(", "prev", ")", ")", "==", "next", "<FIXE>" ]
[ "{", "rtx_insn", "*", "x", ";", "if", "(", "jump_to_next", "<BUGS>", "||", "next_real_insn", "(", "JUMP_LABEL", "(", "prev", ")", ")", "==", "next", "<BUGE>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,499
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]