Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,600
[ "}" ]
[ "auto", "PSU", "=", "PDep", ".", "getSUnit", "(", ")", ";", "assert", "(", "!", "PSU", "->", "isBoundaryNode", "(", ")", ")", ";", "if", "(", "PSU", "!=", "SU", "&&", "!", "isScheduled", "(", "PSU", ")", ")", "{", "wouldBeScheduled", "=", "false", ";", "break", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,601
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,602
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]
GCC
ia64
MD
next_suggestion
CPU
618,603
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
ft32
MD
next_suggestion
MPU
618,604
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
X86
TD
next_suggestion
CPU
618,605
[ "}" ]
[ "class", "PseudoAsmI", "<", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "X86Inst", "<", "<NUM_LIT>", ",", "Pseudo", ",", "NoImm", ",", "oops", ",", "iops", ",", "asm", ",", "NoItinerary", ">", "{", "let", "Pattern", "=", "pattern", ";" ]
LLVM
BPF
CPP
next_suggestion
Virtual ISA
618,606
[ "}" ]
[ "assert", "(", "BaseMO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Unexpected base pointer for inline asm memory operand.", "<STR_LIT>", ")", ";", "assert", "(", "OffsetMO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Unexpected offset for inline asm memory operand.", "<STR_LIT>", ")", ";", "int", "Offset", "=", "OffsetMO", ".", "getImm", "(", ")", ";", "if", "(", "ExtraCode", ")", "return", "true", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", "<<", "BPFInstPrinter", "::", "getRegisterName", "(", "BaseMO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", " - ", "<STR_LIT>", "<<", "-", "Offset", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", "<<", "BPFInstPrinter", "::", "getRegisterName", "(", "BaseMO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", " + ", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "return", "false", ";" ]
GCC
aarch64
CPP
stmt_completion
CPU
618,607
[ "a", ")", "{" ]
[ "vclez_s16", "(", "int16x4_t", "_", "_" ]
GCC
rs6000
CPP
next_suggestion
CPU
618,608
[ "t", "=", "make_tree", "(", "TREE_TYPE", "(", "sav", ")", ",", "virtual_stack_vars_rtx", ")", ";" ]
[ "ovf", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ovf", ")", ",", "valist", ",", "f_ovf", ",", "NULL_TREE", ")", ";", "sav", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "valist", ",", "f_sav", ",", "NULL_TREE", ")", ";", "words", "=", "current_function_args_info", ".", "words", ";", "n_gpr", "=", "MIN", "(", "current_function_args_info", ".", "sysv_gregno", "-", "GP_ARG_MIN_REG", ",", "GP_ARG_NUM_REG", ")", ";", "n_fpr", "=", "MIN", "(", "current_function_args_info", ".", "fregno", "-", "FP_ARG_MIN_REG", ",", "FP_ARG_NUM_REG", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "va_start: words = ", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ", n_gpr = ", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ", n_fpr = ", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "words", ",", "n_gpr", ",", "n_fpr", ")", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "{", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "build_int_cst", "(", "NULL_TREE", ",", "n_gpr", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "if", "(", "cfun", "->", "va_list_fpr_size", ")", "{", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_cst", "(", "NULL_TREE", ",", "n_fpr", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ovf", ")", ",", "virtual_incoming_args_rtx", ")", ";", "if", "(", "words", "!=", "<NUM_LIT>", ")", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "ovf", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "words", "*", "UNITS_PER_WORD", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ovf", ")", ",", "ovf", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "cfun", "->", "va_list_gpr_size", "&&", "!", "cfun", "->", "va_list_fpr_size", "&&", "n_gpr", "<", "GP_ARG_NUM_REG", "&&", "n_fpr", "<", "FP_ARG_V4_MAX_REG", ")", "return", ";" ]
GCC
i386
MD
next_suggestion
CPU
618,609
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
618,610
[ "L", ",", "Msg", ",", "Range", ")", ";" ]
[ "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Warning", "(" ]
LLVM
ARM
CPP
program_repair
CPU
618,611
[ "<FIXS>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sat_imm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "}", ";", "<FIXE>" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "<BUGS>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sat_imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "}", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sh", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,612
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC
cr16
MD
next_suggestion
MPU
618,613
[ "{" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
618,614
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
618,615
[ "SlowLoadDSubregister", ";" ]
[ "bool", "hasSlowLoadDSubregister", "(", ")", "const", "{", "return" ]
LLVM
ARM64
TD
next_suggestion
CPU
618,616
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
GCC
ia64
CPP
stmt_completion
CPU
618,617
[ "file", ")", ";" ]
[ "case", "'", "C", "'", ":", "{", "enum", "rtx_code", "c", "=", "swap_condition", "(", "GET_CODE", "(", "x", ")", ")", ";", "fputs", "(", "GET_RTX_NAME", "(", "c", ")", ",", "file", ")", ";", "return", ";", "}", "case", "'", "D", "'", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "NE", ":", "str", "=", "<STR_LIT>", "neq", "<STR_LIT>", ";", "break", ";", "case", "UNORDERED", ":", "str", "=", "<STR_LIT>", "unord", "<STR_LIT>", ";", "break", ";", "case", "ORDERED", ":", "str", "=", "<STR_LIT>", "ord", "<STR_LIT>", ";", "break", ";", "case", "UNLT", ":", "str", "=", "<STR_LIT>", "nge", "<STR_LIT>", ";", "break", ";", "case", "UNLE", ":", "str", "=", "<STR_LIT>", "ngt", "<STR_LIT>", ";", "break", ";", "case", "UNGT", ":", "str", "=", "<STR_LIT>", "nle", "<STR_LIT>", ";", "break", ";", "case", "UNGE", ":", "str", "=", "<STR_LIT>", "nlt", "<STR_LIT>", ";", "break", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "gcc_unreachable", "(", ")", ";", "default", ":", "str", "=", "GET_RTX_NAME", "(", "GET_CODE", "(", "x", ")", ")", ";", "break", ";", "}", "fputs", "(", "str", ",", "file", ")", ";", "return", ";", "case", "'", "E", "'", ":", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "<NUM_LIT>", "-", "INTVAL", "(", "x", ")", ")", ";", "return", ";", "case", "'", "e", "'", ":", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "<NUM_LIT>", "-", "INTVAL", "(", "x", ")", ")", ";", "return", ";", "case", "'", "F", "'", ":", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "str", "=", "reg_names", "[", "FR_REG", "(", "<NUM_LIT>", ")", "]", ";", "else", "if", "(", "x", "==", "CONST1_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "str", "=", "reg_names", "[", "FR_REG", "(", "<NUM_LIT>", ")", "]", ";", "else", "{", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", ";", "str", "=", "reg_names", "[", "REGNO", "(", "x", ")", "]", ";", "}", "fputs", "(", "str", ",", "file", ")", ";", "return", ";", "case", "'", "G", "'", ":", "{", "long", "val", "[", "<NUM_LIT>", "]", ";", "real_to_target", "(", "val", ",", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ")", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "val", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "DFmode", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "(", "WORDS_BIG_ENDIAN", "?", "val", "[", "<NUM_LIT>", "]", ":", "val", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ",", "(", "WORDS_BIG_ENDIAN", "?", "val", "[", "<NUM_LIT>", "]", ":", "val", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "invalid %%G mode", "<STR_LIT>", ")", ";", "}", "return", ";", "case", "'", "I", "'", ":", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ",", "file", ")", ";", "return", ";", "case", "'", "J", "'", ":", "case", "'", "j", "'", ":", "{", "unsigned", "int", "regno", "=", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "EQ", ")", "regno", "+=", "<NUM_LIT>", ";", "if", "(", "code", "==", "'", "j", "'", ")", "regno", "^=", "<NUM_LIT>", ";", "fputs", "(", "reg_names", "[", "regno", "]", ",", "file", ")", ";", "}", "return", ";", "case", "'", "O", "'", ":", "if", "(", "MEM_VOLATILE_P", "(", "x", ")", ")", "fputs", "(", "<STR_LIT>", ".acq", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "case", "'", "P", "'", ":", "{", "HOST_WIDE_INT", "value", ";", "switch", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "default", ":", "return", ";", "case", "POST_MODIFY", ":", "x", "=", "XEXP", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "value", "=", "INTVAL", "(", "x", ")", ";", "else", "{", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ", %s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "return", ";", "}", "break", ";", "case", "POST_INC", ":", "value", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ";", "break", ";", "case", "POST_DEC", ":", "value", "=", "-", "(", "HOST_WIDE_INT", ")", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ";", "break", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ", ", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", ",", "value", ")", ";", "return", ";", "}", "case", "'", "Q", "'", ":", "if", "(", "MEM_VOLATILE_P", "(", "x", ")", ")", "fputs", "(", "<STR_LIT>", ".rel", "<STR_LIT>", ",", "file", ")", ";", "return", ";", "case", "'", "R", "'", ":", "if", "(", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "fputs", "(", "<STR_LIT>", ".s", "<STR_LIT>", ",", "file", ")", ";", "else", "if", "(", "x", "==", "CONST1_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "fputs", "(", "<STR_LIT>", ".d", "<STR_LIT>", "," ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,618
[ "<NUM_LIT>", ")", ";" ]
[ "case", "Intrinsic", "::", "amdgcn_ds_fmax", ":", "{", "const", "ConstantInt", "*", "IsVolatile", "=", "cast", "<", "ConstantInt", ">", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IsVolatile", "->", "isZero", "(", ")", ")", "return", "nullptr", ";", "Module", "*", "M", "=", "II", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "DestTy", "=", "II", "->", "getType", "(", ")", ";", "Type", "*", "SrcTy", "=", "NewV", "->", "getType", "(", ")", ";", "Function", "*", "NewDecl", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "II", "->", "getIntrinsicID", "(", ")", ",", "{", "DestTy", ",", "SrcTy", "}", ")", ";", "II", "->", "setArgOperand", "(", "<NUM_LIT>", ",", "NewV", ")", ";", "II", "->", "setCalledFunction", "(", "NewDecl", ")", ";", "return", "II", ";", "}", "case", "Intrinsic", "::", "amdgcn_is_shared", ":", "case", "Intrinsic", "::", "amdgcn_is_private", ":", "{", "unsigned", "TrueAS", "=", "IntrID", "==", "Intrinsic", "::", "amdgcn_is_shared", "?", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "NewV", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "ConstantInt", "*", "NewVal", "=", "(", "TrueAS", "==", "NewAS", ")", "?", "ConstantInt", "::", "getTrue", "(", "Ctx", ")", ":", "ConstantInt", "::", "getFalse", "(", "Ctx", ")", ";", "return", "NewVal", ";", "}", "case", "Intrinsic", "::", "ptrmask", ":", "{", "unsigned", "OldAS", "=", "OldV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "MaskOp", "=", "II", "->", "getArgOperand", "(" ]
LLVM
ARM
CPP
next_suggestion
CPU
618,619
[ "return", "MadeChange", ";" ]
[ "SmallPtrSet", "<", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "JumpTableTargets", ";", "if", "(", "const", "MachineJumpTableInfo", "*", "JTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ")", "for", "(", "const", "MachineJumpTableEntry", "&", "JTE", ":", "JTI", "->", "getJumpTables", "(", ")", ")", "for", "(", "const", "MachineBasicBlock", "*", "MBB", ":", "JTE", ".", "MBBs", ")", "JumpTableTargets", ".", "insert", "(", "MBB", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "bool", "NeedBTI", "=", "false", ";", "bool", "IsFirstBB", "=", "&", "MBB", "==", "&", "MF", ".", "front", "(", ")", ";", "if", "(", "IsFirstBB", ")", "NeedBTI", "=", "true", ";", "if", "(", "MBB", ".", "hasAddressTaken", "(", ")", "||", "MBB", ".", "isEHPad", "(", ")", "||", "JumpTableTargets", ".", "count", "(", "&", "MBB", ")", ")", "NeedBTI", "=", "true", ";", "if", "(", "NeedBTI", ")", "{", "addBTI", "(", "TII", ",", "MBB", ",", "IsFirstBB", ")", ";", "MadeChange", "=", "true", ";", "}", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,620
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]
GCC
aarch64
CPP
stmt_completion
CPU
618,621
[ "(", "c", ")", ":", ")", ";" ]
[ "vmlaq_u8", "(", "uint8x16_t", "a", ",", "uint8x16_t", "b", ",", "uint8x16_t", "c", ")", "{", "uint8x16_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "mla %0.16b, %2.16b, %3.16b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "w", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,622
[ ",", "FrameIndex", ")", ";" ]
[ "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "if", "(", "isMUBUF", "(", "MI", ")", "||", "isVGPRSpill", "(", "MI", ")", ")", "return", "isStackAccess", "(", "MI" ]
LLVM
AGC
CPP
stmt_completion
MPU
618,623
[ ":", "{" ]
[ "SwitchSection", "(", "Section", ",", "nullptr", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "StringRef", "SectionName", "=", "<STR_LIT>", "BANK", "<STR_LIT>", "+", "itostr", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MCSection", "*", "Section", "=", "(", "(", "MCSection", "*", ")", "getContext", "(", ")", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_EXECINSTR", "|", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "SwitchSection", "(", "Section", ",", "nullptr", ")", ";", "return", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
618,624
[ ")", "<<", "'", "\\n", "'", ";" ]
[ "case", "Hexagon", "::", "J2_jumpf", ":", "return", "getDotNewPredJumpOp", "(", "MI", ",", "MBPI", ")", ";", "}", "int", "NewOpcode", "=", "Hexagon", "::", "getPredNewOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpcode", ">=", "<NUM_LIT>", ")", "return", "NewOpcode", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cannot convert to .new: ", "<STR_LIT>", "<<", "getName", "(", "MI", ".", "getOpcode", "(", ")" ]
LLVM
X86
TD
program_repair
CPU
618,625
[ "<FIXS>", "avx512_cvtph2ps_sae", "v16f32_info", ",", "v16i16x_info", ",", "WriteCvtPH2PSY", ">", ",", "<FIXE>" ]
[ "let", "Predicates", "=", "[", "HasAVX512", "]", "indefm", "VCVTPH2PSZ", ":", "avx512_cvtph2ps", "v16f32_info", ",", "v16i16x_info", ",", "f256mem", ",", "loadv4i64", ",", "WriteCvtPH2PSY", ">", ",", "<BUGS>", "avx512_cvtph2ps_sae", "v16f32_info", ",", "v16i16x_info", ",", "WriteCvtF2F", ">", ",", "<BUGE>", "EVEX", ",", "EVEX_V512", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VH", ">", ";", "let", "Predicates", "=", "[", "HasVLX", "]", "in", "{" ]
GCC
m68k
MD
next_suggestion
MPU
618,626
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Sparc
CPP
next_suggestion
CPU
618,627
[ "}" ]
[ "static", "unsigned", "toCallerWindow", "(", "unsigned", "Reg", ")", "{", "static_assert", "(", "<STR_LIT>", "::", "<STR_LIT>", "+", "<NUM_LIT>", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "::", "<STR_LIT>", "+", "<NUM_LIT>", "==", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "Unexpected enum", "<STR_LIT>", ")", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "Reg", "-", "<STR_LIT>", "::", "<STR_LIT>", "+", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "Reg", ";" ]
GCC
lm32
CPP
next_suggestion
MPU
618,628
[ "callee_size", "+=", "UNITS_PER_WORD", ";" ]
[ "int", "regno", ";", "HOST_WIDE_INT", "total_size", ",", "locals_size", ",", "args_size", ",", "pretend_size", ",", "callee_size", ";", "unsigned", "int", "reg_save_mask", ";", "locals_size", "=", "size", ";", "args_size", "=", "crtl", "->", "outgoing_args_size", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "callee_size", "=", "<NUM_LIT>", ";", "reg_save_mask", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "SP_REGNUM", ";", "regno", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "{", "reg_save_mask", "|=", "<NUM_LIT>", "<<", "regno", ";" ]
GCC
aarch64
CPP
code_generation
CPU
618,629
[ "static", "sbitmap", "aarch64_get_separate_components", "(", "void", ")", "{", "aarch64_layout_frame", "(", ")", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "LAST_SAVED_REGNUM", "+", "<NUM_LIT>", ")", ";", "bitmap_clear", "(", "components", ")", ";", "for", "(", "unsigned", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "LAST_SAVED_REGNUM", ";", "regno", "++", ")", "if", "(", "aarch64_register_saved_on_entry", "(", "regno", ")", ")", "{", "HOST_WIDE_INT", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "if", "(", "!", "frame_pointer_needed", ")", "offset", "+=", "cfun", "->", "machine", "->", "frame", ".", "frame_size", "-", "cfun", "->", "machine", "->", "frame", ".", "hard_fp_offset", ";", "if", "(", "offset_12bit_unsigned_scaled_p", "(", "DImode", ",", "offset", ")", ")", "bitmap_set_bit", "(", "components", ",", "regno", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "bitmap_clear_bit", "(", "components", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "unsigned", "reg1", "=", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", ";", "unsigned", "reg2", "=", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", ";", "if", "(", "reg2", "!=", "INVALID_REGNUM", ")", "bitmap_clear_bit", "(", "components", ",", "reg2", ")", ";", "if", "(", "reg1", "!=", "INVALID_REGNUM", ")", "bitmap_clear_bit", "(", "components", ",", "reg1", ")", ";", "bitmap_clear_bit", "(", "components", ",", "LR_REGNUM", ")", ";", "bitmap_clear_bit", "(", "components", ",", "SP_REGNUM", ")", ";", "return", "components", ";", "}" ]
[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
618,630
[ "VecMem", ".", "push_back", "(", "Ld0", ")", ";" ]
[ "dbgs", "(", ")", "<<", "<STR_LIT>", "Ld0:", "<STR_LIT>", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Ld1:", "<STR_LIT>", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||", "!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "No, load has more than one use.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "LoadPairs", ".", "count", "(", "Ld0", ")", "||", "LoadPairs", "[", "Ld0", "]", "!=", "Ld1", ")", "return", "false", ";", "VecMem", ".", "clear", "(", ")", ";" ]
LLVM
PowerPC
TD
stmt_completion
CPU
618,631
[ "(", "ins", ")", ",", "<STR_LIT>", ",", "IIC_IntMFFS", ",", "[", "]", ">", ",", "PPC970_DGroup_Single", ",", "PPC970_Unit_FPU", ";" ]
[ "def", "MFFSL", ":", "X_FRT5_XO2_XO3_XO10", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "f8rc", ":", "$", "rT", ")", "," ]
LLVM
ARM64
TD
stmt_completion
CPU
618,632
[ "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
X86
TD
stmt_completion
CPU
618,633
[ ",", "BWPort5", "]", ">", ";" ]
[ "def", "BWPort05", ":", "ProcResGroup", "<", "[", "BWPort0" ]
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
618,634
[ "<FIXS>", "MCOperand", "WebAssemblyMCInstLower", "::", "lowerSymbolOperand", "(", "MCSymbol", "*", "Sym", ",", "<FIXE>" ]
[ "return", "WasmSym", ";", "}", "<BUGS>", "MCOperand", "WebAssemblyMCInstLower", "::", "LowerSymbolOperand", "(", "MCSymbol", "*", "Sym", ",", "<BUGE>", "int64_t", "Offset", ",", "bool", "IsFunc", ",", "bool", "IsGlob", ",", "bool", "IsEvent", ")", "const", "{" ]
GCC
pru
CPP
code_generation
CPU
618,635
[ "static", "bool", "prologue_saved_reg_p", "(", "int", "regno", ")", "{", "gcc_assert", "(", "GP_REG_P", "(", "regno", ")", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "frame_pointer_needed", "&&", "regno", ">=", "HARD_FRAME_POINTER_REGNUM", "&&", "regno", "<", "HARD_FRAME_POINTER_REGNUM", "+", "GET_MODE_SIZE", "(", "Pmode", ")", ")", "return", "true", ";", "if", "(", "regno", "==", "RA_REGNUM", "&&", "df_regs_ever_live_p", "(", "RA_REGNUM", ")", ")", "return", "true", ";", "if", "(", "regno", "==", "RA_REGNUM", "+", "<NUM_LIT>", "&&", "df_regs_ever_live_p", "(", "RA_REGNUM", "+", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "false", ";", "}" ]
[ "Return", "true", "if", "REGNO", "should", "be", "saved", "in", "the", "prologue", "." ]
LLVM
X86
CPP
next_suggestion
CPU
618,636
[ "}" ]
[ "}", "else", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "for", "(", "auto", "*", "EltTy", ":", "STy", "->", "elements", "(", ")", ")", "{", "unsigned", "EltAlign", "=", "<NUM_LIT>", ";", "getMaxByValAlign", "(", "EltTy", ",", "EltAlign", ")", ";", "if", "(", "EltAlign", ">", "MaxAlign", ")", "MaxAlign", "=", "EltAlign", ";", "if", "(", "MaxAlign", "==", "<NUM_LIT>", ")", "break", ";", "}" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
618,637
[ "}" ]
[ "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "<NUM_LIT>", ";", "PPCFuncInfo", "->", "setUsesTOCBasePtr", "(", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "LDtoc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "PPC", "::", "X2", ")", ";", "else", "{", "unsigned", "HighPartReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "ADDIStocHA8", ")", ",", "HighPartReg", ")", ".", "addReg", "(", "PPC", "::", "X2", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "if", "(", "Subtarget", "->", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "LDtocL", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ".", "addReg", "(", "HighPartReg", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "ADDItocL", ")", ",", "DestReg", ")", ".", "addReg", "(", "HighPartReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "}", "}", "return", "DestReg", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
618,638
[ "}" ]
[ "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", ")", ";", "return", "::", "isUNPCKLMask", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "getNumOperands", "(", ")", ",", "V2IsSplat", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,639
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
618,640
[ "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "MisspeculatingTaintReg", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,641
[ "Ctx", ")", "{" ]
[ "static", "const", "PPCMCExpr", "*", "createHa", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,642
[ "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";" ]
[ "void", "HexagonInstPrinter", "::", "printExtOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "const", "HexagonMCInst", "*", "HMCI", "=", "static_cast", "<", "const", "HexagonMCInst", "*", ">", "(", "MI", ")", ";", "if", "(", "HMCI", "->", "isConstExtended", "(", ")", ")", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", ";" ]
LLVM
PowerPC
TD
program_repair
CPU
618,643
[ "<FIXS>", "(", "outs", "crrc", ":", "$", "BF", ")", ",", "(", "ins", "u7imm", ":", "$", "DCMX", ",", "vrrc", ":", "$", "VB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "]", ">", ";", "<FIXE>" ]
[ "(", "outs", "crrc", ":", "$", "BF", ")", ",", "(", "ins", "u7imm", ":", "$", "DCMX", ",", "vsfrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "]", ">", ";", "def", "XSTSTDCQP", ":", "X_BF3_DCMX7_RS5", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "(", "outs", "crrc", ":", "$", "BF", ")", ",", "(", "ins", "u7imm", ":", "$", "DCMX", ",", "vrrc", ":", "$", "vB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "]", ">", ";", "<BUGE>", "}" ]
GCC
mips
MD
stmt_completion
CPU
618,644
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
GCC
mips
CPP
stmt_completion
CPU
618,645
[ "uint16x4_t", "t", ")", "{" ]
[ "paddush", "(", "uint16x4_t", "s", "," ]
LLVM
AArch64
TD
next_suggestion
CPU
618,646
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
rx
MD
stmt_completion
CPU
618,647
[ "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "ior", "(", "match_operand" ]
LLVM
ARM64
CPP
next_suggestion
CPU
618,648
[ "if", "(", "Valid", ")", "O", "<<", "Name", ";" ]
[ "unsigned", "prfop", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "bool", "Valid", ";", "StringRef", "Name", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", ".", "toString", "(", "prfop", ",", "Valid", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
618,649
[ "}", "else", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "VT", ".", "getSimpleVT", "(", ")", ".", "is128BitVector", "(", ")", ")", "{" ]
[ "Vec", "=", "b", ".", "Constant", "(", "-", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "}", "else", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "VT", ".", "getSimpleVT", "(", ")", ".", "is64BitVector", "(", ")", ")", "{", "Vec", "=", "b", ".", "Constant", "(", "-", "<NUM_LIT>", ",", "MVT", "::", "i64", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
618,650
[ "ReplaceUses", "(", "SDValue", "(", "N", ",", "ResIdx", ")", ",", "SubReg", ")", ";" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "SDValue", "ImmCorpoc", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "uint32_t", "ImmCoprocVal", "=", "ImmCorpoc", "->", "getAsZExtVal", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmCoprocVal", ",", "Loc", ")", ")", ";", "if", "(", "HasAccum", ")", "{", "SDValue", "AccLo", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "SDValue", "AccHi", "=", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "IsBigEndian", ")", "std", "::", "swap", "(", "AccLo", ",", "AccHi", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "createGPRPairNode", "(", "MVT", "::", "Untyped", ",", "AccLo", ",", "AccHi", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumExtraOps", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "SDValue", "Imm", "=", "N", "->", "getOperand", "(", "OpIdx", ")", ";", "uint32_t", "ImmVal", "=", "Imm", "->", "getAsZExtVal", "(", ")", ";", "Ops", ".", "push_back", "(", "getI32Imm", "(", "ImmVal", ",", "Loc", ")", ")", ";", "if", "(", "HasAccum", ")", "{", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "Loc", ")", ";", "SDValue", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "PredReg", ")", ";", "}", "SDNode", "*", "InstrNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "Loc", ",", "MVT", "::", "Untyped", ",", "Ops", ")", ";", "SDValue", "ResultPair", "=", "SDValue", "(", "InstrNode", ",", "<NUM_LIT>", ")", ";", "uint16_t", "SubRegs", "[", "<NUM_LIT>", "]", "=", "{", "ARM", "::", "gsub_0", ",", "ARM", "::", "gsub_1", "}", ";", "if", "(", "IsBigEndian", ")", "std", "::", "swap", "(", "SubRegs", "[", "<NUM_LIT>", "]", ",", "SubRegs", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "size_t", "ResIdx", "=", "<NUM_LIT>", ";", "ResIdx", "<", "<NUM_LIT>", ";", "ResIdx", "++", ")", "{", "if", "(", "SDValue", "(", "N", ",", "ResIdx", ")", ".", "use_empty", "(", ")", ")", "continue", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegs", "[", "ResIdx", "]", ",", "Loc", ",", "MVT", "::", "i32", ",", "ResultPair", ")", ";" ]
GCC
rl78
CPP
next_suggestion
MPU
618,651
[ "return", "before", "?", "to", ":", "from", ";" ]
[ "machine_mode", "mode", "=", "GET_MODE", "(", "to", ")", ";", "if", "(", "optimize", "&&", "before", "&&", "already_contains", "(", "to", ",", "from", ")", ")", "{", "display_content_memory", "(", "stderr", ")", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", " Omit move of %s into ", "<STR_LIT>", ",", "get_content_name", "(", "get_content_index", "(", "from", ")", ",", "mode", ")", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "%s as it already contains this value\\n", "<STR_LIT>", ",", "get_content_name", "(", "get_content_index", "(", "to", ")", ",", "mode", ")", ")", ";", "}", "}", "else", "{", "rtx", "move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "to", ",", "from", ")", ":", "gen_movhi", "(", "to", ",", "from", ")", ";", "EM", "(", "move", ")", ";", "if", "(", "where", "==", "NULL_RTX", ")", "emit_insn", "(", "move", ")", ";", "else", "if", "(", "before", ")", "emit_insn_before", "(", "move", ",", "where", ")", ";", "else", "{", "rtx", "not", "e", "=", "find_reg_note", "(", "where", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "if", "(", "not", "e", "!=", "NULL_RTX", ")", "{", "add_reg_note", "(", "move", ",", "REG_EH_REGION", ",", "XEXP", "(", "not", "e", ",", "<NUM_LIT>", ")", ")", ";", "remove_note", "(", "where", ",", "not", "e", ")", ";", "}", "emit_insn_after", "(", "move", ",", "where", ")", ";", "}", "if", "(", "before", ")", "record_content", "(", "to", ",", "from", ")", ";", "else", "add_postponed_content_update", "(", "to", ",", "from", ")", ";", "}" ]
LLVM
SystemZ
TD
next_suggestion
CPU
618,652
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "R2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,653
[ "(", "<NUM_LIT>", ",", "SL", ")", ")", ",", "WideLoad", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";" ]
[ "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "EVT", "WideMemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "WideLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "WideVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "WideMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "SL", ",", "VT", ",", "WideLoad", ",", "DAG", ".", "getVectorIdxConstant" ]
GCC
i386
CPP
stmt_completion
CPU
618,654
[ "_", "mmask32", ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_compresshi512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "C", ",", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_" ]
LLVM
X86
CPP
next_suggestion
CPU
618,655
[ "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "return", "new", "TargetLoweringObjectFileELF", "(", ")", ";" ]
[ "const", "X86Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "bool", "is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")", "{", "if", "(", "is64Bit", ")", "return", "new", "X86_64MachoTargetObjectFile", "(", ")", ";", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetLinux", "(", ")", ")", "return", "new", "X86LinuxTargetObjectFile", "(", ")", ";" ]
GCC
aarch64
CPP
next_suggestion
CPU
618,656
[ "gcc_assert", "(", "i", "<", "dest_op_info", "->", "n_chains", ")", ";" ]
[ "for", "(", "chain", "=", "head", "->", "first", ";", "chain", ";", "chain", "=", "chain", "->", "next_use", ")", "{", "fma_node", "*", "*", "fma_slot", ";", "if", "(", "!", "is_fmul_fmac_insn", "(", "chain", "->", "insn", ",", "true", ")", ")", "continue", ";", "if", "(", "chain", "->", "loc", "!=", "&", "SET_DEST", "(", "PATTERN", "(", "chain", "->", "insn", ")", ")", ")", "continue", ";", "if", "(", "chain", "->", "insn", "==", "insn", ")", "break", ";", "fma_slot", "=", "this", "->", "m_insn_fma_head_map", "->", "get", "(", "chain", "->", "insn", ")", ";", "if", "(", "fma_slot", "&&", "(", "*", "fma_slot", ")", "->", "get_children", "(", ")", ")", "forest", "=", "(", "*", "fma_slot", ")", "->", "get_forest", "(", ")", ";", "}", "if", "(", "chain", ")", "break", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,657
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgti_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
618,658
[ "::", "TargetCostKind", "CostKind", ")", "{" ]
[ "int", "ARMTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI" ]
LLVM
X86
CPP
next_suggestion
CPU
618,659
[ "}" ]
[ "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "xFGETSIGN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "xFGETSIGN", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
618,660
[ ")", ";" ]
[ "class", "addsub_shifted_imm", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "imm", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "AddSubImmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ",", "i32imm" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,661
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
GCC
arm
CPP
program_repair
CPU
618,662
[ "<FIXS>", "tree", "attributes", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]
[ "intarm_pe_valid_machine_decl_attribute", "(", "decl", ",", "attributes", ",", "attr", ",", "args", ")", "tree", "decl", ";", "<BUGS>", "tree", "attributes", ";", "<BUGE>", "tree", "attr", ";", "tree", "args", ";", "{" ]
GCC
arm
CPP
stmt_completion
CPU
618,663
[ "<STR_LIT>", "__builtin_neon_ti", "<STR_LIT>", ")", ";" ]
[ "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "intSI_type_node", ",", "<STR_LIT>", "__builtin_neon_si", "<STR_LIT>", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float_type_node", ",", "<STR_LIT>", "__builtin_neon_sf", "<STR_LIT>", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "intDI_type_node", ",", "<STR_LIT>", "__builtin_neon_di", "<STR_LIT>", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "double_type_node", ",", "<STR_LIT>", "__builtin_neon_df", "<STR_LIT>", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "intTI_type_node", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,664
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC
mips
CPP
stmt_completion
CPU
618,665
[ "(", ")", ";" ]
[ "df_analyze", "(", ")", ";", "if", "(", "TARGET_RELAX_PIC_CALLS", ")", "mips_annotate_pic_calls", "(", ")", ";", "if", "(", "mips_r10k_cache_barrier", "!=", "R10K_CACHE_BARRIER_NONE", ")", "r10k_insert_cache_barriers" ]
GCC
rx
MD
stmt_completion
CPU
618,666
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "{", "emit_insn", "(", "gen_xchg_mem", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", "," ]
LLVM
ARM64
TD
stmt_completion
CPU
618,667
[ "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
GCC
arm
MD
stmt_completion
CPU
618,668
[ "]", ")" ]
[ "(", "cond_exec", "(", "match_dup", "<NUM_LIT>", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "enum", "rtx_code", "rc", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,669
[ ")", ";" ]
[ "return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,670
[ ".", "addReg", "(", "MoveReg", ",", "getKillRegState", "(", "true", ")", ")", ")", ";" ]
[ "static", "void", "restoreCRs", "(", "bool", "is31", ",", "bool", "CR2Spilled", ",", "bool", "CR3Spilled", ",", "bool", "CR4Spilled", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "unsigned", "CSIIndex", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "PPCInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "unsigned", "MoveReg", "=", "PPC", "::", "R12", ";", "MBB", ".", "insert", "(", "MI", ",", "addFrameReference", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "PPC", "::", "LWZ", ")", ",", "MoveReg", ")", ",", "CSI", "[", "CSIIndex", "]", ".", "getFrameIdx", "(", ")", ")", ")", ";", "unsigned", "RestoreOp", "=", "PPC", "::", "MTOCRF", ";", "if", "(", "CR2Spilled", ")", "MBB", ".", "insert", "(", "MI", ",", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "RestoreOp", ")", ",", "PPC", "::", "CR2", ")", ".", "addReg", "(", "MoveReg", ",", "getKillRegState", "(", "!", "CR3Spilled", "&&", "!", "CR4Spilled", ")", ")", ")", ";", "if", "(", "CR3Spilled", ")", "MBB", ".", "insert", "(", "MI", ",", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "RestoreOp", ")", ",", "PPC", "::", "CR3", ")", ".", "addReg", "(", "MoveReg", ",", "getKillRegState", "(", "!", "CR4Spilled", ")", ")", ")", ";", "if", "(", "CR4Spilled", ")", "MBB", ".", "insert", "(", "MI", ",", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "RestoreOp", ")", ",", "PPC", "::", "CR4", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
618,671
[ "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "GetPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";" ]
[ "MCOperand", "X86MCInstLower", "::", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "<NUM_LIT>", ";", "MCSymbolRefExpr", "::", "VariantKind", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_NTPOFF", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTOFF", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,672
[ "}" ]
[ "def", "A2_pandtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
618,673
[ "OS", "<<", "*", "I", "<<", "'", "'", "<<", "*", "*", "I", "<<", "'", "\\n", "'", ";" ]
[ "void", "dump_node_container", "(", "raw_ostream", "&", "OS", ",", "const", "NodeContainer", "&", "S", ")", "{", "using", "const_iterator", "=", "typename", "NodeContainer", "::", "const_iterator", ";", "for", "(", "const_iterator", "I", "=", "S", ".", "begin", "(", ")", ",", "E", "=", "S", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")" ]
GCC
arm
CPP
code_generation
CPU
618,674
[ "machine_mode", "arm_select_dominance_cc_mode", "(", "rtx", "x", ",", "rtx", "y", ",", "HOST_WIDE_INT", "cond_or", ")", "{", "enum", "rtx_code", "cond1", ",", "cond2", ";", "int", "swapped", "=", "<NUM_LIT>", ";", "if", "(", "(", "arm_select_cc_mode", "(", "cond1", "=", "GET_CODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CCmode", ")", "||", "(", "arm_select_cc_mode", "(", "cond2", "=", "GET_CODE", "(", "y", ")", ",", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", "!=", "CCmode", ")", ")", "return", "CCmode", ";", "if", "(", "cond_or", "==", "DOM_CC_NX_OR_Y", ")", "cond1", "=", "reverse_condition", "(", "cond1", ")", ";", "if", "(", "cond1", "!=", "cond2", "&&", "!", "comparison_dominates_p", "(", "cond1", ",", "cond2", ")", "&&", "(", "swapped", "=", "<NUM_LIT>", ",", "!", "comparison_dominates_p", "(", "cond2", ",", "cond1", ")", ")", ")", "return", "CCmode", ";", "if", "(", "swapped", ")", "std", "::", "swap", "(", "cond1", ",", "cond2", ")", ";", "switch", "(", "cond1", ")", "{", "case", "EQ", ":", "if", "(", "cond_or", "==", "DOM_CC_X_AND_Y", ")", "return", "CC_DEQmode", ";", "switch", "(", "cond2", ")", "{", "case", "EQ", ":", "return", "CC_DEQmode", ";", "case", "LE", ":", "return", "CC_DLEmode", ";", "case", "LEU", ":", "return", "CC_DLEUmode", ";", "case", "GE", ":", "return", "CC_DGEmode", ";", "case", "GEU", ":", "return", "CC_DGEUmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "LT", ":", "if", "(", "cond_or", "==", "DOM_CC_X_AND_Y", ")", "return", "CC_DLTmode", ";", "switch", "(", "cond2", ")", "{", "case", "LT", ":", "return", "CC_DLTmode", ";", "case", "LE", ":", "return", "CC_DLEmode", ";", "case", "NE", ":", "return", "CC_DNEmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "GT", ":", "if", "(", "cond_or", "==", "DOM_CC_X_AND_Y", ")", "return", "CC_DGTmode", ";", "switch", "(", "cond2", ")", "{", "case", "GT", ":", "return", "CC_DGTmode", ";", "case", "GE", ":", "return", "CC_DGEmode", ";", "case", "NE", ":", "return", "CC_DNEmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "LTU", ":", "if", "(", "cond_or", "==", "DOM_CC_X_AND_Y", ")", "return", "CC_DLTUmode", ";", "switch", "(", "cond2", ")", "{", "case", "LTU", ":", "return", "CC_DLTUmode", ";", "case", "LEU", ":", "return", "CC_DLEUmode", ";", "case", "NE", ":", "return", "CC_DNEmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "GTU", ":", "if", "(", "cond_or", "==", "DOM_CC_X_AND_Y", ")", "return", "CC_DGTUmode", ";", "switch", "(", "cond2", ")", "{", "case", "GTU", ":", "return", "CC_DGTUmode", ";", "case", "GEU", ":", "return", "CC_DGEUmode", ";", "case", "NE", ":", "return", "CC_DNEmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "case", "NE", ":", "gcc_assert", "(", "cond1", "==", "cond2", ")", ";", "return", "CC_DNEmode", ";", "case", "LE", ":", "gcc_assert", "(", "cond1", "==", "cond2", ")", ";", "return", "CC_DLEmode", ";", "case", "GE", ":", "gcc_assert", "(", "cond1", "==", "cond2", ")", ";", "return", "CC_DGEmode", ";", "case", "LEU", ":", "gcc_assert", "(", "cond1", "==", "cond2", ")", ";", "return", "CC_DLEUmode", ";", "case", "GEU", ":", "gcc_assert", "(", "cond1", "==", "cond2", ")", ";", "return", "CC_DGEUmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]
[ "Select", "a", "dominance", "comparison", "mode", "if", "possible", "for", "a", "test", "of", "the", "general", "form", "(", "OP", "(", "COND_OR", "(", "X", ")", "(", "Y", ")", ")", "(", "const_int", "0", ")", ")", ".", "We", "support", "three", "forms", ".", "COND_OR", "==", "DOM_CC_X_AND_Y", "=", ">", "(", "X", "&", "&", "Y", ")", "COND_OR", "==", "DOM_CC_NX_OR_Y", "=", ">", "(", "(", "!", "X", ")", "||", "Y", ")", "COND_OR", "==", "DOM_CC_X_OR_Y", "=", ">", "(", "X", "||", "Y", ")", "In", "all", "cases", "OP", "will", "be", "either", "EQ", "or", "NE", ",", "but", "we", "do", "n't", "need", "to", "know", "which", "here", ".", "If", "we", "are", "unable", "to", "support", "a", "dominance", "comparison", "we", "return", "CC", "mode", ".", "This", "will", "then", "fail", "to", "match", "for", "the", "RTL", "expressions", "that", "generate", "this", "call", "." ]
LLVM
PowerPC
TD
stmt_completion
CPU
618,675
[ "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTWCX", ",", "[", "]", ">", ",", "isRecordForm", ",", "Requires", "<", "[", "HasPartwordAtomics", "]", ">", ";" ]
[ "def", "STHCX", ":", "XForm_1_memOp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "gprc", ":", "$", "rS", ",", "memrr", ":", "$" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,676
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavguwr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_e4a7f9f0", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC
spu
CPP
program_repair
MPU
618,677
[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "compare_result", ",", "<FIXE>" ]
[ "{", "rtx", "target", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "reverse_test", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "compare_result", ",", "<BUGE>", "gen_rtx_NOT", "(", "comp_mode", ",", "compare_result", ")", ")", ")", ";", "if", "(", "GET_MODE", "(", "target", ")", "==", "SImode", "&&", "GET_MODE", "(", "compare_result", ")", "==", "HImode", ")", "emit_insn", "(", "gen_extendhisi2", "(", "target", ",", "compare_result", ")", ")", ";" ]
GCC
sh
CPP
next_suggestion
CPU
618,678
[ "if", "(", "t_reg_operand", "(", "s", ".", "set_src", ",", "VOIDmode", ")", "||", "negt_reg_operand", "(", "s", ".", "set_src", ",", "VOIDmode", ")", ")", "return", "extended_op", ";" ]
[ "else", "return", "NULL_RTX", ";", "if", "(", "GET_MODE", "(", "extended_op", ")", "!=", "SImode", ")", "return", "NULL_RTX", ";", "set_of_reg", "s", "=", "sh_find_set_of_reg", "(", "extended_op", ",", "insn", ",", "prev_nonnote_insn_bb", ")", ";", "if", "(", "s", ".", "set_src", "==", "NULL_RTX", ")", "return", "NULL_RTX", ";" ]
LLVM
ARM
CPP
program_repair
CPU
618,679
[ "<FIXS>", "}", "else", "if", "(", "Opc", "==", "ARM", "::", "tMOVr", ")", "{", "AFI", "->", "EHPrologueRemappedRegs", "[", "DstReg", "]", "=", "SrcReg", ";", "}", "else", "{", "<FIXE>" ]
[ "}", "else", "if", "(", "DstReg", "==", "ARM", "::", "SP", ")", "{", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported opcode for unwinding information", "<STR_LIT>", ")", ";", "<BUGS>", "}", "else", "{", "<BUGE>", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported opcode for unwinding information", "<STR_LIT>", ")", ";", "}" ]
GCC
rs6000
MD
next_suggestion
CPU
618,680
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
618,681
[ "_", "m64", "_", "_", "m2", ")", "{" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "m_psubusb", "(", "_", "_", "m64", "_", "_", "m1", ",", "_" ]
LLVM
Mips
CPP
next_suggestion
CPU
618,682
[ "Shift", ";" ]
[ "}", "if", "(", "!", "(", "MemCpySize", "=", "ByValSize", "-", "Offset", ")", ")", "return", ";", "if", "(", "Reg", "!=", "RegEnd", ")", "{", "assert", "(", "(", "ByValSize", "<", "Offset", "+", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Size of the remainder should be smaller than 8-byte.", "<STR_LIT>", ")", ";", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSize", "=", "<NUM_LIT>", ";", "Offset", "<", "ByValSize", ";", "LoadSize", "/", "=", "<NUM_LIT>", ")", "{", "unsigned", "RemSize", "=", "ByValSize", "-", "Offset", ";", "if", "(", "RemSize", "<", "LoadSize", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "ZEXTLOAD", ",", "dl", ",", "MVT", "::", "i64", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "MVT", "::", "getIntegerVT", "(", "LoadSize", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "OffsetDW", "=", "(", "Offset", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "unsigned", "Shamt", "=", "isLittle", "?", "OffsetDW", ":", "<NUM_LIT>", "-", "(", "OffsetDW", "+", "LoadSize", "*", "<NUM_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",", "MVT", "::", "i64", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "MVT", "::", "i32", ")", ")", ";", "Val", "=", "Val", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "i64", ",", "Val", ",", "Shift", ")", ":" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,683
[ ";" ]
[ "if", "(", "HwReg", ".", "IsSymbolic", ")", "{", "if", "(", "HwReg", ".", "Id", "==", "OPR_ID_UNSUPPORTED", ")", "{", "Error", "(", "HwReg", ".", "Loc", ",", "<STR_LIT>", "specified hardware register is not supported on this GPU", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "{", "if", "(", "!", "isValidHwreg", "(", "HwReg", ".", "Id", ")", ")", "{", "Error", "(", "HwReg", ".", "Loc", ",", "<STR_LIT>", "invalid code of hardware register: only 6-bit values are legal", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "isValidHwregOffset", "(", "Offset", ".", "Id", ")", ")", "{", "Error", "(", "Offset", ".", "Loc", ",", "<STR_LIT>", "invalid bit offset: only 5-bit values are legal", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isValidHwregWidth", "(", "Width", ".", "Id", ")", ")", "{", "Error", "(", "Width", ".", "Loc", ",", "<STR_LIT>", "invalid bitfield width: only values from 1 to 32 are legal", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true" ]
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
618,684
[ ":" ]
[ "ClusterPriority", "UAS", "::", "getClusterPriority", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "TMS320C64XInstrInfo", "::", "isFlexible", "(", "MI", ")", ")", "{", "return", "ClusterPriority", "(", "TMS320C64XInstrInfo", "::", "getSide", "(", "MI", ")", ")", ";", "}", "switch", "(", "PF", ")", "{", "case", "None" ]
GCC
loongarch
MD
next_suggestion
CPU
618,685
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
arm
MD
next_suggestion
CPU
618,686
[ ")" ]
[ "(", "match_operand", ":", "<", "VSI2QI", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DOT_US", ")", "(", "match_operand", ":", "VCVTI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
bfin
MD
stmt_completion
DSP
618,687
[ "<NUM_LIT>", ")" ]
[ "(", "REG_R2", "<NUM_LIT>", ")", "(", "REG_R3", "<NUM_LIT>", ")", "(", "REG_R4", "<NUM_LIT>", ")", "(", "REG_R5", "<NUM_LIT>", ")", "(", "REG_R6", "<NUM_LIT>", ")", "(", "REG_R7" ]
LLVM
X86
TD
program_repair
CPU
618,688
[ "<FIXS>", "PS", ",", "VEX", ",", "Requires", "[", "HasAVX", "]", ">", ";", "<FIXE>", "<FIXS>", "PS", ",", "VEX", ",", "VEX_L", ",", "Requires", "[", "HasAVX", "]", ">", ";", "<FIXE>", "<FIXS>", "PS", ",", "Requires", "[", "UseSSE2", "]", ">", ";", "<FIXE>" ]
[ "defm", "VCVTDQ2PS", ":", "sse12_cvt_p", "<NUM_LIT>", ",", "VR128", ",", "VR128", ",", "i128mem", ",", "<STR_LIT>", ",", "SSEPackedSingle", ",", "SSE_CVT_PS", ">", ",", "<BUGS>", "TB", ",", "VEX", ",", "Requires", "[", "HasAVX", "]", ">", ";", "<BUGE>", "defm", "VCVTDQ2PSY", ":", "sse12_cvt_p", "<NUM_LIT>", ",", "VR256", ",", "VR256", ",", "i256mem", ",", "<STR_LIT>", ",", "SSEPackedSingle", ",", "SSE_CVT_PS", ">", ",", "<BUGS>", "TB", ",", "VEX", ",", "VEX_L", ",", "Requires", "[", "HasAVX", "]", ">", ";", "<BUGE>", "defm", "CVTDQ2PS", ":", "sse12_cvt_p", "<NUM_LIT>", ",", "VR128", ",", "VR128", ",", "i128mem", ",", "<STR_LIT>", ",", "SSEPackedSingle", ",", "SSE_CVT_PS", ">", ",", "<BUGS>", "TB", ",", "Requires", "[", "UseSSE2", "]", ">", ";", "<BUGE>", "let", "Predicates", "=", "[", "UseAVX", "]", "in", "{", "def", ":", "InstAlias", "<STR_LIT>", "," ]
LLVM
X86
CPP
next_suggestion
CPU
618,689
[ "}" ]
[ "unsigned", "Op", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Op", ")", "{", "default", ":", "return", "Op", ";", "case", "X86", "::", "JCC_1", ":", "return", "(", "is16BitMode", ")", "?", "X86", "::", "JCC_2", ":", "X86", "::", "JCC_4", ";", "case", "X86", "::", "JMP_1", ":", "return", "(", "is16BitMode", ")", "?", "X86", "::", "JMP_2", ":", "X86", "::", "JMP_4", ";", "}" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
618,690
[ "}" ]
[ "Even", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Is32Bit", ")", ",", "DL", ",", "VT", ",", "Result", ")", ";", "Odd", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Is32Bit", ")", ",", "DL", ",", "VT", ",", "Result", ")", ";" ]
GCC
nds32
CPP
next_suggestion
CPU
618,691
[ "}" ]
[ "emit_insn", "(", "gen_pkbbsi_1", "(", "value4word", ",", "tmp", ",", "tmp", ")", ")", ";", "}", "else", "{", "rtx", "tmp1", ",", "tmp2", ",", "tmp3", ",", "tmp4", ";", "tmp1", "=", "expand_binop", "(", "SImode", ",", "and", "_", "optab", ",", "value", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "tmp2", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "tmp1", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "tmp3", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "tmp1", ",", "tmp2", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "tmp4", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "tmp3", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "value4word", ",", "tmp3", ",", "tmp4", ")", ")", ";", "}", "}", "return", "value4word", ";" ]
GCC
mips
MD
next_suggestion
CPU
618,692
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "if", "(", "BYTES_BIG_ENDIAN", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
mcore
MD
next_suggestion
MPU
618,693
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,694
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]" ]
LLVM
AArch64
TD
stmt_completion
CPU
618,695
[ "Rd", ",", "V64", ":", "$", "Rn", ",", "V64", ":", "$", "Rm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v2i64", "(", "opnode", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "v2i32", "V64", ":", "$", "Rm", ")", ")", ")", ",", "(", "INST2S", "V128", ":", "$" ]
LLVM
X86
CPP
stmt_completion
CPU
618,696
[ "(", ")", ";" ]
[ "return", "is64Bit", "(", ")", "&&", "!", "isTargetNaCl" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
618,697
[ "return", "CALL_INDIRECT_F32", ";" ]
[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "using", "namespace", "WebAssembly", ";", "case", "PCALL_INDIRECT_VOID", ":", "return", "CALL_INDIRECT_VOID", ";", "case", "PCALL_INDIRECT_I32", ":", "return", "CALL_INDIRECT_I32", ";", "case", "PCALL_INDIRECT_I64", ":", "return", "CALL_INDIRECT_I64", ";", "case", "PCALL_INDIRECT_F32", ":" ]
LLVM
AArch64
CPP
stmt_completion
CPU
618,698
[ "SVEStackSize", ";" ]
[ "int64_t", "NumBytes", "=", "IsFunclet", "?", "getWinEHFuncletFrameSize", "(", "MF", ")", ":", "MFI", ".", "getStackSize", "(", ")", ";", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "uint64_t", "ArgumentPopSize", "=", "getArgumentPopSize", "(", "MF", ",", "MBB", ")", ";", "auto", "Cleanup", "=", "make_scope_exit", "(", "[", "&", "]", "{", "InsertReturnAddressAuth", "(", "MF", ",", "MBB", ")", ";", "}", ")", ";", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "IsWin64", ",", "IsFunclet", ")", ";", "uint64_t", "AfterCSRPopSize", "=", "ArgumentPopSize", ";", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", ")", "AFI", "->", "setLocalStackSize", "(", "NumBytes", "-", "PrologueSaveSize", ")", ";", "bool", "CombineSPBump", "=", "shouldCombineCSRLocalStackBumpInEpilogue", "(", "MBB", ",", "NumBytes", ")", ";", "if", "(", "!", "CombineSPBump", "&&", "PrologueSaveSize", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "Pop", "=", "std", "::", "prev", "(", "MBB", ".", "getFirstTerminator", "(", ")", ")", ";", "while", "(", "AArch64InstrInfo", "::", "isSEHInstruction", "(", "*", "Pop", ")", ")", "Pop", "=", "std", "::", "prev", "(", "Pop", ")", ";", "const", "MachineOperand", "&", "OffsetOp", "=", "Pop", "->", "getOperand", "(", "Pop", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "OffsetOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "convertCalleeSaveRestoreToSPPrePostIncDec", "(", "MBB", ",", "Pop", ",", "DL", ",", "TII", ",", "PrologueSaveSize", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ",", "false", ")", ";", "else", "{", "AfterCSRPopSize", "+=", "PrologueSaveSize", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Begin", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "LastPopI", "!=", "Begin", ")", "{", "--", "LastPopI", ";", "if", "(", "!", "LastPopI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", "||", "IsSVECalleeSave", "(", "LastPopI", ")", ")", "{", "++", "LastPopI", ";", "break", ";", "}", "else", "if", "(", "CombineSPBump", ")", "fixupCalleeSaveRestoreStackOffset", "(", "*", "LastPopI", ",", "AFI", "->", "getLocalStackSize", "(", ")", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "HasWinCFI", "=", "true", ";", "BuildMI", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "const", "StackOffset", "&", "SVEStackSize", "=", "getSVEStackSize", "(", "MF", ")", ";", "if", "(", "CombineSPBump", ")", "{", "assert", "(", "!", "SVEStackSize", "&&", "<STR_LIT>", "Cannot combine SP bump with SVE", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "NumBytes", "+", "(", "int64_t", ")", "AfterCSRPopSize", ",", "MVT", "::", "i8", "}", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ",", "false", ",", "NeedsWinCFI", ",", "&", "HasWinCFI", ")", ";", "if", "(", "NeedsWinCFI", "&&", "HasWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", ";", "}", "NumBytes", "-=", "PrologueSaveSize", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Negative stack allocation size!?", "<STR_LIT>", ")", ";", "StackOffset", "DeallocateBefore", "=", "{", "}", ",", "DeallocateAfter", "=" ]
LLVM
ECLair
TD
next_suggestion
MPU
618,699
[ "}" ]
[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "!", "strconcat", "(", "<STR_LIT>", ",", "Name", ")", ";" ]