Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
sequencelengths
0
2.32k
Input
sequencelengths
1
1.02k
GCC
nios2
MD
next_suggestion
MPU
618,500
[ "return", "<STR_LIT>" ]
[ "[", "(", "set", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "RA_REGNO", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REGNO", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,501
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "Enc_2e1979", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
618,502
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
618,503
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
618,504
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";" ]
[ "return", ";", "}", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ":", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";" ]
LLVM
MOS
CPP
next_suggestion
MPU
618,505
[ "}" ]
[ "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Success", ")", "{", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "Opcode", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "LHS", ")", ".", "add", "(", "Addr", ")", ".", "addUse", "(", "Idx", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Instr", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Could not constrain absolute indexed logical instruction.", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Register", "IndirAddr", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GAnd", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdIndirIdx", "(", "MI", ",", "IndirAddr", ",", "Idx", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GXor", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdIndirIdx", "(", "MI", ",", "IndirAddr", ",", "Idx", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Success", "=", "mi_match", "(", "Dst", ",", "MRI", ",", "m_GOr", "(", "m_Reg", "(", "LHS", ")", ",", "m_all_of", "(", "m_MInstr", "(", "Load", ")", ",", "m_FoldedLdIndirIdx", "(", "MI", ",", "IndirAddr", ",", "Idx", ",", "AA", ")", ")", ")", ")", ";", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Success", ")", "{", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "Opcode", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "IndirAddr", ")", ".", "addUse", "(", "Idx", ")", ".", "cloneMemRefs", "(", "*", "Load", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Instr", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Could not constrain absolute indexed logical instruction.", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";" ]
GCC
i386
MD
program_repair
CPU
618,506
[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "[", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VEC_GATHER_IDXSI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSIBADDR", ")", "]", ")", "(", "unspec", ":", "VI48F" ]
LLVM
X86
CPP
next_suggestion
CPU
618,507
[ "}" ]
[ "if", "(", "InVT", "==", "MVT", "::", "v16i8", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", ",", "DL", ",", "MVT", "::", "v8i32", ",", "In", ")", ";", "Hi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "DL", ",", "In", ",", "In", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", ",", "DL", ",", "MVT", "::", "v8i32", ",", "Hi", ")", ";", "}", "else", "{", "assert", "(", "InVT", "==", "MVT", "::", "v16i16", "&&", "<STR_LIT>", "Unexpected VT!", "<STR_LIT>", ")", ";", "Lo", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "Hi", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "}", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "v8i1", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "v8i1", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "MVT", "EltVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "MVT", "::", "i32", ":", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>", "/", "NumElts", ")", ";", "MVT", "ExtVT", "=", "MVT", "::", "getVectorVT", "(", "EltVT", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "ExtVT", ",", "In", ")", ";", "InVT", "=", "ExtVT", ";", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "}", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "InVT", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "hasDQI", "(", ")", ")", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ",", "In", ",", "ISD", "::", "SETGT", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ",", "ISD", "::", "SETNE", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
618,508
[ "if", "(", "BFIChunks", ">", "OrChunks", ")", "return", "false", ";" ]
[ "return", "false", ";", "}", "int", "LSB", "=", "countTrailingOnes", "(", "NotKnownZero", ")", ";", "int", "Width", "=", "BitWidth", "-", "APInt", "(", "BitWidth", ",", "NotKnownZero", ")", ".", "countPopulation", "(", ")", ";", "unsigned", "ImmR", "=", "(", "BitWidth", "-", "LSB", ")", "%", "BitWidth", ";", "unsigned", "ImmS", "=", "Width", "-", "<NUM_LIT>", ";", "bool", "IsBFI", "=", "LSB", "!=", "<NUM_LIT>", ";", "uint64_t", "BFIImm", "=", "OrImm", ">>", "LSB", ";", "if", "(", "IsBFI", "&&", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "BFIImm", ",", "BitWidth", ")", ")", "{", "unsigned", "OrChunks", "=", "<NUM_LIT>", ",", "BFIChunks", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "Shift", "<", "BitWidth", ";", "Shift", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "(", "OrImm", ">>", "Shift", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "++", "OrChunks", ";", "if", "(", "(", "(", "BFIImm", ">>", "Shift", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "++", "BFIChunks", ";", "}" ]
GCC
mn10300
MD
stmt_completion
MPU
618,509
[ "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "clobber", "(", "reg", ":", "CC", "CC_REG", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "SI", "(" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,510
[ "return", "Action", "==", "TargetLoweringBase", "::", "TypeWidenVector", ";" ]
[ "assert", "(", "VecTy", "->", "isVectorTy", "(", ")", ")", ";", "if", "(", "!", "cast", "<", "VectorType", ">", "(", "VecTy", ")", "->", "getElementType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "EVT", "VecVT", "=", "EVT", "::", "getEVT", "(", "VecTy", ")", ";", "if", "(", "!", "VecVT", ".", "isSimple", "(", ")", "||", "VecVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ST", ".", "isHVXVectorType", "(", "VecVT", ".", "getSimpleVT", "(", ")", ")", ")", "return", "true", ";", "auto", "Action", "=", "TLI", ".", "getPreferredVectorAction", "(", "VecVT", ")", ";" ]
LLVM
X86
CPP
program_repair
CPU
618,511
[ "<FIXS>", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ";", "<FIXE>" ]
[ "X86JITInfo", "JITInfo", ";", "public", ":", "X86_32TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "M", ",", "<BUGS>", "const", "std", "::", "string", "&", "FS", ")", ";", "<BUGE>", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{", "return", "&", "DataLayout", ";", "}", "virtual", "const", "X86TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{", "return", "&", "TLInfo", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,512
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_loadbzw4_pbr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_7eee72", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,513
[ "U", ";" ]
[ "ShrinkWrapDisabled", "=" ]
GCC
rs6000
MD
next_suggestion
CPU
618,514
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "(", "ne", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "P", "(", "plus", ":", "P", "(", "not", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "reg", ":", "P", "CA_REGNO", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "P", "CA_REGNO", ")", ")", "]", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "rs6000_emit_eqne", "(", "<", "MODE", ">", "mode", "," ]
LLVM
R600
CPP
stmt_completion
GPU
618,515
[ "!", "SlotedSU", ")", "{" ]
[ "SUnit", "*", "SlotedSU", "=", "PopInst", "(", "AvailableAlus", "[", "IndexToID", "[", "Slot", "]", "]", ")", ";", "SUnit", "*", "UnslotedSU", "=", "PopInst", "(", "AvailableAlus", "[", "AluAny", "]", ")", ";", "if", "(", "!", "UnslotedSU", ")", "{", "return", "SlotedSU", ";", "}", "else", "if", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
618,516
[ ")", "return", "<STR_LIT>", "w", "<STR_LIT>", ";" ]
[ "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "<STR_LIT>", "r", "<STR_LIT>", ";", "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "return", "<STR_LIT>", "w", "<STR_LIT>", ";", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")" ]
GCC
arm
CPP
code_generation
CPU
618,517
[ "static", "void", "build_one", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode_suffix_id", ",", "unsigned", "int", "ti", ",", "unsigned", "int", "pi", ",", "bool", "preserve_user_namespace", ",", "bool", "force_direct_overloads", ")", "{", "auto_vec", "<", "tree", ",", "<NUM_LIT>", ">", "argument_types", ";", "function_instance", "instance", "(", "group", ".", "base_name", ",", "*", "group", ".", "base", ",", "*", "group", ".", "shape", ",", "mode_suffix_id", ",", "group", ".", "types", "[", "ti", "]", ",", "group", ".", "preds", "[", "pi", "]", ")", ";", "tree", "return_type", "=", "parse_signature", "(", "instance", ",", "signature", ",", "argument_types", ",", "<NUM_LIT>", ")", ";", "apply_predication", "(", "instance", ",", "return_type", ",", "argument_types", ")", ";", "b", ".", "add_unique_function", "(", "instance", ",", "return_type", ",", "argument_types", ",", "preserve_user_namespace", ",", "group", ".", "requires_float", ",", "force_direct_overloads", ")", ";", "}" ]
[ "Add", "one", "function", "instance", "for", "GROUP", ",", "using", "operand", "suffix", "at", "index", "OI", ",", "mode", "suffix", "at", "index", "PAIR", "&", "&", "bi", "and", "predication", "suffix", "at", "index", "pred_idx", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
618,518
[ "GPR64common", ",", "SP", ")", ">", "{" ]
[ "def", "GPR64sp", ":", "RegisterClass", "<", "<STR_LIT>", ",", "[", "i64", "]", ",", "<NUM_LIT>", ",", "(", "add" ]
GCC
m68k
MD
next_suggestion
MPU
618,519
[ "(", "const_int", "<NUM_LIT>", ")", "]" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,520
[ "}" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
618,521
[ "return", "true", ";" ]
[ "switch", "(", "Func", ")", "{", "default", ":", "return", "true", ";", "case", "LibFunc_copysign", ":", "case", "LibFunc_copysignf", ":", "continue", ";", "case", "LibFunc_copysignl", ":", "return", "true", ";", "case", "LibFunc_fabs", ":", "case", "LibFunc_fabsf", ":", "case", "LibFunc_fabsl", ":", "continue", ";", "case", "LibFunc_sqrt", ":", "case", "LibFunc_sqrtf", ":", "case", "LibFunc_sqrtl", ":", "Opcode", "=", "ISD", "::", "FSQRT", ";", "break", ";", "case", "LibFunc_floor", ":", "case", "LibFunc_floorf", ":", "case", "LibFunc_floorl", ":", "Opcode", "=", "ISD", "::", "FFLOOR", ";", "break", ";", "case", "LibFunc_nearbyint", ":", "case", "LibFunc_nearbyintf", ":", "case", "LibFunc_nearbyintl", ":", "Opcode", "=", "ISD", "::", "FNEARBYINT", ";", "break", ";", "case", "LibFunc_ceil", ":", "case", "LibFunc_ceilf", ":", "case", "LibFunc_ceill", ":", "Opcode", "=", "ISD", "::", "FCEIL", ";", "break", ";", "case", "LibFunc_rint", ":", "case", "LibFunc_rintf", ":", "case", "LibFunc_rintl", ":", "Opcode", "=", "ISD", "::", "FRINT", ";", "break", ";", "case", "LibFunc_round", ":", "case", "LibFunc_roundf", ":", "case", "LibFunc_roundl", ":", "Opcode", "=", "ISD", "::", "FROUND", ";", "break", ";", "case", "LibFunc_trunc", ":", "case", "LibFunc_truncf", ":", "case", "LibFunc_truncl", ":", "Opcode", "=", "ISD", "::", "FTRUNC", ";", "break", ";", "case", "LibFunc_fmin", ":", "case", "LibFunc_fminf", ":", "case", "LibFunc_fminl", ":", "Opcode", "=", "ISD", "::", "FMINNUM", ";", "break", ";", "case", "LibFunc_fmax", ":", "case", "LibFunc_fmaxf", ":", "case", "LibFunc_fmaxl", ":", "Opcode", "=", "ISD", "::", "FMAXNUM", ";", "break", ";", "}", "}", "if", "(", "Opcode", ")", "{", "EVT", "EVTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "EVTy", "==", "MVT", "::", "Other", ")", "return", "true", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "Opcode", ",", "EVTy", ")", ")", "continue", ";", "else", "if", "(", "EVTy", ".", "isVector", "(", ")", "&&", "TLI", "->", "isOperationLegalOrCustom", "(", "Opcode", ",", "EVTy", ".", "getScalarType", "(", ")", ")", ")", "continue", ";", "return", "true", ";", "}", "}", "return", "true", ";", "}", "else", "if", "(", "(", "J", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", "||", "J", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "isPPC_FP128Ty", "(", ")", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "isa", "<", "FCmpInst", ">", "(", "J", ")", "&&", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "(", "isa", "<", "FPTruncInst", ">", "(", "J", ")", "||", "isa", "<", "FPExtInst", ">", "(", "J", ")", ")", "&&", "(", "cast", "<", "CastInst", ">", "(", "J", ")", "->", "getSrcTy", "(", ")", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", "||", "cast", "<", "CastInst", ">", "(", "J", ")", "->", "getDestTy", "(", ")", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "isa", "<", "UIToFPInst", ">", "(", "J", ")", "||", "isa", "<", "SIToFPInst", ">", "(", "J", ")", "||", "isa", "<", "FPToUIInst", ">", "(", "J", ")", "||", "isa", "<", "FPToSIInst", ">", "(", "J", ")", ")", "{", "CastInst", "*", "CI", "=", "cast", "<", "CastInst", ">", "(", "J", ")", ";", "if", "(", "CI", "->", "getSrcTy", "(", ")", "->", "getScalarType", "(", ")", "->", "isPPC_FP128Ty", "(", ")", "||", "CI", "->", "getDestTy", "(", ")", "->", "getScalarType", "(", ")", "->", "isPPC_FP128Ty", "(", ")", "||", "isLargeIntegerTy", "(", "!", "TM", ".", "isPPC64", "(", ")", ",", "CI", "->", "getSrcTy", "(", ")", "->", "getScalarType", "(", ")", ")", "||", "isLargeIntegerTy", "(", "!", "TM", ".", "isPPC64", "(", ")", ",", "CI", "->", "getDestTy", "(", ")", "->", "getScalarType", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "isLargeIntegerTy", "(", "!", "TM", ".", "isPPC64", "(", ")", ",", "J", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "&&", "(", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "UDiv", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SDiv", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "URem", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SRem", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "!", "TM", ".", "isPPC64", "(", ")", "&&", "isLargeIntegerTy", "(", "false", ",", "J", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "&&", "(", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "AShr", "||", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "LShr", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "isa", "<", "IndirectBrInst", ">", "(", "J", ")", "||", "isa", "<", "InvokeInst", ">", "(", "J", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "SwitchInst", "*", "SI", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "J", ")", ")", "{", "if", "(", "SI", "->", "getNumCases", "(", ")", "+", "<NUM_LIT>", ">=", "(", "unsigned", ")", "TLI", "->", "getMinimumJumpTableEntries", "(", ")", ")", "return", "true", ";", "}", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FRem", ")", "return", "true", ";", "if", "(", "ST", "->", "useSoftFloat", "(", ")", ")", "{", "switch", "(", "J", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::", "FDiv", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "FCmp", ":" ]
GCC
arm
CPP
code_generation
CPU
618,522
[ "static", "bool", "arm_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tlscall", ")", "return", "true", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_BASE", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_UNIFIED", ")", ")", "return", "true", ";", "}", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "UNSPEC_VOLATILE", "&&", "(", "XINT", "(", "src", ",", "<NUM_LIT>", ")", "==", "VUNSPEC_LL", "||", "XINT", "(", "src", ",", "<NUM_LIT>", ")", "==", "VUNSPEC_LAX", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}" ]
[ "Must", "not", "copy", "any", "rtx", "that", "uses", "a", "pc-relative", "address", "." ]
LLVM
X86
CPP
next_suggestion
CPU
618,523
[ "}" ]
[ "bool", "isPICStyleGOT", "(", ")", "const", "{", "return", "PICStyle", "==", "PICStyles", "::", "Style", "::", "GOT", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,524
[ "addLiveOut", "(", "Reg", ")", ";" ]
[ "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "!", "Region", "->", "contains", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Add LiveOut (Region ", "<STR_LIT>", "<<", "(", "void", "*", ")", "Region", "<<", "<STR_LIT>", "): ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,525
[ "}" ]
[ "static", "inline", "bool", "isMinSize", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";" ]
LLVM
ARM
CPP
program_repair
CPU
618,526
[ "<FIXS>", "Mnemonic", "==", "<STR_LIT>", "vrsqrts", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "srs", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "movs", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "<FIXE>" ]
[ "Mnemonic", "==", "<STR_LIT>", "mrs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "smmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vabs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vcls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vmrs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vnmls", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vqabs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "vrecps", "<STR_LIT>", "||", "<BUGS>", "Mnemonic", "==", "<STR_LIT>", "vrsqrts", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "movs", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "<BUGE>", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}" ]
LLVM
ARM
TD
next_suggestion
CPU
618,527
[ "}" ]
[ "class", "VST1D4", "<", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "Operand", "AddrMode", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "VecListFourD", ":", "$", "Vd", ")", ",", "IIC_VST1x4", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST4", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,528
[ "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "NewSRsrc", ")", ".", "addReg", "(", "Zero64", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "SRsrcFormatLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "SRsrcFormatHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";" ]
[ "Register", "NewSRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "uint64_t", "RsrcDataFormat", "=", "TII", ".", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "Zero64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SRsrcFormatLo", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SRsrcFormatHi", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "<NUM_LIT>", ")", ";" ]
GCC
arm
MD
stmt_completion
CPU
618,529
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
618,530
[ ")", "const", "override", "{" ]
[ "const", "DirectXInstrInfo", "*", "getInstrInfo", "(" ]
GCC
rl78
CPP
code_generation
MPU
618,531
[ "static", "void", "rl78_note_reg_set", "(", "char", "*", "dead", ",", "rtx", "d", ",", "rtx", "insn", ")", "{", "int", "r", ",", "i", ";", "bool", "is_dead", ";", "if", "(", "GET_CODE", "(", "d", ")", "==", "MEM", ")", "rl78_note_reg_uses", "(", "dead", ",", "XEXP", "(", "d", ",", "<NUM_LIT>", ")", ",", "insn", ")", ";", "if", "(", "GET_CODE", "(", "d", ")", "!=", "REG", ")", "return", ";", "r", "=", "REGNO", "(", "d", ")", ";", "is_dead", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "d", ")", ")", ";", "i", "++", ")", "if", "(", "!", "dead", "[", "r", "+", "i", "]", ")", "is_dead", "=", "false", ";", "if", "(", "is_dead", ")", "add_reg_note", "(", "insn", ",", "REG_UNUSED", ",", "gen_rtx_REG", "(", "GET_MODE", "(", "d", ")", ",", "r", ")", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "note set reg %d size %d\\n", "<STR_LIT>", ",", "r", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "d", ")", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "d", ")", ")", ";", "i", "++", ")", "dead", "[", "r", "+", "i", "]", "=", "<NUM_LIT>", ";", "}" ]
[ "Like", "the", "previous", "function", ",", "but", "scan", "for", "SETs", "instead", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,532
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";" ]
GCC
mcore
CPP
code_generation
MPU
618,533
[ "static", "const", "char", "*", "output_inline_const", "(", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "int", "x", "=", "<NUM_LIT>", ",", "y", "=", "<NUM_LIT>", ";", "int", "trick_no", ";", "rtx", "out_operands", "[", "<NUM_LIT>", "]", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "char", "load_op", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "dst_fmt", ";", "int", "value", ";", "value", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "trick_no", "=", "try_constant_tricks", "(", "value", ",", "&", "x", ",", "&", "y", ")", ";", "gcc_assert", "(", "trick_no", "!=", "<NUM_LIT>", ")", ";", "if", "(", "trick_no", "==", "<NUM_LIT>", ")", "x", "=", "value", ";", "out_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "out_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "x", ")", ";", "if", "(", "trick_no", ">", "<NUM_LIT>", ")", "out_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "y", ")", ";", "if", "(", "mode", "==", "DImode", "&&", "(", "!", "TARGET_LITTLE_END", ")", ")", "dst_fmt", "=", "<STR_LIT>", "%R0", "<STR_LIT>", ";", "else", "dst_fmt", "=", "<STR_LIT>", "%0", "<STR_LIT>", ";", "if", "(", "x", ">=", "<NUM_LIT>", "&&", "x", "<=", "<NUM_LIT>", ")", "sprintf", "(", "load_op", ",", "<STR_LIT>", "movi\\t%s,%%1", "<STR_LIT>", ",", "dst_fmt", ")", ";", "else", "if", "(", "(", "x", "&", "(", "x", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "sprintf", "(", "load_op", ",", "<STR_LIT>", "bgeni\\t%s,%%P1", "<STR_LIT>", ",", "dst_fmt", ")", ";", "else", "if", "(", "(", "x", "&", "(", "x", "+", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "sprintf", "(", "load_op", ",", "<STR_LIT>", "bmaski\\t%s,%%N1", "<STR_LIT>", ",", "dst_fmt", ")", ";", "else", "sprintf", "(", "load_op", ",", "<STR_LIT>", "BADMOVI\\t%s,%%1", "<STR_LIT>", ",", "dst_fmt", ")", ";", "switch", "(", "trick_no", ")", "{", "case", "<NUM_LIT>", ":", "strcpy", "(", "buf", ",", "load_op", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tnot\\t%s\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\taddi\\t%s,%%2\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tsubi\\t%s,%%2\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\trsubi\\t%s,%%2\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tbseti\\t%s,%%P2\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tbclri\\t%s,%%Q2\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\trotli\\t%s,%%2\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tlsli\\t%s,%%2\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tixh\\t%s,%s\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\n\\tixw\\t%s,%s\\t// %d 0x%x", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "dst_fmt", ",", "value", ",", "value", ")", ";", "break", ";", "default", ":", "return", "<STR_LIT>", "<STR_LIT>", ";", "}", "output_asm_insn", "(", "buf", ",", "out_operands", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]
[ "Output", "an", "inline", "constant", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,534
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "def", "A2_vabshsat", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
code_generation
CPU
618,535
[ "std", "::", "optional", "<", "Value", "*", ">", "AArch64TTIImpl", "::", "simplifyDemandedVectorEltsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "OrigDemandedElts", ",", "APInt", "&", "UndefElts", ",", "APInt", "&", "UndefElts2", ",", "APInt", "&", "UndefElts3", ",", "std", "::", "function", "<", "void", "(", "Instruction", "*", ",", "unsigned", ",", "APInt", ",", "APInt", "&", ")", ">", "SimplifyAndSetOp", ")", "const", "{", "switch", "(", "II", ".", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_fcvtxn", ":", "case", "Intrinsic", "::", "aarch64_neon_rshrn", ":", "case", "Intrinsic", "::", "aarch64_neon_sqrshrn", ":", "case", "Intrinsic", "::", "aarch64_neon_sqrshrun", ":", "case", "Intrinsic", "::", "aarch64_neon_sqshrn", ":", "case", "Intrinsic", "::", "aarch64_neon_sqshrun", ":", "case", "Intrinsic", "::", "aarch64_neon_sqxtn", ":", "case", "Intrinsic", "::", "aarch64_neon_sqxtun", ":", "case", "Intrinsic", "::", "aarch64_neon_uqrshrn", ":", "case", "Intrinsic", "::", "aarch64_neon_uqshrn", ":", "case", "Intrinsic", "::", "aarch64_neon_uqxtn", ":", "SimplifyAndSetOp", "(", "&", "II", ",", "<NUM_LIT>", ",", "OrigDemandedElts", ",", "UndefElts", ")", ";", "break", ";", "}", "return", "std", "::", "nullopt", ";", "}" ]
[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,536
[ "<NUM_LIT>", ")", ";" ]
[ "void", "AMDGPUInstructionSelector", "::", "renderExtractSLC", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "OpIdx", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "expected to match an immediate operand", "<STR_LIT>", ")", ";", "MIB", ".", "addImm", "(", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", "&" ]
LLVM
ARM64
TD
next_suggestion
CPU
618,537
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
618,538
[ "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]
[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC
mips
MD
stmt_completion
CPU
618,539
[ ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "any_shift", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "any_shift", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,540
[ "}" ]
[ "default", ":", "return", "false", ";", "case", "AMDGPU", "::", "MOV", ":", "case", "AMDGPU", "::", "MOV_IMM_F32", ":", "case", "AMDGPU", "::", "MOV_IMM_I32", ":", "return", "true", ";", "}" ]
GCC
stormy16
MD
stmt_completion
CPU
618,541
[ ")", ")", ")" ]
[ "(", "if_then_else", "(", "ne", ":", "HI", "(", "and", ":", "HI", "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc" ]
GCC
avr
MD
next_suggestion
MPU
618,542
[ "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", ")", "]" ]
[ "(", "clobber", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ge", "(", "reg", ":", "CC", "REG_CC", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,543
[ "=", "<NUM_LIT>", ";" ]
[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]
GCC
alpha
CPP
code_generation
MPU
618,544
[ "int", "direct_return", "(", ")", "{", "return", "(", "!", "TARGET_ABI_OPEN_VMS", "&&", "!", "TARGET_ABI_UNICOSMK", "&&", "reload_completed", "&&", "alpha_sa_size", "(", ")", "==", "<NUM_LIT>", "&&", "get_frame_size", "(", ")", "==", "<NUM_LIT>", "&&", "current_function_outgoing_args_size", "==", "<NUM_LIT>", "&&", "current_function_pretend_args_size", "==", "<NUM_LIT>", ")", ";", "}" ]
[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]
LLVM
ARM
TD
stmt_completion
CPU
618,545
[ "<NUM_LIT>", ",", "i32", ">", ",", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", "]", ">", ";" ]
[ "def", "SDT_ARMStructByVal", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", ",", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", ",", "SDTCisVT", "<" ]
LLVM
Sparc
CPP
stmt_completion
CPU
618,546
[ ",", "DAG", ",", "Subtarget", ")", ";" ]
[ "static", "SDValue", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "SparcSubtarget", "*", "Subtarget", ")", "{", "uint64_t", "depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "getFRAMEADDR", "(", "depth", ",", "Op" ]
LLVM
ARM
TD
stmt_completion
CPU
618,547
[ ":", "$", "Vd", ",", "(", "v4i32", "(", "NEONvbicImm", "QPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{" ]
[ "def", "VBICiv4i32", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "?", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI32", ":", "$", "SIMM", ",", "QPR", ":", "$", "src", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR" ]
LLVM
Mips
CPP
stmt_completion
CPU
618,548
[ "::", "i32", ",", "HiPart", ",", "Lo", ")", ";" ]
[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "CP", ")", ";", "ResNode", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT" ]
LLVM
AArch64
TD
stmt_completion
CPU
618,549
[ "GPR64", ":", "$", "Rm", ",", "XZR", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i64", "(", "ineg", "(", "mul", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", ")", ",", "(", "MSUBXrrr", "GPR64", ":", "$", "Rn", "," ]
LLVM
ARM
CPP
next_suggestion
CPU
618,550
[ "}" ]
[ "if", "(", "!", "isLegalICmpImmediate", "(", "C", ")", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETLT", ":", "case", "ISD", "::", "SETGE", ":", "if", "(", "isLegalICmpImmediate", "(", "C", "-", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "ISD", "::", "SETLT", ")", "?", "ISD", "::", "SETLE", ":", "ISD", "::", "SETGT", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "}", "break", ";", "case", "ISD", "::", "SETULT", ":", "case", "ISD", "::", "SETUGE", ":", "if", "(", "C", ">", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "-", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "ISD", "::", "SETULT", ")", "?", "ISD", "::", "SETULE", ":", "ISD", "::", "SETUGT", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "}", "break", ";", "case", "ISD", "::", "SETLE", ":", "case", "ISD", "::", "SETGT", ":", "if", "(", "isLegalICmpImmediate", "(", "C", "+", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "ISD", "::", "SETLE", ")", "?", "ISD", "::", "SETLT", ":", "ISD", "::", "SETGE", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "}", "break", ";", "case", "ISD", "::", "SETULE", ":", "case", "ISD", "::", "SETUGT", ":", "if", "(", "C", "<", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "+", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "ISD", "::", "SETULE", ")", "?", "ISD", "::", "SETULT", ":", "ISD", "::", "SETUGE", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "}", "break", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
618,551
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "data", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "read", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
rs6000
MD
program_repair
CPU
618,552
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_TLSGD", ")", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "TLSmode", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "TLSmode", "(", "match_operand", ":", "TLSmode", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "unspec", ":", "TLSmode", "[", "(", "match_operand", ":", "TLSmode", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_TLSGD", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "SI", "LR_REGNO", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,553
[ "TotalVal", "=", "ANDIVal", ";" ]
[ "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "Mask", ">>", "<NUM_LIT>", ";", "assert", "(", "(", "ANDIMask", "!=", "<NUM_LIT>", "||", "ANDISMask", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "No set bits in mask for value bit groups", "<STR_LIT>", ")", ";", "bool", "NeedsRotate", "=", "VRI", ".", "RLAmt", "!=", "<NUM_LIT>", ";", "unsigned", "NumAndInsts", "=", "(", "unsigned", ")", "NeedsRotate", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "bool", ")", "Res", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t\\trotation groups for ", "<STR_LIT>", "<<", "VRI", ".", "V", ".", "getNode", "(", ")", "<<", "<STR_LIT>", " RL: ", "<STR_LIT>", "<<", "VRI", ".", "RLAmt", "<<", "<STR_LIT>", ":", "<STR_LIT>", "<<", "<STR_LIT>", "\\n\\t\\t\\tisel using masking: ", "<STR_LIT>", "<<", "NumAndInsts", "<<", "<STR_LIT>", " using rotates: ", "<STR_LIT>", "<<", "VRI", ".", "NumGroups", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "NumAndInsts", ">=", "VRI", ".", "NumGroups", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t\\t\\t\\tusing masking\\n", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "NumAndInsts", ";", "SDValue", "VRot", ";", "if", "(", "VRI", ".", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "VRI", ".", "V", ",", "getI32Imm", "(", "VRI", ".", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", "}", ";", "VRot", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWINM", ",", "dl", ",", "MVT", "::", "i32", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "VRot", "=", "VRI", ".", "V", ";", "}", "SDValue", "ANDIVal", ",", "ANDISVal", ";", "if", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "ANDIVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "ANDIo", ",", "dl", ",", "MVT", "::", "i32", ",", "VRot", ",", "getI32Imm", "(", "ANDIMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "ANDISVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "ANDISo", ",", "dl", ",", "MVT", "::", "i32", ",", "VRot", ",", "getI32Imm", "(", "ANDISMask", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TotalVal", ";", "if", "(", "!", "ANDIVal", ")", "TotalVal", "=", "ANDISVal", ";", "else", "if", "(", "!", "ANDISVal", ")" ]
GCC
microblaze
MD
stmt_completion
MPU
618,554
[ ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "MB_PIPE_5" ]
GCC
i386
MD
stmt_completion
CPU
618,555
[ "<STR_LIT>", ")" ]
[ "[", "(", "vec_select", ":", "DF", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "]", "UNSPEC_UNSIGNED_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
618,556
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "Srrr", ":", "BaseThreeOperandFPData", "<", "isNegated", ",", "isSub", ",", "FPR32", ",", "asm", ",", "[", "(", "set", "FPR32", ":", "$", "Rd", ",", "(", "node", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ",", "(", "f32", "FPR32", ":", "$", "Ra", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,557
[ "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,558
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vyyyy32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vyyyy32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
xtensa
MD
next_suggestion
MPU
618,559
[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,560
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_orp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
618,561
[ ")", ")", "{" ]
[ "void", "addSImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "if", "(", "isImm", "(", ")", "&&", "!", "isConstantImm", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,562
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,563
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
GCC
rs6000
MD
next_suggestion
CPU
618,564
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
TD
next_suggestion
CPU
618,565
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "code_", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "code_", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
mips
MD
stmt_completion
CPU
618,566
[ "<STR_LIT>", ")", "(", "V4QI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "dspfmt1_1", "[", "(", "SI", "<STR_LIT>", ")", "(", "V2HI" ]
LLVM
X86
TD
stmt_completion
CPU
618,567
[ "i32", "<NUM_LIT>", ")", ")", "]", ">", ",", "TB", ";" ]
[ "def", "PREFETCHT1", ":", "I", "<", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i8mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "prefetch", "addr", ":", "$", "src", ",", "imm", ",", "(", "i32", "<NUM_LIT>", ")", ",", "(" ]
LLVM
ARM
CPP
next_suggestion
CPU
618,568
[ "}" ]
[ "if", "(", "pSym", ".", "isDyn", "(", ")", "||", "pSym", ".", "isUndef", "(", ")", "||", "pFactory", ".", "getTarget", "(", ")", ".", "isSymbolPreemptible", "(", "pSym", ")", ")", "return", "false", ";", "return", "true", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
618,569
[ "}" ]
[ "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "DstPtr", ",", "SrcPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DstSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
618,570
[ ",", "CLZ_MMR6_DESC", ",", "ISA_MICROMIPS32R6", ";" ]
[ "def", "CLZ_MMR6", ":", "R6MMR6Rel", ",", "CLZ_MMR6_ENC" ]
LLVM
ARM64
CPP
next_suggestion
CPU
618,571
[ "}" ]
[ "assert", "(", "MCE", "&&", "<STR_LIT>", "Invalid constant immediate operand!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";" ]
LLVM
X86
TD
next_suggestion
CPU
618,572
[ "}" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
618,573
[ "MSA128WOpnd", ">", ";" ]
[ "class", "FSOR_W_DESC", ":", "MSA_3RF_DESC_BASE", "<", "<STR_LIT>", ",", "int_mips_fsor_w", "," ]
LLVM
AMDGPU
TD
program_repair
GPU
618,574
[ "<FIXS>", "MnemonicAlias", "!", "if", "(", "!", "empty", "(", "pseudo_mnemonic", ")", ",", "ps32", ".", "Mnemonic", ",", "pseudo_mnemonic", ")", ",", "asm_name", ">", ",", "Requires", "[", "isGFX11Plus", "]", ">", ";", "<FIXE>", "<FIXS>", "MnemonicAlias", "!", "if", "(", "!", "empty", "(", "pseudo_mnemonic", ")", ",", "ps64", ".", "Mnemonic", ",", "pseudo_mnemonic", ")", ",", "asm_name", ">", ",", "Requires", "[", "isGFX11Plus", "]", ">", "{", "<FIXE>" ]
[ "VOPC_Real", "ps32", ",", "SIEncodingFamily", ".", "GFX11", ",", "asm_name", "#", "<STR_LIT>", ">", ",", "VOPCe", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ">", ",", "<BUGS>", "MnemonicAlias", "ps32", ".", "Mnemonic", ",", "asm_name", ">", ",", "Requires", "[", "isGFX11Plus", "]", ">", ";", "<BUGE>", "def", "_e64_gfx11", ":", "VOP3_Real", "ps64", ",", "SIEncodingFamily", ".", "GFX11", ",", "asm_name", ">", ",", "VOP3a_gfx11", "{", "<NUM_LIT>", ",", "op", "}", ",", "ps64", ".", "Pfl", ">", ",", "<BUGS>", "MnemonicAlias", "ps64", ".", "Mnemonic", ",", "asm_name", ">", ",", "Requires", "[", "isGFX11Plus", "]", ">", "{", "<BUGE>", "bits", "<NUM_LIT>", ">", "sdst", ";" ]
GCC
rs6000
MD
stmt_completion
CPU
618,575
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
code_generation
CPU
618,576
[ "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "static_assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "<NUM_LIT>", ",", "<STR_LIT>", "Register enums aren't sorted right!", "<STR_LIT>", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "MRI", ".", "reg_nodbg_empty", "(", "X86", "::", "FP0", "+", "i", ")", ")", "{", "FPIsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "FPIsUsed", ")", "return", "false", ";", "Bundles", "=", "&", "getAnalysis", "<", "EdgeBundles", ">", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bundleCFG", "(", "MF", ")", ";", "StackTop", "=", "<NUM_LIT>", ";", "df_iterator_default_set", "<", "MachineBasicBlock", "*", ">", "Processed", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "LiveBundle", "&", "Bundle", "=", "LiveBundles", "[", "Bundles", "->", "getBundle", "(", "Entry", "->", "getNumber", "(", ")", ",", "false", ")", "]", ";", "if", "(", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "X86_RegCall", ")", "&&", "(", "Bundle", ".", "Mask", "&&", "!", "Bundle", ".", "FixCount", ")", ")", "{", "assert", "(", "(", "Bundle", ".", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Only FP0 could be passed as an argument", "<STR_LIT>", ")", ";", "Bundle", ".", "FixCount", "=", "<NUM_LIT>", ";", "Bundle", ".", "FixStack", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "*", "BB", ":", "depth_first_ext", "(", "Entry", ",", "Processed", ")", ")", "Changed", "|=", "processBasicBlock", "(", "MF", ",", "*", "BB", ")", ";", "if", "(", "MF", ".", "size", "(", ")", "!=", "Processed", ".", "size", "(", ")", ")", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "if", "(", "Processed", ".", "insert", "(", "&", "BB", ")", ".", "second", ")", "Changed", "|=", "processBasicBlock", "(", "MF", ",", "BB", ")", ";", "LiveBundles", ".", "clear", "(", ")", ";", "return", "Changed", ";", "}" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
X86
CPP
code_generation
CPU
618,577
[ "const", "MCExpr", "*", "X86_64MachoTargetObjectFile", "::", "getIndirectSymViaGOTPCRel", "(", "const", "MCSymbol", "*", "Sym", ",", "const", "MCValue", "&", "MV", ",", "int64_t", "Offset", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "unsigned", "FinalOff", "=", "Offset", "+", "MV", ".", "getConstant", "(", ")", "+", "<NUM_LIT>", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "Off", "=", "MCConstantExpr", "::", "Create", "(", "FinalOff", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "Res", ",", "Off", ",", "getContext", "(", ")", ")", ";", "}" ]
[ "Get", "the", "target", "specific", "PC", "relative", "GOT", "entry", "relocation", "." ]
LLVM
X86
CPP
next_suggestion
CPU
618,578
[ "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addExternalSymbol", "(", "MF", ".", "createExternalSymbolName", "(", "Symbol", ")", ")", ";" ]
[ "bool", "IsLargeCodeModel", "=", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ";", "unsigned", "CallOp", ";", "if", "(", "Is64Bit", ")", "CallOp", "=", "IsLargeCodeModel", "?", "X86", "::", "CALL64r", ":", "X86", "::", "CALL64pcrel32", ";", "else", "CallOp", "=", "X86", "::", "CALLpcrel32", ";", "StringRef", "Symbol", "=", "STI", ".", "getTargetLowering", "(", ")", "->", "getStackProbeSymbolName", "(", "MF", ")", ";", "MachineInstrBuilder", "CI", ";", "MachineBasicBlock", "::", "iterator", "ExpansionMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "X86", "::", "R11", ")", ".", "addExternalSymbol", "(", "MF", ".", "createExternalSymbolName", "(", "Symbol", ")", ")", ";", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addReg", "(", "X86", "::", "R11", ")", ";", "}", "else", "{" ]
LLVM
Videocore
CPP
code_generation
DSP
618,579
[ "void", "VideocoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "int", "FIOperandNo", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "getIndex", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "int", "OffsetOperandNo", "=", "FIOperandNo", "+", "<NUM_LIT>", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}" ]
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM
ARM64
TD
stmt_completion
CPU
618,580
[ "=", "<NUM_LIT>", ";" ]
[ "def", "Wrri", ":", "BaseExtractImm", "<", "GPR32", ",", "imm0_31", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "ARM64Extr", "GPR32", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "imm0_31", ":", "$", "imm", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "imm", "{", "<NUM_LIT>", "}" ]
GCC
alpha
CPP
next_suggestion
MPU
618,581
[ "splay_tree_foreach", "(", "func", "->", "links", ",", "alpha_write_one_linkage", ",", "stream", ")", ";" ]
[ "func", "=", "(", "struct", "alpha_funcs", "*", ")", "node", "->", "value", ";", "fputs", "(", "<STR_LIT>", "\\t.name ", "<STR_LIT>", ",", "stream", ")", ";", "assemble_name", "(", "stream", ",", "funname", ")", ";", "fputs", "(", "<STR_LIT>", "..na\\n", "<STR_LIT>", ",", "stream", ")", ";", "ASM_OUTPUT_LABEL", "(", "stream", ",", "funname", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\t.pdesc ", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "funname", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "..en,%s\\n", "<STR_LIT>", ",", "alpha_procedure_type", "==", "PT_STACK", "?", "<STR_LIT>", "stack", "<STR_LIT>", ":", "alpha_procedure_type", "==", "PT_REGISTER", "?", "<STR_LIT>", "reg", "<STR_LIT>", ":", "<STR_LIT>", "null", "<STR_LIT>", ")", ";", "if", "(", "func", "->", "links", ")", "{" ]
LLVM
ARM
TD
next_suggestion
CPU
618,582
[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
[ "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex16Operand", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
618,583
[ "CCode", ")", ";" ]
[ "if", "(", "NewSetCC", ".", "getNode", "(", ")", ")", "return", "NewSetCC", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "||", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "isNullValue", "(", ")", ")", "&&", "(", "CC", "==", "ISD", "::", "SETEQ", "||", "CC", "==", "ISD", "::", "SETNE", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "X86", "::", "CondCode", "CCode", "=", "(", "X86", "::", "CondCode", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "ISD", "::", "SETNE", ")", "^", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "isNullValue", "(", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "X86", "::", "GetOppositeBranchCondition", "(" ]
LLVM
HSAIL
CPP
next_suggestion
Virtual ISA
618,584
[ "}" ]
[ "if", "(", "!", "ST", "||", "!", "ST", "->", "isOpaque", "(", ")", ")", "return", "NotOpaque", ";", "return", "StringSwitch", "<", "OpaqueType", ">", "(", "ST", "->", "getName", "(", ")", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.image1d_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._image1d_t", "<STR_LIT>", ",", "I1D", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.image1d_array_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._image1d_array_t", "<STR_LIT>", ",", "I1DA", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.image1d_buffer_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._image1d_buffer_t", "<STR_LIT>", ",", "I1DB", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.image2d_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._image2d_t", "<STR_LIT>", ",", "I2D", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.image2d_array_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._image2d_array_t", "<STR_LIT>", ",", "I2DA", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.image3d_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._image3d_t", "<STR_LIT>", ",", "I3D", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.image2d_depth_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._image2d_depth_t", "<STR_LIT>", ",", "I2DDepth", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.image2d_array_depth_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._image2d_array_depth_t", "<STR_LIT>", ",", "I2DADepth", ")", ".", "Case", "(", "<STR_LIT>", "struct._sampler_t", "<STR_LIT>", ",", "Sampler", ")", ".", "Cases", "(", "<STR_LIT>", "opencl.event_t", "<STR_LIT>", ",", "<STR_LIT>", "struct._event_t", "<STR_LIT>", ",", "Event", ")", ".", "Case", "(", "<STR_LIT>", "struct._counter32_t", "<STR_LIT>", ",", "C32", ")", ".", "Case", "(", "<STR_LIT>", "struct._counter64_t", "<STR_LIT>", ",", "C64", ")", ".", "Case", "(", "<STR_LIT>", "struct._sema_t", "<STR_LIT>", ",", "Sema", ")", ".", "Case", "(", "<STR_LIT>", "opencl.reserve_id_t", "<STR_LIT>", ",", "ReserveId", ")", ".", "Case", "(", "<STR_LIT>", "opencl.clk_event_t", "<STR_LIT>", ",", "CLKEventT", ")", ".", "Case", "(", "<STR_LIT>", "opencl.queue_t", "<STR_LIT>", ",", "QueueT", ")", ".", "Default", "(", "UnknownOpaque", ")", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
618,585
[ "}" ]
[ "for", "(", "auto", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "DepReg", ")", ")", "return", "true", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "(", "MO", ".", "getReg", "(", ")", "==", "DepReg", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")", "return", "true", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,586
[ ";" ]
[ "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasGridWorkgroupCountX", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_X", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountY", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Y", ";", "}", "if", "(", "MFI", "->", "hasGridWorkgroupCountZ", "(", ")", ")", "{", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_GRID_WORKGROUP_COUNT_Z", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "header", ".", "kernarg_segment_byte_size", "=", "MFI", "->", "ABIArgOffset", ";", "header", ".", "wavefront_sgpr_count", "=", "KernelInfo", ".", "NumSGPR" ]
LLVM
Hexagon
CPP
code_generation
DSP
618,587
[ "void", "HexagonPacketizerList", "::", "undoChangedOffset", "(", "MachineInstr", "&", "MI", ")", "{", "unsigned", "BP", ",", "OP", ";", "if", "(", "!", "HII", "->", "getBaseAndOffsetPosition", "(", "MI", ",", "BP", ",", "OP", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Unable to find base and offset operands.", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "OP", ")", ".", "setImm", "(", "ChangedOffset", ")", ";", "}" ]
[ "Undo", "the", "changed", "offset", "." ]
LLVM
MBlaze
CPP
stmt_completion
MPU
618,588
[ "getMBlazeTargetMachine", "(", ")", ")", ")", ";" ]
[ "PM", "->", "add", "(", "createMBlazeDelaySlotFillerPass", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,589
[ "let", "isFP", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,590
[ "}" ]
[ "let", "addrMode", "=", "BaseRegOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
618,591
[ "<NUM_LIT>", ">", ";" ]
[ "class", "FDIV_D_ENC", ":", "MSA_3RF_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM
ARM
CPP
next_suggestion
CPU
618,592
[ "MIRBuilder", ".", "buildInstr", "(", "ARM", "::", "ADJCALLSTACKUP", ")", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
[ "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "ArgInfos", ",", "MF", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "IsVarArg", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";", "}", "CallSeqStart", ".", "addImm", "(", "ArgHandler", ".", "StackSize", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
618,593
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]
LLVM
ARM
CPP
program_repair
CPU
618,594
[ "<FIXS>", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "LoadInst", ">", "(", "V", ")", ")", "{", "<FIXE>" ]
[ "if", "(", "auto", "*", "I", "=", "dyn_cast", "Instruction", ">", "(", "V", ")", ")", "{", "if", "(", "I", "->", "mayWriteToMemory", "(", ")", ")", "ReadOnly", "=", "false", ";", "<BUGS>", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "LoadInst", ">", "(", "V", ")", ")", "<BUGE>", "MemLocs", ".", "push_back", "(", "MemoryLocation", "(", "Ld", "->", "getPointerOperand", "(", ")", ",", "Size", ")", ")", ";", "}", "}", "}" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,595
[ "<NUM_LIT>", ";" ]
[ "def", "F2_sfmpy", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_3b470976", ",", "TypeM", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCommutable", "=" ]
LLVM
MOS
CPP
stmt_completion
MPU
618,596
[ ",", "MII", ",", "MRI", ")", ";" ]
[ "case", "<NUM_LIT>", ":", "return", "new", "MOSInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "return", "new", "MOSInstPrinterCA65", "(", "MAI" ]
GCC
i386
MD
stmt_completion
CPU
618,597
[ ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
GCC
arm
CPP
next_suggestion
CPU
618,598
[ "}" ]
[ "vmls_u32", "(", "uint32x2_t", "_", "_", "a", ",", "uint32x2_t", "_", "_", "b", ",", "uint32x2_t", "_", "_", "c", ")", "{", "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vmlsv2si", "(", "(", "int32x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t", ")", "_", "_", "b", ",", "(", "int32x2_t", ")", "_", "_", "c", ")", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
618,599
[ "MBB", ".", "erase", "(", "(", "--", "I", ")", ".", "getReverse", "(", ")", ",", "FirstBr", ")", ";" ]
[ "MachineBasicBlock", "::", "iterator", "FirstBr", "=", "++", "I", ".", "getReverse", "(", ")", ";", "for", "(", "removed", "=", "<NUM_LIT>", ";", "I", "!=", "REnd", "&&", "removed", "<", "<NUM_LIT>", ";", "++", "I", ",", "++", "removed", ")", "if", "(", "!", "getAnalyzableBrOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "break", ";" ]